JP2022162191A - 電力用半導体モジュール - Google Patents
電力用半導体モジュール Download PDFInfo
- Publication number
- JP2022162191A JP2022162191A JP2021066881A JP2021066881A JP2022162191A JP 2022162191 A JP2022162191 A JP 2022162191A JP 2021066881 A JP2021066881 A JP 2021066881A JP 2021066881 A JP2021066881 A JP 2021066881A JP 2022162191 A JP2022162191 A JP 2022162191A
- Authority
- JP
- Japan
- Prior art keywords
- bus bar
- heat sinks
- semiconductor module
- power semiconductor
- switching elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 125
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000011347 resin Substances 0.000 description 25
- 229920005989 resin Polymers 0.000 description 25
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
Landscapes
- Inverter Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】相互インダクタンスに起因したスイッチング素子間の電流のアンバランスを解消しつつ、小型で安価な電力用半導体モジュールを提供する。【解決手段】電力用半導体モジュール１００は、放熱板と、放熱板の一方の面に一列に並べられて接合された複数のスイッチング素子１ｄ、１ｅと、を設けた二組の素子モジュールと、第一組の放熱板２１のスイッチング素子に設けられた電極と、第二組の放熱板２２の一方の面とを接続した板状の第一バスバー５と、第二組の放熱板のスイッチング素子に設けられた電極と接続され、第一バスバーと隙間を空けて配置された板状の第二バスバー６とを備える。各放熱板は、同一平面上に隣接して配置され、放熱板に接合された複数のスイッチング素子とは互いに平行な方向に並べて配置され、バスバーの一方又は双方は、電流経路を迂回させるスリットを有している。【選択図】図５
Description
本願は、電力用半導体モジュールに関するものである。
パワーエレクトロニクスの分野においては、ＡＣ／ＤＣコンバータ、ＤＣ―ＤＣコンバータ、及びインバータなどの電力変換装置が用いられている。電力変換装置は、半導体素子であるスイッチング素子のスイッチング動作により電力を変換する電力用半導体モジュールを備える。大電力用及び高電力密度用の半導体モジュールは１個のスイッチング素子で回路を構成することが難しいため、一般に複数のスイッチング素子を並列に接続して電流容量を増加させる手法が用いられている。
複数のスイッチング素子の並列接続では、それぞれの素子特性が同等であったとしても制御信号のばらつき、スイッチング素子のグランド電位のばらつき、またはスイッチング素子間の寄生インダクタンスのばらつきなどで、特にスイッチング動作時にスイッチング素子間の電流のアンバランスが発生する。電流のアンバランスが発生すると、一部のスイッチング素子で大きな損失が発生する。電流のアンバランスが生じても、スイッチング素子及び周辺部材に発熱による破壊が発生しないように半導体モジュールを設計する必要がある。従来では、大きな損失を許容できるように、駆動時の損失が小さい高性能素子、または大きなサイズで導通時の損失が少なく、損失による熱を逃がしやすい大面積の素子のような高価なスイッチング素子を選定していた。また、スイッチング素子及び半導体モジュールと放熱装置の間を接合する材料に熱伝導の高い高価な材料を選定していた。そのため、半導体モジュールのサイズが大型化し、高コスト化するという課題が生じていた。
そのような課題に対して、３個以上のスイッチング素子が並列接続された半導体装置において、スイッチング素子のそれぞれに流れる電流のアンバランスを解消する構成が開示されている（例えば、特許文献１参照）。開示された半導体装置では、複数のスイッチング素子のそれぞれの電流経路の長さが等しくなるように、スイッチング素子の電流経路部に複数のスリットが設けられている。それぞれのスイッチング素子の電流経路の長さが等しい、つまり自己インダクタンスが等しくなるように電流経路にスリット構造を設けることで、それぞれのスイッチング素子に流れる電流のアンバランスの解消が実現できるものとしている。
上記特許文献１における半導体装置の構造では、スイッチング素子のそれぞれの電流経路の長さを等しくしたため、電流経路の長さに起因したスイッチング素子に流れる電流のアンバランスを解消することはできる。しかしながら、半導体モジュールを小型化すると半導体モジュールの内部の電流経路同士が近接するため、相互インダクタンスの影響を受けて一部のスイッチング素子に電流が流れやすくなるので、スイッチング素子間で電流のアンバランスが発生するという課題があった。また、そのようなインダクタンスの影響による電流のアンバランスは、スイッチングする際に生じる電流の時間変化量ｄｉ／ｄｔが大きい、つまりスイッチング速度を高速化したスイッチング素子を採用した場合に大きくなる。
そこで、本願は、相互インダクタンスに起因したスイッチング素子間の電流のアンバランスを解消しつつ、小型で安価な電力用半導体モジュールを得ることを目的とする。
本願に開示される電力用半導体モジュールは、板状に形成された放熱板と、放熱板の一方の面に一列に並べられて接合された複数のスイッチング素子と、を設けた素子モジュールの二組と、第一組の放熱板に接合されたスイッチング素子における放熱板の側とは反対側の面に設けられた電極と、第二組の放熱板の一方の面とを接続した板状の第一バスバーと、第二組の放熱板に接合されたスイッチング素子における放熱板の側とは反対側の面に設けられた電極と接続され、第一バスバーの素子モジュールとは反対側に、第一バスバーと隙間を空けて配置された板状の第二バスバーとを備え、第一組の放熱板及び第二組の放熱板は、同一平面上に隣接して配置され、第一組の放熱板に接合された複数のスイッチング素子と、第二組の放熱板に接合された複数の前記スイッチング素子とは、互いに平行な方向に並べて配置され、第一バスバー及び第二バスバーの一方または双方は、電流経路を迂回させるスリットを有しているものである。
本願に開示される電力用半導体モジュールによれば、板状に形成された放熱板と、放熱板の一方の面に一列に並べられて接合された複数のスイッチング素子と、を設けた素子モジュールの二組と、第一組の放熱板に接合されたスイッチング素子における放熱板の側とは反対側の面に設けられた電極と、第二組の放熱板の一方の面とを接続した板状の第一バスバーと、第二組の放熱板に接合されたスイッチング素子における放熱板の側とは反対側の面に設けられた電極と接続され、第一バスバーの素子モジュールとは反対側に、第一バスバーと隙間を空けて配置された板状の第二バスバーとを備え、第一バスバー及び第二バスバーの一方または双方は、電流経路を迂回させるスリットを有しているため、各スイッチング素子に係る電流経路の自己インダクタンスと相互インダクタンスを合わせたインダクタンスの大きさが等しくなるので、相互インダクタンスに起因したスイッチング素子間の電流のアンバランスを解消しつつ、小型で安価な電力用半導体モジュールを得ることができる。
以下、本願の実施の形態による電力用半導体モジュールを図に基づいて説明する。なお、各図において同一、または相当部材、部位については同一符号を付して説明する。
実施の形態１．
図１は実施の形態１に係る電力用半導体モジュール１００の外観を示す上面図、図２は封止部材であるモールド樹脂１１を取り除いて電力用半導体モジュール１００の構成の概略を示す平面図、図３は図２から第二バスバー６を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図、図４は図３から第一バスバー５を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図、図５はモールド樹脂１１を取り除き、制御端子８を省略して電力用半導体モジュール１００の構成の概略を示す側面図、図６は電力用半導体モジュール１００のスイッチング素子１に流れる電流波形の例を示す図、図７は比較例に係る電力用半導体モジュールのスイッチング素子に流れる電流波形の例を示す図である。図２及び図５に示した破線は、モールド樹脂１１の外形である。電力用半導体モジュール１００は、所望の電力を直流ないしは交流電圧に変換する電力変換装置に搭載される。電力用半導体モジュール１００は複数のスイッチング素子１を有し、スイッチング素子１のスイッチング動作にて電力を変換する。本実施の形態では、直流電源に接続され、交流電力を出力する電力用半導体モジュール１００について説明する。
図１は実施の形態１に係る電力用半導体モジュール１００の外観を示す上面図、図２は封止部材であるモールド樹脂１１を取り除いて電力用半導体モジュール１００の構成の概略を示す平面図、図３は図２から第二バスバー６を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図、図４は図３から第一バスバー５を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図、図５はモールド樹脂１１を取り除き、制御端子８を省略して電力用半導体モジュール１００の構成の概略を示す側面図、図６は電力用半導体モジュール１００のスイッチング素子１に流れる電流波形の例を示す図、図７は比較例に係る電力用半導体モジュールのスイッチング素子に流れる電流波形の例を示す図である。図２及び図５に示した破線は、モールド樹脂１１の外形である。電力用半導体モジュール１００は、所望の電力を直流ないしは交流電圧に変換する電力変換装置に搭載される。電力用半導体モジュール１００は複数のスイッチング素子１を有し、スイッチング素子１のスイッチング動作にて電力を変換する。本実施の形態では、直流電源に接続され、交流電力を出力する電力用半導体モジュール１００について説明する。
＜電力用半導体モジュール１００＞
電力用半導体モジュール１００は、複数のスイッチング素子１によって構成されるハイサイドアームとローサイドアームを備える。ハイサイドアーム側を第一組、ローサイドアーム側を第二組とする。ハイサイドアームとローサイドアームは、直列接続されている。ハイサイドアームとローサイドアームは、モールド樹脂１１により一体成形されている。これは一般に２ｉｎ１モジュールと呼ばれる形態である。本実施の形態では２ｉｎ１の構造について説明するが、電力用半導体モジュール１００は４ｉｎ１の構造もしくは６ｉｎ１の構造であっても構わない。
電力用半導体モジュール１００は、複数のスイッチング素子１によって構成されるハイサイドアームとローサイドアームを備える。ハイサイドアーム側を第一組、ローサイドアーム側を第二組とする。ハイサイドアームとローサイドアームは、直列接続されている。ハイサイドアームとローサイドアームは、モールド樹脂１１により一体成形されている。これは一般に２ｉｎ１モジュールと呼ばれる形態である。本実施の形態では２ｉｎ１の構造について説明するが、電力用半導体モジュール１００は４ｉｎ１の構造もしくは６ｉｎ１の構造であっても構わない。
電力用半導体モジュール１００には、図１に示すように、主端子であるＰ端子３、Ｎ端子１０及び交流端子４と、制御端子８とがモールド樹脂１１から外部に露出して設けられる。本実施の形態では、Ｐ端子３及びＮ端子１０は同じモールド樹脂１１の側面から外部に露出し、交流端子４はＰ端子３及びＮ端子１０が露出する側面とは反対側の側面から露出する。制御端子８はそれぞれの側面に設けられる。各端子の露出する側面はこれに限るものではない。これらの端子は、外部の機器と接続される端子である。制御端子８は、第二端子である第一組のゲート端子８ａと第二組のゲート端子８ｃ、第一端子である第一組のソース端子８ｂ、及び第二組のソース端子８ｄである。モールド樹脂１１は直方体状に設けられるが、モールド樹脂１１の形状はこれに限るものではない。本実施の形態では、電力用半導体モジュール１００はトランスファーモールド成型されたものであるがこれに限るものではなく、ゲル等の封止部材を用いても構わない。ゲルを用いて封止する場合、例えばスイッチング素子１等を収めた樹脂ケースにゲルが注入される構成となる。各端子は、モールド樹脂１１の側面の同じ高さから露出させてもよく、接続される外部の機器の端子配置等に応じて異なる高さに設けても構わない。
電力用半導体モジュール１００は、図４に示すように、板状に形成された放熱板２と、放熱板２の一方の面である素子実装面２ａに一列に並べられて接合された複数のスイッチング素子１とを設けた素子モジュール１２を二組備える。図４において、上側がハイサイドアーム側で第一組、下側がローサイドアーム側で第二組である。第一組の放熱板２１及び第二組の放熱板２２は、同一平面上に隣接して配置される。第一組の放熱板２１にはスイッチング素子１ａ、１ｂ、１ｃ、１ｄが接合され、第二組の放熱板２２にはスイッチング素子１ｅ、１ｆ、１ｇ、１ｈが接合される。第一組の放熱板２１に接合された複数のスイッチング素子１ａ、１ｂ、１ｃ、１ｄと、第二組の放熱板２２に接合された複数のスイッチング素子１ｅ、１ｆ、１ｇ、１ｈとは、互いに平行な方向に並べて配置される。放熱板２の素子実装面２ａに接合されるスイッチング素子１の電極はドレイン電極である。
本実施の形態では、第一組の放熱板２１及び第二組の放熱板２２は矩形状に形成され、互いの長辺が対向し、長辺に沿った第二基準線Ｙに対して第一組の放熱板２１、第二組の放熱板２２、及び複数のスイッチング素子１が線対称に配置される。スイッチング素子１ａ、１ｂとスイッチング素子１ｃ、１ｄとは、放熱板２の素子実装面２ａに垂直な方向に見て、スイッチング素子１が並べられた方向と直行する第一基準線Ｘに対して線対称に配置される。スイッチング素子１ｅ、１ｆとスイッチング素子１ｇ、１ｈとは、放熱板２の素子実装面２ａに垂直な方向に見て、スイッチング素子１が並べられた方向と直行する第一基準線Ｘに対して線対称に配置される。
電力用半導体モジュール１００は、板状の第一バスバー５、及び板状の第二バスバー６を備える。第一バスバー５及び第二バスバーは、熱伝導性に優れると共に、電気伝導性を備えた銅またはアルミニウム等の金属から作製される。第一バスバー５は、第一組の放熱板２１に接合されたスイッチング素子１ａ、１ｂ、１ｃ、１ｄにおける第一組の放熱板２１の側とは反対側の面に設けられた第一組のソース電極１５ａと、第二組の放熱板２２の素子実装面２ａとを接続する。第一バスバー５の第二組の放熱板２２との接続箇所は、接合部１４ａ、１４ｂである。第一バスバー５は、ハイサイドアームとローサイドアームとを接続する。第二バスバー６は、第二組の放熱板２２に接合されたスイッチング素子１ｅ、１ｆ、１ｇ、１ｈにおける第二組の放熱板２２の側とは反対側の面に設けられた第二組のソース電極１５ｂと接続され、第一バスバー５の素子モジュール１２とは反対側に、第一バスバー５と隙間を空けて配置される。第二組の放熱板２２は、本体部分から第一組の放熱板２１の側とは反対側の方向に延出し、外部と接続される出力端子である交流端子４を有している。第一組の放熱板２１は、本体部分から第二組の放熱板２２の側とは反対側の方向に延出し、外部の電源のプラス極と接続される接続端子であるＰ端子３を有している。第二バスバー６は、本体部分から第二組の放熱板２２の側とは反対側の方向に延出し、外部の電源のマイナス極と接続される接続端子であるＮ端子１０を有している。
第一バスバー５及び第二バスバー６の一方または双方は、電流経路を迂回させるスリットを有している。スリットの詳細は後述する。このように２ｉｎ１の構造を形成することで、電力用半導体モジュール１００の構成に必要とされる体積が小さくなるため、電力用半導体モジュール１００を小型化することができる。電力用半導体モジュール１００が小型化されるので、電力用半導体モジュール１００を有した電力変換装置の小型化することができる。
＜放熱板２＞
放熱板２は、熱伝導性に優れると共に、電気伝導性を備えた銅またはアルミニウム等の金属から矩形状に作製される。放熱板２は、例えば銅製のヒートスプレッダである。放熱板２の材質及び形状はこれに限るものでない。放熱板２は、銅製のベース板に金属箔がロウ付けなどで接合された絶縁材であるセラミクス絶縁基板を接合したＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ｃｏｐｐｅｒ）基板等、その他の基板材料で作製されても構わない。放熱板２とスイッチング素子１とは、例えばはんだにより電気的かつ熱的に接合される。放熱板２とスイッチング素子１との接合ははんだに限るものではなく、高熱伝導で低電気抵抗な特性を備えた材料であればよく、例えば銀を主成分としたペースト材であっても構わない。スイッチング素子１で生じた熱は放熱板２を介して外部に拡散されるので、スイッチング素子１は効果的に冷却される。
放熱板２は、熱伝導性に優れると共に、電気伝導性を備えた銅またはアルミニウム等の金属から矩形状に作製される。放熱板２は、例えば銅製のヒートスプレッダである。放熱板２の材質及び形状はこれに限るものでない。放熱板２は、銅製のベース板に金属箔がロウ付けなどで接合された絶縁材であるセラミクス絶縁基板を接合したＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ｃｏｐｐｅｒ）基板等、その他の基板材料で作製されても構わない。放熱板２とスイッチング素子１とは、例えばはんだにより電気的かつ熱的に接合される。放熱板２とスイッチング素子１との接合ははんだに限るものではなく、高熱伝導で低電気抵抗な特性を備えた材料であればよく、例えば銀を主成分としたペースト材であっても構わない。スイッチング素子１で生じた熱は放熱板２を介して外部に拡散されるので、スイッチング素子１は効果的に冷却される。
放熱板２の外周部には、図４に示すように、切欠き２ｂが設けられる。切欠き２ｂは、図４において破線で囲まれた部分である。切欠き２ｂは、放熱板２の外周から内部に向けて切り欠かれた部分である。本実施の形態では切欠き２ｂを矩形状に設けているが、切欠き２ｂの形状はこれに限るものではなく、曲線で囲まれた部分であっても構わない。放熱板２をプレス加工で作製する場合、プレス加工時に切欠き２ｂを同時に形成することができる。放熱板２の作製後に、放熱板２の一部を切削加工等で削除して切欠き２ｂを形成しても構わない。第一組の放熱板２１の切欠き２ｂは、第二組の放熱板２２とは反対側の第一組の放熱板２１の外周部に設けられる。第二組の放熱板２２の切欠き２ｂは、第一組の放熱板２１とは反対側の第二組の放熱板２２の外周部に設けられる。
第一組のゲート端子８ａ及び第一組のソース端子８ｂは、第二組の放熱板２２とは反対側に延出している。第二組のゲート端子８ｃは、第一組の放熱板２１とは反対側に延出している。第一組のゲート端子８ａの第一組の放熱板２１の側の部分及び第二組のゲート端子８ｃの第二組の放熱板２２の側の部分が、第一組の放熱板２１及び第二組の放熱板２２の素子実装面２ａに垂直な方向に見て、切欠き２ｂにより切り欠いている領域と重複している。第一組のソース端子８ｂの第一組の放熱板２１の側の部分が、第一組の放熱板２１の素子実装面２ａに垂直な方向に見て、切欠き２ｂにより切り欠いている領域と重複している。このように構成することで、切欠き２ｂを有さない放熱板の外周よりも内側に第一組のゲート端子８ａ、第二組のゲート端子８ｃ、及び第一組のソース端子８ｂを配置できるため、第一組のゲート端子８ａ、第二組のゲート端子８ｃ、及び第一組のソース端子８ｂの延出する方向における電力用半導体モジュール１００の大型化を抑制することができる。また、切欠き２ｂを有さない放熱板の外周よりも内側に第一組のゲート端子８ａ、第二組のゲート端子８ｃ、及び第一組のソース端子８ｂが配置されるため、電力用半導体モジュール１００の電流経路長は短縮されるので、電力用半導体モジュール１００の回路インダクタンスの増大を抑制することができる。
＜スイッチング素子１＞
スイッチング素子１には、ＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ、Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ、Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの電力制御用半導体素子、もしくは還流ダイオードなどが用いられる。スイッチング素子１はこれらに限るものではなく、バイポーラトランジスタなどのその他のスイッチング素子１でも構わない。本実施の形態では、ＭＯＳＦＥＴを用いてＭＯＳＦＥＴの寄生ダイオードを還流ダイオードとして使用した構成とするが、ＩＧＢＴ等の寄生ダイオードを有さないスイッチング素子を用いる場合などにおいて還流ダイオードを並列で付与する構成としても構わない。第一組の放熱板２１に接合された複数のスイッチング素子１ａ、１ｂ、１ｃ、１ｄのそれぞれは、第一組の放熱板２１の側とは反対側の面に第一組の制御電極である第一組のゲート電極１３ａを有する。第二組の放熱板２２に接合された複数のスイッチング素子１ｅ、１ｆ、１ｇ、１ｈのそれぞれは、第二組の放熱板２２の側とは反対側の面に第二組のゲート電極１３ｂを有する。
スイッチング素子１には、ＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ、Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ、Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの電力制御用半導体素子、もしくは還流ダイオードなどが用いられる。スイッチング素子１はこれらに限るものではなく、バイポーラトランジスタなどのその他のスイッチング素子１でも構わない。本実施の形態では、ＭＯＳＦＥＴを用いてＭＯＳＦＥＴの寄生ダイオードを還流ダイオードとして使用した構成とするが、ＩＧＢＴ等の寄生ダイオードを有さないスイッチング素子を用いる場合などにおいて還流ダイオードを並列で付与する構成としても構わない。第一組の放熱板２１に接合された複数のスイッチング素子１ａ、１ｂ、１ｃ、１ｄのそれぞれは、第一組の放熱板２１の側とは反対側の面に第一組の制御電極である第一組のゲート電極１３ａを有する。第二組の放熱板２２に接合された複数のスイッチング素子１ｅ、１ｆ、１ｇ、１ｈのそれぞれは、第二組の放熱板２２の側とは反対側の面に第二組のゲート電極１３ｂを有する。
スイッチング素子１はケイ素、炭化ケイ素、もしくは窒化ガリウムなどの材料からなる半導体基板に形成され、スイッチング素子１にはバンドギャップがケイ素よりも広いワイドバンドギャップ半導体を用いることができる。ワイドバンドギャップ半導体である炭化ケイ素により形成されたＭＯＳＦＥＴなどをスイッチング素子１に用いた場合、スイッチングする際に生じる電流の時間変化量ｄｉ／ｄｔをケイ素により形成されたＭＯＳＦＥＴより大きくすることができる。本願の課題である電流のアンバランスはスイッチングする際に生じる電流の時間変化量ｄｉ／ｄｔが大きい、つまりスイッチング速度の速い場合に大きくなる。そのため、高速動作が可能な半導体スイッチング素子を本願で開示する構成に適用することにより、本願の効果の有用性がより顕著に示される。
＜端子＞
Ｐ端子３、交流端子４、第一組のゲート端子８ａ、第二組のゲート端子８ｃ、及び第一組のソース端子８ｂの各端子は、電気伝導性を備えた銅またはアルミニウム等の金属から作製される。Ｐ端子３は一方の側が第一組の放熱板２１の素子実装面２ａに接合され、他方の側がモールド樹脂１１の外部に露出する。Ｐ端子３は、第一組の放熱板２１を介してスイッチング素子１ａ、１ｂ、１ｃ、１ｄのドレイン電極と接続される。交流端子４は一方の側が第二組の放熱板２２の素子実装面２ａに接合され、他方の側がモールド樹脂１１の外部に露出する。交流端子４は、第二組の放熱板２２を介してスイッチング素子１ｅ、１ｆ、１ｇ、１ｈのドレイン電極と接続される。
Ｐ端子３、交流端子４、第一組のゲート端子８ａ、第二組のゲート端子８ｃ、及び第一組のソース端子８ｂの各端子は、電気伝導性を備えた銅またはアルミニウム等の金属から作製される。Ｐ端子３は一方の側が第一組の放熱板２１の素子実装面２ａに接合され、他方の側がモールド樹脂１１の外部に露出する。Ｐ端子３は、第一組の放熱板２１を介してスイッチング素子１ａ、１ｂ、１ｃ、１ｄのドレイン電極と接続される。交流端子４は一方の側が第二組の放熱板２２の素子実装面２ａに接合され、他方の側がモールド樹脂１１の外部に露出する。交流端子４は、第二組の放熱板２２を介してスイッチング素子１ｅ、１ｆ、１ｇ、１ｈのドレイン電極と接続される。
第一組のゲート端子８ａは第一組の放熱板２１と離間した状態で、第一組の放熱板２１から離れる方向に延出し、第二組のゲート端子８ｃは第二組の放熱板２２と離間した状態で、第二組の放熱板２２から離れる方向に延出する。第一組のゲート端子８ａは第一組のゲート電極１３ａよりも少ない数で設けられ、第二組のゲート端子８ｃは第二組のゲート電極１３ｂよりも少ない数で設けられる。本実施の形態では、４つの第一組のゲート電極１３ａに対して１つの第一組のゲート端子８ａが設けられ、４つの第二組のゲート電極１３ｂに対して１つの第二組のゲート端子８ｃが設けられている。第一組のゲート端子８ａと第一組のゲート電極１３ａとは、第二導電体であるボンディングワイヤ９ａ、９ｂを介して接続され、第二組のゲート端子８ｃと第二組のゲート電極１３ｂとは、第二導電体であるボンディングワイヤ９ｃ、９ｄを介して接続されている。
スイッチング素子１の駆動のためのゲート信号は、第一組のゲート端子８ａ及び第二組のゲート端子８ｃからスイッチング素子１のそれぞれに入力される。スイッチング素子毎にゲート端子を有している場合、ゲート信号線の長さのばらつきにより各スイッチング素子に印加されるゲート電圧にばらつきが生じる。スイッチング素子毎にゲート端子を設けない構成とすることで、それぞれのスイッチング素子１に印加されるゲート電圧のばらつきを抑制することができる。ゲート電圧のばらつきを抑制することができるため、スイッチング素子１間の電流のアンバランスを抑制することができる。
第一組のソース端子８ｂは、第一組の放熱板２１と離間した状態で、第一組の放熱板２１から離れる方向に延出する。第一バスバー５は、本体部分から第二組の放熱板２２とは反対側に延出した延出部５ａを有し、延出部５ａは第一導電体であるボンディングワイヤ９ｅを介して第一組のソース端子８ｂに接続される。ハイサイドアームのスイッチング素子１ａ、１ｂ、１ｃ、１ｄの駆動のためのソース電位は、第一組のソース端子８ｂから取得される。ローサイドアームのスイッチング素子１ｅ、１ｆ、１ｇ、１ｈの駆動のためのソース電位は、第二バスバー６が有した第二組のソース端子８ｄから取得される。第二組のソース端子８ｄは、第二バスバー６の本体部分からＮ端子１０が外部に露出した部分とは反対側に延出した第二バスバー６の延出部分である。第二組のソース端子８ｄはＮ端子１０と同電位である。スイッチング素子毎にソース端子を有している場合、ソース信号線の長さのばらつきにより各スイッチング素子のソース電位にばらつきが生じる。スイッチング素子毎にソース端子を設けない構成とすることで、それぞれのスイッチング素子１のソース電位のばらつきを抑制することができる。ソース電位のばらつきを抑制することができるため、スイッチング素子１間の電流のアンバランスを抑制することができる。本実施の形態では第二組のソース端子８ｄと第二バスバー６とは一体化されているが、第二組のソース端子８ｄと第二バスバー６とを別に設けてボンディングワイヤ等で双方を接続する構成でも構わない。
ボンディングワイヤ９ａ、９ｂ、９ｃ、９ｄ、９ｅは例えばアルミ製のワイヤであるがこれに限るものではなく、銅製リボンなどその他の導電体でも構わない。ボンディングワイヤを用いた場合、ＤＬＢ（Ｄｉｒｅｃｔ－Ｌｅａｄ－Ｂｏｎｄｉｎｇ）と比較して導電体の断面積を小さく構成できるため、電力用半導体モジュール１００を小型化することができる。
＜比較例＞
本願の要部であるスリットの説明に先立ち、図７を用いて比較例について説明する。図７は、スリットを設けない場合のスイッチング時におけるスイッチング素子１ａ、１ｂに流れる電流波形の例を示す図である。図において、実線はスイッチング素子１ａ、破線はスイッチング素子１ｂの波形である。スリットを設けない場合、スイッチング素子１ａ、１ｂにおいて異なる電流波形が生じており、電流のアンバランスが発生している。
本願の要部であるスリットの説明に先立ち、図７を用いて比較例について説明する。図７は、スリットを設けない場合のスイッチング時におけるスイッチング素子１ａ、１ｂに流れる電流波形の例を示す図である。図において、実線はスイッチング素子１ａ、破線はスイッチング素子１ｂの波形である。スリットを設けない場合、スイッチング素子１ａ、１ｂにおいて異なる電流波形が生じており、電流のアンバランスが発生している。
＜スリット５ｂ、５ｃ＞
本実施の形態では、第一バスバー５は電流経路を迂回させる２つのスリット５ｂ、５ｃを有している。スリット５ｂは、第一組の複数のスイッチング素子１ａ、１ｂ、１ｃ、１ｄの内、図２における左側のＮ端子１０に隣接して配置されたスイッチング素子１ａに接合された第一バスバー５の接合部と、第二組の放熱板２２に接合された第一バスバー５の接合部１４ａとをつないだ直線に交差するように形成されている。スリット５ｃは、第一組の複数のスイッチング素子１ａ、１ｂ、１ｃ、１ｄの内、図２における右側のＮ端子１０に隣接して配置されたスイッチング素子１ｄに接合された第一バスバー５の接合部と、第二組の放熱板２２に接合された第一バスバー５の接合部１４ｂとをつないだ直線に交差するように形成されている。スリット５ｂ、５ｃは、第一バスバー５の外周部分から第一バスバー５の内側に切り込まれて設けられている。本実施の形態では、Ｎ端子１０は、第二バスバー６の本体部分における、第一組の複数のスイッチング素子が並べられた配置方向の一方側及び他方側の端部から延出する。スリット５ｂは、配置方向の一方側の第一バスバー５の外周部分から、配置方向の他方側に切り込まれて設けられている。スリット５ｃは、配置方向の他方側の第一バスバー５の外周部分から、配置方向の一方側に切り込まれて設けられている。
本実施の形態では、第一バスバー５は電流経路を迂回させる２つのスリット５ｂ、５ｃを有している。スリット５ｂは、第一組の複数のスイッチング素子１ａ、１ｂ、１ｃ、１ｄの内、図２における左側のＮ端子１０に隣接して配置されたスイッチング素子１ａに接合された第一バスバー５の接合部と、第二組の放熱板２２に接合された第一バスバー５の接合部１４ａとをつないだ直線に交差するように形成されている。スリット５ｃは、第一組の複数のスイッチング素子１ａ、１ｂ、１ｃ、１ｄの内、図２における右側のＮ端子１０に隣接して配置されたスイッチング素子１ｄに接合された第一バスバー５の接合部と、第二組の放熱板２２に接合された第一バスバー５の接合部１４ｂとをつないだ直線に交差するように形成されている。スリット５ｂ、５ｃは、第一バスバー５の外周部分から第一バスバー５の内側に切り込まれて設けられている。本実施の形態では、Ｎ端子１０は、第二バスバー６の本体部分における、第一組の複数のスイッチング素子が並べられた配置方向の一方側及び他方側の端部から延出する。スリット５ｂは、配置方向の一方側の第一バスバー５の外周部分から、配置方向の他方側に切り込まれて設けられている。スリット５ｃは、配置方向の他方側の第一バスバー５の外周部分から、配置方向の一方側に切り込まれて設けられている。
第一バスバー５をプレス加工で作製する場合、プレス加工時にスリット５ｂ、５ｃを同時に形成することができる。第一バスバー５の作製後に、第一バスバー５の一部を切削加工等で削除してスリット５ｂ、５ｃを形成しても構わない。スリット５ｂはスイッチング素子１ａに電流が偏ることを抑制し、スリット５ｃはスイッチング素子１ｄ電流が偏ることを抑制する。スリット５ｂ、５ｃは、４つのスイッチング素子１ａ、１ｂ、１ｃ、１ｄの流れる電流を均一にするために設けられる。以下、スリット５ｂの機能について詳細を説明する。同様の機能であるため、スリット５ｃについての詳細な説明は省略する。
電力用半導体モジュール１００の小型化により、Ｐ端子３、Ｎ端子１０、及びスイッチング素子１ａは近接しているため、スイッチング素子１ａの電流経路はスイッチング素子１ｂの電流経路よりもＮ端子１０の近くに形成される。そのため、スイッチング素子１ａの電流経路は、スイッチング素子１ｂの電流経路よりもＮ端子１０との相互インダクタンスによる影響を受けやすい。スリットが設けられない場合、スイッチング素子１ａの電流経路では、自己インダクタンスと相互インダクタンスを合わせたインダクタンスがスイッチング素子１ｂの電流経路よりも小さくなるため、図７に示したように、特にスイッチング時にスイッチング素子１ａに電流が集中しやすい。したがって、並列で接続されたスイッチング素子１ａ、１ｂ、１ｃ、１ｄのそれぞれの電流経路の長さを等しくしてもスイッチング素子１ａ、１ｄに電流が流れやすくなる。
本実施の形態では、スリット５ｂがＮ端子１０に隣接して配置されたスイッチング素子１ａに接合された第一バスバー５の接合部と、第二組の放熱板２２に接合された第一バスバー５の接合部１４ａとをつないだ直線に交差するように形成されているため、スイッチング素子１ａ、１ｂとＮ端子１０との電流経路の自己インダクタンスと相互インダクタンスを合わせたインダクタンスの大きさが等しくなるので、スイッチング素子１ａ、１ｂの電流のアンバランスを解消することができる。図６は、スリット５ｂを設けた場合のスイッチング時におけるスイッチング素子１ａ、１ｂに流れる電流波形の例を示す図である。図において、実線はスイッチング素子１ａ、破線はスイッチング素子１ｂの波形である。スリット５ｂを設けた場合、スイッチング素子１ａ、１ｂにおいて同様の電流波形が生じ、双方に均一に電流が流れており、電流のアンバランスが解消している。
スリットを設けない場合、スイッチング素子間での電流のアンバランスによって一部のスイッチング素子に大きな損失、さらには発熱が発生することを考慮して、低損失及び大面積で高価なスイッチング素子を選定していた。スリット５ｂ、５ｃを設けることで、電力用半導体モジュール１００内部の配線同士が近接することによる電流のアンバランスが解消されるので、スイッチング素子１の大きな損失及び発熱が抑制され、相互インダクタンスに起因したスイッチング素子１間の電流のアンバランスを解消しつつ、小型で安価な電力用半導体モジュール１００を提供することができる。また、スイッチング素子１の発熱を抑制することができるため、電力用半導体モジュール１００と放熱装置の間を接合する材料に高価な高熱伝導な材料を用いる必要がなくなるので、電力変換装置のコストを低減することができる。
また、スリット５ｂ、５ｃが第一バスバー５の外周部分から第一バスバー５の内側に切り込まれて設けられているため、電流のアンバランスを解消するスリット５ｂ、５ｃを第一バスバー５に容易に形成することができる。また、Ｎ端子１０が第二バスバー６の本体部分における第一組の複数のスイッチング素子１が並べられた配置方向の一方側及び他方側の端部から延出して、スリット５ｂが配置方向の一方側の第一バスバー５の外周部分から配置方向の他方側に切り込まれて設けられ、スリット５ｃが配置方向の他方側の第一バスバー５の外周部分から配置方向の一方側に切り込まれて設けられているので、スイッチング素子１ａに接合された第一バスバー５の接合部と第二組の放熱板２２に接合された第一バスバー５の接合部１４ａとをつないだ直線に交差する位置にスリット５ｂを容易に形成することができ、スイッチング素子１ｄに接合された第一バスバー５の接合部と第二組の放熱板２２に接合された第一バスバー５の接合部１４ｂとをつないだ直線に交差する位置にスリット５ｃを容易に形成することができる。
＜第一バスバー５と第二バスバー６の配置＞
第一バスバー５と第二バスバー６とは、図５に示すように、それぞれの本体部分が隙間を空けて平行に配置されている。このように構成することで、第一バスバー５と第二バスバー６のそれぞれの自己インダクタンスと相互インダクタンスを合わせたインダクタンスを第一バスバー５と第二バスバー６のそれぞれの自己インダクタンスよりも小さくすることができる。これは、第一バスバー５の第二バスバー６との相互インダクタンス、及び第二バスバー６の第一バスバー５との相互インダクタンスの影響による。
第一バスバー５と第二バスバー６とは、図５に示すように、それぞれの本体部分が隙間を空けて平行に配置されている。このように構成することで、第一バスバー５と第二バスバー６のそれぞれの自己インダクタンスと相互インダクタンスを合わせたインダクタンスを第一バスバー５と第二バスバー６のそれぞれの自己インダクタンスよりも小さくすることができる。これは、第一バスバー５の第二バスバー６との相互インダクタンス、及び第二バスバー６の第一バスバー５との相互インダクタンスの影響による。
第一バスバー５と第二バスバー６のインダクタンスが小さくなるので、インダクタンスＬとスイッチング素子１がスイッチングする際に生じる電流の時間変化量ｄｉ／ｄｔにて生じる、起電圧ΔＶ=Ｌ×ｄｉ／ｄｔが小さくなる。起電圧ΔＶの影響により素子耐圧を超える電圧が素子にかかることがないようにｄｉ／ｄｔが設計されるが、インダクタンスＬが小さいため、電流の時間変化量ｄｉ／ｄｔを大きく設計することができる。スイッチング素子１のスイッチング時に発生するスイッチング損失はｄｉ／ｄｔが大きいほど小さく、ｄｉ／ｄｔが小さいほど大きいというトレードオフの関係を有するため、第一バスバー５と第二バスバー６のインダクタンスが小さいことにより、安価で低耐圧なスイッチング素子１を選定することができる。
電力用半導体モジュール１００の製造工程において、図１に示すモールド樹脂１１から外部に露出した各端子は同じリードフレームに支持されている。リードフレームに各端子が支持された状態でモールド樹脂１１により封止された後、リードフレームから各端子は分断される。この工程は、半導体モジュールを製造する一般的な製造工程である。封止工程において、リードフレームは樹脂成形金型の上型と下型で挟持される。
本実施の形態では、第一バスバー５と第二バスバー６を２層で構成している。２層の構成では、これらと樹脂成形金型との干渉を避けるために、第一バスバー５はモールド樹脂１１の内部に配置される。そのため、ハイサイドアームに係る第一組のソース端子８ｂは、スイッチング素子１ａ、１ｂ、１ｃ、１ｄのソース電位と同電位であるが、第一バスバー５とは分断されている必要がある。よって、第一バスバー５とハイサイドアームに係る第一組のソース端子８ｂは別に設けて、ボンディングワイヤ９ｅにより接続する構成としている。
＜変形例＞
本実施の形態で示した電力用半導体モジュール１００の構成の変形例について説明する。図８はモールド樹脂１１を取り除いて電力用半導体モジュール１００の構成の概略を示す平面図、図９は図８から第二バスバー６を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図、図１０は図９から第一バスバー５を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図である。図８に示した破線は、モールド樹脂１１の外形である。
本実施の形態で示した電力用半導体モジュール１００の構成の変形例について説明する。図８はモールド樹脂１１を取り除いて電力用半導体モジュール１００の構成の概略を示す平面図、図９は図８から第二バスバー６を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図、図１０は図９から第一バスバー５を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図である。図８に示した破線は、モールド樹脂１１の外形である。
先に示した例では、ハイサイドアームとローサイドアームのそれぞれに４つのスイッチング素子１を並列に設ける構成を示した。変形例は、ハイサイドアームとローサイドアームのそれぞれに２つのスイッチング素子１を並列に設ける構成である。変形例は、Ｎ端子１０が一つであるため、第一バスバー５にスリット５ｂのみを設けている。このように構成することで、先に示した例と同様に、スイッチング素子１ａ、１ｂの電流のアンバランスを解消することができる。
なお、本実施の形態では、スリット５ｂ、５ｃを第一バスバー５に設ける例を示したがスリット５ｂ、５ｃを設ける部位はこれに限るものではなく、スリット５ｂ、５ｃを第二バスバー６に設けても構わない。また、第一バスバー５と第二バスバー６の双方にスリット５ｂ、５ｃを設けても構わない。
以上のように、実施の形態１による電力用半導体モジュール１００において、放熱板２と、放熱板２の素子実装面２ａに一列に並べられて接合された複数のスイッチング素子１とを設けた素子モジュール１２の二組と、第一組の放熱板２１に接合されたスイッチング素子１における第一組のソース電極１５ａと、第二組の放熱板２２の素子実装面２ａとを接続した板状の第一バスバー５と、第二組の放熱板２２に接合されたスイッチング素子１における第二組のソース電極１５ｂと接続され、第一バスバー５の素子モジュール１２とは反対側に、第一バスバー５と隙間を空けて配置された板状の第二バスバー６とを備え、第一バスバー５及び第二バスバー６の一方または双方は、電流経路を迂回させるスリットを有しているため、それぞれのスイッチング素子１に係る電流経路の自己インダクタンスと相互インダクタンスを合わせたインダクタンスの大きさが等しくなるので、相互インダクタンスに起因したスイッチング素子１間の電流のアンバランスを解消しつつ、小型で安価な電力用半導体モジュール１００を得ることができる。
第二バスバー６が本体部分から第二組の放熱板２２の側とは反対側の方向に延出し、外部と接続されるＮ端子１０を有し、スリット５ｂが第一組の複数のスイッチング素子１の内、Ｎ端子１０に隣接して配置されたスイッチング素子１に接合された第一バスバー５の接合部と、第二組の放熱板２２に接合された第一バスバー５の接合部１４ａとをつないだ直線に交差するように形成されている場合、スイッチング素子１ａ、１ｂとＮ端子１０との電流経路の自己インダクタンスと相互インダクタンスを合わせたインダクタンスの大きさが等しくなるので、スイッチング素子１ａ、１ｂの電流のアンバランスを解消することができる。
スリット５ｂ、５ｃが第一バスバー５の外周部分から第一バスバー５の内側に切り込まれて設けられている場合、電流のアンバランスを解消するスリット５ｂ、５ｃを第一バスバー５に容易に形成することができる。また、Ｎ端子１０が第二バスバー６の本体部分における第一組の複数のスイッチング素子１が並べられた配置方向の一方側の端部から延出して、スリット５ｂが配置方向の一方側の第一バスバー５の外周部分から配置方向の他方側に切り込まれて設けられている場合、スイッチング素子１ａに接合された第一バスバー５の接合部と第二組の放熱板２２に接合された第一バスバー５の接合部１４ａとをつないだ直線に交差する位置にスリット５ｂ、５ｃを容易に形成することができる。
第一組のゲート端子８ａが第一組のゲート電極１３ａよりも少ない数で設けられ、第二組のゲート端子８ｃが第二組のゲート電極１３ｂよりも少ない数で設けられている場合、スイッチング素子１毎にゲート端子を設けない構成なので、それぞれのスイッチング素子１に印加されるゲート電圧のばらつきを抑制することができる。ゲート電圧のばらつきを抑制することができるため、スイッチング素子１間の電流のアンバランスを抑制することができる。また、第二組の放熱板２２が、本体部分から第一組の放熱板２１の側とは反対側の方向に延出し外部と接続される交流端子４を有している場合、交流端子４の接続に係る別の部材が不要であるため、電力用半導体モジュール１００の構成に必要とされる体積が小さくなるので、電力用半導体モジュール１００を小型化することができる。
第一バスバー５と第二バスバー６とが、それぞれの本体部分が隙間を空けて平行に配置されている場合、第一バスバー５と第二バスバー６のそれぞれの自己インダクタンスと相互インダクタンスを合わせたインダクタンスを第一バスバー５と第二バスバー６のそれぞれの自己インダクタンスよりも小さくすることができる。第一バスバー５と第二バスバー６のインダクタンスが小さくなるので、安価で低耐圧なスイッチング素子１を選定することができる。また、スイッチング素子１にバンドギャップがケイ素よりも広いワイドバンドギャップ半導体を用いた場合、スイッチングする際に生じる電流の時間変化量ｄｉ／ｄｔをケイ素により形成されたＭＯＳＦＥＴより大きくすることができる。
実施の形態２．
実施の形態２に係る電力用半導体モジュール１００について説明する。図１１は実施の形態２に係る、モールド樹脂１１を取り除いて電力用半導体モジュール１００の構成の概略を示す平面図、図１２は図１１から第二バスバー６を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図、図１３は図１２から第一バスバー５を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図である。図１１に示した破線は、モールド樹脂１１の外形である。実施の形態２に係る電力用半導体モジュール１００は、スリット５ｄとＮ端子１０の配置が実施の形態１とは異なる構成になっている。
実施の形態２に係る電力用半導体モジュール１００について説明する。図１１は実施の形態２に係る、モールド樹脂１１を取り除いて電力用半導体モジュール１００の構成の概略を示す平面図、図１２は図１１から第二バスバー６を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図、図１３は図１２から第一バスバー５を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図である。図１１に示した破線は、モールド樹脂１１の外形である。実施の形態２に係る電力用半導体モジュール１００は、スリット５ｄとＮ端子１０の配置が実施の形態１とは異なる構成になっている。
スリット５ｄは、図１２に示すように、第一バスバー５の内部に設けられている。Ｎ端子１０は、第二バスバー６の本体部分における、第一組の複数のスイッチング素子１ａ、１ｂ、１ｃ、１ｄが並べられた配置方向の中間部から延出する。スリット５ｄは、第一バスバー５の内部において、第一組の複数のスイッチング素子１ａ、１ｂ、１ｃ、１ｄが並べられた配置方向に延びて設けられている。スリット５ｄはスイッチング素子１ｂ、１ｃに電流が偏ることを抑制する。スリット５ｄは、４つのスイッチング素子１ａ、１ｂ、１ｃ、１ｄのそれぞれに流れる電流を均一にするために設けられる。
スリット５ｄのスイッチング素子１ｂに対する機能を中心に説明する。スリット５ｄのスイッチング素子１ｃに対する機能も同様である。電力用半導体モジュール１００の小型化により、Ｐ端子３、Ｎ端子１０、及びスイッチング素子１ｂは近接しているため、スイッチング素子１ｂの電流経路はスイッチング素子１ａの電流経路よりもＮ端子１０の近くに形成される。そのため、スイッチング素子１ｂの電流経路は、スイッチング素子１ａの電流経路よりもＮ端子１０との相互インダクタンスによる影響を受けやすい。スリットが設けられない場合、スイッチング素子１ａの電流経路では、自己インダクタンスと相互インダクタンスを合わせたインダクタンスがスイッチング素子１ｂの電流経路よりも小さくなるため、特にスイッチング時にスイッチング素子１ｂに電流が集中しやすい。したがって、並列で接続されたスイッチング素子１ａ、１ｂ、１ｃ、１ｄのそれぞれの電流経路の長さを等しくしてもスイッチング素子１ｂ、１ｃに電流が流れやすくなる。
本実施の形態では、スリット５ｄがＮ端子１０に隣接して配置されたスイッチング素子１ｂに接合された第一バスバー５の接合部と、第二組の放熱板２２に接合された第一バスバー５の接合部１４ａとをつないだ直線に交差するように形成されているため、スイッチング素子１ａ、１ｂとＮ端子１０との電流経路の自己インダクタンスと相互インダクタンスを合わせたインダクタンスの大きさが等しくなるので、スイッチング素子１ａ、１ｂの電流のアンバランスを解消することができる。スリット５ｄを設けることで、電力用半導体モジュール１００内部の配線同士が近接することによる電流のアンバランスが解消されるので、相互インダクタンスに起因したスイッチング素子間の電流のアンバランスを解消しつつ、小型で安価な電力用半導体モジュール１００を提供することができる。
以上のように、実施の形態２による電力用半導体モジュール１００において、スリット５ｄが第一バスバー５の内部に設けられているため、電流のアンバランスを解消するスリット５ｄを第一バスバー５に容易に形成することができる。また、Ｎ端子１０が第二バスバー６の本体部分における第一組の複数のスイッチング素子１ａ、１ｂ、１ｃ、１ｄが並べられた配置方向の中間部から延出して、スリット５ｄが第一バスバー５の内部において第一組の複数のスイッチング素子１ａ、１ｂ、１ｃ、１ｄが並べられた配置方向に延びて設けられているので、スイッチング素子１ｂに接合された第一バスバー５の接合部と第二組の放熱板２２に接合された第一バスバー５の接合部１４ａとをつないだ直線に交差する位置にスリット５ｄを容易に形成することができると共に、スイッチング素子１ｃに接合された第一バスバー５の接合部と第二組の放熱板２２に接合された第一バスバー５の接合部１４ｂとをつないだ直線に交差する位置にスリット５ｄを容易に形成することができる。一つのスリット５ｄで電力用半導体モジュール１００内部の配線同士が近接することによる電流のアンバランスが解消されるため、電力用半導体モジュール１００の生産性を向上させることができる。
実施の形態３．
実施の形態３に係る電力用半導体モジュール１００について説明する。図１４は実施の形態３に係る、図２から第二バスバー６を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図である。電力用半導体モジュール１００からモールド樹脂１１を取り除いた電力用半導体モジュール１００の構成の概略を示す平面図は、図２と同様である。図１４から第一バスバー５を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図は、図４と同様である。実施の形態３に係る電力用半導体モジュール１００は、スリット５ｅが迂回させる電流経路が実施の形態１及び実施の形態２とは異なる構成になっている。
実施の形態３に係る電力用半導体モジュール１００について説明する。図１４は実施の形態３に係る、図２から第二バスバー６を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図である。電力用半導体モジュール１００からモールド樹脂１１を取り除いた電力用半導体モジュール１００の構成の概略を示す平面図は、図２と同様である。図１４から第一バスバー５を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図は、図４と同様である。実施の形態３に係る電力用半導体モジュール１００は、スリット５ｅが迂回させる電流経路が実施の形態１及び実施の形態２とは異なる構成になっている。
スリット５ｅは、第一組の複数のスイッチング素子１ａ、１ｂ、１ｃ、１ｄの内、図２における左側のＮ端子１０に隣接して配置された第１のスイッチング素子であるスイッチング素子１ａに接合された第一バスバー５の接合部と、第一組の複数のスイッチング素子１ａ、１ｂ、１ｃ、１ｄの内、延出部５ａに隣接して配置された第２のスイッチング素子であるスイッチング素子１ｂに接合された第一バスバー５の接合部と、をつないだ直線に交差するように形成されている。スリット５ｆは、第一組の複数のスイッチング素子１ａ、１ｂ、１ｃ、１ｄの内、図２における右側のＮ端子１０に隣接して配置された第１のスイッチング素子であるスイッチング素子１ｄに接合された第一バスバー５の接合部と、第一組の複数のスイッチング素子１ａ、１ｂ、１ｃ、１ｄの内、延出部５ａに隣接して配置された第２のスイッチング素子であるスイッチング素子１ｃに接合された第一バスバー５の接合部と、をつないだ直線に交差するように形成されている。
スリット５ｅはスイッチング素子１ａに電流が偏ることを抑制し、スリット５ｆはスイッチング素子１ｄ電流が偏ることを抑制する。スリット５ｅ、５ｆは、４つのスイッチング素子１ａ、１ｂ、１ｃ、１ｄのそれぞれに流れる電流を均一にするために設けられる。以下、スリット５ｅの機能について詳細を説明する。同様の機能であるため、スリット５ｆについての詳細な説明は省略する。
電力用半導体モジュール１００の小型化により、Ｐ端子３、Ｎ端子１０、及びスイッチング素子１ａは近接しているため、スイッチング素子１ａの電流経路はスイッチング素子１ｂの電流経路よりもＮ端子１０の近くに形成される。そのため、スイッチング素子１ａの電流経路は、スイッチング素子１ｂの電流経路よりもＮ端子１０との相互インダクタンスによる影響を受けやすい。スリットが設けられない場合、スイッチング素子１ａの電流経路では、自己インダクタンスと相互インダクタンスを合わせたインダクタンスがスイッチング素子１ｂの電流経路よりも小さくなるため、図７に示したように、特にスイッチング時にスイッチング素子１ａに電流が集中しやすい。したがって、並列で接続されたスイッチング素子１ａ、１ｂ、１ｃ、１ｄのそれぞれの電流経路の長さを等しくしてもスイッチング素子１ａ、１ｄに電流が流れやすくなる。
本実施の形態では、スリット５ｅがＮ端子１０に隣接して配置されたスイッチング素子１ａに接合された第一バスバー５の接合部と、延出部５ａに隣接して配置されたスイッチング素子１ｂに接合された第一バスバー５の接合部とをつないだ直線に交差するように形成されているため、電流が集中しやすいスイッチング素子１ａの制御信号ラインを長くすることができる。そのため、第一組のソース端子８ｂからスイッチング素子１ａのソース電極までの距離が長くなり制御信号ラインのインダクタンスは増加する。インダクタンスの増加により、スイッチング素子１ａに到達する制御信号が、スイッチング素子１ｂに到達する制御信号よりも遅れるため、スイッチング素子１ａに流れる電流が抑制され、電流のアンバランスを解消でき、スイッチング素子１ａ、１ｂに均一な電流を流すことができる。同様に、スリット５ｆを形成したことで、スイッチング素子１ｃ、１ｄに均一な電流を流すことができる。
このようにスリット５ｅ、５ｆを設けることで、電力用半導体モジュール１００内部の配線同士が近接することによる電流のアンバランスが解消されるので、相互インダクタンスに起因したスイッチング素子１間の電流のアンバランスを解消しつつ、小型で安価な電力用半導体モジュール１００を提供することができる。
＜変形例１＞
本実施の形態で示した電力用半導体モジュール１００の構成の変形例について説明する。図１５は図８から第二バスバー６を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図である。変形例における電力用半導体モジュール１００からモールド樹脂１１を取り除いた電力用半導体モジュール１００の構成の概略を示す平面図は、図８と同様である。図１５から第一バスバー５を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図は、図１０と同様である。
本実施の形態で示した電力用半導体モジュール１００の構成の変形例について説明する。図１５は図８から第二バスバー６を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図である。変形例における電力用半導体モジュール１００からモールド樹脂１１を取り除いた電力用半導体モジュール１００の構成の概略を示す平面図は、図８と同様である。図１５から第一バスバー５を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図は、図１０と同様である。
先に示した例では、ハイサイドアームとローサイドアームのそれぞれに４つのスイッチング素子１を並列に設ける構成を示した。変形例は、ハイサイドアームとローサイドアームのそれぞれに２つのスイッチング素子１を並列に設ける構成である。変形例は、Ｎ端子１０が一つであるため、第一バスバー５にスリット５ｅのみを設けている。このように構成することで、先に示した例と同様に、スイッチング素子１ａ、１ｂの電流のアンバランスを解消することができる。
＜変形例２＞
本実施の形態で示した電力用半導体モジュール１００の構成の別の変形例である変形例２について説明する。図１６は図２から第二バスバー６を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図である。変形例２における電力用半導体モジュール１００からモールド樹脂１１を取り除いた電力用半導体モジュール１００の構成の概略を示す平面図は、図２と同様である。図１６から第一バスバー５を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図は、図４と同様である。
本実施の形態で示した電力用半導体モジュール１００の構成の別の変形例である変形例２について説明する。図１６は図２から第二バスバー６を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図である。変形例２における電力用半導体モジュール１００からモールド樹脂１１を取り除いた電力用半導体モジュール１００の構成の概略を示す平面図は、図２と同様である。図１６から第一バスバー５を取り除いて示した電力用半導体モジュール１００の構成の概略を示す平面図は、図４と同様である。
図１６に示した変形例における第一バスバー５は、４つのスリットを備える。スリット５ｂ、５ｃは、実施の形態１の図３で示したスリットと同様の機能を有する。スリット５ｅ、５ｆは、実施の形態３の図１４で示したスリットと同様の機能を有する。スリット５ｂ、５ｃとスリット５ｅ、５ｆは異なる電流経路に作用してスイッチング素子１ａ、１ｂの電流のアンバランスを解消するため、スリット５ｂ、５ｃとスリット５ｅ、５ｆを一つの第一バスバー５に設けても構わない。このように構成することで、スイッチング素子１ａ、１ｂの電流のアンバランスを解消することができる。
以上のように、実施の形態３による電力用半導体モジュール１００において、スリット５ｅがＮ端子１０に隣接して配置されたスイッチング素子１ａに接合された第一バスバー５の接合部と、延出部５ａに隣接して配置されたスイッチング素子１ｂに接合された第一バスバー５の接合部とをつないだ直線に交差するように形成されているため、第一組のソース端子８ｂからスイッチング素子１ａのソース電極までの距離が長くなり制御信号ラインのインダクタンスが増加するので、スイッチング素子１ａに流れる電流が抑制され、電流のアンバランスを解消でき、スイッチング素子１ａ、１ｂに均一な電流を流すことができる。
また本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１ スイッチング素子、２ 放熱板、２ａ 素子実装面、２ｂ 切欠き、２１ 第一組の放熱板、２２ 第二組の放熱板、３ Ｐ端子、４ 交流端子、５ 第一バスバー、５ａ 延出部、５ｂ スリット、５ｃ スリット、５ｄ スリット、５ｅ スリット、５ｆ スリット、６ 第二バスバー、８ 制御端子、８ａ 第一組のゲート端子、８ｂ 第一組のソース端子、８ｃ 第二組のゲート端子、８ｄ 第二組のソース端子、９ａ ボンディングワイヤ、９ｂ ボンディングワイヤ、９ｃ ボンディングワイヤ、９ｄ ボンディングワイヤ、９ｅ ボンディングワイヤ、１０ Ｎ端子、１１ モールド樹脂、１２ 素子モジュール、１３ａ 第一組のゲート電極、１３ｂ 第二組のゲート電極、１４ａ 接合部、１４ｂ 接合部、１５ａ 第一組のソース電極、１５ｂ 第二組のソース電極、１００ 電力用半導体モジュール
Claims (11)
- 板状に形成された放熱板と、前記放熱板の一方の面に一列に並べられて接合された複数のスイッチング素子と、を設けた素子モジュールの二組と、
第一組の放熱板に接合された前記スイッチング素子における前記放熱板の側とは反対側の面に設けられた電極と、第二組の放熱板の一方の面とを接続した板状の第一バスバーと、
前記第二組の放熱板に接合された前記スイッチング素子における前記放熱板の側とは反対側の面に設けられた電極と接続され、前記第一バスバーの前記素子モジュールとは反対側に、前記第一バスバーと隙間を空けて配置された板状の第二バスバーと、を備え、
前記第一組の放熱板及び前記第二組の放熱板は、同一平面上に隣接して配置され、
前記第一組の放熱板に接合された複数の前記スイッチング素子と、前記第二組の放熱板に接合された複数の前記スイッチング素子とは、互いに平行な方向に並べて配置され、
前記第一バスバー及び前記第二バスバーの一方または双方は、電流経路を迂回させるスリットを有している電力用半導体モジュール。 - 前記第二バスバーは、本体部分から前記第二組の放熱板の側とは反対側の方向に延出し、外部と接続される接続端子を有し、
前記スリットは、第一組の複数の前記スイッチング素子の内、前記接続端子に隣接して配置された前記スイッチング素子に接合された前記第一バスバーの接合部と、前記第二組の放熱板に接合された前記第一バスバーの接合部と、をつないだ直線に交差するように形成されている請求項１に記載の電力用半導体モジュール。 - 前記第一組の放熱板と離間して設けられた第一端子を備え、
前記第二バスバーは、本体部分から前記第二組の放熱板の側とは反対側の方向に延出し、外部と接続される接続端子を有し、
前記第一バスバーは、本体部分から前記第二組の放熱板とは反対側に延出した延出部を有し、
前記延出部は、第一導電体を介して前記第一端子に接続され、
前記スリットは、第一組の複数の前記スイッチング素子の内、前記接続端子に隣接して配置された第１の前記スイッチング素子に接合された前記第一バスバーの接合部と、第一組の前記複数のスイッチング素子の内、前記延出部に隣接して配置された第２の前記スイッチング素子に接合された前記第一バスバーの接合部と、をつないだ直線に交差するように形成されている請求項１または２に記載の電力用半導体モジュール。 - 前記スリットは、前記第一バスバーの外周部分から前記第一バスバーの内側に切り込まれて設けられている請求項２または３に記載の電力用半導体モジュール。
- 前記接続端子は、前記本体部分における、第一組の前記複数のスイッチング素子が並べられた配置方向の一方側の端部から延出し、
前記スリットは、前記配置方向の一方側の前記第一バスバーの外周部分から、前記配置方向の他方側に切り込まれて設けられている請求項４に記載の電力用半導体モジュール。 - 前記スリットは、前記第一バスバーの内部に設けられている請求項２または３に記載の電力用半導体モジュール。
- 前記接続端子は、前記本体部分における、第一組の前記複数のスイッチング素子が並べられた配置方向の中間部から延出し、
前記スリットは、前記第一バスバーの内部において、前記配置方向に延びて設けられている請求項６に記載の電力用半導体モジュール。 - 前記第一組の放熱板と離間して設けられた第一組の第二端子と、
前記第二組の放熱板と離間して設けられた第二組の第二端子と、を備え、
前記第一組の放熱板に接合された複数の前記スイッチング素子のそれぞれは前記第一組の放熱板の側とは反対側の面に第一組の制御電極を有し、
前記第二組の放熱板に接合された複数の前記スイッチング素子のそれぞれは前記第二組の放熱板の側とは反対側の面に第二組の制御電極を有し、
前記第一組の第二端子は前記第一組の制御電極よりも少ない数で設けられ、
前記第二組の第二端子は前記第二組の制御電極よりも少ない数で設けられ、
前記第一組の第二端子と前記第一組の制御電極とは、第二導電体を介して接続され、
前記第二組の第二端子と前記第二組の制御電極とは、第二導電体を介して接続されている請求項１から７のいずれか１項に記載の電力用半導体モジュール。 - 前記第二組の放熱板は、本体部分から前記第一組の放熱板の側とは反対側の方向に延出し、外部と接続される出力端子を有している請求項１から８のいずれか１項に記載の電力用半導体モジュール。
- 前記第一バスバーと前記第二バスバーとは、それぞれの本体部分が隙間を空けて平行に配置されている請求項１から９のいずれか１項に記載の電力用半導体モジュール。
- 前記スイッチング素子は、バンドギャップがケイ素よりも広いワイドバンドギャップ半導体である請求項１から１０のいずれか１項に記載の電力用半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021066881A JP7113936B1 (ja) | 2021-04-12 | 2021-04-12 | 電力用半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021066881A JP7113936B1 (ja) | 2021-04-12 | 2021-04-12 | 電力用半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP7113936B1 JP7113936B1 (ja) | 2022-08-05 |
| JP2022162191A true JP2022162191A (ja) | 2022-10-24 |
Family
ID=82740445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021066881A Active JP7113936B1 (ja) | 2021-04-12 | 2021-04-12 | 電力用半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7113936B1 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000060126A (ja) * | 1998-08-11 | 2000-02-25 | Hitachi Ltd | 電力変換器の主回路構造 |
| JP2001086770A (ja) * | 1999-09-13 | 2001-03-30 | Hitachi Ltd | 電力変換器の主回路構造 |
| WO2016084136A1 (ja) * | 2014-11-25 | 2016-06-02 | ルビコン株式会社 | 四端子スナバコンデンサ及びコンデンサモジュール |
| JP2016158349A (ja) * | 2015-02-24 | 2016-09-01 | 株式会社日立製作所 | 電力変換装置 |
| WO2019202866A1 (ja) * | 2018-04-18 | 2019-10-24 | 富士電機株式会社 | 半導体装置 |
-
2021
- 2021-04-12 JP JP2021066881A patent/JP7113936B1/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000060126A (ja) * | 1998-08-11 | 2000-02-25 | Hitachi Ltd | 電力変換器の主回路構造 |
| JP2001086770A (ja) * | 1999-09-13 | 2001-03-30 | Hitachi Ltd | 電力変換器の主回路構造 |
| WO2016084136A1 (ja) * | 2014-11-25 | 2016-06-02 | ルビコン株式会社 | 四端子スナバコンデンサ及びコンデンサモジュール |
| JP2016158349A (ja) * | 2015-02-24 | 2016-09-01 | 株式会社日立製作所 | 電力変換装置 |
| WO2019202866A1 (ja) * | 2018-04-18 | 2019-10-24 | 富士電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7113936B1 (ja) | 2022-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6065995B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5971263B2 (ja) | 半導体装置 | |
| JP7153649B2 (ja) | ゲートパスインダクタンスが低いパワー半導体モジュール | |
| US10070528B2 (en) | Semiconductor device wiring pattern and connections | |
| WO2015190559A1 (ja) | パワーモジュールおよびその製造方法 | |
| EP3522213B1 (en) | Semiconductor device | |
| JP7428018B2 (ja) | 半導体モジュール | |
| US10943877B2 (en) | Semiconductor device | |
| JP7183594B2 (ja) | 半導体装置 | |
| JP2021141222A (ja) | 半導体モジュール | |
| JPWO2016129097A1 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
| JP7428017B2 (ja) | 半導体モジュール | |
| US11335660B2 (en) | Semiconductor module | |
| WO2022017789A1 (en) | Switching components | |
| JP7113936B1 (ja) | 電力用半導体モジュール | |
| JP7019746B2 (ja) | 電力用半導体モジュール | |
| JP7447480B2 (ja) | 電子回路、半導体モジュール及び半導体装置 | |
| JP7139799B2 (ja) | 半導体装置 | |
| JP7118204B1 (ja) | 半導体装置 | |
| WO2022137811A1 (ja) | 半導体ユニット及び半導体装置 | |
| JP7159609B2 (ja) | 半導体装置 | |
| JP2024075362A (ja) | パワー半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220726 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7113936 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |