WO2025116404A1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
WO2025116404A1
WO2025116404A1 PCT/KR2024/018399 KR2024018399W WO2025116404A1 WO 2025116404 A1 WO2025116404 A1 WO 2025116404A1 KR 2024018399 W KR2024018399 W KR 2024018399W WO 2025116404 A1 WO2025116404 A1 WO 2025116404A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
pixel electrode
display device
overhang
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/KR2024/018399
Other languages
English (en)
French (fr)
Inventor
채수정
박다혜
박태선
방석환
이제민
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020230170039A external-priority patent/KR102734652B1/ko
Priority claimed from KR1020230170040A external-priority patent/KR102734653B1/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of WO2025116404A1 publication Critical patent/WO2025116404A1/ko
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/771—Integrated devices comprising a common active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80517—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Definitions

  • One or more embodiments relate to a display device and a method of manufacturing the same.
  • One or more embodiments include a structure of a display device and a method of manufacturing the same.
  • One or more embodiments include a structure of a display device and a method of manufacturing the display device.
  • the device may include a bank layer having a first pixel electrode, a first opening overlapping the first pixel electrode, and an overhang portion positioned on an upper surface of the first pixel electrode, a first protective layer interposed between an edge portion of the first pixel electrode and the overhang portion of the bank layer, an intermediate layer overlapping the first pixel electrode through the first opening of the bank layer and including a plurality of sub-layers, and a counter electrode on the intermediate layer, wherein the overhang portion has a horizontal length from a first edge of a first side surface of the first protective layer to an edge of the overhang portion and a vertical distance from an upper surface of the first pixel electrode to the overhang portion, and the plurality of sub-layers of the intermediate layer include a charge generation layer, lower sub-layers below the charge generation layer, and upper sub-layers above the charge generation layer, wherein the lower sub-layers and the charge generation layer may each include a plurality of portions separated by the overhang portion.
  • the charge generation layer may include an N-type sub-charge generation layer including an N-type dopant material and an N-type host material, and a P-type sub-charge generation layer including a P-type dopant material and a P-type host material.
  • the sum of the thickness of the lower sub-layers and the thickness of the charge generation layer is the thickness from the upper surface of the first pixel electrode to the overhang. It can be greater than the vertical distance.
  • At least one of the above upper sub-layers can extend continuously without separation around the overhang.
  • the above counter electrode can be extended continuously without being separated around the overhang.
  • the horizontal length of the above overhang may be greater than the vertical distance.
  • the above lower sub-layers and the above upper sub-layers may each include a functional layer including a light-emitting layer, a lower common layer below the functional layer, and an upper common layer above the functional layer.
  • the first pixel electrode and the adjacent second pixel electrode are further included, and the intermediate layer further includes another functional layer overlapping the second pixel electrode and including a light-emitting layer, wherein the functional layer and the other functional layer can be spaced apart from each other.
  • the first protective layer includes a second side opposite the first side, and a second edge where the second side of the first protective layer and the upper surface of the first pixel electrode meet can be spaced apart from a third edge where the side surface of the first pixel electrode and the upper surface of the first pixel electrode meet.
  • the above first protective layer can extend past the side surface of the first pixel electrode and onto the upper surface of the insulating layer disposed under the first pixel electrode.
  • the above first protective layer can be in direct contact with the side surface of the first pixel electrode.
  • the first pixel electrode includes a first layer, a second layer on the first layer, and a third layer on the second layer, and the inclination angle of a side surface of the second layer may be greater than at least one selected from the inclination angle of the side surface of the first layer and the inclination angle of the side surface of the third layer.
  • the above first protective layer may include a metal oxide.
  • the bank layer may include a first pixel electrode, a first opening overlapping the first pixel electrode, and an overhang portion positioned on an upper surface of the first pixel electrode, a first protective layer interposed between an edge portion of the first pixel electrode and the overhang portion of the bank layer, an intermediate layer overlapping the first pixel electrode through the first opening of the bank layer, and a counter electrode on the intermediate layer, wherein the intermediate layer includes a plurality of sublayers, at least one of the plurality of sublayers includes a plurality of portions separated with the overhang portion as the center, the overhang portion having a horizontal length from a first edge of a first side surface of the first protective layer to an edge of the overhang portion and a vertical distance from an upper surface of the first pixel electrode to the overhang portion, the first protective layer includes a second side surface opposite the first side surface, and a first inclination angle of the second side surface of the first protective layer is A display device is disclosed, wherein the second inclination angle of the side
  • the above first slope angle may be greater than the above second slope angle.
  • the horizontal length of the above overhang may be greater than the vertical distance.
  • the second side surface of the first protective layer meets the side surface of the first pixel electrode at the second edge opposite the first edge, and a minor angle formed by the second side surface of the first protective layer and the side surface of the first pixel electrode may be greater than about 90° and less than about 180°.
  • the above first pixel electrode includes a first layer, a second layer on the first layer, and a third layer on the second layer, wherein the inclination angle of a side surface of the second layer may be different from at least one selected from the inclination angle of the side surface of the first layer and the inclination angle of the side surface of the third layer.
  • the inclination angle of the side surface of the second layer may be greater than at least one selected from the inclination angle of the side surface of the first layer and the inclination angle of the side surface of the third layer.
  • the plurality of sub-layers of the intermediate layer may include a charge generation layer, lower sub-layers below the charge generation layer, and upper sub-layers above the charge generation layer, wherein the lower sub-layers and the charge generation layer may each include a plurality of portions separated by the overhang portion.
  • the charge generation layer may include an N-type sub-charge generation layer including an N-type dopant material and an N-type host material, and a P-type sub-charge generation layer including a P-type dopant material and a P-type host material.
  • the sum of the thicknesses of the lower sub-layers and the thickness of the charge generation layer may be greater than the vertical distance from the upper surface of the first pixel electrode to the overhang.
  • At least one of the above upper sub-layers can extend continuously without separation around the overhang.
  • the above lower sub-layers and the above upper sub-layers may each include a functional layer including a light-emitting layer, a lower common layer below the functional layer, and an upper common layer above the functional layer.
  • the upper common layer and the lower common layer can be in direct contact with the bank layer.
  • the above first protective layer may include a metal oxide.
  • a process for forming a first stacked structure including a first pixel electrode and a first protective layer on the first pixel electrode and a second stacked structure including a second pixel electrode and a second protective layer on the second pixel electrode, a process for forming a bank layer covering a side surface of the first stacked structure and a side surface of the second stacked structure and having a first opening overlapping the first pixel electrode and a second opening overlapping the second pixel electrode, a process for removing a portion of the first protective layer and a portion of the second protective layer through the first opening and the second opening of the bank layer, a process for forming an intermediate layer including a charge generation layer, and a process for forming a counter electrode on the intermediate layer, wherein in the process for removing a portion of the first protective layer and a portion of the second protective layer, the bank layer includes an overhang portion positioned on an upper surface of each of the first pixel electrode and the second pixel electrode, and the overhang portion on the first
  • a method for manufacturing a display device wherein, in a process of forming the intermediate layer, the charge generation layer has a horizontal length from a first edge of a first side to an edge of the overhang and a vertical distance from an upper surface of the first pixel electrode to the overhang, and the charge generation layer includes a plurality of portions separated by the overhang.
  • the intermediate layer further includes lower sub-layers below the charge generation layer, and upper sub-layers above the charge generation layer, and in the process of forming the intermediate layer, the lower sub-layers may include a plurality of portions separated by the overhang portion.
  • At least one of the above upper sub-layers can extend continuously without separation around the overhang.
  • the above lower sub-layers and the above upper sub-layers may each include a functional layer including a light-emitting layer, a lower common layer below the functional layer, and an upper common layer above the functional layer.
  • the upper common layer and the lower common layer can be in direct contact with the bank layer.
  • the above counter electrode can be extended continuously without being separated around the overhang.
  • the horizontal length of the above overhang may be greater than the vertical distance.
  • Each of the first protective layer and the second protective layer may include a metal oxide.
  • the process for forming the first stacked structure and the second stacked structure may include a process for forming the first pixel electrode and the second pixel electrode which are spaced apart from each other, a process for forming a pre-protective layer on the first pixel electrode and the second pixel electrode, a process for forming photoresists which are disposed on the pre-protective layer and overlap each of the first pixel electrode and the second pixel electrode, and a process for forming the first protective layer and the second protective layer by removing the pre-protective layer which does not overlap the photoresists.
  • each of the photoresists is smaller than the width of the overlapping pixel electrode among the first pixel electrode and the second pixel electrode, and the second side of the first protective layer, which is opposite the first side, can meet the upper surface of the first pixel electrode.
  • each of the photoresists is larger than the width of the overlapping pixel electrode among the first pixel electrode and the second pixel electrode, and the first protective layer can overlap a side surface of the first pixel electrode.
  • the above first protective layer can be in direct contact with the upper surface of the insulating layer under the first pixel electrode.
  • the charge generation layer may include an N-type sub-charge generation layer including an N-type dopant material and an N-type host material, and a P-type sub-charge generation layer including a P-type dopant material and a P-type host material.
  • the sum of the thickness of the lower sub-layers and the thickness of the charge generation layer is the thickness from the upper surface of the first pixel electrode to the overhang. It can be greater than the vertical distance.
  • the first protective layer includes a second side opposite the first side, and the first inclination angle of the second side of the first protective layer may be different from the second inclination angle of the side of the first pixel electrode.
  • the above first slope angle may be greater than the above second slope angle.
  • the second side surface of the first protective layer meets the side surface of the first pixel electrode at the second edge opposite the first edge, and a minor angle formed by the second side surface of the first protective layer and the side surface of the first pixel electrode with the second edge as the center may be greater than 90° and less than 180°.
  • the first pixel electrode includes a first layer, a second layer on the first layer, and a third layer on the second layer, wherein at least one selected from the inclination angle of the side surface of the first layer or the inclination angle of the side surface of the third layer may be different from the inclination angle of the side surface of the second layer.
  • the inclination angle of the side surface of the second layer may be greater than at least one selected from the inclination angle of the side surface of the first layer or the inclination angle of the side surface of the third layer.
  • a bank layer having an overhang can be formed without a material included in a pixel electrode being eluted, and the display quality of a display device can be improved by allowing a charge generation layer to have a plurality of portions separated by the overhang.
  • a bank layer having an overhang can be formed through a simple process without dissolving a material included in a pixel electrode, and the display quality of a display device can be improved by allowing a charge generation layer to have a plurality of parts separated by the overhang.
  • FIG. 1 is a schematic plan view schematically illustrating a display device according to one embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view showing a part of a display device (10) according to one embodiment of the present invention.
  • Figure 3 is a schematic cross-sectional view showing an enlarged portion of section III of Figure 2.
  • Figure 4 is a schematic cross-sectional view showing an enlarged portion of section IV of Figure 3.
  • FIG. 5a is a schematic cross-sectional view schematically illustrating a display device according to one embodiment of the present invention
  • FIG. 5b is a schematic cross-sectional view enlarged to illustrate part V of FIG. 5a.
  • FIGS. 6 to 10 are schematic cross-sectional views schematically illustrating a process for forming a display device according to one embodiment of the present invention.
  • FIGS. 11A to 11D are schematic cross-sectional views showing a process of a method for manufacturing a display device according to one embodiment of the present invention.
  • FIGS. 12A to 12D illustrate processes of a method for manufacturing a display device according to one embodiment of the present invention.
  • FIG. 13 is a schematic cross-sectional view showing a part of a display device according to one embodiment of the present invention.
  • Figure 14 is a schematic cross-sectional view showing an enlarged portion of section XIV of Figure 13.
  • Figure 15 is a schematic cross-sectional view showing an enlarged portion of section XV of Figure 14.
  • FIGS. 16A to 16F are schematic cross-sectional views schematically illustrating a process for forming a display device according to one embodiment of the present invention.
  • the device may include a first pixel electrode, a bank layer having a first opening overlapping the first pixel electrode, and an overhang portion positioned on an upper surface of the first pixel electrode, a first protective layer interposed between an edge portion of the first pixel electrode and the overhang portion of the bank layer, an intermediate layer overlapping the first pixel electrode through the first opening of the bank layer and including a plurality of sub-layers, and a counter electrode on the intermediate layer, wherein the overhang portion has a horizontal length from a first edge of a first side surface of the first protective layer to an edge of the overhang portion and a vertical distance from an upper surface of the first pixel electrode to the overhang portion, and the plurality of sub-layers of the intermediate layer include a charge generation layer, lower sub-layers below the charge generation layer, and upper sub-layers above the charge generation layer, wherein the lower sub-layers and the charge generation layer may each include a plurality of portions separated by the overhang portion. Initiates a
  • the bank layer may include a first pixel electrode, a first opening overlapping the first pixel electrode, and an overhang portion positioned on an upper surface of the first pixel electrode, a first protective layer interposed between an edge portion of the first pixel electrode and the overhang portion of the bank layer, an intermediate layer overlapping the first pixel electrode through the first opening of the bank layer, and a counter electrode on the intermediate layer, wherein the intermediate layer includes a plurality of sublayers, at least one of the plurality of sublayers includes a plurality of portions separated with the overhang portion as the center, the overhang portion having a horizontal length from a first edge of a first side surface of the first protective layer to an edge of the overhang portion and a vertical distance from an upper surface of the first pixel electrode to the overhang portion, the first protective layer includes a second side surface opposite the first side surface, and a first inclination angle of the second side surface of the first protective layer is A display device is disclosed, wherein the second inclination angle of the side
  • a process for forming a first stacked structure including a first pixel electrode and a first protective layer on the first pixel electrode and a second stacked structure including a second pixel electrode and a second protective layer on the second pixel electrode, a process for forming a bank layer covering a side surface of the first stacked structure and a side surface of the second stacked structure and having a first opening overlapping the first pixel electrode and a second opening overlapping the second pixel electrode, a process for removing a portion of the first protective layer and a portion of the second protective layer through the first opening and the second opening of the bank layer, a process for forming an intermediate layer including a charge generation layer, and a process for forming a counter electrode on the intermediate layer, wherein in the process for removing a portion of the first protective layer and a portion of the second protective layer, the bank layer includes an overhang portion positioned on an upper surface of each of the first pixel electrode and the second pixel electrode, and the overhang portion on the first
  • a method for manufacturing a display device wherein, in a process of forming the intermediate layer, the charge generation layer has a horizontal length from a first edge of a first side to an edge of the overhang and a vertical distance from an upper surface of the first pixel electrode to the overhang, and the charge generation layer includes a plurality of portions separated by the overhang.
  • the expression “at least one of a, b, or c” can include a, b, a and b, b and c, a and c, all of a, b, c, or various combinations thereof.
  • first, second, etc. may be used to describe various elements, but these elements should not be limited by these terms. These terms are used only to distinguish one element from another.
  • a layer, region or component when referred to as being "over" another layer, region or component, it will be further understood that it may be directly over the other layer, region or component, or indirectly over the other layer, region or component with other layers, regions or components therebetween.
  • overlap means that the first object can be on top of, below, or next to the second object, or vice versa. Additionally, the term “overlap” can include layers, stacks, surfaces, or facing, extending, covering, or partially covering, or other appropriate terms that are understood and recognized by a person skilled in the art.
  • first and second elements can be understood as facing each other but indirectly opposed to each other.
  • a particular process sequence may be performed in a different order than the one described.
  • two processes described in succession may be performed substantially simultaneously, or in a reverse order from the one described.
  • a film, a region, a component, etc. when it is said that a film, a region, a component, etc. are connected, it includes cases where the films, regions, and components are directly connected, and/or cases where other films, regions, and components are interposed between the films, regions, and components and are indirectly connected.
  • a film, a region, and a component, etc. when it is said in this specification that a film, a region, and a component, etc. are electrically connected, it refers to cases where the films, regions, and components, etc. are directly electrically connected, and/or cases where other films, regions, and components are interposed between them and are indirectly electrically connected.
  • the x-axis, y-axis, and z-axis are not limited to the three axes on the orthogonal coordinate system, and can be interpreted in a broad sense that includes them.
  • the x-axis, y-axis, and z-axis can be orthogonal to each other, but they can also refer to different directions that are not orthogonal to each other.
  • “about” or “approximately” means within a range of acceptable deviations from the stated value as determined by one of ordinary skill in the art, taking into account the measurement and the errors associated with measuring a particular quantity (i.e., limitations of the measurement system). For example, “about” can mean within one or more standard deviations, or within ⁇ 30%, 20%, 10%, or 5% of the stated value.
  • FIG. 1 is a schematic plan view schematically illustrating a display device (10) according to one embodiment of the present invention.
  • the display device (10) may include a display area (DA) that displays an image and a non-display area (NDA) outside the display area (DA).
  • the display area (DA) may be entirely surrounded by the non-display area (NDA).
  • the display area (DA) When the display area (DA) is viewed as a planar shape, the display area (DA) may have a rectangular shape. In one embodiment, the display area (DA) may have a polygonal shape (e.g., a triangle, a pentagon, or a hexagon), a circular shape, an oval shape, an irregular shape, etc. The display area (DA) may have a rounded corner shape at its edge.
  • a polygonal shape e.g., a triangle, a pentagon, or a hexagon
  • the display area (DA) may have a rounded corner shape at its edge.
  • the display device (10) of FIG. 1 is a device that displays a moving image or a still image, and can be used in portable electronic devices such as a laptop, a tablet personal computer (PC), a mobile phone, a smart phone, a mobile communication terminal, an electronic notebook, an electronic book, a portable multimedia player (PMP), a navigation device, an Ultra Mobile PC (UMPC), etc.
  • the display device (10) can be used in a television, a monitor, a billboard, an electronic device for the Internet of Things (IOT), or a wearable electronic device such as a smart watch, a watch phone, a glasses-type display, and a head mounted display (HMD).
  • IOT Internet of Things
  • HMD head mounted display
  • the display device (10) can be used in an electronic device for displaying an instrument panel of a car, a CID (Center Information Display) located (arranged) on a center fascia or dashboard of a car, a room mirror display replacing a side mirror of a car, and an entertainment device for the rear seats of a car, which is arranged on the back of the front seat.
  • a CID Center Information Display
  • FIG. 2 is a schematic cross-sectional view showing a part of a display device (10) according to one embodiment of the present invention.
  • the display device (10) may include a substrate (100), pixel circuits (PC) arranged on the substrate (100), and light-emitting diodes electrically connected to each of the pixel circuits (PC).
  • FIG. 2 illustrates first and second light-emitting diodes (LED1, LED2).
  • the substrate (100) may include a glass material or a polymer resin.
  • the substrate (100) may have an alternating laminated structure of a base layer including a polymer resin and a barrier layer including an inorganic insulating material such as silicon oxide or silicon nitride.
  • the polymer resin may include a polymer resin such as polyethersulfone, polyarylate, polyether imide, polyethylene naphthalate, polyethylene terephthalate, polyphenylene sulfide, polyimide, polycarbonate, cellulose triacetate, cellulose acetate propionate, and the like.
  • the pixel circuit (PC) may include transistors and capacitors, and in this regard, FIG. 2 illustrates a first transistor (T1), a first capacitor (C1), and a second capacitor (C2).
  • the pixel circuit (PC) may include conductive layers and semiconductor layers constituting the above-described transistors or capacitors.
  • the first conductive layer (CL1) may be disposed on the substrate (100).
  • the first conductive layer (CL1) may include a conductive material such as a metal.
  • the first conductive layer (CL1) may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), etc., and may include a single-layer or multi-layer structure including the aforementioned material.
  • the buffer layer (111) may be arranged on the first conductive layer (CL1).
  • the buffer layer (111) may include an inorganic insulating material such as silicon oxide, silicon nitride, or silicon oxynitride, and may include a single-layer or multi-layer structure including the aforementioned inorganic insulating material.
  • the second conductive layer (CL2) is disposed on the buffer layer (111) and may overlap the first conductive layer (CL1).
  • the first conductive layer (CL1) may include a first electrode (C21) of the second capacitor (C2)
  • the second conductive layer (CL2) may include a second electrode (C22) of the second capacitor (C2).
  • the second conductive layer (CL2) may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), or the like, and may include a single-layer or multi-layer structure including the aforementioned material.
  • the first insulating layer (112) may be disposed on the second conductive layer (CL2).
  • the first insulating layer (112) may include an inorganic insulating material such as silicon oxide, silicon nitride, or silicon oxynitride, and may include a single-layer or multi-layer structure including the aforementioned inorganic insulating material.
  • the semiconductor layer (ACT1) may be disposed on the first insulating layer (112).
  • the semiconductor layer (ACT1) may include a channel region (CH1), a source region (S1) and a drain region (D1) disposed on both sides of the aforementioned channel region (CH1).
  • the semiconductor layer (ACT1) may include an oxide of at least one material selected from the group consisting of indium (In), gallium (Ga), stannum (Sn), zirconium (Zr), vanadium (V), hafnium (Hf), cadmium (Cd), germanium (Ge), chromium (Cr), titanium (Ti), aluminum (Al), cesium (Cs), cerium (Ce), and zinc (Zn).
  • the semiconductor layer (ACT1) may be an ITZO (InSnZnO) semiconductor layer, an IGZO (InGaZnO) semiconductor layer, or the like.
  • a conductive (or conductive) process may be performed on at least a portion of the semiconductor layer (ACT1) by plasma treatment or the like.
  • the third conductive layer (CL3) may be disposed on the semiconductor layer (ACT1) with the second insulating layer (113) therebetween.
  • a portion of the third conductive layer (CL3) may include a first-first gate electrode (G11) overlapping the channel region (CH1)
  • a portion of the second conductive layer (CL2) may include a first-second gate electrode (G12) overlapping the channel region (CH1).
  • the first-first gate electrode (G11) and the first-second gate electrode (G12) may overlap each other with the channel region (CH1) therebetween.
  • the second insulating layer (113) may include an inorganic insulating material such as silicon oxide, silicon nitride, or silicon oxynitride, and may include a single-layer or multi-layer structure including the above-described inorganic insulating material.
  • the third insulating layer (114) may be disposed on the third conductive layer (CL3).
  • the third insulating layer (114) may include an inorganic insulating material such as silicon oxide, silicon nitride, or silicon oxynitride, and may include a single-layer or multi-layer structure including the aforementioned inorganic insulating material.
  • the third conductive layer (CL3) may include the first electrode (C11) of the first capacitor (C1), and the fourth conductive layer (CL4) on the third insulating layer (114) may include the second electrode (C12) of the first capacitor (C1).
  • the third conductive layer (CL3) and the fourth conductive layer (CL4) may each include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), or the like, and may include a single-layer or multi-layer structure including the aforementioned materials.
  • the data line (DL) may be arranged on the third insulating layer (114).
  • the data line (DL) may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), etc., and may include a single-layer or multi-layer structure including the aforementioned materials.
  • the fourth insulating layer (116) may be placed on the data line (DL).
  • the fourth insulating layer (116) may include an organic insulating material such as acrylic, BCB (Benzocyclobutene), polyimide, or HMDSO (Hexamethyldisiloxane).
  • the driving voltage line (PL) may be arranged on the fourth insulating layer (116) and covered with a fifth insulating layer (117).
  • the driving voltage line (PL) may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), etc., and may include a single-layer or multi-layer structure including the aforementioned materials.
  • the fifth insulating layer (117) may include an organic insulating material.
  • the light-emitting diode may include a pixel electrode, a counter electrode, and an intermediate layer interposed therebetween.
  • a first light-emitting diode (LED1) may have a laminated structure of a first pixel electrode (200A), an intermediate layer (220), and a counter electrode (230)
  • a second light-emitting diode (LED2) may have a laminated structure of a second pixel electrode (200B), an intermediate layer (220), and a counter electrode (230).
  • Each of the first pixel electrode (200A) and the second pixel electrode (200B) may be spaced apart from each other on the fifth insulating layer (117).
  • Each of the first pixel electrode (200A) and the second pixel electrode (200B) may include a reflective film including silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), iridium (Ir), chromium (Cr), or a compound thereof.
  • each of the first pixel electrode (200A) and the second pixel electrode (200B) may further include a conductive oxide layer on and/or below the aforementioned reflective film.
  • the bank layer (123) may be disposed on the first pixel electrode (200A) and the second pixel electrode (200B).
  • the bank layer (123) may include a first opening (123OP1) and a second opening (123OP2) overlapping the first pixel electrode (200A) and the second pixel electrode (200B), respectively.
  • the bank layer (123) may include an organic insulator.
  • the bank layer (123) may include an organic insulator including a light-blocking material.
  • the bank layer (123) may include a polyimide (PI)-based binder and a pigment mixed with red, green, and blue.
  • the bank layer (123) may include a cardo-based binder resin and a mixture of a lactam-based black pigment and a blue pigment.
  • the bank layer (123) may include carbon black.
  • the bank layer (123) may improve the contrast of the display device (10).
  • the bank layer (123) may include an overhang (123P) arranged on an upper surface (e.g., above) of each of the first pixel electrode (200A) and the second pixel electrode (200B).
  • Each of the overhangs (123P) may overlap an outer portion of each of the first pixel electrode (200A) and the second pixel electrode (200B).
  • an inner portion of the first pixel electrode (200A) may overlap the first opening (123OP1)
  • an outer portion of the first pixel electrode (200A) may overlap the overhang (123P).
  • the overhang (123P) overlapping the first pixel electrode (200A) can be spaced apart from the upper surface of the first pixel electrode (200A) along a direction perpendicular to the upper surface of the first pixel electrode (200A) (e.g., in the z direction).
  • An inner portion of the second pixel electrode (200B) overlaps the second opening (123OP2), and an edge portion of the second pixel electrode (200B) can overlap the overhang (123P).
  • the overhang (123P) overlapping the second pixel electrode (200B) can be spaced apart from the upper surface of the second pixel electrode (200B) along a direction perpendicular to the upper surface of the second pixel electrode (200B) (e.g., in the z direction).
  • the first protective layer (125A) and the second protective layer (125B) may be disposed on the first pixel electrode (200A) and the second pixel electrode (200B), respectively.
  • the first protective layer (125A) and the second protective layer (125B) may be disposed on the edge portions of the first pixel electrode (200A) and the second pixel electrode (200B), respectively, and may have a closed loop shape (or frame shape) on a plane.
  • the first protective layer (125A) may be placed between the first pixel electrode (200A) and the overhang portion (123P) overlapping the first pixel electrode (200A), and the second protective layer (125B) may be placed between the second pixel electrode (200B) and the overhang portion (123P) overlapping the second pixel electrode (200B).
  • the first protective layer (125A) and the second protective layer (125B) may include metal oxides.
  • Each of the first protective layer (125A) and the second protective layer (125B) may include zinc oxide (ZnO).
  • each of the first protective layer (125A) and the second protective layer (125B) may include the aforementioned zinc oxide and at least one selected from indium oxide (InO), gallium oxide (GaO), and tin oxide (SnO).
  • the content (at%) of at least one selected from indium oxide (InO), gallium oxide (GaO), and tin oxide (SnO) included in each of the first protective layer (125A) and the second protective layer (125B) may be less than the content (at%) of zinc oxide.
  • the overhang (123P) of the bank layer (123) disposed on the first pixel electrode (200A) may further extend in a horizontal direction (e.g., in the x or y direction) past the first protective layer (125A) toward the inner portion of the first pixel electrode (200A).
  • a void (or gap, space) may be located under the overhang (123P).
  • the overhang (123P) of the bank layer (123) disposed on the second pixel electrode (200B) may further extend in a horizontal direction (e.g., in the x or y direction) past the second protective layer (125B) toward the inner portion of the second pixel electrode (200B), and a void (or gap, space) may be located under the second pixel electrode (200B) and the overhang (123P).
  • the intermediate layer (220) may include a plurality of sub-layers. At least one of the plurality of sub-layers may be separated with the overhang (123P) as the center.
  • FIG. 2 illustrates that among the sub-layers included in the intermediate layer (220), the sub-layers (221) arranged relatively lower are separated with the overhang (123P) as the center, and the sub-layers (222) arranged relatively upper are continuously extended without being separated around the overhang (123P).
  • the sub-layers (221) arranged lower may include a first portion and a second portion separated with the overhang (123P) as the center, and one of the first portion and the second portion may be arranged on the upper surface of the first or second pixel electrode (200A, 200B) and the other may be arranged on the overhang (123P).
  • the counter electrode (230) may be arranged on the intermediate layer (220).
  • the counter electrode (230) may be formed continuously without being separated around the overhang (123P).
  • the counter electrode (230) may be shared by light-emitting diodes, for example, the first and second light-emitting diodes (LED1, LED2).
  • the counter electrode (230) may overlap pixel electrodes, for example, the first and second pixel electrodes (200A, 200B).
  • the counter electrode (230) may be formed of a conductive material having a low work function.
  • the counter electrode (230) may include a (semi-)transparent layer including silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), iridium (Ir), chromium (Cr), lithium (Li), calcium (Ca), or an alloy thereof.
  • the counter electrode (230) may further include a layer such as ITO, IZO, ZnO, or In 2 O 3 on the (semi-)transparent layer including the aforementioned material.
  • the upper layer (240) may be formed continuously similarly to the counter electrode (230).
  • the upper layer (240) may overlap a plurality of light-emitting diodes, for example, the first and second light-emitting diodes (LED1, LED2).
  • the upper layer (240) may include a LiF layer and/or a capping layer, and the capping layer may be an organic capping layer including an organic material, an inorganic capping layer including an inorganic material, or an organic-inorganic composite capping layer including an organic material and an inorganic material.
  • the capping layer may include a carbocyclic compound, a heterocyclic compound, an amine group-containing compound, a porphine derivative, a phthalocyanine derivative, a naphthalocyanine derivative, an alkali metal complex, an alkaline earth metal complex, or any combination thereof.
  • the above carbocyclic compounds, heterocyclic compounds and amine group-containing compounds may be optionally substituted with substituents including O, N, S, Se, Si, F, Cl, Br, I, or any combination thereof.
  • the light-emitting diodes may be protected by an encapsulation layer.
  • the encapsulation layer may include at least one inorganic encapsulation layer including an inorganic insulating material and at least one organic encapsulation layer including an organic insulating material.
  • the encapsulation layer may include a first inorganic encapsulation layer, a second inorganic encapsulation layer, and an organic encapsulation layer between the first inorganic encapsulation layer and the second inorganic encapsulation layer.
  • Fig. 3 is a schematic cross-sectional view showing part III of Fig. 2 in an enlarged manner.
  • Fig. 3 illustrates the first pixel electrode (200A) and the structure above the first pixel electrode (200A)
  • the structure described with reference to Fig. 3 can be equally applied to other pixel electrodes and the structure above them, for example, the second pixel electrode (200B) and the structure above the second pixel electrode (200B).
  • a first pixel electrode (200A) may be placed on an insulating layer, for example, a fifth insulating layer (117), and a first protective layer (125A) may be placed on an edge portion of the first pixel electrode (200A).
  • the overhang (123P) of the bank layer (123) may be positioned to overlap with an end portion, for example, an edge portion, of the first pixel electrode (200A).
  • a first protective layer (125A) is interposed between the overhang (123P) and the first pixel electrode (200A), and the overhang (123P) may extend in a horizontal direction (for example, in the x or y direction) past the first protective layer (125A), and a void (VD, or gap, space) may be positioned between the first pixel electrode (200A) and the overhang (123P).
  • the horizontal length (L) of the overhang (123P) may be greater than the vertical distance (H) of the overhang (123P).
  • the horizontal length (L) of the overhang (123P) represents the length in the horizontal direction (e.g., in the x or y direction) from the point where the first side surface (125S1), which is the inner surface of the first protective layer (125A), and the bottom surface of the first protective layer (125A) meet (hereinafter, the first edge, E1) to the edge of the overhang (123P).
  • the vertical distance (H) of the overhang (123P) represents the length in the vertical direction (e.g., in the z direction) from the upper surface of the first pixel electrode (200A) to the bottom surface of the overhang (123P).
  • the horizontal length (L) of the overhang (123P) can be in a range of about 100 nm to 900 nm, and the vertical distance (H) from the upper surface of the first pixel electrode (200A) to the overhang (123P) can be in a range of about 10 nm to 900 nm. In one embodiment, the vertical distance (H) to the overhang (123P) can be in a range of about 10 nm to 90 nm. In one embodiment, the horizontal length (L) of the overhang (123P) can be about 2 times to 10 times the vertical distance (H) (2H ⁇ L ⁇ 10H). In one embodiment, the horizontal length (L) of the overhang (123P) can be about 500 nm, and the vertical distance (H) can be about 50 nm.
  • the first protective layer (125A) may include a first side (125S1) facing inward and a second side (125S2) opposite the first side (125S1).
  • the second side (125S2) of the first protective layer (125A) may be spaced apart from the side (200S) of the first pixel electrode (200A) by a first distance (d1) along the horizontal direction (e.g., the x or y direction).
  • the second side surface (125S2) of the first protective layer (125A) can meet the upper surface of the first pixel electrode (200A).
  • the point where the second side surface (125S2) of the first protective layer (125A) and the bottom surface of the first protective layer (125A) (or the upper surface of the first pixel electrode (200A)) meet e.g., the second edge, E2
  • the third edge, E3 can be spaced apart from the point where the upper surface and the side surface (200S) of the first pixel electrode (200A) meet (hereinafter, the third edge, E3) by a first distance (d1).
  • the first inclination angle ( ⁇ ) of the second side surface (125S2) of the first protective layer (125A) may be the same as or different from the second inclination angle ( ⁇ ) of the side surface (200S) of the first pixel electrode (200A).
  • the first inclination angle ( ⁇ ) formed by the second side surface (125S2) of the first protective layer (125A) with respect to the bottom surface of the first protective layer (125A) (or the top surface of the first pixel electrode (200A)) may be about 45° to about 60°.
  • the second inclination angle ( ⁇ ) formed by the side surface of the first pixel electrode (200A) with respect to the bottom surface of the first pixel electrode (200A) (or the top surface of the fifth insulating layer (117)) may be about 45° to about 60°.
  • the intermediate layer (220) may have a tandem structure including a charge generation layer (2150), lower sublayers (2100) below the charge generation layer (2150), and upper sublayers (2200) above the charge generation layer (2150).
  • the lower sublayers (2100) may include a first lower common layer (2111), a lower functional layer (2112), and a second lower common layer (2113).
  • the first lower common layer (2111) may include a hole transport layer (HTL) or may include a hole transport layer and a hole injection layer (HIL).
  • the second lower common layer (2113) may include an electron transport layer (ETL) and/or an electron injection layer (EIL).
  • the lower functional layer (2112) may include an emission layer, or may be a multilayer structure including an emission layer and an auxiliary layer.
  • the emission layer may include a polymer or a low-molecular organic material that emits light of a predetermined color (e.g., red, green, or blue).
  • the auxiliary layer may serve to increase device efficiency by compensating for an optical resonance distance of light emitted from the emission layer.
  • the auxiliary layer may include a resonance-assisting material, for example, the same material as the hole transport layer.
  • the thickness of the lower functional layer (2112) may be greater than the thickness of the first lower common layer (2111) and/or the thickness of the second lower common layer (2113).
  • the thickness of the first lower common layer (2111) may be greater than the thickness of the second lower common layer (2113).
  • the lower functional layer (2112) can be formed using a mask having openings corresponding to the light-emitting diodes, so that the lower functional layer (2112) of each light-emitting diode can be separated and spaced from the lower functional layer of another adjacent light-emitting diode.
  • the first lower common layer (2111) and/or the second lower common layer (2113) may be formed using a mask having an opening substantially the same as the entire area of the display area (DA).
  • the second lower common layer (2113) may be in direct contact with the first lower common layer (2111) around an end of the lower functional layer (2112).
  • the contact area of the second lower common layer (2113) and the first lower common layer (2111) may be located on the upper surface of the bank layer (123).
  • one or at least one layer included in the second lower common layer (2113) may be formed using a mask having openings respectively corresponding to the light-emitting diodes, similar to the lower functional layer (2112).
  • the upper sublayers (2200) may include a first upper common layer (2221), an upper functional layer (2222), and a second upper common layer (2223).
  • the first upper common layer (2221) may include a hole transport layer (HTL) or may include a hole transport layer and a hole injection layer (HIL).
  • the second upper common layer (2223) may include an electron transport layer (ETL) and/or an electron injection layer (EIL).
  • the upper functional layer (2222) may include an emission layer, or may be a multilayer structure including an emission layer and an auxiliary layer.
  • the emission layer may include a polymer or a low-molecular organic material that emits light of a predetermined color (e.g., red, green, or blue).
  • the auxiliary layer may serve to increase device efficiency by compensating for an optical resonance distance of light emitted from the emission layer.
  • the auxiliary layer may include a resonance-assisting material, for example, the same material as the hole transport layer.
  • the emission layer of the upper functional layer (2222) may emit light of the same color as the emission layer of the lower functional layer (2112), and may include the same material as the emission layer of the lower functional layer (2112).
  • the thickness of the upper functional layer (2222) may be greater than the thickness of the first upper common layer (2221) and/or the thickness of the second upper common layer (2223). In one embodiment, the thickness of the upper functional layer (2222) may be smaller than the thickness of the first upper common layer (2221) and larger than the thickness of the second upper common layer (2223). The thickness of the second upper common layer (2223) may be smaller than the thickness of the first upper common layer (2221). In one embodiment, the thickness of the first upper common layer (2221) may be larger than the thickness of the first lower common layer (2111). The thickness of the second upper common layer (2223) may be larger than the thickness of the second lower common layer (2113).
  • the upper functional layer (2222) can be formed individually according to the corresponding light-emitting diode. In other words, the upper functional layer (2222) of each light-emitting diode can be separated and spaced from the upper functional layer of another adjacent light-emitting diode.
  • the first upper common layer (2221) and the second upper common layer (2223) may be formed using a mask having an opening substantially the same as the entire area of the display area (DA).
  • the second upper common layer (2223) may be in direct contact with the first upper common layer (2221) around an end of the upper functional layer (2222).
  • the contact area of the second upper common layer (2223) and the first upper common layer (2221) may be located on the upper surface of the bank layer (123).
  • one or at least one layer included in the first upper common layer (2221) may be individually formed according to the light-emitting diode.
  • the charge generation layer (2150) may be positioned between the second lower common layer (2113) and the first upper common layer (2221).
  • the charge generation layer (2150) may include a host and a dopant.
  • the charge generation layer (2150) may have a bilayer structure including an N-type sub-charge generation layer (nCGL) and a P-type sub-charge generation layer (pCGL).
  • nCGL N-type sub-charge generation layer
  • pCGL P-type sub-charge generation layer
  • the N-type sub-charge generation layer and the P-type sub-charge generation layer can further increase the light-emitting efficiency of a tandem light-emitting diode having a plurality of light-emitting layers.
  • the N-type sub-charge generation layer can include an N-type dopant material and an N-type host material.
  • the N-type dopant material can be a metal of Group 1 and Group 2 of the periodic table, an organic material capable of injecting electrons, or a mixture thereof.
  • the N-type dopant material can be any one of an alkali metal and an alkaline earth metal.
  • the N-type sub-charge generation layer can be formed of an organic layer doped with an alkali metal such as lithium (Li), sodium (Na), potassium (K), or cesium (Cs), or an alkaline earth metal such as magnesium (Mg), strontium (Sr), barium (Ba), or radium (Ra), but the present invention is not limited thereto.
  • the N-type host material is a material capable of transferring electrons, such as Alq 3 (tris(8-hydroxyquinolino)aluminum), Liq(8-hydroxyquinolinolato-lithium), PBD(2-(4-biphenylyl)-5-(4-tert-butylphenyl)-1,3,4oxadiazole), TAZ(3-(4-biphenyl)4-phenyl-5-tert-butylphenyl-1,2,4-triazole), spiro-PBD, and BAlq(bis(2-methyl-8-quinolinolate)-4-(phenylphenolato)aluminium), SAlq, TPBi(2,2',2-(1,3,5-benzinetriyl)-tris(1-phenyl-1-H-benzimidazole), oxadiazole, triazole, phenanthroline, benzoxazole or It may be composed of one or more of benzthiazole,
  • the P-type sub-charge generation layer may include a P-type dopant material and a P-type host material.
  • the P-type dopant material may be formed of, but is not limited to, an organic material such as a metal oxide, tetrafluoro-tetracyanoquinodimethane (F4-TCNQ), Hexaazatriphenylene-hexacarbonitrile (HAT-CN), hexaazatriphenylene, or a metal material such as V 2 O 5 , MoOx, WO 3 .
  • the P-type host material may be formed of a material capable of transmitting holes, for example, a material including at least one of NPD (N,N-dinaphthyl-N,N'-diphenyl benzidine)(N,N'-bis(naphthalene-1-yl)-N,N'-bis(phenyl)-2,2'-dimethylbenzidine), TPD (N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), and MTDATA (4,4',4-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine), but the present invention is not limited thereto.
  • NPD N,N-dinaphthyl-N,N'-diphenyl benzidine
  • TPD N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine
  • MTDATA 4,4'
  • Some of the sub-layers included in the intermediate layer (220), for example, the charge generation layer (2150) and the lower sub-layers (2100) below the charge generation layer (2150), may include portions separated with the overhang (123P) as the center.
  • the charge generation layer (2150) and the lower sub-layers (2100) may correspond to the sub-layers (221) positioned relatively lower among the intermediate layer (220) described above with reference to FIG. 2.
  • the first portion of each of the first lower common layer (2111), the lower functional layer (2112), the second lower common layer (2113), and the charge generation layer (2150) may be disposed on the first pixel electrode (200A) through the first opening (123OP1).
  • the second portion of each of the first lower common layer (2111), the lower functional layer (2112), the second lower common layer (2113), and the charge generation layer (2150), which is separated from the first portion described above, may be disposed on the bank layer (123), for example, on the overhang portion (123P).
  • the sum total (T) of the thicknesses of the first lower common layer (2111), the lower functional layer (2112), the second lower common layer (2113), and the charge generation layer (2150) may be greater than the vertical distance (H) of the overhang (123P).
  • the remaining ones such as the first upper common layer (2221), the upper functional layer (2222), and the second upper common layer (2223), may be formed continuously without being separated with the overhang (123P) as the center.
  • the upper sub-layers (2200) illustrated in FIG. 3 may correspond to the sub-layers (222) arranged relatively higher among the intermediate layer (220) described above with reference to FIG. 2.
  • FIG. 3 illustrates that the first upper common layer (2221), the upper functional layer (2222), and the second upper common layer (2223) are formed sequentially, but the present invention is not limited thereto.
  • at least one selected from the first upper common layer (2221), the upper functional layer (2222), and the second upper common layer (2223) may be separated centered on the overhang (123P) similar to the charge generation layer (2150).
  • the counter electrode (230) and the upper layer (240) can be formed continuously without being separated, centered on the overhang (123P).
  • Figure 4 is a schematic cross-sectional view showing an enlarged portion of section IV of Figure 3.
  • the first pixel electrode (200A) may have a multilayer structure.
  • the first pixel electrode (200A) may have a three-layer structure of a first layer (201), a second layer (202), and a third layer (203).
  • the material of the second layer (202) may be different from the material of the first layer (201) and the material of the third layer (203).
  • the second layer (202) may include silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), iridium (Ir), chromium (Cr), or compounds thereof.
  • the first layer (201) and the third layer (203) may include conductive oxides.
  • the conductive oxides may include indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide (In 2 O 3 : indium oxide), indium gallium oxide (IGO), and/or aluminum zinc oxide (AZO).
  • the second layer (202) of the first pixel electrode (200A) may be a layer including silver (Ag)
  • the first layer (201) and the third layer (203) may be layers including ITO.
  • the side surface (200S) of the first pixel electrode (200A) described above with reference to FIG. 3 may correspond to a surface connecting an edge (e.g., fourth edge, E4) where the bottom surface and the side surface of the first layer (201) meet and an edge (e.g., third edge, E3) where the top surface and the side surface of the third layer (203) meet, as shown in FIG. 4.
  • an edge e.g., fourth edge, E4 where the bottom surface and the side surface of the first layer (201) meet
  • an edge e.g., third edge, E3
  • the first protective layer (125A) is positioned on the upper surface of the first pixel electrode (200A), but as described above with reference to FIGS. 2 and 3, the second edge (E2), which is the point where the second side (125S2) of the first protective layer (125A) and the upper surface of the first pixel electrode (200A) meet, can be spaced apart from the third edge (E3) described above by the first distance (d1).
  • the structure of the first pixel electrode (200A) described with reference to Fig. 4 can be applied equally to other pixel electrodes.
  • the second pixel electrode (200B) can also have a three-layer structure as described with reference to Fig. 4.
  • FIG. 5a is a schematic cross-sectional view schematically illustrating a display device according to one embodiment of the present invention
  • FIG. 5b is a schematic cross-sectional view enlarged to illustrate part V of FIG. 5a.
  • the display device (10) according to the embodiment illustrated in FIG. 5A illustrates that each of the first protective layer (125A) and the second protective layer (125B) extends onto the upper surface of the fifth insulating layer (117) while overlapping the side surfaces of the first pixel electrode (200A) and the second pixel electrode (200B), respectively.
  • the structures other than the structures of the first protective layer (125A) and the second protective layer (125B) are the same as those described above with reference to FIGS. 2 and 3, and therefore, a repeated description may be omitted, and the following description will focus on the differences.
  • the first protective layer (125A) is positioned on the edge portion of the first pixel electrode (200A), and may extend past the side surface of the first pixel electrode (200A) to the upper surface of the fifth insulating layer (117). Therefore, the first protective layer (125A) may be in direct contact with the side surface of the first pixel electrode (200A) and the upper surface of the fifth insulating layer (117).
  • the second protective layer (125B) is positioned on the edge portion of the second pixel electrode (200B), and may extend past the side surface of the second pixel electrode (200B) to the upper surface of the fifth insulating layer (117).
  • the second protective layer (125B) may be in direct contact with the side surface of the second pixel electrode (200B) and the upper surface of the fifth insulating layer (117).
  • the first protective layer (125A) and the second protective layer (125B) can be spaced apart from each other.
  • the first protective layer (125A) can continuously overlap a part of the upper surface corresponding to the edge portion of the first pixel electrode (200A), the side surface (200S) of the first pixel electrode (200A), and the upper surface of the fifth insulating layer (117).
  • the first protective layer (125A) can directly contact a part of the upper surface corresponding to the edge portion of the first pixel electrode (200A), the side surface (200S) of the first pixel electrode (200A), and the upper surface of the fifth insulating layer (117).
  • the second side surface (125S2) which is the outer surface of the first protective layer (125A), may be spaced apart from the side surface (200S) of the first pixel electrode (200A).
  • the point where the second side surface (125S2) of the first protective layer (125A) and the bottom surface (or the upper surface of the fifth insulating layer (117)) of the first protective layer (125A) meet (or the second edge, E2) may be spaced apart from the side surface (200S) of the first pixel electrode (200A) by a second distance (d2).
  • the point (or second edge, E2) where the second side surface (125S2) of the first protective layer (125A) and the bottom surface (or the top surface of the fifth insulating layer (117)) of the first protective layer (125A) meet may be spaced apart from the point (e.g., fourth edge, E4) where the side surface (200S) and the bottom surface of the first pixel electrode (200A) meet by a second distance (d2) in the horizontal direction (e.g., x or y direction).
  • the first inclination angle ( ⁇ ) between the second side surface (125S2) of the first protective layer (125A) and the bottom surface (or the top surface of the fifth insulating layer (117)) of the first protective layer (125A) may be about 45 ⁇ to about 60 ⁇ .
  • the first pixel electrode (200A) may include first to third layers (201, 202, 203) as illustrated in FIG. 5b, and the specific materials thereof may be as described above with reference to FIG. 4.
  • the first protective layer (125A) may be in direct contact with the side surfaces of each of the first to third layers (201, 202, 203).
  • the structure described with reference to FIG. 5b may correspond to other protective layers and pixel electrodes.
  • FIGS. 6 to 10 are schematic cross-sectional views schematically illustrating a process for forming a display device according to one embodiment of the present invention.
  • pixel circuits (PC) are formed on a substrate (100).
  • the substrate (100), the specific structure of the pixel circuit (PC), the buffer layer (111), and the first to fifth insulating layers (111, 112, 113, 114, 116, 117) may be as described above with reference to FIG. 2.
  • a first pixel electrode (200A) and a second pixel electrode (200B) can be formed on the fifth insulating layer (117).
  • the first pixel electrode (200A) and the second pixel electrode (200B) can be arranged to be spaced apart from each other, and each of the first pixel electrode (200A) and the second pixel electrode (200B) can be electrically connected to a pixel circuit (PC).
  • PC pixel circuit
  • Each of the first pixel electrode (200A) and the second pixel electrode (200B) may include a metal film and a conductive oxide film disposed above and below the metal film, respectively.
  • the metal film may include silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), iridium (Ir), chromium (Cr), or compounds thereof.
  • the conductive oxide film may include indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide (In 2 O 3 ), indium gallium oxide (IGO), and/or aluminum zinc oxide (AZO).
  • each of the first pixel electrode (200A) and the second pixel electrode (200B) may have a three-layer structure in which an indium tin oxide (ITO) layer, a silver (Ag) layer, and an indium tin oxide (ITO) layer are laminated.
  • ITO indium tin oxide
  • Ag silver
  • ITO indium tin oxide
  • a pre-protective layer (1125) is formed on the first pixel electrode (200A) and the second pixel electrode (200B).
  • the pre-protective layer (1125) may include a metal oxide.
  • the pre-protective layer (1125) may include zinc oxide (ZnO).
  • the pre-protective layer (1125) may include zinc oxide and at least one selected from indium oxide (InO), gallium oxide (GaO), and tin oxide (SnO).
  • the content (at%) of at least one selected from indium oxide (InO), gallium oxide (GaO), and tin oxide (SnO) included in the pre-protective layer (1125) may be smaller than the content (at%) of zinc oxide included in the pre-protective layer (1125). In other words, the content (at%) of zinc oxide included in the pre-protective layer (1125) may be greater than the content of other metal oxides.
  • Photoresists (PR) are formed on the pre-protection layer (1125).
  • the photoresists (PR) may overlap the first pixel electrode (200A) and the second pixel electrode (200B), respectively.
  • the width of the photoresist (PR) may be smaller than the width of the pixel electrode disposed under the corresponding photoresist (PR).
  • a portion of the pre-protective layer (1125) that does not overlap with the photoresist (PR) can be removed.
  • a portion of the pre-protective layer (1125) can be removed through etching (e.g., wet etching).
  • etching e.g., wet etching
  • a protective layer can be formed on each pixel electrode.
  • FIG. 7 illustrates that a first protective layer (125A) is formed on a first pixel electrode (200A), and a second protective layer (125B) is formed on a second pixel electrode (200B).
  • the first stacked structure of the first pixel electrode (200A) and the first protective layer (125A), and the second stacked structure of the second pixel electrode (200B) and the second protective layer (125B) can be spaced apart from each other.
  • the width of the first protective layer (125A) may be smaller than the width of the upper surface of the first pixel electrode (200A), and the width of the second protective layer (125B) may be smaller than the width of the upper surface of the second pixel electrode (200B).
  • a second edge (E2) where the second side surface (125S2) and the bottom surface of the first protective layer (125A) meet may be spaced apart from a third edge (E3) where the top surface and the side surface (200S) of the first pixel electrode (200A) meet by a first distance (d1) in the horizontal direction (e.g., x or y direction).
  • the first inclination angle ( ⁇ ) of the second side surface (125S2) of the first protective layer (125A) and the second inclination angle ( ⁇ ) of the side surface (200S) of the first pixel electrode (200A) may be the same as or different from each other.
  • the first inclination angle ( ⁇ ) of the second side surface (125S2) of the first protective layer (125A) with respect to the bottom surface of the first protective layer (125A) and/or the second inclination angle ( ⁇ ) of the side surface (200S) of the first pixel electrode (200A) with respect to the bottom surface (or the top surface of the fifth insulating layer (117)) of the first pixel electrode (200A) may be about 45 ⁇ to about 60 ⁇ .
  • the first pixel electrode (200A) may include a plurality of layers, for example, the first to third layers (201, 202, 203, FIG. 4), as described above with reference to FIG. 4, and the specific characteristics of the first to third layers (201, 202, 203, FIG. 4) may be the same as those described above with reference to FIG. 4.
  • the second stacked structure of the second pixel electrode (200B) and the second protective layer (125B) is identical to the first stacked structure of the first pixel electrode (200A) and the first protective layer (125A), and therefore, a repeated description may be omitted.
  • a bank layer (123) may be formed to cover each side of the first stacked structure and the second stacked structure described above.
  • the bank layer (123) may be in direct contact with the second side (125S2, FIG. 7) of the first protective layer (125A) corresponding to the first stacked structure and the side (200S, FIG. 7) of the first pixel electrode (200A).
  • the bank layer (123) may be in direct contact with the second side of the second protective layer (125B) corresponding to the second stacked structure and the side of the second pixel electrode (200B).
  • the bank layer (123) may have an opening overlapping with the pixel electrode.
  • the bank layer (123) may include a first opening (123OP1) overlapping with the first pixel electrode (200A), and a second opening (123OP2) overlapping with the second pixel electrode (200B).
  • the bank layer (123) may include an organic insulator, such as an organic insulator including a light-shielding material.
  • the bank layer (123) may include a polyimide (PI)-based binder and a pigment mixed with red, green, and blue.
  • the bank layer (123) may include a cardo-based binder resin and a mixture of a lactam-based black pigment and a blue pigment.
  • the bank layer (123) may include carbon black.
  • each of the first protective layer (125A) and the second protective layer (125B) can have a closed loop shape (or a frame shape) on a plane.
  • a portion of the first protective layer (125A) and a portion of the second protective layer (125B) may be removed through etching (e.g., wet etching).
  • the area of the removed portion of the first protective layer (125A) may be larger than the area of the first opening (123OP1), and the area of the removed portion of the second protective layer (125B) may be larger than the area of the second opening (123OP2).
  • the first protective layer (125A) may be removed up to a portion overlapping the first opening (123OP1) and a peripheral portion thereof, and the second protective layer (125B) may be removed up to a portion overlapping the second opening (123OP2) and a peripheral portion thereof.
  • the bank layer (123) may include an overhang portion (123P) as illustrated in FIG. 9.
  • the overhang (123P) can overlap the edge portions of each of the first pixel electrode (200A) and the second pixel electrode (200B), and the characteristics of the horizontal distance and vertical distance of the overhang (123P) are as described above with reference to FIG. 3.
  • an intermediate layer (220), a counter electrode (230), and an upper layer (240) can be formed on a bank layer (123) including an overhang portion (123P).
  • Each of the intermediate layer (220), the counter electrode (230), and the upper layer (240) can be formed through a chemical vapor deposition method.
  • the intermediate layer (220) may include a plurality of sub-layers. Some or all of the plurality of sub-layers may be separated with the overhang (123P) as the center. In one embodiment, FIG. 10 illustrates that some of the sub-layers (221) included in the intermediate layer (220) are separated with the overhang (123P) as the center, and the remaining sub-layers (222) included in the intermediate layer (220) are formed continuously.
  • the specific structure of the intermediate layer (220) is the same as that described above with reference to FIG. 3, and therefore, a repeated description may be omitted.
  • the counter electrode (230) and the upper layer (240) can be formed continuously without being separated centered on the overhang (123P).
  • the photoresist (PR) illustrated in FIG. 6 is formed smaller than the width of the pixel electrode, and thus the first protective layer (125A) is positioned on the first pixel electrode (200A), but the second edge (E2) of the side surface of the first protective layer (125A) is spaced apart from the third edge (E3) of the side surface of the first pixel electrode (200A) by a first distance (d1), but the present invention is not limited thereto.
  • the width of the photoresist (PR) may be changed as in the process described below with reference to FIGS. 11A to 11D.
  • FIGS. 11A to 11D are schematic cross-sectional views showing processes of a method for manufacturing a display device according to one embodiment of the present invention.
  • FIGS. 11A to 11D are schematic cross-sectional views showing processes of forming a first stacked structure including a first pixel electrode (200A) and a first protective layer (125A) on the first pixel electrode (200A), a second stacked structure including a second pixel electrode (200B) and a second protective layer (125B) on the second pixel electrode (200B), and a process of forming a bank layer (123) having an overhang (123P).
  • a first pixel electrode (200A) and a second pixel electrode (200B) that are spaced apart from each other can be formed, and a pre-protection layer (1125) can be formed on the first pixel electrode (200A) and the second pixel electrode (200B).
  • the width of each of the photoresists (PR) disposed on the pre-protection layer (1125) may be larger than the width of the pixel electrode disposed under the corresponding photoresist (PR).
  • a portion of the pre-protective layer (1125) that does not overlap with the photoresist (PR) can be removed.
  • a first protective layer (125A) and a second protective layer (125B) can be formed on the first pixel electrode (200A) and the second pixel electrode (200B), respectively, as illustrated in FIG. 11B.
  • the width of the first protective layer (125A) may be larger than the width of the first pixel electrode (200A), and the width of the second protective layer (125B) may be larger than the width of the second pixel electrode (200B).
  • the first protective layer (125A) may extend past the side surface of the first pixel electrode (200A) onto the fifth insulating layer (117), and the second protective layer (125B) may extend past the side surface of the second pixel electrode (200B) onto the fifth insulating layer (117).
  • a bank layer (123) may be formed to cover each side of the first stacked structure of the first pixel electrode (200A) and the first protective layer (125A), and the second stacked structure of the second pixel electrode (200B) and the second protective layer (125B).
  • the bank layer (123) may have a first opening (123OP1) overlapping the first pixel electrode (200A), and a second opening (123OP2) overlapping the second pixel electrode (200B).
  • a part of the first protective layer (125A) can be removed through the first opening (123OP1) of the bank layer (123), and a part of the second protective layer (125B) can be removed through the second opening (123OP2).
  • a part of the first protective layer (125A) and a part of the second protective layer (125B) can be removed through etching (e.g., wet etching).
  • the area of the removed part of the first protective layer (125A) can be larger than the area of the first opening (123OP1), and the area of the removed part of the second protective layer (125B) can be larger than the area of the second opening (123OP2).
  • the first protective layer (125A) can be removed up to the portion overlapping the first opening (123OP1) and the surrounding portion thereof, and the second protective layer (125B) can be removed up to the portion overlapping the second opening (123OP2) and the surrounding portion thereof.
  • the bank layer (123) can include an overhang portion (123P) as illustrated in FIG. 11d.
  • an intermediate layer, a counter electrode, and an upper layer can be formed sequentially, and the structure thereof is as described with reference to Figs. 5a and 5b.
  • the first and second pixel electrodes (200A, 200B) are formed, and the first and second protective layers (125A, 125B) are formed, but the present invention is not limited thereto.
  • the first and second protective layers (125A, 125B) can be patterned, and the first and second pixel electrodes (200A, 200B) can be formed.
  • FIGS. 12A to 12D illustrate processes of a method for manufacturing a display device according to one embodiment of the present invention.
  • FIGS. 12A to 12D are schematic cross-sectional views illustrating processes for forming a protective layer and a pixel electrode.
  • pixel circuits can be formed on a substrate (100), and an electrode layer (1200) can be formed on a fifth insulating layer (117). Although not shown in FIG. 12a, the electrode layer (1200) can be electrically connected to a transistor of the pixel circuit (PC).
  • the electrode layer (1200) may include layers.
  • the electrode layer (1200) may include a metal film and a conductive oxide film disposed above and below the metal film, respectively.
  • the metal film may include silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), iridium (Ir), chromium (Cr), or compounds thereof.
  • the conductive oxide film may include indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide (In 2 O 3 ), indium gallium oxide (IGO), and/or aluminum zinc oxide (AZO).
  • the electrode layer (1200) may have a three-layer structure in which an indium tin oxide (ITO) layer, a silver (Ag) layer, and an indium tin oxide (ITO) layer are laminated.
  • a pre-protective layer (1125) is formed on the electrode layer (1200).
  • the pre-protective layer (1125) may include the metal oxide described above.
  • the first photoresists (PR1) may be arranged to be spaced apart from each other on the pre-protective layer (1125), and the pre-protective layer (1125) may be etched using each of the first photoresists (PR1). Through the etching of the pre-protective layer (1125), a first protective layer (125A) and a second protective layer (125B) spaced apart from each other may be formed on the electrode layer (1200) as illustrated in FIG. 12B.
  • second photoresists (PR2) can be formed to cover each of the first protective layer (125A) and the second protective layer (125B).
  • the second photoresists (PR2) can be spaced apart from each other.
  • the width of each of the second photoresists (PR2) can be larger than the width of each of the first protective layer (125A) and the second protective layer (125B). Therefore, the upper surface and the side surface of each of the first protective layer (125A) and the second protective layer (125B) can both be in contact with and covered by the second photoresist (PR2).
  • a first pixel electrode (200A) and a second pixel electrode (200B) can be formed as illustrated in FIG. 12d.
  • the width of the first pixel electrode (200A) may be larger than the width of the first protective layer (125A), and the width of the second pixel electrode (200B) may be larger than the width of the second protective layer (125B).
  • the structures of the first pixel electrode (200A) and the first protective layer (125A), and the second pixel electrode (200B) and the second protective layer (125B) illustrated in FIG. 12d are as described above with reference to FIG. 7.
  • the present invention by forming a pixel electrode and a protective layer together using a photoresist (PR), and etching the protective layer using the bank layer (123) as a mask, it is possible to prevent a material included in the pixel electrode, such as silver (Ag), from being eluted and contaminating the display device (10) during the etching process.
  • a material included in the pixel electrode such as silver (Ag)
  • the charge generation layer included in the intermediate layer (220) formed through the above-described process is separated centered on the overhang portion (123P), it is possible to prevent a problem of current leakage through the charge generation layer.
  • the counter electrode (230) is not separated but formed continuously, so that a voltage drop due to the resistance of the counter electrode (230) itself can be prevented.
  • FIG. 13 is a schematic cross-sectional view showing a part of a display device (10) according to one embodiment of the present invention.
  • the display device (10) may include a substrate (100), pixel circuits (PC) arranged on the substrate (100), and light-emitting diodes electrically connected to each of the pixel circuits (PC).
  • FIG. 13 illustrates two light-emitting diodes, for example, first and second light-emitting diodes (LED1, LED2).
  • the substrate (100) may include a glass material or a polymer resin.
  • the substrate (100) may have an alternating laminated structure of a base layer including a polymer resin and a barrier layer including an inorganic insulating material such as silicon oxide or silicon nitride.
  • the polymer resin may include a polymer resin such as polyethersulfone, polyarylate, polyether imide, polyethylene naphthalate, polyethylene terephthalate, polyphenylene sulfide, polyimide, polycarbonate, cellulose triacetate, cellulose acetate propionate, and the like.
  • the pixel circuit (PC) may include transistors and capacitors, and in this regard, FIG. 13 illustrates a first transistor (T1), a first capacitor (C1), and a second capacitor (C2).
  • the pixel circuit (PC) may include conductive layers and semiconductor layers constituting the above-described transistors or capacitors.
  • the first conductive layer (CL1) may be disposed on the substrate (100).
  • the first conductive layer (CL1) may include a conductive material such as a metal.
  • the first conductive layer (CL1) may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), etc., and may include a single-layer or multi-layer structure including the aforementioned material.
  • the buffer layer (111) may be arranged on the first conductive layer (CL1).
  • the buffer layer (111) may include an inorganic insulating material such as silicon oxide, silicon nitride, or silicon oxynitride, and may include a single-layer or multi-layer structure including the aforementioned inorganic insulating material.
  • the second conductive layer (CL2) is disposed on the buffer layer (111) and may overlap the first conductive layer (CL1).
  • the first conductive layer (CL1) may include a first electrode (C21) of the second capacitor (C2)
  • the second conductive layer (CL2) may include a second electrode (C22) of the second capacitor (C2).
  • the second conductive layer (CL2) may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), or the like, and may include a single-layer or multi-layer structure including the aforementioned material.
  • the first insulating layer (112) may be disposed on the second conductive layer (CL2).
  • the first insulating layer (112) may include an inorganic insulating material such as silicon oxide, silicon nitride, or silicon oxynitride, and may include a single-layer or multi-layer structure including the aforementioned inorganic insulating material.
  • the semiconductor layer (ACT1) may be disposed on the first insulating layer (112).
  • the semiconductor layer (ACT1) may include a channel region (CH1), a source region (S1) and a drain region (D1) disposed on both sides of the aforementioned channel region (CH1).
  • the semiconductor layer (ACT1) may include an oxide of at least one material selected from the group consisting of indium (In), gallium (Ga), stannum (Sn), zirconium (Zr), vanadium (V), hafnium (Hf), cadmium (Cd), germanium (Ge), chromium (Cr), titanium (Ti), aluminum (Al), cesium (Cs), cerium (Ce), and zinc (Zn).
  • the semiconductor layer (ACT1) may be an ITZO (InSnZnO) semiconductor layer, an IGZO (InGaZnO) semiconductor layer, or the like.
  • a conductive (or conductive) process may be performed on at least a portion of the semiconductor layer (ACT1) by plasma treatment or the like.
  • the third conductive layer (CL3) may be disposed on the semiconductor layer (ACT1) with the second insulating layer (113) therebetween.
  • a portion of the third conductive layer (CL3) may include a first-first gate electrode (G11) overlapping the channel region (CH1)
  • a portion of the second conductive layer (CL2) may include a first-second gate electrode (G12) overlapping the channel region (CH1).
  • the first-first gate electrode (G11) and the first-second gate electrode (G12) may overlap each other with the channel region (CH1) therebetween.
  • the second insulating layer (113) may include an inorganic insulating material such as silicon oxide, silicon nitride, or silicon oxynitride, and may include a single-layer or multi-layer structure including the above-described inorganic insulating material.
  • the third insulating layer (114) may be disposed on the third conductive layer (CL3).
  • the third insulating layer (114) may include an inorganic insulating material such as silicon oxide, silicon nitride, or silicon oxynitride, and may include a single-layer or multi-layer structure including the aforementioned inorganic insulating material.
  • the third conductive layer (CL3) may include the first electrode (C11) of the first capacitor (C1), and the fourth conductive layer (CL4) on the third insulating layer (114) may include the second electrode (C12) of the first capacitor (C1).
  • the third conductive layer (CL3) and the fourth conductive layer (CL4) may each include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), or the like, and may include a single-layer or multi-layer structure including the aforementioned materials.
  • the data line (DL) may be arranged on the third insulating layer (114).
  • the data line (DL) may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), etc., and may include a single-layer or multi-layer structure including the aforementioned materials.
  • the fourth insulating layer (116) may be placed on the data line (DL).
  • the fourth insulating layer (116) may include an organic insulating material such as acrylic, BCB (Benzocyclobutene), polyimide, or HMDSO (Hexamethyldisiloxane).
  • the driving voltage line (PL) may be arranged on the fourth insulating layer (116) and covered with a fifth insulating layer (117).
  • the driving voltage line (PL) may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), etc., and may include a single-layer or multi-layer structure including the aforementioned materials.
  • the fifth insulating layer (117) may include an organic insulating material.
  • the light-emitting diode may include a pixel electrode, a counter electrode, and an intermediate layer interposed therebetween.
  • a first light-emitting diode (LED1) may have a laminated structure of a first pixel electrode (200A), an intermediate layer (220), and a counter electrode (230)
  • a second light-emitting diode (LED2) may have a laminated structure of a second pixel electrode (200B), an intermediate layer (220), and a counter electrode (230).
  • Each of the first pixel electrode (200A) and the second pixel electrode (200B) may be spaced apart from each other on the fifth insulating layer (117).
  • Each of the first pixel electrode (200A) and the second pixel electrode (200B) may include a reflective film including silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), iridium (Ir), chromium (Cr), or a compound thereof.
  • each of the first pixel electrode (200A) and the second pixel electrode (200B) may further include a conductive oxide layer on and/or below the aforementioned reflective film.
  • the bank layer (123) may be disposed on the first pixel electrode (200A) and the second pixel electrode (200B).
  • the bank layer (123) may include a first opening (123OP1) and a second opening (123OP2) overlapping the first pixel electrode (200A) and the second pixel electrode (200B), respectively.
  • the bank layer (123) may include an organic insulator.
  • the bank layer (123) may include an organic insulator including a light-blocking material.
  • the bank layer (123) may include a polyimide (PI)-based binder and a pigment mixed with red, green, and blue.
  • the bank layer (123) may include a cardo-based binder resin and a mixture of a lactam-based black pigment and a blue pigment.
  • the bank layer (123) may include carbon black.
  • the bank layer (123) may improve the contrast of the display device (10).
  • the bank layer (123) may include an overhang portion (123P) arranged on an upper surface of each of the first pixel electrode (200A) and the second pixel electrode (200B). Each overhang portion (123P) may overlap an outer portion of each of the first pixel electrode (200A) and the second pixel electrode (200B). In other words, an inner portion of the first pixel electrode (200A) may overlap the first opening (123OP1), and an outer portion of the first pixel electrode (200A) may overlap the overhang portion (123P).
  • the overhang (123P) overlapping the first pixel electrode (200A) can be spaced apart from the upper surface of the first pixel electrode (200A) along a direction perpendicular to the upper surface of the first pixel electrode (200A) (e.g., in the z direction).
  • An inner portion of the second pixel electrode (200B) overlaps the second opening (123OP2), and an edge portion of the second pixel electrode (200B) can overlap the overhang (123P).
  • the overhang (123P) overlapping the second pixel electrode (200B) can be spaced apart from the upper surface of the second pixel electrode (200B) along a direction perpendicular to the upper surface of the second pixel electrode (200B) (e.g., in the z direction).
  • the first protective layer (125A) and the second protective layer (125B) may be disposed on the first pixel electrode (200A) and the second pixel electrode (200B), respectively.
  • the first protective layer (125A) and the second protective layer (125B) may be disposed on the edge portions of the first pixel electrode (200A) and the second pixel electrode (200B), respectively, and may have a closed loop shape (or frame shape) on a plane.
  • the first protective layer (125A) may be placed between the first pixel electrode (200A) and the overhang portion (123P) overlapping the first pixel electrode (200A), and the second protective layer (125B) may be placed between the second pixel electrode (200B) and the overhang portion (123P) overlapping the second pixel electrode (200B).
  • the first protective layer (125A) and the second protective layer (125B) may include metal oxides.
  • Each of the first protective layer (125A) and the second protective layer (125B) may include zinc oxide (ZnO).
  • each of the first protective layer (125A) and the second protective layer (125B) may include the aforementioned zinc oxide and at least one selected from indium oxide (InO), gallium oxide (GaO), and tin oxide (SnO).
  • the content (at%) of at least one selected from indium oxide (InO), gallium oxide (GaO), and tin oxide (SnO) included in each of the first protective layer (125A) and the second protective layer (125B) may be less than the content (at%) of zinc oxide.
  • the overhang (123P) of the bank layer (123) disposed on the first pixel electrode (200A) may further extend in a horizontal direction (e.g., in the x or y direction) past the first protective layer (125A) toward the inner portion of the first pixel electrode (200A).
  • a void (or gap, space) may be located under the overhang (123P).
  • the overhang (123P) of the bank layer (123) disposed on the second pixel electrode (200B) may further extend in a horizontal direction (e.g., in the x or y direction) past the second protective layer (125B) toward the inner portion of the second pixel electrode (200B), and a void (or gap, space) may be located under the second pixel electrode (200B) and the overhang (123P).
  • the intermediate layer (220) may include a plurality of sub-layers. Some or all of the plurality of sub-layers may be separated with the overhang (123P) as the center.
  • FIG. 13 illustrates that among the sub-layers included in the intermediate layer (220), the sub-layers (221) arranged relatively lower are separated with the overhang (123P) as the center, and the sub-layers (222) arranged relatively upper are continuously extended without being separated around the overhang (123P).
  • the sub-layers (221) arranged lower may include a first portion and a second portion separated with the overhang (123P) as the center, and one of the first portion and the second portion may be arranged on the upper surface of the first or second pixel electrode (200A, 200B) and the other may be arranged on the overhang (123P).
  • the counter electrode (230) may be arranged on the intermediate layer (220).
  • the counter electrode (230) may be formed continuously without being separated around the overhang (123P).
  • the counter electrode (230) may be shared by a plurality of light-emitting diodes, for example, the first and second light-emitting diodes (LED1, LED2).
  • the counter electrode (230) may overlap a plurality of pixel electrodes, for example, the first and second pixel electrodes (200A, 200B).
  • the counter electrode (230) may be formed of a conductive material having a low work function.
  • the counter electrode (230) may include a (semi-)transparent layer including silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), iridium (Ir), chromium (Cr), lithium (Li), calcium (Ca), or an alloy thereof.
  • the counter electrode (230) may further include a layer such as ITO, IZO, ZnO, or In2O3 on the (semi-)transparent layer including the aforementioned material.
  • the upper layer (240) can be formed continuously similarly to the counter electrode (230).
  • the upper layer (240) can overlap light-emitting diodes, for example, the first and second light-emitting diodes (LED1, LED2).
  • the upper layer (240) can include a LiF layer and/or a capping layer, and the capping layer can be an organic capping layer including an organic material, an inorganic capping layer including an inorganic material, or an organic-inorganic composite capping layer including an organic material and an inorganic material.
  • the capping layer can include a carbocyclic compound, a heterocyclic compound, an amine group-containing compound, a porphine derivative, a phthalocyanine derivative, a naphthalocyanine derivative, an alkali metal complex, an alkaline earth metal complex, or any combination thereof.
  • the above carbocyclic compounds, heterocyclic compounds and amine group-containing compounds may be optionally substituted with substituents including O, N, S, Se, Si, F, Cl, Br, I, or any combination thereof.
  • the light emitting diodes may be protected by an encapsulation layer.
  • the encapsulation layer may include at least one inorganic encapsulation layer including an inorganic insulating material and at least one organic encapsulation layer including an organic insulating material.
  • the encapsulation layer may include a first inorganic encapsulation layer, a second inorganic encapsulation layer, and an organic encapsulation layer between the first inorganic encapsulation layer and the second inorganic encapsulation layer.
  • Fig. 14 is a schematic cross-sectional view showing an enlarged portion of section XIV of Fig. 13.
  • Fig. 14 illustrates the first pixel electrode (200A) and the structure above the first pixel electrode (200A)
  • the structure described with reference to Fig. 14 can be equally applied to other pixel electrodes and the structure above them, for example, the second pixel electrode (200B) and the structure above the second pixel electrode (200B).
  • a first pixel electrode (200A) may be placed on an insulating layer, for example, a fifth insulating layer (117), and a first protective layer (125A) may be placed on an edge portion of the first pixel electrode (200A).
  • the overhang (123P) of the bank layer (123) may be positioned to overlap with an end portion, for example, an edge portion, of the first pixel electrode (200A).
  • a first protective layer (125A) is arranged between the overhang (123P) and the first pixel electrode (200A), and the overhang (123P) may extend in a horizontal direction (for example, in the x or y direction) past the first protective layer (125A), and a void (VD, or gap, space) may be positioned between the first pixel electrode (200A) and the overhang (123P).
  • the horizontal length (L) of the overhang (123P) may be greater than the vertical distance (H) of the overhang (123P).
  • the horizontal length (L) of the overhang (123P) represents the length in the horizontal direction (e.g., in the x or y direction) from the point where the first side surface (125S1), which is the inner surface of the first protective layer (125A), and the bottom surface of the first protective layer (125A) meet (hereinafter, the first edge, E1) to the edge of the overhang (123P).
  • the vertical distance (H) of the overhang (123P) represents the length in the vertical direction (e.g., in the z direction) from the upper surface of the first pixel electrode (200A) to the bottom surface of the overhang (123P).
  • the horizontal length (L) of the overhang (123P) can be in a range of about 100 nm to 900 nm, and the vertical distance (H) from the upper surface of the first pixel electrode (200A) to the overhang (123P) can be in a range of about 10 nm to 900 nm. In one embodiment, the vertical distance (H) to the overhang (123P) can be in a range of about 10 nm to 90 nm. In one embodiment, the horizontal length (L) of the overhang (123P) can be about 2 times to 10 times the vertical distance (H) (2H ⁇ L ⁇ 10H). In one embodiment, the horizontal length (L) of the overhang (123P) can be about 500 nm, and the vertical distance (H) can be about 50 nm.
  • the first protective layer (125A) may include a first side (125S1) facing inward and a second side (125S2) opposite the first side (125S1).
  • the second side (125S2) of the first protective layer (125A) may meet the side (200S) of the first pixel electrode (200A).
  • the second side (125S2) of the first protective layer (125A) and the side (200S) of the first pixel electrode (200A) may be continuous.
  • the second edge (E2) where the second side (125S2) of the first protective layer (125A) and the bottom surface meet may be identical to the edge where the side (200S) and the top surface of the first pixel electrode (200A) meet.
  • the second side (125S2) of the first protective layer (125A) and the side (200S) of the first pixel electrode (200A) can meet each other at the second edge (E2).
  • the second side surface (125S2) of the first protective layer (125A) may be located on one side of the second edge (E2), and the side surface (200S) of the first pixel electrode (200A) may be located on the other side of the second edge (E2).
  • the second side surface (125S2) of the first protective layer (125A) and the side surface (200S) of the first pixel electrode (200A) may extend in different directions with the second edge (E2) as the center.
  • a minor angle ( ⁇ ) between the second side surface (125S2) of the first protective layer (125A) and the side surface (200S) of the first pixel electrode (200A) may be greater than 90 ⁇ and less than 180 ⁇ (90 ⁇ 180 ⁇ ).
  • the first inclination angle ( ⁇ ) of the second side surface (125S2) of the first protective layer (125A) and the second inclination angle ( ⁇ ) of the side surface (200S) of the first pixel electrode (200A) may be different from each other.
  • the first inclination angle ( ⁇ ) formed by the second side surface (125S2) of the first protective layer (125A) with respect to the bottom surface of the first protective layer (125A) may be greater than the second inclination angle ( ⁇ ) formed by the side surface (200S) of the first pixel electrode (200A) with respect to the bottom surface of the first pixel electrode (200A).
  • the first inclination angle ( ⁇ ) may be about 45° to about 60°
  • the second inclination angle ( ⁇ ) may have a smaller value than the first inclination angle ( ⁇ ).
  • the intermediate layer (220) may have a tandem structure including a charge generation layer (2150), lower sublayers (2100) below the charge generation layer (2150), and upper sublayers (2200) above the charge generation layer (2150).
  • the lower sublayers (2100) may include a first lower common layer (2111), a lower functional layer (2112), and a second lower common layer (2113).
  • the first lower common layer (2111) may include a hole transport layer (HTL) or may include a hole transport layer and a hole injection layer (HIL).
  • the second lower common layer (2113) may include an electron transport layer (ETL) and/or an electron injection layer (EIL).
  • the lower functional layer (2112) may include an emission layer, or may be a multilayer structure including an emission layer and an auxiliary layer.
  • the emission layer may include a polymer or a low-molecular organic material that emits light of a predetermined color (e.g., red, green, or blue).
  • the auxiliary layer may serve to increase device efficiency by compensating for an optical resonance distance of light emitted from the emission layer.
  • the auxiliary layer may include a resonance-assisting material, for example, the same material as the hole transport layer.
  • the thickness of the lower functional layer (2112) may be greater than the thickness of the first lower common layer (2111) and/or the thickness of the second lower common layer (2113). In one embodiment, the thickness of the first lower common layer (2111) may be greater than the thickness of the second lower common layer (2113).
  • the first lower common layer (2111) and the second lower common layer (2113) can be shared by other light-emitting diodes, similar to the counter electrode (230) described with reference to FIG. 13, while the lower functional layer (2112) can be individually formed according to the corresponding light-emitting diode.
  • the lower functional layer (2112) of each light-emitting diode can be separated and spaced from the lower functional layer of another adjacent light-emitting diode.
  • the first lower common layer (2111) and/or the second lower common layer (2113) may be formed using a mask having an opening substantially the same as the entire area of the display area (DA).
  • the second lower common layer (2113) may be in direct contact with the first lower common layer (2111) around an end of the lower functional layer (2112).
  • the contact area of the second lower common layer (2113) and the first lower common layer (2111) may be located on the upper surface of the bank layer (123).
  • one or at least one layer included in the second lower common layer (2113) may be formed using a mask having openings respectively corresponding to the light-emitting diodes, similar to the lower functional layer (2112).
  • the upper sublayers (2200) may include a first upper common layer (2221), an upper functional layer (2222), and a second upper common layer (2223).
  • the first upper common layer (2221) may include a hole transport layer (HTL) or may include a hole transport layer and a hole injection layer (HIL).
  • the second upper common layer (2223) may include an electron transport layer (ETL) and/or an electron injection layer (EIL).
  • the upper functional layer (2222) may include an emission layer, or may be a multilayer structure including an emission layer and an auxiliary layer.
  • the emission layer may include a polymer or a low-molecular organic material that emits light of a predetermined color (e.g., red, green, or blue).
  • the auxiliary layer may serve to increase device efficiency by compensating for an optical resonance distance of light emitted from the emission layer.
  • the auxiliary layer may include a resonance-assisting material, for example, the same material as the hole transport layer.
  • the emission layer of the upper functional layer (2222) may emit light of the same color as the emission layer of the lower functional layer (2112), and may include the same material as the emission layer of the lower functional layer (2112).
  • the thickness of the upper functional layer (2222) may be greater than the thickness of the first upper common layer (2221) and/or the thickness of the second upper common layer (2223). In one embodiment, the thickness of the upper functional layer (2222) may be smaller than the thickness of the first upper common layer (2221) and larger than the thickness of the second upper common layer (2223). The thickness of the second upper common layer (2223) may be smaller than the thickness of the first upper common layer (2221). In one embodiment, the thickness of the first upper common layer (2221) may be larger than the thickness of the first lower common layer (2111). The thickness of the second upper common layer (2223) may be larger than the thickness of the second lower common layer (2113).
  • the upper functional layer (2222) can be formed individually according to the corresponding light-emitting diode. In other words, the upper functional layer (2222) of each light-emitting diode can be separated and spaced from the upper functional layer of another adjacent light-emitting diode.
  • the first upper common layer (2221) and the second upper common layer (2223) may be formed using a mask having an opening substantially the same as the entire area of the display area (DA).
  • the second upper common layer (2223) may be in direct contact with the first upper common layer (2221) around an end of the upper functional layer (2222).
  • the contact area of the second upper common layer (2223) and the first upper common layer (2221) may be located on the upper surface of the bank layer (123).
  • one or at least one layer included in the first upper common layer (2221) may be formed individually according to the light-emitting diode.
  • the charge generation layer (2150) may be positioned between the second lower common layer (2113) and the first upper common layer (2221).
  • the charge generation layer (2150) may include a host and a dopant.
  • the charge generation layer (2150) may have a bilayer structure including an N-type sub-charge generation layer (nCGL) and a P-type sub-charge generation layer (pCGL).
  • nCGL N-type sub-charge generation layer
  • pCGL P-type sub-charge generation layer
  • the N-type sub-charge generation layer and the P-type sub-charge generation layer can further increase the light-emitting efficiency of a tandem light-emitting diode having light-emitting layers.
  • the N-type sub-charge generation layer can include an N-type dopant material and an N-type host material.
  • the N-type dopant material can be a metal of Group 1 and Group 2 of the periodic table, an organic material capable of injecting electrons, or a mixture thereof.
  • the N-type dopant material can be any one of an alkali metal and an alkaline earth metal.
  • the N-type sub-charge generation layer can be formed of an organic layer doped with an alkali metal such as lithium (Li), sodium (Na), potassium (K), or cesium (Cs), or an alkaline earth metal such as magnesium (Mg), strontium (Sr), barium (Ba), or radium (Ra), but the present invention is not limited thereto.
  • the N-type host material is a material capable of transferring electrons, such as Alq3(tris(8-hydroxyquinolino)aluminum), Liq(8-hydroxyquinolinolato-lithium), PBD(2-(4-biphenylyl)-5-(4-tert-butylphenyl)-1,3,4oxadiazole), TAZ(3-(4-biphenyl)4-phenyl-5-tert-butylphenyl-1,2,4-triazole), spiro-PBD, and BAlq(bis(2-methyl-8-quinolinolate)-4-(phenylphenolato)aluminium), SAlq, TPBi(2,2',2-(1,3,5-benzinetriyl)-tris(1-phenyl-1-H-benzimidazole), oxadiazole, triazole, phenanthroline, benzoxazole or It may be composed of one or more of benzthiazole,
  • the P-type sub-charge generation layer may include a P-type dopant material and a P-type host material.
  • the P-type dopant material may be formed of, but is not limited to, an organic material such as a metal oxide, tetrafluoro-tetracyanoquinodimethane (F4-TCNQ), HAT-CN (Hexaazatriphenylene-hexacarbonitrile), hexaazatriphenylene, or a metal material such as V2O5, MoOx, WO3, or the like.
  • the P-type host material may be formed of a material capable of transmitting holes, for example, a material including at least one of NPD (N,N-dinaphthyl-N,N'-diphenyl benzidine)(N,N'-bis(naphthalene-1-yl)-N,N'-bis(phenyl)-2,2'-dimethylbenzidine), TPD (N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), and MTDATA (4,4',4-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine), but the present invention is not limited thereto.
  • NPD N,N-dinaphthyl-N,N'-diphenyl benzidine
  • TPD N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine
  • MTDATA 4,4'
  • Some of the sub-layers included in the intermediate layer (220), for example, the charge generation layer (2150) and the lower sub-layers (2100) below the charge generation layer (2150), may include portions separated around the overhang (123P).
  • the charge generation layer (2150) and the lower sub-layers (2100) may correspond to the sub-layers (221) positioned relatively lower among the intermediate layer (220) described above with reference to FIG. 13.
  • the first portion of each of the first lower common layer (2111), the lower functional layer (2112), the second lower common layer (2113), and the charge generation layer (2150) may be disposed on the first pixel electrode (200A) through the first opening (123OP1).
  • the second portion of each of the first lower common layer (2111), the lower functional layer (2112), the second lower common layer (2113), and the charge generation layer (2150), which is separated from the first portion described above, may be disposed on the bank layer (123), for example, on the overhang portion (123P).
  • the sum total (T) of the thicknesses of the first lower common layer (2111), the lower functional layer (2112), the second lower common layer (2113), and the charge generation layer (2150) may be greater than the vertical distance (H) of the overhang (123P).
  • the remaining sub-layers included in the intermediate layer (220), for example, the first upper common layer (2221), the upper functional layer (2222), and the second upper common layer (2223), may be formed continuously without separation centered on the overhang (123P).
  • the upper sub-layers (2200) illustrated in FIG. 14 may correspond to the sub-layers (222) arranged relatively higher among the intermediate layers (220) described above with reference to FIG. 13.
  • FIG. 14 illustrates that the first upper common layer (2221), the upper functional layer (2222), and the second upper common layer (2223) are formed sequentially, but the present invention is not limited thereto.
  • at least one selected from the first upper common layer (2221), the upper functional layer (2222), and the second upper common layer (2223) may be separated centered on the overhang (123P) similar to the charge generation layer (2150).
  • the counter electrode (230) and the upper layer (240) can be formed continuously without being separated, centered on the overhang (123P).
  • Figure 15 is a schematic cross-sectional view showing an enlarged portion of section XV of Figure 14.
  • the first pixel electrode (200A) may have a multilayer structure.
  • the first pixel electrode (200A) may have a three-layer structure of a first layer (201), a second layer (202), and a third layer (203).
  • the material of the second layer (202) may be different from the material of the first layer (201) and the material of the third layer (203).
  • the second layer (202) may include silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), iridium (Ir), chromium (Cr), or compounds thereof.
  • the first layer (201) and the third layer (203) may include conductive oxides.
  • the conductive oxides may include indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide (In2O3), indium gallium oxide (IGO), and/or aluminum zinc oxide (AZO).
  • the second layer (202) of the first pixel electrode (200A) may be a layer including silver (Ag)
  • the first layer (201) and the third layer (203) may be layers including ITO.
  • the inclination angle ( ⁇ 2) of the side surface of the second layer (202) may be different from at least one selected from the inclination angle ( ⁇ 1) of the side surface of the first layer (201) and the inclination angle ( ⁇ 3) of the side surface of the third layer (203).
  • the inclination angle ( ⁇ 2) of the side surface of the second layer (202) with respect to the bottom surface of the second layer (202) may be greater than the inclination angle ( ⁇ 1) of the side surface of the first layer (201) with respect to the bottom surface of the first layer (201) and/or the inclination angle ( ⁇ 3) of the side surface of the third layer (203) with respect to the bottom surface of the third layer (203).
  • the side surface (200S) of the first pixel electrode (200A) described above with reference to FIG. 14 may correspond to an inclined surface of a surface connecting an edge (e.g., fourth edge, E4) where the bottom surface and the side surface of the first layer (201) described above with reference to FIG. 15 meet and an edge (e.g., third edge, E3) where the top surface and the side surface of the third layer (203) meet.
  • the third edge (E3, FIG. 14) where the top surface and the side surface of the third layer (203) of the first pixel electrode (200A) described above with reference to FIG. 15 meet may be substantially the same as the second edge (E2) of the second side surface (125S2) of the first protective layer (125A) described above with reference to FIG. 14.
  • the structure of the first pixel electrode (200A) described with reference to Fig. 15 can be applied equally to other pixel electrodes.
  • the second pixel electrode (200B) can also have a three-layer structure as described with reference to Fig. 15.
  • FIGS. 16A to 16F are schematic cross-sectional views schematically illustrating a process for forming a display device according to one embodiment of the present invention.
  • pixel circuits are formed on a substrate (100).
  • the substrate (100), the structure of the pixel circuit (PC), the buffer layer (111), and the first to fifth insulating layers (111, 112, 113, 114, 116, 117) may be as described above with reference to FIG. 13.
  • An electrode layer (1200) can be formed on the fifth insulating layer (117). Although not shown in Fig. 16a, the electrode layer (1200) can be electrically connected to a transistor of a pixel circuit (PC).
  • PC pixel circuit
  • the electrode layer (1200) may include layers.
  • the electrode layer (1200) may include a metal film and a conductive oxide film disposed above and below the metal film, respectively.
  • the metal film may include silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), iridium (Ir), chromium (Cr), or compounds thereof.
  • the conductive oxide film may include indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide (In2O3), indium gallium oxide (IGO), and/or aluminum zinc oxide (AZO).
  • the electrode layer (1200) may have a three-layer structure in which an indium tin oxide (ITO) layer, a silver (Ag) layer, and an indium tin oxide (ITO) layer are laminated.
  • a pre-protective layer (1125) is formed on the electrode layer (1200).
  • the pre-protective layer (1125) may include a metal oxide.
  • the pre-protective layer (1125) may include zinc oxide (ZnO).
  • the pre-protective layer (1125) may include zinc oxide and at least one selected from indium oxide (InO), gallium oxide (GaO), and tin oxide (SnO).
  • the content (at%) of at least one selected from indium oxide (InO), gallium oxide (GaO), and tin oxide (SnO) included in the pre-protective layer (1125) may be smaller than the content (at%) of zinc oxide included in the pre-protective layer (1125). In other words, the content (at%) of zinc oxide included in the pre-protective layer (1125) may be greater than the content of other metal oxides.
  • photoresists (PRs) are formed on the laminated structure of the electrode layer (1200) and the pre-protective layer (1125).
  • the photoresists (PRs) may be arranged to be spaced apart from each other. Thereafter, a portion of the pre-protective layer (1125) and a portion of the electrode layer (1200) that do not overlap with the photoresists (PRs) may be removed. A portion of the pre-protective layer (1125) and a portion of the electrode layer (1200) may be removed through etching (e.g., wet etching).
  • FIG. 16c illustrates that a first pixel electrode (200A) and a first protective layer (125A) on the first pixel electrode (200A) and a second pixel electrode (200B) and a second protective layer (125B) on the second pixel electrode (200B) are formed.
  • the first stacked structure of the first pixel electrode (200A) and the first protective layer (125A) and the second stacked structure of the second pixel electrode (200B) and the second protective layer (125B) can be spaced apart from each other.
  • the first pixel electrode (200A) and the first protective layer (125A) formed in the same etching process may be connected side by side.
  • the side surface (200S) of the first pixel electrode (200A) and the second side surface (125S2) of the first protective layer (125A) may be connected (e.g., directly connected) to each other.
  • the first inclination angle ( ⁇ ) of the second side surface (125S2) of the first protective layer (125A) and the second inclination angle ( ⁇ ) of the side surface (200S) of the first pixel electrode (200A) may be different from each other.
  • the first inclination angle ( ⁇ ) formed by the second side surface (125S2) of the first protective layer (125A) with respect to the bottom surface of the first protective layer (125A) may be greater than the second inclination angle ( ⁇ ) formed by the side surface (200S) of the first pixel electrode (200A) with respect to the bottom surface of the first pixel electrode (200A).
  • the first inclination angle ( ⁇ ) may be about 45° to about 60°, and the second inclination angle ( ⁇ ) may have a smaller value than the first inclination angle ( ⁇ ).
  • the first pixel electrode (200A) may include layers, for example, first to third layers (201, 202, 203, FIG. 15), as described above with reference to FIG. 15, and specific characteristics of the first to third layers (201, 202, 203, FIG. 4) may be the same as those described above with reference to FIG. 15.
  • the second stacked structure of the second pixel electrode (200B) and the second protective layer (125B) is the same as the first stacked structure of the first pixel electrode (200A) and the first protective layer (125A), and therefore, repeated description may be omitted.
  • a bank layer (123) may be formed to cover each side of the first stacked structure and the second stacked structure described above.
  • the bank layer (123) may have an opening overlapping with the pixel electrode.
  • the bank layer (123) may include a first opening (123OP1) overlapping with the first pixel electrode (200A), and a second opening (123OP2) overlapping with the second pixel electrode (200B).
  • the bank layer (123) may include an organic insulator, such as an organic insulator including a light-shielding material.
  • the bank layer (123) may include a polyimide (PI)-based binder and a pigment mixed with red, green, and blue.
  • the bank layer (123) may include a cardo-based binder resin and a mixture of a lactam-based black pigment and a blue pigment.
  • the bank layer (123) may include carbon black.
  • each of the first protective layer (125A) and the second protective layer (125B) can have a closed loop shape (or a frame shape) on a plane.
  • a portion of the first protective layer (125A) and a portion of the second protective layer (125B) may be removed through etching (e.g., wet etching).
  • the area of the removed portion of the first protective layer (125A) may be larger than the area of the first opening (123OP1), and the area of the removed portion of the second protective layer (125B) may be larger than the area of the second opening (123OP2).
  • the first protective layer (125A) may be removed up to a portion overlapping the first opening (123OP1) and a peripheral portion thereof, and the second protective layer (125B) may be removed up to a portion overlapping the second opening (123OP2) and a peripheral portion thereof.
  • the bank layer (123) may include an overhang portion (123P), as illustrated in FIG. 16e.
  • the overhang portion (123P) can overlap the edge portions of each of the first pixel electrode (200A) and the second pixel electrode (200B), and the characteristics of the horizontal distance and vertical distance of the overhang portion (123P) are as described above with reference to FIG. 14.
  • an intermediate layer (220), a counter electrode (230), and an upper layer (240) can be formed on a bank layer (123) including an overhang portion (123P).
  • Each of the intermediate layer (220), the counter electrode (230), and the upper layer (240) can be formed through a chemical vapor deposition method.
  • the intermediate layer (220) may include a plurality of sub-layers. Some or all of the plurality of sub-layers may be separated with the overhang (123P) as the center. In one embodiment, FIG. 16f illustrates that some of the sub-layers (221) among the plurality of layers included in the intermediate layer (220) are separated with the overhang (123P) as the center, and the remaining sub-layers (222) among the plurality of layers included in the intermediate layer (220) are formed continuously.
  • the specific structure of the intermediate layer (220) is the same as that described above with reference to FIG. 14, and therefore, a repeated description may be omitted.
  • the counter electrode (230) and the upper layer (240) can be formed continuously without being separated centered on the overhang (123P).
  • a pixel electrode and a protective layer together using a photoresist (PR), and etching the protective layer using the bank layer (123) as a mask, it is possible to prevent a material included in the pixel electrode, such as silver (Ag), from being eluted and contaminating the display device (10) during the etching process.
  • a material included in the pixel electrode such as silver (Ag)
  • the process can be simplified and the time can be reduced by using a small amount of photoresist.
  • the charge generation layer included in the intermediate layer (220) formed through the above-described process is separated centered on the overhang portion (123P), the problem of current leakage through the charge generation layer can be prevented.
  • the counter electrode (230) is not separated but formed continuously, so that a voltage drop due to the resistance of the counter electrode (230) itself can be prevented.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 제1화소전극과, 상기 제1화소전극과 중첩하는 제1개구 및 오버행부를 갖는 뱅크층과, 상기 제1화소전극의 가장자리 부분과 상기 뱅크층의 상기 오버행부 사이의 제1보호층과, 상기 제1화소전극과 중첩하는 중간층, 및 상기 중간층 상의 대향전극을 포함하며, 상기 오버행부는 상기 제1보호층의 제1측면의 제1에지로부터 상기 오버행부의 에지까지의 수평길이 및 상기 제1화소전극의 상면으로부터 상기 오버행부까지의 수직거리를 가지고, 상기 중간층은 전하생성층, 상기 전하생성층 아래의 하부 서브층들, 및 상기 전하생성층 위의 상부 서브층들을 포함하고, 상기 하부 서브층들 및 상기 전하생성층은 각각, 상기 오버행부에 의해 분리된 복수의 부분들을 포함하는, 표시 장치를 개시한다.

Description

표시 장치 및 그 제조 방법
하나 이상의 실시예들은, 표시 장치 및 그 제조 방법에 관한 것이다.
전기적 신호를 시각적으로 표시하는 표시 장치가 발전함에 따라, 박형화, 경량화, 저소비 전력화 등의 우수한 특성일 지닌 다양한 표시 장치가 소개되고 있다. 표시 장치에서 고품질의 이미지를 제공하기 위한 요구가 지속됨에 따라, 다양한 구조의 표시 장치가 개발되고 있다.
하나 이상의 실시예들은, 표시 장치의 구조 및 그 제조 방법을 포함한다.
하나 이상의 실시예는 표시 장치의 구조 및 표시 장치를 제조하는 방법을 포함한다.
추가적인 측면은 후술할 설명에서 부분적으로 설명되될 것이고 일부는 설명에서 분명하게 드러날 것이며, 또는 제시된 실시예들의 빈복에 의해 학습될 수 있다.
하나 또는 그 이상의 실시예에 따르면, 제1화소전극, 상기 제1화소전극과 중첩하는 제1개구, 및 상기 제1화소전극의 상면 상에 위치하는 오버행부를 갖는 뱅크층, 상기 제1화소전극의 가장자리 부분과 상기 뱅크층의 상기 오버행부 사이에 개재되는 제1보호층, 상기 뱅크층의 상기 제1개구를 통해 상기 제1화소전극과 중첩하며, 복수의 서브층들을 포함하는, 중간층, 및 상기 중간층 상의 대향전극을 포함할 수 있고, 상기 오버행부는 상기 제1보호층의 제1측면의 제1에지로부터 상기 오버행부의 에지까지의 수평길이 및 상기 제1화소전극의 상면으로부터 상기 오버행부까지의 수직거리를 가지고, 상기 중간층의 상기 복수의 서브층들은, 전하생성층, 상기 전하생성층 아래의 하부 서브층들, 및 상기 전하생성층 위의 상부 서브층들을 포함하고, 상기 하부 서브층들 및 상기 전하생성층은 각각, 상기 오버행부에 의해 분리된 복수의 부분들을 포함할 수 있는, 표시 장치를 개시한다.
상기 전하생성층은, N형 도펀트 물질 및 N형 호스트 물질을 포함하는 N형 서브-전하생성층, 및 P형 도펀트 물질 및 P형 호스트 물질을 포함하는 P형 서브-전하생성층을 포함할 수 있다.
상기 하부 서브층들의 두께 및 상기 전하생성층의 두께의 합은, 상기 제1화소전극의 상면으로부터 상기 오버행부까지의 상기 수직거리 보다 클 수 있다.
상기 상부 서브층들 중 적어도 어느 하나의 서브층은 상기 오버행부 주변에서 분리되지 않고 연속적으로 연장될 수 있다.
상기 대향전극은 상기 오버행부 주변에서 분리되지 않고 연속적으로 연장될 수 있다.
상기 오버행부의 상기 수평길이는 상기 수직거리 보다 클 수 있다.
상기 하부 서브층들 및 상기 상부 서브층들은 각각, 발광층을 포함하는 기능층, 상기 기능층 아래의 하부공통층, 및 상기 기능층 위의 상부공통층을 포함할 수 있다.
상기 제1화소전극과 인접한 제2화소전극을 더 포함하고, 상기 중간층은 상기 제2화소전극과 중첩하고 발광층을 포함하는 다른 기능층을 더 포함하되, 상기 기능층과 상기 다른 기능층은 상호 이격될 수 있다.
상기 제1보호층은 상기 제1측면의 반대편인 제2측면을 포함하며, 상기 제1보호층의 상기 제2측면과 상기 제1화소전극의 상면이 만나는 제2에지는 상기 제1화소전극의 측면과 상기 제1화소전극의 상면이 만나는 제3에지로부터 이격될 수 있다.
상기 제1보호층은 상기 제1화소전극의 측면을 지나 상기 제1화소전극 아래에 배치된 절연층의 상면 상으로 연장될 수 있다.
상기 제1보호층은 상기 제1화소전극의 상기 측면과 직접 접촉할 수 있다.
상기 제1화소전극은, 제1층, 상기 제1층 상의 제2층, 및 상기 제2층 상의 제3층을 포함하고, 상기 제2층의 측면의 경사각은, 상기 제1층의 측면의 경사각 및 상기 제3층의 측면의 경사각 중에서 선택된 적어도 어느 하나 보다 클 수 있다.
상기 제1보호층은 금속산화물을 포함할 수 있다.
하나 또는 그 이상의 실시예에 따르면, 제1화소전극, 상기 제1화소전극과 중첩하는 제1개구, 및 상기 제1화소전극의 상면 상에 위치하는 오버행부를 갖는 뱅크층, 상기 제1화소전극의 가장자리 부분과 상기 뱅크층의 상기 오버행부 사이에 개재되는 제1보호층, 상기 뱅크층의 상기 제1개구를 통해 상기 제1화소전극과 중첩하는 중간층, 및 상기 중간층 상의 대향전극을 포함할 수 있고, 상기 중간층은 복수의 서브층들을 포함하되, 상기 복수의 서브층들 중 적어도 어느 하나는 상기 오버행부를 중심으로 분리된 복수의 부분들을 포함하며, 상기 오버행부는 상기 제1보호층의 제1측면의 제1에지로부터 상기 오버행부의 에지까지의 수평길이 및 상기 제1화소전극의 상면으로부터 상기 오버행부까지의 수직거리를 가지고, 상기 제1보호층은 상기 제1측면의 반대편인 제2측면을 포함하며, 상기 제1보호층의 상기 제2측면의 제1경사각은 상기 제1화소전극의 측면의 제2경사각과 상이한, 표시 장치를 개시한다.
상기 제1경사각은 상기 제2경사각 보다 클 수 있다.
상기 오버행부의 상기 수평길이는 상기 수직거리 보다 클 수 있다.
상기 제1보호층의 상기 제2측면은 상기 제1에지의 반대편인 제2에지에서 상기 제1화소전극의 측면과 만나며, 상기 제1보호층의 상기 제2측면과 상기 제1화소전극의 측면이 이루는 열각(minor angle)은 약 90˚ 보다 크고 약 180˚ 보다 작을 수 있다.
상기 제1화소전극은, 제1층, 상기 제1층 상의 제2층, 및 상기 제2층 상의 제3층을 포함하되, 상기 제2층의 측면의 경사각은, 상기 제1층의 측면의 경사각 및 상기 제3층의 측면의 경사각 중에서 선택된 적어도 어느 하나와 상이할 수 있다.
상기 제2층의 측면의 상기 경사각은, 상기 제1층의 측면의 경사각 및 상기 제3층의 측면의 경사각 중에서 선택된 적어도 어느 하나 보다 클 수 있다.
상기 중간층의 복수의 서브층들은, 전하생성층, 상기 전하생성층 아래의 하부 서브층들, 상기 전하생성층 위의 상부 서브층들을 포함하되, 상기 하부 서브층들 및 상기 전하생성층은 각각, 상기 오버행부에 의해 분리된 복수의 부분들을 포함할 수 있다.
상기 전하생성층은, N형 도펀트 물질 및 N형 호스트 물질을 포함하는 N형 서브-전하생성층, 및 P형 도펀트 물질 및 P형 호스트 물질을 포함하는 P형 서브-전하생성층을 포함할 수 있다.
상기 하부 서브층들의 두께 및 상기 전하생성층의 두께의 합은, 상기 제1화소전극의 상면으로부터 상기 오버행부까지의 상기 수직거리 보다 클 수 있다.
상기 상부 서브층들 중 적어도 어느 하나의 서브층은 상기 오버행부 주변에서 분리되지 않고 연속적으로 연장될 수 있다.
상기 하부 서브층들 및 상기 상부 서브층들은 각각, 발광층을 포함하는 기능층, 상기 기능층 아래의 하부공통층, 및 상기 기능층 위의 상부공통층을 포함할 수 있다.
상기 상부공통층 및 상기 하부공통층은 상기 뱅크층 상에서 직접 접촉할 수 있다.
상기 제1보호층은 금속산화물을 포함할 수 있다.
하나 또는 그 이상의 실시예에 따르면, 제1화소전극과 상기 제1화소전극 상의 제1보호층을 포함하는 제1적층 구조 및 제2화소전극과 상기 제2화소전극 상의 제2보호층을 포함하는 제2적층 구조를 형성하는 공정, 상기 제1적층 구조의 측면 및 상기 제2적층 구조의 측면을 커버하며, 상기 제1화소전극과 중첩하는 제1개구 및 상기 제2화소전극과 중첩하는 제2개구를 구비하는 뱅크층을 형성하는 공정, 상기 뱅크층의 상기 제1개구 및 상기 제2개구를 통해 상기 제1보호층의 일부 및 상기 제2보호층의 일부를 제거하는 공정, 전하생성층을 포함하는 중간층을 형성하는 공정, 및 상기 중간층 상에 대향전극을 형성하는 공정을 포함하고, 상기 제1보호층의 일부 및 상기 제2보호층의 일부를 제거하는 공정에서, 상기 뱅크층은 상기 제1화소전극 및 상기 제2화소전극 각각의 상면 상에 위치하는 오버행부를 포함하며, 상기 제1화소전극 상의 상기 오버행부는 상기 제1보호층의 제1측면의 제1에지로부터 상기 오버행부의 에지까지의 수평길이 및 상기 제1화소전극의 상면으로부터 상기 오버행부까지의 수직거리를 가지고, 상기 중간층을 형성하는 공정에서, 상기 전하생성층은 상기 오버행부에 의해 분리된 복수의 부분들을 포함하는, 표시 장치의 제조 방법을 개시한다.
상기 중간층은, 상기 전하생성층 아래의 하부 서브층들, 및 상기 전하생성층 위의 상부 서브층들을 더 포함하고, 상기 중간층을 형성하는 공정에서, 상기 하부 서브층들은 상기 오버행부에 의해 분리된 복수의 부분들을 포함할 수 있다.
상기 상부 서브층들 중 적어도 어느 하나의 서브층은 상기 오버행부 주변에서 분리되지 않고 연속적으로 연장될 수 있다.
상기 하부 서브층들 및 상기 상부 서브층들은 각각, 발광층을 포함하는 기능층, 상기 기능층 아래의 하부공통층, 및 상기 기능층 위의 상부공통층을 포함할 수 있다.
상기 상부공통층 및 상기 하부공통층은 상기 뱅크층 상에서 직접 접촉할 수 있다.
상기 대향전극은 상기 오버행부 주변에서 분리되지 않고 연속적으로 연장될 수 있다.
상기 오버행부의 상기 수평길이는 상기 수직거리 보다 클 수 있다.
상기 제1보호층 및 상기 제2보호층 각각은 금속산화물을 포함할 수 있다.
상기 제1적층 구조 및 상기 제2적층 구조를 형성하는 공정은, 상호 이격된 상기 제1화소전극 및 상기 제2화소전극을 형성하는 공정, 상기 제1화소전극과 상기 제2화소전극 상에 예비보호층을 형성하는 공정, 상기 예비보호층 상에 배치되며, 상기 제1화소전극 및 상기 제2화소전극 각각에 중첩하는 포토레지스트들을 형성하는 공정, 및 상기 포토레지스트들에 중첩하지 않는 상기 예비보호층을 제거하여 상기 제1보호층 및 상기 제2보호층을 형성하는 공정을 포함할 수 있다.
상기 포토레지스트들 각각의 폭은, 상기 제1화소전극 및 상기 제2화소전극 중 중첩하는 화소전극의 폭 보다 작고, 상기 제1보호층의 상기 제1측면의 반대편인 제2측면은 상기 제1화소전극의 상면과 만날 수 있다.
상기 포토레지스트들 각각의 폭은, 상기 제1화소전극 및 상기 제2화소전극 중 중첩하는 화소전극의 폭 보다 크고, 상기 제1보호층은 상기 제1화소전극의 측면과 중첩할 수 있다.
상기 제1보호층은 상기 제1화소전극 아래의 절연층의 상면과 직접 접촉할 수 있다.
상기 전하생성층은, N형 도펀트 물질 및 N형 호스트 물질을 포함하는 N형 서브-전하생성층, 및 P형 도펀트 물질 및 P형 호스트 물질을 포함하는 P형 서브-전하생성층을 포함할 수 있다.
상기 하부 서브층들의 두께 및 상기 전하생성층의 두께의 합은, 상기 제1화소전극의 상면으로부터 상기 오버행부까지의 상기 수직거리 보다 클 수 있다.
상기 제1보호층은 상기 제1측면의 반대편인 제2측면을 포함하며, 상기 제1보호층의 상기 제2측면의 제1경사각은 상기 제1화소전극의 측면의 제2경사각과 상이할 수 있다.
상기 제1경사각은 상기 제2경사각 보다 클 수 있다.
상기 제1보호층의 상기 제2측면은 상기 제1에지의 반대편인 제2에지에서 상기 제1화소전극의 측면과 만나며, 상기 제2에지를 중심으로 상기 제1보호층의 상기 제2측면과 상기 제1화소전극의 측면이 이루는 열각(minor angle)은 90˚ 보다 크고 180˚ 보다 작을 수 있다.
상기 제1화소전극은, 제1층, 상기 제1층 상의 제2층, 및 상기 제2층 상의 제3층을 포함하되, 상기 제1층의 측면의 경사각 또는 상기 제3층의 측면의 경사각 중에서 선택된 적어도 어느 하나가 상기 제2층의 측면의 경사각과 상이할 수 있다.
상기 제2층의 측면의 상기 경사각은, 상기 제1층의 측면의 경사각 또는 상기 제3층의 측면의 경사각 중에서 선택된 적어도 어느 하나 보다 클 수 있다.
일 실시예에 따르면, 화소전극에 포함된 물질이 용출되지 않으면서 오버행부를 갖는 뱅크층을 형성할 수 있고, 전하생성층이 오버행부를 통해 분리된 복수의 부분을 갖도록 함으로써 표시 장치의 표시 품질을 개선할 수 있다.
일 실시예에 따르면, 간단한 공정을 통해 화소전극에 포함된 물질이 용출되지 않으면서 오버행부를 갖는 뱅크층을 형성할 수 있고, 전하생성층이 오버행부를 통해 분리된 복수의 부분을 갖도록 함으로써 표시 장치의 표시 품질을 개선할 수 있다.
이러한 효과는 예시적인 것으로, 전술한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 실시예들의 상기 및 다른 측면, 특징 및 장점은 첨부 도면과 함께하는 설명으로부터 더욱 명확해질 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 개략적 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치(10)의 일부를 나타낸 개략적 단면도이다.
도 3은 도 2의 III부분을 확대하여 나타낸 개략적 단면도이다.
도 4는 도 3의 IV부분을 확대하여 나타낸 개략적 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 개략적 단면도이며, 도 5b는 도 5a의 V부분을 확대하여 나타낸 개략적 단면도이다.
도 6 내지 도 10은 본 발명의 일 실시예에 따른 표시 장치를 형성하는 공정을 개략적으로 도시한 개략적 단면도이다.
도 11a 내지 도 11d는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법의 공정을 나타낸 개략적 단면도이다.
도 12a 내지 도 12d는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법의 공정을 나타낸다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 개략적 단면도이다.
도 14는 도 13의 XIV부분을 확대하여 나타낸 개략적 단면도이다.
도 15는 도 14의 XV부분을 확대하여 나타낸 개략적 단면도이다.
도 16a 내지 도 16f는 본 발명의 일 실시예에 따른 표시 장치를 형성하는 공정을 개략적으로 도시한 개략적 단면도이다.
하나 또는 그 이상의 실시예에 따르면, 제1화소전극, 상기 제1화소전극과 중첩하는 제1개구, 및 상기 제1화소전극의 상면 상에 위치하는 오버행부를 갖는 뱅크층, 상기 제1화소전극의 가장자리 부분과 상기 뱅크층의 상기 오버행부 사이에 개재되는 제1보호층, 상기 뱅크층의 상기 제1개구를 통해 상기 제1화소전극과 중첩하며, 복수의 서브층들을 포함하는, 중간층, 및 상기 중간층 상의 대향전극을 포함할 수 있고, 상기 오버행부는 상기 제1보호층의 제1측면의 제1에지로부터 상기 오버행부의 에지까지의 수평길이 및 상기 제1화소전극의 상면으로부터 상기 오버행부까지의 수직거리를 가지고, 상기 중간층의 상기 복수의 서브층들은, 전하생성층, 상기 전하생성층 아래의 하부 서브층들, 및 상기 전하생성층 위의 상부 서브층들,을 포함하고, 상기 하부 서브층들 및 상기 전하생성층은 각각, 상기 오버행부에 의해 분리된 복수의 부분들을 포함할 수 있는, 표시 장치를 개시한다.
하나 또는 그 이상의 실시예에 따르면, 제1화소전극, 상기 제1화소전극과 중첩하는 제1개구, 및 상기 제1화소전극의 상면 상에 위치하는 오버행부를 갖는 뱅크층, 상기 제1화소전극의 가장자리 부분과 상기 뱅크층의 상기 오버행부 사이에 개재되는 제1보호층, 상기 뱅크층의 상기 제1개구를 통해 상기 제1화소전극과 중첩하는 중간층, 및 상기 중간층 상의 대향전극을 포함할 수 있고, 상기 중간층은 복수의 서브층들을 포함하되, 상기 복수의 서브층들 중 적어도 어느 하나는 상기 오버행부를 중심으로 분리된 복수의 부분들을 포함하며, 상기 오버행부는 상기 제1보호층의 제1측면의 제1에지로부터 상기 오버행부의 에지까지의 수평길이 및 상기 제1화소전극의 상면으로부터 상기 오버행부까지의 수직거리를 가지고, 상기 제1보호층은 상기 제1측면의 반대편인 제2측면을 포함하며, 상기 제1보호층의 상기 제2측면의 제1경사각은 상기 제1화소전극의 측면의 제2경사각과 상이한, 표시 장치를 개시한다.
하나 또는 그 이상의 실시예에 따르면, 제1화소전극과 상기 제1화소전극 상의 제1보호층을 포함하는 제1적층 구조 및 제2화소전극과 상기 제2화소전극 상의 제2보호층을 포함하는 제2적층 구조를 형성하는 공정, 상기 제1적층 구조의 측면 및 상기 제2적층 구조의 측면을 커버하며, 상기 제1화소전극과 중첩하는 제1개구 및 상기 제2화소전극과 중첩하는 제2개구를 구비하는 뱅크층을 형성하는 공정, 상기 뱅크층의 상기 제1개구 및 상기 제2개구를 통해 상기 제1보호층의 일부 및 상기 제2보호층의 일부를 제거하는 공정, 전하생성층을 포함하는 중간층을 형성하는 공정, 및 상기 중간층 상에 대향전극을 형성하는 공정을 포함하고, 상기 제1보호층의 일부 및 상기 제2보호층의 일부를 제거하는 공정에서, 상기 뱅크층은 상기 제1화소전극 및 상기 제2화소전극 각각의 상면 상에 위치하는 오버행부를 포함하며, 상기 제1화소전극 상의 상기 오버행부는 상기 제1보호층의 제1측면의 제1에지로부터 상기 오버행부의 에지까지의 수평길이 및 상기 제1화소전극의 상면으로부터 상기 오버행부까지의 수직거리를 가지고, 상기 중간층을 형성하는 공정에서, 상기 전하생성층은 상기 오버행부에 의해 분리된 복수의 부분들을 포함하는, 표시 장치의 제조 방법을 개시한다.
참조 번호는 첨부된 도면에서 도시된 실시예들에서 상세히 설명될 것이며, 동일한 참조 번호는 전체에 걸쳐 동일한 구성요소를 나타낸다. 이와 관련하여, 실시예들은 다른 형태를 가질 수 있으며 여기서 제시된 설명으로만 제한적으로 구성되어서는 안된다. 실시예들은 상세한 설명의 측면들을 설명하기 위하여 도면을 참조하여 후술된다.
여기서 사용되는 용어인 “및/또는”은 하또는 그 이상의 관련된 항목의 임의의 모든 조합을 포함한다.
본 개시내용 전체를 통해서, “a, b,또는 c 중 적어도 하나”의 표현은 a인 경우, b인 경우,a와 b인 경우, b와 c인 경우, a와 c 인 경우, a,b,c,모두 또는 이들의 다양한 조합을 포함할 수 있다.
본 개시 내용이 다양한 변경 및 수많은 실시예를 허용하기 때문에 실시예는 도면에 도시되고 자세한 설명에서 설명된다. 본 개시 내용의 효과 및 특징, 그리고 이를 달성하기 위한 방법은 도면을 참조하여 아래에 자세히 설명된 실시예를 참조하여 명확히 설명된다. 그러나 본 개시 내용은 다음 실시예에 한정되지 않으며 다양한 형태로 구체화될 수 있다
이하, 실시예는 첨부 도면을 참조하여 자세히 설명되며, 동일하거나 대응하는 요소는 전체에 걸쳐 동일한 참조 번호로 표시되고 이에 대한 반복적인 설명은 생략될 수 있다.
용어 "첫 번째", "두 번째" 등은 다양한 요소를 설명하는 데 사용될 수 있지만, 이러한 요소는 이러한 용어에 의해 제한되어서는 안 됩니다. 이러한 용어는 한 요소를 다른 요소와 구별하는 데만 사용된다.
여기에서 사용되는 단수형 "a", "an" 및 "the"는 문맥상 명확히 달리 표시되지 않는 한 복수형도 포함하는 것으로 의도된다.
용어 "포함하는", "포함하는(comprising, including)" 및 "가지는(having)"은 명세서에 설명된 특징 또는 요소의 존재를 나타내기 위한 것이며, 하나 이상의 다른 특징 또는 요소가 존재하거나 추가될 가능성을 배제하기 위한 것이 아님을 이해해야 한다.
또한, 어떤 층, 영역 또는 구성요소가 다른 층, 영역 또는 구성요소 "위에" 있다고 언급될 때, 그것은 다른 층, 영역 또는 구성요소에 직접 있을 수도 있고, 그 사이에 다른 층, 영역 또는 구성요소가 있는 다른 층, 영역 또는 구성요소에 간접적으로 있을 수도 있다는 것을 더욱 이해할 수 있을 것이다.
용어 “겹치다(overlap)” 또는 “겹쳐진(overlapped)”은 첫 번째 객체가 두 번째 객체의 위나 아래 또는 옆에 있을 수 있으며 그 반대의 경우도 마찬가지임을 의미한다. 또한, 용어 "겹치다(overlap)"에는 층, 스택, 면 또는 마주보기, 확장, 덮기 또는 부분적으로 덮기 또는 해당 분야의 통상의 기술자가 이해하고 인식할 수 있는 다른 적절한 용어가 포함될 수 있다.
용어 "마주보다(face)" 및 "대면(facing)"은 첫 번째 요소가 두 번째 요소에 직접 또는 간접적으로 대치될 수 있음을 의미한다. 세 번째 요소가 첫 번째 요소와 두 번째 요소 사이에 개입하는 경우 첫 번째 요소와 두 번째 요소는 서로 마주보지만 간접적으로 서로 대치되는 것으로 이해될 수 있다.
요소가 다른 요소와 '겹치지 않음(not overlapping)' 또는 '겹치지 않도록(새 not overlap)'으로 설명되는 경우, 이는 요소가 서로 간격을 두고 있거나, 서로 오프셋되어 있거나, 서로 따로 설정되어 있거나 해당 분야의 통상의 기술자가 이해하고 인식할 수 있는 다른 적절한 용어를 포함할 수 있다.
도면의 구성 요소의 크기는 설명의 편의를 위하여 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 명세서에서 사용되는 "약" 또는 "대략"은 명시된 값을 포함하며 해당 측정과 특정 양의 측정과 관련된 오류(즉, 측정 시스템의 한계)를 고려하여 해당 기술 분야의 통상의 기술자가 결정한 특정 값에 대한 허용 가능한 편차 범위 내를 의미한다. 예컨대, "약"은 하나 이상의 표준 편차 내 또는 명시된 값의 ± 30%, 20%, 10%, 5% 내를 의미할 수 있다.
여기에 달리 정의되거나 암시되지 않는 한, 여기에 사용된 모든 용어(기술 및 과학 용어 포함)는 공개된 내용과 관련된 기술 분야의 통상의 기술자가 일반적으로 이해하는 것과 동일한 의미를 가질 수 있다. 일반적으로 사용되는 사전에 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 여기에 명확하게 정의되지 않는 한 이상화되거나 지나치게 공식적인 의미로 해석되지 않는다
도 1은 본 발명의 일 실시예에 따른 표시 장치(10)를 개략적으로 나타낸 개략적 평면도이다.
도 1을 참조하면, 표시 장치(10)는 이미지를 표시하는 표시영역(DA) 및 표시영역(DA) 외측의 비표시영역(NDA)을 포함할 수 있다. 표시영역(DA)은 비표시영역(NDA)에 의해 전체적으로 둘러싸일 수 있다.
표시영역(DA)을 평면 형상으로 볼 때, 표시영역(DA)은 직사각형 형상일 수 있다. 일 실시예에서, 표시영역(DA)은 다각형 형상(예를 들어, 삼각형, 오각형, 또는 육각형), 원형 형상, 타원형 형상, 비정형 형상 등일 수 있다. 표시영역(DA)은 가장자리의 코너가 라운드 형상을 가질 수 있다.
도 1의 표시 장치(10)는 동영상이나 정지영상을 표시하는 장치로서, 랩탑(laptop), 태블릿 PC(tablet personal computer), (mobile phone), 스마트 폰(smart phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 내비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기에 사용될 수 있다. 또는, 표시 장치(10)는 텔레비전, 모니터, 광고판, 사물 인터넷(internet of things, IOT)을 위한 전자 기기에 사용되거나, 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 전자 기기에 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치(10)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 위치(배치)된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이용 전자 기기에 사용될 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치(10)의 일부를 나타낸 개략적 단면도이다.
도 2를 참조하면, 표시 장치(10)는 기판(100), 기판(100) 상에 배치된 화소회로(PC)들 및 화소회로(PC)들 각각에 전기적으로 연결된 발광다이오드들을 포함할 수 있다. 이와 관련하여, 도 2는 제1 및 제2 발광다이오드(LED1, LED2)를 도시한다.
기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 일 실시예로서 기판(100)은 고분자 수지를 포함하는 베이스층과 실리콘산화물이나 실리콘질화물과 같은 무기절연물을 포함하는 배리어층의 교번 적층 구조를 가질 수 있다. 고분자 수지는, 폴리에테르술폰, 폴리아릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리이미드, 폴리카보네이트, 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트 등과 같은 고분자 수지를 포함할 수 있다.
화소회로(PC)는 트랜지스터 및 커패시터를 포함할 수 있으며, 이와 관련하여 도 2는 제1트랜지스터(T1), 제1커패시터(C1), 및 제2커패시터(C2)를 도시한다. 화소회로(PC)는 전술한 트랜지스터 또는 커패시터을 구성하는 도전층들 및 반도체층을 포함할 수 있다.
제1도전층(CL1)은 기판(100) 상에 배치될 수 있다. 제1도전층(CL1)은 금속과 같은 도전성 소재를 포함할 수 있다. 예컨대, 제1도전층(CL1)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
버퍼층(111)은 제1도전층(CL1) 상에 배치될 수 있다. 버퍼층(111)은 산화규소, 질화규소, 산질화규소와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제2도전층(CL2)은 버퍼층(111) 상에 배치되며, 제1도전층(CL1)과 중첩할 수 있다. 일 실시예로, 제1도전층(CL1)은 제2커패시터(C2)의 제1전극(C21)을 포함할 수 있고, 제2도전층(CL2)은 제2커패시터(C2)의 제2전극(C22)을 포함할 수 있다. 제2도전층(CL2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제1절연층(112)은 제2도전층(CL2) 상에 배치될 수 있다. 제1절연층(112)은 산화규소, 질화규소, 산질화규소와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
반도체층(ACT1)은 제1절연층(112) 상에 배치될 수 있다. 반도체층(ACT1)은 채널영역(CH1), 전술한 채널영역(CH1) 양측에 배치된 소스영역(S1)과 드레인영역(D1)을 포함할 수 있다. 반도체층(ACT1)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti), 알루미늄(Al), 세슘(Cs), 세륨(Ce) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 예를 들어, 반도체층(ACT1)은 ITZO(InSnZnO) 반도체층, IGZO(InGaZnO) 반도체층 등일 수 있다. 반도체층(ACT1)의 적어도 일부에는 플라즈마 처리 등에 의한 도체화(또는, 도전화) 과정이 진행될 수 있다.
제3도전층(CL3)은 제2절연층(113)을 사이에 두고 반도체층(ACT1) 상에 배치될 수 있다. 제3도전층(CL3)의 일부는 채널영역(CH1)에 중첩하는 제1-1게이트전극(G11)을 포함하고, 제2도전층(CL2)의 일부는 채널영역(CH1)에 중첩하는 제1-2게이트전극(G12)을 포함할 수 있다. 제1-1게이트전극(G11) 및 제1-2게이트전극(G12)은 채널영역(CH1)을 사이에 두고 서로 중첩할 수 있다. 제2절연층(113)은 산화규소, 질화규소, 산질화규소와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제3절연층(114)은 제3도전층(CL3) 상에 배치될 수 있다. 제3절연층(114)은 산화규소, 질화규소, 산질화규소와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제3도전층(CL3)은 제1커패시터(C1)의 제1전극(C11)을 포함하고, 제3절연층(114) 상의 제4도전층(CL4)은 제1커패시터(C1)의 제2전극(C12)을 포함할 수 있다. 제3도전층(CL3) 및 제4도전층(CL4)은 각각 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
데이터선(DL)은 제3절연층(114) 상에 배치될 수 있다. 데이터선(DL)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제4절연층(116)은 데이터선(DL) 상에 배치될 수 있다. 제4절연층(116)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등과 같은 유기 절연물을 포함할 수 있다.
구동전압선(PL)은 제4절연층(116) 상에 배치될 수 있으며, 제5절연층(117)으로 커버될 수 있다. 구동전압선(PL)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다. 제5절연층(117)은 유기절연물을 포함할 수 있다.
발광다이오드는 화소전극과 대향전극, 그리고 이들 사이에 개재되는 중간층을 포함할 수 있다. 예컨대, 제1발광다이오드(LED1)는 제1화소전극(200A), 중간층(220), 및 대향전극(230)의 적층 구조를 가질 수 있고, 제2발광다이오드(LED2)는 제2화소전극(200B), 중간층(220), 및 대향전극(230)의 적층 구조를 가질 수 있다.
제1화소전극(200A) 및 제2화소전극(200B) 각각은 제5절연층(117) 상에 상호 이격되어 배치될 수 있다. 제1화소전극(200A) 및 제2화소전극(200B)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 일 실시예에서, 제1화소전극(200A) 및 제2화소전극(200B) 각각은 전술한 반사막의 위 및/또는 아래에 도전성 산화물층을 더 포함할 수 있다.
뱅크층(123)은 제1화소전극(200A) 및 제2화소전극(200B) 상에 배치될 수 있다. 뱅크층(123)은 제1화소전극(200A) 및 제2화소전극(200B) 각각에 중첩하는 제1개구(123OP1) 및 제2개구(123OP2)를 포함할 수 있다. 뱅크층(123)은 유기 절연물을 포함할 수 있다. 예컨대, 뱅크층(123)은 차광성 물질을 포함하는 유기 절연물을 포함할 수 있다. 일 실시예에서, 뱅크층(123)은 폴리이미드(PI)계 바인더, 및 적색, 녹색과 청색이 혼합된 피그먼트를 포함할 수 있다. 일 예로, 뱅크층(123)은 cardo계 바인더 수지 및 락탐계 블랙 피그먼트(lactam black pigment)와 블루 피그먼트의 혼합물을 포함할 수 있다. 일 예로, 뱅크층(123)은 카본블랙을 포함할 수 있다. 뱅크층(123)은 표시 장치(10)의 콘트라스트를 향상시킬 수 있다.
뱅크층(123)은 제1화소전극(200A) 및 제2화소전극(200B) 각각의 상면 상예(예컨대 위에) 배치된 오버행부(123P)를 포함할 수 있다. 각각의 오버행부(123P)는 제1화소전극(200A) 및 제2화소전극(200B) 각각의 가장자리 부분(outer portion)에 중첩할 수 있다. 다르게 말하면, 제1화소전극(200A)의 내측부분(inner portion)은 제1개구(123OP1)에 중첩하고, 제1화소전극(200A)의 가장자리 부분은 오버행부(123P)와 중첩할 수 있다. 제1화소전극(200A)에 중첩하는 오버행부(123P)는 제1화소전극(200A)의 상면에 수직한 방향(예, z방향)을 따라 제1화소전극(200A)의 상면으로부터 이격될 수 있다. 제2화소전극(200B)의 내측부분(inner portion)은 제2개구(123OP2)에 중첩하고, 제2화소전극(200B)의 가장자리 부분은 오버행부(123P)와 중첩할 수 있다. 제2화소전극(200B)에 중첩하는 오버행부(123P)는 제2화소전극(200B)의 상면에 수직한 방향(예, z방향)을 따라 제2화소전극(200B)의 상면으로부터 이격될 수 있다.
제1보호층(125A) 및 제2보호층(125B)은 각각 제1화소전극(200A) 및 제2화소전극(200B) 상에 배치될 수 있다. 제1보호층(125A) 및 제2보호층(125B) 각각은 제1화소전극(200A) 및 제2화소전극(200B) 각각의 가장자리 부분 상에 배치될 수 있으며, 평면 상에서 폐루프 형상(또는 액자(frame) 형상)을 가질 수 있다.
제1보호층(125A)은 제1화소전극(200A) 및 제1화소전극(200A)에 중첩하는 오버행부(123P) 사이에 배치되고, 제2보호층(125B)은 제2화소전극(200B) 및 제2화소전극(200B)에 중첩하는 오버행부(123P) 사이에 배치될 수 있다.
제1보호층(125A) 및 제2보호층(125B)은 금속산화물을 포함할 수 있다. 제1보호층(125A) 및 제2보호층(125B) 각각은 아연산화물(ZnO)을 포함할 수 있다. 일 예로, 제1보호층(125A) 및 제2보호층(125B) 각각은 전술한 아연산화물, 그리고 인듐산화물(InO), 갈륨산화물(GaO), 및 주석산화물(SnO) 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 제1보호층(125A) 및 제2보호층(125B) 각각에 포함된 인듐산화물(InO), 갈륨산화물(GaO), 및 주석산화물(SnO) 중에서 선택된 적어도 어느 하나의 함량(at%)은, 아연산화물의 함량(at%) 보다 작을 수 있다.
제1화소전극(200A) 상에 배치된 뱅크층(123)의 오버행부(123P)는 수평방향(예, x 또는 y방향)으로 제1보호층(125A)을 지나 제1화소전극(200A)의 내측부분을 향해 더 연장될 수 있다. 오버행부(123P) 아래에는 보이드(또는 갭, 공간)가 위치할 수 있다. 마찬가지로, 제2화소전극(200B) 상에 배치된 뱅크층(123)의 오버행부(123P)는 수평방향(예, x 또는 y방향)으로 제2보호층(125B)을 지나 제2화소전극(200B)의 내측부분을 향해 더 연장될 수 있으며, 제2화소전극(200B), 오버행부(123P) 아래에는 보이드(또는 갭, 공간)가 위치할 수 있다.
중간층(220)은 복수의 서브층들을 포함할 수 있다. 복수의 서브층들 중 적어도 어느 하나는 오버행부(123P)를 중심으로 분리될 수 있다. 일 실시예에서, 도 2는 중간층(220)에 포함된 서브층들 중 상대적으로 하측에 배치된 서브층들(221)이 오버행부(123P)를 중심으로 분리되고, 상대적으로 상측에 배치된 서브층들(222)이 오버행부(123P) 주변에서 분리되지 않은 채 연속적으로 연장된 것을 도시한다. 하측에 배치된 서브층들(221)은 오버행부(123P)를 중심으로 분리된 제1부분 및 제2부분을 포함할 수 있으며, 제1부분 및 제2부분 중 어느 하나는 제1 또는 제2화소전극(200A, 200B)의 상면 상에 배치되고 다른 하나는 오버행부(123P) 상에 배치될 수 있다.
대향전극(230)은 중간층(220) 상에 배치될 수 있다. 대향전극(230)은 오버행부(123P) 주변에서 분리되지 않고 연속적으로 형성될 수 있다. 다르게 말하면, 대향전극(230)은 발광다이오드들, 예컨대 제1 및 제2발광다이오드(LED1, LED2)에서 공유될 수 있다. 대향전극(230)은 화소전극들, 예컨대 제1 및 제2화소전극(200A, 200B)에 중첩할 수 있다.
대향전극(230)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
상부층(240)은 대향전극(230)과 유사하게 연속적으로 형성될 수 있다. 상부층(240)은 복수의 발광다이오드, 예컨대 제1 및 제2발광다이오드(LED1, LED2)에 중첩할 수 있다. 상부층(240)은 LiF층 및/또는 캡핑층을 포함할 수 있으며, 캡핑층은 유기물을 포함한 유기 캡핑층, 무기물을 포함한 무기 캡핑층, 또는 유기물 및 무기물을 포함한 유-무기 복합 캡핑층일 수 있다. 캡핑층은 카보시클릭 화합물, 헤테로시클릭 화합물, 아민 그룹-함유 화합물, 포르핀 유도체 (porphine derivatives), 프탈로시아닌 유도체 (phthalocyanine derivatives), 나프탈로시아닌 유도체 (naphthalocyanine derivatives), 알칼리 금속 착체, 알칼리 토금속 착체, 또는 이의 임의의 조합을 포함할 수 있다. 상기 카보시클릭 화합물, 헤테로시클릭 화합물 및 아민 그룹-함유 화합물은, 선택적으로, O, N, S, Se, Si, F, Cl, Br, I, 또는 이의 임의의 조합을 포함한 치환기로 치환될 수 있다.
도 2에 도시되지 않았으나, 발광다이오드들, 예컨대 제1 및 제2발광다이오드(LED1, LED2)는 봉지층으로 보호될 수 있다. 봉지층은 무기절연물을 포함하는 적어도 하나의 무기봉지층 및 유기절연물을 포함하는 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 봉지층은 제1무기봉지층, 제2무기봉지층, 및 제1무기봉지층과 제2무기봉지층 사이의 유기봉지층을 포함할 수 있다.
도 3은 도 2의 III부분을 확대하여 나타낸 개략적 단면도이다. 도 3이 제1화소전극(200A)과 제1화소전극(200A) 위의 구조를 도시하고 있으나, 도 3을 참조하여 설명한 구조는 다른 화소전극과 그 위의 구조, 예컨대 제2화소전극(200B)과 제2화소전극(200B) 위의 구조에도 동일하게 적용될 수 있다.
도 3을 참조하면, 절연층, 예컨대 제5절연층(117) 상에 제1화소전극(200A)이 배치될 수 있으며, 제1화소전극(200A)의 가장자리 부분 상에 제1보호층(125A)이 배치될 수 있다.
뱅크층(123)의 오버행부(123P)는 제1화소전극(200A)의 단부, 예컨대 가장자리 부분과 중첩하도록 위치할 수 있다. 오버행부(123P)와 제1화소전극(200A) 사이에는 제1보호층(125A)이 개재되며, 오버행부(123P)는 제1보호층(125A)을 지나 수평 방향(예, x 또는 y방향)으로 연장될 수 있으며, 제1화소전극(200A)과 오버행부(123P) 사이에는 보이드(VD, 또는 갭, 공간)이 위치할 수 있다.
오버행부(123P)의 수평길이(L)는 오버행부(123P)의 수직거리(H) 보다 클 수 있다. 여기서, 오버행부(123P)의 수평길이(L)는 제1보호층(125A)의 내측면인 제1측면(125S1)과 제1보호층(125A)의 바닥면이 만나는 지점(이하, 제1에지, E1)으로부터 오버행부(123P)의 에지까지 수평 방향(예, x 또는 y방향)의 길이를 나타낸다. 오버행부(123P)의 수직거리(H)는 제1화소전극(200A)의 상면으로부터 오버행부(123P)의 바닥면까지 수직 방향(예, z방향)의 길이를 나타낸다.
일 실시예에서, 오버행부(123P)의 수평길이(L)는 약 100 nm ~900 nm 의 범위일 수 있고, 제1화소전극(200A)의 상면으로부터 오버행부(123P)까지의 수직거리(H)는 약 10 nm ~900 nm 의 범위일 수 있다. 일 실시예에서, 오버행부(123P)까지의 수직거리(H)는 약 10 nm ~90 nm 의 범위일 수 있다. 일 실시예에서, 오버행부(123P)의 수평길이(L)는 수직거리(H)의 약 2배 ~ 10배일 수 있다 (2H ≤ L ≤ 10H). 일 실시예로, 오버행부(123P)의 수평길이(L)는 약 500 nm 이고 수직거리(H)는 약 50nm 일 수 있다.
제1보호층(125A)은 내측을 향하는 제1측면(125S1) 및 제1측면(125S1)의 반대편인 제2측면(125S2)을 포함할 수 있다. 제1보호층(125A)의 제2측면(125S2)은, 수평 방향(예, x 또는 y방향)을 따라 제1화소전극(200A)의 측면(200S)과 제1거리(d1)만큼 이격될 수 있다.
제1보호층(125A)의 제2측면(125S2)은 제1화소전극(200A)의 상면과 만날 수 있다. 제1보호층(125A)의 제2측면(125S2)과 제1보호층(125A)의 바닥면(또는 제1화소전극(200A)의 상면)이 만나는 지점(예컨대, 제2에지, E2)은, 제1화소전극(200A)의 상면과 측면(200S)이 만나는 지점(이하, 제3에지, E3)과 제1거리(d1)만큼 이격될 수 있다.
제1보호층(125A)의 제2측면(125S2)의 제1경사각(α)은 제1화소전극(200A)의 측면(200S)의 제2경사각(β)과 서로 동일하거나 상이할 수 있다. 일 실시예로, 제1보호층(125A)의 제2측면(125S2)이 제1보호층(125A)의 바닥면(또는 제1화소전극(200A)의 상면)과 이루는 제1경사각(α)은, 약 45˚ ~ 약 60˚ 일 수 있다. 제1화소전극(200A)의 측면이 제1화소전극(200A)의 바닥면(또는 제5절연층(117)의 상면)과 이루는 제2경사각(β)은 약 45˚ ~ 약 60˚ 일 수 있다.
중간층(220)은 전하생성층(2150, Charge Generation Layer), 전하생성층(2150) 아래의 하부 서브층들(2100), 및 전하생성층(2150) 위의 상부 서브층들(2200)을 포함하는 탠덤(tandem) 구조일 수 있다.
하부 서브층들(2100)은 제1하부공통층(2111), 하부기능층(2112), 및 제2하부공통층(2113)을 포함할 수 있다.
제1하부공통층(2111)은 정공 수송층(HTL: Hole Transport Layer)을 포함하거나, 정공 수송층 및 정공 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2하부공통층(2113)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
하부기능층(2112)은 발광층을 포함하거나, 발광층 및 보조층을 포함하는 다층 구조일 수 있다. 발광층은 소정의 색의 빛(예, 적색, 녹색, 또는 청색)을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 보조층은 발광층에서 방출되는 빛의 광학적 공진 거리를 보상하여 소자 효율을 증가시키는 역할을 할 수 있다. 보조층은 공진 보조 물질, 예컨대 정공 수송층과 동일한 물질을 포함할 수 있다. 일 실시예애서, 하부기능층(2112)의 두께는, 제1하부공통층(2111)의 두께 및/또는 제2하부공통층(2113)의 두께 보다 클 수 있다. 제1하부공통층(2111)의 두께는 제2하부공통층(2113)의 두께 보다 클 수 있다.
하부기능층(2112)은 발광다이오드들에 각각 대응하는 개구들을 갖는 마스크를 이용하여 형성될 수 있으며, 따라서 각 발광다이오드의 하부기능층(2112)은 인접한 다른 발광다이오드의 하부기능층과 분리 및 이격될 수 있다.
일 실시예에서, 제1하부공통층(2111) 및/또는 제2하부공통층(2113)은 표시영역(DA)의 전체 면적과 실질적으로 동일한 개구를 갖는 마스크를 이용하여 형성될 수 있다. 이 경우, 하부기능층(2112)의 단부 주변에서 제2하부공통층(2113)은 제1하부공통층(2111)과 직접 접촉할 수 있다. 제2하부공통층(2113)과 제1하부공통층(2111)의 접촉영역은 뱅크층(123)의 상면 상에 위치할 수 있다. 일 실시예에서, 제2하부공통층(2113)에 포함된 하나의 층 또는 적어도 어느 하나의 층은, 하부기능층(2112)와 마찬가지로 발광다이오드들에 각각 대응하는 개구들을 갖는 마스크를 이용하여 형성될 수 있다.
상부 서브층들(2200)은 제1상부공통층(2221), 상부기능층(2222), 및 제2상부공통층(2223)을 포함할 수 있다.
제1상부공통층(2221)은 정공 수송층(HTL: Hole Transport Layer)을 포함하거나, 정공 수송층 및 정공 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2상부공통층(2223)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
상부기능층(2222)은 발광층을 포함하거나, 발광층 및 보조층을 포함하는 다층 구조일 수 있다. 발광층은 소정의 색의 빛(예, 적색, 녹색, 또는 청색)을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 보조층은 발광층에서 방출되는 빛의 광학적 공진 거리를 보상하여 소자 효율을 증가시키는 역할을 할 수 있다. 보조층은 공진 보조 물질, 예컨대 정공 수송층과 동일한 물질을 포함할 수 있다. 상부기능층(2222)의 발광층은 하부기능층(2112)의 발광층과 동일한 색상의 빛을 방출할 수 있으며, 하부기능층(2112)의 발광층과 동일한 물질을 포함할 수 있다. 일 실시예에서, 상부기능층(2222)의 두께는, 제1상부공통층(2221)의 두께 및/또는 제2상부공통층(2223)의 두께 보다 클 수 있다. 일 실시예에서, 상부기능층(2222)의 두께는, 제1상부공통층(2221)의 두께 보다 작고, 제2상부공통층(2223)의 두께 보다 클 수 있다. 제2상부공통층(2223)의 두께는 제1상부공통층(2221)의 두께 보다 작을 수 있다. 일 실시예에서, 제1상부공통층(2221)의 두께는 제1하부공통층(2111)의 두께 보다 클 수 있다. 제2상부공통층(2223)의 두께는 제2하부공통층(2113)의 두께 보다 클 수 있다.
상부기능층(2222)은 해당하는 발광다이오드에 따라 개별적으로 형성될 수 있다. 다르게 말해, 각 발광다이오드의 상부기능층(2222)은 인접한 다른 발광다이오드의 상부기능층과 분리 및 이격될 수 있다.
일 실시예에서, 제1상부공통층(2221) 및 제2상부공통층(2223)은 표시영역(DA)의 전체 면적과 실질적으로 동일한 개구를 갖는 마스크를 이용하여 형성될 수 있다. 이 경우, 상부기능층(2222)의 단부 주변에서 제2상부공통층(2223)은 제1상부공통층(2221)과 직접 접촉할 수 있다. 제2상부공통층(2223)과 제1상부공통층(2221)의 접촉영역은 뱅크층(123)의 상면 상에 위치할 수 있다. 일 실시예에서, 제1상부공통층(2221)에 포함된 하나의 층 또는 적어도 어느 하나의 층은 발광다이오드에 따라 개별적으로 형성될 수 있다.
전하생성층(2150)은 제2하부공통층(2113) 및 제1상부공통층(2221) 사이에 배치될 수 있다. 전하생성층(2150)은 호스트(Host) 및 도판트(Dopant)를 포함할 수 있다.
일 실시예에서, 전하생성층(2150)은 N형 서브-전하생성층(nCGL) 및 P형 서브-전하생성층(pCGL)을 포함하는 이중층 구조일 수 있다. N형 서브-전하생성층 및 P형 서브-전하생성층은, 복수의 발광층들을 구비하는 탠덤(tandem)형 발광다이오드의 발광 효율을 더욱 증가시킬 수 있다.
N형 서브-전하생성층은 N형 도펀트 물질 및 N형 호스트 물질을 포함할 수 있다. N형 도펀트 물질은 주기율표 상의 제1 족 및 제2 족의 금속, 전자를 주입할 수 있는 유기물, 또는 이들의 혼합물일 수 있다. 예컨대, N형 도펀트 물질은 알칼리 금속 및 알칼리 토금속 중 어느 하나일 수 있다. 예를 들어, N형 서브-전하생성층은 리튬(Li), 나트륨(Na), 칼륨(K), 또는 세슘(Cs)과 같은 알칼리 금속, 또는 마그네슘(Mg), 스트론튬(Sr), 바륨(Ba), 또는 라듐(Ra)과 같은 알칼리 토금속으로 도핑된 유기층으로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. N형 호스트 물질은, 전자를 전달할 수 있는 물질, 예컨대, Alq3(tris(8-hydroxyquinolino)aluminum), Liq(8-hydroxyquinolinolato-lithium), PBD(2-(4-biphenylyl)-5-(4-tert-butylphenyl)-1,3,4oxadiazole), TAZ(3-(4-biphenyl)4-phenyl-5-tert-butylphenyl-1,2,4-triazole), spiro-PBD, 및 BAlq(bis(2-methyl-8-quinolinolate)-4-(phenylphenolato)aluminium), SAlq, TPBi(2,2',2-(1,3,5-benzinetriyl)-tris(1-phenyl-1-H-benzimidazole), 옥사디아졸(oxadiazole), 트리아졸(triazole), 페난트롤린(phenanthroline), 벤족사졸(benzoxazole) 또는 벤즈티아졸(benzthiazole)중 어느 하나 이상으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
P형 서브-전하생성층은 P형 도펀트 물질 및 P형 호스트 물질을 포함할 수 있다. P형 도펀트 물질은 금속 산화물, 테트라플루오로-테트라시아노퀴노디메탄(F4-TCNQ), HAT-CN(Hexaazatriphenylene-hexacarbonitrile), 헥사아자트리페닐렌 등과 같은 유기물 또는 V2O5, MoOx, WO3　등과 같은 금속 물질로 이루어질 수 있으나, 이에 제한되지 않는다. P형 호스트 물질은, 정공을 전달할 수 있는 물질, 예컨대, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)(N,N'-bis(naphthalene-1-yl)-N,N'-bis(phenyl)-2,2'-dimethylbenzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine) 및 MTDATA(4,4',4-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine) 중 어느 하나 이상을 포함하는 물질로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
중간층(220)에 포함된 서브층들 중 일부, 예컨대 전하생성층(2150) 및 전하생성층(2150) 아래의 하부 서브층들(2100)은 오버행부(123P)를 중심으로 분리된 부분들을 포함할 수 있다. 전하생성층(2150) 및 하부 서브층들(2100)은 앞서 도 2을 참조하여 설명한 중간층(220) 중 상대적으로 하부에 배치된 서브층들(221)에 해당할 수 있다.
제1하부공통층(2111), 하부기능층(2112), 제2하부공통층(2113), 및 전하생성층(2150) 각각의 제1부분은, 제1개구(123OP1)를 통해 제1화소전극(200A) 상에 배치될 수 있다. 전술한 제1부분과 분리된 제1하부공통층(2111), 하부기능층(2112), 제2하부공통층(2113), 및 전하생성층(2150) 각각의 제2부분은, 뱅크층(123) 상에, 예컨대 오버행부(123P) 상에 배치될 수 있다.
일 실시예에서, 제1하부공통층(2111), 하부기능층(2112), 제2하부공통층(2113), 및 전하생성층(2150)의 두께들의 총합(T)은, 오버행부(123P)의 수직거리(H) 보다 클 수 있다.
중간층(220)에 포함된 서브층들 중 나머지, 예컨대 제1상부공통층(2221), 상부기능층(2222), 및 제2상부공통층(2223)은 오버행부(123P)를 중심으로 분리되지 않고 연속적으로 형성될 수 있다. 도 3에 도시된 상부 서브층들(2200)은 앞서 도 2을 참조하여 설명한 중간층(220) 중 상대적으로 상부에 배치된 서브층들(222)에 해당할 수 있다.
도 3은 제1상부공통층(2221), 상부기능층(2222), 및 제2상부공통층(2223)이 연속적으로 형성된 것을 도시하나, 본 발명은 이에 한정되지 않는다. 일 실시예에서, 제1상부공통층(2221), 상부기능층(2222), 및 제2상부공통층(2223) 중에서 선택된 적어도 어느 하나는 전하생성층(2150)과 마찬가지로 오버행부(123P)를 중심으로 분리될 수 있다.
대향전극(230) 및 상부층(240)은 각각 오버행부(123P)를 중심으로 분리되지 않고 연속적으로 형성될 수 있다.
도 4는 도 3의 IV부분을 확대하여 나타낸 개략적 단면도이다.
도 4를 참조하면, 제1화소전극(200A)은 다층 구조를 가질 수 있다. 예컨대, 제1화소전극(200A)은 제1층(201), 제2층(202), 및 제3층(203)의 삼층 구조를 가질 수 있다. 제2층(202)의 물질은 제1층(201)의 물질 및 제3층(203)의 물질과 다를 수 있다.
일 실시예로, 제2층(202)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함할 수 있다. 제1층(201) 및 제3층(203)은 도전성 산화물을 포함할 수 있다. 도전성 산화물은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및/또는 알루미늄아연산화물(AZO; aluminum zinc oxide)를 포함할 수 있다. 일 실시예로, 제1화소전극(200A)의 제2층(202)은 은(Ag)을 포함하는 층이고, 제1층(201) 및 제3층(203)은 ITO를 포함하는 층일 수 있다.
제2층(202)의 측면의 경사각(β2)은 제1층(201)의 측면의 경사각(β1) 및 제3층(203)의 측면의 경사각(β3) 중에서 선택된 적어도 어느 하나와 상이할 수 있다. 예컨대, 제2층(202)의 측면이 제2층(202)의 바닥면에 대하여 이루는 경사각(β2)은, 제1층(201)의 측면이 제1층(201)의 바닥면에 대하여 이루는 경사각(β1) 및/또는 제3층(203)의 측면이 제3층(203)의 바닥면에 대하여 이루는 경사각(β3) 보다 클 수 있다.
앞서 도 3을 참조하여 설명한 제1화소전극(200A)의 측면(200S)은 도 4에 도시된 제1층(201)의 바닥면과 측면이 만나는 에지(예, 제4에지, E4)와 제3층(203)의 상면과 측면이 만나는 에지(예, 제3에지, E3)를 연결한 면에 해당할 수 있다.
제1보호층(125A)은 제1화소전극(200A) 상면 상에 위치하되, 앞서 도 2 및 도 3을 참조하여 설명한 바와 같이, 제1보호층(125A)의 제2측면(125S2)과 제1화소전극(200A) 상면이 만나는 지점인 제2에지(E2)는 제1거리(d1)를 가지고 전술한 제3에지(E3)로부터 이격될 수 있다.
도 4를 참조하여 설명한 제1화소전극(200A)의 구조는 다른 화소전극에도 동일하게 적용될 수 있다. 예컨대, 제2화소전극(200B)도 도 4를 참조하여 설명한 바와 같이 3층 구조를 가질 수 있다.
도 5a는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 개략적 단면도이며, 도 5b는 도 5a의 V부분을 확대하여 나타낸 개략적 단면도이다.
도 5a에 도시된 실시예에 따른 표시 장치(10)는 제1보호층(125A) 및 제2보호층(125B) 각각이 제1화소전극(200A) 및 제2화소전극(200B) 각각의 측면과 중첩한 채 제5절연층(117) 상면 상으로 연장된 것을 도시한다. 제1보호층(125A) 및 제2보호층(125B)의 구조 이외의 구조는 앞서 도 2 및 도 3을 참조하여 설명한 바와 동일하며, 따라서 반복 설명은 생략될 수 있고, 이하에서는 차이점을 중심으로 설명한다.
제1보호층(125A)은 제1화소전극(200A)의 가장자리 부분 상에 위치하되, 제1화소전극(200A)의 측면을 지나 제5절연층(117) 상면 상으로 연장될 수 있다. 따라서, 제1보호층(125A)은 제1화소전극(200A)의 측면 및 제5절연층(117) 상면과 직접 접촉할 수 있다. 마찬가지로, 제2보호층(125B)은 제2화소전극(200B)의 가장자리 부분 상에 위치하되, 제2화소전극(200B)의 측면을 지나 제5절연층(117) 상면 상으로 연장될 수 있다. 따라서, 제2보호층(125B)은 제2화소전극(200B)의 측면 및 제5절연층(117) 상면과 직접 접촉할 수 있다. 제1보호층(125A)과 제2보호층(125B)은 상호 이격될 수 있다.
도 5b를 참조하면, 제1보호층(125A)은 제1화소전극(200A)의 가장자리 부분에 해당하는 상면의 일부, 제1화소전극(200A)의 측면(200S), 및 제5절연층(117)의 상면과 연속적으로 중첩할 수 있다. 제1보호층(125A)은 제1화소전극(200A)의 가장자리 부분에 해당하는 상면의 일부, 제1화소전극(200A)의 측면(200S), 및 제5절연층(117)의 상면과 직접 접촉할 수 있다.
제1보호층(125A)의 외측면인 제2측면(125S2)은 제1화소전극(200A)의 측면(200S)과 이격될 수 있다. 제1보호층(125A)의 제2측면(125S2)과 제1보호층(125A)의 바닥면(또는 제5절연층(117)의 상면)이 만나는 지점(또는 제2에지, E2)은 제1화소전극(200A)의 측면(200S)으로부터 제2거리(d2)만큼 이격될 수 있다. 예컨대, 제1보호층(125A)의 제2측면(125S2)과 제1보호층(125A)의 바닥면(또는 제5절연층(117)의 상면)이 만나는 지점(또는 제2에지, E2)은 제1화소전극(200A)의 측면(200S)과 바닥면이 만나는 지점(예, 제4에지, E4)로부터 수평 방향(예, x 또는 y 방향)으로 제2거리(d2)만큼 이격될 수 있다.
제1보호층(125A)의 제2측면(125S2)과 제1보호층(125A)의 바닥면(또는 제5절연층(117)의 상면) 사이의 제1경사각(α)은, 약 45˚ ~ 약 60 ˚일 수 있다.
제1화소전극(200A)은 도 5b에 도시된 바와 같이 제1 내지 제3층(201, 202, 203)을 포함할 수 있으며, 그 구체적 물질은 앞서 도 4를 참조하여 설명한 바와 같을 수 있다. 도 5b에 도시된 바와 같이 제1보호층(125A)은 제1 내지 제3층(201, 202, 203) 각각의 측면과 직접 접촉할 수 있다. 도 5b를 참조하여 설명한 구조는 다른 보호층 및 화소전극에 대응할 수 있다.
도 6 내지 도 10은 본 발명의 일 실시예에 따른 표시 장치를 형성하는 공정을 개략적으로 도시한 개략적 단면도이다.
도 6을 참조하면, 기판(100) 상에 화소회로(PC)들을 형성한다. 기판(100), 화소회로(PC)의 구체적 구조, 버퍼층(111), 및 제1 내지 제5절연층(111,112, 113, 114, 116, 117)은 앞서 도 2를 참조하여 설명한 바와 같을 수 있다.
제5절연층(117) 상에 제1화소전극(200A) 및 제2화소전극(200B)을 형성할 수 있다. 제1화소전극(200A) 및 제2화소전극(200B)은 상호 이격되어 배치될 수 있 으며, 제1화소전극(200A) 및 제2화소전극(200B) 각각은 화소회로(PC)에 전기적으로 연결될 수 있다.
제1화소전극(200A) 및 제2화소전극(200B) 각각은 금속막, 및 금속막의 위와 아래에 각각 배치된 도전성 산화물막을 포함할 수 있다. 금속막은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함할 수 있다. 도전성 산화물막은 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐산화물(In2O3), 인듐갈륨산화물(IGO) 및/또는 알루미늄아연산화물(AZO)을 포함할 수 있다. 일 실시예로, 제1화소전극(200A) 및 제2화소전극(200B) 각각은 인듐주석산화물(ITO)층, 은(Ag)층, 및 인듐주석산화물(ITO)층이 적층된 3층 구조일 수 있다.
제1화소전극(200A) 및 제2화소전극(200B) 상에 예비보호층(1125)을 형성한다. 예비보호층(1125)은 금속산화물을 포함할 수 있다. 일 실시예로, 예비보호층(1125)은 아연산화물(ZnO)을 포함할 수 있다. 일 예로, 예비보호층(1125)은 아연산화물, 그리고 인듐산화물(InO), 갈륨산화물(GaO), 및 주석산화물(SnO) 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 예비보호층(1125)에 포함된 인듐산화물(InO), 갈륨산화물(GaO), 및 주석산화물(SnO) 중에서 선택된 적어도 어느 하나의 함량(at%)은, 예비보호층(1125)에 포함된 아연산화물의 함량(at%) 보다 작을 수 있다. 다르게 말하면, 예비보호층(1125)에 포함된 아연산화물의 함량(at%)은 다른 금속산화물의 함량 보다 클 수 있다.
예비보호층(1125) 상에 포토레지스트(PR)들을 형성한다. 포토레지스트(PR)들은 각각 제1화소전극(200A) 및 제2화소전극(200B)에 중첩할 수 있다. 일 실시예에서, 포토레지스트(PR)의 폭은 해당하는 포토레지스트(PR) 아래에 배치된 화소전극의 폭 보다 작을 수 있다.
포토레지스트(PR)와 중첩하지 않는 예비보호층(1125)의 일부를 제거할 수 있다. 예비보호층(1125)의 일부는 에칭(예컨대, 습식 에칭)을 통해 제거될 수 있다. 예비보호층(1125)의 일부가 제거되면서, 각 화소전극 상에는 보호층이 형성될 수 있다. 이와 관련하여, 도 7은 제1화소전극(200A) 상의 제1보호층(125A), 및 제2화소전극(200B) 상의 제2보호층(125B)이 형성된 것을 도시한다. 제1화소전극(200A)과 제1보호층(125A)의 제1적층 구조, 및 제2화소전극(200B)과 제2보호층(125B)의 제2적층 구조는 상호 이격될 수 있다. 제1보호층(125A)의 폭은 제1화소전극(200A)의 상면의 폭 보다 작고, 제2보호층(125B)의 폭은 제2화소전극(200B)의 상면의 폭 보다 작을 수 있다.
도 7의 일부 확대도와 같이, 제1보호층(125A)의 제2측면(125S2)과 바닥면이 만나는 제2에지(E2)는 제1화소전극(200A)의 상면과 측면(200S)이 만나는 제3에지(E3)로부터 수평 방향(예, x 또는 y방향)을 따라 제1거리(d1)만큼 이격될 수 있다.
제1보호층(125A)의 제2측면(125S2)의 제1경사각(α)과 제1화소전극(200A)의 측면(200S)의 제2경사각(β)은 서로 같거나 다를 수 있다. 제1보호층(125A)의 제2측면(125S2)이 제1보호층(125A)의 바닥면에 대하여 이루는 제1경사각(α), 및/또는 제1화소전극(200A)의 측면(200S)이 제1화소전극(200A)의 바닥면(또는 제5절연층(117)의 상면)에 대하여 이루는 제2경사각(β)은 약 45˚ ~ 약 60˚ 일 수 있다.
제1화소전극(200A)은 앞서 도 4를 참조하여 설명한 바와 같이 복수의 층, 예컨대 제1 내지 제3층(201, 202, 203, 도 4)을 포함할 수 있으며, 제1 내지 제3층(201, 202, 203, 도 4)에 대한 구체적 특징은 앞서 도 4를 참조하여 설명한 내용과 동일할 수 있다.
제2화소전극(200B)과 제2보호층(125B)의 제2적층 구조는 제1화소전극(200A)과 제1보호층(125A)의 제1적층 구조와 동일하며, 따라서 반복 설명은 생략될 수 있다.
도 8을 참조하면, 전술한 제1적층 구조와 제2적층 구조 각각의 측면을 커버하도록 뱅크층(123)을 형성할 수 있다. 뱅크층(123)은 제1적층 구조에 해당하는 제1보호층(125A)의 제2측면(125S2, 도 7) 및 제1화소전극(200A)의 측면(200S, 도 7)과 직접 접촉할 수 있다. 마찬가지로, 뱅크층(123)은 제2적층 구조에 해당하는 제2보호층(125B)의 제2측면 및 제2화소전극(200B)의 측면과 직접 접촉할 수 있다
뱅크층(123)은 화소전극과 중첩하는 개구를 가질 수 있다. 이와 관련하여 도 8에서, 뱅크층(123)은 제1화소전극(200A)과 중첩하는 제1개구(123OP1), 및 제2화소전극(200B)과 중첩하는 제2개구(123OP2)를 포함할 수 있다.
뱅크층(123)은 유기절연물, 예컨대 차광성 물질을 포함하는 유기 절연물을 포함할 수 있다. 일 실시예에서, 뱅크층(123)은 폴리이미드(PI)계 바인더, 및 적색, 녹색과 청색이 혼합된 피그먼트를 포함할 수 있다. 일 예로, 뱅크층(123)은 cardo계 바인더 수지 및 락탐계 블랙 피그먼트(lactam black pigment)와 블루 피그먼트의 혼합물을 포함할 수 있다. 일 예로, 뱅크층(123)은 카본블랙을 포함할 수 있다.
뱅크층(123)을 형성한 후, 뱅크층(123)의 개구를 통해 보호층의 일부를 제거할 수 있다. 제1개구(123OP1)를 통해 제1보호층(125A)의 일부를 제거하고, 제2개구(123OP2)를 통해 제2보호층(125B)의 일부를 제거할 수 있다. 제1보호층(125A)의 일부 및 제2보호층(125B)의 일부가 제거되면서, 제1보호층(125A) 및 제2보호층(125B) 각각은 평면 상에서 폐루프 형상(또는 액자 형상)을 가질 수 있다.
제1보호층(125A)의 일부 및 제2보호층(125B)의 일부는 에칭(예, 습식 에칭)을 통해 제거될 수 있다. 제거된 제1보호층(125A)의 일부의 면적은 제1개구(123OP1)의 면적 보다 클 수 있으며, 제거된 제2보호층(125B)의 일부의 면적은 제2개구(123OP2)의 면적 보다 클 수 있다. 다르게 말하면, 제1보호층(125A)은 제1개구(123OP1)와 중첩하는 부분 및 그 주변부분까지 제거될 수 있으며, 제2보호층(125B)은 제2개구(123OP2)와 중첩하는 부분 및 그 주변부분까지 제거될 수 있다. 따라서 뱅크층(123)은 도 9에 도시된 바와 같이 오버행부(123P)를 포함할 수 있다.
도 9를 참조하면, 오버행부(123P)는 제1화소전극(200A) 및 제2화소전극(200B) 각각의 가장자리 부분에 중첩할 수 있으며, 오버행부(123P)의 수평거리 및 수직거리에 대한 특징은 앞서 도 3을 참조하여 설명한 바와 같다.
도 10을 참조하면, 오버행부(123P)를 포함하는 뱅크층(123) 상에 중간층(220), 대향전극(230), 및 상부층(240)을 형성할 수 있다. 중간층(220), 대향전극(230), 및 상부층(240) 각각은 화학기상증착법을 통해 형성될 수 있다.
중간층(220)은 복수의 서브층들을 포함할 수 있다. 복수의 서브층들 중 일부 또는 전부는 오버행부(123P)를 중심으로 분리될 수 있다. 일 실시예에서, 도 10은 중간층(220)에 포함된 층들 중 일부 서브층들(221)이 오버행부(123P)를 중심으로 분리되고, 중간층(220)에 포함된 층들 중 나머지 서브층들(222)이 연속적으로 형성된 것을 도시한다. 중간층(220)의 구체적 구조는 앞서 도 3을 참조하여 설명한 바와 동일하며, 따라서 반복 설명은 생략될 수 있다..
대향전극(230) 및 상부층(240)은 오버행부(123P)를 중심으로 분리되지 않은 채 연속적으로 형성될 수 있다.
도 5 내지 도 10을 참조하여 설명한 실시예에 따르면, 도 6에 도시된 포토레지스트(PR)가 화소전극의 폭 보다 작게 형성되고 따라서 제1보호층(125A)이 제1화소전극(200A) 상에 위치하되 제1보호층(125A)의 측면의 제2에지(E2)가 제1화소전극(200A)의 측면의 제3에지(E3)로부터 제1거리(d1) 만큼 이격된 것을 도시하나, 본 발명은 이에 한정되지 않는다. 도 11a 내지 도 11d를 참조하여 후술할 공정과 같이 포토레지스트(PR)의 폭은 변경될 수 있다.
도 11a 내지 도 11d는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법의 공정을 나타낸 개략적 단면도이다. 도 11a 내지 도 11d는 제1화소전극(200A)과 제1화소전극(200A) 상의 제1보호층(125A)을 포함하는 제1적층 구조, 및 제2화소전극(200B)과 제2화소전극(200B) 상의 제2보호층(125B)을 포함하는 제2적층 구조를 형성하는 공정, 및 오버행부(123P)를 갖는 뱅크층(123)을 형성하는 공정을 나타낸 개략적 단면도이다.
도 11a를 참조하면, 상호 이격된 제1화소전극(200A) 및 제2화소전극(200B)을 형성하고, 예비보호층(1125)을 제1화소전극(200A) 및 제2화소전극(200B) 상에 형성할 수 있다.
예비보호층(1125)의 패터닝을 위해 예비보호층(1125) 상에 배치된 포토레지스트(PR)들 각각의 폭은 해당하는 포토레지스트(PR) 아래에 배치된 화소전극의 폭 보다 클 수 있다.
포토레지스트(PR)와 중첩하지 않는 예비보호층(1125)의 일부를 제거할 수 있다. 예비보호층(1125)의 일부가 제거되면서, 도 11b에 도시된 바와 같이 제1화소전극(200A) 및 제2화소전극(200B) 상에 각각 제1보호층(125A) 및 제2보호층(125B)이 형성될 수 있다.
도 11b를 참조하면, 제1보호층(125A)의 폭은 제1화소전극(200A)의 폭 보다 크고, 제2보호층(125B)의 폭은 제2화소전극(200B)의 폭 보다 클 수 있다. 제1보호층(125A)은 제1화소전극(200A)의 측면을 지나 제5절연층(117) 상으로 연장되고, 제2보호층(125B)은 제2화소전극(200B)의 측면을 지나 제5절연층(117) 상으로 연장될 수 있다.
도 11c를 참조하면, 제1화소전극(200A)과 제1보호층(125A)의 제1적층 구조, 및 제2화소전극(200B)과 제2보호층(125B)의 제2적층 구조 각각의 측면을 커버 하도록 뱅크층(123)을 형성할 수 있다. 뱅크층(123)은 제1화소전극(200A)과 중첩하는 제1개구(123OP1), 및 제2화소전극(200B)과 중첩하는 제2개구(123OP2)를 가질 수 있다.
뱅크층(123)의 제1개구(123OP1)를 통해 제1보호층(125A)의 일부를 제거하고, 제2개구(123OP2)를 통해 제2보호층(125B)의 일부를 제거할 수 있다. 제1보호층(125A)의 일부 및 제2보호층(125B)의 일부는 에칭(예, 습식 에칭)을 통해 제거될 수 있다. 제거된 제1보호층(125A)의 일부의 면적은 제1개구(123OP1)의 면적 보다 클 수 있으며, 제거된 제2보호층(125B)의 일부의 면적은 제2개구(123OP2)의 면적 보다 클 수 있다. 다르게 말하면, 제1보호층(125A)은 제1개구(123OP1)와 중첩하는 부분 및 그 주변부분까지 제거될 수 있으며, 제2보호층(125B)은 제2개구(123OP2)와 중첩하는 부분 및 그 주변부분까지 제거될 수 있다. 따라서, 뱅크층(123)은 도 11d에 도시된 바와 같이 오버행부(123P)를 포함할 수 있다.
도 11d와 같이 오버행부(123P)를 갖는 뱅크층(123)을 형성한 후, 순차적으로 중간층, 대향전극 및 상부층을 형성할 수 있으며, 이에 따른 구조는 도 5a 및 도 5b를 참조하여 설명한 바와 같다.
도 6 내지 도 10, 및 도 11a 내지 도 11d를 참조하여 설명한 실시예들에 따르면, 제1 및 제2화소전극(200A, 200B)을 형성하고, 제1 및 제2보호층(125A, 125B)을 형성한 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 도 12a 내지 도 12d를 참조하여 후술하는 바와 같이 제1 및 제2보호층(125A, 125B)을 패터닝하고, 제1 및 제2화소전극(200A, 200B)을 형성할 수 있다.
도 12a 내지 도 12d는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법의 공정을 나타낸다. 예컨대, 도 12a 내지 도 12d는 보호층 및 화소전극을 형성하는 공정을 나타낸 개략적 단면도이다.
도 12a를 참조하면, 기판(100) 상에 화소회로(PC)들을 형성하고, 제5절연층(117) 상에 전극층(1200)을 형성할 수 있다. 도 12a에 도시되지 않았으나, 전극층(1200)은 화소회로(PC)의 트랜지스터와 전기적으로 연결될 수 있다.
전극층(1200)은 층들을 포함할 수 있다. 예컨대, 전극층(1200)은 금속막, 및 금속막의 위와 아래에 각각 배치된 도전성 산화물막을 포함할 수 있다. 금속막은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함할 수 있다. 도전성 산화물막은 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐산화물(In2O3), 인듐갈륨산화물(IGO) 및/또는 알루미늄아연산화물(AZO)을 포함할 수 있다. 일 실시예로, 전극층(1200)은 인듐주석산화물(ITO)층, 은(Ag)층, 및 인듐주석산화물(ITO)층이 적층된 3층 구조일 수 있다.
전극층(1200) 상에 예비보호층(1125)을 형성한다. 예비보호층(1125)은 앞서 설명한 금속산화물을 포함할 수 있다. 예비보호층(1125) 상에 제1포토레지스트(PR1)들을 상호 이격되도록 배치할 수 있으며, 제1포토레지스트(PR1)들 각각을 이용하여 예비보호층(1125)을 에칭할 수 있다. 예비보호층(1125)의 에칭을 통해 전극층(1200) 상에는 도 12b에 도시된 바와 같이 상호 이격된 제1보호층(125A) 및 제2보호층(125B)이 형성될 수 있다.
도 12c를 참조하면, 제1보호층(125A) 및 제2보호층(125B) 각각을 커버하도록 제2포토레지스트(PR2)들을 형성할 수 있다. 제2포토레지스트(PR2)들은 상호 이격될 수 있다. 제2포토레지스트(PR2)들 각각의 폭은 제1보호층(125A) 및 제2보호층(125B) 각각의 폭 보다 클 수 있다. 따라서, 제1보호층(125A) 및 제2보호층(125B) 각각의 상면 및 측면은 모두 제2포토레지스트(PR2)와 접촉 및 커버될 수 있다.
제2포토레지스트(PR2)와 중첩하지 않는 전극층(1200)의 일부를 제거함으로써, 도 12d에 도시된 바와 같이 제1화소전극(200A) 및 제2화소전극(200B)을 형성할 수 있다. 제1화소전극(200A)의 폭은 제1보호층(125A)의 폭 보다 클 수 있으며, 제2화소전극(200B)의 폭은 제2보호층(125B)의 폭 보다 클 수 있다. 도 12d에 도시된 제1화소전극(200A)과 제1보호층(125A), 그리고 제2화소전극(200B)과 제2보호층(125B)의 구조는 앞서 도 7을 참조하여 설명한 바와 같다.
오버행부를 갖는 뱅크층을 형성하고, 중간층, 대향전극, 및 상부층을 형성하는 공정은 앞서 도 8 내지 도 10을 참조하여 설명한 바와 같으며, 따라서 반복 설명은 생략될 수 있다..
전술한 본 발명의 실시예들에 따르면, 포토레지스트(PR)를 이용하여 화소전극과 보호층을 함께 형성하고, 뱅크층(123)을 마스크로 하여 보호층을 에칭함으로써 에칭 공정에서 화소전극에 포함된 물질, 예컨대 은(Ag)이 용출되어 표시 장치(10)를 오염시키는 것을 방지할 수 있다. 또한, 전술한 공정을 통해 형성된 중간층(220)에 포함된 전하생성층이 오버행부(123P)를 중심으로 분리됨으로써, 전하생성층을 통한 전류의 누설 문제를 방지할 수 있다. 전하생성층과 달리 대향전극(230)은 분리되지 않고 연속적으로 형성됨으로써, 대향전극(230) 자체의 저항에 의한 전압강하를 방지할 수 있다.
도 13은 본 발명의 일 실시예에 따른 표시 장치(10)의 일부를 나타낸 개략적 단면도이다.
도 13을 참조하면, 표시 장치(10)는 기판(100), 기판(100) 상에 배치된 화소회로(PC)들 및 화소회로(PC)들 각각에 전기적으로 연결된 발광다이오드들을 포함할 수 있다. 이와 관련하여, 도 13은 두 개의 발광다이오드들, 예컨대 제1 및 제2 발광다이오드(LED1, LED2)를 도시한다.
기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 일 실시예로서 기판(100)은 고분자 수지를 포함하는 베이스층과 실리콘산화물이나 실리콘질화물과 같은 무기절연물을 포함하는 배리어층의 교번 적층 구조를 가질 수 있다. 고분자 수지는, 폴리에테르술폰, 폴리아릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리이미드, 폴리카보네이트, 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트 등과 같은 고분자 수지를 포함할 수 있다.
화소회로(PC)는 트랜지스터 및 커패시터를 포함할 수 있으며, 이와 관련하여 도 13은 제1트랜지스터(T1), 제1커패시터(C1), 및 제2커패시터(C2)를 도시한다. 화소회로(PC)는 전술한 트랜지스터 또는 커패시터을 구성하는 도전층들 및 반도체층을 포함할 수 있다.
제1도전층(CL1)은 기판(100) 상에 배치될 수 있다. 제1도전층(CL1)은 금속과 같은 도전성 소재를 포함할 수 있다. 예컨대, 제1도전층(CL1)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
버퍼층(111)은 제1도전층(CL1) 상에 배치될 수 있다. 버퍼층(111)은 산화규소, 질화규소, 산질화규소와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제2도전층(CL2)은 버퍼층(111) 상에 배치되며, 제1도전층(CL1)과 중첩할 수 있다. 일 실시예로, 제1도전층(CL1)은 제2커패시터(C2)의 제1전극(C21)을 포함할 수 있고, 제2도전층(CL2)은 제2커패시터(C2)의 제2전극(C22)을 포함할 수 있다. 제2도전층(CL2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제1절연층(112)은 제2도전층(CL2) 상에 배치될 수 있다. 제1절연층(112)은 산화규소, 질화규소, 산질화규소와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
반도체층(ACT1)은 제1절연층(112) 상에 배치될 수 있다. 반도체층(ACT1)은 채널영역(CH1), 전술한 채널영역(CH1) 양측에 배치된 소스영역(S1)과 드레인영역(D1)을 포함할 수 있다. 반도체층(ACT1)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti), 알루미늄(Al), 세슘(Cs), 세륨(Ce) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 예를 들어, 반도체층(ACT1)은 ITZO(InSnZnO) 반도체층, IGZO(InGaZnO) 반도체층 등일 수 있다. 반도체층(ACT1)의 적어도 일부에는 플라즈마 처리 등에 의한 도체화(또는, 도전화) 과정이 진행될 수 있다.
제3도전층(CL3)은 제2절연층(113)을 사이에 두고 반도체층(ACT1) 상에 배치될 수 있다. 제3도전층(CL3)의 일부는 채널영역(CH1)에 중첩하는 제1-1게이트전극(G11)을 포함하고, 제2도전층(CL2)의 일부는 채널영역(CH1)에 중첩하는 제1-2게이트전극(G12)을 포함할 수 있다. 제1-1게이트전극(G11) 및 제1-2게이트전극(G12)은 채널영역(CH1)을 사이에 두고 서로 중첩할 수 있다. 제2절연층(113)은 산화규소, 질화규소, 산질화규소와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제3절연층(114)은 제3도전층(CL3) 상에 배치될 수 있다. 제3절연층(114)은 산화규소, 질화규소, 산질화규소와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제3도전층(CL3)은 제1커패시터(C1)의 제1전극(C11)을 포함하고, 제3절연층(114) 상의 제4도전층(CL4)은 제1커패시터(C1)의 제2전극(C12)을 포함할 수 있다. 제3도전층(CL3) 및 제4도전층(CL4)은 각각 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
데이터선(DL)은 제3절연층(114) 상에 배치될 수 있다. 데이터선(DL)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제4절연층(116)은 데이터선(DL) 상에 배치될 수 있다. 제4절연층(116)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등과 같은 유기 절연물을 포함할 수 있다.
구동전압선(PL)은 제4절연층(116) 상에 배치될 수 있으며, 제5절연층(117)으로 커버될 수 있다. 구동전압선(PL)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다. 제5절연층(117)은 유기절연물을 포함할 수 있다.
발광다이오드는 화소전극과 대향전극, 그리고 이들 사이에 개재되는 중간층을 포함할 수 있다. 예컨대, 제1발광다이오드(LED1)는 제1화소전극(200A), 중간층(220), 및 대향전극(230)의 적층 구조를 가질 수 있고, 제2발광다이오드(LED2)는 제2화소전극(200B), 중간층(220), 및 대향전극(230)의 적층 구조를 가질 수 있다.
제1화소전극(200A) 및 제2화소전극(200B) 각각은 제5절연층(117) 상에 상호 이격되어 배치될 수 있다. 제1화소전극(200A) 및 제2화소전극(200B)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 일 실시예에서, 제1화소전극(200A) 및 제2화소전극(200B) 각각은 전술한 반사막의 위 및/또는 아래에 도전성 산화물층을 더 포함할 수 있다.
뱅크층(123)은 제1화소전극(200A) 및 제2화소전극(200B) 상에 배치될 수 있다. 뱅크층(123)은 제1화소전극(200A) 및 제2화소전극(200B) 각각에 중첩하는 제1개구(123OP1) 및 제2개구(123OP2)를 포함할 수 있다. 뱅크층(123)은 유기 절연물을 포함할 수 있다. 예컨대, 뱅크층(123)은 차광성 물질을 포함하는 유기 절연물을 포함할 수 있다. 일 실시예에서, 뱅크층(123)은 폴리이미드(PI)계 바인더, 및 적색, 녹색과 청색이 혼합된 피그먼트를 포함할 수 있다. 일 예로, 뱅크층(123)은 cardo계 바인더 수지 및 락탐계 블랙 피그먼트(lactam black pigment)와 블루 피그먼트의 혼합물을 포함할 수 있다. 일 예로, 뱅크층(123)은 카본블랙을 포함할 수 있다. 뱅크층(123)은 표시 장치(10)의 콘트라스트를 향상시킬 수 있다.
뱅크층(123)은 제1화소전극(200A) 및 제2화소전극(200B) 각각의 상면 위에 배치된 오버행부(123P)를 포함할 수 있다. 각각의 오버행부(123P)는 제1화소전극(200A) 및 제2화소전극(200B) 각각의 가장자리 부분(outer portion)에 중첩할 수 있다. 다르게 말하면, 제1화소전극(200A)의 내측부분(inner portion)은 제1개구(123OP1)에 중첩하고, 제1화소전극(200A)의 가장자리 부분은 오버행부(123P)와 중첩할 수 있다. 제1화소전극(200A)에 중첩하는 오버행부(123P)는 제1화소전극(200A)의 상면에 수직한 방향(예, z방향)을 따라 제1화소전극(200A)의 상면으로부터 이격될 수 있다. 제2화소전극(200B)의 내측부분(inner portion)은 제2개구(123OP2)에 중첩하고, 제2화소전극(200B)의 가장자리 부분은 오버행부(123P)와 중첩할 수 있다. 제2화소전극(200B)에 중첩하는 오버행부(123P)는 제2화소전극(200B)의 상면에 수직한 방향(예, z방향)을 따라 제2화소전극(200B)의 상면으로부터 이격될 수 있다.
제1보호층(125A) 및 제2보호층(125B)은 각각 제1화소전극(200A) 및 제2화소전극(200B) 상에 배치될 수 있다. 제1보호층(125A) 및 제2보호층(125B) 각각은 제1화소전극(200A) 및 제2화소전극(200B) 각각의 가장자리 부분 상에 배치될 수 있으며, 평면 상에서 폐루프 형상(또는 액자(frame) 형상)을 가질 수 있다.
제1보호층(125A)은 제1화소전극(200A) 및 제1화소전극(200A)에 중첩하는 오버행부(123P) 사이에 배치되고, 제2보호층(125B)은 제2화소전극(200B) 및 제2화소전극(200B)에 중첩하는 오버행부(123P) 사이에 배치될 수 있다.
제1보호층(125A) 및 제2보호층(125B)은 금속산화물을 포함할 수 있다. 제1보호층(125A) 및 제2보호층(125B) 각각은 아연산화물(ZnO)을 포함할 수 있다. 일 예로, 제1보호층(125A) 및 제2보호층(125B) 각각은 전술한 아연산화물, 그리고 인듐산화물(InO), 갈륨산화물(GaO), 및 주석산화물(SnO) 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 제1보호층(125A) 및 제2보호층(125B) 각각에 포함된 인듐산화물(InO), 갈륨산화물(GaO), 및 주석산화물(SnO) 중에서 선택된 적어도 어느 하나의 함량(at%)은, 아연산화물의 함량(at%) 보다 작을 수 있다.
제1화소전극(200A) 상에 배치된 뱅크층(123)의 오버행부(123P)는 수평방향(예, x 또는 y방향)으로 제1보호층(125A)을 지나 제1화소전극(200A)의 내측부분을 향해 더 연장될 수 있다. 오버행부(123P) 아래에는 보이드(또는 갭, 공간)가 위치할 수 있다. 마찬가지로, 제2화소전극(200B) 상에 배치된 뱅크층(123)의 오버행부(123P)는 수평방향(예, x 또는 y방향)으로 제2보호층(125B)을 지나 제2화소전극(200B)의 내측부분을 향해 더 연장될 수 있으며, 제2화소전극(200B), 오버행부(123P) 아래에는 보이드(또는 갭, 공간)가 위치할 수 있다.
중간층(220)은 복수의 서브층들을 포함할 수 있다. 복수의 서브층들 중 일부 또는 전부는 오버행부(123P)를 중심으로 분리될 수 있다. 일 실시예에서, 도 13은 중간층(220)에 포함된 서브층들 중 상대적으로 하측에 배치된 서브층들(221)이 오버행부(123P)를 중심으로 분리되고, 상대적으로 상측에 배치된 서브층들(222)이 오버행부(123P) 주변에서 분리되지 않은 채 연속적으로 연장된 것을 도시한다. 하측에 배치된 서브층들(221)은 오버행부(123P)를 중심으로 분리된 제1부분 및 제2부분을 포함할 수 있으며, 제1부분 및 제2부분 중 어느 하나는 제1 또는 제2화소전극(200A, 200B)의 상면 상에 배치되고 다른 하나는 오버행부(123P) 상에 배치될 수 있다.
대향전극(230)은 중간층(220) 상에 배치될 수 있다. 대향전극(230)은 오버행부(123P) 주변에서 분리되지 않고 연속적으로 형성될 수 있다. 다르게 말하면, 대향전극(230)은 복수의 발광다이오드, 예컨대 제1 및 제2발광다이오드(LED1, LED2)에서 공유될 수 있다. 대향전극(230)은 복수의 화소전극, 예컨대 제1 및 제2화소전극(200A, 200B)에 중첩할 수 있다.
대향전극(230)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 일 예로, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
상부층(240)은 대향전극(230)과 유사하게 연속적으로 형성될 수 있다. 상부층(240)은 발광다이오드들, 예컨대 제1 및 제2발광다이오드(LED1, LED2)에 중첩할 수 있다. 상부층(240)은 LiF층 및/또는 캡핑층을 포함할 수 있으며, 캡핑층은 유기물을 포함한 유기 캡핑층, 무기물을 포함한 무기 캡핑층, 또는 유기물 및 무기물을 포함한 유-무기 복합 캡핑층일 수 있다. 캡핑층은 카보시클릭 화합물, 헤테로시클릭 화합물, 아민 그룹-함유 화합물, 포르핀 유도체 (porphine derivatives), 프탈로시아닌 유도체 (phthalocyanine derivatives), 나프탈로시아닌 유도체 (naphthalocyanine derivatives), 알칼리 금속 착체, 알칼리 토금속 착체, 또는 이의 임의의 조합을 포함할 수 있다. 상기 카보시클릭 화합물, 헤테로시클릭 화합물 및 아민 그룹-함유 화합물은, 선택적으로, O, N, S, Se, Si, F, Cl, Br, I, 또는 이의 임의의 조합을 포함한 치환기로 치환될 수 있다.
도 13에 도시되지 않았으나, 발광다이오드들, 예컨대 제1 및 제2발광다이오드(LED1, LED2)는 봉지층으로 보호될 수 있다. 봉지층은 무기절연물을 포함하는 적어도 하나의 무기봉지층 및 유기절연물을 포함하는 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 봉지층은 제1무기봉지층, 제2무기봉지층, 및 제1무기봉지층과 제2무기봉지층 사이의 유기봉지층을 포함할 수 있다.
도 14는 도 13의 XIV부분을 확대하여 나타낸 개략적 단면도이다. 도 14가 제1화소전극(200A)과 제1화소전극(200A) 위의 구조를 도시하고 있으나, 도 14를 참조하여 설명한 구조는 다른 화소전극과 그 위의 구조, 예컨대 제2화소전극(200B)과 제2화소전극(200B) 위의 구조에도 동일하게 적용될 수 있다.
도 14를 참조하면, 절연층, 예컨대 제5절연층(117) 상에 제1화소전극(200A)이 배치될 수 있으며, 제1화소전극(200A)의 가장자리 부분 상에 제1보호층(125A)이 배치될 수 있다.
뱅크층(123)의 오버행부(123P)는 제1화소전극(200A)의 단부, 예컨대 가장자리 부분과 중첩하도록 위치할 수 있다. 오버행부(123P)와 제1화소전극(200A) 사이에는 제1보호층(125A)이 배치되며, 오버행부(123P)는 제1보호층(125A)을 지나 수평 방향(예, x 또는 y방향)으로 연장될 수 있으며, 제1화소전극(200A)과 오버행부(123P) 사이에는 보이드(VD, 또는 갭, 공간)이 위치할 수 있다.
오버행부(123P)의 수평길이(L)는 오버행부(123P)의 수직거리(H) 보다 클 수 있다. 여기서, 오버행부(123P)의 수평길이(L)는 제1보호층(125A)의 내측면인 제1측면(125S1)과 제1보호층(125A)의 바닥면이 만나는 지점(이하, 제1에지, E1)으로부터 오버행부(123P)의 에지까지 수평 방향(예, x 또는 y방향)의 길이를 나타낸다. 오버행부(123P)의 수직거리(H)는 제1화소전극(200A)의 상면으로부터 오버행부(123P)의 바닥면까지 수직 방향(예, z방향)의 길이를 나타낸다.
일 실시예에서, 오버행부(123P)의 수평길이(L)는 약 100 nm ~900 nm의 범위일 수 있고, 제1화소전극(200A)의 상면으로부터 오버행부(123P)까지의 수직거리(H)는 약 10 nm ~900 nm의 범위일 수 있다. 일 실시예에서, 오버행부(123P)까지의 수직거리(H)는 약 10 nm ~90 nm의 범위일 수 있다. 일 실시예에서, 오버행부(123P)의 수평길이(L)는 수직거리(H)의 약 2배 ~ 10배일 수 있다 (2H ≤ L ≤ 10H). 일 실시예로, 오버행부(123P)의 수평길이(L)는 약 500 nm 이고 수직거리(H)는 약 50nm 일 수 있다.
제1보호층(125A)은 내측을 향하는 제1측면(125S1) 및 제1측면(125S1)의 반대편인 제2측면(125S2)을 포함할 수 있다. 제1보호층(125A)의 제2측면(125S2)은 제1화소전극(200A)의 측면(200S)과 만날 수 있다. 다르게 말하면, 제1보호층(125A)의 제2측면(125S2) 및 제1화소전극(200A)의 측면(200S)은 연속적일 수 있다. 제1보호층(125A)의 제2측면(125S2)과 바닥면이 만나는 제2에지(E2)는 제1화소전극(200A)의 측면(200S)과 상면이 만나는 에지와 동일할 수 있다. 다르게 말하면, 제1보호층(125A)의 제2측면(125S2)과 제1화소전극(200A)의 측면(200S)은 제2에지(E2)에서 서로 만날 수 있다.
제1보호층(125A)의 제2측면(125S2)은 제2에지(E2)의 일측에 위치할 수 있고, 제1화소전극(200A)의 측면(200S)은 제2에지(E2)의 타측에 위치할 수 있다. 도 14에 도시된 바와 같은 단면도에서, 제2에지(E2)를 중심으로 제1보호층(125A)의 제2측면(125S2)과 제1화소전극(200A)의 측면(200S)은 서로 다른 방향으로 연장될 수 있다. 제1보호층(125A)의 제2측면(125S2)과 제1화소전극(200A)의 측면(200S) 사이의 열각(minor angle, θ)은 90 ˚ 보다 크고 180˚ 보다 작을 수 있다 (90˚ < θ < 180 ˚).
제1보호층(125A)의 제2측면(125S2)의 제1경사각(α)과 제1화소전극(200A)의 측면(200S)의 제2경사각(β)은 서로 다를 수 있다. 제1보호층(125A)의 제2측면(125S2)이 제1보호층(125A)의 바닥면에 대하여 이루는 제1경사각(α)은, 제1화소전극(200A)의 측면(200S)이 제1화소전극(200A)의 바닥면에 대하여 이루는 제2경사각(β) 보다 클 수 있다. 일 실시예로, 제1경사각(α)은 약 45˚ ~ 약 60˚ 일 수 있고, 제2경사각(β)은 제1경사각(α) 보다 작은 값을 가질 수 있다.
중간층(220)은 전하생성층(2150, Charge Generation Layer), 전하생성층(2150) 아래의 하부 서브층들(2100), 및 전하생성층(2150) 위의 상부 서브층들(2200)을 포함하는 탠덤(tandem) 구조일 수 있다.
하부 서브층들(2100)은 제1하부공통층(2111), 하부기능층(2112), 및 제2하부공통층(2113)을 포함할 수 있다.
제1하부공통층(2111)은 정공 수송층(HTL: Hole Transport Layer)을 포함하거나, 정공 수송층 및 정공 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2하부공통층(2113)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
하부기능층(2112)은 발광층을 포함하거나, 발광층 및 보조층을 포함하는 다층 구조일 수 있다. 발광층은 소정의 색의 빛(예, 적색, 녹색, 또는 청색)을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 보조층은 발광층에서 방출되는 빛의 광학적 공진 거리를 보상하여 소자 효율을 증가시키는 역할을 할 수 있다. 보조층은 공진 보조 물질, 예컨대 정공 수송층과 동일한 물질을 포함할 수 있다. 하부기능층(2112)의 두께는, 제1하부공통층(2111)의 두께 및/또는 제2하부공통층(2113)의 두께 보다 클 수 있다. 일 실시예에서, 제1하부공통층(2111)의 두께는 제2하부공통층(2113)의 두께 보다 클 수 있다.
제1하부공통층(2111) 및 제2하부공통층(2113)은 도 13을 참조하여 설명한 대향전극(230)과 마찬가지로 다른 발광다이오드들에서 공유될 수 있는데 반해, 하부기능층(2112)은 해당하는 발광다이오드에 따라 개별적으로 형성될 수 있다. 다르게 말해, 각 발광다이오드의 하부기능층(2112)은 인접한 다른 발광다이오드의 하부기능층과 분리 및 이격될 수 있다.
일 실시예에서, 제1하부공통층(2111) 및/또는 제2하부공통층(2113)은 표시영역(DA)의 전체 면적과 실질적으로 동일한 개구를 갖는 마스크를 이용하여 형성될 수 있다. 이 경우 하부기능층(2112)의 단부 주변에서 제2하부공통층(2113)은 제1하부공통층(2111)과 직접 접촉할 수 있다. 제2하부공통층(2113)과 제1하부공통층(2111)의 접촉영역은 뱅크층(123)의 상면 상에 위치할 수 있다. 일 실시예에서, 제2하부공통층(2113)에 포함된 하나의 층 또는 적어도 어느 하나의 층은, 하부기능층(2112)과 마찬가지로 발광다이오드들에 각각 대응하는 개구들을 갖는 마스크를 이용하여 형성될 수 있다.
상부 서브층들(2200)은 제1상부공통층(2221), 상부기능층(2222), 및 제2상부공통층(2223)을 포함할 수 있다.
제1상부공통층(2221)은 정공 수송층(HTL: Hole Transport Layer)을 포함하거나, 정공 수송층 및 정공 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2상부공통층(2223)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
상부기능층(2222)은 발광층을 포함하거나, 발광층 및 보조층을 포함하는 다층 구조일 수 있다. 발광층은 소정의 색의 빛(예, 적색, 녹색, 또는 청색)을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 보조층은 발광층에서 방출되는 빛의 광학적 공진 거리를 보상하여 소자 효율을 증가시키는 역할을 할 수 있다. 보조층은 공진 보조 물질, 예컨대 정공 수송층과 동일한 물질을 포함할 수 있다. 상부기능층(2222)의 발광층은 하부기능층(2112)의 발광층과 동일한 색상의 빛을 방출할 수 있으며, 하부기능층(2112)의 발광층과 동일한 물질을 포함할 수 있다. 일 실시예에서, 상부기능층(2222)의 두께는, 제1상부공통층(2221)의 두께 및/또는 제2상부공통층(2223)의 두께 보다 클 수 있다. 일 실시예에서, 상부기능층(2222)의 두께는, 제1상부공통층(2221)의 두께 보다 작고, 제2상부공통층(2223)의 두께 보다 클 수 있다. 제2상부공통층(2223)의 두께는 제1상부공통층(2221)의 두께 보다 작을 수 있다. 일 실시예에서, 제1상부공통층(2221)의 두께는 제1하부공통층(2111)의 두께 보다 클 수 있다. 제2상부공통층(2223)의 두께는 제2하부공통층(2113)의 두께 보다 클 수 있다.
상부기능층(2222)은 해당하는 발광다이오드에 따라 개별적으로 형성될 수 있다. 다르게 말해, 각 발광다이오드의 상부기능층(2222)은 인접한 다른 발광다이오드의 상부기능층과 분리 및 이격될 수 있다.
일 실시예에서, 제1상부공통층(2221) 및 제2상부공통층(2223)은 표시영역(DA)의 전체 면적과 실질적으로 동일한 개구를 갖는 마스크를 이용하여 형성될 수 있다. 이 경우, 상부기능층(2222)의 단부 주변에서 제2상부공통층(2223)은 제1상부공통층(2221)과 직접 접촉할 수 있다. 제2상부공통층(2223)과 제1상부공통층(2221)의 접촉영역은 뱅크층(123)의 상면 상에 위치할 수 있다. 일 실시예에서, 제1상부공통층(2221)에 포함된 하나의 층 또는 적어도 어느 하나의 층은 발광다이오드에 따라 개별적으로 형성될 수 있다.
전하생성층(2150)은 제2하부공통층(2113) 및 제1상부공통층(2221) 사이에 배치될 수 있다. 전하생성층(2150)은 호스트(Host) 및 도판트(Dopant)를 포함할 수 있다.
일 실시예에서, 전하생성층(2150)은 N형 서브-전하생성층(nCGL) 및 P형 서브-전하생성층(pCGL)을 포함하는 이중층 구조일 수 있다. N형 서브-전하생성층 및 P형 서브-전하생성층은, 발광층들을 구비하는 탠덤(tandem)형 발광다이오드의 발광 효율을 더욱 증가시킬 수 있다.
N형 서브-전하생성층은 N형 도펀트 물질 및 N형 호스트 물질을 포함할 수 있다. N형 도펀트 물질은 주기율표 상의 제1 족 및 제2 족의 금속, 전자를 주입할 수 있는 유기물, 또는 이들의 혼합물일 수 있다. 예컨대, N형 도펀트 물질은 알칼리 금속 및 알칼리 토금속 중 어느 하나일 수 있다. 예를 들어, N형 서브-전하생성층은 리튬(Li), 나트륨(Na), 칼륨(K), 또는 세슘(Cs)과 같은 알칼리 금속, 또는 마그네슘(Mg), 스트론튬(Sr), 바륨(Ba), 또는 라듐(Ra)과 같은 알칼리 토금속으로 도핑된 유기층으로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. N형 호스트 물질은, 전자를 전달할 수 있는 물질, 예컨대, Alq3(tris(8-hydroxyquinolino)aluminum), Liq(8-hydroxyquinolinolato-lithium), PBD(2-(4-biphenylyl)-5-(4-tert-butylphenyl)-1,3,4oxadiazole), TAZ(3-(4-biphenyl)4-phenyl-5-tert-butylphenyl-1,2,4-triazole), spiro-PBD, 및 BAlq(bis(2-methyl-8-quinolinolate)-4-(phenylphenolato)aluminium), SAlq, TPBi(2,2',2-(1,3,5-benzinetriyl)-tris(1-phenyl-1-H-benzimidazole), 옥사디아졸(oxadiazole), 트리아졸(triazole), 페난트롤린(phenanthroline), 벤족사졸(benzoxazole) 또는 벤즈티아졸(benzthiazole)중 어느 하나 이상으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
P형 서브-전하생성층은 P형 도펀트 물질 및 P형 호스트 물질을 포함할 수 있다. P형 도펀트 물질은 금속 산화물, 테트라플루오로-테트라시아노퀴노디메탄(F4-TCNQ), HAT-CN(Hexaazatriphenylene-hexacarbonitrile), 헥사아자트리페닐렌 등과 같은 유기물 또는 V2O5, MoOx, WO3 등과 같은 금속 물질로 이루어질 수 있으나, 이에 제한되지 않는다. P형 호스트 물질은, 정공을 전달할 수 있는 물질, 예컨대, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)(N,N'-bis(naphthalene-1-yl)-N,N'-bis(phenyl)-2,2'-dimethylbenzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine) 및 MTDATA(4,4',4-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine) 중 어느 하나 이상을 포함하는 물질로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
중간층(220)에 포함된 서브층들 중 일부, 예컨대 전하생성층(2150) 및 전하생성층(2150) 아래의 하부 서브층들(2100)은 오버행부(123P)를 중심으로 분리된 부분들을 포함할 수 있다. 전하생성층(2150) 및 하부 서브층들(2100)은 앞서 도 13을 참조하여 설명한 중간층(220) 중 상대적으로 하부에 배치된 서브층들(221)에 해당할 수 있다.
제1하부공통층(2111), 하부기능층(2112), 제2하부공통층(2113), 및 전하생성층(2150) 각각의 제1부분은, 제1개구(123OP1)를 통해 제1화소전극(200A) 상에 배치될 수 있다. 전술한 제1부분과 분리된 제1하부공통층(2111), 하부기능층(2112), 제2하부공통층(2113), 및 전하생성층(2150) 각각의 제2부분은, 뱅크층(123) 상에, 예컨대 오버행부(123P) 상에 배치될 수 있다.
일 실시예에서, 제1하부공통층(2111), 하부기능층(2112), 제2하부공통층(2113), 및 전하생성층(2150)의 두께들의 총합(T)은, 오버행부(123P)의 수직거리(H) 보다 클 수 있다.
중간층(220)에 포함된 서브층들 중 나머지, 예컨대 제1상부공통층(2221), 상부기능층(2222), 및 제2상부공통층(2223)은 오버행부(123P)를 중심으로 분리되지 않고 연속적으로 형성될 수 있다. 도 14에 도시된 상부 서브층들(2200)은 앞서 도 13을 참조하여 설명한 중간층(220) 중 상대적으로 상부에 배치된 서브층들(222)에 해당할 수 있다.
도 14는 제1상부공통층(2221), 상부기능층(2222), 및 제2상부공통층(2223)이 연속적으로 형성된 것을 도시하나, 본 발명은 이에 한정되지 않는다. 일 실시예에서, 제1상부공통층(2221), 상부기능층(2222), 및 제2상부공통층(2223) 중에서 선택된 적어도 어느 하나는 전하생성층(2150)과 마찬가지로 오버행부(123P)를 중심으로 분리될 수 있다.
대향전극(230) 및 상부층(240)은 각각 오버행부(123P)를 중심으로 분리되지 않고 연속적으로 형성될 수 있다.
도 15는 도 14의 XV부분을 확대하여 나타낸 개략적 단면도이다.
도 15를 참조하면, 제1화소전극(200A)은 다층 구조를 가질 수 있다. 예컨대, 제1화소전극(200A)은 제1층(201), 제2층(202), 및 제3층(203)의 삼층 구조를 가질 수 있다. 제2층(202)의 물질은 제1층(201)의 물질 및 제3층(203)의 물질과 다를 수 있다.
일 실시예로, 제2층(202)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함할 수 있다. 제1층(201) 및 제3층(203)은 도전성 산화물을 포함할 수 있다. 도전성 산화물은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및/또는 알루미늄아연산화물(AZO; aluminum zinc oxide)를 포함할 수 있다. 일 실시예로, 제1화소전극(200A)의 제2층(202)은 은(Ag)을 포함하는 층이고, 제1층(201) 및 제3층(203)은 ITO를 포함하는 층일 수 있다.
제2층(202)의 측면의 경사각(β2)은 제1층(201)의 측면의 경사각(β1) 및 제3층(203)의 측면의 경사각(β3) 중에서 선택된 적어도 어느 하나와 상이할 수 있다. 예컨대, 제2층(202)의 측면이 제2층(202)의 바닥면에 대하여 이루는 경사각(β2)은, 제1층(201)의 측면이 제1층(201)의 바닥면에 대하여 이루는 경사각(β1) 및/또는 제3층(203)의 측면이 제3층(203)의 바닥면에 대하여 이루는 경사각(β3) 보다 클 수 있다.
앞서 도 14를 참조하여 설명한 제1화소전극(200A)의 측면(200S)은 도 15에 도시된 제1층(201)의 바닥면과 측면이 만나는 에지(예, 제4에지, E4)와 제3층(203)의 상면과 측면이 만나는 에지(예, 제3에지, E3)를 연결한 면의 경사면에 해당할 수 있다. 도 15에 도시된 제1화소전극(200A)의 제3층(203)의 상면과 측면이 만나는 제3에지(E3, 도 14)는, 앞서 도 14을 참조하여 설명한 제1보호층(125A)의 제2측면(125S2)의 제2에지(E2)와 실질적으로 동일할 수 있다.
도 15를 참조하여 설명한 제1화소전극(200A)의 구조는 다른 화소전극에도 동일하게 적용될 수 있다. 예컨대, 제2화소전극(200B)도 도 15를 참조하여 설명한 바와 같이 3층 구조를 가질 수 있다.
도 16a 내지 도 16f는 본 발명의 일 실시예에 따른 표시 장치를 형성하는 공정을 개략적으로 도시한 개략적 단면도이다.
도 16a를 참조하면, 기판(100) 상에 화소회로(PC)들을 형성한다. 기판(100), 화소회로(PC)의 구조, 버퍼층(111), 및 제1 내지 제5절연층(111,112, 113, 114, 116, 117)은 앞서 도 13를 참조하여 설명한 바와 같을 수 있다.
제5절연층(117) 상에 전극층(1200)을 형성할 수 있다. 도 16a에 도시되지 않았으나, 전극층(1200)은 화소회로(PC)의 트랜지스터와 전기적으로 연결될 수 있다.
전극층(1200)은 층들을 포함할 수 있다. 예컨대, 전극층(1200)은 금속막, 및 금속막의 위와 아래에 각각 배치된 도전성 산화물막을 포함할 수 있다. 금속막은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함할 수 있다. 도전성 산화물막은 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐산화물(In2O3), 인듐갈륨산화물(IGO) 및/또는 알루미늄아연산화물(AZO)을 포함할 수 있다. 일 실시예로, 전극층(1200)은 인듐주석산화물(ITO)층, 은(Ag)층, 및 인듐주석산화물(ITO)층이 적층된 3층 구조일 수 있다.
전극층(1200) 상에 예비보호층(1125)을 형성한다. 예비보호층(1125)은 금속산화물을 포함할 수 있다. 일 실시예에서, 예비보호층(1125)은 아연산화물(ZnO)을 포함할 수 있다. 일 예로, 예비보호층(1125)은 아연산화물, 그리고 인듐산화물(InO), 갈륨산화물(GaO), 및 주석산화물(SnO) 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 예비보호층(1125)에 포함된 인듐산화물(InO), 갈륨산화물(GaO), 및 주석산화물(SnO) 중에서 선택된 적어도 어느 하나의 함량(at%)은, 예비보호층(1125)에 포함된 아연산화물의 함량(at%) 보다 작을 수 있다. 다르게 말하면, 예비보호층(1125)에 포함된 아연산화물의 함량(at%)은 다른 금속산화물의 함량 보다 클 수 있다.
도 16b를 참조하면, 전극층(1200) 및 예비보호층(1125)의 적층 구조 상에 포토레지스트(PR)들을 형성한다. 포토레지스트(PR)들은 상호 이격되어 배치될 수 있다. 이 후, 포토레지스트(PR)와 중첩하지 않는 예비보호층(1125)의 일부 및 전극층(1200)의 일부를 제거할 수 있다. 예비보호층(1125)의 일부 및 전극층(1200)의 일부는 에칭(예컨대, 습식 에칭)을 통해 제거될 수 있다.
전극층(1200)의 일부 및 예비보호층(1125)의 일부가 제거되면서, 제5절연층(117) 상에는 화소전극들 및 화소전극들 상의 보호층들이 형성될 수 있다. 이와 관련하여, 도 16c는 제1화소전극(200A)과 제1화소전극(200A) 상의 제1보호층(125A), 및 제2화소전극(200B)과 제2화소전극(200B) 상의 제2보호층(125B)이 형성된 것을 도시한다. 제1화소전극(200A)과 제1보호층(125A)의 제1적층 구조, 및 제2화소전극(200B)과 제2보호층(125B)의 제2적층 구조는 상호 이격될 수 있다.
동일한 에칭 공정에서 형성된 제1화소전극(200A)과 제1보호층(125A)은 측면끼리 서로 연결될 수 있다. 도 16c의 일부 확대도와 같이, 제1화소전극(200A)의 측면(200S)과 제1보호층(125A)의 제2측면(125S2)은 서로 연결(예, 직접 연결)될 수 있다. 제1보호층(125A)의 제2측면(125S2)의 제1경사각(α)과 제1화소전극(200A)의 측면(200S)의 제2경사각(β)은 서로 다를 수 있다. 제1보호층(125A)의 제2측면(125S2)이 제1보호층(125A)의 바닥면에 대하여 이루는 제1경사각(α)은, 제1화소전극(200A)의 측면(200S)이 제1화소전극(200A)의 바닥면에 대하여 이루는 제2경사각(β) 보다 클 수 있다. 일 실시예로, 제1경사각(α)은 약 45˚ ~ 약 60˚ 일 수 있고, 제2경사각(β)은 제1경사각(α) 보다 작은 값을 가질 수 있다.
제1화소전극(200A)은 앞서 도 15를 참조하여 설명한 바와 같이 층,들 예컨대 제1 내지 제3층(201, 202, 203, 도 15)을 포함할 수 있으며, 제1 내지 제3층(201, 202, 203, 도 4)에 대한 구체적 특징은 앞서 도 15를 참조하여 설명한 내용과 동일할 수 있다. 제2화소전극(200B)과 제2보호층(125B)의 제2적층 구조는 제1화소전극(200A)과 제1보호층(125A)의 제1적층 구조와 동일하며, 따라서 반복 설명은 생략될 수 있다.
도 16d를 참조하면, 전술한 제1적층구조와 제2적층구조 각각의 측면을 커버하도록 뱅크층(123)을 형성할 수 있다. 뱅크층(123)은 화소전극과 중첩하는 개구를 가질 수 있다. 이와 관련하여 도 16d에서 뱅크층(123)은 제1화소전극(200A)과 중첩하는 제1개구(123OP1), 및 제2화소전극(200B)과 중첩하는 제2개구(123OP2)를 포함할 수 있다.
뱅크층(123)은 유기절연물, 예컨대 차광성 물질을 포함하는 유기 절연물을 포함할 수 있다. 일 실시예에서, 뱅크층(123)은 폴리이미드(PI)계 바인더, 및 적색, 녹색과 청색이 혼합된 피그먼트를 포함할 수 있다. 일 예로, 뱅크층(123)은 cardo계 바인더 수지 및 락탐계 블랙 피그먼트(lactam black pigment)와 블루 피그먼트의 혼합물을 포함할 수 있다. 일 예로, 뱅크층(123)은 카본블랙을 포함할 수 있다.
뱅크층(123)을 형성한 후, 뱅크층(123)의 개구를 통해 보호층의 일부를 제거할 수 있다. 제1개구(123OP1)를 통해 제1보호층(125A)의 일부를 제거하고, 제2개구(123OP2)를 통해 제2보호층(125B)의 일부를 제거할 수 있다. 제1보호층(125A)의 일부 및 제2보호층(125B)의 일부가 제거되면서, 제1보호층(125A) 및 제2보호층(125B) 각각은 평면 상에서 폐루프 형상(또는 액자 형상)을 가질 수 있다.
제1보호층(125A)의 일부 및 제2보호층(125B)의 일부는 에칭(예, 습식 에칭)을 통해 제거될 수 있다. 제거된 제1보호층(125A)의 일부의 면적은 제1개구(123OP1)의 면적 보다 클 수 있으며, 제거된 제2보호층(125B)의 일부의 면적은 제2개구(123OP2)의 면적 보다 클 수 있다. 다르게 말하면, 제1보호층(125A)은 제1개구(123OP1)와 중첩하는 부분 및 그 주변부분까지 제거될 수 있으며, 제2보호층(125B)은 제2개구(123OP2)와 중첩하는 부분 및 그 주변부분까지 제거될 수 있다. 따라서 뱅크층(123)은 도 16e에 도시된 바와 같이 오버행부(123P)를 포함할 수 있다.
도 16e를 참조하면, 오버행부(123P)는 제1화소전극(200A) 및 제2화소전극(200B) 각각의 가장자리 부분에 중첩할 수 있으며, 오버행부(123P)의 수평거리 및 수직거리에 대한 특징은 앞서 도 14을 참조하여 설명한 바와 같다.
도 16f를 참조하면, 오버행부(123P)를 포함하는 뱅크층(123) 상에 중간층(220), 대향전극(230), 및 상부층(240)을 형성할 수 있다. 중간층(220), 대향전극(230), 및 상부층(240) 각각은 화학기상증착법을 통해 형성될 수 있다.
중간층(220)은 복수의 서브층들을 포함할 수 있다. 복수의 서브층들 중 일부 또는 전부는 오버행부(123P)를 중심으로 분리될 수 있다. 일 실시예에서, 도 16f는 중간층(220)에 포함된 복수의 층들 중 일부 서브층들(221)이 오버행부(123P)를 중심으로 분리되고, 중간층(220)에 포함된 복수의 층들 중 나머지 서브층들(222)이 연속적으로 형성된 것을 도시한다. 중간층(220)의 구체적 구조는 앞서 도 14를 참조하여 설명한 바와 동일하며, 따라서 반복 설명은 생략될 수 있다.
대향전극(230) 및 상부층(240)은 오버행부(123P)를 중심으로 분리되지 않은 채 연속적으로 형성될 수 있다.
도 16a 내지 도 16e를 참조하여 설명한 실시예에 따르면, 포토레지스트(PR)를 이용하여 화소전극과 보호층을 함께 형성하고, 뱅크층(123)을 마스크로 하여 보호층을 에칭함으로써 에칭 공정에서 화소전극에 포함된 물질, 예컨대 은(Ag)이 용출되어 표시 장치(10)를 오염시키는 것을 방지할 수 있다. 또한, 발광다이오드를 형성하는 공정에서, 포토레지스트를 적게 사용함으로써 공정을 단순화하고 시간을 줄일 수 있다. 또한, 전술한 공정을 통해 형성된 중간층(220)에 포함된 전하생성층이 오버행부(123P)를 중심으로 분리됨으로써, 전하생성층을 통한 전류의 누설 문제를 방지할 수 있다. 전하생성층과 달리 대향전극(230)은 분리되지 않고 연속적으로 형성됨으로써, 대향전극(230) 자체의 저항에 의한 전압강하를 방지할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.

Claims (45)

  1. 제1화소전극;
    상기 제1화소전극과 중첩하는 제1개구, 및 상기 제1화소전극의 상면 위에 배치되는 오버행부를 갖는 뱅크층;
    상기 제1화소전극의 가장자리 부분과 상기 뱅크층의 상기 오버행부 사이에 배치되는 제1보호층;
    상기 뱅크층의 상기 제1개구를 통해 상기 제1화소전극과 중첩하며, 복수의 서브층들을 포함하는, 중간층; 및
    상기 중간층 상에 배치되는 대향전극;을 포함하며,
    상기 오버행부는 상기 제1보호층의 제1측면의 제1에지로부터 상기 오버행부의 에지까지의 수평길이 및 상기 제1화소전극의 상면으로부터 상기 오버행부까지의 수직거리를 가지고,
    상기 중간층의 상기 복수의 서브층들은,
    전하생성층;
    상기 전하생성층 아래의 하부 서브층들; 및
    상기 전하생성층 위의 상부 서브층들;을 포함하고,
    상기 하부 서브층들 및 상기 전하생성층은 각각, 상기 오버행부에 의해 분리된 복수의 부분들을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 전하생성층은,
    N형 도펀트 물질 및 N형 호스트 물질을 포함하는 N형 서브-전하생성층; 및
    P형 도펀트 물질 및 P형 호스트 물질을 포함하는 P형 서브-전하생성층을 포함하는, 표시 장치.
  3. 제1항에 있어서,
    상기 하부 서브층들의 두께 및 상기 전하생성층의 두께의 합은, 상기 제1화소전극의 상면으로부터 상기 오버행부까지의 상기 수직거리 보다 큰, 표시 장치.
  4. 제1항에 있어서,
    상기 상부 서브층들 중 적어도 어느 하나의 서브층은 상기 오버행부 주변에서 분리되지 않고 연속적으로 연장되는, 표시 장치.
  5. 제1항에 있어서,
    상기 대향전극은 상기 오버행부 주변에서 분리되지 않고 연속적으로 연장되는, 표시 장치.
  6. 제1항에 있어서,
    상기 오버행부의 상기 수평길이는 상기 수직거리 보다 큰, 표시 장치.
  7. 제1항에 있어서,
    상기 하부 서브층들 및 상기 상부 서브층들은 각각,
    발광층을 포함하는 기능층;
    상기 기능층 아래의 하부공통층; 및
    상기 기능층 위의 상부공통층;을 포함하는, 표시 장치.
  8. 제7항에 있어서,
    상기 제1화소전극과 인접한 제2화소전극을 더 포함하고,
    상기 중간층은 상기 제2화소전극과 중첩하고 발광층을 포함하는 다른 기능층을 더 포함하되, 상기 기능층과 상기 다른 기능층은 상호 이격된, 표시 장치.
  9. 제1항에 있어서,
    상기 제1보호층은 상기 제1측면의 반대편인 제2측면을 포함하며, 상기 제1보호층의 상기 제2측면과 상기 제1화소전극의 상면이 만나는 제2에지는 상기 제1화소전극의 측면과 상기 제1화소전극의 상면이 만나는 제3에지로부터 이격된, 표시 장치.
  10. 제1항에 있어서,
    상기 제1보호층은 상기 제1화소전극의 측면을 지나 상기 제1화소전극 아래에 배치된 절연층의 상면 상으로 연장되는, 표시 장치.
  11. 제10항에 있어서,
    상기 제1보호층은 상기 제1화소전극의 상기 측면과 직접 접촉하는, 표시 장치.
  12. 제1항에 있어서,
    상기 제1화소전극은,
    제1층;
    상기 제1층 상에 배치된 제2층; 및
    상기 제2층 상에 배치된 제3층을 포함하고,
    상기 제2층의 측면의 상기 경사각은, 상기 제1층의 측면의 경사각 및 상기 제3층의 측면의 경사각 중에서 선택된 적어도 어느 하나 보다 큰, 표시 장치.
  13. 제1항에 있어서,
    상기 제1보호층은 금속산화물을 포함하는, 표시 장치.
  14. 제1화소전극;
    상기 제1화소전극과 중첩하는 제1개구, 및 상기 제1화소전극의 상면 위에 배치되는 오버행부를 갖는 뱅크층;
    상기 제1화소전극의 가장자리 부분과 상기 뱅크층의 상기 오버행부 사이에 배치되는 제1보호층;
    상기 뱅크층의 상기 제1개구를 통해 상기 제1화소전극과 중첩하는 중간층; 및
    상기 중간층 상에 배치되는 대향전극;을 포함하며,
    상기 중간층은 복수의 서브층들을 포함하되, 상기 복수의 서브층들 중 적어도 어느 하나는 상기 오버행부를 중심으로 분리된 복수의 부분들을 포함하며,
    상기 오버행부는 상기 제1보호층의 제1측면의 제1에지로부터 상기 오버행부의 에지까지의 수평길이 및 상기 제1화소전극의 상면으로부터 상기 오버행부까지의 수직거리를 가지고,
    상기 제1보호층은 상기 제1측면의 반대편인 제2측면을 포함하며, 상기 제1보호층의 상기 제2측면의 제1경사각은 상기 제1화소전극의 측면의 제2경사각과 상이한, 표시 장치.
  15. 제14항에 있어서,
    상기 제1경사각은, 상기 제2경사각 보다 큰, 표시 장치.
  16. 제14항에 있어서,
    상기 오버행부의 상기 수평길이는 상기 수직거리 보다 큰, 표시 장치.
  17. 제14항에 있어서,
    상기 제1보호층의 상기 제2측면은 상기 제1에지의 반대편인 제2에지에서 상기 제1화소전극의 측면과 만나며, 상기 제1보호층의 상기 제2측면과 상기 제1화소전극의 측면이 이루는 열각(minor angle)은 약 90˚ 보다 크고 약 180˚ 보다 작은, 표시 장치.
  18. 제14항에 있어서,
    상기 제1화소전극은,
    제1층;
    상기 제1층 상에 배치되는 제2층; 및
    상기 제2층 상에 배치되는 제3층을 포함하되,
    상기 제2층의 측면의 경사각은, 상기 제1층의 측면의 경사각 및 상기 제3층의 측면의 경사각 중에서 선택된 적어도 어느 하나와 상이한, 표시 장치.
  19. 제18항에 있어서,
    상기 제2층의 측면의 상기 경사각은, 상기 제1층의 측면의 경사각 및 상기 제3층의 측면의 경사각 중에서 선택된 적어도 어느 하나 보다 큰, 표시 장치.
  20. 제14항에 있어서,
    상기 중간층의 복수의 서브층들은,
    전하생성층;
    상기 전하생성층 아래의 하부 서브층들;
    상기 전하생성층 위의 상부 서브층들;을 포함하되,
    상기 하부 서브층들 및 상기 전하생성층은 각각, 상기 오버행부에 의해 분리된 복수의 부분들을 포함하는, 표시 장치.
  21. 제20항에 있어서,
    상기 전하생성층은,
    N형 도펀트 물질 및 N형 호스트 물질을 포함하는 N형 서브-전하생성층; 및
    P형 도펀트 물질 및 P형 호스트 물질을 포함하는 P형 서브-전하생성층을 포함하는, 표시 장치.
  22. 제20항에 있어서,
    상기 하부 서브층들의 두께 및 상기 전하생성층의 두께의 합은, 상기 제1화소전극의 상면으로부터 상기 오버행부까지의 상기 수직거리 보다 큰, 표시 장치.
  23. 제20항에 있어서,
    상기 상부 서브층들 중 적어도 어느 하나의 서브층은 상기 오버행부 주변에서 분리되지 않고 연속적으로 연장되는, 표시 장치.
  24. 제20항에 있어서,
    상기 하부 서브층들 및 상기 상부 서브층들은 각각,
    발광층을 포함하는 기능층;
    상기 기능층 아래의 하부공통층; 및
    상기 기능층 위의 상부공통층;을 포함하는, 표시 장치.
  25. 제24항에 있어서,
    상기 상부공통층 및 상기 하부공통층은 상기 뱅크층 상에서 서로 직접 접촉하는, 표시 장치.
  26. 제14항에 있어서,
    상기 제1보호층은 금속산화물을 포함하는, 표시 장치.
  27. 제1화소전극과 상기 제1화소전극 상의 제1보호층을 포함하는 제1적층 구조 및 제2화소전극과 상기 제2화소전극 상의 제2보호층을 포함하는 제2적층 구조를 형성하는 공정;
    상기 제1적층 구조의 측면 및 상기 제2적층 구조의 측면을 커버하며, 상기 제1화소전극과 중첩하는 제1개구 및 상기 제2화소전극과 중첩하는 제2개구를 구비하는 뱅크층을 형성하는 공정;
    상기 뱅크층의 상기 제1개구 및 상기 제2개구를 통해 상기 제1보호층의 일부 및 상기 제2보호층의 일부를 제거하는 공정;
    전하생성층을 포함하는 중간층을 형성하는 공정; 및
    상기 중간층 상에 대향전극을 형성하는 공정;을 포함하고,
    상기 제1보호층의 일부 및 상기 제2보호층의 일부를 제거하는 공정에서, 상기 뱅크층은 상기 제1화소전극 및 상기 제2화소전극 각각의 상면 상에 위치하는 오버행부를 포함하며,
    상기 제1화소전극 상의 상기 오버행부는 상기 제1보호층의 제1측면의 제1에지로부터 상기 오버행부의 에지까지의 수평길이 및 상기 제1화소전극의 상면으로부터 상기 오버행부까지의 수직거리를 가지고,
    상기 중간층을 형성하는 공정에서, 상기 전하생성층은 상기 오버행부에 의해 분리된 복수의 부분들을 포함하는, 표시 장치의 제조 방법.
  28. 제27항에 있어서,
    상기 중간층은,
    상기 전하생성층 아래의 하부 서브층들; 및
    상기 전하생성층 위의 상부 서브층들;을 더 포함하고,
    상기 중간층을 형성하는 공정에서, 상기 하부 서브층들은 상기 오버행부에 의해 분리된 복수의 부분들을 포함하는, 표시 장치의 제조 방법.
  29. 제28항에 있어서,
    상기 상부 서브층들 중 적어도 어느 하나의 서브층은 상기 오버행부 주변에서 분리되지 않고 연속적으로 연장되는, 표시 장치의 제조 방법.
  30. 제28항에 있어서,
    상기 하부 서브층들 및 상기 상부 서브층들은 각각,
    발광층을 포함하는 기능층;
    상기 기능층 아래의 하부공통층; 및
    상기 기능층 위의 상부공통층;을 포함하는, 표시 장치의 제조 방법.
  31. 제30항에 있어서,
    상기 상부공통층 및 상기 하부공통층은 상기 뱅크층 상에서 서로 직접 접촉하는, 표시 장치의 제조 방법.
  32. 제27항에 있어서,
    상기 대향전극은 상기 오버행부 주변에서 분리되지 않고 연속적으로 연장되는, 표시 장치의 제조 방법.
  33. 제27항에 있어서,
    상기 오버행부의 상기 수평길이는 상기 수직거리 보다 큰, 표시 장치의 제조 방법.
  34. 제27항에 있어서,
    상기 제1보호층 및 상기 제2보호층 각각은 금속산화물을 포함하는, 표시 장치의 제조 방법.
  35. 제27항에 있어서,
    상기 제1적층 구조 및 상기 제2적층 구조를 형성하는 공정은,
    상호 이격된 상기 제1화소전극 및 상기 제2화소전극을 형성하는 공정;
    상기 제1화소전극과 상기 제2화소전극 상에 예비보호층을 형성하는 공정;
    상기 예비보호층 상에 배치되며, 상기 제1화소전극 및 상기 제2화소전극 각각에 중첩하는 포토레지스트들을 형성하는 공정; 및
    상기 포토레지스트들에 중첩하지 않는 상기 예비보호층을 제거하여 상기 제1보호층 및 상기 제2보호층을 형성하는 공정;을 포함하는, 표시 장치의 제조 방법.
  36. 제35항에 있어서,
    상기 포토레지스트들 각각의 폭은,
    상기 제1화소전극 및 상기 제2화소전극 중 중첩하는 화소전극의 폭 보다 작고,
    상기 제1보호층의 상기 제1측면의 반대편인 제2측면은 상기 제1화소전극의 상면과 만나는, 표시 장치의 제조 방법.
  37. 제35항에 있어서,
    상기 포토레지스트들 각각의 폭은,
    상기 제1화소전극 및 상기 제2화소전극 중 중첩하는 화소전극의 폭 보다 크고,
    상기 제1보호층은 상기 제1화소전극의 측면과 중첩하는, 표시 장치의 제조 방법.
  38. 제27항에 있어서,
    상기 제1보호층은 상기 제1화소전극 아래의 절연층의 상면과 직접 접촉하는, 표시 장치의 제조 방법.
  39. 제27항에 있어서,
    상기 전하생성층은,
    N형 도펀트 물질 및 N형 호스트 물질을 포함하는 N형 서브-전하생성층; 및
    P형 도펀트 물질 및 P형 호스트 물질을 포함하는 P형 서브-전하생성층을 포함하는, 표시 장치의 제조 방법.
  40. 제28항에 있어서,
    상기 하부 서브층들의 두께 및 상기 전하생성층의 두께의 합은, 상기 제1화소전극의 상면으로부터 상기 오버행부까지의 상기 수직거리 보다 큰, 표시 장치의 제조 방법.
  41. 제27항에 있어서,
    상기 제1보호층은 상기 제1측면의 반대편인 제2측면을 포함하며, 상기 제1보호층의 상기 제2측면의 제1경사각은 상기 제1화소전극의 측면의 제2경사각과 상이한, 표시 장치의 제조 방법
  42. 제41항에 있어서,
    상기 제1경사각은 상기 제2경사각 보다 큰, 표시 장치의 제조 방법.
  43. 제41항에 있어서,
    상기 제1보호층의 상기 제2측면은 상기 제1에지의 반대편인 제2에지에서 상기 제1화소전극의 측면과 만나며, 상기 제2에지를 중심으로 상기 제1보호층의 상기 제2측면과 상기 제1화소전극의 측면이 이루는 열각(minor angle)은 약 90˚ 보다 크고 약 180˚ 보다 작은, 표시 장치의 제조 방법.
  44. 제41항에 있어서,
    상기 제1화소전극은,
    제1층;
    상기 제1층 상에 배치되는 제2층; 및
    상기 제2층 상에 배치되는 제3층을 포함하되,
    상기 제1층의 측면의 경사각 또는 상기 제3층의 측면의 경사각 중에서 선택된 적어도 어느 하나가 상기 제2층의 측면의 경사각과 상이한, 표시 장치의 제조 방법.
  45. 제44항에 있어서,
    상기 제2층의 측면의 상기 경사각은, 상기 제1층의 측면의 경사각 또는 상기 제3층의 측면의 경사각 중에서 선택된 적어도 어느 하나 보다 큰, 표시 장치의 제조 방법.
PCT/KR2024/018399 2023-11-29 2024-11-20 표시 장치 및 그 제조 방법 Pending WO2025116404A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020230170039A KR102734652B1 (ko) 2023-11-29 2023-11-29 표시 장치 및 그 제조 방법
KR10-2023-0170039 2023-11-29
KR10-2023-0170040 2023-11-29
KR1020230170040A KR102734653B1 (ko) 2023-11-29 2023-11-29 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
WO2025116404A1 true WO2025116404A1 (ko) 2025-06-05

Family

ID=95822101

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2024/018399 Pending WO2025116404A1 (ko) 2023-11-29 2024-11-20 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US12557483B2 (ko)
WO (1) WO2025116404A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082132A (ja) * 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 発光装置及びその製造方法
KR20190122073A (ko) * 2018-04-19 2019-10-29 엘지디스플레이 주식회사 전계발광 표시장치 및 그 제조방법
KR20210022206A (ko) * 2019-08-19 2021-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20230071816A (ko) * 2021-11-15 2023-05-24 삼성디스플레이 주식회사 발광 표시 장치
KR20230084399A (ko) * 2021-12-03 2023-06-13 삼성디스플레이 주식회사 표시 장치 및 그 표시 장치의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102076620B1 (ko) 2013-09-24 2020-02-12 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조 방법
US11145700B2 (en) 2019-03-28 2021-10-12 Apple Inc. Organic light-emitting diode display with pixel definition layers
KR20230085242A (ko) 2021-12-06 2023-06-14 삼성디스플레이 주식회사 표시 패널 및 이의 제조방법
CN117751701A (zh) * 2022-06-30 2024-03-22 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082132A (ja) * 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 発光装置及びその製造方法
KR20190122073A (ko) * 2018-04-19 2019-10-29 엘지디스플레이 주식회사 전계발광 표시장치 및 그 제조방법
KR20210022206A (ko) * 2019-08-19 2021-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20230071816A (ko) * 2021-11-15 2023-05-24 삼성디스플레이 주식회사 발광 표시 장치
KR20230084399A (ko) * 2021-12-03 2023-06-13 삼성디스플레이 주식회사 표시 장치 및 그 표시 장치의 제조 방법

Also Published As

Publication number Publication date
US12557483B2 (en) 2026-02-17
US20250176364A1 (en) 2025-05-29

Similar Documents

Publication Publication Date Title
WO2020054994A1 (ko) 유기 발광표시 장치
WO2017074103A1 (en) Electro-luminescence display apparatus
WO2020054915A1 (ko) 표시 패널
WO2020067611A1 (ko) 유기 발광 표시 장치
WO2020013408A1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
WO2020017722A1 (ko) 표시 장치
WO2020111420A1 (ko) 표시장치
WO2021100955A1 (ko) 발광 소자를 이용한 디스플레이 장치
WO2022265329A1 (ko) 표시 장치 및 이를 포함하는 전자 장치
WO2021132841A1 (ko) Led 표시장치 및 led소자 제조방법
WO2021096050A1 (ko) 표시 장치 및 표시 장치의 제조 방법
WO2022092880A1 (ko) 표시 장치
WO2023085904A1 (ko) 표시 장치
WO2022265310A1 (ko) 표시장치, 전자장치 및 표시장치 제조방법
WO2023008846A1 (ko) 표시 장치
WO2023068604A1 (ko) 표시 패널, 이를 포함하는 전자 장치, 및 표시 패널 제조 방법
WO2022182100A1 (ko) 표시 장치 및 이의 제조 방법
WO2025206767A1 (ko) 표시 장치와 그의 제조 방법
WO2024080494A1 (ko) 표시 장치
WO2024063517A1 (ko) 표시 장치
WO2024144165A1 (ko) 폴더블 전자 장치
WO2023054880A1 (ko) 표시 장치
WO2022225281A1 (ko) 표시 장치
WO2022010127A1 (ko) 표시 장치 및 그의 제조 방법
WO2022124820A1 (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24898000

Country of ref document: EP

Kind code of ref document: A1