WO2025115249A1 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
WO2025115249A1
WO2025115249A1 PCT/JP2024/017210 JP2024017210W WO2025115249A1 WO 2025115249 A1 WO2025115249 A1 WO 2025115249A1 JP 2024017210 W JP2024017210 W JP 2024017210W WO 2025115249 A1 WO2025115249 A1 WO 2025115249A1
Authority
WO
WIPO (PCT)
Prior art keywords
multilayer ceramic
ceramic capacitor
layer
fibers
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/017210
Other languages
English (en)
French (fr)
Inventor
慎一 疋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of WO2025115249A1 publication Critical patent/WO2025115249A1/ja
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to a multilayer ceramic capacitor.
  • the present application therefore aims to provide a multilayer ceramic capacitor that can ensure sufficient strength.
  • the multilayer ceramic capacitor of the present invention comprises a laminate having a first surface and a second surface that face each other in the stacking direction, a third surface and a fourth surface that face each other in a first direction perpendicular to the stacking direction, and a fifth surface and a sixth surface that face each other in a second direction perpendicular to the stacking direction and the first direction, a first external electrode disposed on the third surface of the laminate, and a second external electrode disposed on the fourth surface of the laminate, the laminate comprising an inner layer portion and two outer layer portions that are disposed so as to sandwich the inner layer portion in the stacking direction, the outer layer portions comprising an outer dielectric layer, and the outer dielectric layer containing fibers.
  • the present invention provides a multilayer ceramic capacitor that ensures sufficient strength.
  • FIG. 1 is a perspective view of a multilayer ceramic capacitor according to an embodiment of the present invention; This is a cross-sectional view taken along line 201-201 in Figure 1. This is a cross-sectional view taken along line 202-202 in Figure 1. This is a cross-sectional view corresponding to the line 201-201 in FIG. This is a cross-sectional view corresponding to the line 201-201 in FIG.
  • FIG. 2 is a perspective view of another multilayer ceramic capacitor according to the present embodiment.
  • 1 is a perspective view of a multilayer ceramic capacitor according to an embodiment of the present invention; 1 is a perspective view of a multilayer ceramic capacitor according to an embodiment of the present invention; 1 is a perspective view of a multilayer ceramic capacitor according to an embodiment of the present invention;
  • Fig. 1 is a perspective view of the multilayer ceramic capacitor 1 of the present embodiment.
  • the multilayer ceramic capacitor 1 includes a laminate 2 and external electrodes 20.
  • the external electrodes 20 include a first external electrode 21 and a second external electrode 22.
  • Fig. 2 is a cross-sectional view taken along line 201-201 in Fig. 1.
  • the laminate 2 includes a plurality of stacked internal electrodes 30 and a plurality of stacked dielectric layers 40.
  • the direction in which the internal electrodes 30 and the dielectric layers 40 are stacked is referred to as the stacking direction 100.
  • the shape of the laminate 2 is approximately a rectangular parallelepiped.
  • the surfaces of the laminate 2 are called as follows.
  • the two surfaces facing the stacking direction 100 are called a first surface 11 and a second surface 12.
  • the two surfaces facing a first direction 101 perpendicular to the stacking direction 100 are called a third surface 13 and a fourth surface 14.
  • the two surfaces facing a second direction 102 perpendicular to the stacking direction 100 and the first direction 101 are called a fifth surface 15 and a sixth surface 16.
  • the preferred surface condition of the first surface 11 and the second surface 12, or the preferred surface condition of one of the first surface 11 and the second surface 12, is flat.
  • the multilayer ceramic capacitor 1 When the multilayer ceramic capacitor 1 is picked up, it is subjected to stress from the pick-up nozzle.
  • the flat surface of the laminate disperses this stress across the flat surface.
  • the surface of the laminate 2 may be roughened.
  • a portion where two of the first surface 11, the second surface 12, the third surface 13, the fourth surface 14, the fifth surface 15, and the sixth surface 16 intersect is called a ridge portion.
  • a portion where three of the first surface 11, the second surface 12, the third surface 13, the fourth surface 14, the fifth surface 15, and the sixth surface 16 intersect is called a corner portion.
  • the preferred shape of the ridges and corners is rounded. Rounded ridges and corners prevent the laminate 2 from chipping and cracking.
  • the surface of the laminate 2 excluding the corners and ridges may be flat.
  • the laminate 2 has an inner layer portion 53 and an outer layer portion 50.
  • the inner layer portion 53 is a portion where the internal electrodes 30 and the dielectric layers 40 are laminated.
  • the outer layer portion 50 is a portion where the dielectric layers 40 are laminated.
  • the outer layer portion 50 includes a first surface side outer layer portion 51 and a second surface side outer layer portion 52.
  • the first surface side outer layer portion 51 is an outer layer portion 50 located between the inner layer portion 53 and the first surface 11.
  • the second surface side outer layer portion 52 is an outer layer portion 50 located between the inner layer portion 53 and the second surface 12.
  • the outer layer portion 50 sandwiches the inner layer portion 53 in the stacking direction 100 between the first surface side outer layer portion 51 and the second surface side outer layer portion 52.
  • the layer structure of the inner layer 53 and the outer layer 50 will be described.
  • the inner electrode 30 includes a first inner electrode 31 and a second inner electrode 32.
  • the dielectric layer 40 includes an outer dielectric layer 41 and an inner dielectric layer 43.
  • the inner layer portion 53 includes a first inner electrode 31, a second inner electrode 32, and an inner-layer dielectric layer 43.
  • the first inner electrode 31 is an inner electrode 30 having one end exposed on the third surface 13.
  • the second inner electrode 32 is an inner electrode 30 having one end exposed on the fourth surface 14.
  • the inner-layer dielectric layer 43 is a dielectric layer 40 that is alternately laminated with the first inner electrode 31 and the second inner electrode 32.
  • the inner dielectric layer 43 includes a first region 45 and a second region 46.
  • An end of the inner electrode 30 in the first direction 101 that is not exposed to the third face or the fourth face is called the inner electrode end 34.
  • the first region 45 is a region of the inner dielectric layer 43 that covers the inner electrode end 34.
  • the surface of the internal electrode 30 in the lamination direction 100 is called the lamination direction surface 35.
  • the second region 46 is a region of the inner dielectric layer 43 that covers the lamination direction surface 35.
  • the dielectric component contained most abundantly in the first region 45 and the dielectric component contained most abundantly in the second region 46 are of the same type.
  • the dielectric component is not limited.
  • the dielectric component contains a large amount of calcium titanate or calcium zirconate, the following effects can be obtained: It is possible to suppress the occurrence of dielectric breakdown between the internal electrode end 34 of the first internal electrode 31 and the second external electrode 22, the occurrence of dielectric breakdown between the internal electrode end 34 of the second internal electrode 32 and the first external electrode 21, and the occurrence of dielectric breakdown between the first internal electrode 31 and the second internal electrode 32.
  • the dielectric component is not limited to calcium titanate or calcium zirconate.
  • the main component of the dielectric component may be strontium titanate.
  • the main component of the dielectric component may be barium titanate.
  • Barium titanate has a high dielectric constant.
  • the capacitance of the multilayer ceramic capacitor 1 becomes high.
  • the internal electrode 30 includes a facing region 37 and an extended region 38.
  • the facing region 37 is a region where the first internal electrode 31 and the second internal electrode 32 face each other.
  • the extended region 38 is a region extended from the facing region 37 onto the third surface 13, and a region extended from the facing region 37 onto the fourth surface 14.
  • the width of the internal electrode 30 in the second direction 102 may vary toward one end exposed on the third surface 13 or the fourth surface 14.
  • Examples of the components of the internal electrodes 30 include metals such as nickel, copper, silver, palladium, and gold, as well as alloys containing at least one of the above-mentioned metals, such as a silver-palladium alloy.
  • the components of the internal electrodes 30 are not particularly limited as long as they are conductive materials.
  • the internal electrodes 30 may contain tin.
  • the electric field concentration at the interface between the internal electrodes 30 and the dielectric layers 40 is alleviated. As a result, the high temperature load reliability of the multilayer ceramic capacitor 1 is improved.
  • Tin may be contained in either the first internal electrode 31 or the second internal electrode 32.
  • tin in either the first internal electrode 31 or the second internal electrode 32, electric field concentration is alleviated and high temperature load reliability is improved.
  • Fig. 3 is a cross-sectional view taken along line 202-202 in Fig. 1.
  • the region between the first internal electrode 31 and the fifth surface 15, and the region between the second internal electrode 32 and the fifth surface 15 are referred to as a first width direction region 55.
  • the region between the first internal electrode 31 and the sixth surface 16, and the region between the second internal electrode 32 and the sixth surface 16 are referred to as a second width direction region 56.
  • Silicon may be segregated between the internal electrode 30 and the first widthwise region 55, or between the internal electrode 30 and the second widthwise region 56.
  • the segregated silicon improves the flexural strength of the multilayer ceramic capacitor 1.
  • the first surface side outer layer portion 51 and the second surface side outer layer portion 52 are formed of an insulating material.
  • the first surface side outer layer portion 51 and the second surface side outer layer portion 52 are formed of the same type of dielectric material as the inner dielectric layer 43, the first surface side outer layer portion 51 and the second surface side outer layer portion 52 may be composed of a plurality of outer dielectric layers 41 or may be composed of a single outer dielectric layer 41.
  • the inner dielectric layer 43 and the outer dielectric layer 41 may be formed from different components.
  • the components of the inner dielectric layer 43 may have a higher dielectric constant than the components of the outer dielectric layer 41.
  • the components of the outer dielectric layer 41 may be components with good moisture resistance, weather resistance, or strength resistance.
  • the external electrode 20 will be described. As shown in Fig. 2, the external electrode 20 has a first external electrode 21 and a second external electrode 22. The first external electrode 21 is the external electrode 20 disposed on the third surface 13. The second external electrode 22 is the external electrode 20 disposed on the fourth surface 14.
  • the external electrode 20 is arranged so as to extend around the first surface 11, the second surface 12, the fifth surface 15 and the sixth surface 16.
  • the external electrode 20 includes a base electrode layer 24 and a plating layer 26.
  • the base electrode layer 24 and the plating layer 26 are disposed in this order from the laminate 2 side.
  • the base electrode layer 24 is preferably made of a metal such as copper or nickel.
  • the base electrode layer 24 may contain the same dielectric component as the main component of the inner dielectric layer 43.
  • the difference in thermal expansion coefficient between the laminate 2 and the base electrode layer 24 is reduced. As a result, the stress applied to the base electrode layer 24 is alleviated.
  • the base electrode layer 24 may contain metals other than copper and nickel as metal components. Examples of other metal components are magnesium, chromium, strontium, aluminum, sodium, and iron.
  • the base electrode layer 24 may contain a glass component in addition to the dielectric component.
  • the glass component are oxides of barium, strontium, silicon, calcium, zinc, aluminum, or boron.
  • a metal layer may be disposed in place of the base electrode layer 24.
  • the metal layer may be disposed on both the first surface 11 and the second surface 12, or on either the first surface 11 or the second surface 12.
  • a plated electrode may be formed to connect to the internal electrode 30 and the metal film.
  • the thickness of the metal film can be reduced to 1 ⁇ m or less. This allows the dimensions of the multilayer ceramic capacitor 1 in the stacking direction 100 to be reduced.
  • the plating layer 26 is disposed on the base electrode layer 24.
  • the plating layer 26 preferably has at least a two-layer structure.
  • An example of the two layers is a nickel plating layer 27 and a tin plating layer 28.
  • Figures 2 and 3 show a configuration in which the plating layer 26 includes the nickel plating layer 27 and the tin plating layer 28.
  • the nickel plating layer 27 and the tin plating layer 28 are disposed in this order from the base electrode layer 24 side: the nickel plating layer 27, the tin plating layer 28.
  • the nickel plating layer 27 prevents the base electrode layer 24 from being corroded by the solder.
  • the tin plating layer 28 improves the mountability of the multilayer ceramic capacitor 1 on a substrate, etc.
  • the plating layer 26 may include three or more layers.
  • the layers may be arranged in the following order from the base electrode layer 24 side: a tin plating layer, a nickel plating layer, and a tin plating layer.
  • the plating layer 26 preferably contains at least one metal selected from, for example, copper, nickel, tin, lead, gold, silver, palladium, bismuth, and zinc, or an alloy containing these metals.
  • the plating layer preferably does not contain glass.
  • the metal ratio per unit volume of the plating layer is preferably 99 volume % or more.
  • Fig. 4 is a view corresponding to the cross-sectional view taken along line 201-201 in Fig. 1.
  • the multilayer ceramic capacitor 1 has fibers 60 in the laminate 2. Examples of the fibers 60 include carbon or silicon carbide fibers, alumina fibers, and boron fibers.
  • Having fibers 60 in the laminate 2 means having fibers 60 in any one of the internal electrode 30, the inner dielectric layer 43, and the outer dielectric layer 41, or having fibers 60 in only one of them.
  • the first face side outer layer 51 and the second face side outer layer 52 have fibers 60. However, at least one of the first face side outer layer 51 and the second face side outer layer 52 may have fibers 60.
  • the fibers 60 may be intertwined with one another. By intertwining the fibers 60 with one another, the mechanical strength of the multilayer ceramic capacitor 1 is further improved.
  • each of the layers may have fibers 60, or each layer may have a layer having fibers 60 and a layer not having fibers 60 laminated together.
  • an outer dielectric layer 41 having fibers 60 and an outer dielectric layer 41 not having fibers 60 may be prepared and laminated together.
  • the fibers 60 can be prevented from being exposed on the surface of the laminate 2.
  • FIG. 5 is a diagram equivalent to the cross-sectional view taken along line 201-201 in FIG. 1.
  • the first surface side outer layer portion 51 and the second surface side outer layer portion 52 each include one outer dielectric layer 41.
  • the first surface side outer layer portion 51 and the second surface side outer layer portion 52 each include two outer dielectric layers 41.
  • the two outer dielectric layers 41 included in the first surface side outer layer portion 51 are shown as outer dielectric layer 411 and outer dielectric layer 412.
  • the two outer dielectric layers 41 included in the second surface side outer layer portion 52 are shown as outer dielectric layer 413 and outer dielectric layer 414.
  • the outer dielectric layer 411, the outer dielectric layer 412, the outer dielectric layer 413, and the outer dielectric layer 414 each have fibers 60. Therefore, multiple layers of entangled fibers 60 are formed in the first surface side outer layer portion 51 and the second surface side outer layer portion 52. As a result, the mechanical strength of the multilayer ceramic capacitor 1 is further improved.
  • each fiber 60 is too thick or too large, the fibers 60 will not entangle with each other and will be scattered. In this case, the mechanical strength of the multilayer ceramic capacitor 1 will not improve. In addition, there is a risk of cracks occurring inside the laminate 2 due to the difference in shrinkage between the fibers 60 and the dielectric component during firing, which will be described later.
  • the aspect ratio of the fibers 60 (length of the fibers 60/thickness of the fibers 60) is small, the fibers 60 will not entangle with each other, and the mechanical strength of the multilayer ceramic capacitor 1 will not improve.
  • each fiber 60 is 1 ⁇ m or more and 100 ⁇ m or less. If each fiber 60 is too long, the fiber 60 itself becomes tangled and tends to aggregate. It is also preferable that the thickness of each fiber 60 is 1 nm or more and 1000 nm or less. It is preferable that the number of intersections between the fibers 60 is 5 or more in an area of 2.5 ⁇ m x 2.5 ⁇ m or less. This causes the fibers 60 to become entangled, improving the mechanical strength of the multilayer ceramic capacitor 1.
  • Relatively long fibers 60 are, for example, fibers 60 with a length of 1 ⁇ m or more to 100 ⁇ m.
  • the desired amount is, for example, an amount in which "5 or more fibers 60 are found in an area of 2.5 ⁇ m x 2.5 ⁇ m or less" in the multilayer ceramic capacitor 1 after sintering.
  • the thickness of the fibers 60 is polished to 1/2 the dimension of the multilayer ceramic capacitor 1 in the second direction 102, exposing a cross section parallel to the stacking direction 100 and the first direction 101 of the multilayer ceramic capacitor 1.
  • each fiber 60 is observed within an observation field of view of 2.5 ⁇ m x 2.5 ⁇ m, within a range in which at least 10 fibers can be observed, more specifically, within an observation field of view of 250 nm x 250 nm, or within a range in which 2.5 ⁇ m x 2.5 ⁇ m can be observed.
  • the number of intersections between fibers 60 can be determined by counting the number of intersections between fibers 60 in an observation field of view of 2.5 ⁇ m x 2.5 ⁇ m. Specifically, when fibers 60 are viewed as lines, the number of intersections is the number of points at which fibers 60 as one line intersect with fibers 60 as another line.
  • the content of the fibers 60 will be described.
  • the content of the fibers 60 is preferably 1.0 wt% or more and 30.0 wt% or less.
  • the content of the fibers 60 is preferably 1.0 wt% or more and 30.0 wt% or less.
  • the content of the fibers 60 is preferably 1.0 wt% or more and 30.0 wt% or less.
  • the content of the fibers 60 is 1.0 wt% or more and 30.0 wt% or less.
  • the content of the fibers 60 is too low, the total amount of the fibers 60 is small, making it difficult to improve the mechanical strength.
  • the content of fiber 60 can be determined by the amount of fiber 60 added during the manufacture of the multilayer ceramic capacitor 1.
  • the content of fibers 60 is defined and confirmed as follows.
  • the multilayer ceramic capacitor 1 is polished to 1/2 of its dimension in the second direction 102 to expose a cross section parallel to the lamination direction 100 and first direction 101 of the multilayer ceramic capacitor 1.
  • the cross section thus obtained is divided into 5 equal parts in the first direction 101, and the central 5 regions of each region are observed using a scanning probe microscope with an observation field of view of 2.5 ⁇ m x 2.5 ⁇ m. Each observation image is binarized, and the content is defined as the average of the values in the 5 regions.
  • the dimensions of the multilayer ceramic capacitor 1 will now be described.
  • the dimensions of the multilayer ceramic capacitor 1 including the external electrodes 20 are not particularly limited.
  • the dimension of the multilayer ceramic capacitor 1 in the lamination direction 100 becomes small, the mechanical strength of the multilayer ceramic capacitor 1 in the lamination direction 100 decreases. Therefore, when the dimension of the multilayer ceramic capacitor 1 in the lamination direction 100 is, for example, 110 ⁇ m or less, applying the configuration of this embodiment to the multilayer ceramic capacitor 1 improves the mechanical strength of the multilayer ceramic capacitor 1 in the lamination direction 100 in particular.
  • the dimension of the multilayer ceramic capacitor 1 in the stacking direction 100 is preferably 80 ⁇ m or less, more preferably 60 ⁇ m or less, and even more preferably 40 ⁇ m or less. If it is 80 ⁇ m or less, the mechanical strength in the stacking direction 100 will be significantly weakened, so the configuration of the present application can be more effectively demonstrated.
  • Step 1 a dielectric sheet for the inner dielectric layer 43 and a conductive paste for the internal electrode 30 are prepared.
  • the dielectric sheet, the conductive paste for the internal electrode 30, and the dielectric sheet contain a binder and an organic solvent. Known materials can be used for the binder and the organic solvent.
  • a dielectric paste for the first region 45 of the inner dielectric layer 43 may be prepared separately.
  • the dielectric material for the first region 45 and the second region may be changed to calcium zirconate, barium titanate, or the like. Note that the dielectric material is not limited to these and may be any desired material.
  • fiber 60 is added separately. At this time, the content of fiber 60 can be changed by changing the amount of fiber 60 added. Also, if the materials are not sufficiently dispersed, fiber 60 may clump together. For this reason, it is preferable to thoroughly disperse each material, including fiber 60. If the outer dielectric layer 41 has a layered structure, for example, by including fiber 60 near the center in the stacking direction, fiber 60 may be distributed in layers due to the dispersion of fiber 60.
  • the fibers 60 are on the first surface 11 or the second surface 12 of the outer dielectric layer 41, which has a layered structure, it is possible to prevent cracks from occurring in the multilayer ceramic capacitor 1 due to the impact of the mounter during mounting.
  • the fibers 60 are located on the internal electrode 30 side of the outer dielectric layer 41, which has a layered structure, even if a crack occurs on the first surface 11 or the second surface 12, the crack can be prevented from spreading to the layer of the internal electrode 30.
  • Step 2 a conductive paste for the internal electrodes 30 is printed in a predetermined pattern on the dielectric sheet. This forms a dielectric sheet on which the internal electrode pattern of the inner layer portion 53 is printed.
  • the printing of the conductive paste for the internal electrodes 30 on the dielectric sheet is performed by, for example, screen printing or gravure printing.
  • Step 3 the dielectric sheet and the dielectric sheet on which the internal electrode pattern is printed are laminated.
  • the laminated dielectric sheets are pressed in the lamination direction 100 by, for example, an isostatic press. As a result, a laminated block is formed.
  • Step 4 the laminated block is cut to a predetermined size, thereby cutting out laminated chips. After this, corners and edges of the laminated chips may be rounded by barrel polishing or the like.
  • step 5 the laminated chip is fired to form the laminated body 2 according to this embodiment.
  • Step 6 a conductive paste containing a glass component and a metal component is applied to the third surface 13 and the fourth surface 14 by, for example, a dipping method, thereby forming a base electrode layer 24.
  • a conductive paste may be applied to the fifth surface 15 and the sixth surface 16 by extruding the conductive paste from a slit plate, and then the conductive paste may be applied to the third surface 13 and the fourth surface 14 by, for example, a dipping method.
  • the base electrode layer 24 can also be formed in this way.
  • Step 7 a plating layer 26 is formed so as to be connected to the base electrode layer 24.
  • electrolytic plating is preferably used.
  • barrel plating is preferably used.
  • FIG. 6 is a diagram showing an outline of the multilayer ceramic capacitor 1 of the thin product.
  • the length 110 in the stacking direction 100 of the multilayer ceramic capacitor 1 shown in FIG. 6 is shorter than the length 112 in the second direction 102 of the multilayer ceramic capacitor 1. In this way, the multilayer ceramic capacitor 1 in which the length 110 is shorter than the length 112 is called a thin product.
  • the thin product is likely to be insufficient in strength compared to the multilayer ceramic capacitor 1 in which the length 110 and the length 112 are almost equal as shown in FIG. 1.
  • the laminate 2 has the fibers 60. Therefore, the strength of the thin multilayer ceramic capacitor 1 can be increased.
  • FIG. 7 is a diagram showing an overview of a multilayer ceramic capacitor 1 in which the external electrodes 20 are arranged in the lateral direction of the multilayer ceramic capacitor 1.
  • the external electrodes 20 are arranged not on the longitudinal end faces, i.e., the third face 13 and the fourth face 14, but on the lateral end faces, i.e., the fifth face 15 and the sixth face 16.
  • the external electrode 72 is arranged on the fifth face 15, and the external electrode 71 is arranged on the sixth face 16.
  • the external electrodes 20 may be arranged in the lateral direction of the multilayer ceramic capacitor 1 of this embodiment.
  • FIG. 8 is a diagram showing a multilayer ceramic capacitor 1 having three terminals. As shown in FIG. 8, the multilayer ceramic capacitor 1 of this embodiment may have external electrodes 74 and 75 as a third terminal in addition to the first external electrode 21 and the second external electrode 22.
  • the multilayer ceramic capacitor 1 of this embodiment may have the same length in the first direction 101 and the same length in the second direction 102.
  • FIG. 9 is a diagram showing a so-called square-type multilayer ceramic capacitor 1. As shown in FIG. 9, the multilayer ceramic capacitor 1 may have the same length 114 in the first direction 101 and the same length 116 in the second direction 102. A multilayer ceramic capacitor 1 in which the length 114 in the first direction 101 and the length 116 in the second direction 102 are equal is called a square-type multilayer ceramic capacitor 1.
  • external electrodes 20 may be arranged at the four corners of a plane parallel to the first direction 101 and the second direction 102.
  • external electrodes 77, 78, 79, and 80 are arranged as external electrodes 20.
  • a laminate having a first surface and a second surface opposed to each other in a stacking direction, a third surface and a fourth surface opposed to each other in a first direction perpendicular to the stacking direction, and a fifth surface and a sixth surface opposed to each other in a second direction perpendicular to the stacking direction and the first direction; a first external electrode disposed on a third surface of the laminate; a second external electrode disposed on a fourth surface of the laminate; Equipped with The laminate comprises: The inner layer and Two outer layer portions arranged to sandwich the inner layer portion in the stacking direction; Equipped with The outer layer portion includes an outer dielectric layer, The outer dielectric layer contains fibers. Multilayer ceramic capacitor.
  • the thickness of the fiber is 1 nm or more and 1000 nm or less
  • the content of the fiber is 1.0 wt% or more and 30.0 wt% or less
  • ⁇ 1> The multilayer ceramic capacitor according to any one of ⁇ 1> to ⁇ 3>.
  • ⁇ 5> The number of intersections between the fibers is 5 or more in a 2.5 ⁇ m ⁇ 2.5 ⁇ m region in a cross section parallel to the lamination direction and the first direction, ⁇ 4>
  • ⁇ 6> The dimension in the lamination direction is 80 ⁇ m or less
  • ⁇ 5> The multilayer ceramic capacitor according to any one of ⁇ 1> to ⁇ 5>.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

強度を十分に確保できる積層セラミックコンデンサを提供すること。積層セラミックコンデンサ（１）は、第１の面（１１）から第６の面（１６）の６つの面を含む積層体（２）と、第１の外部電極（２１）と、第２の外部電極（２２）と、を備え、積層体（２）は、内層部（５３）と、内層部（５３）を積層方向（１００）に挟み込むように配置された２つの外層部（５０）と、を備え、外層部（５０）は、外層誘電体層（４１）を備え、外層誘電体層（４１）中に、繊維（６０）を含有している。

Description

積層セラミックコンデンサ
　本発明は、積層セラミックコンデンサに関する。
　近年、携帯電話機や携帯音楽プレイヤーなどの電子機器の小型化や薄型化が進んでいる。電子機器には、多数の積層セラミック電子部品が搭載されているが、電子機器の小型化に伴って、基板に内蔵されたり、基板表面に実装されたりして電子機器に搭載される積層セラミック電子部品についても、例えば特許文献１などに記載の積層セラミックコンデンサのような、第１端面の法線方向に垂直かつ第１内部電極に垂直な方向の外形寸法をＴとしたときに、Ｔ≦１００μｍの積層セラミックコンデンサなど、小型化や薄型化が進んできている。このような積層セラミックコンデンサの小型化や薄型化に伴い、積層セラミックコンデンサの強度の確保が課題となってきている。
特開２０２２－１６６４６３公報
　そこで、本願は、強度を十分に確保できる積層セラミックコンデンサを提供することを目的とする。
　本発明の積層セラミックコンデンサは、積層方向に相対する第１の面および第２の面と、前記積層方向に直交する第１の方向に相対する第３の面および第４の面と、前記積層方向および前記第１の方向に直交する第２の方向に相対する第５の面と第６の面とを有する積層体と、前記積層体の第３の面上に配置された第１の外部電極と、前記積層体の第４の面上に配置された第２の外部電極と、を備え、前記積層体は、内層部と、前記内層部を前記積層方向に挟み込むように配置された２つの外層部と、を備え、前記外層部は、外層誘電体層を備え、前記外層誘電体層中に、繊維を含有している。
　本発明によれば、強度を十分に確保できる積層セラミックコンデンサを提供することができる。
本実施形態の積層セラミックコンデンサの斜視図である。 図１の２０１－２０１線断面図である。 図１の２０２－２０２線断面図である。 図１の２０１－２０１線断面図に相当する図である。 図１の２０１－２０１線断面図に相当する図である。 本実施形態の他の積層セラミックコンデンサの斜視図である。 本実施形態の積層セラミックコンデンサの斜視図である。 本実施形態の積層セラミックコンデンサの斜視図である。 本実施形態の積層セラミックコンデンサの斜視図である。
（積層セラミックコンデンサ）
　図１を参照して、積層セラミックコンデンサ１の概要を説明する。図１は、本実施形態の積層セラミックコンデンサ１の斜視図である。積層セラミックコンデンサ１は、積層体２および外部電極２０を含む。外部電極２０は、第１の外部電極２１および第２の外部電極２２を含む。
（積層体）
　図２を参照して、積層体２の内部構造を説明する。図２は、図１の２０１－２０１線断面図である。積層体２は、積層された、複数の内部電極３０および複数の誘電体層４０を含む。内部電極３０と誘電体層４０が積層される方向を、積層方向１００と呼ぶ。
（積層体の面）
　図１に示すように、積層体２の形状は、およそ直方体形状である。積層体２の各面をつぎのように呼ぶ。積層方向１００に相対する２つの面を、第１の面１１および第２の面１２と呼ぶ。積層方向１００に直交する第１の方向１０１に相対する２つの面を、第３の面１３および第４の面１４と呼ぶ。積層方向１００および第１の方向１０１に直交する第２の方向１０２に相対する２つの面を、第５の面１５および第６の面１６と呼ぶ。
　第１の面１１および第２の面１２の好ましい表面状態、または、第１の面１１および第２の面１２のうちの一方の面の好ましい表面状態は、平坦である。
　積層セラミックコンデンサ１は、ピックアップされる際、ピックアップ用のノズルから応力を受ける。積層体の平坦な面は、この応力を、その平坦な面で分散させる。なお、積層体２の表面は粗されていてもよい。
（稜線部および角部）
　第１の面１１、第２の面１２、第３の面１３、第４の面１４、第５の面１５および第６の面１６のうち、二面が交わる部分を稜線部と呼ぶ。第１の面１１、第２の面１２、第３の面１３、第４の面１４、第５の面１５および第６の面１６のうち、三面が交わる部分を角部と呼ぶ。
　稜線部および角部の好ましい形状は、丸みを有する形状である。丸みを有する稜線部および角部は、積層体２がかけること、および積層体が割れることを抑制する。
　稜線部および角部が丸みを有する場合、角部および稜線部を除く積層体２の面は、平坦であってもよい。
（内層部および外層部）
　図２に示すように、積層体２は、内層部５３および外層部５０を有する。内層部５３は、内部電極３０および誘電体層４０が積層された部分である。外層部５０は、誘電体層４０が積層された部分である。
　外層部５０は、第１の面側外層部５１および第２の面側外層部５２を含む。第１の面側外層部５１は、内層部５３と第１の面１１との間に位置する外層部５０である。第２の面側外層部５２は、内層部５３と第２の面１２との間に位置する外層部５０である。外層部５０は、第１の面側外層部５１および第２の面側外層部５２によって、内層部５３を積層方向１００に挟み込む。
　内層部５３および外層部５０の層構成を説明する。内部電極３０は、第１の内部電極３１および第２の内部電極３２を含む。誘電体層４０は、外層誘電体層４１および内層誘電体層４３を含む。
（内層部）
　内層部５３は、第１の内部電極３１、第２の内部電極３２および内層誘電体層４３を含む。第１の内部電極３１は、第３の面１３上に一端が露出される内部電極３０である。第２の内部電極３２は、第４の面１４上に一端が露出される内部電極３０である。内層誘電体層４３は、第１の内部電極３１および第２の内部電極３２と交互に積層される誘電体層４０である。
（第１の領域および第２の領域）
　内層誘電体層４３は、第１の領域４５および第２の領域４６を含む。内部電極３０の、第３の面または第４の面に露出されない第１の方向１０１における一端を、内部電極端３４と呼ぶ。第１の領域４５は、内層誘電体層４３において、内部電極端３４を被覆する領域である。
　内部電極３０の、積層方向１００の表面を、積層方向表面３５と呼ぶ。第２の領域４６は、内層誘電体層４３において、積層方向表面３５を被覆する領域である。
　第１の領域４５が最も多く含む誘電体成分と、第２の領域４６が最も多く含む誘電体成分とは、同種であることが好ましい。なお、誘電体成分は、限定されない。
　誘電体成分が、チタン酸カルシウムまたはジルコン酸カルシウムを多く含む場合、つぎの効果が得られる。第１の内部電極３１の内部電極端３４と第２の外部電極２２との間での絶縁破壊の発生、第２の内部電極３２の内部電極端３４と第１の外部電極２１との間での絶縁破壊の発生、および第１の内部電極３１と第２の内部電極３２との間での絶縁破壊の発生を抑制できる。
　誘電体成分は、チタン酸カルシウムまたはジルコン酸カルシウムに限定されない。誘電体成分の主成分は、チタン酸ストロンチウムであってもよい。
　誘電体成分の主成分は、チタン酸バリウムであってもよい。チタン酸バリウムの誘電率は高い。誘電体成分の主成分がチタン酸バリウムである場合、積層セラミックコンデンサ１の容量は、高くなる。
（対向領域および引き出し領域）
　内部電極３０は、対向領域３７および引き出し領域３８を含む。対向領域３７は、第１の内部電極３１と第２の内部電極３２とが対向する領域である。引き出し領域３８は、対向領域３７から第３の面１３上に引き出される領域、および対向領域３７から第４の面１４上に引き出される領域である。
　内部電極３０の第２の方向１０２における幅は、第３の面１３上または第４の面１４上で露出される一端に向かって、変化してもよい。
（内部電極）
　内部電極３０の成分の例は、ニッケル、銅、銀、パラジウムおよび金などの金属、ならびに銀－パラジウム合金などの、前述の金属の少なくとも一種を含む合金である。内部電極３０の成分は、導電材料であれば、特に限定されない。
（スズの含有）
　内部電極３０は、スズを含んでもよい。内部電極３０がスズを含む場合、内部電極３０と誘電体層４０との界面への電界集中が緩和される。その結果、積層セラミックコンデンサ１の高温負荷信頼性が向上する。
　スズは、第１の内部電極３１および第２の内部電極３２のうちのいずれか一方に含まれてもよい。第１の内部電極３１および第２の内部電極３２のうちのいずれか一方にスズが含まれることによって、電界集中が緩和し、高温負荷信頼性が向上する。
（第１の幅方向領域および第２の幅方向領域）
　図３を参照して、積層体２の第２の方向１０２の構成を説明する。図３は、図１の２０２－２０２線断面図である。第１の内部電極３１と第５の面１５との間の領域、および第２の内部電極３２と第５の面１５との間の領域を、第１の幅方向領域５５と呼ぶ。第１の内部電極３１と第６の面１６との間の領域、および第２の内部電極３２と第６の面１６との間の領域を、第２の幅方向領域５６と呼ぶ。
（ケイ素の偏析）
　内部電極３０と第１の幅方向領域５５との間、または内部電極３０と第２の幅方向領域５６との間に、ケイ素が偏析してもよい。偏析したケイ素は、積層セラミックコンデンサ１の抗折強度を向上させる。
（第１の面側外層部および第２の面側外層部）
　第１の面側外層部５１および第２の面側外層部５２は、絶縁性の材料によって形成される。第１の面側外層部５１および第２の面側外層部５２が、内層誘電体層４３と同種の誘電体材料によって形成される場合、第１の面側外層部５１および第２の面側外層部５２は、複数の外層誘電体層４１から成っていてもよく、または単数の外層誘電体層４１から成っていてもよい。
　内層誘電体層４３と外層誘電体層４１とを異なる成分で形成することも可能である。例えば、内層誘電体層４３の成分を、外層誘電体層４１の成分よりも誘電率の高い成分としてもよい。
　外層誘電体層４１の成分を、耐湿性、耐候性または耐強度性のよい成分にしてもよい。
（外部電極）
　外部電極２０を説明する。図２に示すように外部電極２０は、第１の外部電極２１および第２の外部電極２２を有する。第１の外部電極２１は、第３の面１３上に配置される外部電極２０である。第２の外部電極２２は、第４の面１４上に配置される外部電極２０である。
　外部電極２０は、第１の面１１、第２の面１２、第５の面１５および第６の面１６にまで回り込んで配置されることが好ましい。
（下地電極層およびめっき層）
　外部電極２０は、下地電極層２４およびめっき層２６を含む。下地電極層２４およびめっき層２６は、積層体２の側から順に、下地電極層２４およびめっき層２６の順で配置される。
（下地電極層）
　下地電極層２４は、銅やニッケルなどの金属からなることが好ましい。下地電極層２４は、金属成分に加えて、内層誘電体層４３の主成分と同じ誘電体成分を含んでもよい。下地電極層２４が内層誘電体層４３の主成分と同じ誘電体成分を含む場合、積層体２と下地電極層２４との間の熱膨張率の差が低減される。その結果、下地電極層２４にかかる応力が緩和される。
　なお、下地電極層２４は、金属成分として、銅およびニッケル以外の金属を含んでもよい。他の金属成分の例は、マグネシウム、クロム、ストロンチウム、アルミニウム、ナトリウムおよび鉄である。
　下地電極層２４は、誘電体成分とは別にガラス成分を含んでもよい。ガラス成分の例は、バリウム、ストロンチウム、ケイ素、カルシウム、亜鉛、アルミニウムまたはホウ素などの酸化物である。
（金属膜）
　下地電極層２４にかわって、金属層が配置されてもよい。金属層は、第１の面１１および第２の面１２の両方、または、第１の面１１および第２の面１２のうちのどちらか一方に配置されてもよい。
　金属膜が配置される場合、内部電極３０および金属膜に接続されるように、めっき電極が形成されてもよい。
　金属膜をスパッタリング法または蒸着法によって形成すると、金属膜の厚さを１μｍ以下にすることができる。そのため、積層セラミックコンデンサ１の積層方向１００の寸法を小さくできる。
（めっき層）
　めっき層２６を説明する。めっき層２６は、下地電極層２４上に配置される。めっき層２６は、少なくとも二層構造であることが好ましい。二層の例は、ニッケルめっき層２７およびスズめっき層２８である。図２および図３に、めっき層２６がニッケルめっき層２７およびスズめっき層２８を含む構成を示す。ニッケルめっき層２７およびスズめっき層２８は、下地電極層２４側から、ニッケルめっき層２７、スズめっき層２８の順で配置される。
　ニッケルめっき層２７は、下地電極層２４がはんだによって侵食されることを防止する。スズめっき層２８は、積層セラミックコンデンサ１の基板などへの実装性を向上させる。
　めっき層２６は、三層以上の層を含んでもよい。めっき層２６が三層構造である場合、下地電極層２４側から、スズめっき層、ニッケルめっき層、スズめっき層の順で配置されてもよい。
　めっき層２６は、例えば、銅、ニッケル、スズ、鉛、金、銀、パラジウム、ビスマスおよび亜鉛などから選ばれる少なくとも１種の金属、またはこれらの金属を含む合金を含むことが好ましい。めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。
（繊維）
　図４を参照して、繊維６０を説明する。図４は、図１の２０１－２０１線断面図に相当する図である。積層セラミックコンデンサ１は、積層体２に、繊維６０を有する。繊維６０の例は、カーボンまたは炭化ケイ素の繊維、アルミナ繊維、ボロン繊維などである。
　積層体２に繊維６０を有するとは、内部電極３０、内層誘電体層４３および外層誘電体層４１のうちのいずれかに繊維６０を有すること、または、それらのうちのいずれかのみに繊維６０を有すること、を意味する。
　図４に示す例では、第１の面側外層部５１および第２の面側外層部５２が、繊維６０を有する。ただし、第１の面側外層部５１および第２の面側外層部５２のうちの少なくとも一方のみが、繊維６０を有してもよい。
　第１の面側外層部５１および第２の面側外層部５２に繊維６０を有することによって、積層セラミックコンデンサ１の誘電率および電気抵抗への影響が少なく、積層セラミックコンデンサ１の機械強度を向上させることができる。
　繊維６０は、複数の繊維６０が絡みあっていてもよい。複数の繊維６０が絡みあうことによって、積層セラミックコンデンサ１の機械強度は、より向上する。
　第１の面側外層部５１および第２の面側外層部５２が複数の外層誘電体層４１からなる場合、その一層一層が繊維６０を有してもよく、または、各層で繊維６０を有する層と繊維６０を有さない層とが積層されてもよい。つまり、繊維６０を有する外層誘電体層４１と、繊維６０を有さない外層誘電体層４１とを準備し、それらが積層されてもよい。
　ここで、繊維６０を有さない外層誘電体層４１が第１の面１１および第２の面１２に位置するように外層誘電体層４１を配置することによって、繊維６０が積層体２の表面に露出しないようにできる。
　図５は、図１の２０１－２０１線断面図に相当する図である。図４に示す積層セラミックコンデンサ１は、第１の面側外層部５１および第２の面側外層部５２が、それぞれ、外層誘電体層４１を一層ずつ含む。これに対して、図５に示す積層セラミックコンデンサ１は、第１の面側外層部５１および第２の面側外層部５２が、外層誘電体層４１を二層ずつ含む。
　図５において、第１の面側外層部５１が含む二層の外層誘電体層４１を外層誘電体層４１１および外層誘電体層４１２として示す。第２の面側外層部５２が含む二層の外層誘電体層４１を外層誘電体層４１３および外層誘電体層４１４として示す。
　図５に示す例では、外層誘電体層４１１、外層誘電体層４１２、外層誘電体層４１３および外層誘電体層４１４が、それぞれ繊維６０を有する。そのため、第１の面側外層部５１および第２の面側外層部５２に、繊維６０の絡み合いが複数層形成される。その結果、積層セラミックコンデンサ１の機械強度は、より向上する。
　繊維６０一本の太さが太すぎる場合、または繊維６０一本の大きさが大きすぎる場合、繊維６０同士が互いに絡まず、繊維６０が点在する状態となる。この場合、積層セラミックコンデンサ１の機械強度は向上しない。また、後述する焼成時に繊維６０と誘電体成分との収縮差によって積層体２内部にクラックが発生する恐れがある。
　また、繊維６０のアスペクト比（繊維６０の長さ／繊維６０の太さ）が小さいと、繊維６０同士が互いに絡まず、積層セラミックコンデンサ１の機械強度は、向上しない。
　そこで、繊維６０一本の長さは、１μｍ以上１００μｍ以下であることが好ましい。繊維６０一本の長さが長すぎると、繊維６０自身が絡まって凝集しやすくなってしまう。また、繊維６０一本の太さは、１ｎｍ以上１０００ｎｍ以下であることが好ましい。繊維６０同士の交錯数は、２．５μｍ×２．５μｍ以内の領域において５個以上であることが好ましい。これによって、繊維６０の絡み合いが生じ、積層セラミックコンデンサ１の機械強度は、向上する。
　繊維６０同士の交錯数を２．５μｍ×２．５μｍ以内の領域において５個以上にするためには、例えば、比較的長い繊維６０を所望の量だけ含有させることが考えられる。比較的長い繊維６０とは、例えば、長さが１μｍ以上１００μｍの繊維６０である。また、所望の量とは、例えば、焼結後の積層セラミックコンデンサ１において、繊維６０が「２．５μｍ×２．５μｍ以内の領域において５個以上」見られる程度の量である。
　繊維６０の太さおよび太さの観察の仕方を説明する。繊維６０一本の太さは、例えば、積層セラミックコンデンサ１の第２の方向１０２の寸法の１／２まで研磨を行い、積層セラミックコンデンサ１の積層方向１００および第１の方向１０１に平行な断面を露出させる。
　その後、走査型プローブ顕微鏡を用いて、観察視野：２．５μｍ×２．５μｍで、繊維が少なくとも１０本以上観察できる範囲内において、より具体的には、観察視野：２５０ｎｍ×２５０ｎｍ、もしくは、２．５μｍ×２．５μｍで観察できる範囲で、繊維６０一本の太さおよび太さを観察する。
　また、観察視野：２．５μｍ×２．５μｍにおいて、繊維６０同士が交錯する数を数えることによって、繊維６０同士の交錯数を求めることができる。具体的には、繊維６０を線とみた場合、一つの線としての繊維６０と、他の線としての繊維６０とが交わる点の数が交錯数である。
（繊維の含有率）
　繊維６０の含有率を説明する。繊維６０の含有率は、１．０ｗｔ％以上３０．０ｗｔ％以下であることが好ましい。しかし、繊維６０の含有率が高くなりすぎると、例えば、繊維６０にカーボンファイバーを用いたとき、カーボンファイバーは導電性を有するため、第１の外部電極２１と第２の外部電極２２とが導通してしまい、積層セラミックコンデンサ１は、コンデンサとして機能しなくなる可能性が高くなる。また、繊維６０の含有率が高くなりすぎると、他の誘電体層との密着性の担保が困難になり、構造欠陥が発生しやすくなる。そのため、より好ましくは、繊維６０の含有率は、１．０ｗｔ％以上３０．０ｗｔ％以下であることが好ましい。一方、繊維６０の含有率が少なすぎると、繊維６０の全体量が少なくなるため、機械強度が向上しにくくなる。
　繊維６０の含有率は、積層セラミックコンデンサ１の製造時に添加する繊維６０の量によって決定できる。
　繊維６０の含有率の定義および確認方法はつぎの通りである。例えば、積層セラミックコンデンサ１の第２の方向１０２の寸法の１／２まで研磨を行い、積層セラミックコンデンサ１の積層方向１００および第１の方向１０１に平行な断面を露出させる。得られた断面を第１の方向１０１に５等分したときの各領域の中心の５領域において、走査型プローブ顕微鏡を用いて、観察視野：２．５μｍ×２．５μｍで観察する。各観察像を二値化し、その値の５領域における平均によって含有率が定義される。
（積層セラミックコンデンサの寸法）
　積層セラミックコンデンサ１の寸法を説明する。外部電極２０を含む積層セラミックコンデンサ１の寸法は、特に限定されない。積層セラミックコンデンサ１の積層方向１００の寸法が小さくなると、積層セラミックコンデンサ１の積層方向１００の機械強度が低下する。そのため、積層セラミックコンデンサ１の積層方向１００の寸法が例えば１１０μｍ以下である場合に、積層セラミックコンデンサ１に本実施形態の構成を適用すると、特に、積層セラミックコンデンサ１の積層方向１００の機械強度が向上する。
　積層セラミックコンデンサ１の積層方向１００の寸法は、８０μｍ以下であることが好ましく、６０μｍ以下であることがより好ましく、４０μｍ以下であることがさらに好ましい。８０μｍ以下になると、積層方向１００における機械強度が顕著に弱くなるため、本願の構成をより効果的に発揮することができる。
（積層セラミックコンデンサの製造方法）
　積層セラミックコンデンサ１の製造方法を説明する。
（ステップ１）
　ステップ１では、内層誘電体層４３用の誘電体シートと、内部電極３０用の導電性ペーストとを用意する。誘電体シート、内部電極３０用の導電性ペーストおよび誘電体シートには、バインダおよび有機溶剤が含まれる。バインダおよび有機溶剤は、公知の材料を用いることができる。
　このとき、内層誘電体層４３の第１の領域４５用の誘電体ペーストを別に用意してもよい。例えば、第１の領域４５用および第２の領域用の誘電体材料をジルコン酸カルシウム、チタン酸バリウムなどに変更することができる。なお、誘電体材料はこれらに限定されず所望の材料とすることできる。
　繊維６０を付与したい材料には、別途繊維６０を付与する。このとき、繊維６０を付与する量によって、繊維６０の含有率を変更できる。また、各材料の分散が不十分であると繊維６０が凝集してしまうことがある。そのため、繊維６０を含めた各材料を十分に分散させることが好ましい。外層誘電体層４１が層状構造になっている場合、たとえば、積層方向の中央部付近に繊維６０を含有させるようにすると、繊維６０の分散によって層状に繊維６０が分布されることがある。
　繊維６０が、層状構造になっている外層誘電体層４１の第１の面１１側または第２の面１２側にあると、実装時のマウンタ衝撃によって積層セラミックコンデンサ１にクラックが発生することを抑制できる。
　一方で、繊維６０が、層状構造になっている外層誘電体層４１の内部電極３０側にあると、仮に第１の面１１または第２の面１２にクラックが入ったとしても内部電極３０の層へのクラックの展伸を抑制できる。
（ステップ２）
　ステップ２では、誘電体シート上に所定のパターンで内部電極３０用の導電性ペーストが印刷される。これによって、内層部５３の内部電極パターンが印刷された誘電体シートが形成される。誘電体シート上への内部電極３０用の導電性ペーストの印刷は、例えばスクリーン印刷またはグラビア印刷によって行われる。
（ステップ３）
　ステップ３では、誘電体シートと内部電極パターンが印刷された誘電体シートとが積層される。積層された誘電体シートは、例えば静水圧プレスによって、積層方向１００にプレスされる。その結果、積層ブロックが形成される。
（ステップ４）
　ステップ４では、積層ブロックが所定のサイズに切断される。これによって、積層チップが切り出される。この後、バレル研磨などによって積層チップの角部および稜線部に丸みをつけてもよい。
（ステップ５）
　ステップ５では、積層チップが焼成されることで本実施形態に係る積層体２が形成される。
（ステップ６）
　ステップ６では、ガラス成分と金属成分とを含む導電性ペーストが、例えばディッピング法によって第３の面１３および第４の面１４に塗布される。これによって、下地電極層２４が形成される。
　下地電極層２４の他の製造方法として、導電性ペーストをスリット板から押し出すことによって、第５の面１５および第６の面１６に塗布した後、導電性ペーストを、例えばディッピング法によって第３の面１３および第４の面１４に塗布してもよい。このようにしても、下地電極層２４を形成できる。
（ステップ７）
　ステップ７では、下地電極層２４と接続されるようにめっき層２６が形成される。めっき処理としては、電解めっきを用いることが好ましい。めっき方法としては、バレルめっきを用いることが好ましい。
（積層セラミックコンデンサの他の構成）
　積層セラミックコンデンサ１について、図１および図３に示すように、積層方向１００の長さと、第２の方向１０２の長さとが等しい構成を説明した。前述のように、本実施形態の積層セラミックコンデンサ１は、いわゆる薄型品において、強度向上の効果が顕著になる。図６は、薄型品の積層セラミックコンデンサ１の概要を示す図である。図６に示す積層セラミックコンデンサ１の積層方向１００の長さ１１０は、積層セラミックコンデンサ１の第２の方向１０２の長さ１１２よりも短い。このように、長さ１１０が長さ１１２よりも短い積層セラミックコンデンサ１を薄型品と呼ぶ。薄型品は、図１に示した長さ１１０と長さ１１２とがほぼ等しい積層セラミックコンデンサ１に比べて、強度が不足しやすい。ここで、本実施形態の積層セラミックコンデンサ１では、積層体２が繊維６０を有する。そのため、薄型品の積層セラミックコンデンサ１において、その強度を高めることができる。
　本実施形態において、外部電極２０の位置は適宜変更できる。二端子の積層セラミックコンデンサ１について、図１に示すように、長手方向の両端に外部電極２０が配置された構成を説明した。外部電極２０の配置はこれには限定されない。図７は、積層セラミックコンデンサ１の短手方向に外部電極２０が配置された積層セラミックコンデンサ１の概要を示す図である。図７に示す積層セラミックコンデンサ１では、長手方向の両端の面、すなわち第３の面１３および第４の面１４ではなく、短手方向の両端の面、すなわち第５の面１５および第６の面１６に外部電極２０が配置される。具体的には、第５の面１５に外部電極７２が配置され、第６の面１６に外部電極７１が配置される。図７に示すように、本実施形態の積層セラミックコンデンサ１では、その短手方向に外部電極２０が配置されてもよい。
　また、本実施形態の積層セラミックコンデンサ１は、二端子に限定されない。図８は、三端子の積層セラミックコンデンサ１を示す図である。本実施形態の積層セラミックコンデンサ１は、図８に示すように、第１の外部電極２１および第２の外部電極２２に加えて、第三の端子として、外部電極７４および外部電極７５を備えてもよい。
　また、本実施形態の積層セラミックコンデンサ１は、第１の方向１０１の長さと、第２の方向１０２の長さとが等しくてもよい。図９は、いわゆるスクエア型の積層セラミックコンデンサ１を示す図である。図９に示すように、積層セラミックコンデンサ１は、第１の方向１０１の長さ１１４と、第２の方向１０２の長さ１１６とが等しくてもよい。第１の方向１０１の長さ１１４と、第２の方向１０２の長さ１１６とが等しい積層セラミックコンデンサ１を、スクエア型の積層セラミックコンデンサ１と呼ぶ。
　また、スクエア型の積層セラミックコンデンサ１においては、第１の方向１０１および第２の方向１０２に平行な面における四隅に、外部電極２０が配置されてもよい。図９に示す例では、外部電極２０として、外部電極７７、７８、７９、８０が配置される。
　以上、本発明の実施形態を説明した。本発明は前述した実施形態に限定されることなく、種々の変更、変形および組み合わせが可能である。
＜１＞積層方向に相対する第１の面および第２の面と、前記積層方向に直交する第１の方向に相対する第３の面および第４の面と、前記積層方向および前記第１の方向に直交する第２の方向に相対する第５の面と第６の面とを有する積層体と、
　前記積層体の第３の面上に配置された第１の外部電極と、
　前記積層体の第４の面上に配置された第２の外部電極と、
　を備え、
　前記積層体は、
　　内層部と、
　　前記内層部を前記積層方向に挟み込むように配置された２つの外層部と、
　　を備え、
　前記外層部は、外層誘電体層を備え、
　前記外層誘電体層中に、繊維を含有している、
　積層セラミックコンデンサ。
＜２＞前記繊維は、前記積層体の表面には露出していない、
　＜１＞に記載の積層セラミックコンデンサ。
＜３＞前記繊維の太さは、１ｎｍ以上１０００ｎｍ以下である、
　＜１＞または＜２＞に記載の積層セラミックコンデンサ。
＜４＞前記繊維の含有率は、１．０ｗｔ％以上３０．０ｗｔ％以下である、
　＜１＞から＜３＞のいずれか１つに記載の積層セラミックコンデンサ。
＜５＞前記繊維同士の交錯数は、前記積層方向および前記第１の方向に平行な断面における２．５μｍ×２．５μｍの領域において５個以上である、
　＜１＞から＜４＞のいずれか１つに記載の積層セラミックコンデンサ。
＜６＞前記積層方向の寸法は、８０μｍ以下である、
　＜１＞から＜５＞のいずれか１つに記載の積層セラミックコンデンサ。
　１　　　積層セラミックコンデンサ
　２　　　積層体
　１１　　第１の面
　１２　　第２の面
　１３　　第３の面
　１４　　第４の面
　１５　　第５の面
　１６　　第６の面
　２０　　外部電極
　２１　　第１の外部電極
　２２　　第２の外部電極
　２４　　下地電極層
　２６　　めっき層
　２７　　ニッケルめっき層
　２８　　スズめっき層
　３０　　内部電極
　３１　　第１の内部電極
　３２　　第２の内部電極
　３４　　内部電極端
　３５　　積層方向表面
　３７　　対向領域
　３８　　引き出し領域
　４０　　誘電体層
　４１　　外層誘電体層
　４３　　内層誘電体層
　４５　　第１の領域
　４６　　第２の領域
　５０　　外層部
　５１　　第１の面側外層部
　５２　　第２の面側外層部
　５３　　内層部
　５５　　第１の幅方向領域
　５６　　第２の幅方向領域
　６０　　繊維
　１００　積層方向
　１０１　第１の方向
　１０２　第２の方向

Claims (6)

  1. 　積層方向に相対する第１の面および第２の面と、前記積層方向に直交する第１の方向に相対する第３の面および第４の面と、前記積層方向および前記第１の方向に直交する第２の方向に相対する第５の面と第６の面とを有する積層体と、
    　前記積層体の第３の面上に配置された第１の外部電極と、
    　前記積層体の第４の面上に配置された第２の外部電極と、
    　を備え、
    　前記積層体は、
    　　内層部と、
    　　前記内層部を前記積層方向に挟み込むように配置された２つの外層部と、
    　　を備え、
    　前記外層部は、外層誘電体層を備え、
    　前記外層誘電体層中に、繊維を含有している、
    　積層セラミックコンデンサ。
  2. 　前記繊維は、前記積層体の表面には露出していない、
    　請求項１に記載の積層セラミックコンデンサ。
  3. 　前記繊維の太さは、１ｎｍ以上１０００ｎｍ以下である、
    　請求項１または２に記載の積層セラミックコンデンサ。
  4. 　前記繊維の含有率は、１．０ｗｔ％以上３０．０ｗｔ％以下である、
    　請求項１から３のいずれか１項に記載の積層セラミックコンデンサ。
  5. 　前記繊維同士の交錯数は、前記積層方向および前記第１の方向に平行な断面における２．５μｍ×２．５μｍの領域において５個以上である、
    　請求項１から４のいずれか１項に記載の積層セラミックコンデンサ。
  6. 　前記積層方向の寸法は、８０μｍ以下である、
    　請求項１から５のいずれか１項に記載の積層セラミックコンデンサ。
PCT/JP2024/017210 2023-11-27 2024-05-09 積層セラミックコンデンサ Pending WO2025115249A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023199699 2023-11-27
JP2023-199699 2023-11-27

Publications (1)

Publication Number Publication Date
WO2025115249A1 true WO2025115249A1 (ja) 2025-06-05

Family

ID=95896651

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/017210 Pending WO2025115249A1 (ja) 2023-11-27 2024-05-09 積層セラミックコンデンサ

Country Status (1)

Country Link
WO (1) WO2025115249A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04267318A (ja) * 1991-02-22 1992-09-22 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
WO2019163292A1 (ja) * 2018-02-22 2019-08-29 太陽インキ製造株式会社 積層型電子部品用樹脂組成物、ドライフィルム、硬化物、積層型電子部品、および、プリント配線板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04267318A (ja) * 1991-02-22 1992-09-22 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
WO2019163292A1 (ja) * 2018-02-22 2019-08-29 太陽インキ製造株式会社 積層型電子部品用樹脂組成物、ドライフィルム、硬化物、積層型電子部品、および、プリント配線板

Similar Documents

Publication Publication Date Title
JP7273373B2 (ja) 積層セラミック電子部品
KR101397835B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20190011219A (ko) 적층 세라믹 콘덴서
JP7670193B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP2015065394A (ja) 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板
US12456582B2 (en) Multilayer ceramic capacitor
CN115881434B (zh) 层叠陶瓷电容器
KR20230097508A (ko) 적층형 전자 부품
JP2004235377A (ja) セラミック電子部品
CN118197806A (zh) 多层电子组件
JP2023167525A (ja) 積層セラミック電子部品
KR20230079891A (ko) 세라믹 전자부품
JP2022129066A (ja) 積層セラミックコンデンサ
US12176153B2 (en) Multilayer electronic component
WO2023189749A1 (ja) 積層セラミックコンデンサ
JP7835297B2 (ja) 積層セラミックコンデンサ
KR102946063B1 (ko) 적층형 전자 부품
CN216015095U (zh) 层叠陶瓷电容器
CN121753127A (zh) 层叠陶瓷电容器
WO2026054041A1 (ja) 積層セラミックコンデンサ
WO2026054040A1 (ja) 積層セラミックコンデンサ
WO2024018718A1 (ja) 積層セラミック電子部品および積層セラミック電子部品の実装構造
WO2025141994A1 (ja) 積層セラミックコンデンサ
WO2025142137A1 (ja) 積層セラミックコンデンサ
WO2024029150A1 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24896941

Country of ref document: EP

Kind code of ref document: A1