WO2024257543A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2024257543A1
WO2024257543A1 PCT/JP2024/018091 JP2024018091W WO2024257543A1 WO 2024257543 A1 WO2024257543 A1 WO 2024257543A1 JP 2024018091 W JP2024018091 W JP 2024018091W WO 2024257543 A1 WO2024257543 A1 WO 2024257543A1
Authority
WO
WIPO (PCT)
Prior art keywords
partition
boundary
semiconductor device
resin
extension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/018091
Other languages
English (en)
French (fr)
Inventor
遼平 梅野
登茂平 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2025527580A priority Critical patent/JPWO2024257543A1/ja
Priority to CN202480037697.1A priority patent/CN121312323A/zh
Priority to DE112024002507.2T priority patent/DE112024002507T5/de
Publication of WO2024257543A1 publication Critical patent/WO2024257543A1/ja
Priority to US19/410,050 priority patent/US20260090404A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H10W70/427—Bent parts
    • H10W70/429—Bent parts being the outer leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Definitions

  • This disclosure relates to a semiconductor device.
  • the semiconductor device described in this document includes a conductive support member, a semiconductor element, and a sealing resin.
  • the conductive support member has a die pad and multiple outer leads.
  • the semiconductor element is mounted on the die pad.
  • the multiple outer leads are exposed from the sealing resin and are conductive to the semiconductor element.
  • the dam bar of the lead frame is cut to separate it into multiple outer leads, and the outer leads are bent by bending.
  • the width of the cut portion of the dam bar in the outer lead is larger than the width of the other portions.
  • the cut portion of the dam bar in the outer lead may have an unstable shape after processing, such as becoming sharp due to the bending process.
  • One of the objectives of this disclosure is to provide a semiconductor device that is an improvement over conventional semiconductor devices.
  • one of the objectives of this disclosure is to provide a semiconductor device that is suitable for improving the stability of the shape of the outer lead after bending.
  • a semiconductor device provided by one aspect of the present disclosure includes one or more semiconductor elements, a conductive support member, and a sealing resin having a first resin side surface facing one side in a first direction perpendicular to the thickness direction and covering the one or more semiconductor elements.
  • the conductive support member includes one or more first outer leads each having a first root portion extending from the first resin side surface in the first direction, a first mounting portion located on one side of the first root portion in the thickness direction, and a first extension portion connected to the first root portion via a first bend portion and connected to the first mounting portion via a second bend portion.
  • the first outer lead includes a first partition portion including the first extension portion, a second partition portion including the first root portion and connected to the first partition portion, and a third partition portion including the first mounting portion and connected to the first partition portion.
  • the dimension of the first partition portion in the thickness direction and the second direction perpendicular to the first direction is larger than the dimension of the second partition portion in the second direction and the dimension of the third partition portion in the second direction.
  • At least one of a first partition boundary, which is the boundary between the first partition and the second partition, and a second partition boundary, which is the boundary between the first partition and the third partition, is located in the first extension portion.
  • the above configuration makes it possible to improve the stability of the shape of the outer lead after bending.
  • FIG. 1 is a plan view showing a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a plan view corresponding to FIG. 1 and seen through the sealing resin.
  • FIG. 3 is a front view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 4 is a left side view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 5 is a rear view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 6 is a right side view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 7 is a cross-sectional view taken along line VII-VII in FIG.
  • FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG.
  • FIG. 9 is an enlarged view of a main part showing the semiconductor device according to the first embodiment of the present disclosure, in which the upper part is an enlarged view of a part of FIG. 1 and the lower part is an enlarged view of a part of FIG.
  • FIG. 10 is an enlarged view of a main part showing the semiconductor device according to the first embodiment of the present disclosure, in which the upper part is an enlarged view of a part of FIG. 1 and the lower part is an enlarged view of a part of FIG.
  • FIG. 11 is a plan view showing a process in the manufacture of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 12 is a plan view showing a semiconductor device according to a first modification of the first embodiment.
  • FIG. 13 is a plan view showing a semiconductor device according to a first modification of the first embodiment, seen through a sealing resin.
  • FIG. 14 is a front view showing a semiconductor device according to a first modification of the first embodiment.
  • FIG. 15 is a left side view showing a semiconductor device according to a first modification of the first embodiment.
  • FIG. 16 is a rear view showing the semiconductor device according to the first modification of the first embodiment.
  • FIG. 17 is a right side view showing a semiconductor device according to a first modification of the first embodiment.
  • an object A is formed on an object B" and “an object A is formed on an object B” include “an object A is formed directly on an object B” and “an object A is formed on an object B with another object interposed between the object A and the object B” unless otherwise specified.
  • an object A is disposed on an object B” and “an object A is disposed on an object B” include “an object A is disposed directly on an object B” and “an object A is disposed on an object B with another object interposed between the object A and the object B" unless otherwise specified.
  • an object A is located on an object B includes “an object A is located on an object B in contact with an object B” and “an object A is located on an object B with another object interposed between the object A and the object B” unless otherwise specified.
  • an object A overlaps an object B when viewed in a certain direction includes “an object A overlaps the entire object B” and “an object A overlaps a part of an object B.”
  • a surface A faces in direction B is not limited to the case where the angle of surface A with respect to direction B is 90 degrees, but also includes the case where surface A is tilted with respect to direction B.
  • a semiconductor device A1 according to a first embodiment of the present disclosure will be described with reference to FIGS. 1 to 10.
  • the semiconductor device A1 of this embodiment includes two semiconductor elements 10, an insulating element 12, a conductive support member 2, a plurality of wires 31 to 34, and a sealing resin 5.
  • the conductive support member 2 includes a die pad portion 21, a plurality of first outer leads 22, a plurality of second outer leads 23, a plurality of first inner leads 24, and a plurality of second inner leads 25.
  • the specific use of the semiconductor device A1 is not limited in any way, but it is, for example, surface-mounted on a wiring board of an inverter device of an electric vehicle or a hybrid vehicle.
  • the package format of the semiconductor device A1 is a SOP (Small Outline Package). However, the package format of the semiconductor device A1 is not limited to the SOP.
  • FIGS. 1 and 2 are plan views showing the semiconductor device A1.
  • FIG. 3 is a front view showing the semiconductor device A1.
  • FIG. 4 is a left side view showing the semiconductor device A1.
  • FIG. 5 is a rear view showing the semiconductor device A1.
  • FIG. 6 is a right side view showing the semiconductor device A1.
  • FIG. 7 is a cross-sectional view taken along line VII-VII in FIG. 2.
  • FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG. 2.
  • FIG. 9 and FIG. 10 the upper part is an enlarged view of a portion of FIG. 1, and the lower part is an enlarged view of a portion of FIG. 3.
  • FIG. 2 is shown through the sealing resin 5 for ease of understanding.
  • the through sealing resin 5 is shown by an imaginary line (two-dot chain line).
  • the thickness direction (direction in plan view) of the die pad portion 21 (conductive support member 2) is referred to as the "thickness direction z".
  • the direction perpendicular to the thickness direction z (the up-down direction in FIG. 1) is referred to as the "first direction x”.
  • the direction perpendicular to the thickness direction z and the first direction x (the left-right direction in FIG. 1) is referred to as the "second direction y".
  • the semiconductor device A1 is approximately rectangular when viewed in the thickness direction z.
  • FIG. 2 is an example of the "one side of the first direction" of the present disclosure and is referred to as the "x1 side of the first direction x", and the upper side in the figures is an example of the "other side of the first direction” of the present disclosure and is referred to as the "x2 side of the first direction x".
  • the right side in the figures is referred to as the "y1 side of the second direction y”
  • the left side in the figures is referred to as the "y2 side of the second direction y”.
  • the lower side in the figure is an example of “one side in the thickness direction” in this disclosure, and is called the “z1 side in the thickness direction z," and the upper side in the figure is called the “z2 side in the thickness direction z.”
  • the z2 side in the thickness direction z may be referred to as the upper side
  • the z1 side in the thickness direction z may be referred to as the lower side.
  • the terms "upper,” “lower,” “upper,” “lower,” “top surface,” and “bottom surface” indicate the relative positional relationship of each component in the thickness direction z, and are not necessarily terms that define the relationship with the direction of gravity.
  • the two semiconductor elements 10 and the insulating element 12 are the functional core elements of the semiconductor device A1.
  • the two semiconductor elements 10 include a first semiconductor element 11 and a second semiconductor element 13.
  • the first semiconductor element 11, the second semiconductor element 13, and the insulating element 12 are each composed of individual elements.
  • the first semiconductor element 11, the second semiconductor element 13, and the insulating element 12 are each rectangular with the longer side extending in the second direction y.
  • the first semiconductor element 11 is a controller (control element) of a gate driver that drives switching elements such as IGBTs and MOSFETs.
  • the first semiconductor element 11 has a circuit that converts a control signal input from an ECU or the like into a PWM control signal, a transmission circuit for transmitting the PWM control signal to the second semiconductor element 13, and a receiving circuit for receiving an electrical signal from the second semiconductor element 13.
  • the second semiconductor element 13 is a gate driver (drive element) for driving the switching element.
  • the second semiconductor element 13 has a receiving circuit for receiving a PWM control signal, a circuit for driving the switching element based on the PWM control signal, and a transmitting circuit for transmitting an electrical signal to the first semiconductor element 11.
  • An example of the electrical signal is an output signal from a temperature sensor arranged near the motor.
  • the insulating element 12 is an element for transmitting a PWM control signal or other electric signals in an insulated state.
  • the insulating element 12 is an inductive type.
  • An insulating transformer is an example of an inductive type insulating element 12.
  • An insulating transformer transmits an electric signal in an insulated state by inductively coupling two inductors (coils).
  • the insulating element 12 has a substrate made of silicon.
  • An inductor made of copper is formed on the substrate.
  • the inductors include a transmitting inductor and a receiving inductor, and these inductors are stacked in the thickness direction z.
  • a dielectric layer made of silicon dioxide (SiO 2 ) or the like is interposed between the transmitting inductor and the receiving inductor.
  • the transmitting inductor and the receiving inductor are electrically insulated by the dielectric layer.
  • the insulating element 12 may be a capacitive type.
  • a capacitor is an example of a capacitive type insulating element 12.
  • the insulating element 12 may be a photocoupler.
  • the second semiconductor element 13 requires a power supply voltage higher than that required for the first semiconductor element 11. For this reason, a significant potential difference occurs between the first semiconductor element 11 and the second semiconductor element 13. Therefore, in the semiconductor device A1, the first circuit including the first semiconductor element 11 as a component and the second circuit including the second semiconductor element 13 as a component are insulated from each other by the insulating element 12. The first circuit and the second circuit have relatively different potentials. In the semiconductor device A1, the second circuit has a higher potential than the first circuit. In addition, the insulating element 12 relays mutual signals in the first circuit and the second circuit. For example, in an inverter device for an electric vehicle or a hybrid vehicle, the voltage applied to the ground of the first semiconductor element 11 is about 0V, while the voltage applied to the ground of the second semiconductor element 13 may transiently become 600V or more.
  • a plurality of electrodes 111 are provided on the upper surface of the first semiconductor element 11 (the surface facing in the same direction as the mounting surface 211 of the die pad portion 21 described below). The plurality of electrodes 111 are electrically connected to a circuit configured in the first semiconductor element 11.
  • a plurality of electrodes 131 are provided on the upper surface of the second semiconductor element 13 (the surface facing in the same direction as the mounting surface 211 described above). The plurality of electrodes 131 are electrically connected to a circuit configured in the second semiconductor element 13.
  • the insulating element 12 is located between the first semiconductor element 11 and the second semiconductor element 13 in the second direction y.
  • a plurality of first electrodes 121 and a plurality of second electrodes 122 are provided on the upper surface of the insulating element 12 (the surface facing the same direction as the mounting surface 211 described above).
  • Each of the plurality of first electrodes 121 and the plurality of second electrodes 122 is conductive to either the transmitting inductor or the receiving inductor.
  • the plurality of first electrodes 121 are arranged along the first direction x, and are located closer to the first semiconductor element 11 than the second semiconductor element 13 in the second direction y.
  • the plurality of second electrodes 122 are arranged along the first direction x, and are located closer to the second semiconductor element 13 than the first semiconductor element 11 in the second direction y.
  • the conductive support member 2 is a member that constitutes a conductive path between the first semiconductor element 11, the second semiconductor element 13, and the insulating element 12 and the wiring board of the inverter device in the semiconductor device A1.
  • the conductive support member 2 is made of an alloy containing copper (Cu) in its composition, for example.
  • the conductive support member 2 is formed from a lead frame 81 described later.
  • the conductive support member 2 carries the first semiconductor element 11, the insulating element 12, and the second semiconductor element 13.
  • the conductive support member 2 includes a die pad portion 21, a plurality of first outer leads 22, a plurality of second outer leads 23, a plurality of first inner leads 24, and a plurality of second inner leads 25.
  • a plating layer made of silver (Ag), nickel (Ni), gold (Au), etc. may be provided at appropriate locations of the conductive support member 2 as necessary.
  • the first semiconductor element 11, the second semiconductor element 13, and the insulating element 12 are mounted on the die pad portion 21.
  • the die pad portion 21 has a first die pad 21A and a second die pad 21B.
  • the first die pad 21A is arranged on the x1 side of the first direction x.
  • the second die pad 21B is arranged on the x2 side of the first direction x.
  • the first die pad 21A and the second die pad 21B are spaced apart from each other in the first direction x.
  • the semiconductor device A1 the first semiconductor element 11 and the insulating element 12 are mounted on the first die pad 21A, and the second semiconductor element 13 is mounted on the second die pad 21B.
  • the die pad portion 21 (first die pad 21A and second die pad 21B) is covered with sealing resin 5.
  • the die pad portion 21 (each of the first die pad 21A and second die pad 21B) has a mounting surface 211 facing the z2 side in the thickness direction z.
  • the first semiconductor element 11 and the insulating element 12 are mounted on the mounting surface 211 of the first die pad 21A.
  • the second semiconductor element 13 is mounted on the mounting surface 211 of the second die pad 21B.
  • Each of the first semiconductor element 11, the second semiconductor element 13, and the insulating element 12 is bonded to either the mounting surface 211 of the first die pad 21A or the mounting surface 211 of the second die pad 21B via a conductive bonding material (solder, metal paste, etc.) not shown.
  • the thickness of the first die pad 21A and the second die pad 21B (die pad portion 21) is, for example, 100 ⁇ m or more and 300 ⁇ m or less.
  • a plurality of through holes 212 are formed in the first die pad 21A.
  • Each of the plurality of through holes 212 penetrates the first die pad 21A in the thickness direction z and extends along the second direction y.
  • at least one of the plurality of through holes 212 is located between the first semiconductor element 11 and the insulating element 12.
  • the plurality of through holes 212 are arranged along the second direction y.
  • the first outer leads 22 are members that are joined to a wiring board such as an inverter device to form a conductive path between the semiconductor device A1 and the wiring board. At least one of the first outer leads 22 is electrically connected to the first semiconductor element 11. As shown in FIGS. 1, 2 and 4, the first outer leads 22 are arranged at intervals from each other in the second direction y. The first outer leads 22 are exposed so as to extend from the sealing resin 5 (the first resin side surface 53 described later) to the x1 side of the first direction x. As shown in FIGS. 1, 3 and 5, the first outer leads 22 overlap each other when viewed in the second direction y.
  • the first outer leads 22 include a first outer lead 22A at one end, a first outer lead 22B at the other end and a plurality of intermediate first outer leads 22C.
  • the first outer lead 22A at one end is located at the end of the first outer leads 22 on the y1 side in the second direction y.
  • the other end side first outer lead 22B is located at the end on the y2 side of the multiple first outer leads 22 in the second direction y.
  • the multiple intermediate first outer leads 22C are arranged between the one end side first outer lead 22A and the other end side first outer lead 22B.
  • Each of the multiple first outer leads 22 (one end side first outer lead 22A, the other end side first outer lead 22B, and multiple intermediate first outer leads 22C) has a first root portion 221, a first mounting portion 222, a first extending portion 223, a first bent portion 224, and a second bent portion 225.
  • the first root portion 221 is the root portion of the first outer lead 22. As shown in Figures 1 and 2, the first root portion 221 is located at the end of the first outer lead 22 that is closer to the sealing resin 5 in the first direction x. Therefore, the first root portion 221, the first mounting portion 222 and the first extending portion 223 are also located closer to the sealing resin 5 in the first direction x. The first root portion 221 is located higher in the thickness direction z (on the z2 side in the thickness direction z) than the first mounting portion 222, and protrudes from the center of the sealing resin 5 in the thickness direction z.
  • the first mounting portion 222 is the tip portion of the first outer lead 22.
  • the first mounting portion 222 is a portion that is joined to the circuit board when the semiconductor device A1 is mounted on the circuit board. As shown in FIG. 1 and FIG. 2, the first mounting portion 222 is located at the end opposite the sealing resin 5 in the first direction x. Therefore, the first mounting portion 222 is located farther from the sealing resin 5 in the first direction x than the first root portion 221 and the first extension portion 223.
  • the first mounting portion 222 is located lower in the thickness direction z than the first root portion 221 (on the z1 side in the thickness direction z).
  • the first extension portion 223 is connected to the first root portion 221 via the first bend portion 224 and to the first mounting portion 222 via the second bend portion 225.
  • the first extension portion 223 is inclined with respect to the first root portion 221 and the first mounting portion 222 when viewed in the second direction y. Furthermore, the first extension portion 223 is inclined with respect to the thickness direction z when viewed in the second direction y.
  • the first bent portion 224 is interposed between the first root portion 221 and the first extension portion 223.
  • the first bent portion 224 bends downward in the thickness direction z from the first root portion 221.
  • the second bent portion 225 is interposed between the first mounting portion 222 and the first extension portion 223.
  • the second bent portion 225 bends upward in the thickness direction z from the first mounting portion 222.
  • the first bent portion 224 and the second bent portion 225 are each curved when viewed in the second direction y.
  • the first outer lead 22 includes a first partition 226, a second partition 227, and a third partition 228.
  • the first partition 226 includes a first extension 223.
  • the second partition 227 includes a first root 221 and is connected to the first partition 226.
  • the third partition 228 includes a first mounting portion 222 and is connected to the first partition 226.
  • the dimension w1 in the second direction y of the first partition 226 is greater than the dimension w2 in the second direction y of the second partition 227 and the dimension w3 in the second direction y of the third partition 228.
  • the first partition 226 corresponds to a portion of a dam bar 816 of the lead frame 81 described later, and is a portion that is wider than other portions by cutting the dam bar 816. In FIG. 9, the first partition 226 is hatched.
  • the first partition boundary 226a which is the boundary between the first partition 226 and the second partition 227, is located at the first root 221.
  • the second partition boundary 226b which is the boundary between the first partition 226 and the third partition 228, is located at the first extension 223.
  • the distance (first distance d1) between the first boundary 2201, which is the boundary between the first bend 224 and the first extension 223, and the second partition boundary 226b is, for example, 0.01 mm or more and 1.0 mm or less, and preferably 0.01 mm or more and 0.05 mm or less.
  • first distance d1 between the first boundary 2201 and the second partition boundary 226b is 1/20 times or more and 1/2 times or less, and preferably 1/10 times or more and 1/4 times or less, of the dimension t1 in the thickness direction z of the first root 221.
  • the multiple first inner leads 24 are covered with sealing resin 5.
  • the first inner leads 24 extend inwardly from each of the multiple first outer leads 22 into the sealing resin 5.
  • the multiple first inner leads 24 include a first inner lead 24A on one end side, a first inner lead 24B on the other end side, and multiple intermediate first inner leads 24C.
  • the first inner lead 24A on one end side is connected to the end on the x2 side of the first outer lead 22A on the first direction x.
  • the end of the first inner lead 24A on the opposite side to the first outer lead 22A on the one end side is connected to the first die pad 21A.
  • the first inner lead 24B on the other end side is connected to the end on the x2 side of the first direction x of the first outer lead 22B on the other end side.
  • the end of the first inner lead 24B on the opposite side to the first outer lead 22B on the other end side is connected to the first die pad 21A.
  • Each of the multiple intermediate first inner leads 24C is connected to the end on the x2 side of the first direction x of one of the multiple intermediate first outer leads 22C, and extends close to the first die pad 21A.
  • the second outer leads 23 are members that are joined to a wiring board such as an inverter device to form a conductive path between the semiconductor device A1 and the wiring board. At least one of the second outer leads 23 is conductive to the second semiconductor element 13. As shown in Figures 1, 2 and 6, the second outer leads 23 are arranged at intervals from each other in the second direction y. The second outer leads 23 are exposed so as to extend from the sealing resin 5 (the second resin side surface 54 described later) to the x2 side of the first direction x. As shown in Figures 1, 3 and 5, the second outer leads 23 overlap each other when viewed in the second direction y.
  • the second outer leads 23 include a one-end side second outer lead 23A, an other-end side second outer lead 23B and a plurality of intermediate second outer leads 23C.
  • the one-end side second outer lead 23A is located at the end of the second outer leads 23 on the y1 side in the second direction y.
  • the other end side second outer lead 23B is located at the end on the y2 side of the multiple second outer leads 23 in the second direction y.
  • the multiple intermediate second outer leads 23C are arranged between the one end side second outer lead 23A and the other end side second outer lead 23B.
  • Each of the multiple second outer leads 23 (one end side second outer lead 23A, the other end side second outer lead 23B, and multiple intermediate second outer leads 23C) has a second root portion 231, a second mounting portion 232, a second extending portion 233, a third bent portion 234, and a fourth bent portion 235.
  • the second root portion 231 is the root portion of the second outer lead 23. As shown in Figures 1 and 2, the second root portion 231 is located at the end of the second outer lead 23 that is closer to the sealing resin 5 in the first direction x. Therefore, the second root portion 231, the second mounting portion 232 and the second extension portion 233 are also located closer to the sealing resin 5 in the first direction x. The second root portion 231 is located higher in the thickness direction z (on the z2 side in the thickness direction z) than the second mounting portion 232, and protrudes from the center of the sealing resin 5 in the thickness direction z.
  • the second mounting portion 232 is the tip portion of the second outer lead 23.
  • the second mounting portion 232 is a portion that is joined to the circuit board when the semiconductor device A1 is mounted on the circuit board. As shown in Figures 1 and 2, the second mounting portion 232 is located at the end opposite the sealing resin 5 in the first direction x. Therefore, the second mounting portion 232 is located farther from the sealing resin 5 in the first direction x than the second root portion 231 and the second extension portion 233.
  • the second mounting portion 232 is located lower in the thickness direction z than the second root portion 231 (on the z1 side in the thickness direction z).
  • the second extension portion 233 is connected to the second root portion 231 via the third bend portion 234 and to the second mounting portion 232 via the fourth bend portion 235.
  • the second extension portion 233 is inclined with respect to the second root portion 231 and the second root portion 232 when viewed in the second direction y. Furthermore, the second extension portion 233 is inclined with respect to the thickness direction z when viewed in the second direction y.
  • the third bend 234 is interposed between the second root portion 231 and the second extension portion 233.
  • the third bend 234 bends downward in the thickness direction z from the second root portion 231.
  • the fourth bend 235 is interposed between the second mounting portion 232 and the second extension portion 233.
  • the fourth bend 235 bends upward in the thickness direction z from the second mounting portion 232.
  • the third bend 234 and the fourth bend 235 are each curved when viewed in the second direction y.
  • the second outer lead 23 includes a fourth partition 236, a fifth partition 237, and a sixth partition 238.
  • the fourth partition 236 includes a second extension 233.
  • the fifth partition 237 includes a second root 231 and is connected to the fourth partition 236.
  • the sixth partition 238 includes a second mounting portion 232 and is connected to the fourth partition 236.
  • the dimension w4 in the second direction y of the fourth partition 236 is greater than the dimension w5 in the second direction y of the fifth partition 237 and the dimension w6 in the second direction y of the sixth partition 238.
  • the fourth partition 236 corresponds to a portion of a dam bar 816 of the lead frame 81 described later, and is a portion that is wider than other portions by cutting the dam bar 816. In FIG. 10, the fourth partition 236 is hatched.
  • the third partition boundary 236a which is the boundary between the fourth partition 236 and the fifth partition 237, is located at the second root 231.
  • the fourth partition boundary 236b which is the boundary between the fourth partition 236 and the sixth partition 238, is located at the second extension 233.
  • the distance (second distance d2) between the second boundary 2301, which is the boundary between the third bend 234 and the second extension 233, and the fourth partition boundary 236b is, for example, 0.01 mm or more and 1.0 mm or less, and preferably 0.01 mm or more and 0.05 mm or less.
  • the second distance d2 between the second boundary 2301 and the fourth partition boundary 236b is 1/20 times or more and 1/2 times or less, and preferably 1/10 times or more and 1/4 times or less, of the dimension t2 in the thickness direction z of the second root 231.
  • the multiple second inner leads 25 are covered with sealing resin 5.
  • the second inner leads 25 extend inwardly from each of the multiple second outer leads 23 into the sealing resin 5.
  • the multiple second inner leads 25 include a one end side second inner lead 25A, an other end side second inner lead 25B, and multiple intermediate second inner leads 25C.
  • the one-end second inner lead 25A is connected to the end of the one-end second outer lead 23A on the x1 side in the first direction x.
  • the end of the one-end second inner lead 25A opposite the one-end second outer lead 23A is connected to the second die pad 21B.
  • the other-end second inner lead 25B is connected to the end of the other-end second outer lead 23B on the x1 side in the first direction x.
  • the other-end second inner lead 25B opposite the other-end second outer lead 23B is connected to the second die pad 21B.
  • Each of the multiple intermediate second inner leads 25C is connected to the end of one of the multiple intermediate second outer leads 23C on the x1 side in the first direction x, and extends close to the second die pad 21B.
  • the multiple wires 31-34 together with the die pad portion 21 (first die pad 21A and second die pad 21B), the multiple first outer leads 22, the multiple second outer leads 23, the multiple first inner leads 24, and the multiple second inner leads 25, respectively, form a conductive path that enables the first semiconductor element 11, the second semiconductor element 13, and the insulating element 12 to perform a predetermined function.
  • the composition of the multiple wires 31-34 includes, for example, gold (Au). Alternatively, the composition of these wires may include copper or aluminum (Al).
  • each of the multiple wires 31 is connected to one of the multiple first electrodes 121 of the insulating element 12 and one of the multiple electrodes 111 of the first semiconductor element 11. This allows the first semiconductor element 11 and the insulating element 12 to be mutually conductive.
  • the multiple wires 31 are arranged along the second direction y.
  • each of the multiple wires 32 is connected to one of the multiple electrodes 111 of the first semiconductor element 11 and to one of the first inner lead 24A on one end side, the first inner lead 24B on the other end side, and the multiple intermediate first inner leads 24C.
  • the first inner lead 24A on one end side, the first inner lead 24B on the other end side, and the multiple intermediate first inner leads 24C is electrically connected to the first semiconductor element 11.
  • each of the multiple wires 33 is connected to one of the multiple second electrodes 122 of the insulating element 12 and one of the multiple electrodes 131 of the second semiconductor element 13. This allows the second semiconductor element 13 and the insulating element 12 to be electrically connected to each other.
  • the multiple wires 33 are arranged along the second direction y. In the semiconductor device A1, the multiple wires 33 straddle the first die pad 21A and the second die pad 21B.
  • each of the multiple wires 34 is connected to one of the multiple electrodes 131 of the second semiconductor element 13 and to one of the one end side second inner lead 25A, the other end side second inner lead 25B, and the multiple intermediate second inner leads 25C.
  • at least one of the one end side second inner lead 25A, the other end side second inner lead 25B, and the multiple intermediate second inner leads 25C is electrically connected to the second semiconductor element 13.
  • the sealing resin 5 covers the first semiconductor element 11, the second semiconductor element 13, the insulating element 12, the die pad portion 21 (the first die pad 21A and the second die pad 21B), the first inner leads 24, and the second inner leads 25. Furthermore, as shown in Figure 7, the sealing resin 5 covers the wires 31 to 34.
  • the sealing resin 5 has electrical insulation properties.
  • the sealing resin 5 insulates the first die pad 21A and the second die pad 21B from each other.
  • the sealing resin 5 is made of a material that contains, for example, black epoxy resin. When viewed in the thickness direction z, the sealing resin 5 is rectangular.
  • the sealing resin 5 has a resin main surface 51, a resin back surface 52, a first resin side surface 53, a second resin side surface 54, a third resin side surface 55, and a fourth resin side surface 56.
  • the resin main surface 51 and the resin back surface 52 are located apart from each other in the thickness direction z.
  • the resin main surface 51 and the resin back surface 52 face opposite each other in the thickness direction z.
  • the resin main surface 51 faces the z2 side in the thickness direction z
  • the resin back surface 52 faces the z1 side in the thickness direction z.
  • Each of the resin main surface 51 and the resin back surface 52 is approximately flat.
  • the first resin side surface 53, the second resin side surface 54, the third resin side surface 55 and the fourth resin side surface 56 are each connected to the resin main surface 51 and the resin back surface 52, and are sandwiched between the resin main surface 51 and the resin back surface 52 in the thickness direction z.
  • the first resin side surface 53 is located on the x1 side of the first direction x and faces the x1 side of the first direction x.
  • a plurality of first outer leads 22 protrude from the first resin side surface 53.
  • the second resin side surface 54 is located on the x2 side of the first direction x and faces the x2 side of the first direction x.
  • a plurality of second outer leads 23 protrude from the second resin side surface 54.
  • the third resin side surface 55 and the fourth resin side surface 56 are located apart from each other in the second direction y, and are connected to the first resin side surface 53 and the second resin side surface 54. As shown in Figures 1, 4, and 6, the third resin side surface 55 is located on the y1 side of the second direction y and faces the y1 side of the second direction y. The fourth resin side surface 56 is located on the y2 side of the second direction y and faces the y2 side of the second direction y.
  • the first resin side 53 includes a first upper portion 531, a first lower portion 532, and a first intermediate portion 533.
  • the first upper portion 531 is connected to the resin main surface 51 at the z2 side in the thickness direction z, and is connected to the first intermediate portion 533 at the z1 side in the thickness direction z.
  • the first upper portion 531 is inclined with respect to the resin main surface 51.
  • the first lower portion 532 is connected to the resin back surface 52 at the z1 side in the thickness direction z, and is connected to the first intermediate portion 533 at the z2 side in the thickness direction z.
  • the first lower portion 532 is inclined with respect to the resin back surface 52.
  • the first intermediate portion 533 is connected to the first upper portion 531 at the z2 side in the thickness direction z, and is connected to the first lower portion 532 at the z1 side in the thickness direction z.
  • the in-plane directions of the first intermediate portion 533 are the thickness direction z and the second direction y. When viewed in the thickness direction z, the first intermediate portion 533 is located outward from the resin main surface 51 and the resin back surface 52. A plurality of first outer leads 22 are exposed from the first intermediate portion 533.
  • the second resin side 54 includes a second upper portion 541, a second lower portion 542 and a second intermediate portion 543.
  • the second upper portion 541 is connected to the resin main surface 51 at the z2 side in the thickness direction z and connected to the second intermediate portion 543 at the z1 side in the thickness direction z.
  • the second upper portion 541 is inclined with respect to the resin main surface 51.
  • the second lower portion 542 is connected to the resin back surface 52 at the z1 side in the thickness direction z and connected to the second intermediate portion 543 at the z2 side in the thickness direction z.
  • the second lower portion 542 is inclined with respect to the resin back surface 52.
  • the second intermediate portion 543 is connected to the second upper portion 541 at the z2 side in the thickness direction z and connected to the second lower portion 542 at the z1 side in the thickness direction z.
  • the in-plane directions of the second intermediate portion 543 are the thickness direction z and the second direction y.
  • the second intermediate portion 543 is located outward from the resin main surface 51 and the resin back surface 52.
  • a plurality of second outer leads 23 are exposed from the second intermediate portion 543.
  • the third resin side 55 includes a third upper portion 551, a third lower portion 552 and a third intermediate portion 553.
  • the third upper portion 551 is connected to the resin main surface 51 at the z2 side in the thickness direction z and connected to the third intermediate portion 553 at the z1 side in the thickness direction z.
  • the third upper portion 551 is inclined with respect to the resin main surface 51.
  • the third lower portion 552 is connected to the resin back surface 52 at the z1 side in the thickness direction z and connected to the third intermediate portion 553 at the z2 side in the thickness direction z.
  • the third lower portion 552 is inclined with respect to the resin back surface 52.
  • the third intermediate portion 553 is connected to the third upper portion 551 at the z2 side in the thickness direction z and connected to the third lower portion 552 at the z1 side in the thickness direction z.
  • the in-plane directions of the third intermediate portion 553 are the thickness direction z and the first direction x. When viewed in the thickness direction z, the third intermediate portion 553 is located outward from the resin main surface 51 and the resin back surface 52.
  • the fourth resin side 56 includes a fourth upper portion 561, a fourth lower portion 562, and a fourth intermediate portion 563.
  • the fourth upper portion 561 is connected to the resin main surface 51 at the z2 side in the thickness direction z, and is connected to the fourth intermediate portion 563 at the z1 side in the thickness direction z.
  • the fourth upper portion 561 is inclined with respect to the resin main surface 51.
  • the fourth lower portion 562 is connected to the resin back surface 52 at the z1 side in the thickness direction z, and is connected to the fourth intermediate portion 563 at the z2 side in the thickness direction z.
  • the fourth lower portion 562 is inclined with respect to the resin back surface 52.
  • the fourth intermediate portion 563 is connected to the fourth upper portion 561 at the z2 side in the thickness direction z, and is connected to the fourth lower portion 562 at the z1 side in the thickness direction z.
  • the in-plane directions of the fourth intermediate portion 563 are the thickness direction z and the first direction x. When viewed in the thickness direction z, the fourth intermediate portion 563 is located outward from the resin main surface 51 and the resin back surface 52.
  • a half-bridge circuit including a low-side (low potential side) switching element and a high-side (high potential side) switching element is generally configured.
  • these switching elements are MOSFETs.
  • the reference potential of the source of the switching element and the gate driver that drives the switching element are both ground.
  • the reference potential of the source of the switching element and the gate driver that drives the switching element are both equivalent to the potential at the output node of the half-bridge circuit.
  • the reference potential of the gate driver that drives the high-side switching element changes.
  • the reference potential is equivalent to the voltage applied to the drain of the high-side switching element (for example, 600 V or more).
  • the ground of the first semiconductor element 11 and the ground of the second semiconductor element 13 are configured to be separated. Therefore, when the semiconductor device A1 is used as a gate driver for driving a high-side switching element, a voltage equivalent to the voltage applied to the drain of the high-side switching element is transiently applied to the ground of the second semiconductor element 13.
  • FIG. 11 is a plan view showing one process in the manufacture of a semiconductor device.
  • the lead frame 81 is a plate-shaped material that constitutes the conductive support member 2.
  • the base material of the lead frame 81 is made of copper.
  • the lead frame 81 may be formed by subjecting a metal plate to an etching process or the like, or may be formed by subjecting a metal plate to a punching process.
  • the lead frame 81 includes an outer frame 811, a first die pad 812A, a second die pad 812B, a plurality of first leads 813, a plurality of second leads 814, a plurality of support leads 815, and a dam bar 816.
  • the first die pad 812A is a portion that will later become the first die pad 21A.
  • the second die pad 812B is a portion that will later become the second die pad 21B.
  • the multiple first leads 813 are a portion that will later become the multiple intermediate first outer leads 22C and the multiple intermediate first inner leads 24C.
  • the multiple second leads 814 are a portion that will later become the multiple intermediate second outer leads 23C and the multiple intermediate second inner leads 25C.
  • the multiple support leads 815 are a portion that will later become the one end side first outer lead 22A, the one end side first inner lead 24A, the other end side first outer lead 22B, the other end side first inner lead 24B, the one end side second outer lead 23A, the one end side second inner lead 25A, the other end side second outer lead 23B and the other end side second inner lead 25B.
  • the first leads 813 and the support leads 815, as well as the second leads 814 and the support leads 815, are connected to each other by a dam bar 816. After the formation of the sealing resin 5, the first leads 813, the second leads 814, and the support leads 815, which were connected to each other by the dam bar 816, are appropriately separated by cutting a part of the dam bar 816.
  • the cut portion of the dam bar 816 is indicated by a dotted line in FIG. 12.
  • the cut portions of the dam bar 816 in the first outer lead 22 and the second outer lead 23 become a first partition 226 and a fourth partition 236, which have a width (dimension in the second direction y) larger than the other portions. Thereafter, the first outer leads 22 and the second outer leads 23 are subjected to bending processing.
  • first outer leads 22 having a first root portion 221, a first mounting portion 222, a first extending portion 223, a first bend portion 224, and a second bend portion 225
  • second outer leads 23 having a second root portion 231, a second mounting portion 232, a second extending portion 233, a third bend portion 234, and a fourth bend portion 235.
  • Each first outer lead 22 has a first root portion 221, a first mounting portion 222, a first extension portion 223, a first bend portion 224 and a second bend portion 225.
  • the first outer lead 22 also includes a first partition portion 226, a second partition portion 227 and a third partition portion 228.
  • the first partition portion 226 includes a first extension portion 223.
  • the second partition portion 227 is connected to the first partition portion 226 and includes a first root portion 221.
  • the third partition portion 228 is connected to the first partition portion 226 and includes a first mounting portion 222.
  • the dimension w1 in the second direction y of the first partition portion 226 is greater than the dimension w2 in the second direction y of the second partition portion 227 and the dimension w3 in the second direction y of the third partition portion 228.
  • the second partition boundary 226b which is the boundary between the first partition 226 and the third partition 228, is located in the first extending portion 223.
  • the boundary (second partition boundary 226b) between the first partition 226, which has a large width (dimension in the second direction y), and the third partition 228, which is connected to it and has a small width (dimension in the second direction y), is located in the first extending portion 223 and is located at a position that avoids the first bent portion 224.
  • the second section boundary 226b of the portions having different widths (dimension in the second direction y) at a position that avoids the first bent portion 224 it is possible to stabilize the shape of the first bent portion 224 (first outer lead 22) after bending.
  • the first partition boundary 226a which is the boundary between the first partition portion 226 and the second partition portion 227, is located at the first root portion 221.
  • the boundaries (first partition boundary 226a and second partition boundary 226b) between the first partition portion 226 and the adjacent second partition portion 227 and third partition portion 228 on both sides are provided at positions that avoid the first bent portion 224.
  • This configuration is more preferable in terms of stabilizing the shape of the first bent portion 224 (first outer lead 22) after bending.
  • the distance (first distance d1) between the first boundary 2201, which is the boundary between the first bent portion 224 and the first extending portion 223, and the second partition boundary 226b, as viewed in the second direction y, is 0.01 mm or more and 1.0 mm or less.
  • the first distance d1 between the first boundary 2201 and the second partition boundary 226b is 1/20 times or more and 1/2 times or less the dimension t1 in the thickness direction z of the first root portion 221.
  • Each second outer lead 23 has a second root portion 231, a second mounting portion 232, a second extension portion 233, a third bend portion 234 and a fourth bend portion 235.
  • the second outer lead 23 also includes a fourth partition portion 236, a fifth partition portion 237 and a sixth partition portion 238.
  • the fourth partition portion 236 includes a second extension portion 233.
  • the fifth partition portion 237 is connected to the fourth partition portion 236 and includes a second root portion 231.
  • the sixth partition portion 238 is connected to the fourth partition portion 236 and includes a second mounting portion 232.
  • the dimension w4 in the second direction y of the fourth partition portion 236 is greater than the dimension w5 in the second direction y of the fifth partition portion 237 and the dimension w6 in the second direction y of the sixth partition portion 238.
  • a fourth partition boundary 236b which is a boundary between the fourth partition 236 and the sixth partition 238, is located in the second extending portion 233.
  • the boundary (fourth partition boundary 236b) between the fourth partition 236, which has a large width (dimension in the second direction y), and the sixth partition 238, which is connected to it and has a small width (dimension in the second direction y), is located in the second extending portion 233, and is located at a position that avoids the third bent portion 234.
  • the fourth section boundary 236b of the portions having different widths (dimension in the second direction y) at a position that avoids the third bend 234 it is possible to stabilize the shape of the third bend 234 (second outer lead 23) after bending.
  • the third partition boundary 236a which is the boundary between the fourth partition portion 236 and the fifth partition portion 237, is located at the second root portion 231.
  • the boundaries (third partition boundary 236a and fourth partition boundary 236b) between the fourth partition portion 236 and the adjacent fifth partition portion 237 and sixth partition portion 238 on both sides are provided at positions that avoid the third bent portion 234.
  • This configuration is more preferable in terms of stabilizing the shape of the third bent portion 234 (second outer lead 23) after bending.
  • the distance (second distance d2) between the second boundary 2301, which is the boundary between the third bend 234 and the second extension 233, and the fourth partition boundary 236b, as viewed in the second direction y, is 0.01 mm or more and 1.0 mm or less.
  • the second distance d2 between the second boundary 2301 and the fourth partition boundary 236b is 1/20 times or more and 1/2 times or less the dimension t2 in the thickness direction z of the second root portion 231.
  • FIGS. 12 to 19 show a semiconductor device according to a first modified example of the first embodiment.
  • FIGS. 12 and 13 are plan views showing the semiconductor device A11 of this modified example.
  • FIG. 14 is a front view showing the semiconductor device A11.
  • FIG. 15 is a left side view showing the semiconductor device A11.
  • FIG. 16 is a rear view showing the semiconductor device A11.
  • FIG. 17 is a right side view showing the semiconductor device A11.
  • the upper part is a partial enlarged view of FIG. 12, and the lower part is a partial enlarged view of FIG. 14.
  • FIG. 13 shows the sealing resin 5 through the transparent resin for ease of understanding.
  • the transparent sealing resin 5 is shown by an imaginary line (two-dot chain line). Note that in the drawings from FIG. 12 onwards, elements that are the same as or similar to those of the semiconductor device A1 of the above embodiment are given the same reference numerals as those of the above embodiment, and descriptions thereof will be omitted as appropriate.
  • the arrangement of the first partition portion 226 in the first outer lead 22 and the arrangement of the fourth partition portion 236 in the second outer lead 23 differ from the semiconductor device A1 of the above embodiment.
  • the first partition portion 226 is entirely provided in the first extension portion 223.
  • both the boundary between the first partition portion 226 and the second partition portion 227 (first partition boundary 226a) and the boundary between the first partition portion 226 and the third partition portion 228 (second partition boundary 226b) are located in the first extension portion 223.
  • the distance (third distance d3) between the first boundary 2201, which is the boundary between the first bend portion 224 and the first extension portion 223, and the first partition boundary 226a is, for example, 0.01 mm or more and 1.0 mm or less, and preferably 0.01 mm or more and 0.05 mm or less.
  • the third distance d3 between the first boundary 2201 and the first partition boundary 226a is 1/20 to 1/2 times, and preferably 1/10 to 1/4 times, the dimension t1 in the thickness direction z of the first root portion 221. Note that the first partition portion 226 is hatched in FIG. 18.
  • the fourth partition 236 is entirely provided in the second extension portion 233.
  • both the boundary between the fourth partition 236 and the fifth partition 237 (third partition boundary 236a) and the boundary between the fourth partition 236 and the sixth partition 238 (fourth partition boundary 236b) are located in the second extension portion 233.
  • the distance (fourth distance d4) between the second boundary 2301, which is the boundary between the third bend 234 and the second extension portion 233, and the third partition boundary 236a is, for example, 0.01 mm or more and 1.0 mm or less, and preferably 0.01 mm or more and 0.05 mm or less.
  • the boundaries (first partition boundary 226a and second partition boundary 226b) between the first partition 226, which has a large width (dimension in the second direction y), and the second partition 227 and third partition 228, which are connected to it and have a small width (dimension in the second direction y), are located in the first extension 223, and are located away from the first bent portion 224.
  • the distance (third distance d3) between the first boundary 2201, which is the boundary between the first bent portion 224 and the first extending portion 223, and the first partition boundary 226a, as viewed in the second direction y, is 0.01 mm or more and 1.0 mm or less.
  • the third distance d3 between the first boundary 2201 and the first partition boundary 226a is 1/20 times or more and 1/2 times or less the dimension t1 in the thickness direction z of the first root portion 221.
  • the boundaries (third partition boundary 236a and fourth partition boundary 236b) between the fourth partition 236, which has a large width (dimension in the second direction y), and the fifth partition 237 and sixth partition 238, which are connected to it and have small widths (dimension in the second direction y), are located in the second extension portion 233, and are located away from the third bend 234.
  • the third partition boundary 236a and the fourth partition boundary 236b which are in portions with different widths (dimension in the second direction y), at positions that avoid the third bend 234, it is possible to stabilize the shape of the third bend 234 (second outer lead 23) after bending.
  • the distance (fourth distance d4) between the second boundary 2301, which is the boundary between the third bent portion 234 and the second extending portion 233, and the third partition boundary 236a, as viewed in the second direction y, is 0.01 mm or more and 1.0 mm or less.
  • the fourth distance d4 between the second boundary 2301 and the third partition boundary 236a is 1/20 times or more and 1/2 times or less the dimension t2 in the thickness direction z of the second root portion 231.
  • Appendix 1 one or more semiconductor devices; A conductive support member; a sealing resin having a first resin side surface facing one side in a first direction perpendicular to the thickness direction and covering the one or more semiconductor elements; the conductive support member includes one or more first outer leads each having a first root portion extending in the first direction from the first resin side surface, a first mounting portion located on one side of the first root portion in the thickness direction, and a first extension portion connected to the first root portion via a first bent portion and connected to the first mounting portion via a second bent portion; the first outer lead includes a first partition portion including the first extension portion, a second partition portion including the first root portion and connected to the first partition portion, and a third partition portion including the first mounting portion and connected to the first partition portion, a dimension of the first partition in the thickness direction and a dimension of the second direction perpendicular to the first direction are greater than a dimension of the second partition in the second direction and a dimension of the third partition in the second
  • the sealing resin has a second resin side surface facing the other side in the first direction
  • the conductive support member includes one or more second outer leads each having a second root portion extending in the first direction from the second resin side surface, a second mounting portion located on one side of the second root portion in the thickness direction, and a second extension portion connected to the second root portion via a third bend portion and connected to the second mounting portion via a fourth bend portion;
  • the second outer lead includes a fourth partition including the second extension portion, a fifth partition including the second root portion and connected to the fourth partition, and a sixth partition including the second mounting portion and connected to the fourth partition, a dimension of the fourth partition in the second direction is greater than a dimension of the fifth partition in the second direction and a dimension of the sixth partition in the second direction;
  • a third partition boundary which is a boundary between the fourth partition portion and the fifth partition portion
  • a fourth partition boundary which is a boundary between the fourth partition portion and the sixth partition portion
  • Appendix 8. The semiconductor device of claim 7, wherein the third partition boundary is located at the second root portion and the fourth partition boundary is located at the second extension portion.
  • Appendix 9. The semiconductor device described in Appendix 8, wherein, when viewed in the second direction, a second distance between a second boundary that is a boundary between the third bend portion and the second extension portion and the fourth partition boundary is 0.01 mm or more and 1.0 mm or less. Appendix 10.
  • a second distance between a second boundary that is a boundary between the third bend portion and the second extension portion and the fourth partition boundary is greater than or equal to 1/20 and less than or equal to 1/2 of the dimension of the second root portion in the thickness direction.
  • Appendix 11. 8. The semiconductor device according to claim 7, wherein the third partition boundary and the fourth partition boundary are located on the second extension portion.
  • the conductive support member includes a plurality of the second outer leads, 12. The semiconductor device according to claim 7, wherein the second outer leads are arranged at intervals from each other in the second direction and overlap each other when viewed in the second direction. Appendix 13. 8.
  • the conductive support member includes a die pad portion on which the one or more semiconductor elements are mounted.
  • Appendix 14. the conductive support member is covered with the sealing resin and includes one or more first inner leads extending from each of the one or more first outer leads; 14. The semiconductor device according to claim 13, wherein at least one of the one or more first inner leads is electrically connected to the one or more semiconductor elements.
  • Appendix 15. the conductive support member is covered with the sealing resin and includes one or more second inner leads extending from each of the one or more second outer leads; 15. The semiconductor device according to claim 14, wherein at least one of the one or more second inner leads is electrically connected to the one or more semiconductor elements.
  • the die pad portion has a first die pad arranged on one side in the first direction and a second die pad arranged on the other side in the first direction and separated from the first die pad in the first direction, the one or more semiconductor elements include a first semiconductor element mounted on the first die pad and a second semiconductor element mounted on the second die pad; At least one of the one or more first inner leads is electrically connected to the first semiconductor element; 16. The semiconductor device according to claim 15, wherein at least one of the one or more second inner leads is electrically connected to the second semiconductor element.
  • A1 A11: Semiconductor device 10: Semiconductor element 11: First semiconductor element 111: Electrode 12: Insulating element 121: First electrode 122: Second electrode 13: Second semiconductor element 131: Electrode 2: Conductive support member 21: Die pad portion 21A: First die pad 21B: Second die pad 211: Mounting surface 212: Through hole 22: First outer lead 22A: One end side first outer lead 22B: other end side first outer lead 22C: intermediate first outer lead 221: first root portion 222: first mounting portion 223: first extending portion 224: first bent portion 225: second bent portion 226: first partition portion 226a: first partition boundary 226b: second partition boundary 227: second partition portion 228: third partition portion 2201: first boundary 23: second outer lead 23A: one end side second outer lead 23B: other end side second outer lead 23C: intermediate second outer lead 231: second root portion 232: second mounting portion 233: second extending portion 234: third bent portion 235: fourth bent portion 236: fourth partition portion 236a

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置は、１以上の半導体素子と、導電支持部材と、第１方向の一方側を向く樹脂側面を有する封止樹脂と、を備える。前記導電支持部材は、前記樹脂側面から延びる根元部と、前記根元部よりも厚さ方向の一方側に位置する実装部と、屈曲部を介して前記根元部につながり、且つ屈曲部を介して前記実装部につながる延出部と、を有するアウターリードと、を含む。前記アウターリードは、前記延出部を含む第１区画部と、前記根元部を含み、且つ前記第１区画部につながる第２区画部と、前記実装部を含み、且つ前記第１区画部につながる第３区画部と、を含む。前記第１区画部の第２方向の寸法は、前記第２，第３区画部各々の前記第２方向の寸法よりも大である。前記第１区画部と第３区画部との区画境界は、前記延出部に位置する。

Description

半導体装置
　本開示は、半導体装置に関する。
　従来、種々の半導体装置の一つとして、リードフレームを用いて製造される半導体装置が知られている。そのような半導体装置の一例が、特許文献１に記載されている。同文献に記載された半導体装置は、導電支持部材、半導体素子、および封止樹脂を備える。導電支持部材は、ダイパッドおよび複数のアウターリードを有する。半導体素子は、ダイパッドに搭載されている。複数のアウターリードは、封止樹脂から露出するとともに半導体素子に導通する。半導体装置を製造する際、封止樹脂の形成後にリードフレームのダムバーを切断することで複数のアウターリードに分離し、当該アウターリードを曲げ加工を施して屈曲させる。アウターリードにおいてダムバーの切断部分の幅が他の部分の幅よりも大きい。当該アウターリードにおけるダムバーの切断部分は、曲げ加工によって尖った形状になるなど加工後の形状が不安定となる場合があった。
特開２０２２－５５５９９号公報
　本開示は、従来より改良が施された半導体装置を提供することを一の課題とする。特に本開示は、上記した事情に鑑み、曲げ加工後のアウターリードの形状の安定性を向上させるのに適した半導体装置を提供することをその一の課題とする。
　本開示の一の側面によって提供される半導体装置は、１以上の半導体素子と、導電支持部材と、厚さ方向に直交する第１方向の一方側を向く第１樹脂側面を有し、前記１以上の半導体素子を覆う封止樹脂と、を備える。前記導電支持部材は、前記第１樹脂側面から前記第１方向に延びる第１根元部と、前記第１根元部よりも前記厚さ方向の一方側に位置する第１実装部と、第１屈曲部を介して前記第１根元部につながり、且つ第２屈曲部を介して前記第１実装部につながる第１延出部と、を各々が有する１以上の第１アウターリードと、を含む。前記第１アウターリードは、前記第１延出部を含む第１区画部と、前記第１根元部を含み、且つ前記第１区画部につながる第２区画部と、前記第１実装部を含み、且つ前記第１区画部につながる第３区画部と、を含む。前記第１区画部の前記厚さ方向および前記第１方向に直交する第２方向の寸法は、前記第２区画部の前記第２方向の寸法、および前記第３区画部の前記第２方向の寸法よりも大である。前記第１区画部と前記第２区画部との境界である第１区画境界、および前記第１区画部と前記第３区画部との境界である第２区画境界の少なくとも一方は、前記第１延出部に位置する。
　上記構成によれば、曲げ加工後のアウターリードの形状の安定性を向上させることが可能である。
　本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態に係る半導体装置を示す平面図である。 図２は、図１に対応する平面図であり、封止樹脂を透過している。 図３は、本開示の第１実施形態に係る半導体装置を示す正面図である。 図４は、本開示の第１実施形態に係る半導体装置を示す左側面図である。 図５は、本開示の第１実施形態に係る半導体装置を示す背面図である。 図６は、本開示の第１実施形態に係る半導体装置を示す右側面図である。 図７は、図２のＶＩＩ－ＶＩＩ線に沿う断面図である。 図８は、図２のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図９は、本開示の第１施形態に係る半導体装置を示す要部拡大図であって、上段は図１の一部を、下段は図３の一部をそれぞれ拡大した図である。 図１０は、本開示の第１施形態に係る半導体装置を示す要部拡大図であって、上段は図１の一部を、下段は図３の一部をそれぞれ拡大した図である。 図１１は、本開示の第１実施形態に係る半導体装置の製造時の一工程を示す平面図である。 図１２は、第１実施形態の第１変形例に係る半導体装置を示す平面図である。 図１３は、第１実施形態の第１変形例に係る半導体装置を示す平面図であり、封止樹脂を透過している。 図１４は、第１実施形態の第１変形例に係る半導体装置を示す正面図である。 図１５は、第１実施形態の第１変形例に係る半導体装置を示す左側面図である。 図１６は、第１実施形態の第１変形例に係る半導体装置を示す背面図である。 図１７は、第１実施形態の第１変形例に係る半導体装置を示す右側面図である。 図１８は、第１実施形態の第１変形例に係る半導体装置を示す要部拡大図であって、上段は図１２の一部を、下段は図１４の一部をそれぞれ拡大した図である。 図１９は、第１実施形態の第１変形例に係る半導体装置を示す要部拡大図であって、上段は図１２の一部を、下段は図１４の一部をそれぞれ拡大した図である。
　以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
　本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。また、本開示において「ある面Ａが方向Ｂ（の一方側または他方側）を向く」とは、面Ａの方向Ｂに対する角度が９０°である場合に限定されず、面Ａが方向Ｂに対して傾いている場合を含む。
　第１実施形態：
　図１～図１０に基づき、本開示の第１実施形態に係る半導体装置Ａ１について説明する。本実施形態の半導体装置Ａ１は、２つの半導体素子１０、絶縁素子１２、導電支持部材２、複数のワイヤ３１～３４および封止樹脂５を備える。これらのうち導電支持部材２は、ダイパッド部２１、複数の第１アウターリード２２、複数の第２アウターリード２３、複数の第１インナーリード２４および複数の第２インナーリード２５を含む。半導体装置Ａ１の具体的な用途等は、何ら限定されないが、たとえば電気自動車またはハイブリッド自動車などのインバータ装置の配線基板に表面実装されるものである。半導体装置Ａ１のパッケージ形式は、ＳＯＰ（Small Outline Package）である。ただし、半導体装置Ａ１のパッケージ形式は、ＳＯＰに限定されない。
　図１および図２は、半導体装置Ａ１を示す平面図である。図３は、半導体装置Ａ１を示す正面図である。図４は、半導体装置Ａ１を示す左側面図である。図５は、半導体装置Ａ１を示す背面図である。図６は、半導体装置Ａ１を示す右側面図である。図７は、図２のＶＩＩ－ＶＩＩ線に沿う断面図である。図８は、図２のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。図９および図１０は、上段が図１の部分拡大図であり、下段が図３の部分拡大図である。なお、図２は、理解の便宜上、封止樹脂５を透過している。図２においては、透過した封止樹脂５を想像線（二点鎖線）で示している。
　半導体装置Ａ１の説明においては、ダイパッド部２１（導電支持部材２）の厚さ方向（平面視方向）は、「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向（図１における上下方向）は、「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘに直交する方向（図１における左右方向）は、「第２方向ｙ」と呼ぶ。図１および図２に示すように、半導体装置Ａ１は、厚さ方向ｚに見て略矩形状である。また、半導体装置Ａ１の説明においては、便宜上、図１、図２において図中下側は本開示の「第１方向の一方側」の一例であり、「第１方向ｘのｘ１側」と呼び、図中上側は本開示の「第１方向の他方側」の一例であり、「第１方向ｘのｘ２側」と呼ぶ。図１、図２において図中右側は「第２方向ｙのｙ１側」と呼び、図中左側は「第２方向ｙのｙ２側」と呼ぶ。図３～図６において図中下側は本開示の「厚さ方向の一方側」の一例であり、「厚さ方向ｚのｚ１側」と呼び、図中上側は「厚さ方向ｚのｚ２側」と呼ぶ。以下の説明では、厚さ方向ｚのｚ２側を上方といい、厚さ方向ｚのｚ１側を下方ということがある。なお、「上」、「下」、「上方」、「下方」、「上面」および「下面」などの記載は、厚さ方向ｚにおける各部品等の相対的位置関係を示すものであり、必ずしも重力方向との関係を規定する用語ではない。
　２つの半導体素子１０、および絶縁素子１２は、半導体装置Ａ１の機能中枢となる素子である。図２に示すように、２つの半導体素子１０は、第１半導体素子１１および第２半導体素子１３を含む。半導体装置Ａ１においては、第１半導体素子１１、第２半導体素子１３および絶縁素子１２の各々は、いずれも個々の素子で構成されている。厚さ方向ｚに見て、第１半導体素子１１、第２半導体素子１３および絶縁素子１２の各々は、第２方向ｙを長辺とする矩形状である。
　第１半導体素子１１は、ＩＧＢＴやＭＯＳＦＥＴなどのスイッチング素子を駆動するゲートドライバのコントローラ（制御素子）である。第１半導体素子１１は、ＥＣＵなどから入力された制御信号をＰＷＭ制御信号に変換する回路と、当該ＰＷＭ制御信号を第２半導体素子１３へ伝送するための送信回路と、第２半導体素子１３からの電気信号を受ける受信回路とを有する。
　第２半導体素子１３は、スイッチング素子を駆動するためのゲートドライバ（駆動素子）である。第２半導体素子１３は、ＰＷＭ制御信号を受信する受信回路と、当該ＰＷＭ制御信号に基づきスイッチング素子を駆動するための回路と、電気信号を第１半導体素子１１へ伝送するための送信回路とを有する。当該電気信号は、たとえばモータ近傍に配置された温度センサからの出力信号が挙げられる。
　絶縁素子１２は、ＰＷＭ制御信号や他の電気信号を、絶縁状態で伝送するための素子である。半導体装置Ａ１においては、絶縁素子１２は、インダクティブ型である。インダクティブ型の絶縁素子１２の一例として、絶縁型トランスが挙げられる。絶縁型トランスは、２つのインダクタ（コイル）を誘導結合させることで、絶縁状態による電気信号の伝送を行う。絶縁素子１２は、シリコンからなる基板を有する。当該基板上に銅からなるインダクタが形成されている。当該インダクタは、送信側インダクタおよび受信側インダクタを含み、これらのインダクタは厚さ方向ｚにおいて積層されている。送信側インダクタと受信側インダクタとの間には、二酸化ケイ素（ＳｉＯ２）などからなる誘電体層が介装されている。当該誘電体層により、送信側インダクタと受信側インダクタとは、電気絶縁されている。この他、絶縁素子１２は、キャパシティブ型でもよい。キャパシティブ型の絶縁素子１２の一例として、コンデンサが挙げられる。さらに絶縁素子１２は、フォトカプラでもよい。
　半導体装置Ａ１においては、第２半導体素子１３は、第１半導体素子１１に要求される電源電圧よりも高い電源電圧を要する。このため、第１半導体素子１１と第２半導体素子１３との間に著しい電位差が生じる。そこで、半導体装置Ａ１においては、第１半導体素子１１を構成要素に含む第１回路と、第２半導体素子１３を構成要素に含む第２回路とが、絶縁素子１２により互いに絶縁されている。第１回路と第２回路とは、相対的に電位が異なる。半導体装置Ａ１においては、第２回路の方が第１回路よりも高電位である。その上で絶縁素子１２は、第１回路および第２回路における相互信号を中継する。たとえば、電気自動車やハイブリッド自動車のインバータ装置においては、第１半導体素子１１のグランドに印加させる電圧が０Ｖ程度であることに対し、第２半導体素子１３のグランドに印加される電圧が過渡的に６００Ｖ以上となることがある。
　図２および図７に示すように、第１半導体素子１１の上面（後述するダイパッド部２１の搭載面２１１と同じ方向を向く面）には、複数の電極１１１が設けられている。複数の電極１１１は、第１半導体素子１１に構成された回路に導通する。同様に、第２半導体素子１３の上面（先述の搭載面２１１と同じ方向を向く面）には、複数の電極１３１が設けられている。複数の電極１３１は、第２半導体素子１３に構成された回路に導通する。
　図２および図７示すように、絶縁素子１２は、第２方向ｙにおいて、第１半導体素子１１と第２半導体素子１３との間に位置する。絶縁素子１２の上面（先述の搭載面２１１と同じ方向を向く面）には、複数の第１電極１２１、および複数の第２電極１２２が設けられている。複数の第１電極１２１、および複数の第２電極１２２の各々は、送信側インダクタおよび受信側インダクタのいずれかに導通する。複数の第１電極１２１は、第１方向ｘに沿って配列され、且つ第２方向ｙにおいて第２半導体素子１３よりも第１半導体素子１１の近くに位置する。複数の第２電極１２２は、第１方向ｘに沿って配列され、且つ第２方向ｙにおいて第１半導体素子１１よりも第２半導体素子１３の近くに位置する。
　導電支持部材２は、半導体装置Ａ１において、第１半導体素子１１、第２半導体素子１３および絶縁素子１２とインバータ装置の配線基板との導通経路を構成する部材である。導電支持部材２は、たとえば銅（Ｃｕ）を組成に含む合金からなる。導電支持部材２は、後述するリードフレーム８１から形成される。導電支持部材２は、第１半導体素子１１、絶縁素子１２および第２半導体素子１３を搭載する。図１、図２に示すように、導電支持部材２は、ダイパッド部２１、複数の第１アウターリード２２、複数の第２アウターリード２３、複数の第１インナーリード２４および複数の第２インナーリード２５を含む。導電支持部材２の適所には、必要に応じて、銀（Ａｇ）、ニッケル（Ｎｉ）、金（Ａｕ）等からなるめっき層を設けてもよい。
　ダイパッド部２１には、第１半導体素子１１、第２半導体素子１３および絶縁素子１２が搭載される。本実施形態では、ダイパッド部２１は、第１ダイパッド２１Ａおよび第２ダイパッド２１Ｂを有する。第１ダイパッド２１Ａは、第１方向ｘのｘ１側に配置される。第２ダイパッド２１Ｂは、第１方向ｘのｘ２側に配置される。第１ダイパッド２１Ａと第２ダイパッド２１Ｂとは、第１方向ｘにおいて互いに離隔する。半導体装置Ａ１においては、第１半導体素子１１および絶縁素子１２が第１ダイパッド２１Ａに搭載され、且つ第２半導体素子１３が第２ダイパッド２１Ｂに搭載されている。
　ダイパッド部２１（第１ダイパッド２１Ａおよび第２ダイパッド２１Ｂ）は、封止樹脂５に覆われている。ダイパッド部２１（第１ダイパッド２１Ａおよび第２ダイパッド２１Ｂの各々）は、厚さ方向ｚのｚ２側を向く搭載面２１１を有する。第１ダイパッド２１Ａの搭載面２１１に、第１半導体素子１１および絶縁素子１２が搭載されている。第２ダイパッド２１Ｂの搭載面２１１に、第２半導体素子１３が搭載されている。第１半導体素子１１、第２半導体素子１３および絶縁素子１２の各々は、図示しない導電性接合材（ハンダ、または金属ペーストなど）を介して、第１ダイパッド２１Ａの搭載面２１１、および第２ダイパッド２１Ｂの搭載面２１１のいずれかに接合されている。第１ダイパッド２１Ａおよび第２ダイパッド２１Ｂ（ダイパッド部２１）の厚さは、たとえば１００μｍ以上３００μｍ以下である。
　図２および図７に示すように、第１ダイパッド２１Ａには、複数の貫通孔２１２が形成されている。複数の貫通孔２１２の各々は、第１ダイパッド２１Ａを厚さ方向ｚに貫通し、且つ第２方向ｙに沿って延びている。厚さ方向ｚに見て、複数の貫通孔２１２の少なくともいずれかは、第１半導体素子１１と絶縁素子１２との間に位置する。複数の貫通孔２１２は、第２方向ｙに沿って配列されている。
　複数の第１アウターリード２２は、インバータ装置などの配線基板に接合されることで、半導体装置Ａ１と前記配線基板との導電経路を構成する部材である。複数の第１アウターリード２２の少なくともいずれかは、第１半導体素子１１に導通している。図１、図２および図４に示すように、複数の第１アウターリード２２は、第２方向ｙにおいて互いに間隔を隔てて配列されている。複数の第１アウターリード２２は、封止樹脂５（後述の第１樹脂側面５３）からそれぞれ第１方向ｘのｘ１側に延出するように露出している。図１、図３および図５に示すように、複数の第１アウターリード２２は、第２方向ｙに見て互いに重なる。複数の第１アウターリード２２は、一端側第１アウターリード２２Ａ、他端側第１アウターリード２２Ｂおよび複数の中間第１アウターリード２２Ｃを含む。一端側第１アウターリード２２Ａは、複数の第１アウターリード２２のうち第２方向ｙのｙ１側の端に位置する。他端側第１アウターリード２２Ｂは、複数の第１アウターリード２２のうち第２方向ｙのｙ２側の端に位置する。複数の中間第１アウターリード２２Ｃは、図２および図４に示すように、一端側第１アウターリード２２Ａおよび他端側第１アウターリード２２Ｂに挟まれて配列されている。
　複数の第１アウターリード２２（一端側第１アウターリード２２Ａ、他端側第１アウターリード２２Ｂおよび複数の中間第１アウターリード２２Ｃ）の各々は、第１根元部２２１、第１実装部２２２、第１延出部２２３、第１屈曲部２２４および第２屈曲部２２５を有する。
　第１根元部２２１は、第１アウターリード２２の根元部分である。図１および図２に示すように、第１根元部２２１は、第１方向ｘにおいて、第１アウターリード２２のうち封止樹脂５に近い側の端部に位置する。よって、第１根元部２２１は、第１方向ｘにおいて、第１実装部２２２および第１延出部２２３も封止樹脂５の近くに位置する。第１根元部２２１は、第１実装部２２２よりも厚さ方向ｚの上方（厚さ方向ｚのｚ２側）に位置しており、封止樹脂５の厚さ方向ｚの中央部から突き出る。
　第１実装部２２２は、第１アウターリード２２の先端部分である。第１実装部２２２は、半導体装置Ａ１を回路基板に実装する際に、当該回路基板に接合される部位である。図１および図２に示すように、第１実装部２２２は、第１方向ｘにおいて封止樹脂５と反対側の端部に位置する。よって、第１実装部２２２は、第１方向ｘにおいて、第１根元部２２１および第１延出部２２３よりも封止樹脂５の遠くに位置する。第１実装部２２２は、第１根元部２２１よりも厚さ方向ｚの下方（厚さ方向ｚのｚ１側）に位置する。
　第１延出部２２３は、第１屈曲部２２４を介して第１根元部２２１につながり且つ第２屈曲部２２５を介して第１実装部２２２につながる。第１延出部２２３は、第２方向ｙに見て、第１根元部２２１および第１実装部２２２に対して傾斜する。また、第１延出部２２３は、第２方向ｙに見て、厚さ方向ｚに対して傾斜する。
　第１屈曲部２２４は、第１根元部２２１と第１延出部２２３との間に介在する。第１屈曲部２２４は、第１根元部２２１から厚さ方向ｚ下方に向け屈曲する。第２屈曲部２２５は、第１実装部２２２と第１延出部２２３との間に介在する。第２屈曲部２２５は、第１実装部２２２から厚さ方向ｚ上方に向け屈曲する。第１屈曲部２２４および第２屈曲部２２５はそれぞれ、第２方向ｙに見て、湾曲する。
　第１アウターリード２２は、図９に示すように、第１区画部２２６、第２区画部２２７および第３区画部２２８を含む。第１区画部２２６は、第１延出部２２３を含む。第２区画部２２７は、第１根元部２２１を含み、第１区画部２２６につながる。第３区画部２２８は、第１実装部２２２を含み、第１区画部２２６につながる。第１区画部２２６の第２方向ｙの寸法ｗ１は、第２区画部２２７の第２方向ｙの寸法ｗ２および第３区画部２２８の第２方向ｙの寸法ｗ３よりも大である。第１区画部２２６は、後述するリードフレーム８１のダムバー８１６の部分に対応し、当該ダムバー８１６を切断することで他の部位よりも幅広となった部位である。図９において、第１区画部２２６にハッチングを付している。
　図９から理解されるように、本実施形態においては、第１区画部２２６と第２区画部２２７との境界である第１区画境界２２６ａは、第１根元部２２１に位置する。第１区画部２２６と第３区画部２２８との境界である第２区画境界２２６ｂは、第１延出部２２３に位置する。第２方向ｙに見て、第１屈曲部２２４と第１延出部２２３との境界である第１境界２２０１と、第２区画境界２２６ｂとの距離（第１距離ｄ１）は、たとえば０．０１ｍｍ以上１．０ｍｍ以下であり、好ましくは０．０１ｍｍ以上０．０５ｍｍ以下である。また、第１境界２２０１と第２区画境界２２６ｂとの第１距離ｄ１は、第１根元部２２１の厚さ方向ｚの寸法ｔ１の１／２０倍以上１／２倍以下であり、好ましくは１／１０倍以上１／４倍以下である。
　複数の第１インナーリード２４は、封止樹脂５に覆われている。第１インナーリード２４は、複数の第１アウターリード２２の各々から封止樹脂５の内方に延びる。複数の第１インナーリード２４は、一端側第１インナーリード２４Ａ、他端側第１インナーリード２４Ｂおよび複数の中間第１インナーリード２４Ｃを含む。
　一端側第１インナーリード２４Ａは、一端側第１アウターリード２２Ａの第１方向ｘのｘ２側の端部につながる。一端側第１インナーリード２４Ａにおいて一端側第１アウターリード２２Ａとは反対側の端部は、第１ダイパッド２１Ａにつながる。他端側第１インナーリード２４Ｂは、他端側第１アウターリード２２Ｂの第１方向ｘのｘ２側の端部につながる。他端側第１インナーリード２４Ｂにおいて他端側第１アウターリード２２Ｂとは反対側の端部は、第１ダイパッド２１Ａにつながる。複数の中間第１インナーリード２４Ｃの各々は、複数の中間第１アウターリード２２Ｃのいずれかの第１方向ｘのｘ２側の端部につながり、第１ダイパッド２１Ａの近くまで延びる。
　複数の第２アウターリード２３は、インバータ装置などの配線基板に接合されることで、半導体装置Ａ１と前記配線基板との導電経路を構成する部材である。複数の第２アウターリード２３の少なくともいずれかは、第２半導体素子１３に導通している。図１、図２および図６に示すように、複数の第２アウターリード２３は、第２方向ｙにおいて互いに間隔を隔てて配列されている。複数の第２アウターリード２３は、封止樹脂５（後述の第２樹脂側面５４）からそれぞれ第１方向ｘのｘ２側に延出するように露出している。図１、図３および図５に示すように、複数の第２アウターリード２３は、第２方向ｙに見て互いに重なる。複数の第２アウターリード２３は、一端側第２アウターリード２３Ａ、他端側第２アウターリード２３Ｂおよび複数の中間第２アウターリード２３Ｃを含む。一端側第２アウターリード２３Ａは、複数の第２アウターリード２３のうち第２方向ｙのｙ１側の端に位置する。他端側第２アウターリード２３Ｂは、複数の第２アウターリード２３のうち第２方向ｙのｙ２側の端に位置する。複数の中間第２アウターリード２３Ｃは、図２および図６に示すように、一端側第２アウターリード２３Ａおよび他端側第２アウターリード２３Ｂに挟まれて配列されている。
　複数の第２アウターリード２３（一端側第２アウターリード２３Ａ、他端側第２アウターリード２３Ｂおよび複数の中間第２アウターリード２３Ｃ）の各々は、第２根元部２３１、第２実装部２３２、第２延出部２３３、第３屈曲部２３４および第４屈曲部２３５を有する。
　第２根元部２３１は、第２アウターリード２３の根元部分である。図１および図２に示すように、第２根元部２３１は、第１方向ｘにおいて、第２アウターリード２３のうち封止樹脂５に近い側の端部に位置する。よって、第２根元部２３１は、第１方向ｘにおいて、第２実装部２３２および第２延出部２３３も封止樹脂５の近くに位置する。第２根元部２３１は、第２実装部２３２よりも厚さ方向ｚの上方（厚さ方向ｚのｚ２側）に位置しており、封止樹脂５の厚さ方向ｚの中央部から突き出る。
　第２実装部２３２は、第２アウターリード２３の先端部分である。第２実装部２３２は、半導体装置Ａ１を回路基板に実装する際に、当該回路基板に接合される部位である。図１および図２に示すように、第２実装部２３２は、第１方向ｘにおいて封止樹脂５と反対側の端部に位置する。よって、第２実装部２３２は、第１方向ｘにおいて、第２根元部２３１および第２延出部２３３よりも封止樹脂５の遠くに位置する。第２実装部２３２は、第２根元部２３１よりも厚さ方向ｚの下方（厚さ方向ｚのｚ１側）に位置する。
　第２延出部２３３は、第３屈曲部２３４を介して第２根元部２３１につながり且つ第４屈曲部２３５を介して第２実装部２３２につながる。第２延出部２３３は、第２方向ｙに見て、第２根元部２３１および第２根元部２３１に対して傾斜する。また、第２延出部２３３は、第２方向ｙに見て、厚さ方向ｚに対して傾斜する。
　第３屈曲部２３４は、第２根元部２３１と第２延出部２３３との間に介在する。第３屈曲部２３４は、第２根元部２３１から厚さ方向ｚ下方に向け屈曲する。第４屈曲部２３５は、第２実装部２３２と第２延出部２３３との間に介在する。第４屈曲部２３５は、第２実装部２３２から厚さ方向ｚ上方に向け屈曲する。第３屈曲部２３４および第４屈曲部２３５はそれぞれ、第２方向ｙに見て、湾曲する。
　第２アウターリード２３は、図１０に示すように、第４区画部２３６、第５区画部２３７および第６区画部２３８を含む。第４区画部２３６は、第２延出部２３３を含む。第５区画部２３７は、第２根元部２３１を含み、第４区画部２３６につながる。第６区画部２３８は、第２実装部２３２を含み、第４区画部２３６につながる。第４区画部２３６の第２方向ｙの寸法ｗ４は、第５区画部２３７の第２方向ｙの寸法ｗ５および第６区画部２３８の第２方向ｙの寸法ｗ６よりも大である。第４区画部２３６は、後述するリードフレーム８１のダムバー８１６の部分に対応し、当該ダムバー８１６を切断することで他の部位よりも幅広となった部位である。図１０において、第４区画部２３６にハッチングを付している。
　図１０から理解されるように、本実施形態においては、第４区画部２３６と第５区画部２３７との境界である第３区画境界２３６ａは、第２根元部２３１に位置する。第４区画部２３６と第６区画部２３８との境界である第４区画境界２３６ｂは、第２延出部２３３に位置する。第２方向ｙに見て、第３屈曲部２３４と第２延出部２３３との境界である第２境界２３０１と、第４区画境界２３６ｂとの距離（第２距離ｄ２）は、たとえば０．０１ｍｍ以上１．０ｍｍ以下であり、好ましくは０．０１ｍｍ以上０．０５ｍｍ以下である。また、第２境界２３０１と第４区画境界２３６ｂとの第２距離ｄ２は、第２根元部２３１の厚さ方向ｚの寸法ｔ２の１／２０倍以上１／２倍以下であり、好ましくは１／１０倍以上１／４倍以下である。
　複数の第２インナーリード２５は、封止樹脂５に覆われている。第２インナーリード２５は、複数の第２アウターリード２３の各々から封止樹脂５の内方に延びる。複数の第２インナーリード２５は、一端側第２インナーリード２５Ａ、他端側第２インナーリード２５Ｂおよび複数の中間第２インナーリード２５Ｃを含む。
　一端側第２インナーリード２５Ａは、一端側第２アウターリード２３Ａの第１方向ｘのｘ１側の端部につながる。一端側第２インナーリード２５Ａにおいて一端側第２アウターリード２３Ａとは反対側の端部は、第２ダイパッド２１Ｂにつながる。他端側第２インナーリード２５Ｂは、他端側第２アウターリード２３Ｂの第１方向ｘのｘ１側の端部につながる。他端側第２インナーリード２５Ｂにおいて他端側第２アウターリード２３Ｂとは反対側の端部は、第２ダイパッド２１Ｂにつながる。複数の中間第２インナーリード２５Ｃの各々は、複数の中間第２アウターリード２３Ｃのいずれかの第１方向ｘのｘ１側の端部につながり、第２ダイパッド２１Ｂの近くまで延びる。
　複数のワイヤ３１～３４はそれぞれ、ダイパッド部２１（第１ダイパッド２１Ａおよび第２ダイパッド２１Ｂ）、複数の第１アウターリード２２、複数の第２アウターリード２３、複数の第１インナーリード２４および複数の第２インナーリード２５とともに、第１半導体素子１１、第２半導体素子１３および絶縁素子１２が所定の機能を果たすための導通経路を構成している。複数のワイヤ３１～３４の組成は、たとえば金（Ａｕ）を含む。この他、これらのワイヤの組成は、銅を含む場合や、アルミニウム（Ａｌ）を含む場合でもよい。
　複数のワイヤ３１の各々は、図２および図７に示すように、絶縁素子１２の複数の第１電極１２１のいずれかと、第１半導体素子１１の複数の電極１１１のいずれかとに接続されている。これにより、第１半導体素子１１と絶縁素子１２とが相互に導通している。複数のワイヤ３１は、第２方向ｙに沿って配列されている。
　複数のワイヤ３２の各々は、図２および図７に示すように、第１半導体素子１１の複数の電極１１１のいずれかと、一端側第１インナーリード２４Ａ、他端側第１インナーリード２４Ｂおよび複数の中間第１インナーリード２４Ｃのいずれかとに接続されている。これにより、一端側第１インナーリード２４Ａ、他端側第１インナーリード２４Ｂおよび複数の中間第１インナーリード２４Ｃの少なくともいずれかは、第１半導体素子１１に導通している。
　複数のワイヤ３３の各々は、図２および図７に示すように、絶縁素子１２の複数の第２電極１２２のいずれかと、第２半導体素子１３の複数の電極１３１のいずれかとに接続されている。これにより、第２半導体素子１３と絶縁素子１２とが相互に導通している。複数のワイヤ３３は、第２方向ｙに沿って配列されている。半導体装置Ａ１においては、複数のワイヤ３３は、第１ダイパッド２１Ａと第２ダイパッド２１Ｂとの間を跨いでいる。
　複数のワイヤ３４の各々は、図２および図７に示すように、第２半導体素子１３の複数の電極１３１のいずれかと、一端側第２インナーリード２５Ａ、他端側第２インナーリード２５Ｂおよび複数の中間第２インナーリード２５Ｃのいずれかとに接続されている。これにより、一端側第２インナーリード２５Ａ、他端側第２インナーリード２５Ｂおよび複数の中間第２インナーリード２５Ｃの少なくともいずれかは、第２半導体素子１３に導通している。
　封止樹脂５は、図１、図２に示すように、第１半導体素子１１、第２半導体素子１３および絶縁素子１２と、ダイパッド部２１（第１ダイパッド２１Ａおよび第２ダイパッド２１Ｂ）と、複数の第１インナーリード２４および複数の第２インナーリード２５と、を覆っている。さらに封止樹脂５は、図７に示すように、複数のワイヤ３１～３４を覆っている。封止樹脂５は、電気絶縁性を有する。封止樹脂５は、第１ダイパッド２１Ａおよび第２ダイパッド２１Ｂを互いに絶縁している。封止樹脂５は、たとえば黒色のエポキシ樹脂を含む材料からなる。厚さ方向ｚに見て、封止樹脂５は、矩形状である。
　図３～図６に示すように、封止樹脂５は、樹脂主面５１、樹脂裏面５２、第１樹脂側面５３、第２樹脂側面５４、第３樹脂側面５５および第４樹脂側面５６を有する。
　図３～図６に示すように、樹脂主面５１および樹脂裏面５２は、厚さ方向ｚにおいて互いに離れて位置する。樹脂主面５１および樹脂裏面５２は、厚さ方向ｚにおいて互いに反対側を向く。樹脂主面５１は厚さ方向ｚのｚ２側を向き、樹脂裏面５２は厚さ方向ｚのｚ１側を向く。樹脂主面５１および樹脂裏面５２の各々は、略平坦である。
　図３～図６に示すように、第１樹脂側面５３、第２樹脂側面５４、第３樹脂側面５５および第４樹脂側面５６の各々は、樹脂主面５１および樹脂裏面５２につながるとともに、厚さ方向ｚにおいて樹脂主面５１と樹脂裏面５２とに挟まれている。図１、図３および図５に示すように、第１樹脂側面５３は、第１方向ｘのｘ１側に位置し、第１方向ｘのｘ１側を向く。第１樹脂側面５３から、複数の第１アウターリード２２が突出している。第２樹脂側面５４は、第１方向ｘのｘ２側に位置し、第１方向ｘのｘ２側を向く。第２樹脂側面５４から、複数の第２アウターリード２３が突出している。第３樹脂側面５５および第４樹脂側面５６は、第２方向ｙにおいて互いに離れて位置し、且つ第１樹脂側面５３および第２樹脂側面５４につながっている。図１、図４および図６に示すように、第３樹脂側面５５は、第２方向ｙのｙ１側に位置し、第２方向ｙのｙ１側を向く。第４樹脂側面５６は、第２方向ｙのｙ２側に位置し、第２方向ｙのｙ２側を向く。
　図３～図５に示すように、第１樹脂側面５３は、第１上部５３１、第１下部５３２および第１中間部５３３を含む。第１上部５３１は、厚さ方向ｚのｚ２側が樹脂主面５１につながり、且つ厚さ方向ｚのｚ１側が第１中間部５３３につながっている。第１上部５３１は、樹脂主面５１に対して傾斜している。第１下部５３２は、厚さ方向ｚのｚ１側が樹脂裏面５２につながり、且つ厚さ方向ｚのｚ２側が第１中間部５３３につながっている。第１下部５３２は、樹脂裏面５２に対して傾斜している。第１中間部５３３は、厚さ方向ｚのｚ２側が第１上部５３１につながり、且つ厚さ方向ｚのｚ１側が第１下部５３２につながっている。第１中間部５３３の面内方向は、厚さ方向ｚおよび第２方向ｙである。厚さ方向ｚに見て、第１中間部５３３は、樹脂主面５１および樹脂裏面５２よりも外方に位置する。第１中間部５３３から、複数の第１アウターリード２２が露出している。
　図３、図５および図６に示すように、第２樹脂側面５４は、第２上部５４１、第２下部５４２および第２中間部５４３を含む。第２上部５４１は、厚さ方向ｚのｚ２側が樹脂主面５１につながり、且つ厚さ方向ｚのｚ１側が第２中間部５４３につながっている。第２上部５４１は、樹脂主面５１に対して傾斜している。第２下部５４２は、厚さ方向ｚのｚ１側が樹脂裏面５２につながり、且つ厚さ方向ｚのｚ２側が第２中間部５４３につながっている。第２下部５４２は、樹脂裏面５２に対して傾斜している。第２中間部５４３は、厚さ方向ｚのｚ２側が第２上部５４１につながり、且つ厚さ方向ｚのｚ１側が第２下部５４２につながっている。第２中間部５４３の面内方向は、厚さ方向ｚおよび第２方向ｙである。厚さ方向ｚに見て、第２中間部５４３は、樹脂主面５１および樹脂裏面５２よりも外方に位置する。第２中間部５４３から、複数の第２アウターリード２３が露出している。
　図３、図４および図６に示すように、第３樹脂側面５５は、第３上部５５１、第３下部５５２および第３中間部５５３を含む。第３上部５５１は、厚さ方向ｚのｚ２側が樹脂主面５１につながり、且つ厚さ方向ｚのｚ１側が第３中間部５５３につながっている。第３上部５５１は、樹脂主面５１に対して傾斜している。第３下部５５２は、厚さ方向ｚのｚ１側が樹脂裏面５２につながり、且つ厚さ方向ｚのｚ２側が第３中間部５５３につながっている。第３下部５５２は、樹脂裏面５２に対して傾斜している。第３中間部５５３は、厚さ方向ｚのｚ２側が第３上部５５１につながり、且つ厚さ方向ｚのｚ１側が第３下部５５２につながっている。第３中間部５５３の面内方向は、厚さ方向ｚおよび第１方向ｘである。厚さ方向ｚに見て、第３中間部５５３は、樹脂主面５１および樹脂裏面５２よりも外方に位置する。
　図４～図６に示すように、第４樹脂側面５６は、第４上部５６１、第４下部５６２および第４中間部５６３を含む。第４上部５６１は、厚さ方向ｚのｚ２側が樹脂主面５１につながり、且つ厚さ方向ｚのｚ１側が第４中間部５６３につながっている。第４上部５６１は、樹脂主面５１に対して傾斜している。第４下部５６２は、厚さ方向ｚのｚ１側が樹脂裏面５２につながり、且つ厚さ方向ｚのｚ２側が第４中間部５６３につながっている。第４下部５６２は、樹脂裏面５２に対して傾斜している。第４中間部５６３は、厚さ方向ｚのｚ２側が第４上部５６１につながり、且つ厚さ方向ｚのｚ１側が第４下部５６２につながっている。第４中間部５６３の面内方向は、厚さ方向ｚおよび第１方向ｘである。厚さ方向ｚに見て、第４中間部５６３は、樹脂主面５１および樹脂裏面５２よりも外方に位置する。
　インバータ装置におけるモータドライバ回路においては、ローサイド（低電位側）スイッチング素子と、ハイサイド（高電位側）スイッチング素子とを含むハーフブリッジ回路が構成されることが一般的である。以下の説明においては、これらのスイッチング素子がＭＯＳＦＥＴである場合を対象とする。ここで、ローサイドスイッチング素子においては、当該スイッチング素子のソースと、当該スイッチング素子を駆動するゲートドライバとの基準電位は、ともにグランドとなっている。一方、ハイサイドスイッチング素子においては、当該スイッチング素子のソースと、当該スイッチング素子を駆動するゲートドライバとの基準電位は、ともにハーフブリッジ回路の出力ノードにおける電位に相当する。ハイサイドスイッチング素子およびローサイドスイッチング素子の駆動に応じて出力ノードにおける電位は変化するため、ハイサイドスイッチング素子を駆動するゲートドライバの基準電位は変化する。ハイサイドスイッチング素子がオンの場合は、当該基準電位は、ハイサイドスイッチング素子のドレインに印加される電圧と等価（たとえば６００Ｖ以上）となる。半導体装置Ａ１においては、第１半導体素子１１のグランドと、第２半導体素子１３のグランドとは、分離された構成となっている。したがって、ハイサイドスイッチング素子を駆動するためのゲートドライバとして半導体装置Ａ１が使用される場合、第２半導体素子１３のグランドには、ハイサイドスイッチング素子のドレインに印加される電圧と等価な電圧が過渡的に印加される。
　次に、図１１を参照して、半導体装置Ａ１の製造について説明する。図１１は、半導体装置の製造時の一工程を示す平面図である。リードフレーム８１は、導電支持部材２を構成する板状の材料である。本実施形態においては、リードフレーム８１の母材は、銅からなる。リードフレーム８１は、金属板にエッチング処理等を施すことにより形成されてもよいし、金属板に打ち抜き加工を施すことにより形成されてもよい。リードフレーム８１は、外枠８１１、第１ダイパッド８１２Ａ、第２ダイパッド８１２Ｂ、複数の第１リード８１３、複数の第２リード８１４、複数の支持リード８１５およびダムバー８１６を備えている。
　第１ダイパッド８１２Ａは、後に第１ダイパッド２１Ａとなる部位である。第２ダイパッド８１２Ｂは、後に第２ダイパッド２１Ｂとなる部位である。複数の第１リード８１３は、後に複数の中間第１アウターリード２２Ｃおよび複数の中間第１インナーリード２４Ｃとなる部位である。複数の第２リード８１４は、後に複数の中間第２アウターリード２３Ｃおよび複数の中間第２インナーリード２５Ｃとなる部位である。複数の支持リード８１５は、後に一端側第１アウターリード２２Ａ、一端側第１インナーリード２４Ａ、他端側第１アウターリード２２Ｂ、他端側第１インナーリード２４Ｂ、一端側第２アウターリード２３Ａ、一端側第２インナーリード２５Ａ、他端側第２アウターリード２３Ｂおよび他端側第２インナーリード２５Ｂとなる部位である。複数の第１リード８１３および複数の支持リード８１５、ならびに複数の第２リード８１４および複数の支持リード８１５は、ダムバー８１６により互いにつながっている。封止樹脂５の形成後においては、ダムバー８１６によって互いにつながっていた複数の第１リード８１３、複数の第２リード８１４、および複数の支持リード８１５は、当該ダムバー８１６の一部を切断することで、適宜分離される。図１２においてダムバー８１６の切断箇所を点線で示す。第１アウターリード２２および第２アウターリード２３におけるダムバー８１６の切断部分は、他の部位よりも幅（第２方向ｙの寸法）が大きい第１区画部２２６および第４区画部２３６となる。その後、複数の第１アウターリード２２および複数の第２アウターリード２３に曲げ加工を施す。これにより、第１根元部２２１、第１実装部２２２、第１延出部２２３、第１屈曲部２２４および第２屈曲部２２５を有する複数の第１アウターリード２２と、第２根元部２３１、第２実装部２３２、第２延出部２３３、第３屈曲部２３４および第４屈曲部２３５を有する複数の第２アウターリード２３と、が形成される。
　次に、半導体装置Ａ１の作用効果について説明する。
　各第１アウターリード２２は、第１根元部２２１、第１実装部２２２、第１延出部２２３、第１屈曲部２２４および第２屈曲部２２５を有する。また、第１アウターリード２２は、第１区画部２２６、第２区画部２２７および第３区画部２２８を含む。第１区画部２２６は、第１延出部２２３を含む。第２区画部２２７は、第１区画部２２６につながり、第１根元部２２１を含む。第３区画部２２８は、第１区画部２２６につながり、第１実装部２２２を含む。第１区画部２２６の第２方向ｙの寸法ｗ１は、第２区画部２２７の第２方向ｙの寸法ｗ２および第３区画部２２８の第２方向ｙの寸法ｗ３よりも大である。第１区画部２２６と第３区画部２２８との境界である第２区画境界２２６ｂは、第１延出部２２３に位置する。第１アウターリード２２を曲げ加工により形成する際、第１屈曲部２２４となる屈曲変形部分には局所的に大きな引張力や圧縮力が作用する。この屈曲変形部分にたとえば断面形状が変化する部分が含まれると、加工後に尖り部が生じるなどの形状の不安定化を招くおそれがある。本実施形態では、上記のように、幅（第２方向ｙの寸法）が大である第１区画部２２６と、これにつながり幅（第２方向ｙの寸法）が小である第３区画部２２８との境界（第２区画境界２２６ｂ）は、第１延出部２２３に位置しており、第１屈曲部２２４を避けた位置にある。このように互いに幅（第２方向ｙの寸法）が異なる部位の第２区画境界２２６ｂを、第１屈曲部２２４を避けた位置に設定することで、曲げ加工後の第１屈曲部２２４（第１アウターリード２２）の形状の安定化を図ることができる。
　半導体装置Ａ１において、第１区画部２２６と第２区画部２２７との境界である第１区画境界２２６ａは、第１根元部２２１に位置する。第１区画部２２６と、これに隣接する両側の第２区画部２２７および第３区画部２２８との境界（第１区画境界２２６ａおよび第２区画境界２２６ｂ）が、第１屈曲部２２４を避けた位置に設けられている。このような構成は、曲げ加工後の第１屈曲部２２４（第１アウターリード２２）の形状の安定化を図る上で、より好ましい。
　本実施形態では、第２方向ｙに見て、第１屈曲部２２４と第１延出部２２３との境界である第１境界２２０１と、第２区画境界２２６ｂとの距離（第１距離ｄ１）は、０．０１ｍｍ以上１．０ｍｍ以下である。また、第１境界２２０１と第２区画境界２２６ｂとの第１距離ｄ１は、第１根元部２２１の厚さ方向ｚの寸法ｔ１の１／２０倍以上１／２倍以下である。このような構成によれば、第２区画境界２２６ｂと第１境界２２０１との間に適切な第１距離ｄ１が確保される。このことは、曲げ加工後の第１屈曲部２２４（第１アウターリード２２）の形状安定化を図るのにより適している。
　各第２アウターリード２３は、第２根元部２３１、第２実装部２３２、第２延出部２３３、第３屈曲部２３４および第４屈曲部２３５を有する。また、第２アウターリード２３は、第４区画部２３６、第５区画部２３７および第６区画部２３８を含む。第４区画部２３６は、第２延出部２３３を含む。第５区画部２３７は、第４区画部２３６につながり、第２根元部２３１を含む。第６区画部２３８は、第４区画部２３６につながり、第２実装部２３２を含む。第４区画部２３６の第２方向ｙの寸法ｗ４は、第５区画部２３７の第２方向ｙの寸法ｗ５および第６区画部２３８の第２方向ｙの寸法ｗ６よりも大である。第４区画部２３６と第６区画部２３８との境界である第４区画境界２３６ｂは、第２延出部２３３に位置する。第２アウターリード２３を曲げ加工により形成する際、第３屈曲部２３４となる屈曲変形部分には局所的に大きな引張力や圧縮力が作用する。この屈曲変形部分にたとえば断面形状が変化する部分が含まれると、加工後に尖り部が生じるなどの形状の不安定化を招くおそれがある。本実施形態では、上記のように、幅（第２方向ｙの寸法）が大である第４区画部２３６と、これにつながり幅（第２方向ｙの寸法）が小である第６区画部２３８との境界（第４区画境界２３６ｂ）は、第２延出部２３３に位置しており、第３屈曲部２３４を避けた位置にある。このように互いに幅（第２方向ｙの寸法）が異なる部位の第４区画境界２３６ｂを、第３屈曲部２３４を避けた位置に設定することで、曲げ加工後の第３屈曲部２３４（第２アウターリード２３）の形状の安定化を図ることができる。
　半導体装置Ａ１において、第４区画部２３６と第５区画部２３７との境界である第３区画境界２３６ａは、第２根元部２３１に位置する。第４区画部２３６と、これに隣接する両側の第５区画部２３７および第６区画部２３８との境界（第３区画境界２３６ａおよび第４区画境界２３６ｂ）が、第３屈曲部２３４を避けた位置に設けられている。このような構成は、曲げ加工後の第３屈曲部２３４（第２アウターリード２３）の形状の安定化を図る上で、より好ましい。
　本実施形態では、第２方向ｙに見て、第３屈曲部２３４と第２延出部２３３との境界である第２境界２３０１と、第４区画境界２３６ｂとの距離（第２距離ｄ２）は、０．０１ｍｍ以上１．０ｍｍ以下である。また、第２境界２３０１と第４区画境界２３６ｂとの第２距離ｄ２は、第２根元部２３１の厚さ方向ｚの寸法ｔ２の１／２０倍以上１／２倍以下である。このような構成によれば、第４区画境界２３６ｂと第２境界２３０１との間に適切な第２距離ｄ２が確保される。このことは、曲げ加工後の第３屈曲部２３４（第２アウターリード２３）の形状安定化を図るのにより適している。
　第１実施形態の第１変形例：
　図１２～図１９は、第１実施形態の第１変形例に係る半導体装置を示している。図１２および図１３は、本変形例の半導体装置Ａ１１を示す平面図である。図１４は、半導体装置Ａ１１を示す正面図である。図１５は、半導体装置Ａ１１を示す左側面図である。図１６は、半導体装置Ａ１１を示す背面図である。図１７は、半導体装置Ａ１１を示す右側面図である。図１８および図１９は、上段が図１２の部分拡大図であり、下段が図１４の部分拡大図である。なお、図１３は、理解の便宜上、封止樹脂５を透過している。図１３においては、透過した封止樹脂５を想像線（二点鎖線）で示している。なお、図１２以降の図面において、上記実施形態の半導体装置Ａ１と同一または類似の要素には、上記実施形態と同一の符号を付しており、適宜説明を省略する。
　本変形例の半導体装置Ａ１１においては、第１アウターリード２２における第１区画部２２６の配置、および第２アウターリード２３における第４区画部２３６の配置が上記実施形態の半導体装置Ａ１と異なる。
　本変形例では、図１８に示すように、第１区画部２２６は、その全体が第１延出部２２３に設けられている。これにより、第１区画部２２６と第２区画部２２７との境界（第１区画境界２２６ａ）、および第１区画部２２６と第３区画部２２８との境界（第２区画境界２２６ｂ）の双方が、第１延出部２２３に位置する。第２方向ｙに見て、第１屈曲部２２４と第１延出部２２３との境界である第１境界２２０１と、第１区画境界２２６ａとの距離（第３距離ｄ３）は、たとえば０．０１ｍｍ以上１．０ｍｍ以下であり、好ましくは０．０１ｍｍ以上０．０５ｍｍ以下である。また、第１境界２２０１と第１区画境界２２６ａとの第３距離ｄ３は、第１根元部２２１の厚さ方向ｚの寸法ｔ１の１／２０倍以上１／２倍以下であり、好ましくは１／１０倍以上１／４倍以下である。なお、図１８において、第１区画部２２６にハッチングを付している。
　本変形例では、図１９に示すように、第４区画部２３６は、その全体が第２延出部２３３に設けられている。これにより、第４区画部２３６と第５区画部２３７との境界（第３区画境界２３６ａ）、および第４区画部２３６と第６区画部２３８との境界（第４区画境界２３６ｂ）の双方が、第２延出部２３３に位置する。第２方向ｙに見て、第３屈曲部２３４と第２延出部２３３との境界である第２境界２３０１と、第３区画境界２３６ａとの距離（第４距離ｄ４）は、たとえば０．０１ｍｍ以上１．０ｍｍ以下であり、好ましくは０．０１ｍｍ以上０．０５ｍｍ以下である。また、第２境界２３０１と第３区画境界２３６ａとの第４距離ｄ４は、第２根元部２３１の厚さ方向ｚの寸法ｔ２の１／２０倍以上１／２倍以下であり、好ましくは１／１０倍以上１／４倍以下である。なお、図１９において、第４区画部２３６にハッチングを付している。
　本変形例の第１アウターリード２２において、幅（第２方向ｙの寸法）が大である第１区画部２２６と、これにつながり幅（第２方向ｙの寸法）が小である第２区画部２２７および第３区画部２２８との境界（第１区画境界２２６ａおよび第２区画境界２２６ｂ）は、第１延出部２２３に位置しており、第１屈曲部２２４を避けた位置にある。このように互いに幅（第２方向ｙの寸法）が異なる部位の第１区画境界２２６ａおよび第２区画境界２２６ｂを、第１屈曲部２２４を避けた位置に設定することで、曲げ加工後の第１屈曲部２２４（第１アウターリード２２）の形状の安定化を図ることができる。
　半導体装置Ａ１１において、第１区画境界２２６ａおよび第２区画境界２２６ｂは、第１延出部２２３に位置しており、第１屈曲部２２４を避けた位置に設けられている。このような構成は、曲げ加工後の第１屈曲部２２４（第１アウターリード２２）の形状の安定化を図る上で、より好ましい。
　本変形例では、第２方向ｙに見て、第１屈曲部２２４と第１延出部２２３との境界である第１境界２２０１と、第１区画境界２２６ａとの距離（第３距離ｄ３）は、０．０１ｍｍ以上１．０ｍｍ以下である。また、第１境界２２０１と第１区画境界２２６ａとの第３距離ｄ３は、第１根元部２２１の厚さ方向ｚの寸法ｔ１の１／２０倍以上１／２倍以下である。このような構成によれば、第１区画境界２２６ａと第１境界２２０１との間に適切な第３距離ｄ３が確保される。このことは、曲げ加工後の第１屈曲部２２４（第１アウターリード２２）の形状安定化を図るのにより適している。
　本変形例の第２アウターリード２３において、幅（第２方向ｙの寸法）が大である第４区画部２３６と、これにつながり幅（第２方向ｙの寸法）が小である第５区画部２３７および第６区画部２３８との境界（第３区画境界２３６ａおよび第４区画境界２３６ｂ）は、第２延出部２３３に位置しており、第３屈曲部２３４を避けた位置にある。このように互いに幅（第２方向ｙの寸法）が異なる部位の第３区画境界２３６ａおよび第４区画境界２３６ｂを、第３屈曲部２３４を避けた位置に設定することで、曲げ加工後の第３屈曲部２３４（第２アウターリード２３）の形状の安定化を図ることができる。
　半導体装置Ａ１１において、第３区画境界２３６ａおよび第４区画境界２３６ｂは、第２延出部２３３に位置しており、第３屈曲部２３４を避けた位置に設けられている。このような構成は、曲げ加工後の第３屈曲部２３４（第２アウターリード２３）の形状の安定化を図る上で、より好ましい。
　本変形例では、第２方向ｙに見て、第３屈曲部２３４と第２延出部２３３との境界である第２境界２３０１と、第３区画境界２３６ａとの距離（第４距離ｄ４）は、０．０１ｍｍ以上１．０ｍｍ以下である。また、第２境界２３０１と第３区画境界２３６ａとの第４距離ｄ４は、第２根元部２３１の厚さ方向ｚの寸法ｔ２の１／２０倍以上１／２倍以下である。このような構成によれば、第３区画境界２３６ａと第２境界２３０１との間に適切な第４距離ｄ４が確保される。このことは、曲げ加工後の第３屈曲部２３４（第２アウターリード２３）の形状安定化を図るのにより適している。
　本開示に係る半導体装置は、上述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
　本開示は、以下の付記に記載した実施形態を含む。
付記１．
　１以上の半導体素子と、
　導電支持部材と、
　厚さ方向に直交する第１方向の一方側を向く第１樹脂側面を有し、前記１以上の半導体素子を覆う封止樹脂と、を備え、
　前記導電支持部材は、前記第１樹脂側面から前記第１方向に延びる第１根元部と、前記第１根元部よりも前記厚さ方向の一方側に位置する第１実装部と、第１屈曲部を介して前記第１根元部につながり、且つ第２屈曲部を介して前記第１実装部につながる第１延出部と、を各々が有する１以上の第１アウターリードと、を含み、
　前記第１アウターリードは、前記第１延出部を含む第１区画部と、前記第１根元部を含み、且つ前記第１区画部につながる第２区画部と、前記第１実装部を含み、且つ前記第１区画部につながる第３区画部と、を含み、
　前記第１区画部の前記厚さ方向および前記第１方向に直交する第２方向の寸法は、前記第２区画部の前記第２方向の寸法、および前記第３区画部の前記第２方向の寸法よりも大であり、
　前記第１区画部と前記第２区画部との境界である第１区画境界、および前記第１区画部と前記第３区画部との境界である第２区画境界の少なくとも一方は、前記第１延出部に位置する、半導体装置。
付記２．
　前記第１区画境界が前記第１根元部に位置し、前記第２区画境界が前記第１延出部に位置する、付記１に記載の半導体装置。
付記３．
　前記第２方向に見て、前記第１屈曲部と前記第１延出部との境界である第１境界と、前記第２区画境界との距離である第１距離は、０．０１ｍｍ以上１．０ｍｍ以下である、付記２に記載の半導体装置。
付記４．
　前記第２方向に見て、前記第１屈曲部と前記第１延出部との境界である第１境界と、前記第２区画境界との距離である第１距離は、前記第１根元部の前記厚さ方向の寸法の１／２０倍以上１／２倍以下である、付記２または３に記載の半導体装置。
付記５．
　前記第１区画境界および前記第２区画境界が前記第１延出部に位置する、付記１に記載の半導体装置。
付記６．
　前記導電支持部材は、複数の前記第１アウターリードを含み、
　当該複数の前記第１アウターリードは、前記第２方向において互いに間隔を隔てて配置され、且つ前記第２方向に見て互いに重なる、付記１ないし５のいずれかに記載の半導体装置。
付記７．
　前記封止樹脂は、前記第１方向の他方側を向く第２樹脂側面を有し、
　前記導電支持部材は、前記第２樹脂側面から前記第１方向に延びる第２根元部と、前記第２根元部よりも前記厚さ方向の一方側に位置する第２実装部と、第３屈曲部を介して前記第２根元部につながり、且つ第４屈曲部を介して前記第２実装部につながる第２延出部と、を各々が有する１以上の第２アウターリードを含み、
　前記第２アウターリードは、前記第２延出部を含む第４区画部と、前記第２根元部を含み、且つ前記第４区画部につながる第５区画部と、前記第２実装部を含み、且つ前記第４区画部につながる第６区画部と、を含み、
　前記第４区画部の前記第２方向の寸法は、前記第５区画部の前記第２方向の寸法、および前記第６区画部の前記第２方向の寸法よりも大であり、
　前記第４区画部と前記第５区画部との境界である第３区画境界、および前記第４区画部と前記第６区画部との境界である第４区画境界の少なくとも一方は、前記第２延出部に位置する、付記１ないし６のいずれかに記載の半導体装置。
付記８．
　前記第３区画境界が前記第２根元部に位置し、前記第４区画境界が前記第２延出部に位置する、付記７に記載の半導体装置。
付記９．
　前記第２方向に見て、前記第３屈曲部と前記第２延出部との境界である第２境界と、前記第４区画境界との距離である第２距離は、０．０１ｍｍ以上１．０ｍｍ以下である、付記８に記載の半導体装置。
付記１０．
　前記第２方向に見て、前記第３屈曲部と前記第２延出部との境界である第２境界と、前記第４区画境界との距離である第２距離は、前記第２根元部の前記厚さ方向の寸法の１／２０倍以上１／２倍以下である、付記８または９に記載の半導体装置。
付記１１．
　前記第３区画境界および前記第４区画境界が前記第２延出部に位置する、付記７に記載の半導体装置。
付記１２．
　前記導電支持部材は、複数の前記第２アウターリードを含み、
　当該複数の前記第２アウターリードは、前記第２方向において互いに間隔を隔てて配置され、且つ前記第２方向に見て互いに重なる、付記７ないし１１のいずれかに記載の半導体装置。
付記１３．
　前記導電支持部材は、前記１以上の半導体素子が搭載されたダイパッド部を含む、付記７に記載の半導体装置。
付記１４．
　前記導電支持部材は、前記封止樹脂に覆われ、且つ前記１以上の第１アウターリードの各々から延びる１以上の第１インナーリードを含み、
　前記１以上の第１インナーリードの少なくともいずれかは、前記１以上の半導体素子に導通する、付記１３に記載の半導体装置。
付記１５．
　前記導電支持部材は、前記封止樹脂に覆われ、且つ前記１以上の第２アウターリードの各々から延びる１以上の第２インナーリードを含み、
　前記１以上の第２インナーリードの少なくともいずれかは、前記１以上の半導体素子に導通する、付記１４に記載の半導体装置。
付記１６．
　前記ダイパッド部は、前記第１方向の一方側に配置された第１ダイパッドと、前記第１方向の他方側に配置され、且つ前記第１方向において前記第１ダイパッドと離隔する第２第ダイパッドと、を有し、
　前記１以上の半導体素子は、前記第１ダイパッドに搭載された第１半導体素子と、前記第２ダイパッドに搭載された第２半導体素子と、を含み、
　前記１以上の第１インナーリードの少なくともいずれかは、前記第１半導体素子に導通し、
　前記１以上の第２インナーリードの少なくともいずれかは、前記第２半導体素子に導通する、付記１５に記載の半導体装置。
Ａ１，Ａ１１：半導体装置　　　１０：半導体素子
１１：第１半導体素子　　　１１１：電極
１２：絶縁素子　　　１２１：第１電極
１２２：第２電極　　　１３：第２半導体素子
１３１：電極　　　２：導電支持部材
２１：ダイパッド部　　　２１Ａ：第１ダイパッド
２１Ｂ：第２ダイパッド　　　２１１：搭載面
２１２：貫通孔　　　２２：第１アウターリード
２２Ａ：一端側第１アウターリード　　　
２２Ｂ：他端側第１アウターリード
２２Ｃ：中間第１アウターリード　　　２２１：第１根元部
２２２：第１実装部　　　２２３：第１延出部
２２４：第１屈曲部　　　２２５：第２屈曲部
２２６：第１区画部　　　２２６ａ：第１区画境界
２２６ｂ：第２区画境界　　　２２７：第２区画部
２２８：第３区画部　　　２２０１：第１境界
２３：第２アウターリード　　　２３Ａ：一端側第２アウターリード
２３Ｂ：他端側第２アウターリード　　　２３Ｃ：中間第２アウターリード
２３１：第２根元部　　　２３２：第２実装部
２３３：第２延出部　　　２３４：第３屈曲部
２３５：第４屈曲部　　　２３６：第４区画部
２３６ａ：第３区画境界　　　２３６ｂ：第４区画境界
２３７：第５区画部　　　２３８：第６区画部
２３０１：第２境界　　　２４：第１インナーリード
２４Ａ：一端側第１インナーリード　　　
２４Ｂ：他端側第１インナーリード
２４Ｃ：中間第１インナーリード　　　２５：第２インナーリード
２５Ａ：一端側第２インナーリード　　　
２５Ｂ：他端側第２インナーリード
２５Ｃ：中間第２インナーリード　　　３１，３２，３３，３４：ワイヤ
５：封止樹脂　　　５１：樹脂主面
５２：樹脂裏面　　　５３：第１樹脂側面
５３１：第１上部　　　５３２：第１下部
５３３：第１中間部　　　５４：第２樹脂側面
５４１：第２上部　　　５４２：第２下部
５４３：第２中間部　　　５５：第３樹脂側面
５５１：第３上部　　　５５２：第３下部
５５３：第３中間部　　　５６：第４樹脂側面
５６１：第４上部　　　５６２：第４下部
５６３：第４中間部　　　８１：リードフレーム
８１１：外枠　　　８１２Ａ：第１ダイパッド
８１２Ｂ：第２ダイパッド　　　８１３：第１リード
８１４：第２リード　　　８１５：支持リード
８１６：ダムバー　　　ｄ１：第１距離
ｄ２：第２距離　　　ｄ３：第３距離
ｄ４：第４距離　　　ｔ１，ｔ２：寸法
ｗ１，ｗ２，ｗ３，ｗ４，ｗ５，ｗ６：寸法

Claims (16)

  1. 　１以上の半導体素子と、
    　導電支持部材と、
    　厚さ方向に直交する第１方向の一方側を向く第１樹脂側面を有し、前記１以上の半導体素子を覆う封止樹脂と、を備え、
    　前記導電支持部材は、前記第１樹脂側面から前記第１方向に延びる第１根元部と、前記第１根元部よりも前記厚さ方向の一方側に位置する第１実装部と、第１屈曲部を介して前記第１根元部につながり、且つ第２屈曲部を介して前記第１実装部につながる第１延出部と、を各々が有する１以上の第１アウターリードと、を含み、
    　前記第１アウターリードは、前記第１延出部を含む第１区画部と、前記第１根元部を含み、且つ前記第１区画部につながる第２区画部と、前記第１実装部を含み、且つ前記第１区画部につながる第３区画部と、を含み、
    　前記第１区画部の前記厚さ方向および前記第１方向に直交する第２方向の寸法は、前記第２区画部の前記第２方向の寸法、および前記第３区画部の前記第２方向の寸法よりも大であり、
    　前記第１区画部と前記第２区画部との境界である第１区画境界、および前記第１区画部と前記第３区画部との境界である第２区画境界の少なくとも一方は、前記第１延出部に位置する、半導体装置。
  2. 　前記第１区画境界が前記第１根元部に位置し、前記第２区画境界が前記第１延出部に位置する、請求項１に記載の半導体装置。
  3. 　前記第２方向に見て、前記第１屈曲部と前記第１延出部との境界である第１境界と、前記第２区画境界との距離である第１距離は、０．０１ｍｍ以上１．０ｍｍ以下である、請求項２に記載の半導体装置。
  4. 　前記第２方向に見て、前記第１屈曲部と前記第１延出部との境界である第１境界と、前記第２区画境界との距離である第１距離は、前記第１根元部の前記厚さ方向の寸法の１／２０倍以上１／２倍以下である、請求項２または３に記載の半導体装置。
  5. 　前記第１区画境界および前記第２区画境界が前記第１延出部に位置する、請求項１に記載の半導体装置。
  6. 　前記導電支持部材は、複数の前記第１アウターリードを含み、
    　当該複数の前記第１アウターリードは、前記第２方向において互いに間隔を隔てて配置され、且つ前記第２方向に見て互いに重なる、請求項１ないし５のいずれかに記載の半導体装置。
  7. 　前記封止樹脂は、前記第１方向の他方側を向く第２樹脂側面を有し、
    　前記導電支持部材は、前記第２樹脂側面から前記第１方向に延びる第２根元部と、前記第２根元部よりも前記厚さ方向の一方側に位置する第２実装部と、第３屈曲部を介して前記第２根元部につながり、且つ第４屈曲部を介して前記第２実装部につながる第２延出部と、を各々が有する１以上の第２アウターリードを含み、
    　前記第２アウターリードは、前記第２延出部を含む第４区画部と、前記第２根元部を含み、且つ前記第４区画部につながる第５区画部と、前記第２実装部を含み、且つ前記第４区画部につながる第６区画部と、を含み、
    　前記第４区画部の前記第２方向の寸法は、前記第５区画部の前記第２方向の寸法、および前記第６区画部の前記第２方向の寸法よりも大であり、
    　前記第４区画部と前記第５区画部との境界である第３区画境界、および前記第４区画部と前記第６区画部との境界である第４区画境界の少なくとも一方は、前記第２延出部に位置する、請求項１ないし６のいずれかに記載の半導体装置。
  8. 　前記第３区画境界が前記第２根元部に位置し、前記第４区画境界が前記第２延出部に位置する、請求項７に記載の半導体装置。
  9. 　前記第２方向に見て、前記第３屈曲部と前記第２延出部との境界である第２境界と、前記第４区画境界との距離である第２距離は、０．０１ｍｍ以上１．０ｍｍ以下である、請求項８に記載の半導体装置。
  10. 　前記第２方向に見て、前記第３屈曲部と前記第２延出部との境界である第２境界と、前記第４区画境界との距離である第２距離は、前記第２根元部の前記厚さ方向の寸法の１／２０倍以上１／２倍以下である、請求項８または９に記載の半導体装置。
  11. 　前記第３区画境界および前記第４区画境界が前記第２延出部に位置する、請求項７に記載の半導体装置。
  12. 　前記導電支持部材は、複数の前記第２アウターリードを含み、
    　当該複数の前記第２アウターリードは、前記第２方向において互いに間隔を隔てて配置され、且つ前記第２方向に見て互いに重なる、請求項７ないし１１のいずれかに記載の半導体装置。
  13. 　前記導電支持部材は、前記１以上の半導体素子が搭載されたダイパッド部を含む、請求項７に記載の半導体装置。
  14. 　前記導電支持部材は、前記封止樹脂に覆われ、且つ前記１以上の第１アウターリードの各々から延びる１以上の第１インナーリードを含み、
    　前記１以上の第１インナーリードの少なくともいずれかは、前記１以上の半導体素子に導通する、請求項１３に記載の半導体装置。
  15. 　前記導電支持部材は、前記封止樹脂に覆われ、且つ前記１以上の第２アウターリードの各々から延びる１以上の第２インナーリードを含み、
    　前記１以上の第２インナーリードの少なくともいずれかは、前記１以上の半導体素子に導通する、請求項１４に記載の半導体装置。
  16. 　前記ダイパッド部は、前記第１方向の一方側に配置された第１ダイパッドと、前記第１方向の他方側に配置され、且つ前記第１方向において前記第１ダイパッドと離隔する第２第ダイパッドと、を有し、
    　前記１以上の半導体素子は、前記第１ダイパッドに搭載された第１半導体素子と、前記第２ダイパッドに搭載された第２半導体素子と、を含み、
    　前記１以上の第１インナーリードの少なくともいずれかは、前記第１半導体素子に導通し、
    　前記１以上の第２インナーリードの少なくともいずれかは、前記第２半導体素子に導通する、請求項１５に記載の半導体装置。
PCT/JP2024/018091 2023-06-12 2024-05-16 半導体装置 Ceased WO2024257543A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2025527580A JPWO2024257543A1 (ja) 2023-06-12 2024-05-16
CN202480037697.1A CN121312323A (zh) 2023-06-12 2024-05-16 半导体装置
DE112024002507.2T DE112024002507T5 (de) 2023-06-12 2024-05-16 Halbleiterbauteil
US19/410,050 US20260090404A1 (en) 2023-06-12 2025-12-05 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-096057 2023-06-12
JP2023096057 2023-06-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US19/410,050 Continuation US20260090404A1 (en) 2023-06-12 2025-12-05 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2024257543A1 true WO2024257543A1 (ja) 2024-12-19

Family

ID=93852078

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/018091 Ceased WO2024257543A1 (ja) 2023-06-12 2024-05-16 半導体装置

Country Status (5)

Country Link
US (1) US20260090404A1 (ja)
JP (1) JPWO2024257543A1 (ja)
CN (1) CN121312323A (ja)
DE (1) DE112024002507T5 (ja)
WO (1) WO2024257543A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091194A (ja) * 2009-10-22 2011-05-06 Renesas Electronics Corp 半導体装置の製造方法および電子装置の製造方法
JP2014007269A (ja) * 2012-06-25 2014-01-16 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
WO2022138067A1 (ja) * 2020-12-25 2022-06-30 ローム株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7527916B2 (ja) 2020-09-29 2024-08-05 ローム株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091194A (ja) * 2009-10-22 2011-05-06 Renesas Electronics Corp 半導体装置の製造方法および電子装置の製造方法
JP2014007269A (ja) * 2012-06-25 2014-01-16 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
WO2022138067A1 (ja) * 2020-12-25 2022-06-30 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
DE112024002507T5 (de) 2026-03-26
JPWO2024257543A1 (ja) 2024-12-19
CN121312323A (zh) 2026-01-09
US20260090404A1 (en) 2026-03-26

Similar Documents

Publication Publication Date Title
US9202765B2 (en) Semiconductor device
JP3847676B2 (ja) パワー半導体装置
JP7792472B2 (ja) 半導体装置
US7615854B2 (en) Semiconductor package that includes stacked semiconductor die
JP7649171B2 (ja) 半導体装置
JP7615286B2 (ja) 半導体装置
CN111354709B (zh) 半导体装置及其制造方法
WO2008042932A2 (en) Interdigitated leadfingers
WO2022054550A1 (ja) 半導体装置
CN110600457A (zh) 半导体装置
JP4100332B2 (ja) 電子装置およびその製造方法
JP7594950B2 (ja) 半導体装置
JP2021082794A (ja) 電子部品および電子装置
CN110892526B (zh) 半导体装置的制造方法
JP7798800B2 (ja) 半導体装置
WO2024257543A1 (ja) 半導体装置
JPH11251508A (ja) 絶縁物封止型電子装置及びその製造方法
JP7641135B2 (ja) 電子部品および半導体装置
WO2024135356A1 (ja) 半導体装置
JP7837876B2 (ja) 半導体装置
US20240030109A1 (en) Semiconductor device
WO2024257544A1 (ja) 半導体装置
JP4246598B2 (ja) 電力用半導体装置
WO2023176370A1 (ja) 半導体素子および半導体装置
WO2023218959A1 (ja) 半導体装置、および、半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24823165

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2025527580

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: CN2024800376971

Country of ref document: CN

Ref document number: 2025527580

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 112024002507

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 112024002507

Country of ref document: DE