WO2024116849A1 - 整流素子 - Google Patents

整流素子 Download PDF

Info

Publication number
WO2024116849A1
WO2024116849A1 PCT/JP2023/041068 JP2023041068W WO2024116849A1 WO 2024116849 A1 WO2024116849 A1 WO 2024116849A1 JP 2023041068 W JP2023041068 W JP 2023041068W WO 2024116849 A1 WO2024116849 A1 WO 2024116849A1
Authority
WO
WIPO (PCT)
Prior art keywords
gallium nitride
semiconductor layer
orientation control
layer
nitride semiconductor
Prior art date
Application number
PCT/JP2023/041068
Other languages
English (en)
French (fr)
Inventor
眞澄 西村
涼 小野寺
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Publication of WO2024116849A1 publication Critical patent/WO2024116849A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • One embodiment of the present invention relates to the structure of a rectifying element having a Schottky junction and formed from a gallium nitride semiconductor.
  • Schottky barrier diodes using gallium nitride compound semiconductors are known.
  • a Schottky barrier diode has been disclosed in which a buffer layer is formed by alternately stacking aluminum nitride layers and gallium nitride layers on a silicon substrate, and a gallium nitride layer is provided on the buffer layer to form a Schottky junction (see Patent Document 1).
  • gallium nitride compound semiconductor devices use expensive substrates such as single crystal silicon substrates, single crystal gallium nitride substrates, or sapphire substrates, and require high-temperature processes for crystal growth. This poses the problem of high cost. It is believed that costs could be reduced if gallium nitride semiconductor devices could be manufactured at process temperatures of 600°C or less using large-area glass substrates such as those used in the manufacture of liquid crystal display panels. However, several challenges must be overcome in order to form a gallium nitride semiconductor layer on a glass substrate and manufacture a device.
  • the crystallinity of the gallium nitride semiconductor layer decreases, which can be a problem. Furthermore, when forming a gallium nitride semiconductor layer on a glass substrate, applying the conventional device structure as is may not ensure the film thickness required for voltage resistance.
  • the present invention has been developed in consideration of these problems, and one of its objectives is to improve the characteristics of rectifying elements that use gallium nitride semiconductor layers formed on amorphous substrates.
  • a rectifying element includes an amorphous substrate, an orientation control layer on the amorphous substrate, a first gallium nitride semiconductor layer and a second gallium nitride semiconductor layer on the orientation control layer, a first electrode that forms a Schottky junction with the first gallium nitride semiconductor layer, and a second electrode that forms an ohmic junction with the second gallium nitride semiconductor layer.
  • 1 is a plan view of a rectifying element using a gallium nitride based semiconductor layer according to one embodiment of the present invention
  • 1 shows a cross-sectional view of a rectifying element using a gallium nitride based semiconductor layer according to one embodiment of the present invention.
  • 2 shows a step of forming an orientation control layer in a process for manufacturing a rectifying device using a gallium nitride based semiconductor layer according to an embodiment of the present invention.
  • 1 shows a step of providing a second gallium nitride based semiconductor layer in a process for manufacturing a rectifying device using a gallium nitride based semiconductor layer according to one embodiment of the present invention.
  • 1 shows a step of forming a first gallium nitride based semiconductor layer in a process for manufacturing a rectifying device using a gallium nitride based semiconductor layer according to an embodiment of the present invention.
  • 1 shows a step of exposing an upper surface of a second gallium nitride based semiconductor layer from a first gallium nitride based semiconductor layer in a process for manufacturing a rectifying device using a gallium nitride based semiconductor layer according to an embodiment of the present invention.
  • 1 shows a cross-sectional view of a rectifying element using a gallium nitride based semiconductor layer according to one embodiment of the present invention.
  • 1 shows a cross-sectional view of a rectifying element using a gallium nitride based semiconductor layer according to one embodiment of the present invention.
  • 1 shows a cross-sectional view of a rectifying element using a gallium nitride based semiconductor layer according to one embodiment of the present invention.
  • 1 is a plan view of a rectifying element using a gallium nitride based semiconductor layer according to one embodiment of the present invention; 1 shows a cross-sectional view of a rectifying element using a gallium nitride based semiconductor layer according to one embodiment of the present invention.
  • 1 shows a cross-sectional view of a rectifying element using a gallium nitride based semiconductor layer according to one embodiment of the present invention.
  • 1 shows a cross-sectional view of a rectifying element using a gallium nitride based semiconductor layer according to one embodiment of the present invention.
  • the rectifying element according to an embodiment of the present invention is made of a gallium nitride based semiconductor and includes a Schottky junction.
  • FIGS 1A and 1B show the structure of a rectifying element 100A according to this embodiment.
  • Figure 1A shows a plan view of the rectifying element 100A.
  • Figure 1B shows a cross-sectional view corresponding to the line A-B shown in Figure 1A.
  • the rectifying element 100A includes an orientation control layer 106, a first gallium nitride based semiconductor layer 108, a second gallium nitride based semiconductor layer 110, a first electrode 114, and a second electrode 116, which are arranged on an amorphous substrate 102.
  • the orientation control layer 106 is provided so as to cover the upper surface of the amorphous substrate 102.
  • the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 are arranged side by side on the amorphous substrate 102, and each is provided so as to be in contact with the orientation control layer 106. That is, the rectifying element 100A of this embodiment has a structure in which the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 are not stacked vertically, but are arranged side by side on the orientation control layer 106.
  • FIG. 1A shows a structure in which the end of the first gallium nitride semiconductor layer 108 is provided so as to overlap the second gallium nitride semiconductor layer 110 in a planar view.
  • An insulating layer 112 may be provided on the upper surface of the second gallium nitride semiconductor layer 110.
  • the first gallium nitride semiconductor layer 108 is provided so as to go over the step portion of the second gallium nitride semiconductor layer 110 and overlap the second gallium nitride semiconductor layer 110 from the upper surface of the insulating layer 112.
  • the insulating layer 112 it is possible to prevent the first gallium nitride semiconductor layer 108 from directly contacting the upper surface of the second gallium nitride semiconductor layer 110.
  • the first gallium nitride semiconductor layer 108 can be selectively etched without affecting the second gallium nitride semiconductor layer 110.
  • the insulating layer 112 is an optional configuration and may be omitted.
  • the end of the second gallium nitride semiconductor layer 110 (the side exposed from the insulating layer 112) is provided so as to be in contact with the first gallium nitride semiconductor layer 108.
  • the first gallium nitride semiconductor layer 108 is in contact with the end of the second gallium nitride semiconductor layer 110 to form a semiconductor junction.
  • the rectifying element 100A includes at least two semiconductor layers, the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110, and these two semiconductor layers have the same conductivity type. In other words, the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 have n-type or p-type conductivity.
  • the first gallium nitride based semiconductor layer 108 and the second gallium nitride based semiconductor layer 110 have the same conductivity type, but the concentration of the dopant that imparts the conductivity type is different.
  • the first gallium nitride based semiconductor layer 108 and the second gallium nitride based semiconductor layer 110 have different carrier concentrations, and therefore different electrical conductivities.
  • the dopant concentration of the first gallium nitride based semiconductor layer 108 is relatively lower than the dopant concentration of the second gallium nitride based semiconductor layer 110, and the electrical conductivities are also reduced.
  • the dopant concentration (or carrier concentration) of the first gallium nitride based semiconductor layer 108 and the dopant concentration (or carrier concentration) of the second gallium nitride based semiconductor layer 110 have a concentration difference of 10 times or more.
  • the dopant concentration (or carrier concentration) of the first gallium nitride based semiconductor layer 108 is preferably about 5 ⁇ 10 15 to 1 ⁇ 10 17 /cm 3
  • the dopant concentration (or carrier concentration) of the second gallium nitride based semiconductor layer 110 is preferably 5 ⁇ 10 18 to 5 ⁇ 10 21 /cm 3.
  • the dopant concentration (or carrier concentration) of the first gallium nitride based semiconductor layer 108 By lowering the dopant concentration (or carrier concentration) of the first gallium nitride based semiconductor layer 108, a good Schottky barrier with the first electrode 114 can be formed, and by increasing the dopant concentration (or carrier concentration) of the second gallium nitride based semiconductor layer 110, a good ohmic contact with the second electrode 116 can be formed.
  • the first electrode 114 is provided so as to contact the upper surface of the first gallium nitride semiconductor layer 108.
  • the first electrode 114 is formed of a metal material capable of forming a Schottky junction with the first gallium nitride semiconductor layer 108.
  • the first electrode 114 is formed of a metal material having a work function larger than the work function of the first gallium nitride semiconductor layer 108.
  • the second electrode 116 is provided so as to contact the upper surface of the second gallium nitride semiconductor layer 110.
  • the second electrode 116 is provided so as to be in ohmic contact with the second gallium nitride semiconductor layer 110.
  • the second electrode 116 is preferably formed of a metal material having a work function smaller than the work function of the second gallium nitride semiconductor layer 110.
  • the second electrode 116 may also be formed of the same metal material as the metal material forming the first electrode 114. Due to the high dopant concentration of the second gallium nitride semiconductor layer 110, ohmic contact can be formed even if the second electrode 116 is formed of the same metal material as the first electrode 114.
  • an insulating base layer 104 may be provided between the amorphous substrate 102 and the orientation control layer 106.
  • the adhesion of the orientation control layer 106 can be increased, and impurity diffusion from the amorphous substrate 102 to the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 can be prevented.
  • the rectifying element 100A has the structure described above. The following describes the details of each layer that constitutes the rectifying element 100A.
  • the amorphous substrate 102 is a substrate that does not have a crystal structure.
  • the amorphous substrate 102 is a substrate formed of an amorphous material.
  • the amorphous substrate 102 preferably has an expansion coefficient smaller than 50 ⁇ 10 ⁇ 7 /° C. and a strain point of 600° C. or higher.
  • An example of the amorphous substrate 102 is a glass substrate.
  • the glass substrate as the amorphous substrate 102 preferably has an alkali metal content of 0.1% or less, such as sodium (Na).
  • a glass substrate formed of aluminoborosilicate glass or aluminosilicate glass is used as such a glass substrate.
  • Such glass substrates are used in liquid crystal displays and organic electroluminescence (organic EL) displays, and large-area glass substrates called mother glass are provided on the market.
  • a glass substrate as the amorphous substrate 102, a gallium nitride-based semiconductor device can be manufactured using a large-area glass substrate.
  • the amorphous substrate 102 preferably has a heat resistance of about 600°C, but does not need to have a heat resistance of 1000°C or higher like a sapphire substrate.
  • the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 are formed by sputtering.
  • Metal organic chemical vapor deposition method (MOCVD method) is capable of depositing a single crystal gallium nitride semiconductor, but requires a substrate temperature of 1000°C or higher during deposition.
  • the present embodiment uses a sputtering method, and the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110, which have crystallinity at a substrate temperature of 600°C or lower, are formed on the orientation control layer 106.
  • the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 used in the rectifying element 100A of this embodiment can be formed at a low temperature, and in addition to a glass substrate, a flexible resin substrate such as a polyimide substrate, an acrylic substrate, a siloxane substrate, or a fluororesin substrate can also be used as the amorphous substrate 102.
  • a base insulating layer 104 may be provided on the amorphous substrate 102 as an additional structure.
  • the base insulating layer 104 has a single-layer structure of an inorganic insulating film, or a structure in which a plurality of inorganic insulating films are stacked.
  • inorganic insulating films forming the base insulating layer 104 include a silicon nitride film, a silicon oxide film, a silicon oxynitride film, an aluminum nitride film, an aluminum oxide film, and an aluminum oxynitride film.
  • the base insulating layer 104 may have a structure in which at least two inorganic insulating layers are stacked.
  • the base insulating layer 104 may have a structure in which a silicon nitride film and a silicon oxide film are stacked in this order from the amorphous substrate 102 side.
  • the silicon nitride film has a thickness of, for example, 20 nm to 500 nm
  • the silicon oxide film has a thickness of, for example, 20 nm to 500 nm.
  • the glass substrate contains a small amount of alkali metal (such as sodium), and there is a concern that the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 may be contaminated by the alkali metal.
  • alkali metal such as sodium
  • the base insulating layer 104 on the lower side of the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110, it is possible to prevent the diffusion of the alkali metal and prevent impurity contamination.
  • the silicon nitride film used as the base insulating layer 104 has a thickness of 20 nm or more, and thus it is possible to prevent the diffusion of the alkali metal from the amorphous substrate 102 to the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110.
  • the base insulating layer 104 also functions to improve the adhesion of the orientation control layer 106 formed thereon. For example, by using a silicon oxide film having a thickness of 20 nm or more as the base insulating layer 104, peeling of the orientation control layer 106 can be prevented.
  • the base insulating layer 104 function both as a barrier layer against impurities and as a layer that improves adhesion to the orientation control layer 106, it becomes possible to form the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110, which have excellent crystallinity and low defect density, on the amorphous substrate 102.
  • the orientation control layer 106 is provided on the amorphous substrate 102.
  • the orientation control layer 106 has a crystal structure.
  • the crystal structure of the orientation control layer 106 is preferably c-axis oriented. In other words, the orientation control layer 106 is preferably a c-axis oriented film.
  • the crystal of the orientation control layer 106 preferably has rotational symmetry, for example, the crystal surface preferably has six-fold symmetry.
  • the crystal structure of the orientation control layer 106 preferably has a hexagonal close-packed structure, a face-centered cubic structure, or a structure equivalent thereto.
  • a structure equivalent to a hexagonal close-packed structure or a face-centered cubic structure includes a crystal structure in which the c-axis is not 90 degrees to the a-axis and b-axis.
  • the orientation control layer 106 having a hexagonal close-packed structure or a structure equivalent thereto is preferably oriented in the (0001) direction, i.e., the c-axis direction, with respect to the first surface (the surface on which the first gallium nitride based semiconductor layer 108 and the second gallium nitride based semiconductor layer 110 are formed) of the amorphous substrate 102 (this orientation state is also referred to as the (0001) orientation of the hexagonal close-packed structure).
  • orientation control layer 106 having a face-centered cubic structure or a structure equivalent thereto is preferably oriented in the (111) direction with respect to the first surface of the amorphous substrate 102 (this orientation state is also referred to as the (111) orientation of the face-centered cubic structure).
  • the orientation control layer 106 has a c-axis oriented crystal structure, which allows the first and second gallium nitride semiconductor layers 108 and 110 to be crystallized.
  • orientation control layer 106 by having the orientation control layer 106 have a c-axis orientation and a crystalline surface with six-fold rotational symmetry such as a hexagonal close-packed structure or a face-centered cubic structure, it is possible to control the orientation so that the c-axes of the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 grow in the film thickness direction (the direction perpendicular to the main surface of the amorphous substrate 102).
  • the orientation control layer 106 has a high surface flatness.
  • the flatness of the orientation control layer 106 is expressed as the arithmetic mean roughness (Ra)
  • Ra is smaller than 2.5 nm, and more preferably smaller than 2.3 nm.
  • the arithmetic mean roughness (Ra) is a value measured with an atomic force microscope (AFM).
  • the orientation control layer 106 having a flat surface can improve the crystallinity of the first gallium nitride based semiconductor layer 108 and the second gallium nitride based semiconductor layer 110.
  • the thickness of the orientation control layer 106 is preferably 5 nm or more and 500 nm or less, and more preferably 10 nm or more and 200 nm or less.
  • the thickness can be measured with a contact step gauge or an optical thickness gauge (ellipsometry), or from images obtained with a scanning electron microscope (SEM) or a transmission electron microscope (TEM).
  • SEM scanning electron microscope
  • TEM transmission electron microscope
  • the orientation control layer 106 is formed of a metal material or an insulating material. Titanium (Ti) and aluminum (Al) are preferably used as the metal material forming the orientation control layer 106.
  • Other metal materials forming the orientation control layer 106 may include magnesium (Mg), silver (Ag), calcium (Ca), nickel (Ni), copper (Cu), strontium (Sr), rhodium (Rh), palladium (Pd), cerium (Ce), ytterbium (Yb), iridium (Ir), platinum (Pt), gold (Au), lead (Pb), actinium (Ac), thorium (Th), or alloys of these metals.
  • Metal oxide materials such as zinc oxide (ZnO) and titanium dioxide (TiO 2 ), and metal nitride materials such as titanium nitride (TiN) may also be used instead of metal materials.
  • graphene, magnesium diboride (MgB2), BiLaTiO, SrFeO, BiFeO, BaFeO, ZnFeO, PMnN-PZT, or the like may be used.
  • a semiconductor material such as silicon (Si) or germanium (Ge), or a compound semiconductor material made of these may be used.
  • silicon (Si) and germanium (Ge) are semiconductor materials, they have higher conductivity than the insulating materials exemplified below.
  • the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 are formed of a semiconductor material containing gallium nitride.
  • the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 are formed of a binary or ternary III-V group compound semiconductor material such as gallium nitride (GaN), indium gallium nitride (InGaN), or aluminum gallium nitride (AlGaN).
  • the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 formed of such a compound semiconductor material preferably have a stoichiometric composition, but may deviate from the stoichiometric composition.
  • the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 are preferably crystalline.
  • the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 are preferably single crystalline, but may be polycrystalline, microcrystalline, or nanocrystalline.
  • the crystal structure of the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 is preferably a wurtzite structure.
  • the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 are preferably c-axis oriented or (111) oriented.
  • the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 have n-type or p-type conductivity, and the electrical conductivity is controlled by the concentration of the dopant.
  • the n-type dopant for example, one or more elements selected from silicon (Si) or germanium (Ge) are used.
  • the p-type dopant for example, one or more elements selected from magnesium (Mg), zinc (Zn), cadmium (Cd), and beryllium (Be) are used.
  • the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 are provided in contact with the orientation control layer 106.
  • the orientation control layer 106 has a crystal structure with a c-axis orientation, so that the crystallinity of the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 can be c-axis oriented or (111) oriented.
  • the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 may include an amorphous structure near the interface with the orientation control layer 106, but it is preferable that the region (bulk) away from the interface has crystallinity.
  • At least the first gallium nitride semiconductor layer 108 has crystallinity, so that a Schottky junction with few interface defects can be formed with the first electrode 114, and a Schottky barrier diode can be formed as the rectifying element 100A.
  • the substrate temperature (set temperature) during sputtering is controlled to 100 to 600°C. Because the orientation control layer 106 is provided under the gallium nitride layer, the gallium nitride layer can be crystallized even if the substrate temperature is 600°C or lower.
  • the sputtering target mounted in the sputtering device is appropriately selected according to the composition of the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 to be produced.
  • a sintered body of a gallium nitride semiconductor material is used as the sputtering target. Since the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 have different dopant concentrations, it is preferable to produce each layer using a different sputtering target.
  • the gas introduced during film formation by sputtering is argon (Ar) or a mixed gas of argon (Ar) and nitrogen (N 2 ).
  • sputtering gas argon (Ar) or a mixed gas of argon (Ar) and nitrogen (N 2 ).
  • a two-pole sputtering device a magnetron sputtering device, a dual magnetron sputtering device, a facing target sputtering device, an ion beam sputtering device, an inductively coupled plasma (ICP) sputtering device, etc.
  • ICP inductively coupled plasma
  • the first gallium nitride semiconductor layer 108 only needs to form a Schottky junction with the first electrode 114, and is formed to a film thickness of 50 nm to 3000 nm, for example, 200 nm to 1000 nm.
  • the second gallium nitride semiconductor layer 110 only needs to form an ohmic junction with the second electrode 116, and is fabricated to a film thickness of 50 nm to 3000 nm, for example, 200 nm to 1000 nm.
  • the first electrode 114 is provided on the first gallium nitride based semiconductor layer 108, and the second electrode 116 is provided on the second gallium nitride based semiconductor layer 110.
  • the first electrode 114 is provided so as to form a Schottky junction with the first gallium nitride based semiconductor layer 108, and the second electrode 116 is provided so as to be in ohmic contact with the second gallium nitride based semiconductor layer 110.
  • the first gallium nitride semiconductor layer 108 is n-type and has a work function of 3 eV to 4 eV
  • a conductive material with a work function of 4.5 eV or more such as nickel (Ni), gold (Au), platinum (Pt), silver (Ag), or p-type silicon
  • the first electrode 114 may be formed of a metal material with such a work function as long as the metal in contact with the first gallium nitride semiconductor layer 108 is made of such a metal material, and another metal layer such as aluminum (Al) may be laminated on this metal layer.
  • the second electrode 116 may be formed of a metal material with a work function of less than 4.5 eV, such as aluminum (Al) or titanium (Ti).
  • the second electrode 116 may be made of a conductive metal material such as indium oxide, zinc oxide, or indium tin oxide.
  • the second electrode 116 may also be formed of the same metal material as the first electrode 114.
  • the second gallium nitride semiconductor layer 110 that is in contact with the second electrode 116 contains a high concentration of n-type impurities (n-type dopants) and has a sufficiently low resistance, so that a contact similar to an ohmic contact can be formed.
  • the rectifying device 100A has a structure in which the first gallium nitride based semiconductor layer 108 and the second gallium nitride based semiconductor layer 110 are in contact with the orientation control layer 106.
  • the orientation control layer 106 is conductive. Therefore, when the rectifying device 100A is biased in the forward direction, a current flows from the first electrode 114 through the first gallium nitride based semiconductor layer 108, the orientation control layer 106, and the second gallium nitride based semiconductor layer 110 to the second electrode 116 in this order.
  • the second gallium nitride based semiconductor layer 110 has a region where the side surface and the first gallium nitride based semiconductor layer 108 are joined, a current may also flow through this joint.
  • the orientation control layer 106 is conductive, it is considered that when the rectifying device 100A is biased in the forward direction, the current flowing from the first electrode 114 to the second electrode 116 via the orientation control layer 106 becomes dominant.
  • the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 have crystallinity due to being formed on the orientation control layer 106. In this way, by juxtaposing the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110, the crystals of these two layers are directly controlled by the orientation control layer 106, thereby improving the crystallinity. In addition, the generation of crystal defects connected to these two gallium nitride semiconductor layers can be prevented.
  • the rectifying element may have a structure in which the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 are stacked vertically.
  • first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 are formed by sputtering, it is conceivable that continuous crystal defects will be generated across the two layers if the semiconductor layers have a stacked structure. If such crystal defects are formed, the reverse breakdown voltage will decrease, and there is a concern that leakage current will occur through the crystal defects.
  • the rectifying element 100A of this embodiment has a structure in which the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 are juxtaposed on the amorphous substrate 102, thereby providing excellent breakdown voltage and reducing leakage current (reverse current).
  • FIGS. 2A to 2D show a manufacturing method of the rectifying element 100A according to this embodiment.
  • a base insulating layer 104 and an orientation control layer 106 are formed on an amorphous substrate 102.
  • the base insulating layer 104 is formed by, for example, plasma CVD (Chemical Vapor Deposition).
  • the base insulating layer 104 may have any configuration, but is formed to have, for example, a laminated structure of a silicon nitride film and a silicon oxide film.
  • the orientation control layer 106 is formed by sputtering.
  • the orientation control layer 106 is produced by, for example, sputtering titanium (Ti).
  • the film thickness of the base insulating layer 104 is as described in Section 1-1-2, and the film thickness of the orientation control layer 106 is as described in Section 1-1-3.
  • the second gallium nitride semiconductor layer 110 is formed on the orientation control layer 106, the insulating layer 112 is further formed, and a part of these layers is removed by etching.
  • the second gallium nitride semiconductor layer 110 is formed on the orientation control layer 106, and the orientation control layer 106 is exposed in the etched region.
  • the second gallium nitride semiconductor layer 110 is formed by sputtering.
  • the second gallium nitride semiconductor layer 110 has an n-type conductivity type, and is formed so that, for example, silicon (Si) is used as a dopant and the carrier concentration (or dopant concentration) is 5 ⁇ 10 18 to 5 ⁇ 10 21 /cm 3.
  • the insulating layer 112 is a silicon oxide film or a silicon nitride film, and is formed by sputtering or plasma CVD. There is no limitation on the thickness of the insulating layer 112, and it is formed to a thickness of, for example, 50 to 5000 nm.
  • the first gallium nitride semiconductor layer 108 is formed by sputtering.
  • the first gallium nitride semiconductor layer 108 is formed such that the orientation control layer 106 is deposited on the exposed region from the second gallium nitride semiconductor layer 110, and the first gallium nitride semiconductor layer 108 overcomes the step portion formed by laminating the second gallium nitride semiconductor layer 110 and the insulating layer 112 to cover the upper surface of the insulating layer 112.
  • the first gallium nitride semiconductor layer 108 is formed to have an n-type conductivity, and uses, for example, silicon (Si) as a dopant, with a carrier concentration (or dopant concentration) of 5 ⁇ 10 15 to 1 ⁇ 10 17 /cm 3.
  • the first gallium nitride semiconductor layer 108 is preferably formed so as to contact the side surface of the second gallium nitride semiconductor layer 110 at the step portion.
  • FIG. 2D shows the stage where the first gallium nitride semiconductor layer 108 has been etched to expose the top surface of the insulating layer 112, and an opening 118 has been formed in the insulating layer 112 to expose the second gallium nitride semiconductor layer 110.
  • the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 are made of gallium nitride semiconductors of the same composition.
  • a first electrode 114 is formed on the first gallium nitride semiconductor layer 108, and a second electrode 116 is formed on the second gallium nitride semiconductor layer 110, thereby producing a rectifying element 100A having the structure shown in FIG. 1B.
  • the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 have the same composition, but these two semiconductor layers may have different compositions.
  • the first gallium nitride semiconductor layer 108 may be aluminum gallium nitride (AlGaN)
  • the second gallium nitride semiconductor layer 110 may be gallium nitride (GaN).
  • the rectifying element 100A has a high breakdown voltage even though these semiconductor layers are fabricated by a thin-film process called sputtering, by arranging the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 side by side on the orientation control layer 106, and can reduce leakage current during reverse bias.
  • the rectifying element 100A having the structure shown in Figures 1A and 1B can be fabricated on an amorphous substrate 102 at a temperature of 600°C or less.
  • the amorphous substrate 102 can be made large, and a large number of rectifying elements 100D can be diced from a single substrate, improving productivity.
  • the orientation control layer 106 may be formed of an insulating material. That is, in the rectifying element 100A shown in Figures 1A and 1B, the orientation control layer 106 may have insulating properties. In this case, the orientation control layer 106 is formed of c-axis oriented aluminum nitride (AlN) or aluminum oxide (Al 2 O 3 ) as described in the first embodiment.
  • orientation control layer 106 has insulating properties, when the rectifying element 100A is forward biased, a current flows from the first electrode 114 to the second electrode 116 via the first gallium nitride based semiconductor layer 108, the junction between the first gallium nitride based semiconductor layer 108 and the second gallium nitride based semiconductor layer 110, and the second gallium nitride based semiconductor layer 110.
  • the rectifying element 100A is a Schottky barrier diode that exhibits rectifying characteristics due to a Schottky barrier formed between the first electrode 114 and the first gallium nitride based semiconductor layer 108, but the junction between the n-type semiconductor layers formed at the junction between the first gallium nitride based semiconductor layer 108 and the second gallium nitride based semiconductor layer 110 is substantially an n - /n + junction, which is forward biased when the rectifying element 100A is forward biased, and therefore has almost no effect on the current-voltage characteristics.
  • the forward current flows laterally (parallel to the surface of the amorphous substrate 102) through the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110.
  • This means that the length of the drift layer formed in the first gallium nitride semiconductor layer 108 can be set by the distance from the first electrode 114 to the junction, eliminating the need to thicken the first gallium nitride semiconductor layer 108 and increasing the freedom of device design.
  • the rectifying element 100A described in this embodiment is the same as the rectifying element shown in the first embodiment except that the orientation control layer 106 has insulating properties, and in addition to the advantages described above, it can obtain the same effects as the first embodiment.
  • the configuration of the orientation control layer 106 is different from those in the first and second embodiments.
  • the configuration different from the first embodiment will be mainly described, and overlapping descriptions will be omitted as appropriate.
  • the orientation control layer 106 has a structure in which a first orientation control layer 106A and a second orientation control layer 106B are arranged side by side on the amorphous substrate 102.
  • the first orientation control layer 106A has insulating properties
  • the second orientation control layer 106B has electrical conductivity. That is, the first orientation control layer 106A is formed of an insulating material selected from c-axis oriented aluminum nitride (AlN) and aluminum oxide (Al 2 O 3 ), and the second orientation control layer 106B is formed of a metal material selected from titanium (Ti) and aluminum (Al).
  • a first gallium nitride semiconductor layer 108 is provided on the first orientation control layer 106A, and a second gallium nitride semiconductor layer 110 is provided on the second orientation control layer 106B.
  • the rectifying element 100B has a structure in which the first gallium nitride semiconductor layer 108 contacts the side surface (the side surface exposed from the insulating layer 112) of the second gallium nitride semiconductor layer 110, and is provided so that a semiconductor junction is formed at this contact portion. It is preferable that this semiconductor junction portion is provided so as to overlap the boundary portion between the first orientation control layer 106A and the second orientation control layer 106B.
  • the rectifying element 100B has such a structure, so that when the rectifying element 100B is biased in the forward direction, as in the second embodiment, a current path can be formed in which a current flows from the first electrode 114 to the second electrode 116 via the first gallium nitride semiconductor layer 108, the junction between the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110, the second gallium nitride semiconductor layer 110, and the second orientation control layer 106B.
  • the second orientation control layer 106B is made of a metal material with a lower resistance than the second gallium nitride semiconductor layer 110, the effect of the resistance loss (series resistance component) due to the second gallium nitride semiconductor layer 110 can be reduced, and the forward characteristics can be improved.
  • the semiconductor junction between the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 may be located on the first orientation control layer 106A.
  • the second gallium nitride semiconductor layer 110 may be provided so as to extend on the first orientation control layer 106A.
  • current does not flow through the first orientation control layer 106A, but only through the second gallium nitride semiconductor layer 110, and this portion can be used as the drift layer of the rectifying element 100B.
  • the length by which the second gallium nitride semiconductor layer 110 extends on the first orientation control layer 106A can be freely set, allowing freedom in device design.
  • the first gallium nitride semiconductor layer 108 may be provided on the conductive second orientation control layer 106B, the second gallium nitride semiconductor layer 110 may be provided on the insulating first orientation control layer 106A, and the first gallium nitride semiconductor layer 108 may extend over the first orientation control layer 106A.
  • the portion L2 where the first gallium nitride semiconductor layer 108 extends can be used as a drift layer, and the breakdown voltage can be increased.
  • the rectifying element 100B described in this embodiment is a Schottky barrier diode, and is similar to the rectifying element 100A shown in the second embodiment except that the orientation control layer 106 has a first orientation control layer 106A that is insulating and a second orientation control layer 106B that is conductive. In addition to the advantages described above, it can provide the same effects as the rectifying element 100A shown in the second embodiment.
  • FIGS. 4A and 4B show the structure of a rectifying element 100C according to this embodiment.
  • FIG. 4A shows a plan view of the rectifying element 100C.
  • FIG. 4B shows a cross-sectional view corresponding to the section C-D shown in FIG. 4A.
  • the rectifying element 100C has a first overlapping portion 120 in which an insulating first orientation control layer 106A and a conductive second orientation control layer 106B overlap in a planar view.
  • the first overlapping portion 120 has a laminated structure in which an end of the first orientation control layer 106A overlaps the second orientation control layer 106B.
  • the rectifying element 100C has a second overlapping portion 122 where the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 (and the insulating layer 112) overlap in a planar view.
  • the second overlapping portion 122 has a laminated structure in which an end of the first gallium nitride semiconductor layer 108 overlaps the second gallium nitride semiconductor layer 110 (and the insulating layer 112).
  • the first gallium nitride semiconductor layer 108 is in contact with the side surface (the side surface exposed from the insulating layer 112) of the second gallium nitride semiconductor layer 110 on the first overlapping portion 120, and is provided so as to form a semiconductor junction at this contact portion.
  • the second gallium nitride semiconductor layer 110 is provided so as to extend over the insulating first orientation control layer 106A in the first overlapping portion 120, so that this region can be used as a drift layer as in the third embodiment.
  • a Schottky barrier diode can be obtained as the rectifying element 100C, as in the third embodiment.
  • the rectifying element 100C according to this embodiment is similar to the rectifying element 100B shown in the third embodiment, except that it has the first overlapping portion 120 and the second overlapping portion 122, and can obtain the same effects as the rectifying element 100B shown in the third embodiment.
  • This embodiment shows an example of a rectifying element having a structure different from those of the first to fourth embodiments.
  • the differences from the first to fourth embodiments will be mainly described, and overlapping descriptions will be omitted as appropriate.
  • FIG. 5A shows a cross-sectional view of a rectifying element 100D according to this embodiment.
  • the rectifying element 100D has a structure in which an orientation control layer 106, a second gallium nitride semiconductor layer 110, a first gallium nitride semiconductor layer 108, and a first electrode 114 are stacked on an amorphous substrate 102.
  • the orientation control layer 106 uses a second orientation control layer 106B having the same conductivity as that described in the third embodiment.
  • a base insulating layer 104 may be provided between the amorphous substrate 102 and the orientation control layer 106.
  • the first gallium nitride semiconductor layer 108 and the second gallium nitride semiconductor layer 110 are formed by sputtering. They are formed on the second orientation control layer 106B, and thus have crystallinity. Therefore, the first gallium nitride semiconductor layer 108 formed on the second gallium nitride semiconductor layer 110 also has crystallinity.
  • the first electrode 114 is provided on the first gallium nitride based semiconductor layer 108 so as to form a Schottky barrier.
  • the second orientation control layer 106B is provided in contact with the lower surface of the second gallium nitride based semiconductor layer 110 and extends outward from the region where the first gallium nitride based semiconductor layer 108 and the second gallium nitride based semiconductor layer 110 are stacked.
  • the second electrode 116 is provided in the region where the conductive second orientation control layer 106B extends.
  • the junction (n - /n + junction) between n-type semiconductor layers in the region where the first gallium nitride based semiconductor layer 108 and the second gallium nitride based semiconductor layer 110 contact each other is forward biased when the rectifying element 100D is forward biased, and therefore does not affect the current-voltage characteristics.
  • the passivation layer 124 is provided so as to cover the upper surface and side surfaces of the first gallium nitride semiconductor layer 108 and the side surfaces of the second gallium nitride semiconductor layer 110.
  • the passivation layer 124 may be extended so as to cover the upper surface of the second orientation control layer 106B.
  • the passivation layer 124 is formed of, for example, a silicon nitride film or a silicon oxide film. By providing the passivation layer 124, surface recombination can be suppressed.
  • the first electrode 114 is provided so as to contact the first gallium nitride semiconductor layer 108 at the first opening 126A formed in the passivation layer 124.
  • the second electrode 116 is provided so as to contact the second orientation control layer 106B at the second opening 126B formed in the passivation layer 124.
  • FIG. 5B shows a structure in which a rectifying element 100D in which a first gallium nitride based semiconductor layer 108 and a second gallium nitride based semiconductor layer 110 are stacked vertically, uses a first orientation control layer 106A having the same insulating properties as that described in the third embodiment as the orientation control layer 106.
  • the second gallium nitride based semiconductor layer 110 and the first gallium nitride based semiconductor layer 108 are stacked in this order on top of the first orientation control layer 106A.
  • the second gallium nitride semiconductor layer 110 is provided so as to extend further outward from the region where it is laminated with the first gallium nitride semiconductor layer 108.
  • the second electrode 116 is provided so as to form ohmic contact with the second gallium nitride semiconductor layer 110 in this extended region.
  • the rectifying element 100D can be obtained by providing the second electrode 116 so as to form ohmic contact with the second gallium nitride semiconductor layer 110.
  • the rectifying element 100D shown in Figures 5A and 5B is a Schottky barrier diode, and can be fabricated on an amorphous substrate 102 at a temperature of 600°C or less by fabricating the second gallium nitride semiconductor layer 110 and the first gallium nitride semiconductor layer 108 by sputtering on the orientation control layer 106 (second orientation control layer 106B).
  • the amorphous substrate 102 can be made large, and a large number of rectifying elements 100D can be diced from a single substrate, improving productivity.
  • 100A, 100B, 100C, 100D rectifying element
  • 102 amorphous substrate
  • 104 base insulating layer
  • 106 orientation control layer
  • 106A first orientation control layer
  • 106B second orientation control layer
  • 108 first gallium nitride semiconductor layer
  • 110 second gallium nitride semiconductor layer
  • 112 insulating layer
  • 114 first electrode
  • 116 second electrode
  • 118 opening
  • 120 first overlapping portion
  • 122 second overlapping portion
  • 126A first opening
  • 126B second opening

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

整流素子は、アモルファス基板と、アモルファス基板上の配向制御層と、配向制御層上の第１窒化ガリウム系半導体層及び第２窒化ガリウム系半導体層と、第１窒化ガリウム系半導体層とショットキー接合を形成する第１電極と、第２窒化ガリウム系半導体層とオーミック接合を形成する第２電極と、を含む。第１窒化ガリウム系半導体層と第２窒化ガリウム系半導体層とは、横並びに配置され、配向制御層と接するように設けられる。

Description

整流素子
　本発明の一実施形態は、ショットキー接合を有し、窒化ガリウム系半導体で形成される整流素子の構造に関する。
　窒化ガリウム系化合物半導体を用いたショットキーバリアダイオードが知られている。例えば、シリコン基板の上に窒化アルミニウム層と窒化ガリウム層とを交互に複数層積層されたバッファ層と、このバッファ層の上にショットキー接合を形成する窒化ガリウム層が設けられたショットキーバリアダイオードが開示されている（特許文献１参照）。
特開２００３－６０２１２号公報
　従来の窒化ガリウム系化合物半導体デバイスは、単結晶シリコン基板、単結晶窒化ガリウム基板、又はサファイア基板など高価な基板が用いられ、結晶成長のために高温プロセスが必要とされている。そのため原価が高いという問題を有している。窒化ガリウム系半導体デバイスを液晶表示パネルの製造に用いられるような大面積のガラス基板を使用して、６００℃以下のプロセス温度で製造できれば原価を下げることができると思われる。しかし、ガラス基板上に窒化ガリウム系半導体層を形成しデバイスを作製するにはいくつかの課題を克服する必要がある。
　例えば、プロセス温度の低温化に伴って窒化ガリウム系半導体層の結晶性の低下が問題となる。また、ガラス基板上に窒化ガリウム系半導体層を形成する場合、従来の素子構造をそのまま適用したのでは耐圧のために必要な膜厚を確保することができない可能性がある。
　本発明はこのような問題に鑑みなされたものであり、アモルファス基板上に成膜された窒化ガリウム系半導体層を用いた整流素子において特性の向上を図ることを目的の一つとする。
　本発明の一実施形態に係る整流素子は、アモルファス基板と、アモルファス基板上の配向制御層と、配向制御層上の第１窒化ガリウム系半導体層及び第２窒化ガリウム系半導体層と、第１窒化ガリウム系半導体層とショットキー接合を形成する第１電極と、第２窒化ガリウム系半導体層とオーミック接合を形成する第２電極と、を含む。
本発明の一実施形態に係る窒化ガリウム系半導体層が用いられる整流素子の平面図を示す。 本発明の一実施形態に係る窒化ガリウム系半導体層が用いられる整流素子の断面図を示す。 本発明の一実施形態に係る窒化ガリウム系半導体層が用いられる整流素子の製造工程の中で配向制御層を形成する段階を示す。 本発明の一実施形態に係る窒化ガリウム系半導体層が用いられる整流素子の製造工程の中で第２窒化ガリウム系半導体層を設ける段階を示す。 本発明の一実施形態に係る窒化ガリウム系半導体層が用いられる整流素子の製造工程の中で第１窒化ガリウム系半導体層を形成する段階を示す。 本発明の一実施形態に係る窒化ガリウム系半導体層が用いられる整流素子の製造工程の中で第１窒化ガリウム系半導体層から第２窒化ガリウム系半導体層の上面を露出させる段階を示す。 本発明の一実施形態に係る窒化ガリウム系半導体層が用いられる整流素子の断面図を示す。 本発明の一実施形態に係る窒化ガリウム系半導体層が用いられる整流素子の断面図を示す。 本発明の一実施形態に係る窒化ガリウム系半導体層が用いられる整流素子の断面図を示す。 本発明の一実施形態に係る窒化ガリウム系半導体層が用いられる整流素子の平面図を示す。 本発明の一実施形態に係る窒化ガリウム系半導体層が用いられる整流素子の断面図を示す。 本発明の一実施形態に係る窒化ガリウム系半導体層が用いられる整流素子の断面図を示す。 本発明の一実施形態に係る窒化ガリウム系半導体層が用いられる整流素子の断面図を示す。
　以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号（又は数字の後にａ、ｂなどを付した符号）を付して、詳細な説明を適宜省略することがある。さらに各要素に対する「第１」、「第２」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有しない。
　本明細書において、ある部材又は領域が他の部材又は領域の「上に（又は下に）」あるとする場合、特段の限定がない限りこれは他の部材又は領域の直上（又は直下）にある場合のみでなく他の部材又は領域の上方（又は下方）にある場合を含み、すなわち、他の部材又は領域の上方（又は下方）において間に別の構成要素が含まれている場合も含む。
［第１実施形態］
　本発明の一実施形態に係る整流素子を詳細に説明する。本発明の一実施形態に係る整流素子は、窒化ガリウム系半導体を用いて作製され、ショットキー接合を含む。
１．整流素子の構造
　図１Ａ及び図１Ｂは、本実施形態に係る整流素子１００Ａの構造を示す。ここで、図１Ａは整流素子１００Ａの平面図を示す。また、図１Ｂは、図１Ａに示すＡ－Ｂ間に対応する断面図を示す。図１Ａ及び図１Ｂに示すように、整流素子１００Ａは、アモルファス基板１０２の上に配置された、配向制御層１０６、第１窒化ガリウム系半導体層１０８、第２窒化ガリウム系半導体層１１０、第１電極１１４、及び第２電極１１６を含む。
　アモルファス基板１０２の上面を覆うように配向制御層１０６が設けられる。第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０はアモルファス基板１０２の上に横並びに配置され、それぞれが配向制御層１０６と接するように設けられる。すなわち、本実施形態の整流素子１００Ａは、第１窒化ガリウム系半導体層１０８と第２窒化ガリウム系半導体層１１０とが縦方向に積層されるのではなく、配向制御層１０６の上に並置された構造を有する。第１窒化ガリウム系半導体層１０８と第２窒化ガリウム系半導体層１１０とが隣接する領域では、平面視で一方の層の端部が他方の層の端部の上に重なるように配置される。図１Ａは、第１窒化ガリウム系半導体層１０８の端部が第２窒化ガリウム系半導体層１１０の上に平面視で重なるように設けられた構造を示す。
　第２窒化ガリウム系半導体層１１０の上面には絶縁層１１２が設けられてもよい。絶縁層１１２が設けられる場合、第１窒化ガリウム系半導体層１０８は、第２窒化ガリウム系半導体層１１０の段差部を乗り越えて、絶縁層１１２の上面から第２窒化ガリウム系半導体層１１０と重なるように設けられる。絶縁層１１２が設けられることにより、第１窒化ガリウム系半導体層１０８が第２窒化ガリウム系半導体層１１０の上面に直接接しないようにすることができる。このような構造により、後述されるように、製造工程において、第２窒化ガリウム系半導体層１１０に影響を与えることなく第１窒化ガリウム系半導体層１０８を選択的にエッチングすることができる。なお、絶縁層１１２は任意の構成であり、省略されていてもよい。
　図１Ｂに示すように、第２窒化ガリウム系半導体層１１０の端部（絶縁層１１２から露出する側面）は、第１窒化ガリウム系半導体層１０８と接するように設けられる。第１窒化ガリウム系半導体層１０８は、第２窒化ガリウム系半導体層１１０の端部と接することで半導体接合が形成される。整流素子１００Ａは、第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０の少なくとも２つの半導体層を含むが、この２つ半導体層は同じ導電型を有する。すなわち、第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０はｎ型又はｐ型の導電型を有する。
　第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０は同じ導電型を有するが、導電型を付与するドーパントの濃度が異なる。別言すれば、第１窒化ガリウム系半導体層１０８と第２窒化ガリウム系半導体層１１０とはキャリア濃度が異なり、それに伴って電気伝導度が異なっている。具体的に、第１窒化ガリウム系半導体層１０８のドーパント濃度は、第２窒化ガリウム系半導体層１１０のドーパント濃度よりも相対的に低く、電気伝導度も低下している。第１窒化ガリウム系半導体層１０８のドーパント濃度（又はキャリア濃度）と第２窒化ガリウム系半導体層１１０のドーパント濃度（又はキャリア濃度）とは、１０倍以上の濃度差を有することが好ましい。具体的に、第１窒化ガリウム系半導体層１０８のドーパント濃度（又はキャリア濃度）は、５×１０１５～１×１０１７／ｃｍ３程度であることが好ましく、第２窒化ガリウム系半導体層１１０のドーパント濃度（又はキャリア濃度）は、５×１０１８～５×１０２１／ｃｍ３とすることが好ましい。第１窒化ガリウム系半導体層１０８のドーパント濃度（又はキャリア濃度）を低くすることで、第１電極１１４と良好なショットキーバリアを形成することができ、第２窒化ガリウム系半導体層１１０のドーパント濃度（又はキャリア濃度）を高くすることで、第２電極１１６と良好なオーミック接触を形成することができる。
　第１電極１１４は、第１窒化ガリウム系半導体層１０８の上面に接するように設けられる。第１電極１１４は、第１窒化ガリウム系半導体層１０８とショットキー接合を形成することのできる金属材料で形成される。すなわち、第１電極１１４は、第１窒化ガリウム系半導体層１０８の仕事関数より大きい仕事関数を有する金属材料で形成される。
　第２電極１１６は、第２窒化ガリウム系半導体層１１０の上面に接するように設けられる。第２電極１１６は、第２窒化ガリウム系半導体層１１０とオーミック接触するように設けられる。第２電極１１６は第２窒化ガリウム系半導体層１１０とオーミック接触をするために、第２窒化ガリウム系半導体層１１０の仕事関数より小さい仕事関数を有する金属材料で形成されることが好ましい。また、第２電極１１６は、第１電極１１４を形成する金属材料と同じ金属材料で形成されてもよい。第２窒化ガリウム系半導体層１１０のドーパント濃度が高いことにより、第２電極１１６が第１電極１１４と同じ金属材料で形成されていてもオーミック接触を形成することができる。
　なお、図１Ｂに示すように、アモルファス基板１０２と配向制御層１０６との間には下地絶縁層１０４が設けられていてもよい。下地絶縁層１０４が設けられることにより、配向制御層１０６の密着性を高め、アモルファス基板１０２から第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０への不純物拡散を防止することができる。
　本実施形態に係る整流素子１００Ａは上記のような構造を有する。以下に、整流素子１００Ａを構成する各層の詳細を説明する。
１－１．アモルファス基板
　アモルファス基板１０２は結晶構造を有しない基板である。別言すれば、アモルファス基板１０２は、アモルファス材料で形成された基板である。アモルファス基板１０２は、膨張係数が５０×１０－７／℃より小さく、歪み点が６００℃以上を有していることが好ましい。アモルファス基板１０２として、ガラス基板を例示することができる。アモルファス基板１０２としてのガラス基板は、ナトリウム（Ｎａ）のようなアルカリ金属の含有量が０．１％以下であることが好ましい。このようなガラス基板として、例えば、アルミノホウケイ酸ガラス、アルミノシリケートガラスで形成されるガラス基板が用いられる。このようなガラス基板は、液晶ディスプレイ、有機エレクトロルミネセンス（有機ＥＬ）ディスプレイに使用されており、マザーガラスと呼ばれる大面積ガラス基板が市場に提供されている。アモルファス基板１０２としてガラス基板を適用することで、大面積ガラス基板を使って窒化ガリウム系半導体デバイスを製造することができる。
　アモルファス基板１０２は６００℃程度の耐熱性を有することが好ましいが、サファイア基板のように１０００℃以上の耐熱性を有している必要はない。第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０はスパッタリングで形成される。有機金属化学気相成長法（ＭＯＣＶＤ法：Metal Organic Chemical Vapor Deposition Method）は、単結晶窒化ガリウム系半導体の成膜が可能であるが、成膜時の基板温度として１０００℃以上が必要とされている。これに対し本実施形態ではスパッタリング法が用いられ、配向制御層１０６の上に６００℃以下の基板温度によって結晶性を有するこれに対し第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０を形成する。本実施形態の整流素子１００Ａに用いられる第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０は成膜温度の低温化が可能であり、アモルファス基板１０２として、ガラス基板の他に、ポリイミド基板、アクリル基板、シロキサン基板、フッ素樹脂基板などの可撓性を有する樹脂基板を用いることも可能である。
１－２．下地絶縁層
　図１Ｂに示すように、アモルファス基板１０２の上には、付加的な構成として下地絶縁層１０４が設けられてもよい。下地絶縁層１０４は無機絶縁膜の単層構造、又は複数の無機絶縁膜が積層された構造を有する。下地絶縁層１０４を形成する無機絶縁膜として、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜、窒化アルミニウム膜、酸化アルミニウム膜、酸窒化アルミニウム膜などを例示することができる。図１Ｂは下地絶縁層１０４が単層構造である場合を示すが、少なくとも２層の無機絶縁層が積層された構造を有していてもよい。例えば、下地絶縁層１０４は、アモルファス基板１０２側から順に、窒化シリコン膜と酸化シリコン膜とが積層された構造を有していてもよい。下地絶縁層１０４として、窒化シリコン膜は、例えば、２０ｎｍ以上５００ｎｍ以下の膜厚を有し、酸化シリコン膜は、例えば、２０ｎｍ以上５００ｎｍ以下の膜厚を有することが好ましい。
　結晶性に優れ欠陥密度が低い第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０を形成するためには不純物濃度を低減することが好ましいといえる。アモルファス基板１０２としてガラス基板が用いられる場合、ガラス基板には微量のアルカリ金属（ナトリウムなど）が含まれるため、アルカリ金属による第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０の汚染が懸念される。そこで、第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０の下層側に下地絶縁層１０４を設けることで、アルカリ金属の拡散を防止し不純物汚染を防止することが可能となる。例えば、下地絶縁層１０４として用いられる窒化シリコン膜は、２０ｎｍ以上の厚さを有することで、アモルファス基板１０２から第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０へのアルカリ金属の拡散を防止することができる。
　また、下地絶縁層１０４は、その上に設けられる配向制御層１０６の密着性の向上を図る機能を有する。例えば、下地絶縁層１０４として２０ｎｍ以上の膜厚を有する酸化シリコン膜を用いることで配向制御層１０６の剥離を防止することができる。
　このように、下地絶縁層１０４に不純物に対するバリア層としての機能と、配向制御層１０６に対する密着性向上層としての機能を兼ね備えるようにすることで、結晶性に優れ欠陥密度の低い第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０をアモルファス基板１０２の上に形成することが可能となる。
１－３．配向制御層
　配向制御層１０６は、アモルファス基板１０２の上に設けられる。配向制御層１０６は結晶構造を有する。配向制御層１０６の結晶構造はｃ軸配向をしていることが好ましい。別言すれば、配向制御層１０６はｃ軸配向膜であることが好ましい。配向制御層１０６の結晶は回転対称性を有することが好ましく、例えば、その結晶表面が６回対称を有することが好ましい。配向制御層１０６の結晶構造は、六方最密構造、面心立方構造、又はこれらに準ずる構造を有することが好ましい。ここで、六方最密構造又は面心立方構造に準ずる構造とは、ａ軸およびｂ軸に対してｃ軸が９０度とならない結晶構造を含む。六方最密構造又はこれに準ずる構造を有する配向制御層１０６は、アモルファス基板１０２の第１面（第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０が形成される面）に対して（０００１）方向、すなわちｃ軸方向に配向していることが好ましい（この配向状態を、六方最密構造の（０００１）配向ともいう）。また、面心立方構造またはこれに準ずる構造を有する配向制御層１０６は、アモルファス基板１０２の第１面に対して（１１１）方向に配向していることが好ましい（この配向状態を、面心立方構造の（１１１）配向ともいう）。
　アモルファス基板１０２と第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０との間には格子不整合がある。そのため、アモルファス基板１０２の上に結晶性を有する第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０を形成するには格子不整合を解消する必要がある。アモルファス基板１０２上に配向制御層１０６を設けることで、格子不整合を緩和して結晶性の高い第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０を製することが可能となる。配向制御層１０６がｃ軸配向の結晶構造を有することにより、第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０の結晶化を図ることができる。すなわち、配向制御層１０６がｃ軸配向を有し、六方最密構造又は面心立方構造のような６回回転対称を有する結晶性表面を有することで、第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０のｃ軸が膜厚方向（アモルファス基板１０２の主面に対し垂直な方向）に成長するように配向を制御することができる。
　配向制御層１０６は表面の平坦性が高いことが好ましい。配向制御層１０６の平坦性を算術平均粗さ（Ｒａ）で表すと、Ｒａは２．５ｎｍより小さいことが好ましく、２．３ｎｍより小さいことがより好ましい。算術平均粗さ（Ｒａ）は原子間力顕微鏡（ＡＦＭ）で測定される値である。配向制御層１０６が平坦な表面を有することにより、第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０の結晶性を高めることができる。
　配向制御層１０６の膜厚は、５ｎｍ以上５００ｎｍ以下が好ましく、１０ｎｍ以上２００ｎｍ以下がより好ましい。膜厚は、接触式段差計、光学式膜厚測計（エリプソメトリー）で計測することができ、また、走査型電子顕微鏡（ＳＥＭ）、透過型電子顕微鏡（ＴＥＭ）で得られる像から計測することができる。配向制御層１０６がこの範囲の膜厚を有することで、ｃ軸に配向した結晶を有しつつ、平坦な表面を有することができる。
　配向制御層１０６は、金属材料又は絶縁材料で形成される。配向制御層１０６を形成する金属材料として、好適にはチタン（Ｔｉ）、アルミニウム（Ａｌ）が用いられる。配向制御層１０６を形成するその他の金属材料として、マグネシウム（Ｍｇ）、銀（Ａｇ）、カルシウム（Ｃａ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、ストロンチウム（Ｓｒ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、セリウム（Ｃｅ）、イッテルビウム（Ｙｂ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）、鉛（Ｐｂ）、アクチニウム（Ａｃ）、トリウム（Ｔｈ）又はこれらの金属の合金が用いられてもよい。金属材料に代えて酸化亜鉛（ＺｎＯ）、二酸化チタン（ＴｉＯ２）などの金属酸化物材料、窒化チタン（ＴｉＮ）などの金属窒化物材料を用いることもできる。また、グラフェン、二ホウ化マグネシウム（ＭｇＢ２）、ＢｉＬａＴｉＯ、ＳｒＦｅＯ、ＢｉＦｅＯ、ＢａＦｅＯ、ＺｎＦｅＯ、またはＰＭｎＮ－ＰＺＴなどが用いられてもよい。さらに、導電性を有する配向制御層１０６として、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの半導体材料、またはこれらによる化合物半導体材料が用いられてもよい。シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）は半導体材料であるが、次に例示する絶縁材料よりは高い導電性を有する。配向制御層１０６を形成する絶縁材料として、好適には、ｃ軸配向の窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、炭化シリコン（ＳｉＣ）、ニオブ酸リチウム（ＬｉＮｂＯ）、ＢｉＬａＴｉＯ、ＳｒＦｅＯ、ＳｒＦｅＯ、ＢｉＦｅＯ、ＢａＦｅＯ、ＺｎＦｅＯ、ＰＭｎＮ－ＰＺＴ、または生体アパタイト（ＢＡｐ）などが用いられる。配向制御層１０６は、これらの金属材料又は絶縁材料を用いてスパッタリングで作製することできる。
１－４．窒化ガリウム系半導体層
　第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０は窒化ガリウムを含む半導体材料で形成される。第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０は、例えば、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）などの２元系及び３元系のＩＩＩ－Ｖ族化合物半導体材料で形成される。また、窒化インジウム（ＩｎＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、または窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などの化合物半導体材料で形成されてもよい。このような化合物半導体材料で形成される第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０は、化学量論的組成を有していることが好ましいが、化学量論的組成からずれていてもよい。
　第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０は結晶性を有することが好ましい。第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０は単結晶であることが好ましいが、多結晶、微結晶、又はナノ結晶であってもよい。第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０の結晶構造は、ウルツ鉱構造を有することが好ましい。第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０はｃ軸配向又は（１１１）配向を有していることが好ましい。
　第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０はｎ型又はｐ型の導電型を有し、ドーパントの濃度により電気伝導度が制御される。ｎ型のドーパントとしては、例えば、シリコン（Ｓｉ）又はゲルマニウム（Ｇｅ）から選ばれた一種又は複数種の元素が用いられる。ｐ型のドーパントとしては、例えば、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、ベリリウム（Ｂｅ）から選ばれた一種又は複数種の元素が用いられる。
　第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０は配向制御層１０６に接して設けられる。配向制御層１０６がｃ軸配向の結晶構造を有することで、第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０の結晶性をｃ軸配向又は（１１１）配向とすることができる。第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０は、配向制御層１０６との界面近傍にアモルファス構造が含まれてもよいが、界面から離れた領域（バルク）では結晶性を有していることが好ましい。少なくとも第１窒化ガリウム系半導体層１０８が結晶性を有することで、第１電極１１４との間で界面欠陥の少ないショットキー接合を形成することができ、整流素子１００Ａとしてショットキーバリアダイオードを形成することができる。
　第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０が窒化ガリウム層であり、窒化ガリウム層をスパッタリングで形成する場合、スパッタリング時の基板温度（設定温度）は１００～６００℃に制御される。窒化ガリウム層の下地には配向制御層１０６が設けられているため、基板温度が６００℃以下であっても窒化ガリウム層を結晶化させることができる。
　スパッタリング装置に装着されるスパッタリングターゲットは、作製する第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０の組成に応じて適宜選択される。スパッタリングターゲットは窒化ガリウム系半導体材料の焼結体が用いられる。第１窒化ガリウム系半導体層１０８と第２窒化ガリウム系半導体層１１０とはドーパントの濃度が異なるため、それぞれの層を異なるスパッタリングターゲットを用いて作製することが好ましい。
　スパッタリングの成膜時に導入するガス（スパッタガス）としては、アルゴン（Ａｒ）、又は、アルゴン（Ａｒ）及び窒素（Ｎ２）の混合ガスが用いられる。スパッタリング装置として、２極スパッタリング装置、マグネトロンスパッタリング装置、デュアルマグネトロンスパッタリング装置、対向ターゲットスパッタリング装置、イオンビームスパッタリング装置、誘導結合プラズマ（ＩＣＰ）スパッタリング装置などを用いることができる。
　第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０の膜厚に限定はない。第１窒化ガリウム系半導体層１０８は第１電極１１４とショットキー接合が形成されればよく、５０ｎｍ～３０００ｎｍの膜厚、例えば、２００ｎｍ～１０００ｎｍの膜厚で形成される。第２窒化ガリウム系半導体層１１０は第２電極１１６とオーミック接合が形成されればよく、５０ｎｍ～３０００ｎｍの膜厚、例えば２００ｎｍ～１０００ｎｍの膜厚で作製される。
１－５．第１電極及び第２電極
　第１電極１１４は第１窒化ガリウム系半導体層１０８の上に設けられ、第２電極１１６は第２窒化ガリウム系半導体層１１０の上に設けられる。第１電極１１４は、第１窒化ガリウム系半導体層１０８とショットキー接合を形成するように設けられ、第２電極１１６は第２窒化ガリウム系半導体層１１０とオーミック接触するように設けられる。
　第１窒化ガリウム系半導体層１０８がｎ型であり、仕事関数が３ｅＶ～４ｅＶである場合、第１電極１１４として、例えば、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、ｐ型シリコンなどの仕事関数が４．５ｅＶ以上の導電性を有する材料が選択される。第１電極１１４は、第１窒化ガリウム系半導体層１０８に接する金属がこのような仕事関数を有する金属材料で形成されていればよく、この金属層の上にアルミニウム（Ａｌ）などの他の金属層が積層されていてもよい。第２電極１１６としては、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）などの仕事関数が４．５ｅＶより小さい金属材料が選択される。第２電極１１６は、酸化インジウム、酸化亜鉛、酸化インジウム錫などの導電性を有する金属材料で作製されてもよい。また、第２電極１１６は、第１電極１１４と同じ金属材料で形成されていてもよい。第２電極１１６が接する第２窒化ガリウム系半導体層１１０が高濃度のｎ型不純物（ｎ型ドーパント）を含み十分に低抵抗化されていることにより、オーミック接触と同様の接触を形成することができる。
２．整流素子の動作
　図１Ｂに示すように、整流素子１００Ａは第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０が配向制御層１０６と接する構造を有する。本実施形態において配向制御層１０６は導電性を有する。したがって、整流素子１００Ａが順方向にバイアスされると、第１電極１１４から、第１窒化ガリウム系半導体層１０８、配向制御層１０６、及び第２窒化ガリウム系半導体層１１０を通って第２電極１１６の順に電流が流れる。また、第２窒化ガリウム系半導体層１１０の側面と第１窒化ガリウム系半導体層１０８とが接合する領域を有するため、この接合部を流れる電流も存在し得る。しかし、配向制御層１０６が導電性を有することから、整流素子１００Ａが順方向にバイアスされたときには第１電極１１４から配向制御層１０６を経由して第２電極１１６へ流れる電流が支配的になると考えられる。
　第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０は、配向制御層１０６の上に形成されることにより結晶性を有する。このように、第１窒化ガリウム系半導体層１０８と第２窒化ガリウム系半導体層１１０とが並置されることにより、この２つの層の結晶が配向制御層１０６によって直接的に制御されるので結晶性の向上を図ることができる。また、この２つの窒化ガリウム系半導体層に連なる結晶欠陥の生成を防止することができる。
　整流素子は、第１窒化ガリウム系半導体層１０８と第２窒化ガリウム系半導体層１１０とが縦方向に積層された構造を有していてもよい。しかし、第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０はスパッタリングで成膜されるため、半導体層が積層構造を有する場合、２つの層に亘って連続する結晶欠陥が生成することが考えられる。このような結晶欠陥が形成されると逆方向耐圧が低下し、結晶欠陥を介してのリーク電流の発生が懸念される。これに対し、本実施形態の整流素子１００Ａのように、第１窒化ガリウム系半導体層１０８と第２窒化ガリウム系半導体層１１０がアモルファス基板１０２の上で並置された構造を有することにより、耐圧に優れ、リーク電流（逆方向電流）の少なくすることができる。
３．製造方法
　図２Ａ乃至図２Ｄは、本実施形態に係る整流素子１００Ａの製造方法を示す。図２Ａに示すように、アモルファス基板１０２の上に下地絶縁層１０４、配向制御層１０６が形成される。下地絶縁層１０４は、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）により形成される。下地絶縁層１０４は任意の構成であるが、例えば、窒化シリコン膜と酸化シリコン膜の積層構造を有するように形成される。配向制御層１０６はスパッタリングで形成される。配向制御層１０６は、例えば、チタン（Ｔｉ）をスパッタリングすることにより作製される。なお、下地絶縁層１０４の膜厚は、１－１－２節で述べたとおりであり、配向制御層１０６の膜厚は１－１－３節で述べたとおりである。
　図２Ｂは、配向制御層１０６の上に第２窒化ガリウム系半導体層１１０が形成され、さらに絶縁層１１２が形成され、これらの層の一部がエッチングにより除去された段階を示す。第２窒化ガリウム系半導体層１１０は配向制御層１０６の上に形成され、エッチングされた領域は配向制御層１０６が露出される。第２窒化ガリウム系半導体層１１０はスパッタリングで形成される。第２窒化ガリウム系半導体層１１０は、導電型がｎ型であり、ドーパントとして、例えば、シリコン（Ｓｉ）が用いられ、キャリア濃度（又はドーパント濃度）が５×１０１８～５×１０２１／ｃｍ３となるように形成される。絶縁層１１２は、酸化シリコン膜又は窒化シリコン膜であり、スパッタリング又はプラズマＣＶＤによって形成される。絶縁層１１２の膜厚に限定はなく、例えば、５０～５０００ｎｍの膜厚で形成される。
　図２Ｃは、第１窒化ガリウム系半導体層１０８を形成する段階を示す。第１窒化ガリウム系半導体層１０８はスパッタリングで形成される。第１窒化ガリウム系半導体層１０８は、配向制御層１０６が第２窒化ガリウム系半導体層１１０から露出領域に堆積され、さらに第２窒化ガリウム系半導体層１１０及び絶縁層１１２の積層によって形成された段差部を乗り越えて絶縁層１１２の上面を覆うように形成される。第１窒化ガリウム系半導体層１０８は、導電型がｎ型であり、ドーパントとして、例えば、シリコン（Ｓｉ）が用いられ、キャリア濃度（又はドーパント濃度）が５×１０１５～１×１０１７／ｃｍ３となるように形成される。第１窒化ガリウム系半導体層１０８は、段差部において第２窒化ガリウム系半導体層１１０の側面と接するように形成されることが好ましい。
　図２Ｄは、第１窒化ガリウム系半導体層１０８をエッチングして、絶縁層１１２の上面を露出させ、さらに絶縁層１１２に第２窒化ガリウム系半導体層１１０を露出させる開口部１１８を形成した段階を示す。第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０は同じ組成の窒化ガリウム系半導体で作製される。第２窒化ガリウム系半導体層１１０の上に絶縁層１１２が設けられていることで、第１窒化ガリウム系半導体層１０８を選択的にエッチングし、図２Ｄに示す構造を形成することができる。
　その後、第１窒化ガリウム系半導体層１０８の上に第１電極１１４を形成し、第２窒化ガリウム系半導体層１１０の上に第２電極１１６を形成することで、図１Ｂに示す構造を有する整流素子１００Ａを作製することができる。
　上記の工程では、第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０が同じ組成を有することを前提に説明したが、この２つの半導体層が異なる組成を有していてもよい。例えば、第１窒化ガリウム系半導体層１０８が窒化アルミニウムガリウム（ＡｌＧａＮ）であり、第２窒化ガリウム系半導体層１１０が窒化ガリウム（ＧａＮ）であってもよい。
　以上のように、本実施形態に係る整流素子１００Ａは、配向制御層１０６の上に第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０を横並びに配置することによって、これらの半導体層がスパッタリングという薄膜プロセスで作製されたものであっても高い耐圧を有し、逆バイアス時のリーク電流を低減することができる。また、本実施形態によれば、図１Ａ及び図１Ｂに示す構造を有する整流素子１００Ａをアモルファス基板１０２上に６００℃以下の温度で作製することができる。アモルファス基板１０２は大面積化が可能であり、１枚の基板から多数の整流素子１００Ｄを個片化できるので生産性の向上を図ることができる。
［第２実施形態］
　第１実施形態に示す整流素子１００Ａにおいて、配向制御層１０６が絶縁材料で形成されてもよい。すなわち、図１Ａ及び図１Ｂに示す整流素子１００Ａにおいて、配向制御層１０６が絶縁性を有していてもよい。この場合、配向制御層１０６は、第１実施形態で述べたようにｃ軸配向した窒化アルミニウム（ＡｌＮ）又は酸化アルミニウム（Ａｌ２Ｏ３）などで形成される。
　配向制御層１０６が絶縁性を有する場合、整流素子１００Ａが順方向にバイアスされると、第１電極１１４から第１窒化ガリウム系半導体層１０８、第１窒化ガリウム系半導体層１０８と第２窒化ガリウム系半導体層１１０の接合部、及び第２窒化ガリウム系半導体層１１０を経由して第２電極１１６へ電流が流れる。整流素子１００Ａは、第１電極１１４と第１窒化ガリウム系半導体層１０８との間に形成されるショットキーバリアによって整流特性を発現するショットキーバリアダイオードであるが、第１窒化ガリウム系半導体層１０８と第２窒化ガリウム系半導体層１１０との接合部に形成されるｎ型半導体層同士の接合は実質的にｎ－／ｎ＋接合であり、整流素子１００Ａの順方向バイアス時に順方向にバイアスされるので、電流電圧特性にほとんど影響を与えない。
　また、配向制御層１０６が絶縁性を有する場合、順方向電流は第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０を横方向（アモルファス基板１０２の表面に平行な方向）に流れるので、第１窒化ガリウム系半導体層１０８に形成されるドリフト層の長さを第１電極１１４から接合部までの距離によって設定することができるので、第１窒化ガリウム系半導体層１０８を厚膜化する必要がなく、デバイス設計の自由度を高めることができる。
　本実施形態で述べる整流素子１００Ａは、配向制御層１０６が絶縁性を有することの他は第１実施形態に示す整流素子と同じであり、上記で述べる利点の他は、第１実施形態と同様の作用効果を得ることができる。
［第３実施形態］
　本実施形態は、配向制御層１０６の構成が第１実施形態及び第２実施形態と異なる態様を示す。以下の説明においては第１実施形態と異なる構成を中心に説明し、重複する説明は適宜省略するものとする。
　図３Ａは、本実施形態に係る整流素子１００Ｂの断面図を示す。図３Ａに示すように、配向制御層１０６は、第１配向制御層１０６Ａと第２配向制御層１０６Ｂがアモルファス基板１０２の上に横並びに配置された構造を有する。第１配向制御層１０６Ａは絶縁性を有し、第２配向制御層１０６Ｂは導電性を有する。すなわち、第１配向制御層１０６Ａは、ｃ軸配向した窒化アルミニウム（ＡｌＮ）及び酸化アルミニウム（Ａｌ２Ｏ３）などから選ばれた絶縁材料で形成され、第２配向制御層１０６Ｂは、チタン（Ｔｉ）及びアルミニウム（Ａｌ）などから選ばれた金属材料で形成される。
　第１配向制御層１０６Ａの上には第１窒化ガリウム系半導体層１０８が設けられ、第２配向制御層１０６Ｂの上には第２窒化ガリウム系半導体層１１０が設けられる。図３Ａに示すように、整流素子１００Ｂは、第２窒化ガリウム系半導体層１１０の側面（絶縁層１１２から露出する側面）に第１窒化ガリウム系半導体層１０８が接する構造を有し、この接する部分に半導体接合が形成されるように設けられる。そして、この半導体接合の部分が第１配向制御層１０６Ａと第２配向制御層１０６Ｂの境界部分と重なるように設けられることが好ましい。
　本実施形態に係る整流素子１００Ｂがこのような構造を有することで、第２実施形態と同様に、整流素子１００Ｂが順方向にバイアスされたときに、第１電極１１４から第１窒化ガリウム系半導体層１０８、第１窒化ガリウム系半導体層１０８と第２窒化ガリウム系半導体層１１０の接合部、第２窒化ガリウム系半導体層１１０及び第２配向制御層１０６Ｂを経由して第２電極１１６へ電流が流れる電流経路を形成することができる。第２配向制御層１０６Ｂは第２窒化ガリウム系半導体層１１０より低抵抗の金属材料で形成されているため、第２窒化ガリウム系半導体層１１０による抵抗損失（直列抵抗成分）の影響を低減することができ、順方向特性の向上を図ることができる。
　図３Ｂに示すように、第１窒化ガリウム系半導体層１０８と第２窒化ガリウム系半導体層１１０とが半導体接合する部分が、第１配向制御層１０６Ａ上に位置していてもよい。別言すれば、第２窒化ガリウム系半導体層１１０が第１配向制御層１０６Ａの上に延伸するように設けられていてもよい。第２窒化ガリウム系半導体層１１０が絶縁性を有する第１配向制御層１０６Ａの上に延伸された構造を有することで、この延伸された部分Ｌ１では、第１配向制御層１０６Ａに電流が流れず第２窒化ガリウム系半導体層１１０のみに電流が流れるようにすることができ、この部分を整流素子１００Ｂのドリフト層とすることができる。第２窒化ガリウム系半導体層１１０が第１配向制御層１０６Ａ上に延伸する長さは自由に設定することができるので、デバイス設計に自由度を与えることができる。
　また、図３Ｃに示すように、導電性を有する第２配向制御層１０６Ｂの上に第１窒化ガリウム系半導体層１０８を設け、絶縁性を有する第１配向制御層１０６Ａの上に第２窒化ガリウム系半導体層１１０が設けられ、第１窒化ガリウム系半導体層１０８が第１配向制御層１０６Ａの上に延伸する構造を有していてもよい。第１窒化ガリウム系半導体層１０８が導電性を有する第２配向制御層１０６Ｂの上に設けられることで、順方向バイアス時の抵抗損失を低減することができる。第１窒化ガリウム系半導体層１０８と第２窒化ガリウム系半導体層１１０の半導体接合部は絶縁性を有する第１配向制御層１０６Ａの上に設けられているので、第１窒化ガリウム系半導体層１０８が延伸する部分Ｌ２をドリフト層とすることができ、耐圧を高めることができる。
　本実施形態で述べる整流素子１００Ｂは、ショットキーバリアダイオードであり、配向制御層１０６が絶縁性を有する第１配向制御層１０６Ａと導電性を有する第２配向制御層１０６Ｂを有することの他は第２実施形態に示す整流素子１００Ａと同様であり、上記で述べる利点に加え、第２実施形態に示す整流素子１００Ａと同様の作用効果を得ることができる。
［第４実施形態］
　本実施形態は、第３実施形態に示すように、配向制御層１０６が絶縁性を有する第１配向制御層１０６Ａと導電性を有する第２配向制御層１０６Ｂとで構成される場合において、第３実施形態とは異なる構造を有する整流素子を示す。以下の説明においては第３実施形態と異なる構成を中心に説明し、重複する説明は適宜省略するものとする。
　図４Ａ及び図４Ｂは、本実施形態に係る整流素子１００Ｃの構造を示す。ここで、図４Ａは整流素子１００Ｃの平面図を示す。また、図４Ｂは、図４Ａに示すＣ－Ｄ間に対応する断面図を示す。
　図４Ａに示すように、本実施形態に係る整流素子１００Ｃは、絶縁性を有する第１配向制御層１０６Ａと導電性を有する第２配向制御層１０６Ｂとが、平面視で重なる第１重畳部１２０を有する。図４Ｂに示すように、第１重畳部１２０は、第１配向制御層１０６Ａの端部が第２配向制御層１０６Ｂの上から重なるように積層された構造を有する。
　また、図４Ａに示すように、本実施形態に係る整流素子１００Ｃは、第１窒化ガリウム系半導体層１０８と第２窒化ガリウム系半導体層１１０（及び絶縁層１１２）とが、平面視で重なる第２重畳部１２２を有する。図４Ｂに示すように、第２重畳部１２２は、第１窒化ガリウム系半導体層１０８の端部が第２窒化ガリウム系半導体層１１０（及び絶縁層１１２）の上から重なるように積層された構造を有する。
　図４Ｂに示すように、第１重畳部１２０上で、第２窒化ガリウム系半導体層１１０の側面（絶縁層１１２から露出する側面）に第１窒化ガリウム系半導体層１０８が接する構造を有し、この接する部分に半導体接合が形成されるように設けられる。第２窒化ガリウム系半導体層１１０は、第１重畳部１２０において、絶縁性を有する第１配向制御層１０６Ａの上を延伸するように設けられるので、第３実施形態と同様にこの領域をドリフト層として用いることができる。
　このように、図４Ａ及び図４Ｂに示す構造によっても、第３実施形態と同様に整流素子１００Ｃとしてのショットキーバリアダイオードを得ることができる。本実施形態に係る整流素子１００Ｃは、第１重畳部１２０及び第２重畳部１２２を有することの他は、第３実施形態に示す整流素子１００Ｂと同様であり、第３実施形態に示す整流素子１００Ｂと同様の作用効果を得ることができる。
［第５実施形態］
　本実施形態は、第１乃至第４実施形態とは異なる構造を有する整流素子の一例を示す。以下の説明においては、第１乃至第４実施形態と相違する部分を中心に説明し、重複する説明は適宜省略するものとする。
　図５Ａは、本実施形態に係る整流素子１００Ｄの断面図を示す。図５Ａに示すように整流素子１００Ｄは、アモルファス基板１０２の上に配向制御層１０６、第２窒化ガリウム系半導体層１１０、第１窒化ガリウム系半導体層１０８、及び第１電極１１４が積層された構造を有する。図５Ａに示すように、配向制御層１０６は、第３実施形態で説明するものと同様の導電性を有する第２配向制御層１０６Ｂが用いられる。また、アモルファス基板１０２と配向制御層１０６との間には下地絶縁層１０４が設けられていてもよい。
　第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０はスパッタリングで形成される。第２配向制御層１０６Ｂの上に形成されることにより結晶性を有する。したがって、第２窒化ガリウム系半導体層１１０の上に形成される第１窒化ガリウム系半導体層１０８も結晶性を有する。
　第１電極１１４は、ショットキーバリアを形成するように第１窒化ガリウム系半導体層１０８の上に設けられる。第２配向制御層１０６Ｂは第２窒化ガリウム系半導体層１１０の下面に接し、第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０が積層される領域から外側に延伸するように設けられる。第２電極１１６は、導電性を有する第２配向制御層１０６Ｂが延伸する領域に設けられる。このような構造を有することで、第１電極１１４と第２電極１１６との間にショットキーバリアが介在する構造を形成することができる。また、第２実施形態で説明したように、第１窒化ガリウム系半導体層１０８と第２窒化ガリウム系半導体層１１０とが接する領域に、ｎ型半導体層同士の接合（ｎ－／ｎ＋接合）は、整流素子１００Ｄの順方向バイアス時に順方向にバイアスされるので、電流電圧特性に影響を与えるものとはならない。
　第１窒化ガリウム系半導体層１０８の上面及び側面、第２窒化ガリウム系半導体層１１０の側面を覆うようにパッシベーション層１２４が設けられる。パッシベーション層１２４は第２配向制御層１０６Ｂの上面を覆うように延伸されていてもよい。パッシベーション層１２４は、例えば、窒化シリコン膜又は酸化シリコン膜で形成される。パッシベーション層１２４が設けられることで、表面再結合を抑制することができる。第１電極１１４は、パッシベーション層１２４に形成された第１開口部１２６Ａにおいて第１窒化ガリウム系半導体層１０８と接触するように設けられる。また、第２電極１１６は、パッシベーション層１２４に形成された第２開口部１２６Ｂにおいて第２配向制御層１０６Ｂと接するように設けられる。
　図５Ｂは、第１窒化ガリウム系半導体層１０８及び第２窒化ガリウム系半導体層１１０が縦方向に積層される整流素子１００Ｄにおいて、配向制御層１０６が第３実施形態で説明するものと同様の絶縁性を有する第１配向制御層１０６Ａが用いられる場合の構造を示す。第２窒化ガリウム系半導体層１１０と第１窒化ガリウム系半導体層１０８は、この順番で第１配向制御層１０６Ａの上に積層される。
　第２窒化ガリウム系半導体層１１０は、第１窒化ガリウム系半導体層１０８と積層される領域から、さらに外側に延伸するように設けられる。そして、第２電極１１６が、この延伸された領域で第２窒化ガリウム系半導体層１１０とオーミック接触を形成するように設けられる。図５Ｂに示すように、配向制御層１０６が絶縁性を有する場合であっても、第２電極１１６を第２窒化ガリウム系半導体層１１０とオーミック接触をするように設けることで整流素子１００Ｄを得ることができる。
　図５Ａ及び図５Ｂに示す整流素子１００Ｄは、ショットキーバリアダイオードであり、配向制御層１０６（第２配向制御層１０６Ｂ）の上に第２窒化ガリウム系半導体層１１０及び第１窒化ガリウム系半導体層１０８がスパッタリングで作製されることにより、アモルファス基板１０２上に６００℃以下の温度で作製することができる。アモルファス基板１０２は大面積化が可能であり、１枚の基板から多数の整流素子１００Ｄを個片化できるので生産性の向上を図ることができる。
１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ：整流素子、１０２：アモルファス基板、１０４：下地絶縁層、１０６：配向制御層、１０６Ａ：第１配向制御層、１０６Ｂ：第２配向制御層、１０８：第１窒化ガリウム系半導体層、１１０：第２窒化ガリウム系半導体層、１１２：絶縁層、１１４：第１電極、１１６：第２電極、１１８：開口部、１２０：第１重畳部、１２２：第２重畳部、１２４：パッシベーション層、１２６Ａ：第１開口部、１２６Ｂ：第２開口部

Claims (14)

  1. 　アモルファス基板と、
    　前記アモルファス基板上の配向制御層と、
    　前記配向制御層上の第１窒化ガリウム系半導体層及び第２窒化ガリウム系半導体層と、
    　前記第１窒化ガリウム系半導体層とショットキー接合を形成する第１電極と、
    　前記第２窒化ガリウム系半導体層とオーミック接合を形成する第２電極と、
    を含むことを特徴とする整流素子。
  2. 　前記第１窒化ガリウム系半導体層と、前記第２窒化ガリウム系半導体層と、が前記配向制御層と接している、請求項１に記載の整流素子。
  3. 　前記第１窒化ガリウム系半導体層と、前記第２窒化ガリウム系半導体層と、が前記配向制御層上に横並びで配置されている、請求項２に記載の整流素子。
  4. 　前記第１窒化ガリウム系半導体層と、前記第２窒化ガリウム系半導体層とが、平面視で重なる領域を有する、請求項３に記載の整流素子。
  5. 　前記第１窒化ガリウム系半導体層と前記第２窒化ガリウム系半導体層とが接する接合部を含み、
    　前記接合部の接合界面が、前記配向制御層の上面を横断する方向に延びている、請求項３に記載の整流素子。
  6. 　前記配向制御層が、導電性又は絶縁性を有する、請求項１に記載の整流素子。
  7. 　前記配向制御層が、絶縁性を有する第１配向制御層と、導電性を有する第２配向制御層と、を含み、
    　前記第１配向制御層と、前記第２配向制御層と、が前記アモルファス基板上に横並びに配置され、
    　前記第１窒化ガリウム系半導体層が前記第１配向制御層上に配置され、前記第２窒化ガリウム系半導体層が前記第２配向制御層上に配置されている、請求項１に記載の整流素子。
  8. 　前記第１配向制御層と前記第２配向制御層とが、平面視で重なる第１重畳部を含み、
    　前記第１窒化ガリウム系半導体層と前記第２窒化ガリウム系半導体層とが、平面視で重なる第２重畳部を含み、
    　前記第１重畳部及び前記第２重畳部が、平面視で重なる、請求項７に記載の整流素子。
  9. 　前記第１窒化ガリウム系半導体層及び前記第２窒化ガリウム系半導体層の導電型が同じであり、
    　前記第１窒化ガリウム系半導体層のドーパンド濃度が、前記第２窒化ガリウム系半導体層のドーパント濃度より低い、請求項１に記載の整流素子。
  10. 　前記第１窒化ガリウム系半導体層及び前記第２窒化ガリウム系半導体層が結晶を含み、前記結晶がｃ軸配向している、請求項９に記載の整流素子。
  11. 　前記配向制御層が、金属又は導電性を有する金属酸化物である、請求項１に記載の整流素子。
  12. 　前記金属が、チタン（Ｔｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、ストロンチウム（Ｓｒ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）から選ばれた１種であり、前記金属酸化物が、亜鉛（Ｚｎ）、又はチタン（Ｔｉ）の酸化物である、請求項１１に記載の整流素子。
  13. 　前記配向制御層が、窒化アルミニウム（ＡｌＮ）、又は酸化アルミニウム（Ａｌ２Ｏ３）である、請求項１に記載の整流素子。
  14. 　前記配向制御層、前記第２窒化ガリウム系半導体層、及び前記第１窒化ガリウム系半導体層、がこの順で前記アモルファス基板上に積層されている、請求項１に記載の整流素子。
PCT/JP2023/041068 2022-11-29 2023-11-15 整流素子 WO2024116849A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-189983 2022-11-29
JP2022189983 2022-11-29

Publications (1)

Publication Number Publication Date
WO2024116849A1 true WO2024116849A1 (ja) 2024-06-06

Family

ID=91323646

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/041068 WO2024116849A1 (ja) 2022-11-29 2023-11-15 整流素子

Country Status (1)

Country Link
WO (1) WO2024116849A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710223A (en) * 1980-06-23 1982-01-19 Futaba Corp Semiconductor device
JP2003229566A (ja) * 2001-11-27 2003-08-15 Furukawa Electric Co Ltd:The 電力変換装置及びそれに用いるＧａＮ系半導体装置
JP2004031896A (ja) * 2002-04-30 2004-01-29 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置およびＩＩＩ−Ｖ族窒化物半導体装置
JP2011066390A (ja) * 2009-08-20 2011-03-31 Pawdec:Kk 半導体素子の製造方法
JP2012256843A (ja) * 2011-05-16 2012-12-27 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2013157587A (ja) * 2012-01-28 2013-08-15 Mtec:Kk 化合物半導体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710223A (en) * 1980-06-23 1982-01-19 Futaba Corp Semiconductor device
JP2003229566A (ja) * 2001-11-27 2003-08-15 Furukawa Electric Co Ltd:The 電力変換装置及びそれに用いるＧａＮ系半導体装置
JP2004031896A (ja) * 2002-04-30 2004-01-29 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置およびＩＩＩ−Ｖ族窒化物半導体装置
JP2011066390A (ja) * 2009-08-20 2011-03-31 Pawdec:Kk 半導体素子の製造方法
JP2012256843A (ja) * 2011-05-16 2012-12-27 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2013157587A (ja) * 2012-01-28 2013-08-15 Mtec:Kk 化合物半導体

Similar Documents

Publication Publication Date Title
TWI436494B (zh) Nitride semiconductor components
CN104576861B (zh) 半导体缓冲结构、半导体器件以及制造半导体器件的方法
US8629473B2 (en) Semiconductor light-emitting element, semiconductor light-emitting device, method for producing semiconductor light-emitting element, method for producing semiconductor light-emitting device, illumination device using semiconductor light-emitting device, and electronic apparatus
WO2011108552A1 (ja) 積層体およびその製造方法、並びにそれを用いた機能素子
WO2006026932A1 (fr) Semi-conducteur au nitrure du groupe iiia dote d'un contact ohmique de faible impedance
TWI580074B (zh) Semiconductor light emitting element
US20240030384A1 (en) Laminated structure
JP2011151086A (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
WO2024116849A1 (ja) 整流素子
TW201340404A (zh) 光電半導體元件及其製法
WO2023248753A1 (ja) アモルファス基板上の窒化ガリウム系半導体デバイス及びその作製方法
WO2024048004A1 (ja) 積層構造体、半導体デバイス及びその製造方法
US10256368B2 (en) Semiconductor substrate for controlling a strain
WO2024048005A1 (ja) 積層構造体及びその製造方法、ならびに半導体デバイス
WO2024048394A1 (ja) 積層構造体、積層構造体の製造方法、及び半導体デバイス
WO2024047995A1 (ja) 半導体デバイス及びその製造方法
WO2024185340A1 (ja) 半導体装置およびその製造方法
WO2024048393A1 (ja) 積層構造体、積層構造体の製造方法、及び半導体デバイス
JP7061214B2 (ja) 半導体積層体、半導体素子および半導体素子の製造方法
WO2023032583A1 (ja) アモルファス基板上の窒化ガリウム系半導体デバイス
WO2022030114A1 (ja) 半導体積層体、半導体素子および半導体素子の製造方法
KR102591150B1 (ko) 비발광 3족 질화물 반도체 소자를 제조하는 방법
JP5853779B2 (ja) 窒化物半導体素子
KR102591151B1 (ko) 비발광 3족 질화물 반도체 소자를 제조하는 방법
KR102591149B1 (ko) 비발광 3족 질화물 반도체 적층체를 제조하는 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23897500

Country of ref document: EP

Kind code of ref document: A1