WO2024111533A1 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
WO2024111533A1
WO2024111533A1 PCT/JP2023/041577 JP2023041577W WO2024111533A1 WO 2024111533 A1 WO2024111533 A1 WO 2024111533A1 JP 2023041577 W JP2023041577 W JP 2023041577W WO 2024111533 A1 WO2024111533 A1 WO 2024111533A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring layer
layer
wiring
wiring board
nitrogen
Prior art date
Application number
PCT/JP2023/041577
Other languages
English (en)
French (fr)
Inventor
恭太郎 山田
岳人 石川
雄希 武田
Original Assignee
日東電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日東電工株式会社 filed Critical 日東電工株式会社
Publication of WO2024111533A1 publication Critical patent/WO2024111533A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering

Definitions

  • the present invention relates to a wiring board and a method for manufacturing the same.
  • a wiring board is known that has a support plate and a wiring layer arranged in that order toward one side in the thickness direction (see, for example, Patent Document 1 below).
  • the wiring board described in Patent Document 1 is used as a temperature sensor.
  • the wiring board described in Patent Document 1 has a problem in that the resistance of the wiring layer increases when used for a long period of time.
  • the present invention provides a wiring board and a manufacturing method thereof that can suppress an increase in the resistance of the wiring layer even when used for long periods of time.
  • the present invention [1] includes a wiring board having a support plate and a wiring layer in order toward one side in the thickness direction, and the ratio of the nitrogen-metal bond peak intensity/background determined from the XPS spectrum obtained by measuring one side of the wiring layer using X-ray photoelectron spectroscopy is 1.5 or more.
  • the present invention [2] includes the wiring board according to [1], in which the thickness of the wiring layer is 10 nm or more, the elemental ratio of nitrogen at the outermost surface of one side of the wiring layer and the elemental ratio of nitrogen at a depth of 3 nm from one side of the wiring layer, calculated as the amount of Si etching, both being 3% or more, as determined by the depth analysis using X-ray photoelectron spectroscopy, and the elemental ratio of nitrogen at the center in the thickness direction being less than 2%.
  • the present invention [3] includes the substrate described in [1] or [2], in which the standard redox potential of the wiring layer is -1.7 V or higher.
  • the present invention [4] includes a method for manufacturing a wiring board, comprising a first step of forming a wiring layer on one surface of a support plate in the thickness direction, and a second step of subjecting one surface of the wiring layer in the thickness direction to inductively coupled plasma treatment using a plasma gas containing nitrogen.
  • the present invention [5] includes the method for manufacturing a wiring board described in [4], in which the first step is performed by a vacuum film-forming method, and the second step is performed while maintaining the vacuum state of the first step.
  • the wiring board of the present invention can suppress an increase in the resistance of the wiring layer even when used for long periods of time.
  • FIG. 1 is a cross-sectional view of an embodiment of a wiring board of the present invention.
  • 1 is a cross-sectional view of an embodiment of a wiring board having a connection portion.
  • Fig. 3A is a plan view of a temperature sensor including the wiring board shown in Fig. 1.
  • Fig. 3B is a cross-sectional view taken along line XX in Fig. 3A.
  • Fig. 3C is a plan view of an insulating film and a thin-film thermistor portion.
  • Fig. 4A and Fig. 4B show a touch sensor including the wiring substrate shown in Fig. 1.
  • Fig. 4A is a plan view
  • Fig. 4B is a cross-sectional view taken along line XX in Fig. 4A.
  • FIG. 2 is a cross-sectional view of an FC-BGA substrate including the wiring board shown in FIG.
  • FIG. 2 is a cross-sectional view of a test substrate used to measure the rate of increase in DC resistance in the examples. 1 shows an XPS spectrum of Example 1.
  • Wiring board 1 An embodiment of a wiring board according to the present invention will be described with reference to FIG.
  • the wiring board 1 has a thickness.
  • the wiring board 1 extends in a planar direction.
  • the planar direction is perpendicular to the thickness direction.
  • the wiring board 1 includes a support plate 2 and a wiring layer 3, which are arranged in that order toward one side in the thickness direction.
  • the wiring board 1 includes a support plate 2 and a wiring layer 3 that is disposed on one side of the support plate 2 in the thickness direction.
  • the wiring board 1 includes only the support plate 2 and the wiring layer 3.
  • the support plate 2 forms the other surface of the wiring board 1 in the thickness direction.
  • the support plate 2 has a thickness.
  • the support plate 2 has one surface 2S and the other surface arranged opposite to each other in the thickness direction.
  • the support plate 2 extends in the planar direction.
  • the support plate 2 has a sheet shape or a film shape. In the present application, the sheet and the film are not clearly distinguished from each other.
  • Materials for the support plate 2 include, for example, conductive materials and insulating materials. Conductive materials include, for example, copper and stainless steel.
  • the support plate 2 has rigidity or flexibility.
  • Examples of insulating materials include organic materials and inorganic materials.
  • the insulating materials may be used alone or in combination.
  • Examples of organic materials include polyester resin, polyimide resin, and polyolefin resin, preferably polyester resin, and more preferably polyethylene terephthalate (PET).
  • Examples of inorganic materials include glass. Examples of materials that combine organic and inorganic materials include glass epoxy (a material made by impregnating glass fibers with epoxy resin and heat curing).
  • the thickness of the support plate 2 is, for example, 2 ⁇ m or more, preferably 20 ⁇ m or more, and, for example, 1000 ⁇ m or less, preferably 500 ⁇ m or less.
  • the wiring layer 3 forms one surface of the wiring board 1 in the thickness direction.
  • the wiring layer 3 is disposed on one surface 2S of the support plate 2 in the thickness direction.
  • the wiring layer 3 contacts one surface 2S of the support plate 2 in the thickness direction.
  • a functional layer may be interposed between the wiring layer 3 and the support plate 2. Examples of the functional layer include an adhesion layer and a barrier layer.
  • the wiring layer 3 has a thickness. The wiring layer 3 extends in the surface direction.
  • the material of the wiring layer 3 may be, for example, a conductor.
  • the type of conductor is appropriately selected depending on the application and purpose of the wiring board 1, and may be, for example, a conductor (metal) with a standard redox potential of -1.7 V or higher. If the standard redox potential of the conductor is -1.7 V or higher, oxidation of one surface 3S of the wiring layer 3 can be effectively suppressed. Therefore, an increase in the resistance of the wiring layer 3 can be effectively suppressed.
  • the standard redox potential of the conductor (wiring layer 3) can be obtained from the following literature.
  • Examples of the conductor include aluminum, titanium, zirconium, manganese, tantalum, zinc, chromium, iron, nickel, bismuth, silver, palladium, alloys thereof, and metal oxides.
  • Examples of the conductor include preferably chromium, titanium, and zirconium.
  • Examples of the alloy include an aluminum-titanium alloy.
  • Examples of the metal oxide include indium tin oxide (ITO).
  • the standard redox potential of the conductor is preferably ⁇ 1.0 V or more, and more preferably ⁇ 0.75 V or more.
  • the upper limit of the standard redox potential of the conductor is not limited.
  • the upper limit of the standard redox potential of the conductor is 2 V.
  • the wiring layer 3 is a single layer or multiple layers (e.g., two layers). When the wiring layer 3 is multiple layers, the wiring layer 3 has, for example, a first layer and a second layer in order toward one side in the thickness direction. The first layer is adjacent to the support plate 2. The second layer is disposed on the opposite side of the support plate 2 from the first layer. The second layer forms one surface 3S.
  • the wiring layer 3 may be patterned into an appropriate shape depending on the application described later.
  • the thickness of the wiring layer 3 is, for example, 10 nm or more, preferably 20 nm or more, and, for example, 20,000 nm or less, preferably 10,000 nm or less, more preferably 500 nm or less, and even more preferably 200 nm or less.
  • the ratio of the nitrogen-metal bond peak intensity to the background on one surface 3S of the wiring layer 3 is less than 1.5, the increase in resistance of the wiring layer 3 cannot be suppressed when the wiring board 1 is used for a long period of time.
  • [Nitrogen-metal bond peak intensity]/[Background] is determined from the XPS spectrum obtained by measuring one surface 3S of the wiring layer 3 by X-ray photoelectron spectroscopy (XPS).
  • the ratio of the nitrogen-metal bond peak intensity to the background on one side 3S of the wiring layer 3 is preferably 1.7 or more, and more preferably 1.9 or more. There is no upper limit to the ratio of the nitrogen-metal bond peak intensity to the background on one side 3S of the wiring layer 3.
  • the upper limit of the nitrogen-metal bond peak intensity to the background on one side 3S of the wiring layer 3 is, for example, 10.0.
  • the "nitrogen-metal bond peak intensity” is preferably obtained as the “nitrogen-chromium bond peak intensity,” specifically, as shown in FIG. 7, the maximum peak intensity between 395 eV and 400 eV.
  • the background is obtained as the noise intensity in the vicinity of the "nitrogen-metal bond peak," specifically, as the minimum peak intensity between 400 eV and 410 eV, as shown in Figure 7.
  • the nitrogen element ratio at the outermost surface of one surface 3S of the wiring layer 3 is, for example, 3% or more.
  • the nitrogen element ratio at a depth of 3 nm from one surface 3S of the wiring layer 3, calculated as the Si etching amount, is, for example, 3% or more.
  • the nitrogen element ratio at the center in the thickness direction is, for example, less than 2%.
  • the nitrogen elemental ratio in the thickness direction near one surface 3S of the wiring layer 3 can be increased while maintaining a low nitrogen elemental ratio at the center of the wiring layer 3 in the thickness direction.
  • the nitrogen elemental ratio in the thickness direction near one surface 3S of the wiring layer 3 can be locally increased. Therefore, while maintaining a low resistance in the wiring layer 3, an increase in the resistance of the wiring layer 3 can be suppressed when the wiring board 1 is used for a long period of time.
  • the nitrogen element ratio at the outermost surface of one side 3S of the wiring layer 3 is preferably 4% or more, more preferably 4.5% or more, and is, for example, 30% or less.
  • the nitrogen element ratio at a depth of 3 nm from one surface 3S of the wiring layer 3, calculated as the amount of Si etching, is preferably 4% or more, more preferably 4.5% or more, and is, for example, 30% or less.
  • the nitrogen element ratio at the center in the thickness direction is preferably 1% or less, more preferably 0.5% or less, and is, for example, 0% or more.
  • Method for Manufacturing Wiring Board 1 A method for manufacturing the wiring board 1 will be described.
  • the method for manufacturing the wiring board 1 includes a first step and a second step. In the method for manufacturing the wiring board 1, the first step and the second step are performed in this order.
  • the wiring layer 3 is formed on one surface 2S of the support plate 2 in the thickness direction.
  • the method for forming the wiring layer 3 include a dry method and a wet method.
  • the dry method include a vacuum film-forming method.
  • the wet method include plating.
  • the dry method is used, and more preferably, the vacuum film-forming method is used.
  • the vacuum film-forming method include a physical vapor method and a chemical vapor method.
  • Examples of the physical vapor method include sputtering and vacuum deposition.
  • the chemical vapor method is also called a chemical vapor deposition method (CVD).
  • the vacuum film-forming method includes a physical vapor method, and more preferably, sputtering is used.
  • This section describes a method for forming the wiring layer 3 on the support plate 2 using sputtering.
  • the support plate 2 is set in a sputtering device.
  • the sputtering device includes a container, a pressure reducing section, a gas supply section, a film forming section, and a target.
  • the container can be sealed.
  • the container contains the pressure reducing section, the gas supply section, the film forming section, and the target.
  • the pressure reducing section can reduce the pressure (vacuum) inside the container.
  • the pressure reducing section is connected to a pressure reducing pump (vacuum pump).
  • the gas supply section can supply gas into the container. Examples of the gas include an inert gas. Examples of the inert gas include argon and nitrogen, and preferably argon.
  • the gas may further include an active gas (oxygen) in addition to the inert gas.
  • the film forming section includes a film forming roll or a film forming plate.
  • the target is spaced apart from the film-forming unit.
  • the target is made of, for example, the material of the wiring layer 3.
  • the target is configured to be charged with a voltage.
  • the sputtering apparatus may include a magnet unit. The magnet unit is located on the opposite side of the film-forming unit with respect to the target.
  • the pressure inside the container is reduced (created a vacuum) by the pressure reduction unit, while the gas supply unit supplies the above-mentioned gas into the container.
  • a voltage is charged to the target.
  • plasma is generated near the target. This causes target particles to fly out of the target and adhere to one side 2S of the support plate 2.
  • the wiring layer 3 is precipitated on one side 2S of the support plate 2.
  • the second step is performed.
  • one surface 3S of the wiring layer 3 in the thickness direction is subjected to an inductively coupled plasma (ICP) treatment using a plasma gas containing nitrogen.
  • ICP inductively coupled plasma
  • the container of the sputtering device described above is further equipped with an ICP device.
  • the ICP device includes an induction coil and a second gas supply unit.
  • the induction coil is connected to a power source.
  • the power source is capable of charging high-frequency power to the induction coil.
  • the second gas supply unit is capable of supplying gas to the inside of the container.
  • the gas in the second process includes, for example, nitrogen.
  • the gas in the second process preferably includes only nitrogen.
  • ICP device while gas (nitrogen) is supplied into the container from the second gas supply unit, high-frequency power is charged by the power source to the induction coil, thereby generating ICP in the vicinity of the induction coil.
  • This ICP is exposed to one side 3S of the wiring layer 3.
  • one side 3S of the wiring layer 3 is nitrided by exposing it to the ICP described above.
  • the wiring layer 3 may have a main wiring layer 3A and a nitride layer 3B in that order on one side in the thickness direction.
  • the wiring layer 3 does not need to include a nitride layer 3B that is clearly observed from the outside.
  • the wiring board 1 may further include a conductive connection portion 4.
  • the conductive connection portion 4 is disposed on a portion of one surface 3S of the wiring layer 3.
  • the conductive connection portion 4 contacts a portion of one surface 3S of the wiring layer 3.
  • the material of the conductive connection portion 4 is, for example, a conductor.
  • the conductor includes solder.
  • the ratio of [nitrogen-metal bond peak intensity]/[background] on one surface 3S of the wiring layer 3 is 1.5 or more. Therefore, the proportion of nitrogen bonded to metal is high on one surface 3S of the wiring layer 3. Therefore, even when one surface 3S of the wiring layer 3 is used for a long period of time, oxidation on one surface 3S of the wiring layer 3 can be suppressed. As a result, an increase in the resistance of the wiring layer 3 can be suppressed.
  • the wiring board 1 includes the conductive connection portion 4, oxidation of one surface 3S of the wiring layer 3 is suppressed, so that the adhesion and electrical conductivity reliability of the conductive connection portion 4 to the wiring layer 3 can be improved.
  • one surface 3S of the wiring layer 3 is subjected to ICP processing.
  • ICP processing can produce a much higher plasma density, so it can reliably generate metal-nitrogen bonds.
  • the second step is carried out while maintaining the vacuum state of the first step, so the nitrogen-metal bond peak intensity/background of one side 3S of the wiring layer 3 can be increased compared to a method in which the pressure inside the container is returned to atmospheric pressure after the first step and then the container is evacuated again in the second step.
  • the wiring board 1 is used, for example, in the temperature sensor 10 shown in Figures 3A-3B, the touch sensor 20 shown in Figures 4A-4B, and the FC-BGA board 30 shown in Figure 5.
  • the up-down direction on the paper surface indicates the up-down direction.
  • Temperature sensor 10 3A and 3B the temperature sensor 10 extends in a planar direction.
  • the temperature sensor 10 has a thickness.
  • the temperature sensor 10 includes an insulating film 11, a thin-film thermistor portion 12, two electrodes 13A and 13B, two wirings 14A and 14B, two terminal portions 15A and 15B, and a protective film 16.
  • the insulating film 11 can be made of the insulating materials exemplified for the support plate 2.
  • the thin-film thermistor portion 12 is disposed on a portion of the upper surface of the insulating film 11. In a plan view, the thin-film thermistor portion 12 is disposed in the center of the insulating film 11. Examples of materials for the thin-film thermistor portion 12 include a conductor, preferably an alloy, and more preferably an aluminum-titanium alloy. As shown in FIG. 3B, in the temperature sensor 10, the thin-film thermistor portion 12 and the insulating film 11 disposed on its lower surface correspond to the wiring board 1A.
  • Each of the electrodes 13A and 13B is disposed on a portion of the upper surface of the thin film thermistor portion 12. As shown in FIG. 3A, the electrodes 13A and 13B are disposed so as to interdigitate with each other in a plan view. Each of the electrodes 13A and 13B has a generally comb-shaped shape in a plan view. The electrodes 13A and 13B are spaced apart from each other.
  • Each of the wirings 14A and 14B is disposed on a portion of the upper surface of the insulating film 11.
  • Terminal portions 15A and 15B are disposed on a portion of the upper surface of insulating film 11. Terminal portion 15A is electrically connected to electrode 13A via wiring 14A. Terminal portion 15B is electrically connected to electrode 13B via wiring 14B.
  • the protective film 16 is disposed on the upper surface of the thin film thermistor portion 12, the upper surfaces of the electrodes 13A and 13B, and the upper surfaces of the wiring 14A and 14B.
  • terminal portion 15A and insulating film 11 arranged on its underside correspond to wiring board 1B.
  • terminal portion 15B and insulating film 11 arranged on its underside correspond to wiring board 1C.
  • the wiring substrate 1A in the temperature sensor 10 can suppress oxidation of the upper surface of the thin film thermistor portion 12. This can improve the adhesion of the electrodes 13A, 13B to the thin film thermistor portion 12 and the electrical connection reliability.
  • the increase in resistance of the electrode 13A can be suppressed.
  • the increase in resistance of the electrode 13B can be suppressed. Therefore, the wiring boards 1B and 1C can suppress the deterioration of the sensing performance of the temperature sensor 10.
  • the touch sensor 20 extends in a planar direction.
  • the touch sensor 20 has a thickness.
  • the touch sensor 20 includes a substrate 21, a plurality of first electrodes 22A, a plurality of second electrodes 22B, lead wires 23, and an insulating layer 24.
  • the substrate 21 extends in a planar direction. As shown in FIG. 4A, the substrate 21 extends in a planar direction.
  • the planar direction includes a vertical direction and a horizontal direction.
  • the horizontal direction is perpendicular to the vertical direction.
  • the substrate 21 is made of an insulating material.
  • the multiple first electrodes 22A are disposed on a portion of the upper surface of the substrate 21 in the thickness direction. Each of the multiple first electrodes 22A extends in the vertical direction. The multiple first electrodes 22A are spaced apart from one another in the horizontal direction. Examples of materials for the first electrodes 22A include a conductor, preferably a metal oxide, and more preferably ITO.
  • each of the second electrodes 22B extends in the horizontal direction.
  • the second electrodes 22B are spaced apart from one another in the vertical direction.
  • the material of the second electrodes 22B may be, for example, a conductor, preferably a metal oxide, and more preferably ITO.
  • the second electrode 22B includes a plurality of electrode bodies 221B and a plurality of bridge portions 222B. Each of the plurality of electrode bodies 221B is isolated. The electrode body 221B is disposed on a portion of the upper surface of the substrate 21 in the thickness direction.
  • the bridging portion 222B bridges the electrode bodies 221B adjacent in the horizontal direction.
  • the bridging portion 222B extends in the horizontal direction. Both ends of the bridging portion 222B in the horizontal direction are disposed on the upper surface of the electrode body 221B.
  • both ends of the bridging portion 222B and the electrode body 221B disposed on their lower surfaces correspond to the wiring board 1D.
  • the bridging portion 222B corresponds to the wiring layer 3
  • the electrode body 221B corresponds to the support plate 2.
  • the lead-out wiring 23 is connected to each end of the plurality of first electrodes 22A.
  • the lead-out wiring 23 is also connected to each end of the plurality of second electrodes 22B.
  • the lead-out wiring 23 is disposed on a portion of the upper surface of the substrate 21. In the touch sensor 20, the lead-out wiring 23 and the substrate 21 disposed on its lower surface correspond to the wiring substrate 1E.
  • the insulating layer 24 is disposed between the bridging portion 222B and the first electrode 22A.
  • the insulating layer 24 is disposed on the lower surface of the bridging portion 222B.
  • the insulating layer 24 and the bridging portion 222B correspond to the wiring board 1F.
  • the insulating layer 24 corresponds to the support plate 2.
  • the bridging portion 222B corresponds to the wiring layer 3.
  • the wiring board 1E in the touch sensor 20 can suppress an increase in the resistance of the lead-out wiring 23.
  • the wiring board 1F in the touch sensor 20 can suppress an increase in the resistance of the bridge portion 222B. Therefore, the wiring boards 1E and 1F can suppress a decrease in the sensing performance of the touch sensor 20.
  • FC-BGA substrate 30 5 the FC-BGA (Flip Chip-Ball Grid Array) substrate 30 extends in a planar direction.
  • the planar direction is perpendicular to the thickness direction.
  • an insulating layer 31 includes a via portion 32, a surface treatment layer 33, and a solder portion 34.
  • the insulating layer 31 extends in the surface direction.
  • the insulating layer 31 has a through hole 311.
  • the through hole 311 extends in the thickness direction.
  • the insulating layer 31 includes multiple layers. The multiple layers are stacked in the thickness direction. The through hole 311 penetrates the multiple layers.
  • the via portion 32 is filled in the through hole 311.
  • the via portion 32 includes multiple portions corresponding to the multiple layers described above. The multiple portions are stacked in the thickness direction.
  • the via portion 32 includes multiple vias 321, 322, 323, and 324.
  • the via 321 includes a main body 3211 and a surface layer 3212.
  • the material of the main body 3211 is a conductor.
  • the surface layer 3212 is disposed on the upper surface and side surface of the main body 3211.
  • the material of the surface layer 3212 is, for example, a conductor of a different type from the conductor of the main body 3211.
  • the via 321 corresponds to the substrate 1G.
  • the vias 322, 323, and 324 have the same structure as the via 321.
  • the surface treatment layer 33 is disposed on the lower surface of the main body 3211.
  • the material of the surface treatment layer 33 is a conductor.
  • the surface treatment layer 33 and the main body 3211 disposed on its upper surface correspond to the substrate 1H.
  • the solder portion 34 is disposed on the underside of the surface treatment layer 33.
  • FC-BGA substrate 30 In wiring substrate 1G of FC-BGA substrate 30, it is possible to suppress an increase in resistance of surface layer 3212. This in turn suppresses an increase in resistance of the entire via portion 32. Therefore, wiring substrate 1G provides FC-BGA substrate 30 with excellent electrical connection reliability.
  • oxidation of the surface treatment layer 33 can be suppressed. This makes it possible to improve the adhesion of the surface treatment layer 33 to the main body 3211 and the electrical conductivity reliability.
  • Example 1 (First step) A support plate 2 made of polyimide resin was prepared.
  • a wiring layer 3 made of chromium was formed on one surface 2S of the support plate 2 in the thickness direction.
  • the sputtering conditions were as follows.
  • the thickness of the wiring layer 3 was 25 nm.
  • the second step was carried out.
  • one surface 3S of the wiring layer 3 in the thickness direction was subjected to an inductively coupled plasma (ICP) treatment using a plasma gas containing nitrogen.
  • ICP inductively coupled plasma
  • wiring board 1 was manufactured.
  • Example 2 A wiring board 1 was manufactured in the same manner as in Example 1. However, the wiring layer 3 was formed from a first layer and a second layer. Chromium was placed in the container as the first target, and chromium nitride (CrN) was placed in the container downstream of the first target as the second target. The thicknesses of the first layer and the second layer are shown in Table 1. In addition, the second step (ICP treatment) was not performed.
  • Comparative Example 1 A wiring board 1 was manufactured in the same manner as in Example 1. However, the second step (ICP treatment) was not carried out.
  • the maximum peak intensity between 395 eV and 400 eV was obtained as the "nitrogen-chromium bond peak intensity.”
  • the minimum peak intensity between 400 eV and 410 eV was obtained as the noise intensity, which was used as the background intensity.
  • Sample preparation One surface 3S of the wiring layer 3 was cleaned with ArGCIB etching at an acceleration voltage of 10 kV, an irradiation area of 2000 ⁇ m square, and an irradiation time of 30 seconds. Thereafter, the wiring substrate 1 was pressed and fixed on a sample stage.
  • Evaluation method A wide scan measurement was performed on one side 3S (the outermost surface) of the wiring layer 3, and a qualitative analysis was performed. In addition, a narrow scan measurement was performed on one side 3S (the outermost surface) of the wiring layer 3, and the element ratio (atomic %) of the outermost surface of the wiring layer 3 was calculated.
  • Quantera SXM manufactured by ULVAC-PHI X-ray source: Monochrome AlK ⁇ XRay setting: 100 ⁇ m ⁇ [15 kV, 25 W] Photoelectron take-off angle: 45 degrees with respect to the outermost surface of the wiring layer 3
  • Neutralization conditions Used in combination with neutralization gun Ar ion gun neutralization mode Bond energy correction: The peak derived from the C-C bond in the C1s spectrum is corrected to 285.0 eV
  • Example preparation and evaluation method The wiring layer 3 was cut into a size of about 1 cm square, and the wiring substrate 1 was pressed and fixed on a sample stage. Then, a wide scan measurement was performed and a qualitative analysis was performed. Furthermore, a depth profile was measured by Ar ion etching, and the elemental ratio of nitrogen (atomic %) at a depth of 3 nm, calculated as the amount of Si etching, from one surface 3S of the wiring layer 3 and the elemental ratio of nitrogen (atomic %) at the center of the wiring layer 3 in the thickness direction were calculated.
  • Equipment Quantera SXM manufactured by ULVAC-PHI X-ray source: Monochrome AlK ⁇ XRay setting 100 ⁇ m ⁇ [15kV, 25W] Photoelectron take-off angle: 45 degrees to the sample surface.
  • Charge neutralization conditions Neutralization gun and Ar ion gun neutralization mode used together. Acceleration voltage of Ar ion gun: 1 kV.
  • Ar ion gun raster size 2 mm x 2 mm Etching rate of Ar ion gun: Approximately 15 nm/min in terms of SiO2
  • test substrate 100 having a wiring substrate 1 was fabricated.
  • the test substrate 100 includes a first adhesive layer 51, a first conductor layer 52, a second adhesive layer 53, and a second conductor layer 54.
  • the test substrate 100 has a first end 56A, a second end 56B, and a central portion 55.
  • the first end 56A includes the wiring board 1, the first adhesion layer 51, and the first conductor layer 52.
  • the second end 56B is positioned away from the first end 56A.
  • the second end 56B includes the wiring board 1, the second adhesion layer 53, and the second conductor layer 54.
  • the central portion 55 is disposed between the first end portion 56A and the second end portion 56B.
  • the central portion 55 includes the wiring board 1, the first adhesion layer 51, the first conductor layer 52, the second adhesion layer 53, and the second conductor layer 54.
  • the first adhesion layer 51 is disposed on one side 2S of the support plate 2 at the first end portion 56A and the central portion 55.
  • the first adhesion layer 51 is made of chromium.
  • the thickness of the first adhesion layer 51 is 20 nm.
  • the first conductor layer 52 is disposed on one side of the first adhesive layer 51 in the thickness direction.
  • the first conductor layer 52 is made of copper.
  • the thickness of the first conductor layer 52 is 1000 nm.
  • the second adhesion layer 53 is disposed on one side 3S of the wiring layer 3 at the second end portion 56B and the central portion 55.
  • the second adhesion layer is made of chromium.
  • the thickness of the second adhesion layer 53 is 20 nm.
  • the second conductor layer 54 is disposed on one side of the second adhesive layer 53 in the thickness direction.
  • the second conductor layer 54 is made of copper.
  • the thickness of the second conductor layer 54 is 1000 nm.
  • the probe 60A is brought into contact with one side of the first end 56A of the test substrate 100 (wiring layer 3).
  • the probe 60B is brought into contact with one side of the second end 56B of the test substrate 100 (second conductor layer 54).
  • the DC resistance of the wiring layer 3 is measured using a digital multimeter connected to the probes 60A and 60B. The DC resistance is found in the path P that runs along the first conductor layer 52 at the first end 56A, passes through the wiring layer 3 in the thickness direction at the central portion 55, and runs along the second conductor layer 54 at the second end 56B.
  • test substrate 100 was left in an atmosphere at 150°C for 24 hours. After that, the DC resistance of the wiring layer 3 was measured using a digital multimeter in the same manner as above.
  • Wiring board 1 Wiring board 2 Support plate 3 Wiring layer 2S One side (support plate) 3S One side (wiring layer)
  • the wiring board and the manufacturing method thereof of the present invention can be suitably used in various electronic device fields.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

配線基板１は、支持板２と、配線層３とを厚み方向の一方側に向かって順に備える。配線層３の一方面３ＳをＸ線光電子分光法測定して得られるＸＰＳスペクトルから求められる［窒素－金属結合ピークの強度］／［バックグラウンド］が１．５以上である。

Description

配線基板およびその製造方法
　本発明は、配線基板およびその製造方法に関する。
　支持板と、配線層とを厚み方向の一方側に向かって順に備える配線基板が知られている（例えば、下記特許文献１参照。）。特許文献１に記載の配線基板は、温度センサとして用いられる。
特開２０１４ー７０９５３号公報
　特許文献１に記載の配線基板は、長時間使用されると、配線層の抵抗が増大するという不具合がある。
　本発明は、長時間の使用においても、配線層の抵抗の増大を抑制できる配線基板およびその製造方法を提供する。
　本発明［１］は、支持板と、配線層とを厚み方向の一方側に向かって順に備え、前記配線層の一方面をＸ線光電子分光法測定して得られるＸＰＳスペクトルから求められる［窒素－金属結合ピークの強度］／［バックグラウンド］が１．５以上である、配線基板を含む。
　本発明［２］は、前記配線層の厚みは、１０ｎｍ以上であり、前記Ｘ線光電子分光法のデプス分析によって求められる、前記配線層の一方面の最表面における窒素の元素比率、および、前記配線層の一方面から、Ｓｉエッチング量換算で３ｎｍの深さにおける窒素の元素比率が、いずれも、３％以上であり、前記デプス分析によって求められる、厚み方向の中心における窒素の元素比率は、２％未満である、［１］に記載の配線基板を含む。
　本発明［３］は、前記配線層の標準酸化還元電位が、－１．７Ｖ以上である、［１］または［２］に記載の基板を含む。
　本発明［４］は、配線層を、厚み方向における支持板の一方面に形成する第１工程と、厚み方向における前記配線層の一方面を、窒素を含むプラズマガスを用いて誘導結合プラズマ処理する第２工程と、を備える、配線基板の製造方法を含む。
　本発明［５］は、前記第１工程を、真空成膜法で実施し、前記第１工程の真空状態を保ったまま、前記第２工程を実施する、［４］に記載の配線基板の製造方法を含む。
　本発明の配線基板によれば、長時間の使用においても、配線層の抵抗の増大を抑制できる。
本発明の配線基板の一実施形態の断面図である。 接続部を備える配線基板の一実施形態の断面図である。 図３Ａは、図１に示す配線基板を含む温度センサの平面図である。図３Ｂは、図３ＡのＸ－Ｘ線に沿う断面図である。図３Ｃは、絶縁フィルムおよび薄膜サーミスタ部の平面図である。 図４Ａ－図４Ｂは、図１に示す配線基板を含むタッチセンサである。図４Ａは、平面図である。図４Ｂは、図４ＡのＸ－Ｘ線に沿う断面図である。 図１に示す配線基板を含むＦＣ－ＢＧＡ用基板の断面図である。 実施例において直流抵抗の上昇率の測定に用いられる試験基板の断面図である。 実施例１のＸＰＳスペクトルを示す。
　１．配線基板１
　図１を参照して、本発明の配線基板の一実施形態を説明する。
　図１に示すように、配線基板１は、厚みを有する。配線基板１は、面方向に延びる。面方向は、厚み方向に直交する。配線基板１は、支持板２と、配線層３とを厚み方向の一方側に向かって順に備える。具体的には、配線基板１は、支持板２と、厚み方向における支持板２の一方側に配置される配線層３とを備える。本実施形態では、配線基板１は、支持板２と、配線層３とのみを備える。
　１．１　支持板２
　本実施形態では、支持板２は、厚み方向における配線基板１の他方面を形成する。支持板２は、厚みを有する。支持板２は、厚み方向おいて互いに対向配置される一方面２Ｓおよび他方面を有する。支持板２は、面方向に延びる。支持板２は、シート形状またはフィルム形状を有する。本願において、シートおよびフィルムは、峻別されない。
　支持板２の材料としては、例えば、導体材料および絶縁材料が挙げられる。導体材料としては、例えば、銅、および、ステンレスが挙げられる。支持板２は、剛性または可撓性を有する。
　絶縁材料としては、例えば、有機材料および無機材料が挙げられる。絶縁材料は、単独使用または併用されていてもよい。有機材料としては、ポリエステル樹脂、ポリイミド樹脂、および、ポリオレフィン樹脂が挙げられ、好ましくは、ポリエステル樹脂、より好ましくは、ポリエチレンテレフタレート（ＰＥＴ）が挙げられる。無機材料としては、例えば、ガラスが挙げられる。有機材料および無機材料の併用材料としては、例えば、ガラスエポキシ（ガラス繊維にエポキシ樹脂を含浸させ、熱硬化させた材料）が挙げられる。
　支持板２の厚みは、例えば、２μｍ以上、好ましくは、２０μｍ以上であり、また、例えば、１０００μｍ以下、好ましくは、５００μｍ以下である。
　１．２　配線層３
　配線層３は、厚み方向における配線基板１の一方面を形成する。配線層３は、厚み方向における支持板２の一方面２Ｓに配置される。配線層３は、厚み方向における支持板２の一方面２Ｓに接触する。なお、図示しないが、配線層３と支持板２との間に、機能層が介在してもよい。機能層としては、例えば、密着層、および、バリア層が挙げられる。配線層３は、厚みを有する。配線層３は、面方向に延びる。
　配線層３の材料としては、例えば、導体が挙げられる。導体の種類は、配線基板１の用途および目的に応じて適宜選択され、例えば、標準酸化還元電位が－１．７Ｖ以上である導体（金属）が挙げられる。導体の標準酸化還元電位が－１．７Ｖ以上であれば、配線層３の一方面３Ｓの酸化を有効に抑制できる。そのため、配線層３の抵抗の増大を有効に抑制できる。導体（配線層３）の標準酸化還元電位は、下記の文献によって求められる。
　文献：A. J. Bard, R. Parsons, and J. Jordan, Standard Potentials in Aqueous Solutions , Marcel Dekker, New York, 1985.
　導体としては、例えば、アルミニウム、チタン、ジルコニウム、マンガン、タンタル、亜鉛、クロム、鉄、ニッケル、ビスマス、銀、パラジウム、それらの合金、および、金属酸化物が挙げられる。導体として、好ましくは、クロム、チタン、および、ジルコニウムが挙げられる。合金としては、例えば、アルミニウム－チタン合金が挙げられる。金属酸化物としては、例えば、インジウムスズ複合酸化物（ＩＴＯ）が挙げられる。導体の標準酸化還元電位は、好ましくは、－１．０Ｖ以上、好ましくは、－０．７５Ｖ以上である。
　導体の標準酸化還元電位の上限は、限定されない。導体の標準酸化還元電位の上限は、２Ｖである。
　配線層３は、単層または複層（例えば、２層）である。配線層３が、複層である場合には、配線層３は、例えば、第１層と、第２層と、を厚み方向の一方側に向かって順に備える。第１層は、支持板２に隣接する。第２層は、第１層に対して支持板２の反対側に配置される。第２層は、一方面３Ｓを形成する。配線層３は、後述する用途によって、適宜の形状にパターンニングされていてもよい。配線層３の厚みは、例えば、１０ｎｍ以上、好ましくは、２０ｎｍ以上であり、また、例えば、２００００ｎｍ以下、好ましくは、１００００ｎｍ以下、より好ましくは、５００ｎｍ以下、さらに好ましくは、２００ｎｍ以下である。
　１．２．１　配線層３の一方面３Ｓにおける［窒素－金属結合ピークの強度］／［バックグラウンド］
　配線層３の一方面３Ｓにおける［窒素－金属結合ピークの強度］／［バックグラウンド］が１．５以上である。
　配線層３の一方面３Ｓにおける［窒素－金属結合ピークの強度］／［バックグラウンド］が１．５未満であれば、配線基板１を長時間使用した場合に、配線層３の抵抗の増大を抑制できない。
　［窒素－金属結合ピークの強度］／［バックグラウンド］は、配線層３の一方面３ＳをＸ線光電子分光法（ＸＰＳ）測定して得られるＸＰＳスペクトルから求められる。
　配線層３の一方面３Ｓにおける［窒素－金属結合ピークの強度］／［バックグラウンド］は、好ましくは、１．７以上、より好ましくは、１．９以上である。配線層３の一方面３Ｓにおける［窒素－金属結合ピークの強度］／［バックグラウンド］の上限は、限定されない。配線層３の一方面３Ｓにおける［窒素－金属結合ピークの強度］／［バックグラウンド］の上限は、例えば、１０．０である。
　本実施形態では、好ましくは、「窒素－金属結合ピークの強度」は、「窒素－クロム結合ピークの強度」として取得され、具体的には、図７に示すように、３９５ｅＶから４００ｅＶにおける最大ピーク強度として取得される。
　バックグラウンドは、「窒素－金属結合ピーク」の近傍におけるノイズ強度として取得され、具体的には、図７に示すように、４００ｅＶから４１０ｅＶにおける最小ピーク強度として取得される。
　ＸＰＳにおける条件は、後の実施例で詳説する。
　１．２．２　デプス分析による窒素の元素比率
　配線層３の一方面３Ｓの最表面における窒素の元素比率は、例えば、３％以上である。配線層３の一方面３Ｓから、Ｓｉエッチング量換算で３ｎｍの深さにおける窒素の元素比率は、例えば、３％以上である。一方、厚み方向の中心における窒素の元素比率は、例えば、２％未満である。
　上記した各箇所における窒素の元素比率が上記した範囲内にあれば、厚み方向における配線層３の中心における窒素の元素比率を低く維持しつつ、厚み方向における配線層３の一方面３Ｓ近傍における窒素の元素比率を高くできる。つまり、厚み方向における配線層３の一方面３Ｓの近傍における窒素の元素比率を局所的に高くできる。そのため、配線層３における低抵抗を維持しながら、配線基板１を長時間使用した場合に、配線層３の抵抗の増大を抑制できる。
　配線層３の一方面３Ｓの最表面における窒素の元素比率は、好ましくは、４％以上、より好ましくは、４．５％以上であり、また、例えば、３０％以下である。
　配線層３の一方面３Ｓから、Ｓｉエッチング量換算で３ｎｍの深さにおける窒素の元素比率は、好ましくは、４％以上、より好ましくは、４．５％以上であり、また、例えば、３０％以下である。
　厚み方向の中心における窒素の元素比率は、好ましくは、１％以下、より好ましくは、０．５％以下であり、また、例えば、０％以上である。
　２．　配線基板１の製造方法
　配線基板１の製造方法を説明する。配線基板１の製造方法は、第１工程と、第２工程とを備える。配線基板１の製造方法では、第１工程と、第２工程とが順に実施される。
　２．１　第１工程
　第１工程では、配線層３を、厚み方向における支持板２の一方面２Ｓに形成する。配線層３の形成方法としては、例えば、ドライ法、および、ウエット法が挙げられる。ドライ法としては、例えば、真空成膜法が挙げられる。ウエット法としては、例えば、めっきが挙げられる。好ましくは、ドライ法、より好ましくは、真空成膜法が挙げられる。真空成膜法としては、例えば、物理的気相法、および、化学的気相法が挙げられる。物理的気相法として、例えば、スパッタリング、および、真空蒸着が挙げられる。化学的気相法は、化学気相成長法（ＣＶＤ）とも称呼される。真空成膜法として、好ましくは、物理的気相法が挙げられ、より好ましくは、スパッタリングが挙げられる。
　スパッタリングを用いて配線層３を支持板２に形成する方法を説明する。
　スパッタリングでは、支持板２を、スパッタリング装置にセットする。図示しないが、スパッタリング装置は、容器、減圧部、ガス供給部、成膜部、および、ターゲットを備える。容器は、内部を密閉可能である。容器は、減圧部、ガス供給部、成膜部、および、ターゲットを収容する。減圧部は、容器内を減圧（真空）可能である。減圧部は、減圧ポンプ（真空ポンプ）に接続される。ガス供給部は、容器内にガスを供給可能である。ガスとしては、例えば、不活性ガスが挙げられる。不活性ガスとしては、例えば、アルゴン、および、窒素が挙げられ、好ましくは、アルゴンが挙げられる。ガスは、不活性ガスに加え、活性ガス（酸素）をさらに含んでもよい。成膜部は、成膜ロールまたは成膜板を含む。
　ターゲットは、成膜部と間隔が隔てられる。ターゲットは、例えば、配線層３の材料からなる。ターゲットは、電圧がチャージされるように構成される。スパッタリング装置は、磁石部を含んでもよい。磁石部は、ターゲットに対する成膜部の反対側に位置する。
　スパッタリング装置では、減圧部によって容器内を減圧（真空に）しながら、ガス供給部から上記したガスが容器内に供給される。ターゲットに電圧がチャージされる。すると、ターゲットの近傍にプラズマが生成される。これによって、ターゲット粒子は、ターゲットから飛び出し、支持板２の一方面２Ｓに付着する。つまり、配線層３が支持板２の一方面２Ｓに析出する。
　２．２　第２工程
　続いて、第１工程の真空状態を保ったまま、第２工程を実施する。第２工程では、厚み方向における配線層３の一方面３Ｓを、窒素を含むプラズマガスを用いて誘導結合プラズマ（ＩＣＰ）処理する。
　具体的には、上記したスパッタリング装置の容器に、ＩＣＰ装置をさらに備える。図示しないが、ＩＣＰ装置は、誘導コイルと、第２ガス供給部と、を備える。誘導コイルは、電源に接続される。電源は、高周波の電力を誘導コイルにチャージ可能である。第２ガス供給部は、容器内部にガスを供給可能である。第２工程におけるガスは、例えば、窒素を含む。第２工程におけるガスは、好ましくは、窒素のみを含む。
　ＩＣＰ装置では、第２ガス供給部からガス（窒素）が容器内に供給されながら、電源によって高周波の電力が誘導コイルにチャージされ、これによって、誘導コイルの近傍で、ＩＣＰが生成される。このＩＣＰを、配線層３の一方面３Ｓに暴露させる。好ましくは、上記したＩＣＰの暴露によって、配線層３の一方面３Ｓが窒化処理される。
　そのため、図１の仮想線に示すように、配線層３は、本体配線層３Ａと、窒化層３Ｂとを、厚み方向の一方側に順に備えてもよい。また、［窒素－金属結合ピークの強度］／［バックグラウンド］が１．５以上である一方面３Ｓを有すれば、配線層３が外見から明確に観察される窒化層３Ｂを含まなくてもよい。
　図２に示すように、配線基板１は、導電接続部４をさらに備えることができる。導電接続部４は、配線層３の一方面３Ｓの一部に配置される。導電接続部４は、配線層３の一方面３Ｓの一部と接触する。導電接続部４の材料は、例えば、導体である。導体は、はんだを含む。
　３．　配線基板１の作用効果
　この配線基板１では、配線層３の一方面３Ｓにおける［窒素－金属結合ピークの強度］／［バックグラウンド］が１．５以上である。そのため、配線層３の一方面３Ｓにおいて、金属と結合した窒素の存在割合が高い。そのため、配線層３の一方面３Ｓの長時間の使用においても、配線層３の一方面３Ｓにおける酸化を抑制できる。その結果、配線層３の抵抗の増大を抑制できる。
　また、配線基板１が導電接続部４を備える場合には、配線層３の一方面３Ｓの酸化が抑制されることから、導電接続部４の配線層３に対する密着力および導通信頼性を高めることができる。
　配線基板１の製造方法では、第２工程において、配線層３の一方面３Ｓを、ＩＣＰ処理する。ＩＣＰ処理は、容量結合プラズマ（ＣＣＰ）処理に比べて、非常に大きいプラズマ密度にできることから、金属―窒素結合を確実に生成させることができる。
　配線基板１の製造方法では、第１工程の真空状態を保ったまま、第２工程を実施するので、第１工程後に容器内を大気圧に戻した後に、再度、第２工程で容器内を真空にする方法に比べて、配線層３の一方面３Ｓの［窒素－金属結合ピークの強度］／［バックグラウンド］を高くできる。
　４．　配線基板１の用途
　配線基板１の用途は、限定されない。配線基板１は、例えば、図３Ａ－図３Ｂに示す温度センサ１０、図４Ａ－図４Ｂに示すタッチセンサ２０、および、図５に示すＦＣ－ＢＧＡ用基板３０に用いられる。以下、図３Ｂ、図４Ｂおよび図５のそれぞれにおいて、紙面上下方向は、上下方向を示す。
　４．１　温度センサ１０
　図３Ａおよび図３Ｂに示すように、温度センサ１０は、面方向に延びる。温度センサ１０は、厚みを有する。温度センサ１０は、絶縁フィルム１１と、薄膜サーミスタ部１２と、２つの電極１３Ａ，１３Ｂと、２つの配線１４Ａ，１４Ｂと、２つの端子部１５Ａ，１５Ｂと、保護膜１６と、を備える。
　絶縁フィルム１１の材料としては、支持板２で例示した絶縁材料が挙げられる。
　図３Ｃに示すように、薄膜サーミスタ部１２は、絶縁フィルム１１の上面の一部に配置される。薄膜サーミスタ部１２は、平面視において、絶縁フィルム１１の中央部に配置される。薄膜サーミスタ部１２の材料としては、例えば、導体、好ましくは、合金、より好ましくは、アルミニウム－チタン合金が挙げられる。図３Ｂに示すように、温度センサ１０において、薄膜サーミスタ部１２と、その下面に配置される絶縁フィルム１１とは、配線基板１Ａに相当する。
　電極１３Ａ，１３Ｂのそれぞれは、薄膜サーミスタ部１２の上面の一部に配置される。図３Ａに示すように、電極１３Ａ，１３Ｂは、平面視において、互いに噛み合うように、配置される。電極１３Ａ，１３Ｂのそれぞれは、平面視略櫛形形状を有する。電極１３Ａ，１３Ｂは、互いに間隔が隔てられる。
　配線１４Ａ，１４Ｂのそれぞれは、絶縁フィルム１１の上面の一部に配置される。
　端子部１５Ａ，１５Ｂは、絶縁フィルム１１の上面の一部に配置される。端子部１５Ａは、配線１４Ａを介して電極１３Ａと電気的に接続される。端子部１５Ｂは、配線１４Ｂを介して電極１３Ｂと電気的に接続される。
　保護膜１６は、薄膜サーミスタ部１２の上面と、電極１３Ａ，１３Ｂの上面と、配線１４Ａ，１４Ｂの上面とに配置される。
　温度センサ１０において、端子部１５Ａと、その下面に配置される絶縁フィルム１１とは、配線基板１Ｂに相当する。温度センサ１０において、端子部１５Ｂと、その下面に配置される絶縁フィルム１１とは、配線基板１Ｃに相当する。
　４．２　温度センサ１０の作用効果
　温度センサ１０における配線基板１Ａでは、薄膜サーミスタ部１２の上面の酸化を抑制できる。そのため、電極１３Ａ，１３Ｂの薄膜サーミスタ部１２に対する密着力および導通信頼性を高めることができる。
　温度センサ１０における配線基板１Ｂでは、電極１３Ａの抵抗の増大を抑制できる。温度センサ１０における配線基板１Ｃでは、電極１３Ｂの抵抗の増大を抑制できる。従って、配線基板１Ｂ，１Ｃによって、温度センサ１０におけるセンシング性能の低下を抑制できる。
　４．３　タッチセンサ２０
　図４Ａおよび図４Ｂに示すように、タッチセンサ２０は、面方向に延びる。タッチセンサ２０は、厚みを有する。タッチセンサ２０は、基板２１と、複数の第１電極２２Ａと、複数の第２電極２２Ｂと、引出配線２３と、絶縁層２４と、を備える。
　基板２１は、面方向に延びる。図４Ａに示すように、基板２１は、面方向に延びる。面方向は、縦方向および横方向を含む。横方向は、縦方向に直交する。基板２１は、絶縁材料からなる。
　複数の第１電極２２Ａは、厚み方向における基板２１の上面の一部に配置される。複数の第１電極２２Ａのそれぞれは、縦方向に延びる。複数の第１電極２２Ａは、横方向に互いに間隔が隔てられる。第１電極２２Ａの材料としては、例えば、導体、好ましくは、金属酸化物、より好ましくは、ＩＴＯが挙げられる。
　図４Ａのハッチングで示すように、複数の第２電極２２Ｂのそれぞれは、横方向に延びる。複数の第２電極２２Ｂは、縦方向に互いに間隔が隔てられる。第２電極２２Ｂの材料としては、例えば、導体、好ましくは、金属酸化物、より好ましくは、ＩＴＯが挙げられる。
　第２電極２２Ｂは、複数の電極本体２２１Ｂと、複数の架橋部２２２Ｂとを含む。複数の電極本体２２１Ｂのそれぞれは、孤立する。電極本体２２１Ｂは、厚み方向における基板２１の上面の一部に配置される。
　架橋部２２２Ｂは、横方向に隣接する電極本体２２１Ｂを架橋する。架橋部２２２Ｂは、横方向に延びる。横方向における架橋部２２２Ｂの両端部は、電極本体２２１Ｂの上面に配置される。タッチセンサ２０では、架橋部２２２Ｂの両端部と、それらの下面に配置される電極本体２２１Ｂとは、配線基板１Ｄに相当する。配線基板１Ｄでは、架橋部２２２Ｂが配線層３に相当し、電極本体２２１Ｂが、支持板２に相当する。
　引出配線２３は、複数の第１電極２２Ａのそれぞれの端部に接続する。また、引出配線２３は、複数の第２電極２２Ｂのそれぞれの端部に接続する。引出配線２３は、基板２１の上面の一部に配置される。タッチセンサ２０において、引出配線２３と、その下面に配置される基板２１とは、配線基板１Ｅに相当する。
　絶縁層２４は、架橋部２２２Ｂと、第１電極２２Ａとの間に配置される。絶縁層２４は、架橋部２２２Ｂの下面に配置される。タッチセンサ２０において、絶縁層２４と、架橋部２２２Ｂとは、配線基板１Ｆに相当する。配線基板１Ｆにおいて、絶縁層２４は、支持板２に相当する。配線基板１Ｆにおいて、架橋部２２２Ｂが、配線層３に相当する。
　４．４　タッチセンサ２０の作用効果
　タッチセンサ２０における配線基板１Ｄでは、架橋部２２２Ｂの両端部に接触する電極本体２２１Ｂの上面の酸化が抑制されることから、架橋部２２２Ｂの電極本体２２１Ｂに対する密着力および導通信頼性を高めることができる。
　タッチセンサ２０における配線基板１Ｅでは、引出配線２３の抵抗の増大を抑制できる。タッチセンサ２０における配線基板１Ｆでは、架橋部２２２Ｂの抵抗の増大を抑制できる。従って、配線基板１Ｅ，１Ｆによって、タッチセンサ２０におけるセンシング性能の低下を抑制できる。
　４．５　ＦＣ－ＢＧＡ用基板３０
　図５に示すように、ＦＣ－ＢＧＡ（Ｆｌｉｐ　Ｃｈｉｐ－Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）用基板３０は、面方向に延びる。面方向は、厚み方向に直交する。ＦＣ－ＢＧＡ用基板３０は、絶縁層３１は、ビア部３２と、表面処理層３３と、はんだ部３４とを備える。
　絶縁層３１は、面方向に延びる。絶縁層３１は、貫通孔３１１を有する。貫通孔３１１は、厚み方向に延びる。絶縁層３１は、複数層を含む。複数層は、厚み方向に積層される。貫通孔３１１は、複数層を貫通する。
　ビア部３２は、貫通孔３１１内に充填される。ビア部３２は、上記した複数層に対応して、複数部を含む。複数部は、厚み方向に積層される。ビア部３２は、複数のビア３２１，３２２，３２３，３２４を備える。ビア３２１は、本体３２１１と、表面層３２１２とを備える。本体３２１１の材料は、導体である。表面層３２１２は、本体３２１１の上面および側面に配置される。表面層３２１２の材料は、例えば、本体３２１１の導体と種類が異なる導体である。ビア３２１は、基板１Ｇに相当する。ビア３２２，３２３，３２４は、ビア３２１と同じ構造を有する。
　表面処理層３３は、本体３２１１の下面に配置される。表面処理層３３の材料は、導体である。表面処理層３３と、その上面に配置される本体３２１１とは、基板１Ｈに相当する。
　はんだ部３４は、表面処理層３３の下面に配置される。
　４．６　ＦＣ－ＢＧＡ用基板３０の作用効果
　ＦＣ－ＢＧＡ用基板３０における配線基板１Ｇでは、表面層３２１２の抵抗の増大を抑制できる。そうすると、ビア部３２全体の抵抗の増大を抑制できる。そのため、配線基板１Ｇによって、ＦＣ－ＢＧＡ用基板３０は、電気的な接続信頼性に優れる。
　ＦＣ－ＢＧＡ用基板３０における基板１Ｈでは、表面処理層３３の酸化を抑制できる。そのため、表面処理層３３の本体３２１１に対する密着力および導通信頼性を高めることができる。
　以下に実施例および比較例を示し、本発明をさらに具体的に説明する。なお、本発明は、何ら実施例および比較例に限定されない。また、以下の記載において用いられる配合割合（含有割合）、物性値、パラメータなどの具体的数値は、上記の「発明を実施するための形態」において記載されている、それらに対応する配合割合（含有割合）、物性値、パラメータなど該当記載の上限値（「以下」、「未満」として定義されている数値）または下限値（「以上」、「超過」として定義されている数値）に代替することができる。
　　実施例１
　　（第１工程）
　材料がポリイミド樹脂である支持板２を準備した。
　次いで、上記したスパッタリング装置を用いるスパッタリングによって、材料がクロムである配線層３を、厚み方向における支持板２の一方面２Ｓに形成した。スパッタリングの条件は以下の通りである。配線層３の厚みは、２５ｎｍであった。
　　ターゲット：クロム
　　圧力：０．２Ｐａ
　　ガス：アルゴン
　　電圧：３８０Ｖ
　　（第２工程）
　続いて、第１工程の真空状態を保ったまま、第２工程を実施した。第２工程では、厚み方向における配線層３の一方面３Ｓを、窒素を含むプラズマガスを用いて誘導結合プラズマ（ＩＣＰ）処理した。ＩＣＰの条件を以下に示す。
　　電力：５０００Ｗ
　　周波数：１３．５６MＨｚ
　　プラズマガス：窒素
　　圧力：０．２Ｐａ
　これによって、配線基板１を製造した。
　　実施例２
　実施例１と同様にして、配線基板１を製造した。但し、配線層３を第１層および第２層から形成した。第１ターゲットとしてクロムを容器内に配置し、第２ターゲットとして窒化クロム（ＣｒＮ）を容器内に、第１ターゲットの下流側に配置した。第１層および第２層のそれぞれの厚みを表１に記載する。また、第２工程（ＩＣＰ処理）を実施しなかった。
　　比較例１
　実施例１と同様にして、配線基板１を製造した。但し、第２工程（ＩＣＰ処理）を実施しなかった。
　　（評価）
　実施例１、実施例２および比較例１のそれぞれの配線基板１について、以下の事項を測定測定した。結果を表１に示す。
　１．　厚み方向における配線層３の一方面３Ｓ（最表面）のＸＰＳ測定
　厚み方向における配線層３の一方面３ＳをＸ線光電子分光法測定して、ＸＰＳスペクトルを取得した。そして、ＸＰＳスペクトルから［窒素－金属結合ピークの強度］／［バックグラウンド］を求めた。
　実施例１のＸＰＳスペクトルを図７に示す。
　図７に示すように、３９５ｅＶから４００ｅＶにおける最大ピーク強度を、「窒素－クロム結合ピークの強度」として取得した。４００ｅＶから４１０ｅＶにおける最小ピーク強度を、ノイズ強度として取得して、ノイズ強度をバックグラウンドの強度とした。
　　＜ＸＰＳの測定条件＞
　試料調製：配線層３の一方面３Ｓに対し、ＡｒＧＣＩＢエッチング加速電圧１０ｋＶ，照射面積２０００μｍ角，照射時間３０秒によるクリーニングを実施した。その後、配線基板１を試料台に押さえて固定した。
　評価方法：配線層３の一方面３Ｓ（最表面）についてワイドスキャン測定して、定性分析した。併せて、配線層３の一方面３Ｓ（最表面）についてナロースキャン測定して、配線層３の最表面の元素比率（ａｔｏｍｉｃ％）を算出した。
　　装置：アルバック・ファイ製，ＱｕａｎｔｅｒａＳＸＭ
　　Ｘ線源：モノクロＡｌＫα
　　ＸＲａｙｓｅｔｔｉｎｇ：１００μｍφ［１５ｋＶ，２５Ｗ］
　　光電子取り出し角：配線層３の最表面に対して４５度
　　中和条件：中和銃Ａｒイオン銃中和モードとの併用
　　結合エネルギーの補正：Ｃ１ｓスペクトルのＣＣ結合由来のピークを２８５．０ｅＶに補正
　２．　配線層３のデプス分析
　配線層３の一方面３Ｓから、Ｓｉエッチング量換算で３ｎｍの深さにおける窒素の元素比率と、厚み方向における配線層３の中央における窒素の元素比率とをそれぞれ測定した。
＜試料の調製および評価方法＞
　配線層３を１ｃｍ角程度の大きさに切り出し、配線基板１を試料台に押さえて固定した。その後、ワイドスキャン測定して、定性分析した。さらに、Ａｒイオンエッチングによるデプスプロファイル測定して、配線層３の一方面３Ｓから、Ｓｉエッチング量換算で３ｎｍの深さにおける窒素の元素比率（ａｔｏｍｉｃ％）と、厚み方向における配線層３の中央における窒素の元素比率（ａｔｏｍｉｃ％）とをそれぞれ算出した。
＜分析装置および測定条件＞
　　装置：アルバック・ファイ製ＱｕａｎｔｅｒａＳＸＭ
　　Ｘ線源：モノクロＡｌＫα
　　ＸＲａｙｓｅｔｔｉｎｇ１００μｍφ［１５ｋＶ，２５Ｗ］
　　光電子取り出し角：試料表面に対して４５度
　　帯電中和条件：中和銃とＡｒイオン銃中和モードの併用
　　Ａｒイオン銃の加速電圧：１ｋＶ
　　Ａｒイオン銃のラスターサイズ：２ｍｍ×２ｍｍ
　　Ａｒイオン銃のエッチング速度：ＳｉＯ２換算で約１５ｎｍ／分
　３．　直流抵抗の上昇率
　図６に示すように、配線基板１を有する試験基板１００を作製した。試験基板１００は、配線基板１に加えて、第１密着層５１、第１導体層５２、第２密着層５３、および、第２導体層５４を備える。試験基板１００は、第１端部５６Ａと、第２端部５６Ｂと、中央部５５と、を有する。
　第１端部５６Ａは、配線基板１と、第１密着層５１と、第１導体層５２と、を含む。
　第２端部５６Ｂは、第１端部５６Ａから離れて配置される。第２端部５６Ｂは、配線基板１と、第２密着層５３と、第２導体層５４と、を含む。
　中央部５５は、第１端部５６Ａと、第２端部５６Ｂとの間に配置される。中央部５５は、配線基板１と、第１密着層５１と、第１導体層５２と、第２密着層５３と、第２導体層５４とを備える。
　第１密着層５１は、第１端部５６Ａおよび中央部５５の支持板２の一方面２Ｓに配置される。第１密着層５１は、クロムからなる。第１密着層５１の厚みは、２０ｎｍである。
　第１導体層５２は、厚み方向における第１密着層５１の一方面に配置される。第１導体層５２は、銅からなる。第１導体層５２の厚みは、１０００ｎｍである。
　第２密着層５３は、第２端部５６Ｂおよび中央部５５の配線層３の一方面３Ｓに配置される。第２密着層は、クロムからなる。第２密着層５３の厚みは、２０ｎｍである。
　第２導体層５４は、厚み方向における第２密着層５３の一方面に配置される。第２導体層５４は、銅からなる。第２導体層５４の厚みは、１０００ｎｍである。
　プローブ６０Ａを試験基板１００（配線層３）の第１端部５６Ａの一方面に接触させる。プローブ６０Ｂを、試験基板１００（第２導体層５４）の第２端部５６Ｂの一方面に接触させる。プローブ６０Ａ，６０Ｂに接続されるデジタルマルチメータを用いて、配線層３の直流抵抗を測定した。第１端部５６Ａの第１導体層５２に沿い、中央部５５において配線層３を厚み方向に沿って通り、第２端部５６Ｂの第２導体層５４に沿うパスＰにおける直流抵抗が求められる。
　続いて、試験基板１００を、１５０℃の雰囲気で２４時間放置した。その後、上記と同様にして、デジタルマルチメータを用いて配線層３の直流抵抗を測定した。
　上記した２４時間放置後の抵抗の上昇率を求めた。その結果を表１に示す。
１ 配線基板
２ 支持板
３ 配線層
２Ｓ 一方面（支持板）
３Ｓ 一方面（配線層）
　なお、上記発明は、本発明の例示の実施形態として提供したが、これは単なる例示にすぎず、限定的に解釈してはならない。当該技術分野の当業者によって明らかな本発明の変形例は、後記特許請求の範囲に含まれるものである。
　本発明の配線基板およびその製造方法は、各種電子デバイス分野において、好適に用いられる。
 

Claims (5)

  1. 　支持板と、配線層とを厚み方向の一方側に向かって順に備え、
    　前記配線層の一方面をＸ線光電子分光法測定して得られるＸＰＳスペクトルから求められる［窒素－金属結合ピークの強度］／［バックグラウンド］が１．５以上である、配線基板。
  2. 　前記配線層の厚みは、１０ｎｍ以上であり、
    　前記Ｘ線光電子分光法のデプス分析によって求められる、前記配線層の一方面の最表面における窒素の元素比率、および、前記配線層の一方面から、Ｓｉエッチング量換算で３ｎｍの深さにおける窒素の元素比率が、いずれも、３％以上であり、
    　前記デプス分析によって求められる、厚み方向の中心における窒素の元素比率は、２％未満である、請求項１に記載の配線基板。
  3. 　前記配線層の標準酸化還元電位が、－１．７Ｖ以上である、請求項１または請求項２に記載の基板。
  4. 　配線層を、厚み方向における支持板の一方面に形成する第１工程と、
    　厚み方向における前記配線層の一方面を、窒素を含むプラズマガスを用いて誘導結合プラズマ処理する第２工程と、を備える、配線基板の製造方法。
  5. 　前記第１工程を、真空成膜法で実施し、
    　前記第１工程の真空状態を保ったまま、前記第２工程を実施する、請求項４に記載の配線基板の製造方法。
     
PCT/JP2023/041577 2022-11-25 2023-11-20 配線基板およびその製造方法 WO2024111533A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022188762 2022-11-25
JP2022-188762 2022-11-25

Publications (1)

Publication Number Publication Date
WO2024111533A1 true WO2024111533A1 (ja) 2024-05-30

Family

ID=91195690

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/041577 WO2024111533A1 (ja) 2022-11-25 2023-11-20 配線基板およびその製造方法

Country Status (1)

Country Link
WO (1) WO2024111533A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015073077A (ja) * 2013-08-30 2015-04-16 三菱マテリアル株式会社 サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
JP2015220327A (ja) * 2014-05-16 2015-12-07 三菱マテリアル株式会社 サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
JP2016197622A (ja) * 2015-04-02 2016-11-24 Koa株式会社 チップ抵抗器及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015073077A (ja) * 2013-08-30 2015-04-16 三菱マテリアル株式会社 サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
JP2015220327A (ja) * 2014-05-16 2015-12-07 三菱マテリアル株式会社 サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
JP2016197622A (ja) * 2015-04-02 2016-11-24 Koa株式会社 チップ抵抗器及びその製造方法

Similar Documents

Publication Publication Date Title
KR101127197B1 (ko) 연료전지용 세퍼레이터, 연료전지용 세퍼레이터의 제조방법 및 연료전지
KR900008504B1 (ko) 절연 금속기판의 연속적인 웨브를 제조하기 위한 방법 및 장치
US20050266261A1 (en) Method for improving electrical conductivity of metals, metal alloys and metal oxides
CN111373248A (zh) 电极膜及电化学测定系统
WO2001074585A1 (fr) Couche mince en polyimide metallisee
WO1996038029A1 (fr) Tableau de connexion imprime souple
JP2010126801A (ja) 錫被覆アルミニウム材料
JP2008162245A (ja) メッキ法２層銅ポリイミド積層フィルムおよびその製造方法
US8208242B2 (en) Electrode foil and capacitor using the same
TWI524822B (zh) A metal foil having a resistive layer and a method for manufacturing the same
JP2004327931A (ja) 金属被膜ポリイミド基板及びその製造方法
WO2024111533A1 (ja) 配線基板およびその製造方法
JP2024019570A (ja) ひずみゲージ
JP3290389B2 (ja) 絶縁材料用表面コーティング、それを得る方法、及び絶縁容器の保護への応用
JP2002025345A (ja) 耐マイグレーション性に優れた導電性粒子
WO2019117112A1 (ja) 電極フィルムおよび電気化学測定システム
JP3325361B2 (ja) 透明面状ヒーターおよびその製造方法
JP7352234B2 (ja) 金属基板上に形成された薄膜の電気抵抗率の測定方法、並びに当該測定方法を利用する電子部品の製造方法及び電子部品の製造装置
TW202242911A (zh) 電極
Jin et al. Reliability enhancement of zinc oxide varistors using sputtered silver electrodes
WO2022019299A1 (ja) 電極
JP3079765B2 (ja) 電気接点用材料
TWI435689B (zh) 複合式絕緣層及其製造方法
WO2020137941A1 (ja) 金属化フィルム
KR20240093346A (ko) 배선 회로 기판