WO2024096260A1 - 표시 장치와 그의 제조 방법 - Google Patents

표시 장치와 그의 제조 방법 Download PDF

Info

Publication number
WO2024096260A1
WO2024096260A1 PCT/KR2023/011054 KR2023011054W WO2024096260A1 WO 2024096260 A1 WO2024096260 A1 WO 2024096260A1 KR 2023011054 W KR2023011054 W KR 2023011054W WO 2024096260 A1 WO2024096260 A1 WO 2024096260A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metal nitride
viewing angle
metal
angle control
Prior art date
Application number
PCT/KR2023/011054
Other languages
English (en)
French (fr)
Inventor
신현억
박준용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Publication of WO2024096260A1 publication Critical patent/WO2024096260A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Definitions

  • the present invention relates to a display device and a method of manufacturing the same.
  • LCD liquid crystal displays
  • OLED organic light-emitting diode displays
  • organic light emitting display devices display images using organic light emitting elements that generate light by recombination of electrons and holes.
  • the display device has the advantage of having a fast response speed, large luminance and viewing angle, and being driven with low power consumption.
  • a display device displays image information to the user.
  • it is generally developed to have a wide viewing angle.
  • the viewing angle is wide for each individual product to which the display device is applied, the characteristics of the product may be adversely affected, so it may be desirable for some display devices to have a narrow viewing angle.
  • the viewing angle of the display device is wide, light may be reflected on the windshield of the vehicle when driving at night, adversely affecting the driver's safe driving. Additionally, in the case of computers or mobile phones, the wide viewing angle of the display device is contrary to the user's needs even when the displayed information is not desired to be exposed.
  • the problem to be solved by the present invention is to provide a display device and a method of providing a display device that provides a privacy function by preventing (or eliminating) side light.
  • a display device for solving the above problem includes a display panel having a display area and a non-display area, and a plurality of viewing angle control patterns spaced apart from each other at a certain distance on the display area. and a control layer, wherein the viewing angle control pattern includes a transparent insulating pattern and a multilayer sidewall formed on a side of the transparent insulating pattern, wherein the multilayer sidewall includes a first metal nitride layer, a second metal nitride layer, and It includes a metal layer disposed between the first metal nitride layer and the second metal nitride layer, and the first metal nitride layer, the second metal nitride layer, and the metal layer may each include Al or Ti.
  • the first metal nitride layer, the second metal nitride layer, and the metal layer may include the same metal.
  • the multilayer sidewall may further include a metal oxide layer.
  • the first metal nitride layer, the metal layer, the second metal nitride layer, and the metal oxide layer may be sequentially stacked in a direction away from the transparent insulating pattern.
  • the height of the viewing angle control pattern is formed at the same ratio as the separation distance, and the separation distance may be the distance between the central axis of the first viewing angle control pattern and the central axis of the second viewing angle control pattern adjacent to the first viewing angle control pattern. there is.
  • the first metal nitride layer and the second metal nitride layer may be formed to have the same thickness, and the metal layer may be formed to be thicker than the thickness of the first metal nitride layer.
  • the sidewall of the multilayer further includes a metal oxide layer, and the metal oxide layer may be formed to be thinner than the thickness of the first metal nitride layer.
  • the transparent insulating pattern has a cross-section in the shape of an isosceles trapezoid with a longer base, and the base angle of the isosceles trapezoid may be within the range of 60 degrees to 89.5 degrees.
  • the display panel includes a substrate, a pixel disposed on the substrate, a pixel electrode, a light emitting layer, and a common electrode, a light emitting device layer including a pixel defining film defining the pixel, and a light emitting device layer disposed on the light emitting device layer. It may include a thin film encapsulation layer, and the viewing angle control layer may be disposed on the thin film encapsulation layer.
  • the width of the light emitting layer and the width of the viewing angle control pattern may be in the range of 1:3 to 1:4.
  • a touch sensing layer may be further included between the thin film encapsulation layer and the viewing angle control layer.
  • the touch sensing layer includes a touch electrode, and at least a portion of the viewing angle control pattern may overlap the touch electrode.
  • a touch sensing layer may be further included on the viewing angle control layer.
  • a display device includes a display panel having a display area and a non-display area, and a viewing angle control layer including a plurality of viewing angle control patterns spaced apart from each other at a predetermined distance on the display area,
  • the viewing angle control pattern includes a transparent insulating pattern and a multilayer sidewall formed on a side of the transparent insulating pattern, wherein the multilayer sidewall includes a first metal nitride layer, a second metal nitride layer, and the first metal nitride layer.
  • It includes a metal layer disposed between the second metal nitride layers, and the first metal nitride layer, the metal layer, and the second metal nitride layer may each be AlN, Al, AlN, or TiN, Ti, and TiN.
  • the sidewall of the multilayer may further include a metal oxide layer made of Al 2 O 3 or Ti 2 O 3 .
  • the display panel further includes a plurality of pixels disposed in the display area, the pixels include a pixel electrode, a light emitting layer, and a common electrode, and the width of the pixel and the width of the viewing angle control pattern are 1:3 to 1:3. It may be within the range of 4.
  • a method of manufacturing a display device includes forming a plurality of transparent insulating layer patterns spaced apart from each other at a predetermined distance on a display panel, and forming a plurality of transparent insulating layer patterns on the display panel to cover the plurality of transparent insulating layer patterns.
  • Forming a light absorbing layer by sequentially stacking a first metal nitride layer, a metal layer, and a second metal nitride layer, and forming a light absorbing layer stacked on top of the plurality of transparent insulating layer patterns and between the plurality of transparent insulating layer patterns. It includes etching by anisotropic etching, and the first metal nitride layer, the second metal nitride layer, and the metal layer may include Al or Ti.
  • a metal oxide layer may be deposited on the second metal nitride layer.
  • a display device can provide a privacy function by forming a viewing angle control pattern that absorbs light traveling in the side direction of the light emitting device layer.
  • FIG. 1 is a perspective view of a display device according to an embodiment.
  • Figure 2 is a plan view of a display device according to an embodiment.
  • Figure 3 is a cross-sectional view taken along line I-I'.
  • FIG. 4 is an exemplary diagram showing in detail an example of the display panel shown in FIG. 3 .
  • FIG. 5 is an exemplary diagram showing in detail an example of the touch sensor layer and the viewing angle control layer shown in FIG. 3.
  • FIG. 6 is a plan view showing an example of the sub-pixels shown in FIG. 4 and the first touch metal layer shown in FIG. 5.
  • Figure 7 is a cross-sectional view taken along line II-II' of Figure 6.
  • Figure 8 is an enlarged view of area B in Figure 7.
  • Figure 9 is an enlarged view of area B of Figure 7 according to another embodiment.
  • FIG. 10 is a diagram for explaining the progression of light incident on a viewing angle control pattern according to an embodiment.
  • Figure 11 is a graph to explain the reflectance characteristics of AlN with respect to light wavelength.
  • FIG. 12 is a flowchart illustrating the steps of a method of manufacturing a display device according to an embodiment of the present invention.
  • FIG. 13 to 19 are cross-sectional views for explaining the manufacturing method of the display device of FIG. 12.
  • Figure 20 is a cross-sectional view taken along line II' of Figure 2 according to another embodiment of the present invention.
  • FIG. 21 is a cross-sectional view showing an example of a display device including the touch sensor layer and the viewing angle control layer shown in FIG. 20.
  • Figure 22 is a cross-sectional view taken along line II' of Figure 2 according to another embodiment of the present invention.
  • FIG. 23 is a cross-sectional view showing an example of a display device including the viewing angle control layer shown in FIG. 22.
  • FIG. 1 is a perspective view of a display device according to an embodiment.
  • Figure 2 is a plan view of a display device according to an embodiment.
  • top”, “top”, and “upper surface” refer to the upper direction, that is, the Z-axis direction, based on the display panel 100, and “lower”, “bottom”, and “bottom” refer to the display panel 100 ), it points in the downward direction, that is, in the direction opposite to the Z-axis direction.
  • left”, “right”, “top”, and “bottom” indicate the direction when the display panel 100 is viewed from a plane. For example, “left” refers to the opposite direction of the X-axis, “right” refers to the
  • the display device 10 is a device that displays moving images or still images, and is used in mobile phones, smart phones, tablet personal computers, and smart watches.
  • Portable electronic devices such as (smart watch), watch phone, mobile communication terminal, electronic notebook, e-book, PMP (portable multimedia player), navigation, UMPC (Ultra Mobile PC), as well as televisions, laptops, and monitors , can be used as a display screen for various products such as billboards and Internet of Things (IOT) devices.
  • IOT Internet of Things
  • the display device 10 may be any one of an organic light emitting display device, a liquid crystal display device, a plasma display device, a field emission display device, an electrophoretic display device, an electrowetting display device, a quantum dot light emitting display device, and a micro LED display device. .
  • the description focuses on the fact that the display device 10 is an organic light emitting display device, but the present invention is not limited thereto.
  • the display device 10 includes a display panel 100, a display driving circuit 250, a circuit board 300, and a touch driving circuit 400.
  • the display panel 100 may include a main area MA and a protruding area PA protruding from one side (eg, one edge) of the main area MA.
  • the main area MA has a rectangular shape with a short side in a first direction (eg, X-axis direction) and a long side in a second direction (eg, Y-axis direction) that intersects the first direction (X-axis direction). It can be formed as a plane of. A corner where the short side in the first direction (X-axis direction) and the long side in the second direction (Y-axis direction) meet may be rounded to have a predetermined curvature or may be formed at a right angle.
  • the planar shape of the display device 10 is not limited to a square shape, and may be formed in other polygonal, circular, or oval shapes.
  • the main area MA may be formed flat, but is not limited to this, and may include curved portions formed at left and right ends. In this case, the curved portion may have a constant curvature or a changing curvature.
  • the main area (MA) may include a display area (DA) in which pixels are formed to display an image, and a non-display area (NDA) that is a surrounding area of the display area (DA).
  • DA display area
  • NDA non-display area
  • the display area DA not only pixels but also scan lines, data lines, and power lines connected to the pixels may be disposed.
  • the display area DA may be disposed on the curved portion. In this case, the image of the display panel 100 may be visible even on the curved portion.
  • the non-display area NDA may be defined as an area from the outside of the display area DA to the edge of the display panel 100.
  • a scan driver for applying scan signals to scan lines and link lines connecting data lines and the display driver circuit 250 may be disposed in the non-display area NDA.
  • the protruding area PA may protrude from one side of the main area MA.
  • the protruding area PA may protrude from the lower side of the main area MA as shown in FIGS. 1 and 2 .
  • the length of the protruding area PA in the first direction (X-axis direction) may be smaller than the length of the main area MA in the first direction (X-axis direction).
  • the protruding area PA may include a bending area BA and a pad area PDA.
  • the pad area PDA may be placed on one side of the bending area BA, and the main area MA may be placed on the other side of the bending area BA.
  • the pad area PDA may be placed below the bending area BA, and the main area MA may be placed above the bending area BA.
  • the display panel 100 may be flexibly formed to be curved, curved, bent, folded, or rolled. Therefore, the display panel 100 may be bent in the thickness direction (eg, Z-axis direction) in the bending area BA. In this case, before the display panel 100 is bent, one side of the pad area (PDA) of the display panel 100 faces upward, but after the display panel 100 is bent, the pad area (PDA) of the display panel 100 faces upward. One side of the PDA) is directed downward. Because of this, the pad area PDA is disposed below the main area MA and may overlap with the main area MA.
  • the pad area PDA is disposed below the main area MA and may overlap with the main area MA.
  • Pads electrically connected to the display driving circuit 250 and the circuit board 300 may be disposed in the pad area (PDA) of the display panel 100 .
  • the display driving circuit 250 outputs signals and voltages for driving the display panel 100.
  • the display driving circuit 250 may supply data voltages to data lines.
  • the display driving circuit 250 may supply power voltage to the power line and scan control signals to the scan driver.
  • the display driving circuit 250 is formed as an integrated circuit (IC) and is connected to the display panel 100 in the pad area (PDA) using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method. It may be mounted on the top, but is not limited to this.
  • the display driving circuit 250 may be mounted on the circuit board 300.
  • the pads may include display pads electrically connected to the display driving circuit 250 and touch pads electrically connected to touch lines.
  • Circuit board 300 may be attached to the pads using an anisotropic conductive film. Because of this, the lead lines of the circuit board 300 may be electrically connected to the pads.
  • the circuit board 300 may be a flexible printed circuit board (FPCB), a printed circuit board (PCB), or a flexible film such as a chip on film (COF). .
  • the touch driving circuit 400 may be connected to touch electrodes of the touch sensor layer (TSL) of the display panel 100.
  • the touch driving circuit 400 applies driving signals to the touch electrodes of the touch sensor layer (TSL) and measures capacitance values of the touch electrodes.
  • the driving signal may be a signal having a plurality of driving pulses.
  • the touch driving circuit 400 can not only determine whether a touch is input based on capacitance values, but also calculate touch coordinates where a touch is input.
  • the touch driving circuit 400 may be disposed on the circuit board 300 .
  • the touch driving circuit 400 may be formed as an integrated circuit (IC) and mounted on the circuit board 300.
  • Figure 3 is a cross-sectional view taken along line I-I' of Figure 2.
  • the display panel 100 includes a substrate (SUB), a thin film transistor layer (TFTL) disposed on the substrate (SUB), a light emitting device layer (EML), a thin film encapsulation layer (TFEL), and a touch sensor layer ( TSL) and a viewing angle control layer (LCL).
  • TFTL thin film transistor layer
  • EML light emitting device layer
  • TFEL thin film encapsulation layer
  • TSL touch sensor layer
  • LCD viewing angle control layer
  • the substrate (SUB) may be made of an insulating material such as glass, quartz, or polymer resin.
  • polymer materials include polyether sulphone (PES), polyacrylate (PA), polyarylate (PAR), polyetherimide (PEI), and polyethylene napthalate (PEN). ), polyethylene terephthalate (PET), polyphenylene sulfide (PPS), polyallylate, polyimide (PI), polycarbonate (PC), cellulose triacetate ( cellulose triacetate (CAT), cellulose acetate propionate (CAP), or a combination thereof.
  • the substrate SUB may include a metal material.
  • the substrate (SUB) may be a rigid substrate or a flexible substrate capable of bending, folding, rolling, etc.
  • the substrate (SUB) may be formed of polyimide (PI), but is not limited thereto.
  • the thin film transistor layer may be disposed on the substrate (SUB).
  • the thin film transistor layer not only thin film transistors of each pixel, but also scan lines, data lines, power lines, scan control lines, and routing lines connecting pads and data lines will be formed. You can.
  • Each of the thin film transistors may include a gate electrode, a semiconductor layer, a source electrode, and a drain electrode.
  • the scan driver 110 may include thin film transistors.
  • the thin film transistor layer may be disposed in the display area (DA) and the non-display area (NDA).
  • DA display area
  • NDA non-display area
  • thin film transistors, scan lines, and data lines of each pixel of the thin film transistor layer (TFTL). , and power lines may be disposed in the display area DA.
  • Scan control lines and link lines of the thin film transistor layer (TFTL) may be disposed in the non-display area (NDA).
  • a light emitting device layer may be disposed on the thin film transistor layer (TFTL).
  • the light emitting layer may include pixels including a first electrode, an emitting layer, and a second electrode, and a pixel defining layer defining the pixels.
  • the light-emitting layer may be an organic light-emitting layer containing an organic material.
  • the light emitting layer may include a hole transporting layer, an organic light emitting layer, and an electron transporting layer.
  • a thin film encapsulation layer may be disposed on the light emitting device layer (EML).
  • the thin film encapsulation layer (TFEL) serves to prevent oxygen or moisture from penetrating into the light emitting element layer (EML).
  • the thin film encapsulation layer (TFEL) may include at least one inorganic layer.
  • the inorganic layer may be a silicon nitride layer, a silicon oxy nitride layer, a silicon oxide layer, a titanium oxide layer, or an aluminum oxide layer, but is not limited thereto.
  • the thin film encapsulation layer (TFEL) serves to protect the light emitting element layer (EML) from foreign substances such as dust.
  • the thin film encapsulation layer (TFEL) may include at least one organic layer.
  • the organic layer may be acryl resin, epoxy resin, phenolic resin, polyamide resin, or polyimide resin, but is not limited thereto.
  • the thin film encapsulation layer (TFEL) may be disposed in both the display area (DA) and the non-display area (NDA).
  • the thin film encapsulation layer (TFEL) may be disposed in the display area (DA) and the non-display area (NDA). It may be arranged to cover the light emitting device layer (EML) and the thin film transistor layer (TFTL) of the non-display area (NDA).
  • a touch sensor layer may be disposed on the thin film encapsulation layer (TFEL).
  • TSL thin film encapsulation layer
  • the display device 10 is more stable than when a separate touch panel including the touch sensor layer (TSL) is attached on the thin film encapsulation layer (TFEL). It has the advantage of reducing the thickness.
  • the touch sensor layer may include, for example, touch electrodes for detecting a user's touch in a capacitive manner and touch lines connecting pads and the touch electrodes.
  • the touch sensor layer can detect the user's touch using a self-capacitance method or a mutual capacitance method.
  • the touch electrodes of the touch sensor layer may be disposed in the touch sensor area (TSA) overlapping the display area (DA) (eg, as shown in FIG. 5).
  • the touch lines of the touch sensor layer (TSL) may be disposed in the touch peripheral area (TPA) overlapping the non-display area (NDA) (eg, as shown in FIG. 5 ).
  • a viewing angle control layer may be disposed on the touch sensor layer (TSL).
  • the viewing angle control layer (LCL) may be disposed to overlap the display area (DA). Additionally, the viewing angle control layer (LCL) may be disposed to overlap the touch sensor area (TSA).
  • the viewing angle control layer (LCL) is a layer that absorbs light from the light emitting element layer (EML) that travels in the side direction rather than the top direction (Z-axis direction) of the display panel 100.
  • a cover window may be additionally disposed on the viewing angle control layer (LCL).
  • the viewing angle control layer (LCL) and the cover window may be attached by a transparent adhesive member such as an optically clear adhesive (OCA) film.
  • OCA optically clear adhesive
  • FIG. 4 is an exemplary diagram showing in detail an example of the display panel shown in FIG. 3 .
  • pixels (P), scan lines (SL), data lines (DL), power line (PL), scan control lines (SCL), and scan driver of the display area (DA) are shown. Only 110, display driving circuit 250, and display pads DP are shown.
  • scan lines SL, data lines DL, power lines PL, and pixels P are arranged in the display area DA.
  • the scan lines SL are formed side by side in a first direction (X-axis direction), and the data lines DL are formed side by side in a second direction (Y-axis direction) that intersects the first direction (X-axis direction).
  • the power line PL includes at least one line formed parallel to the data lines DL in a second direction (Y-axis direction) and a plurality of lines branched from the at least one line in a first direction (X-axis direction). may include.
  • Each of the pixels P may be connected to at least one of the scan lines SL, one of the data lines DL, and the power line PL.
  • Each of the pixels P may include thin film transistors including a driving transistor and at least one switching transistor, an organic light emitting diode, and a capacitor.
  • Each of the pixels P receives the data voltage of the data line DL when a scan signal is applied from the scan line SL, and emits light by supplying a driving current to the organic light emitting diode according to the data voltage applied to the gate electrode. can do.
  • the scan driver 110 is connected to the display driver circuit 250 through at least one scan control line (SCL). Therefore, the scan driver 110 can receive the scan control signal of the display driver circuit 250.
  • the scan driver 110 generates scan signals according to the scan control signal and supplies them to the scan lines SL.
  • FIG. 4 illustrates that the scan driver 110 is formed in the non-display area NDA outside the left side of the display area DA
  • the present invention is not limited thereto.
  • the scan driver 110 may be formed in the non-display area NDA outside the left and right sides of the display area DA.
  • the display driving circuit 250 is connected to the display pads DP and receives digital video data and timing signals.
  • the display driving circuit 250 converts digital video data into analog positive/negative data voltages and supplies them to the data lines DL through the link lines DLL. Additionally, the display driving circuit 250 generates and supplies a scan control signal for controlling the scan driver 110 through the scan control line (SCL). Pixels P to which data voltages are to be supplied are selected by scan signals from the scan driver 110, and data voltages are supplied to the selected pixels P.
  • the display driving circuit 250 may be formed as an integrated circuit (IC) and attached to the substrate (SUB) using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method.
  • COG chip on glass
  • COP chip on plastic
  • FIG. 5 is an example diagram showing in detail an example of the touch sensor layer and the viewing angle control layer shown in FIG. 3, and FIG. 6 is an example of the sub-pixels shown in FIG. 4 and the first touch metal layer shown in FIG. 5. This is a floor plan showing.
  • touch electrodes TE, RE
  • touch lines TL, RL
  • touch pad TP
  • the touch sensor layer includes a touch sensor area (TSA) for detecting a user's touch and a touch peripheral area (TPA) disposed around the touch sensor area (TSA).
  • the touch sensor area (TSA) may overlap with the display area (DA), and the touch peripheral area (TPA) may overlap with the non-display area (NDA).
  • the touch electrodes TE and RE may be disposed in the touch sensor area TSA.
  • the touch electrodes (TE, RE) are electrically connected to the sensing electrodes (RE) in a first direction (X-axis direction) and in a second direction (Y-axis direction) that intersects the first direction (X-axis direction). It may include driving electrodes (TE) connected to .
  • FIG. 5 illustrates that the sensing electrodes RE and the driving electrodes TE are formed in a diamond-shaped planar shape, the present invention is not limited thereto.
  • the driving electrodes (TE) adjacent to each other in the second direction (Y-axis direction) are connected to the connection electrode ( BE) can be electrically connected.
  • the driving electrodes (TE) and the sensing electrodes (RE) may be placed on one layer, and the connection electrode (BE) may be placed on a different layer from the driving electrodes (TE) and the sensing electrodes (RE).
  • the connection electrode BE may be connected to the drive electrode TE disposed on another layer through a touch contact hole (eg, TCNT in FIG. 21).
  • sensing electrodes RE electrically connected in the first direction (X-axis direction) and the driving electrodes TE electrically connected in the second direction (Y-axis direction) are electrically insulated from each other.
  • the touch lines TL and RL may be disposed in the touch peripheral area TPA.
  • the touch lines TL and RL include first driving lines TL1 and second driving lines TL2 connected to sensing lines RL and driving electrodes TE. may include.
  • the sensing electrodes RE disposed on the right side of the touch sensor area TSA may be connected to the sensing lines RL.
  • the sensing electrodes RE electrically connected in the first direction (x-axis direction) may be connected to the sensing line RL.
  • the sensing lines RL may be connected to the first touch pads TP1. Because of this, the touch driving circuit 400 may be electrically connected to the sensing electrodes RE.
  • the driving electrodes TE disposed below the touch sensor area TSA are connected to the first driving lines TL1, and the driving electrodes TE disposed above the touch sensor area TSA are connected to the second driving lines.
  • (TL2) can be connected.
  • the driving electrodes TE electrically connected in the second direction (Y-axis direction) the driving electrode TE disposed at the lower end is connected to the first driving line TL1, and the driving electrode TE disposed at the upper end is connected to the first driving line TL1.
  • (TE) may be connected to the second driving line TL2.
  • the second driving lines TL2 may be connected to the driving electrodes TE on the upper side of the touch sensor area TSA via the left outer side of the touch sensor area TSA.
  • the first driving lines TL1 and the second driving lines TL2 may be connected to the second touch pads TP2. Because of this, the touch driving circuit 400 may be electrically connected to the driving electrodes TE.
  • the touch electrodes TE and RE may be driven using a mutual capacitance method or a self-capacitance method.
  • driving signals are supplied to the driving electrodes TE through the first driving lines TL1 and the second driving lines TL2.
  • mutual capacitances formed in intersection areas of the sensing electrodes (RE) and the driving electrodes (TE) are charged.
  • the charge changes of the sensing electrodes RE are measured through the sensing lines RL, and whether a touch input is determined according to the charge changes of the sensing electrodes RE.
  • the driving signal may be a signal having a plurality of driving pulses.
  • the driving electrodes TE and RE are driven through the first driving lines TL1, the second driving lines TL2, and the sensing lines RL.
  • the self-capacitances of the driving electrodes TE and the sensing electrodes RE are charged.
  • charge changes in self-capacitances of the driving electrodes TE and the sensing electrodes RE are measured through the first driving lines TL1, the second driving lines TL2, and the sensing lines RL. And whether or not there is a touch input is determined according to the charge changes in the self-capacitances.
  • the driving electrodes (TE), the sensing electrodes (RE), and the connecting electrodes (BE) may be formed as mesh-shaped electrodes as shown in FIG. 5 .
  • the touch sensor layer (TSL) including the driving electrodes (TE) and the sensing electrodes (RE) is formed directly on the thin film encapsulation film (TFEL) as shown in FIG. 3, the second electrode of the light emitting element layer (EML) Since the distance between the driving electrodes (TE) or sensing electrodes (RE) of the touch sensor layer (TSL) is relatively close, the second electrode of the light emitting element layer (EML) and the driving electrode (TE) of the touch sensor layer (TSL) ) Alternatively, a very large parasitic capacitance may be formed between the sensing electrodes (RE).
  • the driving electrodes (TE) and the sensing electrodes (RE) are formed as mesh-shaped electrodes as shown in FIG. 5 rather than as unpatterned electrodes of a transparent oxide conductive layer such as ITO or IZO. It is desirable to be
  • a first guard line GL1 may be disposed outside the outermost sensing line RL among the sensing lines RL. Additionally, a first ground line (GRL1) may be disposed outside the first guard line (GL1). For example, a first guard line (GL1) is disposed on the right side of the sensing line (RL) disposed at the right end among the sensing lines (RL), and a first ground line (GRL1) is disposed on the right side of the first guard line (GL1). ) can be placed.
  • a second guard line (GL2) will be disposed between the innermost sensing line (RL) among the sensing lines (RL) and the first driving line (TL1) disposed at the right end of the first driving lines (TL1). You can. Additionally, the second guard line GL2 may be disposed between the first driving line TL1 and the second ground line GRL2 located at the right end of the first driving lines TL1. Furthermore, the third guard line GL3 may be disposed between the innermost sensing line RL among the sensing lines RL and the second ground line GRL2. The second ground line GRL2 may be connected to the first touch pad disposed on the leftmost side among the first touch pads TP1 and the second touch pad disposed on the rightmost side among the second touch pads TP2.
  • a fourth guard line GL4 may be disposed outside the outermost second drive line TL2 among the second drive lines TL2. Additionally, a third ground line (GRL3) may be disposed outside the fourth guard line (GL4). For example, the fourth guard line GL4 is disposed to the left and above the second drive line TL2, which is located at the left and upper end of the second drive lines TL2, and the fourth guard line GL4 A third ground line (GRL3) may be disposed on the left and upper sides.
  • a fifth guard line GL5 may be disposed inside the innermost second driving line TL2 among the second driving lines TL2.
  • the fifth guard line GL5 may be disposed between the touch electrodes TE and RE and the second driving line TL2 located at the right end of the second driving lines TL2.
  • the first ground line (GRL1), the second ground line (GRL2), and the third ground line (GRL3) are located at the outermost edges on the top, left, and right sides of the display panel 100. is placed in Additionally, a ground voltage is applied to the first ground line (GRL1), the second ground line (GRL2), and the third ground line (GRL3). For this reason, when static electricity is applied from the outside, the static electricity may be discharged to the first ground line (GRL1), the second ground line (GRL2), and the third ground line (GRL3).
  • the first guard line GL1 is disposed between the sensing line RL and the first ground line GRL1 disposed on the outermost side, so the sensing line disposed on the outermost side (RL) may play a role in minimizing influence by voltage changes in the first ground line (GRL1).
  • the second guard line GL2 is disposed between the innermost sensing line RL and the outermost first driving line TL1. Because of this, the second guard line GL2 may play a role in minimizing the influence of voltage changes on the innermost sensing line RL and the outermost first driving line TL1. .
  • the third guard line (GL3) is disposed between the innermost sensing line (RL) and the second ground line (GRL2), so that the innermost sensing line (RL) is connected to the second ground line (GRL2). It can play a role in minimizing the effects of voltage changes.
  • the fourth guard line GL4 is disposed between the outermost second driving line TL2 and the third ground line GRL3, so that the second driving line TL2 is connected to the voltage of the third ground line GRL3. It can play a role in minimizing the impact of change.
  • the fifth guard line GL5 is disposed between the innermost second driving line TL2 and the touch electrodes TE and RE, the innermost second driving line TL2 and the touch electrodes It can play a role in minimizing the influence of (TE, RE) on each other.
  • the first guard line (GL1), the second guard line (GL2), the third guard line (GL3), the fourth guard line (GL4), And a ground voltage may be applied to the fifth guard line GL5.
  • the first guard line GL1, the second guard line GL2, the third guard line GL3, and the fourth guard line GL4 and the same driving signals as the driving signals applied to the first driving lines TL1, the second driving lines TL2, and the sensing lines RL may be applied to the fifth guard line GL5. there is.
  • the sub-pixels may include first sub-pixels (RP), second sub-pixels (GP), and third sub-pixels (BP).
  • Each of the first sub-pixels (RP) displays a first color
  • each of the second sub-pixels (GP) displays a second color
  • each of the third sub-pixels (BP) displays a third color.
  • the first color may be red
  • the second color may be green
  • the third color may be blue, but are not limited thereto.
  • the display panel 100 is capable of expressing white gradation in units of pixels (P).
  • One pixel (P) may be defined by one first sub-pixel (RP), two second sub-pixels (GP), and one third sub-pixel (BP). Additionally, the first sub-pixel (RP), the second sub-pixels (GP), and the third sub-pixel (BP), which are defined as one pixel (P), may be arranged in a diamond shape as shown in FIG. 6 .
  • the number of first sub-pixels (RP) and the number of third sub-pixels (BP) may be the same.
  • the number of second sub-pixels (GP) may be twice the number of first sub-pixels (RP) and twice the number of third sub-pixels (BP). Additionally, in the display panel 100, the number of second sub-pixels (GP) may be equal to the sum of the number of first sub-pixels (RP) and the number of third sub-pixels (BP).
  • FIG. 6 illustrates that the first sub-pixels (RP), second sub-pixels (GP), and third sub-pixels (BP) are formed in a diamond shape when viewed from a plane
  • the embodiment of the present invention does this. It is not limited.
  • the first sub-pixels (RP), the second sub-pixels (GP), and the third sub-pixels (BP) may be formed in a rectangular or square shape when viewed on a plane, and may be formed in a polygonal shape other than a square. , may be formed in a circular or oval shape.
  • the shape of the first sub-pixel (RP), the shape of the second sub-pixel (GP), and the shape of the third sub-pixel (BP) may be different from each other.
  • the size of the first sub-pixel (RP), the size of the second sub-pixel (GP), and the size of the third sub-pixel (BP) are the same when viewed on a plane; however, in an embodiment of the present invention is not limited to this.
  • the size of the first sub-pixel (RP), the size of the second sub-pixel (GP), and the size of the third sub-pixel (BP) may be different from each other.
  • the size of the first sub-pixel (RP) may be larger than the size of the second sub-pixel (GP)
  • the size of the third sub-pixel (BP) may be larger than the size of the second sub-pixel (GP). It can be larger than the size of .
  • the size of the first sub-pixel RP may be substantially the same as the size of the third sub-pixel BP or may be smaller than the size of the third sub-pixel BP.
  • Figure 7 is a cross-sectional view taken along line II-II' of Figure 6.
  • a thin film transistor layer is formed on the substrate (SUB).
  • the thin film transistor layer (TFTL) includes thin film transistors 120, a gate insulating film 130, an interlayer insulating film 140, a protective film 150, and a planarization film 160.
  • a first buffer film BF1 may be formed on one surface of the substrate SUB.
  • the first buffer film BF1 is formed on one side of the substrate SUB to protect the thin film transistors 120 and the organic light emitting layer 172 of the light emitting element layer EML from moisture penetrating through the substrate SUB, which is vulnerable to moisture permeation. may be formed on the
  • the first buffer layer BF1 may be composed of a plurality of inorganic layers alternately stacked.
  • the first buffer layer BF1 may be formed as a multilayer in which one or more inorganic layers of a silicon nitride layer, a silicon oxy nitride layer, a silicon oxide layer, a titanium oxide layer, and an aluminum oxide layer are alternately stacked. there is.
  • the first buffer film BF1 may be omitted.
  • a thin film transistor 120 is formed on the first buffer film BF1.
  • the thin film transistor 120 includes an active layer (eg, semiconductor layer) 121, a gate electrode 122, a source electrode 123, and a drain electrode 124.
  • the thin film transistor 120 is formed in a top gate (top gate) manner in which the gate electrode 122 is located on top of the active layer 121, but it should be noted that the thin film transistor 120 is not limited thereto.
  • the thin film transistor 120 is a bottom gate type in which the gate electrode 122 is located below the active layer 121, or the gate electrode 122 is located in the upper part of the active layer 121. It can be formed in a double gate method located both at the top and the bottom.
  • the active layer 121 is formed on the first buffer film BF1.
  • the active layer 121 may include polycrystalline silicon, single crystalline silicon, low-temperature polycrystalline silicon, amorphous silicon, or an oxide semiconductor.
  • oxide semiconductors include binary compounds (ABx) and ternary compounds (ABxCy) containing indium, zinc, gallium, tin, titanium, aluminum, hafnium (Hf), zirconium (Zr), magnesium (Mg), etc. , may include a four-component compound (ABxCyDz).
  • the active layer 121 may include ITZO (oxide containing indium, tin, and titanium) or IGZO (oxide containing indium, gallium, and tin).
  • a light blocking layer may be formed between the buffer film and the active layer 121 to block external light incident on the active layer 121.
  • a gate insulating layer 130 may be formed on the active layer 121.
  • the gate insulating layer 130 may be formed of an inorganic layer, for example, a silicon nitride layer, a silicon oxy nitride layer, a silicon oxide layer, a titanium oxide layer, or an aluminum oxide layer.
  • a gate electrode 122 and a gate line may be formed on the gate insulating film 130.
  • the gate electrode 122 and the gate line are made of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It may be formed as a single layer or multiple layers made of one or an alloy thereof.
  • An interlayer insulating film 140 may be formed on the gate electrode 122 and the gate line.
  • the interlayer insulating layer 140 may be formed of an inorganic layer, for example, a silicon nitride layer, a silicon oxy nitride layer, a silicon oxide layer, a titanium oxide layer, or an aluminum oxide layer.
  • a source electrode 123 and a drain electrode 124 may be formed on the interlayer insulating film 140. Each of the source electrode 123 and the drain electrode 124 may be connected to the active layer 121 through a contact hole penetrating the gate insulating film 130 and the interlayer insulating film 140.
  • the source electrode 123 and the drain electrode 124 are made of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). ) may be formed as a single layer or multiple layers made of any one or an alloy thereof.
  • a protective film 150 may be formed on the source electrode 123 and the drain electrode 124 to insulate the thin film transistor 120.
  • the protective film 150 may be formed of an inorganic film, for example, a silicon nitride layer, a silicon oxy nitride layer, a silicon oxide layer, a titanium oxide layer, or an aluminum oxide layer.
  • a planarization film 160 may be formed on the protective film 150 to flatten the step caused by the thin film transistor 120.
  • the planarization film 160 may be formed of an organic film such as acryl resin, epoxy resin, phenolic resin, polyamide resin, or polyimide resin. there is.
  • a light emitting device layer is formed on the thin film transistor layer (TFTL).
  • the light emitting device layer includes light emitting devices 170 and a pixel defining layer 180.
  • the light emitting elements 170 and the pixel defining layer 180 are formed on the planarization layer 160.
  • Each of the light emitting devices 170 may include a first electrode 171, an organic light emitting layer 172, and a second electrode 173.
  • the first electrode 171 may be formed on the planarization film 160.
  • the first electrode 171 is connected to the source electrode 123 of the thin film transistor 120 through a contact hole penetrating the protective film 150 and the planarization film 160.
  • the first electrode 171 has a stacked structure of aluminum and titanium (Ti/Al/Ti), aluminum and ITO. It can be formed of a highly reflective metal material, such as a laminated structure (ITO/Al/ITO), APC alloy, and a laminated structure of APC alloy and ITO (ITO/APC/ITO).
  • APC alloy is an alloy of silver (Ag), palladium (Pd), and copper (Cu).
  • the first electrode 171 is made of a transparent metal material (TCO, Transparent) such as ITO or IZO that can transmit light. It may be formed of a semi-transmissive conductive material, such as magnesium (Mg), silver (Ag), or an alloy of magnesium (Mg) and silver (Ag). In this case, when the first electrode 171 is formed of a translucent metal material, light output efficiency can be increased due to a micro cavity.
  • the pixel defining layer 180 may be formed to partition the first electrode 171 on the planarization layer 160 to serve as a pixel defining layer defining the sub-pixels (RP, GP, BP).
  • the pixel defining film 180 may be formed to cover the edge of the first electrode 171.
  • the pixel defining layer 180 may be formed of an organic layer such as acryl resin, epoxy resin, phenolic resin, polyamide resin, or polyimide resin. You can.
  • Each of the sub-pixels includes a first electrode 171, an organic light emitting layer 172, and a second electrode 173, which are sequentially stacked to form holes from the first electrode 171 and the second electrode. It represents a region where electrons from (173) combine with each other in the organic light-emitting layer 172 to emit light.
  • Each of the sub-pixels may include a light emitting element 170.
  • the organic light emitting layer 172 is formed on the first electrode 171 and the pixel defining layer 180.
  • the organic light emitting layer 172 may contain an organic material and emit light of a predetermined color.
  • the organic light emitting layer 172 may include a hole transporting layer, an organic material layer, and an electron transporting layer.
  • the organic emission layer 172 of the first sub-pixel (RP) emits light of the first color
  • the organic emission layer 172 of the second sub-pixel (GP) emits light of the second color
  • the organic emission layer 172 of the second sub-pixel (GP) emits light of the second color.
  • the organic emission layer 172 of the third sub-pixel BP may emit light of a third color.
  • the first color may be red
  • the second color may be green
  • the third color may be blue, but are not limited thereto.
  • the organic emission layer 172 of each of the sub-pixels (RP, GP, BP) may emit white light, and in this case, the first sub-pixel (RP) overlaps the color filter layer of the first color and , the second sub-pixel (GP) may overlap with the color filter layer of the second color, and the third sub-pixel (BP) may overlap with the color filter layer of the third color.
  • the second electrode 173 is formed on the organic light emitting layer 172.
  • the second electrode 173 may be formed to cover the organic light emitting layer 172.
  • the second electrode 173 may be a common layer commonly formed in the sub-pixels (RP, GP, BP).
  • a capping layer may be formed on the second electrode 173.
  • the second electrode 173 is made of a transparent metal material (TCO, Transparent Conductive Material) such as ITO or IZO, which can transmit light, or magnesium (Mg), silver (Ag), or magnesium (Mg). It may be formed of a semi-transmissive conductive material such as an alloy of silver (Ag).
  • TCO transparent Metal material
  • ITO Indium Tin Oxide
  • IZO Transparent Conductive Material
  • Mg magnesium
  • Ag silver
  • Mg magnesium
  • Mg magnesium
  • Ag silver
  • Mg magnesium
  • It may be formed of a semi-transmissive conductive material such as an alloy of silver (Ag).
  • the second electrode 173 is formed of a translucent metal material, light output efficiency can be increased due to a micro cavity.
  • the second electrode 173 has a stacked structure of aluminum and titanium (Ti/Al/Ti), a stacked structure of aluminum and ITO (ITO/Al/ITO), an APC alloy, and a stacked structure of APC alloy and ITO. It can be formed of a highly reflective metal material such as (ITO/APC/ITO).
  • APC alloy is an alloy of silver (Ag), palladium (Pd), and copper (Cu).
  • a thin film encapsulation layer is formed on the light emitting device layer (EML).
  • the thin film encapsulation layer includes an encapsulation film 190 .
  • the encapsulation film 190 is disposed on the second electrode 173.
  • the encapsulation film 190 may include at least one inorganic film to prevent oxygen or moisture from penetrating into the organic light emitting layer 172 and the second electrode 173. Additionally, the encapsulation film 190 may include at least one organic film to protect the light emitting layer (EML) from foreign substances such as dust.
  • the encapsulation film 190 may include a first inorganic film disposed on the second electrode 173, an organic film disposed on the first inorganic film, and a second inorganic film disposed on the organic film. .
  • the first inorganic layer and the second inorganic layer may be formed of a silicon nitride layer, a silicon oxy nitride layer, a silicon oxide layer, a titanium oxide layer, or an aluminum oxide layer, but are not limited thereto.
  • the organic film may be formed of acryl resin, epoxy resin, phenolic resin, polyamide resin, polyimide resin, etc., but is not limited thereto.
  • a second buffer film BF2 is formed on the thin film encapsulation layer TFEL.
  • the second buffer layer BF2 may be composed of a plurality of inorganic layers alternately stacked.
  • the second buffer layer BF2 may be formed as a multilayer in which one or more inorganic layers of a silicon nitride layer, a silicon oxy nitride layer, a silicon oxide layer, a titanium oxide layer, and an aluminum oxide layer are alternately stacked. there is.
  • the second buffer film BF2 may be omitted.
  • a touch sensor layer is formed on the second buffer layer (BF2).
  • the touch sensor layer (TSL) includes driving electrodes (TE), sensing electrodes (RE), connection electrodes (BE), first driving lines (TL1), second driving lines (TL2), It may include sense lines (RL), guard lines (GL1, GL2, GL3, GL4, GL5), and ground lines (GRL1, GRL2, GRL3).
  • TE driving electrode
  • RE sensing electrode
  • BE connection electrodes
  • first driving lines TL1
  • second driving lines TL2
  • It may include sense lines (RL), guard lines (GL1, GL2, GL3, GL4, GL5), and ground lines (GRL1, GRL2, GRL3).
  • connection electrode BE may be disposed on the second buffer film BF2.
  • the connection electrode (BE) is made of any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It can be formed as a single layer or multiple layers made of an alloy.
  • a first touch insulating layer TINS1 is disposed on the connection electrode BE.
  • the first touch insulating layer TINS1 may be formed of an inorganic layer, for example, silicon nitride, silicon oxide, silicon nitride, titanium oxide, or aluminum oxide.
  • the first touch insulating layer TINS1 is made of acryl resin, epoxy resin, phenolic resin, polyamide resin, polyimide resin, etc. It can be formed as an organic film.
  • a driving electrode (TE) and a sensing electrode (RE) may be disposed on the first touch insulating layer (TINS1).
  • the first driving line (TL1), the second driving line (TL2), the sensing lines (RL), and the guard lines (GL1, GL2, GL3) , GL4, GL5), and ground lines (GRL1, GRL2, GRL3) may be disposed.
  • driving electrodes excluding connection electrodes (BE), sensing electrodes (RE), first driving lines (TL1), second driving lines (TL2), sensing lines (RL),
  • the guard lines GL1, GL2, GL3, GL4, GL5) and the ground lines (GRL1, GRL2, GRL3) are disposed on the same layer and may be made of the same material.
  • Driving electrodes (TE), sensing electrodes (RE), first driving lines (TL1), second driving lines (TL2), sensing lines (RL), guard lines (GL1, GL2, GL3, GL4) , GL5), and the ground lines (GRL1, GRL2, GRL3) have a laminate structure of aluminum and titanium (Ti/Al/Ti), a laminate structure of aluminum and ITO (ITO/Al/ITO), APC alloy, and APC alloy. and ITO (ITO/APC/ITO), but the embodiment of the present invention is not limited thereto.
  • the connection electrodes BE shown in FIG. 5 will be formed on the first touch insulating film TINS1. You can.
  • connection electrodes BE may be connected to the driving electrodes TE through a touch contact hole TCNT penetrating the touch insulating layer TINS.
  • the driving electrodes TE disposed in the second direction (Y-axis direction) may be electrically connected by the connection electrodes BE.
  • the connection electrodes (BE) have a laminated structure of aluminum and titanium (Ti/Al/Ti), a laminated structure of aluminum and ITO (ITO/Al/ITO), an APC alloy, and a laminated structure of APC alloy and ITO (ITO/APC/ ITO), but embodiments of the present invention are not limited thereto.
  • a second touch insulating layer TINS2 is formed on the driving electrode TE and the sensing electrode RE.
  • the second touch insulating layer TINS2 may serve to flatten the step formed by the driving electrode TE, the sensing electrode RE, and the connecting electrode BE.
  • the second touch insulating film (TINS2) is formed of an organic film such as acryl resin, epoxy resin, phenolic resin, polyamide resin, and polyimide resin. It can be.
  • the viewing angle control layer (LCL) is disposed on the touch sensor layer (TSL), for example, the second touch insulating layer (TINS2).
  • the viewing angle control layer (LCL) is a layer that absorbs light from the sub-pixels (RP, GP, BP) that travels in the side direction rather than the top direction (Z-axis direction).
  • the viewing angle control layer (LCL) may include a viewing angle control pattern 200 and a planarization layer 230.
  • the viewing angle control pattern 200 may be disposed on the touch insulating layer TINS (eg, the second touch insulating layer TINS2). At least a portion of the viewing angle control pattern 200 may overlap the touch electrodes TE and RE.
  • the viewing angle control pattern 200 may be formed of an inorganic layer, for example, a silicon nitride layer, a silicon oxy nitride layer, a silicon oxide layer, a titanium oxide layer, or an aluminum oxide layer.
  • the viewing angle control patterns 200 are arranged at regular intervals in the first direction (X axis).
  • the viewing angle control pattern 200 has a sidewall with low reflection and high light absorption.
  • the angle between the touch insulating layer TINS and the inner wall of the viewing angle control pattern 200 may be less than about 90 degrees, and the inner wall may be formed with a regular taper. As the angle formed by the inner wall of the viewing angle control pattern 200 approaches 90 degrees, loss of light traveling in the upper direction (Z-axis direction) of the display panel 100 among the light of the light emitting element layer (EML) can be prevented. desirable.
  • the height d1 of the viewing angle control pattern 200 may be formed to be about 5 ⁇ m to about 12 ⁇ m or more, and in one embodiment, It is preferably formed to be approximately 10 ⁇ m.
  • the height d1 of the viewing angle control pattern 200 refers to the distance from the lower surface to the upper surface of the viewing angle control pattern 200.
  • the upper surface of the viewing angle control pattern 200 has light transparency.
  • the light absorption efficiency of the sub-pixels (RP, GP, BP) can be increased.
  • the thickness of the sidewall of the viewing angle control pattern 200 increases in the upward direction of the sub-pixels (RP, GP, BP).
  • the ratio of light traveling in the (Z direction) may be lowered. Accordingly, the separation distance (eg, distance from center to center) d2 of the viewing angle control pattern 200 may be formed at the same ratio as the height d1 of the viewing angle control pattern 200.
  • the separation distance d2 of the viewing angle control pattern 200 may also be 10 ⁇ m.
  • the separation distance of the viewing angle control pattern 200 may be the distance from the central axis of the first viewing angle control pattern 200 to the central axis of the second viewing angle control pattern 200 adjacent to the first viewing angle control pattern 200. there is.
  • At least a portion of the viewing angle control pattern 200 may overlap the driving electrode (TE) or the sensing electrode (RE).
  • the planarization layer 230 may be formed on the touch insulating layer TINS and the viewing angle control pattern 200 as shown in FIG. 7 .
  • the flattening layer 230 serves to flatten the level difference caused by the viewing angle control pattern 200.
  • the height d3 of the planarization layer 230 is preferably formed to be equal to or thicker than the height d1 of the viewing angle control pattern 200.
  • the height d3 of the planarization layer 230 (eg, the height measured from the touch insulating layer TINS) may be formed to be approximately 5 ⁇ m to approximately 13 ⁇ m.
  • the height d3 of the planarization layer 230 may indicate the maximum thickness of the high refractive index planarization layer 230.
  • FIG. 8 is an enlarged view of area B of FIG. 7
  • FIG. 9 is an enlarged view of area B of FIG. 7 according to another embodiment.
  • FIG. 10 is a graph for explaining the progression of light incident on a viewing angle control pattern according to an embodiment
  • FIG. 11 is a diagram for explaining reflectance characteristics of AlN with respect to the light wavelength.
  • the viewing angle control layer may include a viewing angle control pattern 200 and a planarization layer 230 .
  • a plurality of viewing angle control patterns 200 may overlap one sub-pixel (GP).
  • the ratio of the width of the sub-pixel GP and the width of the viewing angle control pattern 200 may be about 1:3 to about 1:4.
  • the ratio of the width of the organic emission layer 172 and the width of the viewing angle control pattern 200 may be about 1:3 to about 1:4.
  • the viewing angle control pattern 200 includes a transparent insulating layer pattern 210 and a side wall 220 formed of multiple layers.
  • the transparent insulating layer pattern 210 may be formed of an inorganic layer, for example, a silicon nitride layer, a silicon oxy nitride layer, a silicon oxide layer, a titanium oxide layer, or an aluminum oxide layer.
  • the side wall 220 is disposed on the side of the transparent insulating layer pattern 210 .
  • the side wall 220 may be formed of multiple layers including a first metal nitride layer 221, a metal layer 222, a second metal nitride layer 223, and a metal oxide layer 224 in the direction from the inside to the outside. .
  • the first metal nitride layer 221 is a layer disposed on the innermost side of the viewing angle control pattern 200, and has low reflectance characteristics and a high light absorption function in the visible light region (a) (e.g., shown in FIG. 11). have The first metal nitride layer 221 may be formed of, for example, AlN or TiN.
  • the thickness of the first metal nitride layer 221 may be about 400 ⁇ to about 700 ⁇ , and for example, about 600 ⁇ .
  • AlN has a relatively low reflectance characteristic of about 5% or less in the visible light region (a) of 1 eV to 4 eV.
  • the metal layer 222 reflects the first reflected light L12 by the first metal nitride layer 221 (e.g., shown in FIG. 10) and the light reflected by the metal layer 222. It is a layer for destructive interference of the second reflected light (L22) and has a light absorption function.
  • the metal layer 222 may be formed of, for example, Al or Ti.
  • the thickness of the metal layer 222 may be thicker than the thickness of the first metal nitride layer 221.
  • the thickness of the metal layer 222 may range from about 700 ⁇ to about 1000 ⁇ , for example, about 800 ⁇ .
  • the second metal nitride layer 223 has a relatively low reflectance characteristic with respect to the visible light wave field and a relatively high light absorption function.
  • the second metal nitride layer 223 may be formed of the same material as the first metal nitride layer 221.
  • the second metal nitride layer 223 may be formed of, for example, AlN or TiN.
  • the thickness of the second metal nitride layer 223 may be the same as the thickness of the first metal nitride layer 221.
  • the thickness of the second metal nitride layer 223 may range from about 400 ⁇ to about 700 ⁇ , and for example, may be 600 ⁇ .
  • the metal oxide layer 224 is the outermost layer of the viewing angle control pattern 200 and serves to protect the sidewall 220 of the viewing angle control pattern 200.
  • the metal oxide layer 224 may be formed of, for example, aluminum oxide (Al 2 O 3 ).
  • the thickness of the metal oxide layer 224 may be thinner than the thickness of the first metal nitride layer 221.
  • the thickness of the metal oxide layer 224 may range from about 100 ⁇ to about 300 ⁇ , and for example, may be about 200 ⁇ .
  • the metal oxide layer 224 may be omitted.
  • the first metal nitride layer 221, the metal layer 222, and the second metal nitride layer 223 may include the same metal.
  • the first metal nitride layer 221, the metal layer 222, and the second metal nitride layer 223 may be formed of AlN, Al, and AlN, respectively.
  • the first metal nitride layer 221 absorbs the first light L11 incident on the viewing angle control pattern 200 . Most of the first light L11 incident on the first metal nitride layer 221 is absorbed by the first metal nitride layer 221. The first reflected light L12, which is the remaining light that is not absorbed by the first metal nitride layer 221, is reflected. The second light L21, which is the remaining light that is not reflected or absorbed by the first metal nitride layer 221, proceeds to the metal layer 222.
  • the second reflected light L22 incident on the metal layer 222 is absorbed.
  • the second reflected light L22 which is the remaining light that is not absorbed by the metal layer 222, is reflected.
  • the first reflected light L12 and the second reflected light L22 may cancel each other out and disappear. Therefore, among the light from the light emitting element layer (EML), most of the light traveling in the side direction rather than the top direction (Z-axis direction) of the display panel 100 is absorbed or causes destructive interference when incident on the sidewall of the viewing angle control pattern 200. It can become extinct.
  • EML light emitting element layer
  • the second metal nitride layer 223 absorbs the third light L31 incident from outside the viewing angle control pattern 200.
  • the first reflected light L32 which is the remaining light that is not absorbed by the second metal nitride layer 223, is reflected.
  • the fourth light L41 which is the remaining light that is not reflected or absorbed by the second metal nitride layer 223, proceeds to the metal layer 222.
  • the fourth reflected light L42 which is the remaining light that is not absorbed by the metal layer 222, is reflected.
  • the third reflected light L32 and the fourth reflected light L42 may cancel each other out and disappear. This removes light outside the viewing angle range and improves frontal luminance.
  • FIG. 12 is a flowchart illustrating the steps of a method of manufacturing a display device according to an embodiment of the present invention.
  • 13 to 19 are cross-sectional views for explaining a method of manufacturing a display device according to an embodiment of the present invention.
  • a plurality of transparent insulating layer patterns are formed on the display panel (S110 in FIG. 12).
  • the transparent insulating layer pattern 210 is formed on the touch insulating layer (TINS).
  • the transparent insulating layer pattern 210 may be formed using a mask or hard mask.
  • the transparent insulating layer pattern 210 may be formed through a photo-lithography process. For example, after applying a material for forming the transparent insulating layer pattern 210 on the touch insulating layer (TINS), a material for forming the transparent insulating layer pattern 210 is applied using a mask for forming the pattern.
  • the transparent insulating layer pattern 210 can be formed by selective etching. In the case of a photo process for a mask, the size and position of the pattern can be easily adjusted, but the transparent insulating layer pattern 210 can also be formed using a hard mask.
  • the cross-section of the transparent insulating layer pattern 210 may be an isosceles trapezoid whose base is in contact with the touch insulating layer (TINS).
  • the base angle of an isosceles trapezoid may have an angle selected between about 60 degrees and about 89.5 degrees.
  • the first metal nitride layer 221, the metal layer 222, the second metal nitride layer 223, and the metal oxide layer 224 are formed in order to cover the transparent insulating layer pattern 210. It can be stacked as desired (S120 in FIG. 12).
  • the first metal nitride layer 221, the metal layer 222, the second metal nitride layer 223, and the metal oxide layer 224 are formed using electron beam deposition, physical vapor deposition (PVD), or chemical vapor deposition. deposition, CVD), plasma laser deposition (PLD), dual-type thermal evaporation, sputtering, metal-organic chemical vapor deposition (MOCVD), etc. , In one embodiment, these layers may be formed by metal-organic chemical vapor deposition (MOCVD). However, it is not limited to this.
  • the first metal nitride layer 221, the metal layer 222, the second metal nitride layer 223, and the metal oxide layer 224 may include the same metal.
  • the first metal nitride layer 221, the metal layer 222, the second metal nitride layer 223, and the metal oxide layer 224 may be formed of AlN, Al, AlN, and A1 2 O 3 , respectively. .
  • the metal oxide layer 224 may not be deposited.
  • a first metal nitride layer 221 and a metal layer 222 are stacked between the upper surface (UP) of the transparent insulating layer pattern 210 and the transparent insulating layer pattern 210 (BT). ), the second metal nitride layer 223 and the metal oxide layer 224 are removed (S130 in FIG. 12).
  • the light absorption layer including the first metal nitride layer 221, the metal layer 222, the second metal nitride layer 223, and the metal oxide layer 224 is etched using an anisotropic etching method.
  • the light absorption layer formed on the vertical (or close to vertical) side of the transparent insulating layer pattern 210 is not etched, but is formed between the horizontal side of the transparent insulating layer pattern 210 and the transparent insulating layer pattern 210. Etch the light absorption layer.
  • a large voltage difference is formed in the third direction (for example, vertical direction) without a separate mask, and the first metal nitride layer 221, the metal layer 222, and the second metal nitride layer ( 223) and the metal oxide layer 224 are etched.
  • the etching material moves in the third direction by voltage control, for example, moving from the top to the bottom and forming the first metal nitride layer 221, the metal layer 222, the second metal nitride layer 223, and
  • the light absorption layer including the metal oxide layer 224 may be etched, for example, selectively.
  • the etching material is a material that can etch the first metal nitride layer 221, the metal layer 222, the second metal nitride layer 223, and the metal oxide layer 224.
  • the upper surface (UP) of the transparent insulating layer pattern 210 disposed on the horizontal plane defined by the first direction and the second direction is laminated between the transparent insulating layer patterns 210 (BT).
  • the first metal nitride layer 221, the metal layer 222, the second metal nitride layer 223, and the metal oxide layer 224, that is, the light absorption layer, are removed, whereas the first metal nitride layer 221, the metal layer 222, the second metal nitride layer 223, and the metal oxide layer 224, that is, the light absorption layer, are removed.
  • the metal nitride layer 221, the metal layer 222, the second metal nitride layer 223, and the metal oxide layer 224 may not be removed.
  • the light absorption layer is the first metal nitride layer 221, the metal layer 222, and the second metal nitride layer 223, and in step S130, the light absorption layer is the first metal nitride layer 223. 1
  • the metal nitride layer 221, the metal layer 222, and the second metal nitride layer 223 are anisotropically etched.
  • FIG. 20 is a cross-sectional view taken along line II' of FIG. 2 according to another embodiment of the present invention
  • FIG. 21 is a cross-sectional view showing an example of a display device including a touch sensor layer and a viewing angle control layer shown in FIG. 20. am.
  • FIGS. 20 and 21 are different from the display devices shown in FIGS. 3 and 7 in the location of the viewing angle control layer (LCL).
  • LCD viewing angle control layer
  • the display device 11 includes a substrate (SUB), a thin film transistor layer (TFTL) disposed on the substrate (SUB), a light emitting element layer (EML), a thin film encapsulation layer (TFEL), and a viewing angle. It may sequentially include a control layer (LCL) and a touch sensor layer (TSL).
  • a substrate SUB
  • TFTL thin film transistor layer
  • EML light emitting element layer
  • TFEL thin film encapsulation layer
  • LCD control layer
  • TTL touch sensor layer
  • the viewing angle control layer (LCL) may be located below the first touch insulating layer (TINS1).
  • the viewing angle control layer (LCL) may be disposed between the thin film encapsulation layer (TFEL) and the first touch insulating layer (TINS1).
  • the viewing angle control layer (LCL) may be formed on the second buffer layer (BF2) formed on the thin film encapsulation layer (TFEL).
  • FIG. 22 is a cross-sectional view taken along line II' of FIG. 2 according to another embodiment of the present invention
  • FIG. 23 is a cross-sectional view showing an example of a display device including the viewing angle control layer shown in FIG. 22.
  • FIGS. 22 and 23 are different from the display devices of FIGS. 3 and 7 in that the touch insulation layer (TINS) is omitted.
  • TIS touch insulation layer
  • the display device 12 includes a substrate (SUB), a thin film transistor layer (TFTL), a light emitting element layer (EML), a thin film encapsulation layer (TFEL) disposed on the substrate (SUB), and a viewing angle.
  • the control layer (LCL) may be sequentially included.
  • a viewing angle control layer (LCL) may be disposed on the thin film encapsulation layer (TFEL).
  • the viewing angle control layer (LCL) may be formed on the second buffer layer (BF2) formed on the thin film encapsulation layer (TFEL).
  • a display device can provide a privacy function by forming a viewing angle control pattern that absorbs light traveling in the side direction of the light emitting device layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

표시 장치는, 표시 영역과 비표시 영역을 갖는 표시패널 및 상기 표시 영역 상에 서로 일정한 이격 거리로 이격된 복수 개의 시야각 제어 패턴을 포함하는 시야각 제어층을 포함하고, 상기 시야각 제어 패턴은 투명 절연 패턴과, 상기 투명 절연 패턴의 측면에 형성되는 다층의 측벽을 포함하고, 상기 다층의 측벽은 제1 금속질화물층과, 제2 금속질화물층 및 상기 제1 금속질화물층과 상기 제2 금속질화물층 사이에 배치되는 금속층을 포함하고, 제1 금속질화물층과, 상기 제2 금속질화물층 및 상기 금속층은 Al 또는 Ti를 포함할 수 있다.

Description

표시 장치와 그의 제조 방법
본 발명은 표시 장치와 그의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light-Emitting Diode Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 소자를 이용하여 영상을 표시한다. 표시 장치는 빠른 응답 속도를 가지며, 휘도 및 시야각이 크고, 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
표시장치는 사용자에게 영상 정보를 표시하는 것이다. 사용자가 다양한 각도 방향에서 표시장치의 화상을 볼 수 있도록 하기 위해 넓은 시야각을 갖도록 개발되는 것이 일반적이다. 그러나, 표시장치가 적용되는 개별 제품마다 시야각이 넓은 경우 오히려 제품의 특성에 악영향을 미치는 경우가 발생할 수 있어, 일부 표시장치는 시야각이 좁은 것이 바람직할 수 있다.
예를 들어, 차량의 네비게이션 시스템의 경우 표시장치의 시야각이 넓은 경우, 야간 운행시 차량의 전면 유리창(Wind Shield)에 빛이 반사되어 운전자의 안전운행에 악영향을 줄 수 있다. 또한, 컴퓨터나 휴대폰의 경우, 디스플레이되는 정보가 노출되는 것을 원하지 않는 경우에도 표시장치의 시야각이 넓은 것이 오히려 사용자의 요구와 상반된다.
본 발명이 해결하고자 하는 과제는 측면광을 방지(또는 제거)하여 프라이버시 기능을 제공하는 표시장치 및 표시장치 제공방법을 제공하고자 한다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는, 표시 영역과 비표시 영역을 갖는 표시패널 및 상기 표시 영역 상에 서로 일정한 이격 거리로 이격된 복수 개의 시야각 제어 패턴을 포함하는 시야각 제어층을 포함하고, 상기 시야각 제어 패턴은 투명 절연 패턴과, 상기 투명 절연 패턴의 측면에 형성되는 다층의 측벽을 포함하고, 상기 다층의 측벽은 제1 금속질화물층과, 제2 금속질화물층 및 상기 제1 금속질화물층과 상기 제2 금속질화물층 사이에 배치되는 금속층을 포함하고, 제1 금속질화물층과, 상기 제2 금속질화물층 및 상기 금속층은 각각 Al 또는 Ti를 포함할 수 있다.
상기 제1 금속질화물층과, 상기 제2 금속질화물층 및 상기 금속층은 서로 동일한 금속을 포함할 수 있다.
상기 다층의 측벽은 금속산화물층을 더 포함할 수 있다.
상기 투명 절연 패턴과 멀어지는 방향으로 상기 제1 금속질화물층, 상기 금속층, 상기 제2 금속질화물층, 및 상기 금속산화물층이 순차적으로 적층될 수 있다.
상기 시야각 제어 패턴의 높이는 상기 이격 거리와 동일한 비율로 형성되고, 상기 이격 거리는 제1 시야각 제어 패턴의 중심축과 상기 제1 시야각 제어 패턴과 이웃한 제2 시야각 제어 패턴의 중심축 사이의 거리일 수 있다.
상기 제1 금속질화물층과, 상기 제2 금속질화물층은 동일한 두께로 형성되고, 상기 금속층은 상기 제1 금속질화물층의 두께보다 더 두껍게 형성될 수 있다.
상기 다층의 측벽은 금속산화물층을 더 포함하고, 상기 금속산화물층은 상기 제1 금속질화물층의 두께보다 더 얇게 형성될 수 있다.
상기 투명 절연 패턴은 밑변이 더 긴 이등변 사다리꼴의 형상의 단면을 갖고, 상기 이등변 사다리꼴의 밑각은 60도 내지 89.5도 범위 내에 있을 수 있다.
상기 표시 패널은, 기판, 상기 기판 상에 배치되고, 화소 전극, 발광층, 및 공통 전극을 포함하는 화소와, 상기 화소를 정의하는 화소 정의막을 포함하는 발광 소자층 및 상기 발광 소자층 상에 배치되는 박막봉지층을 포함하고, 상기 시야각 제어층은 상기 박막봉지층 상에 배치될 수 있다.
상기 발광층의 폭과 상기 시야각 제어 패턴의 폭은 1:3 내지 1:4의 범위 내에 있을 수 있다.
상기 박막봉지층과 상기 시야각 제어층 사이에 터치 감지층을 더 포함할 수 있다.
상기 터치 감지층은 터치 전극을 포함하고, 상기 시야각 제어 패턴의 적어도 일부는 상기 터치 전극과 중첩할 수 있다.
상기 시야각 제어층 상에 터치 감지층을 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 표시장치는 표시 영역과 비표시 영역을 갖는 표시패널 및 상기 표시 영역 상에 서로 일정한 이격 거리로 이격된 복수 개의 시야각 제어 패턴을 포함하는 시야각 제어층을 포함하고, 상기 시야각 제어 패턴은 투명 절연 패턴과, 상기 투명 절연 패턴의 측면에 형성되는 다층의 측벽을 포함하고, 상기 다층의 측벽은 제1 금속질화물층과, 제2 금속질화물층 및 상기 제1 금속질화물층과 상기 제2 금속질화물층 사이에 배치되는 금속층을 포함하고, 상기 제1 금속질화물층, 상기 금속층 및 상기 제2 금속질화물층은 각각 AlN, Al, AlN 또는 TiN, Ti, TiN일 수 있다.
상기 다층의 측벽은 Al2O3 또는 Ti2O3으로 형성된 금속산화물층을 더 포함할 수 있다.
상기 표시패널은 상기 표시 영역에 배치되는 복수개의 화소를 더 포함하고, 상기 화소는 화소 전극, 발광층 및 공통 전극을 포함하며, 상기 화소의 폭과 상기 시야각 제어 패턴의 폭은 1:3 내지 1:4의 범위 내에 있을 수 있다.
본 발명의 다른 실시예에 따른 표시장치의 제조방법은 표시패널 상에 서로 일정한 이격 거리로 이격된 복수의 투명 절연층 패턴을 형성하는 단계, 복수의 투명 절연층 패턴을 덮도록 상기 표시패널 상에 제1 금속질화물층, 금속층 및 제2 금속질화물층을 순서대로 적층하여 흡광층을 형성하는 단계 및 상기 복수의 투명 절연층 패턴의 상부와 상기 복수의 투명 절연층 패턴들 사이에 적층된 흡광층을 비등방성 에칭으로 식각하는 단계를 포함하고, 제1 금속질화물층과, 상기 제2 금속질화물층 및 상기 금속층은 Al 또는 Ti를 포함할 수 있다.
상기 흡광층을 형성하는 단계는, 상기 제2 금속질화물층 상에 금속산화물층을 적층할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 표시 장치가 발광 소자층의 측면 방향으로 진행하는 광을 흡광시키는 시야각 제어 패턴을 형성하여 프라이버시 기능을 제공할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 평면도이다.
도 3은 Ⅰ-Ⅰ’을 따라 자른 단면도이다.
도 4는 도 3에 도시된 표시 패널의 일 예를 상세히 보여주는 일 예시도면이다.
도 5는 도 3에 도시된 터치 센서층과 시야각 제어층의 일 예를 상세히 보여주는 일 예시도면이다.
도 6은 도 4에 도시된 서브 화소들과 도 5에 도시된 제1 터치 금속층의 일 예를 보여주는 평면도이다.
도 7은 도 6의 Ⅱ-Ⅱ’를 따라 자른 단면도이다.
도 8은 도 7의 B영역의 확대도이다.
도 9는 다른 실시예에 따른 도 7의 B영역의 확대도이다.
도 10은 일 실시예에 따른 시야각 제어 패턴에 입사되는 광의 진행을 설명하기 위한 도면이다.
도 11은 광 파장에 대하여 AlN의 반사율 특성을 설명하기 위한 그래프이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 제조방법의 단계를 설명하기 위한 흐름도이다.
도 13 내지 도 19는 도 12의 표시 장치의 제조방법을 설명하기 위한 단면도이다.
도 20는 본 발명의 다른 실시예에 따른 도 2의 I-I'를 따라 자른 단면도이다.
도 21은 도 20에 도시된 터치 센서층과 시야각 제어층을 포함하는 표시장치의 일 예를 보여주는 단면도이다.
도 22는 본 발명의 또 다른 실시예에 따른 도 2의 I-I'를 따라 자른 단면도이다.
도 23은 도 22에 도시된 시야각 제어층을 포함하는 표시장치의 일 예를 보여주는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다. 도 2는 일 실시예에 따른 표시 장치의 평면도이다.
본 명세서에서, “상부”, “탑”, “상면”은 표시 패널(100)을 기준으로 상부 방향, 즉 Z축 방향을 가리키고, “하부”, “바텀”, “하면”은 표시 패널(100)을 기준으로 하부 방향, 즉 Z축 방향의 반대 방향을 가리킨다. 또한, “좌”, “우”, “상”, “하”는 표시 패널(100)을 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, “좌”는 X축 방향의 반대 방향, “우”는 X축 방향, “상”은 Y축 방향, “하”는 Y축 방향의 반대 방향을 가리킨다.
도 1 및 도 2를 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 및 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기 뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 장치 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 표시 장치(10)는 유기 발광 표시 장치, 액정 표시 장치, 플라즈마 표시 장치, 전계방출 표시 장치, 전기 영동 표시 장치, 전기 습윤 표시 장치, 양자점 발광 표시 장치, 및 마이크로 LED 표시 장치 중 어느 하나일 수 있다. 이하에서는, 표시 장치(10)가 유기 발광 표시 장치인 것을 중심으로 설명하였으나, 본 발명은 이에 제한되지 않는다.
일 실시예에 따른 표시 장치(10)는 표시 패널(100), 표시 구동 회로(250), 회로 보드(300), 및 터치 구동 회로(400)를 포함한다.
표시 패널(100)은 메인 영역(MA)과 메인 영역(MA)의 일 측(예를 들어 한쪽 가장자리)으로부터 돌출된 돌출 영역(PA)을 포함할 수 있다.
메인 영역(MA)은 제1 방향(예를 들어, X축 방향)의 단변과 제1 방향(X축 방향)과 교차하는 제2 방향(예를 들어, Y축 방향)의 장변을 갖는 직사각형 형태의 평면으로 형성될 수 있다. 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변이 만나는 코너(corner)는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 장치(10)의 평면 형태는 사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다. 메인 영역(MA)은 평탄하게 형성될 수 있으나, 이에 한정되지 않으며, 좌우측 끝단에 형성된 곡면부를 포함할 수 있다. 이 경우, 곡면부는 일정한 곡률을 갖거나 변화하는 곡률을 가질 수 있다.
메인 영역(MA)은 화소들이 형성되어 영상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 주변 영역인 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)에는 화소들뿐만 아니라, 화소들에 접속되는 스캔 라인들, 데이터 라인들, 및 전원 라인이 배치될 수 있다. 메인 영역(MA)이 곡면부를 포함하는 경우, 표시 영역(DA)은 곡면부에 배치될 수 있다. 이 경우, 곡면부에서도 표시 패널(100)의 영상이 보일 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 바깥쪽에서부터 표시 패널(100)의 가장자리까지의 영역으로 정의될 수 있다. 비표시 영역(NDA)에는 스캔 라인들에 스캔 신호들을 인가하기 위한 스캔 구동부, 및 데이터 라인들과 표시 구동 회로(250)를 연결하는 링크 라인들이 배치될 수 있다.
돌출 영역(PA)은 메인 영역(MA)의 일 측으로부터 돌출될 수 있다. 예를 들어, 돌출 영역(PA)은 도 1 및 도 2와 같이 메인 영역(MA)의 하 측으로부터 돌출될 수 있다. 돌출 영역(PA)의 제1 방향(X축 방향)의 길이는 메인 영역(MA)의 제1 방향(X축 방향)의 길이보다 작을 수 있다.
돌출 영역(PA)은 벤딩 영역(BA)과 패드 영역(PDA)을 포함할 수 있다. 이 경우, 패드 영역(PDA)은 벤딩 영역(BA)의 일 측에 배치되고, 메인 영역(MA)은 벤딩 영역(BA)의 타 측에 배치될 수 있다. 예를 들어, 패드 영역(PDA)은 벤딩 영역(BA)의 하 측에 배치되고, 메인 영역(MA)은 벤딩 영역(BA)의 상 측에 배치될 수 있다.
표시 패널(100)은 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있도록 유연하게 형성될 수 있다. 그러므로, 표시 패널(100)은 벤딩 영역(BA)에서 두께 방향(예를 들어, Z축 방향)으로 벤딩될 수 있다. 이 경우, 표시 패널(100)이 벤딩되기 전에 표시 패널(100)의 패드 영역(PDA)의 일면은 상부를 향하고 있으나, 표시 패널(100)이 벤딩된 후에는 표시 패널(100)의 패드 영역(PDA)의 일면은 하부로 향하게 된다. 이로 인해, 패드 영역(PDA)은 메인 영역(MA)의 하부에 배치되므로, 메인 영역(MA)과 중첩될 수 있다.
표시 패널(100)의 패드 영역(PDA)에는 표시 구동 회로(250)와 회로 보드(300)와 전기적으로 연결되는 패드들이 배치될 수 있다.
표시 구동 회로(250)는 표시 패널(100)을 구동하기 위한 신호들과 전압들을 출력한다. 예를 들어, 표시 구동 회로(250)는 데이터 라인들에 데이터 전압들을 공급할 수 있다. 또한, 표시 구동 회로(250)는 전원 라인에 전원 전압을 공급하며, 스캔 구동부에 스캔 제어 신호들을 공급할 수 있다. 표시 구동 회로(250)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 패드 영역(PDA)에서 표시 패널(100) 상에 장착될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 구동 회로(250)는 회로 보드(300) 상에 장착될 수 있다.
패드들은 표시 구동 회로(250)에 전기적으로 연결되는 표시 패드들과 터치 라인들에 전기적으로 연결되는 터치 패드들을 포함할 수 있다.
회로 보드(300)는 이방성 도전 필름(anisotropic conductive film)을 이용하여 패드들 상에 부착될 수 있다. 이로 인해, 회로 보드(300)의 리드 라인들은 패드들에 전기적으로 연결될 수 있다. 회로 보드(300)는 연성 인쇄 회로 보드(flexible prinited circuit board, FPCB), 인쇄 회로 보드(printed circuit board, PCB) 또는 칩온 필름(chip on film, COF)과 같은 연성 필름(flexible film)일 수 있다.
터치 구동 회로(400)는 표시 패널(100)의 터치 센서층(TSL)의 터치 전극들에 연결될 수 있다. 터치 구동 회로(400)는 터치 센서층(TSL)의 터치 전극들에 구동 신호들을 인가하고 터치 전극들의 정전 용량 값들을 측정한다. 구동 신호는 복수의 구동 펄스들을 갖는 신호일 수 있다. 터치 구동 회로(400)는 정전 용량 값들에 따라 터치 입력 여부를 판단할 수 있을 뿐만 아니라, 터치가 입력된 터치 좌표들을 산출할 수 있다.
터치 구동 회로(400)는 회로 보드(300) 상에 배치될 수 있다. 터치 구동 회로(400)는 집적회로(IC)로 형성되어 회로 보드(300) 상에 장착될 수 있다.
도 3은 도 2의 Ⅰ-Ⅰ’를 따라 자른 단면도이다.
도 3을 참조하면, 표시 패널(100)은 기판(SUB), 기판(SUB) 상에 배치된 박막 트랜지스터층(TFTL), 발광 소자층(EML), 박막 봉지층(TFEL), 터치 센서층(TSL) 및 시야각 제어층(LCL)을 포함할 수 있다.
기판(SUB)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 고분자 물질의 예로는 폴리에테르술폰(polyether sulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다. 또는, 기판(SUB)은 금속 재질의 물질을 포함할 수도 있다.
기판(SUB)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 기판(SUB)이 플렉서블 기판인 경우, 폴리이미드(PI)로 형성될 수 있지만, 이에 한정되는 것은 아니다.
박막 트랜지스터층(TFTL)은 기판(SUB) 상에 배치될 수 있다. 박막 트랜지스터층(TFTL)에는 화소들 각각의 박막 트랜지스터들 뿐만 아니라, 스캔 라인들, 데이터 라인들, 전원 라인들, 스캔 제어 라인들, 및 패드들과 데이터 라인들을 연결하는 라우팅 라인들 등이 형성될 수 있다. 박막 트랜지스터들 각각은 게이트 전극, 반도체층, 소스 전극, 및 드레인 전극을 포함할 수 있다. 스캔 구동부(110)가 (예를 들어, 도 4)와 같이 표시 패널(100)의 비표시 영역(NDA)에 형성되는 경우, 스캔 구동부(110)는 박막 트랜지스터들을 포함할 수 있다.
박막 트랜지스터층(TFTL)은 표시 영역(DA)과 비표시 영역(NDA)에 배치될 수 있다.예를 들어, 박막 트랜지스터층(TFTL)의 화소들 각각의 박막 트랜지스터들, 스캔 라인들, 데이터 라인들, 및 전원 라인들은 표시 영역(DA)에 배치될 수 있다. 박막 트랜지스터층(TFTL)의 스캔 제어 라인들과 링크 라인들은 비표시 영역(NDA)에 배치될 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 배치될 수 있다. 발광 소자층(EML)은 제1 전극, 발광층, 및 제2 전극을 포함하는 화소들과 화소들을 정의하는 화소 정의막을 포함할 수 있다. 발광층은 유기 물질을 포함하는 유기 발광층일 수 있다. 이 경우, 발광층은 정공 수송층(hole transporting layer), 유기 발광층(organic light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 박막 트랜지스터층(TFTL)의 박막 트랜지스터를 통해 제1 전극에 소정의 전압이 인가되고, 제2 전극에 캐소드 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기 발광층으로 이동되며, 유기 발광층에서 서로 결합하여 발광하게 된다. 발광 소자층(EML)의 화소들은 표시 영역(DA)에 배치될 수 있다.
발광 소자층(EML) 상에는 박막 봉지층(TFEL)이 배치될 수 있다. 박막 봉지층(TFEL)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 박막 봉지층(TFEL)은 적어도 하나의 무기막을 포함할 수 있다. 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층일 수 있으나, 이에 한정되지 않는다. 또한, 박막 봉지층(TFEL)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하는 역할을 한다. 이를 위해, 박막 봉지층(TFEL)은 적어도 하나의 유기막을 포함할 수 있다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin)일 수 있으나, 이에 한정되지 않는다.
박막 봉지층(TFEL)은 표시 영역(DA)과 비표시 영역(NDA) 모두에 배치될 수 있다.예를 들어, 박막 봉지층(TFEL)은 표시 영역(DA)과 비표시 영역(NDA)의 발광 소자층(EML)을 덮으며, 비표시 영역(NDA)의 박막 트랜지스터층(TFTL)을 덮도록 배치될 수 있다.
박막 봉지층(TFEL) 상에는 터치 센서층(TSL)이 배치될 수 있다. 터치 센서층(TSL)이 박막 봉지층(TFEL) 상에 바로 배치됨으로써, 터치 센서층(TSL)을 포함하는 별도의 터치 패널이 박막 봉지층(TFEL) 상에 부착되는 경우보다 표시 장치(10)의 두께를 줄일 수 있는 장점이 있다.
터치 센서층(TSL)은 정전 용량 방식으로 사용자의 터치를 감지하기 위한 예를 들어, 터치 전극들과 패드들과 터치 전극들을 연결하는 터치 라인들을 포함할 수 있다. 예를 들어, 터치 센서층(TSL)은 자기 정전 용량(self-capacitance) 방식 또는 상호 정전 용량(mutual capacitance) 방식으로 사용자의 터치를 감지할 수 있다.
터치 센서층(TSL)의 터치 전극들은 (예를 들어, 도 5와 같이) 표시 영역(DA)에 중첩하는 터치 센서 영역(TSA)에 배치될 수 있다. 터치 센서층(TSL)의 터치 라인들은 (예를 들어, 도 5와 같이) 비표시 영역(NDA)에 중첩하는 터치 주변 영역(TPA)에 배치될 수 있다.
터치 센서층(TSL) 상에는 시야각 제어층(LCL)이 배치될 수 있다. 시야각 제어층(LCL)은 표시 영역(DA)에 중첩하게 배치될 수 있다. 또한, 시야각 제어층(LCL)은 터치 센서 영역(TSA)에 중첩하게 배치될 수 있다. 시야각 제어층(LCL)은 발광 소자층(EML)의 광 중에서 표시 패널(100)의 상부 방향(Z축 방향)이 아닌 측면 방향으로 진행하는 광을 흡수하도록 하는 층이다.
시야각 제어층(LCL) 상에는 커버 윈도우가 추가로 배치될 수 있으며, 이 경우 시야각 제어층(LCL)과 커버 윈도우는 OCA(optically clear adhesive) 필름과 같은 투명 접착 부재에 의해 부착될 수 있다.
도 4는 도 3에 도시된 표시 패널의 일 예를 상세히 보여주는 일 예시도면이다.
도 4에서는 설명의 편의를 위해 표시 영역(DA)의 화소(P)들, 스캔 라인(SL)들, 데이터 라인(DL)들, 전원 라인(PL), 스캔 제어 라인(SCL)들, 스캔 구동부(110), 표시 구동 회로(250), 및 표시 패드들(DP) 만을 도시하였다.
도 4를 참조하면, 스캔 라인(SL)들, 데이터 라인(DL)들, 전원 라인(PL), 및 화소(P)들은 표시 영역(DA)에 배치된다. 스캔 라인(SL)들은 제1 방향(X축 방향)으로 나란하게 형성되고, 데이터 라인(DL)들은 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 나란하게 형성될 수 있다. 전원 라인(PL)은 제2 방향(Y축 방향)으로 데이터 라인(DL)들과 나란하게 형성된 적어도 하나의 라인과 상기 적어도 하나의 라인으로부터 제1 방향(X축 방향)으로 분지된 복수의 라인들을 포함할 수 있다.
화소(P)들 각각은 스캔 라인(SL)들 중 적어도 어느 하나, 데이터 라인(DL)들 중 어느 하나, 및 전원 라인(PL)에 접속될 수 있다. 화소(P)들 각각은 구동 트랜지스터와 적어도 하나의 스위칭 트랜지스터를 포함하는 박막 트랜지스터들, 유기 발광 다이오드, 및 커패시터를 포함할 수 있다. 화소(P)들 각각은 스캔 라인(SL)으로부터 스캔 신호가 인가되는 경우 데이터 라인(DL)의 데이터 전압을 인가받으며, 게이트 전극에 인가된 데이터 전압에 따라 유기 발광 다이오드에 구동 전류를 공급함으로써 발광할 수 있다.
스캔 구동부(110)는 적어도 하나의 스캔 제어 라인(SCL)을 통해 표시 구동 회로(250)에 연결된다. 그러므로, 스캔 구동부(110)는 표시 구동 회로(250)의 스캔 제어 신호를 입력 받을 수 있다. 스캔 구동부(110)는 스캔 제어 신호에 따라 스캔 신호들을 생성하여 스캔 라인(SL)들에 공급한다.
도 4에서는 스캔 구동부(110)가 표시 영역(DA)의 좌측 바깥쪽의 비표시 영역(NDA)에 형성된 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 스캔 구동부(110)는 표시 영역(DA)의 좌측 바깥쪽과 우측 바깥쪽의 비표시 영역(NDA)에 형성될 수 있다.
표시 구동 회로(250)는 표시 패드들(DP)에 접속되어 디지털 비디오 데이터와 타이밍 신호들을 입력 받는다. 표시 구동 회로(250)는 디지털 비디오 데이터를 아날로그 정극성/부극성 데이터 전압들로 변환하여 링크 라인(DLL)들을 통해 데이터 라인(DL)들에 공급한다. 또한, 표시 구동 회로(250)는 스캔 제어 라인(SCL)을 통해 스캔 구동부(110)를 제어하기 위한 스캔 제어 신호를 생성하여 공급한다. 스캔 구동부(110)의 스캔 신호들에 의해 데이터 전압들이 공급될 화소(P)들이 선택되며, 선택된 화소(P)들에 데이터 전압들이 공급된다. 표시 구동 회로(250)는 집적회로(IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 기판(SUB) 상에 부착될 수 있다.
도 5는 도 3에 도시된 터치 센서층과 시야각 제어층의 일 예를 상세히 보여주는 일 예시도면이고, 도 6은 도 4에 도시된 서브 화소들과 도 5에 도시된 제1 터치 금속층의 일 예를 보여주는 평면도이다.
도 5에서는 설명의 편의를 위해 터치 전극들(TE, RE), 터치 라인들(TL, RL), 및 터치 패드(TP)들만을 도시하였다.
도 5를 참조하면, 터치 센서층(TSL)은 사용자의 터치를 감지하기 위한 터치 센서 영역(TSA)과 터치 센서 영역(TSA)의 주변에 배치되는 터치 주변 영역(TPA)을 포함한다. 터치 센서 영역(TSA)은 표시 영역(DA)에 중첩하고, 터치 주변 영역(TPA)은 비표시 영역(NDA)에 중첩할 수 있다.
터치 전극들(TE, RE)은 터치 센서 영역(TSA)에 배치될 수 있다. 터치 전극들(TE, RE)은 제1 방향(X축 방향)으로 전기적으로 연결되는 감지 전극(RE)들과 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 전기적으로 연결되는 구동 전극(TE)들을 포함할 수 있다. 또한, 도 5에서는 감지 전극(RE)들과 구동 전극(TE)들이 다이아몬드 형태의 평면 형태로 형성되는 것을 예시하였으나, 이에 한정되지 않는다.
감지 전극(RE)들과 구동 전극(TE)들이 그들의 교차 영역들에서 서로 단락(short circuit)되는 것을 방지하기 위해, 제2 방향(Y축 방향)으로 서로 인접한 구동 전극(TE)들은 연결 전극(BE)을 통해 전기적으로 연결될 수 있다. 이 경우, 구동 전극(TE)들과 감지 전극(RE)들은 하나의 층에 배치되고, 연결 전극(BE)은 구동 전극(TE)들과 감지 전극(RE)들과 다른 층에 배치될 수 있다. 연결 전극(BE)은 터치 콘택홀(예를 들어, 도 21의 TCNT)을 통해 다른 층에 배치된 구동 전극(TE)에 연결될 수 있다.
또한, 제1 방향(X축 방향)으로 전기적으로 연결된 감지 전극(RE)들과 제2 방향(Y축 방향)으로 전기적으로 연결된 구동 전극(TE)들은 서로 전기적으로 절연된다.
터치 라인들(TL, RL)은 터치 주변 영역(TPA)에 배치될 수 있다. 터치 라인들(TL, RL)은 감지 전극(RE)들에 연결되는 감지 라인(RL)들과 구동 전극(TE)들에 연결되는 제1 구동 라인(TL1)들과 제2 구동 라인(TL2)들을 포함할 수 있다.
터치 센서 영역(TSA)의 우측에 배치된 감지 전극(RE)들은 감지 라인(RL)들에 연결될 수 있다. 예를 들어, 제1 방향(x축 방향)으로 전기적으로 연결된 감지 전극(RE)들 중 우측 끝에 배치된 감지 전극은 감지 라인(RL)에 연결될 수 있다. 감지 라인(RL)들은 제1 터치 패드들(TP1)에 연결될 수 있다. 이로 인해, 터치 구동 회로(400)는 감지 전극(RE)들에 전기적으로 연결될 수 있다.
터치 센서 영역(TSA)의 하측에 배치된 구동 전극(TE)들은 제1 구동 라인(TL1)들에 연결되고, 터치 센서 영역(TSA)의 상측에 배치된 구동 전극(TE)들은 제2 구동 라인(TL2)들에 연결될 수 있다. 예를 들어, 제2 방향(Y축 방향)으로 전기적으로 연결된 구동 전극(TE)들 중 하측 끝에 배치된 구동 전극(TE)은 제1 구동 라인(TL1)에 연결되며, 상측 끝에 배치된 구동 전극(TE)은 제2 구동 라인(TL2)에 연결될 수 있다. 제2 구동 라인(TL2)들은 터치 센서 영역(TSA)의 좌측 바깥쪽을 경유하여 터치 센서 영역(TSA)의 상측에서 구동 전극(TE)들에 연결될 수 있다. 제1 구동 라인(TL1)들과 제2 구동 라인(TL2)들은 제2 터치 패드들(TP2)에 연결될 수 있다. 이로 인해, 터치 구동 회로(400)는 구동 전극(TE)들에 전기적으로 연결될 수 있다.
터치 전극들(TE, RE)은 상호 정전 용량 방식 또는 자기 정전 용량 방식으로 구동될 수 있다. 먼저, 터치 전극들(TE, RE)이 상호 정전 용량 방식으로 구동되는 경우, 제1 구동 라인(TL1)들과 제2 구동 라인(TL2)들을 통해 구동 전극(TE)들에 구동 신호들을 공급하여, 감지 전극(RE)들과 구동 전극(TE)들의 교차 영역들에 형성된 상호 정전 용량들을 충전한다. 그리고 나서, 감지 라인(RL)들을 통해 감지 전극(RE)들의 차지 변화량들을 측정하며, 감지 전극(RE)들의 차지 변화량들에 따라 터치 입력 여부를 판단한다. 구동 신호는 복수의 구동 펄스들을 갖는 신호일 수 있다.
두 번째로, 터치 전극들(TE, RE)이 자기 정전 용량 방식으로 구동되는 경우, 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 및 감지 라인(RL)들을 통해 구동 전극(TE)들과 감지 전극(RE)들 모두에 구동 신호들을 공급하여, 구동 전극(TE)들과 감지 전극(RE)들의 자기 정전 용량들을 충전한다. 그리고 나서, 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 및 감지 라인(RL)들을 통해 구동 전극(TE)들과 감지 전극(RE)들의 자기 정전 용량들의 차지 변화량들을 측정하며, 자기 정전 용량들의 차지 변화량들에 따라 터치 입력 여부를 판단한다.
구동 전극(TE)들, 감지 전극(RE)들, 및 연결 전극(BE)들은 도 5와 같이 메쉬 형태의 전극으로 형성될 수 있다. 구동 전극(TE)들과 감지 전극(RE)들을 포함하는 터치 센서층(TSL)이 도 3과 같이 박막 봉지막(TFEL) 상에 바로 형성되는 경우, 발광 소자층(EML)의 제2 전극과 터치 센서층(TSL)의 구동 전극(TE)들 또는 감지 전극(RE)들 사이의 거리가 비교적 가깝기 때문에, 발광 소자층(EML)의 제2 전극과 터치 센서층(TSL)의 구동 전극(TE) 또는 감지 전극(RE) 사이에 기생 정전 용량(parasitic capacitance)이 매우 크게 형성될 수 있다. 그러므로, 상기 기생 정전 용량을 줄이기 위해 구동 전극(TE)들과 감지 전극(RE)들은 ITO 또는 IZO와 같은 투명 산화물 도전층의 비패턴 전극으로 형성되는 것보다 도 5와 같이 메쉬 형태의 전극으로 형성되는 것이 바람직하다.
감지 라인(RL)들 중 가장 외곽에 배치된 감지 라인(RL)의 바깥쪽에는 제1 가드 라인(GL1)이 배치될 수 있다. 또한, 제1 가드 라인(GL1)의 바깥쪽에는 제1 접지 라인(GRL1)이 배치될 수 있다. 예를 들어, 감지 라인(RL)들 중 우측 끝에 배치된 감지 라인(RL)의 우측에는 제1 가드 라인(GL1)이 배치되고, 제1 가드 라인(GL1)의 우측에는 제1 접지 라인(GRL1)이 배치될 수 있다.
감지 라인(RL)들 중 가장 안쪽에 배치된 감지 라인(RL)과 제1 구동 라인(TL1)들 중 우측 끝에 배치된 제1 구동 라인(TL1) 사이에는 제2 가드 라인(GL2)이 배치될 수 있다. 또한, 제2 가드 라인(GL2)은 제1 구동 라인(TL1)들 중 우측 끝에 배치된 제1 구동 라인(TL1)과 제2 접지 라인(GRL2) 사이에 배치될 수 있다. 나아가, 제3 가드 라인(GL3)은 감지 라인(RL)들 중 가장 안쪽에 배치된 감지 라인(RL)과 제2 접지 라인(GRL2) 사이에 배치될 수 있다. 제2 접지 라인(GRL2)은 제1 터치 패드들(TP1) 중 가장 좌측에 배치된 제1 터치 패드와 제2 터치 패드들(TP2) 중에 가장 우측에 배치된 제2 터치 패드에 연결될 수 있다.
제2 구동 라인(TL2)들 중 가장 외곽에 배치된 제2 구동 라인(TL2)의 바깥쪽에는 제4 가드 라인(GL4)이 배치될 수 있다. 또한, 제4 가드 라인(GL4)의 바깥쪽에는 제3 접지 라인(GRL3)이 배치될 수 있다. 예를 들어, 제2 구동 라인(TL2)들 중 좌측과 상측 끝에 배치된 제2 구동 라인(TL2)의 좌측과 상측에는 제4 가드 라인(GL4)이 배치되고, 제4 가드 라인(GL4)의 좌측과 상측에는 제3 접지 라인(GRL3)이 배치될 수 있다.
제2 구동 라인(TL2)들 중에 가장 안쪽에 배치된 제2 구동 라인(TL2)의 안쪽에는 제5 가드 라인(GL5)이 배치될 수 있다. 예를 들어, 제5 가드 라인(GL5)은 제2 구동 라인(TL2)들 중에 우측 끝에 배치된 제2 구동 라인(TL2)과 터치 전극들(TE, RE) 사이에 배치될 수 있다.
도 5에 도시된 실시예에 의하면, 제1 접지 라인(GRL1), 제2 접지 라인(GRL2), 및 제3 접지 라인(GRL3)은 표시 패널(100)의 상측, 좌측, 및 우측에서 가장 외곽에 배치된다. 또한, 제1 접지 라인(GRL1), 제2 접지 라인(GRL2), 및 제3 접지 라인(GRL3)에는 접지 전압이 인가된다. 이로 인해, 외부로부터 정전기가 인가되는 경우, 정전기는 제1 접지 라인(GRL1), 제2 접지 라인(GRL2), 및 제3 접지 라인(GRL3)으로 방전될 수 있다.
또한, 도 5에 도시된 실시예에 의하면, 제1 가드 라인(GL1)은 가장 외곽에 배치되는 감지 라인(RL)과 제1 접지 라인(GRL1) 사이에 배치되므로, 가장 외곽에 배치되는 감지 라인(RL)이 제1 접지 라인(GRL1)의 전압 변화에 의해 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제2 가드 라인(GL2)은 가장 안쪽에 배치되는 감지 라인(RL)과 가장 외곽에 배치되는 제1 구동 라인(TL1) 사이에 배치된다. 이로 인해, 제2 가드 라인(GL2)은 가장 안쪽에 배치되는 감지 라인(RL)과 가장 외곽에 배치되는 제1 구동 라인(TL1)이 전압 변화에 따른 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제3 가드 라인(GL3)은 가장 안쪽에 배치되는 감지 라인(RL)과 제2 접지 라인(GRL2) 사이에 배치되므로, 가장 안쪽에 배치되는 감지 라인(RL)이 제2 접지 라인(GRL2)의 전압 변화에 의해 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제4 가드 라인(GL4)은 가장 외곽에 배치되는 제2 구동 라인(TL2)과 제3 접지 라인(GRL3) 사이에 배치되므로, 제2 구동 라인(TL2)이 제3 접지 라인(GRL3)의 전압 변화에 의해 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제5 가드 라인(GL5)은 가장 안쪽에 배치되는 제2 구동 라인(TL2)과 터치 전극들(TE, RE) 사이에 배치되므로, 가장 안쪽에 배치되는 제2 구동 라인(TL2)과 터치 전극들(TE, RE)이 서로 영향을 받는 것을 최소화하는 역할을 할 수 있다.
터치 전극들(TE, RE)이 상호 정전 용량 방식으로 구동되는 경우, 제1 가드 라인(GL1), 제2 가드 라인(GL2), 제3 가드 라인(GL3), 제4 가드 라인(GL4), 및 제5 가드 라인(GL5)에는 접지 전압이 인가될 수 있다. 또한, 터치 전극들(TE, RE)이 자기 정전 용량 방식으로 구동되는 경우, 제1 가드 라인(GL1), 제2 가드 라인(GL2), 제3 가드 라인(GL3), 제4 가드 라인(GL4), 및 제5 가드 라인(GL5)에는 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 및 감지 라인(RL)들에 인가되는 구동 신호들과 동일한 구동 신호들이 인가될 수 있다.
도 6을 참조하면, 서브 화소들은 제1 서브 화소(RP)들, 제2 서브 화소(GP)들, 및 제3 서브 화소(BP)들을 포함할 수 있다. 제1 서브 화소(RP)들 각각은 제1 색을 표시하며, 제2 서브 화소(GP)들 각각은 제2 색을 표시하고, 제3 서브 화소(BP)들 각각은 제3 색을 표시할 수 있다. 제1 색은 적색이고, 제2 색은 녹색이며, 제3 색은 청색일 수 있으나, 이에 한정되지 않는다.
표시 패널(100)은 화소(P) 단위로 백색 계조 표현을 할 수 있다. 하나의 화소(P)는 하나의 제1 서브 화소(RP), 두 개의 제2 서브 화소(GP)들, 및 하나의 제3 서브 화소(BP)에 의해 정의될 수 있다. 또한, 하나의 화소(P)로 정의되는 제1 서브 화소(RP), 제2 서브 화소(GP)들, 및 제3 서브 화소(BP)는 도 6과 같이 마름모 형태로 배치될 수 있다.
표시 패널(100)에서 제1 서브 화소(RP)들의 개수와 제3 서브 화소(BP)들의 개수는 동일할 수 있다. 표시 패널(100)에서 제2 서브 화소(GP)들의 개수는 제1 서브 화소(RP)들의 개수의 두 배이고, 제3 서브 화소(BP)들의 개수의 두 배일 수 있다. 또한, 표시 패널(100)에서 제2 서브 화소(GP)들의 개수는 제1 서브 화소(RP)들의 개수와 제3 서브 화소(BP)들의 개수의 합과 동일할 수 있다.
도 6에서는 제1 서브 화소(RP)들, 제2 서브 화소(GP)들, 및 제3 서브 화소(BP)들이 평면 상에서 바라볼 때 마름모 형태로 형성된 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 제1 서브 화소(RP)들, 제2 서브 화소(GP)들, 및 제3 서브 화소(BP)들은 평면 상에서 바라볼 때 직사각형 또는 정사각형 형태로 형성될 수도 있으며, 사각형 이외에 다른 다각형, 원형 또는 타원형으로 형성될 수도 있다. 또한, 제1 서브 화소(RP)의 형태, 제2 서브 화소(GP)의 형태, 및 제3 서브 화소(BP)의 형태는 서로 상이할 수 있다.
도 6에서는 평면 상에서 바라볼 때 제1 서브 화소(RP)의 크기, 제2 서브 화소(GP)의 크기, 및 제3 서브 화소(BP)의 크기가 서로 동일한 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 평면 상에서 바라볼 때 제1 서브 화소(RP)의 크기, 제2 서브 화소(GP)의 크기, 및 제3 서브 화소(BP)의 크기는 서로 상이할 수 있다. 예를 들어, 평면 상에서 바라볼 때 제1 서브 화소(RP)의 크기는 제2 서브 화소(GP)의 크기보다 클 수 있으며, 제3 서브 화소(BP)의 크기는 제2 서브 화소(GP)의 크기보다 클 수 있다. 또한, 평면 상에서 바라볼 때 제1 서브 화소(RP)의 크기는 제3 서브 화소(BP)의 크기와 실질적으로 동일하거나 제3 서브 화소(BP)의 크기보다 작을 수 있다.
도 7은 도 6의 Ⅱ-Ⅱ’를 따라 자른 단면도이다.
도 7를 참조하면, 기판(SUB) 상에는 박막 트랜지스터층(TFTL)이 형성된다. 박막 트랜지스터층(TFTL)은 박막 트랜지스터(120)들, 게이트 절연막(130), 층간 절연막(140), 보호막(150), 및 평탄화막(160)을 포함한다.
기판(SUB)의 일면 상에는 제1 버퍼막(BF1)이 형성될 수 있다. 제1 버퍼막(BF1)은 투습에 취약한 기판(SUB)을 통해 침투하는 수분으로부터 박막 트랜지스터(120)들과 발광 소자층(EML)의 유기 발광층(172)을 보호하기 위해 기판(SUB)의 일면 상에 형성될 수 있다. 제1 버퍼막(BF1)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 제1 버퍼막(BF1)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 제1 버퍼막(BF1)은 생략될 수 있다.
제1 버퍼막(BF1) 상에는 박막 트랜지스터(120)가 형성된다. 박막 트랜지스터(120)는 액티브층(예를 들어 반도체층)(121), 게이트 전극(122), 소스 전극(123) 및 드레인 전극(124)을 포함한다. 도 7에서는 박막 트랜지스터(120)가 게이트 전극(122)이 액티브층(121)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 예를 들어, 박막 트랜지스터(120)들은 게이트 전극(122)이 액티브층(121)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트 전극(122)이 액티브층(121)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
제1 버퍼막(BF1) 상에는 액티브층(121)이 형성된다. 액티브층(121)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체를 포함할 수 있다. 예를 들어, 산화물 반도체는 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz)을 포함할 수 있다. 예를 들어, 액티브층(121)은 ITZO(인듐, 주석, 티타늄을 포함하는 산화물)나 IGZO(인듐, 갈륨, 주석을 포함하는 산화물)를 포함할 수 있다. 버퍼막과 액티브층(121) 사이에는 액티브층(121)으로 입사되는 외부광을 차단하기 위한 차광층이 형성될 수 있다.
액티브층(121) 상에는 게이트 절연막(130)이 형성될 수 있다. 게이트 절연막(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
게이트 절연막(130) 상에는 게이트 전극(122)과 게이트 라인이 형성될 수 있다. 게이트 전극(122)과 게이트 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
게이트 전극(122)과 게이트 라인 상에는 층간 절연막(140)이 형성될 수 있다. 층간 절연막(140)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
층간 절연막(140) 상에는 소스 전극(123)과 드레인 전극(124)이 형성될 수 있다. 소스 전극(123)과 드레인 전극(124) 각각은 게이트 절연막(130)과 층간 절연막(140)을 관통하는 콘택홀을 통해 액티브층(121)에 접속될 수 있다. 소스 전극(123)과 드레인 전극(124)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
소스 전극(123)과 드레인 전극(124) 상에는 박막 트랜지스터(120)를 절연하기 위한 보호막(150)이 형성될 수 있다. 보호막(150)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
보호막(150) 상에는 박막 트랜지스터(120)로 인한 단차를 평탄하게 하기 위한 평탄화막(160)이 형성될 수 있다. 평탄화막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 형성된다. 발광 소자층(EML)은 발광 소자(170)들과 화소 정의막(180)을 포함한다.
발광 소자(170)들과 화소 정의막(180)은 평탄화막(160) 상에 형성된다. 발광 소자(170)들 각각은 제1 전극(171), 유기 발광층(172), 및 제2 전극(173)을 포함할 수 있다.
제1 전극(171)은 평탄화막(160) 상에 형성될 수 있다. 제1 전극(171)은 보호막(150)과 평탄화막(160)을 관통하는 콘택홀을 통해 박막 트랜지스터(120)의 소스 전극(123)에 접속된다.
유기 발광층(172)을 기준으로 제2 전극(173) 방향으로 발광하는 상부 발광(top emission) 구조에서 제1 전극(171)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
유기 발광층(172)을 기준으로 제1 전극(171) 방향으로 발광하는 하부 발광(bottom) 구조에서 제1 전극(171)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 이 경우, 제1 전극(171)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
화소 정의막(180)은 서브 화소들(RP, GP, BP)을 정의하는 화소 정의막으로 역할을 하기 위해 평탄화막(160) 상에서 제1 전극(171)을 구획하도록 형성될 수 있다. 화소 정의막(180)은 제1 전극(171)의 가장자리를 덮도록 형성될 수 있다. 화소 정의막(180)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
서브 화소들(RP, GP, BP) 각각은 제1 전극(171), 유기 발광층(172), 및 제2 전극(173)이 순차적으로 적층되어 제1 전극(171)으로부터의 정공과 제2 전극(173)으로부터의 전자가 유기 발광층(172)에서 서로 결합되어 발광하는 영역을 나타낸다. 서브 화소들(RP, GP, BP) 각각은 발광 소자(170)를 포함할 수 있다.
제1 전극(171)과 화소 정의막(180) 상에는 유기 발광층(172)이 형성된다. 유기 발광층(172)은 유기 물질을 포함하여 소정의 색을 발광할 수 있다. 예를 들어, 유기 발광층(172)은 정공 수송층(hole transporting layer), 유기 물질층, 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 제1 서브 화소(RP)의 유기 발광층(172)은 제1 색의 광을 발광하고, 제2 서브 화소(GP)의 유기 발광층(172)은 제2 색의 광을 발광하며, 제3 서브 화소(BP)의 유기 발광층(172)은 제3 색의 광을 발광할 수 있다. 제1 색은 적색이고, 제2 색은 녹색이며, 제3 색은 청색일 수 있으나, 이에 한정되지 않는다.
다른 실시예에서, 서브 화소들(RP, GP, BP) 각각의 유기 발광층(172)은 백색 광을 발광할 수 있으며, 이 경우 제1 서브 화소(RP)는 제1 색의 컬러필터층과 중첩하고, 제2 서브 화소(GP)는 제2 색의 컬러필터층과 중첩하며, 제3 서브 화소(BP)는 제3 색의 컬러필터층과 중첩할 수 있다.
제2 전극(173)은 유기 발광층(172) 상에 형성된다. 제2 전극(173)은 유기 발광층(172)을 덮도록 형성될 수 있다. 제2 전극(173)은 서브 화소들(RP, GP, BP)에 공통적으로 형성되는 공통층일 수 있다. 제2 전극(173) 상에는 캡핑층(capping layer)이 형성될 수 있다.
상부 발광 구조에서 제2 전극(173)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(173)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
하부 발광 구조에서 제2 전극(173)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
발광 소자층(EML) 상에는 박막 봉지층(TFEL)이 형성된다. 박막 봉지층(TFEL)은 봉지막(190)을 포함한다.
봉지막(190)은 제2 전극(173) 상에 배치된다. 봉지막(190)은 유기 발광층(172)과 제2 전극(173)에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함할 수 있다. 또한, 봉지막(190)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하기 위해 적어도 하나의 유기막을 포함할 수 있다. 예를 들어, 봉지막(190)은 제2 전극(173) 상에 배치된 제1 무기막, 제1 무기막 상에 배치된 유기막, 유기막 상에 배치된 제2 무기막을 포함할 수 있다. 제1 무기막과 제2 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있으나, 이에 한정되지 않는다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수 있으나, 이에 한정되지 않는다.
박막 봉지층(TFEL) 상에는 제2 버퍼막(BF2)이 형성된다. 제2 버퍼막(BF2)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 제2 버퍼막(BF2)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 일 실시예에서, 제2 버퍼막(BF2)은 생략될 수 있다.
제2 버퍼막(BF2) 상에는 터치 센서층(TSL)이 형성된다. 터치 센서층(TSL)은 도 5와 같이 구동 전극(TE)들, 감지 전극(RE)들, 연결 전극(BE)들, 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 감지 라인들(RL), 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)을 포함할 수 있다. 도 7에서는 설명의 편의를 위해 터치 센서층(TSL)의 구동 전극(TE)만을 예시하였다.
제2 버퍼막(BF2) 상에는 연결 전극(BE)이 배치될 수 있다. 연결 전극(BE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
연결 전극(BE) 상에는 제1 터치 절연막(TINS1)이 배치된다. 제1 터치 절연막(TINS1)은 무기막, 예를 들어 실리콘 질화물, 실리콘 산화물, 실리콘 질산화물, 티타늄 산화물 또는 알루미늄 산화물로 형성될 수 있다. 다른 실시예에서, 제1 터치 절연막(TINS1)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 터치 절연막(TINS1) 상에는 구동 전극(TE)과 감지 전극(RE)이 배치될 수 있다. 또한, 구동 전극(TE)과 감지 전극(RE)뿐만 아니라, 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 감지 라인들(RL), 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)이 배치될 수 있다. 예를 들어, 연결 전극(BE)들을 제외한 구동 전극(TE)들, 감지 전극(RE)들, 제1 구동 라인들(TL1), 제2 구동 라인들(TL2), 감지 라인들(RL), 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)은 동일한 층에 배치되며, 동일한 물질로 이루어질 수 있다. 구동 전극(TE)들, 감지 전극(RE)들, 제1 구동 라인들(TL1), 제2 구동 라인들(TL2), 감지 라인들(RL), 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있으나, 본 발명의 실시예는 이에 한정되지 않는다.제1 터치 절연막(TINS1) 상에는 도 5에 도시된 연결 전극(BE)들이 형성될 수 있다. 연결 전극(BE)들 각각은 터치 절연막(TINS)을 관통하는 터치 터치 콘택홀(TCNT)을 통해 구동 전극(TE)들에 접속될 수 있다. 연결 전극(BE)들에 의해 제2 방향(Y축 방향)으로 배치된 구동 전극(TE)들은 전기적으로 연결될 수 있다. 연결 전극(BE)들은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있으나, 본 발명의 실시예는 이에 한정되지 않는다.
구동 전극(TE)과 감지 전극(RE) 상에는 제2 터치 절연막(TINS2)이 형성된다. 제2 터치 절연막(TINS2)은 구동 전극(TE), 감지 전극(RE), 및 연결 전극(BE)으로 인해 형성된 단차를 평탄화하는 역할을 할 수 있다. 제2 터치 절연막(TINS2)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
시야각 제어층(LCL)은 터치 센서층(TSL) 예를 들어 제2 터치 절연막(TINS2)상에 배치된다. 시야각 제어층(LCL)은 서브 화소들(RP, GP, BP)로부터의 광 중에서 상부 방향(Z축 방향)이 아닌 측면 방향으로 진행하는 광을 흡광시키는 층이다. 시야각 제어층(LCL)은 시야각 제어 패턴(200) 및 평탄화층(230)을 포함할 수 있다.
시야각 제어 패턴(200)은 터치 절연막(TINS)(예를 들어 제2 터치 절연막(TINS2)) 상에 배치될 수 있다. 시야각 제어 패턴(200)의 적어도 일부는 터치 전극(TE, RE)과 중첩할 수 있다.
시야각 제어 패턴(200)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
시야각 제어 패턴(200)은 제1 방향(X 축)으로 일정 간격으로 배치된다. 시야각 제어 패턴(200)은 저반사 고흡광성을 갖는 측벽을 갖는다. 터치 절연막(TINS)과 시야각 제어 패턴(200)의 내측벽이 이루는 각도가 약 90도 이하일 수 있으며, 내측벽은 정테이퍼로 형성될 수 있다. 시야각 제어 패턴(200)의 내측벽이 이루는 각도는 90도에 가까울수록 발광 소자층(EML)의 광 중에서 표시 패널(100)의 상부 방향(Z축 방향)으로 진행하는 광의 손실을 방지할 수 있어 바람직하다.
시야각 제어 패턴(200)의 측벽의 높이(d1)가 높을수록 서브 화소들(RP, GP, BP)의 광 중에서 시야각 제어 패턴(200)의 측벽에 흡광되는 광의 비율이 높아질 수 있다. 그러므로, 서브 화소들(RP, GP, BP)의 측광의 흡광 효율을 높이기 위해서 시야각 제어 패턴(200)의 높이(d1)는 약 5㎛ 내지 약 12㎛이상으로 형성될 수 있으며, 일 실시예에서 대략 10㎛로 형성되는 것이 바람직하다. 시야각 제어 패턴(200)의 높이(d1)는 시야각 제어 패턴(200)의 하부 면에서 상부 면까지의 거리를 의미한다.
시야각 제어 패턴(200)의 상면은 광 투과성을 갖는다.
또한, 시야각 제어 패턴(200)의 개수가 많을수록 서브 화소들(RP, GP, BP)의 측광의 흡광 효율을 높일 수 있다. 그러나, 서브 화소들(RP, GP, BP) 상에 시야각 제어 패턴(200)의 개수가 많을수록, 시야각 제어 패턴(200)의 측벽의 두께에 의해 서브 화소들(RP, GP, BP)의 상부 방향(Z방향)으로 진행하는 광의 비율이 낮아질 수 있다. 따라서, 시야각 제어 패턴(200)의 이격 거리(예를 들어, 중앙에서 중앙까지의 거리)(d2)는 시야각 제어 패턴(200)의 높이(d1)와 동일한 비율로 형성할 수 있다. 예를 들어, 시야각 제어 패턴(200)의 높이(d1)가 10㎛ 인 경우, 시야각 제어 패턴(200)의 이격 거리(d2)도 10㎛이 될 수 있다. 여기서, 시야각 제어 패턴(200)의 이격 거리는 제1 시야각 제어 패턴(200)의 중심축에서 제1 시야각 제어 패턴(200)과 이웃한 제2 시야각 제어 패턴(200)의 중심축까지의 거리일 수 있다.
시야각 제어 패턴(200)의 적어도 일부는 구동 전극(TE) 또는 감지 전극(RE)과 중첩할 수 있다.
평탄화층(230)은 도 7과 같이 터치 절연막(TINS)과 시야각 제어 패턴(200) 상에 형성될 수 있다. 평탄화층(230)은 시야각 제어 패턴(200)에 의한 단차를 평탄화하는 역할을 한다. 이를 위해, 평탄화층(230)의 높이(d3)는 시야각 제어 패턴(200)의 높이(d1)와 같거나 더 두껍게 형성되는 것이 바람직하다. 예를 들어, 평탄화층(230)의 높이(예를 들어, 터치 절연층(TINS)으로부터 측정한 높이)(d3)는 대략 5㎛ 내지 대략 13㎛로 형성될 수 있다. 평탄화층(230)의 높이(d3)는 고굴절 평탄화층(230)의 최대 두께를 가리킬 수 있다.
도 8은 도 7의 B영역의 확대도이고, 도 9는 다른 실시예에 따른 도 7의 B영역의 확대도이다.
도 10은 일 실시예에 따른 시야각 제어 패턴에 입사되는 광의 진행을 설명하기 위한 그래프이고, 도 11은 광 파장에 대하여 AlN의 반사율 특성을 설명하기 위한 도면이다.
도 7 및 도 8을 참조하면, 시야각 제어층(LCL)은 시야각 제어 패턴(200) 및 평탄화층(230)을 포함할 수 있다.
복수개의 시야각 제어 패턴(200)은 1개의 서브 화소(GP)와 중첩할 수 있다.
서브 화소(GP)의 폭과 시야각 제어 패턴(200)의 폭의 비율은 약 1:3 내지 약 1:4일 수 있다.
또한, 유기 발광층(172)의 폭과 시야각 제어 패턴(200)의 폭의 비율은 약 1:3 내지 약 1:4일 수 있다.
시야각 제어 패턴(200)은 투명 절연층 패턴(210)과 다층으로 형성된 측벽(220)을 포함한다.
투명 절연층 패턴(210)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
측벽(220)은 투명 절연층 패턴(210)의 측면에 배치된다. 측벽(220)은 내측에서 외측으로 가는 방향으로 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)을 포함하는 다층으로 형성될 수 있다.
제1 금속질화물층(221)은 시야각 제어 패턴(200)의 가장 내측에 배치되는 층으로서, (예를 들어 도 11에 도시된) 가시광 영역(a)에 대해서 낮은 반사율 특성을 갖고 높은 흡광 기능을 갖는다. 제1 금속질화물층(221)은 예를 들어, AlN, TiN으로 형성될 수 있다.
제1 금속질화물층(221)의 두께는 약 400 Å 내지 약 700 Å일 수 있고, 일 예로서 약 600 Å 일 수 있다.
도 11에 도시된 바와 같이, AlN은 1eV 내지 4eV를 갖는 가시광 영역(a) 대에서 약 5%이하의 상대적으로 낮은 반사율 특성을 갖는 것을 알 수 있다.
다시 도 7 및 도 8을 참조하면, 금속층(222)은 (예를 들어 도 10에 도시된) 제1 금속질화물층(221)에 의한 제1 반사광(L12)과 금속층(222)에 의해 반사되는 제2 반사광(L22)의 상쇄간섭을 위한 층으로 흡광기능을 갖는다.
금속층(222)은 예를 들어, Al, Ti으로 형성될 수 있다.
금속층(222)의 두께는 제1 금속질화물층(221)의 두께 보다 두꺼울 수 있다.
금속층(222)의 두께는 약 700 Å 내지 약 1000 Å 의 범위 일 수 있고, 일 예로서 약 800 Å 일 수 있다.
제2 금속질화물층(223)은 가시광 전파장에 대해서 상대적으로 낮은 반사율 특성을 갖고 상대적으로 높은 흡광 기능을 갖는다.
제2 금속질화물층(223)은 제1 금속질화물층(221)과 동일한 물질로 형성될 수 있다.
제2 금속질화물층(223)은 예를 들어, AlN, TiN으로 형성될 수 있다.
제2 금속질화물층(223)의 두께는 제1 금속질화물층(221)의 두께와 동일할 수 있다.
제2 금속질화물층(223)의 두께는 약 400 Å 내지 약 700 Å의 범위일 수 있고, 일 예로서 600 Å일 수 있다.
금속산화물층(224)은 시야각 제어 패턴(200)의 최외각층으로서 시야각 제어 패턴(200)의 측벽(220)을 보호하는 역할을 한다. 금속산화물층(224)은 예를 들어, 알루미늄 산화물(Al2O3)으로 형성될 수 있다.
금속산화물층(224)의 두께는 제1 금속질화물층(221)의 두께 보다 얇을 수 있다.
금속산화물층(224)의 두께는 약 100Å 내지 약 300 Å범위 일 수 있고, 일 예로서 약 200 Å 일 수 있다.
도 9에 도시한 바와 같이, 일 실시예에서, 금속산화물층(224)은 생략될 수 있다.
제1 금속질화물층(221), 금속층(222), 및 제2 금속질화물층(223)은 동일한 금속을 포함할 수 있다. 예를 들어, 제1 금속질화물층(221), 금속층(222), 및 제2 금속질화물층(223)은 각각 AlN, Al, AlN으로 형성될 수 있다.
도 10을 참조하면, 제1 금속질화물층(221)은 시야각 제어 패턴(200) 내에 입사된 제1 광(L11)을 흡광한다. 제1 금속질화물층(221)에 입사되는 제1광(L11)은 대부분 제1 금속질화물층(221)에 흡광된다. 제1 금속질화물층(221)에 흡광되지 않고 남은 광인 제1 반사광(L12)은 반사된다. 제1 금속질화물층(221)에서 반사되지 않고 흡수되지 않은 나머지 광인 제2광(L21)은 금속층(222)으로 진행한다.
금속층(222)에 입사되는 제2 반사광(L22)은 대부분 흡광된다. 금속층(222)에 흡광되지 않고 남은 광인 제2 반사광(L22)은 반사된다. 제1 반사광(L12)과 제2 반사광(L22)은 서로 상쇄되어 소멸될 수 있다. 따라서, 발광 소자층(EML)의 광 중에서 표시 패널(100)의 상부 방향(Z축 방향)이 아닌 측면 방향으로 진행하는 광은 시야각 제어 패턴(200)의 측벽에 입사되는 경우 대부분 흡수되거나 상쇄간섭되어 소멸될 수 있다.
제2 금속질화물층(223)은 시야각 제어 패턴(200) 외부에서 입사된 제3 광(L31)을 흡광한다. 제2 금속질화물층(223)에 흡광되지 않고 남은 광인 제1 반사광(L32)은 반사된다. 제2 금속질화물층(223)에서 반사되지 않고 흡수되지 않은 나머지 광인 제4광(L41)은 금속층(222)으로 진행한다.
금속층(222)에 입사되는 제4광(L41)은 대부분 흡광된다. 금속층(222)에 흡광되지 않고 남은 광인 제4 반사광(L42)은 반사된다. 제3 반사광(L32)과 제4 반사광(L42)은 서로 상쇄되어 소멸될 수 있다. 이로써 시야각 범위를 벗어나는 빛들이 제거되고 정면 휘도를 향상할 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 제조방법의 단계를 설명하기 위한 흐름도이다. 도 13 내지 도 19는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 설명하기 위한 단면도이다.
표시패널 상에 복수의 투명 절연층 패턴을 형성한다.(도 12의 S110)
도 13을 참조하면, 일 실시예에 따르면 투명 절연층 패턴(210)은 터치 절연층(TINS) 상에 형성된다.
투명 절연층 패턴(210)은 마스크 또는 하드마스크를 이용하여 형성될 수 있다.
투명 절연층 패턴(210)은 포토(photo-lithography) 공정에 의해 형성될 수 있다. 예를 들어 투명 절연층 패턴(210)을 형성하기 위한 물질을 터치절연층(TINS) 상에 도포한 후, 패턴을 형성하기 위한 마스크를 이용하여 투명 절연층 패턴(210)을 형성하기 위한 물질을 선택적으로 식각하여 투명 절연층 패턴(210)을 형성할 수 있다. 마스크를 위한 포토 공정의 경우, 패턴의 크기와 위치를 용이하게 조정할 수 있으나, 또한 투명 절연층 패턴(210)은 하드마스크를 이용하여 형성할 수 있다.
투명 절연층 패턴(210)의 단면은 밑변이 터치 절연층(TINS)과 접하는 이등변 사다리꼴일 수 있다. 이등변 사다리꼴의 밑각은 약 60도 내지 약 89.5도 사이에서 선택된 각도를 가질 수 있다.
도 14 및 도 17을 참조하면, 투명 절연층 패턴(210)을 덮도록 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)을 순서대로 적층할 수 있다.(도 12의 S120)
제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)은 전자빔 증착법, 물리적 기상 증착법(Physical vapor deposition, PVD), 화학적 기상 증착법(Chemical vapor deposition, CVD), 플라즈마 레이저 증착법(Plasma laser deposition, PLD), 이중형 열증착법(Dual-type thermal evaporation), 스퍼터링(Sputtering), 금속-유기물 화학기상 증착법(Metal organic chemical vapor deposition, MOCVD) 등일 수 있으며, 일 실시예에서, 이들 층은, 금속-유기물 화학기상 증착법(MOCVD)에 의해 형성될 수 있다. 다만, 이에 한정되지 않는다.
제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)은 동일한 금속을 포함할 수 있다. 예를 들어, 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)은 각각 AlN, Al, AlN, A12O3으로 형성될 수 있다.
다른 실시예에서 금속 산화물층(224)은 증착하지 않을 수 있다.
도 18 및 도 19를 참조하면, 투명 절연층 패턴(210)의 상부면(UP)과 투명 절연층 패턴(210)들 사이(BT)에 적층된 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)을 제거한다.(도 12의 S130)
제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)을 포함하는 흡광층을 비등방성 에칭 방법으로 식각한다. 예를 들어, 투명 절연층 패턴(210) 수직(또는 수직에 가까운)한 면에 형성된 흡광층은 식각하지 않고 투명 절연층 패턴(210) 수평한 면과 상기 투명 절연층 패턴(210) 사이에 형성된 흡광층을 식각한다.
일 예로, 별도의 마스크 없이 제3 방향(예를 들어, 수직 방향)에서 전압 차를 크게 형성하고, 식각 물질에 의해 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)을 식각한다. 이 경우, 전압 제어에 의해 식각 물질이 제3 방향에서 이동하며, 예를 들어, 상부에서 하부로 이동하며 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)을 포함하는 흡광층을 식각 예를 들어, 선택적으로 식각할 수 있다.
식각 물질은 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)을 모두 식각할 수 있는 물질이다.
이로 인해, 도 18과 같이 제1 방향과 제2 방향에 의해 정의되는 수평면에 배치되는 투명 절연층 패턴(210)의 상부면(UP)과 투명 절연층 패턴(210)들 사이(BT)에 적층된 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224) 즉 흡광층은 제거되는데 비해, 제3 방향에 의해 정의되는 수직면에 배치되는 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)은 제거되지 않을 수 있다.
단계 S120에서 금속산화물층(224)을 증착하지 않은 경우, 흡광층은 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223)이 되고, 단계 S130에서 흡광층인 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223)을 비등방성 에칭한다.
도 20는 본 발명의 다른 실시예에 따른 도 2의 I-I'를 따라 자른 단면도이고, 도 21은 도 20에 도시된 터치 센서층과 시야각 제어층을 포함하는 표시장치의 일 예를 보여주는 단면도이다.
도 20 및 도 21의 실시예는 도 3 및 도 7에 도시된 표시 장치와 시야각 제어층(LCL)의 위치가 상이하다.
도 20 및 도 21을 참조하면, 표시장치(11)는 기판(SUB), 기판(SUB) 상에 배치된 박막 트랜지스터층(TFTL), 발광 소자층(EML), 박막 봉지층(TFEL), 시야각 제어층(LCL) 및 터치 센서층(TSL)을 순차적으로 포함할 수 있다.
시야각 제어층(LCL)이 제1 터치절연층(TINS1) 하부에 위치할 수 있다. 시야각 제어층(LCL)이 박막 봉지층(TFEL)과 제1 터치절연층(TINS1) 사이에 배치될 수 있다. 일 예로, 시야각 제어층(LCL)은 박막 봉지층(TFEL) 상에 형성된 제2 버퍼막(BF2) 상에 형성될 수 있다.
도 22는 본 발명의 또 다른 실시예에 따른 도 2의 I-I'를 따라 자른 단면도이고, 도 23은 도 22에 도시된 시야각 제어층을 포함하는 표시장치의 일 예를 보여주는 단면도이다.
도 22 및 도 23의 실시예는 도 3 및 도 7의 표시 장치와 터치절연층(TINS)이 생략된다는 점이 상이하다.
도 22 및 도 23을 참조하면, 표시장치(12)은 기판(SUB), 기판(SUB) 상에 배치된 박막 트랜지스터층(TFTL), 발광 소자층(EML), 박막 봉지층(TFEL) 및 시야각 제어층(LCL)을 순차적으로 포함할 수 있다. 시야각 제어층(LCL)이 박막 봉지층(TFEL) 상에 배치될 수 있다. 일 예로, 시야각 제어층(LCL)은 박막 봉지층(TFEL) 상에 형성된 제2 버퍼막(BF2) 상에 형성될 수 있다.
본 발명의 일 실시예에 따른 표시장치는 발광 소자층의 측면 방향으로 진행하는 광을 흡광시키는 시야각 제어 패턴을 형성하여 프라이버시 기능을 제공할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (21)

  1. 표시 영역과 비표시 영역을 갖는 표시패널; 및
    상기 표시 영역 상에 서로 일정한 이격 거리로 이격된 복수 개의 시야각 제어 패턴을 포함하는 시야각 제어층을 포함하고,
    상기 시야각 제어 패턴은 투명 절연 패턴과, 상기 투명 절연 패턴의 측면에 형성되는 다층의 측벽을 포함하고,
    상기 다층의 측벽은 제1 금속질화물층과, 제2 금속질화물층 및 상기 제1 금속질화물층과 상기 제2 금속질화물층 사이에 배치되는 금속층을 포함하고,
    제1 금속질화물층과, 상기 제2 금속질화물층 및 상기 금속층은 Al 또는 Ti를 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 제1 금속질화물층과, 상기 제2 금속질화물층 및 상기 금속층은 서로 동일한 금속을 포함하는 표시장치.
  3. 제1항에 있어서,
    상기 다층의 측벽은 금속산화물층을 더 포함하는 표시장치.
  4. 제3항에 있어서,
    상기 투명 절연 패턴과 멀어지는 방향으로 상기 제1 금속질화물층, 상기 금속층, 상기 제2 금속질화물층, 및 상기 금속산화물층이 순차적으로 적층되는 표시장치.
  5. 제1항에 있어서, 상기 시야각 제어 패턴의 높이는 상기 이격 거리와 동일한 비율로 형성되고,
    상기 이격 거리는 제1 시야각 제어 패턴의 중심축과 상기 제1 시야각 제어 패턴과 이웃한 제2 시야각 제어 패턴의 중심축 사이의 거리인 표시장치.
  6. 제1항에 있어서,
    상기 제1 금속질화물층과, 상기 제2 금속질화물층은 동일한 두께로 형성되고,
    상기 금속층은 상기 제1 금속질화물층의 두께보다 더 두껍게 형성되는 표시장치.
  7. 제6항에 있어서,
    상기 다층의 측벽은 금속산화물층을 더 포함하고,
    상기 금속산화물층은 상기 제1 금속질화물층의 두께보다 더 얇게 형성되는 표시장치.
  8. 제1항에 있어서,
    상기 투명 절연 패턴은 밑변이 더 긴 이등변 사다리꼴의 형상의 단면을 갖고, 상기 이등변 사다리꼴의 밑각은 60도 내지 89.5도의 범위 내에 있는 표시장치.
  9. 제1항에 있어서,
    상기 표시 패널은,
    기판;
    상기 기판 상에 배치되고, 화소 전극, 발광층, 및 공통 전극을 포함하는 화소와, 상기 화소를 정의하는 화소 정의막을 포함하는 발광 소자층; 및
    상기 발광 소자층 상에 배치되는 박막봉지층
    을 포함하고,
    상기 시야각 제어층은 상기 박막봉지층 상에 배치되는 표시장치.
  10. 제9항에 있어서,
    상기 발광층의 폭과 상기 시야각 제어 패턴의 폭은 1:3 내지 1:4의 범위 내에 있는 표시장치.
  11. 제10항에 있어서,
    상기 박막봉지층과 상기 시야각 제어층 사이에 터치 감지층을 더 포함하는 표시장치.
  12. 제11항에 있어서, 상기 터치 감지층은 터치 전극을 포함하고,
    상기 시야각 제어 패턴의 적어도 일부는 상기 터치 전극과 중첩하는 표시장치.
  13. 제10항에 있어서,
    상기 시야각 제어층 상에 배치되는 터치 감지층을 더 포함하는 표시장치.
  14. 표시 영역과 비표시 영역을 갖는 표시패널; 및
    상기 표시 영역 상에 서로 일정한 이격 거리로 이격된 복수 개의 시야각 제어 패턴을 포함하는 시야각 제어층을 포함하고,
    상기 시야각 제어 패턴은 투명 절연 패턴과, 상기 투명 절연 패턴의 측면에 형성되는 다층의 측벽을 포함하고,
    상기 다층의 측벽은 제1 금속질화물층과, 제2 금속질화물층 및 상기 제1 금속질화물층과 상기 제2 금속질화물층 사이에 배치되는 금속층을 포함하고,
    상기 제1 금속질화물층, 상기 금속층 및 상기 제2 금속질화물층은 각각 AlN, Al, AlN 또는 TiN, Ti, TiN인 표시장치.
  15. 제14항에 있어서,
    상기 다층의 측벽은 Al2O3 또는 Ti2O3으로 형성된 금속산화물층을 더 포함하는 표시장치.
  16. 제15항에 있어서,
    상기 시야각 제어 패턴의 높이는 상기 이격 거리와 동일한 비율로 형성되고,
    상기 이격 거리는 제1 시야각 제어 패턴의 중심축과 상기 제1 시야각 제어 패턴과 이웃한 제2 시야각 제어 패턴의 중심축 사이의 거리인 표시장치.
  17. 제15항에 있어서,
    상기 표시패널은 상기 표시 영역에 배치되는 복수개의 화소를 더 포함하고,
    상기 화소는 화소 전극, 발광층 및 공통 전극을 포함하며,
    상기 화소의 폭과 상기 시야각 제어 패턴의 폭은 1:3 내지 1:4의 범위 내에 있는 표시장치.
  18. 표시패널 상에 서로 일정한 이격 거리로 이격된 복수의 투명 절연층 패턴을 형성하는 단계;
    복수의 투명 절연층 패턴을 덮도록 상기 표시패널 상에 제1 금속질화물층, 금속층 및 제2 금속질화물층을 순서대로 적층하여 흡광층을 형성하는 단계; 및
    상기 복수의 투명 절연층 패턴의 상부와 상기 복수의 투명 절연층 패턴들 사이에 적층된 흡광층을 비등방성 에칭으로 식각하는 단계
    를 포함하고,
    제1 금속질화물층과, 상기 제2 금속질화물층 및 상기 금속층은 Al 또는 Ti를 포함하는 표시장치 제조 방법.
  19. 제18항에 있어서,
    상기 흡광층을 형성하는 단계는,
    상기 제2 금속질화물층 상에 금속산화물층을 적층하는 표시장치 제조 방법.
  20. 제19항에 있어서,
    상기 제1 금속질화물층, 상기 금속층 및 상기 제2 금속질화물층은 각각 AlN, Al, AlN 또는 TiN, Ti, TiN인 표시장치 제조 방법.
  21. 제20항에 있어서,
    상기 금속산화물층은 Al2O3 또는 Ti2O3인 표시장치 제조 방법.
PCT/KR2023/011054 2022-11-02 2023-07-28 표시 장치와 그의 제조 방법 WO2024096260A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0144703 2022-11-02
KR1020220144703A KR20240065579A (ko) 2022-11-02 2022-11-02 표시 장치와 그의 제조 방법

Publications (1)

Publication Number Publication Date
WO2024096260A1 true WO2024096260A1 (ko) 2024-05-10

Family

ID=90833628

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/011054 WO2024096260A1 (ko) 2022-11-02 2023-07-28 표시 장치와 그의 제조 방법

Country Status (4)

Country Link
US (1) US20240147820A1 (ko)
KR (1) KR20240065579A (ko)
CN (1) CN117998933A (ko)
WO (1) WO2024096260A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058787A (ko) * 2001-12-31 2003-07-07 엘지.필립스 엘시디 주식회사 액정 표시장치의 반사판 구조 및 그 제조방법
WO2006030823A1 (ja) * 2004-09-15 2006-03-23 Dai Nippon Printing Co., Ltd. 視野角制御シート及び表示装置
KR20080057652A (ko) * 2006-12-20 2008-06-25 삼성전자주식회사 시야각 제어 필름 및 이를 포함하는 액정 표시 장치
KR20130005409A (ko) * 2011-07-06 2013-01-16 (주)이노웍스 디스플레이 소자 위에 형성되는 시야각 제어 시트
KR20220004262A (ko) * 2020-07-03 2022-01-11 엘지디스플레이 주식회사 시야각 광 제어 필름 및 이를 구비한 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058787A (ko) * 2001-12-31 2003-07-07 엘지.필립스 엘시디 주식회사 액정 표시장치의 반사판 구조 및 그 제조방법
WO2006030823A1 (ja) * 2004-09-15 2006-03-23 Dai Nippon Printing Co., Ltd. 視野角制御シート及び表示装置
KR20080057652A (ko) * 2006-12-20 2008-06-25 삼성전자주식회사 시야각 제어 필름 및 이를 포함하는 액정 표시 장치
KR20130005409A (ko) * 2011-07-06 2013-01-16 (주)이노웍스 디스플레이 소자 위에 형성되는 시야각 제어 시트
KR20220004262A (ko) * 2020-07-03 2022-01-11 엘지디스플레이 주식회사 시야각 광 제어 필름 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
CN117998933A (zh) 2024-05-07
KR20240065579A (ko) 2024-05-14
US20240147820A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
WO2017142315A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2017007118A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2020145506A1 (ko) 표시 장치
WO2014092440A1 (en) Thin film transistor, method for manufacturing the same, and display device comprising the same
WO2017007215A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2019151550A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020111420A1 (ko) 표시장치
WO2021241937A1 (ko) 표시 장치 및 이의 제조 방법
WO2018105810A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021157791A1 (ko) 표시 장치 및 그 구동 방법
WO2020218704A1 (ko) 표시 장치
WO2020122378A1 (ko) 표시 장치
WO2020204247A1 (ko) 표시 장치
WO2022035233A1 (ko) 표시 장치
WO2020130760A1 (ko) 표시 장치 및 그 제조방법
WO2022154517A1 (ko) 표시 장치
WO2022030763A1 (ko) 표시 장치
WO2020153593A1 (ko) 터치 감지 유닛과 그를 포함하는 표시 장치
WO2022260396A1 (ko) 표시 장치 및 표시 장치의 검사 방법
WO2024096260A1 (ko) 표시 장치와 그의 제조 방법
WO2016195165A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2022035232A1 (ko) 표시 장치
WO2022005208A1 (ko) 표시 장치
WO2021230426A1 (ko) 표시 장치
WO2021206217A1 (ko) 표시 장치 및 이의 제조 방법