KR20240065579A - 표시 장치와 그의 제조 방법 - Google Patents

표시 장치와 그의 제조 방법 Download PDF

Info

Publication number
KR20240065579A
KR20240065579A KR1020220144703A KR20220144703A KR20240065579A KR 20240065579 A KR20240065579 A KR 20240065579A KR 1020220144703 A KR1020220144703 A KR 1020220144703A KR 20220144703 A KR20220144703 A KR 20220144703A KR 20240065579 A KR20240065579 A KR 20240065579A
Authority
KR
South Korea
Prior art keywords
layer
metal nitride
viewing angle
metal
angle control
Prior art date
Application number
KR1020220144703A
Other languages
English (en)
Inventor
신현억
박준용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220144703A priority Critical patent/KR20240065579A/ko
Priority to US18/222,348 priority patent/US20240147820A1/en
Priority to PCT/KR2023/011054 priority patent/WO2024096260A1/ko
Priority to CN202311447789.0A priority patent/CN117998933A/zh
Publication of KR20240065579A publication Critical patent/KR20240065579A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 표시 영역과 비표시 영역으로 구획되는 표시패널 및 상기 표시 영역 상에 서로 일정한 이격 거리로 이격된 복수 개의 시야각 제어 패턴을 포함하는 시야각 제어층을 포함하고, 상기 시야각 제어 패턴은 투명 절연 패턴과, 상기 투명 절연 패턴의 측면에 형성되는 다층의 측벽을 포함하고, 상기 다층의 측벽은 제1 금속질화물층과, 제2 금속질화물층 및 상기 제1 금속질화물층과 상기 제2 금속질화물층 사이에 배치되는 금속층을 포함하고, 제1 금속질화물층과, 상기 제2 금속질화물층 및 상기 금속층은 Al 또는 Ti를 포함할 수 있다.

Description

표시 장치와 그의 제조 방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 표시 장치와 그의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 소자를 이용하여 영상을 표시한다. 표시 장치는 빠른 응답 속도를 가지며, 휘도 및 시야각이 크고, 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
표시장치는 사용자가 원하는 영상 정보를 표시하는 것이다. 사용자가 다양한 각도 방향에서 표시장치의 화상을 볼 수 있도록 하기 위해 넓은 시야각을 갖도록 개발되는 것이 일반적이다. 그러나, 표시장치가 적용되는 개별 제품마다 시야각이 넓은 경우 오히려 제품의 특성에 악영향을 미치는 경우가 발생할 수 있어, 좁은 시야각을 요구하기도 한다.
예를 들어, 차량의 네비게이션 시스템의 경우 표시장치의 시야각이 넓은 경우, 야간 운행시 차량의 전면 유리창(Wind Shield)에 빛이 반사되어 운전자의 안전운행에 악영향을 줄 수 있다. 또한, 컴퓨터나 휴대폰의 경우, 사용자가 프라이버시가 노출되는 것을 원하지 않는 경우에도 표시장치의 시야각이 넓은 것이 오히려 사용자의 요구와 상반된다.
본 발명이 해결하고자 하는 과제는 측면광을 제거하여 프라이버시 기능을 제공하는 표시장치 및 표시장치 제공방법을 제공하고자 한다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는, 표시 영역과 비표시 영역으로 구획되는 표시패널 및 상기 표시 영역 상에 서로 일정한 이격 거리로 이격된 복수 개의 시야각 제어 패턴을 포함하는 시야각 제어층을 포함하고, 상기 시야각 제어 패턴은 투명 절연 패턴과, 상기 투명 절연 패턴의 측면에 형성되는 다층의 측벽을 포함하고, 상기 다층의 측벽은 제1 금속질화물층과, 제2 금속질화물층 및 상기 제1 금속질화물층과 상기 제2 금속질화물층 사이에 배치되는 금속층을 포함하고, 제1 금속질화물층과, 상기 제2 금속질화물층 및 상기 금속층은 Al 또는 Ti를 포함할 수 있다.
상기 제1 금속질화물층과, 상기 제2 금속질화물층 및 상기 금속층은 서로 동일한 금속을 포함할 수 있다.
상기 다층의 측벽은 금속산화물층을 더 포함할 수 있다.
상기 투명 절연 패턴과 멀어지는 방향으로 상기 제1 금속질화물층, 상기 금속층, 상기 제2 금속질화물층, 및 상기 금속산화물층이 배치될 수 있다.
상기 시야각 제어 패턴의 높이는 상기 이격 거리와 동일한 비율로 형성되고, 상기 이격 거리는 제1 시야각 제어 패턴의 중심축과 상기 제1 시야각 제어 패턴과 이웃한 제2 시야각 제어 패턴의 중심축 사이의 거리일 수 있다.
상기 제1 금속질화물층과, 상기 제2 금속질화물층은 동일한 두께로 형성되고, 상기 금속층은 상기 제1 금속질화물층의 두께보다 더 두껍게 형성될 수 있다.
상기 다층의 측벽은 금속산화물층을 더 포함하고, 상기 금속산화물층은 상기 제1 금속질화물층의 두께보다 더 얇게 형성될 수 있다.
상기 투명 절연 패턴의 단면은 밑변이 더 긴 이등변 사다리꼴의 형상이고, 상기 이등변 사다리꼴의 밑각은 60도 내지 89.5도일 수 있다.
상기 표시 패널은, 기판, 상기 기판 상에 배치되고, 화소 전극, 발광층, 및 공통 전극을 포함하는 화소와, 상기 화소를 정의하는 화소 정의막을 포함하는 발광 소자층 및 상기 발광 소자층 상에 배치되는 박막봉지층을 포함하고, 상기 시야각 제어층은 상기 박막봉지층 상에 배치될 수 있다.
상기 발광층의 폭과 상기 시야각 제어 패턴의 폭은 1:3 내지 1:4일 수 있다.
상기 박막봉지층과 상기 시야각 제어층 사이에 터치 감지층을 더 포함할 수 있다.
상기 터치 감지층은 터치 전극을 포함하고, 상기 시야각 제어 패턴의 적어도 일부는 상기 터치 전극과 중첩할 수 있다.
상기 시야각 제어층 상에 터치 감지층을 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 표시장치는 표시 영역과 비표시 영역으로 구획되는 표시패널 및 상기 표시 영역 상에 서로 일정한 이격 거리로 이격된 복수 개의 시야각 제어 패턴을 포함하는 시야각 제어층을 포함하고, 상기 시야각 제어 패턴은 투명 절연 패턴과, 상기 투명 절연 패턴의 측면에 형성되는 다층의 측벽을 포함하고, 상기 다층의 측벽은 제1 금속질화물층과, 제2 금속질화물층 및 상기 제1 금속질화물층과 상기 제2 금속질화물층 사이에 배치되는 금속층을 포함하고, 상기 제1 금속질화물층, 상기 금속층 및 상기 제2 금속질화물층은 각각 AlN, Al, AlN 또는 TiN, Ti, TiN일 수 있다.
상기 다층의 측벽은 Al2O3 또는 Ti2O3으로 형성된 금속산화물층을 더 포함할 수 있다.
상기 표시패널은 상기 표시 영역에 배치되는 복수개의 화소를 더 포함하고, 상기 화소는 화소 전극, 발광층 및 공통 전극을 포함하며, 상기 화소의 폭과 상기 시야각 제어 패턴의 폭은 1:3 내지 1:4일 수 있다.
본 발명의 다른 실시예에 따른 표시장치의 제조방법은 표시패널 상에 서로 일정한 이격 거리로 이격된 복수의 투명 절연층 패턴을 형성하는 단계, 복수의 투명 절연층 패턴을 덮도록 상기 표시패널 상에 제1 금속질화물층, 금속층 및 제2 금속질화물층을 순서대로 적층하여 흡광층을 형성하는 단계 및 상기 복수의 투명 절연층 패턴의 상부와 상기 복수의 투명 절연층 패턴들 사이에 적층된 흡광층을 비등방성 에칭으로 식각하는 단계를 포함하고, 제1 금속질화물층과, 상기 제2 금속질화물층 및 상기 금속층은 Al 또는 Ti를 포함할 수 있다.
상기 흡광층을 형성하는 단계는, 상기 제2 금속질화물층 상에 금속산화물층을 적층할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 발광 소자층의 측면 방향으로 진행하는 광을 흡광시키는 시야각 제어 패턴을 형성하여 프라이버시 기능을 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ'의 일 예를 보여주는 단면도이다.
도 4는 도 3의 표시 유닛의 일 예를 상세히 보여주는 일 예시도면이다.
도 5는 도 3의 터치 센서층과 시야각 제어층의 일 예를 상세히 보여주는 일 예시도면이다.
도 6은 도 4의 서브 화소들과 도 5의 제1 터치 금속층의 일 예를 보여주는 평면도이다..
도 7은 도 6의 Ⅱ-Ⅱ’의 일 예를 보여주는 단면도이다.
도 8은 도 7의 B영역의 확대도이다.
도 9는 다른 실시예에 따른 도 7의 B영역의 확대도이다.
도 10은 일 실시예에 따른 시야각 제어 패턴에 입사되는 광의 진행을 설명하기 위한 도면이다.
도 11은 광 파장에 대하여 AlN의 반사율 특성을 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 설명하기 위한 흐름도이다.
도 13 내지 도 19는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 설명하기 위한 단면도이다.
도 20는 본 발명의 다른 실시예에 따른 도 2의 I-I'의 일 예를 보여주는 단면도이다.
도 21은 도 20의 터치 센서층과 시야각 제어층을 포함하는 표시장치의 일 예를 보여주는 단면도이다.
도 22는 본 발명의 또 다른 실시예에 따른 도 2의 I-I'의 일 예를 보여주는 단면도이다.
도 23은 도 22의 시야각 제어층을 포함하는 표시장치의 일 예를 보여주는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "위(on)", "상(on)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래"로 기술된 소자는 다른 소자의 "위"에 놓여질 수 있다. 또한 도면을 기준으로 다른 소자의 "좌측"에 위치하는 것으로 기술된 소자는 시점에 따라 다른 소자의 "우측"에 위치할 수도 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다. 도 2는 일 실시예에 따른 표시 장치의 평면도이다.
본 명세서에서, “상부”, “탑”, “상면”은 표시 패널(100)을 기준으로 상부 방향, 즉 Z축 방향을 가리키고, “하부”, “바텀”, “하면”은 표시 패널(100)을 기준으로 하부 방향, 즉 Z축 방향의 반대 방향을 가리킨다. 또한, “좌”, “우”, “상”, “하”는 표시 패널(100)을 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, “좌”는 X축 방향의 반대 방향, “우”는 X축 방향, “상”은 Y축 방향, “하”는 Y축 방향의 반대 방향을 가리킨다.
도 1 및 도 2를 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 및 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기 뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 표시 장치(10)는 유기 발광 표시 장치, 액정 표시 장치, 플라즈마 표시 장치, 전계방출 표시 장치, 전기 영동 표시 장치, 전기 습윤 표시 장치, 양자점 발광 표시 장치, 및 마이크로 LED 표시 장치 중 어느 하나일 수 있다. 이하에서는, 표시 장치(10)가 유기 발광 표시 장치인 것을 중심으로 설명하였으나, 본 발명은 이에 제한되지 않는다.
일 실시예에 따른 표시 장치(10)는 표시 패널(100), 표시 구동 회로(250), 회로 보드(300), 및 터치 구동 회로(400)를 포함한다.
표시 패널(100)은 메인 영역(MA)과 메인 영역(MA)의 일 측으로부터 돌출된 돌출 영역(PA)을 포함할 수 있다.
메인 영역(MA)은 제1 방향(X축 방향)의 단변과 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)의 장변을 갖는 직사각형 형태의 평면으로 형성될 수 있다. 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변이 만나는 코너(corner)는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 장치(10)의 평면 형태는 사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다. 메인 영역(MA)은 평탄하게 형성될 수 있으나, 이에 한정되지 않으며, 좌우측 끝단에 형성된 곡면부를 포함할 수 있다. 이 경우, 곡면부는 일정한 곡률을 갖거나 변화하는 곡률을 가질 수 있다.
메인 영역(MA)은 화소들이 형성되어 영상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 주변 영역인 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)에는 화소들 뿐만 아니라, 화소들에 접속되는 스캔 라인들, 데이터 라인들, 및 전원 라인이 배치될 수 있다. 메인 영역(MA)이 곡면부를 포함하는 경우, 표시 영역(DA)은 곡면부에 배치될 수 있다. 이 경우, 곡면부에서도 표시 패널(100)의 영상이 보일 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 바깥쪽에서부터 표시 패널(100)의 가장자리까지의 영역으로 정의될 수 있다. 비표시 영역(NDA)에는 스캔 라인들에 스캔 신호들을 인가하기 위한 스캔 구동부, 및 데이터 라인들과 표시 구동 회로(250)를 연결하는 링크 라인들이 배치될 수 있다.
돌출 영역(PA)은 메인 영역(MA)의 일 측으로부터 돌출될 수 있다. 예를 들어, 돌출 영역(PA)은 도 2와 같이 메인 영역(MA)의 하 측으로부터 돌출될 수 있다. 돌출 영역(PA)의 제1 방향(X축 방향)의 길이는 메인 영역(MA)의 제1 방향(X축 방향)의 길이보다 작을 수 있다.
돌출 영역(PA)은 벤딩 영역(BA)과 패드 영역(PDA)을 포함할 수 있다. 이 경우, 패드 영역(PDA)은 벤딩 영역(BA)의 일 측에 배치되고, 메인 영역(MA)은 벤딩 영역(BA)의 타 측에 배치될 수 있다. 예를 들어, 패드 영역(PDA)은 벤딩 영역(BA)의 하 측에 배치되고, 메인 영역(MA)은 벤딩 영역(BA)의 상 측에 배치될 수 있다.
표시 패널(100)은 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있도록 유연하게 형성될 수 있다. 그러므로, 표시 패널(100)은 벤딩 영역(BA)에서 두께 방향(Z축 방향)으로 벤딩될 수 있다. 이 경우, 표시 패널(100)이 벤딩되기 전에 표시 패널(100)의 패드 영역(PDA)의 일면은 상부를 향하고 있으나, 표시 패널(100)이 벤딩된 후에는 표시 패널(100)의 패드 영역(PDA)의 일면은 하부로 향하게 된다. 이로 인해, 패드 영역(PDA)은 메인 영역(MA)의 하부에 배치되므로, 메인 영역(MA)과 중첩될 수 있다.
표시 패널(100)의 패드 영역(PDA)에는 표시 구동 회로(250)와 회로 보드(300)와 전기적으로 연결되는 패드들이 배치될 수 있다.
표시 구동 회로(250)는 표시 패널(100)을 구동하기 위한 신호들과 전압들을 출력한다. 예를 들어, 표시 구동 회로(250)는 데이터 라인들에 데이터 전압들을 공급할 수 있다. 또한, 표시 구동 회로(250)는 전원 라인에 전원 전압을 공급하며, 스캔 구동부에 스캔 제어 신호들을 공급할 수 있다. 표시 구동 회로(250)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 패드 영역(PDA)에서 표시 패널(100) 상에 장착될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 구동 회로(250)는 회로 보드(300) 상에 장착될 수 있다.
패드들은 표시 구동 회로(250)에 전기적으로 연결되는 표시 패드들과 터치 라인들에 전기적으로 연결되는 터치 패드들을 포함할 수 있다.
회로 보드(300)는 이방성 도전 필름(anisotropic conductive film)을 이용하여 패드들 상에 부착될 수 있다. 이로 인해, 회로 보드(300)의 리드 라인들은 패드들에 전기적으로 연결될 수 있다. 회로 보드(300)는 연성 인쇄 회로 보드(flexible prinited circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다.
터치 구동 회로(400)는 표시 패널(100)의 터치 센서층(TSL)의 터치 전극들에 연결될 수 있다. 터치 구동 회로(400)는 터치 센서층(TSL)의 터치 전극들에 구동 신호들을 인가하고 터치 전극들의 정전 용량 값들을 측정한다. 구동 신호는 복수의 구동 펄스들을 갖는 신호일 수 있다. 터치 구동 회로(400)는 정전 용량 값들에 따라 터치 입력 여부를 판단할 수 있을 뿐만 아니라, 터치가 입력된 터치 좌표들을 산출할 수 있다.
터치 구동 회로(400)는 회로 보드(300) 상에 배치될 수 있다. 터치 구동 회로(400)는 집적회로(IC)로 형성되어 회로 보드(300) 상에 장착될 수 있다.
도 3은 도 2의 Ⅰ-Ⅰ’의 일 예를 보여주는 단면도이다.
도 3을 참조하면, 표시 패널(100)은 기판(SUB), 기판(SUB) 상에 배치된 박막 트랜지스터층(TFTL), 발광 소자층(EML), 박막 봉지층(TFEL), 터치 센서층(TSL) 및 시야각 제어층(LCL)을 포함할 수 있다.
기판(SUB)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다. 또는, 기판(SUB)은 금속 재질의 물질을 포함할 수도 있다.
기판(SUB)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 기판(SUB)이 플렉서블 기판인 경우, 폴리이미드(PI)로 형성될 수 있지만, 이에 한정되는 것은 아니다.
박막 트랜지스터층(TFTL)은 기판(SUB) 상에 배치될 수 있다. 박막 트랜지스터층(TFTL)에는 화소들 각각의 박막 트랜지스터들 뿐만 아니라, 스캔 라인들, 데이터 라인들, 전원 라인들, 스캔 제어 라인들, 및 패드들과 데이터 라인들을 연결하는 라우팅 라인들 등이 형성될 수 있다. 박막 트랜지스터들 각각은 게이트 전극, 반도체층, 소스 전극, 및 드레인 전극을 포함할 수 있다. 스캔 구동부(110)가 도 4와 같이 표시 패널(100)의 비표시 영역(NDA)에 형성되는 경우, 스캔 구동부(110)는 박막 트랜지스터들을 포함할 수 있다.
박막 트랜지스터층(TFTL)은 표시 영역(DA)과 비표시 영역(NDA)에 배치될 수 있다. 구체적으로, 박막 트랜지스터층(TFTL)의 화소들 각각의 박막 트랜지스터들, 스캔 라인들, 데이터 라인들, 및 전원 라인들은 표시 영역(DA)에 배치될 수 있다. 박막 트랜지스터층(TFTL)의 스캔 제어 라인들과 링크 라인들은 비표시 영역(NDA)에 배치될 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 배치될 수 있다. 발광 소자층(EML)은 제1 전극, 발광층, 및 제2 전극을 포함하는 화소들과 화소들을 정의하는 화소 정의막을 포함할 수 있다. 발광층은 유기 물질을 포함하는 유기 발광층일 수 있다. 이 경우, 발광층은 정공 수송층(hole transporting layer), 유기 발광층(organic light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 박막 트랜지스터층(TFTL)의 박막 트랜지스터를 통해 제1 전극에 소정의 전압이 인가되고, 제2 전극에 캐소드 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기 발광층으로 이동되며, 유기 발광층에서 서로 결합하여 발광하게 된다. 발광 소자층(EML)의 화소들은 표시 영역(DA)에 배치될 수 있다.
발광 소자층(EML) 상에는 박막 봉지층(TFEL)이 배치될 수 있다. 박막 봉지층(TFEL)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 박막 봉지층(TFEL)은 적어도 하나의 무기막을 포함할 수 있다. 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층일 수 있으나, 이에 한정되지 않는다. 또한, 박막 봉지층(TFEL)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하는 역할을 한다. 이를 위해, 박막 봉지층(TFEL)은 적어도 하나의 유기막을 포함할 수 있다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin)일 수 있으나, 이에 한정되지 않는다.
박막 봉지층(TFEL)은 표시 영역(DA)과 비표시 영역(NDA) 모두에 배치될 수 있다. 구체적으로, 박막 봉지층(TFEL)은 표시 영역(DA)과 비표시 영역(NDA)의 발광 소자층(EML)을 덮으며, 비표시 영역(NDA)의 박막 트랜지스터층(TFTL)을 덮도록 배치될 수 있다.
박막 봉지층(TFEL) 상에는 터치 센서층(TSL)이 배치될 수 있다. 터치 센서층(TSL)이 박막 봉지층(TFEL) 상에 바로 배치됨으로써, 터치 센서층(TSL)을 포함하는 별도의 터치 패널이 박막 봉지층(TFEL) 상에 부착되는 경우보다 표시 장치(10)의 두께를 줄일 수 있는 장점이 있다.
터치 센서층(TSL)은 정전 용량 방식으로 사용자의 터치를 감지하기 위한 터치 전극들과 패드들과 터치 전극들을 연결하는 터치 라인들을 포함할 수 있다. 예를 들어, 터치 센서층(TSL)은 자기 정전 용량(self-capacitance) 방식 또는 상호 정전 용량(mutual capacitance) 방식으로 사용자의 터치를 감지할 수 있다.
터치 센서층(TSL)의 터치 전극들은 도 5와 같이 표시 영역(DA)에 중첩하는 터치 센서 영역(TSA)에 배치될 수 있다. 터치 센서층(TSL)의 터치 라인들은 도 5와 같이 비표시 영역(NDA)에 중첩하는 터치 주변 영역(TPA)에 배치될 수 있다.
터치 센서층(TSL) 상에는 시야각 제어층(LCL)이 배치될 수 있다. 시야각 제어층(LCL)은 표시 영역(DA)에 중첩하게 배치될 수 있다. 또한, 시야각 제어층(LCL)은 터치 센서 영역(TSA)에 중첩하게 배치될 수 있다. 시야각 제어층(LCL)은 발광 소자층(EML)의 광 중에서 표시 패널(100)의 상부 방향(Z축 방향)이 아닌 측면 방향으로 진행하는 광을 흡수하도록 하는 층이다.
시야각 제어층(LCL) 상에는 커버 윈도우가 추가로 배치될 수 있으며, 이 경우 시야각 제어층(LCL)과 커버 윈도우는 OCA(optically clear adhesive) 필름과 같은 투명 접착 부재에 의해 부착될 수 있다.
도 4는 도 3의 표시 유닛의 일 예를 상세히 보여주는 일 예시도면이다.
도 4에서는 설명의 편의를 위해 표시 영역(DA)의 화소(P)들, 스캔 라인(SL)들, 데이터 라인(DL)들, 전원 라인(PL), 스캔 제어 라인(SCL)들, 스캔 구동부(110), 표시 구동 회로(250), 및 표시 패드들(DP) 만을 도시하였다.
도 4를 참조하면, 스캔 라인(SL)들, 데이터 라인(DL)들, 전원 라인(PL), 및 화소(P)들은 표시 영역(DA)에 배치된다. 스캔 라인(SL)들은 제1 방향(X축 방향)으로 나란하게 형성되고, 데이터 라인(DL)들은 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 나란하게 형성될 수 있다. 전원 라인(PL)은 제2 방향(Y축 방향)으로 데이터 라인(DL)들과 나란하게 형성된 적어도 하나의 라인과 상기 적어도 하나의 라인으로부터 제1 방향(X축 방향)으로 분지된 복수의 라인들을 포함할 수 있다.
화소(P)들 각각은 스캔 라인(SL)들 중 적어도 어느 하나, 데이터 라인(DL)들 중 어느 하나, 및 전원 라인(PL)에 접속될 수 있다. 화소(P)들 각각은 구동 트랜지스터와 적어도 하나의 스위칭 트랜지스터를 포함하는 박막 트랜지스터들, 유기 발광 다이오드, 및 커패시터를 포함할 수 있다. 화소(P)들 각각은 스캔 라인(SL)으로부터 스캔 신호가 인가되는 경우 데이터 라인(DL)의 데이터 전압을 인가 받으며, 게이트 전극에 인가된 데이터 전압에 따라 유기 발광 다이오드에 구동 전류를 공급함으로써 발광할 수 있다.
스캔 구동부(110)는 적어도 하나의 스캔 제어 라인(SCL)을 통해 표시 구동 회로(250)에 연결된다. 그러므로, 스캔 구동부(110)는 표시 구동 회로(250)의 스캔 제어 신호를 입력 받을 수 있다. 스캔 구동부(110)는 스캔 제어 신호에 따라 스캔 신호들을 생성하여 스캔 라인(SL)들에 공급한다.
도 5에서는 스캔 구동부(110)가 표시 영역(DA)의 좌측 바깥쪽의 비표시 영역(NDA)에 형성된 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 스캔 구동부(110)는 표시 영역(DA)의 좌측 바깥쪽과 우측 바깥쪽의 비표시 영역(NDA)에 형성될 수 있다.
표시 구동 회로(250)는 표시 패드들(DP)에 접속되어 디지털 비디오 데이터와 타이밍 신호들을 입력 받는다. 표시 구동 회로(250)는 디지털 비디오 데이터를 아날로그 정극성/부극성 데이터 전압들로 변환하여 링크 라인(LL)들을 통해 데이터 라인(DL)들에 공급한다. 또한, 표시 구동 회로(250)는 스캔 제어 라인(SCL)을 통해 스캔 구동부(110)를 제어하기 위한 스캔 제어 신호를 생성하여 공급한다. 스캔 구동부(110)의 스캔 신호들에 의해 데이터 전압들이 공급될 화소(P)들이 선택되며, 선택된 화소(P)들에 데이터 전압들이 공급된다. 표시 구동 회로(250)는 집적회로(IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 기판(SUB) 상에 부착될 수 있다.
도 5는 도 3의 터치 센서층과 시야각 제어층의 일 예를 상세히 보여주는 일 예시도면이고, 도 6은 도 4의 서브 화소들과 도 5의 제1 터치 금속층의 일 예를 보여주는 평면도이다.
도 5에서는 설명의 편의를 위해 터치 전극들(TE, RE), 터치 라인들(TL, RL), 및 터치 패드(TP)들만을 도시하였다.
도 5를 참조하면, 터치 센서층(TSL)은 사용자의 터치를 감지하기 위한 터치 센서 영역(TSA)과 터치 센서 영역(TSA)의 주변에 배치되는 터치 주변 영역(TPA)을 포함한다. 터치 센서 영역(TSA)은 표시 영역(DA)에 중첩하고, 터치 주변 영역(TPA)은 비표시 영역(NDA)에 중첩할 수 있다.
터치 전극들(TE, RE)은 터치 센서 영역(TSA)에 배치될 수 있다. 터치 전극들(TE, RE)은 제1 방향(X축 방향)으로 전기적으로 연결되는 감지 전극(RE)들과 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 전기적으로 연결되는 구동 전극(TE)들을 포함할 수 있다. 또한, 도 5에서는 감지 전극(RE)들과 구동 전극(TE)들이 다이아몬드 형태의 평면 형태로 형성되는 것을 예시하였으나, 이에 한정되지 않는다.
감지 전극(RE)들과 구동 전극(TE)들이 그들의 교차 영역들에서 서로 단락(short circuit)되는 것을 방지하기 위해, 제2 방향(Y축 방향)으로 서로 인접한 구동 전극(TE)들은 연결 전극(BE)을 통해 전기적으로 연결될 수 있다. 이 경우, 구동 전극(TE)들과 감지 전극(RE)들은 하나의 층에 배치되고, 연결 전극(BE)은 구동 전극(TE)들과 감지 전극(RE)들과 다른 층에 배치될 수 있다. 연결 전극(BE)은 터치 콘택홀(도 6의 TCNT)을 통해 다른 층에 배치된 구동 전극(TE)에 연결될 수 있다.
또한, 제1 방향(X축 방향)으로 전기적으로 연결된 감지 전극(RE)들과 제2 방향(Y축 방향)으로 전기적으로 연결된 구동 전극(TE)들은 서로 전기적으로 절연된다.
터치 라인들(TL, RL)은 터치 주변 영역(TPA)에 배치될 수 있다. 터치 라인들(TL, RL)은 감지 전극(RE)들에 연결되는 감지 라인(RL)들과 구동 전극(TE)들에 연결되는 제1 구동 라인(TL1)들과 제2 구동 라인(TL2)들을 포함할 수 있다.
터치 센서 영역(TSA)의 우측에 배치된 감지 전극(RE)들은 감지 라인(RL)들에 연결될 수 있다. 예를 들어, 제1 방향(x축 방향)으로 전기적으로 연결된 감지 전극(RE)들 중 우측 끝에 배치된 감지 전극은 감지 라인(RL)에 연결될 수 있다. 감지 라인(RL)들은 제1 터치 패드들(TP1)에 연결될 수 있다. 이로 인해, 터치 구동 회로(400)는 감지 전극(RE)들에 전기적으로 연결될 수 있다.
터치 센서 영역(TSA)의 하측에 배치된 구동 전극(TE)들은 제1 구동 라인(TL1)들에 연결되고, 터치 센서 영역(TSA)의 상측에 배치된 구동 전극(TE)들은 제2 구동 라인(TL2)들에 연결될 수 있다. 예를 들어, 제2 방향(Y축 방향)으로 전기적으로 연결된 구동 전극(TE)들 중 하측 끝에 배치된 구동 전극(TE)은 제1 구동 라인(TL1)에 연결되며, 상측 끝에 배치된 구동 전극(TE)은 제2 구동 라인(TL2)에 연결될 수 있다. 제2 구동 라인(TL2)들은 터치 센서 영역(TSA)의 좌측 바깥쪽을 경유하여 터치 센서 영역(TSA)의 상측에서 구동 전극(TE)들에 연결될 수 있다. 제1 구동 라인(TL1)들과 제2 구동 라인(TL2)들은 제2 터치 패드들(TP2)에 연결될 수 있다. 이로 인해, 터치 구동 회로(400)는 구동 전극(TE)들에 전기적으로 연결될 수 있다.
터치 전극들(TE, RE)은 상호 정전 용량 방식 또는 자기 정전 용량 방식으로 구동될 수 있다. 먼저, 터치 전극들(TE, RE)이 상호 정전 용량 방식으로 구동되는 경우, 제1 구동 라인(TL1)들과 제2 구동 라인(TL2)들을 통해 구동 전극(TE)들에 구동 신호들을 공급하여, 감지 전극(RE)들과 구동 전극(TE)들의 교차 영역들에 형성된 상호 정전 용량들을 충전한다. 그리고 나서, 감지 라인(RL)들을 통해 감지 전극(RE)들의 차지 변화량들을 측정하며, 감지 전극(RE)들의 차지 변화량들에 따라 터치 입력 여부를 판단한다. 구동 신호는 복수의 구동 펄스들을 갖는 신호일 수 있다.
두 번째로, 터치 전극들(TE, RE)이 자기 정전 용량 방식으로 구동되는 경우, 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 및 감지 라인(RL)들을 통해 구동 전극(TE)들과 감지 전극(RE)들 모두에 구동 신호들을 공급하여, 구동 전극(TE)들과 감지 전극(RE)들의 자기 정전 용량들을 충전한다. 그리고 나서, 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 및 감지 라인(RL)들을 통해 구동 전극(TE)들과 감지 전극(RE)들의 자기 정전 용량들의 차지 변화량들을 측정하며, 자기 정전 용량들의 차지 변화량들에 따라 터치 입력 여부를 판단한다.
구동 전극(TE)들, 감지 전극(RE)들, 및 연결 전극(BE)들은 도 5와 같이 메쉬 형태의 전극으로 형성될 수 있다. 구동 전극(TE)들과 감지 전극(RE)들을 포함하는 터치 센서층(TSL)이 도 3과 같이 박막 봉지막(TFEL) 상에 바로 형성되는 경우, 발광 소자층(EML)의 제2 전극과 터치 센서층(TSL)의 구동 전극(TE)들 또는 감지 전극(RE)들 사이의 거리가 가깝기 때문에, 발광 소자층(EML)의 제2 전극과 터치 센서층(TSL)의 구동 전극(TE) 또는 감지 전극(RE) 사이에 기생 정전 용량(parasitic capacitance)이 매우 크게 형성될 수 있다. 그러므로, 상기 기생 정전 용량을 줄이기 위해 구동 전극(TE)들과 감지 전극(RE)들은 ITO 또는 IZO와 같은 투명 산화물 도전층의 비패턴 전극으로 형성되는 것보다 도 5와 같이 메쉬 형태의 전극으로 형성되는 것이 바람직하다.
감지 라인(RL)들 중 가장 외곽에 배치된 감지 라인(RL)의 바깥쪽에는 제1 가드 라인(GL1)이 배치될 수 있다. 또한, 제1 가드 라인(GL1)의 바깥쪽에는 제1 접지 라인(GRL1)이 배치될 수 있다. 즉, 감지 라인(RL)들 중 우측 끝에 배치된 감지 라인(RL)의 우측에는 제1 가드 라인(GL1)이 배치되고, 제1 가드 라인(GL1)의 우측에는 제1 접지 라인(GRL1)이 배치될 수 있다.
감지 라인(RL)들 중 가장 안쪽에 배치된 감지 라인(RL)과 제1 구동 라인(TL1)들 중 우측 끝에 배치된 제1 구동 라인(TL1) 사이에는 제2 가드 라인(GL2)이 배치될 수 있다. 또한, 제2 가드 라인(GL2)은 제1 구동 라인(TL1)들 중 우측 끝에 배치된 제1 구동 라인(TL1)과 제2 접지 라인(GRL2) 사이에 배치될 수 있다. 나아가, 제3 가드 라인(GL3)은 감지 라인(RL)들 중 가장 안쪽에 배치된 감지 라인(RL)과 제2 접지 라인(GRL2) 사이에 배치될 수 있다. 제2 접지 라인(GRL2)은 제1 터치 패드들(TP1) 중 가장 좌측에 배치된 제1 터치 패드와 제2 터치 패드들(TP2) 중에 가장 우측에 배치된 제2 터치 패드에 연결될 수 있다.
제2 구동 라인(TL2)들 중 가장 외곽에 배치된 제2 구동 라인(TL2)의 바깥쪽에는 제4 가드 라인(GL4)이 배치될 수 있다. 또한, 제4 가드 라인(GL4)의 바깥쪽에는 제3 접지 라인(GRL3)이 배치될 수 있다. 즉, 제2 구동 라인(TL2)들 중 좌측과 상측 끝에 배치된 제2 구동 라인(TL2)의 좌측과 상측에는 제4 가드 라인(GL4)이 배치되고, 제4 가드 라인(GL4)의 좌측과 상측에는 제3 접지 라인(GRL3)이 배치될 수 있다.
제2 구동 라인(TL2)들 중에 가장 안쪽에 배치된 제2 구동 라인(TL2)의 안쪽에는 제5 가드 라인(GL5)이 배치될 수 있다. 즉, 제5 가드 라인(GL5)은 제2 구동 라인(TL2)들 중에 우측 끝에 배치된 제2 구동 라인(TL2)과 터치 전극들(TE, RE) 사이에 배치될 수 있다.
도 5에 도시된 실시예에 의하면, 제1 접지 라인(GRL1), 제2 접지 라인(GRL2), 및 제3 접지 라인(GRL3)은 표시 패널(100)의 상측, 좌측, 및 우측에서 가장 외곽에 배치된다. 또한, 제1 접지 라인(GRL1), 제2 접지 라인(GRL2), 및 제3 접지 라인(GRL3)에는 접지 전압이 인가된다. 이로 인해, 외부로부터 정전기가 인가되는 경우, 정전기는 제1 접지 라인(GRL1), 제2 접지 라인(GRL2), 및 제3 접지 라인(GRL3)으로 방전될 수 있다.
또한, 도 5에 도시된 실시예에 의하면, 제1 가드 라인(GL1)은 가장 외곽에 배치되는 감지 라인(RL)과 제1 접지 라인(GRL1) 사이에 배치되므로, 가장 외곽에 배치되는 감지 라인(RL)이 제1 접지 라인(GRL1)의 전압 변화에 의해 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제2 가드 라인(GL2)은 가장 안쪽에 배치되는 감지 라인(RL)과 가장 외곽에 배치되는 제1 구동 라인(TL1) 사이에 배치된다. 이로 인해, 제2 가드 라인(GL2)은 가장 안쪽에 배치되는 감지 라인(RL)과 가장 외곽에 배치되는 제1 구동 라인(TL1)이 전압 변화에 따른 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제3 가드 라인(GL3)은 가장 안쪽에 배치되는 감지 라인(RL)과 제2 접지 라인(GRL2) 사이에 배치되므로, 가장 안쪽에 배치되는 감지 라인(RL)이 제2 접지 라인(GRL2)의 전압 변화에 의해 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제4 가드 라인(GL4)은 가장 외곽에 배치되는 제2 구동 라인(TL2)과 제3 접지 라인(GRL3) 사이에 배치되므로, 제2 구동 라인(TL2)이 제3 접지 라인(GRL3)의 전압 변화에 의해 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제5 가드 라인(GL5)은 가장 안쪽에 배치되는 제2 구동 라인(TL2)과 터치 전극들(TE, RE) 사이에 배치되므로, 가장 안쪽에 배치되는 제2 구동 라인(TL2)과 터치 전극들(TE, RE)이 서로 영향을 받는 것을 최소화하는 역할을 할 수 있다.
터치 전극들(TE, RE)이 상호 정전 용량 방식으로 구동되는 경우, 제1 가드 라인(GL1), 제2 가드 라인(GL2), 제3 가드 라인(GL3), 제4 가드 라인(GL4), 및 제5 가드 라인(GL5)에는 접지 전압이 인가될 수 있다. 또한, 터치 전극들(TE, RE)이 자기 정전 용량 방식으로 구동되는 경우, 제1 가드 라인(GL1), 제2 가드 라인(GL2), 제3 가드 라인(GL3), 제4 가드 라인(GL4), 및 제5 가드 라인(GL5)에는 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 및 감지 라인(RL)들에 인가되는 구동 신호들과 동일한 구동 신호들이 인가될 수 있다.
도 6을 참조하면, 서브 화소들은 제1 서브 화소(RP)들, 제2 서브 화소(GP)들, 및 제3 서브 화소(BP)들을 포함할 수 있다. 제1 서브 화소(RP)들 각각은 제1 색을 표시하며, 제2 서브 화소(GP)들 각각은 제2 색을 표시하고, 제3 서브 화소(BP)들 각각은 제3 색을 표시할 수 있다. 제1 색은 적색이고, 제2 색은 녹색이며, 제3 색은 청색일 수 있으나, 이에 한정되지 않는다.
표시 패널(100)은 화소(P) 단위로 백색 계조 표현을 할 수 있다. 하나의 제1 서브 화소(RP), 두 개의 제2 서브 화소(GP)들, 및 하나의 제3 서브 화소(BP)는 하나의 화소(P)로 정의될 수 있다. 또한, 하나의 화소(P)로 정의되는 제1 서브 화소(RP), 제2 서브 화소(GP)들, 및 제3 서브 화소(BP)는 도 6과 같이 마름모 형태로 배치될 수 있다.
표시 패널(100)에서 제1 서브 화소(RP)들의 개수와 제3 서브 화소(BP)들의 개수는 동일할 수 있다. 표시 패널(100)에서 제2 서브 화소(GP)들의 개수는 제1 서브 화소(RP)들의 개수의 두 배이고, 제3 서브 화소(BP)들의 개수의 두 배일 수 있다. 또한, 표시 패널(100)에서 제2 서브 화소(GP)들의 개수는 제1 서브 화소(RP)들의 개수와 제3 서브 화소(BP)들의 개수의 합과 동일할 수 있다.
도 6에서는 제1 서브 화소(RP)들, 제2 서브 화소(GP)들, 및 제3 서브 화소(BP)들이 평면 상에서 바라볼 때 마름모 형태로 형성된 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 즉, 제1 서브 화소(RP)들, 제2 서브 화소(GP)들, 및 제3 서브 화소(BP)들은 평면 상에서 바라볼 때 직사각형 또는 정사각형 형태로 형성될 수도 있으며, 사각형 이외에 다른 다각형, 원형 또는 타원형으로 형성될 수도 있다. 또한, 제1 서브 화소(RP)의 형태, 제2 서브 화소(GP)의 형태, 및 제3 서브 화소(BP)의 형태는 서로 상이할 수 있다.
도 6에서는 평면 상에서 바라볼 때 제1 서브 화소(RP)의 크기, 제2 서브 화소(GP)의 크기, 및 제3 서브 화소(BP)의 크기가 서로 동일한 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 즉, 평면 상에서 바라볼 때 제1 서브 화소(RP)의 크기, 제2 서브 화소(GP)의 크기, 및 제3 서브 화소(BP)의 크기는 서로 상이할 수 있다. 예를 들어, 평면 상에서 바라볼 때 제1 서브 화소(RP)의 크기는 제2 서브 화소(GP)의 크기보다 클 수 있으며, 제3 서브 화소(BP)의 크기는 제2 서브 화소(GP)의 크기보다 클 수 있다. 또한, 평면 상에서 바라볼 때 제1 서브 화소(RP)의 크기는 제3 서브 화소(BP)의 크기와 실질적으로 동일하거나 제3 서브 화소(BP)의 크기보다 작을 수 있다.
도 7은 도 6의 Ⅱ-Ⅱ’의 일 예를 보여주는 단면도이다.
도 7를 참조하면, 기판(SUB) 상에는 박막 트랜지스터층(TFTL)이 형성된다. 박막 트랜지스터층(TFTL)은 박막 트랜지스터(120)들, 게이트 절연막(130), 층간 절연막(140), 보호막(150), 및 평탄화막(160)을 포함한다.
기판(SUB)의 일면 상에는 제1 버퍼막(BF1)이 형성될 수 있다. 제1 버퍼막(BF1)은 투습에 취약한 기판(SUB)을 통해 침투하는 수분으로부터 박막 트랜지스터(120)들과 발광 소자층(EML)의 유기 발광층(172)을 보호하기 위해 기판(SUB)의 일면 상에 형성될 수 있다. 제1 버퍼막(BF1)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 제1 버퍼막(BF1)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 제1 버퍼막(BF1)은 생략될 수 있다.
제1 버퍼막(BF1) 상에는 박막 트랜지스터(120)가 형성된다. 박막 트랜지스터(120)는 액티브층(121), 게이트 전극(122), 소스 전극(123) 및 드레인 전극(124)을 포함한다. 도 9에서는 박막 트랜지스터(120)가 게이트 전극(122)이 액티브층(121)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 박막 트랜지스터(120)들은 게이트 전극(122)이 액티브층(121)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트 전극(122)이 액티브층(121)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
제1 버퍼막(BF1) 상에는 액티브층(121)이 형성된다. 액티브층(121)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체를 포함할 수 있다. 예를 들어, 산화물 반도체는 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz)을 포함할 수 있다. 예를 들어, 액티브층(121)은 ITZO(인듐, 주석, 티타늄을 포함하는 산화물)나 IGZO(인듐, 갈륨, 주석을 포함하는 산화물)를 포함할 수 있다. 버퍼막과 액티브층(121) 사이에는 액티브층(121)으로 입사되는 외부광을 차단하기 위한 차광층이 형성될 수 있다.
액티브층(121) 상에는 게이트 절연막(130)이 형성될 수 있다. 게이트 절연막(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
게이트 절연막(130) 상에는 게이트 전극(122)과 게이트 라인이 형성될 수 있다. 게이트 전극(122)과 게이트 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
게이트 전극(122)과 게이트 라인 상에는 층간 절연막(140)이 형성될 수 있다. 층간 절연막(140)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
층간 절연막(140) 상에는 소스 전극(123)과 드레인 전극(124)이 형성될 수 있다. 소스 전극(123)과 드레인 전극(124) 각각은 게이트 절연막(130)과 층간 절연막(140)을 관통하는 콘택홀을 통해 액티브층(121)에 접속될 수 있다. 소스 전극(123)과 드레인 전극(124)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
소스 전극(213)과 드레인 전극(124) 상에는 박막 트랜지스터(120)를 절연하기 위한 보호막(150)이 형성될 수 있다. 보호막(150)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
보호막(150) 상에는 박막 트랜지스터(120)로 인한 단차를 평탄하게 하기 위한 평탄화막(160)이 형성될 수 있다. 평탄화막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 형성된다. 발광 소자층(EML)은 발광 소자(170)들과 화소 정의막(180)을 포함한다.
발광 소자(170)들과 화소 정의막(180)은 평탄화막(160) 상에 형성된다. 발광 소자(170)들 각각은 제1 전극(171), 유기 발광층(172), 및 제2 전극(173)을 포함할 수 있다.
제1 전극(171)은 평탄화막(160) 상에 형성될 수 있다. 제1 전극(171)은 보호막(150)과 평탄화막(160)을 관통하는 콘택홀을 통해 박막 트랜지스터(120)의 소스 전극(123)에 접속된다.
유기 발광층(172)을 기준으로 제2 전극(173) 방향으로 발광하는 상부 발광(top emission) 구조에서 제1 전극(171)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
유기 발광층(172)을 기준으로 제1 전극(171) 방향으로 발광하는 하부 발광(bottom) 구조에서 제1 전극(171)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 이 경우, 제1 전극(171)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
화소 정의막(180)은 서브 화소들(RP, GP, BP)을 정의하는 화소 정의막으로 역할을 하기 위해 평탄화막(160) 상에서 제1 전극(171)을 구획하도록 형성될 수 있다. 화소 정의막(180)은 제1 전극(171)의 가장자리를 덮도록 형성될 수 있다. 화소 정의막(180)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
서브 화소들(RP, GP, BP) 각각은 제1 전극(171), 유기 발광층(172), 및 제2 전극(173)이 순차적으로 적층되어 제1 전극(171)으로부터의 정공과 제2 전극(173)으로부터의 전자가 유기 발광층(172)에서 서로 결합되어 발광하는 영역을 나타낸다. 서브 화소들(RP, GP, BP) 각각은 발광 소자(170)를 포함할 수 있다.
제1 전극(171)과 화소 정의막(180) 상에는 유기 발광층(172)이 형성된다. 유기 발광층(172)은 유기 물질을 포함하여 소정의 색을 발광할 수 있다. 예를 들어, 유기 발광층(172)은 정공 수송층(hole transporting layer), 유기 물질층, 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 제1 서브 화소(RP)의 유기 발광층(172)은 제1 색의 광을 발광하고, 제2 서브 화소(GP)의 유기 발광층(172)은 제2 색의 광을 발광하며, 제3 서브 화소(BP)의 유기 발광층(172)은 제3 색의 광을 발광할 수 있다. 제1 색은 적색이고, 제2 색은 녹색이며, 제3 색은 청색일 수 있으나, 이에 한정되지 않는다.
또는, 서브 화소들(RP, GP, BP) 각각의 유기 발광층(172)은 백색 광을 발광할 수 있으며, 이 경우 제1 서브 화소(RP)는 제1 색의 컬러필터층과 중첩하고, 제2 서브 화소(GP)는 제2 색의 컬러필터층과 중첩하며, 제3 서브 화소(BP)는 제3 색의 컬러필터층과 중첩할 수 있다.
제2 전극(173)은 유기 발광층(172) 상에 형성된다. 제2 전극(173)은 유기 발광층(172)을 덮도록 형성될 수 있다. 제2 전극(173)은 서브 화소들(RP, GP, BP)에 공통적으로 형성되는 공통층일 수 있다. 제2 전극(173) 상에는 캡핑층(capping layer)이 형성될 수 있다.
상부 발광 구조에서 제2 전극(173)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(173)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
하부 발광 구조에서 제2 전극(173)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
발광 소자층(EML) 상에는 박막 봉지층(TFEL)이 형성된다. 박막 봉지층(TFEL)은 봉지막(190)을 포함한다.
봉지막(190)은 제2 전극(173) 상에 배치된다. 봉지막(190)은 유기 발광층(172)과 제2 전극(173)에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함할 수 있다. 또한, 봉지막(190)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하기 위해 적어도 하나의 유기막을 포함할 수 있다. 예를 들어, 봉지막(190)은 제2 전극(173) 상에 배치된 제1 무기막, 제1 무기막 상에 배치된 유기막, 유기막 상에 배치된 제2 무기막을 포함할 수 있다. 제1 무기막과 제2 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있으나, 이에 한정되지 않는다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수 있으나, 이에 한정되지 않는다.
박막 봉지층(TFEL) 상에는 제2 버퍼막(BF2)이 형성된다. 제2 버퍼막(BF2)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 제2 버퍼막(BF2)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 제2 버퍼막(BF2)은 생략될 수 있다.
제2 버퍼막(BF2) 상에는 터치 센서층(TSL)이 형성된다. 터치 센서층(TSL)은 도 5와 같이 구동 전극(TE)들, 감지 전극(RE)들, 연결 전극(BE)들, 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 감지 라인들(RL), 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)을 포함할 수 있다. 도 7에서는 설명의 편의를 위해 터치 센서층(TSL)의 구동 전극(TE)만을 예시하였다.
제2 버퍼막(BF2) 상에는 제2 버퍼막(BF2) 상에는 연결 전극(BE)이 배치될 수 있다. 연결 전극(BE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
연결 전극(BE) 상에는 제1 터치 절연막(TINS1)이 배치된다. 제1 터치 절연막(TINS1)은 무기막, 예를 들어 실리콘 질화물, 실리콘 산화물, 실리콘 질산화물, 티타늄 산화물 또는 알루미늄 산화물로 형성될 수 있다. 또는, 제1 터치 절연막(TINS1)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 터치 절연막(TINS1) 상에는 구동 전극(TE)과 감지 전극(RE)이 배치될 수 있다. 또한, 구동 전극(TE)과 감지 전극(RE)뿐만 아니라,
제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 감지 라인들(RL), 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)이 배치될 수 있다. 즉, 연결 전극(BE)들을 제외한 구동 전극(TE)들, 감지 전극(RE)들, 제1 구동 라인들(TL1), 제2 구동 라인들(TL2), 감지 라인들(RL), 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)은 동일한 층에 배치되며, 동일한 물질로 이루어질 수 있다. 구동 전극(TE)들, 감지 전극(RE)들, 제1 구동 라인들(TL1), 제2 구동 라인들(TL2), 감지 라인들(RL), 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있으나, 본 발명의 실시예는 이에 한정되지 않는다.제1 터치 절연막(TINS1) 상에는 도 5에 도시된 연결 전극(BE)들이 형성될 수 있다. 연결 전극(BE)들 각각은 터치 절연막(TINS)을 관통하는 터치 터치 콘택홀(TCNT)을 통해 구동 전극(TE)들에 접속될 수 있다. 연결 전극(BE)들에 의해 제2 방향(Y축 방향)으로 배치된 구동 전극(TE)들은 전기적으로 연결될 수 있다. 연결 전극(BE)들은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있으나, 본 발명의 실시예는 이에 한정되지 않는다.
구동 전극(TE)과 감지 전극(RE) 상에는 제2 터치 절연막(TINS2)이 형성된다. 제2 터치 절연막(TINS2)은 구동 전극(TE), 감지 전극(RE), 및 연결 전극(BE1)으로 인해 형성된 단차를 평탄화하는 역할을 할 수 있다. 제2 터치 절연막(TINS2)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
시야각 제어층(LCL)은 터치 센서층(TSL) 즉 제2 터치 절연막(TINS2)상에 배치된다. 시야각 제어층(LCL)은 서브 화소들(RP, GP, BP)로부터의 광 중에서 상부 방향(Z축 방향)이 아닌 측면 방향으로 진행하는 광을 흡광시키는 층이다. 시야각 제어층(LCL)은 시야각 제어 패턴(200) 및 평탄화층(230)을 포함할 수 있다.
시야각 제어 패턴(200)은 터치 절연막(TINS) 상에 배치될 수 있다. 시야각 제어 패턴(200)의 적어도 일부는 터치 전극(TE, RE)과 중첩할 수 있다.
시야각 제어 패턴(200)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
시야각 제어 패턴(200)은 제1 방향(X 축)으로 일정 간격으로 배치된다. 시야각 제어 패턴(200)은 저반사 고흡광성을 갖는 측벽을 갖는다. 터치 절연막(TINS)과 시야각 제어 패턴(200)의 내측벽이 이루는 각도가 90도 이하일 수 있으며, 내측벽은 정테이퍼로 형성될 수 있다. 시야각 제어 패턴(200)의 내측벽이 이루는 각도는 90도에 가까울수록 발광 소자층(EML)의 광 중에서 표시 패널(100)의 상부 방향(Z축 방향)으로 진행하는 광의 손실을 방지할 수 있어 바람직하다.
시야각 제어 패턴(200)의 측벽의 높이(d1)가 높을수록 서브 화소들(RP, GP, BP)의 광 중에서 시야각 제어 패턴(200)의 측벽에 흡광되는 광의 비율이 높아질 수 있다. 그러므로, 서브 화소들(RP, GP, BP)의 측광의 흡광 효율을 높이기 위해서 시야각 제어 패턴(200)의 높이(d1)는 5㎛ 내지 12㎛이상으로 형성될 수 있으며, 대략 10㎛로 형성되는 것이 바람직하다. 시야각 제어 패턴(200)의 높이는 시야각 제어 패턴(200)의 하부 면에서 상부 면까지의 거리를 의미한다.
시야각 제어 패턴(200)의 상면은 광 투과성을 갖는다.
또한, 시야각 제어 패턴(200)의 개수가 많을수록 서브 화소들(RP, GP, BP)의 측광의 흡광 효율을 높일 수 있다. 그러나, 서브 화소들(RP, GP, BP) 상에 시야각 제어 패턴(200)의 개수가 많을수록, 시야각 제어 패턴(200)의 측벽의 두께에 의해 서브 화소들(RP, GP, BP)의 상부 방향(Z방향)으로 진행하는 광의 비율이 낮아질 수 있다. 따라서, 시야각 제어 패턴(200)의 이격 거리(d2)는 시야각 제어 패턴(200)의 높이(d1)와 동일한 비율로 형성할 수 있다. 예를 들어, 시야각 제어 패턴(200)의 높이(d1)가 10㎛ 인 경우, 시야각 제어 패턴(200)의 이격 거리(d2)도 10㎛이 될 수 있다. 여기서, 시야각 제어 패턴(200)의 이격 거리는 제1 시야각 제어 패턴(200)의 중심축에서 제1 시야각 제어 패턴(200)과 이웃한 제2 시야각 제어 패턴(200)의 중심축까지의 거리일 수 있다.
시야각 제어 패턴(200)의 적어도 일부는 구동 전극(TE) 또는 감지 전극(RE)과 중첩할 수 있다.
평탄화층(230)은 도 7과 같이 터치 절연막(TINS)과 시야각 제어 패턴(200) 상에 형성될 수 있다. 평탄화층(230)은 시야각 제어 패턴(200)에 의한 단차를 평탄화하는 역할을 한다. 이를 위해, 평탄화층(230)의 높이(d3)는 시야각 제어 패턴(200)의 높이(d1)와 같거나 더 두껍게 형성되는 것이 바람직하다. 예를 들어, 평탄화층(230)의 높이(d3)는 대략 5㎛ 내지 13㎛로 형성될 수 있다. 평탄화층(230)의 높이(d3)는 고굴절 평탄화층(230)의 최대 두께를 가리킬 수 있다.
도 8은 도 7의 B영역의 확대도이고, 도 9는 다른 실시예에 따른 도 7의 B영역의 확대도이다.
도 10은 일 실시예에 따른 시야각 제어 패턴에 입사되는 광의 진행을 설명하기 위한 도면이고, 도 11은 광 파장에 대하여 AlN의 반사율 특성을 설명하기 위한 도면이다.
도 7 및 도 8을 참조하면, 시야각 제어층(LCL)은 시야각 제어 패턴(200) 및 평탄화층(230)을 포함할 수 있다.
복수개의 시야각 제어 패턴(200)은 1개의 서브 화소(GP)와 중첩할 수 있다.
서브 화소(GP)의 폭과 시야각 제어 패턴(200)의 폭의 비율은 1:3 내지 1:4일 수 있다.
또한, 발광층(172)의 폭과 시야각 제어 패턴(200)의 폭의 비율은 1:3 내지 1:4일 수 있다.
시야각 제어 패턴(200)은 투명 절연층 패턴(210)과 다층으로 형성된 측벽(220)을 포함한다.
투명 절연층 패턴(210)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
측벽(220)은 투명 절연층 패턴(210)의 측면에 배치된다. 측벽(220)은 내측에서 외측으로 가는 방향으로 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)을 포함하는 다층으로 형성될 수 있다.
제1 금속질화물층(221)은 시야각 제어 패턴(200)의 가장 내측에 배치되는 층으로서, 가시광 영역(a)에 대해서 낮은 반사율 특성을 갖고 높은 흡광 기능을 갖는다. 제1 금속질화물층(221)은 예를 들어, AlN, TiN으로 형성될 수 있다.
제1 금속질화물층(221)의 두께는 400 내지 700 일 수 있고, 일 예로서 600 일 수 있다.
도 11을 참조하면, AlN은 1eV 내지 4eV를 갖는 가시광 영역(a) 대에서 5%이하의 낮은 반사율 특성을 갖는 것을 알 수 있다.
다시 도 7 및 도 8을 참조하면, 금속층(222)은 제1 금속질화물층(221)에 의한 제1 반사광(L12)과 금속층(222)에 의한 제2 반사광(L22)의 상쇄간섭을 위한 층으로 흡광기능을 갖는다.
금속층(222)은 예를 들어, Al, Ti으로 형성될 수 있다.
금속층(222)의 두께는 제1 금속질화물층(221)의 두께 보다 두꺼울 수 있다.
금속층(222)의 두께는 700 내지 1000 일 수 있고, 일 예로서 800 일 수 있다.
제2 금속질화물층(223)은 가시광 전파장에 대해서 낮은 반사율 특성을 갖고 높은 흡광 기능을 갖는다.
제2 금속질화물층(223)은 제1 금속질화물층(221)과 동일한 물질로 형성될 수 있다.
제2 금속질화물층(223)은 예를 들어, AlN, TiN으로 형성될 수 있다.
제2 금속질화물층(223)의 두께는 제1 금속질화물층(221)의 두께와 동일할 수 있다.
제2 금속질화물층(223)의 두께는 400 내지 700 일 수 있고, 일 예로서 600 일 수 있다.
금속산화물층(224)은 시야각 제어 패턴(200)의 최외각층으로서 시야각 제어 패턴(200)의 측벽(220)을 보호하는 역할을 한다. 금속산화물층(224)은 예를 들어, Al2O3으로 형성될 수 있다.
금속산화물층(224)의 두께는 제1 금속질화물층(221)의 두께 보다 얇을 수 있다.
금속산화물층(224)의 두께는 100 내지 300 일 수 있고, 일 예로서 200 일 수 있다.
도 9에 도시한 바와 같이, 금속산화물층(224)은 생략될 수 있다.
제1 금속질화물층(221), 금속층(222), 및 제2 금속질화물층(223)은 동일한 금속을 포함할 수 있다. 예를 들어, 제1 금속질화물층(221), 금속층(222), 및 제2 금속질화물층(223)은 각각 AlN, Al, AlN으로 형성될 수 있다.
도 10을 참조하면, 제1 금속질화물층(221)은 시야각 제어 패턴(200) 내에 입사된 제1 광(L11)을 흡광한다. 제1 금속질화물층(221)에 입사되는 제1광(L11)은 대부분 제1 금속질화물층(221)에 흡광된다. 제1 금속질화물층(221)에 흡광되지 않고 남은 광인 제1 반사광(L12)은 반사된다. 제1 금속질화물층(221)에서 반사되지 않고 흡수되지 않은 나머지 광인 제2광(L21)은 금속층(222)으로 진행한다.
금속층(222)에 입사되는 제2 반사광(L22)은 대부분 흡광된다. 금속층(222)에 흡광되지 않고 남은 광인 제2 반사광(L22)은 반사된다. 제1 반사광(L12)과 제2 반사광(L22)은 서로 상쇄되어 소멸될 수 있다. 따라서, 발광 소자층(EML)의 광 중에서 표시 패널(100)의 상부 방향(Z축 방향)이 아닌 측면 방향으로 진행하는 광은 시야각 제어 패턴(200)의 측벽에 입사되는 경우 대부분 흡수되거나 상쇄간섭되어 소멸될 수 있다.
제2 금속질화물층(223)은 시야각 제어 패턴(200) 외부에서 입사된 제3 광(L31)을 흡광한다. 제2 금속질화물층(223)에 흡광되지 않고 남은 광인 제1 반사광(L32)은 반사된다. 제2 금속질화물층(223)에서 반사되지 않고 흡수되지 않은 나머지 광인 제4광(L41)은 금속층(222)으로 진행한다.
금속층(222)에 입사되는 제4광(L41)은 대부분 흡광된다. 금속층(222)에 흡광되지 않고 남은 광인 제4 반사광(L42)은 반사된다. 제3 반사광(L32)과 제4 반사광(L42)은 서로 상쇄되어 소멸될 수 있다. 이로써 시야각 범위를 벗어나는 빛들이 제거되고 정면 휘도를 향상할 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 설명하기 위한 흐름도이다. 도 13 내지 도 19는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 설명하기 위한 단면도이다.
표시패널 상에 복수의 투명 절연층 패턴을 형성한다.(도 12의 S110)
도 13을 참조하면, 일 실시예에 따르면 투명 절연층 패턴(210)은 터치 절연층(TINS) 상에 형성된다.
투명 절연층 패턴(210)은 마스크 또는 하드마스크를 이용하여 형성될 수 있다.
투명 절연층 패턴(210)은 포토(photo-lithography) 공정에 의해 형성될 수 있다. 예를 들어 투명 절연층 패턴(210)을 형성하기 위한 물질을 터치절연층(TINS) 상에 도포한 후, 패턴을 형성하기 위한 마스크를 이용하여 투명 절연층 패턴(210)을 형성하기 위한 물질을 선택적으로 식각하여 투명 절연층 패턴(210)을 형성할 수 있다. 마스크를 위한 포토 공정의 경우, 패턴의 크기와 위치를 용이하게 조정할 수 있으나, 또한 투명 절연층 패턴(210)은 하드마스크를 이용하여 형성할 수 있다.
투명 절연층 패턴(210)의 단면은 밑변이 터치 절연층(TINS)과 접하는 이등변 사다리꼴일 수 있다. 이등변 사다리꼴의 밑각은 60도 내지 89.5도 사이에서 선택된 각도를 가질 수 있다.
도 14 및 도 17을 참조하면, 투명 절연층 패턴(210)을 덮도록 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)을 순서대로 적층할 수 있다.(도 12의 S120)
제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)은 전자빔 증착법, 물리적 기상 증착법(Physical vapor deposition, PVD), 화학적 기상 증착법(Chemical vapor deposition, CVD), 플라즈마 레이저 증착법(Plasma laser deposition, PLD), 이중형 열증착법(Dual-type thermal evaporation), 스퍼터링(Sputtering), 금속-유기물 화학기상 증착법(Metal organic chemical vapor deposition, MOCVD) 등일 수 있으며, 바람직하게는, 금속-유기물 화학기상 증착법(MOCVD)에 의해 형성될 수 있다. 다만, 이에 한정되지 않는다.
제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)은 동일한 금속을 포함할 수 있다. 예를 들어, 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)은 각각 AlN, Al, AlN, A12O3으로 형성될 수 있다.
다른 실시예에서 금속 산화물층(224)은 증착하지 않을 수 있다.
도 18 및 도 19를 참조하면, 투명 절연층 패턴(210)의 상부면(UP)과 투명 절연층 패턴(210)들 사이(BT)에 적층된 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)을 제거한다.(도 12의 S130)
금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)을 포함하는 흡광층을 비등방성 에칭 방법으로 식각한다. 즉 투명 절연층 패턴(210) 수직한 면에 형성된 흡광층은 식각하지 않고 투명 절연층 패턴(210) 수평한 면에 형성된 흡광층을 식각한다.
일 예로, 별도의 마스크 없이 제3 방향(DR3)에서 전압 차를 크게 형성하고, 식각 물질에 의해 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)을 식각한다. 이 경우, 전압 제어에 의해 식각 물질이 제3 방향(DR3)에서 이동하며, 즉 상부에서 하부로 이동하며 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)을 포함하는 흡광층을 식각할 수 있다.
식각 물질은 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)을 모두 식각할 수 있는 물질이다.
이로 인해, 도 18과 같이 제1 방향(DR1)과 제2 방향(DR2)에 의해 정의되는 수평면에 배치되는 투명 절연층 패턴(210)의 상부면(UP)과 투명 절연층 패턴(210)들 사이(BT)에 적층된 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224) 즉 흡광층은 제거되는데 비해, 제3 방향(DR3)에 의해 정의되는 수직면에 배치되는 제1 금속질화물층(221), 금속층(222), 제2 금속질화물층(223) 및 금속산화물층(224)은 제거되지 않을 수 있다.
단계 S120에서 금속산화물층(224)을 증착하지 않은 경우, 흡광층은 금속질화물층(221), 금속층(222), 제2 금속질화물층(223)이 되고, 단계 S130에서 흡광층인 금속질화물층(221), 금속층(222), 제2 금속질화물층(223)을 비등방성 에칭한다.
도 20는 본 발명의 다른 실시예에 따른 도 2의 I-I'의 일 예를 보여주는 단면도이고, 도 21은 도 20의 터치 센서층과 시야각 제어층을 포함하는 표시장치의 일 예를 보여주는 단면도이다.
도 20 및 도 21의 실시예는 도 3 및 도 7의 표시 장치와 시야각 제어층(LCL)의 위치가 상이하다.
도 20 및 도 21을 참조하면, 표시장치(11)는 기판(SUB), 기판(SUB) 상에 배치된 박막 트랜지스터층(TFTL), 발광 소자층(EML), 박막 봉지층(TFEL), 시야각 제어층(LCL) 및 터치 센서층(TSL)을 순차적으로 포함할 수 있다.
이와 같이, 시야각 제어층(LCL)이 제1 터치절연층(TINS1) 하부에 위치할 수 있다. 시야각 제어층(LCL)이 박막 봉지층(TFEL)과 제1 터치절연층(TINS1) 사이에 배치될 수 있다. 일 예로, 시야각 제어층(LCL)은 박막 봉지층(TFEL) 상에 형성된 제2 버퍼막(BF2) 상에 형성될 수 있다.
도 22는 본 발명의 또 다른 실시예에 따른 도 2의 I-I'의 일 예를 보여주는 단면도이고, 도 23은 도 22의 시야각 제어층을 포함하는 표시장치의 일 예를 보여주는 단면도이다.
도 22 및 도 23의 실시예는 도 3 및 도 7의 표시 장치와 터치절연층(TINS)이 생략된다는 점이 상이하다.
도 22 및 도 23을 참조하면, 표시장치(12)은 기판(SUB), 기판(SUB) 상에 배치된 박막 트랜지스터층(TFTL), 발광 소자층(EML), 박막 봉지층(TFEL) 및 시야각 제어층(LCL)을 순차적으로 포함할 수 있다. 시야각 제어층(LCL)이 박막 봉지층(TFEL) 상에 배치될 수 있다. 일 예로, 시야각 제어층(LCL)은 박막 봉지층(TFEL) 상에 형성된 제2 버퍼막(BF2) 상에 형성될 수 있다.
본 발명의 일 실시예에 따른 표시장치는 발광 소자층의 측면 방향으로 진행하는 광을 흡광시키는 시야각 제어 패턴을 형성하여 프라이버시 기능을 제공할 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
LCL: 시야각 제어층
210 : 투명 절연층 패턴
220 : 측벽
221: 제1 금속질화물층
222: 금속층
223: 제2 금속질화물층
224: 금속산화물층

Claims (21)

  1. 표시 영역과 비표시 영역으로 구획되는 표시패널; 및
    상기 표시 영역 상에 서로 일정한 이격 거리로 이격된 복수 개의 시야각 제어 패턴을 포함하는 시야각 제어층을 포함하고,
    상기 시야각 제어 패턴은 투명 절연 패턴과, 상기 투명 절연 패턴의 측면에 형성되는 다층의 측벽을 포함하고,
    상기 다층의 측벽은 제1 금속질화물층과, 제2 금속질화물층 및 상기 제1 금속질화물층과 상기 제2 금속질화물층 사이에 배치되는 금속층을 포함하고,
    제1 금속질화물층과, 상기 제2 금속질화물층 및 상기 금속층은 Al 또는 Ti를 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 제1 금속질화물층과, 상기 제2 금속질화물층 및 상기 금속층은 서로 동일한 금속을 포함하는 표시장치.
  3. 제1항에 있어서,
    상기 다층의 측벽은 금속산화물층을 더 포함하는 표시장치.
  4. 제3항에 있어서,
    상기 투명 절연 패턴과 멀어지는 방향으로 상기 제1 금속질화물층, 상기 금속층, 상기 제2 금속질화물층, 및 상기 금속산화물층이 배치되는 표시장치.
  5. 제1항에 있어서, 상기 시야각 제어 패턴의 높이는 상기 이격 거리와 동일한 비율로 형성되고,
    상기 이격 거리는 제1 시야각 제어 패턴의 중심축과 상기 제1 시야각 제어 패턴과 이웃한 제2 시야각 제어 패턴의 중심축 사이의 거리인 표시장치.
  6. 제1항에 있어서,
    상기 제1 금속질화물층과, 상기 제2 금속질화물층은 동일한 두께로 형성되고,
    상기 금속층은 상기 제1 금속질화물층의 두께보다 더 두껍게 형성되는 표시장치.
  7. 제6항에 있어서,
    상기 다층의 측벽은 금속산화물층을 더 포함하고,
    상기 금속산화물층은 상기 제1 금속질화물층의 두께보다 더 얇게 형성되는 표시장치.
  8. 제1항에 있어서,
    상기 투명 절연 패턴의 단면은 밑변이 더 긴 이등변 사다리꼴의 형상이고, 상기 이등변 사다리꼴의 밑각은 60도 내지 89.5도인 표시장치.
  9. 제1항에 있어서,
    상기 표시 패널은,
    기판;
    상기 기판 상에 배치되고, 화소 전극, 발광층, 및 공통 전극을 포함하는 화소와, 상기 화소를 정의하는 화소 정의막을 포함하는 발광 소자층; 및
    상기 발광 소자층 상에 배치되는 박막봉지층
    을 포함하고,
    상기 시야각 제어층은 상기 박막봉지층 상에 배치되는 표시장치.
  10. 제9항에 있어서,
    상기 발광층의 폭과 상기 시야각 제어 패턴의 폭은 1:3 내지 1:4인 표시장치.
  11. 제10항에 있어서,
    상기 박막봉지층과 상기 시야각 제어층 사이에 터치 감지층을 더 포함하는 표시장치.
  12. 제11항에 있어서, 상기 터치 감지층은 터치 전극을 포함하고,
    상기 시야각 제어 패턴의 적어도 일부는 상기 터치 전극과 중첩하는 표시장치.
  13. 제10항에 있어서,
    상기 시야각 제어층 상에 배치되는 터치 감지층을 더 포함하는 표시장치.
  14. 표시 영역과 비표시 영역으로 구획되는 표시패널; 및
    상기 표시 영역 상에 서로 일정한 이격 거리로 이격된 복수 개의 시야각 제어 패턴을 포함하는 시야각 제어층을 포함하고,
    상기 시야각 제어 패턴은 투명 절연 패턴과, 상기 투명 절연 패턴의 측면에 형성되는 다층의 측벽을 포함하고,
    상기 다층의 측벽은 제1 금속질화물층과, 제2 금속질화물층 및 상기 제1 금속질화물층과 상기 제2 금속질화물층 사이에 배치되는 금속층을 포함하고,
    상기 제1 금속질화물층, 상기 금속층 및 상기 제2 금속질화물층은 각각 AlN, Al, AlN 또는 TiN, Ti, TiN인 표시장치.
  15. 제14항에 있어서,
    상기 다층의 측벽은 Al2O3 또는 Ti2O3으로 형성된 금속산화물층을 더 포함하는 표시장치.
  16. 제15항에 있어서,
    상기 시야각 제어 패턴의 높이는 상기 이격 거리와 동일한 비율로 형성되고,
    상기 이격 거리는 제1 시야각 제어 패턴의 중심축과 상기 제1 시야각 제어 패턴과 이웃한 제2 시야각 제어 패턴의 중심축 사이의 거리인 표시장치.
  17. 제15항에 있어서,
    상기 표시패널은 상기 표시 영역에 배치되는 복수개의 화소를 더 포함하고,
    상기 화소는 화소 전극, 발광층 및 공통 전극을 포함하며,
    상기 화소의 폭과 상기 시야각 제어 패턴의 폭은 1:3 내지 1:4인 표시장치.
  18. 표시패널 상에 서로 일정한 이격 거리로 이격된 복수의 투명 절연층 패턴을 형성하는 단계;
    복수의 투명 절연층 패턴을 덮도록 상기 표시패널 상에 제1 금속질화물층, 금속층 및 제2 금속질화물층을 순서대로 적층하여 흡광층을 형성하는 단계; 및
    상기 복수의 투명 절연층 패턴의 상부와 상기 복수의 투명 절연층 패턴들 사이에 적층된 흡광층을 비등방성 에칭으로 식각하는 단계
    를 포함하고,
    제1 금속질화물층과, 상기 제2 금속질화물층 및 상기 금속층은 Al 또는 Ti를 포함하는 표시장치 제조 방법.
  19. 제18항에 있어서,
    상기 흡광층을 형성하는 단계는,
    상기 제2 금속질화물층 상에 금속산화물층을 적층하는 표시장치 제조 방법.
  20. 제19항에 있어서,
    상기 제1 금속질화물층, 상기 금속층 및 상기 제2 금속질화물층은 각각 AlN, Al, AlN 또는 TiN, Ti, TiN인 표시장치 제조 방법.
  21. 제20항에 있어서,
    상기 금속산화물층은 Al2O3 또는 Ti2O3인 표시장치 제조 방법.
KR1020220144703A 2022-11-02 2022-11-02 표시 장치와 그의 제조 방법 KR20240065579A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220144703A KR20240065579A (ko) 2022-11-02 2022-11-02 표시 장치와 그의 제조 방법
US18/222,348 US20240147820A1 (en) 2022-11-02 2023-07-14 Display device and method of fabricating the same
PCT/KR2023/011054 WO2024096260A1 (ko) 2022-11-02 2023-07-28 표시 장치와 그의 제조 방법
CN202311447789.0A CN117998933A (zh) 2022-11-02 2023-11-02 显示装置和制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220144703A KR20240065579A (ko) 2022-11-02 2022-11-02 표시 장치와 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240065579A true KR20240065579A (ko) 2024-05-14

Family

ID=90833628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220144703A KR20240065579A (ko) 2022-11-02 2022-11-02 표시 장치와 그의 제조 방법

Country Status (4)

Country Link
US (1) US20240147820A1 (ko)
KR (1) KR20240065579A (ko)
CN (1) CN117998933A (ko)
WO (1) WO2024096260A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841617B1 (ko) * 2001-12-31 2008-06-27 엘지디스플레이 주식회사 액정 표시장치의 반사판 및 그 제조방법
CN102520467A (zh) * 2004-09-15 2012-06-27 大日本印刷株式会社 视野角控制薄片和显示装置
KR20080057652A (ko) * 2006-12-20 2008-06-25 삼성전자주식회사 시야각 제어 필름 및 이를 포함하는 액정 표시 장치
KR101314486B1 (ko) * 2011-07-06 2013-10-07 (주)이노웍스 디스플레이 소자 위에 형성되는 시야각 제어 시트
KR20220004262A (ko) * 2020-07-03 2022-01-11 엘지디스플레이 주식회사 시야각 광 제어 필름 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
CN117998933A (zh) 2024-05-07
US20240147820A1 (en) 2024-05-02
WO2024096260A1 (ko) 2024-05-10

Similar Documents

Publication Publication Date Title
KR102611382B1 (ko) 터치 감지 유닛과 그를 포함하는 표시 장치
US11038151B2 (en) Display device
US10879316B2 (en) Organic light-emitting display device and method of manufacturing the same
JP7160884B2 (ja) ディスプレー装置
US11730010B2 (en) Display device with island-shape spacers in non-display area
KR20210012086A (ko) 표시 장치
US20220077256A1 (en) Display device
KR20200110569A (ko) 터치 감지 유닛과 이를 포함하는 표시 장치
US11183673B2 (en) Display device and a method for manufacturing the same
US11150753B2 (en) Display device including a touch detecting unit having an insulating pattern
CN113228333B (zh) 显示装置和用于制造显示装置的方法
JP6815173B2 (ja) タッチセンサ及び表示装置
CN110010642B (zh) 包括触摸传感器的有机发光显示装置
KR20200092535A (ko) 터치 감지 유닛과 그를 포함하는 표시 장치
KR20240065579A (ko) 표시 장치와 그의 제조 방법
US20230038990A1 (en) Display device
TWI842781B (zh) 顯示裝置
KR20240027917A (ko) 표시패널 및 이를 포함하는 표시장치
KR20240085275A (ko) 터치 감지 유닛, 표시 장치 및 이의 제조 방법
KR20240038891A (ko) 표시 장치
KR20220131457A (ko) 표시 장치 및 표시 장치의 제조 방법