WO2024070321A1 - ガラス基板、多層配線基板、およびガラス基板の製造方法 - Google Patents

ガラス基板、多層配線基板、およびガラス基板の製造方法 Download PDF

Info

Publication number
WO2024070321A1
WO2024070321A1 PCT/JP2023/029924 JP2023029924W WO2024070321A1 WO 2024070321 A1 WO2024070321 A1 WO 2024070321A1 JP 2023029924 W JP2023029924 W JP 2023029924W WO 2024070321 A1 WO2024070321 A1 WO 2024070321A1
Authority
WO
WIPO (PCT)
Prior art keywords
glass substrate
hole
less
range
inclination angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/029924
Other languages
English (en)
French (fr)
Inventor
将士 澤田石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Holdings Inc
Original Assignee
Toppan Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Holdings Inc filed Critical Toppan Holdings Inc
Publication of WO2024070321A1 publication Critical patent/WO2024070321A1/ja
Priority to US19/094,104 priority Critical patent/US20250227842A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789—Aqueous acid solution, e.g. for cleaning or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light

Definitions

  • the present invention relates to a glass substrate, a multilayer wiring substrate, and a method for manufacturing a glass substrate.
  • through electrodes are formed in the circuit board.
  • the through electrodes are formed by forming through holes in a substrate made of an insulator and placing a conductor in the through hole. As circuit boards become more highly integrated, the through holes also need to be made finer.
  • Patent Document 1 discloses a technique for irradiating a sheet of glass with an excimer laser beam to provide a glass substrate having a plurality of through holes.
  • Patent Document 2 discloses a method for producing a high-density array of holes in glass, including a step of irradiating the front surface of a glass product with a UV laser beam.
  • Patent Document 3 discloses a shape of a through hole that includes a substrate including a through hole and a conductor arranged along the inner side surface of the through hole, and satisfies the condition that the total value of the inclination angle of the inner side surface with respect to the central axis of the through hole (the angle at which the first surface side expands is defined as a positive inclination angle) is 8.0° or more at positions at distances of 6.25%, 18.75%, 31.25%, 43.75%, 56.25%, 68.75%, 81.25%, and 93.75% from the first surface in the section from the first surface to the second surface.
  • Patent Documents 1 to 3 do not consider the effect of the side roughness of the through hole on the transmission characteristics of the through electrode. For this reason, the side of the through hole described in Patent Documents 1 to 3 has a distributed roughness of 1,000 nm or more, and a PV (Peak to Valley) of 1,500 nm or more. For this reason, it is difficult to maintain sufficiently good transmission characteristics of the through electrode, especially in high frequency bands such as the sub-6 GHz band, which is one of the frequency bands used for 5G, due to the roughness of the side of the through hole.
  • high frequency bands such as the sub-6 GHz band, which is one of the frequency bands used for 5G
  • the present invention aims to provide a glass substrate capable of forming through electrodes with good transmission characteristics and high reliability, and a multilayer wiring board including such a glass substrate.
  • one representative glass substrate of the present invention is a glass substrate having a first surface and a second surface, and at least one through hole penetrating from the first surface to the second surface, the side of the through hole has an angle of 4° or more and 7° or less within a distance range of 0% or more and less than 10% from the first surface, and when the side of the through hole is the left side and the right side in a cross-sectional view, the difference in the inclination angle of the left side and the inclination angle of the right side is 1.0° or less, and within a distance range of 10% or more and 100% or less from the first surface, the side angle is -7° or more and -15° or less, and the difference in the inclination angle of the left side and the right side is 1.0° or less.
  • FIG. 1 is a diagram showing a method for measuring the cross section and inclination angle of a through hole having a truncated cone shape.
  • FIG. 2 is a diagram showing a method for measuring the side roughness of a through hole.
  • FIG. 3 is a diagram showing the measurement results of the inclination angle of the through hole in Example 1 of the first embodiment.
  • FIG. 4 is a diagram showing the measurement results of the inclination angle of the through hole in Example 2 in the first embodiment.
  • FIG. 5 is a diagram showing the measurement results of the inclination angle of the through hole in Example 3 in the first embodiment.
  • FIG. 6 is a diagram showing a cross-sectional shape of a through hole of Comparative Example 1 in the first embodiment.
  • FIG. 7 is a diagram showing the measurement results of the inclination angle of the through hole of Comparative Example 1 in the first embodiment.
  • FIG. 8 is a diagram showing a cross-sectional shape of a through hole of Comparative Example 2 in the first embodiment.
  • FIG. 9 is a diagram showing the measurement results of the inclination angle of the through hole in Comparative Example 2 in the first embodiment.
  • FIG. 10 is a diagram showing a cross-sectional shape of a through hole of Comparative Example 3 in the first embodiment.
  • FIG. 11 is a diagram showing the measurement results of the inclination angle of the through hole in Comparative Example 3 in the first embodiment.
  • FIG. 12 is a diagram showing the measurement results of the inclination angle of the through-hole in Application Example 1.
  • FIG. 12 is a diagram showing the measurement results of the inclination angle of the through-hole in Application Example 1.
  • FIG. 13 is a diagram showing the measurement results of the inclination angle of the through-hole in Application Example 2.
  • FIG. 14 is a diagram showing the measurement results of the inclination angle of the through-hole in Application Example 3.
  • FIG. 15A is a graph showing Table 5.
  • FIG. 15B is a schematic diagram showing a case where a through electrode is formed.
  • FIG. 15C is a diagram illustrating the characteristics of the through-holes and through-electrodes formed in the present disclosure.
  • FIG. 16A is a diagram showing SEM images of typical cross-sectional shapes of through holes in each of the examples and comparative examples of the first embodiment.
  • FIG. 16B is a diagram showing SEM images of cross sections of through holes in each of the examples and comparative examples according to the first embodiment.
  • FIG. 16C is a diagram illustrating ridgelines of through holes in each example of the first embodiment.
  • FIG. 16D is a diagram showing a case where a through electrode is formed in the through hole in the first embodiment.
  • FIG. 17 is a diagram showing the transmission characteristics of the through electrode of Example 1 and the transmission characteristics of the through electrode of Comparative Example 1 in the first embodiment.
  • FIG. 18 is a diagram showing an example of the configuration of a multilayer wiring board in the first embodiment.
  • FIG. 19 is a diagram showing another example of the configuration of the multilayer wiring board in the first embodiment.
  • FIG. 20 is a diagram showing a step of bonding a glass substrate to a first support.
  • FIG. 21 is a diagram showing a process for forming a laser modified portion.
  • FIG. 22 is a diagram showing a process of forming a first wiring layer.
  • FIG. 23 is a diagram showing a step of adhering a second support.
  • FIG. 24 is a diagram showing a step of peeling off the first support.
  • FIG. 25 is a diagram showing a process of forming a through hole.
  • FIG. 26 is a diagram showing a process of forming a through electrode.
  • FIG. 27 is a diagram showing a process of forming an insulating resin layer.
  • FIG. 28 is a diagram showing a step of peeling off the second support and the second adhesive layer.
  • FIG. 29 is a diagram showing a process of forming a first wiring layer and a second wiring layer.
  • FIG. 30 is a diagram showing a case where a multi-layer wiring board is used as an interposer board for a semiconductor element and a BGA board.
  • FIG. 31 is a diagram showing a cross section of the case of FIG.
  • FIG. 32 is a diagram showing a case where a multilayer wiring board and a semiconductor element are used in an electronic device for communication.
  • FIG. 33 is a diagram showing a cross section of the case of FIG.
  • the scope of the present invention is not limited to the exemplary embodiments and examples shown and described, but includes various modifications.
  • the embodiments and examples in this disclosure have been described in detail to clearly explain the present invention, and are not necessarily limited to those having all the configurations described.
  • the present invention also includes all embodiments that provide effects equivalent to those intended by the present invention.
  • surface may refer not only to the surface of a plate-like member, but also to the interface of a layer contained in the plate-like member that is approximately parallel to the surface of the plate-like member. Additionally, “upper surface” and “lower surface” refer to the surface shown at the top or bottom of a drawing when a plate-like member or a layer contained in the plate-like member is illustrated. Additionally, the “upper surface” and “lower surface” may also be referred to as the “first surface” and the "second surface”.
  • side surface refers to a surface of a plate-like member or a layer included in a plate-like member, or a portion of the thickness of a layer. Furthermore, a part of a surface and a side surface may be collectively referred to as an "end portion.” Furthermore, the “side surface of a through hole” refers to the interface on the object that forms the through hole when the through hole is provided in the object. In addition, “upper” refers to the vertically upward direction when a plate-like member or layer is placed horizontally.
  • the distance in the Z-axis direction is referred to as the "height,” and the distance on the XY plane defined by the X-axis and Y-axis directions is referred to as the "width.”
  • the term "through electrode provided in a glass substrate” refers to a conductive path provided to electrically connect the first and second surfaces of a glass substrate when the glass substrate is used as a part of a multilayer wiring substrate, and does not necessarily have to completely penetrate the glass substrate with a single conductive material. If the conductive path from the first surface and the conductive path from the second surface are connected, they are included in the through electrode.
  • the form of the through electrode may be a filled type in which a through hole (including both a bottomed type and a completely through type) is filled with a conductive material, or a conformal type in which only the sidewall portion of the through hole is covered with a conductive material.
  • planar shape and plan view refer to the shape of a surface or layer when viewed from above.
  • cross-sectional shape and cross-sectional view refer to the shape of a plate-like member or layer when cut in a specific direction and viewed from the horizontal direction.
  • central portion refers to the central portion other than the peripheral portion of a surface or layer, and the term “toward the center” refers to the direction from the peripheral portion of a surface or layer toward the center of the planar shape of the surface or layer.
  • ⁇ Measurement method> In order to explain the shape of the through hole provided in the glass substrate according to the first embodiment of the present invention, first, a method for measuring the inclination angle of the through hole 12 and a method for measuring the side roughness will be described below.
  • the results can be significantly different when observing the inclination angle of the sidewall at a certain position on the sidewall using a scale that overlooks the entire through hole in the glass substrate, compared to when the sidewall near the measurement point is enlarged to clearly show the minute irregularities on the sidewall at that position, and a precise determination is made as to where on that irregularity the point at which the angle was specified corresponds, and the inclination angle of the tangent at that position is used to determine the desired angle.
  • the inclination angle of the glass substrate through hole in the present disclosure corresponds to the former, and means an inclination angle that reflects the tendency when the entire through hole is viewed from above, without being overly influenced by the unevenness of the side surface.
  • One example of a measurement method is to set a tangent at a measurement point in a cross-sectional photograph taken at a scale and resolution that allows a bird's-eye view of the entire through hole and where minute irregularities on the side surface cannot be seen with the naked eye, so as to reflect as closely as possible the tendency of inclination at the measurement point and its vicinity.
  • FIG. 1 is a diagram showing a method for measuring the cross section and inclination angle of the through hole 12 having a truncated cone shape.
  • the cross section of the through hole 12 shown in FIG. 1 is obtained by cutting the through hole 12 from the first surface 101 side in the thickness direction of the glass substrate by a scriber to obtain a cross section (cut surface), and analyzing the SEM image observed by a SEM (Scanning Electron Microscope) using image analysis software.
  • the area shown by the pattern pattern indicates the glass substrate 10.
  • a truncated cone shape is formed on the first surface 101 side, and a truncated cone shape is also formed on the second surface 102 side, sandwiching the point having the minimum value.
  • the scale of 5%, 10%, . . . 95% shown in FIG. 1 indicates the length from the first surface 101 to the second surface 102 of the glass substrate 10 as a percentage.
  • a center line TC is drawn perpendicular to the first surface 101 at the center of the through hole 12 on the first surface 101 side of the glass substrate 10.
  • the center line TC is translated toward either one of the two sides of the through hole 12 as shown by the arrow, and the translated center line TC is brought into contact with the point where the diameter of the through hole 12 is at its minimum value, and the point of contact is defined as a reference point RP.
  • a tangent line ss is drawn at the cross-sectional position at each of the heights of the scale positions from 5% to 100% from the reference point RP, and the inclination angle of the tangent line ss is measured, and the inclination angle is defined as the inclination angle at each of the cross-sectional positions from 5% to 95%.
  • the inclination angle is positive in the direction in which the diameter of the through hole 12 expands upward.
  • the method for measuring the inclination angle includes steps (1) to (3): (1) creating a center line for the through hole 12, (2) moving the center line horizontally to a position where the opening is at its minimum to create a reference point, and (3) drawing a tangent line from the reference point to a specific position on the through hole to measure the angle.
  • steps (1) to (3) (1) creating a center line for the through hole 12, (2) moving the center line horizontally to a position where the opening is at its minimum to create a reference point, and (3) drawing a tangent line from the reference point to a specific position on the through hole to measure the angle.
  • a scribe and a precision breaker are used to cut (cut) the through hole 12 at the center from the first surface 101 side to expose the cross section of the through hole 12.
  • a cutting method for example, three-point bending can be applied. After that, SEM observation is performed on the exposed cross section, and the angle of the through hole 12 is measured by image analysis of the SEM image of the cross section.
  • the measurement range is usually the range from the first surface 101 to the second surface 102 of the through hole.
  • two or more measurement ranges excluding the irregularities are set, and the results of the measurement ranges are averaged to determine the side roughness.
  • FIG. 2 is a diagram showing a method for measuring the side roughness of a through hole.
  • the through hole 12 shown in FIG. 2 has a general shape.
  • FIG. 2(a) shows an SEM image of the cross section of the through hole 12.
  • FIG. 2(b) shows a diagram in which the contour of the side of the through hole 12 is extracted from an SEM image obtained by observing the cross section of the through hole 12. Measurements of the average dispersion roughness and the unevenness width are carried out from the extracted contour data.
  • FIG. 2(a) shows an SEM image of the cross section of the through hole 12.
  • 2(c) is a diagram showing a formula for calculating the average dispersion roughness and the unevenness width.
  • a roughness curve f(x) showing the roughness of the contour is measured in a set region L set based on the first surface 101.
  • the average dispersion roughness (hereinafter also simply referred to as "dispersion roughness") Ra is obtained by integrating the absolute value of the roughness curve f(x) squared over the set region L and then dividing it by the length of the set region L, as shown in formula (1).
  • the roughness width (hereinafter also referred to as "unevenness width”) a is the difference between the peak portion showing the maximum roughness value and the bottom portion showing the minimum roughness value in the roughness curve f(x).
  • the average roughness of the through hole is calculated by averaging the roughness values calculated from them.
  • the transmission characteristics are measured using the S parameter (S21), which indicates the frequency dependency of the degree of the propagating wave relative to the input wave.
  • S21 is expressed as the logarithm of the power ratio (transmitted wave power/input wave power), and the smaller the absolute value, the smaller the transmission loss.
  • a network analyzer was used to measure the S parameter (S21).
  • a measurement sample was prepared by surrounding the periphery of the through electrode 11 formed on the glass substrate with a conductor and grounding the conductor, and S21 between the first surface 101 side and the second surface 102 side of the through electrode 11 was measured.
  • the embodiment of the through hole 12 in the first embodiment will be described.
  • etching is performed on the glass substrate 10 on which the laser modified portion 65 is formed from the second surface 102 side of the glass substrate 10. Therefore, the formed through hole 12 has a truncated cone shape whose diameter narrows from the second surface 102 toward the first surface 101.
  • the inclination angle of the side surface of the through hole 12 changes depending on the laser processing conditions and etching conditions for the glass substrate 10.
  • laser processing is performed on a glass substrate under irradiation conditions of the pulse width and number of shots shown in Table 1, and the through hole 12 is formed by subsequent etching.
  • Example 1 of the first embodiment the pulse width is 5 ps and the number of shots is 1, in Example 2, the pulse width is 15 ps and the number of shots is 1, and in Example 3, the pulse width is 25 ps and the number of shots is 1.
  • the comparative examples are through holes created by modifying the manufacturing method and laser processing method shown in the first embodiment. That is, in comparative example 1, the pulse width is 30 ps and the number of shots is 1, in comparative example 2, the pulse width is 30 ns and the number of shots is 50, and in comparative example 3, the pulse width is 50 ⁇ s and the number of shots is 5.
  • the opening diameter on the second surface 102 side of the glass substrate 10 was 80 ⁇ m on average, and in this case, 3 ⁇ , which is the value obtained by adding three times the standard deviation to the average value of the measured values, was 4.5 ⁇ m or less.
  • the difference between the maximum opening diameter ⁇ Max and the minimum opening diameter ⁇ Min was 10 ⁇ m or less.
  • FIG. 3 is a diagram showing the measurement results of the inclination angle of the through hole in Example 1 of the first embodiment.
  • FIG. 4 is a diagram showing the measurement results of the inclination angle of the through hole in Example 2 in the first embodiment.
  • FIG. 5 is a diagram showing the measurement results of the inclination angle of the through hole in Example 3 in the first embodiment.
  • FIG. 6 is a diagram showing a cross-sectional shape of a through hole of Comparative Example 1 in the first embodiment.
  • FIG. 7 is a diagram showing the measurement results of the inclination angle of the through hole of Comparative Example 1 in the first embodiment.
  • FIG. 8 is a diagram showing a cross-sectional shape of a through hole of Comparative Example 2 in the first embodiment.
  • FIG. 9 is a diagram showing the measurement results of the inclination angle of the through hole in Comparative Example 2 in the first embodiment.
  • FIG. 10 is a diagram showing a cross-sectional shape of a through hole of Comparative Example 3 in the first embodiment.
  • FIG. 11 is a diagram showing the measurement results of the inclination angle of the through hole in Comparative Example 3 in the first embodiment.
  • Table 2 is a table showing the results of measuring the inclination angle of the side of the through hole 12 in each example of the embodiment and each comparative example. In each example of the embodiment, it is confirmed that there is a difference between the value of the side angle of the through hole 12 in the range of 0% to less than 10% of the distance from the first surface and the value in the range of 10% to 95% of the distance from the first surface.
  • the side angle of the through hole 12 is almost constant in the range of 0% to less than 10% of the distance from the first surface (the side angle is in the range of 4° to 7°), and the side angle that is almost constant in the range of 10% to 95% of the distance from the first surface is in the range of -7° to -15°).
  • the inclination angle of the side of the through hole 12 in the range of 95% to 100% of the distance from the first surface is the same as the inclination angle of the side of the through hole 12 in the range of 10% to 95% of the distance from the first surface, and the difference in the inclination angle between the two ranges is 1.0° or less.
  • the inclination angle of the side surface of the through hole 12 varies at each position between 5% and 95% of the distance. It can be seen that the shapes of the inclination angles of the side surfaces of the through hole are significantly different between each of the examples of the present invention and the comparative examples.
  • the average dispersion roughness and unevenness width of the side surface of the through hole 12 will be described for each example and each comparative example in the first embodiment with reference to Table 3.
  • the dispersion roughness of the side surface shape at the cut surface of the through hole 12 in the thickness direction of the glass substrate is 1,000 nm or less and the unevenness width is 1,500 nm or less.
  • the dispersion roughness is 1,500 nm or more and the unevenness width is 1,500 nm or more, confirming that there is a difference in the roughness of the side surface of the through hole.
  • Figs. 12 to 14 show the results of forming the inflection point of the side inclination angle of the through hole 12 in the range of 1% to 5% of the distance from the first surface as application examples of the first embodiment of the present invention.
  • Fig. 12 is a diagram showing the measurement result of the inclination angle of the through hole in application example 1.
  • Fig. 13 is a diagram showing the measurement result of the inclination angle of the through hole in application example 2.
  • Fig. 14 is a diagram showing the measurement result of the inclination angle of the through hole in application example 3.
  • Table 4 shows the measurement result of the inclination angle of the side of the through hole 12 in each application example.
  • the etching process is performed by immersion treatment using a jet, but each application example is formed by switching the direction of the jet more slowly than each comparative example.
  • the conditions of the number of pulses and the number of shots in each application example were the same as those in each example.
  • the side angle of the through hole 12 is almost constant in the range of 0% to 5% of the distance from the first surface, and is almost constant in the range of 5% to 95% of the distance from the first surface.
  • the inclination angle of the side of the through hole 12 in the range of 95% to 100% of the distance from the first surface is the same as the inclination angle of the side of the through hole 12 in the range of 10% to 95% of the distance from the first surface, and the difference in the inclination angle in the two ranges is 1.0° or less.
  • the roughness of the side of the through hole is the same as that in Table 3, that is, the dispersion roughness is 1000 nm or less and the unevenness width is 1500 nm or less.
  • Table 5 and FIG. 15A are used to explain the relationship between the opening diameters of the first and second surfaces of the through-hole according to the embodiment of the present invention.
  • Table 5 shows the diameters of the openings on the first surface 101 and the second surface 102 of the through-hole 12 when the thickness of the glass substrate 10 is changed from 100 ⁇ m to 200 ⁇ m under the conditions of Example 1.
  • FIG. 15A is a graph showing Table 5. According to the first embodiment, regardless of the opening diameter of the second surface 102, the relationship between the opening diameter of the second surface 102 and the opening diameter of the first surface 101 is first surface side opening diameter ⁇ 1/second surface side opening diameter ⁇ 2 ⁇ 0.4 or more.
  • Table 6 shows the first surface opening diameter and second surface opening diameter for each example and each comparative example in the first embodiment.
  • Table 6 shows typical values of the opening diameter ⁇ 1 on the first surface 101 side and the opening diameter ⁇ 2 on the second surface 102 side of the through hole 12 measured for each example and each comparative example in the first embodiment.
  • FIG. 15B is a schematic diagram showing the case where a through electrode 12 is formed.
  • the aperture diameter of the through hole 12 can be made smaller than ⁇ 2, as shown by the relationship ⁇ 1/ ⁇ 2 ⁇ 0.4.
  • a coil is formed using the through electrode 11, and the relationship between ⁇ 1 and ⁇ 2 makes it possible to ensure the design freedom of the coil.
  • the Q value can be reduced when a circuit including a coil is formed, making it possible to suppress transmission loss. As a result of the above, it is possible to stabilize the signal of the through electrode (reduce signal loss).
  • FIG. 15C is a diagram for explaining the characteristics of the through hole and through electrode formed in the present disclosure.
  • FIG. 15C is a diagram showing, for example, an enlarged view of region Ra in FIG. 29.
  • a conductive electrode 31 can be formed directly on the through hole 12 (or the through electrode 11). This is because the through hole 12 has a so-called bottomed shape. By making it a bottomed shape, it is possible to form the conductive electrode 31 directly on the through hole 12. Therefore, the transmission distance of the electrode as a whole is shortened, and the transmission characteristics can be improved and the through hole 12 can be made finer.
  • the side surface of the through hole 12 in the present disclosure has no inflection point at which the side shape changes, and the surface is smooth. Therefore, when plating is performed on the through hole 12, a uniform metal film or the like can be formed, so that the generation of parasitic capacitance can be suppressed on the side surface of the through hole 12.
  • the shape of the through hole 12 can be a shape having an inflection point or a so-called straight shape in which the diameter hardly changes from the first surface to the second surface of the glass substrate, but from the viewpoint of transmission characteristics, the shape shown in the present disclosure that can suppress the generation of parasitic capacitance is desirable.
  • Figures 16A to 16D are diagrams for explaining the side of the through hole in each example and comparative example.
  • Figure 16A is a diagram showing an SEM image of a typical cross-sectional shape of the through hole in each example and comparative example in the first embodiment.
  • the SEM images were taken of the cut surface of the through hole in the thickness direction of the glass substrate.
  • the SEM images shown in Figures 16A to 16D were taken at a magnification of 1000 times (one division of the scale is 5 ⁇ m).
  • 16A in order to easily observe the cross-sectional shape of the glass substrate according to the first embodiment, the through-hole 12 is filled with a resin material. It can be seen that the inclination angle of the side surface changes from the first surface 101 toward the second surface 102.
  • 16B is a diagram showing SEM images of the cross-sectional shapes of the through-holes of each example and each comparative example in the first embodiment.
  • the inclination angle and cross-sectional shape are different from those described above, but the pulse width and shot number conditions are as described in each example and each comparative example.
  • the appearance of the SEM image and the smoothness of the cross section of the through-hole have common properties.
  • the areas that have high contrast and appear white are areas where the angle of the inclined surface of the sample changes and become the ridges of the inclined surface.
  • the areas that appear as white lines indicate the peaks or bottoms of the roughness of the sample surface, and the roughness of the side surface of the through hole, which affects the transmission characteristics of the through electrode, can be grasped based on the presence and degree of arrangement of the ridges formed on the side surface of these through holes.
  • FIG. 16C is a diagram for explaining the ridge lines of the through holes of each example in the first embodiment.
  • Fig. 16C(a) is an enlarged view of Example 3 of Fig. 16B.
  • Fig. 16C(b) is a diagram showing the ridge lines of the side and cross section of the through hole observed in the SEM image by solid lines. In the example shown in Fig.
  • the interval between the ridge lines is the widest among the substantially parallel ridge lines between ridge lines Rl1 and Rl2.
  • the interval between the ridge lines on the side surface in the direction perpendicular to the first surface 101 is equal to or less than Rs.
  • the interval between the ridge lines is equal to or less than 15.5 ⁇ m.
  • the frequency of ridgelines extending in a direction perpendicular to the first surface 101 and white lines extending in a direction between the direction parallel to the first surface 101 and the direction perpendicular to the first surface 101 increases.
  • the proportion of ridgelines extending vertically and ridgelines extending diagonally decreases as the dispersion roughness decreases.
  • white lines extending in a direction between the direction parallel to the first surface 101 and the direction perpendicular to the first surface 101 i.e., diagonal direction
  • 16D is a diagram showing an SEM image of a cross section when a through electrode is formed in the through hole in the first embodiment.
  • the inclination angle and cross section shape are different from those described above, but the pulse width and the number of shots are as described in each example and each comparative example.
  • the appearance of the SEM image and the smoothness of the cross section of the through hole have common properties.
  • the area indicated by the arrow and surrounded by the dashed line has a shape with a rising edge.
  • the side surface of the through hole 12 and the second surface 102 of the glass substrate 10 have a shape with a rising edge, and the side surface and the second surface region can be clearly distinguished in a 1000x SEM image.
  • FIG. 17 is a diagram showing the transmission characteristics of the through electrodes of Example 1 in the first embodiment and the transmission characteristics of the through electrodes of Comparative Example 1.
  • FIG. 17 shows the results of measuring the transmission loss S21 as the transmission characteristics in the through electrodes. Since Examples 1 to 3 showed the same tendency in the transmission characteristics, Example 1 is shown as a representative. Furthermore, since Comparative Examples 1 to 3 showed almost the same tendency in the transmission characteristics, Comparative Example 1 is shown as a representative. The formation conditions of the seed layer for forming the electrode and the plating process were the same for both the examples and the comparative examples. As shown in FIG.
  • the transmission loss of the examples is smaller than the transmission loss of the comparative examples in any frequency range. Therefore, it can be seen that the smaller the values of the dispersion roughness and the unevenness width are for the side surface of the through hole, the smaller the loss in the through electrode formed in the through hole, and the better the transmission characteristics are.
  • the transmission characteristic S21 was also measured for each example and each comparative example when the thickness of the glass substrate 10 was changed. The results are shown in Table 6. As shown in Table 7, the thickness of the glass substrate 10 was set to 100 ⁇ m, 150 ⁇ m, and 200 ⁇ m, and through holes and through electrodes were created under conditions based on each example and each comparative example, and the transmission characteristics were measured. As shown in Table 7, it is confirmed that the examples in the first embodiment show better transmission characteristic S21 values than the comparative examples.
  • the transmission characteristics shown in Table 7 are those of a single through electrode, and in a multilayer wiring board that requires multiple through electrodes, improving the transmission characteristics of a single through electrode leads to a significant performance improvement.
  • the through electrodes shown in Examples 1 to 3 have achieved better results than the through electrodes shown in Comparative Examples 1 to 3. Comparing the Examples, it can be said that Example 1 is the most preferable, followed by Example 2 and Example 3.
  • the reliability evaluation results by the TCT test are shown in Tables 8 and 9.
  • the reliability test conditions are as follows: Setting conditions: Lower limit temperature was -40°C/30 minutes, and upper limit temperature was 150°C/30 minutes.
  • ⁇ Test equipment TSA-43EL manufactured by Espec
  • NG criteria If the resistance value after cycling is more than 10 times the initial resistance value, it is judged as NG.
  • each example relating to an embodiment of the present invention shows higher reliability than each comparative example.
  • FIG. 18 is a diagram showing an example of the configuration of the multilayer wiring board 1 in the first embodiment.
  • FIG. 19 is a diagram showing another example of the configuration of the multilayer wiring board 1 in the first embodiment.
  • the multilayer wiring board 1 includes a glass substrate 10, a first wiring layer 21, and a second wiring layer 22.
  • the first wiring layer 21 is disposed on the first surface 101 side of the glass substrate 10, and the second wiring layer 22 is disposed on the second surface 102 side of the glass substrate 10.
  • the glass substrate 10 includes a through hole 12 penetrating from the first surface 101 side to the second surface 102 side.
  • the through electrode 11 is formed by a conductor formed along the side surface of the through hole 12.
  • the through electrode 11 electrically connects a part of the first wiring layer 21 and a part of the second wiring layer 22.
  • the first wiring layer 21 and the second wiring layer 22 include an insulating resin layer 25.
  • the first wiring layer 21 and the second wiring layer 22 may be configured by stacking a plurality of layers, and the number of layers may be set as necessary.
  • the through electrode 11 is an electrode for establishing an electrical connection between the first wiring layer 21 and the second wiring layer 22.
  • the conductive electrodes 31 are electrodes for ensuring electrical continuity in the thickness direction of the multilayer wiring board 1.
  • the semiconductor element bonding pads 50 are members for connecting a semiconductor circuit to be mounted on the multilayer wiring board 1.
  • the board bonding pads 54 are members for bonding the multilayer wiring board 1 to another board.
  • a conductor may be placed only on the side of the through hole 12 as shown in FIG. 18, or a conductor may be embedded in the through hole 12 as shown in FIG. 19.
  • the conduction electrode 31 it is possible to arrange the conduction electrode 31 above the through electrode 11 of the first wiring layer 21 in the Z-axis direction.
  • the thickness of the multilayer wiring board 1 is, for example, in the range of 100 ⁇ m to 400 ⁇ m.
  • a method for manufacturing the multilayer wiring board 1 will be described with reference to Figures 3 to 12. First, a process for forming the through holes 12 in the glass substrate 10 will be described.
  • FIG. 20 is a diagram showing a process of bonding the glass substrate 10 to the first support 62. As shown in FIG. The thickness of the glass substrate 10 can be appropriately set depending on the application, taking into consideration the thickness after etching.
  • a first support 62 is bonded to a glass substrate 10 via a first adhesive layer 61, forming a laminated structure 63 including the glass substrate 10, the first adhesive layer 61, and the first support 62.
  • the glass substrate 10 and the first support 62 are temporarily fixed by a first adhesive layer 61 .
  • a laminator, a vacuum pressure press, a reduced pressure bonding machine, or the like can be used.
  • the first support 62 is desirably made of, for example, the same material as the glass substrate 10.
  • the first support 62 is desirably made of alkali-free glass.
  • the thickness of the first support 62 can be appropriately set according to the thickness of the glass substrate 10. However, it is desirably a thickness that allows transport during the manufacturing process, and the thickness of the support is, for example, in the range of 300 ⁇ m to 1,500 ⁇ m.
  • alkali-free glass having a SiO 2 ratio in the range of 55% by mass to 81% by mass can be used. If the SiO 2 ratio of the glass substrate 10 is greater than 81% by mass, the etching processing speed decreases, the side angle of the through hole 12 decreases, and poor adhesion occurs when forming the through electrode 11 described later. In addition, if the SiO 2 ratio is less than 55% by mass, there is a high possibility that alkali metals will be contained in the glass, which will affect the reliability of the multilayer wiring substrate after mounting the electronic device. If the SiO 2 ratio of the alkali-free glass is greater than 55% by mass to 81% by mass, the set ratio may be set appropriately.
  • [Laser modification process] 21 is a diagram showing a process of forming a laser modified portion.
  • a laser modified portion 65 is formed on the glass substrate 10.
  • the laser modified portion 65 is processed into a shape of ⁇ 3 ⁇ m or less on the glass substrate 10, and is continuously formed in the thickness direction of the glass substrate 10. At this time, it is desirable that minute cracks (hereinafter also referred to as "microcracks") of 5 ⁇ m or more do not occur around the laser modified portion 65.
  • the dispersion roughness on the side of the through hole 12 after etching will be 1000 nm or more and the unevenness width will be 1500 nm or more, making it difficult to obtain a through hole 12 with a smooth side.
  • microcracks of 5 ⁇ m or more occur, as described later, roughness that changes at intervals will occur on the side of the through hole 12 after etching in a direction perpendicular to the first surface 101 of the glass substrate 10.
  • the laser modified portion 65 For processing the laser modified portion 65, it is preferable to use, for example, a femtosecond laser or a picosecond laser, and to use a laser oscillation wavelength of one of 1064 nm, 532 nm, or 355 nm. If the laser pulse width is 25 picoseconds or more, microcracks of 5 ⁇ m or more tend to occur around the laser modified portion 65, so it is preferable that the laser pulse width is 25 picoseconds or less. In addition, since microcracks tend to occur when processing is performed by multiple pulse irradiation, it is preferable to form the laser modified portion 65 with one pulse.
  • the laser oscillation wavelength and laser output may be appropriately set according to the thickness of the glass substrate 10.
  • a laser is irradiated to the glass substrate at the portion where the through hole is to be formed, and the maximum length of the microcracks that occur around the laser irradiation is 5 ⁇ m.
  • FIG. 22 is a diagram showing a process of forming the first wiring layer 21.
  • the first wiring layer 21 made of a conductive layer and an insulating resin layer is formed on the first surface 101 on the glass substrate 10 of the laminated structure 63.
  • the through electrode connection portion 41 (or wiring between the through electrodes) is formed on the first surface 101 by a semi-additive (SAP) process.
  • SAP semi-additive
  • the hydrofluoric acid resistant metal layer on the glass substrate 10 is an alloy layer containing chromium, nickel, or both, and can be formed in the range of 10 nm to 1,000 nm by sputtering. Then, a conductive metal film is formed on the hydrofluoric acid resistant metal with a desired thickness.
  • the conductive metal film can be appropriately selected from, for example, Cu, Ni, Al, Ti, Cr, Mo, W, Ta, Au, Ir, Ru, Pd, Pt, AlSi, AlSiCu, AlCu, NiFe, ITO, IZO, AZO, ZnO, PZT, TiN, and Cu 3 N 4 .
  • a photoresist is used to form the desired pattern in order to form a wiring pattern by plating.
  • a dry film resist is used, but liquid resist can also be used.
  • a plating film is formed by electrolytic plating, the unnecessary resist is peeled off, and the seed layer is etched to form the wiring.
  • the insulating resin layer 25 is a thermosetting resin, and the material thereof is a material containing at least one of an epoxy resin, a polyimide resin, and a polyamide resin, and containing a silica SiO2 filler.
  • the material of the insulating resin layer 25 can be appropriately selected according to need. However, when a photosensitive insulating resin material is used, it becomes difficult to fill the silica SiO2 filler in order to ensure photolithography properties, so although a photosensitive insulating resin material can also be used, it is more preferable to use a thermosetting resin.
  • [Second support bonding step] 23 is a diagram showing a step of adhering a second support body.
  • a second adhesive layer 71 is formed on the first wiring layer 21 of the laminated structure 63, and a second support body 70 is disposed on the second adhesive layer 71 and adhered thereto.
  • the second support 70 may be made of, for example, glass, and is preferably made of the same material as the glass substrate 10.
  • the second support 70 is preferably made of alkali-free glass.
  • the thickness of the second support 70 can be appropriately set depending on the thickness of the glass substrate 10. However, it is preferable that the thickness be such that the second support 70 can be transported, and the range of this thickness is from 300 ⁇ m to 1,500 ⁇ m.
  • [Peeling process] 24 is a diagram showing a step of peeling off the first support 62. As shown in FIG. 24, the glass substrate 10 and the first support 62 are peeled off at the first adhesive layer 61.
  • FIG. 25 is a diagram showing a process of forming the through holes 12. As shown in FIG.
  • the glass substrate 10 on which the laser modified portion 65 is formed is subjected to an etching process using a predetermined etching solution, thereby forming the through hole 12.
  • the second surface of the glass substrate 10 is also etched, and the thickness of the glass substrate 10 is reduced. The etching is performed from the second surface 102 side of the glass substrate 10.
  • the etching solution contains hydrofluoric acid in the range of 0.2 mass% to 20.0 mass%, nitric acid in the range of 4.0 mass% to 25.0 mass%, and inorganic acid other than hydrofluoric acid and nitric acid in the range of 0.5 mass% to 11.0 mass%.
  • inorganic acids other than hydrofluoric acid and nitric acid include hydrochloric acid, sulfuric acid, phosphoric acid, and sulfamic acid, and at least one inorganic acid is contained depending on the type of components other than silicon contained in the glass substrate 10.
  • the etching solution contains hydrochloric acid and sulfuric acid, and the etching rate for the glass substrate 10 is appropriately adjusted to be in the range of 0.1 ⁇ m/min to 10 ⁇ m/min.
  • the etching rate for the glass substrate 10 is preferably in the range of 0.25 ⁇ m/min to 4 ⁇ m/min, and more preferably in the range of 0.25 ⁇ m/min to 0.5 ⁇ m/min.
  • the etching temperature is not particularly limited and can be appropriately adjusted, but is, for example, in the range of 10°C to 30°C.
  • etching is performed by immersion processing using a jet or spray processing to form the through-hole 12.
  • immersion processing using a jet for example, in order to efficiently etch the bottom of the through-hole 12, the direction of the jet is switched in the etching solution.
  • pressure is applied to the bottom of the through-hole 12, and it is possible to change the inclination angle of the TGV side at a position 1 to 10% away from the first surface.
  • etching process by spray processing by setting the oscillation speed of the spray having an injection port for injecting the etching solution or the oscillation speed of the substrate quickly, pressure is applied to the bottom of the through-hole 12, and it is possible to change the inclination angle of the TGV side at a position 1% to 10% away from the first surface.
  • the processing conditions vary depending on the size of the device used, it is desirable to set the processing conditions after confirming the shape of the through hole 12.
  • ultrasonic waves or the like may be used in combination as another mechanism.
  • FIG. 26 is a diagram showing a process for forming the through electrodes 11.
  • a metal layer for electrolytic plating is formed on the second surface 102 of the glass substrate 10 in which the through-hole 12 is formed.
  • the metal layer may be any metal that functions as a seed layer for electrolytic plating, such as metals including Cu, Ti, Cr, W, Ni, etc. At least one of the above metals is used for the metal layer, and it is preferable that a Cu layer is formed on the outermost surface of the metal layer. It is preferable that Ti, Cr, W, and Ni are used as an adhesive layer with the glass substrate 10 below the Cu layer.
  • the thickness of the metal layer is appropriately set to a range that can cover the side of the through-hole 12. As a formation method, for example, a deposition formation method using sputtering can be adopted.
  • the through electrode 11 is formed by electrolytic plating using the metal layer as a seed layer.
  • a mask is formed on the second surface 102 of the glass substrate 10 in the through hole 12 and a predetermined area around the through hole 12 using an insulator such as resist, and then electrolytic plating is performed.
  • a material used for electrolytic plating for example, Cu can be used, and other metals including Au, Ag, Pt, Ni, Sn, etc. can also be used.
  • electrolytic plating may be performed so that the inside of the through hole 12 is filled with a conductor such as the above metal.
  • FIG. 27 is a diagram showing the process of forming the insulating resin layer. After the electrolytic plating process for forming the through electrodes is performed, the insulator such as resist is removed, and the metal film that served as the seed layer formed on the second surface 102 of the glass substrate 10 is removed. After each of the multiple through electrodes 11 formed on the glass substrate 10 is electrically isolated, the insulating resin layer 25 is formed on the second surface side as shown in FIG. 27.
  • Fig. 28 is a diagram showing the step of peeling off the second support 70 and the second adhesive layer 71.
  • the second adhesive layer 71 and the second support 70 formed above the first wiring layer 21 are peeled off from the interface between the first wiring layer 21 and the second adhesive layer 71 on the first surface 101 side.
  • a glass substrate 10 is obtained in a state in which the first wiring layer 21 is formed on the first surface 101 side and the second wiring layer 22 is formed on the second surface 102 side.
  • a peeling method according to the material used can be appropriately selected from UV light irradiation, heat treatment, physical peeling, etc., depending on the material used in the second adhesive layer 71. Furthermore, if a residue of the second adhesive layer 71 remains on the bonding surface between the first wiring layer 21 and the second adhesive layer 71, plasma cleaning, ultrasonic cleaning, water washing, solvent cleaning using alcohol, etc. may be performed.
  • FIG. 29 is a diagram showing a process of forming the first wiring layer 21 and the second wiring layer 22.
  • the first wiring layer 21 is formed on the first surface 101
  • the second wiring layer 22 is formed on the second surface 102.
  • a mask having a pattern is formed by a photosensitive resist or a dry film resist, and then wiring is formed by electrolytic plating.
  • the insulating resin layer 25 is laminated.
  • a hole is formed in the insulating resin layer 25 by laser processing or the like, and then a metal film is formed by electroless plating or deposition treatment by sputtering.
  • a mask having a pattern is formed on the above-mentioned metal film using a resist, and a conductor is filled in the hole formed by electrolytic plating. Then, the mask and the excess metal film are removed. The above process is repeated multiple times according to the required number of layers to form the first wiring layer 21 and the second wiring layer 22.
  • the first wiring layer 21 and the second wiring layer 22 have the same number of layers in order to suppress warping of the multilayer wiring board 1.
  • the number of layers of the first wiring layer 21 and the second wiring layer 22 may be different.
  • the number of layers of the first wiring layer 21 and the number of layers of the second wiring layer 22 may be set appropriately depending on the application of the multilayer wiring board.
  • Second Embodiment Fig. 30 is a diagram showing a case where a multilayer wiring board 1 is used as an interposer board for a semiconductor element 100 and a BGA (Ball Grid Array) board 90.
  • Fig. 31 is a diagram showing a cross section in the case of Fig. 30.
  • Fig. 32 is a diagram showing a case where a multilayer wiring board 1 and a semiconductor element 100 are used in an electronic device for communication.
  • Fig. 33 is a diagram showing a cross section in the case of Fig. 32.
  • the electronic device used has a layer thickness of 800 ⁇ m or less. The applications of the above electronic devices are limited due to the influence of the transmission characteristics of the through electrodes, but the use of a multilayer wiring board using the glass substrate of the present invention makes it possible to apply electronic devices to high frequency band regions.
  • a glass substrate having a first surface and a second surface, and at least one through hole extending from the first surface to the second surface,
  • the side surface of the through hole is within a distance range of 0% or more and less than 10% from the first surface, the angle of the side surface is in a range of 4° or more and 7° or less, and when the side surfaces of the through hole are a left side surface and a right side surface in a cross-sectional view, the difference between the inclination angle of the left side surface and the inclination angle of the right side surface is 1.0° or less, Within a distance range of 10% or more and 100% or less from the first surface, the angle of the side surface is in a range of -7° or more and -15° or less, and the difference between the inclination angle of the left side surface and the inclination angle of the right side surface is 1.0° or less.
  • a glass substrate according to any one of aspects 1 to 4 The distributed roughness is an arithmetic average roughness calculated by extracting a roughness curve based on the profile data of the side surface, setting a set interval on the roughness curve, and calculating the arithmetic average roughness in the set interval using Equation 1, A glass substrate, wherein the unevenness width is the difference between the highest part and the lowest part in the set section.
  • the SiO2 ratio of the glass substrate is in the range of 55% by mass or more and 81% by mass or less.
  • a multilayer wiring substrate comprising the glass substrate according to any one of aspects 1 to 6,
  • the thickness of the electronic device mounted on the multilayer wiring board is 800 ⁇ m or less;
  • the multilayer wiring board has a thickness of 100 ⁇ m or more and 400 ⁇ m or less.
  • a method for producing a glass substrate according to any one of aspects 1 to 7, comprising the steps of: A first step of irradiating a laser onto a portion of a glass substrate where a through hole is to be formed; a second step of etching the glass substrate irradiated with a laser to form a through hole.
  • the second step is a step of immersing the laser-irradiated glass substrate in an etching solution, and performing an etching process in which a jet direction of the etching solution is changed to form a through hole.
  • Multilayer wiring board 10: Glass substrate, 11: Through electrode, 12: Through hole, 21: First wiring layer, 22: Second wiring layer, 25: Insulating resin layer, 31: Conductive electrode, 50: Bonding pad for semiconductor element, 54: Bonding pad for substrate, 61: First adhesive layer, 62: First support, 63: Laminated structure, 65: Laser modified part, 70: Second support, 71: Second adhesive layer, 90: BGA substrate, 100: Semiconductor element, 101: First surface of glass substrate 10, 102: Second surface of glass substrate 10, TC: Center line of through hole, ss: Tangent to the side of the through hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laser Beam Processing (AREA)

Abstract

本発明では、貫通孔の側面が平滑であり、高い信頼性を兼ね備えた貫通電極を得ることができる技術を提供することを目的とする。　本発明のガラス基板の一つは、第一面と第二面を有し、前記第一面から前記第二面まで貫通する少なくとも１つの貫通孔を備えるガラス基板であって、前記貫通孔の側面は、前記第一面から距離０％以上１０％未満の範囲において、側面の角度は４°以上７°以下の範囲となり、断面視において、前記貫通孔の側面を左側面および右側面とした場合、左側面の傾斜角度と右側面の傾斜角度の差が１．０°以下であり、前記第一面から距離１０％以上距離１００％以下の範囲において、側面の角度は－７°以上－１５°以下の範囲となり、左側面の傾斜角度と右側面の傾斜角度の差が１．０°以下となる。

Description

ガラス基板、多層配線基板、およびガラス基板の製造方法
　本発明は、ガラス基板、多層配線基板、およびガラス基板の製造方法に関する。
　近年、回路基板を積層した三次元実装技術が用いられている。このような実装技術においては、回路基板に貫通電極を形成することが行われる。貫通電極は、絶縁体で構成された基板に貫通孔を形成し、この貫通孔に導電体を配置することによって形成される。回路基板の高集積化に伴い、貫通孔についても更なる微細化が必要となる。
　例えば、特許文献１は、板状ガラスにエキシマレーザ光を照射して複数の貫通孔を有するガラス基板を提供する技術を開示している。特許文献２は、ＵＶレーザビームによってガラス品の前面を照射する工程を含む、ガラスに孔の高密度アレイを作製する方法を開示する。また、特許文献３は、貫通孔を含む基板と、前記貫通孔の内側面に沿って配置された導電体と、を備え、前記貫通孔は、前記第１面から前記第２面までの区間のうち前記第１面から６．２５％、１８．７５％、３１．２５％、４３．７５％、５６．２５％、６８．７５％、８１．２５％、９３．７５％の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度（前記第１面側が拡がる角度を正の傾斜角度とする）の合計値が、８．０°以上である条件を満たす貫通孔の形状を開示する。
国際公開第２０１０／０８７４８３号 特表２０１４－５０１６８６号公報 特許第６８０９５１１号公報
　しかしながら、特許文献１から３に記載された内容で貫通孔は、貫通孔の側面粗さによる、貫通電極の伝送特性への影響については、検討されていない。このため、特許文献１から３に記載された貫通孔の側面は、側面の分散粗さは１，０００ｎｍ以上となり、ＰＶ（Peak to Valley）は１，５００ｎｍ以上となっている。このため、特に、５Ｇに用いられる周波数帯の内、サブ６ＧＨｚ帯といった高周波数帯では、貫通孔側面の粗さが原因となり、貫通電極の伝送特性を十分良好に保つことが難しい。
　また、ガラス基板上に配線層を形成し、これらを接続する貫通電極を形成した場合、ガラスのＣＴＥ（COEFFICIENT OF THERMAL EXPANSION、熱膨張率）と配線や貫通電極の材料となるＣｕ等のＣＴＥが異なるため、熱応力の影響が懸念される。このため、デバイスの信頼性を評価するための信頼性試験の一つとして加速試験のＴＣＴ（Thermal Cycle Test）を実施される。
　しかし、従来技術においては、熱応力に対する貫通電極の信頼性を高めるための貫通孔御形状について、十分に検討がされていないことから、貫通電極と配線層の界面で配線層が破断することが確認されている
そこで、本発明では、良好な伝送特性および高い信頼性を備えた貫通電極を形成することが可能なガラス基板およびそのようなガラス基板を備えた多層配線基板を提供することを目的とする。
　上記の課題を解決するために、代表的な本発明のガラス基板の一つは、第一面と第二面を有し、前記第一面から前記第二面まで貫通する少なくとも１つの貫通孔を備えるガラス基板であって、前記貫通孔の側面は、前記第一面から距離０％以上１０％未満の範囲において、側面の角度は４°以上７°以下の範囲となり、断面視において、前記貫通孔の側面を左側面および右側面とした場合、左側面の傾斜角度と右側面の傾斜角度の差が１．０°以下であり、前記第一面から距離１０％以上１００％以下の範囲において、側面の角度は－７°以上－１５°以下の範囲となり、左側面の傾斜角度と右側面の傾斜角度の差が１．０°以下となる。
　本発明によれば、良好な伝送特性および高い信頼性を備えた貫通電極を形成することが可能なガラス基板およびそのようなガラス基板を備えた多層配線基板を提供することが可能となる。
　上記した以外の課題、構成および効果は、以下の発明を実施するための形態における説明により明らかにされる。
図１は、円錐台形状の貫通孔の断面および傾斜角度の測定方法を示す図である。 図２は、貫通孔の側面粗さの測定方法を示す図である。 図３は、第一実施形態における実施例１の貫通孔の傾斜角度の測定結果を示す図である。 図４は、第一実施形態における実施例２の貫通孔の傾斜角度の測定結果を示す図である。 図５は、第一実施形態における実施例３の貫通孔の傾斜角度の測定結果を示す図である。 図６は、第一実施形態における比較例１の貫通孔の断面形状を示す図である。 図７は、第一実施形態における比較例１の貫通孔の傾斜角度の測定結果を示す図である。 図８は、第一実施形態における比較例２の貫通孔の断面形状を示す図である。 図９は、第一実施形態における比較例２の貫通孔の傾斜角度の測定結果を示す図である。 図１０は、第一実施形態における比較例３の貫通孔の断面形状を示す図である。 図１１は、第一実施形態における比較例３の貫通孔の傾斜角度の測定結果を示す図である。 図１２は、応用例１の貫通孔の傾斜角度の測定結果を示す図である。 図１３は、応用例２の貫通孔の傾斜角度の測定結果を示す図である。 図１４は、応用例３の貫通孔の傾斜角度の測定結果を示す図である。 図１５Ａは、表５をグラフにして示す図である。 図１５Ｂは、貫通電極を形成した場合を示す模式的に示す図である。 図１５Ｃは、本開示において形成される貫通孔および貫通電極の特徴を説明する図である。 図１６Ａは、第一実施形態における各実施例および各比較例の貫通孔の典型的な断面形状のＳＥＭ画像を示す図である。 図１６Ｂは、第一実施形態における各実施例および各比較例の貫通孔の断面のＳＥＭ画像を示す図である。 図１６Ｃは、第一実施形態における各実施例の貫通孔の稜線を説明する図である。 図１６Ｄは、第一実施形態における貫通孔に貫通電極を形成した場合を示す図である。 図１７は、第一実施形態における実施例１の貫通電極の伝送特性と、比較例１の貫通電極の伝送特性を示す図である。 図１８は、第一実施形態における多層配線基板の構成の一例を示す図である。 図１９は、第一実施形態における多層配線基板の構成の他の例を示す図である。 図２０は、ガラス基板を第一支持体に張り合わせる工程を示す図である。 図２１は、レーザ改質部を形成する工程を示す図である。 図２２は、第一配線層を形成する工程を示す図である。 図２３は、第二支持体を接着する工程を示す図である。 図２４は、第一支持体を剥離する工程を示す図である。 図２５は、貫通孔を形成する工程を示す図である。 図２６は、貫通電極を形成する工程を示す図である。 図２７は、絶縁樹脂層を形成する工程を示す図である。 図２８は、第二支持体および第二接着層を剥離する工程を示す図である。 図２９は、第一配線層および第二配線層を形成する工程を示す図である。 図３０は、半導体素子とＢＧＡ基板のインターポーザ基板として、多層配線基板を用いる場合を示す図である。 図３１は、図３０の場合の断面を示す図である。 図３２は、通信用の電子デバイスに多層配線基板および半導体素子が用いられる場合を示す図である。 図３３は、図３２の場合の断面を示す図である。
　本発明の範囲は、図示され記載された例示的な実施形態及び実施例に限定されるものではなく、様々な変形例が含まれる。例えば、本開示における実施形態及び実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態及び実施例の構成の一部を他の実施形態及び実施例の構成に置き換えることが可能であり、また、ある実施形態及び実施例の構成に他の実施形態及び実施例の構成を加えることも可能である。また、各実施形態及び実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
　さらに、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含むものである。
　図面において示す各構成要素の位置、大きさ、形状、範囲なども、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。
　なお、本開示において、「面」とは、板状部材の面のみならず、板状部材に含まれる層について、板状部材の面と略平行な層の界面も指すことがある。また、「上面」、「下面」とは、板状部材や板状部材に含まれる層を図示した場合の、図面上の上方又は下方に示される面を意味する。なお、「上面」、「下面」については、「第一面」、「第二面」と称することもある。
　また、「側面」とは、板状部材や板状部材に含まれる層における面や層の厚みの部分を意味する。さらに、面の一部及び側面を合わせて「端部」ということがある。
　また、「貫通孔の側面」とは、物体に設けられた貫通孔について、貫通孔を形成している物体上の界面を意味する。
　また、「上方」とは、板状部材又は層を水平に載置した場合の垂直上方の方向を意味する。さらに、「上方」及びこれと反対の「下方」については、これらを「Ｚ軸プラス方向」、「Ｚ軸マイナス方向」ということがあり、水平方向については、「Ｘ軸方向」、「Ｙ軸方向」ということがある。
　さらに、Ｚ軸方向の距離を「高さ」と称し、Ｘ軸方向とＹ軸方向で規定されるＸＹ平面上の距離を「幅」と称する。また、層状の物体に対して高さを言う場合、「厚み」とも称する。
　また、「ガラス基板に設けた貫通電極」とは、ガラス基板を多層配線基板の一部として用いる場合に、ガラス基板の第１面及び第二面を電気的に導通するために設けた導電経路を意味し、必ずしも、ガラス基板を単一の導電材料で完全に貫通している必要はない。第１面からの導電通路と第二面からの導電通路が接続されていれば、貫通電極に含まれる。さらに、貫通電極の形態は、貫通孔（有底のものも、完全な貫通のものも、いずれの形態をも含む）を導電材料で埋め込んだフィルド型でもよいし、貫通孔の側壁部分のみを導電材料で覆ったコンフォーマルのいずれをも含む。
　また、「平面形状」、「平面視」とは、上方から面又は層を視認した場合の形状を意味する。さらに、「断面形状」、「断面視」とは、板状部材又は層を特定の方向で切断した場合の水平方向から視認した場合の形状を意味する。
　さらに、「中心部」とは、面又は層の周辺部ではない中心部を意味する。そして、「中心方向」とは、面又は層の周辺部から面又は層の平面形状における中心に向かう方向を意味する。
＜測定方法＞
　本発明の第一実施形態に係るガラス基板に設けた貫通孔の形状を説明するために、まず、貫通孔１２の傾斜角度の測定方法、側面粗さの測定方法を以下に示す。
　ここで、ガラス基板貫通孔の側壁の位置による傾斜角を測定し、その値を記述するにあたっての注意点を示す。
　貫通孔における特定の位置を、ガラス基板の片面からの深さ方向の位置で指定した場合、その位置での側面の角度は、その位置での側面表面の形状をどの程度のスケールにて観察するかに大きく依存する。
　つまり、ガラス基板の貫通孔全体を俯瞰するようなスケールにて、側壁のある位置での側壁の傾斜角を観察した場合と、測定点付近の側壁を拡大し、その位置での側壁の微小な凹凸が明瞭となり、角度を指定した点が、その凹凸のどこに相当するかを厳密に判定して、その位置での接線の傾斜角をもって、目的の角度とする場合とでは、結果が大きく異なる可能性がある。
　本開示におけるガラス基板貫通孔の傾斜角とは、前者にあたるものであり、側面表面の凹凸に過度に影響されることなく、貫通孔全体を俯瞰的に見た場合の傾向を反映した傾斜角を意味する。
　測定法の一例として、貫通孔全体が俯瞰でき、かつ、側面の表面の微細な凹凸が目視できないスケール、解像度での断面写真において、測定点およびその近傍での傾斜の傾向をできるだけ反映するように測定点における接線を設定することが挙げられる。
（貫通孔の傾斜角度の測定方法）
　まず、図１に本発明の第一実施形態で得られる貫通孔１２の形状を説明している。図１は、円錐台形状の貫通孔１２の断面および傾斜角度の測定方法を示す図である。図１に示される貫通孔１２の断面は、貫通孔１２を第一面１０１側より、ガラス基板の厚さ方向においてスクライブにて割断（裁断）して断面（裁断面）を出し、ＳＥＭ（Scanning Electron Microscope：走査電子顕微鏡）によって観察されたＳＥＭ画像を画像解析ソフトを使用して解析したものである。図１において、パターン模様で示した箇所がガラス基板１０を示している。図１に示す貫通孔１２は、貫通孔１２は第一面１０１と第二面１０２の間に貫通孔の径が極小となる極小値を持つ。極小値を持つ点を挟んで、第一面１０１側には円錐台形状が形成され、第二面１０２側にも円錐台形状が形成されている。なお、図１に示される目盛り５％、１０％、・・・９５％は、ガラス基板１０の第一面１０１から第二面１０２までの長さを割合で示している。
　ガラス基板１０の第一面１０１側の貫通孔１２の中心部に、第一面１０１と垂直になるように中心線ＴＣを引く。次に、矢印に示されるように中心線ＴＣを貫通孔１２の両側のいずれか一方に向かって平行移動させ、平行移動させた中心線ＴＣが貫通孔１２の径が極小値を取る点と接触させ、接触させた点を基準点ＲＰとする。そして、基準点ＲＰから５％から１００％のそれぞれの目盛り位置の高さの断面の位置に接線ｓｓを引き、接線ｓｓの傾斜角度を測定し、その傾斜角度を、５％から９５％のそれぞれの断面の位置における傾斜角度であるとする。傾斜角度は、貫通孔１２の径が上方に向けて広がる方向を正とする。
　上述のように、第一実施形態においては、傾斜角度の測定方法は、（１）貫通孔１２の中心線を作成する、（２）中心線を開口部が極小値となる位置に水平移動し基準点を作成する、（３）基準点から貫通孔の特定の位置に接線を引き角度を測定する、という手順（１）から（３）を含む。特に（２）基準点を作成する手順を用いることにより、貫通孔全体を俯瞰するようなスケールでかつ側壁の微細な凹凸の影響を受けない信頼性の高い測定を行うことができる。
　なお、具体的な傾斜角度測定では、貫通孔１２を第一面１０１側より、スクライブおよび精密ブレイカーを使用し、貫通孔１２を中央部で割断（裁断）して、貫通孔１２の断面を表出させる。割断の方法としては、例えば３点曲げを適用することができる。その後、表出した断面についてＳＥＭ観察を実施し、断面のＳＥＭ画像を画像解析することによって、貫通孔１２の角度測定を実施している。
（側面粗さの計測方法）
　続いて、貫通孔１２の側面粗さの測定方法について説明する。貫通孔１２の側面粗さに測定については、側面角度の測定と同様に貫通孔１２の断面をＳＥＭによって観察し、観察されたＳＥＭ画像を画像解析ソフトを使用して解析する。貫通孔の側面粗さを計測するためには、通常は、貫通孔の第一面１０１から第二面１０２に至る範囲を測定範囲とする。ただし、仮に、貫通孔に凹凸が存在している場合には、当該凹凸部を除いた範囲を2つ以上の測定範囲として設定し、それらの測定範囲の結果を平均して側面粗さとする。また、側面粗さの算出に当たっては、同じ条件で作成した貫通孔５つ（サンプル数ｎ＝５）について、同様の測定を行い、これらの平均値を当該条件で作成した貫通孔の側面粗さとして規定する。
　図２は、貫通孔の側面粗さの測定方法を示す図である。図２に示す貫通孔１２は、説明のため、一般的な形状のものを掲載している。図２（ａ）は、貫通孔１２の断面のＳＥＭ画像を示す。図２（ｂ）は、貫通孔１２の断面を観察したＳＥＭ画像より、貫通孔１２の側面の輪郭を抽出した図を示す。抽出された輪郭データより平均分散粗さおよび凹凸巾の測定を実施する。図２（ｃ）は、平均分散粗さの計算式および凹凸巾を模式的に示す図である。図２（ｂ）において抽出された輪郭データに関し、第一面１０１を基準として設定した設定領域Ｌにおいて、輪郭の粗さを示す粗さ曲線ｆ（ｘ）を測定する。平均分散粗さ（以下、単に「分散粗さ」ともいう。）Ｒａは、式（１）に示されるように、粗さ曲線ｆ（ｘ）の絶対値を２乗したものを、設定領域Ｌにわたって積分したうえで設定領域Ｌの長さで割ったものである。また、ラフネス幅（以下、「凹凸巾」ともいう。）ａは、粗さ曲線ｆ（ｘ）のうち、粗さの最大値を示すピーク部と粗さの最小値を示すボトム部との差である。
　なお、一つ貫通孔において、複数の粗さ曲線ｆ（ｘ）が設定された場合には、それらから算出された粗さの値の平均値によって当該貫通孔の平均粗さを算出することとなる。
（伝送特性の測定方法）
　伝送特性の測定には、入力波に対する伝搬波の度合いの周波数依存性を示すＳパラメータ（Ｓ２１）を用いる。Ｓ２１は電力比（透過波電力／入力波電力）の対数で表され、絶対値が小さいほうが伝送損失が小さいことを示す。
　Ｓパラメータ（Ｓ２１）の測定にはネットワークアナライザを用いた。測定サンプルとしては、ガラス基板に形成した貫通電極１１の周辺を導体で囲み、導体を接地した状態としたものを作製し、これによって、貫通電極１１の第一面１０１側から第二面１０２側の間におけるＳ２１を測定した。
＜第一実施形態に係る実施例および比較例＞
　第一実施形態における貫通孔１２に実施形状について説明する。実施形態では、後述する図２５に示されるように、レーザ改質部６５が形成されたガラス基板１０に対して、ガラス基板１０の第二面１０２側からエッチングが行われる。このため、形成された貫通孔１２は、第二面１０２から第一面１０１に向かって径が窄まる円錐台形状を有する。貫通孔１２の側面の傾斜角度は、ガラス基板１０に対するレーザ加工条件、エッチング条件よって変化する。
　本発明の各実施例では、表１に示すパルス幅およびショット数の照射条件によってガラス基板にレーザ加工を行い、その後のエッチングにより貫通孔１２を形成している。第一実施形態における実施例１においてはパルス幅が５ｐｓかつショット数が１、実施例２においてはパルス幅が１５ｐｓかつショット数が１、実施例３においてはパルス幅が２５ｐｓかつショット数が１である。
　また、比較例は、第一実施形態に示した製造方法とレーザ加工方法を変更して作成した貫通孔である。つまり、比較例１においてはパルス幅が３０ｐｓかつショット数が１、比較例２においてはパルス幅が３０ｎｓかつショット数が５０、比較例３においてはパルス幅が５０μｓかつショット数が５である。
　なお、各実施例および各比較例のいずれについても、ガラス基板１０の第二面１０２側の開口径は平均８０μｍであり、この場合、計測値の平均値に標準偏差の３倍を加えた値である３σは４．５μｍ以下であった。また、形成されたレーザ改質部６５の第二面１０２における開口径について、開口径の最大値φＭａｘと最小値φＭｉｎの差は１０μｍ以下であった。
Figure JPOXMLDOC01-appb-T000002
（貫通孔の傾斜角度）
　以下、図３から図２３を参照して、第一実施形態における各実施例、比較例の貫通孔の形状、特性形状を説明する。
図３は、第一実施形態における実施例１の貫通孔の傾斜角度の測定結果を示す図である。
図４は、第一実施形態における実施例２の貫通孔の傾斜角度の測定結果を示す図である。
図５は、第一実施形態における実施例３の貫通孔の傾斜角度の測定結果を示す図である。
図６は、第一実施形態における比較例１の貫通孔の断面形状を示す図である。
図７は、第一実施形態における比較例１の貫通孔の傾斜角度の測定結果を示す図である。
図８は、第一実施形態における比較例２の貫通孔の断面形状を示す図である。
図９は、第一実施形態における比較例２の貫通孔の傾斜角度の測定結果を示す図である。
図１０は、第一実施形態における比較例３の貫通孔の断面形状を示す図である。
図１１は、第一実施形態における比較例３の貫通孔の傾斜角度の測定結果を示す図である。
（傾斜角度）
　表２は、実施形態の各実施例および各比較例における貫通孔１２の側面の傾斜角度を測定した結果を表形式に取りまとめたものである。実施形態に係る各実施例では、貫通孔１２に側面角度が第一面からの距離０％以上１０％未満の範囲における値と、第一面からの距離１０％以上９５％以下の範囲における値との間に、差があることが確認されている。言い換えると、貫通孔１２に側面角度が第一面からの距離０％以上１０％未満の範囲においてほぼ一定であり（側面の角度は４°以上７°以下の範囲となり）、第一面からの距離１０％以上９５％以下の範囲においてほぼ一定となる側面の角度は－７°以上－１５°以下の範囲となる）ことが確認される。また、第一面からの距離９５％以上１００％以下の範囲における貫通孔１２の側面の傾斜角度は、第一面からの距離１０％以上９５％以下の範囲における貫通孔１２の側面の傾斜角度と同等の傾斜角度となり、２つの範囲における傾斜角度の差が１．０°以下となる。
　各比較例では、距離５％以上９５％以下の各位置で貫通孔１２の側面の傾斜角度がばらつくことがわかる。本発明の各実施例と比較例では貫通孔の側面の傾斜角度の形状が大きく異なることがわかる。
Figure JPOXMLDOC01-appb-T000003
（平均分散粗さおよび凹凸巾）
　次に、表３を用いて第一実施形態における各実施例および各比較例に関し貫通孔１２の側面の平均分散粗さおよび凹凸巾について説明する。表３に示されるように、第一各実施例では、ガラス基板の厚さ方向における貫通孔１２の裁断面における側面形状の分散粗さが１，０００ｎｍ以下かつ凹凸巾が１，５００ｎｍ以下となる。各比較例では、分散粗さが１，５００ｎｍ以上かつ凹凸巾が１，５００ｎｍ以上となり、貫通孔側面の粗さに差があることが確認されている。
Figure JPOXMLDOC01-appb-T000004
（応用例の傾斜角度）　続いて、図１２から図１４に本発明に係る第一実施形態の応用例として、貫通孔１２の側面傾斜角度の変曲点を第一面からの距離１％以上５％以下の範囲に形成した結果を示す。図１２は、応用例１の貫通孔の傾斜角度の測定結果を示す図である。図１３は、応用例２の貫通孔の傾斜角度の測定結果を示す図である。図１４は、応用例３の貫通孔の傾斜角度の測定結果を示す図である。表４に各応用例での貫通孔１２の側面の傾斜角度を測定した結果を示す。なお、後述するように、エッチング加工については噴流を使用した浸漬処理が行われるところ、各応用例は、各比較例に比べて噴流の方向の切り替えを緩くして形成されている。パルス数およびショット数については、各応用例の条件は、各実施例の条件と同様とした。
　各応用例では、貫通孔１２に側面角度が第一面からの距離０％から５％の範囲においてほぼ一定であり、第一面からの距離５％から９５％の範囲においてほぼ一定となることが確認された。また、第一面からの距離９５％から１００％の範囲における貫通孔１２の側面の傾斜角度は、第一面からの距離１０％から９５％までの範囲における貫通孔１２の側面の傾斜角度と同等の傾斜角度となり、２つの範囲における傾斜角度の差が１．０°以下となる。なお、貫通孔側面の粗さについては、実施例１から３と同様のレーザ加工条件およびエッチング液の組成を使用していることから、表３と同様の値、すなわち分散粗さが１０００ｎｍ以下かつ凹凸巾が１５００ｎｍ以下となる。
Figure JPOXMLDOC01-appb-T000005
（開口径）
　表５および図１５Ａを用いて、本発明の実施形態に係る貫通孔の第一面と第二面の開口径の関係性を説明する。表５は、実施例１の条件下でガラス基板１０の厚さを１００μｍから２００μｍに変更した場合の貫通孔１２の第一面１０１における開口部の径および第二面１０２における開口部の径を示す。図１５Ａは、表５をグラフにして示す図である。第一実施形態によれば、第二面１０２の開口径に関わらず、第二面１０２の開口径と第一面１０１の開口径の関係性は、第一面側開口径Φ１／第二面側開口径Φ２≧０．４以上となる。
Figure JPOXMLDOC01-appb-T000006
　次に表６に、第一実施形態における各実施例および各比較例の第一面開口径と第二面開口径を示す。表６には、第一実施形態における各実施例および各比較例において計測された、貫通孔１２の第一面１０１側の開口径Φ１と第二面１０２側の開口径Φ２の典型的な値が示される。
Figure JPOXMLDOC01-appb-T000007
　ここで、図１５Ｂを参照して、開口径と伝送特性の関係を説明する。図１５Ｂは、貫通電極１２を形成した場合を示す模式的に示す図である。貫通孔１２の開口径は、Φ１／Φ２≧０．４という関係に示されるように、Φ２にくらべてΦ１を小さくすることができる。例えば、後述する通信用デバイスとして用いられる場合には貫通電極１１を利用してコイルが形成されるところ、Φ１とΦ２の関係からコイルの設計自由度を確保することが可能となる。また、パッド間の距離Ｄｐを確保できるため、コイルを含む回路を形成した場合にＱ値を小さくすることができ、伝送損失を抑制することが可能である。上記内容より、貫通電極の信号を安定化（信号損失の低減）が可能となる。
（本開示の貫通孔および貫通電極の特徴）
　また、図１５Ｃは、本開示において形成される貫通孔および貫通電極の特徴を説明する図である。図１５Ｃは、例えば、図２９の領域Ｒａを拡大して示す図である。図１５Ｃに示されるように、貫通孔１２（または貫通電極１１）の直上に、導通電極３１を形成することができる。これは、貫通孔１２が所謂、有底形状であるためである。有底形状にすることで、貫通孔１２上に直接に導通電極３１を形成することが可能となる。このため、電極全体としての伝送距離が短縮され、伝送特性の向上および貫通孔１２の微細化が可能となる。
　また、実施形態において説明したように、本開示における貫通孔１２の側面には側面形状が変化する変曲点がなく、表面が滑らかである。したがって、貫通孔１２にめっき処理を行う場合、均一な金属膜等を形成することができるため、貫通孔１２側面において寄生容量の発生を抑制することができる。貫通孔１２の形状は、変曲点を有する形状や、ガラス基板の第一面から第二面まで径がほとんど変化しない所謂ストレート形状とすることも可能であるが、伝送特性の観点からは、寄生容量の発生を抑制することができる本開示に示す形状が望ましい。
（断面形状）
　次に、貫通孔１２の側面形状について説明する。図１６Ａから図１６Ｄは、各実施例および比較例に関し貫通孔の側面を説明する図である。図１６Ａは、第一実施形態における各実施例および各比較例の貫通孔の典型的な断面形状のＳＥＭ画像を示す図である。
　ＳＥＭ画像は、ガラス基板の厚さ方向における貫通孔の裁断面を撮影したものである。図１６Ａから図１６Ｄに示されるＳＥＭ画像は、倍率は１０００倍である（スケールの１目盛りは５μｍである）。
　図１６Ａにおいては、第一実施形態にかかるガラス基板の断面形状を観察しやすくするため、貫通孔１２を樹脂材料を充填させている。第一面１０１から第二面１０２に向かうにつれて、側面の傾斜角度が変化する様子が分かる。
　図１６Ｂは、第一実施形態における各実施例および各比較例の貫通孔の断面形状のＳＥＭ画像を示す図である。図１６Ｂにおいて、傾斜角度および断面形状は上述のものとは異なるが、パルス幅およびショット数の条件は各実施例および各比較例において説明したとおりである。ＳＥＭ画像の見え方および貫通孔の断面の平滑さに関しては、共通の性質を有している。
　ＳＥＭ画像において、コントラストが高く白色に見える箇所は、試料表面の傾斜面の角度が切り替わり、傾斜面の稜線となっている領域である。このため、白線で見える箇所は、試料表面の粗さのピークまたはボトムを示す箇所であり、これらの貫通孔の側面に形成されている稜線の存在状況や配置の程度によって、貫通電極の伝送特性に影響を与える貫通孔の側面の粗さを把握することができる。
　図１６Ｂに示す第一実施形態の各実施例では、ガラス基板１０の第一面１０１と平行な方向や略平行な方向に延びる白線の稜線が現れて複数視認でき、帯状の縞模様が形成されている。
　ここで、図１６Ｃを参照して、貫通孔の断面の稜線について説明する。図１６Ｃは、第一実施形態における各実施例の貫通孔の稜線を説明する図である。図１６Ｃ（ａ）は図１６Ｂの実施例３を拡大して示す図である。また、図１６Ｃ（ｂ）は、ＳＥＭ画像において観察される貫通孔について、側面および断面の稜線を実線で示す図である。
　図１６Ｃ（ｂ）に示される例では、略平行な稜線のうち、稜線の間隔がもっとも広くなる場合は、稜線Ｒｌ１と稜線Ｒｌ２の間である。図１６Ｃ（ｂ）に示される例では、第一面１０１と垂直な方向の側面上の稜線の間隔はＲｓ以下である。図１６Ｃ（ａ）に示されるように、実施例３においては、稜線の間隔は、１５．５μｍ以下である。
　同様の手法で、稜線の状況を確認すると、実施例１においては、第一面１０１と垂直な方向における稜線と稜線の間隔は、２μｍ以上３μｍ以下の範囲である。また、実施例２においては、ガラス基板１０の第一面１０１と垂直な方向における稜線と稜線の間隔は、５μｍ以上６μｍ以下の範囲である。
　また、図１６Ｂから明らかなように、第一実施形態における実施例３から１に変化するにつれて、つまり、貫通孔の側面の平滑度である分散粗さが小さくなるにつれて、貫通孔１２の側面において、ガラス基板１０の第一面１０１に平行な方向に延びる稜線として認識できる白線が緻密になり、稜線と稜線の間隔が狭くなる。これとは反対に、分散粗さが大きくなるほど（すなわち、実施例１から実施例３に変化し、さらに、比較例１から比較例３に変化するにつれて、稜線と稜線との間隔が大きくなるとともに、第一面１０１と平行ではない方向に延びる稜線も増えてくる。そして、更には、第一面１０１と垂直な方向に延びる稜線や第一面１０１と平行な方向と垂直な方向との間の方向（以下、「斜方向」ともいう。）に延びる白線の発生頻度が多くなることが分かる。これらは、分散粗さが小さくなるほど、垂直方向に延びる稜線および斜方向に延びる稜線の割合が少なくなることを示している。例えば、実施例２においては、平均分散粗さが５００ｎｍであって、凹凸巾が９８０ｎｍの場合、第一面１０１に平行な方向と第一面１０１と垂直な方向の間の方向（つまり斜方向）に延びる白線が視認可能になる。
　一方、実施形態における比較例１から３のように貫通孔の側面が粗くなる（分散平均粗さ１，０００ｎｍより大きくかつ凹凸巾１，５００ｎｍより大きい）場合、ガラス基板１０の第一面１０１に垂直な方向に、または第一面１０１に垂直な方向と第一面１０１に平行な方向の間の斜方向に、延びる白線の割合が増えてくる。すなわち、斜方向において、稜線が複数視認可能になる。このような貫通孔１２側面の平滑性（粗さ）がＳＥＭ画像に表れ、また、貫通電極の伝送特性に影響することがわかる。
　なお、図１６Ｄは、第一実施形態における貫通孔に貫通電極を形成した場合の断面のＳＥＭ画像を示す図である。図１６Ｄにおいて、傾斜角度および断面形状は上述のものとは異なるが、パルス幅およびショット数の条件は各実施例および各比較例において説明したとおりである。ＳＥＭ画像の見え方および貫通孔の断面の平滑さに関しては、共通の性質を有している。
　ここに示されるように、矢印で差し示されて破線で囲まれた箇所は、端部が立つ形状を有している。言い換えると、貫通孔１２の側面とガラス基板１０の第二面１０２との間には、ゆるやかに変化する箇所がなく、断面視において角度が一変している。つまり、貫通孔１２の側面とガラス基板１０の第二面１０２とは、端部が立つ形状を有しており、１０００倍のＳＥＭ画像において、側面と第二面の領域とが明確に識別できる形状となっている。
（伝送特性）
　続いて、図１７を用いて、本発明の第一実施形態での各実施例、各比較例の貫通電極の伝送特性について説明する。図１７は、第一実施形態における実施例１の貫通電極の伝送特性と、比較例１の貫通電極の伝送特性を示す図である。図１７では貫通電極における伝送特性として伝送損失S２１を測定した結果を示す。なお、実施例１から３は伝送特性が同じ傾向を示したため、代表して実施例１を示している。また、比較例１から３についても伝送特性がほとんど同じ傾向を示したので、代表して比較例１を示している。電極を形成するためのシード層の形成およびめっき処理等の形成条件は、実施例および比較例のいずれも共通とした。図１７に示されるように、いずれの周波数領域においても、実施例の伝送損失のほうが比較例の伝送損失よりも小さいことが示される。したがって、貫通孔の側面については、分散粗さ、凹凸巾の値が小さいほど、貫通孔に形成される貫通電極における損失が小さくなり、伝送特性が良いことが分かる。
（ガラス基板の厚みを変更した場合の伝送特性）
　また、各実施例および各比較例について、ガラス基板１０の厚みを変更させた場合の伝送特性Ｓ２１についても測定した。この結果を表６に示す。表７に示されるように、ガラス基板１０の厚みを１００μｍ、１５０μｍ、２００μｍに設定したうえで、各実施例および各比較例に基づく条件で貫通孔及び貫通電極を作成し、の伝送特性を計測した。表７に示されるように、第一実施形態における各実施例では、各比較例に比べ伝送特性Ｓ２１が良好な値を示していることが確認される。
　表７に示す伝送特性は、単一の貫通電極の伝送特性となっており、複数個の貫通電極を必要とする多層配線基板では、単一貫通電極の伝送特性の向上が大きな性能向上につながる。第一実施形態に係る各実施例を使用することで、既存技術と比較し、高周波数帯での貫通電極の良好な伝送特性を実現した多層配線基板を得ることが可能となる。
　なお、伝送特性の観点から、実施例１から３に示される貫通電極が比較例１から３に示される貫通電極よりも良好な結果が得られている。実施例の中で比較すると、実施例１が最も好ましく、実施例２、実施例３の順に良好であるということができる。
Figure JPOXMLDOC01-appb-T000008
　表８および表９にＴＣＴ試験（温度サイクル試験：Temperature Cycling Test）による信頼性評価結果を示す。信頼性試験条件は次の通りとなる。
・設定条件：下限温度－４０℃／３０分、上限温度１５０℃／３０分とした。
・試験装置ＴＳＡ－４３ＥＬ（エスペック製）
・各サイクル数で貫通電極を含む配線経路を抵抗の上昇を測定。
・ＮＧ基準：サイクル後の抵抗値が初期状態の抵抗値の１０倍を超える場合にＮＧと判定
　表８および表９に示すように、本発明の実施形態に係る各実施例では、各比較例と比べ高い信頼性が高くなることが示されている。
Figure JPOXMLDOC01-appb-T000009
Figure JPOXMLDOC01-appb-T000010
<第一実施形態における多層配線基板の構成＞
　図１８は、第一実施形態における多層配線基板１の構成の一例を示す図である。また、図１９は、第一実施形態における多層配線基板１の構成の他の例を示す図である。多層配線基板１は、ガラス基板１０、第一配線層２１、および第二配線層２２を含む。ガラス基板１０の第一面１０１側には第一配線層２１、ガラス基板１０の第二面１０２側には第二配線層２２が配置されている。ガラス基板１０は、第一面１０１側から第二面１０２側まで貫通する貫通孔１２を備える。貫通電極１１は、貫通孔１２の側面に沿って形成された導電体によって構成される。貫通電極１１は第一配線層２１の一部と第二配線層２２の一部とを電気的に接続する。第一配線層２１および第二配線層２２は絶縁樹脂層２５を含む。第一配線層２１および第二配線層２２は複数の層が積層された構成でもよく、その層数は必要に応じて設定してよい。貫通電極１１は、第一配線層２１と第二配線層２２の間に電気的な接続を確立するための電極である。導通電極３１は、多層配線基板１において基板の厚さ方向に導通を確保するための電極である。また、半導体素子用接合パッド５０は、多層配線基板１に搭載する半導体回路を接続するための部材である。基板用接合パッド５４は、多層配線基板１と他の基板とを接合するための部材である。
　なお、貫通電極は、ガラス基板１０の第一面１０１側から第二面１０２側を電気的に接続が可能であれば、図１８に示すように貫通孔１２の側面のみに導電体を配置してもよいし、図１９に示すように貫通孔１２に導電体を埋め込んでも構わない。
　第一実施形態では、第一配線層２１の貫通電極１１のＺ軸方向上に導通電極３１を配置することが可能となる。
なお、図１８および図１９において、貫通孔１２の形状は詳細を省略して示している。図２０から図２９においても同様に省略してある。
　また、多層配線基板１の厚みは、例えば、１００μｍ以上４００μｍ以下の範囲である。
＜第一実施形態における多層配線基板の製造方法＞
　多層配線基板１の製造方法について、図３から図１２を用いて説明する。まず、ガラス基板１０に貫通孔１２を形成する工程について説明する。
［第一支持体の接着工程］
図２０は、ガラス基板１０を第一支持体６２に張り合わせる工程を示す図である。
ガラス基板１０の厚みは、エッチング後の厚みを考慮したうえで、用途に応じて適宜設定することができる。
図２０に示されるように、第一接着層６１において、ガラス基板１０に第一支持体６２が貼り合わされており、ガラス基板１０、第一接着層６１、第一支持体６２を含む積層構造体６３が形成される。
　なお、ガラス基板１０と第一支持体６２は、第一接着層６１によって仮固定されている。
　ガラス基板１０に第一支持体を貼り合わせるためには、例えば、ラミネーター、真空加圧プレス、減圧貼り合わせ機等を使用することができる。
　前記第一支持体６２は、例えば、ガラス基板１０と同一の材料であることが望ましい。ガラス基板１０のＳｉＯ２比率が５５質量％以上８１質量％以下の範囲である無アルカリガラスである場合、第一支持体６２も無アルカリガラスであることが望ましい。また第一支持体６２の厚みについては、ガラス基板１０の厚みに応じて、適宜設定することができる。ただし、製造工程中に搬送可能な厚みであることが望ましく、支持体の厚みは、例えば３００μｍ以上１，５００μｍ以下の範囲とする。
　ガラス基板１０については、例えばＳｉＯ２比率が５５質量％以上８１質量％以下の範囲である無アルカリガラスを用いることができる。ガラス基板１０のＳｉＯ２比率が８１質量％より大きい場合、エッチングの加工速度が低下し、貫通孔１２の側面角度が低下し、後述する貫通電極１１の形成時に付き回り不良が発生してしまう。また、ＳｉＯ２比率が５５質量％より小さい場合、ガラス中にアルカリ金属が含まれる可能性が高くなり、電子デバイス搭載後の多層配線基板の信頼性に影響する。ＳｉＯ２比率５５質量％以上８１質量％以下の範囲である無アルカリガラスであれば、適宜設定比率を設定して構わない。
［レーザ改質工程］
　続いて、図２１は、レーザ改質部を形成する工程を示す図である。ガラス基板１０にレーザ加工を実施することによって、ガラス基板１０にレーザ改質部６５が形成される。レーザ改質部６５は、ガラス基板１０に対しΦ３μｍ以下の形状で加工されており、ガラス基板１０の厚み方向に連続的に形成される。この時、レーザ改質部６５の周辺には、５μｍ以上の微小なクラック（以下、「マイクロクラック」ともいう。）が発生していないことが望ましい。レーザ改質部６５の周辺に５μｍ以上のマイクロクラックが発生すると、エッチング加工後の貫通孔１２に側面で分散粗さが１０００ｎｍ以上かつ凹凸巾が１５００ｎｍ以上となり、平滑な側面の貫通孔１２を得ることが困難となる。また、５μｍ以上のマイクロクラックが発生した場合、後述するように、エッチング後の貫通孔１２の側面ではガラス基板１０の第一面１０１にと垂直な方向において、間隔をおいて変化する粗さが発生する。
　レーザ改質部６５の加工については、例えば、フェムト秒レーザまたはピコ秒レーザを用い、且つレーザ発振波長は１０６４ｎｍ、５３２ｎｍ、または３５５ｎｍのうちのいずれかの波長を使用することが好ましい。レーザのパルス幅が２５ピコ秒以上ではレーザ改質部６５の周辺に５μｍ以上のマイクロクラックが発生し易くなることから、レーザパルス幅は２５ピコ秒以下であることが望ましい。また、複数回のパルス照射による加工を行うとマイクロクラックが発生し易くなることから、１パルスでレーザ改質部６５を形成することが望ましい。レーザ改質部６５の周辺に５μｍ以上のマイクロクラックが発生しない条件であれば、レーザ発振波長およびレーザ出力は、ガラス基板１０の厚みに応じて、適宜設定して構わない。すなわち、レーザ改質工程（第１の工程）において、ガラス基板に対して、貫通孔形成予定部にレーザを照射し、レーザ照射周辺部に発生するマイクロクラックの最大長さが５μｍである、ということもできる。
［第一配線層の形成］
　続いて、図２２は、第一配線層２１を形成する工程を示す図である。図２２に示されるように、積層構造体６３のガラス基板１０上の第一面１０１に導電層と絶縁樹脂層からなる第一配線層２１の形成を行う。ここでは、ガラス基板１０上には耐フッ酸金属層を含むシード層を形成した後に、セミアディティブ（ＳＡＰ）工法で第一面１０１に貫通電極接続部４１（または貫通電極間の配線）を形成する。不要となったシード層を除去した後に、絶縁樹脂層２５を形成する。
　なお、シード層の形成について、ガラス基板１０上の耐フッ酸金属層は、クロム、ニッケル、または双方を含む合金層であり、スパッタ処理にて１０ｎｍ以上１，０００ｎｍの範囲で形成することができる。その後、耐フッ酸金属上に導電金属皮膜を所望の厚みで形成する。導電金属皮膜は、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ３Ｎ４から適宜設定することができる。
　セミアディティブ工法においては、めっきによる配線パターンを形成するために、フォトレジストを使用して所望のパターンを形成する。一般的には、ドライフィルムレジストを用いるが、液体のレジストを使用しても構わない。所望のパターンを露光、現像しパターン形成した後に、電解めっきにてめっき被膜を形成し、不要となったレジストを剥離し、シード層をエッチングすることで配線形成を行うことができる。
［絶縁樹脂層］
　次に絶縁樹脂層２５の形成について、絶縁樹脂層２５は熱硬化性樹脂であり、その材料は、エポキシ系樹脂、ポリイミド系樹脂、ポリアミド系樹脂の少なくとも一つを含み、かつシリカＳｉＯ２フィラーを含む材料である。絶縁樹脂層２５の材料は、必要に応じて適宜選択することができる。但し、感光性絶縁樹脂材料を用いる場合は、フォトリソグラフィ性を確保するためにシリカＳｉＯ２フィラーの充填が困難となるため、感光性絶縁樹脂材料も使用可能であるが、熱硬化性樹脂を用いる方がより好ましい。
［第二支持体の接着工程］
　次に図２３は、第二支持体を接着する工程を示す図である。図２３に示されるように、積層構造体６３の第一配線層２１上に第二接着層７１を形成し、第二接着層７１上に第二支持体７０を配置し接着する。
　第二支持体７０については、例えばガラスを用いることができ、ガラス基板１０と同一の材料であることが望ましい。ガラス基板１０が無アルカリガラスである場合、第二支持体７０も無アルカリガラスであることが望ましい。また第二支持体７０の厚みについては、ガラス基板１０の厚みに応じて、適宜設定することができる。ただし、搬送可能な厚みであることが望ましく、その範囲は、３００μｍ以上１，５００μｍ以下の範囲である。
［剥離工程］
　次に、図２４は、第一支持体を剥離する工程を示す図である。図２４に示されるように、ガラス基板１０と第一支持体６２を第一接着層６１において剥離する。
［貫通孔の形成］
　続いて、図２５は、貫通孔１２を形成する工程を示す図である。
[エッチング工程]
　レーザ改質部６５が形成されたガラス基板１０に対し、所定のエッチング液でエッチング処理を施すことで貫通孔１２が形成される。また、同時に、ガラス基板１０の第二面もエッチングされ、ガラス基板１０の厚さが減少することとなる。エッチングはガラス基板１０の第二面１０２側から行われる。
［エッチング液］
　エッチング液は、フッ酸を０．２質量％以上２０．０質量％以下の範囲とし、硝酸を４．０質量％以上２５．０質量％以下の範囲とし、フッ酸および硝酸以外の無機酸を０．５質量％以上１１．０質量％以下の範囲として含有するものが用いられる。フッ酸および硝酸以外の無機酸としては、例えば、塩酸、硫酸、リン酸、スルファミン酸等が挙げられ、ガラス基板１０中に含まれるケイ素以外の成分の種類に応じて、少なくとも１つの無機酸を含有させる。望ましくは、塩酸および硫酸を含有させたエッチング液であり、ガラス基板１０に対するエッチングレートとしては、０．１μｍ／分以上１０μｍ／分以下の範囲になるように適宜調整される。ガラス基板１０に対するエッチングレートは、望ましくは０．２５μｍ／分以上４μｍ／分以下の範囲であり、より望ましくは０．２５μｍ／分以上０．５μｍ／分以下の範囲である。エッチング温度としては、特に限定されず、適宜調整することができるが、例えば１０℃以上３０℃以下の範囲となる。
　エッチング加工については、噴流を使用した浸漬処理、スプレー処理によってエッチング加工を行い、貫通孔１２に形成を行う。噴流を使用した浸漬処理の場合、例えば、貫通孔１２の底部を効率的にエッチング行うために、エッチング液中で噴流の方向を切り替えて加工することが挙げられる。噴流の方向を切り替えるタイミングを早く設定することで、貫通孔１２の底部に圧力を加えることで、第一面からの距離１～１０％の位置で、ＴＧＶ側面の傾斜角度を変化させる事が可能となる。スプレー処理によるエッチング加工も同様に、エッチング液を噴射する噴射口を有するスプレーの揺動速度、もしくは基板の揺動速度を速く設定することで、貫通孔１２の底部の圧力を加えることで、第一面からの距離１％以上１０％以下の位置で、ＴＧＶ側面の傾斜角度を変化させる事が可能となる。
　なお、噴流を使用した浸漬処理、スプレー処理によるエッチング加工では、使用する装置のサイズによって、加工条件が異なることから、貫通孔１２の形状を確認し、加工条件を設定することが望ましい。また、噴流を使用した浸漬処理では、他の機構として、超音波等を合わせて使用しても構わない。
［貫通電極の形成］
　次に、図２６を参照して、貫通電極１１の形成工程について説明する。図２６は、貫通電極１１を形成する工程を示す図である。
　貫通孔１２が形成されたガラス基板１０に対し、第二面１０２から、電解メッキ処理のための金属層を形成する。金属層については、電解めっき処理のシード層として機能する金属であればよく、例えば、Ｃｕ、Ｔｉ、Ｃｒ、Ｗ、Ｎｉ等を含む金属である。金属層には上記金属のうち少なくとも１つが用いられ、また金属層の最表面にＣｕ層が形成されていることが望ましい。Ｔｉ、Ｃｒ、Ｗ、Ｎｉについては、Ｃｕ層の下部のガラス基板１０との密着層として使用されることが望ましい。金属層の厚みは、貫通孔１２の側面を覆うことができる範囲に適宜設定される。形成方法としては、例えばスパッタリングを用いた蒸着による形成方法を採用することが可能である。
　続いて、上記金属層をシード層として用いる電解めっき処理によって、貫通電極１１を形成する。貫通孔１２内を選択的に成長させるために、ガラス基板１０の第二面１０２において貫通孔１２および貫通孔１２の周りの所定の範囲にレジスト等の絶縁体でマスクを形成しておき、電解めっき処理を行う。電解めっき処理に用いる材料ついては、例えばＣｕを用いることが可能であり、他の金属としては、Ａｕ、Ａｇ、Ｐｔ、Ｎｉ、Ｓｎ等を含む金属を用いることも可能である。多層配線基板の用途に応じて、上記金属等の導電体で貫通孔１２内が充填されるように電解めっき処理を行っても構わない。
　また、図２７を参照して、絶縁樹脂層２５の形成工程について説明する。図２７は、絶縁樹脂層を形成する工程を示す図である。貫通電極を形成するための電解めっき処理をした後は、レジスト等の絶縁体を除去し、ガラス基板１０の第二面１０２に形成されたシード層とした金属膜を除去する。ガラス基板１０に形成された複数の貫通電極１１それぞれを電気的に独立させた後に、図２７に示すように第二面側に絶縁樹脂層２５の形成を行う。
［第二支持体の剥離］
　続いて、図２８を参照して、第二支持体７０および第二接着層７１の剥離工程について説明する。図２８は、第二支持体７０および第二接着層７１を剥離する工程を示す図である。図２８に示されるように、第一配線層２１の上方に形成された第二接着層７１および第二支持体７０を、第一面１０１側の第一配線層２１と第二接着層７１の界面より剥離する。これによって、図２８に示されるように、第一面１０１側に第一配線層２１、第二面１０２側に第二配線層２２が形成された状態のガラス基板１０が得られる。
　第二支持体７０を第二配線層２２から剥離するにあたっては、第二接着層７１に使用した材料に応じて、ＵＶ光の照射、加熱処理、物理剥離等から使用材料に応じた剥離方式を適宜選択することができる。また、第一配線層２１と第二接着層７１との接合面に、第二接着層７１の残差が生じる場合、プラズマ洗浄、超音波洗浄、水洗、アルコールを使用した溶剤洗浄などを行ってもよい。
［第一配線層および第二配線層の形成］
　続いて、図２９を参照して、ガラス基板１０に形成される第一配線層２１および第二配線層２２の形成について説明する。図２９は、第一配線層２１および第二配線層２２を形成する工程を示す図である。貫通電極１１が形成されたガラス基板１０に対し、第一面１０１に第一配線層２１を形成し、第二面１０２に第二配線層２２を形成する。第一配線層２１および第二配線層２２の形成工程において、最初に、感光性のレジストまたはドライフィルムレジストによってパターンを有するマスクを形成した後に、電解めっき処理によって配線を形成する。その後、物理密着処理、もしくは、化学的な密着処理を施した後に、絶縁樹脂層２５を積層する。導通電極３１については、レーザ加工等によって絶縁樹脂層２５に孔を形成した後に、無電解めっき、もしくは、スパッタリングによる蒸着処理によって金属皮膜を形成する。上記金属皮膜にレジストを用いてパターンを有するマスクを形成し、電解めっきによって形成した孔に導電体を充填する。その後、マスクおよび余分の金属皮膜を除去する。上記工程は必要な層数に応じて複数回繰り返すことで、第一配線層２１および第二配線層２２が形成される。なお、第一配線層２１および第二配線層２２は多層配線基板１の反りを抑制するために、同じ層数であることが望ましい。第一配線層２１および第二配線層２２の層厚が異なる場合は、第一配線層２１と第二配線層２２に層数を変えても構わない。多層配線基板の用途に応じて、第一配線層２１の層数および第二配線層２２の層数は適宜設定してよい。
＜第二実施形態＞
　図３０は、半導体素子１００とＢＧＡ（Ball Grid Array：ボールグリッドアレイ）基板９０のインターポーザ基板として、多層配線基板１を用いる場合を示す図である。図３１は、図３０の場合の断面を示す図である。また、図３２は、通信用の電子デバイスに多層配線基板１および半導体素子１００が用いられる場合を示す図である。図３３は、図３２の場合の断面を示す図である。電子デバイスとしては、層厚が８００μｍ以下のものが用いられる。
　上記電子デバイスは、貫通電極の伝送特性の影響によって、適応用途が限られており、本発明のガラス基板を用いた多層配線基板を使用することで電子デバイスの高周波数帯領域での適応が可能となる。
＜作用・効果＞
　以上、本発明によれば、良好な伝送特性および高い信頼性を備えた貫通電極を形成することが可能なガラス基板およびそのようなガラス基板を備えた多層配線基板を得るが可能となる。
（他の実施態様）
　本開示は、次の態様も含む。
（態様１）
　第一面と第二面を有し、前記第一面から前記第二面まで貫通する少なくとも１つの貫通孔を備えるガラス基板であって、
　前記貫通孔の側面は、
　前記第一面から距離０％以上１０％未満の範囲において、側面の角度は４°以上７°以下の範囲となり、断面視において、前記貫通孔の側面を左側面および右側面とした場合、左側面の傾斜角度と右側面の傾斜角度の差が１．０°以下であり、
　前記第一面から距離１０％以上１００％以下の範囲において、側面の角度は－７°以上－１５°以下の範囲となり、左側面の傾斜角度と右側面の傾斜角度の差が１．０°以下となる、
ガラス基板。
（態様２）
　態様１に記載のガラス基板であって、
　前記貫通孔の側面は、前記第一面からの距離１％から距離５％以下の範囲に傾斜角度が変化する変曲点を有する、ガラス基板。
（態様３）
　態様１または２に記載のガラス基板であって、
　前記貫通孔では、第二面側の開口径Φ２と、第一面側の開口径Φ１の関係が、Φ１／Φ２≧０．４以上となる、ガラス基板。
（態様４）
　請求項１から３のいずれか１つに記載のガラス基板であって、
　　前記ガラス基板の厚さ方向における前記貫通孔の裁断面における側面形状の
　分散粗さが１，０００ｎｍ以下かつ凹凸巾が１，５００ｎｍ以下である、ことを特徴とするガラス基板。
（態様５）
　態様１から４のいずれか１つに記載のガラス基板であって、
　前記分散粗さは、前記側面の輪郭データに基づいて粗さ曲線を抽出し、前記粗さ曲線に設定区間を設定し、前記設定区間において式１によって算出された算術平均粗さであり、
　前記凹凸巾は、前記設定区間において、最も高い部分と最も低い部の間の差である、ガラス基板。
Figure JPOXMLDOC01-appb-M000011
 （態様６）
　態様１から５のいずれか１つに記載のガラス基板であって、
　前記ガラス基板のＳｉＯ２比率は５５質量％以上８１質量％以下の範囲となる、ガラス基板。
（態様７）
　態様１から６のいずれか１つ記載のガラス基板を含む多層配線基板であって、
　前記多層配線基板に搭載される電子デバイスの層厚は８００μｍ以下であり、
　前記多層配線基板の厚みは１００μｍ以上かつ４００μｍ以下となる、ことを特徴とする多層配線基板。
（態様８）
　態様１から７のいずれか１に記載のガラス基板の製造方法であって、
　ガラス基板に対して、貫通孔形成予定部にレーザを照射する第１の工程、
　レーザ照射された前記ガラス基板をエッチングし、貫通孔を形成する第２の工程
　を有するガラス基板の製造方法。
（態様９）
　態様８に記載のガラス基板の製造方法であって、
　前記第２の工程は、レーザ照射された前記ガラス基板をエッチング液中に浸漬し、前記エッチング液において噴流の方向を切り替えるエッチング処理を行い、貫通孔を形成する工程である、ガラス基板の製造方法。
（態様１０）
　態様８または９に記載のガラス基板の製造方法であって、
　前記第２の工程は、レーザ照射された前記ガラス基板にエッチング液を噴射し、前記ガラス基板または前記エッチング液の噴射口のいずれかを揺動させるエッチング処理を行い、貫通孔を形成する工程である、ガラス基板の製造方法。
（態様１１）
　態様８から１０のいずれか１つに記載のガラス基板の製造方法であって、
　前記第１の工程において、照射されるレーザは、レーザ発振波長が１０６４ｎｍ、５３２ｎｍ、または３５５ｎｍのうちのいずれかの波長でありかつパルス幅が２５ピコ秒以下である、ガラス基板の製造方法。
（態様１２）
　態様８から１１のいずれか１つに記載のガラス基板の製造方法であって、
　前記第１の工程において、前記レーザ照射周辺部に発生するマイクロクラックの最大長さが５μｍである、ガラス基板の製造方法。
（態様１３）
　態様８から１２のいずれか１つに記載のガラス基板の製造方法であって、
　前記第２の工程において、フッ酸を０．２質量％以上２０．０質量％以下の範囲とし、硝酸を４．０質量％以上２５．０質量％以下の範囲とし、フッ酸および硝酸以外の無機酸を０．５質量％以上１１．０質量％以下の範囲として含有するエッチング液が用いられる、ガラス基板の製造方法。
１：多層配線基板、１０：ガラス基板、１１：貫通電極、１２：貫通孔、２１：第一配線層、２２：第二配線層、２５：絶縁樹脂層、３１：導通電極、５０：半導体素子用接合パッド、５４：基板用接合パッド、６１：第一接着層、６２：第一支持体、６３：積層構造体、６５：レーザ改質部、７０：第二支持体、７１：第二接着層、９０：ＢＧＡ基板、１００：半導体素子、１０１：ガラス基板１０の第一面、１０２；ガラス基板１０の第二面、ＴＣ：貫通孔の中心線、ｓｓ：貫通孔の側面との接線

Claims (13)

  1. 　第一面と第二面を有し、前記第一面から前記第二面まで貫通する少なくとも１つの貫通孔を備えるガラス基板であって、
    　前記貫通孔の側面は、
    　前記第一面から距離０％以上１０％未満の範囲において、側面の角度は４°以上７°以下の範囲となり、断面視において、前記貫通孔の側面を左側面および右側面とした場合、左側面の傾斜角度と右側面の傾斜角度の差が１．０°以下であり、
    　前記第一面から距離１０％以上１００％以下の範囲において、側面の角度は－７°以上－１５°以下の範囲となり、左側面の傾斜角度と右側面の傾斜角度の差が１．０°以下となる、
    ガラス基板。
  2. 　請求項１に記載のガラス基板であって、
    　前記貫通孔の側面は、前記第一面からの距離１％から距離５％以下の範囲に傾斜角度が変化する変曲点を有する、ガラス基板。
  3. 　請求項１に記載のガラス基板であって、
    　前記貫通孔では、第二面側の開口径Φ２と、第一面側の開口径Φ１の関係が、Φ１／Φ２≧０．４以上となる、ガラス基板。
  4. 　請求項１に記載のガラス基板であって、
    　　前記ガラス基板の厚さ方向における前記貫通孔の裁断面における側面形状の
    　分散粗さが１，０００ｎｍ以下かつ凹凸巾が１，５００ｎｍ以下である、ことを特徴とするガラス基板。
  5. 　請求項４に記載のガラス基板であって、
    　前記分散粗さは、前記側面の輪郭データに基づいて粗さ曲線を抽出し、前記粗さ曲線に設定区間を設定し、前記設定区間において式１によって算出された算術平均粗さであり、
    　前記凹凸巾は、前記設定区間において、最も高い部分と最も低い部の間の差である、ガラス基板。
    Figure JPOXMLDOC01-appb-M000001
  6. 　請求項１から３のいずれか１項に記載のガラス基板であって、
    　前記ガラス基板のＳｉＯ２比率は５５質量％以上８１質量％以下の範囲となる、ガラス基板。
  7. 　請求項１から３のいずれか１項に記載のガラス基板を含む多層配線基板であって、
    　前記多層配線基板に搭載される電子デバイスの層厚は８００μｍ以下であり、
    　前記多層配線基板の厚みは１００μｍ以上かつ４００μｍ以下となる、ことを特徴とする多層配線基板。
  8. 　請求項１に記載のガラス基板の製造方法であって、
    　ガラス基板に対して、貫通孔形成予定部にレーザを照射する第１の工程、
    　レーザ照射された前記ガラス基板をエッチングし、貫通孔を形成する第２の工程
    　を有するガラス基板の製造方法。
  9. 　請求項８に記載のガラス基板の製造方法であって、
    　前記第２の工程は、レーザ照射された前記ガラス基板をエッチング液中に浸漬し、前記エッチング液において噴流の方向を切り替えるエッチング処理を行い、貫通孔を形成する工程である、ガラス基板の製造方法。
  10. 　請求項８に記載のガラス基板の製造方法であって、
    　前記第２の工程は、レーザ照射された前記ガラス基板にエッチング液を噴射し、前記ガラス基板または前記エッチング液の噴射口のいずれかを揺動させるエッチング処理を行い、貫通孔を形成する工程である、ガラス基板の製造方法。
  11. 　請求項８に記載のガラス基板の製造方法であって、
    　前記第１の工程において、照射されるレーザは、レーザ発振波長が１０６４ｎｍ、５３２ｎｍ、または３５５ｎｍのうちのいずれかの波長でありかつパルス幅が２５ピコ秒以下である、ガラス基板の製造方法。
  12. 　請求項８に記載のガラス基板の製造方法であって、
    　前記第１の工程において、前記レーザ照射周辺部に発生するマイクロクラックの最大長さが５μｍである、ガラス基板の製造方法。
  13. 　請求項８に記載のガラス基板の製造方法であって、
    　前記第２の工程において、フッ酸を０．２質量％以上２０．０質量％以下の範囲とし、硝酸を４．０質量％以上２５．０質量％以下の範囲とし、フッ酸および硝酸以外の無機酸を０．５質量％以上１１．０質量％以下の範囲として含有するエッチング液が用いられる、ガラス基板の製造方法。
PCT/JP2023/029924 2022-09-30 2023-08-21 ガラス基板、多層配線基板、およびガラス基板の製造方法 Ceased WO2024070321A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US19/094,104 US20250227842A1 (en) 2022-09-30 2025-03-28 Glass substrate, multilayer wiring substrate, and method for producing glass substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-158002 2022-09-30
JP2022158002A JP7521565B2 (ja) 2022-09-30 2022-09-30 ガラス基板、多層配線基板、およびガラス基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US19/094,104 Continuation US20250227842A1 (en) 2022-09-30 2025-03-28 Glass substrate, multilayer wiring substrate, and method for producing glass substrate

Publications (1)

Publication Number Publication Date
WO2024070321A1 true WO2024070321A1 (ja) 2024-04-04

Family

ID=90477033

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/029924 Ceased WO2024070321A1 (ja) 2022-09-30 2023-08-21 ガラス基板、多層配線基板、およびガラス基板の製造方法

Country Status (3)

Country Link
US (1) US20250227842A1 (ja)
JP (3) JP7521565B2 (ja)
WO (1) WO2024070321A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015146410A (ja) * 2014-02-04 2015-08-13 大日本印刷株式会社 ガラスインターポーザー基板、ガラスインターポーザー基板の製造方法
JP2020521335A (ja) * 2017-05-25 2020-07-16 コーニング インコーポレイテッド ジオメトリ属性を備えたビアを有する物品及びその製作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765945B1 (ko) * 2004-08-06 2007-10-10 가부시끼가이샤 아라이도 마테리아루 집합기판, 반도체소자 탑재부재, 반도체장치, 촬상장치,발광다이오드 구성부재, 및 발광다이오드
JP2007145656A (ja) * 2005-11-29 2007-06-14 Nippon Electric Glass Co Ltd 縦穴を有するガラス基板およびその製造方法
JP2011063456A (ja) * 2009-09-15 2011-03-31 Asahi Glass Co Ltd 穿孔を有するガラス板およびガラス板の穿設方法
JP2013080904A (ja) * 2011-09-22 2013-05-02 Hoya Corp 基板製造方法、配線基板の製造方法、ガラス基板および配線基板
JP2014139963A (ja) * 2013-01-21 2014-07-31 Ngk Spark Plug Co Ltd ガラス基板の製造方法
JP2016072433A (ja) * 2014-09-30 2016-05-09 大日本印刷株式会社 貫通電極基板及びその製造方法
JPWO2018092480A1 (ja) * 2016-11-17 2019-10-17 大日本印刷株式会社 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法
WO2021050514A1 (en) * 2019-09-13 2021-03-18 Corning Incorporated Systems and methods for reducing via formation impact on electronic device formation
WO2022196019A1 (ja) * 2021-03-15 2022-09-22 日本電気硝子株式会社 ガラス基板、貫通孔形成用ガラス原板及びガラス基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015146410A (ja) * 2014-02-04 2015-08-13 大日本印刷株式会社 ガラスインターポーザー基板、ガラスインターポーザー基板の製造方法
JP2020521335A (ja) * 2017-05-25 2020-07-16 コーニング インコーポレイテッド ジオメトリ属性を備えたビアを有する物品及びその製作方法

Also Published As

Publication number Publication date
US20250227842A1 (en) 2025-07-10
JP2024133088A (ja) 2024-10-01
JP2024051702A (ja) 2024-04-11
JP2025068131A (ja) 2025-04-24
JP7521565B2 (ja) 2024-07-24

Similar Documents

Publication Publication Date Title
JP2023080267A (ja) ジオメトリ属性を備えたビアを有する物品及びその製作方法
WO2024070320A1 (ja) ガラス基板、多層配線基板、およびガラス基板の製造方法
US20240431027A1 (en) Glass substrate, through-electrode, multilayer wiring substrate, and glass substrate manufacturing method
WO2016039223A1 (ja) 構造体及びその製造方法
JP7521565B2 (ja) ガラス基板、多層配線基板、およびガラス基板の製造方法
JP2022092505A (ja) 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法
US20250212324A1 (en) Wiring board
WO2024070319A1 (ja) ガラス基板、多層配線基板、およびガラス基板の製造方法
JP2024051679A (ja) ガラス基板、多層配線基板、およびガラス基板の製造方法
CN119547574A (zh) 玻璃芯层叠结构体以及玻璃芯层叠结构体的制造方法
TW202428091A (zh) 配線基板及配線基板之製造方法
JP2024006905A (ja) 多層配線基板、多層配線基板の製造方法、および母材基板
JP2024083846A (ja) 配線基板及び配線基板の製造方法
WO2024070322A1 (ja) ガラス基板、多層配線基板、ガラス基板の製造方法
US20240357739A1 (en) Wiring board and manufacturing method therefor
JP7816416B2 (ja) 配線基板および配線基板の製造方法
JP7845597B1 (ja) 配線基板及び配線基板の製造方法
US20240421059A1 (en) Wiring substrate and manufacturing method of wiring substrate
WO2025142479A1 (ja) 多層配線母材基板、多層配線基板および多層配線基板の製造方法
TW202535118A (zh) 多層配線基板、多層配線基板的製造方法及多層配線母材基板
JP2024146315A (ja) 配線基板および配線基板の製造方法
JP2024009740A (ja) 多層配線基板およびその製造方法
CN117222122A (zh) 一种局部镀厚金的线路板的制作方法
JP2021022651A (ja) 配線基板の製造方法、配線基板形成用基板、配線基板中間品、配線基板および素子付配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23871563

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 11202502056U

Country of ref document: SG

WWP Wipo information: published in national office

Ref document number: 11202502056U

Country of ref document: SG

122 Ep: pct application non-entry in european phase

Ref document number: 23871563

Country of ref document: EP

Kind code of ref document: A1