WO2024065176A1 - 阵列基板、显示面板和用于制造阵列基板的方法 - Google Patents

阵列基板、显示面板和用于制造阵列基板的方法 Download PDF

Info

Publication number
WO2024065176A1
WO2024065176A1 PCT/CN2022/121729 CN2022121729W WO2024065176A1 WO 2024065176 A1 WO2024065176 A1 WO 2024065176A1 CN 2022121729 W CN2022121729 W CN 2022121729W WO 2024065176 A1 WO2024065176 A1 WO 2024065176A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
sub
active layer
insulating layer
array substrate
Prior art date
Application number
PCT/CN2022/121729
Other languages
English (en)
French (fr)
Inventor
王超璐
李柳青
关峰
赵梦
张劲潮
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to PCT/CN2022/121729 priority Critical patent/WO2024065176A1/zh
Publication of WO2024065176A1 publication Critical patent/WO2024065176A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

一种阵列基板、显示面板和用于制造阵列基板的方法。阵列基板包括衬底基板（1）；在衬底基板（1）上的第一有源层（2）；在第一有源层（2）的远离衬底基板（1）的一侧之上的第二有源层（3）；在第一有源层（2）和第二有源层（3）之间的中间层（4），其中，中间层（4）具有抵达第一有源层（2）的第一过孔（V1），其中，第二有源层（3）包括第一子有源层（31）、第二子有源层（32）和第三子有源层（33），第一子有源层（31）在第一过孔（V1）的周边并沿着远离第一过孔（V1）的方向延伸，第二子有源层（32）覆盖第一过孔（V1）的侧壁，第三子有源层（33）在第一过孔（V1）的底部并且覆盖第二有源层（3）的被第一过孔（V1）暴露的表面的部分，并且其中，第二有源层（3）是连续的。

Description

阵列基板、显示面板和用于制造阵列基板的方法 技术领域
本公开文本涉及显示技术领域。更具体地，涉及一种阵列基板显示面板和用于制造阵列基板的方法。
背景技术
高PPI阵列基板设计中，像素间距(Pixel Pitch)较小，布局紧张，难以放置过多的过孔。再者，对于诸如金属过孔的过孔，除其本身孔尺寸外，还需考虑后续膜层对孔的包边、以及其它走线的避让，实际占用版图面积大。因此，开发双层低温多晶硅(Low Temperature Poly-Silicon，LTPS)搭接的结构对实现阵列基板的高PPI及后续叠层TFT设计有重要意义。
发明内容
本公开文本的实施例提供了一种阵列基板。所述阵列基板包括：衬底基板；在所述衬底基板上的第一有源层；在所述第一有源层的远离所述衬底基板的一侧之上的第二有源层；在所述第一有源层和所述第二有源层之间的中间层，其中，所述中间层具有抵达所述第一有源层的第一过孔，其中，所述第二有源层包括第一子有源层、第二子有源层和第三子有源层，所述第一子有源层在所述第一过孔的周边并沿着远离所述第一过孔的方向延伸，所述第二子有源层覆盖所述第一过孔的侧壁，所述第三子有源层在所述第一过孔的底部并且覆盖所述第二有源层的被所述第一过孔暴露的表面的部分，并且其中，所述第二有源层是连续的。
在一些实施例中，所述中间层包括至少两个子中间层，所述至少两个子中间层的更远离所述衬底基板的子中间层与所述第一有源层的夹角小于所述至少两个子中间层的更靠近所述衬底基板的子中间层与所述第一有源层的夹角。
在一些实施例中，所述中间层包括至少两个子中间层，所述至少两个 子中间层的更远离所述衬底基板的子中间层与所述第一有源层的夹角等于所述至少两个子中间层的更靠近所述衬底基板的子中间层与所述第一有源层的夹角。
在一些实施例中，所述第一有源层包括多晶硅，并且所述第二有源层包括多晶硅。
在一些实施例中，所述第一有源层包括第一沟道区和位于所述第一沟道区两侧的第一源/漏区，所述第二有源层包括第二沟道区和位于所述第二沟道区两侧的第二源/漏区，并且其中，所述第一源/漏区通过所述过孔与所述第二源/漏区连接。
在一些实施例中，所述阵列基板还包括在所述第一有源层之上的第一栅极电极，其中，所述中间层包括：在所述第一有源层和所述第一栅极电极之间的第一绝缘层；在所述第一栅极电极的远离所述衬底基板的表面上的第二绝缘层，其中，所述第二绝缘层还覆盖所述第一绝缘层的远离所述衬底基板的表面的被所述第一栅极电极暴露的部分；在所述第二绝缘层的远离所述衬底基板的表面上的缓冲层。
在一些实施例中，所述第一绝缘层、所述第二绝缘层和所述缓冲层中的至少一者包括至少两个子层，在沿着从所述第一有源层到所述第二有源层的方向上，所述至少两个子层的致密性递减。
在一些实施例中，所述第一绝缘层满足下列中的一者：所述第一绝缘层包括第一子绝缘层，或者，所述第一绝缘层包括第一子绝缘层和在所述第一子绝缘层的远离所述衬底基板的表面上的第二子绝缘层；所述缓冲层满足下列中的一者：所述缓冲层包括第一子缓冲层，或者，所述缓冲层包括第一子缓冲层和在所述氮化硅的所述第一子缓冲层的远离所述衬底基板的表面上的第二子缓冲层。
在一些实施例中，所述第二绝缘层包括厚度范围为800～2000埃米的氮化硅；在所述第一绝缘层包括第一子绝缘层时，所述第一子绝缘层包括厚度范围为1000～1500埃米的氧化硅，在所述第一绝缘层包括第一子绝缘层和所述第二子绝缘层时，所述第一子绝缘层包括厚度范围为500～1000埃 米的氧化硅，所述第二子绝缘层包括厚度范围为400～600埃米的氮化硅；并且其中，在所述缓冲层包括第一子缓冲层时，所述第一子缓冲层包括厚度范围为3000～4000埃米的氧化硅，在所述缓冲层包括第一子缓冲层和所述第二子缓冲层时，所述第一子缓冲层包括厚度范围为500～1000埃米的氧化硅，所述第二子缓冲层包括厚度范围为400～600埃米的氮化硅。
在一些实施例中，所述阵列基板还包括：在所述衬底基板和所述第一有源层之间的又一缓冲层；在所述第二有源层的远离所述衬底基板上的第三绝缘层；在所述第三绝缘层的远离所述衬底基板的表面上的第一源/漏极电极；在所述第一绝缘层、所述第二绝缘层、所述缓冲层和所述第三绝缘层中的第二过孔，所述第二过孔和所述第一过孔位于所述第一栅极电极的不同侧，所述第二过孔抵达所述第一有源层，所述第一源/漏极电极延伸到所述第二过孔中并与所述第一源/漏极区接触；在所述第三绝缘层的远离所述衬底基板的表面上的第二栅极电极；在所述第二栅极电极的远离所述衬底基板的表面上的层间介质层；在所述层间介质层的远离所述衬底基板的表面上的第二源/漏极电极；在所述层间介质层和所述第三绝缘层中的第三过孔，所述第三过孔与所述第一过孔位于所述第二栅极电极的不同侧，所述第三过孔抵达所述第二有源层，所述第二源/漏极电极延伸到所述第三过孔中并与所述第二有源层的第二源/漏区接触。
在一些实施例中，所述至少两个子中间层中的最靠近所述第一有源层的子层与所述第一有源层的夹角范围在1°～90°之间。
在一些实施例中，所述至少两个子中间层中的最靠近所述第一有源层的子层与所述第一有源层的夹角范围在45°～90°之间。
在一些实施例中，所述阵列基板还包括在所述层间介质层上的显示单元和第四过孔，其中，所述显示单元包括第一电极，所述第四过孔从所述层间介质层延伸到所述第一有源层，所述第一电极通过所述第四过孔与所述第一有源层连接，并且其中，所述第一过孔在所述衬底基板上的投影与所述第四过孔在所述衬底基板上的投影不重叠。
本公开文本的实施例还提供了一种显示面板。所述显示面板包括如上 所述的阵列基板。
本公开文本的实施例还提供了一种用于制造阵列基板的方法。所述用于制造阵列基板的方法包括在衬底基板上形成第一有源层；在所述第一有源层的远离所述衬底基板的一侧上形成中间层，其中，所述中间层具有抵达所述第一有源层的第一过孔；在所述中间层上成形成第二有源层，其中，所述第二有源层包括第一子有源层、第二子有源层和第三子有源层，所述第一子有源层在所述第一过孔的周边并沿着远离所述第一过孔的方向延伸，所述第二子有源层覆盖所述第一过孔的侧壁，所述第三子有源层在所述第一过孔的底部并且覆盖所述第二有源层的被所述第一过孔暴露的表面的部分，并且其中，所述第二有源层是连续的。
在一些实施例中，所述中间层包括至少两个子中间层，所述至少两个子中间层的更远离所述衬底基板的子中间层与所述第一有源层的夹角小于所述至少两个子中间层的更靠近所述衬底基板的子中间层与所述第一有源层的夹角。
在一些实施例中，所述中间层包括至少两个子中间层，所述至少两个子中间层的更远离所述衬底基板的子中间层与所述第一有源层的夹角等于所述至少两个子中间层的更靠近所述衬底基板的子中间层与所述第一有源层的夹角。
在一些实施例中，所述第一有源层包括低温多晶硅，并且所述第二有源层包括低温多晶硅。
在一些实施例中，所述第一有源层包括第一沟道区和位于所述第一沟道区两侧的第一源/漏区，所述第二有源层包括第二沟道区和位于所述第二沟道区两侧的第二源/漏区，并且其中，所述第一源/漏区通过所述第一过孔与所述第二源/漏区连接。
在一些实施例中，所述用于制造阵列基板的方法，还包括形成在所述第一有源层之上的第一栅极电极，其中，形成所述中间层包括：形成在所述第一有源层和所述第一栅极电极之间的第一绝缘层；形成在所述第一栅极电极的远离所述衬底基板的表面上的第二绝缘层，其中，所述第二绝缘 层还覆盖所述第一绝缘层的远离所述衬底基板的表面的被所述第一栅极电极暴露的部分；形成在所述第二绝缘层的远离所述衬底基板的表面上的缓冲层。
在一些实施例中，形成所述第一绝缘层、形成所述第二绝缘层和所述缓冲层包括通过控制沉积温度和沉积功率中的至少一者来控制致密度。
在一些实施例中，所述第一绝缘层、所述第二绝缘层和所述缓冲层中的至少一者包括至少两个子层，对于所述至少两个子层中的两个邻近的子层，对应于更远离所述衬底基板的子层的沉积温度和沉积功率中的至少一者小于对应于更靠近所述衬底基板的子层的沉积温度和沉积功率中的至少一者。
在一些实施例中，形成所述第一有源层和形成所述中间层包括：在所述衬底基板上形成第一非晶硅层；对所述第一非晶硅层进行退火，以将所述第一非晶硅层转换成第一多晶硅层；对所述第一多晶硅层进行第一掺杂，以形成经过第一掺杂的第一多晶硅层；在经过所述第一掺杂的第一多晶硅层的远离所述衬底基板的一侧上形成第一绝缘层；在所述第一绝缘层的远离所述衬底基板的一侧上形成第一栅极电极；对经过所述第一掺杂的第一多晶硅层进行第二掺杂，以形成所述第一有源层，其中，所述第二掺杂的掺杂浓度大于所述第一掺杂的掺杂浓度；在所述栅极电极上形成第二绝缘材料层；在所述第二绝缘层上形成第一缓冲层；对所述第一缓冲层、所述第二绝缘层和所述第一绝缘层进行构图，以形成所述第一过孔。
在一些实施例中，所述用于制造阵列基板的方法还包括：在所述缓冲层上形成第二非晶硅层；对所述第二非晶硅层进行退火，以将所述第二非晶硅层转换层第二多晶硅层；对所述第二多晶硅层进行第三掺杂；在所述第二多晶硅层上形成第三绝缘层；在所述第三绝缘层上形成第二栅极电极；以所述第二栅极电极为掩模，对经过所述第三掺杂的多晶硅层进行第四掺杂以形成所述第二有源层，其中，所述第四掺杂的掺杂浓度大于所述第三掺杂的掺杂浓度。
在一些实施例中，所述第四掺杂包括对位于所述第一过孔中的所述第 二有源层的部分进行掺杂。
在一些实施例中，所述第一绝缘层满足下列中的一者：所述第一绝缘层包括第一子绝缘层，或者，所述第一绝缘层包括第一子绝缘层和在所述第一子绝缘层的远离所述衬底基板的表面上的第二子绝缘层；所述缓冲层满足下列中的一者：所述缓冲层包括第一子缓冲层，或者，所述缓冲层包括第一子缓冲层和在所述氮化硅的所述第一子缓冲层的远离所述衬底基板的表面上的第二子缓冲层。
在一些实施例中，所述第二绝缘层包括厚度范围为800～2000埃米的氮化硅；在所述第一绝缘层包括第一子绝缘层时，所述第一子绝缘层包括厚度范围为1000～1500埃米的氧化硅，在所述第一绝缘层包括第一子绝缘层和所述第二子绝缘层时，所述第一子绝缘层包括厚度范围为500～1000埃米的氧化硅，所述第二子绝缘层包括厚度范围为400～600埃米的氮化硅；并且其中，在所述缓冲层包括第一子缓冲层时，所述第一子缓冲层包括厚度范围为3000～4000埃米的氧化硅，在所述缓冲层包括第一子缓冲层和所述第二子缓冲层时，所述第一子缓冲层包括厚度范围为500～1000埃米的氧化硅，所述第二子缓冲层包括厚度范围为400～600埃米的氮化硅。
在一些实施例中，其中，所述至少两个子中间层中的最靠近所述第一有源层的与所述第一有源层的夹角范围在1°～90°之间。
在一些实施例中，所述至少两个子中间层中的最靠近所述第一有源层的与所述第一有源层的夹角范围在45°～90°之间。
在一些实施例中，所述的用于制造阵列基板的方法，还包括：形成在所述第二栅极上的层间介质层；形成在所述层间介质层上的显示单元，其中，所述显示单元包括第一电极；形成第四过孔，其中，所述第四过孔从所述层间介质层延伸到所述第一有源层，所述第一电极通过所述第四过孔与所述第一有源层连接，并且其中，所述第一过孔在所述衬底基板上的投影与所述第四过孔在所述衬底基板上的投影不重叠。
附图说明
为了更清楚地说明本公开文本的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开文本的一些实施例，而非对本公开文本的限制，其中：
图1为根据一种技术的阵列基板的局部扫描电子显微镜(SEM)图；
图2为根据本公开文本的实施例的阵列基板的示意图；
图3A-3B为根据本公开文本的实施例的阵列基板的局部扫描电子显微镜图；
图4为根据本公开文本的实施例的阵列基板的示意图；
图5为根据本公开文本的实施例的实施例的阵列基板的示意图；
图6为根据本公开文本的实施例的显示面板的示意图；
图7为根据本公开文本的实施例的用于制造阵列基板的方法的示意图；
图8A-图8G为根据本公开文本的实施例的用于制造阵列基板的方法的示意图；
图9为根据本公开文本的实施例的阵列基板的局部扫描电子显微镜图；
图10为根据本公开文本的实施例的阵列基板的局部扫描电子显微镜图；
图11为根据本公开文本的实施例的阵列基板的局部扫描电子显微镜图；
图12为根据本公开文本的实施例的阵列基板的局部扫描电子显微镜图；
图13为根据本公开文本的实施例的阵列基板的局部扫描电子显微镜图；
图14为根据本公开文本的实施例的阵列基板的局部扫描电子显微镜图；
图15为根据本公开文本的实施例的阵列基板的局部扫描电子显微镜图；
图16为根据本公开文本的实施例的阵列基板的局部扫描电子显微镜图。
具体实施方式
为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将接合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其他实施例，也都属于本公开保护的范围。
当介绍本公开的元素及其实施例时，冠词“一”、“一个”、“该”和“所述”旨在表示存在一个或者多个要素。用语“包含”、“包括”、“含有”和“具有”旨在包括性的并且表示可以存在除所列要素之外的另外的要素。
出于下文表面描述的目的，如其在附图中被标定方向那样，术语“上”、“下”、“左”、“右”“垂直”、“水平”、“顶”、“底”及其派生词应涉及发明。术语“上覆”、“在……顶上”、“定位在……上”或者“定位在……顶上”意味着诸如第一结构的第一要素存在于诸如第二结构的第二要素上，其中，在第一要素和第二要素之间可存在诸如界面结构的中间要素。术语“接触”意味着连接诸如第一结构的第一要素和诸如第二结构的第二要素，而在两个要素的界面处可以有或者没有其它要素。
图1为根据一种技术的阵列基板的局部扫描电子显微镜(SEM)图。低温多晶硅工艺中通常采用准分子激光退火(Excimer Laser Annealing，ELA)来处理非晶硅来形成多晶硅。然而，如图1所示，发明人发现在第一有源层和第二有源层的搭接过孔位置的非晶硅存在结晶异常的情况，这会影响产品良率。
图2为根据本公开文本的实施例的阵列基板的示意图。如图2所示，根据本公开文本的实施例的阵列基板包括：衬底基板1、在衬底基板1上的第一有源层2、在第一有源层2的远离衬底基板1的一侧之上的第二有源层3和在第一有源层2和第二有源层3之间的中间层4。如图2所示，中间层具有抵达第一有源层2的第一过孔V1，第二有源层3包括第一子有源层31、第二子有源层32和第三子有源层33，该第一子有源层31在 第一过孔V1的周边并沿着远离第一过孔V1的方向延伸，第二子有源层32覆盖第一过孔V1的侧壁，第三子有源层33在第一过孔V1的底部并且覆盖第二有源层3的被第一过孔V1暴露的表面的部分，并且其中，该第二有源层3是连续的。。通过的这样的设置，能够避免上述问题，实现较佳的产品良率。
需要说明，这里说提及的第二有源层是“连续的”是指第二有源层是通过一步工艺形成的。
第一有源层2可以包括多晶硅，第二有源层也可以包括多晶硅。根据本发明的实施例的阵列基板能够实现第一过孔的侧壁与第一有源层的夹角α的连续可调，能保证在后续的准分子激光退火(Excimer laser annealing，ELA)工艺时，第一过孔的切斜角度(即，第一过孔的侧壁与第一有源层的夹角)α比较缓，从而提供更好的晶化效果，保证更好的第一有源层和第二有源层的搭接。例如，第一过孔V1的侧壁与所述第一有源层的夹角范围可以在1°～90°之间连续可调。例如，第一过孔的侧壁与第一有源层的夹角范围在45°～90°之间。
在一些实施例中，中间层4可以包括至少两个子层。在沿着从所述第一有源层到所述第二有源层的方向上，该至少两个子中间层的致密性可以递减。在一些实施例中，如图2所示，该至少两个子中间层的更远离衬底基板的子中间层与第一有源层的夹角α2可以小于所述至少两个子中间层的更靠近所述衬底基板的子中间层与所述第一有源层的夹角α1。在另一些实施例中，例如，如图4所示，该至少两个子中间层的更远离衬底基板的子中间层与第一有源层的夹角可以等于所述至少两个子中间层的更靠近所述衬底基板的子中间层与所述第一有源层的夹角。
该至少两个子中间层中的最靠近第一有源层的子层与第一有源层的夹角范围可以在1°～90°之间，例如，在45°～90°之间。例如，至少两个子中间层中的最靠近所述第一有源层的子层与第一有源层的夹角α1可以为1°、35°、45°、52°、55°、65°、76°、80°、84°、90°。该至少两个子中间层的其余层与第一有源层的夹角范围也可以在1°～90° 之间，例如，在45°～90°之间，例如，可以为1°、35°、45°、52°、55°、65°、76°、80°、84°、90°。
图3A-3B为根据本公开文本的实施例的阵列基板的局部扫描电子显微镜图。图3A和3B示出了第一过孔处的结晶情况，从图3A和3B可以看出，在通孔的侧壁处，尤其是在区域Ⅰ处，能够看到明显的晶界和晶粒。因此，根据本发明的实施例，能够改善通孔处的结晶状况，从而提高阵列基板的良品率。
图4为根据本公开文本的实施例的阵列基板的示意图。如图4所示，第一有源层2可以包括第一沟道区21和位于第一沟道区21两侧的第一源/漏区22，第二有源层3可以包括第二沟道区31和位于第二沟道区两侧的第二源/漏区32，并且其中，第一源/漏区22通过第一过孔V1与所述第二源/漏区32连接。
阵列基板还可以包括在第一有源层2上的第一栅极电极5。中间层还可以包括在第一有源层2和第一栅极电极5之间的第一绝缘层41、在第一栅极电极5的远离衬底基板1的表面上的第二绝缘层42和在第二绝缘层42的远离衬底基板1的表面上的缓冲层43。如图4所示，第二绝缘层42还覆盖第一绝缘层41的远离衬底基板1的表面的被第一栅极电极5所暴露的部分。
可以将第一绝缘层41的致密度可以大于第二绝缘层42的致密度，第二绝缘层42的致密度可以大于缓冲层43的致密度。这样的可以容易刻蚀出爬坡角度比较平缓的过孔，能实现更好的非晶硅到多晶硅的转换效果，从而能更好的保证第一有源层和第二有源层的连接效果。
第一绝缘层、第二绝缘层和缓冲层中的至少一者包括可以至少两个子层，在沿着从第一有源层到所述第二有源层的方向上，该至少两个子层的致密性递减。例如，可以通过控制沉积温度和沉积功率中的至少一者来控制所形成的膜层的致密度。发明人发现沉积薄膜质量与工艺温度、气压、气体比例、功率等工艺参数密相关。沉积温度越高，则所形成的膜的缺陷越少，膜越致密。沉积功率越低，则所形成的薄膜缺陷越少，膜越致密。 对于同一材料形成的膜层，可以通过分步沉积的方式，来实现薄膜致密性自下而上的从致密到疏松的转变。
在一些实施例中，第一绝缘层包括第一子绝缘层，第一子绝缘层可以包括厚度范围为1000～1500埃米的氧化硅SiO。在另一些实施例中，第一绝缘层可以包括第一子绝缘层和在第一子绝缘层的远离衬底基板的表面上的第二子绝缘层，第一子绝缘层可以包括厚度范围为500～1000埃米的氧化硅，所述第二子绝缘层包括厚度范围为400～600埃米的氮化硅。
在一些实施例中，缓冲层可以包括第一子缓冲层，例如，第一子缓冲层可以包括厚度范围为3000～4000埃米的氧化硅。在另一些实施例中，缓冲层可以包括第一子缓冲层和所述第二子缓冲层，例如，第一子缓冲层可以包括厚度范围为500～1000埃米的氧化硅，第二子缓冲层可以包括厚度范围为400～600埃米的氮化硅。
如前所述，可以通过分步沉积的方式，来实现薄膜致密性自下而上的从致密到疏松的转变。以可用作缓冲层的3000埃米厚的氧化硅层为例，我们可以分3次沉积(即，每次沉积所形成的氧化硅层为1000埃米)或6次沉积(即，每次沉积所形成的氧化硅层为500埃米)或更多次数沉积，在最下层采用相对的低功率、高温度等有利于形成薄膜致密的工艺参数进行沉积，在之后分布沉积时梯度增大功率、降低温度等，从而实现薄膜致密性从致密到疏松的转变。
图5为根据本公开文本的实施例的实施例的阵列基板的示意图。如图5所示，在一些实施例中，阵列基板还可以包括在衬底基板1和第一有源层2之间的又一缓冲层6、在第二有源层3的远离衬底基板1上的第三绝缘层7、在第三绝缘层的7的远离衬底基板1的表面上的第一源/漏极电极8、在第一绝缘层41、第二绝缘层42、缓冲层43和第三绝缘层7中的第二过孔V2、、在第三绝缘层7的远离衬底基板1的表面上的第二栅极电极9、在第二栅极电极9的远离衬底基板1的表面上的层间介质层10、在层间介质层10的远离衬底基板1的表面上的第二源/漏极电极11、在层间介质层10和第三绝缘层7中的第三过孔V3。
如图5所示，第二过孔V2和第一过孔V1位于所述第一栅极电极5的不同侧，所述第二过孔V2抵达所述第一有源层2，所述第一源/漏极电极8延伸到所述第二过孔V2中并与所述第一源/漏极区接触。第三过孔V3与所述第一过孔V1位于所述第二栅极电极9的不同侧，所述第三过孔V3抵达所述第二有源层3，所述第二源/漏极电极11延伸到所述第三过孔V3中并与所述第二有源层3的第二源/漏区接触32。
图6为根据本公开文本的实施例的显示面板的示意图。如图6所示，显示面板100可以包括阵列基板200。阵列基板200可以包括图2、图3A、图3B、图4、图5中所示的阵列基板。
图7为根据本公开文本的实施例的用于制造阵列基板的方法的示意图。如图7所示，根据本公开文本的实施例的用于制造阵列基板的方法可以包括：
S1.在衬底基板上形成第一有源层；
S3.在所述第一有源层的远离所述衬底基板的一侧上形成中间层，其中，所述中间层具有抵达所述第一有源层的第一过孔；
S5.在所述中间层上成形成第二有源层，其中，第二有源层包括第一子有源层、第二子有源层和第三子有源层，该第一子有源层在第一过孔的周边并沿着远离第一过孔的方向延伸，第二子有源层覆盖第一过孔的侧壁，第三子有源层在第一过孔的底部并且覆盖第二有源层的被第一过孔暴露的表面的部分，并且其中，第二有源层是连续的。
需要说明，这里说提及的第二有源层是“连续的”是指第二有源层是通过一步工艺形成的。
如前面所述，发明人发现第一有源层和第二有源层的搭接过孔位置的非晶硅存在结晶异常的情况，这会影响产品良率。根据本公开文本的实施例的用于制造阵列基板的方法则能够避免上述问题，实现较佳的产品良率。
第一有源层可以包括多晶硅，第二有源层也可以包括多晶硅。根据本发明的实施例的阵列基板能够实现第一过孔的侧壁与第一有源层的夹角α的连续可调，能保证在后续的准分子激光退火(Excimer laser annealing， ELA)工艺时，第一过孔的切斜角度(即，第一过孔的侧壁与第一有源层的夹角)α比较缓，从而提供更好的晶化效果，保证更好的第一有源层和第二有源层的搭接。例如，第一过孔的侧壁与所述第一有源层的夹角范围可以在1°～90°之间连续可调。例如，第一过孔的侧壁与所述第一有源层的夹角范围在45°～90°之间。
在一些实施例中，中间层4可以包括至少两个子层。在沿着从所述第一有源层到所述第二有源层的方向上，该至少两个子中间层的致密性可以递减。在一些实施例中，如图2所示，该至少两个子中间层的更远离衬底基板的子中间层与第一有源层的夹角α2可以小于所述至少两个子中间层的更靠近所述衬底基板的子中间层与所述第一有源层的夹角α1。在另一些实施例中，例如，如图4所示，该至少两个子中间层的更远离衬底基板的子中间层与第一有源层的夹角可以等于所述至少两个子中间层的更靠近所述衬底基板的子中间层与所述第一有源层的夹角。
该至少两个子中间层中的最靠近第一有源层的子层与第一有源层的夹角范围可以在1°～90°之间，例如，在45°～90°之间。例如，至少两个子中间层中的最靠近所述第一有源层的子层与第一有源层的夹角α1可以为1°、35°、45°、52°、55°、65°、76°、80°、84°、90°。该至少两个子中间层的其余层与第一有源层的夹角范围也可以在1°～90°之间，例如，在45°～90°之间，例如，可以为1°、35°、45°、52°、55°、65°、76°、80°、84°、90°。
在一些实施例中，第一有源层包括第一沟道区和位于第一沟道区两侧的第一源/漏区，第二有源层包括第二沟道区和位于第二沟道区两侧的第二源/漏区，并且其中，第一源/漏区通过第一过孔与所述第二源/漏区连接。
图8A-图8G为根据本公开文本的实施例的用于制造阵列基板的方法的示意图。下面将结合图8A-图8G并以第一有源层和第二有源层都为多晶硅层为示例来进一步说明根据本公开文本的实施例的用于制造阵列基板的方法。
如图8A所示，根据本公开文本的实施例的用于制造阵列基板的方法 可以包括在衬底基板上形成第一有源层。具体地，可以在衬底基板1上形成又一缓冲层6，再在又一缓冲层6上形成第一非晶硅层20，然后对该第一非晶硅层进行退火以将第一非晶硅层转换成第一多晶硅层，接着对所述多晶硅层进行第一掺杂以形成经过第一掺杂的第一多晶硅层2。
如图8B所示，根据本公开文本的实施例的用于制造阵列基板的方法进一步包括在经过所述第一掺杂的第一多晶硅层2的远离衬底基板1的一侧上形成第一绝缘层41，在第一绝缘层41的远离衬底基板1的一侧上形成第一栅极电极5，利用第一栅极电极5做掩膜，对经过第一掺杂的第一多晶硅层进行诸如重掺杂的第二掺杂，以形成第一有源层2。其中，第二掺杂的掺杂浓度大于第一掺杂的掺杂浓度。可选地，在进行第二掺杂时，对第一多晶硅层的与后续形成的第一过孔相接触的部分也被掺杂到，以保证更好的第一有源层和第二有源层的连接效果。
如图8C所示，根据本公开文本的实施例的用于制造阵列基板的方法还可以进一步包括在第一栅极电极5的远离衬底基板1的表面上形成第二绝缘层42，该第二绝缘层42还覆盖第一绝缘层41的远离衬底基板1的表面的被第一栅极电极5暴露的部分，然后在第二绝缘层42的远离衬底基板1的表面上形成缓冲层43。再接着进行诸如蚀刻的构图工艺，以形成第一过孔V1。
其中，形成第一绝缘层、第二绝缘层和缓冲层可以包括通过控制沉积温度和沉积功率中的至少一者来控制致密度。第一绝缘层、第二绝缘层和缓冲层中的至少一者可以包括至少两个子层，对于该至少两个子层中的两个邻近的子层，对应于更远离衬底基板的子层的沉积温度和沉积功率中的至少一者小于对应于更靠近衬底基板的子层的沉积温度和沉积功率中的至少一者。这样能保持保证从第一绝缘层到第二绝缘层再到缓冲层的薄膜的致密程度梯度递减。然后通过诸如干刻工艺的构图工艺来对叠层膜进行刻蚀，以形成具有较平缓的坡度角的第一过孔，以便后续ELA工艺和过孔掺杂工艺的良好实施效果。例如，第一过孔的侧壁与所述第一有源层的夹角范围可以在1°～90°之间连续可调。例如，一过孔的侧壁与所述第一有 源层的夹角范围在45°～90°之间。例如，该夹角α可以为1°、30°、45°、50°、65°、78°、84°、90°。
如前所述，可以通过分步沉积的方式，来实现薄膜致密性自下而上的从致密到疏松的转变。以可用作缓冲层的3000埃米厚的氧化硅层为例，我们可以分3次沉积(即，每次沉积所形成的氧化硅层为1000埃米)或6次沉积(即，每次沉积所形成的氧化硅层为500埃米)或更多次数沉积，在最下层采用相对的低功率、高温度等有利于形成薄膜致密的工艺参数进行沉积，在之后分布沉积时梯度增大功率、降低温度等，从而实现薄膜致密性从致密到疏松的转变。
在一些实施例中，第一绝缘层包括第一子绝缘层，第一子绝缘层可以包括厚度范围为1000～1500埃米的氧化硅SiO。在另一些实施例中，第一绝缘层可以包括第一子绝缘层和在第一子绝缘层的远离衬底基板的表面上的第二子绝缘层，第一子绝缘层可以包括厚度范围为500～1000埃米的氧化硅，所述第二子绝缘层包括厚度范围为400～600埃米的氮化硅。
在一些实施例中，缓冲层可以包括第一子缓冲层，例如，第一子缓冲层可以包括厚度范围为3000～4000埃米的氧化硅。在另一些实施例中，缓冲层可以包括第一子缓冲层和所述第二子缓冲层，例如，第一子缓冲层可以包括厚度范围为500～1000埃米的氧化硅，第二子缓冲层可以包括厚度范围为400～600埃米的氮化硅。
如图8D所示，根据本公开文本的实施例的用于制造阵列基板的方法还可以进一步包括在缓冲层43上形成第二非晶硅层，对第二非晶硅层进行退火以将所述第二非晶硅层转换层第二多晶硅层，对第二多晶硅层进行第三掺杂以形成经过第三掺杂的第二多晶硅层。
如图8E所示，根据本公开文本的实施例的用于制造阵列基板的方法还可以进一步包括在第二多晶硅层2上形成第三绝缘层7，在第三绝缘层7上形成第二栅极电极9，以第二栅极电极9为掩模，对经过第三掺杂的多晶硅层进行第四掺杂以形成第二有源层2，其中，第四掺杂的掺杂浓度大于所述第三掺杂的掺杂浓度。该方法还包括对层间介质层10、第三绝缘层 7、第一缓冲层43、第二绝缘层42和第一绝缘层41进行构图，以形成抵达第一有源层的第二过孔。
如图8E所示，第四掺杂包括对位于所述第一过孔中的所述第二有源层的部分进行掺杂。第四掺杂的掺杂浓度可以大于第二掺杂的掺杂浓度，以使得在经过诸如ELA的晶化工艺之后未结晶的非晶硅(例如，参见图3的区域Ⅱ)能更好的导体化，从而保证诸如双层LTPS结构的第一有源层和第二有源层在第一过孔处的较佳的接触。图10示出了这样方法所获得的阵列基板的SEM图，其将在后面详细描述。
如图8F所示，根据本公开文本的实施例的用于制造阵列基板的方法还可以进一步包括在第二栅极电极9的远离衬底基板1的表面上和第三绝缘层7的暴露的表面上形成的层间介质层10，在层间介质层10和第三绝缘层7中形成第三过孔V3，在层间介质层10的远离衬底基板1的表面上形成第二源/漏极电极11，其中所述第二源/漏极电极11延伸到所述第三过孔V3中并与所述第二有源层3的第二源/漏区接触32。
如图8G所示，根据本公开文本的实施例的用于制造阵列基板的方法还可以进一步包括形成在层间介质层10上的包括第一电极11的显示单元11’和形成第四过孔V4，其中，第四过孔V4从层间介质层延伸到第一有源层2，第一电极11通过第四过孔V4与第一有源层2连接，并且其中，第一过孔V1在衬底基板1上的投影与第四过孔V4在衬底基板1上的投影不重叠。
图9为根据本公开文本的实施例的阵列基板的局部扫描电子显微镜图。图9示出了第一栅极上方(例如，可以见8F中的区域A)的第二有源层的扫描电子显微镜图。从图9可以看出，该部分的有源层具有良好的结晶。
图10为根据本公开文本的实施例的阵列基板的局部扫描电子显微镜图。图10示出了第一过孔(例如，可以见8F中的区域B)中的第二有源层的扫描电子显微镜图。图3中的区域Ⅱ存在未完全结晶的情况，图10则显著改善了这个情况。如图10所示，第一过孔中的第二有源层的也具有良好的结晶。
发明人进一步验证了本公开文本的实施例的有源层的掺杂效果。表1为对例如低温多晶的第二有源层的掺杂效果图。其中，退火前的方块电阻是在进行第四掺杂后且未进行退火之前的方块电阻，退火后的电阻是进行第四掺杂且进行退火之后的方块电阻。商业可得经过重掺杂成为导体的可以作为走线的n +a-Si膜的方块电阻数值为2.0×10 7。可见，本公开文本的实施例的有源层在经过掺杂和注入退火工艺的活化之后，可以达到与商业可得的n +a-Si膜同一数量级水平的导电能力。
Figure PCTCN2022121729-appb-000001
表1
图11为根据本公开文本的实施例的阵列基板的局部扫描电子显微镜图。在图11中，第一过孔与第一有源层的夹角为76°。在进行图8C所示的构图工艺时，可以采用先在CF 4和O 2的第一气氛下进行，然后再变成在O 2的第二气氛下进行，第一气氛和第二气氛持续的时间比可以为约4:1，能够获得图11所示的第一过孔结构。
图12为根据本公开文本的实施例的阵列基板的局部扫描电子显微镜图。在图12中，第一过孔与第一有源层的夹角为80°。在进行图8C所示的构图工艺时，可以采用先在CF 4和O 2的第一气氛下进行，接着在CHF 3、Ar和H 2的第二气氛下进行，然后再在O 2的第三气氛下进行，第一气氛、第二气氛和第三气氛持续的时间比可以为约6:1:1.5，能够获得图12所示的第一过孔结构。
图13为根据本公开文本的实施例的阵列基板的局部扫描电子显微镜图。在图13中，第一过孔可以包括更靠近衬底基板的下部和更远离衬底基板的上部。如图12所示，第一过孔的下部与第一有源层的夹角(即，中间层的最靠近第一有源层的子层与第一有源层的夹角)为82°，第一过孔的 上部与第一有源层的夹角(即，中间层的最远离第一有源层的子层与第一有源层的夹角)为35°。在进行图8C所示的构图工艺时，可以采用先在SF 6和O 2的第一气氛下进行，接着在O 2的第二气氛下进行，第一气氛、第二气氛持续的时间比可以为约5:1，能够获得图13所示的第一过孔结构。
图14为根据本公开文本的实施例的阵列基板的局部扫描电子显微镜图。在图14中，第一过孔与第一有源层的夹角为55°。在进行图8C所示的构图工艺时，可以采用先在SF 6和O 2的第一气氛下进行，接着在CF 4和O 2的第二气氛下进行，然后在CHF 6、Ar和O 2的第三气氛下进行，接着在O 2的第四气氛下进行，第一气氛、第二气氛、第三气氛和第四气氛持续的时间比可以为约2:1:1:1，能够获得图14所示的第一过孔结构。
图15为根据本公开文本的实施例的阵列基板的局部扫描电子显微镜图。在图15中，第一过孔与第一有源层的夹角为52°。在进行图8C所示的构图工艺时，可以采用先在O 2的第一气氛下进行，接着在CF 4和O 2的第二气氛下进行，然后在CHF 3、Ar和H 2的第三气氛下进行，接着在O 2的第四气氛下进行，第一气氛、第二气氛、第三气氛和第四气氛持续的时间比可以为约1:6:2:1，能够获得图15所示的第一过孔结构。
图16为根据本公开文本的实施例的阵列基板的局部扫描电子显微镜图。在图16中，第一过孔与第一有源层的夹角为45°。在进行图8C所示的构图工艺时，可以采用先在O 2的第一气氛下进行，接着在SF 6/O 2的第二气氛下进行，然后在CHF 3、Ar和H 2的第三气氛下进行，接着在O 2的第四气氛下进行，第一气氛、第二气氛、第三气氛和第四气氛持续的时间比可以为约1:14:4:3，能够获得图16所示的第一过孔结构。
从图11-图16可见，根据本发明的实施例的阵列基板能够实现第一过孔的侧壁与第一有源层的夹角α的连续可调，能保证在后续的准分子激光退火(Excimer laser annealing，ELA)工艺时，第一过孔的切斜角度(即，第一过孔的侧壁与第一有源层的夹角)α比较缓，从而提供更好的晶化效果，保证更好的第一有源层和第二有源层的搭接。
已经描述了某特定实施例，这些实施例仅通过举例的方式展现，而且 不旨在限制本公开的范围。事实上，本文所描述的新颖实施例可以以各种其它形式来实施；此外，可在不脱离本公开的精神下，做出以本文所描述的实施例的形式的各种省略、替代和改变。所附权利要求以及它们的等价物旨在覆盖落在本公开范围和精神内的此类形式或者修改。

Claims (30)

  1. 一种阵列基板，包括：
    衬底基板；
    在所述衬底基板上的第一有源层；
    在所述第一有源层的远离所述衬底基板的一侧之上的第二有源层；
    在所述第一有源层和所述第二有源层之间的中间层，其中，所述中间层具有抵达所述第一有源层的第一过孔，其中，所述第二有源层包括第一子有源层、第二子有源层和第三子有源层，所述第一子有源层在所述第一过孔的周边并沿着远离所述第一过孔的方向延伸，所述第二子有源层覆盖所述第一过孔的侧壁，所述第三子有源层在所述第一过孔的底部并且覆盖所述第二有源层的被所述第一过孔暴露的表面的部分，并且其中，所述第二有源层是连续的。
  2. 根据权利要求1所述的阵列基板，其中，所述中间层包括至少两个子中间层，所述至少两个子中间层的更远离所述衬底基板的子中间层与所述第一有源层的夹角小于所述至少两个子中间层的更靠近所述衬底基板的子中间层与所述第一有源层的夹角。
  3. 根据权利要求1所述的阵列基板，其中，所述中间层包括至少两个子中间层，所述至少两个子中间层的更远离所述衬底基板的子中间层与所述第一有源层的夹角等于所述至少两个子中间层的更靠近所述衬底基板的子中间层与所述第一有源层的夹角。
  4. 根据权利要求2或3所述的阵列基板，其中，所述第一有源层包括多晶硅，并且所述第二有源层包括多晶硅。
  5. 根据权利要求4所述的阵列基板，其中，所述第一有源层包括第一沟道区和位于所述第一沟道区两侧的第一源/漏区，所述第二有源层包括第二沟道区和位于所述第二沟道区两侧的第二源/漏区，并且其中，所述第一源/漏区通过所述过孔与所述第二源/漏区连接。
  6. 根据权利要求3所述的阵列基板，还包括在所述第一有源层之上的第一栅极电极，
    其中，所述中间层包括：在所述第一有源层和所述第一栅极电极之间的第一绝缘层；
    在所述第一栅极电极的远离所述衬底基板的表面上的第二绝缘层，其中，所述第二绝缘层还覆盖所述第一绝缘层的远离所述衬底基板的表面的被所述第一栅极电极暴露的部分；
    在所述第二绝缘层的远离所述衬底基板的表面上的缓冲层。
  7. 根据权利要求4所述的阵列基板，其中，所述第一绝缘层、所述第二绝缘层和所述缓冲层中的至少一者包括至少两个子层，在沿着从所述第一有源层到所述第二有源层的方向上，所述至少两个子层的致密性递减。
  8. 根据权利要求4所述的阵列基板，其中，
    所述第一绝缘层满足下列中的一者：
    所述第一绝缘层包括第一子绝缘层，或者，
    所述第一绝缘层包括第一子绝缘层和在所述第一子绝缘层的远离所述衬底基板的表面上的第二子绝缘层；
    所述缓冲层满足下列中的一者：
    所述缓冲层包括第一子缓冲层，或者，
    所述缓冲层包括第一子缓冲层和在所述氮化硅的所述第一子缓冲层的远离所述衬底基板的表面上的第二子缓冲层。
  9. 根据权利要求6所述的阵列基板，其中，所述第二绝缘层包括厚度范围为800～2000埃米的氮化硅；
    在所述第一绝缘层包括第一子绝缘层时，所述第一子绝缘层包括厚度范围为1000～1500埃米的氧化硅，
    在在所述第一绝缘层包括第一子绝缘层和所述第二子绝缘层时，所述第一子绝缘层包括厚度范围为500～1000埃米的氧化硅，所述第二子绝缘层包括厚度范围为400～600埃米的氮化硅；并且其中，
    在所述缓冲层包括第一子缓冲层时，所述第一子缓冲层包括厚度范围为3000～4000埃米的氧化硅，
    在所述缓冲层包括第一子缓冲层和所述第二子缓冲层时，所述第一子 缓冲层包括厚度范围为500～1000埃米的氧化硅，所述第二子缓冲层包括厚度范围为400～600埃米的氮化硅。
  10. 根据权利要求4所述的阵列基板，还包括：
    在所述衬底基板和所述第一有源层之间的又一缓冲层；
    在所述第二有源层的远离所述衬底基板上的第三绝缘层；
    在所述第三绝缘层的远离所述衬底基板的表面上的第一源/漏极电极；
    在所述第一绝缘层、所述第二绝缘层、所述缓冲层和所述第三绝缘层中的第二过孔，所述第二过孔和所述第一过孔位于所述第一栅极电极的不同侧，所述第二过孔抵达所述第一有源层，所述第一源/漏极电极延伸到所述第二过孔中并与所述第一源/漏极区接触；
    在所述第三绝缘层的远离所述衬底基板的表面上的第二栅极电极；
    在所述第二栅极电极的远离所述衬底基板的表面上的层间介质层；
    在所述层间介质层的远离所述衬底基板的表面上的第二源/漏极电极；
    在所述层间介质层和所述第三绝缘层中的第三过孔，所述第三过孔与所述第一过孔位于所述第二栅极电极的不同侧，所述第三过孔抵达所述第二有源层，所述第二源/漏极电极延伸到所述第三过孔中并与所述第二有源层的第二源/漏区接触。
  11. 根据权利要求2或3所述的阵列基板，其中，所述至少两个子中间层中的最靠近所述第一有源层的子层与所述第一有源层的夹角范围在1°～90°之间。
  12. 根据权利要求9所述的阵列基板，其中，所述至少两个子中间层中的最靠近所述第一有源层的子层与所述第一有源层的夹角范围在45°～90°之间。
  13. 根据权利要求10所述的阵列基板，还包括在所述层间介质层上的显示单元和第四过孔，其中，所述显示单元包括第一电极，所述第四过孔从所述层间介质层延伸到所述第一有源层，所述第一电极通过所述第四过孔与所述第一有源层连接，并且其中，所述第一过孔在所述衬底基板上的投影与所述第四过孔在所述衬底基板上的投影不重叠。
  14. 一种显示面板，包括根据权利要求1-13中任一项所述的阵列基板。
  15. 一种用于制造阵列基板的方法，包括：
    在衬底基板上形成第一有源层；
    在所述第一有源层的远离所述衬底基板的一侧上形成中间层，其中，所述中间层具有抵达所述第一有源层的第一过孔；
    在所述中间层上成形成第二有源层，其中，所述第二有源层包括第一子有源层、第二子有源层和第三子有源层，所述第一子有源层在所述第一过孔的周边并沿着远离所述第一过孔的方向延伸，所述第二子有源层覆盖所述第一过孔的侧壁，所述第三子有源层在所述第一过孔的底部并且覆盖所述第二有源层的被所述第一过孔暴露的表面的部分，并且其中，所述第二有源层是连续的。
  16. 根据权利要求15所述的用于制造阵列基板的方法，其中，所述中间层包括至少两个子中间层，所述至少两个子中间层的更远离所述衬底基板的子中间层与所述第一有源层的夹角小于所述至少两个子中间层的更靠近所述衬底基板的子中间层与所述第一有源层的夹角。
  17. 根据权利要求15所述的用于制造阵列基板的方法，其中，所述中间层包括至少两个子中间层，所述至少两个子中间层的更远离所述衬底基板的子中间层与所述第一有源层的夹角等于所述至少两个子中间层的更靠近所述衬底基板的子中间层与所述第一有源层的夹角。
  18. 根据权利要求15所述的用于制造阵列基板的方法，其中，所述第一有源层包括低温多晶硅，并且所述第二有源层包括低温多晶硅。
  19. 根据权利要求18所述的用于制造阵列基板的方法，其中，所述第一有源层包括第一沟道区和位于所述第一沟道区两侧的第一源/漏区，所述第二有源层包括第二沟道区和位于所述第二沟道区两侧的第二源/漏区，并且其中，所述第一源/漏区通过所述第一过孔与所述第二源/漏区连接。
  20. 根据权利要求19所述的用于制造阵列基板的方法，还包括形成在所述第一有源层之上的第一栅极电极，
    其中，形成所述中间层包括：形成在所述第一有源层和所述第一栅极 电极之间的第一绝缘层；
    形成在所述第一栅极电极的远离所述衬底基板的表面上的第二绝缘层，其中，所述第二绝缘层还覆盖所述第一绝缘层的远离所述衬底基板的表面的被所述第一栅极电极暴露的部分；
    形成在所述第二绝缘层的远离所述衬底基板的表面上的缓冲层。
  21. 根据权利要求20所述的用于制造阵列基板的方法，其中，形成所述第一绝缘层、形成所述第二绝缘层和所述缓冲层包括通过控制沉积温度和沉积功率中的至少一者来控制致密度。
  22. 根据权利要求21所述的用于制造阵列基板的方法，所述第一绝缘层、所述第二绝缘层和所述缓冲层中的至少一者包括至少两个子层，对于所述至少两个子层中的两个邻近的子层，对应于更远离所述衬底基板的子层的沉积温度和沉积功率中的至少一者小于对应于更靠近所述衬底基板的子层的沉积温度和沉积功率中的至少一者。
  23. 根据权利要求20所述的用于制造阵列基板的方法，其中，形成所述第一有源层和形成所述中间层包括：
    在所述衬底基板上形成第一非晶硅层；
    对所述第一非晶硅层进行退火，以将所述第一非晶硅层转换成第一多晶硅层；
    对所述第一多晶硅层进行第一掺杂，以形成经过第一掺杂的第一多晶硅层；
    在经过所述第一掺杂的第一多晶硅层的远离所述衬底基板的一侧上形成第一绝缘层；
    在所述第一绝缘层的远离所述衬底基板的一侧上形成第一栅极电极；
    对经过所述第一掺杂的第一多晶硅层进行第二掺杂，以形成所述第一有源层，其中，所述第二掺杂的掺杂浓度大于所述第一掺杂的掺杂浓度；
    在所述第一栅极电极上形成第二绝缘材料层；
    在所述第二绝缘层上形成第一缓冲层；
    对所述第一缓冲层、所述第二绝缘层和所述第一绝缘层进行构图，以 形成所述第一过孔。
  24. 根据权利要求23所述的用于制造阵列基板的方法，还包括：
    在所述第一缓冲层上形成第二非晶硅层；
    对所述第二非晶硅层进行退火，以将所述第二非晶硅层转换层第二多晶硅层；
    对所述第二多晶硅层进行第三掺杂；
    在所述第二多晶硅层上形成第三绝缘层；
    在所述第三绝缘层上形成第二栅极电极；
    以所述第二栅极电极为掩模，对经过所述第三掺杂的多晶硅层进行第四掺杂以形成所述第二有源层，其中，所述第四掺杂的掺杂浓度大于所述第三掺杂的掺杂浓度。
  25. 根据权利要求24所述的用于制造阵列基板的方法，其中，所述第四掺杂包括对位于所述第一过孔中的所述第二有源层的部分进行掺杂。
  26. 根据权利要求20-25中任一项所述的用于制造阵列基板的方法，其中，
    所述第一绝缘层满足下列中的一者：
    所述第一绝缘层包括第一子绝缘层，或者，
    所述第一绝缘层包括第一子绝缘层和在所述第一子绝缘层的远离所述衬底基板的表面上的第二子绝缘层；
    所述缓冲层满足下列中的一者：
    所述缓冲层包括第一子缓冲层，或者，
    所述缓冲层包括第一子缓冲层和在所述氮化硅的所述第一子缓冲层的远离所述衬底基板的表面上的第二子缓冲层。
  27. 根据权利要求26所述的用于制造阵列基板的方法，其中，所述第二绝缘层包括厚度范围为800～2000埃米的氮化硅；
    在所述第一绝缘层包括第一子绝缘层时，所述第一子绝缘层包括厚度范围为1000～1500埃米的氧化硅，
    在所述第一绝缘层包括第一子绝缘层和所述第二子绝缘层时，所述第 一子绝缘层包括厚度范围为500～1000埃米的氧化硅，所述第二子绝缘层包括厚度范围为400～600埃米的氮化硅；并且其中，
    在所述缓冲层包括第一子缓冲层时，所述第一子缓冲层包括厚度范围为3000～4000埃米的氧化硅，
    在所述缓冲层包括第一子缓冲层和所述第二子缓冲层时，所述第一子缓冲层包括厚度范围为500～1000埃米的氧化硅，所述第二子缓冲层包括厚度范围为400～600埃米的氮化硅。
  28. 根据权利要求15-27中任一项所述的用于制造阵列基板的方法，其中，所述至少两个子中间层中的最靠近所述第一有源层的子层与所述第一有源层的夹角范围在1°～90°之间。
  29. 根据权利要求28所述的用于制造阵列基板的方法，其中，所述至少两个子中间层中的最靠近所述第一有源层的子层与所述第一有源层的夹角范围在45°～90°之间。
  30. 根据权利要求25所述的用于制造阵列基板的方法，还包括：
    形成在所述第二栅极上的层间介质层；
    形成在所述层间介质层上的显示单元，其中，所述显示单元包括第一电极；
    形成第四过孔，其中，所述第四过孔从所述层间介质层延伸到所述第一有源层，所述第一电极通过所述第四过孔与所述第一有源层连接，并且其中，所述第一过孔在所述衬底基板上的投影与所述第四过孔在所述衬底基板上的投影不重叠。
PCT/CN2022/121729 2022-09-27 2022-09-27 阵列基板、显示面板和用于制造阵列基板的方法 WO2024065176A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/121729 WO2024065176A1 (zh) 2022-09-27 2022-09-27 阵列基板、显示面板和用于制造阵列基板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/121729 WO2024065176A1 (zh) 2022-09-27 2022-09-27 阵列基板、显示面板和用于制造阵列基板的方法

Publications (1)

Publication Number Publication Date
WO2024065176A1 true WO2024065176A1 (zh) 2024-04-04

Family

ID=90475077

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/121729 WO2024065176A1 (zh) 2022-09-27 2022-09-27 阵列基板、显示面板和用于制造阵列基板的方法

Country Status (1)

Country Link
WO (1) WO2024065176A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150033772A (ko) * 2013-09-23 2015-04-02 엘지디스플레이 주식회사 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
CN107452749A (zh) * 2016-04-08 2017-12-08 群创光电股份有限公司 显示装置及其制造方法
CN114373771A (zh) * 2021-12-29 2022-04-19 京东方科技集团股份有限公司 阵列基板、制作方法及显示装置
CN114628409A (zh) * 2022-03-17 2022-06-14 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板
CN114823914A (zh) * 2022-04-14 2022-07-29 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150033772A (ko) * 2013-09-23 2015-04-02 엘지디스플레이 주식회사 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
CN107452749A (zh) * 2016-04-08 2017-12-08 群创光电股份有限公司 显示装置及其制造方法
CN114373771A (zh) * 2021-12-29 2022-04-19 京东方科技集团股份有限公司 阵列基板、制作方法及显示装置
CN114628409A (zh) * 2022-03-17 2022-06-14 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板
CN114823914A (zh) * 2022-04-14 2022-07-29 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板

Similar Documents

Publication Publication Date Title
JP6077093B2 (ja) 表示装置
JP5015473B2 (ja) 薄膜トランジスタアレイ及びその製法
US8299466B2 (en) Thin film transistors having multiple doped silicon layers
US20050116305A1 (en) Thin film transistor
JP2008533693A (ja) 半導体素子及びその製法
US20140175423A1 (en) Thin film transistor array panel and method of manufacturing the same
JPH06132303A (ja) 薄膜トランジスタおよびその作製方法
KR101752400B1 (ko) 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치
WO2024065176A1 (zh) 阵列基板、显示面板和用于制造阵列基板的方法
US20050148119A1 (en) Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display
JP3565993B2 (ja) 半導体装置の製造方法
WO2023030108A1 (zh) 金属氧化物薄膜晶体管及其制备方法、显示面板
KR100699989B1 (ko) 바텀 게이트 형 박막트랜지스터 및 그의 제조방법
WO2019085009A1 (zh) 低温多晶硅薄膜及晶体管的制造方法
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
JP5832780B2 (ja) 半導体装置の製造方法
TWI658587B (zh) 顯示裝置之薄膜電晶體及其形成方法
JPH05175506A (ja) 薄膜トランジスタ及びその製造方法
JP3197723B2 (ja) 液晶表示装置
WO2023050250A1 (zh) 薄膜晶体管及其制造方法、显示基板以及显示装置
JP3729464B2 (ja) 薄膜トランジスタ、その製造方法および液晶表示素子
KR101201316B1 (ko) 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법
WO2024036762A1 (zh) 垂直结构的薄膜晶体管和电子器件
WO2023103016A1 (zh) 显示面板及其制作方法
JPH06188263A (ja) 自己整合型薄膜トランジスタの製造方法