WO2024053994A1 - 발광장치 - Google Patents

발광장치 Download PDF

Info

Publication number
WO2024053994A1
WO2024053994A1 PCT/KR2023/013249 KR2023013249W WO2024053994A1 WO 2024053994 A1 WO2024053994 A1 WO 2024053994A1 KR 2023013249 W KR2023013249 W KR 2023013249W WO 2024053994 A1 WO2024053994 A1 WO 2024053994A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
light
type semiconductor
base substrate
semiconductor layer
Prior art date
Application number
PCT/KR2023/013249
Other languages
English (en)
French (fr)
Inventor
이도광
황석민
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Publication of WO2024053994A1 publication Critical patent/WO2024053994A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a light emitting device.
  • LED light-emitting diodes in vehicle light-emitting devices
  • the voltage of the car battery is about 12V, but the voltage of the car battery has fluctuating specifications due to various external factors.
  • the voltage range of this shaking fluctuation may be, for example, 6V to 24V, and a problem occurs in which the light emitting device is not driven stably due to the fluctuating voltage.
  • the remaining voltage used by the light emitting device is emitted as energy such as heat, causing a decrease in energy efficiency.
  • a separate heat sink must be provided within the light emitting device, and the size of the light emitting device can gradually increase due to this heat sink. As the size of the light emitting device increases, the usability of the light emitting device in a narrow space decreases and causes many limitations in designing the light emitting device.
  • Embodiments of the present invention were invented against the above background, and the object is to provide a light-emitting device whose energy efficiency can be improved by controlling the number of cells that emit light.
  • a base substrate a plurality of light emitting cells disposed on the surface of the base substrate to generate light; a plurality of connecting metal layers connecting the plurality of light emitting cells so that the plurality of light emitting cells are electrically connected in series; a plurality of bump pads each stacked on the plurality of connecting metal layers; and a control unit that applies current to at least some of the plurality of bump pads so that light is generated from one or more of the plurality of light emitting cells.
  • control unit applies current to at least some of the plurality of bump pads so that the plurality of light emitting cells emit light in one of a plurality of preset light emission patterns, and the number of bump pads is determined by the number of the plurality of light emission patterns. Light-emitting devices smaller than the number may be provided.
  • a light emitting device may be provided in which the size of the bump pad is smaller than the size of the connecting metal layer.
  • a light emitting device may be provided in which an area difference between the plurality of bump pads is formed to be 1 to 20% or less.
  • a light emitting device may be provided in which each of the plurality of bump pads is disposed inside two regions of the plurality of light emitting cells when viewed toward the surface of the base substrate.
  • each of the plurality of light emitting cells includes an N-type semiconductor layer and a P-type semiconductor layer sequentially stacked from the base substrate, and one portion of the plurality of connecting metal layers is one of the plurality of light emitting cells.
  • a light emitting device may be provided that is electrically connected to a P-type semiconductor layer, and another part is electrically connected to an N-type semiconductor layer of another one of a plurality of light emitting cells.
  • first light-emitting cell includes a first light-emitting cell, a second light-emitting cell, and a third light-emitting cell
  • the plurality of connecting rapid layers include a first connecting metal layer electrically connected to the first light-emitting cell; and a second connection metal layer electrically connected to the first light emitting cell and the second light emitting cell; a third connection metal layer electrically connected to the second light emitting cell and the third light emitting cell; and a fourth connection metal layer electrically connected to the third light emitting cell.
  • the first light emitting cell includes a first N-type semiconductor layer and a first P-type semiconductor layer sequentially stacked on the base substrate
  • the second light emitting cell includes a first N-type semiconductor layer sequentially stacked on the base substrate.
  • the third light emitting cell includes a third N-type semiconductor layer and a third P-type semiconductor layer sequentially stacked on the base substrate, 1
  • the connecting metal layer is electrically connected to the first P-type semiconductor layer
  • the second connecting metal layer is electrically connected to the first N-type semiconductor layer and the second P-type semiconductor layer
  • the third connecting metal layer is
  • a light emitting device may be provided that is electrically connected to the second N-type semiconductor layer and the third P-type semiconductor layer
  • the fourth connection metal layer is electrically connected to the third N-type semiconductor layer.
  • the plurality of bump pads may include: a first bump pad stacked on the first connection metal layer; a second bump pad laminated on the second connection metal layer; a third bump pad laminated on the third connection metal layer; and a fourth bump pad stacked on the fourth connection metal layer, wherein the first bump pad, the second bump pad, the third bump pad, and the fourth bump pad are viewed toward the surface of the base substrate.
  • light emitting devices may be provided that are sequentially arranged clockwise based on the center of the base substrate.
  • a light emitting device may be provided in which the plurality of connecting metal layers are formed in different shapes.
  • a light emitting device may be provided in which the plurality of connecting metal layers reflect light generated from the plurality of light emitting cells toward the base substrate.
  • a light emitting device may be provided in which the plurality of bump pads are arranged symmetrically with respect to the center of the base substrate when the plurality of bump pads are viewed toward the surface of the base substrate.
  • a light emitting device may be provided in which the gap between the plurality of connecting metal layers is 15 um to 20 um.
  • a convex portion formed to be convex toward another one of the plurality of connecting metal layers is formed on one of the plurality of connecting metals, and a convex portion is formed on the other one of the plurality of connecting metal layers in a direction spaced apart from the one of the plurality of connecting metal layers.
  • a light emitting device may be provided in which a concave portion is formed to be concave, and the convex portion and the concave portion are disposed to face each other.
  • each of the plurality of light emitting cells is arranged in one direction, and each of the plurality of light emitting cells includes: an N-type semiconductor layer stacked on the base substrate; A P-type semiconductor layer stacked on the N-type semiconductor layer; an N-type electrode stacked on the N-type semiconductor layer; and a P-type electrode stacked on the P-type semiconductor layer, wherein the plurality of connecting metal layers are electrically connected to the N-type semiconductor layer and the P-type semiconductor layer through one or more of the N-type electrode and the P-type electrode.
  • a light emitting device may be provided in which the N-type electrodes of each of the plurality of light emitting cells are aligned with each other in the one direction, but at least one of the plurality of light emitting cells is arranged to be offset from the other in a direction perpendicular to the one direction.
  • the base substrate a plurality of light emitting cells provided on the surface of the base substrate to be spaced apart from each other and generating light; a plurality of connecting metal layers stacked on each of the plurality of light emitting cells and electrically connected to the plurality of light emitting cells so as to be disposed inside each light emitting cell when viewed in a direction toward the surface of the base substrate; A plurality of bump pads are formed and each is stacked on the plurality of connecting metal layers; and a control unit that applies current to at least some of the plurality of bump pads so that light is generated from one or more of the plurality of light emitting cells.
  • each of the plurality of light emitting cells is arranged in one direction, and each of the plurality of light emitting cells includes: an N-type semiconductor layer stacked on the base substrate; A P-type semiconductor layer stacked on the N-type semiconductor layer; an N-type electrode stacked on the N-type semiconductor layer; and a P-type electrode stacked on the P-type semiconductor layer, wherein one of the plurality of connecting metal layers is electrically connected to the N-type semiconductor layer through the N-type electrode, and another one of the plurality of connecting metal layers is electrically connected to the N-type semiconductor layer.
  • a light emitting device may be provided in which each N-type electrode of the plurality of light emitting cells is arranged in the one direction and alternately disposed in one of the first region and the second region.
  • a connecting metal layer electrically connected to one of the plurality of light emitting cells is disposed in an inner area of one of the plurality of light emitting cells when viewed toward the surface of the base substrate, and the bump pad is located on the base substrate.
  • a light emitting device may be provided, which is disposed in an inner region of the connecting metal layer when viewed toward the surface.
  • the base substrate a first light emitting cell provided on the surface of the base substrate; a second light emitting cell provided on the surface of the base substrate; a plurality of connecting metal layers stacked on one or more of the first light emitting cell and the second light emitting cell so that the first light emitting cell and the second light emitting cell are electrically connected in series or parallel; a plurality of bump pads each stacked on the plurality of connecting metal layers; and a control unit that applies current to at least some of the plurality of bump pads so that light is generated from at least one of the first light emitting cell and the second light emitting cell.
  • the plurality of connecting metal layers may include: a first connecting metal layer electrically connected to the first light emitting cell; a second connection metal layer electrically connected to the first light emitting cell and the second light emitting cell; and a third connection metal layer electrically connected to the second light-emitting cell, wherein a portion of the first connection metal layer is located inside the first light-emitting cell when viewed toward the surface of the base substrate, and another portion is located inside the first light-emitting cell. A portion of the second connection metal layer is located inside the first light emitting cell when viewed toward the surface of the base substrate, and the other portion is located inside the first light emitting cell.
  • a light emitting device may be provided, wherein the third connecting metal layer is disposed inside the second light emitting cell when viewed toward the surface of the base substrate.
  • energy wasted as heat can be reduced and energy efficiency can be improved by efficiently using voltage by controlling the number of light-emitting cells.
  • FIG. 1 is a diagram schematically showing a circuit diagram of a light emitting device according to a first embodiment of the present invention.
  • Figure 2 is a plan view of the light emitting module of the light emitting device according to the first embodiment of the present invention.
  • Figure 3 is a diagram showing one side of the light emitting module of Figure 2.
  • Figure 4 is a diagram schematically showing a circuit diagram of the light emitting module of Figure 3.
  • Figure 5 is a diagram schematically showing a circuit diagram of a light emitting device according to a second embodiment of the present invention.
  • Figure 6 is a plan view of a light-emitting module of a light-emitting device according to a second embodiment of the present invention.
  • Figure 7 is a diagram showing one side of the light emitting module of Figure 6.
  • FIG. 8 is a diagram schematically showing a circuit diagram of the light emitting module of FIG. 7.
  • Figure 9 is a plan view of the light emitting module of the light emitting device according to the third embodiment of the present invention.
  • Figure 10 is a diagram showing one side of the light emitting module of Figure 9.
  • FIG. 11 is a diagram schematically showing a circuit diagram of the light emitting module of FIG. 10.
  • Figure 12 is a plan view of the light emitting module of the light emitting device according to the fourth embodiment of the present invention.
  • FIG. 13 is a diagram showing one side of the light emitting module of FIG. 12.
  • FIG. 14 is a diagram schematically showing a circuit diagram of the light emitting module of FIG. 13.
  • the light emitting device 1 can emit light by receiving current from the outside.
  • the light emitting device 1 may be a light emitting device for a vehicle, but is not limited thereto.
  • the light emitting device 1 may include a light emitting module 10 and a control unit 20.
  • the light emitting module 10 may be a light emitting diode.
  • This light emitting module 10 may include a base substrate 100, a light emitting cell 200, a connecting metal layer 300, a bump pad 400, and a control unit 20.
  • the base substrate 100 may be an insulating or conductive substrate.
  • the base substrate 100 may be a growth substrate for growing an N-type semiconductor layer (not shown) and a P-type semiconductor layer 211, 221, and 231, which will be described later.
  • the base substrate 100 may be a substrate capable of growing a gallium nitride-based semiconductor layer, but is not limited thereto.
  • the base substrate 100 may be a sapphire substrate, a gallium nitride substrate, a SiC substrate, etc., and may be a patterned sapphire substrate.
  • the base substrate 100 may have a rectangular or square outer shape, but is not limited thereto.
  • the base substrate 100 can transmit light generated from the light emitting cell 200.
  • the base substrate 100 may correspond to a transmission path through which light passes, and may function as a lens that disperses light or diffuses light internally.
  • a plurality of light emitting cells 200 may be provided on the surface of the base substrate 100 to generate light.
  • the plurality of light emitting cells 200 may provide a light emitting area of the light emitting device 1.
  • a plurality of light emitting cells 200 may be arranged in one direction on the surface of the base substrate 100, but the number, arrangement direction, and arrangement position of the light emitting cells 200 are not particularly limited. Additionally, the plurality of light emitting cells 200 may be arranged to be spaced apart from each other by a predetermined distance on the base substrate 100. In other words, the surface of the base substrate 100 may be exposed between the plurality of light emitting cells 200.
  • These plurality of light emitting cells 200 may include a first light emitting cell 210, a second light emitting cell 220, and a third light emitting cell 230.
  • the first light emitting cell 210 is provided on the surface of the base substrate 100 and can generate light.
  • the first light-emitting cell 210 may be connected in series to the second light-emitting cell 220 by a connecting metal layer 300.
  • the first light-emitting cell 210 may be electrically connected in series with the second light-emitting cell 220 by a second connection metal layer 320, which will be described later.
  • the second light emitting cell 220 may be provided on the surface of the base substrate 100 to generate light.
  • the second light emitting cell 220 may be arranged to be spaced apart from the first light emitting cell 210, but is not limited thereto. Additionally, the second light-emitting cell 220 may be connected in series to the first light-emitting cell 210 and the third light-emitting cell 230 by the connecting metal layer 300. In other words, the second light-emitting cell 220 may be electrically connected in series with the third light-emitting cell 230 through a third connection metal layer 330, which will be described later.
  • the third light emitting cell 230 is provided on the surface of the base substrate 100 and can generate light.
  • the third light emitting cell 230 may be arranged to be spaced apart from the second light emitting cell 220, but is not limited thereto.
  • the first light-emitting cell 210, the second light-emitting cell 220, and the third light-emitting cell 230 may be aligned in one direction on the surface of the base substrate 100, but are not limited to this.
  • the second light emitting cell 220 may be disposed between the first light emitting cell 210 and the third light emitting cell 230.
  • the third light emitting cell 230 may be connected in series with the second light emitting cell 220 through the connecting metal layer 300.
  • the plurality of light emitting cells 200 may be controlled by the control unit 20 to emit light in a plurality of light emission patterns.
  • the plurality of light-emitting patterns may include a first light-emitting pattern that emits light only from the first light-emitting cell 210, a second light-emitting pattern that emits light only from the second light-emitting cell 220, and a second light-emitting pattern that emits light only from the third light-emitting cell 230.
  • emission patterns a fourth emission pattern in which the first emission cell 210 and the second emission cell 220 emit light, a fifth emission pattern in which only the second emission cell 220 and the third emission cell 230 emit emission, A sixth light-emitting pattern in which the first light-emitting cell 210 and the third light-emitting cell 230 emit light, a seventh light-emitting pattern in which all of the plurality of light-emitting cells 200 emit light, and not all of the plurality of light-emitting cells 200 emit light. It may include an eighth light emitting pattern. The number of these light emitting patterns may be greater than the number of bump pads 400.
  • each of the plurality of light emitting cells 200 includes an N-type semiconductor layer (not shown), a P-type semiconductor layer (211, 221, 231), an active layer, a first insulating layer (212, 222, 232), and a second insulating layer. (not shown), a conductive oxide layer (not shown), N-type electrodes (213, 223, 233), and P-type electrodes (214, 224, 234).
  • the N-type semiconductor layer is a first conductivity type semiconductor layer and may be provided on the surface of the base substrate 100.
  • the N-type semiconductor layer may include N-type impurities (eg, Si, Ge, Sn).
  • the N-type semiconductor layer may include GaN or AlGaN containing Si as a dopant.
  • the N-type semiconductor layer may be larger than the P-type semiconductor layer (211, 221, 231). Additionally, the N-type semiconductor layer may be located inside the area surrounded by the edge of the base substrate 100.
  • the N-type semiconductor layer included in the first light-emitting cell 210 will be referred to as a first N-type semiconductor layer
  • the N-type semiconductor layer included in the second light-emitting cell 220 will be referred to as a second N-type semiconductor layer
  • the N-type semiconductor layer included in the third light-emitting cell 230 is called a third N-type semiconductor layer.
  • the P-type semiconductor layers 211, 221, and 231 may be stacked on the N-type semiconductor layer as a second conductive semiconductor layer.
  • the N-type semiconductor layer and the P-type semiconductor layer 211, 221, and 231 may be sequentially stacked on the base substrate 100.
  • the P-type semiconductor layers 211, 221, and 231 may include P-type impurities (eg, Mg, Sr, Ba).
  • the P-type semiconductor layers 211, 221, and 231 may include GaN or AlGaN containing Mg as a dopant.
  • a conductive oxide layer or a P-type electrode 214, 224, 234 may be stacked on the P-type semiconductor layers 211, 221, and 231.
  • the P-type semiconductor layer included in the first light-emitting cell 210 will be referred to as the first P-type semiconductor layer 211
  • the P-type semiconductor layer included in the second light-emitting cell 220 will be referred to as the second P-type semiconductor layer. It is referred to as (221)
  • the P-type semiconductor layer included in the third light emitting cell 230 is referred to as the third P-type semiconductor layer (231).
  • the active layer may include a multiple quantum well structure (MQW), and the composition ratio of the nitride-based semiconductor may be adjusted to emit a desired wavelength.
  • the active layer may emit blue light or ultraviolet rays depending on the semiconductor material and its composition ratio.
  • This active layer may be located between the N-type semiconductor layer and the P-type semiconductor layer (211, 221, 231).
  • the active layer included in the first light-emitting cell 210 is referred to as the first active layer
  • the active layer included in the second light-emitting cell 220 is referred to as the second active layer
  • the active layer included in the third light-emitting cell 230 is referred to as the second active layer. It is called the third active layer.
  • the N-type semiconductor layer, the P-type semiconductor layer (211, 221, 231), and the active layer may include a III-V series nitride-based semiconductor, for example, a nitride-based semiconductor such as Al, Ga, In, etc. .
  • a conductive oxide layer may be laminated on the P-type semiconductor layers 211, 221, and 231.
  • the conductive oxide layer is not necessarily disposed.
  • the P-type electrodes 214, 224, and 234 can be directly stacked on the P-type semiconductor layers 211, 221, and 231.
  • the conductive oxide layer may be formed as an oxide layer that transmits light generated in the active layer.
  • the conductive oxide layer may be formed of ITO or ZnO.
  • the conductive oxide layer included in the first light emitting cell 210 is referred to as a first conductive oxide layer
  • the conductive oxide layer included in the second light emitting cell 220 is referred to as a second conductive oxide layer
  • the third light emitting cell is referred to as a second conductive oxide layer.
  • the conductive oxide layer included in (230) is called the third conductive oxide layer.
  • the first insulating layers 212, 222, and 232 may cover at least a portion of the conductive oxide layer.
  • the first insulating layers 212, 222, and 232 may cover sides of the P-type semiconductor layers 211, 221, and 231 and the active layer. Additionally, the first insulating layers 212, 222, and 232 may be covered by the second insulating layer. In other words, the edges of the first insulating layers 212, 222, and 232 may be located farther from the edge of the base substrate 100 than the edges of the second insulating layer. Additionally, edges of the first insulating layers 212, 222, and 232 may contact the N-type semiconductor layer.
  • a plurality of openings may be formed in the first insulating layers 212, 222, and 232. Through these plural openings, the P-type semiconductor layers 211, 221, and 231 can be electrically connected to the outside.
  • a plurality of openings formed in the first insulating layers 212, 222, and 232 may be formed in different sizes. The plurality of openings may include first openings 211a, 222a, and 232a and second openings 212b, 222b, and 232b.
  • the first openings 211a, 222a, and 232a may be formed larger than the second openings 212b, 222b, and 232b.
  • Each of the plurality of light emitting cells 200 may be provided with one first opening 211a, 222a, and 232a, but is not limited thereto.
  • Current is quickly and evenly transmitted to the P-type semiconductor layers 211, 221, and 231 through the first openings 211a, 222a, and 232a, and more light is generated in the active layer, thereby increasing light efficiency.
  • the second openings 212b, 222b, and 232b may be formed smaller than the first openings 211a, 222a, and 232a. Additionally, the second openings 212b, 222b, and 232b may be formed in plural numbers, but are not limited thereto. Current may be transmitted to the P-type semiconductor layers 211, 221, and 231 through these second openings 212b, 222b, and 232b.
  • the first insulating layer included in the first light-emitting cell 210 will be referred to as the first light-emitting insulating layer 212
  • the first insulating layer included in the second light-emitting cell 220 will be referred to as the second light-emitting insulating layer 222.
  • the first insulating layer included in the third light-emitting cell 230 is called the third light-emitting insulating layer 232.
  • the second insulating layer may cover the first insulating layers 212, 222, and 232. Additionally, the second insulating layer may be laminated on the P-type electrodes 214, 224, and 234 to cover a portion of the P-type electrodes 214, 224, and 234.
  • the second insulating layer included in the first light emitting cell 210 will be referred to as a first cover insulating layer
  • the second insulating layer included in the second light emitting cell 220 will be referred to as a second cover insulating layer
  • the third cover insulating layer The second insulating layer included in the light emitting cell 230 is called a third cover insulating layer.
  • the N-type electrodes 213, 223, and 233 may be stacked on the N-type semiconductor layer and electrically connected to the N-type semiconductor layer. These N-type electrodes 213, 223, and 233 may be disposed in the VIA area of the light emitting cell 200. Additionally, the N-type electrodes 213, 223, and 233 may be arranged in one direction when viewed in a direction toward the surface of the base substrate 100. Additionally, at least one of the N-type electrodes 213, 223, and 233 may be arranged to be offset from the other electrode in a vertical direction in one direction.
  • the plurality of N-type electrodes 213, 223, and 233 and the plurality of first openings 211a, 222a, and 232a are aligned in one direction, alternating with each other, when viewed in the direction toward the surface of the base substrate 100. , at least one may be arranged to be offset from the other in a perpendicular direction in one direction.
  • the N-type electrode included in the first light-emitting cell 210 will be referred to as the first N-type electrode 213, and the N-type electrode included in the second light-emitting cell 220 will be referred to as the second N-type electrode 223.
  • the N-type electrode included in the third light-emitting cell 230 is called the third N-type electrode 233.
  • the P-type electrodes 214, 224, and 234 may be stacked on the P-type semiconductor layers 211, 221, and 231 or the conductive oxide layer and electrically connected to them. Current may be applied to the P-type semiconductor layers 211, 221, and 231 through these P-type electrodes 214, 224, and 234.
  • the P-type electrode included in the first light-emitting cell 210 will be referred to as the first P-type electrode 214
  • the P-type electrode included in the second light-emitting cell 220 will be referred to as the second P-type electrode 224.
  • the P-type electrode included in the third light-emitting cell 230 is called the third P-type electrode 234.
  • the connecting metal layer 300 may be formed in plural pieces and connected to the plurality of light emitting cells 200 so that the plurality of light emitting cells 200 are electrically connected in series.
  • one part of the plurality of connecting metal layers 300 is electrically connected to one of the P-type semiconductor layers 211, 221, 231 of the plurality of light emitting cells 200, and the other part is connected to the plurality of connection metal layers 300. It may be electrically connected to another N-type semiconductor layer of the light emitting cell 200.
  • the plurality of connecting metal layers 300 may be formed in different shapes.
  • the plurality of connecting metal layers 300 may reflect light generated from the plurality of light emitting cells toward the base substrate 100. Additionally, the gap between the plurality of connecting metal layers 300 may be 15 ⁇ m to 20 ⁇ m.
  • one or more concave portions 311, 321, 331, and 341 and one or more convex portions 312, 322, 332, and 342 may be formed in each of the plurality of connecting metal layers 300.
  • the convex portions 312, 322, 332, and 342 may be formed to be convex from one of the plurality of connection metal layers 300 toward another one of the plurality of connection metal layers 300.
  • the plurality of connection metal layers 300 Any one of the concave portions 311, 321, 331, and 341 may be formed to be concave in a direction away from another one of the plurality of connecting metal layers 300.
  • any one of the plurality of connecting metal layers 300 may be disposed to face each other.
  • This connecting metal layer 300 may include a first connecting metal layer 310, a second connecting metal layer 320, a third connecting metal layer 330, and a fourth connecting metal layer 340.
  • the first connection metal layer 310 may be electrically connected to the first light emitting cell 210.
  • the first connection metal layer 310 may be electrically connected to one or more of the first P-type semiconductor layer 211 and the first conductive oxide layer through the first P-type electrode 214.
  • the current may be supplied to the first P-type semiconductor layer 211 through the first P-type electrode 214.
  • the current passes through the first P-type semiconductor layer 211, the first active layer, and the first N-type semiconductor layer of the first light-emitting cell 210 and connects the second electrode through the first N-type electrode 213. It may be sequentially supplied to the metal layer 320.
  • the first connection metal layer 310 may be disposed within at least a partial area of the first light emitting cell 210 and the second light emitting cell 220 when viewed toward the surface of the base substrate 100. In other words, when looking toward the surface of the base substrate 100, a portion of the first connection metal layer 310 is disposed in the inner region of the first P-type semiconductor layer 211, and the other portion is disposed in the second P-type semiconductor layer. It may be placed in the inner area of (221). Additionally, one or more first concave portions 311 and one or more first convex portions 312 may be formed in the first connection metal layer 310.
  • the first concave portion 311 may be formed in plural pieces and may be concave in a direction away from one or more of the second connection metal layer 320 and the third connection metal layer 330.
  • One of the plurality of first concave portions 311 is disposed opposite to the second convex portion 322, which will be described later, and the other of the plurality of first concave portions 311 is disposed opposite to the third convex portion 332, which will be described later. It can be placed opposite to .
  • the first convex portion 312 may be formed to be convex toward one or more of the second connection metal layer 320 and the fourth connection metal layer 300. One of these plurality of first convex portions 312 may be disposed opposite to the second concave portion 321, which will be described later. Additionally, when looking toward the surface of the base substrate 100, the first P-type electrode 214 may be disposed in the inner area of the second convex portion 312.
  • the second connection metal layer 320 may be electrically connected to the first light emitting cell 210 and the second light emitting cell 220.
  • the first light-emitting cell 210 and the second light-emitting cell 220 are connected in series, and when current is supplied to the first light-emitting cell 210, it flows to the second light-emitting cell 220. Current may be supplied.
  • the second connection metal layer 320 is electrically connected to the first N-type semiconductor layer through the first N-type electrode 213, and the second P-type semiconductor layer ( 221) and can be electrically connected.
  • this second connection metal layer 320 When current is supplied to this second connection metal layer 320, it passes through the second P-type semiconductor layer 221, the second active layer, and the second N-type semiconductor layer of the second light-emitting cell 220 to form a second N-type semiconductor layer. It may be sequentially supplied to the third connection metal layer 330 through the electrode 223.
  • the second connection metal layer 320 may be disposed within at least a partial area of the first light emitting cell 210 and the second light emitting cell 220 when viewed toward the surface of the base substrate 100. In other words, when the second connection metal layer 320 is viewed toward the surface of the base substrate 100, a portion of the second connection metal layer 320 is disposed in the inner region of the first P-type semiconductor layer 211, and the other portion is disposed in the second P-type semiconductor layer. It may be placed in the inner area of (221). Additionally, one or more second concave portions 321 and one or more second convex portions 322 may be formed in the second connection metal layer 320.
  • the second concave portion 321 may be formed to be concave in a direction away from the first connection metal layer 310.
  • the second convex portion 322 may be formed to be convex toward the first connection metal layer 310 .
  • This second convex portion 322 may be disposed opposite to the first concave portion 311.
  • the second convex portion 322 may be located inside the first concave portion 311.
  • the first N-type electrode 213 may be disposed in the inner area of the second convex portion 322.
  • the third connection metal layer 330 may electrically connect the second light-emitting cell 220 to the second light-emitting cell 220 .
  • the second light-emitting cell 220 and the third light-emitting cell 230 are connected in series, and when current is supplied to the second light-emitting cell 220, the third light-emitting cell 230 Current may be supplied.
  • the third connection metal layer 330 is electrically connected to the second N-type semiconductor layer through the second N-type electrode 223, and the third P-type semiconductor layer ( 231) and can be electrically connected.
  • the third connection metal layer 330 may be disposed within at least a partial area of the second light emitting cell 220 and the third light emitting cell 230 when viewed toward the surface of the base substrate 100. In other words, when the third connection metal layer 330 is viewed toward the surface of the base substrate 100, a portion of the third connection metal layer 330 is disposed in the inner region of the second P-type semiconductor layer 221, and the other portion is disposed in the third P-type semiconductor layer. It may be placed in the inner area of (231).
  • one or more third concave portions 331 and one or more third convex portions 332 may be formed in the third connection metal layer 330.
  • the third concave portion 331 may be formed to be concave in a direction away from the fourth connection metal layer 340.
  • the third convex portion 332 may be formed to be convex toward the first connection metal layer 310. Additionally, when looking toward the surface of the base substrate 100, a second N-type electrode 223 may be disposed in the inner area of the third convex portion 332.
  • the fourth connection metal layer 340 may be electrically connected to the third light emitting cell 230.
  • the fourth connection metal layer 340 may be electrically connected to the third N-type semiconductor layer through the third N-type electrode 233. Additionally, the fourth connection metal layer 340 may be disposed within at least a partial area of the second light emitting cell 220 and the third light emitting cell 230 when viewed toward the surface of the base substrate 100. In other words, when looking toward the surface of the base substrate 100, a portion of the fourth connection metal layer 340 is disposed in the inner region of the second P-type semiconductor layer 221, and the other portion is disposed in the third P-type semiconductor layer. It may be placed in the inner area of (231).
  • one or more fourth concave portions 341 and one or more fourth convex portions 342 may be formed in the fourth connection metal layer 340.
  • the fourth concave portion 341 may be formed to be concave in a direction away from the third connection metal layer 330.
  • the fourth convex portion 342 may be formed to be convex toward the third connection metal layer 330. Additionally, when looking toward the surface of the base substrate 100, a third N-type electrode 233 may be disposed in the inner area of the fourth convex portion 342.
  • a plurality of bump pads 400 may be formed and stacked on each connection metal layer 300.
  • the size of the bump pad 400 may be smaller than the size of the connecting metal layer 300.
  • the bump pad 400 may be disposed in the inner area of the connection metal layer 300 when viewed toward the surface of the base substrate 100.
  • the area difference between the plurality of bump pads 400 may be 1 to 20% or less.
  • Each of these bump pads 400 may be disposed inside two areas of the plurality of light emitting cells 200 when viewed toward the surface of the base substrate 100.
  • the plurality of bump pads 400 may include a first bump pad 410, a second bump pad 420, a third bump pad 430, and a fourth bump pad 440.
  • the first bump pad 410, the second bump pad 420, the third bump pad 430, and the fourth bump pad 440 are exposed on one side of the light emitting device 1. It can be electrically connected by contacting a printed circuit board (PCB) through the bump pads.
  • PCB printed circuit board
  • the first bump pad 410 may be laminated on the first connection metal layer 310.
  • the first bump pad 410 may be disposed inside the area of the first light emitting cell 210 and the second light emitting cell 220 when viewed toward the surface of the base substrate 100.
  • the second bump pad 420 may be laminated on the second connection metal layer 320.
  • the second bump pad 420 may be disposed inside the area of the first light emitting cell 210 and the second light emitting cell 220 when viewed toward the surface of the base substrate 100.
  • the third bump pad 430 may be laminated on the third connection metal layer 330.
  • the third bump pad 430 may be disposed inside the area of the second light emitting cell 220 and the third light emitting cell 230 when viewed toward the surface of the base substrate 100.
  • the fourth bump pad 440 may be laminated on the fourth connection metal layer 340.
  • the fourth bump pad 440 may be disposed inside the area of the second light emitting cell 220 and the third light emitting cell 230 when viewed toward the surface of the base substrate 100.
  • the base substrate 100 When the first bump pad 410, the second bump pad 420, the third bump pad 430, and the fourth bump pad 440 are viewed toward the surface of the base substrate 100, the base substrate 100 ) can be listed sequentially clockwise based on the center.
  • the first bump pad 410, the second bump pad 420, the third bump pad 430, and the fourth bump pad 440 may be arranged symmetrically with respect to the center of the base substrate 100. there is.
  • one bump pad 400 may be arranged in each quadrant so that the positions of the plurality of bump pads 400 are symmetrical to each other.
  • the plurality of bump pads 400 can measure whether the plurality of light emitting cells 200 are operating properly. For example, it is possible to measure whether the first light emitting cell 210 emits light properly by electrically connecting the first bump pad 410 and the second bump pad 420. Additionally, it is possible to measure whether the second light emitting cell 220 emits light properly by electrically connecting the second bump pad 420 and the third bump pad 430. Additionally, it is possible to measure whether the third light emitting cell 230 emits light properly by electrically connecting the third bump pad 430 and the fourth bump pad 440. For example, when the light emitting module 10 emits light at a luminance lower than the target luminance, some of the plurality of bump pads 400 are electrically connected so that a problem occurs in any of the plurality of light emitting cells 200. It is easy to determine whether
  • first bump pad 410 and the second bump pad 420 By connecting the first bump pad 410 and the second bump pad 420 in series, only the first light emitting cell 210 can emit light. By connecting the first bump pad 410 and the third bump pad 430 in series, the first light emitting cell 210 and the second light emitting cell 220 can emit light. Additionally, by connecting the first bump pad 410 and the fourth bump pad 440 in series, all of the plurality of light emitting cells 200 can emit light.
  • the control unit 20 may apply current to at least some of the plurality of bump pads 400 to cause one or more of the plurality of light emitting cells 200 to emit light.
  • the control unit 20 may be an integrated circuit (IC). Additionally, the control unit 20 may cause one or more of the plurality of light emitting cells 200 to emit light based on a plurality of light emission patterns.
  • the control unit 20 may supply current to the first bump pad 410 and the second bump pad 420 based on the first light emission pattern.
  • the first bump pad 410 and the second bump pad 420 are connected in series to form the first bump pad 410 and the second bump pad 420.
  • Only the light emitting cell 210 can emit light.
  • a voltage of 3V may be applied to the first light emitting cell 210.
  • the control unit 20 may supply current to the first bump pad 410 and the third bump pad 430 based on the fourth light emission pattern.
  • the first bump pad 410 and the third bump pad 430 are connected in series to emit first light.
  • the cell 210 and the second light emitting cell 220 may emit light.
  • a voltage of 6V may be applied to the first light emitting cell 210 and the second light emitting cell 220.
  • the control unit 20 may supply current to the first bump pad 410 and the fourth bump pad 440 based on the seventh light emission pattern.
  • the first bump pad 410 and the fourth bump pad 440 are connected in series to form the first bump pad 410 and the fourth bump pad 440.
  • the light emitting cell 210, the second light emitting cell 220, and the third light emitting cell 230 may all emit light.
  • the first light-emitting cell 210, the second light-emitting cell 220, and the third light-emitting cell 230 all emit light by this control unit 20, the first light-emitting cell 210, the second light-emitting cell 220 ) and a voltage of 9V may be applied to the third light emitting cell 230.
  • control unit 20 can selectively cause the plurality of light emitting cells 200 to emit light at one of 3V, 6V, and 9V.
  • the light emitting device 1 can be used in all devices that operate linearly. For example, it can be applied to all devices capable of linear switching operation that include linear circuits and can be used to optimize linear operation.
  • each light emitting cell 200 can be selectively and individually driven to maximize the voltage.
  • energy can be used efficiently by using it for linear driving based on a car battery. More specifically, the car battery's voltage (Vbat) is approximately 12V and can be used for interior lighting for cars.
  • the voltage (Vbat) of a car battery that provides about 12V may vary from about 6V to 12V or more due to various effects.
  • the light emitting device 1 of the present invention emits light in accordance with the supplied voltage by emitting only the first light emitting cell 210 and the second light emitting cell 220.
  • the cells 200 can individually emit light.
  • the voltage (Vbat) of the car battery is about 9V or more, all of the plurality of light emitting cells 200 can be driven. Therefore, even if the range of voltage (Vbat) provided by the car battery varies widely due to external factors, the plurality of light emitting cells 200 can be selectively driven according to the provided voltage, so the voltage (Vbat) supplied from the car battery Vbat) can be utilized as efficiently as possible.
  • the light emitting device 1 may include a plurality of light emitting cells, it may be more suitable for using the provided battery voltage (Vbat) more efficiently than a light emitting diode composed of a single light emitting cell.
  • Vbat battery voltage
  • the remaining voltage except about 3V from the battery voltage (Vbat) is utilized. Instead, it is released as heat, which reduces energy use efficiency.
  • the size of the heat sink also increases, which may lead to many limitations in implementing a compact size of the light emitting device.
  • about 9V can be used from a battery voltage (Vbat) of about 12V, so energy wasted as heat can be effectively saved.
  • the operation of the light emitting cells can be selectively controlled according to the voltage (Vbat) supplied from the car battery.
  • Vbat the voltage supplied from the car battery.
  • the control unit 20 can drive only the first light emitting cell 210 by supplying current only to the first bump pad 410 and the second bump pad 420. It can be done. Therefore, only about 3V supplied from the car battery can be used. If a voltage lower than the voltage (Vbat) that can drive two light emitting cells 200 is supplied from the automobile battery, the control unit 20 can control the light emitting cell 200 so that only one light emitting cell 200 can be driven. Therefore, energy efficiency can be improved by maximizing the use of the voltage (Vbat) supplied from the battery.
  • the control unit 20 supplies current only to the first bump pad 410 and the third bump pad 430 to produce the first light emitting cell 210 and The second light emitting cell 220 can be driven.
  • the control unit 20 can control so that only two light-emitting cells 200 can be driven. Meanwhile, the voltage remaining after driving the light emitting cell 200 can be dissipated as heat through the first resistor (R1) or the first resistor (R1) and the second resistor (R2).
  • the control unit 20 supplies current to the first bump pad 410 and the fourth bump pad 440. supply so that all of the plurality of light emitting cells 200 can be driven.
  • vehicle light-emitting devices can be applied, for example, to vehicle interior lighting and vehicle displays. More specifically, it may be suitable for use in a head-up display (HUD).
  • a head-up display is a device that virtually images information needed by the driver, such as the vehicle's current speed, remaining fuel amount, and navigation route information, and projects it onto the window within the driver's visible area, preventing the driver from looking away unnecessarily. You can drive safely while minimizing the need to move it to another location.
  • the head-up display uses the principle that light from a light emitting device passes through a TFT (Thin Film Transistor)-projection display and is then reflected on a mirror to form an image on the window within the driver's visible area.
  • TFT Thin Film Transistor
  • the light-emitting device 1 can provide a high-brightness, high-efficiency light-emitting device by efficiently using the voltage by selectively driving the light-emitting cells 200 to maximize the use of the voltage supplied from the automobile battery.
  • light can be emitted at a high luminous intensity by emitting a plurality of light-emitting cells 200. Therefore, when applied to a head-up display, it emits high-brightness light, making the image projected on the transparent windshield of the car clearer and more uniform, providing accurate information so that the driver can see the information necessary for driving at a glance.
  • a high voltage driven light emitting diode including a plurality of light emitting cells 200 it is possible to maintain the same level of luminance while supplying a lower current than a light emitting diode including only one light emitting cell. Therefore, according to the voltage supplied from the car battery, the number of driven light-emitting cells 200 is selectively controlled, and the intensity of the current is adjusted according to the driven light-emitting cells 200 to determine the number of light-emitting cells 200 that emit light. Regardless, the same luminance level can be supplied. This can have the effect of maintaining the luminous intensity of light emitted from the light emitting device 1 uniformly.
  • the power load applied to the drive channel can be effectively lowered, thereby preventing excessive heat generation in the light emitting device 1. Accordingly, it is possible to avoid providing a separate heat sink within the light emitting device 1, thereby providing a miniaturized light emitting device. Miniaturization of the product allows for free design free from space constraints and improves usability in narrow spaces.
  • the plurality of light emitting cells 200 may not be electrically connected to each other.
  • the plurality of light emitting cells 200 are not connected through the connecting metal layer 300.
  • the plurality of connecting metal layers 300 of the second embodiment may further include a fifth connecting metal layer 350 and a sixth connecting metal layer 360.
  • the plurality of bump pads 400 of the second embodiment may further include a fifth bump pad 450 and a sixth bump pad 460.
  • the surface of the base substrate 100 extends in one direction and may be divided into a first region 110 and a second region 120 based on an imaginary line crossing the center of the surface.
  • the plurality of light-emitting cells 200 may be arranged to be spaced apart at predetermined intervals in one direction on the base substrate 100, but this is not limited, and the plurality of light-emitting cells 200 may be arranged on each substrate spaced apart from each other. It may be deployed. Additionally, the plurality of light emitting cells 200 may have the same structural shape, but are not limited thereto and may be formed in different shapes.
  • These second light emitting cells 220 may be arranged to be spaced apart from the first light emitting cells 210 at a predetermined interval.
  • the third light emitting cell 230 may be arranged to be spaced apart from the second light emitting cell 220 at a predetermined interval. In other words, the second light emitting cell 220 may be disposed between the first light emitting cell 210 and the third light emitting cell 230.
  • the N-type electrodes 213, 223, and 233 of each of the plurality of light emitting cells 200 are aligned in one direction when viewed toward the surface of the base substrate 100, and are aligned in the first region 110 and the second region. It can be arranged alternately at (120).
  • the first N-type electrode 213 is disposed in the first region 110
  • the second N-type electrode 223 is disposed in the second region
  • the third N-type electrode 233 is disposed in the first region 110. It may be placed in area 110.
  • the plurality of connecting metal layers 300 may be formed in the same shape, but are not limited thereto and may be formed in different shapes.
  • the first connection metal layer 310 may be located in the inner region of the second region 120 of the base substrate 100 when viewed toward the surface of the base substrate 100.
  • the first connection metal layer 310 may be disposed in the inner area of the first light emitting cell 210 when viewed toward the surface of the base substrate 100.
  • This first connection metal layer 300 may be electrically connected to the first P-type semiconductor layer 211 through the first P-type electrode 214.
  • the second connection metal layer 320 may be located in the first region 110 of the base substrate 100 when viewed toward the surface of the base substrate 100. Additionally, the second connection metal layer 320 may be disposed in the inner area of the first light emitting cell 210 when viewed toward the surface of the base substrate 100. This second connection metal layer 320 may be electrically connected to the first N-type semiconductor layer through the first N-type electrode 213.
  • the third connection metal layer 330 may be located in the first region 110 of the base substrate 100 when viewed toward the surface of the base substrate 100. Additionally, the second connection metal layer 320 may be disposed in the inner area of the second light emitting cell 220 when viewed toward the surface of the base substrate 100. This third connection metal layer 330 may be electrically connected to the second P-type semiconductor layer 221 through the second P-type electrode 224.
  • the fourth connection metal layer 340 may be located in the second region 120 of the base substrate 100 when viewed toward the surface of the base substrate 100. Additionally, the fourth connection metal layer 340 may be disposed in the inner area of the second light emitting cell 220 when viewed toward the surface of the base substrate 100. This fourth connection metal layer 330 may be electrically connected to the second N-type semiconductor layer through the second N-type electrode 223.
  • the fifth connection metal layer 350 may be located in the second region 120 of the base substrate 100 when viewed toward the surface of the base substrate 100. Additionally, the fifth connection metal layer 350 may be disposed in the inner area of the third light emitting cell 230 when viewed toward the surface of the base substrate 100. This fifth connection metal layer 330 may be electrically connected to the third P-type semiconductor layer 231 through the third P-type electrode 234.
  • the sixth connection metal layer 360 may be located in the first region 110 of the base substrate 100 when viewed toward the surface of the base substrate 100. Additionally, the sixth connection metal layer 360 may be disposed in the inner area of the third light emitting cell 230 when viewed toward the surface of the base substrate 100. This sixth connection metal layer 360 may be electrically connected to the third N-type semiconductor layer through the third N-type electrode 233.
  • the plurality of bump pads 400 may be formed in the same shape, but are not limited thereto and may be formed in different shapes. Additionally, the bump pad 400 may be disposed in an inner area of the connection metal layer 300 when viewed toward the surface of the base substrate 100.
  • the first bump pad 410 may be laminated on the first connection metal layer 310 so as to be disposed in the second area 120 when viewed toward the surface of the base substrate 100.
  • the second bump pad 420 may be laminated on the second connection metal layer 320 so as to be disposed in the first area 110 when viewed toward the surface of the base substrate 100.
  • a current is applied to the first bump pad 410, the current flows through the first connection metal layer 310, the first P-type semiconductor layer 211, the first N-type semiconductor layer, and the second connection metal layer 320. 2 It may be transmitted to the bump pad 420.
  • the first light emitting cell 210 can emit light.
  • the third bump pad 430 may be laminated on the third connection metal layer 330 so as to be disposed in the first area 110 when viewed toward the surface of the base substrate 100.
  • the fourth bump pad 440 may be laminated on the fourth connection metal layer 340 so as to be disposed in the second area 120 when viewed toward the surface of the base substrate 100.
  • a current is applied to the third bump pad 430, the current flows through the third connection metal layer 330, the second P-type semiconductor layer 221, the second N-type semiconductor layer, and the fourth connection metal layer 340. 4 Can be transmitted to the bump pad 440.
  • the second light emitting cell 220 can emit light.
  • the fifth bump pad 450 may be laminated on the fifth connection metal layer 310 so as to be disposed in the second area 120 when viewed toward the surface of the base substrate 100.
  • the sixth bump pad 460 may be laminated on the sixth connection metal layer 360 so as to be disposed in the first area 110 when viewed toward the surface of the base substrate 100.
  • the current flows through the fifth connection metal layer 310, the third P-type semiconductor layer 231, the third N-type semiconductor layer, and the sixth connection metal layer 360. 6 Can be transmitted to the bump pad 460.
  • the third light emitting cell 230 can emit light.
  • the plurality of light-emitting cells 200 are all connected in parallel, but the present invention is not limited to this, and only some of the plurality of light-emitting cells 200 may be connected in parallel.
  • FIG. 7 is a diagram showing one surface where a plurality of bump pads 400 are exposed
  • FIG. 8 is a diagram showing a circuit diagram in which a plurality of light emitting cells 200 and a plurality of bump pads 400 connected in series are electrically connected to each other. .
  • the plurality of bump pads 400 can measure whether the plurality of light emitting cells 200 are operating properly. It is possible to measure whether the first light emitting cell 210 emits light properly by electrically connecting the first bump pad 410 and the second bump pad 400. Additionally, it is possible to measure whether the second light emitting cell 220 is emitting light properly by electrically connecting the third bump pad 430 and the fourth bump pad 440. It is possible to measure whether the third light emitting cell 230 emits light properly by electrically connecting the fifth bump pad 450 and the sixth bump pad 460. Therefore, when the light emitting device 1 is not driven properly and the light emitting module 10 emits light at low luminous intensity, it is possible to easily determine which light emitting cell among the plurality of light emitting cells 200 has a problem.
  • the control unit 20 can connect at least two of the plurality of light emitting cells 200 in parallel.
  • the control unit 20 may be driven so that at least two of the plurality of light emitting cells 200 are connected in series or in parallel.
  • the control unit 20 may connect the first light emitting cell 210 and the second light emitting cell 220 in series, and connect the second light emitting cell 220 and the third light emitting cell 230 in parallel. there is. Additionally, the control unit 20 can connect all of the plurality of light emitting cells 200 in parallel.
  • At least some of the plurality of light emitting cells 200 of the light emitting device 1 according to the second embodiment of the present invention may be connected in parallel.
  • a low current is supplied to cause all three light emitting cells to emit light. It can be driven with a voltage of about 6V.
  • the light emitting cells are connected only in series, when the voltage (Vbat) of the car battery of about 6V is supplied, the two light emitting cells 200 can emit light to optimize the voltage.
  • the light emitting cells 200 when the light emitting cells 200 are connected in parallel, a low current is supplied so that all of the plurality of light emitting cells 200 emit light, and the voltage (Vbat) of the car battery can be used without waste according to a voltage of about 6V. Therefore, it is possible to supply a low current and maintain the luminous intensity of the light emitting device 1 at the same time.
  • the thermal resistance generated inside the light emitting device 1 can be effectively reduced, providing a heat dissipation effect without using a separate heat sink.
  • the light emitting device 1 according to the third embodiment of the present invention may include a first light emitting cell 210 and a second light emitting cell 220.
  • the first light emitting cell 210 and the second light emitting cell 220 may be arranged to be spaced apart from each other on the same base substrate 100. Additionally, the first light emitting cell 210 and the second light emitting cell 220 may be connected in series to each other through the second connection metal layer 300.
  • the structure and shape of the first light emitting cell 210 and the second light emitting cell 220 are the same as those of the first embodiment described above, so they will be omitted.
  • the first connection metal layer 310, the second connection metal layer 320, the first bump pad 410, and the second bump pad 420 are the same as those of the first embodiment described above.
  • the third connection metal layer 330 may be disposed in the inner area of the second light emitting cell 220 when viewed toward the surface of the base substrate 100. Additionally, the third connection metal layer 330 may be electrically connected to the second N-type semiconductor layer through the second N-type electrode 223 of the second light-emitting cell 220.
  • the third bump pad 430 may be laminated on the third connection metal layer 330. Additionally, the third bump pad 430 may be disposed in an inner area of the third connection metal layer 330 when viewed toward the surface of the base substrate 100. The edge of the third bump pad 430 may be formed to extend along the edge of the third connection metal layer 330.
  • FIG. 10 shows a plurality of bump pads 400 exposed on one surface of the light emitting module 10 of the third embodiment
  • FIG. 11 is a diagram schematically showing the circuit diagram of FIG. 10.
  • each light emitting cell 200 can be individually tested to easily determine the problematic light emitting cell.
  • the light emitting device 1 includes two light emitting cells 200 and can selectively control the driven light emitting cells according to the supplied voltage, while effectively reducing the size of the product.
  • the size of the light emitting module 10 may be about 1 mm2. More specifically, it may be about 700 ⁇ m
  • the size of the light emitting module 10 inserted into the light emitting device is an important factor in the design of the light emitting device 1.
  • the size of the light emitting module 10 it can be designed freely without space constraints, allowing the light emitting device 1 to be designed more flexibly and used in various spaces.
  • a panoramic head-up display which is a light emitting device for a vehicle
  • local dimming is required to divide the screen and control the brightness of only a specific part.
  • about 300 to 300 lights are needed.
  • 400 light emitting modules 10 may be required.
  • a light emitting module (10) that is miniaturized while maintaining the luminous intensity level is required. Since the light emitting module 10 according to the third embodiment can provide a miniaturized light emitting module 10, it can be effectively utilized in the light emitting device 1 that requires many such light emitting modules.
  • the first light-emitting cell 210 and the second light-emitting cell 220 may not be electrically connected to each other through a metal connection layer.
  • the structures of the first light emitting cell 210 and the second light emitting cell 220 may be the same, but are not limited to this, and are structures capable of generating and emitting light, and the structure and shape of the plurality of light emitting cells 200. may be formed differently from each other, at least in part.
  • the first light-emitting cell 210, the second light-emitting cell 220, the first connection metal layer 310 and the second connection metal layer 320, the first bump pad 410, and the second bump pad 420 are The first light emitting cell 210, the second light emitting cell 220, the first connection metal layer 310, and the second connection metal layer 320, and the first bump pad 410 and the second bump pad 420 of the second embodiment Since it is similar to the structure, detailed explanation will be omitted.
  • FIG. 13 is a diagram showing one side of the light emitting module 10 where a plurality of bump pads 400 are exposed
  • FIG. 14 is a diagram schematically showing a circuit diagram of the light emitting module 10 of FIG. 13.
  • the first bump pad 410 and the second bump pad 420 By measuring the first bump pad 410 and the second bump pad 420, it is possible to determine whether the first light emitting cell 210 operates properly. Additionally, it is possible to determine whether the second light emitting cell 220 operates properly by measuring the third bump pad 430 and the fourth bump pad 440. Therefore, when a problem occurs in driving the light emitting module 10, it is possible to easily determine which light emitting cell 200 the problem occurred in.
  • the plurality of bump pads 400 may serve to electrically connect the light emitting module 10 to the printed circuit board.
  • the control unit 20 may supply current to the first bump pad 410 and the second bump pad 420 to cause the first light emitting cell 210 to emit light. Additionally, the control unit 20 can drive both the first light emitting cell 210 and the second light emitting cell 220 by supplying current to the first bump pad 410 and the fourth bump pad 440. Additionally, the control unit 20 may be driven so that the first light emitting cell 210 and the second light emitting cell 220 are connected in series or parallel.
  • the light emitting device 1 may include two light emitting cells 200.
  • the size of the light emitting module 10 can be miniaturized.
  • the first light emitting cell 210 and the second light emitting cell 220 may be connected to each other in series or parallel through the control unit 20 included in the light emitting device 1.
  • the light emitting device 1 can be miniaturized while increasing energy efficiency by maximally utilizing the voltage supplied from the battery voltage.

Abstract

본 발명의 일 측면에 따르면, 베이스기판; 상기 베이스기판의 표면에 배치되어 광을 발생시키는 복수 개의 발광셀; 상기 복수 개의 발광셀이 전기적으로 직렬로 연결되도록 상기 복수 개의 발광셀을 연결하는 복수 개의 연결금속층; 상기 복수 개의 연결금속층에 각각 적층되는 복수 개의 범프패드; 및 상기 복수 개의 발광셀 중 하나 이상에서 광이 발생되도록 상기 복수 개의 범프패드 중 적어도 일부에 전류를 인가하는 제어유닛을 포함하는, 발광장치가 제공될 수 있다.

Description

발광장치
본 발명은 발광장치에 대한 발명이다.
차량용 발광장치에 LED 발광 다이오드의 사용이 점점 늘어남에 따라, 자동차에 맞는 스펙으로 발광 장치를 제공하여 자동차 배터리를 효율적으로 사용하는 것이 점점 중요해지고 있다. 특히, 자동차용 실내 조명에 있어서, 자동차 배터리의 전압은 약 12V 이지만, 여러 가지 외부적인 요인들로 인해 자동차 배터리의 전압은 흔들리는 변동의 스펙을 가지게 된다. 이러한 흔들리는 변동의 전압 범위는 예를 들어 6V 내지 24V 일 수 있으며, 변동 전압으로 인해 발광 장치가 안정적으로 구동되지 않는 문제점이 발생된다.
또한, 자동차 배터리의 전압이 정격 전압 보다 많은 전압이 제공될 때, 발광장치에서 사용되고 남은 전압은 열 등의 에너지로 방출되어 에너지 효율의 저하를 야기시킨다. 또한, 열의 발생으로 인해 발광 장치 내 히트 싱크를 따로 구비해야 하며, 이러한 히트 싱크로 인해 발광 장치의 크기는 점점 커질 수 있다. 발광 장치의 크기가 커짐에 따라, 좁은 공간에서의 발광 장치 활용도가 떨어지고 발광 장치를 디자인하는데 많은 제약을 야기한다.
본 발명의 실시예들은 상기와 같은 배경에서 발명된 것으로서, 발광하는 셀의 개수를 조절함으로써 에너지 효율이 향상될 수 있는 발광 장치를 제공하는 것에 있다.
본 발명의 일 측면에 따르면, 베이스기판; 상기 베이스기판의 표면에 배치되어 광을 발생시키는 복수 개의 발광셀; 상기 복수 개의 발광셀이 전기적으로 직렬로 연결되도록 상기 복수 개의 발광셀을 연결하는 복수 개의 연결금속층; 상기 복수 개의 연결금속층에 각각 적층되는 복수 개의 범프패드; 및 상기 복수 개의 발광셀 중 하나 이상에서 광이 발생되도록 상기 복수 개의 범프패드 중 적어도 일부에 전류를 인가하는 제어유닛을 포함하는, 발광장치가 제공될 수 있다.
또한, 상기 제어유닛은, 미리 설정된 복수 개의 발광패턴 중 어느 하나로 상기 복수 개의 발광셀이 발광하도록 상기 복수 개의 범프패드 중 적어도 일부에 전류를 인가하고, 상기 범프패드의 개수는 상기 복수 개의 발광패턴의 개수보다 작은, 발광장치가 제공될 수 있다.
또한, 상기 범프패드의 크기는 상기 연결금속층의 크기보다 작은, 발광장치가 제공될 수 있다.
또한, 상기 복수 개의 범프패드 간의 면적차이는 1 내지 20% 이하로 형성되는, 발광장치가 제공될 수 있다.
또한, 상기 복수 개의 범프패드 각각은 상기 베이스기판의 표면을 향해 바라 보았을 때, 복수 개의 발광셀의 중 2개의 영역의 내측에 배치되는, 발광장치가 제공될 수 있다.
또한, 상기 복수 개의 발광셀 각각은 상기 베이스기판으로부터 순차적으로 적층되는 N형 반도체층 및 P형 반도체층을 포함하고, 상기 복수 개의 연결금속층 중 하나는 어느 일부가 상기 복수 개의 발광셀 중 어느 하나의 P형 반도체층에 전기적으로 연결되고, 다른 일부가 복수 개의 발광셀 중 다른 하나의 N형 반도체층에 전기적으로 연결되는, 발광장치가 제공될 수 있다.
또한, 제1 발광셀, 제2 발광셀 및 제3 발광셀을 포함하고, 상기 복수 개의 연결급속층은 상기 제1 발광셀과 전기적으로 연결되는 제1 연결금속층; 및 상기 제1 발광셀 및 상기 제2 발광셀과 전기적으로 연결되는 제2 연결금속층; 상기 제2 발광셀과 상기 제3 발광셀과 전기적으로 연결되는 제3 연결금속층; 및 상기 제3 발광셀과 전기적으로 연결되는 제4 연결금속층을 포함하는, 발광장치가 제공될 수 있다.
또한, 상기 제1 발광셀은, 상기 베이스기판에 순차적으로 적층되는 제1 N형 반도체층 및 제1 P형 반도체층을 포함하고, 상기 제2 발광셀은, 상기 베이스기판에 순차적으로 적층되는 제2 N형 반도체층 및 제2 P형 반도체층을 포함하고, 상기 제3 발광셀은, 상기 베이스기판에 순차적으로 적층되는 제3 N형 반도체층 및 제3 P형 반도체층을 포함하고, 상기 제1 연결금속층은 상기 제1 P형 반도체층에 전기적으로 연결되고, 상기 제2 연결금속층은 상기 제1 N형 반도체층 및 상기 제2 P형 반도체층에 전기적으로 연결되고, 상기 제3 연결금속층은 상기 제2 N형 반도체층 및 상기 제3 P형 반도체층에 전기적으로 연결되고, 상기 제4 연결금속층은 상기 제3 N형 반도체층에 전기적으로 연결되는 발광장치가 제공될 수 있다.
또한, 상기 복수 개의 범프패드는 상기 제1 연결금속층에 적층되는 제1 범프패드; 상기 제2 연결금속층에 적층되는 제2 범프패드; 상기 제3 연결금속층에 적층되는 제3 범프패드; 및 상기 제4 연결금속층에 적층되는 제4 범프패드를 포함하고, 상기 제1 범프패드, 상기 제2 범프패드, 상기 제3 범프패드 및 상기 제4 범프패드는, 상기 베이스기판의 표면을 향해 바라보았을 때, 상기 베이스기판의 중심을 기준으로 시계방향으로 순차적으로 나열되는, 발광장치가 제공될 수 있다.
또한, 상기 복수 개의 연결금속층은 서로 다른 형상으로 형성되는, 발광장치가 제공될 수 있다.
또한, 상기 복수 개의 연결금속층은 상기 복수 개의 발광셀에서 발생된 광을 상기 베이스기판을 향해 반사시키는, 발광장치가 제공될 수 있다.
또한, 상기 복수 개의 범프패드는 상기 베이스기판을 상기 복수 개의 범프패드가 상기 베이스기판의 표면을 향해 바라보았을 때, 상기 베이스기판의 중심을 기준으로 서로 대칭되게 배치되는, 발광장치가 제공될 수 있다.
또한, 상기 복수 개의 연결금속층 간의 간격은 15um 내지 20um인, 발광장치가 제공될 수 있다.
또한, 상기 복수 개의 연결금속 중 어느 하나에는 복수 개의 연결금속층 중 다른 하나를 향해 볼록하게 형성된 볼록부가 형성되고, 상기 복수 개의 연결금속층 중 상기 다른 하나에는 복수 개의 연결금속층 중 상기 어느 하나로부터 이격되는 방향으로 오목하게 형성된 오목부가 형성되고, 상기 볼록부와 상기 오목부는 서로 대향하게 배치되는, 발광장치가 제공될 수 있다.
또한, 상기 복수 개의 발광셀은 일 방향으로 나열되고, 상기 복수 개의 발광셀 각각은, 상기 베이스기판에 적층되는 N형 반도체층; 상기 N형 반도체층에 적층되는 P형 반도체층; 상기 N형 반도체층에 적층되는 N형 전극; 및 상기 P형 반도체층에 적층되는 P형 전극을 더 포함하고, 상기 복수 개의 연결금속층은 상기 N형 전극 및 상기 P형 전극 중 하나 이상을 통해 상기 N형 반도체층 및 P형 반도체층에 전기적으로 연결되고, 상기 복수 개의 발광셀 각각의 N형 전극은 상기 일 방향으로 서로 나열되되 적어도 하나가 상기 일 방향에 수직한 방향으로 다른 하나와 어긋나게 배치되는, 발광장치가 제공될 수 있다.
또한, 베이스기판; 서로 이격되도록 상기 베이스기판의 표면에 구비되어 광을 발생시키는 복수 개의 발광셀; 상기 베이스기판의 표면을 향하는 방향으로 보았을 때, 상기 발광셀의 각각의 내측에 배치되도록 상기 복수 개의 발광셀 각각에 적층되어 상기 복수 개의 발광셀에 전기적으로 연결되는 복수 개의 연결금속층; 복수 개로 형성되어 상기 복수 개의 연결금속층에 각각 적층되는 범프패드; 및 상기 복수 개의 발광셀 중 하나 이상에서 광이 발생되도록 상기 복수 개의 범프패드 중 적어도 일부에 전류를 인가하는 제어유닛을 포함하는, 발광장치가 제공될 수 있다.
또한, 상기 복수 개의 발광셀은 일 방향으로 나열되고, 상기 복수 개의 발광셀 각각은, 상기 베이스기판에 적층되는 N형 반도체층; 상기 N형 반도체층에 적층되는 P형 반도체층; 상기 N형 반도체층에 적층되는 N형 전극; 및 상기 P형 반도체층에 적층되는 P형 전극을 포함하고, 상기 복수 개의 연결금속층 중 어느 하나는 상기 N형 전극을 통해 상기 N형 반도체층에 전기적으로 연결되고, 복수 개의 연결금속층 중 다른 하나는 상기 P형 전극을 통해 상기 P형 반도체층에 전기적으로 연결되고, 상기 베이스기판의 표면은 사익 베이스기판의 중심에서 상기 일 방향으로 연장되는 가상의 선에 의해 제1 영역과 제2 영역으로 구획되고, 상기 복수 개의 발광셀의 각각의 N형 전극은 상기 일 방향으로 나열되되 상기 제1 영역 및 상기 제2 영역 중 어느 하나에 교번하여 배치되는, 발광장치가 제공될 수 있다.
또한, 상기 복수 개의 발광셀 중 어느 하나에 전기적으로 연결된 연결금속층은, 상기 베이스기판의 표면을 향해 보았을 때, 상기 복수 개의 발광셀 중 어느 하나의 내측 영역에 배치되고, 상기 범프패드는 상기 베이스기판의 표면을 향해 보았을 때, 상기 연결금속층의 내측 영역에 배치되는, 발광장치가 제공될 수 있다.
또한, 베이스기판; 상기 베이스기판의 표면에 구비되는 제1 발광셀; 상기 베이스기판의 표면에 구비되는 제2 발광셀; 상기 제1 발광셀 및 상기 제2 발광셀이 전기적으로 직렬 또는 병렬로 연결되도록 상기 제1 발광셀 및 상기 제2 발광셀 중 하나 이상에 적층되는 복수 개의 연결금속층; 상기 복수 개의 연결금속층에 각각 적층되는 복수 개의 범프패드; 및 상기 제1 발광셀 및 상기 제2 발광셀 중 하나 이상에서 광이 발생되도록 상기 복수 개의 범프패드 중 적어도 일부에 전류를 인가하는 제어유닛을 포함하는, 발광장치가 제공될 수 있다.
또한, 상기 복수 개의 연결금속층은, 상기 제1 발광셀과 전기적으로 연결되는 제1 연결금속층; 상기 제1 발광셀 및 상기 제2 발광셀과 전기적으로 연결되는 제2 연결금속층; 및 상기 제2 발광셀과 전기적으로 연결되는 제3 연결금속층을 포함하고, 상기 제1 연결금속층은 상기 베이스기판의 표면을 향해 보았을 때, 어느 일부가 상기 제1 발광셀의 내측에 위치되고, 다른 일부가 상기 제2 발광셀의 내측에 위치되도록 배치되고, 상기 제2 연결금속층은 상기 베이스기판의 표면을 향해 보았을 때, 어느 일부가 상기 제1 발광셀의 내측에 위치되고, 다른 일부가 상기 제2 발광셀의 내측에 위치되도록 배치되고, 상기 제3 연결금속층은 상기 베이스기판의 표면을 향해 보았을 때, 상기 제2 발광셀의 내측에 위치되도록 배치되는, 발광장치가 제공될 수 있다.
본 발명의 실시예들에 따르면, 발광하는 발광셀의 개수를 조절하여 전압을 효율적으로 사용함으로써 열로 낭비되는 에너지를 감소시키고 에너지 효율을 향상시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 발광장치의 회로도를 개략적으로 나타낸 도면이다.
도 2는 본 발명의 제1 실시예에 따른 발광장치의 발광모듈의 평면도이다.
도 3은 도 2의 발광모듈의 일면을 나타낸 도면이다.
도 4는 도 3의 발광모듈의 회로도를 개략적으로 나타낸 도면이다.
도 5는 본 발명의 제2 실시예에 따른 발광장치의 회로도를 개략적으로 나타낸 도면이다.
도 6은 본 발명의 제2 실시예에 따른 발광장치의 발광모듈의 평면도이다.
도 7은 도 6의 발광모듈의 일면을 나타낸 도면이다.
도 8은 도 7의 발광모듈의 회로도를 개략적으로 나타낸 도면이다.
도 9는 본 발명의 제3 실시예에 따른 발광장치의 발광모듈의 평면도이다.
도 10은 도 9의 발광모듈의 일면을 나타낸 도면이다.
도 11은 도 10의 발광모듈의 회로도를 개략적으로 나타낸 도면이다.
도 12는 본 발명의 제4 실시예에 따른 발광장치의 발광모듈의 평면도이다.
도 13은 도 12의 발광모듈의 일면을 나타낸 도면이다.
도 14는 도 13의 발광모듈의 회로도를 개략적으로 나타낸 도면이다.
이하에서는 본 발명의 기술적 사상을 구현하기 위한 구체적인 실시예에 대하여 도면을 참조하여 상세히 설명하도록 한다.
아울러 본 발명을 설명함에 있어서 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
또한, 어떤 구성요소가 다른 구성요소에 '연결', '배치', '적층'된다고 언급된 때에는 그 다른 구성요소에 직접적으로 연결, 배치, 적층될 수도 있지만 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
본 명세서에서 사용된 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로 본 발명을 한정하려는 의도로 사용된 것은 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다.
또한, 본 명세서에서 상측, 하측 등의 표현은 도면에 도시를 기준으로 설명한 것이며 해당 대상의 방향이 변경되면 다르게 표현될 수 있음을 미리 밝혀둔다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
또한, 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 해당 구성요소들은 이와 같은 용어들에 의해 한정되지는 않는다. 이 용어들은 하나의 구성요소들을 다른 구성요소로부터 구별하는 목적으로만 사용된다.
명세서에서 사용되는 "포함하는"의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특정 특성, 영역, 정수, 단계, 동작, 요소, 성분 및/또는 군의 존재나 부가를 제외시키는 것은 아니다.
이하, 도 1 내지 도 4를 참조하여, 본 발명의 제1 실시예에 따른 발광장치(1)에 대하여 설명한다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 발광장치(1)는 외부로부터 전류를 공급받아 광을 방출시킬 수 있다. 예를 들어, 발광장치(1)는 차량용 발광장치일 수 있으나 이에 한정되는 것은 아니다. 발광장치(1)는 발광모듈(10) 및 제어유닛(20)을 포함할 수 있다.
도 2 및 도 3을 더 참조하면, 발광모듈(10)은 발광 다이오드일 수 있다. 이러한 발광모듈(10)은 베이스기판(100), 발광셀(200), 연결금속층(300), 범프패드(400) 및 제어유닛(20)을 포함할 수 있다.
베이스기판(100)은 절연성 또는 도전성 기판일 수 있다. 베이스기판(100)은 후술할 N형 반도체층(미도시) 및 P형 반도체층(211, 221, 231)을 성장시키기 위한 성장기판일 수 있다. 다시 말해, 베이스기판(100)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어 베이스기판(100)은 사파이어 기판, 질화갈륨 기판, SiC 기판 등 다양할 수 있으며, 패터닝된 사파이어 기판일 수 있다. 또한, 베이스기판(100)은 직사각형 또는 정사각형의 외형을 가질 수 있으나 이에 한정되는 것은 아니다. 또한, 베이스기판(100)은 발광셀(200)에서 발생된 광을 투과시킬 수 있다. 베이스기판(100)은 광이 투과하는 투과 경로에 해당할 수 있고, 광을 분산시키거나 내부에서 광이 확산시키는 렌즈의 역할을 할 수 있다.
발광셀(200)은 베이스기판(100)의 표면에 복수 개로 구비되어 광을 발생시킬 수 있다. 다시 말해, 복수 개의 발광셀(200)은 발광장치(1)의 발광영역을 제공할 수 있다. 복수 개의 발광셀(200)은 베이스기판(100)의 표면에 일 방향으로 나열될 수 있으나, 발광셀(200)의 개수, 나열 방향 및 배열 위치는 특별히 한정되는 것은 아니다. 또한, 복수 개의 발광셀(200)은 베이스기판(100)에서 소정 거리 이격되어 배치될 수 있다. 다시 말해, 복수 개의 발광셀(200)의 사이로 베이스기판(100)의 표면이 노출될 수 있다. 이러한 복수 개의 발광셀(200)은 제1 발광셀(210), 제2 발광셀(220) 및 제3 발광셀(230)을 포함할 수 있다.
제1 발광셀(210)은 베이스기판(100)의 표면에 구비되어 광을 발생시킬 수 있다. 제1 발광셀(210)은 연결금속층(300)에 의해, 제2 발광셀(220)과 직렬로 연결될 수 있다. 다시 말해, 제1 발광셀(210)은 후술할 제2 연결금속층(320)에 의해, 제2 발광셀(220)과 전기적으로 직렬 연결될 수 있다.
제2 발광셀(220)은 베이스기판(100)의 표면에 구비되어 광을 발생시킬 수 있다. 제2 발광셀(220)은 제1 발광셀(210)로부터 이격되어 배치될 수 있으나 이에 한정되는 것은 아니다. 또한, 제2 발광셀(220)은 연결금속층(300)에 의해 제1 발광셀(210) 및 제3 발광셀(230)에 직렬로 연결될 수 있다. 다시 말해, 제2 발광셀(220)은 후술할 제3 연결금속층(330)을 통해 제3 발광셀(230)과 전기적으로 직렬 연결될 수 있다.
제3 발광셀(230)은 베이스기판(100)의 표면에 구비되어 광을 발생시킬 수 있다. 제3 발광셀(230)은 제2 발광셀(220)로부터 이격되어 배치될 수 있으나 이에 한정되는 것은 아니다. 다시 말해, 제1 발광셀(210), 제2 발광셀(220) 및 제3 발광셀(230)은 베이스기판(100)의 표면에서 일 방향으로 나열될 수 있으나 이에 한정되는 것은 아니다. 제2 발광셀(220)은 제1 발광셀(210)과 제3 발광셀(230) 사이에 배치될 수 있다. 또한, 제3 발광셀(230)은 연결금속층(300)을 통해 제2 발광셀(220)과 직렬 연결될 수 있다.
또한, 복수 개의 발광셀(200)은 복수 개의 발광패턴으로 발광하도록 제어유닛(20)에 의해 제어될 수 있다. 예를 들어, 복수 개의 발광패턴은 제1 발광셀(210)만 발광하는 제1 발광패턴, 제2 발광셀(220)만 발광하는 제2 발광패턴, 제3 발광셀(230)만 발광하는 제3 발광패턴, 제1 발광셀(210)과 제2 발광셀(220)이 발광하는 제4 발광패턴, 제2 발광셀(220)과 제3 발광셀(230)만 발광하는 제5 발광패턴, 제1 발광셀(210)과 제3 발광셀(230)이 발광하는 제6 발광패턴, 복수 개의 발광셀(200) 모두가 발광하는 제7 발광패턴, 복수 개의 발광셀(200)이 모두 발광하지 않는 제8 발광패턴을 포함할 수 있다. 이러한 발광패턴의 개수는 범프패드(400)의 개수보다 많게 형성될 수 있다.
또한, 복수 개의 발광셀(200) 각각은 N형 반도체층(미도시), P형 반도체층(211, 221, 231), 활성층, 제1 절연층(212, 222, 232) 및 제2 절연층(미도시), 도전성 산화물층(미도시), N형 전극(213, 223, 233) 및 P형 전극(214, 224, 234)을 포함할 수 있다.
N형 반도체층은 제1 도전형 반도체층으로 베이스기판(100)의 표면에 구비될 수 있다. N형 반도체층은 N형 분순물(예를 들어, Si, Ge, Sn)을 포함할 수 있다. 예를 들어, N형 반도체층은 도펀트로서 Si를 포함하는 GaN 또는 AlGaN을 포함할 수 있다. N형 반도체층는 P형 반도체층(211, 221, 231)보다 더 클 수 있다. 또한, N형 반도체층은 베이스기판(100)의 가장자리로 둘러싸인 영역 내측에 위치할 수 있다. 이러한 N형 반도체층에 의해, 베이스기판(100)의 표면 중 일부 영역이 N형 반도체층의 둘레를 따라 노출될 수 있으나, 이에 한정되는 것이 아니며, N형 반도체층의 가장자리와 베이스기판(100)의 가장자리는 나란하게 배치될 수 있다. 이하, 제1 발광셀(210)에 포함된 N형 반도체층을 제1 N형 반도체층이라 하고, 제2 발광셀(220)에 포함된 N형 반도체층을 제2 N형 반도체층이라 하고, 제3 발광셀(230)에 포함된 N형 반도체층을 제3 N형 반도체층이라 한다.
P형 반도체층(211, 221, 231)은 제2 도전형 반도체층으로 N형 반도체층에 적층될 수 있다. 다시 말해, 베이스기판(100)에 N형 반도체층과 P형 반도체층(211, 221, 231)이 순차적으로 적층될 수 있다. P형 반도체층(211, 221, 231)은 P형 분순물(예를 들어, Mg, Sr, Ba)를 포함할 수 있다. 예를 들어, P형 반도체층(211, 221, 231)은 도펀트로서 Mg을 포함하는 GaN 또는 AlGaN을 포함할 수 있다. 또한, P형 반도체층(211, 221, 231)에는 도전성 산화물층 또는 P형 전극(214, 224, 234)이 적층될 수 있다. 이하, 제1 발광셀(210)에 포함된 P형 반도체층을 제1 P형 반도체층(211)이라 하고, 제2 발광셀(220)에 포함된 P형 반도체층을 제2 P형 반도체층(221)이라 하고, 제3 발광셀(230)에 포함된 P형 반도체층을 제3 P형 반도체층(231)이라 한다.
활성층은 다중양자우물 구조(MQW)를 포함할 수 있고, 원하는 파장을 방출하도록 질화물계 반도체의 조성비가 조절될 수 있다. 예를 들어, 활성층은 반도체 재료 및 그 조성비에 따라 청색광, 또는 자외선을 방출할 수 있다. 이러한 활성층은 N형 반도체층과 P형 반도체층(211, 221, 231) 사이에 위치할 수 있다. 이하, 제1 발광셀(210)에 포함된 활성층을 제1 활성층이라 하고, 제2 발광셀(220)에 포함된 활성층을 제2 활성층이라 하고, 제3 발광셀(230)에 포함된 활성층을 제3 활성층이라 한다.
N형 반도체층, P형 반도체층(211, 221, 231) 및 활성층은 Ⅲ-Ⅴ 계열 질화물계 반도체를 포함할 수 있으며, 일 예로, Al, Ga, In 등과 같은 질화물계 반도체를 포함할 수 있다.
도전성 산화물층은 P형 반도체층(211, 221, 231)에 적층될 수 있다. 도전성 산화물층은 반드시 배치되는 것이 아니다. 다시 말해, P형 반도체층(211, 221, 231)에 P형 전극(214, 224, 234)이 바로 적층될 수 있다. 도전성 산화물층은 활성층에서 생성된 광을 투과하는 산화물층으로 형성될 수 있다. 예를 들어, 도전성 산화물층은 ITO 또는 ZnO 등으로 형성될 수 있다. 이하, 제1 발광셀(210)에 포함된 도전성 산화물층을 제1 도전성 산화물층이라 하고, 제2 발광셀(220)에 포함된 도전성 산화물층을 제2 도전성 산화물층이라 하고, 제3 발광셀(230)에 포함된 도전성 산화물층을 제3 도전성 산화물층이라 한다.
제1 절연층(212, 222, 232)은 도전성 산화물층을 적어도 일부 덮을 수 있다. 제1 절연층(212, 222, 232)은 P형 반도체층(211, 221, 231) 및 활성층의 측면을 덮을 수 있다. 또한, 제1 절연층(212, 222, 232)은 제2 절연층에 이의 커버될 수 있다. 다시 말해, 제1 절연층(212, 222, 232)의 가장자리는 제2 절연층의 가장자리에 비해 베이스기판(100)의 가장자리로부터 더 멀리 위치할 수 있다. 또한, 제1 절연층(212, 222, 232)의 가장자리는 N형 반도체층과 접할 수 있다. 또한, 제1 절연층(212, 222, 232)에는 복수 개의 개구부가 형성될 수 있다. 이러한 복수 개의 개구부를 통해, P형 반도체층(211, 221, 231)은 외부와 전기적으로 연결될 수 있다. 제1 절연층(212, 222, 232)에 형성된 복수 개의 개구부는 서로 다른 크기로 형성될 수 있다. 복수 개의 개구부는 제1 개구부(211a, 222a, 232a) 및 제2 개구부(212b, 222b, 232b)를 포함할 수 있다.
제1 개구부(211a, 222a, 232a)는 제2 개구부(212b, 222b, 232b)보다 크게 형성될 수 있다. 복수 개의 발광셀(200) 각각에는 하나의 제1 개구부(211a, 222a, 232a)가 구비될 수 있으나 이에 한정되는 것은 아니다. 이러한 제1 개구부(211a, 222a, 232a)를 통해 P형 반도체층(211, 221, 231)으로 전류가 빠르고 고르게 전달되고 활성층에서 보다 많은 광이 생성되어 광효율이 증가될 수 있다.
제2 개구부(212b, 222b, 232b)는 제1 개구부(211a, 222a, 232a)보다 작게 형성될 수 있다. 또한, 제2 개구부(212b, 222b, 232b)는 복수 개로 형성될 수 있으나 이에 한정되는 것은 아니다. 이러한 제2 개구부(212b, 222b, 232b)를 통해 P형 반도체층(211, 221, 231)으로 전류가 전달될 수 있다.
이하, 제1 발광셀(210)에 포함된 제1 절연층을 제1 발광절연층(212)이라 하고, 제2 발광셀(220)에 포함된 제1 절연층을 제2 발광절연층(222)이라 하고, 제3 발광셀(230)에 포함된 제1 절연층을 제3 발광절연층(232)이라 한다.
제2 절연층은 제1 절연층(212, 222, 232)을 커버할 수 있다. 또한, 제2 절연층은 P형 전극(214, 224, 234)의 일부를 커버하도록 P형 전극(214, 224, 234)에 적층될 수 있다. 이하, 제1 발광셀(210)에 포함된 제2 절연층을 제1 커버절연층이라 하고, 제2 발광셀(220)에 포함된 제2 절연층을 제2 커버절연층이라 하고, 제3 발광셀(230)에 포함된 제2 절연층을 제3 커버절연층이라 한다.
N형 전극(213, 223, 233)은 N형 반도체층에 적층되어 N형 반도체층과 전기적으로 연결될 수 있다. 이러한 N형 전극(213, 223, 233)은 발광셀(200)의 비아(VIA)영역에 배치될 수 있다. 또한, N형 전극(213, 223, 233)은 베이스기판(100)의 표면을 향하는 방향으로 보았을 때, 일 방향으로 나열될 수 있다. 또한, N형 전극(213, 223, 233)의 적어도 하나는 일 방향에서 수직한 방향으로 다른 하나와 어긋나게 배치될 수 있다. 또한, 복수 개의 N형 전극(213, 223, 233)과 복수 개의 제1 개구부(211a, 222a, 232a)는 베이스기판(100)의 표면을 향하는 방향으로 보았을 때, 서로 교번하여 일 방향으로 나열되되, 적어도 하나는 일 방향에서 수직한 방향으로 다른 하나와 어긋나게 배치될 수 있다.
이하, 제1 발광셀(210)에 포함된 N형 전극을 제1 N형 전극(213)이라 하고, 제2 발광셀(220)에 포함된 N형 전극을 제2 N형 전극(223)이라 하고, 제3 발광셀(230)에 포함된 N형 전극을 제3 N형 전극(233)이라 한다.
P형 전극(214, 224, 234)은 P형 반도체층(211, 221, 231) 또는 도전성 산화물층에 적층되어 전기적으로 연결될 수 있다. 이러한 P형 전극(214, 224, 234)을 통해 P형 반도체층(211, 221, 231)으로 전류가 인가될 수 있다. 이하, 제1 발광셀(210)에 포함된 P형 전극을 제1 P형 전극(214)이라 하고, 제2 발광셀(220)에 포함된 P형 전극을 제2 P형 전극(224)이라 하고, 제3 발광셀(230)에 포함된 P형 전극을 제3 P형 전극(234)이라 한다.
연결금속층(300)은 복수 개로 형성되어, 복수 개의 발광셀(200)이 전기적으로 직렬로 연결되도록 복수 개의 발광셀(200)에 연결될 수 있다. 다시 말해, 복수 개의 연결금속층(300) 중 하나는 어느 일부가 상기 복수 개의 발광셀(200) 중 어느 하나의 P형 반도체층(211, 221, 231)에 전기적으로 연결되고, 다른 일부가 복수 개의 발광셀(200) 중 다른 하나의 N형 반도체층에 전기적으로 연결될 수 있다. 복수 개의 연결금속층(300)은 서로 다른 형상으로 형성될 수 있다. 복수 개의 연결금속층(300)은 복수 개의 발광셀에서 발생된 광을 베이스기판(100)을 향해 반사시킬 수 있다. 또한, 복수 개의 연결금속층(300) 간의 간격은 15um 내지 20um일 수 있다.
또한, 복수 개의 연결금속층(300) 각각에는 하나 이상의 오목부(311, 321, 331, 341)와 하나 이상의 볼록부(312, 322, 332, 342)가 형성될 수 있다. 볼록부(312, 322, 332, 342는 복수 개의 연결금속층(300) 중 어느 하나로부터 복수 개의 연결금속층(300) 중 다른 하나를 향해 볼록하게 형성될 수 있다. 또한, 복수 개의 연결금속층(300) 중 어느 하나의 오목부(311, 321, 331, 341)는 복수 개의 연결금속층(300) 중 다른 하나로부터 이격되는 방향으로 오목하게 형성될 수 있다. 또한, 복수 개의 연결금속층(300) 중 어느 하나의 볼록부(312, 322, 332, 342)와 복수 개의 연결금속층(300) 중 다른 하나의 오목부(311, 321, 331, 341)는 서로 대향하게 배치될 수 있다.
이러한 연결금속층(300)은 제1 연결금속층(310), 제2 연결금속층(320), 제3 연결금속층(330) 및 제4 연결금속층(340)을 포함할 수 있다.
제1 연결금속층(310)은 제1 발광셀(210)과 전기적으로 연결될 수 있다. 다시 말해, 제1 연결금속층(310)은 제1 P형 전극(214)을 통해 제1 P형 반도체층(211) 및 제1 도전성 산화물층 중 하나 이상과 전기적으로 연결될 수 있다. 이러한 제1 연결금속층(310)으로 전류가 공급되면, 제1 P형 전극(214)을 통해 제1 P형 반도체층(211)으로 전류가 공급될 수 있다. 다시 말해, 전류는 제1 발광셀(210)의 제1 P형 반도체층(211), 제1 활성층, 및 제1 N형 반도체층을 통과하여 제1 N형 전극(213)을 통해 제2 연결금속층(320)으로 순차적으로 공급될 수 있다.
제1 연결금속층(310)은 베이스기판(100)의 표면을 향해 보았을 때, 제1 발광셀(210)과 제2 발광셀(220)의 적어도 일부 영역 내에 배치될 수 있다. 다시 말해, 제1 연결금속층(310)은 베이스기판(100)의 표면을 향해 보았을 때, 어느 일부는 제1 P형 반도체층(211)의 내측영역에 배치되고 다른 일부는 제2 P형 반도체층(221)의 내측 영역에 배치될 수 있다. 또한, 제1 연결금속층(310)에는 하나 이상의 제1 오목부(311)와 하나 이상의 제1 볼록부(312)가 형성될 수 있다.
제1 오목부(311)는 복수 개로 형성되어 제2 연결금속층(320) 및 제3 연결금속층(330) 중 하나 이상으로부터 이격되는 방향으로 오목하게 형성될 수 있다. 이러한 복수 개의 제1 오목부(311) 중 어느 하나는 후술할 제2 볼록부(322)와 대향하게 배치되고 복수 개의 제1 오목부(311) 중 다른 하나는 후술할 제3 볼록부(332)와 대향하게 배치될 수 있다.
제1 볼록부(312)는 제2 연결금속층(320) 및 제4 연결금속층(300) 중 하나 이상을 향해 볼록하게 형성될 수 있다. 이러한 복수 개의 제1 볼록부(312) 중 어느 하나는 후술할 제2 오목부(321)와 대향하게 배치될 수 있다. 또한, 베이스기판(100)의 표면을 향해 바라보았을 때, 제2 볼록부(312)의 내측 영역에는 제1 P형 전극(214)이 배치될 수 있다.
제2 연결금속층(320)은 제1 발광셀(210) 및 제2 발광셀(220)과 전기적으로 연결될 수 있다. 이러한 제2 연결금속층(320)에 의해 제1 발광셀(210)과 제2 발광셀(220)은 직렬로 연결되어 제1 발광셀(210)로 전류가 공급되면 제2 발광셀(220)로 전류가 공급될 수 있다. 다시 말해, 제2 연결금속층(320)은 제1 N형 전극(213)을 통해 제1 N형 반도체층과 전기적으로 연결되고, 제2 P형 전극(224)을 통해 제2 P형 반도체층(221)과 전기적으로 연결될 수 있다. 이러한 제2 연결금속층(320)으로 전류가 공급되면, 제2 발광셀(220)의 제2 P형 반도체층(221), 제2 활성층, 및 제2 N형 반도체층을 통과하여 제2 N형 전극(223)을 통해 제3 연결금속층(330)으로 순차적으로 공급될 수 있다.
제2 연결금속층(320)은 베이스기판(100)의 표면을 향해 보았을 때, 제1 발광셀(210) 및 제2 발광셀(220)의 적어도 일부 영역 내에 배치될 수 있다. 다시 말해, 제2 연결금속층(320)은 베이스기판(100)의 표면을 향해 보았을 때, 어느 일부는 제1 P형 반도체층(211)의 내측영역에 배치되고 다른 일부는 제2 P형 반도체층(221)의 내측 영역에 배치될 수 있다. 또한, 제2 연결금속층(320)에는 하나 이상의 제2 오목부(321)와 하나 이상의 제2 볼록부(322)가 형성될 수 있다.
제2 오목부(321)는 제1 연결금속층(310)으로부터 이격되는 방향으로 오목하게 형성될 수 있다.
제2 볼록부(322)는 제1 연결금속층(310)을 향해 볼록하게 형성될 수 있다. 이러한 제2 볼록부(322)는 제1 오목부(311)와 대향하게 배치될 수 있다. 다시 말해, 제2 볼록부(322)는 제1 오목부(311)의 내측에 위치할 수 있다. 또한, 베이스기판(100)의 표면을 향해 바라보았을 때, 제2 볼록부(322)의 내측 영역에는 제1 N형 전극(213)이 배치될 수 있다.
제3 연결금속층(330)은 제2 발광셀(220)과 제2 발광셀(220)을 전기적으로 연결할 수 있다. 이러한 제3 연결금속층(330)에 의해 제2 발광셀(220)과 제3 발광셀(230)은 직렬로 연결되어 제2 발광셀(220)로 전류가 공급되면 제3 발광셀(230)로 전류가 공급될 수 있다. 다시 말해, 제3 연결금속층(330)은 제2 N형 전극(223)을 통해 제2 N형 반도체층과 전기적으로 연결되고, 제3 P형 전극(234)을 통해 제3 P형 반도체층(231)과 전기적으로 연결될 수 있다. 이러한 제3 연결금속층(330)으로 전류가 공급되면, 제3 발광셀(230)의 제3 P형 반도체층(231), 제3 활성층, 및 제3 N형 반도체층을 통과하여 제3 N형 전극(233)을 통해 제4 연결금속층(340)으로 순차적으로 전류가 공급될 수 있다.
또한, 제3 연결금속층(330)은 베이스기판(100)의 표면을 향해 보았을 때, 제2 발광셀(220) 및 제3 발광셀(230)의 적어도 일부 영역 내에 배치될 수 있다. 다시 말해, 제3 연결금속층(330)은 베이스기판(100)의 표면을 향해 보았을 때, 어느 일부는 제2 P형 반도체층(221)의 내측영역에 배치되고 다른 일부는 제3 P형 반도체층(231)의 내측 영역에 배치될 수 있다.
또한, 제3 연결금속층(330)에는 하나 이상의 제3 오목부(331)와 하나 이상의 제3 볼록부(332)가 형성될 수 있다.
제3 오목부(331)는 제4 연결금속층(340)으로부터 이격되는 방향으로 오목하게 형성될 수 있다.
제3 볼록부(332)는 제1 연결금속층(310)을 향해 볼록하게 형성될 수 있다. 또한, 베이스기판(100)의 표면을 향해 바라보았을 때, 제3 볼록부(332)의 내측 영역에는 제2 N형 전극(223)이 배치될 수 있다.
제4 연결금속층(340)은 제3 발광셀(230)과 전기적으로 연결될 수 있다. 제4 연결금속층(340)은 제3 N형 전극(233)을 통해 제3 N형 반도체층과 전기적으로 연결될 수 있다. 또한, 제4 연결금속층(340)은 베이스기판(100)의 표면을 향해 보았을 때, 제2 발광셀(220) 및 제3 발광셀(230)의 적어도 일부 영역 내에 배치될 수 있다. 다시 말해, 제4 연결금속층(340)은 베이스기판(100)의 표면을 향해 보았을 때, 어느 일부는 제2 P형 반도체층(221)의 내측영역에 배치되고 다른 일부는 제3 P형 반도체층(231)의 내측 영역에 배치될 수 있다.
또한, 제4 연결금속층(340)에는 하나 이상의 제4 오목부(341)와 하나 이상의 제4 볼록부(342)가 형성될 수 있다.
제4 오목부(341)는 제3 연결금속층(330)으로부터 이격되는 방향으로 오목하게 형성될 수 있다.
제4 볼록부(342)는 제3 연결금속층(330)을 향해 볼록하게 형성될 수 있다. 또한, 베이스기판(100)의 표면을 향해 바라보았을 때, 제4 볼록부(342)의 내측 영역에는 제3 N형 전극(233)이 배치될 수 있다.
이러한, 복수 개의 연결금속층(300)에 의해, 제1 발광셀(210)로 전류가 공급되면 제2 발광셀(220)로 전류가 전달되고, 제2 발광셀(220)에서 제3 발광셀(230)로 전류가 전달될 수 있다
범프패드(400)는 복수 개로 형성되어 각각의 연결금속층(300)에 적층될 수 있다. 범프패드(400)의 크기는 연결금속층(300)의 크기보다 작을 수 있다. 다시 말해, 범프패드(400)는 베이스기판(100)의 표면을 향해 보았을 때, 연결금속층(300)의 내측 영역에 배치될 수 있다. 또한, 복수 개의 범프패드(400) 간의 면적 차이는 1 내지 20% 이하로 형성될 수 있다. 이러한 범프패드(400) 각각은 베이스기판(100)의 표면을 향해 바라 보았을 때, 복수 개의 발광셀(200) 중 2개의 영역의 내측에 배치될 수 있다. 복수 개의 범프패드(400)는 제1 범프패드(410), 제2 범프패드(420), 제3 범프패드(430) 및 제4 범프패드(440)를 포함할 수 있다. 한편, 제1 범프패드(410), 제2 범프패드(420), 제3 범프패드(430) 및 제4 범프패드(440)는 발광장치(1)의 일면에서 노출되어 발광장치(1)가 범프패드들을 통해 인쇄회로기판(PCB, Printed Circuit Board)과 접촉되어 전기적으로 연결될 수 있다.
제1 범프패드(410)는 제1 연결금속층(310)에 적층될 수 있다. 제1 범프패드(410)는 베이스기판(100)의 표면을 향해 바라보았을 때, 제1 발광셀(210) 및 제2 발광셀(220)의 영역 내측에 배치될 수 있다.
제2 범프패드(420)는 제2 연결금속층(320)에 적층될 수 있다. 제2 범프패드(420)는 베이스기판(100)의 표면을 향해 바라보았을 때, 제1 발광셀(210) 및 제2 발광셀(220)의 영역 내측에 배치될 수 있다.
제3 범프패드(430)는 제3 연결금속층(330)에 적층될 수 있다. 제3 범프패드(430)는 베이스기판(100)의 표면을 향해 바라보았을 때, 제2 발광셀(220) 및 제3 발광셀(230)의 영역 내측에 배치될 수 있다.
제4 범프패드(440)는 제4 연결금속층(340)에 적층될 수 있다. 제4 범프패드(440)는 베이스기판(100)의 표면을 향해 바라보았을 때, 제2 발광셀(220) 및 제3 발광셀(230)의 영역 내측에 배치될 수 있다.
이러한 제1 범프패드(410), 제2 범프패드(420), 제3 범프패드(430) 및 제4 범프패드(440)는 베이스기판(100)의 표면을 향해 바라보았을 때, 베이스기판(100)의 중심을 기준으로 시계방향으로 순차적으로 나열될 수 있다. 또한, 제1 범프패드(410), 제2 범프패드(420), 제3 범프패드(430) 및 제4 범프패드(440)는 베이스기판(100)의 중심을 기준으로 서로 대칭되게 배치될 수 있다. 예를 들어, 베이스기판(100)의 표면을 4분면으로 구분하였을 때, 복수 개의 범프패드(400)의 위치가 서로 대칭되도록 범프패드(400)가 각각 4분면에 하나씩 배치될 수 있다.
도 4를 더 참조하면, 복수 개의 범프패드(400)는 복수 개의 발광셀(200)이 제대로 작동하는지 측정할 수 있다. 예를 들어, 제1 범프패드(410)와 제2 범프패드(420)를 전기적으로 연결하여 제1 발광셀(210)이 제대로 발광하는지 측정할 수 있다. 또한, 제2 범프패드(420)와 제3 범프패드(430)를 전기적으로 연결하여 제2 발광셀(220)이 제대로 발광하는지 측정할 수 있다. 또한, 제3 범프패드(430)와 제4 범프패드(440)를 전기적으로 연결하여 제3 발광셀(230)이 제대로 발광하는지 측정할 수 있다. 예를 들어, 발광모듈(10)이 타겟하는 광도 보다 낮은 광도로 발광할 때, 복수 개의 범프패드(400) 중 일부를 전기적으로 연결하여 복수 개의 발광셀(200) 중 어느 발광셀에서 문제가 발생한지를 쉽게 판단할 수 있다.
제1 범프패드(410)와 제2 범프패드(420)를 직렬 연결하면 제1 발광셀(210)만 발광할 수 있도록 할 수 있다. 제1 범프패드(410)와 제3 범프패드(430)를 직렬 연결하면 제1 발광셀(210)과 제2 발광셀(220)을 발광시킬 수 있다. 또한, 제1 범프패드(410)와 제4 범프패드(440)를 직렬 연결하면 복수 개의 발광셀(200)을 모두 발광시킬 수 있다
제어유닛(20)은 복수 개의 범프패드(400) 중 적어도 일부에 전류를 인가하여, 복수 개 의 발광셀(200) 중 하나 이상이 발광시킬 수 있다. 예를 들어, 제어유닛(20)은 직접회로(IC, integrated circuit)일 수 있다. 또한, 제어유닛(20)은 복수 개의 발광패턴을 기초로 복수 개의 발광셀(200) 중 하나 이상을 발광시킬 수 있다.
제1 예로, 제어유닛(20)은 제1 발광패턴을 기초로 제1 범프패드(410)와 제2 범프패드(420)로 전류를 공급할 수 있다. 제어유닛(20)에 의해, 제1 범프패드(410)와 제2 범프패드(420)에 전류가 공급되면, 제1 범프패드(410)와 제2 범프패드(420)가 직렬 연결되어 제1 발광셀(210)만이 발광할 수 있다. 이러한 제어유닛(20)에 의해 제1 발광셀(210)만 발광하면, 제1 발광셀(210)에는 3V의 전압이 걸릴 수 있다.
제2 예로, 제어유닛(20)은 제4 발광패턴을 기초로 제1 범프패드(410)와 제3 범프패드(430)로 전류를 공급할 수 있다. 제어유닛(20)에 의해 제1 범프패드(410)와 제3 범프패드(430)에 전류가 공급되면, 제1 범프패드(410)와 제3 범프패드(430)가 직렬 연결되어 제1 발광셀(210) 및 제2 발광셀(220)이 발광할 수 있다. 이러한 제어유닛(20)에 의해 제1 발광셀(210) 및 제2 발광셀(220)이 발광하면, 제1 발광셀(210) 및 제2 발광셀(220)에는 6V의 전압이 걸릴 수 있다.
제3 예로, 제어유닛(20)은 제7 발광패턴을 기초로 제1 범프패드(410)와 제4 범프패드(440)에 전류를 공급할 수 있다. 제어유닛(20)에 의해, 제1 범프패드(410)와 제4 범프패드(440)에 전류가 공급되면, 제1 범프패드(410)와 제4 범프패드(440)가 직렬 연결되어 제1 발광셀(210), 제2 발광셀(220) 및 제3 발광셀(230) 모두가 발광할 수 있다. 이러한 제어유닛(20)에 의해 제1 발광셀(210), 제2 발광셀(220) 및 제3 발광셀(230)이 모두 발광하면, 제1 발광셀(210), 제2 발광셀(220) 및 제3 발광셀(230)에는 9V의 전압이 걸릴 수 있다.
다시 말해, 제어유닛(20)은 3V, 6V 및 9V 중 하나로 복수 개의 발광셀(200)을 선택적으로 발광시킬 수 있다.
이하, 본 발명의 제1 실시예에 따른 발광장치(1)의 작용 및 효과에 대해 설명한다.
본 발명의 제1 실시예에 따른 발광장치(1)는 리니어(Linear) 구동을 하는 모든 장치에 활용될 수 있다. 예를 들어, 리니어 회로가 포함되는 리니어 스위칭 구동을 할 수 있는 장치에 모두 적용하여 리니어 구동 최적화를 위해 활용될 수 있다. 리니어 구동 장치에서 제공되는 전압에 따라, 각각의 발광셀(200)들을 선택적으로 개별 구동시켜 전압을 최대한 활용할 수 있다. 구체적으로는, 자동차 배터리를 기반으로 한 리니어(Linear) 구동에 활용하여 에너지를 효율적으로 사용할 수 있다. 보다 상세하게는 자동차 배터리의 전압(Vbat)이 약 12V 로 제공되는 자동차 배터리에서 자동차용 실내 조명에 사용될 수 있다. 약 12V 를 제공하는 자동차 배터리의 전압(Vbat)은 여러 가지 작용에 의해 흔들리는 변동의 스펙이 약 6V 내지 12V 이상 일 수 있다. 예를 들어, 자동차 배터리의 전압(Vbat)이 약 7V 일 경우, 본 발명의 발광장치(1)는 제1 발광셀(210) 및 제2 발광셀(220)만 발광시켜 공급되는 전압에 맞춰 발광셀(200)들을 개별적으로 발광시킬 수 있다. 또한, 자동차 배터리의 전압(Vbat)이 약 9V 이상일 경우, 복수 개의 발광셀(200)을 모두 구동시킬 수 있다. 따라서, 자동차 배터리에서 제공되는 전압(Vbat)의 범위가 외부적인 요인으로 인해 다양하게 변동되더라도 제공되는 전압에 맞춰서 복수 개의 발광셀(200)을 선택적으로 구동시킬 수 있으므로, 자동차 배터리에서 공급되는 전압(Vbat)을 최대한 효율적으로 활용 할 수 있다.
또한, 발광장치(1)는 복수 개의 발광셀을 포함할 수 있으므로, 하나의 발광셀로 구성되는 발광 다이오드 보다 제공되는 배터리 전압(Vbat)을 효율적으로 사용하기에 적합할 수 있다. 예를 들어, 약 12V 전압을 제공하는 자동차 배터리에서 하나의 발광셀로 구성된 발광 다이오드를 사용할 경우, 약 3V 만 사용하게 되어 약 12V 가 제공되는 배터리 전압(Vbat)에서 약 3V를 제외한 나머지 전압은 활용하지 못하고 열로 방출하게 되어 에너지 사용 효율이 저하된다. 또한, 많은 열이 방출함에 따라, 히트싱크의 크기도 커지기 때문에 발광 장치의 콤팩트한 사이즈를 구현하는데 많은 제약이 따를 수 있다. 하지만, 복수 개의 발광셀(200)을 포함하는 발광장치(1)를 사용할 경우, 약 12V 가 제공되는 배터리 전압(Vbat)에서 약 9V를 사용할 수 있기 때문에 열로 낭비되는 에너지를 효과적으로 절약할 수 있다.
또한, 자동차 배터리에서 공급되는 전압(Vbat)에 따라 발광셀들의 구동을 선택적으로 제어할 수 있다. 예를 들어, 약 3V의 전압만 공급될 경우, 제어유닛(20)에서 제1 범프패드(410) 및 제2 범프패드(420)에만 전류를 공급하여 제1 발광셀(210)만 구동할 수 있도록 할 수 있다. 따라서, 자동차 배터리에서 공급되는 약 3V만 사용할 수 있다. 자동차 배터리에서 발광셀(200) 두 개가 구동할 수 있는 전압(Vbat) 보다 낮은 전압이 공급된다면, 발광셀(200)이 하나만 구동할 수 있도록 제어유닛(20)에서 제어할 수 있다. 따라서, 배터리에서 공급되는 전압(Vbat)을 최대한으로 사용할 수 있도록 하여 에너지 효율을 향상시킬 수 있다
다른 예로, 자동차 배터리에서 공급되는 전압이 약 6 V 일 경우, 제어유닛(20)에서 제1 범프패드(410) 및 제3 범프패드(430)에만 전류를 공급하여 제1 발광셀(210) 및 제2 발광셀(220)을 구동할 수 있도록 할 수 있다. 다시 말해서, 자동차 배터리에서 공급되는 전압(Vbat)이 발광셀 세 개를 구동시킬 수 있는 전압 보다 낮을 경우, 발광셀(200)이 두 개만 구동될 수 있도록 제어유닛(20)에서 제어할 수 있다. 한편, 발광셀(200)을 구동시키고 남은 전압은 제1 저항(R1) 또는 제1 저항(R1)과 제2 저항(R2)을 통해 방열시켜 줄 수 있다.
또한, 자동차 배터리에서 공급되는 전압(Vbat)이 복수 개의 발광셀(200)을 모두 구동시킬 수 있다면, 제어유닛(20)에서 제1 범프패드(410) 및 제4 범프패드(440)에 전류를 공급하여 복수 개의 발광셀(200)이 모두 구동할 수 있도록 할 수 있다. 이와 같이 공급되는 전압에 따라 발광셀(200)들을 선택적으로 구동시킴에 따라, 자동차 배터리에서 공급되는 전압을 최대한 활용하여 열로 낭비되는 에너지를 최소화 할 수 있도록 하여 에너지 사용 효율을 향상 시킬 수 있다.
이러한 차량용 발광 장치의 활용은, 예를 들어, 차량용 실내 조명 및 차량용 디스플레이 등에 적용 될 수 있다. 더 자세하게는 헤드업 디스플레이(HUD, Head-Up Display)에 활용하기에 적합할 수 있다. 헤드업 디스플레이는 운전자의 가시 영역 내의 유리창 부분에 차량 현재 속도, 연료 잔량, 내비게이션 길안내 정보 등의 운전자가 필요로 하는 정보를 가상으로 화상화하여 유리창에 투영시켜주는 장치로써 운전자가 불필요하게 시선을 다른 곳으로 옮기는 것을 최소화하며 안전하게 운전할 수 있다. 헤드업 디스플레이는 발광 장치에서 나온 빛이 TFT(Thin Film Transistor, 박막 트랜지스터)-투영디스플레이를 통과한 후, 거울에 반사되어 운전자의 가시 영역 내의 유리창에 상이 맺히도록 하는 원리를 이용한 것이다.
거울에 반사되어 전면 유리창에 선명하고 균일하게 상이 맺히기 위해서는 발광 장치에서 나온 빛의 광도가 높게 유지 되야 한다. 따라서, 자동차 배터리에서 공급되는 전압을 낭비하지 않고 모두 사용하여 발광 다이오드에서 높은 광도로 빛을 방출할 수 있도록 해야 한다. 본 발명에서 제공하는 발광장치(1)는 자동차 배터리에서 공급하는 전압을 최대한 이용할 수 있도록 발광셀(200)을 선택적으로 구동시켜 전압을 효율적으로 사용하여 고광도, 고효율 발광장치를 제공할 수 있다. 또한, 발광셀이 하나인 발광 다이오드에 비해, 복수 개의 발광셀(200)을 발광함으로써 높은 광도로 빛을 방출 할 수 있다. 따라서, 헤드업 디스플레이에 적용할 경우 고광도의 빛을 방출하여 투명한 자동차 전면 유리에 투영되는 이미지를 더욱 선명하고 균일하게 구현할 수 있어 운전자가 운전에 필요한 정보를 한눈에 알아 볼 수 있도록 정확한 정보를 제공할 수 있다
또한, 복수 개의 발광셀(200)을 포함하는 고전압 구동 발광 다이오드를 적용함으로써 하나의 발광셀만을 포함하는 발광 다이오드 보다 낮은 전류를 공급하면서 동등 수준의 광도를 유지할 수 있다. 따라서 자동차 배터리에서 공급되는 전압에 따라, 구동시키는 발광셀(200)의 개수를 선택적으로 제어하며, 구동되는 발광셀(200)에 따라 전류의 세기를 조절하여 발광되는 발광셀(200)의 개수에 상관없이 동등한 광도 수준을 공급할 수 있다. 이는 발광장치(1)에서 발광되는 빛의 광도를 균일하게 유지시킬 수 있는 효과를 줄 수 있다.
또한, 낮은 전류를 공급해줌으로써 드라이브 채널에 걸리는 파워로드를 효과적으로 낮출 수 있어 발광장치(1)에 열이 많이 발생되는 것을 방지할 수 있다. 따라서, 발광장치(1) 내에 별도의 히트 싱크를 구비하지 않도록 할 수 있어 소형화된 발광 장치를 제공할 수 있다. 제품의 소형화로 공간의 제약에서 벗어나 자유롭게 디자인할 수 있으며, 좁은 공간에서의 활용도가 향상될 수 있다.
이하, 도 5 내지 도 8을 참조하여, 본 발명의 제2 실시예에 따른 발광장치(1)에 대하여 설명한다.
제2 실시예를 설명함에 있어서 복수 개의 발광셀(200) 중 적어도 일부는 병렬로 연결될 수 있는 점에 있어서 차이점이 있는 바, 이러한 차이점을 위주로 설명한다. 제2 실시예는 본 발명의 제1 실시예와 다르게 복수 개의 발광셀(200)은 서로 전기적으로 연결되어 있지 않을 수 있다. 다시 말해, 복수 개의 발광셀(200)은 연결금속층(300)을 통해 연결되지 않는다. 또한, 제2 실시예의 복수 개의 연결금속층(300)은 제5 연결금속층(350) 및 제6 연결금속층(360)을 더 포함할 수 있다. 또한, 제2 실시예의 복수 개의 범프패드(400)는 제5 범프패드(450) 및 제6 범프패드(460)를 더 포함할 수 있다.
베이스기판(100)의 표면은 일 방향으로 연장되면서 표면의 중심을 가로지르는 가상의 선을 기준으로 제1 영역(110)과 제2 영역(120)으로 구분될 수 있다.
복수 개의 발광셀(200)은 베이스기판(100)에서 일 방향으로 소정의 간격으로 이격되어 배치될 있을 수 있으나, 이에 한정되지 않으며, 복수 개의 발광셀(200)은 서로 이격된 각각의 기판 상에 배치될 수도 있다. 또한, 복수 개의 발광셀(200)은 구조적으로 동일한 형상을 가질 수 있으나, 이에 한정되는 것은 아니며, 서로 다른 형상으로 형성될 수 있다.
이러한 제2 발광셀(220)은 제1 발광셀(210)로부터 소정의 간격으로 이격되어 배치될 수 있다. 제3 발광셀(230)은 제2 발광셀(220)로부터 소정의 간격으로 이격되어 배치될 수 있다. 다시 말해, 제2 발광셀(220)은 제1 발광셀(210)과 제3 발광셀(230) 사이에 배치될 수 있다.
이러한 복수 개의 발광셀(200) 각각의 N형 전극(213, 223, 233)은 베이스기판(100)의 표면을 향해 바라보았을 때, 일 방향으로 나열되되, 제1 영역(110)과 제2 영역(120)에 교번하면서 배치될 수 있다. 예를 들어, 제1 N형 전극(213)은 제1 영역(110)에 배치되고, 제2 N형 전극(223)은 제2 영역에 배치되고, 제3 N형 전극(233)은 제1 영역(110)에 배치될 수 있다.
복수 개의 연결금속층(300)은 동일한 형상으로 형성될 수 있으나 이에 한정되는 것은 아니며 서로 다른 형상으로 형성될 수 있다.
제1 연결금속층(310)은 베이스기판(100)의 표면을 향해 바라보았을 때, 베이스기판(100)의 제2 영역(120)의 내측 영역에 위치될 수 있다. 제1 연결금속층(310)은 베이스기판(100)의 표면을 향해 바라보았을 때, 제1 발광셀(210)의 내측 영역에 배치될 수 있다. 이러한 제1 연결금속층(300)은 제1 P형 전극(214)을 통해 제1 P형 반도체층(211)에 전기적으로 연결될 수 있다.
제2 연결금속층(320)은 베이스기판(100)의 표면을 향해 바라보았을 때, 베이스기판(100)의 제1 영역(110)에 위치될 수 있다. 또한, 제2 연결금속층(320)은 베이스기판(100)의 표면을 향해 바라보았을 때, 제1 발광셀(210)의 내측 영역에 배치될 수 있다. 이러한 제2 연결금속층(320)은 제1 N형 전극(213)을 통해 제1 N형 반도체층에 전기적으로 연결될 수 있다.
제3 연결금속층(330)은 베이스기판(100)의 표면을 향해 바라보았을 때, 베이스기판(100)의 제1 영역(110)에 위치될 수 있다. 또한, 제2 연결금속층(320)은 베이스기판(100)의 표면을 향해 바라보았을 때, 제2 발광셀(220)의 내측 영역에 배치될 수 있다. 이러한 제3 연결금속층(330)은 제2 P형 전극(224)을 통해 제2 P형 반도체층(221)에 전기적으로 연결될 수 있다.
제4 연결금속층(340)은 베이스기판(100)의 표면을 향해 바라보았을 때, 베이스기판(100)의 제2 영역(120)에 위치될 수 있다. 또한, 제4 연결금속층(340)은 베이스기판(100)의 표면을 향해 바라보았을 때, 제2 발광셀(220)의 내측 영역에 배치될 수 있다. 이러한 제4 연결금속층(330)은 제2 N형 전극(223)을 통해 제2 N형 반도체층에 전기적으로 연결될 수 있다.
제5 연결금속층(350)은 베이스기판(100)의 표면을 향해 바라보았을 때, 베이스기판(100)의 제2 영역(120)에 위치될 수 있다. 또한, 제5 연결금속층(350)은 베이스기판(100)의 표면을 향해 바라보았을 때, 제3 발광셀(230)의 내측 영역에 배치될 수 있다. 이러한 제5 연결금속층(330)은 제3 P형 전극(234)을 통해 제3 P형 반도체층(231)에 전기적으로 연결될 수 있다.
제6 연결금속층(360)은 베이스기판(100)의 표면을 향해 바라보았을 때, 베이스기판(100)의 제1 영역(110)에 위치될 수 있다. 또한, 제6 연결금속층(360)은 베이스기판(100)의 표면을 향해 바라보았을 때, 제3 발광셀(230)의 내측 영역에 배치될 수 있다. 이러한 제6 연결금속층(360)은 제3 N형 전극(233)을 통해 제3 N형 반도체층에 전기적으로 연결될 수 있다.
복수 개의 범프패드(400)는 동일한 형상으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 서로 다른 형상으로 형성될 수 있다. 또한, 범프패드(400)는 베이스기판(100)의 표면을 향해 보았을 때, 연결금속층(300)의 내측 영역에 배치될 수 있다.
제1 범프패드(410)는 베이스기판(100)의 표면을 향해 보았을 때, 제2 영역(120)에 배치되도록 제1 연결금속층(310)에 적층될 수 있다.
제2 범프패드(420)는 베이스기판(100)의 표면을 향해 보았을 때, 제1 영역(110)에 배치되도록 제2 연결금속층(320)에 적층될 수 있다. 제1 범프패드(410)에 전류가 인가되면, 전류는 제1 연결금속층(310), 제1 P형 반도체층(211), 제1 N형 반도체층, 제2 연결금속층(320)을 통해 제2 범프패드(420)로 전달될 수 있다. 이러한 제1 범프패드(410)와 제2 범프패드(420)에 전류가 인가되면, 제1 발광셀(210)이 발광할 수 있다.
제3 범프패드(430)는 베이스기판(100)의 표면을 향해 보았을 때, 제1 영역(110)에 배치되도록 제3 연결금속층(330)에 적층될 수 있다.
제4 범프패드(440)는 베이스기판(100)의 표면을 향해 보았을 때, 제2 영역(120)에 배치되도록 제4 연결금속층(340)에 적층될 수 있다. 제3 범프패드(430)에 전류가 인가되면, 전류는 제3 연결금속층(330), 제2 P형 반도체층(221), 제2 N형 반도체층 및 제4 연결금속층(340)을 통해 제4 범프패드(440)로 전달될 수 있다. 이러한 제3 범프패드(430)와 제4 범프패드(440)에 전류가 인가되면, 제2 발광셀(220)이 발광할 수 있다.
제5 범프패드(450)는 베이스기판(100)의 표면을 향해 보았을 때, 제2 영역(120)에 배치되도록 제5 연결금속층(310)에 적층될 수 있다.
제6 범프패드(460)는 베이스기판(100)의 표면을 향해 보았을 때, 제1 영역(110)에 배치되도록 제6 연결금속층(360)에 적층될 수 있다. 제5 범프패드(450)에 전류가 인가되면, 전류는 제5 연결금속층(310), 제3 P형 반도체층(231), 제3 N형 반도체층, 제6 연결금속층(360)을 통해 제6 범프패드(460)로 전달될 수 있다. 이러한 제5 범프패드(450)와 제6 범프패드(460)에 전류가 인가되면, 제3 발광셀(230)이 발광할 수 있다.
한편, 제2 실시예는 복수 개의 발광셀(200)은 모두 병렬로 연결되는 것으로 설명하였으나, 이에 한정되지 않으며, 복수 개의 발광셀(200) 중 일부만이 병렬로 연결될 수도 있다.
도 7은 복수 개의 범프패드(400)가 노출되는 일면을 나타내는 도면이고, 도 8은 서로 직렬 연결된 복수 개의 발광셀(200)과 복수 개의 범프패드(400)가 서로 전기적으로 연결된 회로도를 나타내는 도면이다.
도 7 및 도 8을 참조하면, 복수 개의 범프패드(400)는 복수 개의 발광셀(200)이 제대로 작동하는지 측정할 수 있다. 제1 범프패드(410)와 제2 범프패드(400)를 전기적으로 연결하여 제1 발광셀(210)이 제대로 발광하는지 측정할 수 있다. 또한, 제3 범프패드(430)와 제4 범프패드(440)를 전기적으로 연결하여 제2 발광셀(220)이 제대로 발광하는지를 측정할 수 있다. 제5 범프패드(450)와 제6 범프패드(460)를 전기적으로 연결하여 제3 발광셀(230)이 제대로 발광하는지 측정할 수 있다. 따라서, 발광장치(1)가 제대로 구동되지 않아 발광모듈(10)이 낮은 광도로 발광될 때, 복수 개의 발광셀(200) 중 어떤 발광셀에 문제가 있는지 쉽게 판단할 수 있다.
제어유닛(20)은 복수 개의 발광셀(200)의 적어도 2개 이상을 병렬 연결시킬 수 있다. 다시 말해, 제어유닛(20)은 복수 개의 발광셀(200)의 적어도 2개 이상이 직렬 연결 또는 병렬 연결되도록 구동될 수 있다. 예를 들어, 제어유닛(20)은 제1 발광셀(210)과 제2 발광셀(220)은 직렬 연결시키고, 제2 발광셀(220)과 제3 발광셀(230)은 병렬 연결시킬 수 있다. 또한, 제어유닛(20)은 복수 개의 발광셀(200)을 모두 병렬로 연결시킬 수 있다.
이하, 본 발명의 제2 실시예에 따른 발광장치(1)의 작용 및 효과에 대해 설명한다.
본 발명의 제2 실시예에 따른 발광장치(1)의 복수 개의 발광셀(200) 중 적어도 일부는 병렬로 연결될 수 있다. 복수 개의 발광셀(200) 중 적어도 일부는 병렬로 연결할 경우, 예를 들어, 자동차 배터리의 전압(Vbat)이 약 12V 중 약 6V 만 공급될 경우, 저전류를 공급하여 세 개의 발광셀들을 모두 발광 시키면서 약 6V 의 전압으로 구동될 수 있도록 할 수 있다. 다시 말해서, 발광셀들이 직렬로만 연결되어 있다면 약 6V 의 자동차 배터리의 전압(Vbat)이 공급될 때, 두 개의 발광셀(200)을 발광시켜 전압을 최적화하여 사용할 수 있다. 하지만, 발광셀(200)들을 병렬로 연결할 경우, 저전류를 공급하여 복수 개의 발광셀(200)을 모두 발광시키면서 약 6V 의 전압에 맞춰 자동차 배터리의 전압(Vbat)을 낭비 없이 사용할 수 있다. 따라서, 저전류를 공급하는 동시에 발광장치(1)의 광도도 유지할 수 있다. 저전류 구동을 시켜줌으로써, 발광장치(1)의 내부에서 발생되는 열 저항을 효과적으로 감소시켜 줄 수 있어 별도의 히트싱크를 사용하지 않고도 방열 효과를 줄 수 있다. 또한, 별도의 히트싱크를 사용하지 않아 발광 장치의 소형화 구현이 가능하다. 따라서, 공간의 제약을 받지 않고 발광장치(1)를 적용할 수 있어 발광장치(1)의 디자인을 유연하게 할 수 있다.
이하, 도 9 내지 도 11을 참조하여, 본 발명의 제3 실시예에 따른 발광장치(1)에 대하여 설명한다. 본 발명의 제3 실시예에 따른 발광장치(1)는 제1 발광셀(210) 및 제2 발광셀(220)을 포함할 수 있다. 제1 발광셀(210)과 제2 발광셀(220)은 서로 같은 베이스기판(100)에 이격되어 배치될 수 있다. 또한, 제1 발광셀(210)과 제2 발광셀(220)은 제2 연결금속층(300)을 통해 서로 직렬 연결될 수 있다. 제1 발광셀(210) 및 제2 발광셀(220)의 구조 및 형태는 상술한 제1 실시예와 같아 생략하기로 한다. 또한, 제1 연결금속층(310), 제2 연결금속층(320), 제1 범프패드(410) 및 제2 범프패드(420)도 상술한 제1 실시예와 같다.
제3 연결금속층(330)은 베이스기판(100)의 표면을 향해 보았을 때, 제2 발광셀(220)의 내측 영역에 배치될 수 있다. 또한, 제3 연결금속층(330)은 제2 발광셀(220)의 제2 N형 전극(223)을 통해 제2 N형 반도체층에 전기적으로 연결될 수 있다.
제3 범프패드(430)는 제3 연결금속층(330)에 적층될 수 있다. 또한, 제3 범프패드(430)는 베이스기판(100)의 표면을 향해 바라보았을 때, 제3 연결금속층(330)의 내측 영역에 배치될 수 있다. 이러한 제3 범프패드(430)의 가장자리는 제3 연결금속층(330)의 가장자리를 따라 연장되어 형성될 수 있다.
도 10은 제3 실시예의 발광모듈(10)의 일면에 노출되는 복수 개의 범프패드(400)를 나타낸 것이며, 도 11은 도 10의 회로도를 개략적으로 도시한 도면이다.
이러한 제1 범프패드(410)와 제2 범프패드(420)를 측정하면, 제1 발광셀(210)이 제대로 발광하는지 측정할 수 있다. 제2 범프패드(420)와 제3 범프패드(430)를 측정하면, 제2 발광셀(220)이 제대로 발광하는지 측정할 수 있다. 따라서, 발광모듈(10)의 발광에 문제가 발생하였을 때 각각의 발광셀(200)들을 개별적으로 테스트하여 문제가 되는 발광셀을 쉽게 판단할 수 있다.
이하, 본 발명의 제3 실시예에 따른 발광장치(1)의 작용 및 효과에 대하여 설명한다.
본 발명의 제3 실시예에 따른 발광장치(1)는 두 개의 발광셀(200)을 포함하여 공급되는 전압에 따라, 구동되는 발광셀을 선택적으로 제어할 수 있는 동시에 제품의 크기를 효과적으로 감소시킬 수 있다. 예를 들어, 발광모듈(10)의 크기는 약 1mm² 일 수 있다. 보다 상세하게는 약 700 ㎛ X 700 ㎛ 일 수 있다.
점점 소형화되는 발광 장치에 있어서 발광 장치 내 삽입하는 발광모듈(10)의 크기는 발광장치(1)의 디자인에 중요한 요소이다. 발광모듈(10)의 크기를 줄여 공간의 제약으로부터 벗어나 자유롭게 디자인할 수 있어 발광장치(1)를 더욱 유연하게 디자인할 수 있어 다양한 공간에 활용할 수 있다.
또한, 차량용 발광장치인 파노라마 헤드업 디스플레이를 구현하기 위해서는 화면을 분할하여 특정 부분의 밝기만을 제어할 수 있는 로컬 디밍이 필요하며, 이러한 파노라마 헤드업 디스플레이를 구현하기 위해서는 예를 들면, 약 300 개 내지 400개의 발광모듈(10)이 필요할 수 있다. 많은 개수의 발광모듈(10)이 필요한 만큼 광도 수준을 유지하는 동시에 소형화 된 발광모듈(10)이 요구되고 있다. 제 3 실시예에 따른 발광모듈(10)은 소형화 된 발광모듈(10)을 제공할 수 있으므로, 이러한 많은 발광모듈이 필요한 발광장치(1)에 효과적으로 활용될 수 있다
이하, 도 12 내지 14를 참조하여, 본 발명의 제4 실시예에 따른 발광장치(1)에 대하여 설명한다. 제 4 실시예는 본 발명의 제 3 실시예와 다르게 제1 발광셀(210) 및 제2 발광셀(220)이 금속연결층으로 서로 전기적으로 연결되어 있지 않을 수 있다.
제1 발광셀(210) 및 제2 발광셀(220)의 구조는 서로 같을 수 있으나 이에 한정되는 것은 아니며, 광을 생성하여 방출할 수 있는 구조이며, 복수 개의 발광셀(200)의 구조 및 형태는 적어도 일부는 서로 다르게 형성될 수 있다.
한편, 제1 발광셀(210), 제2 발광셀(220), 제1 연결금속층(310) 및 제2 연결금속층(320) 제1 범프패드(410) 및 제2 범프패드(420)는 제2 실시예의 제1 발광셀(210), 제2 발광셀(220), 제1 연결금속층(310) 및 제2 연결금속층(320) 제1 범프패드(410) 및 제2 범프패드(420)의 구조와 같아 자세한 설명은 생략하기로 한다.
도 13은 복수 개의 범프패드(400)가 노출되는 발광모듈(10)의 일면을 나타내는 도면이고, 도 14는 도 13의 발광모듈(10)의 회로도로 개략적으로 나타낸 도면이다.
이러한 제1 범프패드(410) 및 제2 범프패드(420)를 측정하여 제1 발광셀(210)이 제대로 구동하는지 측정할 수 있다. 또한, 제3 범프패드(430) 및 제4 범프패드(440)를 측정하여 제2 발광셀(220)이 제대로 구동하는지 측정할 수 있다. 따라서, 발광모듈(10)의 구동에 문제가 발생되었을 때, 어떠한 발광셀(200)에서 문제가 발생하였는지 쉽게 파악할 수 있다.
또한, 복수 개의 범프패드(400)는 발광모듈(10)을 인쇄회로기판과 전기적으로 연결시켜주는 역할을 할 수 있다.
제어유닛(20)은 제1 범프패드(410)와 제2 범프패드(420)로 전류를 공급하여, 제1 발광셀(210)을 발광시킬 수 있다. 또한, 제어유닛(20)은 제1 범프패드(410)와 제4 범프패드(440)로 전류를 공급하여 제1 발광셀(210) 및 제2 발광셀(220)을 모두 구동시킬 수 있다. 또한, 제어유닛(20)은 제1 발광셀(210)과 제2 발광셀(220)은 직렬 또는 병렬로 연결되도록 구동될 수 있다.
이하, 본 발명의 제4 실시예에 따른 발광장치(1)의 작용 및 효과에 대하여 설명한다.
본 발명의 제 4 실시예에 따른 발광장치(1)는 두 개의 발광셀(200)을 포함할 수 있으므로. 발광모듈(10)의 크기가 소형화될 수 있다. 또한, 발광장치(1)에 포함된 제어유닛(20)을 통해 제1 발광셀(210) 및 제2 발광셀(220)은 서로 직렬 또는 병렬로 연결될 수 있다.
예를 들어, 공급되는 전압이 3V 일 경우, 제1 발광셀(210) 및 제2 발광셀(220)은 서로 직렬로 연결되었다면, 하나의 발광셀(200)만 구동시킬 수 있다. 제1 발광셀(210) 및 제2 발광셀(220)이 서로 병렬로 연결되었다면, 저전류 구동으로 두 개의 발광셀(200)을 모두 발광시킬 수 있다. 따라서, 저전류 구동으로도 광도를 유지할 수 있으며, 드라이브 채널에 파워 로드가 많이 걸리지 않아 열의 발생을 줄일 수 있다. 이에 따라, 방열을 위한 히트싱크를 따로 구비하지 않아도 될 수 있다. 따라서, 발광장치(1)는 배터리 전압에서 공급되는 전압을 최대한 활용하여 에너지 효율을 높이는 동시에 소형화될 수 있다.
본 발명의 실시예들을 구체적인 실시 형태로 설명하였으나, 이는 예시에 불과한 것으로서, 본 발명은 이에 한정되지 않는 것이며, 본 명세서에 개시된 기술적 사상에 따르는 최광의 범위를 갖는 것으로 해석되어야 한다. 당업자는 개시된 실시형태들을 조합/치환하여 적시되지 않은 형상의 패턴을 실시할 수 있으나, 이 역시 본 발명의 범위를 벗어나지 않는 것이다. 이외에도 당업자는 본 명세서에 기초하여 개시된 실시형태를 용이하게 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 권리범위에 속함은 명백하다.

Claims (20)

  1. 베이스기판;
    상기 베이스기판의 표면에 배치되어 광을 발생시키는 복수 개의 발광셀;
    상기 복수 개의 발광셀이 전기적으로 직렬로 연결되도록 상기 복수 개의 발광셀을 연결하는 복수 개의 연결금속층;
    상기 복수 개의 연결금속층에 각각 적층되는 복수 개의 범프패드; 및
    상기 복수 개의 발광셀 중 하나 이상에서 광이 발생되도록 상기 복수 개의 범프패드 중 적어도 일부에 전류를 인가하는 제어유닛을 포함하는,
    발광장치.
  2. 제 1 항에 있어서,
    상기 제어유닛은,
    미리 설정된 복수 개의 발광패턴 중 어느 하나로 상기 복수 개의 발광셀이 발광하도록 상기 복수 개의 범프패드 중 적어도 일부에 전류를 인가하고,
    상기 범프패드의 개수는 상기 복수 개의 발광패턴의 개수보다 작은,
    발광장치.
  3. 제 1 항에 있어서,
    상기 범프패드의 크기는 상기 연결금속층의 크기보다 작은,
    발광장치.
  4. 제 1 항에 있어서,
    상기 복수 개의 범프패드 간의 면적차이는 1 내지 20% 이하로 형성되는,
    발광장치.
  5. 제 1 항에 있어서,
    상기 복수 개의 범프패드 각각은
    상기 베이스기판의 표면을 향해 바라 보았을 때, 복수 개의 발광셀의 중 2개의 영역의 내측에 배치되는,
    발광장치.
  6. 제 1 항에 있어서,
    상기 복수 개의 발광셀 각각은
    상기 베이스기판으로부터 순차적으로 적층되는 N형 반도체층 및 P형 반도체층을 포함하고,
    상기 복수 개의 연결금속층 중 하나는
    어느 일부가 상기 복수 개의 발광셀 중 어느 하나의 P형 반도체층에 전기적으로 연결되고, 다른 일부가 복수 개의 발광셀 중 다른 하나의 N형 반도체층에 전기적으로 연결되는,
    발광장치.
  7. 제 6 항에 있어서,
    제1 발광셀, 제2 발광셀 및 제3 발광셀을 포함하고,
    상기 복수 개의 연결급속층은
    상기 제1 발광셀과 전기적으로 연결되는 제1 연결금속층; 및
    상기 제1 발광셀 및 상기 제2 발광셀과 전기적으로 연결되는 제2 연결금속층;
    상기 제2 발광셀과 상기 제3 발광셀과 전기적으로 연결되는 제3 연결금속층; 및
    상기 제3 발광셀과 전기적으로 연결되는 제4 연결금속층을 포함하는,
    발광장치.
  8. 제 7 항에 있어서,
    상기 제1 발광셀은,
    상기 베이스기판에 순차적으로 적층되는 제1 N형 반도체층 및 제1 P형 반도체층을 포함하고,
    상기 제2 발광셀은,
    상기 베이스기판에 순차적으로 적층되는 제2 N형 반도체층 및 제2 P형 반도체층을 포함하고,
    상기 제3 발광셀은,
    상기 베이스기판에 순차적으로 적층되는 제3 N형 반도체층 및 제3 P형 반도체층을 포함하고,
    상기 제1 연결금속층은 상기 제1 P형 반도체층에 전기적으로 연결되고,
    상기 제2 연결금속층은 상기 제1 N형 반도체층 및 상기 제2 P형 반도체층에 전기적으로 연결되고,
    상기 제3 연결금속층은 상기 제2 N형 반도체층 및 상기 제3 P형 반도체층에 전기적으로 연결되고,
    상기 제4 연결금속층은 상기 제3 N형 반도체층에 전기적으로 연결되는,
    발광장치.
  9. 제 8 항에 있어서,
    상기 복수 개의 범프패드는
    상기 제1 연결금속층에 적층되는 제1 범프패드;
    상기 제2 연결금속층에 적층되는 제2 범프패드;
    상기 제3 연결금속층에 적층되는 제3 범프패드; 및
    상기 제4 연결금속층에 적층되는 제4 범프패드를 포함하고,
    상기 제1 범프패드, 상기 제2 범프패드, 상기 제3 범프패드 및 상기 제4 범프패드는, 상기 베이스기판의 표면을 향해 바라보았을 때, 상기 베이스기판의 중심을 기준으로 시계방향으로 순차적으로 나열되는,
    발광장치.
  10. 제 1 항에 있어서,
    상기 복수 개의 연결금속층은 서로 다른 형상으로 형성되는,
    발광장치.
  11. 제 1 항에 있어서,
    상기 복수 개의 연결금속층은 상기 복수 개의 발광셀에서 발생된 광을 상기 베이스기판을 향해 반사시키는,
    발광장치.
  12. 제 1 항에 있어서,
    상기 복수 개의 범프패드는
    상기 베이스기판을 상기 복수 개의 범프패드가 상기 베이스기판의 표면을 향해 바라보았을 때, 상기 베이스기판의 중심을 기준으로 서로 대칭되게 배치되는,
    발광장치.
  13. 제 1 항에 있어서,
    상기 복수 개의 연결금속층 간의 간격은 15um 내지 20um인,
    발광장치.
  14. 제 1 항에 있어서,
    상기 복수 개의 연결금속 중 어느 하나에는 복수 개의 연결금속층 중 다른 하나를 향해 볼록하게 형성된 볼록부가 형성되고,
    상기 복수 개의 연결금속층 중 상기 다른 하나에는 복수 개의 연결금속층 중 상기 어느 하나로부터 이격되는 방향으로 오목하게 형성된 오목부가 형성되고,
    상기 볼록부와 상기 오목부는 서로 대향하게 배치되는,
    발광장치.
  15. 제 1 항에 있어서,
    상기 복수 개의 발광셀은 일 방향으로 나열되고,
    상기 복수 개의 발광셀 각각은,
    상기 베이스기판에 적층되는 N형 반도체층;
    상기 N형 반도체층에 적층되는 P형 반도체층;
    상기 N형 반도체층에 적층되는 N형 전극; 및
    상기 P형 반도체층에 적층되는 P형 전극을 더 포함하고,
    상기 복수 개의 연결금속층은 상기 N형 전극 및 상기 P형 전극 중 하나 이상을 통해 상기 N형 반도체층 및 P형 반도체층에 전기적으로 연결되고,
    상기 복수 개의 발광셀 각각의 N형 전극은 상기 일 방향으로 서로 나열되되 적어도 하나가 상기 일 방향에 수직한 방향으로 다른 하나와 어긋나게 배치되는,
    발광장치.
  16. 베이스기판;
    서로 이격되도록 상기 베이스기판의 표면에 구비되어 광을 발생시키는 복수 개의 발광셀;
    상기 베이스기판의 표면을 향하는 방향으로 보았을 때, 상기 발광셀의 각각의 내측에 배치되도록 상기 복수 개의 발광셀 각각에 적층되어 상기 복수 개의 발광셀에 전기적으로 연결되는 복수 개의 연결금속층;
    복수 개로 형성되어 상기 복수 개의 연결금속층에 각각 적층되는 범프패드; 및
    상기 복수 개의 발광셀 중 하나 이상에서 광이 발생되도록 상기 복수 개의 범프패드 중 적어도 일부에 전류를 인가하는 제어유닛을 포함하는,
    발광장치.
  17. 제 16 항에 있어서,
    상기 복수 개의 발광셀은 일 방향으로 나열되고,
    상기 복수 개의 발광셀 각각은,
    상기 베이스기판에 적층되는 N형 반도체층;
    상기 N형 반도체층에 적층되는 P형 반도체층;
    상기 N형 반도체층에 적층되는 N형 전극; 및
    상기 P형 반도체층에 적층되는 P형 전극을 포함하고,
    상기 복수 개의 연결금속층 중 어느 하나는 상기 N형 전극을 통해 상기 N형 반도체층에 전기적으로 연결되고, 복수 개의 연결금속층 중 다른 하나는 상기 P형 전극을 통해 상기 P형 반도체층에 전기적으로 연결되고,
    상기 베이스기판의 표면은 사익 베이스기판의 중심에서 상기 일 방향으로 연장되는 가상의 선에 의해 제1 영역과 제2 영역으로 구획되고,
    상기 복수 개의 발광셀의 각각의 N형 전극은 상기 일 방향으로 나열되되 상기 제1 영역 및 상기 제2 영역 중 어느 하나에 교번하여 배치되는,
    발광장치.
  18. 제 16 항에 있어서,
    상기 복수 개의 발광셀 중 어느 하나에 전기적으로 연결된 연결금속층은,
    상기 베이스기판의 표면을 향해 보았을 때, 상기 복수 개의 발광셀 중 어느 하나의 내측 영역에 배치되고,
    상기 범프패드는 상기 베이스기판의 표면을 향해 보았을 때, 상기 연결금속층의 내측 영역에 배치되는,
    발광장치.
  19. 베이스기판;
    상기 베이스기판의 표면에 구비되는 제1 발광셀;
    상기 베이스기판의 표면에 구비되는 제2 발광셀;
    상기 제1 발광셀 및 상기 제2 발광셀이 전기적으로 직렬 또는 병렬로 연결되도록 상기 제1 발광셀 및 상기 제2 발광셀 중 하나 이상에 적층되는 복수 개의 연결금속층;
    상기 복수 개의 연결금속층에 각각 적층되는 복수 개의 범프패드; 및
    상기 제1 발광셀 및 상기 제2 발광셀 중 하나 이상에서 광이 발생되도록 상기 복수 개의 범프패드 중 적어도 일부에 전류를 인가하는 제어유닛을 포함하는,
    발광장치.
  20. 제 19 항에 있어서,
    상기 복수 개의 연결금속층은,
    상기 제1 발광셀과 전기적으로 연결되는 제1 연결금속층;
    상기 제1 발광셀 및 상기 제2 발광셀과 전기적으로 연결되는 제2 연결금속층; 및
    상기 제2 발광셀과 전기적으로 연결되는 제3 연결금속층을 포함하고,
    상기 제1 연결금속층은
    상기 베이스기판의 표면을 향해 보았을 때, 어느 일부가 상기 제1 발광셀의 내측에 위치되고, 다른 일부가 상기 제2 발광셀의 내측에 위치되도록 배치되고,
    상기 제2 연결금속층은
    상기 베이스기판의 표면을 향해 보았을 때, 어느 일부가 상기 제1 발광셀의 내측에 위치되고, 다른 일부가 상기 제2 발광셀의 내측에 위치되도록 배치되고,
    상기 제3 연결금속층은
    상기 베이스기판의 표면을 향해 보았을 때, 상기 제2 발광셀의 내측에 위치되도록 배치되는,
    발광장치.
PCT/KR2023/013249 2022-09-06 2023-09-05 발광장치 WO2024053994A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263404023P 2022-09-06 2022-09-06
US63/404,023 2022-09-06

Publications (1)

Publication Number Publication Date
WO2024053994A1 true WO2024053994A1 (ko) 2024-03-14

Family

ID=90191484

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/013249 WO2024053994A1 (ko) 2022-09-06 2023-09-05 발광장치

Country Status (1)

Country Link
WO (1) WO2024053994A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986570B1 (ko) * 2009-08-31 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20140073351A (ko) * 2012-12-06 2014-06-16 엘지이노텍 주식회사 발광 소자
KR20180098486A (ko) * 2012-08-07 2018-09-04 서울바이오시스 주식회사 웨이퍼 레벨의 발광 다이오드 어레이
KR20190102986A (ko) * 2018-02-27 2019-09-04 니치아 카가쿠 고교 가부시키가이샤 발광 소자
KR20200038370A (ko) * 2018-10-02 2020-04-13 삼성전자주식회사 반도체 발광소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986570B1 (ko) * 2009-08-31 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20180098486A (ko) * 2012-08-07 2018-09-04 서울바이오시스 주식회사 웨이퍼 레벨의 발광 다이오드 어레이
KR20140073351A (ko) * 2012-12-06 2014-06-16 엘지이노텍 주식회사 발광 소자
KR20190102986A (ko) * 2018-02-27 2019-09-04 니치아 카가쿠 고교 가부시키가이샤 발광 소자
KR20200038370A (ko) * 2018-10-02 2020-04-13 삼성전자주식회사 반도체 발광소자

Similar Documents

Publication Publication Date Title
WO2018048131A1 (ko) 디스플레이 장치
WO2018143682A1 (ko) 발광 다이오드 유닛
WO2017026820A1 (ko) 발광 소자 및 이를 구비한 표시 장치
WO2017014564A1 (ko) 디스플레이 장치 및 그의 제조 방법
WO2016153213A1 (ko) 발광 소자 패키지 및 조명 장치
WO2016190664A1 (ko) 발광소자
WO2020036423A1 (ko) 발광 소자
WO2020204512A1 (ko) 발광 소자를 갖는 유닛 픽셀, 픽셀 모듈 및 디스플레이 장치
WO2016190665A1 (ko) 발광소자
WO2016080676A1 (ko) 발광소자 패키지
WO2020080779A1 (en) Light emitting diode and manufacturing method of light emitting diode
WO2021137654A1 (ko) 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2021112555A1 (ko) 표시 장치
WO2020138842A1 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
WO2015111814A1 (ko) 발광소자, 발광소자 패키지, 라이트 유닛
WO2017119730A1 (ko) 발광 소자
WO2021256839A1 (ko) 단일칩 복수 대역 발광 다이오드 및 그 응용품
WO2017150804A1 (ko) 발광 다이오드, 발광 다이오드의 제조 방법, 발광 다이오드 표시 장치 및 발광 다이오드 표시 장치의 제조 방법
WO2021141407A1 (ko) 표시 장치
WO2021085993A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2017003095A1 (ko) 발광소자 패키지 이를 포함하는 발광소자 모듈
WO2021162414A1 (ko) 발광 소자를 갖는 유닛 픽셀, 픽셀모듈 및 디스플레이 장치
WO2024053994A1 (ko) 발광장치
WO2014021651A1 (ko) 발광 소자
WO2022071679A1 (ko) 마이크로 led 및 이를 구비한 디스플레이 모듈