WO2024004490A1 - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
WO2024004490A1
WO2024004490A1 PCT/JP2023/020090 JP2023020090W WO2024004490A1 WO 2024004490 A1 WO2024004490 A1 WO 2024004490A1 JP 2023020090 W JP2023020090 W JP 2023020090W WO 2024004490 A1 WO2024004490 A1 WO 2024004490A1
Authority
WO
WIPO (PCT)
Prior art keywords
organic catalyst
semiconductor substrate
processing method
organic
substrate
Prior art date
Application number
PCT/JP2023/020090
Other languages
English (en)
French (fr)
Inventor
リンダ ホー
真樹 鰍場
Original Assignee
株式会社Ｓｃｒｅｅｎホールディングス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Ｓｃｒｅｅｎホールディングス filed Critical 株式会社Ｓｃｒｅｅｎホールディングス
Publication of WO2024004490A1 publication Critical patent/WO2024004490A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Definitions

  • the present invention relates to a substrate processing method for processing a substrate.
  • the substrate to be processed is a semiconductor substrate, and the content of the process is an etching process.
  • Patent Document 1 describes a method for forming holes and grooves in a semiconductor substrate, in which a protective film is formed in a pattern according to the shape of the holes and grooves to be formed, and this is used as a mask, using an etching solution.
  • a technique for etching a semiconductor substrate by a MacEtch (Metal-assisted Chemical Etching) method has been disclosed.
  • one embodiment of the present invention provides a substrate processing method that can etch a semiconductor substrate while reducing the risk of metal contamination and reducing costs.
  • One embodiment of the present invention includes an organic catalyst placement step in which an organic catalyst for promoting a redox reaction is selectively placed in a region to be etched on the surface of a semiconductor substrate; a step of supplying an etching solution containing a corrosive agent and an oxidizing agent to the surface of the semiconductor substrate that has been etched; and a step of removing the organic catalyst from the semiconductor substrate after performing a desired etching treatment on the semiconductor substrate.
  • a method for processing a substrate is provided.
  • the etching solution When the etching solution is supplied to the region where the organic catalyst is arranged, the exchange of electrons between the etching solution and the semiconductor substrate is promoted via the organic catalyst, thereby rapidly progressing the redox reaction. As a result, the surface of the semiconductor substrate is oxidized to form an oxide film, and an etching reaction in which the oxide film is corroded by the corrosive agent proceeds rapidly. Since this rapid etching reaction occurs selectively in the region where the organic catalyst is arranged, the semiconductor substrate can be processed from the surface according to the arrangement pattern of the organic catalyst.
  • An organic catalyst is also called an organic compound catalyst and produces a catalytic effect without containing a metal element. Therefore, not only can the risk of metal contamination be reduced, but also the cost can be reduced compared to the case where a noble metal catalyst is used. Therefore, it is possible to provide a substrate processing method that can etch a semiconductor substrate while reducing the risk of metal contamination and reducing costs.
  • the organic catalyst has E O , where E S is the reduction potential of the semiconductor substrate, E A is the reduction potential of the organic catalyst, and E O is the reduction potential of the oxidizing agent. >E A >E S conditions are satisfied.
  • the organic catalyst disposed on the surface of the semiconductor substrate has an electron transfer function comparable to that of a noble metal catalyst (Ag, Au, etc.), the semiconductor substrate can be rapidly processed by an etching reaction.
  • a noble metal catalyst Au, etc.
  • the organic catalyst contains one or more of a redox organic compound and a redox organic polymer.
  • Redox organic compounds and redox organic polymers have reversible and fast electron transfer capabilities, and therefore have catalytic activity comparable to noble metal catalysts.
  • the redox organic compound is 2,2,6,6-tetramethylpiperidinyloxyl (TEMPO), 2,5-di-tert-butyl-1,4-bis(2-methoxyethoxy)
  • TEMPO 2,2,6,6-tetramethylpiperidinyloxyl
  • DBBB benzene
  • EPT N-ethylphenothiazine
  • BCF3EPT 3,7-bis(trifluoromethyl)-N-ethylphenothiazine
  • the redox organic polymers include TEMPO polymer, Poly(2,2,6,6-tetramethylpiperidinyloxy-4-vinylmethacrylate) (PTMA), Poly(3,4-ethylenedioxythiophene) (PEDOT), and Poly(3-vinyl-
  • PTMA Poly(2,2,6,6-tetramethylpiperidinyloxy-4-vinylmethacrylate)
  • PEDOT Poly(3,4-ethylenedioxythiophene)
  • Poly(3-vinyl- The polymer contains one or a combination of two or more selected from the group of redox organic polymers consisting of N-methylphenothiazine (PVMPT) and derivatives thereof.
  • PVMPT N-methylphenothiazine
  • TEMPO derivative represented by the following chemical formula can be used as the organic catalyst.
  • the etching solution contains dissolved oxygen (O 2 ), ozone (O 3 ), hydrogen peroxide (H 2 O 2 ), nitric acid (HNO 3 ), Contains one or more of sodium persulfate (Na 2 S 2 O 8 ) and potassium persulfate (K 2 S 2 O 8 ), and the corrosive agent includes hydrogen fluoride (HF), buffered hydrofluoric acid (BHF) ), ammonia, sulfuric acid, hydrochloric acid, and citric acid.
  • HF hydrogen fluoride
  • BHF buffered hydrofluoric acid
  • the semiconductor substrate is a silicon (Si) substrate, a silicon carbide (SiC) substrate, a germanium (Ge) substrate, or a III-V group compound semiconductor substrate.
  • III-V compound semiconductor substrates include gallium arsenide (GaAs) compound semiconductor substrates, indium phosphide (InP) compound semiconductor substrates, gallium phosphide (GaP) compound semiconductor substrates, and the like.
  • the organic catalyst placement step includes a coating step of coating a photolithography resin composition on the surface of the semiconductor substrate to form a coating film, and a coating step of forming a coating film on the surface of the semiconductor substrate.
  • the method includes a developing step of obtaining a patterned film having openings on the surface of the semiconductor substrate, and a step of disposing the organic catalyst in the openings.
  • the step of arranging the organic catalyst by using photolithography technology, it is possible to form a film with a fine pattern that has openings at the positions where the organic catalyst is to be arranged. Then, by using the finely patterned film, it is possible to accurately and precisely arrange the organic catalyst in the area to be etched on the surface of the semiconductor substrate.
  • “Arranging an organic catalyst in the opening” refers to arranging the organic catalyst so that it acts on the surface of the semiconductor substrate exposed within the opening. Briefly, the organic catalyst is placed in contact with the surface of the semiconductor substrate within the opening. “Arranging the organic catalyst in the opening” does not prevent the organic catalyst from being arranged outside the opening. That is, the organic catalyst may be arranged in a region outside the openings of the film patterned by the development process. Since such an organic catalyst does not come into contact with the surface of the semiconductor substrate, it does not contribute to the etching reaction.
  • the step of disposing the organic catalyst includes a coating step of applying a photosensitive organic catalyst to the surface of the semiconductor substrate to form a coating film of the photosensitive organic catalyst; An exposure step of selectively exposing the photosensitive organic catalyst coating film applied to the surface of the substrate depending on the position where the organic catalyst is to be placed, and developing the photosensitive organic catalyst coating film after exposure.
  • the method may also include a developing step of obtaining a patterned organic catalyst film in which the photosensitive organic catalyst film remains only at the positions where the organic catalyst is to be placed.
  • the organic catalyst can be accurately and precisely placed only at the position where the organic catalyst is to be placed on the surface of the semiconductor substrate using photolithography technology.
  • the step of removing the organic catalyst includes the step of dissolving the organic catalyst using a solvent.
  • the solvents include N,N-dimethylformamide (DMF), monoethanolamine (MEA), dimethyl sulfoxide (DMSO), acetonitrile (MeCN), dichloromethane (DCM), 1,2-dimethoxyethane (DME), and tetrahydrofuran (THF). ), propylene glycol monomethyl ether (PGME), propylene glycol monomethyl ether acetate (PGMEA), and N-methyl-2-pyrrolidone (NMP), or a mixture of two or more thereof. There may be.
  • DMF N,N-dimethylformamide
  • MEA monoethanolamine
  • DMSO dimethyl sulfoxide
  • MeCN acetonitrile
  • DCM dichloromethane
  • DME 1,2-dimethoxyethane
  • THF tetrahydrofuran
  • PGME propylene glycol mono
  • the organic catalyst can be dissolved and removed.
  • the step of removing the organic catalyst includes the step of stripping the organic catalyst using a stripping solution.
  • a stripping solution one or more of a sulfuric acid/hydrogen peroxide mixture (SPM) and ozone water (deionized water containing dissolved O 3 ) can be used.
  • SPM sulfuric acid/hydrogen peroxide mixture
  • ozone water deionized water containing dissolved O 3
  • a stripping liquid may be supplied to the surface of the semiconductor substrate after performing an ozone bake treatment in which the semiconductor substrate is heated in an ozone atmosphere.
  • the substrate processing method includes an oxidation step of supplying an oxidizing solution to the surface of the semiconductor substrate to form an oxide film after the step of removing the organic catalyst;
  • the method may further include an oxide film etching step of removing the oxide film formed in the step using an etching solution.
  • This oxidation step and oxide film etching step has the effect of smoothing the surface of structures (holes, grooves, recesses, etc.) formed by an etching reaction using an organic catalyst.
  • the oxidizing liquid used in the above oxidation step includes hydrogen peroxide solution (H 2 O 2 ), ammonia hydrogen peroxide solution mixture (for example, SC1), hydrochloric acid and hydrogen peroxide solution mixture (for example, SC2), and sulfuric acid. Any one type or two or more types of hydrogen peroxide solution mixture (SPM) can be used.
  • dilute hydrofluoric acid dHF
  • etching solution used in the oxide film etching step.
  • the step of supplying the etching solution to the surface of the semiconductor substrate on which the organic catalyst is arranged may be performed by discharging the etching solution from a nozzle onto the surface of the semiconductor substrate, or by immersing the semiconductor substrate in the etching solution. You can also do it in this way.
  • FIG. 1 is a conceptual diagram for explaining the etching mechanism of a semiconductor substrate in an embodiment of the present invention.
  • FIG. 2A is a process diagram showing a substrate processing method according to the first embodiment of the present invention.
  • FIG. 2B is a process diagram showing the substrate processing method according to the first embodiment of the present invention.
  • FIG. 2C is a process diagram showing the substrate processing method according to the first embodiment of the present invention.
  • FIG. 2D is a process diagram showing the substrate processing method according to the first embodiment of the present invention.
  • FIG. 2E is a process diagram showing the substrate processing method according to the first embodiment of the present invention.
  • FIG. 2F is a process diagram showing the substrate processing method according to the first embodiment of the present invention.
  • FIG. 2A is a process diagram showing a substrate processing method according to the first embodiment of the present invention.
  • FIG. 2B is a process diagram showing the substrate processing method according to the first embodiment of the present invention.
  • FIG. 2C is a process diagram showing the substrate processing method
  • FIG. 2G is a process diagram showing the substrate processing method according to the first embodiment of the present invention.
  • FIG. 3 is a schematic diagram showing stepwise etching by oxidative dissolution reaction.
  • FIG. 4A is a process diagram showing a substrate processing method according to a second embodiment of the present invention.
  • FIG. 4B is a process diagram showing a substrate processing method according to a second embodiment of the present invention.
  • FIG. 4C is a process diagram showing a substrate processing method according to the second embodiment of the present invention.
  • FIG. 4D is a process diagram showing a substrate processing method according to the second embodiment of the present invention.
  • FIG. 4E is a process diagram showing a substrate processing method according to the second embodiment of the present invention.
  • FIG. 4A is a process diagram showing a substrate processing method according to a second embodiment of the present invention.
  • FIG. 4B is a process diagram showing a substrate processing method according to a second embodiment of the present invention.
  • FIG. 4C is a process diagram showing
  • FIG. 4F is a process diagram showing a substrate processing method according to the second embodiment of the present invention.
  • FIG. 5A is a process diagram showing a substrate processing method according to a third embodiment of the present invention.
  • FIG. 5B is a process diagram showing a substrate processing method according to a third embodiment of the present invention.
  • FIG. 5C is a process diagram showing a substrate processing method according to the third embodiment of the present invention.
  • FIG. 5D is a process diagram showing a substrate processing method according to a third embodiment of the present invention.
  • FIG. 5E is a process diagram showing a substrate processing method according to the third embodiment of the present invention.
  • FIG. 5F is a process diagram showing a substrate processing method according to the third embodiment of the present invention.
  • FIG. 5A is a process diagram showing a substrate processing method according to a third embodiment of the present invention.
  • FIG. 5B is a process diagram showing a substrate processing method according to a third embodiment of the present invention.
  • FIG. 5C is
  • FIG. 5G is a process diagram showing a substrate processing method according to the third embodiment of the present invention.
  • FIG. 5H is a process diagram showing a substrate processing method according to the third embodiment of the present invention.
  • FIG. 5I is a process diagram showing a substrate processing method according to a third embodiment of the present invention.
  • FIG. 1 is a conceptual diagram for explaining the etching mechanism of a semiconductor substrate in an embodiment of the present invention.
  • the oxidative dissolution reaction shown in FIG. 1 occurs on the surface of the silicon substrate on which the organic catalyst is disposed.
  • the chemical reaction related to the oxidative dissolution reaction in FIG. 1 includes the following Step 1, Step 2, and Step 3.
  • an oxidizing agent in the etching solution oxygen (O 2 ) dissolved in an aqueous solution of hydrogen fluoride or hydrogen peroxide (H 2 O 2 ) mixed with an aqueous solution of hydrogen fluoride will be used as an example.
  • oxygen (O 2 ) dissolved in an aqueous solution of hydrogen fluoride or hydrogen peroxide (H 2 O 2 ) mixed with an aqueous solution of hydrogen fluoride will be used as an example.
  • other types of oxidizing agents in the etching solution include nitric acid (HNO 3 ), sodium persulfate (Na 2 S 2 O 8 ), potassium persulfate (K 2 S 2 O 8 ), etc. Oxidizing agents can be used.
  • Step 1 O 2 +4H + +4e - ⁇ 2H 2 O+4h + , or H 2 O 2 +2H + +2e - ⁇ 2H 2 O+2h + (Step 2) Si+2H 2 O+4h + ⁇ SiO 2 +4H + +4e - (Step 3) SiO 2 +6HF ⁇ SiF 6 2- +2H + +2H 2 O
  • Step 1 is a reduction reaction of the oxidizing agent at the interface between the organic catalyst and the etching solution.
  • Oxidizing agents in the etching solution such as oxygen (O 2 ) and hydrogen peroxide (H 2 O 2 ), combine hydrogen ions (H + ) in the solution with electrons (e ⁇ ) supplied from the organic catalyst. earned and returned. Thereby, holes (h + ) are generated in the organic catalyst.
  • Step 2 is an oxidation reaction at the interface between the organic catalyst and the silicon substrate.
  • the holes (h + ) generated in the organic catalyst in Step 1 quickly move to the interface with the silicon substrate and oxidize silicon (Si) on the surface of the silicon substrate. That is, silicon acquires oxygen from water in the liquid and acquires holes (h + ) from the organic catalyst (ie, releases electrons (e ⁇ ) to the organic catalyst) to be oxidized. This produces silicon oxide (SiO 2 ).
  • Step 3 is a dissolution reaction of silicon oxide.
  • the silicon oxide generated on the surface of the silicon substrate is dissolved by a corrosive agent (hydrogen fluoride (HF) in this case) in the etching solution, and releases hydrogen ions (H + ) into the solution.
  • a corrosive agent hydrogen fluoride (HF) in this case
  • H + hydrogen ions
  • the silicon substrate is etched by cycle etching in which Step 1, Step 2, and Step 3 are repeated.
  • Step 1 The chemical reaction at the interface between the etching solution and the organic catalyst (represented as "A” in the chemical reaction formula below) in Step 1 is shown in more detail as follows.
  • Oxidizing agent reaction O 2 +4H + +4e - ⁇ 2H 2 O (reduction reaction)
  • Silicon substrate reaction Si+2H 2 O+4h + ⁇ SiO 2 +4H + +4e - (oxidation reaction)
  • Organic catalyst reaction 4A + +4e - ⁇ 4A (reduction reaction) That is, the silicon substrate emits electrons and is oxidized, and the organic catalyst acquires electrons and is reduced.
  • Step 1 the reduction potential E O of the oxidizing agent needs to be higher than the reduction potential E A of the organic catalyst.
  • the reduction potential E A of the organic catalyst needs to be higher than the reduction potential E Si of the silicon substrate.
  • ⁇ Substrate processing method according to the first embodiment> 2A to 2G are process diagrams showing a substrate processing method according to the first embodiment of the present invention.
  • a semiconductor substrate 10 to be processed is prepared.
  • a silicon (Si) substrate, a silicon carbide (SiC) substrate, a germanium (Ge) substrate, a III-V group compound semiconductor substrate, or the like can be used.
  • the III-V group compound semiconductor substrate is a semiconductor substrate made of a compound of a group III element and a group V element, and specifically, it is a semiconductor substrate made of a compound of a group III element and a group V element. This is a semiconductor substrate made of a III-V group compound.
  • the semiconductor substrate 10 may be referred to as the "silicon wafer 10."
  • a coating process is performed in which a resin composition for photolithography is coated on the surface of the prepared silicon wafer 10 to form a coating film 11.
  • the method for applying the photolithography resin composition (hereinafter referred to as "photoresist liquid") to the surface of the silicon wafer 10 is to hold the silicon wafer 10 horizontally with a spin chuck, and then apply a vertical line passing through the center of the silicon wafer 10.
  • a spin coating process may be employed in which the photoresist liquid is applied dropwise from above to the silicon wafer 10 uniformly over the surface thereof while the silicon wafer 10 is rotated about a rotation axis.
  • a pre-bake process may be performed in which the silicon wafer 10 is heated at around 100° C. to evaporate the solvent in the photoresist solution and harden the coating film 11.
  • an exposure step is performed to selectively expose the coating film 11 to light.
  • the coating film 11 is irradiated with light through a photomask (not shown).
  • a photomask not shown.
  • position-selective exposure of the coating film 11 can be performed by using a photomask that irradiates light only to the portion of the coating film 11a that covers the area to be etched on the surface of the silicon wafer 10.
  • a photomask with an inverted pattern may be used.
  • a developing step is performed to obtain a patterned film 11b by developing the coated film 11 after exposure.
  • a developer is applied to the coating film 11.
  • the developer for example, an aqueous solution of tetramethylammonium hydroxide (TMAH) can be used.
  • TMAH tetramethylammonium hydroxide
  • the coating film 11a whose solubility has increased due to exposure to light is dissolved and removed by a developer.
  • a patterned film 11b is obtained on the surface of the silicon wafer 10, in which openings 12 are formed at positions where organic catalysts, which will be described later, are to be arranged.
  • the patterned film 11b is a mask film that masks and protects the surface of the silicon wafer 10 in areas other than the openings 12, and therefore will be referred to as "mask film 11b" below.
  • the surface of the silicon wafer 10 may be rinsed with pure water to stop the development.
  • These coating steps, exposure steps, and development steps are known processing steps in the semiconductor manufacturing process.
  • a placement step is performed in which the organic catalyst 20 is placed in the opening 12 of the mask film 11b.
  • a redox organic compound or a redox organic polymer can be used as the organic catalyst 20 .
  • One type of redox organic compound or one type of redox organic polymer may be used, or two or more types of redox organic compounds or two or more types of redox organic polymers may be used. Further, one or more redox organic compounds and one or more redox organic polymers may be mixed and used. Both redox organic compounds and redox organic polymers function as redox organic catalysts that have reversible and rapid electron transfer capabilities, and promote redox reactions.
  • Redox organic compounds include 2,2,6,6-tetramethylpiperidinyloxyl (TEMPO), 2,5-di-tert-butyl-1,4-bis(2-methoxyethoxy)benzene (DBBB), and N-ethylphenothiazine (EPT). , 3,7-bis(trifluoromethyl)-N-ethylphenothiazine (BCF3EPT), and a combination of two or more selected from the group of redox organic compounds consisting of derivatives thereof.
  • TEMPO 2,2,6,6-tetramethylpiperidinyloxyl
  • DBBB 2,5-di-tert-butyl-1,4-bis(2-methoxyethoxy)benzene
  • EPT N-ethylphenothiazine
  • BCF3EPT 3,7-bis(trifluoromethyl)-N-ethylphenothiazine
  • Redox organic polymers include TEMPO polymer, Poly(2,2,6,6-tetramethylpiperidinyloxy-4-vinylmethacrylate) (PTMA), Poly(3,4-ethylenedioxythiophene) (PEDOT), and Poly(3-vinyl-N- Examples include one or a combination of two or more selected from the redox organic polymer group consisting of methylphenothiazine (PVMPT) and derivatives thereof.
  • PTMA Poly(2,2,6,6-tetramethylpiperidinyloxy-4-vinylmethacrylate)
  • PEDOT Poly(3,4-ethylenedioxythiophene)
  • PVMPT methylphenothiazine
  • This embodiment specifically shows an example in which a TEMPO derivative represented by the following chemical formula is used. Note that the redox reaction due to transfer of electrons and the redox potential EO are also shown.
  • the organic catalyst 20 can be placed in the opening 12 of the mask film 11b by, for example, spin coating and spin drying. Specifically, while horizontally rotating the silicon wafer 10 held horizontally by a spin chuck, the organic catalyst 20 liquid is dropped from above and placed in the opening 12 . The unnecessary organic catalyst 20 adhering to the upper surface of the mask film 11b can be removed by a spin drying process in which the silicon wafer 10 is horizontally rotated at high speed. Note that unnecessary organic catalyst 20 may remain on the upper surface of mask film 11b. This is because the organic catalyst 20 does not contact the surface of the silicon wafer 10 and therefore does not contribute to the etching reaction.
  • “Placement of the organic catalyst 20 in the opening 12" refers to a state in which the organic catalyst 20 can react with the surface of the silicon wafer 10 exposed in the opening 12, and typically, This refers to bringing the organic catalyst 20 into contact with the surface of the silicon wafer 10 exposed in the step. Therefore, the organic catalyst 20 may remain on the mask film 11b outside the opening 12.
  • the silicon wafer 10 is etched in the presence of the organic catalyst 20 using the mask film 11b as a mask and an aqueous solution containing a corrosive agent and an oxidizing agent as an etching solution to form holes or holes in the silicon wafer 10.
  • An etching process is performed to form the grooves.
  • the etching process is performed by wet etching from the viewpoint of etching speed and efficiency.
  • the etching solution contains dissolved oxygen (O 2 ), ozone (O 3 ), hydrogen peroxide (H 2 O 2 ), nitric acid (HNO 3 ), sodium persulfate (Na 2 S 2 O 8 ) as an oxidizing agent, Contains any one of potassium persulfate (K 2 S 2 O 8 ), and any one of hydrogen fluoride (HF), buffered hydrofluoric acid (BHF), ammonia, sulfuric acid, hydrochloric acid, and citric acid as a corrosive.
  • An aqueous solution containing can be used.
  • an oxidizing agent other than sodium persulfate (Na 2 S 2 O 8 ) and potassium persulfate (K 2 S 2 O 8 ) among the above-mentioned oxidizing agents.
  • noble metals are relatively difficult to remove and require expensive chemical solutions
  • metals other than noble metals sodium, potassium, etc.
  • sodium persulfate (Na 2 S 2 O 8 ) or potassium persulfate (K 2 S 2 O 8 ) as oxidizing agents does not pose any risk of metal contamination or cost problems.
  • the corrosive agent is preferably selected depending on the semiconductor material that constitutes the semiconductor substrate.
  • a specific example is as follows.
  • silicon and silicon carbide hydrogen fluoride or buffered hydrofluoric acid is preferred.
  • germanium ammonia, sulfuric acid, hydrochloric acid or hydrogen fluoride are preferred.
  • sulfuric acid is preferred.
  • ammonia or citric acid may be used for gallium arsenide and gallium phosphorus.
  • hydrochloric acid may be used for gallium phosphorus and indium phosphorus.
  • an example is shown in which an aqueous solution containing hydrogen peroxide (H 2 O 2 ) as an oxidizing agent and hydrogen fluoride (HF) as a corrosive agent is used as an etching solution.
  • H 2 O 2 hydrogen peroxide
  • HF hydrogen fluoride
  • the etching mechanism in the silicon wafer 10 is achieved by the oxidative dissolution reaction described above with reference to FIG. If the etching by oxidative dissolution reaction is illustrated step by step, it will be as shown in the schematic diagram of Figure 3, where the reaction occurs cyclically in the order of (A) ⁇ (B) ⁇ (C) ⁇ (A) ⁇ ... This progresses the etching of the silicon wafer 10.
  • Step 1 The chemical reaction involved in this oxidative dissolution reaction includes the following Step 1, Step 2, and Step 3.
  • Step 2 H 2 O 2 +2H + +2e - ⁇ 2H 2 O+2h +
  • Step 2 Si+2H 2 O+4h + ⁇ SiO 2 +4H + +4e -
  • Step 3 SiO 2 +6HF ⁇ SiF 6 2- +2H + +2H 2 O
  • Step 1 is a reduction reaction of the oxidizing agent, in which hydrogen peroxide (H 2 O 2 ) acquires hydrogen ions (H + ) from the aqueous solution (etching solution) and acquires electrons (e ⁇ ) from the organic catalyst 20. is reduced to water (H 2 O), and holes (h + ) are generated in the organic catalyst 20. This situation is shown in FIG. 3(A).
  • Step 2 is an oxidation reaction that occurs in the silicon wafer 10 at the interface between the organic catalyst 20 and the silicon wafer 10.
  • the holes (h + ) generated in the organic catalyst 20 in Step 1 quickly move to the interface with the silicon wafer 10 and oxidize the silicon (Si) on the surface of the silicon wafer 10 . That is, silicon acquires oxygen (O 2 ) from water (H 2 O) in the aqueous solution (etching solution), acquires holes (h + ) from the organic catalyst 20 (i.e., transfers electrons (e) to the organic catalyst 20 ) , it is oxidized. This produces silicon oxide (SiO 2 ). This situation is shown in FIG. 3(B).
  • Step 3 is a dissolution reaction of silicon oxide.
  • the silicon oxide generated on the surface of the silicon wafer 10 is dissolved by a hydrogen fluoride (HF) solution and releases hydrogen ions (H + ) into the aqueous solution (etching solution).
  • HF hydrogen fluoride
  • H + hydrogen ions
  • etching solution aqueous solution
  • This hydrogen ion is used for the reaction in Step 1.
  • FIG. 3(C) For example, hydrofluoric acid (HF) enters through the gap between the mask film 11b and the organic catalyst 20 and dissolves SiO 2 formed on the surface side of the silicon wafer 10. As a result, the organic catalyst 20 comes into contact with the new surface of the silicon wafer 10, as shown in FIG. 3(C).
  • the silicon wafer 10 is etched by cycle etching that repeats Step 1, Step 2, and Step 3.
  • a removal process is performed to remove the organic catalyst 20 and the mask film 11b from the silicon wafer 10.
  • the removal step may be a dissolution step of dissolving the organic catalyst 20 using a solvent.
  • Solvents used include N,N-dimethylformamide (DMF), monoethanolamine (MEA), dimethyl sulfoxide (DMSO), acetonitrile (MeCN), dichloromethane (DCM), 1,2-dimethoxyethane (DME), and tetrahydrofuran.
  • THF N,N-dimethylformamide
  • MEA monoethanolamine
  • DMSO dimethyl sulfoxide
  • MeCN acetonitrile
  • DCM dichloromethane
  • DME 1,2-dimethoxyethane
  • NMP N-methyl-2-pyrrolidone
  • An example is a liquid.
  • the organic catalyst 20 when the organic catalyst 20 is dissolved using the above solvent, the patterned mask film 11b on the surface of the silicon wafer 10 can also be dissolved and removed.
  • the removal step may be a stripping step of stripping the organic catalyst 20 using a stripping solution.
  • a stripping solution an etching agent used when etching organic compounds may be used.
  • the stripping solution that can be used one or more of a sulfuric acid/hydrogen peroxide mixture (SPM) and ozone water (deionized water containing O 3 dissolved therein) may be used.
  • SPM sulfuric acid/hydrogen peroxide mixture
  • ozone water deionized water containing O 3 dissolved therein
  • an ozone bake process may be performed in which the silicon wafer 10 is heated in an ozone atmosphere (for example, heated to 150° C. or higher). That is, for example, the organic catalyst 20 may be removed by supplying a sulfuric acid/hydrogen peroxide solution mixture after the ozone baking treatment. By performing ozone baking treatment, the amount of sulfuric acid and hydrogen peroxide solution consumed can be reduced, so the environmental load can be reduced.
  • the process of removing the mask film 11b may be performed separately.
  • the mask film 11b may be removed using a liquid such as an organic solvent, or ashing may be performed in which the mask film 11b is incinerated and removed using oxidation plasma.
  • ⁇ Substrate processing method according to second embodiment> 4A to 4F are process diagrams showing a substrate processing method according to a second embodiment of the present invention.
  • a silicon wafer 10 is prepared as a semiconductor substrate to be processed.
  • the processing target may be a semiconductor substrate made of a semiconductor material other than silicon.
  • a coating process is performed in which a photosensitive organic catalyst liquid (hereinafter referred to as "photosensitive organic catalyst liquid”) is applied to the surface of the prepared silicon wafer 10 to form a coating film 21.
  • the photosensitive organic catalyst liquid may be a mixture of a photoresist liquid and an organic catalyst.
  • the organic catalyst that can be used is the same as in the first embodiment, and a redox organic compound or a redox organic polymer can be used. Similar to the first embodiment, one or more types of organic catalysts may be used.
  • the method for applying the photosensitive organic catalyst liquid onto the surface of the silicon wafer 10 is to hold the silicon wafer 10 horizontally using a spin chuck, and while rotating the silicon wafer 10 around a vertical axis of rotation passing through its center, apply the photosensitive organic catalyst liquid from above.
  • a spin coating process may be used in which a photosensitive organic catalyst liquid is dropped and uniformly applied to the surface of the silicon wafer 10.
  • a pre-bake process may be performed in which the silicon wafer 10 is heated at around 100° C. to evaporate the solvent in the photosensitive organic catalyst liquid and harden the coating film 21.
  • an exposure step is performed to selectively expose the coating film 21 to light.
  • the coating film 21 is irradiated with light through a photomask (not shown).
  • the photosensitive organic catalyst is a positive-type photosensitive material (typically, when it is a mixture with a positive-type photoresist)
  • the coating film 21a in the portion irradiated with light has a low solubility in the developer.
  • the solubility of the coating film 21 in the portions where the light is blocked by the photomask hardly changes.
  • position-selective exposure of the coating film 21 can be performed by using a photomask that irradiates light only to the portion of the coating film 21a that covers the area other than the area to be etched on the surface of the silicon wafer 10.
  • a photomask with an inverted pattern may be used.
  • a developing step is performed to obtain a patterned film 20 by developing the exposed coating film 21.
  • a developer is applied to the coating film 21.
  • the developer for example, an aqueous solution of tetramethylammonium hydroxide (TMAH) can be used.
  • TMAH tetramethylammonium hydroxide
  • the coating film 21a whose solubility has increased due to exposure to light is dissolved and removed by a developer.
  • a patterned film 20 is left on the surface of the silicon wafer 10.
  • This patterned film 20 is a film containing an organic catalyst, and can be used as an organic catalyst for promoting an etching reaction (redox reaction). Therefore, in the following description, the patterned film 20 will be referred to as "organic catalyst 20".
  • the organic catalyst 20 formed on the surface of the silicon wafer 10 functions as a film that promotes selective etching.
  • the organic catalyst 20 provides etching selectivity to the region where the organic catalyst 20 is formed, such that etching proceeds more selectively than the region where the organic catalyst 20 is not formed. More specifically, when an aqueous solution containing a corrosive agent and an oxidizing agent is supplied as an etching liquid to the surface of the silicon wafer 10, in the presence of the organic catalyst 20 (that is, in the region where the organic catalyst 20 is formed), the silicon wafer Etching of silicon wafer 10 proceeds rapidly, and etching of silicon wafer 10 hardly proceeds in areas where organic catalyst 20 is not present. Therefore, the organic catalyst 20 can be used to selectively etch the silicon wafer 10, thereby performing a process of forming holes or grooves in the silicon wafer 10.
  • the etching process is performed by wet etching from the viewpoint of etching speed and efficiency.
  • Examples of etching solutions that can be used are the same as those in the first embodiment.
  • the etching mechanism and oxidative dissolution reaction in the silicon wafer 10 are the same as the substrate processing method according to the first embodiment described above, so a duplicate explanation will be omitted.
  • a removal process is performed to remove the organic catalyst 20 from the silicon wafer 10.
  • ⁇ Substrate processing method according to third embodiment> 5A to 5I are process diagrams showing a substrate processing method according to a third embodiment of the present invention.
  • the substrate processing method includes a step of preparing a semiconductor substrate (silicon wafer 10) (FIG. 5A), a coating step of forming a coating film 11 (FIG. 5B), Regarding the exposure step (FIG. 5C), the development step (FIG. 5D), the arrangement step of arranging the organic catalyst 20 (FIG. 5E), the etching step (FIG. 5F), and the removal step (FIG. 5G), the substrate according to the first embodiment Since this is the same as the processing method, duplicate explanation will be omitted.
  • the feature of the substrate processing method according to the third embodiment is that, with reference to FIG. 5H, the surface of the silicon wafer 10 after etching and the etched area are oxidized using an oxidizing solution to form an oxide film 30.
  • the oxidizing liquid include hydrogen peroxide solution (H 2 O 2 ), ammonia hydrogen peroxide solution mixture (for example, SC1), hydrochloric acid and hydrogen peroxide solution mixture (for example, SC2), and sulfuric acid and hydrogen peroxide solution mixture (SPM). Any one type or two or more types of them can be used.
  • an oxide film etching step is provided in which the oxide film 30 formed in the oxidation step is removed using an etching solution such as dilute hydrofluoric acid (dHF).
  • dHF dilute hydrofluoric acid
  • the processed surface area including the holes and grooves of the silicon wafer 10 is covered with an oxide film.
  • the processed surface of the silicon wafer 10 (the surface including structures such as holes, grooves, and recesses) can be made smooth.
  • the substrate processing methods of the first, second, and third embodiments can be applied to the manufacturing process of semiconductor devices.
  • TSVs through-silicon vias
  • a TSV is formed by forming a through hole that penetrates a silicon substrate (typically, a silicon substrate that has been thinned in advance) and filling the through hole with an electrode material.
  • the above-described substrate processing method can be applied to the step of forming the through hole for the TSV.
  • the silicon substrate on which the TSV is formed may be an LSI (Large Scale Integrated Circuit) substrate on which active devices are formed.
  • a TSV is used to take out the electrodes to the back surface of the LSI substrate.
  • the silicon substrate on which the TSV is formed may be a so-called interposer, which is a rewiring substrate interposed between an integrated circuit chip and a wiring board.
  • CMOS Complementary Metal Oxide Semiconductor
  • CMOS Complementary Metal Oxide Semiconductor
  • the substrate processing method described above can be used.
  • the substrate processing method described above can be used in the process of selectively etching a silicon substrate to form a fin structure of a FinFET (Fin Field-Effect Transistor).
  • the aforementioned substrate processing methods also include forming deep holes and grooves in the vertical direction (perpendicular to the main surface; the same applies hereinafter) in the semiconductor substrate, and forming tall pillars and fins in the vertical direction on the semiconductor substrate. It can be applied as an etching processing technique for forming.
  • the above-described substrate processing method can be used in place of the MacEtch method in processing various semiconductor substrates that have been performed by the MacEtch method. This overcomes both the problems of the MacEtch method, namely the risk of metal contamination and the high cost.

Abstract

基板処理方法は、酸化還元反応を促進するための有機触媒を半導体基板の表面のエッチングを施すべき領域に選択的に配置する有機触媒の配置工程と、有機触媒が配置された半導体基板の表面に腐食剤及び酸化剤を含むエッチング液を供給する工程と、半導体基板に所望のエッチング処理を行った後に、有機触媒を除去する工程と、を含む。有機触媒は、半導体基板の還元電位をＥＳ、有機触媒の還元電位をＥＡ、酸化剤の還元電位をＥＯとすると、ＥＯ＞ＥＡ＞ＥＳの条件を満たすことが好ましい。有機触媒は、レドックス有機化合物及びレドックス有機ポリマーの一種又は二種以上を含むことが好ましい。

Description

基板処理方法 関連出願
　この出願は、２０２２年６月２９日提出の日本国特許出願２０２２－１０５００７号に基づく優先権を主張しており、この出願の全内容はここに引用により組み込まれるものとする。
　本発明は、基板を処理する基板処理方法に関する。本発明において、処理の対象となる基板は半導体基板であり、処理の内容はエッチング処理である。
　下記特許文献１には、半導体基板に孔や溝を形成する方法として、形成する孔や溝の形状に応じたパターン形状の保護膜を形成し、これをマスクとして使用して、エッチング液を用いてＭａｃＥｔｃｈ（Metal-assisted Chemical Etching）法により半導体基板をエッチングする技術が開示されている。
特開２０１９－１４０２２５号公報
　特許文献１に開示されたＭａｃＥｔｃｈ法は、触媒として貴金属を用いるため、半導体基板の金属汚染のリスクがある。加えて、貴金属の使用に伴ってコストが嵩むうえに、貴金属のパターニング処理及びエッチング後の貴金属の除去処理も高コストのプロセスである。
　そこで、本発明の一実施形態は、金属汚染のリスクを低減し、かつコストを低減しながら、半導体基板をエッチングできる基板処理方法を提供する。
　（１）本発明の一実施形態は、酸化還元反応を促進するための有機触媒を半導体基板の表面のエッチングを施すべき領域に選択的に配置する有機触媒の配置工程と、前記有機触媒が配置された前記半導体基板の表面に腐食剤及び酸化剤を含むエッチング液を供給する工程と、前記半導体基板に所望のエッチング処理を行った後に、前記半導体基板から前記有機触媒を除去する工程と、を含む、基板処理方法を提供する。
　有機触媒が配置された領域にエッチング液が供給されると、有機触媒を介してエッチング液と半導体基板との間の電子のやり取りが促進され、それによって、酸化還元反応が速やかに進行する。その結果、半導体基板の表面が酸化されて酸化膜が形成され、その酸化膜が腐食剤によって腐食されるエッチング反応が速やかに進行する。この速やかなエッチング反応が、有機触媒が配置された領域において選択的に生じるので、有機触媒の配置パターンに従って半導体基板を表面から加工することができる。
　有機触媒は、有機化合物触媒とも呼ばれ、金属元素を含まずに触媒作用を生じるものである。したがって、金属汚染のリスクを低減できるうえに、貴金属触媒を使用する場合に比較して、コストを低減することができる。よって、金属汚染のリスクを低減し、かつコストを低減しながら、半導体基板をエッチングできる基板処理方法を提供できる。
　（２）本発明の一実施形態において、前記有機触媒は、前記半導体基板の還元電位をＥＳ、前記有機触媒の還元電位をＥＡ、前記酸化剤の還元電位をＥＯとすると、ＥＯ＞ＥＡ＞ＥＳの条件を満たす。
　この基板処理方法によれば、半導体基板の表面に配置された有機触媒が、貴金属触媒（Ａｇ，Ａｕ等）に匹敵する電子授受機能を有するので、エッチング反応によって、半導体基板を速やかに加工できる。
　（３）本発明の一実施形態において、前記有機触媒は、レドックス有機化合物及びレドックス有機ポリマーの一種又は二種以上を含む。レドックス有機化合物及びレドックス有機ポリマーは、可逆的かつ速い電子授受能を有するので、貴金属触媒に匹敵する触媒作用を有する。
　（４）本発明の一実施形態において、前記レドックス有機化合物は、2,2,6,6-tetramethylpiperidinyloxyl（ＴＥＭＰＯ）、2,5-di-tert-butyl-1,4-bis(2-methoxyethoxy)benzene（ＤＢＢＢ）、N-ethylphenothiazine（ＥＰＴ）、及び3,7-bis(trifluoromethyl)-N-ethylphenothiazine（ＢＣＦ３ＥＰＴ）、並びにそれらの誘導体からなるレドックス有機化合物群から選ばれる一種又は二種以上の組み合わせを含む。また、前記レドックス有機ポリマーは、ＴＥＭＰＯポリマー、Poly(2,2,6,6-tetramethylpiperidinyloxy-4-vinylmethacrylate)（ＰＴＭＡ）、Poly(3,4-ethylenedioxythiophene)（ＰＥＤＯＴ）、及びPoly(3-vinyl-N-methylphenothiazine)（ＰＶＭＰＴ）、並びにそれらの誘導体からなるレドックス有機ポリマー群から選ばれる一種又は二種以上の組み合わせを含む。
　（５）本発明の一実施形態において、前記有機触媒は、下記の化学式で表されるＴＥＭＰＯ誘導体を用いることができる。
Figure JPOXMLDOC01-appb-C000002
　（６）本発明の一実施形態において、前記エッチング液は、前記酸化剤として、溶存酸素（Ｏ２）、オゾン（Ｏ３）、過酸化水素（Ｈ２Ｏ２）、硝酸（ＨＮＯ３）、過硫酸ナトリウム（Ｎａ２Ｓ２Ｏ８）、及び過硫酸カリウム（Ｋ２Ｓ２Ｏ８）のうちの一種以上を含み、前記腐食剤として、フッ化水素（ＨＦ）、バッファードフッ酸（ＢＨＦ）、アンモニア、硫酸、塩酸、及びクエン酸のうちの一種以上を含む。
　（７）本発明の一実施形態において、前記半導体基板は、シリコン（Ｓｉ）基板、炭化シリコン（ＳｉＣ）基板、ゲルマニウム（Ｇｅ）基板、又はＩＩＩ－Ｖ族化合物半導体基板である。ＩＩＩ－Ｖ族化合物半導体基板の例としては、ガリウム砒素（ＧａＡｓ）化合物半導体基板、インジウム燐（ＩｎＰ）化合物半導体基板、ガリウム燐（ＧａＰ）化合物半導体基板などを挙げることができる。
　（８）本発明の一実施形態において、前記有機触媒の配置工程は、前記半導体基板の表面に、フォトリソグラフィ用樹脂組成物を塗布して塗布膜を形成する塗布工程と、前記半導体基板の表面に塗布された塗布膜を、前記有機触媒を配置すべき位置に応じて、選択的に露光する露光工程と、露光後の前記塗布膜を現像することにより、前記有機触媒を配置すべき位置に開口部を有する、パターン化された膜を前記半導体基板の表面に得る現像工程と、前記開口部に前記有機触媒を配置する工程と、を含む。
　有機触媒の配置工程において、フォトリソグラフィ技術を用いることにより、有機触媒を配置すべき位置が開口した微細パターンの膜を形成することができる。そして、その微細パターンの膜を利用することで、半導体基板の表面のエッチングを施すべき領域に、正確かつ精密に有機触媒を配置することができる。
　「開口部に有機触媒を配置する」とは、開口部内で露出する半導体基板の表面に有機触媒が作用するように有機触媒を配置することをいう。端的には、開口部内で半導体基板の表面に接するように有機触媒が配置される。「開口部に有機触媒を配置する」ことは、開口部外に有機触媒が配置されることを妨げない。すなわち、現像工程によってパターン化された膜の開口部外の領域に有機触媒が配置されていてもよい。このような有機触媒は、半導体基板の表面に接しないので、エッチング反応に寄与しない。
　（９）本発明の一実施形態において、前記有機触媒の配置工程は、前記半導体基板の表面に、感光性有機触媒を塗布して感光性有機触媒の塗布膜を形成する塗布工程と、前記半導体基板の表面に塗布された感光性有機触媒の塗布膜を、前記有機触媒を配置すべき位置に応じて、選択的に露光する露光工程と、露光後の前記感光性有機触媒の塗布膜を現像することにより、前記有機触媒を配置すべき位置だけに前記感光性有機触媒の膜が残ったパターン化された有機触媒膜を得る現像工程と、を含むものでもよい。
　有機触媒に、感光性有機触媒を用いることにより、フォトリソグラフィ技術により、半導体基板の表面の有機触媒を配置すべき位置にだけ、正確かつ精密に有機触媒を配置することができる。
　（１０）本発明の一実施形態において、前記有機触媒を除去する工程は、溶剤を用いて前記有機触媒を溶解する工程を含む。前記溶剤は、N，N-ジメチルホルムアミド（ＤＭＦ）、モノエタノールアミン（ＭＥＡ）、ジメチルスルホキシド（ＤＭＳＯ）、アセトニトリル（ＭｅＣＮ）、ジクロロメタン（ＤＣＭ）、1,2-ジメトキシエタン（ＤＭＥ）、テトラヒドロフラン（ＴＨＦ）、プロピレングリコールモノメチルエーテル（ＰＧＭＥ）、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）、及びN-メチル-2-ピロリドン（ＮＭＰ）から選択した一種であってもよく、又はそれらの二種以上の混合液であってもよい。
　これらの溶剤を用いれば、有機触媒を溶解して除去することができる。
　（１１）本発明の一実施形態において、前記有機触媒を除去する工程は、剥離液を用いて前記有機触媒を剥離する工程を含む。前記剥離液としては、硫酸過酸化水素水混合液（ＳＰＭ）、及びオゾン水（Ｏ３を溶存させた脱イオン水）のうちの一種以上を用いることができる。オゾン雰囲気中で半導体基板を加熱するオゾンベーク処理を行った後に、半導体基板の表面に剥離液を供給してもよい。
　（１２）本発明の一実施形態において、前記基板処理方法は、前記有機触媒を除去する工程の後に、前記半導体基板の表面に酸化液を供給して酸化膜を形成する酸化工程と、前記酸化工程で形成した酸化膜をエッチング液を用いて除去する酸化膜エッチング工程と、をさらに含んでもよい。
　この酸化工程及び酸化膜エッチング工程を加えることにより、有機触媒を用いたエッチング反応により形成した構造（孔、溝、凹部等）の表面を滑らかにできるという効果がある。
　（１３）前記の酸化工程で用いる酸化液としては、過酸化水素水（Ｈ２Ｏ２）、アンモニア過酸化水素水混合液（例えばＳＣ１）、塩酸過酸化水素水混合液（例えばＳＣ２）、硫酸過酸化水素水混合液（ＳＰＭ）のうちのいずれか一種又は二種以上を用いることができる。
　（１４）前記の酸化膜エッチング工程で用いるエッチング液は、一例として、希フッ酸（ｄＨＦ）を用いてもよい。
　（１５）前記有機触媒が配置された半導体基板の表面にエッチング液を供給する工程は、半導体基板の表面にエッチング液をノズルから吐出する方法で行ってもよいし、半導体基板をエッチング液に浸漬する方法で行ってもよい。
　以上の特徴、とくに（１）～（１５）の特徴は、任意の２つ以上が組み合わされてもよい。
　本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
図１は、本発明の一実施形態における半導体基板のエッチングのメカニズムを説明するための概念図である。 図２Ａは、本発明の第１実施形態に係る基板処理方法を示す工程図である。 図２Ｂは、本発明の第１実施形態に係る基板処理方法を示す工程図である。 図２Ｃは、本発明の第１実施形態に係る基板処理方法を示す工程図である。 図２Ｄは、本発明の第１実施形態に係る基板処理方法を示す工程図である。 図２Ｅは、本発明の第１実施形態に係る基板処理方法を示す工程図である。 図２Ｆは、本発明の第１実施形態に係る基板処理方法を示す工程図である。 図２Ｇは、本発明の第１実施形態に係る基板処理方法を示す工程図である。 図３は、酸化溶解反応によるエッチングを段階的に示す概要図である。 図４Ａは、本発明の第２実施形態に係る基板処理方法を示す工程図である。 図４Ｂは、本発明の第２実施形態に係る基板処理方法を示す工程図である。 図４Ｃは、本発明の第２実施形態に係る基板処理方法を示す工程図である。 図４Ｄは、本発明の第２実施形態に係る基板処理方法を示す工程図である。 図４Ｅは、本発明の第２実施形態に係る基板処理方法を示す工程図である。 図４Ｆは、本発明の第２実施形態に係る基板処理方法を示す工程図である。 図５Ａは、本発明の第３実施形態に係る基板処理方法を示す工程図である。 図５Ｂは、本発明の第３実施形態に係る基板処理方法を示す工程図である。 図５Ｃは、本発明の第３実施形態に係る基板処理方法を示す工程図である。 図５Ｄは、本発明の第３実施形態に係る基板処理方法を示す工程図である。 図５Ｅは、本発明の第３実施形態に係る基板処理方法を示す工程図である。 図５Ｆは、本発明の第３実施形態に係る基板処理方法を示す工程図である。 図５Ｇは、本発明の第３実施形態に係る基板処理方法を示す工程図である。 図５Ｈは、本発明の第３実施形態に係る基板処理方法を示す工程図である。 図５Ｉは、本発明の第３実施形態に係る基板処理方法を示す工程図である。
　図１は、本発明の一実施形態における半導体基板のエッチングのメカニズムを説明するための概念図である。
　半導体基板としてシリコン基板、エッチング液中の腐食剤としてフッ化水素（ＨＦ）を用いる場合を例にとると、有機触媒が配置されたシリコン基板の表面において、図１に示す酸化溶解反応が生じる。
　図１における酸化溶解反応に関わる化学反応は、次のＳｔｅｐ１、Ｓｔｅｐ２及びＳｔｅｐ３を含む。ここでは、エッチング液中の酸化剤としては、フッ化水素の水溶液中に溶存する酸素（Ｏ２）、又はフッ化水素の水溶液と混合される過酸化水素水（Ｈ２Ｏ２）を例にとっている。エッチング液中の酸化剤としては、これらの他にも、硝酸（ＨＮＯ３）、過硫酸ナトリウム（Ｎａ２Ｓ２Ｏ８）、過硫酸カリウム（Ｋ２Ｓ２Ｏ８）等の他の種類の酸化剤を用いることができる。
　　（Ｓｔｅｐ１）Ｏ２＋４Ｈ＋＋４ｅ－→２Ｈ２Ｏ＋４ｈ＋，又は
　　　　　　　　　Ｈ２Ｏ２＋２Ｈ＋＋２ｅ－→２Ｈ２Ｏ＋２ｈ＋
　　（Ｓｔｅｐ２）Ｓｉ＋２Ｈ２Ｏ＋４ｈ＋→ＳｉＯ２＋４Ｈ＋＋４ｅ－
　　（Ｓｔｅｐ３）ＳｉＯ２＋６ＨＦ→ＳｉＦ６ ２－＋２Ｈ＋＋２Ｈ２Ｏ
　Ｓｔｅｐ１は、有機触媒とエッチング液との界面における酸化剤の還元反応である。エッチング液中の酸化剤、例えば酸素（Ｏ２）、過酸化水素（Ｈ２Ｏ２）等は、液中の水素イオン（Ｈ＋）と、有機触媒から供給される電子（ｅ－）とを獲得して還元される。それによって、有機触媒中にホール（ｈ＋）が生成する。
　Ｓｔｅｐ２は、有機触媒とシリコン基板との界面における酸化反応である。Ｓｔｅｐ１により有機触媒中に生成したホール（ｈ＋）は、シリコン基板との界面に速やかに移動し、シリコン基板の表面のシリコン（Ｓｉ）を酸化する。すなわち、シリコンは、液中の水から酸素を獲得し、有機触媒からホール（ｈ＋）を獲得して（すなわち、有機触媒に電子（ｅ－）を放出して）、酸化される。これにより、酸化シリコン（ＳｉＯ２）が生成される。
　Ｓｔｅｐ３は、酸化シリコンの溶解反応である。シリコン基板の表面に生成した酸化シリコンは、エッチング液中の腐食剤（ここではフッ化水素（ＨＦ））によって溶解され、液中に水素イオン（Ｈ＋）を放出する。この水素イオンは、Ｓｔｅｐ１の反応に用いられる。
　これらのＳｔｅｐ１、Ｓｔｅｐ２及びＳｔｅｐ３を繰り返すサイクルエッチングによって、シリコン基板がエッチングされる。
　Ｓｔｅｐ１におけるエッチング液と有機触媒（以下の化学反応式において「Ａ」と表す。）との界面における化学反応をより詳細に示すと、次のとおりである。
　　酸化剤の反応：Ｏ２＋４Ｈ＋＋４ｅ－→２Ｈ２Ｏ（還元反応）
　　有機触媒の反応：４Ａ－４ｅ－→４Ａ＋＋４ｈ＋（酸化反応）
　すなわち、エッチング液中の酸化剤は、電子を獲得して還元され、その一方で、有機触媒は電子を放出して酸化される。
　一方、Ｓｔｅｐ２における有機触媒（Ａ）とシリコン基板との界面における化学反応をより詳細に示すと、次のとおりである。
　　シリコン基板の反応：Ｓｉ＋２Ｈ２Ｏ＋４ｈ＋→ＳｉＯ２＋４Ｈ＋＋４ｅ－（酸化反応）
　　有機触媒の反応：４Ａ＋＋４ｅ－→４Ａ（還元反応）
　すなわち、シリコン基板は電子を放出して酸化され、有機触媒は電子を獲得して還元される。
　Ｓｔｅｐ１が起こるためには、酸化剤の還元電位ＥＯが、有機触媒の還元電位ＥＡより高いことが必要である。また、Ｓｔｅｐ２が起こるためには、有機触媒の還元電位ＥＡが、シリコン基板の還元電位ＥＳｉより高いことが必要である。
　そのため、本実施形態では、有機触媒の還元電位ＥＡが、次の条件を満たす有機触媒が用いられる。
　　ＥＯ＞ＥＡ＞ＥＳｉ（＝０．６７Ｖ）
　シリコン以外の半導体材料の基板が用いられる場合も同様であるので、半導体材料の還元電位ＥＳ（シリコンの場合にはＥＳ＝ＥＳｉ）を用いて表す次式の条件を満たす有機触媒が選定される。
　　ＥＯ＞ＥＡ＞ＥＳ
　以下、より具体的な実施形態について説明する。
　＜第１実施形態に係る基板処理方法＞
　図２Ａ～図２Ｇは、本発明の第１実施形態に係る基板処理方法を示す工程図である。
　まず、図２Ａを参照して、処理対象である半導体基板１０を準備する。半導体基板１０としては、シリコン（Ｓｉ）基板、炭化シリコン（ＳｉＣ）基板、ゲルマニウム（Ｇｅ）基板、ＩＩＩ－Ｖ族化合物半導体基板などを用いることができる。ＩＩＩ－Ｖ族化合物半導体基板は、ＩＩＩ族元素とＶ族元素との化合物からなる半導体基板であり、具体的には、ガリウム砒素（ＧａＡｓ）、インジウム燐（ＩｎＰ）、ガリウム燐（ＧａＰ）等のＩＩＩ－Ｖ族化合物からなる半導体基板である。
　本実施形態では、半導体基板１０としてシリコン基板（シリコンウエハ）を用いる場合を例にとって述べる。以下、半導体基板１０を「シリコンウエハ１０」という場合がある。
　図２Ｂを参照して、準備したシリコンウエハ１０の表面に、フォトリソグラフィ用樹脂組成物を塗布して塗布膜１１を形成する塗布工程を行う。シリコンウエハ１０の表面へのフォトリソグラフィ用樹脂組成物（以下「フォトレジスト液」という。）の塗布方法としては、シリコンウエハ１０をスピンチャックにより水平に保持し、シリコンウエハ１０をその中心を通る鉛直な回転軸線まわりに回転させながら、上方からフォトレジスト液を滴下してフォトレジスト液をシリコンウエハ１０の表面に均一に塗布するスピンコート処理が採用されてもよい。
　そして、一例として、１００℃前後でシリコンウエハ１０を加熱し、フォトレジスト液中の溶媒を蒸発させて塗布膜１１を硬化させるプリベーク処理を行ってもよい。
　図２Ｃを参照して、塗布膜１１を、位置選択的に露光する露光工程を行う。露光工程では、塗布膜１１にフォトマスク（図示せず）を通して光を照射する。ポジ型のフォトレジストを用いる場合、光が照射された部分の塗布膜１１ａは、現像液に対する溶解性が増大するが、フォトマスクによって光が遮られた部分の塗布膜１１ｂは、溶解性はほとんど変化しない。そこで、シリコンウエハ１０の表面におけるエッチングを施すべき領域を覆う塗布膜１１ａの部分にだけ光が照射されるフォトマスクを用いることにより、塗布膜１１の位置選択的な露光を行える。ネガ型のフォトレジストを用いる場合には、その反転パターンのフォトマスクを用いればよい。
　図２Ｄを参照して、露光後の塗布膜１１を現像することで、パターン化された膜１１ｂを得る現像工程を行う。現像工程では、塗布膜１１に現像液が塗布される。現像液としては、一例として、水酸化テトラメチルアンモニウム（ＴＭＡＨ）の水溶液を用いることができる。露光によって溶解性が増大した塗布膜１１ａは現像液で溶解されて除去される。その結果、後述する有機触媒を配置すべき位置が開口して開口部１２が形成された、パターン化された膜１１ｂがシリコンウエハ１０の表面に得られる。パターン化された膜１１ｂは、開口部１２以外の領域においてシリコンウエハ１０の表面をマスクして保護するマスク膜であるので、以下では「マスク膜１１ｂ」という。
　なお、現像後は、シリコンウエハ１０の表面を純水でリンスし、現像を停止させてもよい。これら塗布工程、露光工程及び現像工程は、半導体製造工程における公知の処理工程である。
　図２Ｅを参照して、マスク膜１１ｂの開口部１２に有機触媒２０を配置する配置工程を行う。
　有機触媒２０としては、レドックス有機化合物又はレドックス有機ポリマーを使用できる。一種のレドックス有機化合物又は一種のレドックス有機ポリマーを用いてもよいし、二種以上のレドックス有機化合物又は二種以上のレドックス有機ポリマーを用いてもよい。また、一種以上のレドックス有機化合物と一種以上のレドックス有機ポリマーとを混合して用いてもよい。レドックス有機化合物及びレドックス有機ポリマーは、いずれも、可逆的かつ速い電子授受能をもつレドックス(Redox)有機触媒として機能し、酸化還元反応を促進する。
　レドックス有機化合物としては、2,2,6,6-tetramethylpiperidinyloxyl（ＴＥＭＰＯ）、2,5-di-tert-butyl-1,4-bis(2-methoxyethoxy)benzene（ＤＢＢＢ）、N-ethylphenothiazine（ＥＰＴ）、及び3,7-bis(trifluoromethyl)-N-ethylphenothiazine（ＢＣＦ３ＥＰＴ）、並びにそれらの誘導体からなるレドックス有機化合物群から選ばれる一種又は二種以上の組み合わせを例示できる。
　レドックス有機ポリマーとしては、ＴＥＭＰＯポリマー、Poly(2,2,6,6-tetramethylpiperidinyloxy-4-vinylmethacrylate)（ＰＴＭＡ）、Poly(3,4-ethylenedioxythiophene)（ＰＥＤＯＴ）、及びPoly(3-vinyl-N-methylphenothiazine)（ＰＶＭＰＴ）、並びにそれらの誘導体からなるレドックス有機ポリマー群から選ばれる一種又は二種以上の組み合わせを例示できる。
　本実施形態では、具体的に、下記の化学式で表されるＴＥＭＰＯ誘導体を用いる例を示す。なお、電子の授受による酸化還元反応及び酸化還元電位ＥＯを併せて示した。
Figure JPOXMLDOC01-appb-C000003
　マスク膜１１ｂの開口部１２への有機触媒２０の配置は、一例として、スピンコート処理及びスピンドライ処理によって行うことができる。具体的には、スピンチャックにより水平に保持したシリコンウエハ１０を水平に回転させながら上方から有機触媒２０の液を滴下し、開口部１２内に配置する。そして、マスク膜１１ｂの上面等に付着している、必要のない有機触媒２０は、シリコンウエハ１０を水平に高速度回転させるスピンドライ処理により除去することができる。なお、マスク膜１１ｂの上面に不要な有機触媒２０が残されていてもよい。その有機触媒２０はシリコンウエハ１０の表面に接触しないので、エッチング反応には寄与しないからである。「開口部１２への有機触媒２０の配置」とは、開口部１２において露出するシリコンウエハ１０の表面と有機触媒２０とが反応可能な状態とすることをいい、典型的には、開口部１２において露出するシリコンウエハ１０の表面に有機触媒２０を接触させることをいう。したがって、開口部１２外のマスク膜１１ｂ上に有機触媒２０が残されていてもよい。
　図２Ｆを参照して、マスク膜１１ｂをマスクとして、腐食剤及び酸化剤を含む水溶液をエッチング液として用い、有機触媒２０の存在下で、シリコンウエハ１０をエッチングして、シリコンウエハ１０に孔又は溝を形成するエッチング工程を行う。
　エッチング工程は、エッチング速度や効率の観点から、ウェットエッチングで行う。
　エッチング液としては、酸化剤として、溶存酸素（Ｏ２）、オゾン（Ｏ３）、過酸化水素（Ｈ２Ｏ２）、硝酸（ＨＮＯ３）、過硫酸ナトリウム（Ｎａ２Ｓ２Ｏ８）、過硫酸カリウム（Ｋ２Ｓ２Ｏ８）のいずれか一種を含み、腐食剤として、フッ化水素（ＨＦ）、バッファードフッ酸（ＢＨＦ）、アンモニア、硫酸、塩酸、クエン酸のいずれか一種を含む水溶液を用いることができる。
　金属元素を排除する観点からは、上記酸化剤の群のなかの過硫酸ナトリウム（Ｎａ２Ｓ２Ｏ８）及び過硫酸カリウム（Ｋ２Ｓ２Ｏ８）以外の酸化剤を用いることが好ましい。ただし、貴金属の除去が比較的難しく、かつ高価な薬液を要するのに比較して、貴金属以外の金属（ナトリウム、カリウムなど）は、イオン化しやすく、通常の安価な処理液によって容易に除去できる。したがって、過硫酸ナトリウム（Ｎａ２Ｓ２Ｏ８）又は過硫酸カリウム（Ｋ２Ｓ２Ｏ８）を酸化剤として用いても、金属汚染のリスク及びコストの問題はいずれも生じない。
　腐食剤は、半導体基板を構成する半導体材料に応じて選択することが好ましい。具体例は次のとおりである。シリコン及び炭化シリコンに対しては、フッ化水素又はバッファードフッ酸が好ましい。ゲルマニウムに対しては、アンモニア、硫酸、塩酸又はフッ化水素が好ましい。ＩＩＩ－Ｖ族化合物半導体に対しては、硫酸が好ましい。このほか、ガリウム砒素及びガリウム燐に対しては、アンモニア又はクエン酸が用いられてもよい。また、ガリウム燐及びインジウム燐に対しては、塩酸が用いられてもよい。
　本実施形態では、一例として、酸化剤として過酸化水素（Ｈ２Ｏ２）、腐食剤としてフッ化水素（ＨＦ）を含む水溶液をエッチング液として使用する例を示す。
　シリコンウエハ１０におけるエッチングのメカニズムは、先に図１を参照して説明した酸化溶解反応により達成される。酸化溶解反応によるエッチングを段階的に図示すれば、図３の概要図に示すものとなり、（Ａ）→（Ｂ）→（Ｃ）→（Ａ）→……の順で循環的に反応が生じることによってシリコンウエハ１０のエッチングが進む。
　この酸化溶解反応に関わる化学反応は、次のＳｔｅｐ１、Ｓｔｅｐ２及びＳｔｅｐ３を含む。
　　（Ｓｔｅｐ１）Ｈ２Ｏ２＋２Ｈ＋＋２ｅ－→２Ｈ２Ｏ＋２ｈ＋
　　（Ｓｔｅｐ２）Ｓｉ＋２Ｈ２Ｏ＋４ｈ＋→ＳｉＯ２＋４Ｈ＋＋４ｅ－
　　（Ｓｔｅｐ３）ＳｉＯ２＋６ＨＦ→ＳｉＦ６ ２－＋２Ｈ＋＋２Ｈ２Ｏ
　Ｓｔｅｐ１は、酸化剤の還元反応であり、過酸化水素（Ｈ２Ｏ２）が、水溶液（エッチング液）中から水素イオン（Ｈ＋）を獲得し、有機触媒２０から電子（ｅ－）を獲得して還元されて水（Ｈ２Ｏ）となり、有機触媒２０中にはホール（ｈ＋）が生成される。この様子を図３（Ａ）に示す。
　Ｓｔｅｐ２は、有機触媒２０とシリコンウエハ１０との界面においてシリコンウエハ１０に生じる酸化反応である。Ｓｔｅｐ１により有機触媒２０中に生成したホール（ｈ＋）は、シリコンウエハ１０との界面に速やかに移動し、シリコンウエハ１０の表面のシリコン（Ｓｉ）を酸化する。すなわち、シリコンは水溶液（エッチング液）中の水（Ｈ２Ｏ）から酸素（Ｏ２）を獲得し、有機触媒２０からホール（ｈ＋）を獲得して（すなわち、有機触媒２０に電子（ｅ－）を与えて）、酸化される。これにより、酸化シリコン（ＳｉＯ２）が生成される。この様子を図３（Ｂ）に示す。
　Ｓｔｅｐ３は、酸化シリコンの溶解反応である。シリコンウエハ１０の表面に生成した酸化シリコンは、フッ化水素（ＨＦ）液によって溶解され、水溶液（エッチング液）中に水素イオン（Ｈ＋）を放出する。この水素イオンは、Ｓｔｅｐ１の反応に用いられる。この様子を図３（Ｃ）に示す。例えば、マスク膜１１ｂと有機触媒２０との隙間からフッ化水素酸（ＨＦ）が浸入し、シリコンウエハ１０の表面側に生じているＳｉＯ２を溶解する。これにより、図３（Ｃ）に示すように、有機触媒２０は、新たなシリコンウエハ１０表面に接触する。
　これらのＳｔｅｐ１、Ｓｔｅｐ２及びＳｔｅｐ３を繰り返すサイクルエッチングによって、シリコンウエハ１０がエッチングされる。
　図２Ｇを参照して、上記エッチング工程を行い、シリコンウエハ１０に所望のエッチングを行った後、シリコンウエハ１０から有機触媒２０及びマスク膜１１ｂを除去する除去工程を行う。
　除去工程は、一例として、溶剤を用いて有機触媒２０を溶解する溶解工程を用いてもよい。使用する溶剤としては、N，N-ジメチルホルムアミド（ＤＭＦ）、モノエタノールアミン（ＭＥＡ）、ジメチルスルホキシド（ＤＭＳＯ）、アセトニトリル（ＭｅＣＮ）、ジクロロメタン（ＤＣＭ）、1,2-ジメトキシエタン（ＤＭＥ）、テトラヒドロフラン（ＴＨＦ）、プロピレングリコールモノメチルエーテル（ＰＧＭＥ）、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）、及びN-メチル-2-ピロリドン（ＮＭＰ）から選択した一種の単液、又はそれらの二種以上を混合した混合液を例示することができる。
　また、上記溶剤を用いて有機触媒２０を溶解する際には、シリコンウエハ１０の表面のパターン化されたマスク膜１１ｂも、併せて溶解し、除去することができる。
　除去工程は、別の方法として、剥離液を用いて有機触媒２０を剥離する剥離工程であってもよい。剥離液としては、有機化合物をエッチングする際に使用されるエッチング剤を用いてもよい。使用できる剥離液としては、硫酸過酸化水素水混合液（ＳＰＭ）、及びオゾン水（Ｏ３を溶存させた脱イオン水）のうちの一種以上を用いてもよい。剥離液の供給に先立って、オゾン雰囲気中でシリコンウエハ１０を加熱（例えば１５０℃以上に加熱）するオゾンベーク処理を行ってもよい。すなわち、例えば、オゾンベーク処理の後に硫酸過酸化水素水混合液を供給することにより、有機触媒２０を剥離してもよい。オゾンベーク処理を行うことで、硫酸過酸化水素水の消費量を少なくできるので、環境負荷を低減できる。
　なお、剥離工程において、マスク膜１１ｂを同時に除去できない場合は、マスク膜１１ｂを除去する工程を別に行ってもよい。例えば、有機溶剤などの液体でマスク膜１１ｂを除去してもよいし、酸化プラズマでマスク膜１１ｂを灰化して除去するアッシングを行ってもよい。
　＜第２実施形態に係る基板処理方法＞
　図４Ａ～図４Ｆは、本発明の第２実施形態に係る基板処理方法を示す工程図である。
　まず、図４Ａを参照して、処理対象半導体基板としてシリコンウエハ１０を準備する。シリコン以外の半導体材料からなる半導体基板が処理対象であってもよいことは、第１実施形態と同様である。
　図４Ｂを参照して、準備したシリコンウエハ１０の表面に、感光性有機触媒の液体（以下「感光性有機触媒液」という。）を塗布して塗布膜２１を形成する塗布工程を行う。感光性有機触媒液は、フォトレジスト液と有機触媒との混合物であってもよい。使用できる有機触媒は、第１実施形態と同様であり、レドックス有機化合物又はレドックス有機ポリマーを使用できる。一種又は複数種の有機触媒が用いられてもよいことも第１実施形態と同様である。
　シリコンウエハ１０の表面への感光性有機触媒液の塗布方法としては、シリコンウエハ１０をスピンチャックにより水平に保持し、シリコンウエハ１０をその中心を通る鉛直な回転軸線まわりに回転させながら、上方から感光性有機触媒液を滴下して、シリコンウエハ１０の表面に均一に塗布するスピンコート処理が用いられてもよい。
　また、一例として、１００℃前後でシリコンウエハ１０を加熱し、感光性有機触媒液中の溶媒を蒸発させて塗布膜２１を硬化させるプリベーク処理を行ってもよい。
　図４Ｃを参照して、塗布膜２１を、位置選択的に露光する露光工程を行う。露光工程では、塗布膜２１にフォトマスク（図示せず）を通して光を照射する。感光性有機触媒がポジ型の感光性材料である場合（典型的には、ポジ型フォトレジストとの混合物である場合）、光が照射された部分の塗布膜２１ａは、現像液に対する溶解性が増大するが、フォトマスクによって光が遮られた部分の塗布膜２１は、溶解性はほとんど変化しない。そこで、シリコンウエハ１０の表面におけるエッチングを施すべき領域以外を覆う塗布膜２１ａの部分にだけ光が照射されるフォトマスクを用いることにより、塗布膜２１の位置選択的な露光が行える。感光性有機触媒がネガ型の感光性材料である場合（典型的には、ネガ型フォトレジストとの混合物である場合）には、その反転パターンのフォトマスクを用いればよい。
　図４Ｄを参照して、露光後の塗布膜２１を現像することで、パターン化された膜２０を得る現像工程を行う。現像工程では、塗布膜２１に現像液が塗布される。現像液としては、一例として、水酸化テトラメチルアンモニウム（ＴＭＡＨ）の水溶液を用いることができる。露光によって溶解性が増大した塗布膜２１ａは現像液で溶解されて除去される。その結果、シリコンウエハ１０の表面には、パターン化された膜２０が残される。このパターン化された膜２０は、有機触媒を含む膜であり、エッチング反応（酸化還元反応）を促進するための有機触媒として用いることができる。そこで、以下では、パターン化された膜２０を、「有機触媒２０」と言い換えて説明を続ける。
　図４Ｅを参照して、エッチング工程が行われる。シリコンウエハ１０の表面に形成された有機触媒２０は、選択エッチングを促進する膜として働く。つまり、有機触媒２０は、その形成領域に対して、有機触媒２０が形成されていない領域に比較してエッチングが選択的に進行するエッチング選択性を与える。さらに具体的には、腐食剤及び酸化剤を含む水溶液をエッチング液としてシリコンウエハ１０の表面に供給すると、有機触媒２０の存在下では（すなわち、有機触媒２０が形成された領域では）、シリコンウエハ１０のエッチングが速やかに進行し、有機触媒２０が存在しない領域では、シリコンウエハ１０のエッチングはほとんど進行しない。したがって、有機触媒２０を利用して、シリコンウエハ１０を選択的にエッチングすることができ、それにより、シリコンウエハ１０に孔又は溝を形成する処理を行うことができる。
　エッチング工程は、エッチング速度や効率の観点から、ウェットエッチングで行う。使用可能なエッチング液の例は、第１実施形態と同様である。
　シリコンウエハ１０におけるエッチングのメカニズムや酸化溶解反応については、既に説明した第１実施形態に係る基板処理方法と同じであるから、重複した説明は省略する。
　図４Ｆを参照して、エッチング工程によってシリコンウエハ１０に所望のエッチングを行った後、シリコンウエハ１０から有機触媒２０を除去する除去工程を行う。
　除去工程の詳細は、既に説明した第１実施形態に係る基板処理方法と同じであるから、重複した説明は省略する。
　＜第３実施形態に係る基板処理方法＞
　図５Ａ～図５Ｉは、本発明の第３実施形態に係る基板処理方法を示す工程図である。
　この第３実施形態に係る基板処理方法は、図５Ａ～図５Ｇを参照すると、半導体基板（シリコンウエハ１０）を準備する工程（図５Ａ）、塗布膜１１を形成する塗布工程（図５Ｂ）、露光工程（図５Ｃ）、現像工程（図５Ｄ）、有機触媒２０を配置する配置工程（図５Ｅ）、エッチング工程（図５Ｆ）及び除去工程（図５Ｇ）に関しては、第１実施形態に係る基板処理方法と同じであるから、重複した説明は省略する。
　第３実施形態に係る基板処理方法の特徴は、図５Ｈを参照して、エッチング後のシリコンウエハ１０の表面及びエッチング部位を、酸化液を用いて酸化し、酸化膜３０を形成する酸化工程を設けたことである。酸化液としては、過酸化水素水（Ｈ２Ｏ２）、アンモニア過酸化水素水混合液（例えばＳＣ１）、塩酸過酸化水素水混合液（例えばＳＣ２）、硫酸過酸化水素水混合液（ＳＰＭ）のうちのいずれか一種又は二種以上を用いることができる。
　また、図５Ｉを参照して、酸化工程で形成した酸化膜３０を、希フッ酸（ｄＨＦ）等のエッチング液を用いて除去する酸化膜エッチング工程が設けられる。
　第３実施形態のように、シリコンウエハ１０に所望のエッチングを施して、所望の孔又は溝を形成する加工を行った後、シリコンウエハ１０の孔や溝を含む加工された表面領域を酸化膜で覆い、その酸化膜を酸化膜エッチングで除去することにより、シリコンウエハ１０の加工された表面（孔、溝、凹部等の構造を含む表面）を滑らかにできるという効果を奏する。
　第１、第２及び第３実施形態の基板処理方法は、半導体デバイスの製造工程に適用することができる。
　一つの適用例は、Ｓｉ貫通電極（ＴＳＶ：Through-Silicon Via）の形成である。ＴＳＶは、シリコン基板（典型的には、予め薄型化したシリコン基板）を貫通する貫通孔を形成し、その貫通孔に電極材料を埋め込むことによって形成される。ＴＳＶのための貫通孔を形成する工程において、前述の基板処理方法を適用することができる。ＴＳＶが形成されるシリコン基板は、アクティブデバイスが形成されたＬＳＩ（大規模集積回路）基板であってもよい。この場合、ＬＳＩ基板の裏面への電極取出のためにＴＳＶが用いられる。ＴＳＶが形成されるシリコン基板は、集積回路チップと配線基板との間に介在される再配線用の基板、いわゆるインターポーザであってもよい。
　他の適用例は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）プロセスでの使用である。例えば、ＳＴＩ（Shallow Trench Isolation）等の領域分離構造を設けるために選択的にシリコン基板をエッチングして溝構造を形成する際に、前述のような基板処理方法を用いることができる。また、ＦｉｎＦＥＴ（Fin Field-Effect Transistor）のフィン構造を形成するために選択的にシリコン基板をエッチングする工程において前述のような基板処理方法を用いることができる。
　これらのほかにも、前述の基板処理方法は、半導体基板に垂直方向（主面に垂直な方向。以下同じ。）の深い孔や溝を形成したり、半導体基板に垂直方向の高いピラーやフィンを形成したりするためのエッチング加工技術として適用可能である。そして、前述の基板処理方法は、ＭａｃＥｔｃｈ法によって行われてきた種々の半導体基板の加工において、ＭａｃＥｔｃｈ法に代えて用いることができる。それにより、ＭａｃＥｔｃｈ法による課題、すなわち、金属汚染のリスク及び高コストの問題をいずれも克服できる。
　本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の範囲は添付の請求の範囲によってのみ限定される。
１０　　　半導体基板、シリコンウエハ
１１　　　塗布膜
１１ａ　　　溶解性が増大した塗布膜
１１ｂ　　　溶解性が変化していない塗布膜、パターン化された膜、マスク膜
１２　　　開口部
２０　　　有機触媒、パターン化された有機触媒膜
２１　　　塗布膜
２１ａ　　　溶解性が増大した塗布膜
３０　　　酸化膜

Claims (14)

  1. 　半導体基板にエッチング処理を行う基板処理方法であって、
    　酸化還元反応を促進するための有機触媒を前記半導体基板の表面のエッチングを施すべき領域に選択的に配置する有機触媒の配置工程と、
    　前記有機触媒が配置された前記半導体基板の表面に腐食剤及び酸化剤を含むエッチング液を供給する工程と、
    　前記半導体基板に所望のエッチング処理を行った後に、前記半導体基板から前記有機触媒を除去する工程と、を含む、基板処理方法。
  2. 　前記有機触媒は、前記半導体基板の還元電位をＥＳ、前記有機触媒の還元電位をＥＡ、前記酸化剤の還元電位をＥＯとすると、
    　　　ＥＯ＞ＥＡ＞ＥＳ
    の条件を満たす、請求項１に記載の基板処理方法。
  3. 　前記有機触媒は、レドックス有機化合物及びレドックス有機ポリマーの一種又は二種以上を含む、請求項１または２に記載の基板処理方法。
  4. 　前記レドックス有機化合物は、2,2,6,6-tetramethylpiperidinyloxyl（ＴＥＭＰＯ）、2,5-di-tert-butyl-1,4-bis(2-methoxyethoxy)benzene（ＤＢＢＢ）、N-ethylphenothiazine（ＥＰＴ）、及び3,7-bis(trifluoromethyl)-N-ethylphenothiazine（ＢＣＦ３ＥＰＴ）、並びにそれらの誘導体からなるレドックス有機化合物群からから選ばれる一種又は二種以上の組み合わせを含み、
    　前記レドックス有機ポリマーは、
    　ＴＥＭＰＯポリマー、Poly(2,2,6,6-tetramethylpiperidinyloxy-4-vinylmethacrylate)（ＰＴＭＡ）、Poly(3,4-ethylenedioxythiophene)（ＰＥＤＯＴ）、及びPoly(3-vinyl-N-methylphenothiazine)（ＰＶＭＰＴ）、並びにそれらの誘導体からなるレドックス有機ポリマー群から選ばれる一種又は二種以上の組み合わせを含む、請求項３に記載の基板処理方法。
  5. 　前記有機触媒は、下記の化学式で表されるＴＥＭＰＯ誘導体を含む、請求項１～４のいずれか一項に記載の基板処理方法。
    Figure JPOXMLDOC01-appb-C000001
  6. 　前記エッチング液は、
    　前記酸化剤として、溶存酸素（Ｏ２）、オゾン（Ｏ３）、過酸化水素（Ｈ２Ｏ２）、硝酸（ＨＮＯ３）、過硫酸ナトリウム（Ｎａ２Ｓ２Ｏ８）、及び過硫酸カリウム（Ｋ２Ｓ２Ｏ８）のうちの一種以上を含み、
    　前記腐食剤として、フッ化水素（ＨＦ）、バッファードフッ酸（ＢＨＦ）、アンモニア、硫酸、塩酸、及びクエン酸のうちの一種以上を含む、請求項１～５のいずれか一項に記載の基板処理方法。
  7. 　前記半導体基板は、シリコン基板、炭化シリコン基板、ゲルマニウム基板、又はＩＩＩ－Ｖ族化合物半導体基板である、請求項１～６のいずれか一項に記載の基板処理方法。
  8. 　前記有機触媒の配置工程は、
    　前記半導体基板の表面に、フォトリソグラフィ用樹脂組成物を塗布して塗布膜を形成する塗布工程と、
    　前記半導体基板の表面に塗布された塗布膜を、前記有機触媒を配置すべき位置に応じて、選択的に露光する露光工程と、
    　露光後の前記塗布膜を現像することにより、前記有機触媒を配置すべき位置に開口部を有する、パターン化された膜を前記半導体基板の表面に得る現像工程と、
    　前記開口部に前記有機触媒を配置する工程と、
    を含む、請求項１～７のいずれか一項に記載の基板処理方法。
  9. 　前記有機触媒の配置工程は、
    　前記半導体基板の表面に、感光性有機触媒を塗布して感光性有機触媒の塗布膜を形成する塗布工程と、
    　前記半導体基板の表面に塗布された感光性有機触媒の塗布膜を、前記有機触媒を配置すべき位置に応じて、選択的に露光する露光工程と、
    　露光後の前記感光性有機触媒の塗布膜を現像することにより、前記有機触媒を配置すべき位置だけに前記感光性有機触媒の膜が残ったパターン化された有機触媒膜を得る現像工程と、
    を含む、請求項１～７のいずれか一項に記載の基板処理方法。
  10. 　前記有機触媒を除去する工程は、溶剤を用いて前記有機触媒を溶解する工程を含み、
    　前記溶剤は、N，N-ジメチルホルムアミド（ＤＭＦ）、モノエタノールアミン（ＭＥＡ）、ジメチルスルホキシド（ＤＭＳＯ）、アセトニトリル（ＭｅＣＮ）、ジクロロメタン（ＤＣＭ）、1,2-ジメトキシエタン（ＤＭＥ）、テトラヒドロフラン（ＴＨＦ）、プロピレングリコールモノメチルエーテル（ＰＧＭＥ）、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）、及びN-メチル-2-ピロリドン（ＮＭＰ）から選択した一種又は二種以上を含む、請求項１～９のいずれか一項に記載の基板処理方法。
  11. 　前記有機触媒を除去する工程は、剥離液を用いて前記有機触媒を剥離する工程を含み、
    　前記剥離液は、硫酸過酸化水素水混合液（ＳＰＭ）、及びオゾン水のうちの一種以上を含む、請求項１～９のいずれか一項に記載の基板処理方法。
  12. 　前記有機触媒を除去する工程の後に、前記半導体基板の表面に酸化液を供給して酸化膜を形成する酸化工程と、
    　前記酸化工程で形成した酸化膜をエッチング液を用いて除去する酸化膜エッチング工程と、
    をさらに含む請求項１～１１のいずれか一項に記載の基板処理方法。
  13. 　前記酸化液は、過酸化水素水（Ｈ２Ｏ２）、アンモニア過酸化水素水混合液、塩酸過酸化水素水混合液、及び硫酸過酸化水素水混合液（ＳＰＭ）のうちのいずれか一種又は二種以上を含む、請求項１２に記載の基板処理方法。
  14. 　前記酸化膜を除去するための前記エッチング液は、希フッ酸（ｄＨＦ）を含む、請求項１２または１３に記載の基板処理方法。
PCT/JP2023/020090 2022-06-29 2023-05-30 基板処理方法 WO2024004490A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-105007 2022-06-29
JP2022105007A JP2024005033A (ja) 2022-06-29 2022-06-29 基板処理方法

Publications (1)

Publication Number Publication Date
WO2024004490A1 true WO2024004490A1 (ja) 2024-01-04

Family

ID=89382670

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/020090 WO2024004490A1 (ja) 2022-06-29 2023-05-30 基板処理方法

Country Status (2)

Country Link
JP (1) JP2024005033A (ja)
WO (1) WO2024004490A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003556A (ja) * 2008-06-20 2010-01-07 Sharp Corp 色素増感太陽電池、その製造方法および色素増感太陽電池モジュール
US20100248449A1 (en) * 2009-03-31 2010-09-30 Georgia Tech Research Corporation Metal-Assisted Chemical Etching of Substrates
JP2016058647A (ja) * 2014-09-11 2016-04-21 株式会社東芝 エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液
JP2019140225A (ja) * 2018-02-09 2019-08-22 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
JP2021114569A (ja) * 2020-01-21 2021-08-05 東京エレクトロン株式会社 基板処理方法および基板処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003556A (ja) * 2008-06-20 2010-01-07 Sharp Corp 色素増感太陽電池、その製造方法および色素増感太陽電池モジュール
US20100248449A1 (en) * 2009-03-31 2010-09-30 Georgia Tech Research Corporation Metal-Assisted Chemical Etching of Substrates
JP2016058647A (ja) * 2014-09-11 2016-04-21 株式会社東芝 エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液
JP2019140225A (ja) * 2018-02-09 2019-08-22 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
JP2021114569A (ja) * 2020-01-21 2021-08-05 東京エレクトロン株式会社 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
JP2024005033A (ja) 2024-01-17

Similar Documents

Publication Publication Date Title
JP4890524B2 (ja) リソグラフィパターンの形成方法
US8435728B2 (en) Method of slimming radiation-sensitive material lines in lithographic applications
JP2006013485A (ja) 線幅の狭い半導体素子の製造方法
JP5361790B2 (ja) 半導体基板の表面処理方法
US11774855B2 (en) Lithography patterning technique
JP2009218574A (ja) パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置
CN106324998A (zh) 光刻图形的形成方法
TW201901738A (zh) 微影圖案化方法
KR101276948B1 (ko) 반도체 장치의 제조 방법
WO2024004490A1 (ja) 基板処理方法
TW202405924A (zh) 基板處理方法
CN109712870A (zh) 半导体结构的形成方法
CN112652518B (zh) 一种半导体器件的形成方法
JP2001102369A (ja) レジスト除去方法
TW202009987A (zh) 積體電路製造方法
KR19990068224A (ko) 포토레지스트 패턴 형성 방법
US20100317196A1 (en) Method for manufacturing semiconductor device
US11189495B2 (en) Semiconductor structure and fabrication method thereof
CN112670175B (zh) 半导体结构的制作方法
US20230317508A1 (en) Method for fabricating semiconductor device with pre-cleaning treatment
US20230317514A1 (en) Semiconductor device with composite barrier structure and method for fabricating the same
KR100621813B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
US20230317512A1 (en) Method for fabricating semiconductor device and reworking process
JPS6222263B2 (ja)
US20150227047A1 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23830940

Country of ref document: EP

Kind code of ref document: A1