WO2024000705A1 - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
WO2024000705A1
WO2024000705A1 PCT/CN2022/107412 CN2022107412W WO2024000705A1 WO 2024000705 A1 WO2024000705 A1 WO 2024000705A1 CN 2022107412 W CN2022107412 W CN 2022107412W WO 2024000705 A1 WO2024000705 A1 WO 2024000705A1
Authority
WO
WIPO (PCT)
Prior art keywords
hard mask
layer
mask layer
etching
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2022/107412
Other languages
English (en)
French (fr)
Inventor
高远皓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to US17/954,633 priority Critical patent/US12512320B2/en
Publication of WO2024000705A1 publication Critical patent/WO2024000705A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/694—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks or redeposited masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask

Definitions

  • Embodiments of the present disclosure relate to a semiconductor structure and a preparation method thereof.
  • embodiments of the present disclosure provide a semiconductor structure and a manufacturing method thereof.
  • embodiments of the present disclosure provide a method for preparing a semiconductor structure.
  • the method includes: forming a composite hard mask layer on an etching layer, where the composite hard mask layer includes a hard mask layer and the an etch stop layer surrounding the hard mask layer; forming a first target pattern and a first redundant pattern in the composite hard mask layer, the first target pattern being completely located in the hard mask layer, and In a direction perpendicular to the hard mask layer, the first target pattern does not penetrate the hard mask layer; the bottom of the first redundant pattern is located in the etching stop layer, and is in a direction perpendicular to the hard mask layer.
  • the first redundant pattern does not penetrate the etching stop layer; remove the remaining etching stop layer to form a second target pattern in the hard mask layer and a second redundant pattern; perform etching using the second target pattern and the second redundant pattern as masks, forming a target structure in the etching layer, and forming a redundant pattern in the hard mask layer. Remaining structure; remove the remaining hard mask layer.
  • the hard mask layer includes a first hard mask layer and a second hard mask layer, a composite hard mask layer is formed on the etching layer, and the composite hard mask layer includes a hard mask layer.
  • the mask layer and the etching stop layer surrounded by the hard mask layer include: sequentially forming the first hard mask layer and the etching stop layer on the etching layer, wherein the An etch stop layer is embedded in the first hard mask layer, and a top surface of the first hard mask layer is flush with a top surface of the etch stop layer; forming the second hard mask layer, The second hard mask layer covers the top surface of the first hard mask layer and the top surface of the etch stop layer, thereby forming the composite hard mask layer located on the etch layer.
  • sequentially forming a first hard mask layer and an etching stop layer on the etching layer includes: sequentially forming a first hard mask layer and an etching stop layer trench on the etching layer.
  • the etching stop layer trench is located in the first hard mask layer; an etching stop layer is deposited in the etching stop layer trench to fill the etching stop layer trench.
  • sequentially forming a first hard mask layer and an etch stop layer trench on the etching layer includes: forming an initial first hard mask layer on the etching layer; Forming a first photoresist layer on the initial first hard mask layer; patterning the first photoresist layer to form a first etching stop layer pattern; using the first etching stop layer pattern as a mask pair
  • the initial first hard mask layer is etched to form a first hard mask layer and an etching stop layer trench located in the first hard mask layer; and the first photoresist layer is removed.
  • depositing an etching stop layer filling the etching stop layer trench in the etching stop layer trench includes: depositing in the etching stop layer trench and the first etching stop layer trench. Depositing an initial etch stop layer on the top surface of a hard mask layer; removing the initial etch stop layer located on the top surface of the first hard mask layer, so that the top surface of the first hard mask layer flush with the top surface of the remaining initial etch stop layer to form the etch stop layer.
  • a critical dimension of the first target pattern is greater than a critical dimension of the first redundant pattern in a direction parallel to a bottom surface of the composite hardmask layer, and the first target pattern The first distance between the bottom of the first redundant pattern and the bottom surface of the composite hard mask layer is less than the second distance between the bottom of the first redundant pattern and the bottom surface of the composite hard mask layer.
  • the critical dimension of the first redundant pattern is smaller than the critical dimension of the etch stop layer in a direction parallel to the bottom surface of the composite hardmask layer.
  • the first distance between the bottom of the first target pattern and the bottom surface of the composite hard mask layer is smaller than the bottom of the etch stop layer and the bottom surface of the composite hard mask layer. The third distance of the surface.
  • forming the first target pattern and the first redundant pattern in the composite hard mask layer includes: forming a second photoresist layer on the composite hard mask layer; patterning the a second photoresist layer to form an initial first target pattern and an initial first redundant pattern; along a direction parallel to the top surface of the composite hard mask layer, the critical dimension of the initial first target pattern is larger than the The critical dimensions of the initial first redundant pattern; using the initial first target pattern and the initial first redundant pattern as masks, etch the composite hard mask layer.
  • the first target pattern and the first redundant pattern are formed in the layer; and the second photoresist layer is removed.
  • the etching layer includes an etching area and a non-etching area, and using the initial first target pattern and the initial first redundant pattern as masks, the composite hard mask layer Performing etching includes: forming the first target pattern in a first preset area, and forming the first redundant pattern in a second preset area, wherein the first preset area is along a line perpendicular to The direction of the etching layer, the area between the hard mask layer and the etching area; the second preset area is along the direction perpendicular to the etching layer, the hard mask layer and the area directly facing the etching stop layer and the non-etching area.
  • the orthographic projection of the first redundant pattern is within the range of the orthographic projection of the pattern of the etching stop layer.
  • the etching stop layer In some embodiments, in the step of etching the composite hard mask layer using the initial first target pattern and the initial first redundant pattern as masks, the etching stop layer The etching rate is less than the etching rate of the hard mask layer.
  • removing the remaining etching stop layer includes: removing the remaining etching stop layer using a wet etching process.
  • the etching rate of the etching stop layer is greater than the etching rate of the hard mask layer; and when perpendicular to the hard mask layer In the direction, the second target pattern does not penetrate the hard mask layer, and the second redundant pattern does not penetrate the hard mask layer.
  • etching is performed using the second target pattern and the second redundant pattern as masks, forming a target structure in the etching layer, and forming a redundant structure in the hard mask layer.
  • a structure including: etching using the second target pattern and the second redundant pattern as a mask, wherein etching the hard mask layer using the second target pattern as a mask, A third target pattern is formed in the hard mask layer, and the third target pattern penetrates the hard mask layer in a direction perpendicular to the hard mask layer; the second redundant pattern is Mask, etching the hard mask layer to form a third redundant pattern in the hard mask layer, in a direction perpendicular to the hard mask layer, the third redundant pattern is located In the hard mask layer and not through the hard mask layer; etching is performed using the third target pattern and the third redundant pattern as a mask, wherein the third target pattern is used as a mask.
  • a redundant structure is formed in the mask layer. In a direction perpendicular to the hard mask layer, the redundant structure is located in the hard mask layer and does not penetrate the hard mask layer.
  • the etching rate of the etching layer is greater than that of the hard mask layer. etching rate.
  • the material of the etching stop layer includes at least one of silicon oxide, silicon nitride, aluminum oxide, and borophosphosilicate glass.
  • the hard mask layer includes a first hard mask layer and a second hard mask layer
  • the material of the first hard mask layer includes carbon, silicon nitride, titanium nitride, and silicon oxide.
  • At least one of; and/or; the material of the second hard mask layer includes at least one of carbon, silicon nitride, titanium nitride, and silicon oxide; and, the material of the etch stop layer is The materials of the first hard mask layer and the second hard mask layer are different.
  • embodiments of the present disclosure provide a semiconductor structure, which is prepared according to the above preparation method.
  • FIG. 1A is a top view of a semiconductor structure provided by an embodiment of the present disclosure.
  • Figure 1B is a front view of the semiconductor structure in Figure 1A provided by an embodiment of the present disclosure
  • FIG. 1C is a schematic flowchart of a semiconductor structure preparation method provided by an embodiment of the present disclosure
  • FIG. 1D is a front view of another semiconductor structure provided by an embodiment of the present disclosure.
  • Figure 1E is a top view of the semiconductor structure in Figure 1D provided by an embodiment of the present disclosure.
  • FIGS. 1F to 1J are schematic process diagrams of a semiconductor structure preparation method provided by embodiments of the present disclosure.
  • FIGS. 2A to 2H are schematic diagrams of the process of forming a composite hard mask layer on an etching layer according to an embodiment of the present disclosure
  • 3A to 3C are schematic diagrams of a process of forming a first target pattern and a first redundant pattern in a composite hard mask layer according to an embodiment of the present disclosure.
  • FIG. 1A shows a semiconductor structure.
  • the target pattern 101 and the redundant pattern 102 are located on the right and left sides of the semiconductor structure respectively.
  • the target pattern 101 is affected by the etching load effect during the etching process, resulting in problems of insufficient etching or reduction of critical dimensions.
  • the load effect refers to the effect that the consumption of local etching gas is greater than the etching rate decrease or uneven distribution caused by the supply. Therefore, redundant patterns 102 need to be introduced to reduce the etching load effect.
  • the depth-to-width ratio of the target structure corresponding to the target pattern is large, and the smaller-sized redundant pattern cannot effectively solve the problem of etching load effect, while the larger-sized redundant pattern cannot stop on the etching layer. It can be seen from FIG. 1B that when the size of the redundant pattern 102 is large, the redundant pattern 102 will enter the etching layer 103 during the etching process, thereby affecting the normal structure of the semiconductor.
  • inventions of the present disclosure provide a method for manufacturing a semiconductor structure, as shown in Figure 1C.
  • the method includes:
  • Step S101 Form a composite hard mask layer on the etching layer.
  • the composite hard mask layer includes a hard mask layer and an etching stop layer surrounded by the hard mask layer;
  • 1D is a front view of a semiconductor structure, in which a composite hard mask layer 104 is formed on the etching layer 103.
  • the composite hard mask layer 104 includes a hard mask layer 1041 and an etching stop layer 1042.
  • the etching stop layer Layer 1042 is surrounded by hard mask layer 1041 on all sides.
  • 1E is a top view of the semiconductor structure shown in FIG. 1D. It can be seen from FIG. 1E that the etching stop layer 1042 is surrounded by the hard mask layer 1041, that is, the etching stop layer 1042 is surrounded by the hard mask layer 1041.
  • the etching layer is used for etching to form a target structure
  • the target structure refers to a structure that needs to be formed in the etching layer through an etching process.
  • the hard mask layer is used to form a hard mask pattern of the target structure.
  • the material of the hard mask layer may include at least one of carbon, silicon nitride, titanium nitride and silicon oxide.
  • the etching stop layer is used to stop the etching step in the etching stop layer.
  • the material of the etching stop layer may include at least one of silicon oxide, silicon nitride, aluminum oxide and borophosphosilicate glass.
  • the etching rate of the etching stop layer can be lower than the etching rate of the hard mask layer, that is, under the same etching conditions, the hard mask layer and the etching stop layer
  • the etching selectivity ratio can be larger, such as 80:1, so that when the hard mask layer is etched away, the etching stop layer can be basically not etched or only a small part or only etched. Eclipse part of it.
  • the etching rate of the etching stop layer and the hard mask layer can be adjusted by changing the material composition of the etching stop layer and the hard mask layer and the ratio of each component.
  • step S101 can be implemented by forming a first hard mask layer on the etching layer, then embedding an etching stop layer on the upper surface of the first hard mask layer, and then placing an etching stop layer on the upper surface of the first hard mask layer.
  • the upper surfaces of the film layer and the etching stop layer form a second hard mask layer, thereby forming a composite hard mask layer.
  • the embodiments of the present disclosure do not limit the method of forming the composite hard mask layer on the etching layer.
  • Step S102 Form a first target pattern and a first redundant pattern in the composite hard mask layer.
  • the first target pattern is completely located in the hard mask layer and is perpendicular to the hard mask layer. direction, the first target pattern does not penetrate the hard mask layer;
  • the bottom of the first redundant pattern is located in the etching stop layer, and in the direction perpendicular to the etching stop layer , the first redundant pattern does not penetrate the etching stop layer;
  • a first target pattern 105 and a first redundant pattern 106 are formed in the composite hard mask layer 104.
  • the first target pattern 105 is completely located in the hard mask layer 1041 and is perpendicular to the hard mask layer. In the direction of 1041 (the direction pointed by the arrow in FIG.
  • the first target pattern 105 does not penetrate the hard mask layer 1041, that is, the bottom of the first target pattern 105 and the hard mask layer 1041
  • the first target pattern refers to the mask pattern used to form the target structure.
  • the first target pattern does not penetrate the hard mask layer, that is, the bottom of the first target pattern is at a certain height from the bottom of the hard mask layer, so that in In the presence of an etching stop layer, the etching layer is protected by the hard mask layer and will not be contaminated by the etching stop layer and the outside world.
  • the first redundant pattern refers to a pattern formed in the composite hard mask layer to reduce the etching load effect.
  • the bottom of the first redundant pattern is located in the etching stop layer, that is, the bottom of the first redundant pattern is located in the etching stop layer.
  • the inside of the etching stop layer, or the bottom of the first redundant pattern may also just be in contact with the upper surface of the etching stop layer (that is, it is not yet located inside the etching stop layer).
  • the orthographic projection of the first redundant pattern may be located within the range of the orthographic projection of the pattern of the etching stop layer, such that the first redundant pattern formed by the etching process is The bottom of the remaining pattern may be located in the etch stop layer.
  • the first redundant pattern does not penetrate the etching stop layer, that is, the first redundant pattern stops in or on the upper surface of the etching stop layer during the etching process.
  • the etching rate of the etching stop layer may be less than the etching rate of the hard mask layer. Therefore, under the same etching conditions, the etching depth of the etching stop layer is less than the etching depth of the hard mask layer. The etching depth can make the etching stop layer function to stop etching during the etching of the first redundant pattern, so that the first redundant pattern stops in the etching stop layer.
  • the critical dimension CD2 of the first target pattern 105 is greater than the critical dimension CD1 of the first redundant pattern 106 , and
  • the first distance h1 between the bottom of a target pattern 105 and the bottom surface of the composite hard mask layer 104 is less than the second distance h2 between the bottom of the first redundant pattern 106 and the bottom surface of the composite hard mask layer 104 .
  • the critical dimensions refer to the dimensions that affect the performance of the structure and require key control.
  • the critical dimensions can be determined according to the shape of the structure and the generation process. For example, for the etching process, when the structure is cylindrical, the diameter of the surface circle is the critical dimension (that is, the situation shown in Figure 1F); when the structure is cube, the side length is the critical dimension.
  • the critical dimension of the first redundant pattern can be smaller than the critical dimension of the first target pattern, that is, the critical dimension of the first redundant pattern can be smaller than the critical dimension of the first target pattern.
  • the critical dimension of a target pattern is greater than the critical dimension of the first redundant pattern; and because the critical dimension of the first target pattern is greater than the critical dimension of the first redundant pattern, under the same etching conditions, the etching of the first target pattern is The etching depth is greater than the etching depth of the first redundant pattern. Therefore, the first distance between the bottom of the first target pattern and the bottom surface of the composite hard mask layer is smaller than the first distance between the bottom of the first redundant pattern and the bottom surface of the composite hard mask layer. The second distance from the surface.
  • the critical dimension CD1 of the first redundant pattern 106 is smaller than the critical dimension CD3 of the etch stop layer 1042 in a direction parallel to the bottom surface of the composite hard mask layer 104 . Since the critical dimension of the first redundant pattern is smaller than the critical dimension of the etching stop layer, during the process of etching the first redundant pattern, the etching stop layer can support the first redundant pattern, so that the first redundant pattern can be supported by the etching stop layer. The redundant pattern can be stopped within or on the surface of the etch stop layer.
  • the first distance h1 between the bottom of the first target pattern 105 and the bottom surface of the composite hard mask layer 104 is less than the distance h1 between the bottom of the etch stop layer 1042 and the composite hard mask layer 104 .
  • the etching stop layer is usually removed first, and the second redundant pattern 108 including the area where the etching stop layer is located is formed as shown in FIG. 1G. That is, the bottom of the second redundant pattern 108 can be approximately equal to the etching stop layer. The bottom of the etch stop layer. Since the first target pattern will be used as a mask later, the hard mask layer and the etching layer will be etched respectively to form the third target pattern 111 as shown in Figure 1I and the target structure 109 as shown in Figure 1J; and The two redundant patterns 108 are used as masks, and the hard mask layer 1041 is etched to form a redundant structure 110 as shown in FIG. 1H.
  • the etching depth of the first target pattern 105 on the left in Figure 1F to form the target structure 109 shown in Figure 1J is greater than that of the first redundant pattern 106 and the etching stop layer 1042 on the right.
  • the etching depth of the redundant structure 110 shown in 1H in order to ensure that the formed redundant structure is always located in the hard mask layer during the process of forming the target structure 109 shown in FIG. 1J, the first target pattern 105 can be
  • the first distance h1 between the bottom of the etch stop layer 1042 and the bottom surface of the composite hard mask layer 104 is less than the third distance h3 between the bottom of the etch stop layer 1042 and the bottom surface of the composite hard mask layer 104 . In this way, under the larger third distance h3, enough space can be provided for forming a redundant structure.
  • step S102 may form a photoresist layer on the composite hard mask layer, and pattern the photoresist layer to form a mask pattern having a first target pattern and a first redundant pattern, and then The composite hard mask layer is etched using the mask pattern as a mask to form a first target pattern and a first redundant pattern.
  • Step S103 Remove the remaining etching stop layer to form a second target pattern and a second redundant pattern in the hard mask layer;
  • the remaining etch stop layer 1042 as shown in FIG. 1F is removed to form the second target pattern 107 and the second redundant pattern 108 in the hard mask layer 1041 as shown in FIG. 1G .
  • the second target pattern refers to the pattern formed after the first target pattern is removed from the remaining etching stop layer. That is, the second target pattern 107 has a corresponding relationship with the first target pattern 105 in FIG. 1F.
  • the second redundant pattern refers to the pattern formed after the first redundant pattern is removed from the remaining etching stop layer.
  • step S103 only removes the remaining etching stop layer without removing the etching stop layer.
  • the hard mask layer below the etch stop layer that is, the situation shown in FIG. 1F, the second redundant pattern 108 includes the etch stop layer 1042 (height h4) and the first redundant pattern 106.
  • step S103 may also be performed by removing a small portion of the hard mask layer below the etching stop layer.
  • step S103 can use a wet etching process to remove the remaining etching stop layer.
  • the etchant used in the wet etching process may be a mixture of hydrofluoric acid, nitric acid and acetic acid or potassium hydroxide and other substances.
  • the embodiments of the disclosure do not limit the type of etchant used in the wet etching.
  • the etching stop layer can be removed conveniently and quickly, while reducing the residual amount of the etching stop layer.
  • the etching rate of the etching stop layer by the etching solution is greater than the etching rate of the hard mask layer. This allows only a small part of the hard mask layer to be etched during the removal of the etching stop layer. without completely removing it.
  • the second target pattern does not penetrate the hard mask layer, and the second redundant pattern does not penetrate the hard mask layer.
  • the second target pattern 107 does not penetrate the hard mask layer 1041
  • the second redundant pattern 108 does not penetrate the hard mask layer 1041 , this allows the etching layer to remain intact under the protection of the unpenetrated hard mask layer without affecting the formation of the target structure of the etching layer.
  • Step S104 Perform etching using the second target pattern and the second redundant pattern as masks, forming a target structure in the etching layer, and forming a redundant structure in the hard mask layer;
  • Etching is performed using the second target pattern 107 and the second redundant pattern 108 in FIG. 1G as a mask, forming a target structure 109 as shown in FIG. 1H in the etching layer 103, and forming a target structure 109 in the hard mask layer 1041.
  • the redundant structure 110 is deeper in the depth direction than the second redundant pattern 108 in Figure 1G, that is, the height h5 of the redundant structure 110 is greater than the second redundant pattern 110.
  • the height of pattern 108 is h4.
  • step S104 can be implemented by using a dry etching process using the second target pattern and the second redundant pattern as masks to form the target structure in the etching layer and the redundant structure in the hard mask layer.
  • the dry etching process may include reactive ion etching technology, plasma etching technology, deep reactive ion etching, XeF 2 isotropic etching and other methods.
  • the embodiments of the present disclosure have different types of dry etching processes. No restrictions.
  • step S104 may include the following steps S1041 to S1042:
  • Step S1041 Perform etching using the second target pattern and the second redundant pattern as a mask, wherein the hard mask layer is etched using the second target pattern as a mask.
  • a third target pattern is formed in the hard mask layer, and the third target pattern penetrates the hard mask layer in a direction perpendicular to the hard mask layer; using the second redundant pattern as a mask film, etching the hard mask layer to form a third redundant pattern in the hard mask layer, and the third redundant pattern is located at the direction perpendicular to the hard mask layer.
  • the hard mask layer and not through the hard mask layer are not through the hard mask layer.
  • the hard mask layer 1041 is etched, and a third target pattern 111 as shown in FIG. 1I is formed in the hard mask layer 1041 .
  • the third target pattern 111 penetrates the hard mask layer 1041 in a direction perpendicular to the hard mask layer 1041 (that is, the direction pointed by the arrow in FIG. 1I , which may also be the upward direction of the arrow).
  • the second redundant pattern 108 is used as a mask to etch the hard mask layer 1041 to form a third redundant pattern 112 as shown in FIG. 1I in the hard mask layer 1041 .
  • the third redundant pattern 112 is located in the hard mask layer 1041 and does not penetrate through the hard mask layer 1041 , wherein the third redundant pattern 112 is
  • the second redundant pattern 108 in FIG. 1G is deeper in the depth direction, and compared to the redundant structure 110 in FIG. 1H , it is shallower in the depth direction; that is, the height h6 of the third redundant pattern 112 is greater than the second redundant pattern 112 .
  • the height h4 of the redundant pattern 108 is smaller than the height h5 of the redundant structure 110 .
  • the third target pattern is a target pattern penetrating the hard mask layer in a direction perpendicular to the hard mask layer. Since the bottom area of the area where the etching stop layer is located in the second redundant pattern is larger, during the simultaneous etching process using the second redundant pattern and the second target pattern as masks, the etching of the second redundant pattern The etching speed is slower than the etching speed of the second target pattern, so that the obtained third target pattern can penetrate the hard mask layer, while the third redundant pattern does not penetrate the hard mask layer.
  • Step S1042 Use the third target pattern and the third redundant pattern as a mask to perform etching, wherein the third target pattern is used as a mask to etch the etching layer.
  • a target structure is formed in the etching layer; using the third redundant pattern as a mask, the hard mask layer is etched to form a redundant structure in the hard mask layer. In the direction of the hard mask layer, the redundant structure is located in the hard mask layer and does not penetrate the hard mask layer.
  • the etching layer 103 is etched using the third target pattern 111 as a mask, and a target structure 109 as shown in FIG. 1H is formed on the etching layer 103 .
  • the third redundant pattern 112 is used as a mask to etch the hard mask layer 1041 to form a redundant structure 110 as shown in FIG. 1H in the hard mask layer 1041 .
  • the redundant structure 110 is located in the hard mask layer 1041 and does not penetrate the hard mask layer 1041 .
  • step S1042 may include: the etching rate of the etching layer is greater than the etching rate of the hard mask layer. In this way, the etching can be performed using the third target pattern and the third redundant pattern as masks. During the etching process, a small part of the redundant structure is etched away, but is still located in the hard mask layer and does not penetrate the hard mask layer. In some embodiments, the etching rate of the etching layer and the hard mask layer can be adjusted by adjusting the composition and proportion of the materials of the etching layer and the hard mask layer.
  • the etching rate of the etching layer and the etching rate of the hard mask layer it is possible to form the target structure in the etching layer while the redundant structure is located in the hard mask layer and does not penetrate the hard mask layer.
  • Mask layer to facilitate subsequent removal of redundant structures.
  • Step S105 Remove the remaining hard mask layer.
  • the remaining hard mask layer 1041 as shown in FIG. 1H is removed to form the etching layer 103 including the target structure 109 as shown in FIG. 1J .
  • step S105 may use a dry etching process or a wet etching process to remove the remaining hard mask layer, thereby obtaining an etching layer with a target structure.
  • a composite hard mask layer is formed on the etching layer, where the composite hard mask layer includes a hard mask layer and an etching stop layer surrounded by the hard mask layer; and then the composite hard mask layer is A first target pattern and a first redundant pattern are formed in the film layer, and the bottom of the first redundant pattern is located in the etching stop layer. In the direction perpendicular to the etching stop layer, the first redundant pattern does not penetrate through the etching. stop layer; then remove the remaining etching stop layer, form a second target pattern and a second redundant pattern in the hard mask layer, and perform etching using the second target pattern and the second redundant pattern as masks.
  • the target structure is formed in the etching layer, and a redundant structure is formed in the hard mask layer; finally, the remaining hard mask layer is removed to form an etching layer with the target structure; in this way, on the first hand, by embedding in the hard mask layer Etch the stop layer, and form the first redundant pattern above the etching stop layer, so that the first redundant pattern can stop on the etching stop layer under the action of the etching stop layer; second aspect, after forming the first After the redundant pattern, removing the etching stop layer can reduce the contamination of the etching stop layer to subsequent processes; thirdly, by introducing redundant structures, the semiconductor structure can be reduced in the process of etching high aspect ratio structures. The loading effect of the corrosion process.
  • step S101 "form a composite hard mask layer on the etching layer, the composite hard mask layer includes a hard mask layer and an etching stop layer surrounded by the hard mask layer"
  • Implementation may include the following steps S1011 to S1012:
  • Step S1011 Form the first hard mask layer and the etching stop layer sequentially on the etching layer, wherein the etching stop layer is embedded in the first hard mask layer, and the The top surface of the first hard mask layer is flush with the top surface of the etch stop layer;
  • a first hard mask layer 1041a and an etching stop layer 1042 are sequentially formed on the etching layer 103, wherein the etching stop layer 1042 is embedded in the first hard mask layer 1041a, and the first hard mask layer 1041a is embedded in the first hard mask layer 1041a.
  • the top surface of the film layer 1041a is flush with the top surface of the etching stop layer 1042.
  • the etching stop layer embedded in the first hard mask layer means that the etching stop layer is located in the first hard mask layer except for the top surface.
  • the horizontal dimension of the first hard mask layer is larger than the horizontal dimension of the etch stop layer, so that the etch stop layer can be embedded in the third hard mask layer. within a hard mask layer.
  • the material of the first hard mask layer may include at least one of carbon, silicon nitride, titanium nitride, and silicon oxide, and the material of the first hard mask layer is different from the material of the etch stop layer. , so that under the same etching conditions, the etching rate of the first hard mask layer and the etching stop layer are different, and can be adjusted by controlling the types of materials of the first hard mask layer and the etching stop layer. Etching of the etch stop layer or first hard mask layer.
  • Step S1012 Form the second hard mask layer, and the second hard mask layer covers the top surface of the first hard mask layer and the top surface of the etching stop layer, thereby forming a layer located on the Etch layer on top of the composite hardmask layer.
  • a second hard mask layer 1041b is formed on the top surface of the first hard mask layer 1041a and the top surface of the etch stop layer 1042, thereby forming a composite hard mask on the etching layer 103.
  • Layer 104 wherein composite hard mask layer 104 includes a first hard mask layer 1041a, an etch stop layer 1042, and a second hard mask layer 1041b.
  • the implementation of step S1012 may form a second hard mask layer on the etching layer through a deposition process.
  • the deposition process includes any of the following: Chemical Vapor Deposition (CVD), Physical Vapor Deposition (PVD), Atomic Layer Deposition (ALD) and any other suitable deposition process.
  • the material of the second hard mask layer may include at least one of carbon, silicon nitride, titanium nitride, and silicon oxide.
  • the material of the second hard mask layer is different from the material of the etching stop layer, so that under the same etching conditions, the etching rate of the second hard mask layer is different from the etching rate of the etching stop layer.
  • the material of the second hard mask layer may be the same as the material of the first hard mask layer, or may be different from the material of the first hard mask layer.
  • step S1011 may include the following steps S1011a to step S1011b:
  • Step S1011a sequentially form a first hard mask layer and an etching stop layer trench on the etching layer, and the etching stop layer trench is located in the first hard mask layer;
  • a first hard mask layer 1041a and an etch stop layer trench 113 are sequentially formed on the etching layer 103, wherein the etching stop layer trench 113 is located in the first hard mask layer 1041a.
  • step S1011a may include the following steps S11a1 to step S11a5:
  • Step S11a1 Form an initial first hard mask layer on the etching layer
  • an initial first hard mask layer 10411 is formed on the etching layer 103 , that is, a hard mask layer without forming an etching stop layer trench.
  • step S11a1 may form an initial first hard mask layer on the etching layer through a deposition process.
  • the deposition process includes any of the following: Chemical Vapor Deposition (CVD), Physical Vapor Deposition (PVD), Atomic Layer Deposition (ALD) and any other suitable deposition process.
  • Step S11a2 Form a first photoresist layer on the initial first hard mask layer
  • a first photoresist layer 114 is formed on the initial first hard mask layer 10411.
  • photoresist also called photoresist, refers to an etching-resistant thin film material whose solubility changes through irradiation or radiation such as ultraviolet light, electron beam, ion beam, X-ray, etc.
  • Photoresist is sensitive to light and includes components such as photosensitive resin, sensitizer and solvent. Used as an anti-corrosion coating material during photolithography processes.
  • Step S11a3 Pattern the first photoresist layer to form a first etching stop layer pattern
  • the first photoresist layer 114 is patterned to form a first etching stop layer pattern 115 , where the first etching stop layer pattern 115 is used for etching to form an etching stop layer.
  • patterning the photoresist layer means that the photoresist layer is exposed and developed to dissolve the portion of the photoresist layer, and the undissolved portion of the photoresist layer forms a mask pattern.
  • the first window is the first etch stop layer pattern.
  • Step S11a4 Use the first etching stop layer pattern as a mask to etch the initial first hard mask layer to form a first hard mask layer and an etch pattern located in the first hard mask layer. Etch stop layer trench;
  • the initial first hard mask layer 10411 is etched using the first etch stop layer pattern 115 as a mask to form the first hard mask layer 1041 a and the first hard mask layer 1041 a as shown in FIG. 2G .
  • the first hard mask layer is a hard mask layer formed after forming an etch stop layer trench in the initial first hard mask layer.
  • Step S11a5 Remove the first photoresist layer.
  • the first photoresist layer 114 is removed to form the structure shown in FIG. 2C .
  • step S11a5 may use a dry etching process or a wet etching process to remove the first photoresist layer.
  • Step S1011b Deposit in the etching stop layer trench to form an etching stop layer that fills the etching stop layer trench.
  • an etching stop layer 1042 filling the etching stop layer trench 113 as shown in FIG. 2A is deposited in the etching stop layer trench 113 .
  • step S1011b may use a deposition process to form an etching stop layer in the etching stop layer trench.
  • the deposition process includes any of the following: Chemical Vapor Deposition (CVD), Physical Vapor Deposition (PVD), Atomic Layer Deposition (ALD) and any other suitable deposition process. Among them, the deposition layer formed by ALD has extremely uniform thickness and excellent consistency.
  • step S1011b may include the following steps S11b1 to step S11b2:
  • Step S11b1 Deposit and form an initial etching stop layer in the etching stop layer trench and on the top surface of the first hard mask layer;
  • an initial etch stop layer 10421 as shown in FIG. 2H is deposited in the etch stop layer trench 113 and on the top surface of the first hard mask layer 1041 a.
  • Step S11b2 Remove the initial etching stop layer located on the top surface of the first hard mask layer, so that the top surface of the first hard mask layer is flush with the top surface of the remaining initial etching stop layer, To form the etching stop layer.
  • the initial etch stop layer 10421 located on the top surface of the first hard mask layer 1041a is removed, so that the top surface of the first hard mask layer 1041a is in contact with the top surface of the remaining initial etch stop layer 10421. flush to form an etch stop layer 1042 as shown in FIG. 2A.
  • step S11b2 may use chemical mechanical polishing to remove the initial etching stop layer located on the top surface of the first hard mask layer.
  • step S102 forming the first target pattern and the first redundant pattern in the composite hard mask layer
  • steps S1021 to step S1024 may include the following steps S1021 to step S1024:
  • Step S1021 Form a second photoresist layer on the composite hard mask layer
  • a second photoresist layer 301 is formed on the composite hard mask layer 104 .
  • the second photoresist may be the same as the first photoresist, or may be different from the first photoresist.
  • Step S1022 Pattern the second photoresist layer to form an initial first target pattern and an initial first redundant pattern; along a direction parallel to the top surface of the composite hard mask layer, the initial first target pattern The critical dimension of the pattern is greater than the critical dimension of the initial first redundant pattern;
  • the second photoresist layer 301 is patterned to form an initial first target pattern 302 and an initial first redundant pattern 303; along a direction parallel to the top surface of the composite hard mask layer 104, the initial first The critical dimension CD2 of the target pattern 302 is larger than the critical dimension CD1 of the initial first redundant pattern 303 .
  • Step S1023 Using the initial first target pattern and the initial first redundant pattern as masks, etch the composite hard mask layer to form the first first target pattern in the composite hard mask layer.
  • the composite hard mask layer 104 is etched, and a composite hard mask layer 104 is formed as shown in FIG. 3C .
  • the first target pattern 105 and the first redundant pattern 106 are etched using the initial first target pattern 302 and the initial first redundant pattern 303 as masks.
  • the etching rate of the etching stop layer is smaller than that of the hard mask layer.
  • the etching rate of the film layer can cause the formed first redundant pattern to stop on the etching stop layer without affecting the target structure formed by the etching layer located below the etching stop layer.
  • the etch rate can be adjusted by adjusting the composition and ratio of the etch stop layer and hard mask layer materials.
  • the etching layer 103 includes an etching area 1031 and a non-etching area 1032 .
  • the implementation of step S1023 may include: forming a first target in the first preset area 304 Pattern 105, the first redundant pattern 106 is formed in the second preset area 305, wherein the first preset area 304 is along the direction perpendicular to the etching layer 103, and the hard mask layer 1041 is directly opposite to the etching area 1031. area; the second preset area 305 is the area where the hard mask layer 1041 and the etching stop layer 1042 face the non-etching area 1032 in the direction perpendicular to the etching layer 103 .
  • the etching layer by dividing the etching layer into etching areas and non-etching areas, it is convenient to determine the positions of the first target pattern and the first redundant pattern.
  • Step S1024 Remove the second photoresist layer.
  • the second photoresist layer 301 is removed to form the structure shown in FIG. 1F .
  • a second photoresist layer is formed on the composite hard mask layer, and after patterning the second photoresist layer, a first target pattern and a first redundant pattern are formed.
  • the method includes:
  • an initial first hard mask layer 10411 is formed on the etching layer 103 .
  • a first photoresist layer 114 is formed on the initial first hard mask layer 10411; as shown in Figure 2F, the first photoresist layer 114 is patterned to form a first etching Stop layer pattern 115.
  • the initial first hard mask layer 10411 is etched using the first etching stop layer pattern 115 as a mask to form the first hard mask layer 1041a and the first hard mask layer 1041a as shown in FIG. 2G.
  • the etch stop layer trench 113 is located in the first hard mask layer 1041a.
  • the first photoresist layer 114 is removed, and the first hard mask layer 1041 a and the etching stop layer trench 113 are sequentially formed on the etching layer 103 as shown in FIG. 2C .
  • an initial etching stop layer 10421 as shown in FIG. 2H is deposited in the etching stop layer trench 113 and on the top surface of the first hard mask layer 1041 a.
  • the sixth step removes the initial etching stop layer 10421 located on the top surface of the first hard mask layer 1041a, so that the top surface of the first hard mask layer 1041a is in contact with the remaining initial etching stop layer.
  • the top surface of 10421 is flush to form etch stop layer 1042 as shown in Figure 2A.
  • a second hard mask layer 1041b is formed on the top surface of the first hard mask layer 1041a and the top surface of the etching stop layer 1042, thereby forming a second hard mask layer 1041b on the etching layer 103.
  • Composite hard mask layer 104 wherein the composite hard mask layer 104 includes a first hard mask layer 1041a, an etch stop layer 1042, and a second hard mask layer 1041b.
  • a second photoresist layer 301 is formed on the composite hard mask layer 104 .
  • the second photoresist layer 301 is patterned to form an initial first target pattern 302 and an initial first redundant pattern 303; along a direction parallel to the top surface of the composite hard mask layer 104, the initial first The critical dimension CD2 of the target pattern 302 is larger than the critical dimension CD1 of the initial first redundant pattern 303 .
  • the composite hard mask layer 104 is etched using the initial first target pattern 302 and the initial first redundant pattern 303 as masks; as shown in FIG. 3C , the second light mask layer is removed.
  • the resist layer 301 forms a structure in which the first target pattern 105 and the first redundant pattern 106 are formed in the composite hard mask layer 104 as shown in FIG. 1F.
  • the remaining etching stop layer 1042 is removed to form the second target pattern 107 and the second redundant pattern 108 in the hard mask layer 1041 as shown in FIG. 1G .
  • the hard mask layer 1041 is etched, and a third target pattern 111 as shown in FIG. 1I is formed in the hard mask layer 1041 .
  • the third target pattern 111 penetrates the hard mask layer 1041 in a direction perpendicular to the hard mask layer 1041 (that is, the direction pointed by the arrow in FIG. 1I , which may also be the upward direction of the arrow).
  • FIG. 1F the remaining etching stop layer 1042 is removed to form the second target pattern 107 and the second redundant pattern 108 in the hard mask layer 1041 as shown in FIG. 1G .
  • the third target pattern 111 is formed in the hard mask layer 1041 .
  • the third target pattern 111 penetrates the hard mask layer 1041 in a direction perpendicular to the hard mask layer 1041 (that is, the direction pointed by the arrow in FIG. 1
  • the second redundant pattern 108 is used as a mask to etch the hard mask layer 1041 to form a third redundant pattern 112 as shown in FIG. 1I in the hard mask layer 1041 .
  • the third redundant pattern 112 is located in the hard mask layer 1041 and Hard mask layer 1041 is not penetrated.
  • the etching layer 103 is etched using the third target pattern 111 as a mask to form a target structure 109 as shown in FIG. 1H in the etching layer 103 .
  • the third redundant pattern 112 is used as a mask to etch the hard mask layer 1041 to form a redundant structure 110 as shown in FIG. 1H in the hard mask layer 1041 .
  • the redundant structure 110 is located in the hard mask layer 1041 and does not penetrate the hard mask layer 1041 .
  • the remaining hard mask layer 1041 shown in FIG. 1H is removed to obtain the etching layer 103 including the target structure 109 as shown in FIG. 1J .
  • Embodiments of the present disclosure provide a semiconductor structure, which is prepared according to the above method for preparing a semiconductor structure.
  • Embodiments of the present disclosure provide a semiconductor structure and a preparation method thereof.
  • the method includes: forming a composite hard mask layer on the etching layer.
  • the composite hard mask layer includes a hard mask layer and a layer surrounded by the hard mask layer.
  • Etching the stop layer forming a first target pattern and a first redundant pattern in the composite hard mask layer, the first target pattern is completely located in the hard mask layer, and in a direction perpendicular to the hard mask layer, the first The target pattern does not penetrate the hard mask layer; the bottom of the first redundant pattern is located in the etching stop layer, and in the direction perpendicular to the etching stop layer, the first redundant pattern does not penetrate the etching stop layer; remove the remaining Etching the stop layer to form a second target pattern and a second redundant pattern in the hard mask layer; etching using the second target pattern and the second redundant pattern as masks to form a target structure in the etching layer , forming a redundant structure within the hard mask layer; removing the remaining
  • the first redundant pattern can be stopped under the action of the etching stop layer.
  • removing the etching stop layer can reduce the pollution of the etching stop layer to subsequent processes;
  • the semiconductor can be In the process of etching high aspect ratio structures, the load effect of the etching process is reduced.

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本公开实施例提供一种半导体结构及其制备方法，所述方法包括：在刻蚀层上形成复合硬掩膜层，复合硬掩膜层包括硬掩膜层和被硬掩膜层四周包围的刻蚀停止层；在复合硬掩膜层中形成第一目标图案和第一冗余图案，第一目标图案完全位于硬掩膜层中，且在垂直于硬掩膜层的方向上，第一目标图案未贯穿硬掩膜层；第一冗余图案的底部位于刻蚀停止层中，且在垂直于刻蚀停止层的方向上，第一冗余图案未贯穿刻蚀停止层；去除剩余的刻蚀停止层，以在硬掩膜层中形成第二目标图案和第二冗余图案；以第二目标图案和第二冗余图案为掩膜进行刻蚀，在刻蚀层中形成目标结构，在硬掩膜层内形成冗余结构；去除剩余的硬掩膜层。

Description

半导体结构及其制备方法
相关申请的交叉引用
本公开基于申请号为202210741723.1、申请日为2022年06月27日、申请名称为“半导体结构及其制备方法”的中国专利申请提出，并要求该中国专利申请的优先权，该中国专利申请的全部内容在此以全文引入的方式引入本公开。
技术领域
本公开实施例涉及一种半导体结构及其制备方法。
背景技术
随着半导体技术的发展，对高深宽比结构的刻蚀要求越来越高。由于刻蚀的负载效应，在刻蚀图案比较稀疏的部分容易发生刻蚀不足和关键尺寸减小的情况。
发明内容
有鉴于此，本公开实施例提供一种半导体结构及其制备方法。
第一方面，本公开实施例提供一种半导体结构的制备方法，所述方法包括：在刻蚀层上形成复合硬掩膜层，所述复合硬掩膜层包括硬掩膜层和被所述硬掩膜层四周包围的刻蚀停止层；在所述复合硬掩膜层中形成第一目标图案和第一冗余图案，所述第一目标图案完全位于所述硬掩膜层中，且在垂直于所述硬掩膜层的方向上，所述第一目标图案未贯穿所述硬掩膜层；所述第一冗余图案的底部位于所述刻蚀停止层中，且在垂直于所述刻蚀停止层的方向上，所述第一冗余图案未贯穿所述刻蚀停止层；去除剩余的所述刻蚀停止层，以在所述硬掩膜层中形成第二目标图案和第二冗余图案；以所述第二目标图案和所述第二冗余图案为掩膜进行刻蚀，在所述刻蚀层中形成目标结构，在所述硬掩膜层内形成冗余结构；去除剩余的所述硬掩膜层。
在一些实施例中，所述硬掩膜层包括第一硬掩膜层和第二硬掩膜层，所述在刻蚀层上形成复合硬掩膜层，所述复合硬掩膜层包括硬掩膜层和被所述硬掩膜层四周包围的刻蚀停止层，包括：在所述刻蚀层上依次形成所述第一硬掩膜层和所述刻蚀停止层，其中，所述刻蚀停止层嵌入所述第一硬掩膜层中，且所述第一硬掩膜层的顶表面与所述刻蚀停止层的顶表面平齐；形成所述第二硬掩膜层，所述第二硬掩膜层覆盖所述第一硬掩膜层的顶表面和所述刻蚀停止层的顶表面，以此形成位于所述刻蚀层上的所述复合硬掩膜层。
在一些实施例中，在所述刻蚀层上依次形成第一硬掩膜层和刻蚀停止层，包括：在所述刻蚀层上依次形成第一硬掩膜层和刻蚀停止层沟槽，所述刻蚀停止层沟槽位于所述第一硬掩膜层内；在所述刻蚀停止层沟槽内沉积形成填满所述刻蚀停止层沟槽的刻蚀停止层。
在一些实施例中，在所述刻蚀层上依次形成第一硬掩膜层和刻蚀停止层沟槽，包括：在所述刻蚀层上形成初始第一硬掩膜层；在所述初始第一硬掩膜层上形成第一光刻胶层；图案化所述第一光刻胶层，形成第一刻蚀停止层图案；以所述第一刻蚀停止层图案为掩膜对所述初始第一硬掩膜层进行刻蚀，形成第一硬掩膜层和位于所述第一硬掩膜层内的刻蚀停止层沟槽；去除所述第一光刻胶层。
在一些实施例中，在所述刻蚀停止层沟槽内沉积形成填满所述刻蚀停止层沟槽的刻蚀停止层，包括：在所述刻蚀停止层沟槽内和所述第一硬掩膜层的顶表面上沉积形成初始刻蚀停止层；去除位于所述第一硬掩膜层的顶表面上的初始刻蚀停止层，使得所述第一硬掩膜层的顶表面与剩余的初始刻蚀停止层的顶表面平齐，以形成所述刻蚀停止层。
在一些实施例中，沿平行于所述复合硬掩膜层的底表面的方向，所述第一目标图案的关键尺寸大于所述第一冗余图案的关键尺寸，且所述第一目标图案的底部与所述复合硬掩膜层的底表面的第一距离小于所述第一冗余图案的底部与所述复合硬掩膜层的底表面的第二距离。
在一些实施例中，沿平行于所述复合硬掩膜层的底表面的方向，所述第一冗余图案的关键尺寸小于所述刻蚀停止层的关键尺寸。
在一些实施例中，所述第一目标图案的底部与所述复合硬掩膜层的底表面的所述第一距离小于所述刻蚀停止层的底部与所述复合硬掩膜层的底表面的第三距离。
在一些实施例中，在所述复合硬掩膜层中形成第一目标图案和第一冗余图案，包括：在所述复合硬掩膜层上形成第二光刻胶层；图案化所述第二光刻胶层，形成初始第一目标图案和初始第一冗余图案；沿平行于所述复合硬掩膜层的顶表面的方向，所述初始第一目标图案的关键尺寸大于所述初始第一冗余图案的关键尺寸；以所述初始第一目标图案和所述初始第一冗余图案为掩膜，对所述复合硬掩膜层进行刻蚀，在所述复合硬掩膜层中形成所述第一目标图案和所述第一冗余图案；去除所述第二光刻胶层。
在一些实施例中，所述刻蚀层包括刻蚀区和非刻蚀区，以所述初始第一目标图案和所述初始第一冗余图案为掩膜，对所述复合硬掩膜层进行刻蚀，包括：在第一预设区域内形成所述第一目标图案，在第二预设区域内形成所述第一冗余图案，其中，所述第一预设区域为沿垂直于所述刻蚀层的方向，所述硬掩膜层与所述刻蚀区正对的区域；所述第二预设区域为沿垂直于所述刻蚀层的方向，所述硬掩膜层和所述刻蚀停止层与所述非刻蚀区正对的区域。
在一些实施例中，在垂直于所述刻蚀层的方向，所述第一冗余图案的正投影位于所述刻蚀停止层的图案的正投影的范围之内。
在一些实施例中，在以所述初始第一目标图案和所述初始第一冗余图案为掩膜，对所述复合硬掩膜层进行刻蚀的步骤中，对所述刻蚀停止层的刻蚀速率小于对所述硬掩膜层的刻蚀速率。
在一些实施例中，所述去除剩余的刻蚀停止层，包括：采用湿法刻蚀工艺去除剩余的刻蚀停止层。
在一些实施例中，在所述湿法刻蚀工艺中，对所述刻蚀停止层的刻蚀速率大于对所述硬掩膜层的刻蚀速率；以及在垂直于所述硬掩膜层的方向上，所述第二目标图案未贯穿所述硬掩膜层，所述第二冗余图案未贯穿所述硬掩膜层。
在一些实施例中，以所述第二目标图案和所述第二冗余图案为掩膜进行刻蚀，在所述刻蚀层中形成目标结构，在所述硬掩膜层内形成冗余结构，包括：以所述第二目标图案和所述第二冗余图案为掩膜进行刻蚀，其中，以所述第二目标图案为掩膜，对所述硬掩膜层进行刻蚀，在所述硬掩膜层中形成第三目标图案，在垂直于所述硬掩膜层的方向上，所述第三目标图案贯穿所述硬掩膜层；以所述第二冗余图案为掩膜，对所述硬掩膜层进行刻蚀，在所述硬掩膜层中形成第三冗余图案，在垂直于所述硬掩膜层的方向上，所述第三冗余图案位于所述硬掩膜层中且未贯穿所述硬掩膜层；以所述第三目标图案和所述第三冗余图案为掩膜进行刻蚀，其中，以所述第三目标图案为掩膜，对所述刻蚀层进行刻蚀，在所述刻蚀层中形成目标结构；以所述第三冗余图案为掩膜，对所述硬掩膜层进行刻蚀，在所述硬掩膜层中形成冗余结构，在垂直于所述硬掩膜层的方向上，所述冗余结构位于所述硬掩膜层中且未贯穿所述硬掩膜层。
在一些实施例中，在以所述第三目标图案和所述第三冗余图案为掩膜进行刻蚀的步骤中，对所述刻蚀层的刻蚀速率大于对所述硬掩膜层的刻蚀速率。
在一些实施例中，所述刻蚀停止层的材料包括氧化硅、氮化硅、氧化铝和硼磷硅玻璃中的至少一种。
在一些实施例中，所述硬掩膜层包括第一硬掩膜层和第二硬掩膜层，所述第一硬掩膜层的材料包括碳、氮化硅、氮化钛和氧化硅中的至少一种；和/或；所述第二硬掩膜层的材料包括碳、氮化硅、氮化钛和氧化硅中的至少一种；以及，所述刻蚀停止层的材料与所述第一硬掩膜层的材料和所述第二硬掩膜层的材料均不同。
第二方面，本公开实施例提供一种半导体结构，所述半导体结构根据上述制备方法制备得到。
附图说明
图1A为本公开实施例提供的一种半导体结构的俯视图；
图1B为本公开实施例提供的图1A中半导体结构的主视图；
图1C为本公开实施例提供的一种半导体结构制备方法的流程示意图；
图1D为本公开实施例提供的另一种半导体结构的主视图；
图1E为本公开实施例提供的图1D中半导体结构的俯视图；
图1F至图1J为本公开实施例提供的一种半导体结构制备方法的过程示意图；
图2A至图2H为本公开实施例提供的在刻蚀层上形成复合硬掩膜层的过程示意图；
图3A至图3C为本公开实施例提供的在复合硬掩膜层中形成第一目标图案和第一冗余图案的过程示意图。
具体实施方式
下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
图1A示出了一种半导体结构，目标图案101和冗余图案102分别位于该半导体结构的右侧和左侧。由于通常情况下，目标图案101在刻蚀过程中受到刻蚀负载效应的影响而产生刻蚀不足或关键尺寸减小的问题。其中，负载效应是指局部刻蚀气体的消耗大于供给引起的刻蚀速率下降或分布不均的效应，因此需要引入冗余图案102来降低刻蚀负载效应。
然而，目标图案对应的目标结构的深宽比较大，较小尺寸的冗余图案已经不能有效解决刻蚀负载效应的问题，而较大尺寸的冗余图案不能停止在刻蚀层上。从图1B可以看出，在冗余图案102的尺寸较大的情况下，刻蚀过程中冗余图案102会进入到刻蚀层103之中，从而影响半导体的正常结构。
基于此，本公开实施例提供一种半导体结构的制备方法，如图1C所示，所述方法包括：
步骤S101：在刻蚀层上形成复合硬掩膜层，所述复合硬掩膜层包括硬掩膜层和被所述硬掩膜层四周包围的刻蚀停止层；
图1D为一种半导体结构的主视图，其中，复合硬掩膜层104形成于刻蚀层103之上，复合硬掩膜层104包括硬掩膜层1041和刻蚀停止层1042，刻蚀停止层1042被硬掩膜层1041四周包围。图1E为图1D所示半导体结构的俯视图，从图1E可以看出，刻蚀停止层1042四周均被硬掩膜层1041包围，即刻蚀停止层1042的四周均为硬掩膜层1041。
这里，刻蚀层用于刻蚀形成目标结构，目标结构是指需要通过刻蚀工艺在刻蚀层中形成的结构。硬掩膜层用于形成目标结构的硬掩膜图案，硬掩膜层的材料可以包括碳、氮化硅、氮化钛和氧化硅中的至少一种。
刻蚀停止层用于使刻蚀步骤停止在刻蚀停止层之中，刻蚀停止层的材料可以包括氧化硅、氮化硅、氧化铝和硼磷硅玻璃中的至少一种。为了使刻蚀步骤停止在刻蚀停止层之中，刻蚀停止层的刻蚀速率可以小于硬掩膜层的刻蚀速率，即在相同刻蚀条件下，硬掩膜层与刻蚀停止层的刻蚀选择比可以较大一些，例如80:1，从而使得在刻蚀掉硬掩膜层的情况下，刻蚀停止层可以基本不被刻蚀或只被刻蚀少部分或只被刻蚀一部分。在一些实施例中，可以通过改变刻蚀停止层与硬掩膜层的材料组成成分和各成分的比例来调节刻蚀停止层和硬掩膜层的刻蚀速率。
在一些实施例中，步骤S101的实施可以在刻蚀层上形成第一层硬掩膜层，然后在第一层硬掩膜层的上表面嵌入刻蚀停止层，之后在第一层硬掩膜层和刻蚀停止层的上表面形成第二层硬掩膜层，从而形成复合硬掩膜层。本公开实施例对在刻蚀层上形成复合硬掩膜层的方法不做限定。
步骤S102：在所述复合硬掩膜层中形成第一目标图案和第一冗余图案，所述第一目标图案完全位于所述硬掩膜层中，且在垂直于所述硬掩膜层的方向上，所述第一目标图案未贯穿所述硬掩膜层；所述第一冗余图案的底部位于所述刻蚀停止层中，且在垂直于所述刻蚀停止层的方向上，所述第一冗余图案未贯穿所述刻蚀停止层；
如图1F所示，在复合硬掩膜层104中形成第一目标图案105和第一冗余图案106，第一目标图案105完全位于硬掩膜层1041中，且在垂直于硬掩膜层1041的方向上(图1F中箭头所指方向，也可以为箭头向上的方向)，第一目标图案105未贯穿硬掩膜层1041，即第一目标图案105的底部与硬掩膜层1041的底部之间存在一定的高度h1；第一冗余图案106的底部1061位于刻蚀停止层1042中，且在垂直于刻蚀停止层1042的方向上(图1F中箭头所指方向，也可以为箭头向上的方向)，第一冗余图案106未贯穿刻蚀停止层1042。
这里，第一目标图案指用于形成目标结构的掩膜图案，第一目标图案未贯穿硬掩膜层，即第一目标图案的底部距离硬掩膜层的底部有一定的高度，从而使得在存在刻蚀停止层的情况下，刻蚀层处于硬掩膜层的保护，而不会受到刻蚀停止层和外界的污染。
第一冗余图案是指在复合硬掩膜层中形成的用于减少刻蚀负载效应的图案，第一冗余图案的底部位于刻蚀停止层中，即第一冗余图案的底部位于刻蚀停止层的内部，或者第一冗余图案的底部也可以刚与刻蚀停止层的上表面接触(即还没有位于刻蚀停止层的内部)。在一些实施例中，在垂直于刻蚀层的方向，第一冗余图案的正投影可以位于刻蚀停止层的图案的正投影的范围之内，这样在通过刻蚀工艺形成的第一冗余图案的底部可以位于刻蚀停止层之中。
第一冗余图案未贯穿刻蚀停止层，即第一冗余图案在刻蚀过程中停止在刻蚀停止层之中或上表面。在一些实施例中，刻蚀停止层的刻蚀速率可以小于硬掩膜层的的刻蚀速率，因此，在相同的刻蚀条件下，刻蚀停止层的刻蚀深度小于硬掩膜层的刻蚀深度，所以可以使得在刻蚀第一冗余图案的过程中刻蚀停止层起到停止刻蚀的作用，从而使得第一冗余图案停止在刻蚀停止层中。
在一些实施例中，如图1F所示，沿平行于复合硬掩膜层104的底表面的方向，第一目标图案105的关键尺寸CD2大于第一冗余图案106的关键尺寸CD1，且第一目标图案105的底部与复合硬掩膜层104的底表面的第一距离h1小于第一冗余图案106的底部与复合硬掩膜层104的底表面的第二距离h2。
这里，关键尺寸指影响结构性能的、需要重点管控的尺寸，关键尺寸可根据结构的形状和生成工艺而定。例如，对于刻蚀工艺，结构为圆柱形时，表面圆形的直径为关键尺寸(即图1F所示的情况)；结构为正方体时，边长为关键尺寸。
由于通常情况下，对于刻蚀工艺，沿平行于复合硬掩膜层的底表面的方向，在第一冗余图案的关键尺寸小于第一目标图案的关键尺寸时，就可以实现利用第一冗余图案减少形成目标结构过程中的刻蚀负载效应，因此，沿平行于复合硬掩膜层的底表面的方向，第一冗余图案的关键尺寸可以小于第一目标图案的关键尺寸，即第一目标图案的关键尺寸大于第一冗余图案的关键尺寸；又由于第一目标图案的关键尺寸大于第一冗余图案的关键尺寸，因此，在相同刻蚀条件下，第一目标图案的刻蚀深度大于第一冗余图案的刻蚀深度，所以，第一目标图案的底部与复合硬掩膜层的底表面的第一距离小于第一冗余图案的底部与复合硬掩膜层的底表面的第二距离。
在一些实施例中，如图1F所示，沿平行于复合硬掩膜层104的底表面的方向，第一冗余图案106的关键尺寸CD1小于刻蚀停止层1042的关键尺寸CD3。由于第一冗余图案的关键尺寸小于刻蚀停止层的关键尺寸，因此，可以使得在刻蚀第一冗余图案的过程中，刻蚀停止层能够托住第一冗余图案，使第一冗余图案能够停止在刻蚀停止层之内部或上表面。
在一些实施例中，如图1F所示，第一目标图案105的底部与复合硬掩膜层104的底表面的第一距离h1小于刻蚀停止层1042的底部与复合硬掩膜层104的底表面的第三距离h3。
这里，为了形成目标结构，通常会先去掉刻蚀停止层，形成如图1G所示包括刻蚀停止层所在区域的第二冗余图案108，即第二冗余图案108的底部可以近似等于刻蚀停止层的底部。由于后续会以第一目标图案为掩膜，分别刻蚀硬掩膜层和刻蚀层，形成如图1I所示的第三目标图案111和如图1J所示的目标结构109；以及以第二冗余图案108为掩膜，刻蚀硬掩膜层1041，形成如图1H所示的冗余结构110。可以看出，图1F中左侧的第一目标图案105形成如图1J所示目标结构109的过程中的刻蚀深度大于右侧的第一冗余图案106和刻蚀停止层1042形成如图1H所示的冗余结构110的刻蚀深度，为了使形成的冗余结构在形成如图1J所示目标结构109的过程中一直位于硬掩膜层之中，则可以使第一目标图案105的底部与复合硬掩膜层104的底表面的第一距离h1小于刻蚀停止层1042的底部与复合硬掩膜层104的底表面的第三距离h3。如此，在较大的第三距离h3下，可以为形成冗余结构提供足够的空间。
在一些实施例中，步骤S102的实施可以在复合硬掩膜层上形成光刻胶层，并图案化光刻胶层，形成具有第一目标图案和第一冗余图案的掩膜图案，然后以所述掩膜图案为掩膜刻蚀复合硬掩膜层，形成第一目标图案和第一冗余图案。
步骤S103：去除剩余的所述刻蚀停止层，以在所述硬掩膜层中形成第二目标图案和第二冗余图案；
去除如图1F所示剩余的刻蚀停止层1042，以在硬掩膜层1041中形成如图1G所示的第二目标图案107和第二冗余图案108。
这里，第二目标图案是指第一目标图案经过去除剩余的刻蚀停止层工序之后形成的图案，即第二目标图案107与图1F中的第一目标图案105存在对应关系。
第二冗余图案是指第一冗余图案经过去除剩余的刻蚀停止层工序之后形成的图案，在严格控制工艺的情况下，步骤S103只去掉剩余的刻蚀停止层，而不会去除刻蚀停止层下面的硬掩膜层，即图1F所示的情况，第二冗余图案108包括刻蚀停止层1042(高度为h4)和第一冗余图案106。当然，在一些实施例中，步骤S103的实施也可以除了去掉剩余的刻蚀停止层外，还去掉少部分刻蚀停止层下面的硬掩膜层。
由于第一冗余图案的底部位于刻蚀停止层内部或上表面，即存在一部分刻蚀停止层位于硬掩膜层的正下方，因此采用干法刻蚀工艺不能有效的清除刻蚀停止层，所以步骤S103的实施可以采用湿法刻蚀工艺来去除剩余的刻蚀停止层。其中，湿法刻蚀工艺采用的腐蚀剂可以为由氢氟酸、硝酸和乙酸组成的混合物或氢氧化钾等物质，本公开实施例对湿法刻蚀采用 的腐蚀剂的种类不做限定。本公开实施例中，通过采用湿法刻蚀工艺，可以方便快捷的去除刻蚀停止层，同时降低刻蚀停止层的残余量。
在采用湿法刻蚀工艺去除刻蚀停止层的过程中，需要满足以下两个条件：
第一，刻蚀溶液对刻蚀停止层的刻蚀速率大于对硬掩膜层的刻蚀速率，这样可以使得在去除刻蚀停止层的过程中，硬掩膜层只被刻蚀少部分，而不会完全去除。
第二、在垂直于硬掩膜层的方向上，第二目标图案未贯穿硬掩膜层，第二冗余图案未贯穿硬掩膜层。如图1G所示，在垂直于硬掩膜层1041的方向上(参见图1F理解)，第二目标图案107未贯穿硬掩膜层1041，第二冗余图案108未贯穿硬掩膜层1041，这样可以使得刻蚀层在未贯穿的硬掩膜层的保护下保持完整，而不会影响刻蚀层目标结构的形成。
步骤S104：以所述第二目标图案和所述第二冗余图案为掩膜进行刻蚀，在所述刻蚀层中形成目标结构，在所述硬掩膜层内形成冗余结构；
以图1G中的第二目标图案107和第二冗余图案108为掩膜进行刻蚀，在刻蚀层103中形成如图1H所示的目标结构109，以及在硬掩膜层1041内形成如图1H所示的冗余结构110，其中，冗余结构110相比于图1G中的第二冗余图案108，在深度方向会更深，即冗余结构110的高度h5大于第二冗余图案108的高度h4。
这里，步骤S104的实施可以以第二目标图案和第二冗余图案为掩膜采用干法刻蚀工艺进行刻蚀，在刻蚀层中形成目标结构，在硬掩膜层内形成冗余结构；其中，干法刻蚀工艺可以包括反应离子刻蚀技术、等离子体刻蚀技术、深反应离子刻蚀和XeF 2各向同性刻蚀等方法，本公开实施例对干法刻蚀工艺的类型不做限定。
在一些实施例中，步骤S104的实施可以包括如下步骤S1041至步骤S1042：
步骤S1041：以所述第二目标图案和所述第二冗余图案为掩膜进行刻蚀，其中，以所述第二目标图案为掩膜，对所述硬掩膜层进行刻蚀，在所述硬掩膜层中形成第三目标图案，在垂直于所述硬掩膜层的方向上，所述第三目标图案贯穿所述硬掩膜层；以所述第二冗余图案为掩膜，对所述硬掩膜层进行刻蚀，在所述硬掩膜层中形成第三冗余图案，在垂直于所述硬掩膜层的方向上，所述第三冗余图案位于所述硬掩膜层中且未贯穿所述硬掩膜层；
如图1G所示，以第二目标图案107为掩膜，对硬掩膜层1041进行刻蚀，在硬掩膜层1041中形成如图1I所示的第三目标图案111。如图1I所示，在垂直于硬掩膜层1041的方向上(即图1I中箭头所指方向，也可以为箭头向上的方向)，第三目标图案111贯穿硬掩膜层1041。
如图1G所示，以第二冗余图案108为掩膜，对硬掩膜层1041进行刻蚀，在硬掩膜层1041中形成如图1I所示的第三冗余图案112。如图1I所示，在垂直于硬掩膜层1041的方向上，第三冗余图案112位于硬掩膜层1041中且未贯穿硬掩膜层1041，其中，第三冗余图案112相比于图1G中的第二冗余图案108，在深度方向更深，而相比于图1H中的冗余结构110，在深度方向更浅；即第三冗余图案112的高度h6大于第二冗余图案108的高度h4，而小于冗余结构110的高度h5。
这里，第三目标图案为在垂直于硬掩膜层的方向上贯穿硬掩膜层的目标图案。由于第二冗余图案中刻蚀停止层所在区域底部面积较大，因此在以第二冗余图案和第二目标图案为掩膜同时进行刻蚀的过程中，第二冗余图案的刻蚀速度相比于第二目标图案的刻蚀速度较慢，从而使得得到的第三目标图案可以贯穿硬掩膜层，而第三冗余图案未贯穿硬掩膜层。
步骤S1042：以所述第三目标图案和所述第三冗余图案为掩膜进行刻蚀，其中，以所述第三目标图案为掩膜，对所述刻蚀层进行刻蚀，在所述刻蚀层中形成目标结构；以所述第三冗余图案为掩膜，对所述硬掩膜层进行刻蚀，在所述硬掩膜层中形成冗余结构，在垂直于所述硬掩膜层的方向上，所述冗余结构位于所述硬掩膜层中且未贯穿所述硬掩膜层。
如图1I所示，以第三目标图案111为掩膜，对刻蚀层103进行刻蚀，在刻蚀层103上形成如图1H所示的目标结构109。
如图1I所示，以第三冗余图案112为掩膜，对硬掩膜层1041进行刻蚀，在硬掩膜层1041中形成如图1H所示的冗余结构110，在垂直于硬掩膜层1041的方向上(即图1H中箭头所 指方向，也可以为箭头向上的方向)，冗余结构110位于硬掩膜层1041中且未贯穿硬掩膜层1041。
这里，为了使以第三目标图案和第三冗余图案为掩膜进行刻蚀的过程中，在刻蚀层中形成目标结构的同时，冗余结构位于硬掩膜层中且未贯穿硬掩膜层，步骤S1042的实施可以包括：对刻蚀层的刻蚀速率大于对硬掩膜层的刻蚀速率，如此，可以使得在以第三目标图案和第三冗余图案为掩膜进行刻蚀的过程中，冗余结构被刻蚀掉少部分，而仍然位于硬掩膜层中且未贯穿硬掩膜层。在一些实施例中，可以通过调整刻蚀层和硬掩膜层材料的成分和比例，实现对刻蚀层和硬掩膜层刻蚀速率的调节。
本公开实施例中，通过对刻蚀层刻蚀速率和硬掩膜层刻蚀速率的控制，实现在刻蚀层中形成目标结构的同时，冗余结构位于硬掩膜层中且未贯穿硬掩膜层，从而方便后续对冗余结构的去除。
步骤S105：去除剩余的所述硬掩膜层。
去除如图1H所示剩余的硬掩膜层1041，形成如图1J所示的包含目标结构109的刻蚀层103。
这里，步骤S105的实施可以采用干法刻蚀工艺或者湿法刻蚀工艺去除剩余的硬掩膜层，从而得到具有目标结构的刻蚀层。
本公开实施例中，通过在刻蚀层上形成复合硬掩膜层，其中，复合硬掩膜层包括硬掩膜层和被硬掩膜层四周包围的刻蚀停止层；然后在复合硬掩膜层中形成第一目标图案和第一冗余图案，且第一冗余图案的底部位于刻蚀停止层中，在垂直于刻蚀停止层的方向上，第一冗余图案未贯穿刻蚀停止层；之后去除剩余的刻蚀停止层，在硬掩膜层中形成第二目标图案和第二冗余图案，以第二目标图案和第二冗余图案为掩膜进行刻蚀，在刻蚀层中形成目标结构，在硬掩膜层内形成冗余结构；最后去除剩余的硬掩膜层，形成具有目标结构的刻蚀层；如此，第一方面，通过在硬掩膜层中嵌入刻蚀停止层，且在刻蚀停止层上方形成第一冗余图案，使得第一冗余图案可以在刻蚀停止层的作用下停止在刻蚀停止层上；第二方面，在形成第一冗余图案之后，去除刻蚀停止层，可以减少刻蚀停止层对后续工艺的污染；第三方面，通过引入冗余结构，可以使得半导体结构在刻蚀高深宽比结构的过程中，减少刻蚀过程的负载效应。
在一些实施例中，步骤S101“在刻蚀层上形成复合硬掩膜层，所述复合硬掩膜层包括硬掩膜层和被所述硬掩膜层四周包围的刻蚀停止层”的实施可以包括如下步骤S1011至步骤S1012：
步骤S1011：在所述刻蚀层上依次形成所述第一硬掩膜层和所述刻蚀停止层，其中，所述刻蚀停止层嵌入所述第一硬掩膜层中，且所述第一硬掩膜层的顶表面与所述刻蚀停止层的顶表面平齐；
如图2A所示，在刻蚀层103上依次形成第一硬掩膜层1041a和刻蚀停止层1042，其中，刻蚀停止层1042嵌入第一硬掩膜层1041a中，且第一硬掩膜层1041a的顶表面与刻蚀停止层1042的顶表面平齐。
这里，刻蚀停止层嵌入第一硬掩膜层是指刻蚀停止层除顶表面之外都位于第一硬掩膜层之中。在一些实施例中，沿平行于第一硬掩膜层的顶表面的方向，第一硬掩膜层的水平尺寸大于刻蚀停止层的水平尺寸，如此，可以使得刻蚀停止层能够嵌入第一硬掩膜层之中。
在一些实施例中，第一硬掩膜层的材料可以包括碳、氮化硅、氮化钛和氧化硅中的至少一种，第一硬掩膜层的材料与刻蚀停止层的材料不同，从而使得在相同刻蚀条件下，第一硬掩膜层的刻蚀速率与刻蚀停止层的刻蚀速率不同，通过控制第一硬掩膜层与刻蚀停止层材料的种类，来调节对刻蚀停止层或第一硬掩膜层的刻蚀情况。
步骤S1012：形成所述第二硬掩膜层，所述第二硬掩膜层覆盖所述第一硬掩膜层的顶表面和所述刻蚀停止层的顶表面，以此形成位于所述刻蚀层上的所述复合硬掩膜层。
如图2B所示，在第一硬掩膜层1041a的顶表面和刻蚀停止层1042的顶表面上形成第二硬掩膜层1041b，以此形成位于刻蚀层103上的复合硬掩膜层104，其中，复合硬掩膜层104包括第一硬掩膜层1041a、刻蚀停止层1042和第二硬掩膜层1041b。
在一些实施例中，步骤S1012的实施可以通过沉积工艺在刻蚀层上形成第二硬掩膜层。沉积的工艺包括以下任意一种：化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、原子层沉积(Atomic Layer Deposition，ALD)和其它任何合适的沉积工艺。第二硬掩膜层的材料可以包括碳、氮化硅、氮化钛和氧化硅中的至少一种。第二硬掩膜层的材料与刻蚀停止层的材料不同，从而使得在相同刻蚀条件下，第二硬掩膜层的刻蚀速率与刻蚀停止层的刻蚀速率不同，通过控制第二硬掩膜层与刻蚀停止层的材料的种类，来调节对刻蚀停止层或第二硬掩膜层的刻蚀情况。在一些实施例中，第二硬掩膜层的材料可以和第一硬掩膜层的材料相同，也可以和第一硬掩膜层的材料不同。
针对上述步骤S1011，在一些实施例中，步骤S1011的实施可以包括如下步骤S1011a至步骤S1011b：
步骤S1011a：在所述刻蚀层上依次形成第一硬掩膜层和刻蚀停止层沟槽，所述刻蚀停止层沟槽位于所述第一硬掩膜层内；
如图2C所示，在刻蚀层103上依次形成第一硬掩膜层1041a和刻蚀停止层沟槽113，其中，刻蚀停止层沟槽113位于第一硬掩膜层1041a内。
在一些实施例中，步骤S1011a的实施可以包括如下步骤S11a1至步骤S11a5：
步骤S11a1：在所述刻蚀层上形成初始第一硬掩膜层；
如图2D所示，在刻蚀层103上形成初始第一硬掩膜层10411，即没有形成刻蚀停止层沟槽的硬掩膜层。
这里，步骤S11a1的实施可以通过沉积工艺在刻蚀层上形成初始第一硬掩膜层。沉积的工艺包括以下任意一种：化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、原子层沉积(Atomic Layer Deposition，ALD)和其它任何合适的沉积工艺。
步骤S11a2：在所述初始第一硬掩膜层上形成第一光刻胶层；
如图2E所示，在初始第一硬掩膜层10411上形成第一光刻胶层114。
这里，光刻胶又称光致抗蚀剂，是指通过紫外光、电子束、离子束、X射线等的照射或辐射，其溶解度发生变化的耐蚀剂刻薄膜材料。光刻胶对光敏感，包括感光树脂、增感剂和溶剂等成分。在光刻工艺过程中，用作抗腐蚀涂层材料。
步骤S11a3：图案化所述第一光刻胶层，形成第一刻蚀停止层图案；
如图2F所示，图案化第一光刻胶层114，形成第一刻蚀停止层图案115，其中，第一刻蚀停止层图案115用于刻蚀形成刻蚀停止层。
这里，图案化光刻胶层是指，对光刻胶层进行曝光和显影，溶解掉光刻胶层中的部分，光刻胶层中未被溶解的部分形成掩膜图案，掩膜图案中的第一窗口为第一刻蚀停止层图案。
步骤S11a4：以所述第一刻蚀停止层图案为掩膜对所述初始第一硬掩膜层进行刻蚀，形成第一硬掩膜层和位于所述第一硬掩膜层内的刻蚀停止层沟槽；
如图2F所示，以第一刻蚀停止层图案115为掩膜对初始第一硬掩膜层10411进行刻蚀，形成如图2G所示的第一硬掩膜层1041a和位于第一硬掩膜层1041a内的刻蚀停止层沟槽113。
这里，第一硬掩膜层为在初始第一硬掩膜层内形成刻蚀停止层沟槽之后形成的硬掩膜层。
步骤S11a5：去除所述第一光刻胶层。
如图2G所示，去除第一光刻胶层114，形成图2C所示的结构。
这里，步骤S11a5可以采用干法刻蚀工艺或湿法刻蚀工艺去除第一光刻胶层。
步骤S1011b：在所述刻蚀停止层沟槽内沉积形成填满所述刻蚀停止层沟槽的刻蚀停止层。
如图2C所示，在刻蚀停止层沟槽113内沉积形成如图2A所示的填满刻蚀停止层沟槽113的刻蚀停止层1042。
这里，步骤S1011b的实施可以采用沉积工艺在刻刻蚀停止层沟槽内形成刻蚀停止层。沉积的工艺包括以下任意一种：化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、原子层沉积(Atomic Layer Deposition，ALD)和其它任何合适的沉积工艺。其中，ALD形成的沉积层厚度极均匀和一致性极优异。
在一些实施例中，步骤S1011b的实施可以包括如下步骤S11b1至步骤S11b2：
步骤S11b1：在所述刻蚀停止层沟槽内和所述第一硬掩膜层的顶表面上沉积形成初始刻蚀停止层；
如图2C所示，在刻蚀停止层沟槽113内和第一硬掩膜层1041a的顶表面上沉积形成如图2H所示的初始刻蚀停止层10421。
步骤S11b2：去除位于所述第一硬掩膜层的顶表面上的初始刻蚀停止层，使得所述第一硬掩膜层的顶表面与剩余的初始刻蚀停止层的顶表面平齐，以形成所述刻蚀停止层。
如图2H所示，去除位于第一硬掩膜层1041a的顶表面上的初始刻蚀停止层10421，使得第一硬掩膜层1041a的顶表面与剩余的初始刻蚀停止层10421的顶表面平齐，以形成如图2A所示的刻蚀停止层1042。
这里，步骤S11b2的实施可以采用化学机械抛光的方法去除位于第一硬掩膜层的顶表面上的初始刻蚀停止层。
在一些实施例中，步骤S102“在所述复合硬掩膜层中形成第一目标图案和第一冗余图案”的实施可以包括如下步骤S1021至步骤S1024：
步骤S1021：在所述复合硬掩膜层上形成第二光刻胶层；
如图3A所示，在复合硬掩膜层104上形成第二光刻胶层301。
这里，第二光刻胶可以与第一光刻胶相同，也可以与第一光刻胶不同。
步骤S1022：图案化所述第二光刻胶层，形成初始第一目标图案和初始第一冗余图案；沿平行于所述复合硬掩膜层的顶表面的方向，所述初始第一目标图案的关键尺寸大于所述初始第一冗余图案的关键尺寸；
如图3B所示，图案化第二光刻胶层301，形成初始第一目标图案302和初始第一冗余图案303；沿平行于复合硬掩膜层104的顶表面的方向，初始第一目标图案302的关键尺寸CD2大于初始第一冗余图案303的关键尺寸CD1。
步骤S1023：以所述初始第一目标图案和所述初始第一冗余图案为掩膜，对所述复合硬掩膜层进行刻蚀，在所述复合硬掩膜层中形成所述第一目标图案和所述第一冗余图案；
如图3B所示，以初始第一目标图案302和初始第一冗余图案303为掩膜，对复合硬掩膜层104进行刻蚀，在复合硬掩膜层104中形成如图3C所示的第一目标图案105和第一冗余图案106。
在一些实施例中，在以初始第一目标图案和初始第一冗余图案为掩膜，对复合硬掩膜层进行刻蚀的步骤中，对刻蚀停止层的刻蚀速率小于对硬掩膜层的刻蚀速率，如此，可以使得形成的第一冗余图案停止在刻蚀停止层上，而不影响位于刻蚀停止层下方的刻蚀层形成目标结构。在一些实施例中，可以通过调整刻蚀停止层和硬掩膜层材料的成分和比例来调整刻蚀速率。
在一些实施例中，如图3C所示，刻蚀层103包括刻蚀区1031和非刻蚀区1032，对应地，步骤S1023的实施可以包括：在第一预设区域304内形成第一目标图案105，在第二预设区域305内形成第一冗余图案106，其中，第一预设区域304为沿垂直于刻蚀层103的方向，硬掩膜层1041与刻蚀区1031正对的区域；第二预设区域305为沿垂直于刻蚀层103的方向，硬掩膜层1041和刻蚀停止层1042与非刻蚀区1032正对的区域。
本公开实施例中，通过将刻蚀层划分为刻蚀区和非刻蚀区，方便确定第一目标图案和第一冗余图案的位置。
步骤S1024：去除所述第二光刻胶层。
如图3C所示，去除第二光刻胶层301，形成如图1F所示的结构。
本公开实施例中，通过在复合硬掩膜层上形成第二光刻胶层，图案化第二光刻胶层后，形成第一目标图案和第一冗余图案。
下面结合图说明本公开实施例提供的另一种半导体结构的制备方法，所述方法包括：
第一步，如图2D所示，在刻蚀层103上形成初始第一硬掩膜层10411。
第二步，如图2E所示，在初始第一硬掩膜层10411上形成第一光刻胶层114；如图2F 所示，图案化第一光刻胶层114，形成第一刻蚀停止层图案115。
第三步，如图2F所示，以第一刻蚀停止层图案115为掩膜对初始第一硬掩膜层10411进行刻蚀，形成如图2G所示的第一硬掩膜层1041a和位于第一硬掩膜层1041a内的刻蚀停止层沟槽113。
第四步，如图2G所示，去除第一光刻胶层114，如图2C所示在刻蚀层103上依次形成的第一硬掩膜层1041a和刻蚀停止层沟槽113。
第五步，如图2C所示，在刻蚀停止层沟槽113内和第一硬掩膜层1041a的顶表面上沉积形成如图2H所示的初始刻蚀停止层10421。
第六步，如图2H所示，去除位于第一硬掩膜层1041a的顶表面上的初始刻蚀停止层10421，使得第一硬掩膜层1041a的顶表面与剩余的初始刻蚀停止层10421的顶表面平齐，以形成如图2A所示的刻蚀停止层1042。
第七步，如图2B所示，在第一硬掩膜层1041a的顶表面和刻蚀停止层1042的顶表面上形成第二硬掩膜层1041b，以此形成位于刻蚀层103上的复合硬掩膜层104，其中，复合硬掩膜层104包括第一硬掩膜层1041a、刻蚀停止层1042和第二硬掩膜层1041b。
第八步，如图3A所示，在复合硬掩膜层104上形成第二光刻胶层301。如图3B所示，图案化第二光刻胶层301，形成初始第一目标图案302和初始第一冗余图案303；沿平行于复合硬掩膜层104的顶表面的方向，初始第一目标图案302的关键尺寸CD2大于初始第一冗余图案303的关键尺寸CD1。
第九步，如图3B所示，以初始第一目标图案302和初始第一冗余图案303为掩膜，对复合硬掩膜层104进行刻蚀；如图3C所示，去除第二光刻胶层301，形成如图1F所示在复合硬掩膜层104中形成有第一目标图案105和第一冗余图案106的结构。
第十步，如图1F所示，去除剩余的刻蚀停止层1042，以在硬掩膜层1041中形成如图1G所示的第二目标图案107和第二冗余图案108。如图1G所示，以第二目标图案107为掩膜，对硬掩膜层1041进行刻蚀，在硬掩膜层1041中形成如图1I所示的第三目标图案111。如图1I所示，在垂直于硬掩膜层1041的方向上(即图1I中箭头所指方向，也可以为箭头向上的方向)，第三目标图案111贯穿硬掩膜层1041。如图1G所示，以第二冗余图案108为掩膜，对硬掩膜层1041进行刻蚀，在硬掩膜层1041中形成如图1I所示的第三冗余图案112。如图1I所示，在垂直于硬掩膜层1041的方向上(即图1I中箭头所指方向，也可以为箭头向上的方向)，第三冗余图案112位于硬掩膜层1041中且未贯穿硬掩膜层1041。
第十一步，如图1I所示，以第三目标图案111为掩膜，对刻蚀层103进行刻蚀，在刻蚀层103中形成如图1H所示的目标结构109。如图1I所示，以第三冗余图案112为掩膜，对硬掩膜层1041进行刻蚀，在硬掩膜层1041中形成如图1H所示的冗余结构110，在垂直于硬掩膜层1041的方向上(即图1H中箭头所指方向，也可以为箭头向上的方向)，冗余结构110位于硬掩膜层1041中且未贯穿硬掩膜层1041。
第十二步，去除图1H中所示的剩余的硬掩膜层1041，得到如图1J所示的包含目标结构109的刻蚀层103。
本公开实施例提供一种半导体结构，所述半导体结构根据上述半导体结构的制备方法制备得到。
本公开所提供的几个方法或结构实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或结构实施例。
以上半导体结构实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本公开半导体结构实施例中未披露的技术细节，请参照本公开方法实施例的描述而理解。
以上所述，仅为本公开的示例性的实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。
工业实用性
本公开实施例提供一种半导体结构及其制备方法，所述方法包括：在刻蚀层上形成复合硬掩膜层，复合硬掩膜层包括硬掩膜层和被硬掩膜层四周包围的刻蚀停止层；在复合硬掩膜层中形成第一目标图案和第一冗余图案，第一目标图案完全位于硬掩膜层中，且在垂直于硬掩膜层的方向上，第一目标图案未贯穿硬掩膜层；第一冗余图案的底部位于刻蚀停止层中，且在垂直于刻蚀停止层的方向上，第一冗余图案未贯穿刻蚀停止层；去除剩余的刻蚀停止层，以在硬掩膜层中形成第二目标图案和第二冗余图案；以第二目标图案和第二冗余图案为掩膜进行刻蚀，在刻蚀层中形成目标结构，在硬掩膜层内形成冗余结构；去除剩余的硬掩膜层。如此，第一方面，通过在硬掩膜层中嵌入刻蚀停止层，且在刻蚀停止层中形成第一冗余图案，使得第一冗余图案可以在刻蚀停止层的作用下停止在刻蚀停止层中；第二方面，在形成第一冗余图案之后，去除刻蚀停止层，可以减少刻蚀停止层对后续工艺的污染；第三方面，通过引入冗余结构，可以使得半导体结构在刻蚀高深宽比结构的过程中，减少刻蚀过程的负载效应。

Claims (19)

  1. 一种半导体结构的制备方法，包括：
    在刻蚀层上形成复合硬掩膜层，所述复合硬掩膜层包括硬掩膜层和被所述硬掩膜层四周包围的刻蚀停止层；
    在所述复合硬掩膜层中形成第一目标图案和第一冗余图案，所述第一目标图案完全位于所述硬掩膜层中，且在垂直于所述硬掩膜层的方向上，所述第一目标图案未贯穿所述硬掩膜层；所述第一冗余图案的底部位于所述刻蚀停止层中，且在垂直于所述刻蚀停止层的方向上，所述第一冗余图案未贯穿所述刻蚀停止层；
    去除剩余的所述刻蚀停止层，以在所述硬掩膜层中形成第二目标图案和第二冗余图案；
    以所述第二目标图案和所述第二冗余图案为掩膜进行刻蚀，在所述刻蚀层中形成目标结构，在所述硬掩膜层内形成冗余结构；
    去除剩余的所述硬掩膜层。
  2. 根据权利要求1所述的制备方法，其中，所述硬掩膜层包括第一硬掩膜层和第二硬掩膜层，所述在刻蚀层上形成复合硬掩膜层，所述复合硬掩膜层包括硬掩膜层和被所述硬掩膜层四周包围的刻蚀停止层，包括：
    在所述刻蚀层上依次形成所述第一硬掩膜层和所述刻蚀停止层，其中，所述刻蚀停止层嵌入所述第一硬掩膜层中，且所述第一硬掩膜层的顶表面与所述刻蚀停止层的顶表面平齐；
    形成所述第二硬掩膜层，所述第二硬掩膜层覆盖所述第一硬掩膜层的顶表面和所述刻蚀停止层的顶表面，以此形成位于所述刻蚀层上的所述复合硬掩膜层。
  3. 根据权利要求2所述的制备方法，其中，在所述刻蚀层上依次形成第一硬掩膜层和刻蚀停止层，包括：
    在所述刻蚀层上依次形成第一硬掩膜层和刻蚀停止层沟槽，所述刻蚀停止层沟槽位于所述第一硬掩膜层内；
    在所述刻蚀停止层沟槽内沉积形成填满所述刻蚀停止层沟槽的刻蚀停止层。
  4. 根据权利要求3所述的制备方法，其中，在所述刻蚀层上依次形成第一硬掩膜层和刻蚀停止层沟槽，包括：
    在所述刻蚀层上形成初始第一硬掩膜层；
    在所述初始第一硬掩膜层上形成第一光刻胶层；
    图案化所述第一光刻胶层，形成第一刻蚀停止层图案；
    以所述第一刻蚀停止层图案为掩膜对所述初始第一硬掩膜层进行刻蚀，形成第一硬掩膜层和位于所述第一硬掩膜层内的刻蚀停止层沟槽；
    去除所述第一光刻胶层。
  5. 根据权利要求3所述的制备方法，其中，在所述刻蚀停止层沟槽内沉积形成填满所述刻蚀停止层沟槽的刻蚀停止层，包括：
    在所述刻蚀停止层沟槽内和所述第一硬掩膜层的顶表面上沉积形成初始刻蚀停止层；
    去除位于所述第一硬掩膜层的顶表面上的初始刻蚀停止层，使得所述第一硬掩膜层的顶表面与剩余的初始刻蚀停止层的顶表面平齐，以形成所述刻蚀停止层。
  6. 根据权利要求1至5中任一项所述的制备方法，其中，沿平行于所述复合硬掩膜层的底表面的方向，所述第一目标图案的关键尺寸大于所述第一冗余图案的关键尺寸，且所述第一目标图案的底部与所述复合硬掩膜层的底表面的第一距离小于所述第一冗余图案的底部与所述复合硬掩膜层的底表面的第二距离。
  7. 根据权利要求1至6中任一项所述的制备方法，其中，沿平行于所述复合硬掩膜层的底表面的方向，所述第一冗余图案的关键尺寸小于所述刻蚀停止层的关键尺寸。
  8. 根据权利要求1至7中任一项所述的制备方法，其中，所述第一目标图案的底部与所述复合硬掩膜层的底表面的第一距离小于所述刻蚀停止层的底部与所述复合硬掩膜层的底表面的第三距离。
  9. 根据权利要求1至8中任一项所述的制备方法，其中，在所述复合硬掩膜层中形成第一目标图案和第一冗余图案，包括：
    在所述复合硬掩膜层上形成第二光刻胶层；
    图案化所述第二光刻胶层，形成初始第一目标图案和初始第一冗余图案；沿平行于所述复合硬掩膜层的顶表面的方向，所述初始第一目标图案的关键尺寸大于所述初始第一冗余图案的关键尺寸；
    以所述初始第一目标图案和所述初始第一冗余图案为掩膜，对所述复合硬掩膜层进行刻蚀，在所述复合硬掩膜层中形成所述第一目标图案和所述第一冗余图案；
    去除所述第二光刻胶层。
  10. 根据权利要求9所述的制备方法，其中，所述刻蚀层包括刻蚀区和非刻蚀区，以所述初始第一目标图案和所述初始第一冗余图案为掩膜，对所述复合硬掩膜层进行刻蚀，包括：
    在第一预设区域内形成所述第一目标图案，在第二预设区域内形成所述第一冗余图案，其中，所述第一预设区域为沿垂直于所述刻蚀层的方向，所述硬掩膜层与所述刻蚀区正对的区域；所述第二预设区域为沿垂直于所述刻蚀层的方向，所述硬掩膜层和所述刻蚀停止层与所述非刻蚀区正对的区域。
  11. 根据权利要求1至10中任一项所述的制备方法，其中，在垂直于所述刻蚀层的方向，所述第一冗余图案的正投影位于所述刻蚀停止层的图案的正投影的范围之内。
  12. 根据权利要求9或10所述的制备方法，其中，在以所述初始第一目标图案和所述初始第一冗余图案为掩膜，对所述复合硬掩膜层进行刻蚀的步骤中，对所述刻蚀停止层的刻蚀速率小于对所述硬掩膜层的刻蚀速率。
  13. 根据权利要求1至12中任一项所述的制备方法，其中，所述去除剩余的所述刻蚀停止层，包括：
    采用湿法刻蚀工艺去除剩余的所述刻蚀停止层。
  14. 根据权利要求13所述的制备方法，其中，在所述湿法刻蚀工艺中，对所述刻蚀停止层的刻蚀速率大于对所述硬掩膜层的刻蚀速率；以及
    在垂直于所述硬掩膜层的方向上，所述第二目标图案未贯穿所述硬掩膜层，所述第二冗余图案未贯穿所述硬掩膜层。
  15. 根据权利要求1至14中任一项所述的制备方法，其中，以所述第二目标图案和所述第二冗余图案为掩膜进行刻蚀，在所述刻蚀层中形成目标结构，在所述硬掩膜层内形成冗余结构，包括：
    以所述第二目标图案和所述第二冗余图案为掩膜进行刻蚀，其中，以所述第二目标图案为掩膜，对所述硬掩膜层进行刻蚀，在所述硬掩膜层中形成第三目标图案，在垂直于所述硬掩膜层的方向上，所述第三目标图案贯穿所述硬掩膜层；以所述第二冗余图案为掩膜，对所述硬掩膜层进行刻蚀，在所述硬掩膜层中形成第三冗余图案，在垂直于所述硬掩膜层的方向上，所述第三冗余图案位于所述硬掩膜层中且未贯穿所述硬掩膜层；
    以所述第三目标图案和所述第三冗余图案为掩膜进行刻蚀，其中，以所述第三目标图案为掩膜，对所述刻蚀层进行刻蚀，在所述刻蚀层中形成目标结构；以所述第三冗余图案为掩膜，对所述硬掩膜层进行刻蚀，在所述硬掩膜层中形成冗余结构，在垂直于所述硬掩膜层的方向上，所述冗余结构位于所述硬掩膜层中且未贯穿所述硬掩膜层。
  16. 根据权利要求15所述的制备方法，其中，在以所述第三目标图案和所述第三冗余图案为掩膜进行刻蚀的步骤中，对所述刻蚀层的刻蚀速率大于对所述硬掩膜层的刻蚀速率。
  17. 根据权利要求1至16中任一项所述的制备方法，其中，所述刻蚀停止层的材料包括氧化硅、氮化硅、氧化铝和硼磷硅玻璃中的至少一种。
  18. 根据权利要求17所述的制备方法，其中，所述硬掩膜层包括第一硬掩膜层和第二硬掩膜层，所述第一硬掩膜层的材料包括碳、氮化硅、氮化钛和氧化硅中的至少一种；和/或；
    所述第二硬掩膜层的材料包括碳、氮化硅、氮化钛和氧化硅中的至少一种；以及
    所述刻蚀停止层的材料与所述第一硬掩膜层的材料和所述第二硬掩膜层的材料均不同。
  19. 一种半导体结构，所述半导体结构根据权利要求1至18任一项所述的制备方法制备得到。
PCT/CN2022/107412 2022-06-27 2022-07-22 半导体结构及其制备方法 Ceased WO2024000705A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/954,633 US12512320B2 (en) 2022-06-27 2022-09-28 Semiconductor structure and method for preparing semiconductor structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210741723.1 2022-06-27
CN202210741723.1A CN117352384A (zh) 2022-06-27 2022-06-27 半导体结构及其制备方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/954,633 Continuation US12512320B2 (en) 2022-06-27 2022-09-28 Semiconductor structure and method for preparing semiconductor structure

Publications (1)

Publication Number Publication Date
WO2024000705A1 true WO2024000705A1 (zh) 2024-01-04

Family

ID=89367320

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/107412 Ceased WO2024000705A1 (zh) 2022-06-27 2022-07-22 半导体结构及其制备方法

Country Status (2)

Country Link
CN (1) CN117352384A (zh)
WO (1) WO2024000705A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324399A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 半导体器件及其制作方法
CN102361019A (zh) * 2011-10-29 2012-02-22 上海华力微电子有限公司 一种半导体器件制作方法
US8153519B1 (en) * 2010-11-30 2012-04-10 Hynix Semiconductor Inc. Method for fabricating semiconductor device using spacer patterning
CN102456618A (zh) * 2011-11-28 2012-05-16 上海华力微电子有限公司 一种利用上掩膜实现高性能铜互连的方法
CN103268864A (zh) * 2013-05-23 2013-08-28 上海华力微电子有限公司 降低冗余金属耦合电容的通孔优先双大马士革铜互连方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8153519B1 (en) * 2010-11-30 2012-04-10 Hynix Semiconductor Inc. Method for fabricating semiconductor device using spacer patterning
CN102324399A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 半导体器件及其制作方法
CN102361019A (zh) * 2011-10-29 2012-02-22 上海华力微电子有限公司 一种半导体器件制作方法
CN102456618A (zh) * 2011-11-28 2012-05-16 上海华力微电子有限公司 一种利用上掩膜实现高性能铜互连的方法
CN103268864A (zh) * 2013-05-23 2013-08-28 上海华力微电子有限公司 降低冗余金属耦合电容的通孔优先双大马士革铜互连方法

Also Published As

Publication number Publication date
CN117352384A (zh) 2024-01-05

Similar Documents

Publication Publication Date Title
CN108780740B (zh) 对衬底进行加工的方法
US10014175B2 (en) Lithography using high selectivity spacers for pitch reduction
KR100858877B1 (ko) 반도체 소자 제조 방법
CN104136994B (zh) 双硬掩模光刻工艺
CN102239541B (zh) 制造衬底的方法
KR101972159B1 (ko) 실리콘함유하드마스크를 구비한 반도체장치 및 그 제조 방법
TW200935497A (en) Method for forming high density patterns
KR20170033830A (ko) 반복적인 셀프얼라인 패터닝
CN112768344B (zh) 半导体结构及其形成方法
CN111834203A (zh) 半导体器件及其形成方法
US20210159081A1 (en) Semiconductor structure and fabrication method thereof
CN111986989B (zh) 半导体结构及其形成方法
CN112802796B (zh) 浅沟槽隔离结构及其形成方法、掩膜结构
TWI400752B (zh) 在基板中形成深溝槽之方法
WO2022007405A1 (zh) 自对准双重图形的形成方法及半导体结构
US8828876B2 (en) Dual mandrel sidewall image transfer processes
WO2024000705A1 (zh) 半导体结构及其制备方法
CN111834213A (zh) 半导体器件及其形成方法
CN106960816B (zh) 双重图形化的方法
CN107785252A (zh) 双重图形化的方法
US9348230B2 (en) Method of manufacturing semiconductor device
US12512320B2 (en) Semiconductor structure and method for preparing semiconductor structure
CN111668091B (zh) 半导体器件及其形成方法
CN210837709U (zh) 浅沟槽隔离结构和掩膜结构
CN104425361B (zh) 通孔的形成方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22948800

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22948800

Country of ref document: EP

Kind code of ref document: A1