WO2023245674A1 - 像素电路、驱动方法和显示装置 - Google Patents

像素电路、驱动方法和显示装置 Download PDF

Info

Publication number
WO2023245674A1
WO2023245674A1 PCT/CN2022/101320 CN2022101320W WO2023245674A1 WO 2023245674 A1 WO2023245674 A1 WO 2023245674A1 CN 2022101320 W CN2022101320 W CN 2022101320W WO 2023245674 A1 WO2023245674 A1 WO 2023245674A1
Authority
WO
WIPO (PCT)
Prior art keywords
control
circuit
node
terminal
electrically connected
Prior art date
Application number
PCT/CN2022/101320
Other languages
English (en)
French (fr)
Inventor
刘伟星
徐智强
彭锦涛
张春芳
滕万鹏
郭凯
李姣
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to PCT/CN2022/101320 priority Critical patent/WO2023245674A1/zh
Priority to GB2406626.8A priority patent/GB2626514A/en
Priority to CN202280001913.8A priority patent/CN117651989A/zh
Publication of WO2023245674A1 publication Critical patent/WO2023245674A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Definitions

  • the present disclosure relates to the technical field, and in particular, to a pixel circuit, a driving method and a display device.
  • OLED Organic Light Emitting Diode
  • the related pixel circuit cannot be used for multi-grayscale display, cannot achieve super-conventional 256 grayscale display, and cannot increase the number of displayed grayscales without significantly increasing the cost.
  • the first end of the first energy storage circuit is electrically connected to the first node, the second end of the first energy storage circuit is electrically connected to the second node, and the first energy storage circuit is used to store electrical energy;
  • the control end of the first drive control circuit is electrically connected to the third node; the control end of the second drive control circuit is electrically connected to the fourth node;
  • the first drive control circuit is also electrically connected to the second node and the control terminal of the first drive circuit respectively, and is used to control the second node and the control terminal under the control of the potential of the third node.
  • the control terminals of the first driving circuit are connected or disconnected;
  • the second drive control circuit is also electrically connected to the second node and the control terminal of the second drive circuit respectively, and is used to control the second node and the second drive circuit under the control of the potential of the fourth node.
  • the control terminals of the second driving circuit are connected or disconnected;
  • the first end of the second energy storage circuit is electrically connected to the third node, the second end of the second energy storage circuit is electrically connected to the first end of the first drive circuit, and the second end of the second energy storage circuit is electrically connected to the first end of the first driving circuit.
  • Energy circuits are used to store electrical energy
  • the first end of the first drive circuit and the first end of the second drive circuit are both electrically connected to the power supply voltage end, and the second end of the first drive circuit and the second end of the second drive circuit Both are electrically connected to the light-emitting element, the first driving circuit is used to drive the light-emitting element under the control of the potential of its control terminal, and the second driving circuit is used to drive under the control of the potential of its control terminal.
  • the light-emitting element is used to drive the light-emitting element under the control of the potential of its control terminal.
  • the pixel circuit according to at least one embodiment of the present disclosure further includes a third energy storage circuit and a second control data voltage writing circuit;
  • the first end of the third energy storage circuit is electrically connected to the first end of the first drive circuit, and the second end of the third energy storage circuit is electrically connected to the control end of the second drive control circuit,
  • the third energy storage circuit is used to store electrical energy
  • the second control data voltage writing circuit is electrically connected to the second writing control terminal, the second control data voltage writing terminal and the fourth node respectively, and is used for providing the third writing control terminal at the second writing control terminal. Under the control of two write control signals, the second control data voltage provided by the second control data voltage writing terminal is written into the fourth node.
  • the pixel circuit also includes a data writing circuit, a setting circuit and a compensation control circuit;
  • the data writing circuit is electrically connected to the data line, the third writing control terminal and the first node respectively, and is used to write the said data under the control of the third writing control signal provided by the third writing control terminal.
  • the data voltage provided by the data line is written into the first node;
  • the setting circuit is electrically connected to the setting control terminal, the setting voltage terminal and the first node respectively, and is used to change the setting voltage under the control of the setting control signal provided by the setting control terminal.
  • the set voltage provided by the terminal is written into the first node;
  • the compensation control circuit is electrically connected to the compensation control terminal, the second node and the second terminal of the first drive circuit respectively, and is used to control the compensation control signal under the control of the compensation control signal provided by the compensation control terminal.
  • the second node is connected or disconnected from the second end of the first driving circuit.
  • the pixel circuit according to at least one embodiment of the present disclosure further includes a light emission control circuit
  • the light-emitting control circuit is electrically connected to the light-emitting control terminal, the second terminal of the first driving circuit and the first pole of the light-emitting element respectively, and is used for controlling the light-emitting control signal provided by the light-emitting control terminal. Control the connection or disconnection between the second end of the first driving circuit and the first pole of the light-emitting element;
  • the second pole of the light-emitting element is electrically connected to the first voltage terminal.
  • the pixel circuit according to at least one embodiment of the present disclosure further includes a reset circuit
  • the second pole of the light-emitting element is electrically connected to the first voltage terminal.
  • the first drive control circuit includes a first transistor
  • the second drive control circuit includes a second transistor
  • the first drive circuit includes a first drive transistor
  • the second drive circuit includes a second drive transistor.
  • Transistor the control electrode of the first transistor is electrically connected to the third node
  • the first electrode of the first transistor is electrically connected to the second node
  • the second electrode of the first transistor is electrically connected to the third node.
  • a control terminal of the driving circuit is electrically connected;
  • the control electrode of the second transistor is electrically connected to the fourth node, the first electrode of the second transistor is electrically connected to the second node, and the second electrode of the second transistor is electrically connected to the second driver.
  • the control terminal of the circuit is electrically connected;
  • the control electrode of the first driving transistor is electrically connected to the control terminal of the first driving circuit, the first electrode of the first driving transistor is electrically connected to the first terminal of the first driving circuit, and the first driving transistor is electrically connected to the control terminal of the first driving circuit.
  • the second pole of the driving transistor is electrically connected to the second terminal of the first driving circuit;
  • the first energy storage circuit includes a first capacitor
  • the second energy storage circuit includes a second capacitor
  • the first end of the first capacitor is electrically connected to the first node, and the second end of the first capacitor is electrically connected to the second node;
  • the first end of the second capacitor is electrically connected to the third node, and the second end of the second capacitor is electrically connected to the first end of the first driving circuit.
  • the first control data voltage writing circuit includes a third transistor
  • the first end of the third capacitor is electrically connected to the first end of the first drive circuit, and the second end of the third capacitor is electrically connected to the control end of the second drive control circuit;
  • the control electrode of the fourth transistor is electrically connected to the second write control terminal, the first electrode of the fourth transistor is electrically connected to the second control data voltage write terminal, and the second electrode of the fourth transistor electrically connected to the fourth node.
  • the data writing circuit includes a fifth transistor; the setting circuit includes a sixth transistor; the compensation control circuit includes a seventh transistor;
  • the control electrode of the sixth transistor is electrically connected to the set control terminal, the first electrode of the sixth transistor is electrically connected to the set voltage terminal, and the second electrode of the sixth transistor is electrically connected to the set voltage terminal.
  • a node is electrically connected;
  • the light emission control circuit includes an eighth transistor
  • the control electrode of the eighth transistor is electrically connected to the light-emitting control terminal, the first electrode of the eighth transistor is electrically connected to the second end of the first driving circuit, and the second electrode of the eighth transistor is electrically connected to The first electrode of the light-emitting element is electrically connected.
  • the reset circuit includes a ninth transistor
  • the control electrode of the ninth transistor is electrically connected to the reset control terminal, the first electrode of the ninth transistor is electrically connected to the reset voltage terminal, and the second electrode of the ninth transistor is electrically connected to the light-emitting element.
  • the first pole is electrically connected.
  • the second drive control circuit controls the connection or disconnection between the second node and the control end of the second drive circuit under the control of the potential of the fourth node;
  • the first control data voltage writing circuit controls writing the first control data voltage provided by the first control data voltage writing terminal into the third node under the control of the first writing control signal
  • the first driving circuit drives the light-emitting element under the control of the potential of its control terminal; the second driving circuit drives the light-emitting element under the control of the potential of its control terminal.
  • the third node and the fourth node are the same node;
  • the pixel circuit also includes a data writing circuit, a setting circuit, a compensation control circuit, a lighting control circuit and a reset circuit;
  • the display period includes sequential settings.
  • the first, second and third stages; the driving method includes:
  • the reset circuit writes the reset voltage provided by the reset voltage terminal into the first pole of the light-emitting element under the control of the reset control signal.
  • the light-emitting control circuit controls the first driving circuit under the control of the light-emitting control signal.
  • the second end is connected to the first pole of the light-emitting element;
  • the compensation control circuit under the control of the compensation control signal, controls the connection between the second node and the second end of the first driving circuit to reset the The voltage is written into the second node;
  • the setting circuit under the control of the setting control signal, writes the setting voltage provided by the setting voltage terminal into the first node;
  • the data writing circuit writes the data voltage provided by the data line into the first node under the control of the third writing control signal
  • the reset circuit writes the reset voltage under the control of the reset control signal.
  • the reset voltage provided by the terminal is written into the first pole of the light-emitting element.
  • the setting circuit writes the setting voltage provided by the setting voltage terminal into the first node under the control of the setting control signal; the lighting control circuit controls the first driving circuit under the control of the lighting control signal.
  • the second end is connected to the first pole of the light-emitting element, and the first driving circuit or the second driving circuit drives the light-emitting element to emit light.
  • the first drive control circuit controls the connection between the second node and the control end of the first drive circuit under the control of the potential of the third node or Shutdown steps include:
  • the first drive control circuit controls the second node and the control end of the first drive circuit under the control of the potential of the third node. connected between;
  • the first drive control circuit controls the second node and the control end of the first drive circuit under the control of the potential of the third node. disconnect between;
  • the step of controlling the connection or shutdown between the second node and the control end of the second drive circuit by the second drive control circuit includes:
  • the second drive control circuit controls the interruption between the second node and the control terminal of the second drive circuit under the control of the potential of the third node. open;
  • the second drive control circuit controls the connection between the second node and the control end of the second drive circuit under the control of the potential of the third node. connected;
  • the step of driving the light-emitting element to emit light by the first driving circuit or the second driving circuit includes:
  • the first drive control circuit controls the connection between the second node and the control end of the first drive circuit under the control of the potential of the third node, in the In the third stage, the first driving circuit drives the light-emitting element to emit light;
  • the second drive control circuit controls the connection between the second node and the control end of the second drive circuit under the control of the potential of the third node, in the third stage , the second driving circuit drives the light-emitting element to emit light.
  • the pixel circuit also includes a third energy storage circuit and a second control data voltage writing circuit; the pixel circuit also includes a data writing circuit, a setting circuit, a compensation control circuit, a lighting control circuit and a reset circuit. ;
  • the display cycle includes the first stage, the second stage and the third stage that are set successively;
  • the driving method includes:
  • the reset circuit writes the reset voltage provided by the reset voltage terminal into the first pole of the light-emitting element under the control of the reset control signal.
  • the light-emitting control circuit controls the first driving circuit under the control of the light-emitting control signal.
  • the second end is connected to the first pole of the light-emitting element;
  • the compensation control circuit under the control of the compensation control signal, controls the connection between the second node and the second end of the first driving circuit to reset the The voltage is written into the second node;
  • the setting circuit under the control of the setting control signal, writes the setting voltage provided by the setting voltage terminal into the first node;
  • the data writing circuit writes the data voltage provided by the data line into the first node under the control of the third writing control signal
  • the reset circuit writes the reset voltage under the control of the reset control signal.
  • the reset voltage provided by the terminal is written into the first pole of the light-emitting element.
  • the lighting control circuit controls the connection between the second terminal of the first driving circuit and the first pole of the light-emitting element; the compensation control circuit controls the connection between the second terminal of the first driving circuit and the first pole of the light-emitting element;
  • the connection between the second node and the second end of the first driving circuit is controlled;
  • the first control data voltage writing circuit is controlled by the first writing control signal to control the first The first control data voltage provided by the control data voltage writing terminal is written into the third node;
  • the second control data voltage writing circuit writes the second control data voltage under the control of the second writing control signal.
  • the second control data voltage provided by the terminal is written into the fourth node;
  • the first drive control circuit controls the second node and the control terminal of the first drive circuit under the control of the potential of the third node.
  • the second drive control circuit controls the connection or disconnection between the second node and the control end of the second drive circuit under the control of the potential of the fourth node;
  • the setting circuit writes the setting voltage provided by the setting voltage terminal into the first node under the control of the setting control signal; the lighting control circuit controls the first driving circuit under the control of the lighting control signal.
  • the second end is connected to the first pole of the light-emitting element, and the first driving circuit and/or the second driving circuit drives the light-emitting element to emit light.
  • the first drive control circuit controls the connection between the second node and the control end of the first drive circuit under the control of the potential of the third node or Shutdown steps include:
  • the first drive control circuit controls the connection between the second node and the control end of the first drive circuit
  • the first drive control circuit controls the second node to be disconnected from the control terminal of the first drive circuit
  • the step of controlling the connection or shutdown between the second node and the control end of the second drive circuit by the second drive control circuit includes:
  • the second drive control circuit controls the connection between the second node and the control end of the second drive circuit
  • the second drive control circuit controls the second node to be disconnected from the control terminal of the second drive circuit
  • the step of driving the light-emitting element to emit light by the first driving circuit and/or the second driving circuit includes: when in the second stage, the first driving control circuit controls the second node and the first The control terminals of the drive circuit are connected, and when the second drive control circuit controls the second node and the control terminal of the second drive circuit is disconnected, the first drive circuit drives and emits light under the control of the potential of its control terminal.
  • the component emits light
  • the first drive control circuit controls the disconnection between the second node and the control terminal of the first drive circuit
  • the second drive control circuit controls the second node and the third drive circuit to disconnect.
  • the second driving circuit drives the light-emitting element to emit light under the control of the potential of its control terminal
  • the first drive control circuit controls the connection between the second node and the control end of the first drive circuit
  • the second drive control circuit controls the second node and the third drive circuit.
  • an embodiment of the present disclosure provides a display device including the above-mentioned pixel circuit.
  • Figure 1 is a structural diagram of a pixel circuit according to an embodiment of the present disclosure
  • Figure 2 is a structural diagram of a pixel circuit according to at least one embodiment of the present disclosure
  • Figure 3 is a structural diagram of a pixel circuit according to at least one embodiment of the present disclosure.
  • Figure 4 is a structural diagram of a pixel circuit according to at least one embodiment of the present disclosure.
  • Figure 5 is a structural diagram of a pixel circuit according to at least one embodiment of the present disclosure.
  • Figure 6 is a circuit diagram of a pixel circuit according to at least one embodiment of the present disclosure.
  • Figure 7 is an operating timing diagram of at least one embodiment of the pixel circuit shown in Figure 6 of the present disclosure.
  • FIG. 8A is a schematic diagram of the working state of at least one embodiment of the pixel circuit shown in FIG. 6 in the first stage S1 of the present disclosure
  • FIG. 8B is a schematic diagram of the working state of at least one embodiment of the pixel circuit shown in FIG. 6 in the second stage S2 of the present disclosure
  • FIG. 8C is a schematic diagram of the working state of at least one embodiment of the pixel circuit shown in FIG. 6 in the third stage S3 of the present disclosure
  • FIG. 9A is a waveform diagram of the current I flowing through the organic light-emitting diode O1 during high gray-scale display.
  • Figure 9B is a waveform diagram of the current I flowing through the organic light-emitting diode O1 during low gray-scale display
  • Figure 10 is a circuit diagram of a pixel circuit according to at least one embodiment of the present disclosure.
  • Figure 11 is an operating timing diagram of at least one embodiment of the pixel circuit shown in Figure 10 of the present disclosure.
  • FIG. 12A is a schematic diagram of the working state of at least one embodiment of the pixel circuit shown in FIG. 10 in the first stage S1 of the present disclosure
  • Figure 12B is a schematic diagram of the working state of at least one embodiment of the pixel circuit shown in Figure 10 in the second stage S2 of the present disclosure
  • FIG. 12C is a schematic diagram of the working state of at least one embodiment of the pixel circuit shown in FIG. 10 in the third stage S3 of the present disclosure.
  • the transistors used in all embodiments of the present disclosure may be transistors, thin film transistors, field effect transistors, or other devices with the same characteristics.
  • one pole is called the first pole and the other pole is called the second pole.
  • the control electrode when the transistor is a triode, the control electrode may be a base electrode, the first electrode may be a collector, and the second electrode may be an emitter; or, the control electrode may be a base electrode. pole, the first pole may be an emitter, and the second pole may be a collector.
  • the control electrode when the transistor is a thin film transistor or a field effect transistor, the control electrode may be a gate electrode, the first electrode may be a drain electrode, and the second electrode may be a source electrode; or, The control electrode may be a gate electrode, the first electrode may be a source electrode, and the second electrode may be a drain electrode.
  • the pixel circuit includes a light-emitting element E0, a first energy storage circuit 11, a first drive circuit 12, a second drive circuit 13, a first drive control circuit 14, a second drive control circuit circuit 15, second energy storage circuit 16 and first control data voltage writing circuit 17;
  • the first end of the first energy storage circuit 11 is electrically connected to the first node c, and the second end of the first energy storage circuit 11 is electrically connected to the second node b.
  • the first energy storage circuit 11 is used for store electrical energy
  • the control end of the first drive control circuit 14 is electrically connected to the third node a; the control end of the second drive control circuit 15 is electrically connected to the fourth node d;
  • the first drive control circuit 14 is also electrically connected to the second node b and the control terminal of the first drive circuit 12 respectively, for controlling the third node a under the control of the potential of the third node a.
  • the second node b is connected or disconnected from the control end of the first driving circuit 12;
  • the second drive control circuit 15 is also electrically connected to the second node b and the control terminal of the second drive circuit 13 respectively, and is used to control the fourth node b under the control of the potential of the fourth node d.
  • the second node b is connected or disconnected from the control end of the second driving circuit 13;
  • the first end of the second energy storage circuit 16 is electrically connected to the third node a, and the second end of the second energy storage circuit 16 is electrically connected to the first end of the first driving circuit 12, so The second energy storage circuit 16 is used to store electrical energy;
  • the first control data voltage writing circuit 17 is electrically connected to the first writing control terminal G1, the first control data voltage writing terminal D1 and the third node a respectively, and is used to perform the first writing control operation during the first writing control period. Under the control of the first write control signal provided by the terminal G1, the first control data voltage Vdata1 provided by the first control data voltage writing terminal D1 is controlled to be written into the third node a;
  • the first terminal of the first driving circuit 12 and the first terminal of the second driving circuit 13 are both electrically connected to the power supply voltage terminal ELVDD, and the second terminal of the first driving circuit 12 and the second driving circuit 13 are electrically connected to the power supply voltage terminal ELVDD.
  • the second ends of 13 are electrically connected to the light-emitting element E0.
  • the first driving circuit 12 is used to drive the light-emitting element E0 under the control of the potential of its control end.
  • the second driving circuit 13 is used to drive the light-emitting element E0 under the control of the potential of its control end. Under the control of the potential of its control terminal, the light-emitting element E0 is driven.
  • the power supply voltage terminal ELVDD is used to provide the power supply voltage Vdd.
  • the first driving circuit 12 is used to drive the light-emitting element E0 to emit light during low gray-scale display
  • the second driving circuit 13 is used to drive the light-emitting element E0 to emit light during high gray-scale display.
  • the first driving circuit 12 is used to drive the light-emitting element E0 to emit light
  • the second driving circuit 13 is used to drive the light-emitting element E0 to emit light
  • the third driving circuit 12 is used to drive the light-emitting element E0 to emit light.
  • a driving circuit 12 and a second driving circuit 13 jointly drive the light-emitting element E0 to emit light;
  • the sub-threshold swing of the first driving transistor included in the first driving circuit 12 is consistent with the SS swing of the second driving transistor included in the second driving circuit 13, and they may share a data voltage value range.
  • the width-to-length ratio of the first driving transistor is different from the width-to-length ratio of the second driving transistor, and the width-to-length ratio of the second driving transistor is greater than that of the first driving transistor.
  • Width-to-length ratio for example, the width-to-length ratio of the second driving transistor may be twice the width-to-length ratio of the first driving transistor, but is not limited to this.
  • the pixel circuit described in the embodiment of the present disclosure can be used for multi-grayscale display, achieving an extraordinary 256 grayscale display, and can increase the number of displayed grayscales without significantly increasing the cost.
  • the third node and the fourth node may be the same node.
  • the third node and the fourth node may be the same node;
  • the control end of the second drive control circuit 15 is electrically connected to the third node a, and is used to control the second node b and the second drive circuit 13 under the control of the potential of the third node a.
  • the control terminals are connected or disconnected.
  • the pixel circuit may further include a third energy storage circuit 31 and a second control data voltage writing circuit. 32;
  • the first end of the third energy storage circuit 31 is electrically connected to the first end of the first drive circuit 12 , and the second end of the third energy storage circuit 31 is connected to the control unit of the second drive control circuit 15 terminals are electrically connected, and the third energy storage circuit 31 is used to store electrical energy;
  • the second control data voltage writing circuit 32 is electrically connected to the second writing control terminal G2, the second control data voltage writing terminal D2 and the fourth node d, respectively. Under the control of the second write control signal provided by the terminal G2, the second control data voltage Vdata2 provided by the second control data voltage writing terminal D2 is written into the fourth node d.
  • the first write control end and the second write control end may be the same write control end, but are not limited to this.
  • the pixel circuit further includes a data writing circuit, a setting circuit and a compensation control circuit
  • the compensation control circuit is electrically connected to the compensation control terminal, the second node and the second terminal of the first drive circuit respectively, and is used to control the compensation control signal under the control of the compensation control signal provided by the compensation control terminal.
  • the second node is connected or disconnected from the second end of the first driving circuit.
  • the first write control end, the second write control end and the third write control end may be the same write control end, but are not limited to this.
  • the light-emitting control circuit is electrically connected to the light-emitting control terminal, the second terminal of the first driving circuit and the first pole of the light-emitting element respectively, and is used for controlling the light-emitting control signal provided by the light-emitting control terminal. Control the connection or disconnection between the second end of the first driving circuit and the first pole of the light-emitting element to perform light-emitting control;
  • the reset circuit is electrically connected to the reset control terminal, the reset voltage terminal and the first pole of the light-emitting element respectively, and is used to control the reset voltage terminal provided by the reset control signal under the control of the reset control signal. writing a reset voltage into the first pole of the light-emitting element to reset the potential of the first pole of the light-emitting element;
  • the second pole of the light-emitting element is electrically connected to the first voltage terminal.
  • the pixel circuit described in at least one embodiment of the present disclosure also includes a data writing circuit 41, a setting circuit 42, and a compensation control circuit. 43. Lighting control circuit 44 and reset circuit 45;
  • the data writing circuit 41 is electrically connected to the data line D0, the third writing control terminal G3 and the first node c respectively, and is used for controlling the third writing control signal provided at the third writing control terminal G3. Next, write the data voltage provided by the data line D0 into the first node c;
  • the setting circuit 42 is electrically connected to the setting control terminal Z1, the setting voltage terminal Vz and the first node c respectively, and is used to set the position under the control of the setting control signal provided by the setting control terminal Z1.
  • the setting voltage provided by the setting voltage terminal Vz is written into the first node c;
  • the light-emitting control circuit 44 is electrically connected to the light-emitting control terminal E1, the second terminal of the first driving circuit 12 and the first pole of the light-emitting element E0, respectively, for providing light-emitting control at the light-emitting control terminal E1. Under the control of a signal, the second terminal of the first driving circuit 12 is controlled to be connected or disconnected from the first pole of the light-emitting element E0;
  • the second pole of the light-emitting element E0 is electrically connected to the first voltage terminal V1;
  • the reset circuit 45 writes the reset voltage provided by the reset voltage terminal Vr into the first pole of the light-emitting element E0 to control the light-emitting element E0 not to emit light and clear all The charge remaining on the first pole of the light-emitting element E0;
  • the light-emitting control circuit 44 controls the connection between the second end of the first driving circuit 12 and the first pole of the light-emitting element E0 under the control of the light-emitting control signal;
  • the compensation control circuit 43 Under the control of the compensation control signal, the connection between the second node b and the second end of the first driving circuit 12 is controlled to write the reset voltage into the second node b;
  • the setting circuit 42 is in the Under the control of the bit control signal, the set voltage provided by the set voltage terminal Vz is written into the first node c; optionally, the reset voltage and the set voltage can be equal, for example, both can be provided by the low voltage terminal.
  • the low voltage Vss The low voltage Vss;
  • the data writing circuit 41 writes the data voltage Vdata0 provided by the data line D0 into the first node c under the control of the third writing control signal.
  • the reset circuit 45 writes the data voltage Vdata0 provided by the data line D0 into the first node c under the control of the reset control signal.
  • the reset voltage provided by the reset voltage terminal Vr is written into the first pole of the light-emitting element, and the light-emitting control circuit 44 controls the second terminal of the first driving circuit 12 and the first pole of the light-emitting element E0 under the control of the light-emitting control signal.
  • the compensation control circuit 43 controls the connection between the second node b and the second end of the first drive circuit 12 under the control of the compensation control signal, and the first control data voltage writing circuit 17 Under the control of a write control signal, the first control data voltage Vdata1 provided by the first control data voltage writing terminal D1 is controlled to be written into the third node a; the first drive control circuit 14 Under the control of the potential of node a, the second node b and the control end of the first drive circuit 12 are controlled to be connected or turned off; the second drive control circuit 15 controls the potential of the third node a Under the control of, control the connection or shutdown between the second node b and the control end of the second drive circuit 13;
  • the second drive control circuit 15 controls the second node b and the second drive circuit 13 under the control of the potential of the third node a.
  • the control terminals are disconnected;
  • the setting circuit 42 is electrically connected to the setting control terminal Z1, the setting voltage terminal Vz and the first node c respectively, and is used to set the position under the control of the setting control signal provided by the setting control terminal Z1.
  • the setting voltage provided by the setting voltage terminal Vz is written into the first node c;
  • the second pole of the light-emitting element E0 is electrically connected to the first voltage terminal V1;
  • the compensation control circuit 43 controls the connection between the second node b and the second end of the first drive circuit 12 under the control of the compensation control signal; the first control data voltage writing circuit 17 Under the control of the first write control signal, the first control data voltage Vdata1 provided by the first control data voltage writing terminal D1 is controlled to be written into the third node a; the second control data voltage writing circuit 32 Under the control of the second write control signal, the second control data voltage Vdata2 provided by the second control data voltage writing terminal D2 is written into the fourth node d; the first drive control circuit 14 Under the control of the potential of a, the second node b is controlled to be connected or turned off with the control end of the first drive circuit 12; the second drive control circuit 15 controls the connection or shutdown between the potential of the fourth node d and Under control, control the connection or shutdown between the second node b and the control end of the second driving circuit 13;
  • the fourth voltage signal and the sixth voltage signal may be low voltage signals, and the fifth voltage signal and the seventh voltage signal may be high voltage signals, but not in This is the limit.
  • the control electrode of the second transistor is electrically connected to the fourth node, the first electrode of the second transistor is electrically connected to the second node, and the second electrode of the second transistor is electrically connected to the second driver.
  • the control terminal of the circuit is electrically connected;
  • the first end of the second capacitor is electrically connected to the third node, and the second end of the second capacitor is electrically connected to the first end of the first driving circuit.
  • the control electrode of the fourth transistor is electrically connected to the second write control terminal, the first electrode of the fourth transistor is electrically connected to the second control data voltage write terminal, and the second electrode of the fourth transistor electrically connected to the fourth node.
  • the data writing circuit includes a fifth transistor; the setting circuit includes a sixth transistor; the compensation control circuit includes a seventh transistor;
  • the control electrode of the fifth transistor is electrically connected to the third write control terminal, the first electrode of the fifth transistor is electrically connected to the data line, and the second electrode of the fifth transistor is electrically connected to the third write control terminal.
  • a node is electrically connected;
  • the control electrode of the ninth transistor is electrically connected to the reset control terminal, the first electrode of the ninth transistor is electrically connected to the reset voltage terminal, and the second electrode of the ninth transistor is electrically connected to the light-emitting element.
  • the first pole is electrically connected.
  • the light-emitting element is an organic light-emitting diode O1;
  • the gate of the second transistor T2 is electrically connected to the third node a, the source of the second transistor T2 is electrically connected to the second node b, and the drain of the second transistor T2 is electrically connected to the third node a.
  • the gate of the second driving transistor T02 is electrically connected;
  • the first energy storage circuit 11 includes a first capacitor C1, and the second energy storage circuit 16 includes a second capacitor C2;
  • the first end of the second capacitor C2 is electrically connected to the third node a, and the second end of the second capacitor C2 is electrically connected to the source of the first driving transistor T01;
  • the drain of the second driving transistor T02 is electrically connected to the second node b;
  • the gate of the third transistor T3 is electrically connected to the first writing control terminal G1, and the source of the third transistor T3 is electrically connected to the first control data voltage writing terminal D1.
  • the third transistor T3 The drain is electrically connected to the third node a;
  • the data writing circuit 41 includes a fifth transistor T5; the setting circuit 42 includes a sixth transistor T6; the compensation control circuit 43 includes a seventh transistor T7;
  • the gate of the fifth transistor T5 is electrically connected to the first write control terminal G1, the source of the fifth transistor T5 is electrically connected to the data line D0, and the drain of the fifth transistor T5 is electrically connected to the data line D0.
  • the first node c is electrically connected;
  • the gate of the sixth transistor T6 is electrically connected to the lighting control terminal E1, the source of the sixth transistor T6 is electrically connected to the low voltage terminal VS, and the drain of the sixth transistor T6 is electrically connected to the first node c. Electrical connection; the low voltage terminal VS is used to provide low voltage Vss;
  • the gate of the seventh transistor T7 is electrically connected to the reset control terminal R1, the source of the seventh transistor T7 is electrically connected to the second node b, and the drain of the seventh transistor T7 is electrically connected to the first node b.
  • the drain of the driving transistor T01 is electrically connected;
  • the light emission control circuit 44 includes an eighth transistor T8;
  • the reset circuit 45 includes a ninth transistor T9;
  • the gate of the ninth transistor T9 is electrically connected to the reset control terminal R1
  • the first electrode of the ninth transistor T9 is electrically connected to the low voltage terminal VS
  • the drain of the ninth transistor T9 is electrically connected to the reset control terminal R1.
  • the anode of the organic light emitting diode O1 is electrically connected.
  • T1 is an n-type transistor, and the transistors other than T1 included in the pixel circuit are p-type transistors, but it is not limited to this.
  • the width-to-length ratio of T02 may be twice the width-to-length ratio of T01 , but is not limited to this.
  • the display cycle may include a first phase S1, a second phase S2, and a third phase S3 set successively;
  • T2 when Vdata1 is a low voltage signal, T2 is turned on and T1 is turned off; at the beginning of the second stage S2, T02 is turned on, and the power supply voltage Vdd charges C1 through T02 and T7 to lift the gate of T02 potential until T02 turns off, at which time the gate potential of T02 becomes Vdd+Vth2, and Vth2 is the threshold voltage of T02;
  • Vdata1 is a low voltage signal in the second stage S2, in the third stage S3, the potential of the second node b becomes Vdd+Vth2+Vss-Vdata0, and T02 drives O1 to emit light for high grayscale display.
  • the current I flowing through O1 is equal to K2 ⁇ (Vdd+Vth2+Vss-Vdata0-Vdd-Vth2) 2 , and I is equal to K2 ⁇ (Vss-Vdata0) 2 ;
  • K2 is the current coefficient of T02;
  • Vdata1 is a high voltage signal in the second stage S2, in the third stage S3, the potential of the second node b becomes Vdd+Vth1+Vss-Vdata0, and T01 drives O1 to emit light for low grayscale display.
  • the current I flowing through O1 is equal to K1 ⁇ (Vdd+Vth1+Vss-Vdata0-Vdd-Vth1) 2 , and I is equal to K1 ⁇ (Vss-Vdata0) 2 ; K1 is the current coefficient of T01.
  • Figure 9A shows the flow through O1 during high grayscale display.
  • the waveform diagram of the current I Figure 9B is the waveform diagram of the current I flowing through O1 when displayed in low gray scale.
  • the horizontal axis represents time t in seconds
  • the vertical axis represents current I flowing through O1 in units of A (ampere).
  • the current coefficient of the driving transistor is proportional to the width-to-length ratio of the driving transistor.
  • the width-to-length ratio of the driving transistor is changed, the driving current generated by the driving transistor will also change. Change.
  • the first drive control circuit 14 includes a first transistor T1, the second drive control circuit 15 includes a second transistor T2, the first drive circuit 12 includes a first drive transistor T01, and the second drive circuit 13 includes second drive transistor T02;
  • the gate of the first transistor T1 is electrically connected to the third node a, the source of the first transistor T1 is electrically connected to the second node b, and the drain of the first transistor T1 is electrically connected to the third node a.
  • the gate of the first driving transistor T01 is electrically connected;
  • the gate of the second transistor T2 is electrically connected to the third node a, the source of the second transistor T2 is electrically connected to the second node b, and the drain of the second transistor T2 is electrically connected to the third node a.
  • the gate of the second driving transistor T02 is electrically connected;
  • the first energy storage circuit 11 includes a first capacitor C1, and the second energy storage circuit 16 includes a second capacitor C2;
  • the first end of the first capacitor C1 is electrically connected to the first node c, and the second end of the first capacitor C1 is electrically connected to the second node b;
  • the first end of the second capacitor C2 is electrically connected to the third node a, and the second end of the second capacitor C2 is electrically connected to the source of the first driving transistor T01;
  • the third energy storage circuit 31 includes a third capacitor C3, and the second control data voltage writing circuit 32 includes a fourth transistor T4;
  • the first end of the third capacitor C3 is electrically connected to the source of the first driving transistor T01, and the second end of the third capacitor C3 is electrically connected to the gate of the second transistor T2;
  • the gate of the fourth transistor T4 is electrically connected to the first writing control terminal G1, and the source of the fourth transistor T4 is electrically connected to the second control data voltage writing terminal D2.
  • the drain of transistor T4 is electrically connected to the fourth node d;
  • the first control data voltage writing circuit 17 includes a third transistor T3;
  • the gate of the third transistor T3 is electrically connected to the first writing control terminal G1, and the source of the third transistor T3 is electrically connected to the first control data voltage writing terminal D1.
  • the third transistor T3 The drain is electrically connected to the third node a;
  • the data writing circuit 41 includes a fifth transistor T5; the setting circuit 42 includes a sixth transistor T6; the compensation control circuit 43 includes a seventh transistor T7;
  • the gate of the fifth transistor T5 is electrically connected to the first write control terminal G1, the source of the fifth transistor T5 is electrically connected to the data line D0, and the drain of the fifth transistor T5 is electrically connected to the data line D0.
  • the first node c is electrically connected;
  • the light emission control circuit 44 includes an eighth transistor T8;
  • the gate of the eighth transistor T8 is electrically connected to the light-emitting control terminal E1, the source of the eighth transistor T8 is electrically connected to the drain of the first driving transistor T01, and the drain of the eighth transistor T8
  • the electrode is electrically connected to the anode of the organic light-emitting diode O1;
  • the gate of the ninth transistor T9 is electrically connected to the reset control terminal R1
  • the first electrode of the ninth transistor T9 is electrically connected to the low voltage terminal VS
  • the drain of the ninth transistor T9 is electrically connected to the reset control terminal R1.
  • the anode of the organic light-emitting diode O1 is electrically connected.
  • the first writing control terminal G1, the second writing control terminal and the third writing control terminal are all the same writing control terminal; the setting control terminal is the light-emitting control terminal E1; the compensation control terminal is the reset control terminal R1; the set voltage terminal is the low voltage terminal VS; the reset voltage terminal is the low voltage terminal VS; but it is not limited to this.
  • the threshold voltage of the first driving transistor T01 is equal to the threshold voltage of the second driving transistor T02.
  • the threshold voltages of T01 and T02 are both the threshold voltage Vth, but not This is the limit.
  • the width-to-length ratio of T02 may be twice the width-to-length ratio of T01 , but is not limited to this.
  • the display cycle may include a first stage S1, a second stage S2, and a third stage S3 that are set successively;
  • T1 and T2 are turned on; at the beginning of the second stage S2, T01 and T02 are both turned on, and the power supply voltage Vdd passes through T01, T02 and T7 Charge C1 to increase the potential of the gate of T01 and the potential of the gate of T02 until T01 and T02 are turned off. At this time, the gate potential of T01 and the gate potential of T02 are Vdd+Vth;
  • R1 provides a high voltage signal
  • E1 provides a low voltage signal
  • G1 provides a high voltage signal, as shown in Figure 12C, T6 and T8 are turned on;
  • Vdata1 is a low voltage signal and Vdata2 is a high voltage signal
  • Vdata2 is a high voltage signal
  • the potential of the second node b becomes Vdd+Vth1+Vss-Vdata0
  • T01 drives O1 to emit light for low voltage.
  • the gray scale display shows that the current I flowing through O1 at this time is equal to K1 ⁇ (Vdd+Vth+Vss-Vdata0-Vdd-Vth) 2 , and I is equal to K1 ⁇ (Vss-Vdata0) 2 ; K1 is the current coefficient of T01;
  • Vdata1 is a low-voltage signal and Vdata2 is a low-voltage signal in the second stage S2, in the third stage S3, the potential of the second node b becomes Vdd+Vth1+Vss-Vdata0, and T01 and T01 jointly drive O1 to emit light.
  • the current I flowing through O1 at this time is equal to (K1+K2) ⁇ (Vdd+Vth+Vss-Vdata0-Vdd-Vth) 2 , and I is equal to (K1+K2) ⁇ (Vss-Vdata0) 2 ;
  • K1 is the current coefficient of T01;
  • K2 is the current coefficient of T02.
  • the driving method described in the embodiment of the present disclosure is applied to the above-mentioned pixel circuit.
  • the driving method includes:
  • the first drive control circuit controls the connection or disconnection between the second node and the control end of the first drive circuit under the control of the potential of the third node;
  • the second drive control circuit controls the connection or disconnection between the second node and the control end of the second drive circuit under the control of the potential of the fourth node;
  • the first control data voltage writing circuit controls writing the first control data voltage provided by the first control data voltage writing terminal into the third node under the control of the first writing control signal
  • the first driving circuit drives the light-emitting element under the control of the potential of its control terminal; the second driving circuit drives the light-emitting element under the control of the potential of its control terminal.
  • the third node and the fourth node are the same node;
  • the pixel circuit also includes a data writing circuit, a setting circuit, a compensation control circuit, a lighting control circuit and a reset circuit;
  • the display period includes sequential settings.
  • the first, second and third stages; the driving method includes:
  • the reset circuit writes the reset voltage provided by the reset voltage terminal into the first pole of the light-emitting element under the control of the reset control signal.
  • the light-emitting control circuit controls the first driving circuit under the control of the light-emitting control signal.
  • the second end is connected to the first pole of the light-emitting element;
  • the compensation control circuit under the control of the compensation control signal, controls the connection between the second node and the second end of the first driving circuit to reset the The voltage is written into the second node;
  • the setting circuit under the control of the setting control signal, writes the setting voltage provided by the setting voltage terminal into the first node;
  • the data writing circuit writes the data voltage provided by the data line into the first node under the control of the third writing control signal
  • the reset circuit writes the reset voltage under the control of the reset control signal.
  • the reset voltage provided by the terminal is written into the first pole of the light-emitting element.
  • the lighting control circuit controls the connection between the second terminal of the first driving circuit and the first pole of the light-emitting element;
  • the compensation control circuit controls the connection between the second terminal of the first driving circuit and the first pole of the light-emitting element;
  • the connection between the second node and the second end of the first driving circuit is controlled, and the first control data voltage writing circuit controls the first writing circuit under the control of the first writing control signal.
  • the first control data voltage provided by the control data voltage writing terminal is written into the third node;
  • the first drive control circuit controls the second node and the third node under the control of the potential of the third node.
  • the control terminals of a driving circuit are connected or turned off;
  • the second driving control circuit controls the connection or shutdown between the second node and the control terminal of the second driving circuit under the control of the potential of the third node. shut down;
  • the setting circuit writes the setting voltage provided by the setting voltage terminal into the first node under the control of the setting control signal; the lighting control circuit controls the first driving circuit under the control of the lighting control signal.
  • the second end is connected to the first pole of the light-emitting element, and the first driving circuit or the second driving circuit drives the light-emitting element to emit light.
  • the first drive control circuit controls the control of the second node and the first drive circuit under the control of the potential of the third node.
  • the steps to connect or shut down the terminals include:
  • the first drive control circuit controls the second node and the control end of the first drive circuit under the control of the potential of the third node. connected between;
  • the first drive control circuit controls the second node and the control end of the first drive circuit under the control of the potential of the third node. disconnect between;
  • the step of controlling the connection or shutdown between the second node and the control end of the second drive circuit by the second drive control circuit includes:
  • the second drive control circuit controls the interruption between the second node and the control terminal of the second drive circuit under the control of the potential of the third node. open;
  • the second drive control circuit controls the connection between the second node and the control end of the second drive circuit under the control of the potential of the third node. connected;
  • the step of driving the light-emitting element to emit light by the first driving circuit or the second driving circuit includes:
  • the first drive control circuit controls the connection between the second node and the control end of the first drive circuit under the control of the potential of the third node, in the In the third stage, the first driving circuit drives the light-emitting element to emit light;
  • the second drive control circuit controls the connection between the second node and the control end of the second drive circuit under the control of the potential of the third node, in the third stage , the second driving circuit drives the light-emitting element to emit light.
  • the pixel circuit also includes a third energy storage circuit and a second control data voltage writing circuit; the pixel circuit also includes a data writing circuit, a setting circuit, a compensation control circuit, a lighting control circuit and a reset circuit. ;
  • the display cycle includes the first stage, the second stage and the third stage that are set successively;
  • the driving method includes:
  • the reset circuit writes the reset voltage provided by the reset voltage terminal into the first pole of the light-emitting element under the control of the reset control signal.
  • the light-emitting control circuit controls the first driving circuit under the control of the light-emitting control signal.
  • the second end is connected to the first pole of the light-emitting element;
  • the compensation control circuit under the control of the compensation control signal, controls the connection between the second node and the second end of the first driving circuit to reset the The voltage is written into the second node;
  • the setting circuit under the control of the setting control signal, writes the setting voltage provided by the setting voltage terminal into the first node;
  • the data writing circuit writes the data voltage provided by the data line into the first node under the control of the third writing control signal
  • the reset circuit writes the reset voltage under the control of the reset control signal.
  • the reset voltage provided by the terminal is written into the first pole of the light-emitting element.
  • the lighting control circuit controls the connection between the second terminal of the first driving circuit and the first pole of the light-emitting element; the compensation control circuit controls the connection between the second terminal of the first driving circuit and the first pole of the light-emitting element;
  • the connection between the second node and the second end of the first driving circuit is controlled;
  • the first control data voltage writing circuit is controlled by the first writing control signal to control the first The first control data voltage provided by the control data voltage writing terminal is written into the third node;
  • the second control data voltage writing circuit writes the second control data voltage under the control of the second writing control signal.
  • the second control data voltage provided by the terminal is written into the fourth node;
  • the first drive control circuit controls the second node and the control terminal of the first drive circuit under the control of the potential of the third node.
  • the second drive control circuit controls the connection or disconnection between the second node and the control end of the second drive circuit under the control of the potential of the fourth node;
  • the setting circuit writes the setting voltage provided by the setting voltage terminal into the first node under the control of the setting control signal; the lighting control circuit controls the first driving circuit under the control of the lighting control signal.
  • the second end is connected to the first pole of the light-emitting element, and the first driving circuit and/or the second driving circuit drives the light-emitting element to emit light.
  • the first drive control circuit controls the control of the second node and the first drive circuit under the control of the potential of the third node.
  • the steps to connect or shut down the terminals include:
  • the first drive control circuit controls the connection between the second node and the control end of the first drive circuit
  • the first drive control circuit controls the disconnection between the second node and the control terminal of the first drive circuit
  • the second drive control circuit controls the connection or shutdown between the second node and the control end of the second drive circuit under the control of the potential of the fourth node, including:
  • the step of driving the light-emitting element to emit light by the first driving circuit and/or the second driving circuit includes: when in the second stage, the first driving control circuit controls the second node and the first The control terminals of the drive circuit are connected, and when the second drive control circuit controls the second node and the control terminal of the second drive circuit is disconnected, the first drive circuit drives and emits light under the control of the potential of its control terminal.
  • the component emits light
  • the first drive control circuit controls the disconnection between the second node and the control terminal of the first drive circuit
  • the second drive control circuit controls the second node and the third drive circuit to disconnect.
  • the second driving circuit drives the light-emitting element to emit light under the control of the potential of its control terminal
  • the first drive control circuit controls the connection between the second node and the control end of the first drive circuit
  • the second drive control circuit controls the second node and the third drive circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开提供一种像素电路、驱动方法和显示装置。像素电路包括发光元件、第一储能电路、第一驱动电路、第二驱动电路、第一驱动控制电路、第二驱动控制电路、第二储能电路和第一控制数据电压写入电路；第一控制数据电压写入电路在第一写入控制信号的控制下，控制将第一控制数据电压写入第三节点；第一驱动电路的第一端和所述第二驱动电路的第一端都与电源电压端电连接，第一驱动电路在其控制端的电位的控制下，驱动发光元件，第二驱动电路用于在其控制端的电位的控制下，驱动发光元件。本公开能够用于多灰阶显示，实现超常规256灰阶显示，能够在不大幅提高成本的前提下，增加显示灰阶个数。

Description

像素电路、驱动方法和显示装置 技术领域
本公开涉及技术领域，尤其涉及一种像素电路、驱动方法和显示装置。
背景技术
近年来，随着智能显示技术的进步，有机发光显示器(Organic Light Emitting Diode，OLED)成为当今显示器研究领域的热点之一，随着显示面板的减薄化，边框变窄化，显示面板优化设计越来越严峻。
相关的像素电路不能用于多灰阶显示，不能实现超常规256灰阶显示，不能在不大幅提高成本的前提下，增加显示灰阶个数。
发明内容
在一个方面中，本公开实施例提供了一种像素电路，包括发光元件、第一储能电路、第一驱动电路、第二驱动电路、第一驱动控制电路、第二驱动控制电路、第二储能电路和第一控制数据电压写入电路；
所述第一储能电路的第一端与第一节点电连接，所述第一储能电路的第二端与第二节点电连接，所述第一储能电路用于储存电能；
所述第一驱动控制电路的控制端与第三节点电连接；所述第二驱动控制电路的控制端与第四节点电连接；
所述第一驱动控制电路还分别与所述第二节点与所述第一驱动电路的控制端电连接，用于在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通或断开；
所述第二驱动控制电路还分别与所述第二节点与所述第二驱动电路的控制端电连接，用于在所述第四节点的电位的控制下，控制所述第二节点与所述第二驱动电路的控制端之间连通或断开；
所述第二储能电路的第一端与所述第三节点电连接，所述第二储能电路的第二端与所述第一驱动电路的第一端电连接，所述第二储能电路用于储存电能；
所述第一控制数据电压写入电路分别与第一写入控制端、第一控制数据电压写入端和所述第三节点电连接，用于在所述第一写入控制端提供的第一写入控制信号的控制下，控制将所述第一控制数据电压写入端提供的第一控制数据电压写入所述第三节点；
所述第一驱动电路的第一端和所述第二驱动电路的第一端都与电源电压端电连接，所述第一驱动电路的第二端和所述第二驱动电路的第二端都与所述发光元件电连接，所述第一驱动电路用于在其控制端的电位的控制下，驱动所述发光元件，所述第二驱动电路用于在其控制端的电位的控制下，驱动所述发光元件。
可选的，所述第三节点与所述第四节点为同一节点。
可选的，本公开至少一实施例所述的像素电路还包括第三储能电路和第二控制数据电压写入电路；
所述第三储能电路的第一端与所述第一驱动电路的第一端电连接，所述第三储能电路的第二端与所述第二驱动控制电路的控制端电连接，所述第三储能电路用于储存电能；
所述第二控制数据电压写入电路分别与第二写入控制端、第二控制数据电压写入端和所述第四节点电连接，用于在所述第二写入控制端提供的第二写入控制信号的控制下，将所述第二控制数据电压写入端提供的第二控制数据电压，写入所述第四节点。
可选的，本公开至少一实施例所述的像素电路还包括数据写入电路、置位电路和补偿控制电路；
所述数据写入电路分别与数据线、第三写入控制端和第一节点电连接，用于在所述第三写入控制端提供的第三写入控制信号的控制下，将所述数据线提供的数据电压写入所述第一节点；
所述置位电路分别与置位控制端、置位电压端和所述第一节点电连接，用于在所述置位控制端提供的置位控制信号的控制下，将所述置位电压端提供的置位电压写入所述第一节点；
所述补偿控制电路分别与补偿控制端、所述第二节点和所述第一驱动电路的第二端电连接，用于在所述补偿控制端提供的补偿控制信号的控制下， 控制所述第二节点与所述第一驱动电路的第二端之间连通或断开。
可选的，本公开至少一实施例所述的像素电路还包括发光控制电路；
所述发光控制电路分别与发光控制端、所述第一驱动电路的第二端和所述发光元件的第一极电连接，用于在所述发光控制端提供的发光控制信号的控制下，控制所述第一驱动电路的第二端与所述发光元件的第一极之间连通或断开；
所述发光元件的第二极与第一电压端电连接。
可选的，本公开至少一实施例所述的像素电路还包括复位电路；
所述复位电路分别与复位控制端、复位电压端和所述发光元件的第一极电连接，用于在所述复位控制端提供的复位控制信号的控制下，将所述复位电压端提供的复位电压写入所述发光元件的第一极；
所述发光元件的第二极与第一电压端电连接。
可选的，所述第一驱动控制电路包括第一晶体管，所述第二驱动控制电路包括第二晶体管，所述第一驱动电路包括第一驱动晶体管，所述第二驱动电路包括第二驱动晶体管；所述第一晶体管的控制极与所述第三节点电连接，所述第一晶体管的第一极与所述第二节点电连接，所述第一晶体管的第二极与所述第一驱动电路的控制端电连接；
所述第二晶体管的控制极与所述第四节点电连接，所述第二晶体管的第一极与所述第二节点电连接，所述第二晶体管的第二极与所述第二驱动电路的控制端电连接；
所述第一驱动晶体管的控制极与所述第一驱动电路的控制端电连接，所述第一驱动晶体管的第一极与所述第一驱动电路的第一端电连接，所述第一驱动晶体管的第二极与所述第一驱动电路的第二端电连接；
所述第二驱动晶体管的控制极与所述第二驱动电路的控制端电连接，所述第二驱动晶体管的第一极与所述第二驱动电路的第一端电连接，所述第二驱动晶体管的第二极与所述第二驱动电路的第二端电连接。
可选的，所述第一储能电路包括第一电容，所述第二储能电路包括第二电容；
所述第一电容的第一端与所述第一节点电连接，所述第一电容的第二端 与第二节点电连接；
所述第二电容的第一端与所述第三节点电连接，所述第二电容的第二端与所述第一驱动电路的第一端电连接。
可选的，所述第一控制数据电压写入电路包括第三晶体管；
所述第三晶体管的控制极与所述第一写入控制端电连接，所述第三晶体管的第一极与所述第一控制数据电压写入端电连接，所述第三晶体管的第二极与所述第三节点电连接。
可选的，所述第三储能电路包括第三电容，所述第二控制数据电压写入电路包括第四晶体管；
所述第三电容的第一端与所述第一驱动电路的第一端电连接，所述第三电容的第二端与所述第二驱动控制电路的控制端电连接；
所述第四晶体管的控制极与第二写入控制端电连接，所述第四晶体管的第一极与所述第二控制数据电压写入端电连接，所述第四晶体管的第二极与所述第四节点电连接。
可选的，所述数据写入电路包括第五晶体管；所述置位电路包括第六晶体管；所述补偿控制电路包括第七晶体管；
所述第五晶体管的控制极与所述第三写入控制端电连接，所述第五晶体管的第一极与所述数据线电连接，所述第五晶体管的第二极与所述第一节点电连接；
所述第六晶体管的控制极与所述置位控制端电连接，所述第六晶体管的第一极与所述置位电压端电连接，所述第六晶体管的第二极与所述第一节点电连接；
所述第七晶体管的控制极与所述补偿控制端电连接，所述第七晶体管的第一极与所述第二节点电连接，所述第七晶体管的第二极与所述第一驱动电路的第二端电连接。
可选的，所述发光控制电路包括第八晶体管；
所述第八晶体管的控制极与所述发光控制端电连接，所述第八晶体管的第一极与所述第一驱动电路的第二端电连接，所述第八晶体管的第二极与所述发光元件的第一极电连接。
可选的，所述复位电路包括第九晶体管；
所述第九晶体管的控制极与所述复位控制端电连接，所述第九晶体管的第一极与所述复位电压端电连接，所述第九晶体管的第二极与所述发光元件的第一极电连接。
在第二个方面中，本公开实施例提供一种驱动方法，应用于上述的像素电路，所述驱动方法包括：
第一驱动控制电路在第三节点的电位的控制下，控制第二节点与第一驱动电路的控制端之间连通或断开；
第二驱动控制电路在第四节点的电位的控制下，控制所述第二节点与第二驱动电路的控制端之间连通或断开；
第一控制数据电压写入电路在第一写入控制信号的控制下，控制将第一控制数据电压写入端提供的第一控制数据电压写入第三节点；
第一驱动电路在其控制端的电位的控制下，驱动所述发光元件；第二驱动电路在其控制端的电位的控制下，驱动所述发光元件。
可选的，所述第三节点与所述第四节点为同一节点；所述像素电路还包括数据写入电路、置位电路、补偿控制电路、发光控制电路和复位电路；显示周期包括先后设置的第一阶段、第二阶段和第三阶段；所述驱动方法包括：
在第一阶段，所述复位电路在复位控制信号的控制下，将复位电压端提供的复位电压写入发光元件的第一极，发光控制电路在发光控制信号的控制下，控制第一驱动电路的第二端与发光元件的第一极之间连通；补偿控制电路在补偿控制信号的控制下，控制第二节点与所述第一驱动电路的第二端之间连通，以将所述复位电压写入所述第二节点；置位电路在置位控制信号的控制下，将置位电压端提供的置位电压写入第一节点；
在第二阶段，数据写入电路在第三写入控制信号的控制下，将数据线提供的数据电压写入所述第一节点，所述复位电路在复位控制信号的控制下，将复位电压端提供的复位电压写入发光元件的第一极，发光控制电路在发光控制信号的控制下，控制第一驱动电路的第二端与发光元件的第一极之间连通；补偿控制电路在补偿控制信号的控制下，控制第二节点与所述第一驱动电路的第二端之间连通，所述第一控制数据电压写入电路在第一写入控制信 号的控制下，控制将第一控制数据电压写入端提供的第一控制数据电压写入所述第三节点；所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通或关断；所述第二驱动控制电路在所述第三节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间连通或关断；
在第三阶段，置位电路在置位控制信号的控制下，将置位电压端提供的置位电压写入第一节点；发光控制电路在发光控制信号的控制下，控制第一驱动电路的第二端与发光元件的第一极之间连通，所述第一驱动电路或所述第二驱动电路驱动所述发光元件发光。
可选的，在所述第二阶段，所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通或关断步骤包括：
当所述第一控制数据电压为第二电压信号时，所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通；
当所述第一控制数据电压为第三电压信号时，所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间断开；
在所述第二阶段，所述第二驱动控制电路在所述第三节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间连通或关断步骤包括：
当所述第一控制数据电压为第二电压信号时，所述第二驱动控制电路在所述第三节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间断开；
当所述第一控制数据电压为第三电压信号时，所述第二驱动控制电路在所述第三节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间连通；
所述第一驱动电路或所述第二驱动电路驱动所述发光元件发光步骤包括：
当在第二阶段，所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通时，在所述第三阶 段，第一驱动电路驱动发光元件发光；
当在第二阶段，所述第二驱动控制电路在所述第三节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间连通时，在所述第三阶段，所述第二驱动电路驱动所述发光元件发光。
可选的，所述像素电路还包括第三储能电路和第二控制数据电压写入电路；所述像素电路还包括数据写入电路、置位电路、补偿控制电路、发光控制电路和复位电路；显示周期包括先后设置的第一阶段、第二阶段和第三阶段；所述驱动方法包括：
在第一阶段，所述复位电路在复位控制信号的控制下，将复位电压端提供的复位电压写入发光元件的第一极，发光控制电路在发光控制信号的控制下，控制第一驱动电路的第二端与发光元件的第一极之间连通；补偿控制电路在补偿控制信号的控制下，控制第二节点与所述第一驱动电路的第二端之间连通，以将所述复位电压写入所述第二节点；置位电路在置位控制信号的控制下，将置位电压端提供的置位电压写入第一节点；
在第二阶段，数据写入电路在第三写入控制信号的控制下，将数据线提供的数据电压写入所述第一节点，所述复位电路在复位控制信号的控制下，将复位电压端提供的复位电压写入发光元件的第一极，发光控制电路在发光控制信号的控制下，控制第一驱动电路的第二端与发光元件的第一极之间连通；补偿控制电路在补偿控制信号的控制下，控制第二节点与所述第一驱动电路的第二端之间连通；所述第一控制数据电压写入电路在第一写入控制信号的控制下，控制将第一控制数据电压写入端提供的第一控制数据电压写入所述第三节点；所述第二控制数据电压写入电路在第二写入控制信号的控制下，将第二控制数据电压写入端提供的第二控制数据电压，写入第四节点；所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通或关断；所述第二驱动控制电路在所述第四节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间连通或关断；
在第三阶段，置位电路在置位控制信号的控制下，将置位电压端提供的置位电压写入第一节点；发光控制电路在发光控制信号的控制下，控制第一 驱动电路的第二端与发光元件的第一极之间连通，所述第一驱动电路和/或所述第二驱动电路驱动所述发光元件发光。
可选的，在所述第二阶段，所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通或关断步骤包括：
当所述第一控制数据电压为第四电压信号时，所述第一驱动控制电路控制所述第二节点与所述第一驱动电路的控制端之间连通；
当所述第一控制数据电压为第五电压信号时，所述第一驱动控制电路控制所述第二节点与所述第一驱动电路的控制端之间断开；
在所述第二阶段，所述第二驱动控制电路在所述第四节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间连通或关断步骤包括：
当所述第二控制数据电压为第六电压信号时，所述第二驱动控制电路控制第二节点与所述第二驱动电路的控制端之间连通；
当所述第二控制数据电压为第七电压信号时，所述第二驱动控制电路控制第二节点与所述第二驱动电路的控制端之间断开；
所述第一驱动电路和/或所述第二驱动电路驱动所述发光元件发光步骤包括：当在所述第二阶段，所述第一驱动控制电路控制所述第二节点与所述第一驱动电路的控制端之间连通，所述第二驱动控制电路控制第二节点与所述第二驱动电路的控制端之间断开时，第一驱动电路在其控制端的电位的控制下，驱动发光元件发光；
当在所述第二阶段，所述第一驱动控制电路控制所述第二节点与所述第一驱动电路的控制端之间断开，所述第二驱动控制电路控制第二节点与所述第二驱动电路的控制端之间连通时，第二驱动电路在其控制端的电位的控制下，驱动发光元件发光；
当在所述第二阶段，所述第一驱动控制电路控制所述第二节点与所述第一驱动电路的控制端之间连通，所述第二驱动控制电路控制第二节点与所述第二驱动电路的控制端之间连通时，第一驱动电路和第二驱动电路分别在对应的控制端的电位的控制下，共同驱动发光元件发光。
在第三个方面中，本公开实施例提供一种显示装置，包括上述的像素电 路。
附图说明
图1是本公开实施例所述的像素电路的结构图；
图2是本公开至少一实施例所述的像素电路的结构图；
图3是本公开至少一实施例所述的像素电路的结构图；
图4是本公开至少一实施例所述的像素电路的结构图；
图5是本公开至少一实施例所述的像素电路的结构图；
图6是本公开至少一实施例所述的像素电路的电路图；
图7是本公开如图6所示的像素电路的至少一实施例的工作时序图；
图8A是本公开如图6所示的像素电路的至少一实施例在第一阶段S1的工作状态示意图；
图8B是本公开如图6所示的像素电路的至少一实施例在第二阶段S2的工作状态示意图；
图8C是本公开如图6所示的像素电路的至少一实施例在第三阶段S3的工作状态示意图；
图9A为在高灰阶显示时，流过有机发光二极管O1的电流I的波形图
图9B为在低灰阶显示时，流过有机发光二极管O1的电流I的波形图；
图10是本公开至少一实施例所述的像素电路的电路图；
图11是本公开如图10所示的像素电路的至少一实施例的工作时序图；
图12A是本公开如图10所示的像素电路的至少一实施例在第一阶段S1的工作状态示意图；
图12B是本公开如图10所示的像素电路的至少一实施例在第二阶段S2的工作状态示意图；
图12C是本公开如图10所示的像素电路的至少一实施例在第三阶段S3的工作状态示意图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
本公开所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本公开实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
如图1所示，本公开实施例所述的像素电路包括发光元件E0、第一储能电路11、第一驱动电路12、第二驱动电路13、第一驱动控制电路14、第二驱动控制电路15、第二储能电路16和第一控制数据电压写入电路17；
所述第一储能电路11的第一端与第一节点c电连接，所述第一储能电路11的第二端与第二节点b电连接，所述第一储能电路11用于储存电能；
所述第一驱动控制电路14的控制端与第三节点a电连接；所述第二驱动控制电路15的控制端与第四节点d电连接；
所述第一驱动控制电路14还分别与所述第二节点b与所述第一驱动电路12的控制端电连接，用于在所述第三节点a的电位的控制下，控制所述第二节点b与所述第一驱动电路12的控制端之间连通或断开；
所述第二驱动控制电路15还分别与所述第二节点b与所述第二驱动电路13的控制端电连接，用于在所述第四节点d的电位的控制下，控制所述第二节点b与所述第二驱动电路13的控制端之间连通或断开；
所述第二储能电路16的第一端与所述第三节点a电连接，所述第二储能电路16的第二端与所述第一驱动电路12的第一端电连接，所述第二储能电路16用于储存电能；
所述第一控制数据电压写入电路17分别与第一写入控制端G1、第一控 制数据电压写入端D1和所述第三节点a电连接，用于在所述第一写入控制端G1提供的第一写入控制信号的控制下，控制将所述第一控制数据电压写入端D1提供的第一控制数据电压Vdata1写入所述第三节点a；
所述第一驱动电路12的第一端和所述第二驱动电路13的第一端都与电源电压端ELVDD电连接，所述第一驱动电路12的第二端和所述第二驱动电路13的第二端都与所述发光元件E0电连接，所述第一驱动电路12用于在其控制端的电位的控制下，驱动所述发光元件E0，所述第二驱动电路13用于在其控制端的电位的控制下，驱动所述发光元件E0。
在具体实施时，所述电源电压端ELVDD用于提供电源电压Vdd。
本公开实施例所述的像素电路在工作时，在低灰阶显示时，采用第一驱动电路12驱动发光元件E0发光，在高灰阶显示时，采用第二驱动电路13驱动发光元件E0发光；或者，在低灰阶显示时，采用第一驱动电路12驱动发光元件E0发光，在中灰阶显示时，采用第二驱动电路13驱动发光元件E0发光；在高灰阶显示时，采用第一驱动电路12和第二驱动电路13共同驱动发光元件E0发光；
所述第一驱动电路12包括的第一驱动晶体管的亚阈值摆幅和所述第二驱动电路13包括的第二驱动晶体管的SS摆幅一致，可以共用一个数据电压取值范围。
在本公开至少一实施例中，所述第一驱动晶体管的宽长比与所述第二驱动晶体管的宽长比不同，所述第二驱动晶体管的宽长比大于所述第一驱动晶体管的宽长比，例如，所述的第二驱动晶体管的宽长比可以为所述第一驱动晶体管的宽长比的两倍，但不以此为限。
本公开实施例所述的像素电路能够用于多灰阶显示，实现超常规256灰阶显示，能够在不大幅提高成本的前提下，增加显示灰阶个数。
在本公开至少一实施例中，所述第三节点与所述第四节点可以为同一节点。
如图2所示，在图1所示的像素电路的实施例的基础上，所述第三节点与所述第四节点可以为同一节点；
所述第二驱动控制电路15的控制端与第三节点a电连接，用于在所述第 三节点a的电位的控制下，控制所述第二节点b与所述第二驱动电路13的控制端之间连通或断开。
如图3所示，在图1所示的像素电路的实施例的基础上，本公开至少一实施例所述的像素电路还可以包括第三储能电路31和第二控制数据电压写入电路32；
所述第三储能电路31的第一端与所述第一驱动电路12的第一端电连接，所述第三储能电路31的第二端与所述第二驱动控制电路15的控制端电连接，所述第三储能电路31用于储存电能；
所述第二控制数据电压写入电路32分别与第二写入控制端G2、第二控制数据电压写入端D2和所述第四节点d电连接，用于在所述第二写入控制端G2提供的第二写入控制信号的控制下，将所述第二控制数据电压写入端D2提供的第二控制数据电压Vdata2写入所述第四节点d。
在本公开至少一实施例中，所述第一写入控制端和所述第二写入控制端可以为同一写入控制端，但不以此为限。
本公开至少一实施例中，所述像素电路还包括数据写入电路、置位电路和补偿控制电路；
所述数据写入电路分别与数据线、第三写入控制端和第一节点电连接，用于在所述第三写入控制端提供的第三写入控制信号的控制下，将所述数据线提供的数据电压写入所述第一节点，以进行数据电压写入；
所述置位电路分别与置位控制端、置位电压端和所述第一节点电连接，用于在所述置位控制端提供的置位控制信号的控制下，将所述置位电压端提供的置位电压写入所述第一节点，以对所述第一节点的电位进行置位；
所述补偿控制电路分别与补偿控制端、所述第二节点和所述第一驱动电路的第二端电连接，用于在所述补偿控制端提供的补偿控制信号的控制下，控制所述第二节点与所述第一驱动电路的第二端之间连通或断开。
在本公开至少一实施例中，所述第一写入控制端、所述第二写入控制端和所述第三写入控制端可以为同一写入控制端，但不以此为限。
本公开至少一实施例所述的像素电路还包括发光控制电路；
所述发光控制电路分别与发光控制端、所述第一驱动电路的第二端和所 述发光元件的第一极电连接，用于在所述发光控制端提供的发光控制信号的控制下，控制所述第一驱动电路的第二端与所述发光元件的第一极之间连通或断开，以进行发光控制；
所述发光元件的第二极与第一电压端电连接。
本公开至少一实施例所述的像素电路还包括复位电路；
所述复位电路分别与复位控制端、复位电压端和所述发光元件的第一极电连接，用于在所述复位控制端提供的复位控制信号的控制下，将所述复位电压端提供的复位电压写入所述发光元件的第一极，以对所述发光元件的第一极的电位进行复位；
所述发光元件的第二极与第一电压端电连接。
如图4所示，在图2所示的像素电路的至少一实施例的基础上，本公开至少一实施例所述的像素电路还包括数据写入电路41、置位电路42、补偿控制电路43、发光控制电路44和复位电路45；
所述数据写入电路41分别与数据线D0、第三写入控制端G3和第一节点c电连接，用于在所述第三写入控制端G3提供的第三写入控制信号的控制下，将所述数据线D0提供的数据电压写入所述第一节点c；
所述置位电路42分别与置位控制端Z1、置位电压端Vz和所述第一节点c电连接，用于在所述置位控制端Z1提供的置位控制信号的控制下，将所述置位电压端Vz提供的置位电压写入所述第一节点c；
所述补偿控制电路43分别与补偿控制端R0、所述第二节点b和所述第一驱动电路12的第二端电连接，用于在所述补偿控制端R0提供的补偿控制信号的控制下，控制所述第二节点b与所述第一驱动电路12的第二端之间连通或断开；
所述发光控制电路44分别与发光控制端E1、所述第一驱动电路12的第二端和所述发光元件E0的第一极电连接，用于在所述发光控制端E1提供的发光控制信号的控制下，控制所述第一驱动电路12的第二端与所述发光元件E0的第一极之间连通或断开；
所述发光元件E0的第二极与第一电压端V1电连接；
所述复位电路45分别与复位控制端R1、复位电压端Vr和所述发光元件 E0的第一极电连接，用于在所述复位控制端R1提供的复位控制信号的控制下，将所述复位电压端Vr提供的复位电压写入所述发光元件的第一极。
在本公开至少一实施例中，所述置位控制端可以为发光控制端，所述置位电压端可以为第一电压端，所述补偿控制端R0和所述复位控制端R1可以为同一控制端，所述复位电压端Vr可以为第一电压端，但不以此为限。
本公开如图4所示的像素电路的至少一实施例在工作时，显示周期包括先后设置的第一阶段、第二阶段和第三阶段；所述驱动方法包括：
在第一阶段，所述复位电路45在复位控制信号的控制下，将复位电压端Vr提供的复位电压写入发光元件E0的第一极，以控制所述发光元件E0不发光，并清除所述发光元件E0的第一极残留的电荷；发光控制电路44在发光控制信号的控制下，控制第一驱动电路12的第二端与发光元件E0的第一极之间连通；补偿控制电路43在补偿控制信号的控制下，控制第二节点b与所述第一驱动电路12的第二端之间连通，以将所述复位电压写入所述第二节点b；置位电路42在置位控制信号的控制下，将置位电压端Vz提供的置位电压写入第一节点c；可选的，所述复位电压和所述置位电压可以相等，例如可以都为低电压端提供的低电压Vss；
在第二阶段，数据写入电路41在第三写入控制信号的控制下，将数据线D0提供的数据电压Vdata0写入所述第一节点c，所述复位电路45在复位控制信号的控制下，将复位电压端Vr提供的复位电压写入发光元件的第一极，发光控制电路44在发光控制信号的控制下，控制第一驱动电路12的第二端与发光元件E0的第一极之间连通；补偿控制电路43在补偿控制信号的控制下，控制第二节点b与所述第一驱动电路12的第二端之间连通，所述第一控制数据电压写入电路17在第一写入控制信号的控制下，控制将第一控制数据电压写入端D1提供的第一控制数据电压Vdata1写入所述第三节点a；所述第一驱动控制电路14在所述第三节点a的电位的控制下，控制所述第二节点b与所述第一驱动电路12的控制端之间连通或关断；所述第二驱动控制电路15在所述第三节点a的电位的控制下，控制第二节点b与所述第二驱动电路13的控制端之间连通或关断；
在第三阶段，置位电路42在置位控制信号的控制下，将置位电压端Vz 提供的置位电压写入第一节点c；发光控制电路44在发光控制信号的控制下，控制第一驱动电路12的第二端与发光元件E0的第一极之间连通，所述第一驱动电路12或所述第二驱动电路13驱动所述发光元件E0发光。
本公开如图4所示的像素电路的至少一实施例在工作时，在所述第二阶段，
当所述第一控制数据电压Vdata1为第二电压信号时，所述第一驱动控制电路14在所述第三节点a的电位的控制下，控制所述第二节点b与所述第一驱动电路12的控制端之间连通；
当所述第一控制数据电压Vdata1为第三电压信号时，所述第一驱动控制电路14在所述第三节点a的电位的控制下，控制所述第二节点b与所述第一驱动电路12的控制端之间断开；
当所述第一控制数据电压Vdata1为第二电压信号时，所述第二驱动控制电路15在所述第三节点a的电位的控制下，控制第二节点b与所述第二驱动电路13的控制端之间断开；
当所述第一控制数据电压Vdata1为第三电压信号时，所述第二驱动控制电路15在所述第三节点a的电位的控制下，控制第二节点b与所述第二驱动电路13的控制端之间连通；
当在第二阶段，当所述第一驱动控制电路14在所述第三节点a的电位的控制下，控制所述第二节点b与所述第一驱动电路12的控制端之间连通时，在所述第三阶段，第一驱动电路12驱动发光元件E0发光；
当在第二阶段，当所述第二驱动控制电路15在所述第三节点的电位的控制下，控制第二节点b与所述第二驱动电路13的控制端之间连通时，在所述第三阶段，所述第二驱动电路13驱动所述发光元件E0发光。
在本公开至少一实施例中，所述第二电压信号可以为高电压信号，所述第三电压信号可以为低电压信号，但不以此为限。
如图5所示，在图3所示的像素电路的至少一实施例的基础上，本公开至少一实施例所述的像素电路还包括数据写入电路41、置位电路42、补偿控制电路43、发光控制电路44和复位电路45；
所述数据写入电路分别与数据线D0、第三写入控制端G3和第一节点c 电连接，用于在所述第三写入控制端G3提供的第三写入控制信号的控制下，将所述数据线D0提供的数据电压写入所述第一节点c；
所述置位电路42分别与置位控制端Z1、置位电压端Vz和所述第一节点c电连接，用于在所述置位控制端Z1提供的置位控制信号的控制下，将所述置位电压端Vz提供的置位电压写入所述第一节点c；
所述补偿控制电路43分别与补偿控制端R0、所述第二节点b和所述第一驱动电路12的第二端电连接，用于在所述补偿控制端R0提供的补偿控制信号的控制下，控制所述第二节点b与所述第一驱动电路12的第二端之间连通或断开；
所述发光控制电路44分别与发光控制端E1、所述第一驱动电路12的第二端和所述发光元件E0的第一极电连接，用于在所述发光控制端E1提供的发光控制信号的控制下，控制所述第一驱动电路12的第二端与所述发光元件E0的第一极之间连通或断开；
所述发光元件E0的第二极与第一电压端V1电连接；
所述复位电路45分别与复位控制端R1、复位电压端Vr和所述发光元件E0的第一极电连接，用于在所述复位控制端R1提供的复位控制信号的控制下，将所述复位电压端Vr提供的复位电压写入所述发光元件的第一极。
在本公开至少一实施例中，所述置位控制端可以为发光控制端，所述置位电压端可以为第一电压端，所述补偿控制端R0和所述复位控制端R1可以为同一控制端，所述复位电压端Vr可以为第一电压端，但不以此为限。
本公开图5所示的像素电路的至少一实施例在工作时，显示周期可以包括先后设置的第一阶段、第二阶段和第三阶段；
在第一阶段，所述复位电路45在复位控制信号的控制下，将复位电压端Vr提供的复位电压写入发光元件E0的第一极，发光控制电路44在发光控制信号的控制下，控制第一驱动电路12的第二端与发光元件E0的第一极之间连通；补偿控制电路43在补偿控制信号的控制下，控制第二节点b与所述第一驱动电路12的第二端之间连通，以将所述复位电压写入所述第二节点b；置位电路42在置位控制信号的控制下，将置位电压端Vz提供的置位电压写入第一节点c；
在第二阶段，数据写入电路41在第三写入控制信号的控制下，将数据线D0提供的数据电压Vdata0写入所述第一节点c，所述复位电路45在复位控制信号的控制下，将复位电压端Vr提供的复位电压写入发光元件E0的第一极，发光控制电路44在发光控制信号的控制下，控制第一驱动电路12的第二端与发光元件E0的第一极之间连通；补偿控制电路43在补偿控制信号的控制下，控制第二节点b与所述第一驱动电路12的第二端之间连通；所述第一控制数据电压写入电路17在第一写入控制信号的控制下，控制将第一控制数据电压写入端D1提供的第一控制数据电压Vdata1写入所述第三节点a；所述第二控制数据电压写入电路32在第二写入控制信号的控制下，将第二控制数据电压写入端D2提供的第二控制数据电压Vdata2，写入第四节点d；所述第一驱动控制电路14在所述第三节点a的电位的控制下，控制所述第二节点b与所述第一驱动电路12的控制端之间连通或关断；所述第二驱动控制电路15在所述第四节点d的电位的控制下，控制第二节点b与所述第二驱动电路13的控制端之间连通或关断；
在第三阶段，置位电路42在置位控制信号的控制下，将置位电压端Vz提供的置位电压写入第一节点c；发光控制电路44在发光控制信号的控制下，控制第一驱动电路12的第二端与发光元件E0的第一极之间连通，所述第一驱动电路12和/或所述第二驱动电路13驱动所述发光元件E0发光。
本公开图5所示的像素电路的至少一实施例在工作时，在所述第二阶段，当所述第一控制数据电压为第四电压信号时，所述第一驱动控制电路14控制所述第二节点b与所述第一驱动电路12的控制端之间连通；
当所述第一控制数据电压为第五电压信号时，所述第一驱动控制电路14控制所述第二节点b与所述第一驱动电路12的控制端之间断开；
在所述第二阶段，当所述第二控制数据电压为第六电压信号时，所述第二驱动控制电路15控制第二节点b与所述第二驱动电路13的控制端之间连通；
当所述第二控制数据电压为第七电压信号时，所述第二驱动控制电路15控制第二节点b与所述第二驱动电路13的控制端之间断开；
当在所述第二阶段，所述第一驱动控制电路14控制所述第二节点b与所 述第一驱动电路12的控制端之间连通，所述第二驱动控制电路15控制第二节点b与所述第二驱动电路13的控制端之间断开时，第一驱动电路12在其控制端的电位的控制下，驱动发光元件发光；
当在所述第二阶段，所述第一驱动控制电路14控制所述第二节点b与所述第一驱动电路12的控制端之间断开，所述第二驱动控制电路15控制第二节点b与所述第二驱动电路13的控制端之间连通时，第二驱动电路13在其控制端的电位的控制下，驱动发光元件E0发光；
当所述第二阶段，所述第一驱动控制电路14控制所述第二节点b与所述第一驱动电路12的控制端之间连通，所述第二驱动控制电路15控制第二节点b与所述第二驱动电路13的控制端之间连通时，第一驱动电路12和第二驱动电路13分别在对应的控制端的电位的控制下，共同驱动发光元件E0发光。
在本公开至少一实施例中，所述第四电压信号和所述第六电压信号可以为低电压信号，所述第五电压信号和所述第七电压信号可以为高电压信号，但不以此为限。
可选的，所述第一驱动控制电路包括第一晶体管，所述第二驱动控制电路包括第二晶体管，所述第一驱动电路包括第一驱动晶体管，所述第二驱动电路包括第二驱动晶体管；所述第一晶体管的控制极与所述第三节点电连接，所述第一晶体管的第一极与所述第二节点电连接，所述第一晶体管的第二极与所述第一驱动电路的控制端电连接；
所述第二晶体管的控制极与所述第四节点电连接，所述第二晶体管的第一极与所述第二节点电连接，所述第二晶体管的第二极与所述第二驱动电路的控制端电连接；
所述第一驱动晶体管的控制极与所述第一驱动电路的控制端电连接，所述第一驱动晶体管的第一极与所述第一驱动电路的第一端电连接，所述第一驱动晶体管的第二极与所述第一驱动电路的第二端电连接；
所述第二驱动晶体管的控制极与所述第二驱动电路的控制端电连接，所述第二驱动晶体管的第一极与所述第二驱动电路的第一端电连接，所述第二驱动晶体管的第二极与所述第二驱动电路的第二端电连接。
可选的，所述第一储能电路包括第一电容，所述第二储能电路包括第二电容；
所述第一电容的第一端与所述第一节点电连接，所述第一电容的第二端与第二节点电连接；
所述第二电容的第一端与所述第三节点电连接，所述第二电容的第二端与所述第一驱动电路的第一端电连接。
可选的，所述第一控制数据电压写入电路包括第三晶体管；
所述第三晶体管的控制极与所述第一写入控制端电连接，所述第三晶体管的第一极与所述第一控制数据电压写入端电连接，所述第三晶体管的第二极与所述第三节点电连接。
可选的，所述第三储能电路包括第三电容，所述第二控制数据电压写入电路包括第四晶体管；
所述第三电容的第一端与所述第一驱动电路的第一端电连接，所述第三电容的第二端与所述第二驱动控制电路的控制端电连接；
所述第四晶体管的控制极与第二写入控制端电连接，所述第四晶体管的第一极与所述第二控制数据电压写入端电连接，所述第四晶体管的第二极与所述第四节点电连接。
可选的，所述数据写入电路包括第五晶体管；所述置位电路包括第六晶体管；所述补偿控制电路包括第七晶体管；
所述第五晶体管的控制极与所述第三写入控制端电连接，所述第五晶体管的第一极与所述数据线电连接，所述第五晶体管的第二极与所述第一节点电连接；
所述第六晶体管的控制极与所述置位控制端电连接，所述第六晶体管的第一极与所述置位电压端电连接，所述第六晶体管的第二极与所述第一节点电连接；
所述第七晶体管的控制极与所述补偿控制端电连接，所述第七晶体管的第一极与所述第二节点电连接，所述第七晶体管的第二极与所述第一驱动电路的第二端电连接。
可选的，所述发光控制电路包括第八晶体管；
所述第八晶体管的控制极与所述发光控制端电连接，所述第八晶体管的第一极与所述第一驱动电路的第二端电连接，所述第八晶体管的第二极与所述发光元件的第一极电连接。
可选的，所述复位电路包括第九晶体管；
所述第九晶体管的控制极与所述复位控制端电连接，所述第九晶体管的第一极与所述复位电压端电连接，所述第九晶体管的第二极与所述发光元件的第一极电连接。
如图6所示，在图4所示的像素电路的至少一实施例的基础上，所述发光元件为有机发光二极管O1；
所述第一驱动控制电路14包括第一晶体管T1，所述第二驱动控制电路15包括第二晶体管T2，所述第一驱动电路12包括第一驱动晶体管T01，所述第二驱动电路13包括第二驱动晶体管T02；
所述第一晶体管T1的栅极与所述第三节点a电连接，所述第一晶体管T1的源极与所述第二节点b电连接，所述第一晶体管T1的漏极与所述第一驱动晶体管T01的栅极电连接；
所述第二晶体管T2的栅极与所述第三节点a电连接，所述第二晶体管T2的源极与所述第二节点b电连接，所述第二晶体管T2的漏极与所述第二驱动晶体管T02的栅极电连接；
所述第一储能电路11包括第一电容C1，所述第二储能电路16包括第二电容C2；
所述第一电容C1的第一端与所述第一节点c电连接，所述第一电容C1的第二端与第二节点b电连接；
所述第二电容C2的第一端与所述第三节点a电连接，所述第二电容C2的第二端与所述第一驱动晶体管T01的源极电连接；
所述第一驱动晶体管T01的源极和所述第二驱动晶体管T02的源极都与电源电压端ELVDD电连接；所述电源电压端ELVDD用于提供电源电压Vdd；
所述第二驱动晶体管T02的漏极与第二节点b电连接；
所述第一控制数据电压写入电路17包括第三晶体管T3；
所述第三晶体管T3的栅极与第一写入控制端G1电连接，所述第三晶体 管T3的源极与所述第一控制数据电压写入端D1电连接，所述第三晶体管T3的漏极与所述第三节点a电连接；
所述数据写入电路41包括第五晶体管T5；所述置位电路42包括第六晶体管T6；所述补偿控制电路43包括第七晶体管T7；
所述第五晶体管T5的栅极与所述第一写入控制端G1电连接，所述第五晶体管T5的源极与所述数据线D0电连接，所述第五晶体管T5的漏极与所述第一节点c电连接；
所述第六晶体管T6的栅极与发光控制端E1电连接，所述第六晶体管T6的源极与低电压端VS电连接，所述第六晶体管T6的漏极与所述第一节点c电连接；所述低电压端VS用于提供低电压Vss；
所述第七晶体管T7的栅极与复位控制端R1电连接，所述第七晶体管T7的源极与所述第二节点b电连接，所述第七晶体管T7的漏极与所述第一驱动晶体管T01的漏极电连接；
所述发光控制电路44包括第八晶体管T8；
所述第八晶体管T8的栅极与所述发光控制端E1电连接，所述第八晶体管T8的源极与所述第一驱动晶体管T01的漏极电连接，所述第八晶体管T8的漏极与所述有机发光二极管O1的阳极电连接；
所述复位电路45包括第九晶体管T9；
所述第九晶体管T9的栅极与所述复位控制端R1电连接，所述第九晶体管T9的第一极与所述低电压端VS电连接，所述第九晶体管T9的漏极与所述有机发光二极管O1的阳极电连接。
在图6所示的像素电路的至少一实施例中，第一写入控制端G1和第三写入控制端为同一写入控制端；所述置位控制端为发光控制端E1；所述补偿控制端为所述复位控制端R1；置位电压端为低电压端VS；复位电压端为低电压端VS；但不以此为限。
在图6所示的像素电路的至少一实施例中，T1为n型晶体管，所述像素电路包括的除了T1之外的晶体管为p型晶体管，但不以此为限。
在图6所示的像素电路的至少一实施例中，T02的宽长比可以为T01的宽长比的两倍，但不以此为限。
如图7所示，本公开如图6所示的像素电路的至少一实施例在工作时，显示周期可以包括先后设置的第一阶段S1、第二阶段S2和第三阶段S3；
在第一阶段S1，R1提供低电压信号，E1提供低电压信号，G1提供高电压信号，如图8A所示，T7导通，T6、T9和T8都导通，以控制第二节点b的电位为VSS，第三节点a的电位为VSS；
在第二阶段S2，R1提供低电压信号，E1提供高电压信号，G1提供低电压信号，如图8B所示，T9、T7、T5和T3都打开，D1提供第一控制数据电压Vdata1至第三节点a；D0提供数据电压Vdata0至第一节点c；
在第二阶段S2，当Vdata1为低电压信号时，T2打开，T1关闭；在所述第二阶段S2开始时，T02打开，电源电压Vdd通过T02和T7向C1充电，以提升T02的栅极的电位，直至T02关闭，此时T02的栅极电位变为Vdd+Vth2，Vth2为T02的阈值电压；
在第二阶段S2，当Vdata1为高电压信号时，T1打开，T2关闭；在所述第二阶段S2开始时，T01打开，电源电压Vdd通过T01和T7向C1充电，以提升T01的栅极的电位，直至T01关闭，此时T01的栅极电位变为Vdd+Vth1，Vth1为T01的阈值电压；
在第三阶段S3，R1提供高电压信号，E1提供低电压信号，G1提供高电压信号，如图8C所示，T6和T8打开；
当在第二阶段S2，Vdata1为低电压信号时，在第三阶段S3，第二节点b的电位变为Vdd+Vth2+Vss-Vdata0，T02驱动O1发光，以进行高灰阶显示，此时流过O1的电流I等于K2×(Vdd+Vth2+Vss-Vdata0-Vdd-Vth2) 2，I等于K2×(Vss-Vdata0) 2；K2为T02的电流系数；
当在第二阶段S2，Vdata1为高电压信号时，在第三阶段S3，第二节点b的电位变为Vdd+Vth1+Vss-Vdata0，T01驱动O1发光，以进行低灰阶显示，此时流过O1的电流I等于K1×(Vdd+Vth1+Vss-Vdata0-Vdd-Vth1) 2，I等于K1×(Vss-Vdata0) 2；K1为T01的电流系数。
本公开如图6所示的像素电路的至少一实施例在进行低灰阶显示时，显示灰阶可以为0-255，但不以此为限。
当在图6所示的像素电路的至少一实施例中，T02的宽长比为20um/5um， T01的宽长比为10um/5um时，图9A为在高灰阶显示时，流过O1的电流I的波形图，图9B为在低灰阶显示时，流过O1的电流I的波形图。
在图9A和图9B中，横轴为时间t，单位为秒，纵轴为流过O1的电流I，单位为A(安培)。
在本公开至少一实施例中，驱动晶体管的电流系数与驱动晶体管的宽长比成正比，当其他参数不变时，改变所述驱动晶体管的宽长比，则驱动晶体管产生的驱动电流也会改变。
如图10所示，在图5所示的像素电路的至少一实施例的基础上，所述发光元件为有机发光二极管O1；
所述第一驱动控制电路14包括第一晶体管T1，所述第二驱动控制电路15包括第二晶体管T2，所述第一驱动电路12包括第一驱动晶体管T01，所述第二驱动电路13包括第二驱动晶体管T02；
所述第一晶体管T1的栅极与所述第三节点a电连接，所述第一晶体管T1的源极与所述第二节点b电连接，所述第一晶体管T1的漏极与所述第一驱动晶体管T01的栅极电连接；
所述第二晶体管T2的栅极与所述第三节点a电连接，所述第二晶体管T2的源极与所述第二节点b电连接，所述第二晶体管T2的漏极与所述第二驱动晶体管T02的栅极电连接；
所述第一储能电路11包括第一电容C1，所述第二储能电路16包括第二电容C2；
所述第一电容C1的第一端与所述第一节点c电连接，所述第一电容C1的第二端与第二节点b电连接；
所述第二电容C2的第一端与所述第三节点a电连接，所述第二电容C2的第二端与所述第一驱动晶体管T01的源极电连接；
所述第一驱动晶体管T01的源极和所述第二驱动晶体管T02的源极都与电源电压端ELVDD电连接；所述电源电压端ELVDD用于提供电源电压Vdd；
所述第二驱动晶体管T02的漏极与第二节点b电连接；
所述第三储能电路31包括第三电容C3，所述第二控制数据电压写入电路32包括第四晶体管T4；
所述第三电容C3的第一端与所述第一驱动晶体管T01的源极电连接，所述第三电容C3的第二端与所述第二晶体管T2的栅极电连接；
所述第四晶体管T4的栅极与所述第一写入控制端G1电连接，所述第四晶体管T4的源极与所述第二控制数据电压写入端D2电连接，所述第四晶体管T4的漏极与所述第四节点d电连接；
所述第一控制数据电压写入电路17包括第三晶体管T3；
所述第三晶体管T3的栅极与第一写入控制端G1电连接，所述第三晶体管T3的源极与所述第一控制数据电压写入端D1电连接，所述第三晶体管T3的漏极与所述第三节点a电连接；
所述数据写入电路41包括第五晶体管T5；所述置位电路42包括第六晶体管T6；所述补偿控制电路43包括第七晶体管T7；
所述第五晶体管T5的栅极与所述第一写入控制端G1电连接，所述第五晶体管T5的源极与所述数据线D0电连接，所述第五晶体管T5的漏极与所述第一节点c电连接；
所述第六晶体管T6的栅极与发光控制端E1电连接，所述第六晶体管T6的源极与低电压端VS电连接，所述第六晶体管T6的漏极与所述第一节点c电连接；所述低电压端VS用于提供低电压Vss；
所述第七晶体管T7的栅极与复位控制端R1电连接，所述第七晶体管T7的源极与所述第二节点b电连接，所述第七晶体管T7的漏极与所述第一驱动晶体管T01的漏极电连接；
所述发光控制电路44包括第八晶体管T8；
所述第八晶体管T8的栅极与所述发光控制端E1电连接，所述第八晶体管T8的源极与所述第一驱动晶体管T01的漏极电连接，所述第八晶体管T8的漏极与所述有机发光二极管O1的阳极电连接；
所述复位电路45包括第九晶体管T9；
所述第九晶体管T9的栅极与所述复位控制端R1电连接，所述第九晶体管T9的第一极与所述低电压端VS电连接，所述第九晶体管T9的漏极与所述有机发光二极管O1的阳极电连接。
在图10所示的像素电路的至少一实施例中，第一写入控制端G1、第二 写入控制端和第三写入控制端都为同一写入控制端；所述置位控制端为发光控制端E1；所述补偿控制端为所述复位控制端R1；置位电压端为低电压端VS；复位电压端为低电压端VS；但不以此为限。
在图10所示的像素电路的至少一实施例中，所有晶体管都为p型晶体管，但不以此为限。
在图10所示的像素电路的至少一实施例中，第一驱动晶体管T01的阈值电压等于第二驱动晶体管T02的阈值电压，T01的阈值电压和T02的阈值电压都为阈值电压Vth，但不以此为限。
在图10所示的像素电路的至少一实施例中，T02的宽长比可以为T01的宽长比的两倍，但不以此为限。
如图11所示，本公开如图10所示的像素电路的至少一实施例在工作时，显示周期可以包括先后设置的第一阶段S1、第二阶段S2和第三阶段S3；
在第一阶段S1，R1提供低电压信号，E1提供低电压信号，G1提供高电压信号，T7打开，如图12A所示，T6、T9和T8都打开，第二节点b的电位为Vss，第一节点c的电位为Vss；
在第二阶段S2，R1提供低电压信号，E1提供高电压信号，G1提供低电压信号，如图12B所示，T9、T7、T5和T3都打开；D1提供第一控制数据电压Vdata1至第三节点a；D2提供第二控制数据电压Vdata2至第四节点d；D0提供数据电压Vdata0至第一节点c；
在第二阶段S2，当Vdata1为低电压信号，Vdata2为高电压信号时，T1打开，T2关闭；在所述第二阶段S2开始时，T01打开，电源电压Vdd通过T01和T7向C1充电，以提升T01的栅极的电位，直至T01关闭，此时T01的栅极电位变为Vdd+Vth；
在第二阶段S2，当Vdata1为高电压信号，Vdata2为低电压信号时，T1关闭，T2打开；在所述第二阶段S2开始时，T02打开，电源电压Vdd通过T02和T7向C1充电，以提升T02的栅极的电位，直至T02关闭，此时T02的栅极电位变为Vdd+Vth；
在第二阶段S2，当Vdata1为低电压信号，Vdata2为低电压信号时，T1和T2打开；在所述第二阶段S2开始时，T01和T02都打开，电源电压Vdd 通过T01、T02和T7向C1充电，以提升T01的栅极的电位和T02的栅极的电位，直至T01和T02关闭，此时，T01的栅极电位和T02的栅极电位为Vdd+Vth；
在第三阶段S3，R1提供高电压信号，E1提供低电压信号，G1提供高电压信号，如图12C所示，T6和T8打开；
当在第二阶段S2，Vdata1为低电压信号，Vdata2为高电压信号时，在第三阶段S3，第二节点b的电位变为Vdd+Vth1+Vss-Vdata0，T01驱动O1发光，以进行低灰阶显示，此时流过O1的电流I等于K1×(Vdd+Vth+Vss-Vdata0-Vdd-Vth) 2，I等于K1×(Vss-Vdata0) 2；K1为T01的电流系数；
当在第二阶段S2，Vdata1为高电压信号，Vdata2为低电压信号时，在第三阶段S3，第二节点b的电位变为Vdd+Vth1+Vss-Vdata0，T02驱动O1发光，以进行中灰阶显示，此时流过O1的电流I等于K2×(Vdd+Vth+Vss-Vdata0-Vdd-Vth) 2，I等于K2×(Vss-Vdata0) 2；K2为T02的电流系数；
当在第二阶段S2，Vdata1为低电压信号，Vdata2为低电压信号时，在第三阶段S3，第二节点b的电位变为Vdd+Vth1+Vss-Vdata0，T01和T01共同驱动O1发光，以进行高灰阶显示，此时流过O1的电流I等于(K1+K2)×(Vdd+Vth+Vss-Vdata0-Vdd-Vth) 2，I等于(K1+K2)×(Vss-Vdata0) 2；K1为T01的电流系数；K2为T02的电流系数。
在本发明至少一实施例中，当所述像素电路应用于可穿戴设备时，红色像素电路的驱动晶体管的宽长比W/L、绿色像素电路中的驱动晶体管的宽长比和蓝色像素电路中的驱动晶体管的宽长比可以设置为不同，但不以此为限。
本公开实施例所述的驱动方法，应用于上述的像素电路，所述驱动方法包括：
第一驱动控制电路在第三节点的电位的控制下，控制第二节点与第一驱动电路的控制端之间连通或断开；
第二驱动控制电路在第四节点的电位的控制下，控制所述第二节点与第二驱动电路的控制端之间连通或断开；
第一控制数据电压写入电路在第一写入控制信号的控制下，控制将第一控制数据电压写入端提供的第一控制数据电压写入第三节点；
第一驱动电路在其控制端的电位的控制下，驱动所述发光元件；第二驱动电路在其控制端的电位的控制下，驱动所述发光元件。
可选的，所述第三节点与所述第四节点为同一节点；所述像素电路还包括数据写入电路、置位电路、补偿控制电路、发光控制电路和复位电路；显示周期包括先后设置的第一阶段、第二阶段和第三阶段；所述驱动方法包括：
在第一阶段，所述复位电路在复位控制信号的控制下，将复位电压端提供的复位电压写入发光元件的第一极，发光控制电路在发光控制信号的控制下，控制第一驱动电路的第二端与发光元件的第一极之间连通；补偿控制电路在补偿控制信号的控制下，控制第二节点与所述第一驱动电路的第二端之间连通，以将所述复位电压写入所述第二节点；置位电路在置位控制信号的控制下，将置位电压端提供的置位电压写入第一节点；
在第二阶段，数据写入电路在第三写入控制信号的控制下，将数据线提供的数据电压写入所述第一节点，所述复位电路在复位控制信号的控制下，将复位电压端提供的复位电压写入发光元件的第一极，发光控制电路在发光控制信号的控制下，控制第一驱动电路的第二端与发光元件的第一极之间连通；补偿控制电路在补偿控制信号的控制下，控制第二节点与所述第一驱动电路的第二端之间连通，所述第一控制数据电压写入电路在第一写入控制信号的控制下，控制将第一控制数据电压写入端提供的第一控制数据电压写入所述第三节点；所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通或关断；所述第二驱动控制电路在所述第三节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间连通或关断；
在第三阶段，置位电路在置位控制信号的控制下，将置位电压端提供的置位电压写入第一节点；发光控制电路在发光控制信号的控制下，控制第一驱动电路的第二端与发光元件的第一极之间连通，所述第一驱动电路或所述第二驱动电路驱动所述发光元件发光。
在本公开至少一实施例中，在所述第二阶段，所述第一驱动控制电路在 所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通或关断步骤包括：
当所述第一控制数据电压为第二电压信号时，所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通；
当所述第一控制数据电压为第三电压信号时，所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间断开；
在所述第二阶段，所述第二驱动控制电路在所述第三节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间连通或关断步骤包括：
当所述第一控制数据电压为第二电压信号时，所述第二驱动控制电路在所述第三节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间断开；
当所述第一控制数据电压为第三电压信号时，所述第二驱动控制电路在所述第三节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间连通；
所述第一驱动电路或所述第二驱动电路驱动所述发光元件发光步骤包括：
当在第二阶段，所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通时，在所述第三阶段，第一驱动电路驱动发光元件发光；
当在第二阶段，所述第二驱动控制电路在所述第三节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间连通时，在所述第三阶段，所述第二驱动电路驱动所述发光元件发光。
可选的，所述像素电路还包括第三储能电路和第二控制数据电压写入电路；所述像素电路还包括数据写入电路、置位电路、补偿控制电路、发光控制电路和复位电路；显示周期包括先后设置的第一阶段、第二阶段和第三阶段；所述驱动方法包括：
在第一阶段，所述复位电路在复位控制信号的控制下，将复位电压端提供的复位电压写入发光元件的第一极，发光控制电路在发光控制信号的控制 下，控制第一驱动电路的第二端与发光元件的第一极之间连通；补偿控制电路在补偿控制信号的控制下，控制第二节点与所述第一驱动电路的第二端之间连通，以将所述复位电压写入所述第二节点；置位电路在置位控制信号的控制下，将置位电压端提供的置位电压写入第一节点；
在第二阶段，数据写入电路在第三写入控制信号的控制下，将数据线提供的数据电压写入所述第一节点，所述复位电路在复位控制信号的控制下，将复位电压端提供的复位电压写入发光元件的第一极，发光控制电路在发光控制信号的控制下，控制第一驱动电路的第二端与发光元件的第一极之间连通；补偿控制电路在补偿控制信号的控制下，控制第二节点与所述第一驱动电路的第二端之间连通；所述第一控制数据电压写入电路在第一写入控制信号的控制下，控制将第一控制数据电压写入端提供的第一控制数据电压写入所述第三节点；所述第二控制数据电压写入电路在第二写入控制信号的控制下，将第二控制数据电压写入端提供的第二控制数据电压，写入第四节点；所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通或关断；所述第二驱动控制电路在所述第四节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间连通或关断；
在第三阶段，置位电路在置位控制信号的控制下，将置位电压端提供的置位电压写入第一节点；发光控制电路在发光控制信号的控制下，控制第一驱动电路的第二端与发光元件的第一极之间连通，所述第一驱动电路和/或所述第二驱动电路驱动所述发光元件发光。
在本公开至少一实施例中，在所述第二阶段，所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通或关断步骤包括：
当所述第一控制数据电压为第四电压信号时，所述第一驱动控制电路控制所述第二节点与所述第一驱动电路的控制端之间连通；
当所述第一控制数据电压为第五电压信号时，所述第一驱动控制电路控制所述第二节点与所述第一驱动电路的控制端之间断开；
在所述第二阶段，所述第二驱动控制电路在所述第四节点的电位的控制 下，控制第二节点与所述第二驱动电路的控制端之间连通或关断步骤包括：
当所述第二控制数据电压为第六电压信号时，所述第二驱动控制电路控制第二节点与所述第二驱动电路的控制端之间连通；
当所述第二控制数据电压为第七电压信号时，所述第二驱动控制电路控制第二节点与所述第二驱动电路的控制端之间断开；
所述第一驱动电路和/或所述第二驱动电路驱动所述发光元件发光步骤包括：当在所述第二阶段，所述第一驱动控制电路控制所述第二节点与所述第一驱动电路的控制端之间连通，所述第二驱动控制电路控制第二节点与所述第二驱动电路的控制端之间断开时，第一驱动电路在其控制端的电位的控制下，驱动发光元件发光；
当在所述第二阶段，所述第一驱动控制电路控制所述第二节点与所述第一驱动电路的控制端之间断开，所述第二驱动控制电路控制第二节点与所述第二驱动电路的控制端之间连通时，第二驱动电路在其控制端的电位的控制下，驱动发光元件发光；
当在所述第二阶段，所述第一驱动控制电路控制所述第二节点与所述第一驱动电路的控制端之间连通，所述第二驱动控制电路控制第二节点与所述第二驱动电路的控制端之间连通时，第一驱动电路和第二驱动电路分别在对应的控制端的电位的控制下，共同驱动发光元件发光。
本公开至少一实施例所述的显示装置包括上述的像素电路。
本公开实施例所提供的显示装置可以为可穿戴设备、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本公开所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。

Claims (19)

  1. 一种像素电路，包括发光元件、第一储能电路、第一驱动电路、第二驱动电路、第一驱动控制电路、第二驱动控制电路、第二储能电路和第一控制数据电压写入电路；
    所述第一储能电路的第一端与第一节点电连接，所述第一储能电路的第二端与第二节点电连接，所述第一储能电路用于储存电能；
    所述第一驱动控制电路的控制端与第三节点电连接；所述第二驱动控制电路的控制端与第四节点电连接；
    所述第一驱动控制电路还分别与所述第二节点与所述第一驱动电路的控制端电连接，用于在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通或断开；
    所述第二驱动控制电路还分别与所述第二节点与所述第二驱动电路的控制端电连接，用于在所述第四节点的电位的控制下，控制所述第二节点与所述第二驱动电路的控制端之间连通或断开；
    所述第二储能电路的第一端与所述第三节点电连接，所述第二储能电路的第二端与所述第一驱动电路的第一端电连接，所述第二储能电路用于储存电能；
    所述第一控制数据电压写入电路分别与第一写入控制端、第一控制数据电压写入端和所述第三节点电连接，用于在所述第一写入控制端提供的第一写入控制信号的控制下，控制将所述第一控制数据电压写入端提供的第一控制数据电压写入所述第三节点；
    所述第一驱动电路的第一端和所述第二驱动电路的第一端都与电源电压端电连接，所述第一驱动电路的第二端和所述第二驱动电路的第二端都与所述发光元件电连接，所述第一驱动电路用于在其控制端的电位的控制下，驱动所述发光元件，所述第二驱动电路用于在其控制端的电位的控制下，驱动所述发光元件。
  2. 如权利要求1所述的像素电路，其中，所述第三节点与所述第四节点为同一节点。
  3. 如权利要求1所述的像素电路，其中，还包括第三储能电路和第二控制数据电压写入电路；
    所述第三储能电路的第一端与所述第一驱动电路的第一端电连接，所述第三储能电路的第二端与所述第二驱动控制电路的控制端电连接，所述第三储能电路用于储存电能；
    所述第二控制数据电压写入电路分别与第二写入控制端、第二控制数据电压写入端和所述第四节点电连接，用于在所述第二写入控制端提供的第二写入控制信号的控制下，将所述第二控制数据电压写入端提供的第二控制数据电压，写入所述第四节点。
  4. 如权利要求1至3中任一权利要求所述的像素电路，其中，还包括数据写入电路、置位电路和补偿控制电路；
    所述数据写入电路分别与数据线、第三写入控制端和第一节点电连接，用于在所述第三写入控制端提供的第三写入控制信号的控制下，将所述数据线提供的数据电压写入所述第一节点；
    所述置位电路分别与置位控制端、置位电压端和所述第一节点电连接，用于在所述置位控制端提供的置位控制信号的控制下，将所述置位电压端提供的置位电压写入所述第一节点；
    所述补偿控制电路分别与补偿控制端、所述第二节点和所述第一驱动电路的第二端电连接，用于在所述补偿控制端提供的补偿控制信号的控制下，控制所述第二节点与所述第一驱动电路的第二端之间连通或断开。
  5. 如权利要求1至3中任一权利要求所述的像素电路，其中，还包括发光控制电路；
    所述发光控制电路分别与发光控制端、所述第一驱动电路的第二端和所述发光元件的第一极电连接，用于在所述发光控制端提供的发光控制信号的控制下，控制所述第一驱动电路的第二端与所述发光元件的第一极之间连通或断开；
    所述发光元件的第二极与第一电压端电连接。
  6. 如权利要求1至3中任一权利要求所述的像素电路，其中，还包括复位电路；
    所述复位电路分别与复位控制端、复位电压端和所述发光元件的第一极电连接，用于在所述复位控制端提供的复位控制信号的控制下，将所述复位电压端提供的复位电压写入所述发光元件的第一极；
    所述发光元件的第二极与第一电压端电连接。
  7. 如权利要求1至3中任一权利要求所述的像素电路，其中，所述第一驱动控制电路包括第一晶体管，所述第二驱动控制电路包括第二晶体管，所述第一驱动电路包括第一驱动晶体管，所述第二驱动电路包括第二驱动晶体管；所述第一晶体管的控制极与所述第三节点电连接，所述第一晶体管的第一极与所述第二节点电连接，所述第一晶体管的第二极与所述第一驱动电路的控制端电连接；
    所述第二晶体管的控制极与所述第四节点电连接，所述第二晶体管的第一极与所述第二节点电连接，所述第二晶体管的第二极与所述第二驱动电路的控制端电连接；
    所述第一驱动晶体管的控制极与所述第一驱动电路的控制端电连接，所述第一驱动晶体管的第一极与所述第一驱动电路的第一端电连接，所述第一驱动晶体管的第二极与所述第一驱动电路的第二端电连接；
    所述第二驱动晶体管的控制极与所述第二驱动电路的控制端电连接，所述第二驱动晶体管的第一极与所述第二驱动电路的第一端电连接，所述第二驱动晶体管的第二极与所述第二驱动电路的第二端电连接。
  8. 如权利要求1至3中任一权利要求所述的像素电路，其中，所述第一储能电路包括第一电容，所述第二储能电路包括第二电容；
    所述第一电容的第一端与所述第一节点电连接，所述第一电容的第二端与第二节点电连接；
    所述第二电容的第一端与所述第三节点电连接，所述第二电容的第二端与所述第一驱动电路的第一端电连接。
  9. 如权利要求2所述的像素电路，其中，所述第一控制数据电压写入电路包括第三晶体管；
    所述第三晶体管的控制极与所述第一写入控制端电连接，所述第三晶体管的第一极与所述第一控制数据电压写入端电连接，所述第三晶体管的第二 极与所述第三节点电连接。
  10. 如权利要求3所述的像素电路，其中，所述第三储能电路包括第三电容，所述第二控制数据电压写入电路包括第四晶体管；
    所述第三电容的第一端与所述第一驱动电路的第一端电连接，所述第三电容的第二端与所述第二驱动控制电路的控制端电连接；
    所述第四晶体管的控制极与第二写入控制端电连接，所述第四晶体管的第一极与所述第二控制数据电压写入端电连接，所述第四晶体管的第二极与所述第四节点电连接。
  11. 如权利要求4所述的像素电路，其中，所述数据写入电路包括第五晶体管；所述置位电路包括第六晶体管；所述补偿控制电路包括第七晶体管；
    所述第五晶体管的控制极与所述第三写入控制端电连接，所述第五晶体管的第一极与所述数据线电连接，所述第五晶体管的第二极与所述第一节点电连接；
    所述第六晶体管的控制极与所述置位控制端电连接，所述第六晶体管的第一极与所述置位电压端电连接，所述第六晶体管的第二极与所述第一节点电连接；
    所述第七晶体管的控制极与所述补偿控制端电连接，所述第七晶体管的第一极与所述第二节点电连接，所述第七晶体管的第二极与所述第一驱动电路的第二端电连接。
  12. 如权利要求5所述的像素电路，其中，所述发光控制电路包括第八晶体管；
    所述第八晶体管的控制极与所述发光控制端电连接，所述第八晶体管的第一极与所述第一驱动电路的第二端电连接，所述第八晶体管的第二极与所述发光元件的第一极电连接。
  13. 如权利要求6所述的像素电路，其中，所述复位电路包括第九晶体管；
    所述第九晶体管的控制极与所述复位控制端电连接，所述第九晶体管的第一极与所述复位电压端电连接，所述第九晶体管的第二极与所述发光元件的第一极电连接。
  14. 一种驱动方法，应用于如权利要求1至13中任一权利要求所述的像素电路，所述驱动方法包括：
    第一驱动控制电路在第三节点的电位的控制下，控制第二节点与第一驱动电路的控制端之间连通或断开；
    第二驱动控制电路在第四节点的电位的控制下，控制所述第二节点与第二驱动电路的控制端之间连通或断开；
    第一控制数据电压写入电路在第一写入控制信号的控制下，控制将第一控制数据电压写入端提供的第一控制数据电压写入第三节点；
    第一驱动电路在其控制端的电位的控制下，驱动所述发光元件；第二驱动电路在其控制端的电位的控制下，驱动所述发光元件。
  15. 如权利要求14所述的驱动方法，其中，所述第三节点与所述第四节点为同一节点；所述像素电路还包括数据写入电路、置位电路、补偿控制电路、发光控制电路和复位电路；显示周期包括先后设置的第一阶段、第二阶段和第三阶段；所述驱动方法包括：
    在第一阶段，所述复位电路在复位控制信号的控制下，将复位电压端提供的复位电压写入发光元件的第一极，发光控制电路在发光控制信号的控制下，控制第一驱动电路的第二端与发光元件的第一极之间连通；补偿控制电路在补偿控制信号的控制下，控制第二节点与所述第一驱动电路的第二端之间连通，以将所述复位电压写入所述第二节点；置位电路在置位控制信号的控制下，将置位电压端提供的置位电压写入第一节点；
    在第二阶段，数据写入电路在第三写入控制信号的控制下，将数据线提供的数据电压写入所述第一节点，所述复位电路在复位控制信号的控制下，将复位电压端提供的复位电压写入发光元件的第一极，发光控制电路在发光控制信号的控制下，控制第一驱动电路的第二端与发光元件的第一极之间连通；补偿控制电路在补偿控制信号的控制下，控制第二节点与所述第一驱动电路的第二端之间连通，所述第一控制数据电压写入电路在第一写入控制信号的控制下，控制将第一控制数据电压写入端提供的第一控制数据电压写入所述第三节点；所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通或关断；所述第二驱 动控制电路在所述第三节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间连通或关断；
    在第三阶段，置位电路在置位控制信号的控制下，将置位电压端提供的置位电压写入第一节点；发光控制电路在发光控制信号的控制下，控制第一驱动电路的第二端与发光元件的第一极之间连通，所述第一驱动电路或所述第二驱动电路驱动所述发光元件发光。
  16. 如权利要求15所述的驱动方法，其中，在所述第二阶段，所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通或关断步骤包括：
    当所述第一控制数据电压为第二电压信号时，所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通；
    当所述第一控制数据电压为第三电压信号时，所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间断开；
    在所述第二阶段，所述第二驱动控制电路在所述第三节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间连通或关断步骤包括：
    当所述第一控制数据电压为第二电压信号时，所述第二驱动控制电路在所述第三节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间断开；
    当所述第一控制数据电压为第三电压信号时，所述第二驱动控制电路在所述第三节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间连通；
    所述第一驱动电路或所述第二驱动电路驱动所述发光元件发光步骤包括：
    当在第二阶段，所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通时，在所述第三阶段，第一驱动电路驱动发光元件发光；
    当在第二阶段，所述第二驱动控制电路在所述第三节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间连通时，在所述第三阶段， 所述第二驱动电路驱动所述发光元件发光。
  17. 如权利要求14所述的驱动方法，其中，所述像素电路还包括第三储能电路和第二控制数据电压写入电路；所述像素电路还包括数据写入电路、置位电路、补偿控制电路、发光控制电路和复位电路；显示周期包括先后设置的第一阶段、第二阶段和第三阶段；所述驱动方法包括：
    在第一阶段，所述复位电路在复位控制信号的控制下，将复位电压端提供的复位电压写入发光元件的第一极，发光控制电路在发光控制信号的控制下，控制第一驱动电路的第二端与发光元件的第一极之间连通；补偿控制电路在补偿控制信号的控制下，控制第二节点与所述第一驱动电路的第二端之间连通，以将所述复位电压写入所述第二节点；置位电路在置位控制信号的控制下，将置位电压端提供的置位电压写入第一节点；
    在第二阶段，数据写入电路在第三写入控制信号的控制下，将数据线提供的数据电压写入所述第一节点，所述复位电路在复位控制信号的控制下，将复位电压端提供的复位电压写入发光元件的第一极，发光控制电路在发光控制信号的控制下，控制第一驱动电路的第二端与发光元件的第一极之间连通；补偿控制电路在补偿控制信号的控制下，控制第二节点与所述第一驱动电路的第二端之间连通；所述第一控制数据电压写入电路在第一写入控制信号的控制下，控制将第一控制数据电压写入端提供的第一控制数据电压写入所述第三节点；所述第二控制数据电压写入电路在第二写入控制信号的控制下，将第二控制数据电压写入端提供的第二控制数据电压，写入第四节点；所述第一驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通或关断；所述第二驱动控制电路在所述第四节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间连通或关断；
    在第三阶段，置位电路在置位控制信号的控制下，将置位电压端提供的置位电压写入第一节点；发光控制电路在发光控制信号的控制下，控制第一驱动电路的第二端与发光元件的第一极之间连通，所述第一驱动电路和/或所述第二驱动电路驱动所述发光元件发光。
  18. 如权利要求17所述的驱动方法，其中，在所述第二阶段，所述第一 驱动控制电路在所述第三节点的电位的控制下，控制所述第二节点与所述第一驱动电路的控制端之间连通或关断步骤包括：
    当所述第一控制数据电压为第四电压信号时，所述第一驱动控制电路控制所述第二节点与所述第一驱动电路的控制端之间连通；
    当所述第一控制数据电压为第五电压信号时，所述第一驱动控制电路控制所述第二节点与所述第一驱动电路的控制端之间断开；
    在所述第二阶段，所述第二驱动控制电路在所述第四节点的电位的控制下，控制第二节点与所述第二驱动电路的控制端之间连通或关断步骤包括：
    当所述第二控制数据电压为第六电压信号时，所述第二驱动控制电路控制第二节点与所述第二驱动电路的控制端之间连通；
    当所述第二控制数据电压为第七电压信号时，所述第二驱动控制电路控制第二节点与所述第二驱动电路的控制端之间断开；
    所述第一驱动电路和/或所述第二驱动电路驱动所述发光元件发光步骤包括：当在所述第二阶段，所述第一驱动控制电路控制所述第二节点与所述第一驱动电路的控制端之间连通，所述第二驱动控制电路控制第二节点与所述第二驱动电路的控制端之间断开时，第一驱动电路在其控制端的电位的控制下，驱动发光元件发光；
    当在所述第二阶段，所述第一驱动控制电路控制所述第二节点与所述第一驱动电路的控制端之间断开，所述第二驱动控制电路控制第二节点与所述第二驱动电路的控制端之间连通时，第二驱动电路在其控制端的电位的控制下，驱动发光元件发光；
    当在所述第二阶段，所述第一驱动控制电路控制所述第二节点与所述第一驱动电路的控制端之间连通，所述第二驱动控制电路控制第二节点与所述第二驱动电路的控制端之间连通时，第一驱动电路和第二驱动电路分别在对应的控制端的电位的控制下，共同驱动发光元件发光。
  19. 一种显示装置，包括如权利要求1至13中任一权利要求所述的像素电路。
PCT/CN2022/101320 2022-06-24 2022-06-24 像素电路、驱动方法和显示装置 WO2023245674A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/CN2022/101320 WO2023245674A1 (zh) 2022-06-24 2022-06-24 像素电路、驱动方法和显示装置
GB2406626.8A GB2626514A (en) 2022-06-24 2022-06-24 Pixel circuit, driving method and display apparatus
CN202280001913.8A CN117651989A (zh) 2022-06-24 2022-06-24 像素电路、驱动方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/101320 WO2023245674A1 (zh) 2022-06-24 2022-06-24 像素电路、驱动方法和显示装置

Publications (1)

Publication Number Publication Date
WO2023245674A1 true WO2023245674A1 (zh) 2023-12-28

Family

ID=89379084

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/101320 WO2023245674A1 (zh) 2022-06-24 2022-06-24 像素电路、驱动方法和显示装置

Country Status (3)

Country Link
CN (1) CN117651989A (zh)
GB (1) GB2626514A (zh)
WO (1) WO2023245674A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246459A (zh) * 2019-06-20 2019-09-17 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
CN112164369A (zh) * 2020-10-26 2021-01-01 京东方科技集团股份有限公司 一种驱动电路、显示面板及显示装置
CN112562589A (zh) * 2020-12-25 2021-03-26 厦门天马微电子有限公司 一种像素驱动电路、显示面板和像素驱动电路的驱动方法
CN112767874A (zh) * 2019-11-01 2021-05-07 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
WO2021147083A1 (zh) * 2020-01-23 2021-07-29 京东方科技集团股份有限公司 像素电路、显示基板和显示装置
CN113870767A (zh) * 2020-06-29 2021-12-31 京东方科技集团股份有限公司 像素电路、显示基板、显示面板和显示装置
CN114648941A (zh) * 2021-11-12 2022-06-21 友达光电股份有限公司 像素电路及驱动方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246459A (zh) * 2019-06-20 2019-09-17 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
CN112767874A (zh) * 2019-11-01 2021-05-07 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
WO2021147083A1 (zh) * 2020-01-23 2021-07-29 京东方科技集团股份有限公司 像素电路、显示基板和显示装置
CN113870767A (zh) * 2020-06-29 2021-12-31 京东方科技集团股份有限公司 像素电路、显示基板、显示面板和显示装置
CN112164369A (zh) * 2020-10-26 2021-01-01 京东方科技集团股份有限公司 一种驱动电路、显示面板及显示装置
CN112562589A (zh) * 2020-12-25 2021-03-26 厦门天马微电子有限公司 一种像素驱动电路、显示面板和像素驱动电路的驱动方法
CN114648941A (zh) * 2021-11-12 2022-06-21 友达光电股份有限公司 像素电路及驱动方法

Also Published As

Publication number Publication date
CN117651989A (zh) 2024-03-05
GB202406626D0 (en) 2024-06-26
GB2626514A (en) 2024-07-24

Similar Documents

Publication Publication Date Title
CN111613180A (zh) Amoled像素补偿驱动电路、方法及显示面板
CN102360538B (zh) 半导体装置及其驱动方法
CN104867456B (zh) 像素电路及其驱动方法、显示装置
WO2021244273A1 (zh) 复位控制信号生成电路、方法、模组和显示装置
CN106920508B (zh) 像素驱动电路、方法、像素电路、显示面板和装置
WO2020155902A1 (zh) 像素驱动电路、像素驱动方法和显示装置
CN106782322A (zh) Amoled像素驱动电路及amoled像素驱动方法
CN113284462B (zh) 像素补偿电路、方法及显示面板
CN108777131A (zh) Amoled像素驱动电路及驱动方法
CN113870786B (zh) 像素电路、驱动发光和显示装置
CN110021275A (zh) 像素驱动电路、像素驱动方法、像素电路和显示装置
CN111933080A (zh) 像素电路、像素驱动方法和显示装置
CN113053297A (zh) 像素电路、像素驱动方法和显示装置
CN109036269A (zh) 像素电路、像素驱动方法和有机电致发光显示装置
WO2024139771A1 (zh) 像素电路、像素驱动方法和显示装置
CN107103877A (zh) 像素电路及其驱动方法、显示装置
WO2023245674A1 (zh) 像素电路、驱动方法和显示装置
CN116543702A (zh) 显示驱动电路、显示驱动方法及显示面板
WO2022226727A1 (zh) 像素电路、像素驱动方法和显示装置
WO2023245675A1 (zh) 像素电路、驱动方法和显示装置
WO2023201616A1 (zh) 像素电路、像素驱动方法和显示装置
CN111681604A (zh) 像素电路、像素驱动方法、显示面板和显示装置
WO2024000325A1 (zh) 像素电路、驱动方法和显示装置
US11710452B2 (en) Pixel circuit, pixel driving method, display panel, and display device
WO2023225931A1 (zh) 像素电路、驱动方法和显示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 202280001913.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22947440

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 202406626

Country of ref document: GB

Kind code of ref document: A

Free format text: PCT FILING DATE = 20220624