WO2023243321A1 - コンバータ装置 - Google Patents

コンバータ装置 Download PDF

Info

Publication number
WO2023243321A1
WO2023243321A1 PCT/JP2023/018991 JP2023018991W WO2023243321A1 WO 2023243321 A1 WO2023243321 A1 WO 2023243321A1 JP 2023018991 W JP2023018991 W JP 2023018991W WO 2023243321 A1 WO2023243321 A1 WO 2023243321A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
semiconductor switching
bridge inverter
control device
diode
Prior art date
Application number
PCT/JP2023/018991
Other languages
English (en)
French (fr)
Inventor
尚人 泉本
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Publication of WO2023243321A1 publication Critical patent/WO2023243321A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Definitions

  • the present disclosure relates to a converter device, and more particularly, to a converter device including a transformer.
  • Patent Document 1 discloses a power conversion device (converter device) that converts input power from an AC power source into desired DC power.
  • the power conversion device disclosed in Patent Document 1 includes a transformer.
  • An object of the present disclosure is to provide a converter device that can achieve high power factor and high efficiency.
  • a converter device includes a rectifier, a half-bridge inverter, an input inductor, a transformer, a full-bridge inverter, an inductor, and a control device.
  • the rectifier includes a first diode and a second diode connected in series to the first diode.
  • a first AC output terminal of the AC power source is connected to a connection point between the first diode and the second diode.
  • the half-bridge inverter includes a first series circuit of a first semiconductor switching element and a second semiconductor switching element, and a second series circuit of a first capacitor and a second capacitor. The second series circuit is connected in parallel to the first series circuit.
  • the first semiconductor switching element is connected to the cathode of the first diode, and the second semiconductor switching element is connected to the anode of the second diode.
  • a second AC output terminal of the AC power source is connected to a connection point between the first semiconductor switching element and the second semiconductor switching element.
  • the input inductor is connected between the AC power source and the rectifier or the half-bridge inverter.
  • the transformer includes a primary winding and a secondary winding. The transformer includes a first output terminal between the first semiconductor switching element and the second semiconductor switching element in the half-bridge inverter, and a first output terminal between the first capacitor and the second capacitor in the half-bridge inverter.
  • the primary winding is connected between the second output terminal and the second output terminal.
  • the full bridge inverter is connected to the secondary winding of the transformer.
  • the full-bridge inverter includes a third semiconductor switching element, a fourth semiconductor switching element, a fifth semiconductor switching element, and a sixth semiconductor switching element.
  • the inductor is arranged between the first output terminal of the half-bridge inverter and the primary winding, or between the second output terminal of the half-bridge inverter and the primary winding, or between the second output terminal of the half-bridge inverter and the primary winding. It is connected between the next winding and the full bridge inverter.
  • the control device controls the half-bridge inverter and the full-bridge inverter.
  • a converter device includes a rectifier, a first half-bridge inverter, an input inductor, a transformer, an inductor, a second half-bridge inverter, and a control device.
  • the rectifier includes the first diode and a second diode connected in series to the first diode.
  • a first AC output terminal of the AC power source is connected to a connection point between the first diode and the second diode.
  • the first half-bridge inverter includes a first series circuit of a first semiconductor switching element and a second semiconductor switching element, and a second series circuit of a first capacitor and a second capacitor. The second series circuit is connected in parallel to the first series circuit.
  • the first semiconductor switching element is connected to the cathode of the first diode, and the second semiconductor switching element is connected to the anode of the second diode.
  • a second AC output terminal of the AC power source is connected to a connection point between the first semiconductor switching element and the second semiconductor switching element.
  • the input inductor is connected between the AC power source and the rectifier or the first half-bridge inverter.
  • the transformer includes a primary winding and a secondary winding. The transformer connects a first output terminal between the first semiconductor switching element and the second semiconductor switching element in the first half-bridge inverter, and the first capacitor and the second capacitor in the half-bridge inverter.
  • the primary winding is connected between the second output terminal and the second output terminal.
  • the inductor is connected between the first output terminal or the second output terminal of the first half-bridge inverter and the primary winding.
  • the second half-bridge inverter is connected to the secondary winding of the transformer.
  • the second half-bridge inverter includes a third semiconductor switching device, a fourth semiconductor switching device, a third capacitor, and a fourth capacitor.
  • the control device controls the first half-bridge inverter and the second half-bridge inverter.
  • FIG. 1 is a circuit diagram of a converter device according to a first embodiment.
  • FIG. 2 is a timing chart for explaining the operation of the converter device as described above.
  • FIG. 3 is an explanatory diagram of the operation of the converter device as described above when the polarity of the input voltage is positive.
  • 4A to 4C are explanatory diagrams of the operation of the above converter device when the polarity of the input voltage is positive.
  • FIG. 5 is an operation waveform diagram of the converter device same as above.
  • FIG. 6 is an explanatory diagram of the operation of the converter device as described above when the polarity of the input voltage is negative.
  • 7A to 7C are explanatory diagrams of the operation of the above converter device when the polarity of the input voltage is negative.
  • FIG. 1 is a circuit diagram of a converter device according to a first embodiment.
  • FIG. 2 is a timing chart for explaining the operation of the converter device as described above.
  • FIG. 3 is an explanatory diagram of the operation of the converter
  • FIG. 8 is a graph showing the relationship between the DC bus voltage and the output power when the switching frequency is changed in the converter device as described above.
  • FIG. 9 is an operation waveform diagram of the converter device same as above.
  • FIG. 10A is an enlarged diagram of operating waveforms when the output power is 100 W in the converter device as described above.
  • FIG. 10B is an enlarged diagram of operating waveforms when the output power is 50 W in the converter device as described above.
  • FIG. 11 is a circuit diagram of a converter device according to a second embodiment.
  • FIG. 12 is a circuit diagram of a converter device according to a modification of the first embodiment.
  • the converter device 1 is an isolated AC-DC converter including a transformer Tr1.
  • Converter device 1 includes a rectifier 2, a half-bridge inverter 3, an input inductor Lin, a transformer Tr1, an inductor L1, a full-bridge inverter 4, and a control device 5. Further, the converter device 1 further includes an input filter 6.
  • the converter device 1 further includes a plurality of external connection terminals.
  • the plurality of external connection terminals include a first input terminal 11, a second input terminal 12, a first output terminal 13, and a second output terminal 14.
  • an AC power source 8 is connected between a first input terminal 11 and a second input terminal 12.
  • the input voltage Vin input from the AC power supply 8 is, for example, a sinusoidal AC voltage.
  • the AC power supply 8 includes, for example, a commercial power supply.
  • a load is connected between the first output terminal 13 and the second output terminal 14 of the converter device 1 via, for example, a DC-DC converter that converts the output voltage of the converter device 1 into a voltage.
  • the load includes, for example, a mobile device such as a smartphone, a notebook personal computer, or an LED (Light Emitting Diode) lighting device.
  • a load may be directly connected between the first output terminal 13 and the second output terminal 14 of the converter device 1 without using another circuit such as a DC-DC converter.
  • the plurality of external connection terminals include the first input terminal 11, the second input terminal 12, the first output terminal 13, and the second output terminal 14. .
  • An AC power source 8 is connected between the first input terminal 11 and the second input terminal 12. More specifically, the first input terminal 11 is connected to the first AC output terminal 81 of the AC power supply 8 having the first AC output terminal 81 and the second AC output terminal 82 . Further, a second AC output terminal 82 of the AC power supply 8 is connected to the second input terminal 12 .
  • the rectifier 2 includes a first diode D1 and a second diode D2 connected in series to the first diode D1.
  • the first AC output terminal 81 of the AC power supply 8 is connected to the connection point 21 between the first diode D1 and the second diode D2. More specifically, the first AC output terminal 81 of the AC power supply 8 is connected to the connection point 21 of the rectifier 2 via the inductor Lf of the input filter 6 and the input inductor Lin.
  • the input filter 6 is, for example, a low-pass filter configured by an L-type LC filter including an inductor Lf and a capacitor Cf.
  • the cutoff frequency of the low-pass filter is higher than the frequency of AC power supply 8, and lower than the switching frequencies of first semiconductor switching element Q1 and second semiconductor switching element Q2.
  • Input Inductor The input inductor Lin is connected between the first AC output terminal 81 of the AC power supply 8 and the connection point 21 of the rectifier 2.
  • Input inductor Lin has a first end and a second end.
  • a first end of the input inductor Lin is connected to an inductor Lf of the input filter 6, and is connected to a first AC output terminal 81 of the AC power supply 8 via the inductor Lf.
  • the second end of the input inductor Lin is connected to a connection point 21 between the first diode D1 and the second diode D2 in the rectifier 2. That is, the second end of the input inductor Lin is connected to the anode of the first diode D1 and the cathode of the second diode D2.
  • the half-bridge inverter 3 includes a first series circuit 31 of a first semiconductor switching element Q1 and a second semiconductor switching element Q2, and a second series circuit of a first capacitor C1 and a second capacitor C2. It has a circuit 32.
  • the second series circuit 32 is connected in parallel to the first series circuit 31.
  • the first semiconductor switching element Q1 is connected to the cathode of the first diode D1
  • the second semiconductor switching element Q2 is connected to the anode of the second diode D2.
  • the second AC output terminal 82 of the AC power supply 8 is connected to the connection point 33 between the first semiconductor switching element Q1 and the second semiconductor switching element Q2.
  • each of the first semiconductor switching element Q1 and the second semiconductor switching element Q2 has a control terminal, a first main terminal, and a second main terminal. Control terminals of the first semiconductor switching element Q1 and the second semiconductor switching element Q2 are connected to the control device 5.
  • the first semiconductor switching element Q1 is turned on and off according to a first switching signal S1 given from the control device 5. Further, the second semiconductor switching element Q2 is turned on and off according to the second switching signal S2 given from the control device 5.
  • the first semiconductor switching element Q1 and the second semiconductor switching element Q2 are, for example, GaN-based GITs (Gate Injection Transistors).
  • the control terminal, the first main terminal, and the second main terminal are the gate terminal, the drain terminal, and the source terminal, respectively.
  • Each of the first semiconductor switching element Q1 and the second semiconductor switching element Q2 has a parasitic capacitance between the first main terminal (drain terminal) and the second main terminal (source terminal).
  • the drain terminal of the first semiconductor switching element Q1 is connected to the cathode of the first diode D1
  • the source terminal of the first semiconductor switching element Q1 is connected to the drain terminal of the second semiconductor switching element Q2
  • the drain terminal of the first semiconductor switching element Q1 is connected to the drain terminal of the second semiconductor switching element Q2.
  • the source terminal of the second semiconductor switching element Q2 is connected to the anode of the second diode D2.
  • the first end of the first capacitor C1 is connected to the drain terminal of the first semiconductor switching element Q1 and the cathode of the first diode D1, and the second end of the first capacitor C1 is connected to the second capacitor C2.
  • the second end of the second capacitor C2 is connected to the source terminal of the second semiconductor switching element Q2 and the anode of the second diode D2.
  • the transformer Tr1 includes a primary winding N1 and a secondary winding N2.
  • the transformer Tr1 connects the first output terminal 34 between the first semiconductor switching element Q1 and the second semiconductor switching element Q2 in the half-bridge inverter 3 and the first output terminal 34 between the first capacitor and the second capacitor in the half-bridge inverter 3.
  • a primary winding N1 is connected between the second output terminal 35 and the second output terminal 35 of the primary winding N1.
  • the number of turns of the primary winding N1 is greater than the number of turns of the secondary winding N2.
  • the inductor L1 is connected between the first output terminal 34 of the half-bridge inverter 3 and the primary winding N1.
  • the inductor L1 is not limited to being connected between the first output terminal 34 of the half-bridge inverter 3 and the primary winding N1; It may be connected between N1.
  • the inductor L1 is an inductor (electronic component) separate from the transformer Tr1, but is not limited to this, and may be a leakage inductance connected to the primary winding in the equivalent circuit of the transformer.
  • the full-bridge inverter 4 is connected to the secondary winding N2 of the transformer Tr1.
  • the full-bridge inverter 4 includes a third semiconductor switching element Q3, a fourth semiconductor switching element Q4, a fifth semiconductor switching element Q5, and a sixth semiconductor switching element Q6.
  • the full-bridge inverter 4 includes a series circuit 41 of a third semiconductor switching element Q3 and a fourth semiconductor switching element Q4, and a series circuit 42 of a fifth semiconductor switching element Q5 and a sixth semiconductor switching element Q6. , and an output capacitor Co.
  • a series circuit 41 of the third semiconductor switching element Q3 and the fourth semiconductor switching element Q4 is connected between the first output terminal 13 and the second output terminal 14.
  • a series circuit 42 of the fifth semiconductor switching element Q5 and the sixth semiconductor switching element Q6 is connected between the first output terminal 13 and the second output terminal 14.
  • the output capacitor Co is connected between the first output terminal 13 and the second output terminal 14.
  • the full-bridge inverter 4 includes a third diode D3, a fourth diode D4, a fifth diode D5, and a sixth diode D6.
  • the third diode D3 is connected in antiparallel to the third semiconductor switching element Q3.
  • the fourth diode D4 is connected in antiparallel to the fourth semiconductor switching element Q4.
  • the fifth diode D5 is connected in antiparallel to the fifth semiconductor switching element Q5.
  • the sixth diode D6 is connected in antiparallel to the sixth semiconductor switching element Q6.
  • each of the third to sixth semiconductor switching elements Q3 to Q6 has a control terminal, a first main terminal, and a second main terminal. Control terminals of the third to sixth semiconductor switching elements Q3 to Q6 are connected to the control device 5. The third to sixth semiconductor switching elements Q3 to Q6 are turned on and off according to third to sixth switching signals S3 to S6 given from the control device 5.
  • the third to sixth semiconductor switching elements Q3 to Q6 are, for example, MOSFETs (Metal-Oxide-Semiconductor Field Effect Transistors). More specifically, each of the third to sixth semiconductor switching elements Q3 to Q6 is an n-channel MOSFET. Here, the n-channel MOSFET is a normally-off type Si-based MOSFET.
  • the control terminal, first main terminal, and second main terminal are the gate terminal, drain terminal, and source terminal, respectively.
  • the drain terminal of the third semiconductor switching element Q3 is connected to the first output terminal 13
  • the source terminal of the third semiconductor switching element Q3 is connected to the drain terminal of the fourth semiconductor switching element Q4
  • the drain terminal of the third semiconductor switching element Q3 is connected to the drain terminal of the fourth semiconductor switching element Q4.
  • a source terminal of the semiconductor switching element Q4 is connected to the second output terminal 14.
  • the drain terminal of the fifth semiconductor switching element Q5 is connected to the first output terminal 13
  • the source terminal of the fifth semiconductor switching element Q5 is connected to the drain terminal of the sixth semiconductor switching element Q6
  • a source terminal of the sixth semiconductor switching element Q6 is connected to the second output terminal 14.
  • the third to sixth diodes D3 to D6 are parasitic diodes of the MOSFETs of the third to sixth semiconductor switching elements Q3 to Q6, respectively.
  • Each of the third to sixth diodes D3 to D6 has an anode and a cathode.
  • the anode and cathode of each of the third to sixth diodes D3 to D6 are connected to the second main terminal (source terminal) and the first main terminal ( drain terminal).
  • Each of the third to sixth semiconductor switching elements Q3 to Q6 has a parasitic capacitance between the first main terminal (drain terminal) and the second main terminal (source terminal).
  • the full-bridge inverter 4 has a first input terminal 44 between the third semiconductor switching element Q3 and the fourth semiconductor switching element Q4, and a second input terminal between the fifth semiconductor switching element Q5 and the sixth semiconductor switching element Q6. and an end 45.
  • the secondary winding N2 of the transformer Tr1 is connected between the first input terminal 44 and the second input terminal 45.
  • control device 5 controls the half-bridge inverter 3 and the full-bridge inverter 4.
  • the control device 5 controls the first semiconductor switching element Q1 and the second semiconductor switching element Q2 of the half-bridge inverter 3. Further, the control device 5 controls the third semiconductor switching element Q3, the fourth semiconductor switching element Q4, the fifth semiconductor switching element Q5, and the sixth semiconductor switching element Q6 of the full-bridge inverter 4.
  • the control device 5 is configured to be able to apply first to sixth switching signals (control signals) S1 to S6 to the first to sixth semiconductor switching elements Q1 to Q6, respectively.
  • the first to sixth switching signals S1 to S6 are applied to control terminals and second main terminals of the first to sixth semiconductor switching elements Q1 to Q6 in order to turn on and off the first to sixth semiconductor switching elements Q1 to Q6.
  • This is the gate voltage (gate signal) applied between .
  • the first to sixth switching signals S1 to S6 have voltage levels higher than the threshold voltages (gate threshold voltages) of the first to sixth semiconductor switching elements Q1 to Q6 (hereinafter also referred to as high level) and lower than the threshold voltages. This is a voltage whose voltage level changes between the voltage level (hereinafter also referred to as low level).
  • the control device 5 is configured to be able to change the frequencies of the first to sixth switching signals S1 to S6.
  • the control device 5 sets the duty of the first switching signal S1 that controls the first semiconductor switching element Q1 to 50%, and sets the duty of the second switching signal S2 that controls the second semiconductor switching element Q2.
  • the duty is set to 50%.
  • the duty of the first switching signal S1 is the ratio of the high level period to the total time of the high level period and the low level period in one cycle of the first switching signal S1.
  • the duty of the second switching signal S2 is the ratio of the high level period to the total time of the high level period and the low level period in one cycle of the second switching signal S2.
  • the control device 5 is configured such that, for example, the polarity of the input voltage Vin from the AC power source 8 is positive (as indicated by the direction of the arrow in FIG. 1, the first AC output terminal 81 has a higher potential than the second AC output terminal 82 ), as shown in FIG. 3, there is a first on period (first period T1 in FIG. 3), a dead time period Td, and a second on period (in FIG. The first switching signal S1 and the second switching signal S2 are outputted so that the period (combined period T3) and the dead time period Td are repeated.
  • the first on period is a period in which the first switching signal S1 of the first switching signal S1 and the second switching signal S2 is at a high level, and the second switching signal S2 is at a low level.
  • the first period T1 is a charging period of the input inductor Lin.
  • the dead time period Td is a period in which both the first switching signal S1 and the second switching signal S2 are at low level.
  • the second on period is a period in which the first switching signal S1 of the first switching signal S1 and the second switching signal S2 is at a low level and the second switching signal S2 is at a high level.
  • the second period T2 is a discharge period of the input inductor Lin.
  • the third period T3 is a zero current period in which no current flows through the input inductor Lin.
  • control device 5 sets the duty of the third switching signal S3 that controls the third semiconductor switching element Q3 to 50%, for example, as shown in FIG. 2. Further, the control device 5 sets the duty of the fourth switching signal S4 that controls the fourth semiconductor switching element Q4 to 50%. Further, the control device 5 sets the duty of the fifth switching signal S5 that controls the fifth semiconductor switching element Q5 to 50%. Further, the control device 5 sets the duty of the sixth switching signal S6 that controls the sixth semiconductor switching element Q6 to 50%.
  • the duty of each of the third to sixth switching signals S3 to S6 is the ratio of the high level period to the total time of the high level period and the low level period in one cycle of the third to sixth switching signals S3 to S6. It is.
  • FIG. 2 shows the relationship between the first to sixth switching signals S1 to S6, the output voltage V1 of the half-bridge inverter 3, and the input voltage V2 of the full-bridge inverter 4.
  • the output voltage V1 of the half-bridge inverter 3 is the voltage between the first output terminal 34 and the second output terminal 35 when the potential of the second output terminal 35 is set as a reference potential.
  • the input voltage V2 of the full-bridge inverter 4 is the voltage between the first input terminal 44 and the second input terminal 45 when the potential of the second input terminal 45 is used as a reference potential.
  • the polarity of the input voltage Vin from the AC power supply 8 is positive (as indicated by the direction of the arrow in FIG. 1, the first AC output terminal 81 has a higher potential than the second AC output terminal 82).
  • FIGS. 4A, 4B, and 4C are operation explanatory diagrams of the first period T1, second period T2, and third period T3 in FIG. 3, respectively.
  • the current path of the current i L (see FIG. 5) flowing through the input inductor Lin is shown by a thin broken line.
  • the first period T1 energy is accumulated in the input inductor Lin.
  • the second period T2 the energy of the input inductor Lin is released.
  • the third period T3 is a period for making the current flowing through the input inductor Lin zero, the current iL flowing through the input inductor Lin is not shown in FIG. 4C.
  • the current i1 flowing through the primary winding N1 of the transformer Tr1 (the current i1 flowing through the inductor L1) is shown by a thick broken line.
  • the first semiconductor switching element Q1 is on and the second semiconductor switching element Q2 is off, so as shown in FIG. 4A, the input inductor Lin - the first diode D1 - the first semiconductor switching element A current i L flows through the input inductor Lin through the path Q1-connection point 33.
  • the current i L flowing through the input inductor Lin increases and energy is accumulated in the input inductor Lin. be done.
  • a current i1 flows through the path of the first capacitor C1 - the first semiconductor switching element Q1 - the inductor L1 - the primary winding N1 - the first capacitor C1. flows.
  • the voltage across the second semiconductor switching element Q2 has decreased to zero volts. Thereby, the second semiconductor switching element Q2 is switched to zero volts at the start of the second period T2.
  • the first semiconductor switching element Q1 is off and the second semiconductor switching element Q2 is on, so as shown in FIG. 4B, the input inductor Lin - the first diode D1 - the first capacitor C1 - A current i L flows through a path of second capacitor C2-second semiconductor switching element Q2-connection point 33.
  • the energy stored in the input inductor Lin is released from the input inductor Lin, and the current i L decreases to zero as time passes from the start of the second period T2.
  • a current i1 flows through the path of the second capacitor C2, the primary winding N1, the inductor L1, the first output terminal 34, the second semiconductor switching element Q2, and the second capacitor C2. .
  • the current i1 flows through the path of the second capacitor C2, the primary winding N1, the inductor L1, the first output terminal 34, the second semiconductor switching element Q2, and the second capacitor C2.
  • FIG. 6 shows the first switching signal S1, the second switching signal S2, the current iL flowing through the input inductor Lin, and the output of the half-bridge inverter 3 when the polarity of the input voltage Vin from the AC power supply 8 is negative.
  • the relationship between voltage V1 and voltage V1 is illustrated.
  • the control device 5 sets a third on period (fourth period T11 in FIG. 6), a dead time period Td, and a dead time period Td, as shown in FIG.
  • the first switching signal S1 and the second switching signal S2 are generated so that the four on-periods (in FIG. 3, the combination of the fifth period T12 and the sixth period T13) and the dead time period Td are repeated.
  • the third on period is a period in which the second switching signal S2 of the first switching signal S1 and the second switching signal S2 is at a high level, and the first switching signal S1 is at a low level.
  • the fourth period T11 is a charging period of the input inductor Lin.
  • the dead time period Td is a period in which both the first switching signal S1 and the second switching signal S2 are at low level.
  • the fourth on period is a period in which the first switching signal S1 of the first switching signal S1 and the second switching signal S2 is at a high level and the second switching signal S2 is at a low level.
  • the fifth period T12 is a discharge period of the input inductor Lin.
  • the sixth period T13 is a zero current period in which no current flows through the input inductor Lin.
  • FIGS. 7A, 7B, and 7C are operation explanatory diagrams of the fourth period T11, the fifth period T12, and the sixth period T13 in FIG. 6, respectively.
  • the current path of the current i L flowing through the input inductor Lin is shown by a thin broken line.
  • the sixth period T13 is a period for making the current flowing through the input inductor Lin zero, so the current iL flowing through the input inductor Lin is not shown in FIG. 7C.
  • FIGS. 7A, 7B, and 7C the current i1 flowing through the inductor L1 is shown by a thick broken line.
  • the first semiconductor switching element Q1 is off and the second semiconductor switching element Q2 is on, so as shown in FIG. A current iL flows through the input inductor Lin through the path Lin. Further, during the fourth period T11, a current i1 flows through the path of the second capacitor C2, the primary winding N1, the inductor L1, the second semiconductor switching element Q2, and the second capacitor C2.
  • the voltage across the first semiconductor switching element Q1 has decreased to zero volts.
  • the first semiconductor switching element Q1 is switched to zero volts at the start of the fifth period T12.
  • the first semiconductor switching element Q1 is on and the second semiconductor switching element Q2 is off, so as shown in FIG. 7B, the first semiconductor switching element Q1-first capacitor C1-second A current i L flows through the input inductor Lin through the path of capacitor C2-second diode D2-input inductor Lin. Further, during the fifth period T12 in FIG. 6, a current i1 flows through the path of the first capacitor C1, the first semiconductor switching element Q1, the inductor L1, the primary winding N1, and the first capacitor C1.
  • the current i1 flows through the path of the first capacitor C1--the first semiconductor switching element Q1--the inductor L1--the primary winding N1--the first capacitor C1.
  • the control device 5 controls the first semiconductor switching element Q1 and the second semiconductor switching element Q2 so that the mode of the current iL flowing through the input inductor Lin is a current discontinuous mode.
  • FIG. 5 also shows the waveform of the input current Iin flowing from the AC power supply 8 to the converter device 1.
  • the peak value i Lmax of the current i L changes in proportion to the instantaneous value of the input voltage Vin, so that the power factor can be improved. becomes possible.
  • control device 5 controls the DC bus voltage Vdc (see FIG. 1) of the half-bridge inverter 3 and the output voltage Vo (see FIG. 1) of the full-bridge inverter 4.
  • the DC bus voltage Vdc is the voltage across the second series circuit 32 of the first capacitor C1 and the second capacitor C2.
  • the maximum value (peak value) of the input voltage Vin from the AC power supply 8 to the converter device 1 is V max , the output power of the converter device 1 is Po, and the switching period of the half-bridge inverter 3 is Tsw (see FIGS. 3 and 5).
  • the DC bus voltage Vdc is expressed by equation (2).
  • the control device 5 sets the duty of each of the first switching signal S1 and the second switching signal S2 to 50%, so if the output power Po is constant, the DC bus voltage Vdc can be kept constant. It becomes possible.
  • control device 5 controls the output voltage V1 of the half-bridge inverter 3 and the output voltage V1 of the full-bridge inverter 4 by PI control based on the output voltage command value Vo * of the full-bridge inverter 4 and the detected value of the output voltage Vo of the full-bridge inverter 4.
  • the phase difference ⁇ 1 (see FIG. 2) between the input voltage V2 and the input voltage V2 is controlled.
  • the phase difference ⁇ 1 between the output voltage V1 of the half-bridge inverter 3 and the input voltage V2 of the full-bridge inverter 4 is the same as the phase difference ⁇ between the first switching signal S1 and the third switching signal S3 (see FIG. 2). .
  • the output power of the converter device 1 is Po
  • the number of turns of the primary winding N1 of the transformer Tr1 is n 1
  • the number of turns of the secondary winding N2 is n 2
  • the inductance of the inductor L1 is L 1
  • the phase difference is If the value obtained by converting ⁇ into radians is ⁇ , the output power Po is expressed by equation (3).
  • the control device 5 includes a first subtraction section 51, a first PI control section 52, and a generation section 55.
  • the first subtraction unit 51 obtains a differential voltage value between the output voltage command value Vo * and the output voltage Vo.
  • the first PI control unit 52 generates a phase difference command value ⁇ * for feedback control that brings the difference value determined by the first subtraction unit 51 closer to zero.
  • the control device 5 controls the half-bridge inverter 3 and the full-bridge inverter 4 so as to reduce the differential voltage value between the output voltage command value Vo * and the output voltage Vo.
  • the generation unit 55 generates the first switching signal S1 and the third switching signal so that the value of the phase difference ⁇ between the first switching signal S1 and the third switching signal S3 becomes the value of the phase difference command value ⁇ * .
  • a signal S3 is generated, a second switching signal S2 is generated based on the first switching signal S1, and fourth to sixth switching signals S4 to S6 are generated based on the third switching signal S3.
  • the output voltage command value Vo * is determined in the first control device 5 by a first external command sent to the first control device 5 from a second control device different from the first control device 5 .
  • the first control device 5 has a function of generating the output voltage command value Vo * based on the first external command from the second control device.
  • the output voltage command value Vo * is stored in advance in the first control device 5 as a program.
  • the first external command is, for example, a command regarding the output voltage Vo of the converter device 1.
  • a communication protocol for communication of the first external command from the second control device to the first control device for example, MODBUS, CAN, or other serial communication protocols can be used.
  • the second control device may be, for example, an external controller. Regarding communication of external commands from the second control device to the first control device 5, it is not essential to use a communication protocol. Further, the second control device may be another system microcomputer mounted on the same board as the first control device 5.
  • the DC bus voltage Vdc fluctuates as can be seen from the above equation (2).
  • the DC bus voltage Vdc will rise above the DC bus voltage command value Vdc * .
  • the control device 5 performs PI control based on the DC bus voltage command value Vdc * of the half-bridge inverter 3 and the detected value of the DC bus voltage Vdc of the half-bridge inverter 3 to control the first semiconductor switching element Q1 and the second semiconductor switching element Q1. Controls the switching frequency fsw of element Q2.
  • the control device 5 also controls the switching frequencies of the third semiconductor switching element Q3, the fourth semiconductor switching element Q4, the fifth semiconductor switching element Q5, and the sixth semiconductor switching element Q6 to the switching frequencies of the first semiconductor switching element Q1 and the second semiconductor switching element Q6.
  • the switching frequency fsw is set to be the same as the switching frequency fsw of element Q2. That is, in the converter device 1, the control device 5 controls the DC bus voltage Vdc by performing PFM (Pulse Frequency Modulation) control on the first to sixth semiconductor switching elements Q1 to Q6.
  • PFM Pulse Frequency Modulation
  • the control device 5 includes a second subtraction section 53 and a second PI control section 54.
  • the second subtraction unit 53 obtains a differential voltage value between the DC bus voltage command value Vdc * and the DC bus voltage Vdc.
  • the second PI control unit 54 generates a switching frequency command value fsw * for feedback control that brings the differential voltage value determined by the second subtraction unit 53 closer to zero.
  • the control device 5 controls the half-bridge inverter 3 and the full-bridge inverter 4 so as to reduce the differential voltage value between the DC bus voltage command value Vdc * and the DC bus voltage Vdc.
  • control device 5 changes the value of the switching frequency fsw of the first to sixth switching signals S1 to S6 to the value of the switching frequency command value fsw * .
  • the DC bus voltage command value Vdc * is determined in the first control device 5 by a second external command from the second control device to the first control device 5.
  • the first control device 5 has a function of generating the DC bus voltage command value Vdc * based on the second external command from the second control device.
  • the second external command is, for example, a command regarding the DC bus voltage Vdc of the converter device 1.
  • a communication protocol for communication of the second external command from the second control device to the first control device for example, MODBUS, CAN, or other serial communication protocols can be used.
  • the second control device may be, for example, an external controller. Regarding communication of the second external command from the second control device to the first control device 5, it is not essential to use a communication protocol.
  • the control device 5 controls the switching frequency fsw of the first semiconductor switching element Q1 and the second semiconductor switching element Q2 by PI control based on the DC bus voltage command value Vdc * and the detected value of the DC bus voltage Vdc. By doing so, even if the output power Po of the converter device 1 fluctuates due to load fluctuations or the like, it is possible to control the DC bus voltage Vdc to approach the value of the DC bus voltage command value Vdc * .
  • the execution body of the control device 5 includes a computer system.
  • a computer system includes one or more computers.
  • a computer system mainly consists of a processor and a memory as hardware.
  • the function of the control device 5 as an execution entity in the present disclosure is realized by the processor executing the program recorded in the memory of the computer system.
  • the program may be pre-recorded in the computer system's memory, or may be provided via a telecommunications line, or may be stored in a non-temporary storage device such as a memory card, optical disk, hard disk drive (magnetic disk), etc. that can be read by the computer system. It may also be provided recorded on a digital recording medium.
  • a processor of a computer system is composed of one or more electronic circuits including a semiconductor integrated circuit (IC) or a large-scale integrated circuit (LSI).
  • the plurality of electronic circuits may be integrated into one chip, or may be provided in a distributed manner over a plurality of chips.
  • a plurality of chips may be integrated into one device, or may be distributed and provided in a plurality of devices.
  • FIG. 9 shows the waveforms of input voltage Vin, input current Iin, current i L , output voltage V1, current i1, input voltage V2, and current i2.
  • the current i2 is a current flowing through the secondary winding N2 of the transformer Tr1.
  • FIG. 9 a case is illustrated in which the output power Po changes from 100 W to 50 W due to load fluctuation during the operation of the converter device 1.
  • FIG. 10A is an enlarged view of the horizontal axis when the output power Po is 100 W, and shows the waveforms of the input voltage Vin, current i L , output voltage V1, current i1, input voltage V2, and current i2.
  • FIG. 10B is an enlarged view of the horizontal axis when the output power Po is 50 W, and shows the waveforms of the input voltage Vin, current i L , output voltage V1, current i1, input voltage V2, and current i2. ing.
  • the length of one cycle of the output voltage V1 is different when the output power Po is 100 W and when it is 50 W, and the peak value of the output voltage V1 is the same.
  • the switching frequency fsw when the output power Po is 100W is, for example, 60kHz
  • the switching frequency fsw when the output power Po is 50W is, for example, 100kHz.
  • the length of one cycle of the output voltage V1 when the output power Po is 100 W is 16.4 ⁇ s
  • the length of one cycle of the output voltage V1 when the output power Po is 50 W is 10 ⁇ s.
  • the converter device 1 includes a rectifier 2, a half-bridge inverter 3, an input inductor Lin, a transformer Tr1, a full-bridge inverter 4, an inductor L1, and a control device 5. .
  • the rectifier 2 includes a first diode D1 and a second diode D2 connected in series to the first diode D1.
  • the first AC output terminal 81 of the AC power supply 8 is connected to the connection point 21 between the first diode D1 and the second diode D2.
  • the half-bridge inverter 3 includes a first series circuit 31 of a first semiconductor switching element Q1 and a second semiconductor switching element Q2, and a second series circuit 32 of a first capacitor C1 and a second capacitor C2.
  • the second series circuit 32 is connected in parallel to the first series circuit 31.
  • the first semiconductor switching element Q1 is connected to the cathode of the first diode D1
  • the second semiconductor switching element Q2 is connected to the anode of the second diode D2.
  • the second AC output terminal 82 of the AC power supply 8 is connected to the connection point 33 between the first semiconductor switching element Q1 and the second semiconductor switching element Q2.
  • Input inductor Lin is connected between AC power supply 8 and rectifier 2 .
  • the transformer Tr1 includes a primary winding N1 and a secondary winding N2.
  • the transformer Tr1 connects the first output terminal 34 between the first semiconductor switching element Q1 and the second semiconductor switching element Q2 in the half-bridge inverter 3, and the first capacitor C1 and the second capacitor C2 in the half-bridge inverter 3.
  • a primary winding N1 is connected between the second output terminal 35 and the second output terminal 35 between the two.
  • Full bridge inverter 4 is connected to secondary winding N2 of transformer Tr1.
  • the full-bridge inverter 4 includes a third semiconductor switching element Q3, a fourth semiconductor switching element Q4, a fifth semiconductor switching element Q5, and a sixth semiconductor switching element Q6.
  • the inductor L1 is connected between the first output terminal 34 or the second output terminal 35 of the half-bridge inverter 3 and the primary winding N1.
  • the control device 5 controls the half-bridge inverter 3 and the full-bridge inverter 4.
  • the converter device 1 According to the converter device 1 according to the first embodiment described above, it is possible to achieve a high power factor and high efficiency.
  • the control device 5 controls the first semiconductor switching element Q1 and the second semiconductor switching element Q2 so that the mode of the current iL flowing through the input inductor Lin is a current discontinuous mode. Since the power factor is controlled, the power factor can be improved.
  • the control device 5 controls the output voltage V1 of the half-bridge inverter 3 and the full-bridge inverter 4 by PI control based on the output voltage command value Vo * and the detected value of the output voltage Vo. Since the phase difference ⁇ 1 between the input voltage V2 and the input voltage V2 is controlled, the output voltage Vo can be controlled.
  • the control device 5 performs PI control based on the DC bus voltage command value Vdc * and the detected value of the DC bus voltage Vdc to control the first semiconductor switching element Q1 and the second semiconductor switching element Q1.
  • the switching frequency fsw of Q2 is controlled to make the switching frequencies of the third to sixth semiconductor switching elements Q3 to Q6 the same as the switching frequencies fsw of the first semiconductor switching element Q1 and the second semiconductor switching element Q2.
  • the converter device 1a according to the second embodiment includes a first half-bridge inverter 3A having the same configuration as the half-bridge inverter 3 in the converter device 1 according to the first embodiment, and a full-bridge inverter 4 and a control device 5.
  • the converter device 1 is different from the converter device 1 according to the first embodiment in that a second half-bridge inverter 7 and a control device 5a are provided instead of the converter device 1.
  • the second half-bridge inverter 7 is connected to the secondary winding N2 of the transformer Tr1.
  • the second half-bridge inverter 7 includes a third capacitor C3 and a fourth capacitor C4 instead of the fifth semiconductor switching element Q5 and the sixth semiconductor switching element Q6 in the converter device 1 according to the first embodiment.
  • the second half-bridge inverter 7 includes a series circuit 41 of a third semiconductor switching element Q3 and a fourth semiconductor switching element Q4, a series circuit 43 of a third capacitor C3 and a fourth capacitor C4, and an output capacitor Co.
  • a series circuit 41 of the third semiconductor switching element Q3 and the fourth semiconductor switching element Q4 is connected between the first output terminal 13 and the second output terminal 14.
  • a series circuit 43 including a third capacitor C3 and a fourth capacitor C4 is connected between the first output terminal 13 and the second output terminal 14.
  • the output capacitor Co is connected between the first output terminal 13 and the second output terminal 14.
  • the second half-bridge inverter 7 includes a third diode D3 and a fourth diode D4.
  • the third diode D3 is connected in antiparallel to the third semiconductor switching element Q3.
  • the fourth diode D4 is connected in antiparallel to the fourth semiconductor switching element Q4.
  • each of the third semiconductor switching element Q3 and the fourth semiconductor switching element Q4 has a control terminal, a first main terminal, and a second main terminal.
  • a control terminal of the third semiconductor switching element Q3 and a control terminal of the fourth semiconductor switching element Q4 are connected to the control device 5a.
  • the third semiconductor switching element Q3 is turned on and off according to the third switching signal S3 given from the control device 5a.
  • the fourth semiconductor switching element Q4 is turned on and off according to the fourth switching signal S4 given from the control device 5a.
  • the second half-bridge inverter 7 has a first input terminal 44 between the third semiconductor switching element Q3 and the fourth semiconductor switching element Q4, and a second input terminal 47 between the third capacitor C3 and the fourth capacitor C4. and has.
  • the secondary winding N2 of the transformer Tr1 is connected between the first input terminal 44 and the second input terminal 47.
  • the control device 5a controls the first half-bridge inverter 3A and the second half-bridge inverter 7.
  • the control device 5a controls the first semiconductor switching element Q1 and the second semiconductor switching element Q2 of the first half-bridge inverter 3A. Further, the control device 5a controls the third semiconductor switching element Q3 and the fourth semiconductor switching element Q4 of the second half-bridge inverter 7.
  • the control device 5a is configured to be able to apply first to fourth switching signals (control signals) S1 to S4 to the first to fourth semiconductor switching elements Q1 to Q4, respectively.
  • the first to fourth switching signals S1 to S4 are applied to control terminals and second main terminals of the first to fourth semiconductor switching elements Q1 to Q4 in order to turn on and off the first to fourth semiconductor switching elements Q1 to Q4.
  • the first to fourth switching signals S1 to S4 have voltage levels higher than the threshold voltages (gate threshold voltages) of the first to fourth semiconductor switching elements Q1 to Q4 (hereinafter also referred to as high level) and lower than the threshold voltages. This is a voltage whose voltage level changes between the voltage level (hereinafter also referred to as low level).
  • the control device 5a is configured to be able to change the frequencies of the first to fourth switching signals S1 to S4.
  • the first to fourth switching signals S1 to S4 are the same as the first to fourth switching signals S1 to S4 described in the first embodiment.
  • the control device 5a controls the output voltage V1a of the first half-bridge inverter 3A, and controls the output voltage Voa of the second half-bridge inverter 7.
  • control device 5a sets the duty of the first switching signal S1 that controls the first semiconductor switching device Q1 to 50%, and the second switching signal S1 that controls the second semiconductor switching device Q2.
  • the duty of the signal S2 is set to 50%.
  • control device 5a sets the duty of the third switching signal S3 that controls the third semiconductor switching element Q3 to 50%, and sets the duty of the fourth switching signal S4 that controls the fourth semiconductor switching element Q4 to 50%.
  • control device 5a controls the first semiconductor switching device Q1 and the second semiconductor switching device Q2 so that the mode of the current iL flowing through the input inductor Lin is the current discontinuous mode. Control.
  • control device 5a controls the output voltage of the first half-bridge inverter 3A by PI control based on the output voltage command value Voa * of the second half-bridge inverter 7 and the detected value of the output voltage Voa of the second half-bridge inverter 7.
  • the phase difference between V1a and the input voltage V2a of the second half-bridge inverter 7 is controlled.
  • control device 5a controls the first semiconductor switching element Q1 and The switching frequency of the second semiconductor switching element Q2 is controlled, and the switching frequency of the third semiconductor switching element Q3 and the fourth semiconductor switching element Q4 is made the same as the switching frequency of the first semiconductor switching element Q1 and the second semiconductor switching element Q2. do.
  • the control device 5a includes a first subtraction section 51a, a first PI control section 52a, and a generation section 55a.
  • the first subtraction unit 51a obtains a differential voltage value between the output voltage command value Voa * and the output voltage Voa.
  • the first PI control unit 52a generates a phase difference command value ⁇ a * for feedback control that brings the difference value determined by the first subtraction unit 51a closer to zero.
  • the control device 5a controls the first half-bridge inverter 3A and the second half-bridge inverter 7 so as to reduce the differential voltage value between the output voltage command value Voa * and the output voltage Voa.
  • the generation unit 55a generates the first switching signal S1 and the third switching signal so that the value of the phase difference between the first switching signal S1 and the third switching signal S3 becomes the value of the phase difference command value ⁇ a * .
  • the output voltage command value Voa * is determined in the first control device 5a by a first external command sent to the first control device 5a from a second control device that is different from the first control device 5a.
  • the first control device 5a has a function of generating the output voltage command value Voa * based on the first external command from the second control device.
  • the output voltage command value Voa * is stored in advance in the first control device 5a as a program.
  • the control device 5a includes a second subtraction section 53a and a second PI control section 54a.
  • the second subtraction unit 53a obtains a differential voltage value between the DC bus voltage command value Vdc * and the DC bus voltage Vdc.
  • the second PI control unit 54a generates a switching frequency command value fsw * for feedback control that brings the differential voltage value determined by the second subtraction unit 53a closer to zero.
  • the control device 5a controls the first half-bridge inverter 3A and the second half-bridge inverter 7 so as to reduce the differential voltage value between the DC bus voltage command value Vdc * and the DC bus voltage Vdc.
  • control device 5a changes the values of the switching frequencies of the first to fourth switching signals S1 to S4 to the value of the switching frequency command value fsw * .
  • the DC bus voltage command value Vdc * is determined in the first control device 5a by a second external command from the second control device to the first control device 5a.
  • the first control device 5a has a function of generating the DC bus voltage command value Vdc * based on the second external command from the second control device.
  • the second external command is, for example, a command regarding the DC bus voltage Vdc of the converter device 1a.
  • a communication protocol for communication of the second external command from the second control device to the first control device 5a for example, MODBUS, CAN, or other serial communication protocols can be used.
  • the second control device may be, for example, an external controller. Regarding communication of the second external command from the second control device to the first control device 5a, it is not essential to use a communication protocol.
  • the control device 5 controls the switching frequencies of the first semiconductor switching element Q1 and the second semiconductor switching element Q2 by PI control based on the DC bus voltage command value Vdc * and the detected value of the DC bus voltage Vdc. As a result, even if the output power Po of the converter device 1a fluctuates due to load fluctuations or the like, it is possible to control the DC bus voltage Vdc to approach the value of the DC bus voltage command value Vdc * .
  • the execution entity of the control device 5a includes a computer system.
  • the converter device 1a includes a rectifier 2, a first half-bridge inverter 3A, an input inductor Lin, a transformer Tr1, an inductor L1, a second half-bridge inverter 7, and a control device 5a. and.
  • the rectifier 2 includes a first diode D1 and a second diode D2 connected in series to the first diode D1.
  • the first AC output terminal 81 of the AC power supply 8 is connected to the connection point 21 between the first diode D1 and the second diode D2.
  • the first half-bridge inverter 3A includes a first series circuit 31 of a first semiconductor switching element Q1 and a second semiconductor switching element Q2, and a second series circuit 32 of a first capacitor C1 and a second capacitor C2. .
  • the first series circuit 31 is connected between the cathode of the first diode D1 and the anode of the second diode D2.
  • the second series circuit 32 is connected in parallel to the first series circuit 31.
  • the second AC output terminal 82 of the AC power supply 8 is connected to the connection point 33 between the first semiconductor switching element Q1 and the second semiconductor switching element Q2.
  • Input inductor Lin is connected between AC power supply 8 and rectifier 2 .
  • the transformer Tr1 includes a primary winding N1 and a secondary winding N2.
  • the transformer Tr1 connects the first output terminal 34 between the first semiconductor switching element Q1 and the second semiconductor switching element Q2 in the first half-bridge inverter 3A, and the first capacitor C1 and the first output terminal 34 in the first half-bridge inverter 3A.
  • the primary winding N1 is connected between the second output terminal 35 and the second capacitor C2.
  • the inductor L1 is connected between the first output end 34 or the second output end 35 of the first half-bridge inverter 3A and the primary winding N1.
  • the second half-bridge inverter 7 is connected to the secondary winding N2 of the transformer Tr1.
  • the second half-bridge inverter 7 includes a third semiconductor switching element Q3, a fourth semiconductor switching element Q4, a third capacitor C3, and a fourth capacitor C4.
  • the control device 5a controls the first half-bridge inverter 3A and the second half-bridge inverter 7.
  • the converter device 1a According to the converter device 1a according to the second embodiment, it is possible to achieve a high power factor and high efficiency.
  • the control device 5a controls the first semiconductor switching element Q1 and the second semiconductor switching element Q2 so that the mode of the current iL flowing through the input inductor Lin is a current discontinuous mode. Since the power factor is controlled, the power factor can be improved.
  • the control device 5a controls the output voltage V1a of the first half-bridge inverter 3A and the second Since the phase difference with the input voltage V2a of the half-bridge inverter 7 is controlled, the output voltage Voa can be controlled.
  • the control device 5a controls the first semiconductor switching element Q1 and the second semiconductor switching element by PI control based on the DC bus voltage command value Vdc * and the detected value of the DC bus voltage Vdc.
  • the switching frequency fsw of Q2 is controlled to make the switching frequencies of the third semiconductor switching element Q3 and the fourth semiconductor switching element Q4 the same as the switching frequencies fsw of the first semiconductor switching element Q1 and the second semiconductor switching element Q2.
  • Embodiments 1 and 2 described above are only one of various embodiments of the present disclosure.
  • the first and second embodiments described above can be modified in various ways depending on the design, etc., as long as the objective of the present disclosure can be achieved.
  • each of the first semiconductor switching element Q1 and the second semiconductor switching element Q2 is not limited to a GaN-based GIT, but may be, for example, a Si-based MOSFET, a SiC-based MOSFET, or an IGBT (Insulated Gate Bipolar Transistor).
  • the third to sixth semiconductor switching elements Q3 to Q6 are not limited to n-channel MOSFETs, but may be p-channel MOSFETs. Further, the MOSFETs constituting the third to sixth semiconductor switching elements Q3 to Q6 are not limited to Si-based MOSFETs, and may be, for example, SiC-based MOSFETs, IGBTs, or GaN-based GITs.
  • the inductor L1 is connected between the first output terminal 34 or the second output terminal 35 of the half-bridge inverter 3 and the primary winding N1, but FIG. As shown in FIG. 2, an inductor L1 may be connected between the secondary winding N2 of the transformer Tr1 and the full-bridge inverter 4.
  • the transformer Tr1 is not limited to a configuration in which the number of turns of the primary winding N1 is greater than the number of turns of the secondary winding N2, and the number of turns of the secondary winding N2 is greater than the number of turns of the primary winding N1. It may also be a large configuration.
  • the input filter 6 is not limited to an LC filter, but may be a common mode filter, for example.
  • the input inductor Lin is not limited to being connected between the AC power source 8 and the rectifier 2, but may be connected between the AC power source 8 and the half-bridge inverter 3.
  • the input inductor Lin is not limited to being connected between the AC power source 8 and the rectifier 2, but may be connected between the AC power source 8 and the first half-bridge inverter 3A.
  • a converter device (1) includes a rectifier (2), a half-bridge inverter (3), an input inductor (Lin), a transformer (Tr1), a full-bridge inverter (4), and an inductor ( L1) and a control device (5).
  • the rectifier (2) includes a first diode (D1) and a second diode (D2) connected in series with the first diode (D1).
  • the first AC output end (81) of the AC power supply (8) is connected to the connection point (21) between the first diode (D1) and the second diode (D2).
  • the half-bridge inverter (3) includes a first series circuit (31) of a first semiconductor switching element (Q1) and a second semiconductor switching element (Q2), a first capacitor (C1) and a second capacitor (C2). and a second series circuit (32).
  • the second series circuit (32) is connected in parallel to the first series circuit (31).
  • a first semiconductor switching element (Q1) is connected to the cathode of the first diode (D1)
  • a second semiconductor switching element (Q2) is connected to the anode of the second diode (D2). has been done.
  • the second AC output terminal (82) of the AC power supply (8) is connected to the connection point (33) between the first semiconductor switching element (Q1) and the second semiconductor switching element (Q2). Ru.
  • the input inductor (Lin) is connected between the AC power supply (8) and the rectifier (2) or half-bridge inverter (3).
  • the transformer (Tr1) includes a primary winding (N1) and a secondary winding (N2).
  • the transformer (Tr1) connects the first output terminal (34) between the first semiconductor switching element (Q1) and the second semiconductor switching element (Q2) in the half-bridge inverter (3) and the half-bridge inverter (3).
  • a primary winding (N1) is connected between the second output terminal (35) between the first capacitor (C1) and the second capacitor (C2).
  • the full bridge inverter (4) is connected to the secondary winding (N2) of the transformer (Tr1).
  • the full-bridge inverter (4) includes a third semiconductor switching element (Q3), a fourth semiconductor switching element (Q4), a fifth semiconductor switching element (Q5), and a sixth semiconductor switching element (Q6).
  • the inductor (L1) is connected between the first output terminal (34) of the half-bridge inverter (3) and the primary winding (N1), or between the second output terminal (35) of the half-bridge inverter (3) and the primary winding (N1). It is connected between the secondary winding (N1) or between the secondary winding (N2) and the full bridge inverter (4).
  • a control device (5) controls a half-bridge inverter (3) and a full-bridge inverter (4).
  • the converter device (1) according to the first aspect it is possible to achieve high power factor and high efficiency.
  • the control device (5) controls the DC bus voltage (Vdc) of the half-bridge inverter (3), and controls the DC bus voltage (Vdc) of the full-bridge inverter (4). Controls the output voltage (Vo).
  • the control device (5) sets the duty of the first switching signal (S1) that controls the first semiconductor switching element (Q1) to 50%.
  • the duty of the second switching signal (S2) that controls the second semiconductor switching element (Q2) is set to 50%.
  • the control device (5) sets the duty of the third switching signal (S3) for controlling the third semiconductor switching element (Q3) to 50. %, the duty of the fourth switching signal (S4) that controls the fourth semiconductor switching element (Q4) is 50%, and the duty of the fifth switching signal (S5) that controls the fifth semiconductor switching element (Q5) is 50%. %, and the duty of the sixth switching signal (S6) that controls the sixth semiconductor switching element (Q6) is 50%.
  • the control device (5) is configured such that the mode of the current (i L ) flowing through the input inductor (Lin) is a current non-current mode.
  • the first semiconductor switching element (Q1) and the second semiconductor switching element (Q2) are controlled to be in continuous mode.
  • the converter device (1) according to the fifth aspect can improve the power factor.
  • the control device (5) has an output voltage command value (Vo * ) of the full-bridge inverter (4) and a full-bridge inverter (4).
  • the phase difference between the output voltage (V1) of the half-bridge inverter (3) and the input voltage (V2) of the full-bridge inverter (4) is controlled by PI control based on the detected value of the output voltage (Vo) of the bridge inverter (4). ( ⁇ 1 ).
  • the converter device (1) according to the sixth aspect can control the output voltage (Vo) by controlling the phase difference ( ⁇ 1 ).
  • the control device (5) controls the DC bus voltage command value (Vdc * ) of the half-bridge inverter (3).
  • the switching frequencies of the third semiconductor switching element (Q3), the fourth semiconductor switching element (Q4), the fifth semiconductor switching element (Q5), and the sixth semiconductor switching element (Q6) are set to the switching frequencies of the first semiconductor switching element (Q1) and the sixth semiconductor switching element (Q6).
  • the switching frequency (fsw) is set to be the same as the switching frequency (fsw) of the second semiconductor switching element (Q2).
  • the DC bus voltage (Vdc) is controlled by PFM (Pulse Frequency Modulation) control of the first semiconductor switching element (Q1) and the second semiconductor switching element (Q2). Since it can be controlled, it is possible to suppress fluctuations in the DC bus voltage (Vdc) of the half-bridge inverter (3) when the load fluctuates.
  • PFM Pulse Frequency Modulation
  • a converter device (1a) includes a rectifier (2), a first half-bridge inverter (3A), an input inductor (Lin), a transformer (Tr1), an inductor (L1), and a second half-bridge inverter (3A). It includes a half-bridge inverter (7) and a control device (5a).
  • the rectifier (2) includes a first diode (D1) and a second diode (D2) connected in series with the first diode (D1).
  • the first AC output end (81) of the AC power supply (8) is connected to the connection point (21) between the first diode (D1) and the second diode (D2).
  • the first half-bridge inverter (3A) includes a first series circuit (31) of a first semiconductor switching element (Q1) and a second semiconductor switching element (Q2), a first capacitor (C1), and a second capacitor (C2). ) and a second series circuit (32).
  • the first series circuit (31) is connected between the cathode of the first diode (D1) and the anode of the second diode (D2).
  • the second series circuit (32) is connected in parallel to the first series circuit (31).
  • the second AC output terminal (82) of the AC power supply (8) is connected to the connection point (33) between the first semiconductor switching element (Q1) and the second semiconductor switching element (Q2). Connected.
  • the input inductor (Lin) is connected between the AC power supply (8) and the rectifier (2) or the first half-bridge inverter (3A).
  • the transformer (Tr1) includes a primary winding (N1) and a secondary winding (N2).
  • the transformer (Tr1) connects the first output terminal (34) between the first semiconductor switching element (Q1) and the second semiconductor switching element (Q2) in the first half-bridge inverter (3A) and the first half-bridge inverter (3A).
  • a primary winding (N1) is connected between the second output terminal (35) of the inverter (3A) between the first capacitor (C1) and the second capacitor (C2).
  • the inductor (L1) is connected between the first output terminal (34) or the second output terminal (35) of the first half-bridge inverter (3A) and the primary winding (N1).
  • the second half-bridge inverter (7) is connected to the secondary winding (N2) of the transformer (Tr1).
  • the second half-bridge inverter (7) includes a third semiconductor switching element (Q3), a fourth semiconductor switching element (Q4), a third capacitor (C3), and a fourth capacitor (C4).
  • a control device (5a) controls a first half-bridge inverter (3A) and a second half-bridge inverter (7).
  • the converter device (1a) according to the eighth aspect it is possible to achieve high power factor and high efficiency.
  • the control device (5a) controls the DC bus voltage (Vdc) of the first half-bridge inverter (3A), and controls the DC bus voltage (Vdc) of the first half-bridge inverter (3A). (7) The output voltage (Voa) is controlled.
  • the control device (5a) sets the duty of the first switching signal (S1) that controls the first semiconductor switching element (Q1) to 50%.
  • the duty of the second switching signal (S2) that controls the second semiconductor switching element (Q2) is set to 50%.
  • the control device (5a) sets the duty of the third switching signal (S3) for controlling the third semiconductor switching element (Q3) to 50. %, and the duty of the fourth switching signal (S4) that controls the fourth semiconductor switching element (Q4) is 50%.
  • the control device (5a) is configured such that the mode of the current (i L ) flowing through the input inductor (Lin) is a current non-current mode.
  • the first semiconductor switching element (Q1) and the second semiconductor switching element (Q2) are controlled to be in continuous mode.
  • the power factor can be improved.
  • the control device (5a) controls the output voltage command value (Voa * ) of the second half-bridge inverter (7).
  • Voa * the output voltage command value of the second half-bridge inverter (7).
  • the output voltage (Voa) can be controlled by controlling the phase difference.
  • the control device (5a) controls the DC bus voltage command value (Vdc * ) of the first half-bridge inverter (3A).
  • the switching frequency (fsw) of the first semiconductor switching element (Q1) and the second semiconductor switching element (Q2) is The switching frequency of the third semiconductor switching element (Q3) and the fourth semiconductor switching element (Q4) is adjusted to the switching frequency (fsw) of the first semiconductor switching element (Q1) and the second semiconductor switching element (Q2). Make it the same.
  • the DC bus voltage (Vdc) is controlled by PFM (Pulse Frequency Modulation) control of the first semiconductor switching element (Q1) and the second semiconductor switching element (Q2). Since it can be controlled, it is possible to suppress fluctuations in the DC bus voltage (Vdc) of the first half-bridge inverter (3A) when the load fluctuates.
  • PFM Pulse Frequency Modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

高効率化及び高効率化を図る。コンバータ装置（１）は、整流器（２）、ハーフブリッジインバータ（３）、入力インダクタ（Ｌｉｎ）、トランス（Ｔｒ１）、フルブリッジインバータ（４）、インダクタ（Ｌ１）及び制御装置（５）を備える。トランス（Ｔｒ１）は、ハーフブリッジインバータ（３）における第１出力端（３４）と第２出力端（３５）との間に１次巻線（Ｎ１）が接続されている。フルブリッジインバータ（４）は、トランス（Ｔｒ１）の２次巻線（Ｎ２）に接続されている。インダクタ（Ｌ１）は、ハーフブリッジインバータ（３）と１次巻線（Ｎ１）との間又は２次巻線（Ｎ２）とフルブリッジインバータ（４）との間に接続されている。制御装置（５）は、ハーフブリッジインバータ（３）及びフルブリッジインバータ（４）を制御する。

Description

コンバータ装置
　本開示は、コンバータ装置に関し、より詳細には、トランスを備えるコンバータ装置に関する。
　特許文献１は、交流電源からの入力電力を所望の直流電力に変換する電力変換装置（コンバータ装置）を開示している。特許文献１に開示された電力変換装置は、トランスを備える。
　トランスを備えるコンバータ装置では、更なる高力率化及び高効率化が望まれる場合がある。
特許第６３８８７４５号公報
　本開示の目的は、高力率化及び高効率化を図ることが可能なコンバータ装置を提供することにある。
　本開示の一態様に係るコンバータ装置は、整流器と、ハーフブリッジインバータと、入力インダクタと、トランスと、フルブリッジインバータと、インダクタと、制御装置と、を備える。前記整流器は、第１ダイオードと前記第１ダイオードに直列接続された第２ダイオードとで構成されている。前記整流器では、交流電源の第１交流出力端が前記第１ダイオードと前記第２ダイオードとの接続点に接続される。前記ハーフブリッジインバータは、第１半導体スイッチング素子と第２半導体スイッチング素子との第１直列回路と、第１キャパシタと第２キャパシタとの第２直列回路と、を有する。前記第２直列回路は、前記第１直列回路に並列接続されている。前記ハーフブリッジインバータでは、前記第１半導体スイッチング素子が前記第１ダイオードのカソードに接続されており、前記第２半導体スイッチング素子が第２ダイオードのアノードに接続されている。前記ハーフブリッジインバータでは、前記交流電源の第２交流出力端が前記第１半導体スイッチング素子と前記第２半導体スイッチング素子との接続点に接続される。前記入力インダクタは、前記交流電源と前記整流器又は前記ハーフブリッジインバータとの間に接続される。前記トランスは、１次巻線及び２次巻線を含む。前記トランスは、前記ハーフブリッジインバータにおける、前記第１半導体スイッチング素子と前記第２半導体スイッチング素子との間の第１出力端と、前記ハーフブリッジインバータにおける、前記第１キャパシタと前記第２キャパシタとの間の第２出力端と、の間に前記１次巻線が接続されている。前記フルブリッジインバータは、前記トランスの前記２次巻線に接続されている。前記フルブリッジインバータは、第３半導体スイッチング素子、第４半導体スイッチング素子、第５半導体スイッチング素子及び第６半導体スイッチング素子を有する。前記インダクタは、前記ハーフブリッジインバータの前記第１出力端と前記１次巻線との間、又は、前記ハーフブリッジインバータの前記第２出力端と前記１次巻線との間、又は、前記２次巻線と前記フルブリッジインバータとの間に接続されている。前記制御装置は、前記ハーフブリッジインバータ及び前記フルブリッジインバータを制御する。
　本開示の別の一態様に係るコンバータ装置は、整流器と、第１ハーフブリッジインバータと、入力インダクタと、トランスと、インダクタと、第２ハーフブリッジインバータと、制御装置と、を備える。前記整流器は、前記第１ダイオードと前記第１ダイオードに直列接続された第２ダイオードとで構成されている。前記整流器では、交流電源の第１交流出力端が前記第１ダイオードと前記第２ダイオードとの接続点に接続される。前記第１ハーフブリッジインバータは、第１半導体スイッチング素子と第２半導体スイッチング素子との第１直列回路と、第１キャパシタと第２キャパシタとの第２直列回路と、を有する。前記第２直列回路は、前記第１直列回路に並列接続されている。前記第１ハーフブリッジインバータでは、前記第１半導体スイッチング素子が前記第１ダイオードのカソードに接続されており、前記第２半導体スイッチング素子が第２ダイオードのアノードに接続されている。前記第１ハーフブリッジインバータでは、前記交流電源の第２交流出力端が前記第１半導体スイッチング素子と前記第２半導体スイッチング素子との接続点に接続される。前記入力インダクタは、前記交流電源と前記整流器又は前記第１ハーフブリッジインバータとの間に接続される。前記トランスは、１次巻線及び２次巻線を含む。前記トランスは、前記第１ハーフブリッジインバータにおける、前記第１半導体スイッチング素子と前記第２半導体スイッチング素子との間の第１出力端と、前記ハーフブリッジインバータにおける、前記第１キャパシタと前記第２キャパシタとの間の第２出力端と、の間に前記１次巻線が接続されている。前記インダクタは、前記第１ハーフブリッジインバータの前記第１出力端又は前記第２出力端と前記１次巻線との間に接続されている。前記第２ハーフブリッジインバータは、前記トランスの前記２次巻線に接続されている。前記第２ハーフブリッジインバータは、第３半導体スイッチング素子、第４半導体スイッチング素子、第３キャパシタ及び第４キャパシタを有する。前記制御装置は、前記第１ハーフブリッジインバータ及び前記第２ハーフブリッジインバータを制御する。
図１は、実施形態１に係るコンバータ装置の回路図である。 図２は、同上のコンバータ装置の動作を説明するためのタイミングチャートである。 図３は、同上のコンバータ装置に関し、入力電圧の極性が正の場合の動作説明図である。 図４Ａ～４Ｃは、同上のコンバータ装置に関し、入力電圧の極性が正の場合の動作説明図である。 図５は、同上のコンバータ装置の動作波形図である。 図６は、同上のコンバータ装置に関し、入力電圧の極性が負の場合の動作説明図である。 図７Ａ～７Ｃは、同上のコンバータ装置に関し、入力電圧の極性が負の場合の動作説明図である。 図８は、同上のコンバータ装置に関し、スイッチング周波数を変化させたときの、直流バス電圧と出力電力との関係を示すグラフである。 図９は、同上のコンバータ装置の動作波形図である。 図１０Ａは、同上のコンバータ装置において出力電力が１００Ｗの場合の動作波形の拡大図である。図１０Ｂは、同上のコンバータ装置において出力電力が５０Ｗの場合の動作波形の拡大図である。 図１１は、実施形態２に係るコンバータ装置の回路図である。 図１２は、実施形態１の変形例に係るコンバータ装置の回路図である。
　（実施形態１）
　以下では、実施形態１に係るコンバータ装置１について、図１～１０Ｂに基づいて説明する。
　（１）概要
　実施形態１に係るコンバータ装置１は、図１に示すように、トランスＴｒ１を備える絶縁型ＡＣ－ＤＣコンバータである。コンバータ装置１は、整流器２と、ハーフブリッジインバータ３と、入力インダクタＬｉｎと、トランスＴｒ１と、インダクタＬ１と、フルブリッジインバータ４と、制御装置５と、を備える。また、コンバータ装置１は、入力フィルタ６を更に備える。
　また、コンバータ装置１は、複数の外部接続端子を更に備える。複数の外部接続端子は、第１入力端子１１と、第２入力端子１２と、第１出力端子１３と、第２出力端子１４と、を含む。コンバータ装置１は、第１入力端子１１と第２入力端子１２との間に交流電源８が接続される。コンバータ装置１において、交流電源８から入力される入力電圧Ｖｉｎは、例えば、正弦波状の交流電圧である。交流電源８は、例えば、商用電源を含む。
　コンバータ装置１の第１出力端子１３と第２出力端子１４との間には、例えば、コンバータ装置１の出力電圧を電圧変換するＤＣ－ＤＣコンバータを介して負荷が接続される。負荷は、例えば、スマートフォン等のモバイル機器、ノート型パーソナルコンピュータ又はＬＥＤ（Light Emitting Diode）照明機器を含む。コンバータ装置１の第１出力端子１３と第２出力端子１４との間には、ＤＣ－ＤＣコンバータ等の他の回路を介さずに負荷が直接接続されてもよい。
　（２）詳細
　以下、実施形態１に係るコンバータ装置１について、図１～９を参照して、より詳細に説明する。
　（２．１）外部接続端子
　上述のように、複数の外部接続端子は、第１入力端子１１と、第２入力端子１２と、第１出力端子１３と、第２出力端子１４と、を含む。
　第１入力端子１１と第２入力端子１２との間には、交流電源８が接続される。より詳細には、第１入力端子１１には、第１交流出力端８１及び第２交流出力端８２を有する交流電源８の第１交流出力端８１が接続される。また、第２入力端子１２には、交流電源８の第２交流出力端８２が接続される。
　（２．２）整流器
　整流器２は、第１ダイオードＤ１と第１ダイオードＤ１に直列接続された第２ダイオードＤ２とで構成されている。整流器２では、交流電源８の第１交流出力端８１が第１ダイオードＤ１と第２ダイオードＤ２との接続点２１に接続される。より詳細には、整流器２の接続点２１には、交流電源８の第１交流出力端８１が入力フィルタ６のインダクタＬｆ及び入力インダクタＬｉｎを介して接続される。
　（２．３）入力フィルタ
　入力フィルタ６は、例えば、インダクタＬｆとキャパシタＣｆとを含むＬ型のＬＣフィルタにより構成されるローパスフィルタである。ローパスフィルタのカットオフ周波数は、交流電源８の周波数よりも高い周波数であり、第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２のスイッチング周波数よりも低い周波数である。
　（２．４）入力インダクタ
　入力インダクタＬｉｎは、交流電源８の第１交流出力端８１と整流器２の接続点２１との間に接続されている。入力インダクタＬｉｎは、第１端及び第２端を有する。入力インダクタＬｉｎの第１端は、入力フィルタ６のインダクタＬｆに接続されており、インダクタＬｆを介して交流電源８の第１交流出力端８１に接続される。入力インダクタＬｉｎの第２端は、整流器２における第１ダイオードＤ１と第２ダイオードＤ２との接続点２１に接続されている。つまり、入力インダクタＬｉｎの第２端は、第１ダイオードＤ１のアノード及び第２ダイオードＤ２のカソードに接続されている。
　（２．５）ハーフブリッジインバータ
　ハーフブリッジインバータ３は、第１半導体スイッチング素子Ｑ１と第２半導体スイッチング素子Ｑ２との第１直列回路３１と、第１キャパシタＣ１と第２キャパシタＣ２との第２直列回路３２と、を有する。第２直列回路３２は、第１直列回路３１に並列接続されている。ハーフブリッジインバータ３では、第１半導体スイッチング素子Ｑ１が第１ダイオードＤ１のカソードに接続されており、第２半導体スイッチング素子Ｑ２が第２ダイオードＤ２のアノードに接続されている。ハーフブリッジインバータ３では、交流電源８の第２交流出力端８２が第１半導体スイッチング素子Ｑ１と第２半導体スイッチング素子Ｑ２との接続点３３に接続される。
　ハーフブリッジインバータ３では、第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２の各々は、制御端子、第１主端子及び第２主端子を有する。第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２の制御端子は、制御装置５に接続されている。第１半導体スイッチング素子Ｑ１は、制御装置５から与えられる第１スイッチング信号Ｓ１に応じてオン、オフされる。また、第２半導体スイッチング素子Ｑ２は、制御装置５から与えられる第２スイッチング信号Ｓ２に応じてオン、オフされる。第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２は、例えば、ＧａＮ系ＧＩＴ（Gate Injection Transistor）である。第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２では、制御端子、第１主端子及び第２主端子が、それぞれ、ゲート端子、ドレイン端子及びソース端子である。第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２の各々は、第１主端子（ドレイン端子）と第２主端子（ソース端子）との間に寄生容量を有する。
　ハーフブリッジインバータ３では、第１半導体スイッチング素子Ｑ１のドレイン端子が第１ダイオードＤ１のカソードに接続され、第１半導体スイッチング素子Ｑ１のソース端子が第２半導体スイッチング素子Ｑ２のドレイン端子に接続され、第２半導体スイッチング素子Ｑ２のソース端子が第２ダイオードＤ２のアノードに接続されている。
　また、ハーフブリッジインバータ３では、第１キャパシタＣ１の第１端が第１半導体スイッチング素子Ｑ１のドレイン端子及び第１ダイオードＤ１のカソードに接続され、第１キャパシタＣ１の第２端が第２キャパシタＣ２の第１端に接続され、第２キャパシタＣ２の第２端が第２半導体スイッチング素子Ｑ２のソース端子及び第２ダイオードＤ２のアノードに接続されている。
　（２．６）トランス
　トランスＴｒ１は、１次巻線Ｎ１及び２次巻線Ｎ２を含む。トランスＴｒ１は、ハーフブリッジインバータ３における、第１半導体スイッチング素子Ｑ１と第２半導体スイッチング素子Ｑ２との間の第１出力端３４と、ハーフブリッジインバータ３における、第１キャパシタと第２キャパシタとの間の第２出力端３５と、の間に１次巻線Ｎ１が接続されている。
　トランスＴｒ１では、１次巻線Ｎ１の巻き数が、２次巻線Ｎ２の巻き数よりも大きい。
　（２．７）インダクタ
　インダクタＬ１は、ハーフブリッジインバータ３の第１出力端３４と１次巻線Ｎ１との間に接続されている。インダクタＬ１は、ハーフブリッジインバータ３の第１出力端３４と１次巻線Ｎ１との間に接続されている場合に限らず、例えば、ハーフブリッジインバータ３の第２出力端３５と１次巻線Ｎ１との間に接続されていてもよい。インダクタＬ１は、トランスＴｒ１とは別個のインダクタ（電子部品）であるが、これに限らず、トランスの等価回路において１次巻線に接続された漏れインダクタンスでもよい。
　（２．８）フルブリッジインバータ
　フルブリッジインバータ４は、トランスＴｒ１の２次巻線Ｎ２に接続されている。フルブリッジインバータ４は、第３半導体スイッチング素子Ｑ３、第４半導体スイッチング素子Ｑ４、第５半導体スイッチング素子Ｑ５及び第６半導体スイッチング素子Ｑ６を有する。
　より詳細には、フルブリッジインバータ４は、第３半導体スイッチング素子Ｑ３と第４半導体スイッチング素子Ｑ４との直列回路４１と、第５半導体スイッチング素子Ｑ５と第６半導体スイッチング素子Ｑ６との直列回路４２と、出力キャパシタＣｏと、を有する。第３半導体スイッチング素子Ｑ３と第４半導体スイッチング素子Ｑ４との直列回路４１は、第１出力端子１３と第２出力端子１４との間に接続されている。第５半導体スイッチング素子Ｑ５と第６半導体スイッチング素子Ｑ６との直列回路４２は、第１出力端子１３と第２出力端子１４との間に接続されている。出力キャパシタＣｏは、第１出力端子１３と第２出力端子１４との間に接続されている。
　また、フルブリッジインバータ４は、第３ダイオードＤ３、第４ダイオードＤ４、第５ダイオードＤ５及び第６ダイオードＤ６を有する。第３ダイオードＤ３は、第３半導体スイッチング素子Ｑ３に逆並列接続されている。第４ダイオードＤ４は、第４半導体スイッチング素子Ｑ４に逆並列接続されている。第５ダイオードＤ５は、第５半導体スイッチング素子Ｑ５に逆並列接続されている。第６ダイオードＤ６は、第６半導体スイッチング素子Ｑ６に逆並列接続されている。
　フルブリッジインバータ４では、第３～第６半導体スイッチング素子Ｑ３～Ｑ６の各々は、制御端子、第１主端子及び第２主端子を有する。第３～第６半導体スイッチング素子Ｑ３～Ｑ６の制御端子は、制御装置５に接続されている。第３～第６半導体スイッチング素子Ｑ３～Ｑ６は、制御装置５から与えられる第３～第６スイッチング信号Ｓ３～Ｓ６に応じてオン、オフされる。第３～第６半導体スイッチング素子Ｑ３～Ｑ６は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。より詳細には、第３～第６半導体スイッチング素子Ｑ３～Ｑ６の各々は、ｎチャネルＭＯＳＦＥＴである。ここで、ｎチャネルＭＯＳＦＥＴは、ノーマリオフ型のＳｉ系ＭＯＳＦＥＴである。第３～第６半導体スイッチング素子Ｑ３～Ｑ６では、制御端子、第１主端子及び第２主端子が、それぞれ、ゲート端子、ドレイン端子及びソース端子である。
　フルブリッジインバータ４では、第３半導体スイッチング素子Ｑ３のドレイン端子が第１出力端子１３に接続され、第３半導体スイッチング素子Ｑ３のソース端子が第４半導体スイッチング素子Ｑ４のドレイン端子に接続され、第４半導体スイッチング素子Ｑ４のソース端子が第２出力端子１４に接続されている。
　また、フルブリッジインバータ４では、第５半導体スイッチング素子Ｑ５のドレイン端子が第１出力端子１３に接続され、第５半導体スイッチング素子Ｑ５のソース端子が第６半導体スイッチング素子Ｑ６のドレイン端子に接続され、第６半導体スイッチング素子Ｑ６のソース端子が第２出力端子１４に接続されている。
　フルブリッジインバータ４では、第３～第６ダイオードＤ３～Ｄ６は、第３～第６半導体スイッチング素子Ｑ３～Ｑ６それぞれのＭＯＳＦＥＴの寄生ダイオードである。第３～第６ダイオードＤ３～Ｄ６の各々は、アノード及びカソードを有する。第３～第６ダイオードＤ３～Ｄ６の各々のアノードとカソードは、第３～第６半導体スイッチング素子Ｑ３～Ｑ６のうち対応する半導体スイッチング素子の第２主端子（ソース端子）と第１主端子（ドレイン端子）にそれぞれ接続されている。第３～第６半導体スイッチング素子Ｑ３～Ｑ６の各々は、第１主端子（ドレイン端子）と第２主端子（ソース端子）との間に寄生容量を有する。
　フルブリッジインバータ４は、第３半導体スイッチング素子Ｑ３と第４半導体スイッチング素子Ｑ４との間の第１入力端４４と、第５半導体スイッチング素子Ｑ５と第６半導体スイッチング素子Ｑ６との間の第２入力端４５と、を有する。フルブリッジインバータ４では、第１入力端４４と第２入力端４５との間にトランスＴｒ１の２次巻線Ｎ２が接続されている。
　（２．９）制御装置
　制御装置５は、ハーフブリッジインバータ３及びフルブリッジインバータ４を制御する。制御装置５は、ハーフブリッジインバータ３の第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２を制御する。また、制御装置５は、フルブリッジインバータ４の第３半導体スイッチング素子Ｑ３、第４半導体スイッチング素子Ｑ４、第５半導体スイッチング素子Ｑ５及び第６半導体スイッチング素子Ｑ６を制御する。制御装置５は、第１～第６半導体スイッチング素子Ｑ１～Ｑ６それぞれに第１～第６スイッチング信号（制御信号）Ｓ１～Ｓ６を与えることができるように構成されている。第１～第６スイッチング信号Ｓ１～Ｓ６は、第１～第６半導体スイッチング素子Ｑ１～Ｑ６をオン、オフさせるために、第１～第６半導体スイッチング素子Ｑ１～Ｑ６の制御端子と第２主端子との間に印加されるゲート電圧（ゲート信号）である。第１～第６スイッチング信号Ｓ１～Ｓ６は、第１～第６半導体スイッチング素子Ｑ１～Ｑ６の閾値電圧（ゲート閾値電圧）よりも高い電圧レベル（以下、ハイレベルともいう）と閾値電圧よりも低い電圧レベル（以下、ローレベルともいう）との間で電圧レベルが変化する電圧である。制御装置５は、第１～第６スイッチング信号Ｓ１～Ｓ６の周波数を変えることができるように構成されている。
　制御装置５は、例えば、図２に示すように、第１半導体スイッチング素子Ｑ１を制御する第１スイッチング信号Ｓ１のデューティを５０％とし、第２半導体スイッチング素子Ｑ２を制御する第２スイッチング信号Ｓ２のデューティを５０％とする。第１スイッチング信号Ｓ１のデューティは、第１スイッチング信号Ｓ１の１周期におけるハイレベルの期間とローレベルの期間との合計時間に対するハイレベルの期間の割合である。また、第２スイッチング信号Ｓ２のデューティは、第２スイッチング信号Ｓ２の１周期におけるハイレベルの期間とローレベルの期間との合計時間に対するハイレベルの期間の割合である。
　制御装置５は、例えば、交流電源８からの入力電圧Ｖｉｎの極性が正（図１の矢印の向きで表すように第１交流出力端８１が第２交流出力端８２よりも高電位となる向き）の場合、図３に示すように、第１オン期間（図３では、第１期間Ｔ１）と、デッドタイム期間Ｔｄと、第２オン期間（図３では、第２期間Ｔ２と第３期間Ｔ３とを合わせた期間）と、デッドタイム期間Ｔｄと、が繰り返されるように生成した第１スイッチング信号Ｓ１及び第２スイッチング信号Ｓ２を出力する。第１オン期間は、第１スイッチング信号Ｓ１及び第２スイッチング信号Ｓ２のうち第１スイッチング信号Ｓ１をハイレベルとし、第２スイッチング信号Ｓ２をローレベルとする期間である。第１期間Ｔ１は、入力インダクタＬｉｎの充電期間である。デッドタイム期間Ｔｄは、第１スイッチング信号Ｓ１及び第２スイッチング信号Ｓ２の両方をローレベルとする期間である。第２オン期間は、第１スイッチング信号Ｓ１及び第２スイッチング信号Ｓ２のうち第１スイッチング信号Ｓ１をローレベルとし第２スイッチング信号Ｓ２をハイレベルとする期間である。第２期間Ｔ２は、入力インダクタＬｉｎの放電期間である。第３期間Ｔ３は、入力インダクタＬｉｎに電流が流れないゼロ電流期間である。
　また、制御装置５は、例えば、図２に示すように、第３半導体スイッチング素子Ｑ３を制御する第３スイッチング信号Ｓ３のデューティを５０％とする。また、制御装置５は、第４半導体スイッチング素子Ｑ４を制御する第４スイッチング信号Ｓ４のデューティを５０％とする。また、制御装置５は、第５半導体スイッチング素子Ｑ５を制御する第５スイッチング信号Ｓ５のデューティを５０％とする。また、制御装置５は、第６半導体スイッチング素子Ｑ６を制御する第６スイッチング信号Ｓ６のデューティを５０％とする。第３～第６スイッチング信号Ｓ３～Ｓ６の各々のデューティは、第３～第６スイッチング信号Ｓ３～Ｓ６の１周期におけるハイレベルの期間とローレベルの期間との合計時間に対するハイレベルの期間の割合である。
　図２には、第１～第６スイッチング信号Ｓ１～Ｓ６と、ハーフブリッジインバータ３の出力電圧Ｖ１と、フルブリッジインバータ４の入力電圧Ｖ２と、の関係を示してある。ハーフブリッジインバータ３の出力電圧Ｖ１は、第２出力端３５の電位を基準電位としたときの第１出力端３４と第２出力端３５との間の電圧である。フルブリッジインバータ４の入力電圧Ｖ２は、第２入力端４５の電位を基準電位としたときの第１入力端４４と第２入力端４５との間の電圧である。
　図３には、交流電源８からの入力電圧Ｖｉｎの極性が正（図１の矢印の向きで表すように第１交流出力端８１が第２交流出力端８２よりも高電位となる向き）の場合の、第１スイッチング信号Ｓ１及び第２スイッチング信号Ｓ２と、入力インダクタＬｉｎに流れる電流ｉＬと、ハーフブリッジインバータ３の出力電圧Ｖ１と、の関係を図示してある。
　図４Ａ、４Ｂ及び４Ｃは、図３の第１期間Ｔ１、第２期間Ｔ２及び第３期間Ｔ３それぞれの動作説明図である。図４Ａ及び４Ｂでは、入力インダクタＬｉｎに流れる電流ｉＬ（図５参照）の電流経路を細い破線で示してある。第１期間Ｔ１には、入力インダクタＬｉｎにエネルギが蓄積される。第２期間Ｔ２には、入力インダクタＬｉｎのエネルギが放出される。第３期間Ｔ３は、入力インダクタＬｉｎに流れる電流をゼロとするための期間なので、図４Ｃには、入力インダクタＬｉｎに流れる電流ｉＬは図示されていない。また、図４Ａ、４Ｂ及び４Ｃでは、トランスＴｒ１の１次巻線Ｎ１に流れる電流ｉ１（インダクタＬ１に流れる電流ｉ１）を太い破線で示してある。
　図３の第１期間Ｔ１には、第１半導体スイッチング素子Ｑ１がオン、第２半導体スイッチング素子Ｑ２がオフなので、図４Ａに示すように、入力インダクタＬｉｎ－第１ダイオードＤ１－第１半導体スイッチング素子Ｑ１－接続点３３の経路で入力インダクタＬｉｎに電流ｉＬが流れる。図３の第１期間Ｔ１には、図３に示すように、第１期間Ｔ１の開始時点からの時間経過に伴って入力インダクタＬｉｎに流れる電流ｉＬが増加して入力インダクタＬｉｎにエネルギが蓄積される。また、図３の第１期間Ｔ１には、図４Ａに示すように、第１キャパシタＣ１－第１半導体スイッチング素子Ｑ１－インダクタＬ１－１次巻線Ｎ１－第１キャパシタＣ１の経路で電流ｉ１が流れる。
　第１期間Ｔ１の終了時点からデッドタイム期間Ｔｄが経過した時点では、第２半導体スイッチング素子Ｑ２の両端電圧はゼロボルトまで低下している。これにより、第２半導体スイッチング素子Ｑ２は、第２期間Ｔ２の開始時にゼロボルトスイッチングされる。
　図３の第２期間Ｔ２には、第１半導体スイッチング素子Ｑ１がオフ、第２半導体スイッチング素子Ｑ２がオンなので、図４Ｂに示すように、入力インダクタＬｉｎ－第１ダイオードＤ１－第１キャパシタＣ１－第２キャパシタＣ２－第２半導体スイッチング素子Ｑ２－接続点３３の経路で電流ｉＬが流れる。このとき、入力インダクタＬｉｎの蓄積エネルギが入力インダクタＬｉｎから放出され、第２期間Ｔ２の開始時点からの時間経過にともなって電流ｉＬがゼロまで減少する。また、図３の第２期間Ｔ２には、第２キャパシタＣ２－１次巻線Ｎ１－インダクタＬ１－第１出力端３４－第２半導体スイッチング素子Ｑ２－第２キャパシタＣ２の経路で電流ｉ１が流れる。
　図３の第３期間Ｔ３は、第２キャパシタＣ２－１次巻線Ｎ１－インダクタＬ１－第１出力端３４－第２半導体スイッチング素子Ｑ２－第２キャパシタＣ２の経路で電流ｉ１が流れる。
　図６には、交流電源８からの入力電圧Ｖｉｎの極性が負の場合の、第１スイッチング信号Ｓ１及び第２スイッチング信号Ｓ２と、入力インダクタＬｉｎに流れる電流ｉＬと、ハーフブリッジインバータ３の出力電圧Ｖ１と、の関係を図示してある。
　制御装置５は、交流電源８からの入力電圧Ｖｉｎの極性が負の場合、図６に示すように、第３オン期間（図６では、第４期間Ｔ１１）と、デッドタイム期間Ｔｄと、第４オン期間（図３では、第５期間Ｔ１２と第６期間Ｔ１３とを合わせた期間）と、デッドタイム期間Ｔｄと、が繰り返されるように生成した第１スイッチング信号Ｓ１及び第２スイッチング信号Ｓ２を出力する。第３オン期間は、第１スイッチング信号Ｓ１及び第２スイッチング信号Ｓ２のうち第２スイッチング信号Ｓ２をハイレベルとし、第１スイッチング信号Ｓ１をローレベルとする期間である。第４期間Ｔ１１は、入力インダクタＬｉｎの充電期間である。デッドタイム期間Ｔｄは、第１スイッチング信号Ｓ１及び第２スイッチング信号Ｓ２の両方をローレベルとする期間である。第４オン期間は、第１スイッチング信号Ｓ１及び第２スイッチング信号Ｓ２のうち第１スイッチング信号Ｓ１をハイレベルとし第２スイッチング信号Ｓ２をローレベルとする期間である。第５期間Ｔ１２は、入力インダクタＬｉｎの放電期間である。第６期間Ｔ１３は、入力インダクタＬｉｎに電流が流れないゼロ電流期間である。
　図７Ａ、７Ｂ及び７Ｃは、図６の第４期間Ｔ１１、第５期間Ｔ１２及び第６期間Ｔ１３それぞれの動作説明図である。図７Ａ及び７Ｂでは、入力インダクタＬｉｎに流れる電流ｉＬの電流経路を細い破線で示してある。第６期間Ｔ１３は、入力インダクタＬｉｎに流れる電流をゼロとするための期間なので、図７Ｃには、入力インダクタＬｉｎに流れる電流ｉＬは図示されていない。また、図７Ａ、７Ｂ及び７Ｃでは、インダクタＬ１に流れる電流ｉ１を太い破線で示してある。
　図６の第４期間Ｔ１１には、第１半導体スイッチング素子Ｑ１がオフ、第２半導体スイッチング素子Ｑ２がオンなので、図７Ａに示すように、第２半導体スイッチング素子Ｑ２－第２ダイオードＤ２－入力インダクタＬｉｎの経路で入力インダクタＬｉｎに電流ｉＬが流れる。また、第４期間Ｔ１１には、第２キャパシタＣ２－１次巻線Ｎ１－インダクタＬ１－第２半導体スイッチング素子Ｑ２－第２キャパシタＣ２の経路で電流ｉ１が流れる。
　第４期間Ｔ１１の終了時点からデッドタイム期間Ｔｄが経過した時点では、第１半導体スイッチング素子Ｑ１の両端電圧はゼロボルトまで低下している。これにより、第１半導体スイッチング素子Ｑ１は、第５期間Ｔ１２の開始時にゼロボルトスイッチングされる。
　図６の第５期間Ｔ１２には、第１半導体スイッチング素子Ｑ１がオン、第２半導体スイッチング素子Ｑ２がオフなので、図７Ｂに示すように、第１半導体スイッチング素子Ｑ１－第１キャパシタＣ１－第２キャパシタＣ２－第２ダイオードＤ２－入力インダクタＬｉｎの経路で入力インダクタＬｉｎに電流ｉＬが流れる。また、図６の第５期間Ｔ１２には、第１キャパシタＣ１－第１半導体スイッチング素子Ｑ１－インダクタＬ１－１次巻線Ｎ１－第１キャパシタＣ１の経路で電流ｉ１が流れる。
　図６の第６期間Ｔ１３は、図７Ｃに示すように、第１キャパシタＣ１－第１半導体スイッチング素子Ｑ１－インダクタＬ１－１次巻線Ｎ１－第１キャパシタＣ１の経路で電流ｉ１が流れる。
　制御装置５は、例えば、図５に示すように、入力インダクタＬｉｎに流れる電流ｉＬのモードが電流不連続モードとなるように第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２を制御する。図５には、交流電源８からコンバータ装置１に流れる入力電流Ｉｉｎの波形も図示してある。
　コンバータ装置１では、入力インダクタＬｉｎのインダクタンスをＬｉｎとし、入力インダクタＬｉｎに流れる電流ｉＬの波高値をｉＬｍａｘとすると、ｉＬｍａｘは、式（１）で表される。
Figure JPOXMLDOC01-appb-M000001
　したがって、コンバータ装置１では、第１期間Ｔ１及びインダクタンスＬｉｎそれぞれが一定の場合、入力電圧Ｖｉｎの瞬時値に比例して電流ｉＬの波高値ｉＬｍａｘが変化するので、力率を向上させることが可能となる。
　また、制御装置５は、ハーフブリッジインバータ３の直流バス電圧Ｖｄｃ（図１参照）を制御し、フルブリッジインバータ４の出力電圧Ｖｏ（図１参照）を制御する。直流バス電圧Ｖｄｃは、第１キャパシタＣ１と第２キャパシタＣ２との第２直列回路３２の両端電圧である。
　交流電源８からコンバータ装置１への入力電圧Ｖｉｎの最大値（波高値）をＶｍａｘとし、コンバータ装置１の出力電力をＰｏとし、ハーフブリッジインバータ３のスイッチング周期をＴｓｗ（図３及び５参照）とし、ハーフブリッジインバータ３のスイッチング周期Ｔｓｗにおけるオン時間（第１スイッチング信号Ｓ１及び第２スイッチング信号Ｓ２それぞれをハイレベルとする期間）をＴｏｎ（＝Ｔ１）とし、入力インダクタＬｉｎのインダクタンスをＬｉｎとすると、直流バス電圧Ｖｄｃは、式（２）で表される。
Figure JPOXMLDOC01-appb-M000002
　コンバータ装置１では、制御装置５が第１スイッチング信号Ｓ１及び第２スイッチング信号Ｓ２の各々のデューティを５０％とするので、出力電力Ｐｏが一定であれば、直流バス電圧Ｖｄｃを一定とすることが可能となる。
　また、制御装置５は、フルブリッジインバータ４の出力電圧指令値Ｖｏ＊とフルブリッジインバータ４の出力電圧Ｖｏの検出値とに基づくＰＩ制御により、ハーフブリッジインバータ３の出力電圧Ｖ１とフルブリッジインバータ４の入力電圧Ｖ２との位相差θ１（図２参照）を制御する。ハーフブリッジインバータ３の出力電圧Ｖ１とフルブリッジインバータ４の入力電圧Ｖ２との位相差θ１は、第１スイッチング信号Ｓ１と第３スイッチング信号Ｓ３との位相差θ（図２参照）と同じである。
　コンバータ装置１の出力電力をＰｏとし、トランスＴｒ１の１次巻線Ｎ１の巻き数をｎ１とし、２次巻線Ｎ２の巻き数をｎ２とし、インダクタＬ１のインダクタンスをＬ１とし、位相差θをラジアン単位に換算した値をδとすると、出力電力Ｐｏは、式（３）で表される。
Figure JPOXMLDOC01-appb-M000003
　制御装置５は、図１に示すように、第１減算部５１と、第１ＰＩ制御部５２と、生成部５５と、を有する。第１減算部５１は、出力電圧指令値Ｖｏ＊と出力電圧Ｖｏとの差分電圧値を求める。第１ＰＩ制御部５２は、第１減算部５１にて求められた差分値をゼロに近づけるフィードバック制御のための位相差指令値θ＊を生成する。これにより、制御装置５は、出力電圧指令値Ｖｏ＊と出力電圧Ｖｏとの差分電圧値を小さくするようにハーフブリッジインバータ３及びフルブリッジインバータ４を制御する。より詳細には、生成部５５は、第１スイッチング信号Ｓ１と第３スイッチング信号Ｓ３との位相差θの値を位相差指令値θ＊の値とするように第１スイッチング信号Ｓ１及び第３スイッチング信号Ｓ３を生成し、第１スイッチング信号Ｓ１に基づいて第２スイッチング信号Ｓ２を生成し、第３スイッチング信号Ｓ３に基づいて第４～第６スイッチング信号Ｓ４～Ｓ６を生成する。出力電圧指令値Ｖｏ＊は、制御装置５である第１制御装置５とは別の第２制御装置から第１制御装置５への第１外部指令によって第１制御装置５において決まる。言い換えれば、第１制御装置５は、第２制御装置からの第１外部指令に基づいて出力電圧指令値Ｖｏ＊を生成する機能を有する。もしくは、出力電圧指令値Ｖｏ＊は、あらかじめ、第１制御装置５にプログラムにて記憶されている。
　第１外部指令は、例えば、コンバータ装置１の出力電圧Ｖｏに関する指令である。第２制御装置から第１制御装置５への第１外部指令の通信での通信プロトコルとしては、例えば、ＭＯＤＢＵＳ又はＣＡＮ又はその他のシリアル通信プロトコルを利用することができる。第２制御装置は、例えば、外部コントローラでもよい。第２制御装置から第１制御装置５への外部指令の通信に関して、通信プロトコルを利用することは必須ではない。また、第２制御装置は、第１制御装置５と同一の基板上に実装されている別のシステムマイクロコンピュータでもよい。
　ところで、コンバータ装置１では、第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２のスイッチング周期Ｔｓｗを一定とすると、コンバータ装置１に接続されている負荷の変動等によって出力電力Ｐｏが変動したときに、上述の式（２）から分かるように直流バス電圧Ｖｄｃが変動する。例えば、図８に示すように、スイッチング周波数ｆｓｗ（＝１／Ｔｓｗ）が５０ｋＨｚの場合、出力電力が１００Ｗよりも低下すると直流バス電圧Ｖｄｃが直流バス電圧指令値Ｖｄｃ＊よりも上昇してしまう。
　そこで、制御装置５は、ハーフブリッジインバータ３の直流バス電圧指令値Ｖｄｃ＊とハーフブリッジインバータ３の直流バス電圧Ｖｄｃの検出値とに基づくＰＩ制御により、第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２のスイッチング周波数ｆｓｗを制御する。また、制御装置５は、第３半導体スイッチング素子Ｑ３、第４半導体スイッチング素子Ｑ４、第５半導体スイッチング素子Ｑ５及び第６半導体スイッチング素子Ｑ６のスイッチング周波数を、第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２のスイッチング周波数ｆｓｗと同じにする。つまり、コンバータ装置１では、制御装置５が第１～第６半導体スイッチング素子Ｑ１～Ｑ６をＰＦＭ（Pulse Frequency Modulation）制御することにより直流バス電圧Ｖｄｃを制御する。
　制御装置５は、第２減算部５３と、第２ＰＩ制御部５４と、を有する。第２減算部５３は、直流バス電圧指令値Ｖｄｃ＊と直流バス電圧Ｖｄｃとの差分電圧値を求める。第２ＰＩ制御部５４は、第２減算部５３にて求められた差分電圧値をゼロに近づけるフィードバック制御のためのスイッチング周波数指令値ｆｓｗ＊を生成する。これにより、制御装置５は、直流バス電圧指令値Ｖｄｃ＊と直流バス電圧Ｖｄｃとの差分電圧値を小さくするようにハーフブリッジインバータ３及びフルブリッジインバータ４を制御する。より詳細には、制御装置５は、第１～第６スイッチング信号Ｓ１～Ｓ６のスイッチング周波数ｆｓｗの値をスイッチング周波数指令値ｆｓｗ＊の値に変更する。直流バス電圧指令値Ｖｄｃ＊は、第２制御装置から第１制御装置５への第２外部指令によって第１制御装置５において決まる。言い換えれば、第１制御装置５は、第２制御装置からの第２外部指令に基づいて直流バス電圧指令値Ｖｄｃ＊を生成する機能を有する。
　第２外部指令は、例えば、コンバータ装置１の直流バス電圧Ｖｄｃに関する指令である。第２制御装置から第１制御装置５への第２外部指令の通信での通信プロトコルとしては、例えば、ＭＯＤＢＵＳ又はＣＡＮ又はその他のシリアル通信プロトコルを利用することができる。第２制御装置は、例えば、外部コントローラでもよい。第２制御装置から第１制御装置５への第２外部指令の通信に関して、通信プロトコルを利用することは必須ではない。
　コンバータ装置１では、制御装置５が直流バス電圧指令値Ｖｄｃ＊と直流バス電圧Ｖｄｃの検出値とに基づくＰＩ制御により、第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２のスイッチング周波数ｆｓｗを制御することにより、負荷変動等によってコンバータ装置１の出力電力Ｐｏが変動しても直流バス電圧Ｖｄｃを直流バス電圧指令値Ｖｄｃ＊の値に近づける制御を行うことが可能となる。
　制御装置５の実行主体は、コンピュータシステムを含んでいる。コンピュータシステムは、１又は複数のコンピュータを有している。コンピュータシステムは、ハードウェアとしてのプロセッサ及びメモリを主構成とする。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、本開示における制御装置５の実行主体としての機能が実現される。プログラムは、コンピュータシステムのメモリに予め記録されていてもよいが、電気通信回線を通じて提供されてもよいし、コンピュータシステムで読み取り可能なメモリカード、光学ディスク、ハードディスクドライブ（磁気ディスク）等の非一時的記録媒体に記録されて提供されてもよい。コンピュータシステムのプロセッサは、半導体集積回路（ＩＣ）又は大規模集積回路（ＬＳＩ）を含む１乃至複数の電子回路で構成される。複数の電子回路は、１つのチップに集約されていてもよいし、複数のチップに分散して設けられていてもよい。複数のチップは、１つの装置に集約されていてもよいし、複数の装置に分散して設けられていてもよい。
　（３）コンバータ装置の特性例
　図９は、入力電圧Ｖｉｎ、入力電流Ｉｉｎ、電流ｉＬ、出力電圧Ｖ１、電流ｉ１、入力電圧Ｖ２及び電流ｉ２、それぞれの波形を示している。電流ｉ２は、トランスＴｒ１の２次巻線Ｎ２に流れる電流である。図９では、コンバータ装置１の動作中に負荷変動により出力電力Ｐｏが１００Ｗから５０Ｗに変動した場合について例示されている。
　図１０Ａは、出力電力Ｐｏが１００Ｗのときの横軸を拡大した図であり、入力電圧Ｖｉｎ、電流ｉＬ、出力電圧Ｖ１、電流ｉ１、入力電圧Ｖ２及び電流ｉ２、それぞれの波形を示している。また、図１０Ｂは、出力電力Ｐｏが５０Ｗのときの横軸を拡大した図であり、入力電圧Ｖｉｎ、電流ｉＬ、出力電圧Ｖ１、電流ｉ１、入力電圧Ｖ２及び電流ｉ２、それぞれの波形を示している。
　図１０Ａ及び１０Ｂから、出力電力Ｐｏが１００Ｗのときと５０Ｗのときとで、出力電圧Ｖ１の１周期の長さが異なり、出力電圧Ｖ１の波高値が同じであることが分かる。出力電力Ｐｏが１００Ｗのときのスイッチング周波数ｆｓｗは、例えば、６０ｋＨｚであり、出力電力Ｐｏが５０Ｗのときのスイッチング周波数ｆｓｗは、例えば、１００ｋＨｚである。出力電力Ｐｏが１００Ｗのときの出力電圧Ｖ１の１周期の長さは、１６．４μｓであり、出力電力Ｐｏが５０Ｗのときの出力電圧Ｖ１の１周期の長さは、１０μｓである。
　（４）まとめ
　実施形態１に係るコンバータ装置１は、整流器２と、ハーフブリッジインバータ３と、入力インダクタＬｉｎと、トランスＴｒ１と、フルブリッジインバータ４と、インダクタＬ１と、制御装置５と、を備える。整流器２は、第１ダイオードＤ１と第１ダイオードＤ１に直列接続された第２ダイオードＤ２とで構成されている。整流器２では、交流電源８の第１交流出力端８１が第１ダイオードＤ１と第２ダイオードＤ２との接続点２１に接続される。ハーフブリッジインバータ３は、第１半導体スイッチング素子Ｑ１と第２半導体スイッチング素子Ｑ２との第１直列回路３１と、第１キャパシタＣ１と第２キャパシタＣ２との第２直列回路３２と、を有する。第２直列回路３２は、第１直列回路３１に並列接続されている。ハーフブリッジインバータ３では、第１半導体スイッチング素子Ｑ１が第１ダイオードＤ１のカソードに接続されており、第２半導体スイッチング素子Ｑ２が第２ダイオードＤ２のアノードに接続されている。ハーフブリッジインバータ３では、交流電源８の第２交流出力端８２が第１半導体スイッチング素子Ｑ１と第２半導体スイッチング素子Ｑ２との接続点３３に接続される。入力インダクタＬｉｎは、交流電源８と整流器２との間に接続される。トランスＴｒ１は、１次巻線Ｎ１及び２次巻線Ｎ２を含む。トランスＴｒ１は、ハーフブリッジインバータ３における、第１半導体スイッチング素子Ｑ１と第２半導体スイッチング素子Ｑ２との間の第１出力端３４と、ハーフブリッジインバータ３における、第１キャパシタＣ１と第２キャパシタＣ２との間の第２出力端３５と、の間に１次巻線Ｎ１が接続されている。フルブリッジインバータ４は、トランスＴｒ１の２次巻線Ｎ２に接続されている。フルブリッジインバータ４は、第３半導体スイッチング素子Ｑ３、第４半導体スイッチング素子Ｑ４、第５半導体スイッチング素子Ｑ５及び第６半導体スイッチング素子Ｑ６を有する。インダクタＬ１は、ハーフブリッジインバータ３の第１出力端３４又は第２出力端３５と１次巻線Ｎ１との間に接続されている。制御装置５は、ハーフブリッジインバータ３及びフルブリッジインバータ４を制御する。
　以上説明した実施形態１に係るコンバータ装置１によれば、高力率化及び高効率化を図ることが可能となる。
　また、実施形態１に係るコンバータ装置１では、制御装置５が、入力インダクタＬｉｎに流れる電流ｉＬのモードが電流不連続モードとなるように第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２を制御するので、力率を向上させることができる。
　また、実施形態１に係るコンバータ装置１では、制御装置５が、出力電圧指令値Ｖｏ＊と出力電圧Ｖｏの検出値とに基づくＰＩ制御により、ハーフブリッジインバータ３の出力電圧Ｖ１とフルブリッジインバータ４の入力電圧Ｖ２との位相差θ１を制御するので、出力電圧Ｖｏを制御することができる。
　また、実施形態１に係るコンバータ装置１では、制御装置５が直流バス電圧指令値Ｖｄｃ＊と直流バス電圧Ｖｄｃの検出値とに基づくＰＩ制御により、第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２のスイッチング周波数ｆｓｗを制御し、第３～第６半導体スイッチング素子Ｑ３～Ｑ６のスイッチング周波数を、第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２のスイッチング周波数ｆｓｗと同じにする。これにより、実施形態１に係るコンバータ装置１は、負荷変動時にハーフブリッジインバータ３の直流バス電圧Ｖｄｃが変動してしまうことを抑制することができる。
　（実施形態２）
　以下では、実施形態２に係るコンバータ装置１ａについて、図１１に基づいて説明する。実施形態２に係るコンバータ装置１ａに関し、実施形態１に係るコンバータ装置１（図１参照）と同様の構成要素については、同一の符号を付して説明を適宜省略する。
　（１）構成
　実施形態２に係るコンバータ装置１ａは、実施形態１に係るコンバータ装置１におけるハーフブリッジインバータ３と同じ構成の第１ハーフブリッジインバータ３Ａを備え、かつ、フルブリッジインバータ４及び制御装置５の代わりに、第２ハーフブリッジインバータ７及び制御装置５ａを備える点で、実施形態１に係るコンバータ装置１と相違する。
　第１ハーフブリッジインバータ３Ａは、ハーフブリッジインバータ３と同じ構成なので、第１半導体スイッチング素子Ｑ１、第２半導体スイッチング素子Ｑ２、第１キャパシタＣ１及び第２キャパシタＣ２を有する。第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２の制御端子は、制御装置５ａに接続されている。第１半導体スイッチング素子Ｑ１は、制御装置５ａから与えられる第１スイッチング信号Ｓ１に応じてオン、オフされる。また、第２半導体スイッチング素子Ｑ２は、制御装置５ａから与えられる第２スイッチング信号Ｓ２に応じてオン、オフされる。
　第２ハーフブリッジインバータ７は、トランスＴｒ１の２次巻線Ｎ２に接続されている。第２ハーフブリッジインバータ７は、実施形態１に係るコンバータ装置１における第５半導体スイッチング素子Ｑ５及び第６半導体スイッチング素子Ｑ６の代わりに、第３キャパシタＣ３及び第４キャパシタＣ４を備える。第２ハーフブリッジインバータ７は、第３半導体スイッチング素子Ｑ３と第４半導体スイッチング素子Ｑ４との直列回路４１と、第３キャパシタＣ３と第４キャパシタＣ４との直列回路４３と、出力キャパシタＣｏと、を有する。第３半導体スイッチング素子Ｑ３と第４半導体スイッチング素子Ｑ４との直列回路４１は、第１出力端子１３と第２出力端子１４との間に接続されている。第３キャパシタＣ３と第４キャパシタＣ４との直列回路４３は、第１出力端子１３と第２出力端子１４との間に接続されている。出力キャパシタＣｏは、第１出力端子１３と第２出力端子１４との間に接続されている。
　また、第２ハーフブリッジインバータ７は、第３ダイオードＤ３及び第４ダイオードＤ４を有する。第３ダイオードＤ３は、第３半導体スイッチング素子Ｑ３に逆並列接続されている。第４ダイオードＤ４は、第４半導体スイッチング素子Ｑ４に逆並列接続されている。
　第２ハーフブリッジインバータ７では、第３半導体スイッチング素子Ｑ３及び第４半導体スイッチング素子Ｑ４の各々は、制御端子、第１主端子及び第２主端子を有する。第３半導体スイッチング素子Ｑ３の制御端子及び第４半導体スイッチング素子Ｑ４の制御端子は、制御装置５ａに接続されている。第３半導体スイッチング素子Ｑ３は、制御装置５ａから与えられる第３スイッチング信号Ｓ３に応じてオン、オフされる。また、第４半導体スイッチング素子Ｑ４は、制御装置５ａから与えられる第４スイッチング信号Ｓ４に応じてオン、オフされる。
　第２ハーフブリッジインバータ７は、第３半導体スイッチング素子Ｑ３と第４半導体スイッチング素子Ｑ４との間の第１入力端４４と、第３キャパシタＣ３と第４キャパシタＣ４との間の第２入力端４７と、を有する。第２ハーフブリッジインバータ７では、第１入力端４４と第２入力端４７との間にトランスＴｒ１の２次巻線Ｎ２が接続されている。
　制御装置５ａは、第１ハーフブリッジインバータ３Ａ及び第２ハーフブリッジインバータ７を制御する。制御装置５ａは、第１ハーフブリッジインバータ３Ａの第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２を制御する。また、制御装置５ａは、第２ハーフブリッジインバータ７の第３半導体スイッチング素子Ｑ３及び第４半導体スイッチング素子Ｑ４を制御する。制御装置５ａは、第１～第４半導体スイッチング素子Ｑ１～Ｑ４それぞれに第１～第４スイッチング信号（制御信号）Ｓ１～Ｓ４を与えることができるように構成されている。第１～第４スイッチング信号Ｓ１～Ｓ４は、第１～第４半導体スイッチング素子Ｑ１～Ｑ４をオン、オフさせるために、第１～第４半導体スイッチング素子Ｑ１～Ｑ４の制御端子と第２主端子との間に印加されるゲート電圧（ゲート信号）である。第１～第４スイッチング信号Ｓ１～Ｓ４は、第１～第４半導体スイッチング素子Ｑ１～Ｑ４の閾値電圧（ゲート閾値電圧）よりも高い電圧レベル（以下、ハイレベルともいう）と閾値電圧よりも低い電圧レベル（以下、ローレベルともいう）との間で電圧レベルが変化する電圧である。制御装置５ａは、第１～第４スイッチング信号Ｓ１～Ｓ４の周波数を変えることができるように構成されている。第１～第４スイッチング信号Ｓ１～Ｓ４について、実施形態１で説明した第１～第４スイッチング信号Ｓ１～Ｓ４と同じである。
　制御装置５ａは、第１ハーフブリッジインバータ３Ａの出力電圧Ｖ１ａを制御し、第２ハーフブリッジインバータ７の出力電圧Ｖｏａを制御する。
　また、制御装置５ａは、実施形態１の制御装置５と同様、第１半導体スイッチング素子Ｑ１を制御する第１スイッチング信号Ｓ１のデューティを５０％とし、第２半導体スイッチング素子Ｑ２を制御する第２スイッチング信号Ｓ２のデューティを５０％とする。
　また、制御装置５ａは、第３半導体スイッチング素子Ｑ３を制御する第３スイッチング信号Ｓ３のデューティを５０％とし、第４半導体スイッチング素子Ｑ４を制御する第４スイッチング信号Ｓ４のデューティを５０％とする。
　また、制御装置５ａは、実施形態１の制御装置５と同様、入力インダクタＬｉｎに流れる電流ｉＬのモードが電流不連続モードとなるように第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２を制御する。
　また、制御装置５ａは、第２ハーフブリッジインバータ７の出力電圧指令値Ｖｏａ＊と第２ハーフブリッジインバータ７の出力電圧Ｖｏａの検出値とに基づくＰＩ制御により、第１ハーフブリッジインバータ３Ａの出力電圧Ｖ１ａと第２ハーフブリッジインバータ７の入力電圧Ｖ２ａとの位相差を制御する。
　また、制御装置５ａは、第１ハーフブリッジインバータ３Ａの直流バス電圧指令値Ｖｄｃ＊と第１ハーフブリッジインバータ３Ａの直流バス電圧Ｖｄｃの検出値とに基づくＰＩ制御により、第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２のスイッチング周波数を制御し、第３半導体スイッチング素子Ｑ３及び第４半導体スイッチング素子Ｑ４のスイッチング周波数を、第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２のスイッチング周波数と同じにする。
　制御装置５ａは、図１１に示すように、第１減算部５１ａと、第１ＰＩ制御部５２ａと、生成部５５ａと、を有する。第１減算部５１ａは、出力電圧指令値Ｖｏａ＊と出力電圧Ｖｏａとの差分電圧値を求める。第１ＰＩ制御部５２ａは、第１減算部５１ａにて求められた差分値をゼロに近づけるフィードバック制御のための位相差指令値θａ＊を生成する。これにより、制御装置５ａは、出力電圧指令値Ｖｏａ＊と出力電圧Ｖｏａとの差分電圧値を小さくするように第１ハーフブリッジインバータ３Ａ及び第２ハーフブリッジインバータ７を制御する。より詳細には、生成部５５ａは、第１スイッチング信号Ｓ１と第３スイッチング信号Ｓ３との位相差の値を位相差指令値θａ＊の値とするように第１スイッチング信号Ｓ１及び第３スイッチング信号Ｓ３を生成し、第１スイッチング信号Ｓ１に基づいて第２スイッチング信号Ｓ２を生成し、第３スイッチング信号Ｓ３に基づいて第４スイッチング信号Ｓ４を生成する。出力電圧指令値Ｖｏａ＊は、制御装置５ａである第１制御装置５ａとは別の第２制御装置から第１制御装置５ａへの第１外部指令によって第１制御装置５ａにおいて決まる。言い換えれば、第１制御装置５ａは、第２制御装置からの第１外部指令に基づいて出力電圧指令値Ｖｏａ＊を生成する機能を有する。もしくは、出力電圧指令値Ｖｏａ＊は、あらかじめ、第１制御装置５ａにプログラムにて記憶されている。
　制御装置５ａは、第２減算部５３ａと、第２ＰＩ制御部５４ａと、を有する。第２減算部５３ａは、直流バス電圧指令値Ｖｄｃ＊と直流バス電圧Ｖｄｃとの差分電圧値を求める。第２ＰＩ制御部５４ａは、第２減算部５３ａにて求められた差分電圧値をゼロに近づけるフィードバック制御のためのスイッチング周波数指令値ｆｓｗ＊を生成する。これにより、制御装置５ａは、直流バス電圧指令値Ｖｄｃ＊と直流バス電圧Ｖｄｃとの差分電圧値を小さくするように第１ハーフブリッジインバータ３Ａ及び第２ハーフブリッジインバータ７を制御する。より詳細には、制御装置５ａは、第１～第４スイッチング信号Ｓ１～Ｓ４のスイッチング周波数の値をスイッチング周波数指令値ｆｓｗ＊の値に変更する。直流バス電圧指令値Ｖｄｃ＊は、第２制御装置から第１制御装置５ａへの第２外部指令によって第１制御装置５ａにおいて決まる。言い換えれば、第１制御装置５ａは、第２制御装置からの第２外部指令に基づいて直流バス電圧指令値Ｖｄｃ＊を生成する機能を有する。
　第２外部指令は、例えば、コンバータ装置１ａの直流バス電圧Ｖｄｃに関する指令である。第２制御装置から第１制御装置５ａへの第２外部指令の通信での通信プロトコルとしては、例えば、ＭＯＤＢＵＳ又はＣＡＮ又はその他のシリアル通信プロトコルを利用することができる。第２制御装置は、例えば、外部コントローラでもよい。第２制御装置から第１制御装置５ａへの第２外部指令の通信に関して、通信プロトコルを利用することは必須ではない。
　コンバータ装置１ａでは、制御装置５が直流バス電圧指令値Ｖｄｃ＊と直流バス電圧Ｖｄｃの検出値とに基づくＰＩ制御により、第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２のスイッチング周波数を制御することにより、負荷変動等によってコンバータ装置１ａの出力電力Ｐｏが変動しても直流バス電圧Ｖｄｃを直流バス電圧指令値Ｖｄｃ＊の値に近づける制御を行うことが可能となる。
　制御装置５ａの実行主体は、制御装置５の実行主体と同様、コンピュータシステムを含んでいる。
　（２）まとめ
　実施形態２に係るコンバータ装置１ａは、整流器２と、第１ハーフブリッジインバータ３Ａと、入力インダクタＬｉｎと、トランスＴｒ１と、インダクタＬ１と、第２ハーフブリッジインバータ７と、制御装置５ａと、を備える。整流器２は、第１ダイオードＤ１と第１ダイオードＤ１に直列接続された第２ダイオードＤ２とで構成されている。整流器２では、交流電源８の第１交流出力端８１が第１ダイオードＤ１と第２ダイオードＤ２との接続点２１に接続される。第１ハーフブリッジインバータ３Ａは、第１半導体スイッチング素子Ｑ１と第２半導体スイッチング素子Ｑ２との第１直列回路３１と、第１キャパシタＣ１と第２キャパシタＣ２との第２直列回路３２と、を有する。第１直列回路３１は、第１ダイオードＤ１のカソードと第２ダイオードＤ２のアノードとの間に接続されている。第２直列回路３２は、第１直列回路３１に並列接続されている。第１ハーフブリッジインバータ３Ａでは、交流電源８の第２交流出力端８２が第１半導体スイッチング素子Ｑ１と第２半導体スイッチング素子Ｑ２との接続点３３に接続される。入力インダクタＬｉｎは、交流電源８と整流器２との間に接続される。トランスＴｒ１は、１次巻線Ｎ１及び２次巻線Ｎ２を含む。トランスＴｒ１は、第１ハーフブリッジインバータ３Ａにおける、第１半導体スイッチング素子Ｑ１と第２半導体スイッチング素子Ｑ２との間の第１出力端３４と、第１ハーフブリッジインバータ３Ａにおける、第１キャパシタＣ１と第２キャパシタＣ２との間の第２出力端３５と、の間に１次巻線Ｎ１が接続されている。インダクタＬ１は、第１ハーフブリッジインバータ３Ａの第１出力端３４又は第２出力端３５と１次巻線Ｎ１との間に接続されている。第２ハーフブリッジインバータ７は、トランスＴｒ１の２次巻線Ｎ２に接続されている。第２ハーフブリッジインバータ７は、第３半導体スイッチング素子Ｑ３、第４半導体スイッチング素子Ｑ４、第３キャパシタＣ３及び第４キャパシタＣ４を有する。制御装置５ａは、第１ハーフブリッジインバータ３Ａ及び第２ハーフブリッジインバータ７を制御する。
　実施形態２に係るコンバータ装置１ａによれば、高力率化及び高効率化を図ることが可能となる。
　また、実施形態２に係るコンバータ装置１ａでは、制御装置５ａが、入力インダクタＬｉｎに流れる電流ｉＬのモードが電流不連続モードとなるように第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２を制御するので、力率を向上させることができる。
　また、実施形態２に係るコンバータ装置１ａでは、制御装置５ａが、出力電圧指令値Ｖｏａ＊と出力電圧Ｖｏａの検出値とに基づくＰＩ制御により、第１ハーフブリッジインバータ３Ａの出力電圧Ｖ１ａと第２ハーフブリッジインバータ７の入力電圧Ｖ２ａとの位相差を制御するので、出力電圧Ｖｏａを制御することができる。
　また、実施形態２に係るコンバータ装置１ａでは、制御装置５ａが直流バス電圧指令値Ｖｄｃ＊と直流バス電圧Ｖｄｃの検出値とに基づくＰＩ制御により、第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２のスイッチング周波数ｆｓｗを制御し、第３半導体スイッチング素子Ｑ３及び第４半導体スイッチング素子Ｑ４のスイッチング周波数を、第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２のスイッチング周波数ｆｓｗと同じにする。これにより、実施形態２に係るコンバータ装置１ａは、負荷変動時に第１ハーフブリッジインバータ３Ａの直流バス電圧Ｖｄｃが変動してしまうことを抑制することができる。
　（変形例）
　上記の実施形態１、２は、本開示の様々な実施形態の一つに過ぎない。上記の実施形態１、２は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。
　例えば、第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２の各々は、ＧａＮ系ＧＩＴに限らず、例えば、Ｓｉ系ＭＯＳＦＥＴ、ＳｉＣ系ＭＯＳＦＥＴ又はＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。
　また、第３～第６半導体スイッチング素子Ｑ３～Ｑ６は、ｎチャネルＭＯＳＦＥＴに限らず、ｐチャネルＭＯＳＦＥＴであってもよい。また、第３～第６半導体スイッチング素子Ｑ３～Ｑ６を構成するＭＯＳＦＥＴは、Ｓｉ系ＭＯＳＦＥＴに限らず、例えば、ＳｉＣ系ＭＯＳＦＥＴ、ＩＧＢＴ又はＧａＮ系ＧＩＴであってもよい。
　また、実施形態１に係るコンバータ装置１では、インダクタＬ１が、ハーフブリッジインバータ３の第１出力端３４又は第２出力端３５と１次巻線Ｎ１との間に接続されているが、図１２に示すように、インダクタＬ１が、トランスＴｒ１の２次巻線Ｎ２とフルブリッジインバータ４との間に接続されていてもよい。
　また、トランスＴｒ１は、１次巻線Ｎ１の巻き数が、２次巻線Ｎ２の巻き数よりも大きい構成に限らず２次巻線Ｎ２の巻き数が１次巻線Ｎ１の巻き数よりも大きい構成であってもよい。
　また、入力フィルタ６は、ＬＣフィルタに限らず、例えば、コモンモードフィルタであってもよい。
　コンバータ装置１では、入力インダクタＬｉｎは、交流電源８と整流器２との間に接続される場合に限らず、交流電源８とハーフブリッジインバータ３との間に接続されてもよい。
　コンバータ装置１では、入力インダクタＬｉｎは、交流電源８と整流器２との間に接続される場合に限らず、交流電源８と第１ハーフブリッジインバータ３Ａとの間に接続されてもよい。
　（態様）
　以上説明した実施形態１～２等から本明細書には以下の態様が開示されている。
　第１の態様に係るコンバータ装置（１）は、整流器（２）と、ハーフブリッジインバータ（３）と、入力インダクタ（Ｌｉｎ）と、トランス（Ｔｒ１）と、フルブリッジインバータ（４）と、インダクタ（Ｌ１）と、制御装置（５）と、を備える。整流器（２）は、第１ダイオード（Ｄ１）と第１ダイオード（Ｄ１）に直列接続された第２ダイオード（Ｄ２）とで構成されている。整流器（２）では、交流電源（８）の第１交流出力端（８１）が第１ダイオード（Ｄ１）と第２ダイオード（Ｄ２）との接続点（２１）に接続される。ハーフブリッジインバータ（３）は、第１半導体スイッチング素子（Ｑ１）と第２半導体スイッチング素子（Ｑ２）との第１直列回路（３１）と、第１キャパシタ（Ｃ１）と第２キャパシタ（Ｃ２）との第２直列回路（３２）と、を有する。第２直列回路（３２）は、第１直列回路（３１）に並列接続されている。ハーフブリッジインバータ（３）では、第１半導体スイッチング素子（Ｑ１）が第１ダイオード（Ｄ１）のカソードに接続されており、第２半導体スイッチング素子（Ｑ２）が第２ダイオード（Ｄ２）のアノードに接続されている。ハーフブリッジインバータ（３）では、交流電源（８）の第２交流出力端（８２）が第１半導体スイッチング素子（Ｑ１）と第２半導体スイッチング素子（Ｑ２）との接続点（３３）に接続される。入力インダクタ（Ｌｉｎ）は、交流電源（８）と整流器（２）又はハーフブリッジインバータ（３）との間に接続される。トランス（Ｔｒ１）は、１次巻線（Ｎ１）及び２次巻線（Ｎ２）を含む。トランス（Ｔｒ１）は、ハーフブリッジインバータ（３）における、第１半導体スイッチング素子（Ｑ１）と第２半導体スイッチング素子（Ｑ２）との間の第１出力端（３４）と、ハーフブリッジインバータ（３）における、第１キャパシタ（Ｃ１）と第２キャパシタ（Ｃ２）との間の第２出力端（３５）と、の間に１次巻線（Ｎ１）が接続されている。フルブリッジインバータ（４）は、トランス（Ｔｒ１）の２次巻線（Ｎ２）に接続されている。フルブリッジインバータ（４）は、第３半導体スイッチング素子（Ｑ３）、第４半導体スイッチング素子（Ｑ４）、第５半導体スイッチング素子（Ｑ５）及び第６半導体スイッチング素子（Ｑ６）を有する。インダクタ（Ｌ１）は、ハーフブリッジインバータ（３）の第１出力端（３４）と１次巻線（Ｎ１）との間、又は、ハーフブリッジインバータ（３）の第２出力端（３５）と１次巻線（Ｎ１）との間、又は、２次巻線（Ｎ２）とフルブリッジインバータ（４）との間に接続されている。制御装置（５）は、ハーフブリッジインバータ（３）及びフルブリッジインバータ（４）を制御する。
　第１の態様に係るコンバータ装置（１）によれば、高力率化及び高効率化を図ることが可能となる。
　第２の態様に係るコンバータ装置（１）では、第１の態様において、制御装置（５）は、ハーフブリッジインバータ（３）の直流バス電圧（Ｖｄｃ）を制御し、フルブリッジインバータ（４）の出力電圧（Ｖｏ）を制御する。
　第３の態様に係るコンバータ装置（１）では、第２の態様において、制御装置（５）は、第１半導体スイッチング素子（Ｑ１）を制御する第１スイッチング信号（Ｓ１）のデューティを５０％とし、第２半導体スイッチング素子（Ｑ２）を制御する第２スイッチング信号（Ｓ２）のデューティを５０％とする。
　第４の態様に係るコンバータ装置（１）では、第２又は３の態様において、制御装置（５）は、第３半導体スイッチング素子（Ｑ３）を制御する第３スイッチング信号（Ｓ３）のデューティを５０％とし、第４半導体スイッチング素子（Ｑ４）を制御する第４スイッチング信号（Ｓ４）のデューティを５０％とし、第５半導体スイッチング素子（Ｑ５）を制御する第５スイッチング信号（Ｓ５）のデューティを５０％とし、第６半導体スイッチング素子（Ｑ６）を制御する第６スイッチング信号（Ｓ６）のデューティを５０％とする。
　第５の態様に係るコンバータ装置（１）では、第２～４の態様のいずれか一つにおいて、制御装置（５）は、入力インダクタ（Ｌｉｎ）に流れる電流（ｉＬ）のモードが電流不連続モードとなるように第１半導体スイッチング素子（Ｑ１）及び第２半導体スイッチング素子（Ｑ２）を制御する。
　第５の態様に係るコンバータ装置（１）は、力率を向上させることができる。
　第６の態様に係るコンバータ装置（１）では、第２～５の態様のいずれか一つにおいて、制御装置（５）は、フルブリッジインバータ（４）の出力電圧指令値（Ｖｏ＊）とフルブリッジインバータ（４）の出力電圧（Ｖｏ）の検出値とに基づくＰＩ制御により、ハーフブリッジインバータ（３）の出力電圧（Ｖ１）とフルブリッジインバータ（４）の入力電圧（Ｖ２）との位相差（θ１）を制御する。
　第６の態様に係るコンバータ装置（１）は、位相差（θ１）を制御することにより、出力電圧（Ｖｏ）を制御することができる。
　第７の態様に係るコンバータ装置（１）では、第２～６の態様のいずれか一つにおいて、制御装置（５）は、ハーフブリッジインバータ（３）の直流バス電圧指令値（Ｖｄｃ＊）とハーフブリッジインバータ（３）の直流バス電圧（Ｖｄｃ）の検出値とに基づくＰＩ制御により、第１半導体スイッチング素子（Ｑ１）及び第２半導体スイッチング素子（Ｑ２）のスイッチング周波数（ｆｓｗ）を制御し、第３半導体スイッチング素子（Ｑ３）、第４半導体スイッチング素子（Ｑ４）、第５半導体スイッチング素子（Ｑ５）及び第６半導体スイッチング素子（Ｑ６）のスイッチング周波数を、第１半導体スイッチング素子（Ｑ１）及び第２半導体スイッチング素子（Ｑ２）のスイッチング周波数（ｆｓｗ）と同じにする。
　第７の態様に係るコンバータ装置（１）によれば、第１半導体スイッチング素子（Ｑ１）及び第２半導体スイッチング素子（Ｑ２）をＰＦＭ（Pulse Frequency Modulation）制御することにより直流バス電圧（Ｖｄｃ）を制御できるので、負荷変動時にハーフブリッジインバータ（３）の直流バス電圧（Ｖｄｃ）が変動してしまうことを抑制することができる。
　第８の態様に係るコンバータ装置（１ａ）は、整流器（２）と、第１ハーフブリッジインバータ（３Ａ）と、入力インダクタ（Ｌｉｎ）と、トランス（Ｔｒ１）と、インダクタ（Ｌ１）と、第２ハーフブリッジインバータ（７）と、制御装置（５ａ）と、を備える。整流器（２）は、第１ダイオード（Ｄ１）と第１ダイオード（Ｄ１）に直列接続された第２ダイオード（Ｄ２）とで構成されている。整流器（２）では、交流電源（８）の第１交流出力端（８１）が第１ダイオード（Ｄ１）と第２ダイオード（Ｄ２）との接続点（２１）に接続される。第１ハーフブリッジインバータ（３Ａ）は、第１半導体スイッチング素子（Ｑ１）と第２半導体スイッチング素子（Ｑ２）との第１直列回路（３１）と、第１キャパシタ（Ｃ１）と第２キャパシタ（Ｃ２）との第２直列回路（３２）と、を有する。第１直列回路（３１）は、第１ダイオード（Ｄ１）のカソードと第２ダイオード（Ｄ２）のアノードとの間に接続されている。第２直列回路（３２）は、第１直列回路（３１）に並列接続されている。第１ハーフブリッジインバータ（３Ａ）では、交流電源（８）の第２交流出力端（８２）が第１半導体スイッチング素子（Ｑ１）と第２半導体スイッチング素子（Ｑ２）との接続点（３３）に接続される。入力インダクタ（Ｌｉｎ）は、交流電源（８）と整流器（２）又は第１ハーフブリッジインバータ（３Ａ）との間に接続される。トランス（Ｔｒ１）は、１次巻線（Ｎ１）及び２次巻線（Ｎ２）を含む。トランス（Ｔｒ１）は、第１ハーフブリッジインバータ（３Ａ）における、第１半導体スイッチング素子（Ｑ１）と第２半導体スイッチング素子（Ｑ２）との間の第１出力端（３４）と、第１ハーフブリッジインバータ（３Ａ）における、第１キャパシタ（Ｃ１）と第２キャパシタ（Ｃ２）との間の第２出力端（３５）と、の間に１次巻線（Ｎ１）が接続されている。インダクタ（Ｌ１）は、第１ハーフブリッジインバータ（３Ａ）の第１出力端（３４）又は第２出力端（３５）と１次巻線（Ｎ１）との間に接続されている。第２ハーフブリッジインバータ（７）は、トランス（Ｔｒ１）の２次巻線（Ｎ２）に接続されている。第２ハーフブリッジインバータ（７）は、第３半導体スイッチング素子（Ｑ３）、第４半導体スイッチング素子（Ｑ４）、第３キャパシタ（Ｃ３）及び第４キャパシタ（Ｃ４）を有する。制御装置（５ａ）は、第１ハーフブリッジインバータ（３Ａ）及び第２ハーフブリッジインバータ（７）を制御する。
　第８の態様に係るコンバータ装置（１ａ）によれば、高力率化及び高効率化を図ることが可能となる。
　第９の態様に係るコンバータ装置（１ａ）では、第８の態様において、制御装置（５ａ）は、第１ハーフブリッジインバータ（３Ａ）の直流バス電圧（Ｖｄｃ）を制御し、第２ハーフブリッジインバータ（７）の出力電圧（Ｖｏａ）を制御する。
　第１０の態様に係るコンバータ装置（１ａ）では、第９の態様において、制御装置（５ａ）は、第１半導体スイッチング素子（Ｑ１）を制御する第１スイッチング信号（Ｓ１）のデューティを５０％とし、第２半導体スイッチング素子（Ｑ２）を制御する第２スイッチング信号（Ｓ２）のデューティを５０％とする。
　第１１の態様に係るコンバータ装置（１ａ）では、第９又は１０の態様において、制御装置（５ａ）は、第３半導体スイッチング素子（Ｑ３）を制御する第３スイッチング信号（Ｓ３）のデューティを５０％とし、第４半導体スイッチング素子（Ｑ４）を制御する第４スイッチング信号（Ｓ４）のデューティを５０％とする。
　第１２の態様に係るコンバータ装置（１ａ）では、第９～１１の態様のいずれか一つにおいて、制御装置（５ａ）は、入力インダクタ（Ｌｉｎ）に流れる電流（ｉＬ）のモードが電流不連続モードとなるように第１半導体スイッチング素子（Ｑ１）及び第２半導体スイッチング素子（Ｑ２）を制御する。
　第１２の態様に係るコンバータ装置（１ａ）によれば、力率を向上させることができる。
　第１３の態様に係るコンバータ装置（１ａ）では、第９～１２の態様のいずれか一つにおいて、制御装置（５ａ）は、第２ハーフブリッジインバータ（７）の出力電圧指令値（Ｖｏａ＊）と第２ハーフブリッジインバータ（７）の出力電圧（Ｖｏａ）の検出値とに基づくＰＩ制御により、第１ハーフブリッジインバータ（３Ａ）の出力電圧（Ｖ１ａ）と第２ハーフブリッジインバータ（７）の入力電圧（Ｖ２ａ）との位相差を制御する。
　第１３の態様に係るコンバータ装置（１ａ）によれば、位相差を制御することにより、出力電圧（Ｖｏａ）を制御することができる。
　第１４の態様に係るコンバータ装置（１ａ）では、第９～１３の態様のいずれか一つにおいて、制御装置（５ａ）は、第１ハーフブリッジインバータ（３Ａ）の直流バス電圧指令値（Ｖｄｃ＊）と第１ハーフブリッジインバータ（３Ａ）の直流バス電圧（Ｖｄｃ）の検出値とに基づくＰＩ制御により、第１半導体スイッチング素子（Ｑ１）及び第２半導体スイッチング素子（Ｑ２）のスイッチング周波数（ｆｓｗ）を制御し、第３半導体スイッチング素子（Ｑ３）及び第４半導体スイッチング素子（Ｑ４）のスイッチング周波数を、第１半導体スイッチング素子（Ｑ１）及び第２半導体スイッチング素子（Ｑ２）のスイッチング周波数（ｆｓｗ）と同じにする。
　第１４の態様に係るコンバータ装置（１ａ）によれば、第１半導体スイッチング素子（Ｑ１）及び第２半導体スイッチング素子（Ｑ２）をＰＦＭ（Pulse Frequency Modulation）制御することにより直流バス電圧（Ｖｄｃ）を制御できるので、負荷変動時に第１ハーフブリッジインバータ（３Ａ）の直流バス電圧（Ｖｄｃ）が変動してしまうことを抑制することができる。
　１、１ａ　コンバータ装置
　２　整流器
　３　ハーフブリッジインバータ
　３Ａ　第１ハーフブリッジインバータ
　３１　第１直列回路
　３２　第２直列回路
　３３　接続点
　３４　第１出力端
　３５　第２出力端
　４　フルブリッジインバータ
　５、５ａ　制御装置
　６　入力フィルタ
　７　第２ハーフブリッジインバータ
　８　交流電源
　８１　第１交流出力端
　８２　第２交流出力端
　１１　第１入力端子
　１２　第２入力端子
　１３　第１出力端子
　１４　第２出力端子
　Ｃ１　第１キャパシタ
　Ｃ２　第２キャパシタ
　Ｃ３　第３キャパシタ
　Ｃ４　第４キャパシタ
　Ｃｆ　キャパシタ
　Ｃｏ　出力キャパシタ
　Ｄ１　第１ダイオード
　Ｄ２　第２ダイオード
　Ｄ３　第３ダイオード
　Ｄ４　第４ダイオード
　Ｄ５　第５ダイオード
　Ｄ６　第６ダイオード
　ｆｓｗ　スイッチング周波数
　ｆｓｗ＊　スイッチング周波数指令値
　Ｌ１　インダクタ
　Ｌｆ　インダクタ
　Ｌｉｎ　入力インダクタ
　Ｔｒ１　トランス
　Ｎ１　１次巻線
　Ｎ２　２次巻線
　Ｑ１　第１半導体スイッチング素子
　Ｑ２　第２半導体スイッチング素子
　Ｑ３　第３半導体スイッチング素子
　Ｑ４　第４半導体スイッチング素子
　Ｑ５　第５半導体スイッチング素子
　Ｑ６　第６半導体スイッチング素子
　Ｓ１　第１スイッチング信号
　Ｓ２　第２スイッチング信号
　Ｓ３　第３スイッチング信号
　Ｓ４　第４スイッチング信号
　Ｓ５　第５スイッチング信号
　Ｓ６　第６スイッチング信号
　Ｖ１　出力電圧
　Ｖ２　入力電圧
　Ｖｄｃ　直流バス電圧
　Ｖｄｃ＊　直流バス電圧指令値
　Ｖｉｎ　入力電圧
　Ｖｏ　出力電圧
　Ｖｏａ　出力電圧
　Ｖｏ＊　出力電圧指令値
　Ｖｏａ＊　出力電圧指令値
　θ　位相差
　θ１　位相差

Claims (14)

  1. 　第１ダイオードと前記第１ダイオードに直列接続された第２ダイオードとで構成されており、交流電源の第１交流出力端が前記第１ダイオードと前記第２ダイオードとの接続点に接続される整流器と、
    　第１半導体スイッチング素子と第２半導体スイッチング素子との第１直列回路と、前記第１直列回路に並列接続されている、第１キャパシタと第２キャパシタとの第２直列回路と、を有し、前記第１半導体スイッチング素子が前記第１ダイオードのカソードに接続されており、前記第２半導体スイッチング素子が第２ダイオードのアノードに接続されており、前記交流電源の第２交流出力端が前記第１半導体スイッチング素子と前記第２半導体スイッチング素子との接続点に接続されるハーフブリッジインバータと、
    　前記交流電源と前記整流器又は前記ハーフブリッジインバータとの間に接続される入力インダクタと、
    　１次巻線及び２次巻線を含み、前記ハーフブリッジインバータにおける、前記第１半導体スイッチング素子と前記第２半導体スイッチング素子との間の第１出力端と、前記ハーフブリッジインバータにおける、前記第１キャパシタと前記第２キャパシタとの間の第２出力端と、の間に前記１次巻線が接続されているトランスと、
    　前記トランスの前記２次巻線に接続されており、第３半導体スイッチング素子、第４半導体スイッチング素子、第５半導体スイッチング素子及び第６半導体スイッチング素子を有するフルブリッジインバータと、
    　前記ハーフブリッジインバータの前記第１出力端と前記１次巻線との間、又は、前記ハーフブリッジインバータの前記第２出力端と前記１次巻線との間、又は、前記２次巻線と前記フルブリッジインバータとの間に接続されているインダクタと、
    　前記ハーフブリッジインバータ及び前記フルブリッジインバータを制御する制御装置と、を備える、
    　コンバータ装置。
  2. 　前記制御装置は、
    　　前記ハーフブリッジインバータの直流バス電圧を制御し、
    　　前記フルブリッジインバータの出力電圧を制御する、
    　請求項１に記載のコンバータ装置。
  3. 　前記制御装置は、
    　　前記第１半導体スイッチング素子を制御する第１スイッチング信号のデューティを５０％とし、
    　　前記第２半導体スイッチング素子を制御する第２スイッチング信号のデューティを５０％とする、
    　請求項２に記載のコンバータ装置。
  4. 　前記制御装置は、
    　　前記第３半導体スイッチング素子を制御する第３スイッチング信号のデューティを５０％とし、
    　　前記第４半導体スイッチング素子を制御する第４スイッチング信号のデューティを５０％とし、
    　　前記第５半導体スイッチング素子を制御する第５スイッチング信号のデューティを５０％とし、
    　　前記第６半導体スイッチング素子を制御する第６スイッチング信号のデューティを５０％とする、
    　請求項２又は３に記載のコンバータ装置。
  5. 　前記制御装置は、前記入力インダクタに流れる電流のモードが電流不連続モードとなるように前記第１半導体スイッチング素子及び前記第２半導体スイッチング素子を制御する、
    　請求項２～４のいずれか一項に記載のコンバータ装置。
  6. 　前記制御装置は、
    　　前記フルブリッジインバータの出力電圧指令値と前記フルブリッジインバータの出力電圧の検出値とに基づくＰＩ制御により、前記ハーフブリッジインバータの出力電圧と前記フルブリッジインバータの入力電圧との位相差を制御する、
    　請求項２～５のいずれか一項に記載のコンバータ装置。
  7. 　前記制御装置は、
    　　前記ハーフブリッジインバータの直流バス電圧指令値と前記ハーフブリッジインバータの直流バス電圧の検出値とに基づくＰＩ制御により、前記第１半導体スイッチング素子及び前記第２半導体スイッチング素子のスイッチング周波数を制御し、
    　　前記第３半導体スイッチング素子、前記第４半導体スイッチング素子、前記第５半導体スイッチング素子及び前記第６半導体スイッチング素子のスイッチング周波数を、前記第１半導体スイッチング素子及び前記第２半導体スイッチング素子のスイッチング周波数と同じにする、
    　請求項２～６のいずれか一項に記載のコンバータ装置。
  8. 　第１ダイオードと前記第１ダイオードに直列接続された第２ダイオードとで構成されており、交流電源の第１交流出力端が前記第１ダイオードと前記第２ダイオードとの接続点に接続される整流器と、
    　第１半導体スイッチング素子と第２半導体スイッチング素子との第１直列回路と、前記第１直列回路に並列接続されている、第１キャパシタと第２キャパシタとの第２直列回路と、を有し、前記第１半導体スイッチング素子が前記第１ダイオードのカソードに接続されており、前記第２半導体スイッチング素子が第２ダイオードのアノードに接続されており、前記交流電源の第２交流出力端が前記第１半導体スイッチング素子と前記第２半導体スイッチング素子との接続点に接続される第１ハーフブリッジインバータと、
    　前記交流電源と前記整流器又は前記第１ハーフブリッジインバータとの間に接続される入力インダクタと、
    　１次巻線及び２次巻線を含み、前記第１ハーフブリッジインバータにおける、前記第１半導体スイッチング素子と前記第２半導体スイッチング素子との間の第１出力端と、前記第１ハーフブリッジインバータにおける、前記第１キャパシタと前記第２キャパシタとの間の第２出力端と、の間に前記１次巻線が接続されているトランスと、
    　前記第１ハーフブリッジインバータの前記第１出力端又は前記第２出力端と前記１次巻線との間に接続されているインダクタと、
    　前記トランスの前記２次巻線に接続されており、第３半導体スイッチング素子、第４半導体スイッチング素子、第３キャパシタ及び第４キャパシタを有する第２ハーフブリッジインバータと、
    　前記第１ハーフブリッジインバータ及び前記第２ハーフブリッジインバータを制御する制御装置と、を備える、
    　コンバータ装置。
  9. 　前記制御装置は、
    　　前記第１ハーフブリッジインバータの直流バス電圧を制御し、
    　　前記第２ハーフブリッジインバータの出力電圧を制御する、
    　請求項８に記載のコンバータ装置。
  10. 　前記制御装置は、
    　　前記第１半導体スイッチング素子を制御する第１スイッチング信号のデューティを５０％とし、
    　　前記第２半導体スイッチング素子を制御する第２スイッチング信号のデューティを５０％とする、
    　請求項９に記載のコンバータ装置。
  11. 　前記制御装置は、
    　　前記第３半導体スイッチング素子を制御する第３スイッチング信号のデューティを５０％とし、
    　　前記第４半導体スイッチング素子を制御する第４スイッチング信号のデューティを５０％とする、
    　請求項９又は１０に記載のコンバータ装置。
  12. 　前記制御装置は、前記入力インダクタに流れる電流のモードが電流不連続モードとなるように前記第１半導体スイッチング素子及び前記第２半導体スイッチング素子を制御する、
    　請求項９～１１のいずれか一項に記載のコンバータ装置。
  13. 　前記制御装置は、
    　　前記第２ハーフブリッジインバータの出力電圧指令値と前記第２ハーフブリッジインバータの出力電圧の検出値とに基づくＰＩ制御により、前記第１ハーフブリッジインバータの出力電圧と前記第２ハーフブリッジインバータの入力電圧との位相差を制御する、
    　請求項９～１２のいずれか一項に記載のコンバータ装置。
  14. 　前記制御装置は、
    　　前記第１ハーフブリッジインバータの直流バス電圧指令値と前記第１ハーフブリッジインバータの直流バス電圧の検出値とに基づくＰＩ制御により、前記第１半導体スイッチング素子及び前記第２半導体スイッチング素子のスイッチング周波数を制御し、
    　　前記第３半導体スイッチング素子及び前記第４半導体スイッチング素子のスイッチング周波数を、前記第１半導体スイッチング素子及び前記第２半導体スイッチング素子のスイッチング周波数と同じにする、
    　請求項９～１３のいずれか一項に記載のコンバータ装置。
PCT/JP2023/018991 2022-06-17 2023-05-22 コンバータ装置 WO2023243321A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022098276 2022-06-17
JP2022-098276 2022-06-17

Publications (1)

Publication Number Publication Date
WO2023243321A1 true WO2023243321A1 (ja) 2023-12-21

Family

ID=89191065

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/018991 WO2023243321A1 (ja) 2022-06-17 2023-05-22 コンバータ装置

Country Status (2)

Country Link
TW (1) TW202401973A (ja)
WO (1) WO2023243321A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05336753A (ja) * 1992-04-02 1993-12-17 Fuji Electric Co Ltd コンバータ回路
JPH11243646A (ja) * 1998-02-23 1999-09-07 Nippon Electric Ind Co Ltd 充電器用のコンバータ回路
JP2003070248A (ja) * 2001-08-24 2003-03-07 Fuji Electric Co Ltd スイッチング電源回路
JP2012010528A (ja) * 2010-06-25 2012-01-12 Minebea Co Ltd 負荷駆動装置
WO2019130395A1 (ja) * 2017-12-25 2019-07-04 三菱電機株式会社 電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05336753A (ja) * 1992-04-02 1993-12-17 Fuji Electric Co Ltd コンバータ回路
JPH11243646A (ja) * 1998-02-23 1999-09-07 Nippon Electric Ind Co Ltd 充電器用のコンバータ回路
JP2003070248A (ja) * 2001-08-24 2003-03-07 Fuji Electric Co Ltd スイッチング電源回路
JP2012010528A (ja) * 2010-06-25 2012-01-12 Minebea Co Ltd 負荷駆動装置
WO2019130395A1 (ja) * 2017-12-25 2019-07-04 三菱電機株式会社 電力変換装置

Also Published As

Publication number Publication date
TW202401973A (zh) 2024-01-01

Similar Documents

Publication Publication Date Title
CN109156058B (zh) 半桥谐振转换器、使用它们的电路、以及对应的控制方法
US8837174B2 (en) Switching power-supply apparatus including switching elements having a low threshold voltage
US10574146B2 (en) Converter and driving method thereof
JP5434371B2 (ja) 共振型スイッチング電源装置
US6344768B1 (en) Full-bridge DC-to-DC converter having an unipolar gate drive
JP6784585B2 (ja) 絶縁同期整流型ｄｃ／ｄｃコンバータ、同期整流コントローラ、電源アダプタおよび電子機器
US20100259240A1 (en) Bridgeless PFC converter
JP6049861B2 (ja) Ｄｃ／ｄｃコンバータ
JP2008312355A (ja) Ａｃ−ｄｃコンバータ
JP2011050134A (ja) 共振型スイッチング電源装置
JP2011526478A (ja) 共振型電力コンバータ
JP2012222864A (ja) スイッチング電源制御回路
JP3528920B2 (ja) スイッチング電源装置
US6046914A (en) AC/DC converter
CN112821748B (zh) 图腾柱无桥功率因数校正装置及电源
JP2002320388A (ja) スイッチング電源装置
US11258441B2 (en) Drive circuit
WO2023127464A1 (ja) 電力変換システム
WO2023243321A1 (ja) コンバータ装置
JP6458235B2 (ja) スイッチング電源装置
US11973440B2 (en) Isolated DC/DC converter with secondary-side full bridge diode rectifier and asymmetrical auxiliary capacitor
TWI586092B (zh) 單級交流至直流轉換器
JP6829220B2 (ja) スイッチング電源装置及びその制御方法
JP6868682B2 (ja) Ｄｃ／ｄｃコントローラ集積回路を増強する調光ｌｅｄ回路
JP5500438B2 (ja) 負荷駆動装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23823622

Country of ref document: EP

Kind code of ref document: A1