WO2023243138A1 - パワーモジュール用基板 - Google Patents

パワーモジュール用基板 Download PDF

Info

Publication number
WO2023243138A1
WO2023243138A1 PCT/JP2023/004096 JP2023004096W WO2023243138A1 WO 2023243138 A1 WO2023243138 A1 WO 2023243138A1 JP 2023004096 W JP2023004096 W JP 2023004096W WO 2023243138 A1 WO2023243138 A1 WO 2023243138A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metal
protective layer
power module
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/004096
Other languages
English (en)
French (fr)
Inventor
信樹 山下
憲史 柳田
高志 増澤
匡彦 江積
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to DE112023001951.7T priority Critical patent/DE112023001951T5/de
Priority to US18/873,829 priority patent/US20250364453A1/en
Publication of WO2023243138A1 publication Critical patent/WO2023243138A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present disclosure relates to a power module substrate.
  • This application claims priority to Japanese Patent Application No. 2022-96031 filed in Japan on June 14, 2022, the contents of which are incorporated herein.
  • Patent Document 1 discloses a power semiconductor device in which a surface electrode of a power semiconductor element is composed of a plurality of different metal layers.
  • the layer structure consisting of a plurality of metal layers includes an Al layer, a Cu layer formed on this Al layer and having a Vickers hardness of 200 to 350 Hv, and a Cu layer formed on this Cu layer and having a Vickers hardness of 70 to 150 Hv. ing.
  • Such a layered structure reduces damage to the power semiconductor element when bonding with Cu wire.
  • the present disclosure has been made to solve the above problems, and aims to provide a power module substrate that can further reduce damage to power semiconductor elements during wire bonding.
  • a power module substrate includes an insulating plate, a plurality of surface patterns arranged on the surface of the insulating plate, and a connection to one of the plurality of surface patterns. bonding that connects a power semiconductor element that has been removed, an electrode part disposed on the upper surface of the power semiconductor element, another surface pattern different from the one surface pattern among the plurality of surface patterns, and the electrode part.
  • a wire; the electrode part is formed of metal and is connected to the bonding wire; a contact layer formed of metal and disposed on the upper surface; a protective layer laminated on the contact layer; and a contact layer formed of metal and connected to the bonding wire. and a connection layer laminated on the protective layer, the protective layer containing a conductive ceramic having higher hardness than the contact layer and the connection layer.
  • FIG. 1 is a perspective view showing a schematic configuration of a power conversion device according to a first embodiment of the present disclosure.
  • FIG. 2 is a diagram when the power module according to the first embodiment of the present disclosure is viewed from the II-II line direction shown in FIG. 1.
  • FIG. 3 is a cross-sectional view taken along line III-III shown in FIG. 2.
  • FIG. 4 is an enlarged view of the main part of FIG. 3, and is a diagram showing a layer structure of an electrode part.
  • FIG. FIG. 5 is a diagram showing a layer structure of an electrode part when a main part in a cross-sectional view of a power module according to a second embodiment of the present disclosure is enlarged, and is a diagram corresponding to the part shown in FIG. 4 .
  • FIG. 5 is a diagram showing a layer structure of an electrode part when a main part in a cross-sectional view of a power module according to a second embodiment of the present disclosure is enlarged, and is a diagram corresponding to the part
  • Example 5 is a diagram showing a layer structure of an electrode part when a main part in a cross-sectional view of a power module according to a third embodiment of the present disclosure is enlarged, and is a diagram corresponding to the part shown in FIG. 4 .
  • the results of Example 1 are shown.
  • the results of Example 1 are shown. This shows the results of Example 2.
  • the results of Example 3 are shown.
  • a power converter is a device that converts DC power into three-phase AC power or the like.
  • Examples of the power conversion device of this embodiment include an inverter used in a system such as a power plant, an inverter used to drive an electric motor (motor) of an electric vehicle, etc.
  • the power converter 100 includes a casing 1, an external input conductor 2, a capacitor 3, a power converter 4, and a cooler 5.
  • the casing 1 and the cooler 5 are shown by two-dot chain lines.
  • the casing 1 forms the outer shell of the power converter 100.
  • the casing 1 in this embodiment is made of metal such as aluminum (Al), synthetic resin, or the like.
  • the casing 1 in this embodiment is made of aluminum and has a rectangular parallelepiped shape.
  • the outer surface of the casing 1 has two side surfaces arranged back to back to each other.
  • the side facing one side will be referred to as the “input side side 1a”, and the side facing the other side will be referred to as the “output side side 1b".
  • An external input conductor 2 for inputting DC power is drawn out from the input side surface 1a.
  • the external input conductors 2 are a pair of electric conductors (bus bars) that supply DC power supplied from a power system outside the power converter 100 or a DC power source such as a battery to the capacitor 3.
  • the external input conductor 2 in this embodiment is made of metal containing copper (Cu) or the like.
  • One end of the external input conductor 2 is connected to the capacitor 3, and the other end of the external input conductor 2 extends, for example, in a direction intersecting the input side surface 1a of the casing 1.
  • the capacitor 3 is a smoothing capacitor that stores charges input from the external input conductor 2 and suppresses voltage fluctuations associated with power conversion.
  • the DC voltage whose ripples are suppressed and smoothed by passing through the capacitor 3 is supplied (applied) to the power converter 4 .
  • the power converter 4 converts the voltage input from the capacitor 3.
  • Power converter 4 is housed in casing 1 .
  • the power converter 4 in this embodiment has three power modules 10 each responsible for outputting U-phase, V-phase, and W-phase output in order to output three-phase AC power. Therefore, the power conversion device 100 in this embodiment is a three-phase inverter including three power modules 10.
  • the power module 10 is a device that converts input power and outputs the converted power. As shown in FIGS. 2 and 3, the power module 10 includes a base plate 11, a power module substrate 12, a main terminal section 13, an output terminal section 14, a reinforcing section 15, and a sealing section 16. ing.
  • the base plate 11 is a flat member.
  • the base plate 11 has a first surface 11a and a second surface 11b located on the back side of the first surface 11a. That is, the first surface 11a and the second surface 11b of the base plate 11 are parallel to each other and are placed back to back.
  • the second surface 11b of the base plate 11 is fixed to the cooler 5 via a bonding material or the like (not shown).
  • copper is used for the base plate 11 in this embodiment.
  • the base plate 11 may be made of metal such as aluminum.
  • the power module substrate 12 includes an insulating plate 20, a front pattern 21, a power semiconductor element 22, an electrode part 23, a bonding wire 27, and a back pattern 28.
  • the insulating plate 20 has a flat plate shape.
  • the insulating plate 20 has a front surface 20a and a back surface 20b located on the back side of the front surface 20a.
  • the front surface 20a and the back surface 20b of the insulating plate 20 are parallel to each other and are placed back to back.
  • the insulating plate 20 in this embodiment is made of an insulating material such as ceramic, for example.
  • an insulating material such as ceramic, for example.
  • the insulating material forming the insulating plate 20 in addition to ceramics, paper phenol, paper epoxy, glass composite, glass epoxy, glass polyimide, fluororesin, etc. can be used.
  • the surface pattern 21 is a pattern of copper foil (Cu) or the like that is formed on the surface 20a of the insulating plate 20 and spreads in a plane.
  • the surface pattern 21 is formed, for example, by being fixed to the surface 20a of the insulating plate 20 by bonding or the like and then etching or the like.
  • a plurality of surface patterns 21 are arranged on the surface 20a of the insulating plate 20. These plurality of surface patterns 21 are arranged adjacent to each other with a gap in the direction in which the insulating plate 20 spreads.
  • a case where three surface patterns 21 are arranged on the surface 20a of the insulating plate 20 will be described as an example.
  • these three surface patterns 21 will be referred to as a first surface pattern 21a, a second surface pattern 21b, and a third surface pattern 21c.
  • the first surface pattern 21a and the second surface pattern 21b are patterns for exchanging input and output of DC power with the capacitor 3, and correspond to an inlet portion or an outlet portion of a loop between PNs formed on the surface pattern 21. .
  • the main terminal portion 13 connected to the capacitor 3 is connected to the first surface pattern 21a and the second surface pattern 21b in this embodiment.
  • An output terminal section 14 for outputting the alternating current converted by the power semiconductor element 22 to a load (not shown) provided outside the power conversion device 100 is connected to the third surface pattern 21c.
  • the power semiconductor element 22 is a circuit element that converts power through a switching operation that turns on and off voltage and current.
  • the power semiconductor element 22 is, for example, a switching element such as an IGBT or a MOSFET.
  • the power semiconductor element 22 is formed of, for example, a Si-based single crystal or a SiC-based single crystal, which has higher hardness than a Si-based single crystal.
  • a case is shown in which a MOSFET is applied to the power semiconductor, and four power semiconductor elements 22 are connected to the surface pattern 21 of the power module substrate 12. Note that when an IGBT is used as the power semiconductor element 22, it is necessary to arrange a diode in parallel that allows current to flow in a direction opposite to that of the IGBT.
  • the four power semiconductor elements 22 in this embodiment are comprised of two first power semiconductor elements 22a and two second power semiconductor elements 22b.
  • the first power semiconductor element 22a is connected to the first surface pattern 21a.
  • the second power semiconductor element 22b is connected to the third surface pattern 21c.
  • the power semiconductor element 22 When the power semiconductor element 22 is a MOSFET, the power semiconductor element 22 has a lower surface 22d (see FIG. 3) on which an input terminal (not shown) corresponding to a drain is formed, and an output terminal (not shown) corresponding to a source. It has an upper surface 22u on which is formed, and a gate (not shown) corresponding to a control signal input terminal for controlling switching of the power semiconductor element 22.
  • the lower surface 22d of the power semiconductor element 22 is electrically connected to the surface pattern 21 via the bonding material S.
  • the lower surface 22d of the first power semiconductor element 22a is connected to the first surface pattern 21a.
  • the lower surface 22d of the second power semiconductor element 22b is connected to the third surface pattern 21c.
  • the bonding material S in this specification may be, for example, solder, sintered material (powder of metal, etc.), or the like.
  • a control signal generated by a gate driving substrate (not shown) provided outside the power module substrate 12 is input to the power semiconductor element 22 through the gate.
  • the power semiconductor element 22 performs switching according to this control signal.
  • the power semiconductor element 22 is an IGBT
  • the power semiconductor element 22 has a lower surface 22d corresponding to a collector, an upper surface 22u corresponding to an emitter, and a gate corresponding to a control signal input terminal.
  • the electrode portion 23 is arranged on the upper surface 22u of the power semiconductor element 22.
  • the electrode portion 23 corresponds to an electrode portion in the power semiconductor element 22.
  • the electrode section 23 in this embodiment has a three-layer structure. As shown in FIG. 4, the electrode section 23 includes a contact layer 24, a protective layer 25, and a connection layer 26.
  • the contact layer 24 is disposed on the upper surface 22u, and is integrally connected to the output terminal formed on the upper surface 22u.
  • Contact layer 24 is made of metal. Any one of Ni, Al, and Cr can be used as the metal forming the contact layer 24 in this embodiment.
  • the thickness L1 of the contact layer 24 is set to 0.05 to 0.5 ⁇ m.
  • the contact layer 24 is formed on the upper surface 22u of the power semiconductor element 22 by, for example, a sputtering method.
  • the protective layer 25 is a conductive material layered on the contact layer 24 . That is, the protective layer 25 is formed integrally with the contact layer 24 on the contact layer 24 .
  • the protective layer 25 is made of conductive ceramic.
  • the conductive ceramics forming the protective layer 25 in this embodiment include TiB 2 (titanium diboride), ZrB 2 (zirconium diboride), HfB 2 (hafnium diboride), and TiSi 2 (titanium disilicide). ), and WSi 2 (tungsten disilicide).
  • the thickness L2 of the protective layer 25 is set to 0.5 to 2 ⁇ m.
  • the protective layer 25 is formed on the contact layer 24 by, for example, a sputtering method.
  • connection layer 26 is laminated on the protective layer 25. That is, the connection layer 26 is formed integrally with the protective layer 25 on the protective layer 25.
  • the connection layer 26 is made of metal. Copper, an alloy containing copper, or the like can be used as the metal forming the connection layer 26 in this embodiment.
  • the thickness L3 of the connection layer 26 is 10 to 20 ⁇ m.
  • the connection layer 26 is formed on the protective layer 25 by, for example, a sputtering method.
  • the hardness of the conductive ceramic forming the protective layer 25 is higher than the hardness of the metal forming the contact layer 24 and the connection layer 26.
  • the conductive ceramic forming the protective layer 25 has a Vickers hardness ten times or more that of the metal forming the contact layer 24 and the connection layer 26.
  • the thermal conductivity of the conductive ceramic forming the protective layer 25 is lower than the thermal conductivity of the metal forming the contact layer 24 and the connection layer 26.
  • the Vickers hardness of TiB 2 is, for example, 32 to 34 GPa. Further, the Vickers hardness of ZrB 2 is, for example, 21 to 23 GPa. Further, the Vickers hardness of HfB 2 is, for example, 27 to 29 GPa. Further, the Vickers hardness of TiSi 2 is, for example, 9 to 11 GPa. Further, the Vickers hardness of WSi 2 is, for example, 9 to 11 GPa.
  • the bonding wire 27 is a conductive wire that connects the surface pattern 21 and the electrode section 23 disposed on the upper surface 22u of the power semiconductor element 22.
  • the bonding wire 27 in this embodiment is made of a metal containing copper or the like, and has a diameter of, for example, 200 to 400 ⁇ m.
  • connection layer 26 in the electrode section 23 One end of the bonding wire 27 is connected to the connection layer 26 in the electrode section 23.
  • the other end of the bonding wire 27 is connected to the surface pattern 21.
  • a plurality of bonding wires 27 connect the connection layer 26 and the surface pattern 21.
  • six bonding wires 27 connect the connection layer 26 of the electrode section 23 disposed on the upper surface 22u of the first power semiconductor element 22a and the third surface pattern 21c. There is. Further, as shown in FIGS. 2 to 4, six bonding wires 27 connect the connection layer 26 of the electrode section 23 disposed on the upper surface 22u of the second power semiconductor element 22b and the second surface pattern 21b. There is. That is, the surface patterns 21 arranged on the surface 20a of the insulating plate 20 are electrically connected to each other by the bonding wire 27.
  • One end and the other end of the bonding wire 27 are integrally connected to each of the connection layer 26 and the surface pattern 21 in the electrode section 23 by wire bonding in which ultrasonic waves or the like are applied from the outside.
  • DC power is input to the first power semiconductor element 22a through the first surface pattern 21a, and the second power semiconductor element 22b has a second surface pattern 21b, and this second surface pattern 21b and the second power semiconductor element 22b.
  • DC power is input through the bonding wire 27 connecting the two.
  • the first power semiconductor element 22a and the second power semiconductor element 22b perform a switching operation, the above-mentioned DC power is converted into AC power, which is output to the third surface pattern 21c through the electrode section 23 and the bonding wire 27. .
  • the back pattern 28 is a pattern of copper foil or the like that is formed on the back surface 20b of the insulating plate 20 and spreads out in a plane.
  • the back pattern 28 is fixed to the center of the first surface 11a of the base plate 11 via a bonding material S.
  • the back pattern 28 is formed, for example, by being fixed to the back surface 20b of the insulating plate 20 by bonding or the like, and then etching or the like.
  • the main terminal portion 13 is an electrical conductor (bus bar) that exchanges DC power between the capacitor 3 and the power module substrate 12.
  • the main terminal portion 13 is made of metal including copper or the like.
  • the main terminal portion 13 has a P terminal 13p as a positive electrode and an N terminal 13n as a negative electrode.
  • P terminals 13p and N terminals 13n are arranged side by side with a gap G serving as a spatial distance (insulation distance) interposed therebetween.
  • the P terminal 13p connects the positive electrode (not shown) of the capacitor 3 and the first surface pattern 21a of the power module substrate 12.
  • the N terminal 13n connects the negative electrode (not shown) of the capacitor 3 and the second surface pattern 21b of the power module substrate 12.
  • the output terminal section 14 is an electrical conductor (bus bar) for outputting the AC power converted by the power semiconductor element 22 to the outside of the power conversion device 100.
  • the output terminal section 14 is made of metal including copper or the like.
  • One end of the output terminal section 14 is connected to the third surface pattern 21c on the power module substrate 12.
  • the other end of the output terminal portion 14 extends outward from the output side surface 1b of the casing 1, for example.
  • the other end of the output terminal section 14 is connected to, for example, a power output wiring (not shown) connected to a load (AC rotating electric machine) such as a motor.
  • the reinforcing portion 15 is a member that mechanically reinforces the main terminal portion 13 and the output terminal portion 14 while being fixed to the first surface 11a of the base plate 11.
  • the reinforcing portion 15 is made of, for example, a synthetic resin material (insulating material).
  • a synthetic resin material for example, PPS (polyphenylene sulfide) can be used as the material for forming the reinforcing portion 15 in this embodiment.
  • a synthetic resin material other than PPS may be used for the reinforcing portion 15.
  • the reinforcing portion 15 is fixed to the first surface 11a of the base plate 11 using, for example, an adhesive.
  • the reinforcing portion 15 surrounds the power module substrate 12 from the outside, while covering the P terminal 13p and the N terminal 13n of the main terminal portion 13 and the output terminal portion 14 from the outside.
  • the reinforcing portion 15 forms a case that surrounds the power module substrate 12 in a direction along the surface 20a of the base plate 11. Therefore, the reinforcing portion 15 defines a space in which the power module substrate 12 is accommodated together with the base plate 11. In this embodiment, for convenience of explanation, this space in which the power module substrate 12 is accommodated is referred to as a "potting space Rp."
  • the sealing portion 16 is a sealing member disposed within the potting space Rp.
  • the sealing portion 16 in the drawings is shown by hatching due to space limitations.
  • the potting space Rp is filled with a liquid potting material from the outside (potting) to seal the members exposed within the potting space Rp.
  • the sealing portion 16 is formed by applying a predetermined temperature and time to the potting material filled in the potting space Rp and hardening the potting material.
  • the sealing portion 16 formed by hardening the potting material electrically insulates each member in the potting space Rp and between each member and the space outside the power module 10.
  • the sealing part 16 in the potting space Rp is arranged so as to cover each surface of the power module substrate 12, the main terminal part 13, and the output terminal part 14.
  • the cooler 5 is a device that mainly cools the power module 10 of the power conversion section 4.
  • the cooler 5 is provided so as to be stacked on the casing 1, and is fixed and integrated with the casing 1.
  • the cooler 5 has a base 51 and radiation fins 52.
  • the base 51 and the radiation fins 52 are shown by dotted lines.
  • the base 51 has a plate shape.
  • the base 51 has a bonding surface 51a that is bonded to the second surface 11b of the base plate 11 in the power module 10 via a bonding material S, and a heat dissipation surface 51b that faces the opposite side to the bonding surface 51a. .
  • the joint surface 51a and the heat radiation surface 51b are parallel to each other and are placed back to back.
  • the radiation fins 52 are columnar members arranged in plural on the radiation surface 51b of the base 51. Each heat radiation fin 52 projects from the heat radiation surface 51b toward the side opposite to the power module 10 with the base 51 at the center.
  • a liquid refrigerant W such as water is introduced into the cooler 5 from the outside.
  • the heat radiation surface 51b of the base 51 and the radiation fins 52 are cooled by contacting with the liquid refrigerant W introduced from the outside.
  • the liquid refrigerant W is heated by exchanging heat with the heat conducted from the power module 10 to the base 51 and the radiation fins 52, and simultaneously cools the power module 10.
  • the protective layer 25 made of a conductive ceramic whose hardness is higher than that of the metal forming the contact layer 24 and the connection layer 26 is interposed between the contact layer 24 and the connection layer 26.
  • this pressure is absorbed by the protective layer 25. That is, the protective layer 25 suppresses pressure from being transmitted to the contact layer 24 during wire bonding.
  • the thermal conductivity of the protective layer 25 is lower than that of the contact layer 24 and the connection layer 26, for example, compared to the case where the protective layer 25 is formed of metal, the connection layer 26 to the contact layer 24 It is possible to further suppress heat conduction to.
  • the contact layer 24 is formed with a thickness L1 of 0.05 to 0.5 ⁇ m
  • the protective layer 25 is formed with a thickness L2 of 0.5 to 2 ⁇ m.
  • the electrode section 23 in this embodiment has a five-layer structure.
  • the electrode section 23 includes a contact layer 24, a protective layer 25a formed in three layers, and a connection layer 26.
  • the protective layer 25a includes a first metal layer 251, a main body layer 252, and a second metal layer 253.
  • the first metal layer 251 is formed integrally with the contact layer 24 on the contact layer 24 .
  • the first metal layer 251 is made of a metal containing Ti (titanium).
  • the thickness L2a of the first metal layer 251 is set to 0.1 to 0.5 ⁇ m.
  • the first metal layer 251 is formed on the contact layer 24 by, for example, a sputtering method.
  • the bonding force between the first metal layer 251 and the contact layer 24 is the same as that between the main body layer 252 and the contact layer 24 when the first metal layer 251 is not interposed. is greater than the bonding force of Furthermore, since the first metal layer 251 is formed of a metal containing Ti, the bonding force between the first metal layer 251 and the main body layer 252 is stronger than the bonding force between, for example, a metal other than Ti and the main body layer 252. big. In other words, the combination of the first metal layer 251 and the main body layer 252 has a higher affinity than the combination of a metal other than Ti and the main body layer 252.
  • the main body layer 252 is laminated on the first metal layer 251. That is, the main body layer 252 is formed on the first metal layer 251 while being integral with the first metal layer 251 .
  • the main body layer 252 is made of conductive ceramic. Any one of TiB 2 , ZrB 2 , HfB 2 , TiSi 2 , and WSi 2 can be used as the conductive ceramic forming the main body layer 252 in this embodiment.
  • the thickness L2b of the main body layer 252 is 0.5 to 2 ⁇ m.
  • the main body layer 252 is formed on the first metal layer 251 by, for example, a sputtering method.
  • the second metal layer 253 is laminated on the main body layer 252. That is, the second metal layer 253 is formed on the main body layer 252 while being integral with the main body layer 252 .
  • the second metal layer 253 is made of a metal containing Ti.
  • the thickness L2c of the second metal layer 253 is set to 0.1 to 0.5 ⁇ m.
  • the second metal layer 253 is formed on the main body layer 252 by, for example, a sputtering method.
  • the bonding force between the second metal layer 253 and the connection layer 26 is the same as that between the main body layer 252 and the connection layer 26 when the second metal layer 253 is not interposed. is greater than the bonding force of Furthermore, since the second metal layer 253 is formed of a metal containing Ti, the bonding force between the second metal layer 253 and the main body layer 252 is stronger than, for example, the bonding force between a metal other than Ti and the main body layer 252. big. In other words, the combination of the second metal layer 253 and the main body layer 252 has a higher affinity than the combination of a metal other than Ti and the main body layer 252.
  • connection layer 26 is laminated on the second metal layer 253. That is, the connection layer 26 is formed on the second metal layer 253 while being integral with the second metal layer 253.
  • the first metal layer 251 and the second metal layer 253 are formed with a thickness L2a, L2c of 0.1 to 0.5 ⁇ m, and the main body layer 252 is formed with a thickness of 0.5 to 2 ⁇ m. It is formed by L2b.
  • the electrode section 23 in this embodiment has a five-layer structure.
  • the electrode section 23 includes a contact layer 24, a protective layer 25b formed in three layers, and a connection layer 26.
  • the protective layer 25b includes a first protective layer 254, a metal layer 255, and a second protective layer 256.
  • the first protective layer 254 is a conductive material layered on the contact layer 24 . That is, the first protective layer 254 is formed on the contact layer 24 while being integral with the contact layer 24 .
  • the first protective layer 254 is made of conductive ceramic. As the conductive ceramic forming the first protective layer 254 in this embodiment, any one of TiB 2 , ZrB 2 , HfB 2 , TiSi 2 , and WSi 2 can be used.
  • the thickness L2d of the first protective layer 254 is 0.5 to 2 ⁇ m.
  • the first protective layer 254 is formed on the contact layer 24 by, for example, a sputtering method.
  • the metal layer 255 is laminated on the first protective layer 254. That is, the metal layer 255 is formed integrally with the first protective layer 254 on the first protective layer 254 .
  • the metal layer 255 is made of a metal containing Ti.
  • the thickness L2e of the metal layer 255 is set to 0.1 to 0.5 ⁇ m.
  • the metal layer 255 is formed on the first protective layer 254 by, for example, a sputtering method.
  • the second protective layer 256 is a conductive material laminated on the metal layer 255. That is, the second protective layer 256 is formed integrally with the metal layer 255 on the metal layer 255.
  • the second protective layer 256 is made of conductive ceramic. As the conductive ceramic forming the second protective layer 256 in this embodiment, any one of TiB 2 , ZrB 2 , HfB 2 , TiSi 2 , and WSi 2 can be used.
  • the thickness L2f of the second protective layer 256 is 0.5 to 2 ⁇ m.
  • the second protective layer 256 is formed on the metal layer 255 by, for example, a sputtering method.
  • connection layer 26 is laminated on the second protective layer 256. That is, the connection layer 26 is formed integrally with the second protective layer 256 on the second protective layer 256.
  • a first protective layer 254 and a second protective layer 256 made of conductive ceramic are laminated with a metal layer 255 made of a metal containing Ti interposed therebetween.
  • FIGS. 7A to 9 show whether or not cracks or fissures (microcracks) occur on the surface of the power semiconductor element 22 when the output intensity of the ultrasonic waves used during wire bonding is changed in eight steps in the range of 10 to 100. shows. "10" in the ultrasonic output intensity indicates a predetermined output intensity.
  • "30" is adopted as the output intensity of the ultrasonic wave.
  • the presence or absence of cracks or fissures on the surface of the power semiconductor element 22 can be determined by observing the surface of the power semiconductor element 22 using, for example, a scanning electron microscope (SEM), and comparing it with, for example, a limit sample. Judgment is made based on the comparison.
  • SEM scanning electron microscope
  • the bonding wire 27 was made of copper and had a diameter of 300 ⁇ m.
  • the contact layer 24 is made of aluminum and has a thickness L1 of 0.1 ⁇ m.
  • the connection layer 26 is made of copper and has a thickness L3 of 15 ⁇ m. Note that the diameter of the bonding wire 27, the thickness L1 of the contact layer 24, and the thickness L3 of the connection layer 26 shown here are actual values, and are subject to slight manufacturing errors and design differences. tolerances are allowed.
  • FIG. 7A shows a case where the power semiconductor element 22 is formed of Si-based single crystal.
  • the rows (i) to (v) of “present invention” in FIG. 7A are the results after wire bonding with the configuration described in the first embodiment, and the rows of “comparative example” in FIG. 7A are the results after wire bonding with the configuration described in the first embodiment.
  • the protective layer 25 in "the present invention” in FIG. 7A is formed of each of TiB 2 , ZrB 2 , HfB 2 , TiSi 2 , and WSi 2 and has a thickness L2 of 1.0 ⁇ m in each case. has been done.
  • the protective layer 25 is made of a metal containing Ta (tantalum) and has a thickness of 1.0 ⁇ m. Note that the thickness L2 of the protective layer 25 shown here indicates a substantial value, and slight manufacturing errors and design tolerances are allowed.
  • FIG. 7B a case is shown in which the power semiconductor element 22 is formed of a SiC-based single crystal.
  • the row of “present invention” in FIG. 7B is the result after wire bonding with the configuration described in the first embodiment, and the row of “comparative example” in FIG. This is the result after wire bonding in a configuration without using.
  • the protective layer 25 in "the present invention” in FIG. 7B is made of TiB 2 and has a thickness L2 of 1.0 ⁇ m.
  • the protective layer 25 is made of a metal containing Ta (tantalum) and has a thickness of 1.0 ⁇ m. Note that the thickness L2 of the protective layer 25 shown here indicates a substantial value, and slight manufacturing errors and design tolerances are allowed.
  • FIGS. 7A and 7B which show the functions and effects of the configuration of the first embodiment, it can be seen that the occurrence of cracks and fissures in the power semiconductor element 22 is suppressed compared to the "comparative example". .
  • Example 2 In FIG. 8, a case is shown in which the power semiconductor element 22 is formed of Si-based single crystal. Rows (i) and (iii) of “present invention” in FIG. 8 are the results after wire bonding with the configuration described in the second embodiment.
  • the first metal layer 251 and second metal layer 253 in (i) and (iii) of the "present invention” in FIG. 8 are made of Ti, and both have a thickness of 0.2 ⁇ m, L2a and L2c. has been done.
  • the main body layer 252 in (i) of the "present invention” in FIG. 8 is made of HfB 2 and has a thickness L2b of 1.0 ⁇ m.
  • the row (ii) in “the present invention” in FIG. 8 is the result shown by the row (iii) in “the present invention” in FIG. 7A.
  • the row (iv) in “the present invention” in FIG. 8 is the result shown by the row (iv) in “the present invention” in FIG. 7A.
  • the "body layer” in FIG. 8 may be replaced with the "protective layer” in FIG. 7A.
  • FIG. 8 which shows the functions and effects of the configuration of the second embodiment, it can be seen that the occurrence of cracks and fissures in the power semiconductor element 22 is suppressed compared to the "comparative example".
  • Example 3 In FIG. 9, a case is shown in which the power semiconductor element 22 is formed of Si-based single crystal. Rows (i) and (iii) in “Present Invention” in FIG. 9 are the results after wire bonding with the configuration described in the third embodiment.
  • the first protective layer 254 and the second protective layer 256 in (i) of the "present invention” in FIG. 9 are made of TiB 2 and both have a thickness of 1.0 ⁇ m, L2d and L2f. .
  • the first protective layer 254 and the second protective layer 256 in (iii) of the "present invention” in FIG. 9 are made of ZrB 2 and both have a thickness of 1.0 ⁇ m, L2d and L2f. .
  • the metal layer 255 in (i) and (iii) of "the present invention” in FIG. 9 is made of Ti and has a thickness L2e of 0.2 ⁇ m. It should be noted that the thickness L2d of the first protective layer 254, the thickness L2f of the second protective layer 256, and the thickness L2e of the metal layer 255 shown here refer to actual values, and are based on manufacturing considerations. Minor errors and design tolerances are allowed.
  • the row (ii) of "the present invention” in FIG. 9 is the result shown by the row (i) of “the present invention” in FIG. 7A.
  • the row (iv) in "the present invention” in FIG. 9 is the result shown by the row (ii) in “the present invention” in FIG. 7A. At this time, the "first protective layer” in FIG. 9 may be replaced with the "protective layer” in FIG. 7A.
  • FIG. 9 which shows the functions and effects of the configuration of the third embodiment, it can be seen that the occurrence of cracks and fissures in the power semiconductor element 22 is suppressed compared to the "comparative example".
  • an inverter is used as an example of the power converter 100, but the power converter 100 is not limited to an inverter.
  • the power conversion device 100 may be a device that performs power conversion using the power semiconductor element 22, such as a converter or a combination of an inverter and a converter.
  • the power converter 100 is a converter
  • an AC voltage is input to the output terminal section 14 from an external input power source (not shown), and the power semiconductor element 22 converts this AC voltage into a DC voltage. Any configuration is sufficient as long as the DC voltage from the input section is output from the input section.
  • the power module substrate described in the embodiment can be understood, for example, as follows.
  • the power module substrate 12 includes an insulating plate 20, a plurality of surface patterns 21 arranged on a surface 20a of the insulating plate 20, and a surface of one of the plurality of surface patterns 21.
  • 21 and a bonding wire 27 connecting the electrode part 23, the electrode part 23 is formed of metal and is provided with a contact layer 24 disposed on the upper surface 22u, and a bonding wire 27 laminated on the contact layer 24.
  • the protective layer 25 includes protective layers 25, 25a, 25b, and a connecting layer 26 formed of metal and laminated on the protective layers 25, 25a, 25b in a state connected to the bonding wire 27.
  • 25a, 25b include conductive ceramics having higher hardness than the contact layer 24 and the connection layer 26.
  • the power module substrate 12 according to the second aspect is the power module substrate 12 according to the first aspect, in which the protective layer 25a is formed of a metal containing Ti, and the contact layer a first metal layer 251 integrally laminated on the first metal layer 251; a main body layer 252 formed of conductive ceramic and integrally laminated on the first metal layer 251; A second metal layer 253 may be provided between the main body layer 252 and the connection layer 26, and the second metal layer 253 is disposed integrally with the main body layer 252 and the connection layer 26.
  • the protective layer 25a is formed of a metal containing Ti, and the contact layer a first metal layer 251 integrally laminated on the first metal layer 251; a main body layer 252 formed of conductive ceramic and integrally laminated on the first metal layer 251;
  • a second metal layer 253 may be provided between the main body layer 252 and the connection layer 26, and the second metal layer 253 is disposed integrally with the main body layer 252 and the connection layer 26.
  • the pressure generated due to ultrasonic waves during wire bonding is absorbed by the second metal layer 253 in the protective layer 25a. Further, the pressure transmitted from the main body layer 252 toward the power semiconductor element 22 is absorbed by the first metal layer 251 in the protective layer 25a.
  • the power module substrate 12 according to the third aspect is the power module substrate 12 according to the first aspect, in which the protective layer 25b is formed of conductive ceramic, and the contact layer 24 is A first protective layer 254 integrally laminated, a metal layer 255 formed of a metal containing Ti and integrally laminated on the first protective layer 254, and a metal layer 255 formed of a conductive ceramic.
  • a second protective layer 256 may be provided between the connection layer 26 and the metal layer 255 and the connection layer 26 .
  • the thickness of the protective layer 25b can be increased while suppressing deformation such as distortion or bending from occurring in the protective layer 25b.
  • the power module substrate 12 according to the fourth aspect is the power module substrate 12 according to the first aspect, in which the contact layer 24 has a thickness L1 of 0.05 to 0.5 ⁇ m.
  • the protective layer 25 may be formed with a thickness L2 of 0.5 to 2 ⁇ m.
  • the power module substrate 12 according to the fifth aspect is the power module substrate 12 according to the second aspect, in which the contact layer 24 has a thickness L1 of 0.05 to 0.5 ⁇ m.
  • the first metal layer 251 and the second metal layer 253 have a thickness of 0.1 to 0.5 ⁇ m, L2a and L2c, and the main body layer 252 has a thickness of 0.5 to 2 ⁇ m. It may be formed by L2b.
  • the power module substrate 12 according to the sixth aspect is the power module substrate 12 according to the third aspect, wherein the first protective layer 254 and the second protective layer 256 have a thickness of 0.5
  • the metal layer 255 may be formed with a thickness L2d and L2f of 0.1 to 0.5 ⁇ m.
  • a power module substrate 12 according to a seventh aspect is the power module substrate 12 according to any one of the first to sixth aspects, wherein the conductive ceramic is TiB 2 , It may be formed of any one of ZrB 2 , HfB 2 , TiSi 2 and WSi 2 .
  • the power module substrate 12 according to the eighth aspect is the power module substrate 12 according to any one of the first to seventh aspects, wherein the bonding wires 27 are Other surface patterns 21 and the connection layer 26 may be connected.

Landscapes

  • Wire Bonding (AREA)
  • Inverter Devices (AREA)

Abstract

本開示のパワーモジュール用基板は、絶縁板と、絶縁板の表面に配置された複数の表面パターンと、複数の表面パターンのうち一の表面パターンに接続されたパワー半導体素子と、パワー半導体素子の上面に配置された電極部と、複数の表面パターンのうち一の表面パターンとは異なる他の表面パターンと、電極部とを接続するボンディングワイヤと、を備える。電極部は、金属により形成され、上面に配置されたコンタクト層と、コンタクト層に積層された保護層と、金属により形成され、ボンディングワイヤに接続された状態で、保護層に積層された接続層と、を有する。保護層は、硬度がコンタクト層及び接続層よりも高い導電性セラミックを含む。

Description

パワーモジュール用基板
　本開示は、パワーモジュール用基板に関する。
　本願は、２０２２年６月１４日に日本に出願された特願２０２２－９６０３１号について優先権を主張し、その内容をここに援用する。
　例えば特許文献１には、パワー半導体素子の表面電極が複数の異なる金属層で構成されたパワー半導体装置が開示されている。複数の金属層からなる層構造は、Ａｌ層、このＡｌ層上に形成されビッカース硬度が２００～３５０ＨｖのＣｕ層、及びこのＣｕ層上に形成されビッカース硬度が７０～１５０ＨｖのＣｕ層から形成されている。この様な層構造とすることで、Ｃｕワイヤでボンディングする場合にパワー半導体素子へ加わるダメージが低減されている。
特開２０１８－３７６８４号公報
　ところで、近年、パワー半導体素子の分野では、付加価値向上のためにパワー半導体素子の高電圧化・大電流化・高周波化・高速スイッチング化の機運が高まっている。それに伴って、例えば、パワー半導体素子の電極にワイヤボンディングで接続されるボンディングワイヤの数が増加する場合がある。そのため、ワイヤボンディング時にパワー半導体素子へ加わるダメージをより低減する技術が要求される。
　本開示は、上記課題を解決するためになされたものであって、ワイヤボンディング時にパワー半導体素子へ加わるダメージをより低減することができるパワーモジュール用基板を提供することを目的とする。
　上記課題を解決するために、本開示に係るパワーモジュール用基板は、絶縁板と、前記絶縁板の表面に配置された複数の表面パターンと、複数の前記表面パターンのうち一の表面パターンに接続されたパワー半導体素子と、前記パワー半導体素子の上面に配置された電極部と、複数の前記表面パターンのうち前記一の表面パターンとは異なる他の表面パターンと、前記電極部とを接続するボンディングワイヤと、を備え、前記電極部は、金属により形成され、前記上面に配置されたコンタクト層と、前記コンタクト層に積層された保護層と、金属により形成され、前記ボンディングワイヤに接続された状態で、前記保護層に積層された接続層と、を有し、前記保護層は、硬度が前記コンタクト層及び前記接続層よりも高い導電性セラミックを含む。
　本開示によれば、ワイヤボンディング時にパワー半導体素子へ加わるダメージをより低減することができるパワーモジュール用基板を提供することができる。
本開示の第一実施形態に係る電力変換装置の概略構成を示す斜視図である。 本開示の第一実施形態に係るパワーモジュールを図１に示すＩＩ－ＩＩ線方向から見た時の図である。 図２で示したＩＩＩ－ＩＩＩ線方向の断面図である。 図３の要部を拡大した図であり、電極部の層構造を示す図である。 本開示の第二実施形態に係るパワーモジュールの断面図における要部を拡大した際の電極部の層構造を示す図であり、図４で示した部分に対応した図である。 本開示の第三実施形態に係るパワーモジュールの断面図における要部を拡大した際の電極部の層構造を示す図であり、図４で示した部分に対応した図である。 実施例１の結果を示すものである。 実施例１の結果を示すものである。 実施例２の結果を示すものである。 実施例３の結果を示すものである。
　以下、添付図面を参照して、本開示によるパワーモジュール用基板を備える電力変換装置を実施するための形態を説明する。
［第一実施形態］
　電力変換装置は、直流電力を三相交流電力等に変換する装置である。本実施形態の電力変換装置には、例えば、発電所等の系統で用いられるインバータや、電気自動車等の電動機（モータ）の駆動に用いられるインバータ等が挙げられる。
　図１に示すように、電力変換装置１００は、ケーシング１と、外部入力導体２と、コンデンサ３と、電力変換部４と、冷却器５とを備えている。なお、図１中では、ケーシング１及び冷却器５は、二点鎖線で示されている。
［ケーシング］
　ケーシング１は、電力変換装置１００の外殻を成している。本実施形態におけるケーシング１は、アルミニウム（Ａｌ）等の金属または合成樹脂等により形成されている。本実施形態におけるケーシング１は、アルミニウムによって形成されており、直方体状を成している。ケーシング１の外面は、互いに背合わせとなるように配置されている二つの側面を有している。
　以下、説明の便宜上、これら二つの側面のうち、一方側を向く側面を「入力側側面１ａ」と称し、他方側を向く側面を「出力側側面１ｂ」と称する。入力側側面１ａからは、直流電力を入力するための外部入力導体２が引き出されている。
［外部入力導体］
　外部入力導体２は、電力変換装置１００の外部の電力系統や、バッテリ等の直流電源から供給された直流電力をコンデンサ３へ供給する一対の電気導体（バスバー）である。本実施形態における外部入力導体２は、銅（Ｃｕ）等を含む金属により形成されている。外部入力導体２の一端は、コンデンサ３に接続されており、外部入力導体２の他端は、例えば、ケーシング１の入力側側面１ａと交差する方向に延びている。
［コンデンサ］
　コンデンサ３は、外部入力導体２から入力された電荷を蓄えるとともに、電力変換に伴う電圧変動を抑えるための平滑コンデンサである。コンデンサ３を経由することでリプルが抑えられて平滑化された直流電圧は、電力変換部４へ供給（印加）される。
［電力変換部］
　電力変換部４は、コンデンサ３から入力された電圧を変換する。電力変換部４は、ケーシング１に収容されている。本実施形態における電力変換部４は、三相交流電力を出力するために、Ｕ相、Ｖ相、及びＷ相用の出力をそれぞれ担当する三つのパワーモジュール１０を有している。したがって、本実施形態における電力変換装置１００は、三つのパワーモジュール１０を備える三相インバータである。
［パワーモジュール］
　パワーモジュール１０は、入力された電力を変換して出力する装置である。図２及び図３に示すように、パワーモジュール１０は、ベースプレート１１と、パワーモジュール用基板１２と、主端子部１３と、出力端子部１４と、補強部１５と、封止部１６とを備えている。
（ベースプレート）
　ベースプレート１１は、平板状を成す部材である。ベースプレート１１は、第一面１１ａと、この第一面１１ａの裏側に位置する第二面１１ｂとを有している。即ち、ベースプレート１１の第一面１１ａと第二面１１ｂとは互いに平行を成した状態で背合わせになっている。ベースプレート１１の第二面１１ｂは、接合材等（図示省略）を介して、冷却器５に固定されている。本実施形態におけるベースプレート１１には、例えば銅が採用される。なお、ベースプレート１１には、アルミニウム等の金属が採用されてもよい。
（パワーモジュール用基板）
　パワーモジュール用基板１２は、絶縁板２０と、表面パターン２１と、パワー半導体素子２２と、電極部２３と、ボンディングワイヤ２７と、裏面パターン２８とを有している。
　（絶縁板）
　絶縁板２０は、平板状を成している。絶縁板２０は、表面２０ａと、この表面２０ａの裏側に位置する裏面２０ｂとを有している。絶縁板２０における表面２０ａと裏面２０ｂとは互いに平行を成した状態で背合わせになっている。
　本実施形態における絶縁板２０は、例えばセラミック等の絶縁材料により形成されている。なお、絶縁板２０を形成する絶縁材料としては、セラミック以外にも、紙フェノール、紙エポキシ、ガラスコンポジット、ガラスエポキシ、ガラスポリイミド、フッ素樹脂等を採用することができる。
　（表面パターン）
　表面パターン２１は、絶縁板２０の表面２０ａに形成された平面状に広がる銅箔（Ｃｕ）等のパターンである。表面パターン２１は、例えば、絶縁板２０の表面２０ａに接合等で固定された後、エッチング等がなされることにより形成される。
　表面パターン２１は、絶縁板２０の表面２０ａ上に複数配置されている。これら複数の表面パターン２１は、絶縁板２０が広がる方向で隙間を介して互いに隣接配置されている。本実施形態では、三つの表面パターン２１が絶縁板２０の表面２０ａ上に配置されている場合を一例として説明する。以下、説明の便宜上、これら三つの表面パターン２１を第一表面パターン２１ａ、第二表面パターン２１ｂ、及び第三表面パターン２１ｃと称する。
　第一表面パターン２１ａ及び第二表面パターン２１ｂは、コンデンサ３と直流電力の入出力をやり取りするためのパターンであり、表面パターン２１に形成されるＰＮ間のループにおける入口部分もしくは出口部分に相当する。
　本実施形態における第一表面パターン２１ａ及び第二表面パターン２１ｂには、コンデンサ３に繋がる主端子部１３が接続されている。第三表面パターン２１ｃには、パワー半導体素子２２によって変換された交流電流を電力変換装置１００の外部に設けられた負荷（図示省略）へ出力するための出力端子部１４が接続されている。
　（パワー半導体素子）
　パワー半導体素子２２は、電圧や電流をオンオフするスイッチング動作により電力を変換する回路素子である。パワー半導体素子２２は、例えば、ＩＧＢＴやＭＯＳＦＥＴ等のスイッチング素子である。パワー半導体素子２２は、例えばＳｉ系の単結晶や、Ｓｉ系の単結晶よりも硬度が高いＳｉＣ系の単結晶によって形成されている。
　本実施形態では、一例として、パワー半導体にＭＯＳＦＥＴを適用した場合を示しており、四つのパワー半導体素子２２がパワーモジュール用基板１２の表面パターン２１に接続されている。なお、パワー半導体素子２２にＩＧＢＴを使用する場合は、ＩＧＢＴとは逆方向へ電流を流すダイオードを並列配置する必要がある。
　本実施形態における四つのパワー半導体素子２２は、二つの第一パワー半導体素子２２ａと、二つの第二パワー半導体素子２２ｂとによって構成されている。第一パワー半導体素子２２ａは、第一表面パターン２１ａに接続されている。第二パワー半導体素子２２ｂは、第三表面パターン２１ｃに接続されている。
　パワー半導体素子２２がＭＯＳＦＥＴの場合、パワー半導体素子２２は、ドレインに相当する入力用端子（図示省略）が形成された下面２２ｄ（図３参照）と、ソースに相当する出力用端子（図示省略）が形成された上面２２ｕと、パワー半導体素子２２のスイッチングを制御するための制御信号入力用端子に相当するゲート（図示省略）とを有している。
　パワー半導体素子２２の下面２２ｄは、表面パターン２１に接合材Ｓを介して電気的に接続されている。第一パワー半導体素子２２ａの下面２２ｄは、第一表面パターン２１ａに接続されている。第二パワー半導体素子２２ｂの下面２２ｄは、第三表面パターン２１ｃに接続されている。なお、本明細書中における接合材Ｓには、例えば、半田や焼結材（金属等の粉末）等を採用することができる。
　パワー半導体素子２２には、パワーモジュール用基板１２の外部に設けられたゲート駆動用基板等（図示省略）によって生成された制御信号が上記ゲートを通じて入力される。パワー半導体素子２２は、この制御信号に従ってスイッチングを行う。なお、パワー半導体素子２２がＩＧＢＴの場合、パワー半導体素子２２は、コレクタに相当する下面２２ｄと、エミッタに相当する上面２２ｕと、制御信号入力用端子に相当するゲートとを有する。
　（電極部）
　電極部２３は、パワー半導体素子２２の上面２２ｕに配置されている。電極部２３は、パワー半導体素子２２における電極部分に相当する。本実施形態における電極部２３は、三層構造を成している。図４に示すように、電極部２３は、コンタクト層２４と、保護層２５と、接続層２６とを有している。
　コンタクト層２４は、上面２２ｕに配置されており、上面２２ｕに形成された出力用端子と一体の状態でこの出力用端子に接続されている。コンタクト層２４は、金属によって形成されている。本実施形態におけるコンタクト層２４を形成する金属には、Ｎｉ、Ａｌ、及びＣｒの何れか一つを採用することができる。コンタクト層２４の厚さＬ１は、０．０５～０．５μｍとされている。コンタクト層２４は、例えばスパッタリング法によってパワー半導体素子２２の上面２２ｕ上に形成される。
　保護層２５は、コンタクト層２４に積層されている導電性材料である。即ち、保護層２５は、コンタクト層２４と一体の状態でこのコンタクト層２４上に形成されている。保護層２５は、導電性セラミックによって形成されている。本実施形態における保護層２５を形成する導電性セラミックには、ＴｉＢ２（二ホウ化チタン）、ＺｒＢ２（二ホウ化ジルコニウム）、ＨｆＢ２（二ホウ化ハフニウム）、ＴｉＳｉ２（二ケイ化チタン）、及びＷＳｉ２（二ケイ化タングステン）の何れか一つを採用することができる。保護層２５の厚さＬ２は、０．５～２μｍとされている。保護層２５は、例えばスパッタリング法によってコンタクト層２４上に形成される。
　接続層２６は、保護層２５に積層されている。即ち、接続層２６は、保護層２５と一体の状態でこの保護層２５上に形成されている。接続層２６は、金属によって形成されている。本実施形態における接続層２６を形成する金属には、銅、又は銅を含む合金等を採用することができる。接続層２６の厚さＬ３は、１０～２０μｍとされている。接続層２６は、例えばスパッタリング法によって保護層２５上に形成される。
　ここで、保護層２５を形成する導電性セラミックの硬度は、コンタクト層２４及び接続層２６を形成する金属の硬度よりも高い。具体的には、保護層２５を形成する導電性セラミックは、これらコンタクト層２４及び接続層２６を形成する金属に対して１０倍以上のビッカース硬度を有する。また、保護層２５を形成する導電性セラミックの熱伝導率は、コンタクト層２４及び接続層２６を形成する金属の熱伝導率よりも低い。
　なお、ＴｉＢ２のビッカース硬度は、例えば３２～３４ＧＰａを示す。また、ＺｒＢ２のビッカース硬度は、例えば２１～２３ＧＰａを示す。また、ＨｆＢ２のビッカース硬度は、例えば２７～２９ＧＰａを示す。また、ＴｉＳｉ２のビッカース硬度は、例えば９～１１ＧＰａを示す。また、ＷＳｉ２のビッカース硬度は、例えば９～１１ＧＰａを示す。
　（ボンディングワイヤ）
　図２から図４に示すように、ボンディングワイヤ２７は、表面パターン２１と、パワー半導体素子２２の上面２２ｕに配置された電極部２３とを接続する導線である。本実施形態におけるボンディングワイヤ２７は、銅等を含む金属によって形成されており、例えば、２００～４００μｍの径を有している。
　ボンディングワイヤ２７の一端は、電極部２３における接続層２６に接続されている。ボンディングワイヤ２７の他端は、表面パターン２１に接続されている。本実施形態では、複数のボンディングワイヤ２７が接続層２６と表面パターン２１とを接続している。
　具体的には、図２に示すように、六つのボンディングワイヤ２７が第一パワー半導体素子２２ａの上面２２ｕに配置された電極部２３の接続層２６と、第三表面パターン２１ｃとを接続している。また、図２から図４に示すように、六つのボンディングワイヤ２７が第二パワー半導体素子２２ｂの上面２２ｕに配置された電極部２３の接続層２６と、第二表面パターン２１ｂとを接続している。即ち、絶縁板２０の表面２０ａに配置された表面パターン２１同士は、ボンディングワイヤ２７によって電気的に接続されている。
　ボンディングワイヤ２７の一端及び他端は、超音波等を外部から当てるワイヤボンディングによって電極部２３における接続層２６、及び表面パターン２１のそれぞれに一体に接続される。
　第一パワー半導体素子２２ａには、第一表面パターン２１ａを通じて直流電力が入力され、第二パワー半導体素子２２ｂには、第二表面パターン２１ｂ、及びこの第二表面パターン２１ｂと第二パワー半導体素子２２ｂとを接続するボンディングワイヤ２７を介して直流電力が入力される。第一パワー半導体素子２２ａと第二パワー半導体素子２２ｂとがスイッチング動作を行うことにより、上記の直流電力が交流電力へ変換され、電極部２３及びボンディングワイヤ２７を通じて第三表面パターン２１ｃへ出力される。
　（裏面パターン）
　裏面パターン２８は、絶縁板２０の裏面２０ｂに形成された平面状に広がる銅箔等のパターンである。当該裏面パターン２８は、接合材Ｓを介してベースプレート１１の第一面１１ａの中央に固定されている。裏面パターン２８は、例えば、絶縁板２０の裏面２０ｂに接合等で固定された後、エッチング等がなされることにより形成される。
（主端子部）
　主端子部１３は、コンデンサ３とパワーモジュール用基板１２との間で直流電力をやり取りする電気導体（バスバー）である。主端子部１３は、銅等を含む金属によって形成されている。主端子部１３は、正極としてのＰ端子１３ｐと、負極としてのＮ端子１３ｎとを有している。
　これらＰ端子１３ｐ及びＮ端子１３ｎは、空間距離（絶縁距離）としてのギャップＧを介して並んで配置されている。Ｐ端子１３ｐは、コンデンサ３における正極（図示省略）と、パワーモジュール用基板１２における第一表面パターン２１ａとを接続している。Ｎ端子１３ｎは、コンデンサ３における負極（図示省略）と、パワーモジュール用基板１２における第二表面パターン２１ｂとを接続している。
（出力端子部）
　出力端子部１４は、パワー半導体素子２２によって変換された後の交流電力を電力変換装置１００の外部へ出力するための電気導体（バスバー）である。出力端子部１４は、銅等を含む金属により形成されている。出力端子部１４の一端は、パワーモジュール用基板１２における第三表面パターン２１ｃに接続されている。図１に示すように、出力端子部１４の他端は、例えば、ケーシング１の出力側側面１ｂよりも外側に延びている。出力端子部１４の他端には、例えば、モータ等の負荷（交流回転電機）に繋がる電力出力用の配線（図示省略）が接続される。
（補強部）
　図２及び図３に示すように、補強部１５は、ベースプレート１１の第一面１１ａに固定された状態で、主端子部１３及び出力端子部１４を機械的に補強する部材である。補強部１５は、例えば、合成樹脂材料（絶縁材料）等により形成されている。本実施形態における補強部１５を形成する材料には、例えば、ＰＰＳ（ポリフェニレンサルファイド）を採用することができる。なお、ＰＰＳ以外の合成樹脂材料を、補強部１５に採用してもよい。補強部１５は、ベースプレート１１の第一面１１ａに、例えば接着剤等によって固定されている。
　補強部１５は、主端子部１３のＰ端子１３ｐ及びＮ端子１３ｎ、並びに出力端子部１４を外側から覆った状態で、パワーモジュール用基板１２を外側から囲っている。補強部１５は、ベースプレート１１の表面２０ａに沿う方向で、パワーモジュール用基板１２を周囲から囲むケースを成している。したがって、補強部１５は、ベースプレート１１とともにパワーモジュール用基板１２が収容される空間を画定している。本実施形態では、説明の便宜上、パワーモジュール用基板１２が収容されるこの空間を「ポッティング空間Ｒｐ」と称する。
（封止部）
　封止部１６は、ポッティング空間Ｒｐ内に配置されている封止部材である。図面中における封止部１６は、紙面の都合上、ハッチングで示されている。ポッティング空間Ｒｐには、外部から液状のポッティング材が充填され（ポッティング）、ポッティング空間Ｒｐ内で露出する部材を封止する。封止部１６は、ポッティング空間Ｒｐ内に充填されたポッティング材に所定の温度及び時間がかけられ、このポッティング材が硬化することによって形成される。ポッティング材が硬化することによって形成された封止部１６は、ポッティング空間Ｒｐ内における各部材間、及び各部材とパワーモジュール１０外部の空間とを電気的に絶縁する。
　本実施形態におけるポッティング材には、例えばシリコンゲルやエポキシ樹脂を用いることができる。なお、ポッティング材には、シリコンゲルやエポキシ樹脂以外の合成樹脂を採用してもよい。ポッティング空間Ｒｐ内における封止部１６は、パワーモジュール用基板１２、主端子部１３、及び出力端子部１４のそれぞれの表面を覆うように配置されている。
［冷却器］
　図１に示すように、冷却器５は、主として電力変換部４のパワーモジュール１０を冷却する装置である。冷却器５は、ケーシング１に積層されるように設けられており、ケーシング１に固定され一体化されている。図３に示すように、冷却器５は、基部５１と、放熱フィン５２とを有している。なお、図３中では、基部５１及び放熱フィン５２は、点線で示されている。
　基部５１は、板状を成している。基部５１は、接合材Ｓを介して、パワーモジュール１０におけるベースプレート１１の第二面１１ｂに接合される接合面５１ａと、この接合面５１ａとは反対側を向く放熱面５１ｂとを有している。
　接合面５１ａと放熱面５１ｂとは、互いに平行を成した状態で背合わせになっている。放熱フィン５２は、基部５１の放熱面５１ｂに複数配置されている柱状を成す部材である。各放熱フィン５２は、基部５１を中心に、パワーモジュール１０とは反対の側へ放熱面５１ｂから突出している。
　冷却器５には、例えば、外部から水等の液冷媒Ｗが導入される。基部５１の放熱面５１ｂと、放熱フィン５２は、この外部から導入された液冷媒Ｗと接触することで冷却される。液冷媒Ｗは、パワーモジュール１０から基部５１及び放熱フィン５２へ伝導した熱と熱交換して温められると同時に、パワーモジュール１０を冷却する。
（作用・効果）
　超音波を用いたワイヤボンディングによってボンディングワイヤ２７が電極部２３に接続される際、この超音波に伴って発生する熱や圧力が電極部２３からパワー半導体素子２２へ向かう。
　上記実施形態の構成では、硬度がコンタクト層２４及び接続層２６を形成する金属よりも高い導電性セラミックで形成された保護層２５が、これらコンタクト層２４及び接続層２６の間に介在している。これにより、超音波に伴って生じる圧力が電極部２３の接続層２６にかかった際、この圧力が保護層２５によって吸収される。即ち、ワイヤボンディング時に圧力がコンタクト層２４へ伝わることを保護層２５が抑制する。
　また、保護層２５の熱伝導率がコンタクト層２４及び接続層２６の熱伝導率よりも低いため、例えば、保護層２５が金属によって形成される場合と比較して、接続層２６からコンタクト層２４への熱伝導をより抑制することができる。
　したがって、ワイヤボンディング時にパワー半導体素子２２へ加わるダメージが低減される。その結果、パワー半導体素子２２にクラックや亀裂等の異常が発生することを抑制することができる。
　また、上記構成では、コンタクト層２４が０．０５～０．５μｍの厚さＬ１で形成され、保護層２５が０．５～２μｍの厚さＬ２で形成されている。これにより、パワー半導体素子２２とボンディングワイヤ２７との間における導電性を確保しつつ、各層で歪みや撓み等の変形が発生することを抑制することができる。
［第二実施形態］
　次に、本開示に係る電力変換装置１００の第二実施形態について図５を参照して説明する。なお、以下に説明する第二実施形態では、上記の第一実施形態と共通する構成については図中に同符号を付してその説明を省略する。第二実施形態では、パワーモジュール用基板１２における電極部２３の構成が、第一実施形態で説明した電極部２３の構成と異なっている。
　（電極部）
　本実施形態における電極部２３は、五層構造を成している。電極部２３は、コンタクト層２４と、三層に形成された保護層２５ａと、接続層２６とを有している。保護層２５ａは、第一金属層２５１と、本体層２５２と、第二金属層２５３とを有している。
　第一金属層２５１は、コンタクト層２４と一体の状態でこのコンタクト層２４上に形成されている。第一金属層２５１は、Ｔｉ（チタン）を含有する金属により形成されている。第一金属層２５１の厚さＬ２ａは、０．１～０．５μｍとされている。第一金属層２５１は、例えばスパッタリング法によってコンタクト層２４上に形成される。
　ここで、第一金属層２５１は、金属によって形成されているため、この第一金属層２５１とコンタクト層２４の結合力が、第一金属層２５１を介在させない場合の本体層２５２とコンタクト層２４の結合力よりも大きい。更に、第一金属層２５１は、Ｔｉを含有する金属によって形成されているため、この第一金属層２５１と本体層２５２の結合力が、例えばＴｉ以外の金属と本体層２５２の結合力よりも大きい。言い換えれば、第一金属層２５１と本体層２５２との組合せは、Ｔｉ以外の金属と本体層２５２との組合せよりも親和性が高い。
　本体層２５２は、第一金属層２５１に積層されている。即ち、本体層２５２は、第一金属層２５１と一体の状態でこの第一金属層２５１上に形成されている。本体層２５２は、導電性セラミックによって形成されている。本実施形態における本体層２５２を形成する導電性セラミックには、ＴｉＢ２、ＺｒＢ２、ＨｆＢ２、ＴｉＳｉ２、及びＷＳｉ２の何れか一つを採用することができる。本体層２５２の厚さＬ２ｂは、０．５～２μｍとされている。本体層２５２は、例えばスパッタリング法によって第一金属層２５１上に形成される。
　第二金属層２５３は、本体層２５２に積層されている。即ち、第二金属層２５３は、本体層２５２と一体の状態でこの本体層２５２上に形成されている。第二金属層２５３は、Ｔｉを含有する金属により形成されている。第二金属層２５３の厚さＬ２ｃは、０．１～０．５μｍとされている。第二金属層２５３は、例えばスパッタリング法によって本体層２５２上に形成される。
　ここで、第二金属層２５３は、金属によって形成されているため、この第二金属層２５３と接続層２６の結合力が、第二金属層２５３を介在させない場合の本体層２５２と接続層２６の結合力よりも大きい。更に、第二金属層２５３は、Ｔｉを含有する金属によって形成されているため、この第二金属層２５３と本体層２５２の結合力が、例えばＴｉ以外の金属と本体層２５２の結合力よりも大きい。言い換えれば、第二金属層２５３と本体層２５２との組合せは、Ｔｉ以外の金属と本体層２５２との組合せよりも親和性が高い。
　接続層２６は、第二金属層２５３に積層されている。即ち、接続層２６は、第二金属層２５３と一体の状態でこの第二金属層２５３上に形成されている。
（作用・効果）
　第二実施形態の構成によれば、超音波に伴って生じる圧力が電極部２３の接続層２６にかかった際、この圧力が第二金属層２５３によって吸収される。即ち、ワイヤボンディング時に圧力が本体層２５２へ伝わることを第二金属層２５３が抑制する。また、本体層２５２からパワー半導体素子２２に向かって伝わる圧力が第一金属層２５１によって吸収される。即ち、ワイヤボンディング時に圧力がコンタクト層２４を介してパワー半導体素子２２に伝わることを第一金属層２５１が抑制する。
　したがって、ワイヤボンディング時に、本体層２５２及びパワー半導体素子２２へ加わるダメージをより低減することができる。その結果、電極部２３で剥離や割れ等の異常が発生することを抑制することができるとともに、パワー半導体素子２２にクラックや亀裂等の異常が発生することを抑制することができる。
　また、第二実施形態の構成では、第一金属層２５１及び第二金属層２５３が０．１～０．５μｍの厚さＬ２ａ，Ｌ２ｃで形成され、本体層２５２が０．５～２μｍの厚さＬ２ｂで形成されている。これにより、パワー半導体素子２２とボンディングワイヤ２７との間における導電性を確保しつつ、各層で歪みや撓み等の変形が発生することを抑制することができる。
［第三実施形態］
　次に、本開示に係る電力変換装置１００の第三実施形態について図６を参照して説明する。なお、以下に説明する第三実施形態では、上記の第一実施形態と共通する構成については図中に同符号を付してその説明を省略する。第三実施形態では、パワーモジュール用基板１２における電極部２３の構成が、第一実施形態で説明した電極部２３の構成と異なっている。
　（電極部）
　本実施形態における電極部２３は、五層構造を成している。電極部２３は、コンタクト層２４と、三層に形成された保護層２５ｂと、接続層２６とを有している。保護層２５ｂは、第一保護層２５４と、金属層２５５と、第二保護層２５６とを有している。
　第一保護層２５４は、コンタクト層２４に積層されている導電性材料である。即ち、第一保護層２５４は、コンタクト層２４と一体の状態でこのコンタクト層２４上に形成されている。第一保護層２５４は、導電性セラミックによって形成されている。本実施形態における第一保護層２５４を形成する導電性セラミックには、ＴｉＢ２、ＺｒＢ２、ＨｆＢ２、ＴｉＳｉ２、及びＷＳｉ２の何れか一つを採用することができる。第一保護層２５４の厚さＬ２ｄは、０．５～２μｍとされている。第一保護層２５４は、例えばスパッタリング法によってコンタクト層２４上に形成される。
　金属層２５５は、第一保護層２５４に積層されている。即ち、金属層２５５は、第一保護層２５４と一体の状態でこの第一保護層２５４上に形成されている。金属層２５５は、Ｔｉを含有する金属により形成されている。金属層２５５の厚さＬ２ｅは、０．１～０．５μｍとされている。金属層２５５は、例えばスパッタリング法によって第一保護層２５４上に形成される。
　第二保護層２５６は、金属層２５５に積層されている導電性材料である。即ち、第二保護層２５６は、金属層２５５と一体の状態でこの金属層２５５上に形成されている。第二保護層２５６は、導電性セラミックによって形成されている。本実施形態における第二保護層２５６を形成する導電性セラミックには、ＴｉＢ２、ＺｒＢ２、ＨｆＢ２、ＴｉＳｉ２、及びＷＳｉ２の何れか一つを採用することができる。第二保護層２５６の厚さＬ２ｆは、０．５～２μｍとされている。第二保護層２５６は、例えばスパッタリング法によって金属層２５５上に形成される。
　接続層２６は、第二保護層２５６に積層されている。即ち、接続層２６は、第二保護層２５６と一体の状態でこの第二保護層２５６上に形成されている。
（作用・効果）
　第三実施形態の構成によれば、超音波に伴って生じる圧力が電極部２３の接続層２６にかかった際、この圧力が第二保護層２５６及び金属層２５５によって吸収される。即ち、ワイヤボンディング時に圧力が第一保護層２５４へ伝わることを第二保護層２５６及び金属層２５５が抑制する。
　また、導電性セラミックにより形成された第一保護層２５４及び第二保護層２５６がＴｉを含有する金属によって形成された金属層２５５を介在させた状態で積層されている。これにより、例えば、保護層２５ｂが単層である場合と比較して、保護層２５ｂで歪みや撓み等の変形が発生することを抑制しつつ、保護層２５ｂの厚みをより増大させることができる。したがって、ワイヤボンディング時に、パワー半導体素子２２へ加わるダメージをより低減することができる。
（その他の実施形態）
　以上、本開示の実施形態について図面を参照して詳述したが、具体的な構成は実施形態の構成に限られるものではなく、本開示の要旨を逸脱しない範囲内での構成の付加、省略、置換、及びその他の変更が可能である。
　以下、各実施形態で説明した作用・効果の理解を容易にする評価実験（実施例１～３）の結果を図７Ａから図９に一例として示す。図７Ａから図９では、ワイヤボンディング時に用いる超音波の出力強度を１０から１００の範囲で八段階に変化させた際の、パワー半導体素子２２の表面におけるクラックや亀裂（微小亀裂）の発生の有無を示す。超音波の出力強度における「１０」は、予め規定された所定の出力強度を示している。なお、上記実施形態におけるパワーモジュール１０の製造の際、超音波の出力強度には、例えば「３０」が採用される。また、パワー半導体素子２２の表面におけるクラックや亀裂の発生の有無は、例えば走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）によってこのパワー半導体素子２２の表面が観察されるとともに、例えば限度見本等との比較に基づいて判定される。
　また、この評価実験では、ボンディングワイヤ２７が銅によって形成され、３００μｍの径を有している。また、コンタクト層２４がアルミニウムによって形成されるとともに０．１μｍの厚さＬ１で形成されている。また、接続層２６が銅によって形成されるとともに１５μｍの厚さＬ３で形成されている。なお、ここで示したボンディングワイヤ２７の径、コンタクト層２４の厚さＬ１、及び接続層２６の厚さＬ３は、実質的な値を指すものであって、製造上のわずかな誤差や設計上の公差は許容される。
「実施例１」
　図７Ａ中では、パワー半導体素子２２がＳｉ系の単結晶で形成された場合を示している。図７Ａ中の「本発明」における（ｉ）～（ｖ）の行は、第一実施形態で説明した構成でワイヤボンディングをした後の結果であり、図７Ａ中の「比較例」の行は、保護層２５に導電性セラミックを用いない場合の構成でワイヤボンディングをした後の結果である。図７Ａ中の「本発明」における保護層２５は、ＴｉＢ２、ＺｒＢ２、ＨｆＢ２、ＴｉＳｉ２、及びＷＳｉ２のそれぞれによって形成されるとともに、何れの場合も１．０μｍの厚さＬ２で形成されている。図７Ａ中の「比較例」では、保護層２５がＴａ（タンタル）を含有する金属によって形成されるとともに１．０μｍの厚さで形成されている。なお、ここで示した保護層２５の厚さＬ２は、実質的な値を指すものであって、製造上のわずかな誤差や設計上の公差は許容される。
　図７Ｂ中では、パワー半導体素子２２がＳｉＣ系の単結晶で形成された場合を示している。図７Ｂ中の「本発明」の行は、第一実施形態で説明した構成でワイヤボンディングをした後の結果であり、図７Ｂ中の「比較例」の行は、保護層２５に導電性セラミックを用いない場合の構成でワイヤボンディングをした後の結果である。図７Ｂ中の「本発明」における保護層２５は、ＴｉＢ２によって形成されるとともに１．０μｍの厚さＬ２で形成されている。図７Ｂ中の「比較例」では、保護層２５がＴａ（タンタル）を含有する金属によって形成されるとともに１．０μｍの厚さで形成されている。なお、ここで示した保護層２５の厚さＬ２は、実質的な値を指すものであって、製造上のわずかな誤差や設計上の公差は許容される。
　第一実施形態の構成が奏する作用・効果を示した図７Ａ及び図７Ｂより、「比較例」と比較して、パワー半導体素子２２におけるクラック及び亀裂の発生が抑制されることが把握可能である。
「実施例２」
　図８中では、パワー半導体素子２２がＳｉ系の単結晶で形成された場合を示している。図８中の「本発明」における（ｉ）及び（ｉｉｉ）の行は、第二実施形態で説明した構成でワイヤボンディングした後の結果である。図８中の「本発明」の（ｉ）及び（ｉｉｉ）における第一金属層２５１及び第二金属層２５３は、Ｔｉによって形成されるとともに、何れも０．２μｍの厚さＬ２ａ，Ｌ２ｃで形成されている。図８中の「本発明」の（ｉ）における本体層２５２は、ＨｆＢ２によって形成されるとともに１．０μｍの厚さＬ２ｂで形成されている。図８中の「本発明」の（ｉｉｉ）における本体層２５２は、ＴｉＳｉ２によって形成されるとともに１．０μｍの厚さＬ２ｂで形成されている。なお、ここで示した第一金属層２５１の厚さＬ２ａ、第二金属層２５３の厚さＬ２ｃ、及び本体層２５２の厚さＬ２ｂは、実質的な値を指すものであって、製造上のわずかな誤差や設計上の公差は許容される。
　図８中の「本発明」における（ｉｉ）の行は、図７Ａ中の「本発明」における（ｉｉｉ）の行が示す結果である。図８中の「本発明」における（ｉｖ）の行は、図７Ａ中の「本発明」における（ｉｖ）の行が示す結果である。この際、図８中の「本体層」を、図７Ａ中の「保護層」に読み替えればよい。
　第二実施形態の構成が奏する作用・効果を示した図８より、「比較例」と比較して、パワー半導体素子２２におけるクラック及び亀裂の発生が抑制されることが把握可能である。
「実施例３」
　図９中では、パワー半導体素子２２がＳｉ系の単結晶で形成された場合を示している。図９中の「本発明」における（ｉ）及び（ｉｉｉ）の行は、第三実施形態で説明した構成でワイヤボンディングした後の結果である。図９中の「本発明」の（ｉ）における第一保護層２５４及び第二保護層２５６は、ＴｉＢ２によって形成されるとともに、何れも１．０μｍの厚さＬ２ｄ，Ｌ２ｆで形成されている。図９中の「本発明」の（ｉｉｉ）における第一保護層２５４及び第二保護層２５６は、ＺｒＢ２によって形成されるとともに、何れも１．０μｍの厚さＬ２ｄ，Ｌ２ｆで形成されている。図９中の「本発明」の（ｉ）及び（ｉｉｉ）における金属層２５５は、Ｔｉによって形成されるとともに０．２μｍの厚さＬ２ｅで形成されている。なお、ここで示した第一保護層２５４の厚さＬ２ｄ、第二保護層２５６の厚さＬ２ｆ、及び金属層２５５の厚さＬ２ｅは、実質的な値を指すものであって、製造上のわずかな誤差や設計上の公差は許容される。
　図９中の「本発明」における（ｉｉ）の行は、図７Ａ中の「本発明」における（ｉ）の行が示す結果である。図９中の「本発明」における（ｉｖ）の行は、図７Ａ中の「本発明」における（ｉｉ）の行が示す結果である。この際、図９中の「第一保護層」を、図７Ａ中の「保護層」に読み替えればよい。
　第三実施形態の構成が奏する作用・効果を示した図９より、「比較例」と比較して、パワー半導体素子２２におけるクラック及び亀裂の発生が抑制されることが把握可能である。
　また、実施形態では、電力変換装置１００としてインバータを一例にして説明したが、電力変換装置１００はインバータに限定されることはない。電力変換装置１００は、例えば、コンバータや、インバータとコンバータとを組み合わせたもの等、パワー半導体素子２２により電力変換を行う装置であってもよい。電力変換装置１００がコンバータの場合は、外部の入力電源等（図示省略）から出力端子部１４に交流電圧が入力されてパワー半導体素子２２がこの交流電圧を直流電圧に変換し、パワー半導体素子２２からの直流電圧が入力部から出力される構成であればよい。
［付記］
　実施形態に記載のパワーモジュール用基板は、例えば以下のように把握される。
（１）第１の態様に係るパワーモジュール用基板１２は、絶縁板２０と、前記絶縁板２０の表面２０ａに配置された複数の表面パターン２１と、複数の前記表面パターン２１のうち一の表面パターン２１に接続されたパワー半導体素子２２と、前記パワー半導体素子２２の上面２２ｕに配置された電極部２３と、複数の前記表面パターン２１のうち前記一の表面パターン２１とは異なる他の表面パターン２１と、前記電極部２３とを接続するボンディングワイヤ２７と、を備え、前記電極部２３は、金属により形成され、前記上面２２ｕに配置されたコンタクト層２４と、前記コンタクト層２４に積層された保護層２５，２５ａ，２５ｂと、金属により形成され、前記ボンディングワイヤ２７に接続された状態で、前記保護層２５，２５ａ，２５ｂに積層された接続層２６と、を有し、前記保護層２５，２５ａ，２５ｂは、硬度が前記コンタクト層２４及び前記接続層２６よりも高い導電性セラミックを含む。
　これにより、ワイヤボンディング時に電極部２３へ超音波が当てられ、超音波に伴う圧力が電極部２３の接続層２６にかかった際、電極部２３における保護層２５，２５ａ，２５ｂによってこの圧力が吸収される。また、保護層２５，２５ａ，２５ｂが例えば金属によって形成される場合と比較して、接続層２６からコンタクト層２４への熱伝導を抑制することができる。
（２）第２の態様に係るパワーモジュール用基板１２は、前記第１の態様に係るパワーモジュール用基板１２であって、前記保護層２５ａは、Ｔｉを含有する金属により形成され、前記コンタクト層２４に一体に積層された第一金属層２５１と、導電性セラミックにより形成され、前記第一金属層２５１に一体に積層された本体層２５２と、Ｔｉを含有する金属により形成され、前記本体層２５２と前記接続層２６との間でこれら本体層２５２及び接続層２６と一体に配置された第二金属層２５３と、を有してもよい。
　これにより、ワイヤボンディング時の超音波に伴って生じる圧力が保護層２５ａにおける第二金属層２５３によって吸収される。また、本体層２５２からパワー半導体素子２２に向かって伝わる圧力が保護層２５ａにおける第一金属層２５１によって吸収される。
（３）第３の態様に係るパワーモジュール用基板１２は、前記第１の態様に係るパワーモジュール用基板１２であって、前記保護層２５ｂは、導電性セラミックにより形成され、前記コンタクト層２４に一体に積層された第一保護層２５４と、Ｔｉを含有する金属により形成され、前記第一保護層２５４に一体に積層された金属層２５５と、導電性セラミックにより形成され、前記金属層２５５と前記接続層２６との間でこれら金属層２５５及び接続層２６と一体に配置された第二保護層２５６と、を有してもよい。
　これにより、ワイヤボンディング時の超音波に伴って生じる圧力が電極部２３の接続層２６にかかった際、この圧力が第二保護層２５６及び金属層２５５によって吸収される。また、例えば、保護層２５ｂが単層である場合と比較して、保護層２５ｂで歪みや撓み等の変形が発生することを抑制しつつ、保護層２５ｂの厚みをより増大させることができる。
（４）第４の態様に係るパワーモジュール用基板１２は、前記第１の態様に係るパワーモジュール用基板１２であって、前記コンタクト層２４は、０．０５～０．５μｍの厚さＬ１で形成されており、前記保護層２５は、０．５～２μｍの厚さＬ２で形成されていてもよい。
　これにより、パワー半導体素子２２とボンディングワイヤ２７との間における導電性を確保しつつ、コンタクト層２４及び保護層２５で歪みや撓み等の変形が発生することを抑制することができる。
（５）第５の態様に係るパワーモジュール用基板１２は、前記第２の態様に係るパワーモジュール用基板１２であって、前記コンタクト層２４は、０．０５～０．５μｍの厚さＬ１で形成されており、前記第一金属層２５１及び前記第二金属層２５３は、０．１～０．５μｍの厚さＬ２ａ，Ｌ２ｃで形成され、前記本体層２５２は、０．５～２μｍの厚さＬ２ｂで形成されていてもよい。
　これにより、パワー半導体素子２２とボンディングワイヤ２７との間における導電性を確保しつつ、各層で歪み等の変形が発生することを抑制することができる。
（６）第６の態様に係るパワーモジュール用基板１２は、前記第３の態様に係るパワーモジュール用基板１２であって、前記第一保護層２５４及び前記第二保護層２５６は、０．５～２μｍの厚さＬ２ｄ，Ｌ２ｆで形成されており、前記金属層２５５は、０．１～０．５μｍの厚さＬ２ｅで形成されていてもよい。
　これにより、パワー半導体素子２２とボンディングワイヤ２７との間における導電性を確保しつつ、各層で歪み等の変形が発生することを抑制することができる。
（７）第７の態様に係るパワーモジュール用基板１２は、前記第１の態様から前記第６の態様の何れかに係るパワーモジュール用基板１２であって、前記導電性セラミックは、ＴｉＢ２、ＺｒＢ２、ＨｆＢ２、ＴｉＳｉ２及びＷＳｉ２の何れか一つによって形成されていてもよい。
　これにより、上記の作用をより高精度に実現することができる。
（８）第８の態様に係るパワーモジュール用基板１２は、前記第１の態様から前記第７の態様の何れかに係るパワーモジュール用基板１２であって、前記ボンディングワイヤ２７は、複数が前記他の表面パターン２１と前記接続層２６とを接続していてもよい。
　本開示によれば、ワイヤボンディング時にパワー半導体素子へ加わるダメージをより低減することができるパワーモジュール用基板を提供することができる。
１…ケーシング　１ａ…入力側側面　１ｂ…出力側側面　２…外部入力導体　３…コンデンサ　４…電力変換部　５…冷却器　１０…パワーモジュール　１１…ベースプレート　１１ａ…第一面　１１ｂ…第二面　１２…パワーモジュール用基板　１３…主端子部　１３ｐ…Ｐ端子　１３ｎ…Ｎ端子　１４…出力端子部　１５…補強部　１６…封止部　２０…絶縁板　２０ａ…表面　２０ｂ…裏面　２１…表面パターン　２１ａ…第一表面パターン　２１ｂ…第二表面パターン　２１ｃ…第三表面パターン　２２…パワー半導体素子　２２ａ…第一パワー半導体素子　２２ｂ…第二パワー半導体素子　２２ｄ…下面　２２ｕ…上面　２３…電極部　２４…コンタクト層　２５，２５ａ，２５ｂ…保護層　２６…接続層　２７…ボンディングワイヤ　２８…裏面パターン　５１…基部　５１ａ…接合面　５１ｂ…放熱面　５２…放熱フィン　１００…電力変換装置　２５１…第一金属層　２５２…本体層　２５３…第二金属層　２５４…第一保護層　２５５…金属層　２５６…第二保護層　Ｇ…ギャップ　Ｒｐ…ポッティング空間　Ｓ…接合材　Ｗ…液冷媒

Claims (8)

  1. 　絶縁板と、
    　前記絶縁板の表面に配置された複数の表面パターンと、
    　複数の前記表面パターンのうち一の表面パターンに接続されたパワー半導体素子と、
    　前記パワー半導体素子の上面に配置された電極部と、
    　複数の前記表面パターンのうち前記一の表面パターンとは異なる他の表面パターンと、前記電極部とを接続するボンディングワイヤと、
    　を備え、
    　前記電極部は、
    　金属により形成され、前記上面に配置されたコンタクト層と、
    　前記コンタクト層に積層された保護層と、
    　金属により形成され、前記ボンディングワイヤに接続された状態で、前記保護層に積層された接続層と、
    　を有し、
    　前記保護層は、硬度が前記コンタクト層及び前記接続層よりも高い導電性セラミックを含む
    　パワーモジュール用基板。
  2. 　前記保護層は、
    　Ｔｉを含有する金属により形成され、前記コンタクト層に一体に積層された第一金属層と、
    　導電性セラミックにより形成され、前記第一金属層に一体に積層された本体層と、
    　Ｔｉを含有する金属により形成され、前記本体層と前記接続層との間でこれら本体層及び接続層と一体に配置された第二金属層と、
    　を有する
    　請求項１に記載のパワーモジュール用基板。
  3. 　前記保護層は、
    　導電性セラミックにより形成され、前記コンタクト層に一体に積層された第一保護層と、
    　Ｔｉを含有する金属により形成され、前記第一保護層に一体に積層された金属層と、
    　導電性セラミックにより形成され、前記金属層と前記接続層との間でこれら金属層及び接続層と一体に配置された第二保護層と、
    　を有する
    　請求項１に記載のパワーモジュール用基板。
  4. 　前記コンタクト層は、０．０５～０．５μｍの厚さで形成されており、
    　前記保護層は、０．５～２μｍの厚さで形成されている
    　請求項１に記載のパワーモジュール用基板。
  5. 　前記コンタクト層は、０．０５～０．５μｍの厚さで形成されており、
    　前記第一金属層及び前記第二金属層は、０．１～０．５μｍの厚さで形成され、
    　前記本体層は、０．５～２μｍの厚さで形成されている
    　請求項２に記載のパワーモジュール用基板。
  6. 　前記第一保護層及び前記第二保護層は、０．５～２μｍの厚さで形成されており、
    　前記金属層は、０．１～０．５μｍの厚さで形成されている
    　請求項３に記載のパワーモジュール用基板。
  7. 　前記導電性セラミックは、ＴｉＢ２、ＺｒＢ２、ＨｆＢ２、ＴｉＳｉ２及びＷＳｉ２の何れか一つによって形成されている
    　請求項１から６の何れか一項に記載のパワーモジュール用基板。
  8. 　前記ボンディングワイヤは、複数が前記他の表面パターンと前記接続層とを接続している
    　請求項１から６の何れか一項に記載のパワーモジュール用基板。
PCT/JP2023/004096 2022-06-14 2023-02-08 パワーモジュール用基板 Ceased WO2023243138A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112023001951.7T DE112023001951T5 (de) 2022-06-14 2023-02-08 Substrat für leistungsmodul
US18/873,829 US20250364453A1 (en) 2022-06-14 2023-02-08 Substrate for power module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-096031 2022-06-14
JP2022096031A JP7847481B2 (ja) 2022-06-14 2022-06-14 パワーモジュール用基板

Publications (1)

Publication Number Publication Date
WO2023243138A1 true WO2023243138A1 (ja) 2023-12-21

Family

ID=89192569

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/004096 Ceased WO2023243138A1 (ja) 2022-06-14 2023-02-08 パワーモジュール用基板

Country Status (4)

Country Link
US (1) US20250364453A1 (ja)
JP (1) JP7847481B2 (ja)
DE (1) DE112023001951T5 (ja)
WO (1) WO2023243138A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130790A (ja) * 1993-11-05 1995-05-19 Asahi Kasei Denshi Kk 半導体装置の電極構造
JP2014082367A (ja) * 2012-10-17 2014-05-08 Nippon Micrometal Corp パワー半導体装置
JP2017092168A (ja) * 2015-11-06 2017-05-25 株式会社日立製作所 半導体モジュール及び電力変換装置
JP2018037684A (ja) * 2015-03-10 2018-03-08 三菱電機株式会社 パワー半導体装置
JP2020167869A (ja) * 2019-03-29 2020-10-08 株式会社富士通ゼネラル パワーモジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4127641B2 (ja) * 2001-10-23 2008-07-30 三菱電機株式会社 半導体装置
JP2022096031A (ja) 2020-12-17 2022-06-29 ソニーセミコンダクタソリューションズ株式会社 画像処理装置、及び画像処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130790A (ja) * 1993-11-05 1995-05-19 Asahi Kasei Denshi Kk 半導体装置の電極構造
JP2014082367A (ja) * 2012-10-17 2014-05-08 Nippon Micrometal Corp パワー半導体装置
JP2018037684A (ja) * 2015-03-10 2018-03-08 三菱電機株式会社 パワー半導体装置
JP2017092168A (ja) * 2015-11-06 2017-05-25 株式会社日立製作所 半導体モジュール及び電力変換装置
JP2020167869A (ja) * 2019-03-29 2020-10-08 株式会社富士通ゼネラル パワーモジュール

Also Published As

Publication number Publication date
JP2023182429A (ja) 2023-12-26
DE112023001951T5 (de) 2025-02-27
US20250364453A1 (en) 2025-11-27
JP7847481B2 (ja) 2026-04-17

Similar Documents

Publication Publication Date Title
JP7519498B2 (ja) 半導体装置および車両
CN111373524B (zh) 功率半导体装置及其制造方法
CN104488078B (zh) 功率用半导体模块
CN113169144B (zh) 半导体装置
JP5126278B2 (ja) 半導体装置およびその製造方法
CN100435333C (zh) 电力半导体装置
JP2000164800A (ja) 半導体モジュール
CN103493200B (zh) 半导体装置、逆变器装置及车用旋转电机
JP7555257B2 (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
CN115088065A (zh) 电路体、电力转换装置及电路体的制造方法
JP7196047B2 (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
US10903138B2 (en) Semiconductor device and method of manufacturing the same
WO2015072105A1 (ja) パワーモジュール
CN103262238A (zh) 电路装置
JP2014120638A (ja) パワーモジュール半導体装置およびその製造方法
JP2024175039A (ja) 半導体装置
JP7555261B2 (ja) 電気回路体および電力変換装置
JP2018107481A (ja) パワーモジュール半導体装置
JP7555262B2 (ja) 電気回路体および電力変換装置
JP7847481B2 (ja) パワーモジュール用基板
JP7830298B2 (ja) 電気回路体および電力変換装置
JP2010199505A (ja) 電子回路装置
WO2024203278A1 (ja) 半導体モジュールおよび車両
JP7814194B2 (ja) パワーモジュール用基板、及びパワーモジュール用基板の製造方法
JP2024006808A (ja) 電気回路体および電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23823443

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18873829

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112023001951

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 112023001951

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23823443

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 18873829

Country of ref document: US