WO2023223953A1 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
WO2023223953A1
WO2023223953A1 PCT/JP2023/017876 JP2023017876W WO2023223953A1 WO 2023223953 A1 WO2023223953 A1 WO 2023223953A1 JP 2023017876 W JP2023017876 W JP 2023017876W WO 2023223953 A1 WO2023223953 A1 WO 2023223953A1
Authority
WO
WIPO (PCT)
Prior art keywords
core substrate
high frequency
frequency module
ground
conductor
Prior art date
Application number
PCT/JP2023/017876
Other languages
English (en)
French (fr)
Inventor
喜人 大坪
裕基 吉森
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023223953A1 publication Critical patent/WO2023223953A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates generally to high frequency modules, and more particularly to high frequency modules including a core substrate and multiple buildup layers.
  • Patent Document 1 discloses an integrated device package that includes a package substrate (wiring board), a die (electronic component) mounted on the package substrate, and a magnetic core inductor.
  • the package substrate includes, for example, a first dielectric layer that is a core layer, a second dielectric layer formed on a first surface of the first dielectric layer, a cavity in the first dielectric layer, and a magnetic core. a third dielectric layer formed on a second surface of the first dielectric layer.
  • a magnetic core inductor (inductor) is embedded within the package substrate. A magnetic core of the magnetic core inductor is disposed within a cavity in the first dielectric layer.
  • noise is generated due to the influence of magnetic flux lines generated in the inductor, and the characteristics of the high-frequency module may deteriorate.
  • An object of the present invention is to provide a high frequency module that can suppress deterioration of the characteristics of the high frequency module.
  • a high frequency module includes a wiring board, an electronic component, an inductor, a first shield part, and a second shield part.
  • the electronic component is arranged on the wiring board.
  • the inductor is built into the wiring board.
  • the wiring board includes a core board, a first buildup layer, and a second buildup layer.
  • the core substrate has a first main surface and a second main surface facing each other, and has a through hole.
  • the first buildup layer is laminated on the first main surface of the core substrate.
  • the second buildup layer is laminated on the second main surface of the core substrate.
  • the inductor includes a magnetic core and a coil. The magnetic core is disposed within the through hole of the core substrate. The coil is wound around the magnetic core.
  • the winding axis of the coil and the thickness direction of the core substrate are perpendicular to each other.
  • the first shield portion includes a first through ground via conductor.
  • the first through ground via conductor is provided on the core substrate.
  • the second shield portion includes a second through ground via conductor.
  • the second through ground via conductor is provided on the core substrate.
  • the first through ground via conductor and the second through ground via conductor are arranged such that the magnetic core is located between the first through ground via conductor and the second through ground via conductor in the direction along the winding axis. A ground via conductor is placed.
  • a high frequency module includes a wiring board, an electronic component, an inductor, a first shield part, and a second shield part.
  • the electronic component is arranged on the wiring board.
  • the inductor is built into the wiring board.
  • the wiring board includes a core board, a first buildup layer, and a second buildup layer.
  • the core substrate has a first main surface and a second main surface facing each other, and has a through hole.
  • the first buildup layer is laminated on the first main surface of the core substrate.
  • the second buildup layer is laminated on the second main surface of the core substrate.
  • the inductor includes a magnetic core and a coil. The magnetic core is disposed within the through hole of the core substrate. The coil is wound around the magnetic core.
  • the first shield section includes a first ground conductor section.
  • the first ground conductor portion is provided in the first buildup layer.
  • the second shield section includes a second ground conductor section.
  • the second ground conductor portion is provided in the second buildup layer. The first ground conductor portion and the second ground conductor portion are arranged such that the magnetic core is located between the first ground conductor portion and the second ground conductor portion in the direction along the winding axis. It is located.
  • the high frequency module according to the above aspect of the present invention can suppress deterioration of the characteristics of the high frequency module.
  • FIG. 1 is a sectional view of a high frequency module according to a first embodiment.
  • FIG. 2A is a plan view of essential parts of the high-frequency module same as above.
  • FIG. 2B is a sectional view of a main part of the high frequency module same as above.
  • FIG. 3A shows the same high-frequency module as above, and is a sectional view taken along the line X1-X1 in FIG. 2A.
  • FIG. 3B shows the same high-frequency module as above, and is a sectional view taken along the line X2-X2 in FIG. 2A.
  • FIG. 4 is a plan view of essential parts of a high frequency module according to a modification of the first embodiment.
  • FIG. 5 is a sectional view of the high frequency module according to the second embodiment.
  • FIG. 6 is a sectional view of a high frequency module according to Embodiment 3.
  • FIG. 7 is a sectional view of the high frequency module according to the fourth embodiment.
  • FIG. 8A is a plan view of essential parts of the high-frequency module same as above.
  • FIG. 8B is a main bottom view of the high frequency module same as above.
  • FIG. 9 is a plan view of main parts of a high frequency module according to a modification of the fourth embodiment.
  • FIG. 10 is a sectional view of a high frequency module according to Embodiment 5.
  • the high frequency module 100 includes a wiring board 10, a plurality of electronic components 6, an inductor 50, and a plurality of (three in FIG. 2A) first shield parts. S1 and a plurality of (three in FIG. 2A) second shield parts S2. A plurality of electronic components 6 are arranged on a wiring board 10.
  • the inductor 50 is built into the wiring board 10.
  • the wiring board 10 includes a core board 1, a first buildup layer 2, and a second buildup layer 3.
  • the core substrate 1 has a first main surface 11 and a second main surface 12 facing each other, and has a through hole 14 .
  • “facing each other” means facing not physically but geometrically.
  • the first buildup layer 2 is laminated on the first main surface 11 of the core substrate 1 .
  • the second buildup layer 3 is laminated on the second main surface 12 of the core substrate 1.
  • the plurality of electronic components 6 (hereinafter also referred to as first electronic components 6) are arranged on the main surface 201 of the first buildup layer 2 on the opposite side to the core substrate 1 side.
  • the inductor 50 has a magnetic core 4 and a coil 5.
  • the magnetic core 4 has a third principal surface 41 and a fourth principal surface 42 facing each other, and is disposed within the through hole 14 of the core substrate 1 .
  • the coil 5 is wound around the magnetic core 4.
  • the winding axis A5 of the coil 5 and the thickness direction D1 of the core substrate 1 are perpendicular to each other.
  • the winding axis A5 of the coil 5 and the thickness direction D1 of the core substrate 1 are perpendicular to each other" is not limited to strictly orthogonal cases; It is sufficient if the angle formed with the direction D1 is 85° or more and 95° or less.
  • the plurality of first shield parts S1 and the plurality of second shield parts S2 are located around the coil 5 in a plan view from the thickness direction D1 of the core substrate 1.
  • the coil is located between the plurality of first shield parts S1 and the plurality of second shield parts S2 in the direction along the winding axis A5 of the coil 5. 5 is located.
  • the high frequency module 100 includes a plurality of second electronic components 7, a plurality of external connection terminals 9, a first resin layer 115, and a second resin layer 116.
  • the plurality of second electronic components 7 are arranged in the second buildup layer 3.
  • a plurality of external connection terminals 9 are arranged on the second buildup layer 3.
  • the first resin layer 115 is disposed on the first buildup layer 2 and partially covers each first electronic component 6 .
  • the second resin layer 116 is disposed on the second buildup layer 3 and covers a portion of each external connection terminal 9 and each second electronic component 7.
  • the high frequency module 100 is used, for example, in a communication device.
  • the communication device is, for example, a mobile phone (for example, a smartphone), but is not limited thereto, and may be, for example, a wearable terminal (for example, a smart watch).
  • the high frequency module 100 is a module that is compatible with, for example, the 4G (fourth generation mobile communication) standard, the 5G (fifth generation mobile communication) standard, and the like.
  • the 4G standard is, for example, the 3GPP (registered trademark, Third Generation Partnership Project) and LTE (registered trademark, Long Term Evolution) standard.
  • the 5G standard is, for example, 5G NR (New Radio).
  • the high frequency module 100 is, for example, a module that can support carrier aggregation and dual connectivity.
  • the core substrate 1 has a first main surface 11 and a second main surface 12, as shown in FIG.
  • the outer edge of the core substrate 1 has a rectangular shape, for example.
  • the core substrate 1 includes a dielectric substrate 101, a first conductive layer 102, a second conductive layer 103, and a plurality of through via conductors 17.
  • the first conductive layer 102 is arranged on the first main surface 111 of the dielectric substrate 101
  • the second conductive layer 103 is arranged on the second main surface 112 of the dielectric substrate 101.
  • the first conductive layer 102 and the second conductive layer 103 are formed in one or more predetermined patterns determined for each layer.
  • the core substrate 1 is, for example, a double-sided printed wiring board.
  • the material of the dielectric substrate 101 includes, for example, epoxy resin, polyimide resin, or a composite material of epoxy resin and glass fiber.
  • the material of the first conductive layer 102 and the second conductive layer 103 is, for example, copper.
  • the material of the plurality of through via conductors 17 includes, for example, copper.
  • the first main surface 11 and the second main surface 12 of the core substrate 1 face each other in the thickness direction D1 of the core substrate 1.
  • the first main surface 11 and the second main surface 12 of the core substrate 1 may be formed with fine irregularities, recesses, or projections.
  • the core substrate 1 has a first through hole 14 and a second through hole 15.
  • a magnetic core 4 is disposed within the first through hole 14 of the core substrate 1
  • a capacitor 8 is disposed within the second through hole 15 of the core substrate 1 .
  • Capacitor 8 is a chip capacitor. Capacitor 8 has a first electrode 81 and a second electrode 82. The outer shape of the capacitor 8 is approximately rectangular parallelepiped. A part of the first dielectric layer 20 in the first buildup layer 2 is located between the capacitor 8 and the inner peripheral surface of the second through hole 15 of the core substrate 1 . Capacitor 8 has a fifth main surface 85 and a sixth main surface 86 that face each other in thickness direction D1 of core substrate 1. Capacitor 8 is connected to coil 5 . Further, the capacitor 8 is connected to at least one of the plurality of first electronic components 6.
  • the high frequency module 100 has a matching circuit including an inductor 50 and a capacitor 8.
  • the inductor 50 and the capacitor 8 constitute circuit elements of a matching circuit.
  • the first electronic component 6 to which the matching circuit including the coil 5 and capacitor 8 is connected is, for example, a power amplifier, a low noise amplifier, a filter, or a switch.
  • the switch is, for example, a switch IC (Integrated Circuit) having a common terminal and a plurality of selection terminals connectable to the common terminal.
  • the first buildup layer 2 is laminated on the first main surface 11 of the core substrate 1, the third main surface 41 of the magnetic core 4, and the fifth main surface 85 of the capacitor 8. ing.
  • the first buildup layer 2 includes a plurality (for example, two) of first dielectric layers 20. When describing the two first dielectric layers 20 individually, they will be referred to as a first dielectric layer 21 and a first dielectric layer 22.
  • the first dielectric layer 21 is the first dielectric layer 20 closest to the first main surface 11 of the core substrate 1 in the thickness direction D1 of the core substrate 1
  • Layer 22 is the first dielectric layer 20 furthest from the first main surface 11 of the core substrate 1 in the thickness direction D1 of the core substrate 1 .
  • the first buildup layer 2 includes a plurality of (for example, two) first conductor layers 23 and 24.
  • the first conductor layer 23 is interposed between the first dielectric layer 21 and the first dielectric layer 22.
  • the first conductor layer 24 is formed on the first dielectric layer 22 .
  • the two first conductor layers 23 and 24 are formed into one or more predetermined patterns determined for each layer.
  • the first conductor layer 23 includes one or more rewiring portions (conductor portions) P1 as one or more predetermined patterns.
  • the first conductor layer 24 includes one or more rewiring portions (conductor portions) P2 as one or more predetermined patterns.
  • first buildup layer 2 connects the plurality of via conductors V1 connecting the first conductor layer 23 and the first conductive layer 102 of the core substrate 1, and the first conductor layer 24 and the first conductor layer 23. and a plurality of via conductors V2.
  • the material of the plurality of first dielectric layers 20 includes, for example, epoxy resin, phenol resin, urethane resin, silicone resin, or polyimide resin.
  • the material of the plurality of first conductor layers 23 and 24 includes, for example, copper.
  • the first buildup layer 2 further includes a first resist layer 25.
  • the first resist layer 25 is laminated on the first dielectric layer 22 and the first conductor layer 24 .
  • the first resist layer 25 is formed in a predetermined pattern and has a plurality of openings that expose a portion of each of the plurality of rewiring sections P2.
  • the first resist layer 25 is, for example, a solder resist layer.
  • the material of the first resist layer 25 has lower solder wettability than the first conductor layer 24 . Examples of the material for the first resist layer 25 include polyimide resin, epoxy resin, and the like.
  • the second buildup layer 3 is laminated on the second main surface 12 of the core substrate 1 and the fourth main surface 42 of the magnetic core 4 .
  • the second buildup layer 3 includes a plurality (for example, two) of second dielectric layers 30. When describing the two second dielectric layers 30 individually, they will be referred to as a second dielectric layer 31 and a second dielectric layer 32.
  • the second dielectric layer 31 is the second dielectric layer 30 closest to the second main surface 12 of the core substrate 1 in the thickness direction D1 of the core substrate 1;
  • the layer 32 is the second dielectric layer 30 furthest from the second main surface 12 of the core substrate 1 in the thickness direction D1 of the core substrate 1 .
  • the second buildup layer 3 includes a plurality (for example, two) of second conductor layers 33 and 34.
  • the second conductor layer 33 is interposed between the second dielectric layer 31 and the second dielectric layer 32.
  • the second conductor layer 34 is formed on the second dielectric layer 32.
  • the two second conductor layers 33 and 34 are formed in one or more predetermined patterns determined for each layer.
  • the second conductor layer 33 includes one or more rewiring portions (conductor portions) P3 as one or more predetermined patterns.
  • the second conductor layer 34 includes one or more rewiring portions (conductor portions) P4 as one or more predetermined patterns.
  • the second buildup layer 3 connects the second conductor layer 34 and the second conductor layer 33 with a plurality of via conductors V3 connecting the second conductor layer 33 and the second conductive layer 103 of the core substrate 1. and a plurality of via conductors V4.
  • the material of the plurality of second dielectric layers 30 includes, for example, epoxy resin, phenol resin, urethane resin, silicone resin, or polyimide resin.
  • the material of the plurality of second conductor layers 33 and 34 includes, for example, copper.
  • the second buildup layer 3 further includes a second resist layer 35.
  • the second resist layer 35 is laminated on the second dielectric layer 32 and the second conductor layer 34 .
  • the second resist layer 35 is formed in a predetermined pattern and has a plurality of openings that expose a portion of each of the plurality of rewiring sections P4.
  • the second resist layer 35 is, for example, a solder resist layer.
  • the material of the second resist layer 35 has lower solder wettability than the second conductor layer 34 . Examples of the material for the second resist layer 35 include polyimide resin, epoxy resin, and the like.
  • the inductor 50 includes the magnetic core 4 and the coil 5.
  • the magnetic core 4 is arranged within the first through hole 14 of the core substrate 1.
  • the outer edge of the magnetic core 4 has, for example, a square shape.
  • the magnetic core 4 has a third main surface 41 and a fourth main surface 42 that face each other in the thickness direction D1 of the core substrate 1. Further, the magnetic core 4 has a first side surface 45 and a second side surface 46 that intersect with the winding axis A5 of the coil 5.
  • a portion of the first dielectric layer 20 in the first buildup layer 2 is located between the first side surface 45 and the second side surface 46 of the magnetic core 4 and the inner peripheral surface of the first through hole 14 of the core substrate 1. is located.
  • the thickness H4 of the magnetic core 4 is thicker than the thickness H1 of the core substrate 1 (see FIG. 2B).
  • the areas of the first side surface 45 and the second side surface 46 of the magnetic core 4 are preferably larger.
  • the material of the magnetic core 4 includes a magnetic material.
  • the magnetic material includes, for example, ferrite, permalloy, iron-based amorphous alloy, cobalt-based amorphous alloy, or nickel-based amorphous alloy.
  • the coil 5 is wound around the magnetic core 4.
  • the coil 5 is provided across the core substrate 1, the first buildup layer 2, and the second buildup layer 3.
  • the coil 5 is provided on a wiring board 10 including a core board 1 , a first buildup layer 2 , and a second buildup layer 3 so as to partially surround the magnetic core 4 .
  • Coil 5 is, for example, a solenoid coil.
  • the coil 5 includes a plurality (for example, six) of through-via conductors 171 to 176, a plurality of (for example, six) first via conductors V51 to V56, and a plurality of (for example, six) first via conductors V51 to V56.
  • (for example, three) first conductor parts 521 to 523, a plurality of (for example, six) second via conductors V61 to V66, and a plurality of (for example, four) second conductor parts 531 to 534. include.
  • a plurality of (for example, six) through-via conductors 171 to 176 are provided on the core substrate 1.
  • a plurality of (for example, six) first via conductors V51 to V56 and a plurality of (for example, three) first conductor portions 521 to 523 are provided in the first buildup layer 2.
  • a plurality of (for example, six) second via conductors V61 to V66 and a plurality of (for example, four) second conductor portions 531 to 534 are provided in the second buildup layer 3.
  • a plurality of (for example, six) through-via conductors 171 to 176 of the coil 5 penetrate the dielectric substrate 101 of the core substrate 1.
  • the plurality of first via conductors V51 to V56 of the coil 5 penetrate the first dielectric layer 21 in the first buildup layer 2.
  • the second via conductors V61 to V66 of the coil 5 penetrate the second dielectric layer 31 in the second buildup layer 3.
  • the plurality of first conductor portions 521 to 523 of the coil 5 are formed in the first dielectric layer 21.
  • a part of the first dielectric layer 21 is interposed between the plurality of first conductor parts 521 to 523 of the coil 5 and the third main surface 41 of the magnetic core 4.
  • the plurality of second conductor portions 531 to 534 of the coil 5 are formed in the second dielectric layer 31.
  • a part of the second dielectric layer 31 is interposed between the plurality of second conductor parts 531 to 534 of the coil 5 and the fourth main surface 42 of the magnetic core 4.
  • the material of the plurality of through via conductors 171 to 176 is the same as that of the plurality of through via conductors 17, first through ground via conductor 18, and second through ground via conductor 19 of core substrate 1.
  • the material of the plurality of through via conductors 171 to 176 includes, for example, copper.
  • the material of the plurality of first via conductors V51 to V56 is the same as the material of the plurality of via conductors V1 of the first buildup layer 2.
  • the material of the plurality of first via conductors V51 to V56 includes, for example, copper.
  • the material of the plurality of first conductor parts 521 to 523 is the same as the material of the plurality of rewiring parts P1 of the first buildup layer 2.
  • the material of the plurality of first conductor parts 521 to 523 includes, for example, copper.
  • the material of the plurality of second via conductors V61 to V66 is the same as the material of the plurality of via conductors V3 of the second buildup layer 3.
  • the material of the plurality of second via conductors V61 to V66 includes, for example, copper.
  • the material of the plurality of second conductor parts 531 to 534 is the same as the material of the plurality of rewiring parts P3 of the second buildup layer 3.
  • the material of the plurality of second conductor portions 531 to 534 includes, for example, copper.
  • each of the plurality of first via conductors V51 to V56 and the plurality of second via conductors V61 to V66 has, for example, a circular shape.
  • the first electronic component 6 is, for example, an IC chip or a surface-mounted electronic component.
  • the IC chip is, for example, a power amplifier, a low noise amplifier, a switch, or a controller.
  • the surface-mounted electronic component is, for example, a chip inductor or a chip capacitor.
  • the first electronic component 6 may be, for example, a filter, a multiplexer, or a coupler.
  • the filter is, for example, a surface acoustic wave filter, a bulk acoustic wave filter or an LC filter.
  • the first electronic component 6 may be an electronic component including a plurality of filters. "The first electronic component 6 is arranged on the first build-up layer 2" means that the first electronic component 6 is mounted on the first build-up layer 2 (mechanically connected). ), and the first electronic component 6 is electrically connected to (the appropriate rewiring section P2 of) the first buildup layer 2.
  • the first electronic component 6 is mounted on the main surface 201 of the first buildup layer 2 by being bonded to the plurality of rewiring portions P2 of the first buildup layer 2 by, for example, a plurality of bonding portions 66.
  • the material of the plurality of joints 66 is, for example, solder.
  • the plurality of joints 66 may be components of the first electronic component 6 or components interposed between the first electronic component 6 and the main surface 201 of the first buildup layer 2. good.
  • the plurality of joints 66 are constituent elements of the first electronic component 6, the plurality of joints 66 are conductive bumps.
  • the plurality of second electronic components 7 are arranged on the wiring board 10. More specifically, the plurality of second electronic components 7 are arranged in the second buildup layer 3.
  • the second electronic component 7 is, for example, an IC chip or a surface-mounted electronic component.
  • the IC chip is, for example, a power amplifier, a low noise amplifier, a switch, or a controller.
  • the surface-mounted electronic component is, for example, a chip inductor or a chip capacitor.
  • the second electronic component 7 may be, for example, a filter, a multiplexer, or a coupler.
  • the filter is, for example, a surface acoustic wave filter, a bulk acoustic wave filter or an LC filter.
  • the second electronic component 7 may be an electronic component including a plurality of filters.
  • the second electronic component 7 is arranged on the second build-up layer 3" means that the second electronic component 7 is mounted on the second build-up layer 3 (mechanically connected). ), and the second electronic component 7 is electrically connected to (the appropriate rewiring section P4 of) the second buildup layer 3.
  • the second electronic component 7 is mounted on the main surface 301 of the second buildup layer 3 by being bonded to the plurality of rewiring sections P4 of the second buildup layer 3 by, for example, a plurality of bonding sections 76.
  • the material of the plurality of joints 76 is, for example, solder.
  • the plurality of joints 76 may be components of the second electronic component 7 or components interposed between the second electronic component 7 and the main surface 301 of the second buildup layer 3. good.
  • the plurality of joints 76 are constituent elements of the second electronic component 7, the plurality of joints 76 are conductive bumps.
  • the plurality of external connection terminals 9 are arranged on the second buildup layer 3. "The external connection terminal is arranged on the second buildup layer 3" means that the external connection terminal 9 is mechanically connected to the second buildup layer 3, and that the external connection terminal 9 is arranged on the second buildup layer 3. electrically connected to (the appropriate rewiring section P4 of) the up layer 3.
  • the plurality of external connection terminals 9 include a first ground terminal 91 and a second ground terminal 92.
  • the first ground terminal 91 and the second ground terminal 92 are, for example, terminals that are electrically connected to a ground electrode of a circuit board included in a communication device and supplied with a ground potential.
  • the plurality of external connection terminals 9 are connected to an antenna terminal connected to an external antenna of the high frequency module 100, a signal input terminal connected to an input terminal of a power amplifier, and an output terminal of a low noise amplifier. A signal output terminal.
  • the material of the plurality of external connection terminals 9 is, for example, metal (for example, copper, copper alloy, etc.).
  • Each of the plurality of external connection terminals 9 is a columnar electrode.
  • the columnar electrode is, for example, a columnar electrode.
  • the plurality of external connection terminals 9 are bonded to the rewiring portion P4 of the second buildup layer 3 by, for example, solder; ) or directly. In plan view from the thickness direction D1 of the core substrate 1, each of the plurality of external connection terminals 9 has a circular shape.
  • the first resin layer 115 is arranged in the first buildup layer 2.
  • the first resin layer 115 covers the plurality of first electronic components 6 mounted on the first buildup layer 2 .
  • the first resin layer 115 includes resin (for example, epoxy resin).
  • the first resin layer 115 may contain filler in addition to resin.
  • the second resin layer 116 covers the plurality of second electronic components 7 arranged on the second buildup layer 3. Further, the second resin layer 116 covers the side surfaces of the plurality of external connection terminals 9. The second resin layer 116 does not cover the end surface 90 of the plurality of external connection terminals 9 on the side opposite to the second buildup layer 3 side.
  • the second resin layer 116 includes resin (for example, epoxy resin).
  • the second resin layer 116 may contain filler in addition to resin.
  • the material of the second resin layer 116 may be the same as the material of the first resin layer 115, or may be a different material.
  • Each first shield portion S1 includes a first through ground via conductor 18.
  • the first through ground via conductor 18 is provided on the core substrate 1 and is located on the first side surface of the first side surface 45 and the second side surface 46 of the magnetic core 4 in the direction along the winding axis A5 of the coil 5.
  • Each second shield portion S2 includes a second through ground via conductor 19.
  • the second through ground via conductor 19 is provided on the core substrate 1 and is located on the second side surface of the first side surface 45 and the second side surface 46 of the magnetic core 4 in the direction along the winding axis A5 of the coil 5.
  • the first through ground via conductor 18 and the second through ground via conductor 19 penetrate the dielectric substrate 101 of the core substrate 1 .
  • Each of the first through ground via conductor 18 and the second through ground via conductor 19 is, for example, cylindrical.
  • the material of the first through ground via conductor 18 and the second through ground via conductor 19 is the same as that of the through via conductor 17 of the core substrate 1.
  • Each first shield part S1 further includes a ground conductor part 121 and a ground conductor part 131 connected to the first through ground via conductor 18.
  • the ground conductor portion 121 and the ground conductor portion 131 are provided on the core substrate 1 and overlap the first through ground via conductor 18 in the thickness direction D1 of the core substrate 1.
  • a portion of the ground conductor portion 121 is arranged on the first main surface 111 of the dielectric substrate 101 in the core substrate 1 .
  • the material of the ground conductor portion 121 is the same as that of the first conductive layer 102.
  • a portion of the ground conductor portion 131 is arranged on the second main surface 112 of the dielectric substrate 101 in the core substrate 1 .
  • the material of the ground conductor portion 131 is the same as the material of the second conductive layer 103 of the core substrate 1.
  • each first shield portion S1 further includes a grounding via conductor V21 and a grounding conductor portion P21.
  • the ground via conductor V21 and the ground conductor portion P21 are provided in the first buildup layer 2.
  • the ground via conductor V21 penetrates the first dielectric layer 21.
  • the grounding conductor portion P21 is formed in the first dielectric layer 21 and connected to the grounding via conductor V21.
  • the ground via conductor V21 and the ground conductor portion P21 overlap the first through ground via conductor 18 in the thickness direction D1 of the core substrate 1.
  • the material of the grounding via conductor V21 and the grounding conductor portion P21 is the same as that of the via conductor V1 and the rewiring portion P1.
  • each first shield portion S1 further includes a grounding via conductor V31 and a grounding conductor portion P31.
  • the ground via conductor V31 and the ground conductor portion P31 are provided in the second buildup layer 3.
  • the ground via conductor V31 penetrates the second dielectric layer 31.
  • the grounding conductor portion P31 is laminated on the second dielectric layer 31, and is connected to the grounding via conductor V31.
  • the ground via conductor V31 and the ground conductor portion P31 overlap the first through ground via conductor 18 in the thickness direction D1 of the core substrate 1.
  • the material of the grounding via conductor V31 and the grounding conductor portion P31 is the same as that of the via conductor V3 and the rewiring portion P3.
  • each first shield portion S1 further includes a grounding via conductor V32 and a grounding conductor portion P32.
  • the grounding via conductor V32 and the grounding conductor portion P32 are provided in the second buildup layer 3.
  • the ground via conductor V32 penetrates the second dielectric layer 32.
  • the grounding conductor portion P32 is laminated on the second dielectric layer 32, and is connected to the grounding via conductor V32.
  • the ground via conductor V32 and the ground conductor portion P32 overlap the first through ground via conductor 18 in the thickness direction D1 of the core substrate 1.
  • the material of the grounding via conductor V32 and the grounding conductor portion P32 is the same as that of the via conductor V4 and the rewiring portion P4.
  • each first shield portion S1 further includes a first ground terminal 91 connected to the first through ground via conductor 18.
  • the first ground terminal 91 is connected to the first through ground via conductor 18 via the ground conductor section P32, the ground via conductor V32, the ground conductor section P31, the ground via conductor V31, and the ground conductor section 131.
  • the first ground terminal 91 overlaps with the first through ground via conductor 18 in the thickness direction D1 of the core substrate 1.
  • the material of the first ground terminal 91 is the same as that of the external connection terminal 9.
  • the plurality of first shield parts S1 partially overlap the coil 5 when viewed from the side along the winding axis A5 of the coil 5.
  • Each second shield portion S2 further includes a ground conductor portion 122 and a ground conductor portion 132 that are connected to the second through ground via conductor 19.
  • the ground conductor portion 122 and the ground conductor portion 132 are provided on the core substrate 1 and overlap the second through ground via conductor 19 in the thickness direction D1 of the core substrate 1.
  • a portion of the ground conductor portion 122 is arranged on the first main surface 111 of the dielectric substrate 101 in the core substrate 1 .
  • the material of the ground conductor portion 122 is the same as that of the first conductive layer 102.
  • a portion of the ground conductor portion 122 is arranged on the second main surface 112 of the dielectric substrate 101 in the core substrate 1 .
  • the material of the ground conductor portion 132 is the same as the material of the second conductive layer 103 of the core substrate 1.
  • each second shield portion S2 further includes a grounding via conductor V22 and a grounding conductor portion P22.
  • the ground via conductor V22 and the ground conductor portion P22 are provided in the first buildup layer 2.
  • the ground via conductor V22 penetrates the first dielectric layer 21.
  • the grounding conductor portion P22 is laminated on the first dielectric layer 21, and is connected to the grounding via conductor V22.
  • the ground via conductor V22 and the ground conductor portion P22 overlap the second penetrating ground via conductor 19 in the thickness direction D1 of the core substrate 1.
  • the material of the ground via conductor V22 and the ground conductor part P22 is the same as that of the via conductor V2 and the rewiring part P2.
  • each second shield portion S2 further includes a grounding via conductor V33 and a grounding conductor portion P33.
  • the grounding via conductor V33 and the grounding conductor portion P33 are provided in the second buildup layer 3.
  • the ground via conductor V33 penetrates the second dielectric layer 31.
  • the grounding conductor portion P33 is laminated on the second dielectric layer 31, and is connected to the grounding via conductor V33.
  • the ground via conductor V33 and the ground conductor portion P33 overlap the second penetrating ground via conductor 19 in the thickness direction D1 of the core substrate 1.
  • the material of the ground via conductor V33 and the ground conductor part P33 is the same as that of the via conductor V3 and the rewiring part P3.
  • each second shield portion S2 further includes a grounding via conductor V34 and a grounding conductor portion P34.
  • the ground via conductor V34 and the ground conductor portion P34 are provided in the second buildup layer 3.
  • the ground via conductor V34 penetrates the second dielectric layer 32.
  • the grounding conductor portion P34 is laminated on the second dielectric layer 32, and is connected to the grounding via conductor V34.
  • the ground via conductor V34 and the ground conductor portion P34 overlap the second penetrating ground via conductor 19 in the thickness direction D1 of the core substrate 1.
  • the material of the ground via conductor V34 and the ground conductor part P34 is the same as that of the via conductor V4 and the rewiring part P4.
  • each second shield portion S2 further includes a second ground terminal 92 connected to the second through ground via conductor 19.
  • the second ground terminal 92 is connected to the second through ground via conductor 19 via the ground conductor section P34, the ground via conductor V34, the ground conductor section P33, the ground via conductor V33, and the ground conductor section 132.
  • the second ground terminal 92 overlaps with the second through ground via conductor 19 in the thickness direction D1 of the core substrate 1.
  • the material of each second ground terminal 92 is the same as that of the external connection terminal 9.
  • the plurality of second shield parts S2 partially overlap the coil 5 when viewed from the side along the winding axis A5 of the coil 5.
  • the first through ground in the second direction D2 orthogonal to the winding axis A5 of the coil 5
  • the length W18 of the via conductor 18 is shorter than the length W45 of the first side surface 45 of the magnetic core 4 in the second direction D2.
  • the length W19 of the second through ground via conductor 19 in the second direction D2 is the first side surface of the magnetic core 4 in the second direction D2. 45 is shorter than the length W45.
  • the number of first shield parts S1 and the number of second shield parts S2 are the same. Note that the number of first shield parts S1 and the number of second shield parts S2 are not limited to being the same, but may be different numbers from each other.
  • the plurality of first shield parts S1 are lined up in the second direction D2 when viewed from the thickness direction D1 of the core substrate 1.
  • the distance L18 between two adjacent first shield parts S1 in the second direction D2 among the plurality of first shield parts S1 is, for example, ⁇ /, where ⁇ is the wavelength of high frequency noise that is assumed to occur in the coil 5. It is 4 or more.
  • the plurality of second shield portions S2 are lined up in the second direction D2 when viewed in plan from the thickness direction D1 of the core substrate 1.
  • the distance L19 between two adjacent second shield parts S2 in the second direction D2 among the plurality of second shield parts S2 is, for example, ⁇ /4 or more.
  • One of the plurality of first through ground via conductors 18 and one of the plurality of second through ground via conductors 19 are connected to the winding of the coil 5 in a plan view from the thickness direction D1 of the core substrate 1. It is located on axis A5.
  • the first shield portion S1 includes a first through ground via conductor 18.
  • the first through ground via conductor 18 is provided on the core substrate 1 .
  • the second shield portion S2 includes a second through ground via conductor 19.
  • the second through ground via conductor 19 is provided on the core substrate 1 .
  • the first through ground via conductor 18 and the second through ground via conductor 18 are arranged so that the magnetic core 4 is located between the first through ground via conductor 18 and the second through ground via conductor 19 in the direction along the winding axis A5 of the coil 5.
  • a two-through ground via conductor 19 is arranged.
  • the high frequency module 100 it is possible to suppress the deterioration of the characteristics of the high frequency module 100. More specifically, in the high frequency module 100, the direction of the magnetic flux generated in the coil 5 by the current flowing through the coil 5 is along the winding axis A5 of the coil 5 in the magnetic core 4.
  • the first shield part S1 includes the first through ground via conductor 18, and the second shield part S2 includes the second through ground via conductor 19, so that magnetic flux is generated in the inductor 50 by the current flowing through the coil 5.
  • the first shield part S1 includes the first through ground via conductor 18, and the second shield part S2 includes the second through ground via conductor 19, so that the first shield part S1 and the second shield To suppress the generation of eddy current due to the magnetic flux generated in the inductor 50, compared to the case where the portion S2 has a wall shape that is larger than the magnetic core 4 when viewed from the side in a direction along the winding axis A5 of the coil 5. This makes it possible to suppress deterioration of the characteristics of the inductor 50.
  • the thickness H4 of the magnetic core 4 in the thickness direction D1 of the core substrate 1 is thicker than the thickness H1 of the core substrate 1.
  • the high frequency module 100 can improve the characteristics of the inductor 50 compared to the case where the thickness H4 of the magnetic core 4 is equal to or less than the thickness H1 of the core substrate 1.
  • the high frequency module 100 has a plurality of first through ground via conductors 18, and the plurality of first through ground via conductors 18 are perpendicular to the thickness direction D1 of the core substrate 1 and the winding axis A5 of the coil 5. direction (second direction D2). Moreover, the high frequency module 100 has a plurality of second through ground via conductors 19, and the plurality of second through ground via conductors 19 are orthogonal to the thickness direction D1 of the core substrate 1 and the winding axis A5 of the coil 5. direction (second direction D2). Thereby, the high frequency module 100 can further suppress the deterioration of the characteristics of the high frequency module 100 due to the influence of the magnetic flux generated in the coil 5 due to the current flowing through the coil 5.
  • the high frequency module 100 further includes a second electronic component 7. Thereby, the high frequency module 100 can be made smaller in plan view from the thickness direction D1 of the core substrate 1.
  • one of the plurality of via conductors V1 included in the first buildup layer 2 is directly connected to the first electrode 81 of the capacitor 8, and another one is directly connected to the second electrode 82 of the capacitor 8. connected directly to.
  • one of the plurality of via conductors V3 included in the second buildup layer 3 is directly connected to the first electrode 81 of the capacitor 8, and another one is directly connected to the second electrode 82 of the capacitor 8. connected directly to.
  • the high-frequency module 100 can adopt a configuration in which no member for electrically connecting the first electrode 81 and the second electrode 82 of the capacitor 8 to the core substrate 1 is disposed.
  • the high-frequency module 100 includes a plurality of (for example, five) third shield parts S3 and a plurality of third shield parts S3 arranged in a direction parallel to the winding axis A5 of the coil 5. It further includes (for example, five) fourth shield parts S4.
  • Each third shield portion S3 includes a third through ground via conductor 13 provided on the core substrate 1.
  • the coil 5 and the magnetic core 4 are located between the plurality of third shield parts S3 and the plurality of fourth shield parts S4 in the second direction D2.
  • each of the plurality of third shield parts S3 has a third ground terminal (not shown) connected to the third through ground via conductor 13 in the third shield part S3.
  • Each fourth shield portion S4 includes a fourth through ground via conductor 16 provided on the core substrate 1.
  • Each of the plurality of fourth shield parts S4 includes a fourth ground terminal (not shown) connected to the fourth through ground via conductor 16 in the fourth shield part S4.
  • the structure of each of the plurality of third shield parts S3 and the plurality of fourth shield parts S4 is the same as that of the first shield part S1.
  • the high-frequency module 100 when viewed in plan from the thickness direction D1 of the core substrate 1, the plurality of first through ground via conductors 18, the plurality of second through ground via conductors 19, and the plurality of third through ground vias
  • the conductor 13 and the plurality of fourth through ground via conductors 16 are located so as to surround the magnetic core 4 and the coil 5.
  • the high frequency module 100 it is possible to further suppress the deterioration of the characteristics of the high frequency module 100 due to the influence of the magnetic flux generated in the coil 5 due to the current flowing through the coil 5.
  • FIG. 5 A high frequency module 100a according to a second embodiment will be described with reference to FIG. 5.
  • the same components as those of the high frequency module 100 according to the first embodiment (see FIG. 1) are denoted by the same reference numerals, and the description thereof will be omitted.
  • the capacitor 8 is located between the magnetic core 4 and the second through ground via conductor 19 in a plan view from the thickness direction D1 of the core substrate 1. ing. Therefore, in the high frequency module 100a, the first shield part S1, the magnetic core 4, the capacitor 8, and the second shield part S2 are lined up in the direction along the winding axis A5 of the coil 5.
  • the capacitor 8 is located between the magnetic core 4 and the second through ground via conductor 19 when viewed from the thickness direction D1 of the core substrate 1. It becomes possible to shorten the wiring length between the coil 5 and the capacitor 8.
  • one of the plurality of via conductors V1 included in the first buildup layer 2 is directly connected to the first electrode 81 of the capacitor 8, and the high frequency module 100a has a plurality of vias. Another one of the conductors V1 is directly connected to the second electrode 82 of the capacitor 8.
  • one of the plurality of via conductors V3 included in the second buildup layer 3 is directly connected to the first electrode 81 of the capacitor 8, and another one of the plurality of via conductors V3 is connected directly to the first electrode 81 of the capacitor 8. is directly connected to the second electrode 82 of the capacitor 8.
  • the high frequency module 100a can adopt a configuration in which no member for electrically connecting the first electrode 81 and the second electrode 82 of the capacitor 8 to the core substrate 1 is disposed.
  • Embodiment 3 A high frequency module 100b according to Embodiment 3 will be described with reference to FIG. 6.
  • the same components as those of the high frequency module 100 according to the first embodiment (see FIG. 1) are denoted by the same reference numerals, and the description thereof will be omitted.
  • the capacitor 8 is located between the magnetic core 4 and the second through ground via conductor 19 in a plan view from the thickness direction D1 of the core substrate 1. ing. Therefore, in the high frequency module 100b, the first shield part S1, the magnetic core 4, the capacitor 8, and the second shield part S2 are lined up in the direction along the winding axis A5 of the coil 5.
  • the capacitor 8 is located between the magnetic core 4 and the second through ground via conductor 19 when viewed in plan from the thickness direction D1 of the core substrate 1, the coil 5 and the capacitor It becomes possible to shorten the wiring length between 8 and 8.
  • the core substrate 1 includes a first connecting via conductor 17A connected to the first electrode 81 of the capacitor 8, and a second connecting via conductor 17B connected to the second electrode 82 of the capacitor 8. It further has.
  • the high frequency module 100b further includes a first connection portion B1 interposed between the first electrode 81 of the capacitor 8 and the first connection via conductor 17A of the core substrate 1.
  • the high frequency module 100b further includes a second connection portion B2 interposed between the second electrode 82 of the capacitor 8 and the second connection via conductor 17B of the core substrate 1.
  • Each of the first connection part B1 and the second connection part B2 has conductivity.
  • the material of the first connecting portion B1 and the second connecting portion B2 includes, for example, solder.
  • Embodiment 4 A high frequency module 100c according to Embodiment 4 will be described with reference to FIGS. 7, 8A, and 8B.
  • the same components as those of the high frequency module 100 according to the first embodiment are given the same reference numerals, and the description thereof will be omitted.
  • the high frequency module 100c includes a coil 5c instead of the coil 5 of the first embodiment.
  • the high frequency module 100c includes an inductor 50c instead of the inductor 50 of the first embodiment.
  • the inductor 50c has a magnetic core 4 and a coil 5c.
  • the high frequency module 100c includes a plurality of first shield parts S11 (three in FIG. 8A) and a plurality of first shield parts S11 (three in FIG. 8A) instead of the plurality of first shield parts S1 and the plurality of second shield parts S2 of the first embodiment. 3) second shield parts S12.
  • the core substrate 1 has a first connection via conductor 17A connected to the first electrode 81 of the capacitor 8, and a second connection via conductor 17B connected to the second electrode 82 of the capacitor 8. It further has.
  • the high frequency module 100c further includes a first connection portion B1 interposed between the first electrode 81 of the capacitor 8 and the first connection via conductor 17A of the core substrate 1.
  • the high frequency module 100c further includes a second connection portion B2 interposed between the second electrode 82 of the capacitor 8 and the second connection via conductor 17B of the core substrate 1.
  • Each of the first connection part B1 and the second connection part B2 has conductivity.
  • the material of the first connecting portion B1 and the second connecting portion B2 includes, for example, solder.
  • the coil 5c is wound around the magnetic core 4.
  • the winding axis A5c of the coil 5c and the thickness direction D1 of the core substrate 1 are parallel.
  • the winding axis A5 of the coil 5c and the thickness direction D1 of the core substrate 1 are parallel does not mean that they are strictly parallel;
  • the angle formed with the horizontal direction D1 may be 10 degrees or less.
  • the coil 5c includes a first conductor portion 520, a second conductor portion 530, and a through-via conductor 170.
  • the first conductor portion 520 is provided on the first main surface 11 of the core substrate 1 and covered with the first buildup layer 2 .
  • the material of the first conductor portion 520 is the same as the material of the first conductive layer 102 of the core substrate 1.
  • the first conductor portion 520 surrounds a part of the outer edge 40 of the magnetic core 4 when viewed from the thickness direction D1 of the core substrate 1 (see FIGS. 8A and 8B).
  • the first conductor portion 520 has a first end 520A and a second end 520B in the direction along the outer edge 40 of the magnetic core 4.
  • the second conductor portion 530 is provided on the second main surface 12 of the core substrate 1 and covered with the second buildup layer 3 .
  • the material of the second conductor portion 530 is the same as the material of the second conductive layer 103 of the core substrate 1.
  • the second conductor portion 530 surrounds a part of the outer edge 40 of the magnetic core 4 when viewed in plan from the thickness direction D1 of the core substrate 1 (see FIGS. 8A and 8B).
  • the second conductor portion 530 has a first end 530A and a second end 530B in the direction along the outer edge 40 of the magnetic core 4.
  • the through-via conductor 170 is provided on the core substrate 1 and connects the first end 520A of the first conductor section 520 and the first end 530A of the second conductor section 530.
  • the material of the through-via conductor 170 is the same as the material of the through-via conductor 17.
  • the first end 520A of the first conductor part 520 and the first end 530A of the second conductor part 530 overlap in the thickness direction D1 of the core substrate 1.
  • Each first shield part S11 is provided in the first buildup layer 2, and the first ground conductor part 27 (see FIG. 7 and 8A).
  • Each second shield part S12 is provided in the second buildup layer 3, and the second ground conductor part 37 (see FIG. 7 and 8B).
  • Each first shield portion S11 includes a first ground terminal (not shown) located on the main surface 301 side of the second buildup layer 3. In each first shield portion S11, the first ground conductor portion 27 is connected to the first ground terminal.
  • Each second shield portion S12 includes a second ground terminal 92. In each second shield portion S12, the second ground conductor portion 37 is connected to the second ground terminal 92.
  • Each second shield portion S12 includes a second ground conductor portion 37, a ground via conductor V42, a ground conductor portion P42, and a second ground terminal 92.
  • the ground via conductor V42 penetrates the second dielectric layer 32 and is connected to the second ground conductor portion 37.
  • the grounding conductor portion P42 is formed on the second dielectric layer 32 and connected to the grounding via conductor V42.
  • the second ground terminal 92 is arranged on the ground conductor part P42 and connected to the ground conductor part P42.
  • the length W27 of the first ground conductor 27 in the second direction D2 perpendicular to the winding axis A5c of the coil 5c is shorter than the length W4 of the magnetic core 4 in the second direction D2.
  • the length W37 of the second ground conductor portion 37 in the second direction D2 is shorter than the length W4 of the magnetic core 4 in the second direction D2.
  • the number of first shield parts S11 and the number of second shield parts S12 are not limited to being the same, but may be different numbers.
  • the plurality of first shield parts S11 are lined up in the second direction D2.
  • the distance L27 between two adjacent first shield parts S11 in the second direction D2 among the plurality of first shield parts S11 is, for example, ⁇ /, where ⁇ is the wavelength of high-frequency noise that is assumed to occur in the coil 5c. It is 4 or more.
  • the plurality of second shield parts S12 are lined up in the second direction D2.
  • the distance L37 between two adjacent second shield parts S12 in the second direction D2 among the plurality of second shield parts S12 is, for example, ⁇ /4 or more.
  • the high frequency module 100c includes the wiring board 10, the electronic component 6, the inductor 50c, the first shield part S11, and the second shield part S12. Electronic component 6 is placed on wiring board 10 .
  • the inductor 50c is built into the wiring board 10.
  • the wiring board 10 includes a core board 1 , a first buildup layer 2 , and a second buildup layer 3 .
  • the core substrate 1 has a first main surface 11 and a second main surface 12 facing each other, and has a through hole 14 .
  • the first buildup layer 2 is laminated on the first main surface 11 of the core substrate 1 .
  • the second buildup layer 3 is laminated on the second main surface 12 of the core substrate 1.
  • the inductor 50c has a magnetic core 4 and a coil 5c. It is arranged in the through hole 14 of the core substrate 1.
  • the coil 5 is wound around the magnetic core 4.
  • the first shield portion S11 includes a first ground conductor portion 27 provided in the first buildup layer 2.
  • the second shield portion S12 includes a second ground conductor portion 37 provided in the second buildup layer 3.
  • the first ground conductor section 27 is arranged such that the magnetic core 4 is located between the first ground conductor section 27 and the second ground conductor section 37 in the direction along the winding axis A5c of the coil 5c. and a second ground conductor section 37 are arranged.
  • the high frequency module 100c it is possible to suppress the deterioration of the characteristics of the high frequency module 100c. More specifically, in the high frequency module 100c, the direction of the magnetic flux generated in the coil 5c by the current flowing through the coil 5c is along the winding axis A5c of the coil 5c in the magnetic core 4.
  • the first shield part S11 includes the first ground conductor part 27, and the second shield part S12 includes the second ground conductor part 37, so the influence of magnetic flux generated in the inductor 50c by the current flowing in the coil 5c It becomes possible to suppress deterioration of isolation due to
  • the first shield part S11 includes the first ground conductor part 27, and the second shield part S12 includes the second ground conductor part 37, so that the first shield part S11 and the second shield part S12 It is possible to suppress the generation of eddy current due to the magnetic flux generated in the inductor 50c, compared to the case where the wall is larger than the magnetic core 4 when viewed in plan from the direction along the winding axis A5c of the coil 5c.
  • the dimension of the inductor 50c can be made shorter than the dimension of the inductor 50 in the high-frequency module 100 according to the first embodiment in the thickness direction D1 of the core substrate 1, and the high-frequency module 100c has a lower dimension. It becomes possible to aim at becoming taller.
  • the thickness H4 of the magnetic core 4 in the thickness direction D1 of the core substrate 1 is thicker than the thickness H1 of the core substrate 1 (see FIG. 2B).
  • the high frequency module 100c can improve the characteristics of the inductor 50c compared to the case where the thickness H4 of the magnetic core 4 is equal to or less than the thickness H1 of the core substrate 1.
  • the plurality of first ground conductor portions 27 are arranged in a direction (second direction D2) orthogonal to the winding axis A5c of the coil 5c.
  • the plurality of second ground conductor portions 37 are arranged in a direction (second direction D2) orthogonal to the winding axis A5c of the coil 5c.
  • the plurality of first ground conductor portions 27 have a stripe shape.
  • the plurality of second ground conductor portions 37 have a stripe shape.
  • the high frequency module 100c can further suppress deterioration of the characteristics of the high frequency module 100c due to the influence of magnetic flux generated in the coil 5c due to the current flowing through the coil 5c.
  • the first buildup layer 2 includes a plurality of first dielectric layers 20, and the second buildup layer 3 includes a plurality of second dielectric layers 30.
  • the first ground conductor portion 27 is directly formed on the first dielectric layer 21 that is closest to the core substrate 1 in the thickness direction D1 of the core substrate 1 among the plurality of first dielectric layers 20 .
  • the second ground conductor portion 37 is directly formed on the second dielectric layer 31 that is closest to the core substrate 1 in the thickness direction D1 of the core substrate 1 among the plurality of second dielectric layers 30 .
  • the high frequency module 100c further includes a second electronic component 7. Thereby, the high frequency module 100c can be made smaller in plan view from the thickness direction D1 of the core substrate 1.
  • the high frequency module 100c according to the modification of the fourth embodiment is different from the embodiment in that it further includes a common ground conductor section 28 to which a plurality of (three) first ground conductor sections 27 are commonly connected. This is different from the high frequency module 100c according to the fourth embodiment.
  • the combined shape of the plurality of first ground conductor parts 27 and the common ground conductor part 28 is a comb shape.
  • the plurality of first ground conductor portions 27 have a comb-teeth shape.
  • components (such as the first ground terminal) other than the first ground conductor section 27 can be shared among the plurality of first shield sections S11. That is, a plurality of first ground conductor parts 27 are connected to one first ground terminal connected to the common ground conductor part 28 via one path between the common ground conductor part 28 and the first ground terminal. It becomes possible to connect.
  • the high frequency module 100c according to the modification of the fourth embodiment has a first common ground conductor section 28, which is a common ground conductor section 28, and a first common ground conductor section 28, which is a common ground conductor section 28, and a second ground conductor section 37 to which a plurality of (three) second ground conductor sections 37 are commonly connected.
  • the combined shape of the plurality of second ground conductor parts 37 and the second common ground conductor part is a comb shape.
  • the plurality of second ground conductor portions 37 have a comb-teeth shape.
  • the first ground conductor portion 27 is linear in plan view from the thickness direction D1 of the core substrate 1, but is not limited to this, and may have a curved shape, for example. It's okay.
  • the second ground conductor portion 37 is linear in plan view from the thickness direction D1 of the core substrate 1, the second ground conductor portion 37 is not limited to this, and may have a curved shape, for example.
  • the longitudinal direction of the first ground conductor section 27 and the longitudinal direction of the second ground conductor section 37 are parallel to each other when viewed from the thickness direction D1 of the core substrate 1.
  • the present invention is not limited to this, and the longitudinal direction of the first ground conductor section 27 and the longitudinal direction of the second ground conductor section 37 may intersect with each other when viewed in plan from the thickness direction D1 of the core substrate 1.
  • the first ground conductor portion 27 in the first shield portion S11 overlaps with a portion of the magnetic core 4 and a portion of the capacitor 8 in a plan view from the thickness direction D1 of the core substrate 1.
  • the second ground conductor portion 37 in the second shield portion S12 overlaps with a portion of the magnetic core 4 and a portion of the capacitor 8 in a plan view from the thickness direction D1 of the core substrate 1.
  • the second ground conductor portion 37 has a first portion 371 that overlaps a part of the magnetic core 4 when viewed from the thickness direction D1 of the core substrate 1, and a first portion 371 that overlaps a part of the magnetic core 4 when viewed from the thickness direction D1 of the core substrate 1.
  • the first shield section S11 and the second shield section S12 can shield noise generated in the matching circuit including the coil 5c and the capacitor 8.
  • Embodiments 1 to 5 described above are only one of various embodiments of the present invention. Embodiments 1 to 5 described above can be modified in various ways depending on the design, etc., as long as the object of the present invention can be achieved, and different components of different embodiments may be combined as appropriate.
  • the core board 1 is not limited to a double-sided printed wiring board, but may be an LTCC (Low Temperature Co-fired Ceramics) board.
  • LTCC Low Temperature Co-fired Ceramics
  • the outer edge of the magnetic core 4 in plan view from the thickness direction D1 of the core substrate 1 is not limited to a rectangular shape but may be, for example, a hexagonal shape. Furthermore, in the high-frequency modules 100c and 100d, the outer edge of the magnetic core 4 in plan view from the thickness direction D1 of the core substrate 1 may be, for example, circular.
  • the coils 5 and 5c are solenoid coils, but are not limited thereto, and may be, for example, toroidal coils.
  • the magnetic core is ring-shaped, and the winding axes A5, A5c of the coils 5, 5c are central axes along the direction in which the ring-shaped magnetic core passes through.
  • the coil 5 is not limited to a structure in which the number of turns is one or more, but may be a structure in which the number of turns is less than one (for example, three-quarters or one-half).
  • each of the plurality of external connection terminals 9 may be a conductive ball bump.
  • the material of the ball bump constituting each of the plurality of external connection terminals 9 is, for example, gold, copper, solder, or the like.
  • the high frequency modules 100, 100a, 100b, 100c, and 100d include the second electronic component 7 disposed on the main surface 301 of the second buildup layer 3, the present invention is not limited thereto.
  • the second electronic component 7 is arranged on the main surface 201 of the first buildup layer 2, and the second electronic component is arranged on the main surface 301 of the second buildup layer 3. 7 may not be arranged.
  • the plurality of electronic components only need to include at least the first electronic component 6.
  • the high frequency modules 100, 100a, 100b, 100c, and 100d are, for example, transmitting/receiving modules including a power amplifier, a transmitting filter, an output matching circuit, a low noise amplifier, a receiving filter, and an input matching circuit, but are not limited thereto.
  • the high frequency modules 100, 100a, 100b, 100c, and 100d may be, for example, a transmitting module including a power amplifier, a transmitting filter, and an output matching circuit, or a receiving module including a low noise amplifier, a receiving filter, and an input matching circuit. Good too.
  • the high frequency modules 100, 100a, 100b, 100c, and 100d may further include a shield layer that covers the first resin layer 115, the outer peripheral surface of the wiring board 10, and the outer peripheral surface of the second resin layer 116.
  • the shield layer is connected to a ground terminal included in the plurality of external connection terminals 9, for example, via a ground electrode of the core substrate 1.
  • the shield layer has conductivity.
  • the shield layer is provided, for example, for the purpose of electromagnetic shielding inside and outside the high frequency modules 100, 100a, 100b, 100c, and 100d.
  • the shield layer has a multilayer structure in which a plurality of metal layers are laminated, the shield layer is not limited thereto, and may be a single metal layer.
  • the metal layer includes one or more metals.
  • the shield layer has a multilayer structure in which a plurality of metal layers are stacked, for example, it includes a first stainless steel layer, a Cu layer on the first stainless steel layer, and a second stainless steel layer on the Cu layer.
  • the material of each of the first stainless steel layer and the second stainless steel layer is an alloy containing Fe, Ni, and Cr.
  • the shield layer is, for example, a Cu layer.
  • the high frequency modules 100, 100a, 100b, 100c, and 100d have a main surface opposite to the main surface on the first buildup layer 2 side of at least one first electronic component 6 among the plurality of first electronic components 6. may be in contact with the shield layer without being covered with the first resin layer 115.
  • the capacitor 8 constitutes a circuit element of a matching circuit, but the capacitor 8 may be a decoupling capacitor, a coupling capacitor, or a bypass capacitor. There may be.
  • the high frequency module (100; 100a; 100b) includes a wiring board (10), an electronic component (6), an inductor (50), a first shield part (S1), a second shield part ( S2). Electronic components (6) are arranged on a wiring board (10).
  • the inductor (50) is built into the wiring board (10).
  • the wiring board (10) includes a core board (1), a first buildup layer (2), and a second buildup layer (3).
  • the core substrate (1) has a first main surface (11) and a second main surface (12) facing each other, and has a through hole (14).
  • the first buildup layer (2) is laminated on the first main surface (11) of the core substrate (1).
  • the second buildup layer (3) is laminated on the second main surface (12) of the core substrate (1).
  • the inductor (50) has a magnetic core (4) and a coil (5).
  • the magnetic core (4) is arranged within the through hole (14) of the core substrate (1).
  • the coil (5) is wound around a magnetic core (4).
  • the winding axis (A5) of the coil (5) and the thickness direction (D1) of the core substrate (1) are perpendicular to each other.
  • the first shield portion (S1) includes a first through ground via conductor (18).
  • the first through ground via conductor (18) is provided on the core substrate (1).
  • the second shield portion (S2) includes a second through ground via conductor (19).
  • the second through ground via conductor (19) is provided on the core substrate (1).
  • the magnetic core (4) is positioned between the first through ground via conductor (18) and the second through ground via conductor (19) in the direction along the winding axis (A5) of the coil (5). , a first through ground via conductor (18) and a second through ground via conductor (19) are arranged.
  • the high frequency module (100; 100a; 100b) according to the first aspect, it is possible to suppress deterioration of the characteristics of the high frequency module (100; 100a; 100b).
  • the thickness (H4) of the magnetic core (4) in the thickness direction (D1) of the core substrate (1) is It is thicker than the thickness (H1) of the core substrate (1).
  • the inductor ( 50) can be improved.
  • the high frequency module (100; 100a; 100b) includes a plurality of first shield parts (S1) and a plurality of second shield parts (S2).
  • the plurality of first through ground via conductors (18) included in the plurality of first shield parts (S1) are aligned in the thickness direction (D1) of the core substrate (1) and the winding axis (A5) of the coil (5). ) are lined up in a direction perpendicular to
  • the plurality of second through ground via conductors (19) included in the plurality of second shield parts (S2) are aligned in the thickness direction (D1) of the core substrate (1) and the winding axis (A5) of the coil (5). ) are lined up in a direction perpendicular to
  • the high frequency module (100; 100a; 100b) according to the third aspect, it is possible to further suppress a decrease in isolation due to the influence of the magnetic flux generated in the coil (5).
  • the high frequency module (100a; 100b) in any one of the first to third aspects, further includes a capacitor (8) connected to the coil (5).
  • the core substrate (1) further has a second through hole (15) which is a through hole (14) and is different from the first through hole (14).
  • the capacitor (8) is arranged within the second through hole (15) of the core substrate (1). In plan view from the thickness direction (D1) of the core substrate (1), the capacitor (8) is located between the magnetic core (4) and the second through ground via conductor (19).
  • the high frequency module (100a; 100b) it is possible to shorten the wiring length between the coil (5) and the capacitor (8).
  • the capacitor (8) has a first electrode (81) and a second electrode (82).
  • first electrode (81) and a second electrode (82) In the first buildup layer (2), one of the plurality of via conductors (V1) included in the first buildup layer (2) is directly connected to the first electrode (81) of the capacitor (8), Another one of the plurality of via conductors (V1) included in the first buildup layer (2) is directly connected to the second electrode (82) of the capacitor (8).
  • one of the plurality of via conductors (V3) included in the second buildup layer (3) is directly connected to the first electrode (81) of the capacitor (8), Another one of the plurality of via conductors (V3) included in the second buildup layer (3) is directly connected to the second electrode (82) of the capacitor (8).
  • no member is provided to electrically connect the first electrode (81) and second electrode (82) of the capacitor (8) to the core substrate (1). configuration can be adopted.
  • the capacitor (8) has a first electrode (81) and a second electrode (82).
  • the core substrate (1) has a first connection via conductor (17A) connected to the first electrode (81) of the capacitor (8) and a second connection via conductor (17A) connected to the second electrode (82) of the capacitor (8). It further includes a 2-connection via conductor (17B).
  • the high frequency module (100b) According to the high frequency module (100b) according to the sixth aspect, a configuration in which the capacitor (8) and the core substrate (1) are connected can be adopted.
  • the high frequency module (100; 100a; 100b) according to the seventh aspect includes a second electronic component (6) that is an electronic component (6), It further includes a second electronic component (7) disposed on the main surface (301) of the buildup layer (3) on the opposite side to the core substrate (1) side.
  • the high frequency module (100; 100a; 100b) can be made smaller in plan view from the thickness direction (D1) of the core substrate (1). It becomes possible to achieve this goal.
  • the core substrate (1) is a double-sided printed wiring board.
  • the high frequency module (100c; 100d) includes a wiring board (10), an electronic component (6), an inductor (50c), a first shield part (S11), and a second shield part (S12). and. Electronic components (6) are arranged on a wiring board (10).
  • the inductor (50c) is built into the wiring board (10).
  • the wiring board (10) includes a core board (1), a first buildup layer (2), and a second buildup layer (3).
  • the core substrate (1) has a first main surface (11) and a second main surface (12) facing each other, and has a through hole (14).
  • the first buildup layer (2) is laminated on the first main surface (11) of the core substrate (1).
  • the second buildup layer (3) is laminated on the second main surface (12) of the core substrate (1).
  • the inductor (50c) has a magnetic core (4) and a coil (5c).
  • the magnetic core (4) is arranged within the through hole (14) of the core substrate (1).
  • the coil (5) is wound around a magnetic core (4).
  • the first shield part (S11) includes a first ground conductor part (27).
  • the first ground conductor portion (27) is provided in the first buildup layer (2).
  • the second shield part (S12) includes a second ground conductor part (37).
  • the second ground conductor portion (37) is provided in the second buildup layer (3).
  • the magnetic core (4) is positioned between the first ground conductor part (27) and the second ground conductor part (37) in the direction along the winding axis (A5c) of the coil (5c).
  • a first ground conductor section (27) and a second ground conductor section (37) are arranged.
  • the high frequency module (100c; 100d) according to the ninth aspect, it is possible to suppress deterioration of the characteristics of the high frequency module (100c; 100d).
  • the thickness (H4) of the magnetic core (4) in the thickness direction (D1) of the core substrate (1) is It is thicker than the thickness (H1) of (1).
  • the inductor (50c; ) characteristics can be improved.
  • the high frequency module (100c; 100d) includes a plurality of first shield parts (S11) and a plurality of second shield parts (S12) in the ninth or tenth aspect.
  • the plurality of first ground conductor parts (27) included in the plurality of first shield parts (S11) are arranged in a direction perpendicular to the winding axis (A5c) of the coil (5c).
  • the plurality of second ground conductor parts (37) included in the plurality of second shield parts (S12) are arranged in a direction perpendicular to the winding axis (A5c) of the coil (5c).
  • the high frequency module (100c; 100d) it is possible to further suppress a decrease in isolation due to the influence of magnetic flux generated in the coil (5c).
  • the plurality of first ground conductor parts (27) are striped or comb-shaped, and the plurality of second ground conductor parts ( 37) is striped or comb-shaped.
  • the high frequency module (100c; 100d) according to the thirteenth aspect, in any one of the ninth to twelfth aspects, further includes a capacitor (8) connected to the coil (5c).
  • the core substrate (1) further has a second through hole (15) which is a through hole (14) and is different from the first through hole (14).
  • the capacitor (8) is arranged within the second through hole (15) of the core substrate (1).
  • the high frequency module (100c; 100d) According to the high frequency module (100c; 100d) according to the thirteenth aspect, it is possible to downsize the high frequency module (100c; 100d) in a plan view from the thickness direction (D1) of the core substrate (1). becomes.
  • the first ground conductor portion (27) in the first shield portion (S11) is arranged in the thickness direction (D1) of the core substrate (1). In plan view, it overlaps with a part of the magnetic core (4) and a part of the capacitor (8).
  • the second ground conductor part (37) in the second shield part (S12) is a part of the magnetic core (4) and the capacitor (8) in a plan view from the thickness direction (D1) of the core board (1). overlaps with a part of
  • the high frequency module (100d) it is possible to shield noise generated in the matching circuit including the coil (5c) and the capacitor (8).
  • the first buildup layer (2) includes a plurality of first dielectric layers (20).
  • the second buildup layer (3) includes a plurality of second dielectric layers (30).
  • the first ground conductor portion (27) is located on the first dielectric layer (21) closest to the core substrate (1) in the thickness direction (D1) of the core substrate among the plurality of first dielectric layers (20). directly formed.
  • the second ground conductor portion (37) is a second dielectric layer (31) closest to the core substrate (1) in the thickness direction (D1) of the core substrate (1) among the plurality of second dielectric layers (30). ) is formed directly on top.
  • the high frequency module (100c; 100d) it is possible to improve the shielding performance of the first shield part (S11) and the second shield part (S12).
  • the high frequency module (100c; 100d) in any one of the 9th to 15th aspects, includes a second build-up, apart from the first electronic component (6), which is the electronic component (6). It further includes a second electronic component (7) disposed on the main surface (301) of the layer (3) opposite to the core substrate (1) side.
  • the high frequency module (100c; 100d) According to the high frequency module (100c; 100d) according to the 16th aspect, it is possible to reduce the size of the high frequency module (100c; 100d) in plan view from the thickness direction (D1) of the core substrate (1). becomes.
  • the core substrate (1) is a double-sided printed wiring board.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

高周波モジュールの特性の低下を抑制する。高周波モジュール（１００）では、インダクタ５０の有する磁性体コア（４）は、コア基板（１）の貫通孔（１４）内に配置されている。コイル（５）の巻回軸（Ａ５）とコア基板（１）の厚さ方向（Ｄ１）とが直交する。磁性体コア（４）は、コイル（５）の巻回軸（Ａ５）に交差する第１側面（４５）及び第２側面（４６）を有する。第１シールド部（Ｓ１）は、コア基板（１）に設けられている第１貫通グランドビア導体（１８）を含む。第２シールド部（Ｓ２）は、コア基板（１）に設けられている第２貫通グランドビア導体（１９）を含む。コイル（５）の巻回軸（Ａ５）に沿った方向において第１貫通グランドビア導体（１８）と第２貫通グランドビア導体（１９）との間に磁性体コア（４）が位置するように、第１貫通グランドビア導体（１８）及び第２貫通グランドビア導体（１９）が配置されている。

Description

高周波モジュール
　本発明は、一般に高周波モジュールに関し、より詳細には、コア基板及び複数のビルドアップ層を備える高周波モジュールに関する。
　特許文献１には、パッケージ基板（配線基板）と、パッケージ基板に実装されているダイ（電子部品）と、磁気コアインダクタと、を含む集積デバイスパッケージが開示されている。
　パッケージ基板は、例えば、コア層である第１の誘電体層と、第１の誘電体層の第１の表面、第１の誘電体層の空洞及び磁気コア上に形成された第２の誘電体層と、第１の誘電体層の第２の表面に形成された第３誘電体層と、を含む。磁気コアインダクタ（インダクタ）は、パッケージ基板内に埋め込まれている。磁気コアインダクタの磁気コアは、第１の誘電体層の空洞内に配置されている。
特表２０１８－５０８９８９号公報
　従来の高周波モジュールでは、インダクタで発生する磁束線の影響でノイズが発生し、高周波モジュールの特性が低下してしまうことがある。
　本発明の目的は、高周波モジュールの特性の低下を抑制することが可能な高周波モジュールを提供することにある。
　本発明の一態様に係る高周波モジュールは、配線基板と、電子部品と、インダクタと、第１シールド部及び第２シールド部と、を備える。前記電子部品は、前記配線基板に配置されている。前記インダクタは、前記配線基板に内蔵されている。前記配線基板は、コア基板と、第１ビルドアップ層と、第２ビルドアップ層と、を有する。前記コア基板は、互いに対向する第１主面及び第２主面を有し、貫通孔を有する。前記第１ビルドアップ層は、前記コア基板の前記第１主面に積層されている。前記第２ビルドアップ層は、前記コア基板の前記第２主面に積層されている。前記インダクタは、磁性体コアと、コイルと、を有する。前記磁性体コアは、前記コア基板の前記貫通孔内に配置されている。前記コイルは、前記磁性体コアに巻回されている。前記高周波モジュールでは、前記コイルの巻回軸と前記コア基板の厚さ方向とが直交する。前記第１シールド部は、第１貫通グランドビア導体を含む。前記第１貫通グランドビア導体は、前記コア基板に設けられている。前記第２シールド部は、第２貫通グランドビア導体を含む。前記第２貫通グランドビア導体は、前記コア基板に設けられている。前記巻回軸に沿った方向において前記第１貫通グランドビア導体と前記第２貫通グランドビア導体との間に前記磁性体コアが位置するように、前記第１貫通グランドビア導体及び前記第２貫通グランドビア導体が配置されている。
　本発明の別の一態様に係る高周波モジュールは、配線基板と、電子部品と、インダクタと、第１シールド部及び第２シールド部と、を備える。前記電子部品は、前記配線基板に配置されている。前記インダクタは、前記配線基板に内蔵されている。前記配線基板は、コア基板と、第１ビルドアップ層と、第２ビルドアップ層と、を有する。前記コア基板は、互いに対向する第１主面及び第２主面を有し、貫通孔を有する。前記第１ビルドアップ層は、前記コア基板の前記第１主面に積層されている。前記第２ビルドアップ層は、前記コア基板の前記第２主面に積層されている。前記インダクタは、磁性体コアと、コイルと、を有する。前記磁性体コアは、前記コア基板の前記貫通孔内に配置されている。前記コイルは、前記磁性体コアに巻回されている。前記高周波モジュールでは、前記コイルの巻回軸と前記コア基板の前記厚さ方向とが平行である。前記第１シールド部は、第１グランド導体部を含む。前記第１グランド導体部は、前記第１ビルドアップ層に設けられている。前記第２シールド部は、第２グランド導体部を含む。前記第２グランド導体部は、前記第２ビルドアップ層に設けられている。前記巻回軸に沿った方向において前記第１グランド導体部と前記第２グランド導体部との間に前記磁性体コアが位置するように、前記第１グランド導体部及び前記第２グランド導体部が配置されている。
　本発明の上記態様に係る高周波モジュールは、高周波モジュールの特性の低下を抑制することが可能となる。
図１は、実施形態１に係る高周波モジュールの断面図である。 図２Ａは、同上の高周波モジュールにおける要部平面図である。図２Ｂは、同上の高周波モジュールにおける要部断面図である。 図３Ａは、同上の高周波モジュールを示し、図２ＡのＸ１－Ｘ１線断面図である。図３Ｂは、同上の高周波モジュールを示し、図２ＡのＸ２－Ｘ２線断面図である。 図４は、実施形態１の変形例に係る高周波モジュールにおける要部平面図である。 図５は、実施形態２に係る高周波モジュールの断面図である。 図６は、実施形態３に係る高周波モジュールの断面図である。 図７は、実施形態４に係る高周波モジュールの断面図である。 図８Ａは、同上の高周波モジュールにおける要部平面図である。図８Ｂは、同上の高周波モジュールにおける要部下面図である。 図９は、実施形態４の変形例に係る高周波モジュールにおける要部平面図である。 図１０は、実施形態５に係る高周波モジュールの断面図である。
　以下の実施形態１～５等において参照する各図は、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
　（実施形態１）
　（１）概要
　実施形態１に係る高周波モジュール１００は、図１に示すように、配線基板１０と、複数の電子部品６と、インダクタ５０と、複数（図２Ａでは３つ）の第１シールド部Ｓ１及び複数（図２Ａでは３つ）の第２シールド部Ｓ２と、を備える。複数の電子部品６は、配線基板１０に配置されている。インダクタ５０は、配線基板１０に内蔵されている。
　配線基板１０は、コア基板１と、第１ビルドアップ層２と、第２ビルドアップ層３と、を有する。コア基板１は、互いに対向する第１主面１１及び第２主面１２を有し、貫通孔１４を有する。ここにおいて、「互いに対向する」とは物理的ではなく幾何学的に対向することを意味する。第１ビルドアップ層２は、コア基板１の第１主面１１に積層されている。第２ビルドアップ層３は、コア基板１の第２主面１２に積層されている。複数の電子部品６（以下、第１電子部品６ともいう）は、第１ビルドアップ層２におけるコア基板１側とは反対側の主面２０１に配置されている。
　インダクタ５０は、磁性体コア４と、コイル５と、を有する。磁性体コア４は、互いに対向する第３主面４１及び第４主面４２を有し、コア基板１の貫通孔１４内に配置されている。コイル５は、磁性体コア４に巻回されている。高周波モジュール１００では、コイル５の巻回軸Ａ５とコア基板１の厚さ方向Ｄ１とが直交する。「コイル５の巻回軸Ａ５とコア基板１の厚さ方向Ｄ１とが直交する」とは、厳密に直交する場合のみに限定されず、コイル５の巻回軸Ａ５とコア基板１の厚さ方向Ｄ１とのなす角度が８５°以上９５°以下であればよい。複数の第１シールド部Ｓ１及び複数の第２シールド部Ｓ２は、コア基板１の厚さ方向Ｄ１からの平面視で、コイル５の周囲に位置している。言い換えれば、コア基板１の厚さ方向Ｄ１からの平面視で、コイル５の巻回軸Ａ５に沿った方向において、複数の第１シールド部Ｓ１と複数の第２シールド部Ｓ２との間にコイル５が位置している。
　また、高周波モジュール１００は、複数の第２電子部品７と、複数の外部接続端子９と、第１樹脂層１１５と、第２樹脂層１１６と、を備える。複数の第２電子部品７は、第２ビルドアップ層３に配置されている。複数の外部接続端子９は、第２ビルドアップ層３に配置されている。第１樹脂層１１５は、第１ビルドアップ層２に配置されており、各第１電子部品６の一部を覆っている。第２樹脂層１１６は、第２ビルドアップ層３に配置されており、各外部接続端子９の一部と各第２電子部品７とを覆っている。
　高周波モジュール１００は、例えば、通信装置に用いられる。通信装置は、例えば、携帯電話（例えば、スマートフォン）であるが、これに限らず、例えば、ウェアラブル端末（例えば、スマートウォッチ）等であってもよい。高周波モジュール１００は、例えば、４Ｇ（第４世代移動通信）規格、５Ｇ（第５世代移動通信）規格等に対応可能なモジュールである。４Ｇ規格は、例えば、３ＧＰＰ（登録商標、Third Generation Partnership Project）　ＬＴＥ（登録商標、Long Term Evolution）規格である。５Ｇ規格は、例えば、５Ｇ　ＮＲ（New Radio）である。高周波モジュール１００は、例えば、キャリアアグリゲーション及びデュアルコネクティビティに対応可能なモジュールである。
　（２）詳細
　以下、実施形態１に係る高周波モジュール１００について、図１、２Ａ及び２Ｂを参照して、より詳細に説明する。
　（２．１）コア基板
　コア基板１は、図１に示すように、第１主面１１及び第２主面１２を有する。コア基板１の厚さ方向Ｄ１からの平面視で、コア基板１の外縁は、例えば、四角形状である。
　コア基板１は、誘電体基板１０１と、第１導電層１０２と、第２導電層１０３と、複数の貫通ビア導体１７と、を含む。コア基板１では、誘電体基板１０１の第１主面１１１に第１導電層１０２が配置されており、誘電体基板１０１の第２主面１１２に第２導電層１０３が配置されている。第１導電層１０２及び第２導電層１０３は、層ごとに定められた１以上の所定パターンに形成されている。コア基板１は、例えば、両面プリント配線板である。誘電体基板１０１の材料は、例えば、エポキシ樹脂、ポリイミド樹脂、又は、エポキシ樹脂とガラス繊維との複合材料を含む。第１導電層１０２及び第２導電層１０３の材料は、例えば、銅である。複数の貫通ビア導体１７の材料は、例えば、銅を含む。
　コア基板１の第１主面１１及び第２主面１２は、コア基板１の厚さ方向Ｄ１において互いに対向する。なお、コア基板１の第１主面１１及び第２主面１２は、微細な凹凸又は凹部又は凸部が形成されていてもよい。
　コア基板１は、第１貫通孔１４と、第２貫通孔１５とを有する。コア基板１の第１貫通孔１４内には、磁性体コア４が配置されており、コア基板１の第２貫通孔１５内には、キャパシタ８が配置されている。
　（２．２）キャパシタ
　キャパシタ８は、チップキャパシタである。キャパシタ８は、第１電極８１及び第２電極８２を有する。キャパシタ８の外形は、略直方体状である。キャパシタ８とコア基板１の第２貫通孔１５の内周面との間には、第１ビルドアップ層２における第１誘電体層２０の一部が位置している。キャパシタ８は、コア基板１の厚さ方向Ｄ１において互いに対向する第５主面８５及び第６主面８６を有する。キャパシタ８は、コイル５と接続されている。また、キャパシタ８は、複数の第１電子部品６のうち少なくとも１つと接続されている。高周波モジュール１００は、インダクタ５０とキャパシタ８とを含む整合回路を有している。言い換えれば、高周波モジュール１００では、インダクタ５０及びキャパシタ８が整合回路の回路素子を構成している。コイル５とキャパシタ８とを含む整合回路が接続される第１電子部品６は、例えば、パワーアンプ、ローノイズアンプ、フィルタ又はスイッチである。スイッチは、例えば、共通端子及び共通端子に接続可能な複数の選択端子を有するスイッチＩＣ（Integrated Circuit）である。
　（２．３）第１ビルドアップ層
　第１ビルドアップ層２は、コア基板１の第１主面１１、磁性体コア４の第３主面４１及びキャパシタ８の第５主面８５に積層されている。第１ビルドアップ層２は、複数（例えば、２つ）の第１誘電体層２０を含む。２つの第１誘電体層２０を個別に説明する場合は、第１誘電体層２１、第１誘電体層２２と称する。第１ビルドアップ層２では、第１誘電体層２１が、コア基板１の厚さ方向Ｄ１においてコア基板１の第１主面１１に最も近い第１誘電体層２０であり、第１誘電体層２２が、コア基板１の厚さ方向Ｄ１においてコア基板１の第１主面１１から最も遠い第１誘電体層２０である。
　また、第１ビルドアップ層２は、複数（例えば、２つ）の第１導体層２３、２４を含む。第１導体層２３は、第１誘電体層２１と第１誘電体層２２との間に介在している。第１導体層２４は、第１誘電体層２２上に形成されている。２つの第１導体層２３、２４は、層ごとに定められた１又は複数の所定パターンに形成されている。第１導体層２３は、１又は複数の所定パターンとして、１又は複数の再配線部（導体部）Ｐ１を含む。第１導体層２４は、１又は複数の所定パターンとして、１又は複数の再配線部（導体部）Ｐ２を含む。また、第１ビルドアップ層２は、第１導体層２３及びコア基板１の第１導電層１０２を接続している複数のビア導体Ｖ１と、第１導体層２４及び第１導体層２３を接続している複数のビア導体Ｖ２と、を含む。
　複数の第１誘電体層２０の材料は、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂又はポリイミド樹脂を含む。複数の第１導体層２３、２４の材料は、例えば、銅を含む。
　また、第１ビルドアップ層２は、第１レジスト層２５を更に含む。第１レジスト層２５は、第１誘電体層２２及び第１導体層２４に積層されている。第１レジスト層２５は、所定のパターンに形成されており、複数の再配線部Ｐ２それぞれにおける一部を露出させる複数の開口部を有する。第１レジスト層２５は、例えば、ソルダーレジスト層である。第１レジスト層２５の材料は、第１導体層２４よりもはんだ濡れ性が低い材料である。第１レジスト層２５の材料としては、例えば、ポリイミド樹脂、或いはエポキシ樹脂等が挙げられる。
　（２．４）第２ビルドアップ層
　第２ビルドアップ層３は、コア基板１の第２主面１２及び磁性体コア４の第４主面４２に積層されている。第２ビルドアップ層３は、複数（例えば、２つ）の第２誘電体層３０を含む。２つの第２誘電体層３０を個別に説明する場合は、第２誘電体層３１、第２誘電体層３２と称する。第２ビルドアップ層３では、第２誘電体層３１が、コア基板１の厚さ方向Ｄ１においてコア基板１の第２主面１２に最も近い第２誘電体層３０であり、第２誘電体層３２が、コア基板１の厚さ方向Ｄ１においてコア基板１の第２主面１２から最も遠い第２誘電体層３０である。
　また、第２ビルドアップ層３は、複数（例えば、２つ）の第２導体層３３、３４を含む。第２導体層３３は、第２誘電体層３１と第２誘電体層３２との間に介在している。第２導体層３４は、第２誘電体層３２上に形成されている。２つの第２導体層３３、３４は、層ごとに定められた１又は複数の所定パターンに形成されている。第２導体層３３は、１又は複数の所定パターンとして、１又は複数の再配線部（導体部）Ｐ３を含む。第２導体層３４は、１又は複数の所定パターンとして、１又は複数の再配線部（導体部）Ｐ４を含む。また、第２ビルドアップ層３は、第２導体層３３及びコア基板１の第２導電層１０３を接続している複数のビア導体Ｖ３と、第２導体層３４及び第２導体層３３を接続している複数のビア導体Ｖ４と、を含む。
　複数の第２誘電体層３０の材料は、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂又はポリイミド樹脂を含む。複数の第２導体層３３、３４の材料は、例えば、銅を含む。
　また、第２ビルドアップ層３は、第２レジスト層３５を更に含む。第２レジスト層３５は、第２誘電体層３２及び第２導体層３４に積層されている。第２レジスト層３５は、所定のパターンに形成されており、複数の再配線部Ｐ４それぞれにおける一部を露出させる複数の開口部を有する。第２レジスト層３５は、例えば、ソルダーレジスト層である。第２レジスト層３５の材料は、第２導体層３４よりもはんだ濡れ性が低い材料である。第２レジスト層３５の材料としては、例えば、ポリイミド樹脂、或いはエポキシ樹脂等が挙げられる。
　（２．５）インダクタ
　インダクタ５０は、上述のように、磁性体コア４と、コイル５と、を有する。
　磁性体コア４は、コア基板１の第１貫通孔１４内に配置されている。コア基板１の厚さ方向Ｄ１からの平面視で、磁性体コア４の外縁は、例えば、四角形状である。磁性体コア４は、コア基板１の厚さ方向Ｄ１において互いに対向する第３主面４１及び第４主面４２を有する。また、磁性体コア４は、コイル５の巻回軸Ａ５に交差する第１側面４５及び第２側面４６を有する。磁性体コア４の第１側面４５及び第２側面４６とコア基板１の第１貫通孔１４の内周面との間には、第１ビルドアップ層２における第１誘電体層２０の一部が位置している。また、コア基板１の厚さ方向Ｄ１において、磁性体コア４の厚さＨ４（図２Ｂ参照）は、コア基板１の厚さＨ１（図２Ｂ参照）よりも厚い。インダクタ５０の特性を向上させる観点では、磁性体コア４の第１側面４５及び第２側面４６の面積は、より大きいのが好ましい。
　磁性体コア４の材料は、磁性体材料を含む。磁性体材料は、例えば、フェライト、パーマロイ、鉄系アモルファス合金、コバルト系アモルファス合金又はニッケル系アモルファス合金を含む。
　コイル５は、磁性体コア４に巻回されている。コイル５は、コア基板１と第１ビルドアップ層２と第２ビルドアップ層３とにわたって設けられている。コイル５は、磁性体コア４を部分的に取り囲むように、コア基板１と第１ビルドアップ層２と第２ビルドアップ層３とを含む配線基板１０に設けられている。コイル５は、例えば、ソレノイドコイルである。
　コイル５は、図２Ａ、２Ｂ、３Ａ及び３Ｂに示すように、複数（例えば、６つ）の貫通ビア導体１７１～１７６と、複数（例えば、６つ）の第１ビア導体Ｖ５１～Ｖ５６及び複数（例えば、３つ）の第１導体部５２１～５２３と、複数（例えば、６つ）の第２ビア導体Ｖ６１～Ｖ６６及び複数（例えば、４つ）の第２導体部５３１～５３４と、を含む。
　複数（例えば、６つ）の貫通ビア導体１７１～１７６は、コア基板１に設けられている。複数（例えば、６つ）の第１ビア導体Ｖ５１～Ｖ５６及び複数（例えば、３つ）の第１導体部５２１～５２３は、第１ビルドアップ層２に設けられている。複数（例えば、６つ）の第２ビア導体Ｖ６１～Ｖ６６及び複数（例えば、４つ）の第２導体部５３１～５３４は、第２ビルドアップ層３に設けられている。コイル５の複数（例えば、６つ）の貫通ビア導体１７１～１７６は、コア基板１の誘電体基板１０１を貫通している。コイル５の複数の第１ビア導体Ｖ５１～Ｖ５６は、第１ビルドアップ層２における第１誘電体層２１を貫通している。コイル５の第２ビア導体Ｖ６１～Ｖ６６は、第２ビルドアップ層３における第２誘電体層３１を貫通している。コイル５の複数の第１導体部５２１～５２３は、第１誘電体層２１に形成されている。コイル５の複数の第１導体部５２１～５２３と、磁性体コア４の第３主面４１と、の間には、第１誘電体層２１の一部が介在している。また、コイル５の複数の第２導体部５３１～５３４は、第２誘電体層３１に形成されている。コイル５の複数の第２導体部５３１～５３４と、磁性体コア４の第４主面４２と、の間には、第２誘電体層３１の一部が介在している。
　複数の貫通ビア導体１７１～１７６の材料は、コア基板１の複数の貫通ビア導体１７、第１貫通グランドビア導体１８及び第２貫通グランドビア導体１９の材料と同じである。複数の貫通ビア導体１７１～１７６の材料は、例えば、銅を含む。
　複数の第１ビア導体Ｖ５１～Ｖ５６の材料は、第１ビルドアップ層２の複数のビア導体Ｖ１の材料と同じである。複数の第１ビア導体Ｖ５１～Ｖ５６の材料は、例えば、銅を含む。
　複数の第１導体部５２１～５２３の材料は、第１ビルドアップ層２の複数の再配線部Ｐ１の材料と同じである。複数の第１導体部５２１～５２３の材料は、例えば、銅を含む。
　複数の第２ビア導体Ｖ６１～Ｖ６６の材料は、第２ビルドアップ層３の複数のビア導体Ｖ３の材料と同じである。複数の第２ビア導体Ｖ６１～Ｖ６６の材料は、例えば、銅を含む。
　複数の第２導体部５３１～５３４の材料は、第２ビルドアップ層３の複数の再配線部Ｐ３の材料と同じである。複数の第２導体部５３１～５３４の材料は、例えば、銅を含む。
　コア基板１の厚さ方向Ｄ１からの平面視で、複数の第１ビア導体Ｖ５１～Ｖ５６及び複数の第２ビア導体Ｖ６１～Ｖ６６の各々は、例えば、円形状である。
　（２．６）第１電子部品
　図１に示すように、複数の第１電子部品６は、配線基板１０に配置されている。より詳細には、複数の第１電子部品６は、第１ビルドアップ層２に配置されている。第１電子部品６は、例えば、ＩＣチップ又は表面実装型電子部品である。ＩＣチップは、例えば、パワーアンプ、ローノイズアンプ、スイッチ又はコントローラである。表面実装型電子部品は、例えば、チップインダクタ又はチップキャパシタである。また、第１電子部品６は、例えば、フィルタ、マルチプレクサ又はカプラであってもよい。フィルタは、例えば、表面弾性波フィルタ、バルク弾性波フィルタ又はＬＣフィルタである。また、第１電子部品６は、複数のフィルタを含む電子部品であってもよい。「第１電子部品６は、第１ビルドアップ層２に配置されている」とは、第１電子部品６が第１ビルドアップ層２に実装されていること（機械的に接続されていること）と、第１電子部品６が第１ビルドアップ層２（の適宜の再配線部Ｐ２）と電気的に接続されていることと、を含む。第１電子部品６は、例えば、複数の接合部６６によって第１ビルドアップ層２の複数の再配線部Ｐ２に接合されることで第１ビルドアップ層２の主面２０１に実装されている。複数の接合部６６の材料は、例えば、はんだである。複数の接合部６６は、第１電子部品６の構成要素であってもよいし、第１電子部品６と第１ビルドアップ層２の主面２０１との間に介在する構成要素であってもよい。複数の接合部６６が第１電子部品６の構成要素である場合、複数の接合部６６は、導電性バンプである。
　（２．７）第２電子部品
　複数の第２電子部品７は、配線基板１０に配置されている。より詳細には、複数の第２電子部品７は、第２ビルドアップ層３に配置されている。第２電子部品７は、例えば、ＩＣチップ又は表面実装型電子部品である。ＩＣチップは、例えば、パワーアンプ、ローノイズアンプ、スイッチ又はコントローラである。表面実装型電子部品は、例えば、チップインダクタ又はチップキャパシタである。また、第２電子部品７は、例えば、フィルタ、マルチプレクサ又はカプラであってもよい。フィルタは、例えば、表面弾性波フィルタ、バルク弾性波フィルタ又はＬＣフィルタである。また、第２電子部品７は、複数のフィルタを含む電子部品であってもよい。「第２電子部品７は、第２ビルドアップ層３に配置されている」とは、第２電子部品７が第２ビルドアップ層３に実装されていること（機械的に接続されていること）と、第２電子部品７が第２ビルドアップ層３（の適宜の再配線部Ｐ４）と電気的に接続されていることと、を含む。第２電子部品７は、例えば、複数の接合部７６によって第２ビルドアップ層３の複数の再配線部Ｐ４に接合されることで第２ビルドアップ層３の主面３０１に実装されている。複数の接合部７６の材料は、例えば、はんだである。複数の接合部７６は、第２電子部品７の構成要素であってもよいし、第２電子部品７と第２ビルドアップ層３の主面３０１との間に介在する構成要素であってもよい。複数の接合部７６が第２電子部品７の構成要素である場合、複数の接合部７６は、導電性バンプである。
　（２．８）外部接続端子
　複数の外部接続端子９は、第２ビルドアップ層３に配置されている。「外部接続端子が第２ビルドアップ層３に配置されている」とは、外部接続端子９が第２ビルドアップ層３に機械的に接続されていることと、外部接続端子９が第２ビルドアップ層３（の適宜の再配線部Ｐ４）と電気的に接続されていることと、を含む。複数の外部接続端子９は、第１グランド端子９１及び第２グランド端子９２を含む。第１グランド端子９１及び第２グランド端子９２は、例えば、通信装置の備える回路基板のグランド電極と電気的に接続されてグランド電位が与えられる端子である。また、複数の外部接続端子９は、高周波モジュール１００の外部のアンテナに接続されるアンテナ端子と、パワーアンプの入力端子に接続されている信号入力端子と、ローノイズアンプの出力端子に接続されている信号出力端子と、を含む。複数の外部接続端子９の材料は、例えば、金属（例えば、銅、銅合金等）である。複数の外部接続端子９の各々は、柱状電極である。柱状電極は、例えば、円柱状の電極である。複数の外部接続端子９は、第２ビルドアップ層３の再配線部Ｐ４に対して、例えば、はんだにより接合されているが、これに限らず、例えば、導電性接着剤（例えば、導電性ペースト）を用いて接合されていてもよいし、直接接合されていてもよい。コア基板１の厚さ方向Ｄ１からの平面視で、複数の外部接続端子９の各々は、円形状である。
　（２．９）第１樹脂層
　第１樹脂層１１５は、第１ビルドアップ層２に配置されている。第１樹脂層１１５は、第１ビルドアップ層２に実装されている複数の第１電子部品６を覆っている。第１樹脂層１１５は、樹脂（例えば、エポキシ樹脂）を含む。第１樹脂層１１５は、樹脂の他にフィラーを含んでいてもよい。
　（２．１０）第２樹脂層
　第２樹脂層１１６は、第２ビルドアップ層３に配置されている複数の第２電子部品７を覆っている。また、第２樹脂層１１６は、複数の外部接続端子９の側面を覆っている。第２樹脂層１１６は、複数の外部接続端子９における第２ビルドアップ層３側とは反対側の端面９０を覆っていない。第２樹脂層１１６は、樹脂（例えば、エポキシ樹脂）を含む。第２樹脂層１１６は、樹脂の他にフィラーを含んでいてもよい。第２樹脂層１１６の材料は、第１樹脂層１１５の材料と同じ材料であってもよいし、異なる材料であってもよい。
　（２．１１）第１シールド部及び第２シールド部
　高周波モジュール１００では、上述のように、コア基板１の厚さ方向Ｄ１からの平面視で、コイル５の巻回軸Ａ５に沿った方向において、複数の第１シールド部Ｓ１と複数の第２シールド部Ｓ２との間にコイル５が位置している。高周波モジュール１００では、複数の第１シールド部Ｓ１とコイル５及び磁性体コア４の第１側面４５との間には、電子部品が配置されていない。また、高周波モジュール１００では、複数の第２シールド部Ｓ２とコイル５及び磁性体コア４の第２側面４６との間には、電子部品が配置されていない。
　各第１シールド部Ｓ１は、第１貫通グランドビア導体１８を含む。第１貫通グランドビア導体１８は、コア基板１に設けられており、コイル５の巻回軸Ａ５に沿った方向において磁性体コア４の第１側面４５と第２側面４６とのうち第１側面４５の近くに位置している。各第２シールド部Ｓ２は、第２貫通グランドビア導体１９を含む。第２貫通グランドビア導体１９は、コア基板１に設けられており、コイル５の巻回軸Ａ５に沿った方向において磁性体コア４の第１側面４５と第２側面４６とのうち第２側面４６の近くに位置している。第１貫通グランドビア導体１８及び第２貫通グランドビア導体１９は、コア基板１の誘電体基板１０１を貫通している。第１貫通グランドビア導体１８及び第２貫通グランドビア導体１９の各々は、例えば、円柱状である。第１貫通グランドビア導体１８及び第２貫通グランドビア導体１９の材料は、コア基板１の貫通ビア導体１７の材料と同じである。
　各第１シールド部Ｓ１は、第１貫通グランドビア導体１８に接続されているグランド導体部１２１及びグランド導体部１３１を更に含む。グランド導体部１２１及びグランド導体部１３１は、コア基板１に設けられており、コア基板１の厚さ方向Ｄ１において第１貫通グランドビア導体１８に重なる。グランド導体部１２１の一部は、コア基板１における誘電体基板１０１の第１主面１１１に配置されている。グランド導体部１２１の材料は、第１導電層１０２の材料と同じである。グランド導体部１３１の一部は、コア基板１における誘電体基板１０１の第２主面１１２に配置されている。グランド導体部１３１の材料は、コア基板１の第２導電層１０３の材料と同じである。
　また、各第１シールド部Ｓ１は、グランド用ビア導体Ｖ２１及びグランド用導体部Ｐ２１を更に含む。グランド用ビア導体Ｖ２１及びグランド用導体部Ｐ２１は、第１ビルドアップ層２に設けられている。グランド用ビア導体Ｖ２１は、第１誘電体層２１を貫通している。グランド用導体部Ｐ２１は、第１誘電体層２１に形成されており、グランド用ビア導体Ｖ２１に接続されている。グランド用ビア導体Ｖ２１及びグランド用導体部Ｐ２１は、コア基板１の厚さ方向Ｄ１において、第１貫通グランドビア導体１８に重なる。グランド用ビア導体Ｖ２１及びグランド用導体部Ｐ２１の材料は、ビア導体Ｖ１及び再配線部Ｐ１の材料と同じである。
　また、各第１シールド部Ｓ１は、グランド用ビア導体Ｖ３１及びグランド用導体部Ｐ３１を更に含む。グランド用ビア導体Ｖ３１及びグランド用導体部Ｐ３１は、第２ビルドアップ層３に設けられている。グランド用ビア導体Ｖ３１は、第２誘電体層３１を貫通している。グランド用導体部Ｐ３１は、第２誘電体層３１に積層されており、グランド用ビア導体Ｖ３１に接続されている。グランド用ビア導体Ｖ３１及びグランド用導体部Ｐ３１は、コア基板１の厚さ方向Ｄ１において、第１貫通グランドビア導体１８に重なる。グランド用ビア導体Ｖ３１及びグランド用導体部Ｐ３１の材料は、ビア導体Ｖ３及び再配線部Ｐ３の材料と同じである。
　また、各第１シールド部Ｓ１は、グランド用ビア導体Ｖ３２及びグランド用導体部Ｐ３２を更に含む。グランド用ビア導体Ｖ３２及びグランド用導体部Ｐ３２は、第２ビルドアップ層３に設けられている。グランド用ビア導体Ｖ３２は、第２誘電体層３２を貫通している。グランド用導体部Ｐ３２は、第２誘電体層３２に積層されており、グランド用ビア導体Ｖ３２に接続されている。グランド用ビア導体Ｖ３２及びグランド用導体部Ｐ３２は、コア基板１の厚さ方向Ｄ１において、第１貫通グランドビア導体１８に重なる。グランド用ビア導体Ｖ３２及びグランド用導体部Ｐ３２の材料は、ビア導体Ｖ４及び再配線部Ｐ４の材料と同じである。また、各第１シールド部Ｓ１は、第１貫通グランドビア導体１８に接続されている第１グランド端子９１を更に含む。第１グランド端子９１は、グランド用導体部Ｐ３２、グランド用ビア導体Ｖ３２、グランド用導体部Ｐ３１、グランド用ビア導体Ｖ３１及びグランド導体部１３１を介して第１貫通グランドビア導体１８に接続されている。第１グランド端子９１は、コア基板１の厚さ方向Ｄ１において第１貫通グランドビア導体１８と重なる。第１グランド端子９１の材料は、外部接続端子９の材料と同じである。複数の第１シールド部Ｓ１は、コイル５の巻回軸Ａ５に沿った方向からの側面視で、コイル５の一部に重なる。
　各第２シールド部Ｓ２は、第２貫通グランドビア導体１９に接続されているグランド導体部１２２及びグランド導体部１３２を更に含む。グランド導体部１２２及びグランド導体部１３２は、コア基板１に設けられており、コア基板１の厚さ方向Ｄ１において第２貫通グランドビア導体１９に重なる。グランド導体部１２２の一部は、コア基板１における誘電体基板１０１の第１主面１１１に配置されている。グランド導体部１２２の材料は、第１導電層１０２の材料と同じである。グランド導体部１２２の一部は、コア基板１における誘電体基板１０１の第２主面１１２に配置されている。グランド導体部１３２の材料は、コア基板１の第２導電層１０３の材料と同じである。
　また、各第２シールド部Ｓ２は、グランド用ビア導体Ｖ２２及びグランド用導体部Ｐ２２を更に含む。グランド用ビア導体Ｖ２２及びグランド用導体部Ｐ２２は、第１ビルドアップ層２に設けられている。グランド用ビア導体Ｖ２２は、第１誘電体層２１を貫通している。グランド用導体部Ｐ２２は、第１誘電体層２１に積層されており、グランド用ビア導体Ｖ２２に接続されている。グランド用ビア導体Ｖ２２及びグランド用導体部Ｐ２２は、コア基板１の厚さ方向Ｄ１において、第２貫通グランドビア導体１９に重なる。グランド用ビア導体Ｖ２２及びグランド用導体部Ｐ２２の材料は、ビア導体Ｖ２及び再配線部Ｐ２の材料と同じである。
　また、各第２シールド部Ｓ２は、グランド用ビア導体Ｖ３３及びグランド用導体部Ｐ３３を更に含む。グランド用ビア導体Ｖ３３及びグランド用導体部Ｐ３３は、第２ビルドアップ層３に設けられている。グランド用ビア導体Ｖ３３は、第２誘電体層３１を貫通している。グランド用導体部Ｐ３３は、第２誘電体層３１に積層されており、グランド用ビア導体Ｖ３３に接続されている。グランド用ビア導体Ｖ３３及びグランド用導体部Ｐ３３は、コア基板１の厚さ方向Ｄ１において、第２貫通グランドビア導体１９に重なる。グランド用ビア導体Ｖ３３及びグランド用導体部Ｐ３３の材料は、ビア導体Ｖ３及び再配線部Ｐ３の材料と同じである。
　また、各第２シールド部Ｓ２は、グランド用ビア導体Ｖ３４及びグランド用導体部Ｐ３４を更に含む。グランド用ビア導体Ｖ３４及びグランド用導体部Ｐ３４は、第２ビルドアップ層３に設けられている。グランド用ビア導体Ｖ３４は、第２誘電体層３２を貫通している。グランド用導体部Ｐ３４は、第２誘電体層３２に積層されており、グランド用ビア導体Ｖ３４に接続されている。グランド用ビア導体Ｖ３４及びグランド用導体部Ｐ３４は、コア基板１の厚さ方向Ｄ１において、第２貫通グランドビア導体１９に重なる。グランド用ビア導体Ｖ３４及びグランド用導体部Ｐ３４の材料は、ビア導体Ｖ４及び再配線部Ｐ４の材料と同じである。
　また、各第２シールド部Ｓ２は、第２貫通グランドビア導体１９に接続されている第２グランド端子９２を更に含む。第２グランド端子９２は、グランド用導体部Ｐ３４、グランド用ビア導体Ｖ３４、グランド用導体部Ｐ３３、グランド用ビア導体Ｖ３３及びグランド導体部１３２を介して第２貫通グランドビア導体１９に接続されている。第２グランド端子９２は、コア基板１の厚さ方向Ｄ１において第２貫通グランドビア導体１９と重なる。各第２グランド端子９２の材料は、外部接続端子９の材料と同じである。複数の第２シールド部Ｓ２は、コイル５の巻回軸Ａ５に沿った方向からの側面視で、コイル５の一部に重なる。
　コア基板１の厚さ方向Ｄ１（以下、第１方向Ｄ１ともいう）からの平面視で、図２Ａに示すように、コイル５の巻回軸Ａ５に直交する第２方向Ｄ２における第１貫通グランドビア導体１８の長さＷ１８が、第２方向Ｄ２における磁性体コア４の第１側面４５の長さＷ４５よりも短い。また、第１方向Ｄ１からの平面視で、図２Ａに示すように、第２方向Ｄ２における第２貫通グランドビア導体１９の長さＷ１９が、第２方向Ｄ２における磁性体コア４の第１側面４５の長さＷ４５よりも短い。
　図２Ａの例では、第１シールド部Ｓ１の数と第２シールド部Ｓ２の数とは同じである。なお、第１シールド部Ｓ１の数と第２シールド部Ｓ２の数とは同じである場合のみに限定されず、互いに異なる数であってもよい。複数の第１シールド部Ｓ１は、コア基板１の厚さ方向Ｄ１からの平面視で、第２方向Ｄ２に並んでいる。複数の第１シールド部Ｓ１のうち第２方向Ｄ２において隣り合う２つの第１シールド部Ｓ１間の距離Ｌ１８は、例えば、コイル５で発生すると想定される高周波ノイズの波長をλとすると、λ／４以上である。また、複数の第２シールド部Ｓ２は、コア基板１の厚さ方向Ｄ１からの平面視で、第２方向Ｄ２に並んでいる。複数の第２シールド部Ｓ２のうち第２方向Ｄ２において隣り合う２つの第２シールド部Ｓ２間の距離Ｌ１９は、例えば、λ／４以上である。
　複数の第１貫通グランドビア導体１８のうちの１つ及び複数の第２貫通グランドビア導体１９のうちの１つは、コア基板１の厚さ方向Ｄ１からの平面視で、コイル５の巻回軸Ａ５上に位置している。
　（３）効果
　実施形態１に係る高周波モジュール１００では、コイル５の巻回軸Ａ５とコア基板１の厚さ方向Ｄ１とが直交する。第１シールド部Ｓ１は、第１貫通グランドビア導体１８を含む。第１貫通グランドビア導体１８は、コア基板１に設けられている。第２シールド部Ｓ２は、第２貫通グランドビア導体１９を含む。第２貫通グランドビア導体１９は、コア基板１に設けられている。コイル５の巻回軸Ａ５に沿った方向において第１貫通グランドビア導体１８と第２貫通グランドビア導体１９との間に磁性体コア４が位置するように、第１貫通グランドビア導体１８及び第２貫通グランドビア導体１９が配置されている。
　実施形態１に係る高周波モジュール１００によれば、高周波モジュール１００の特性の低下を抑制することが可能となる。より詳細には、高周波モジュール１００では、コイル５に流れる電流によってコイル５で発生する磁束の向きは、磁性体コア４ではコイル５の巻回軸Ａ５に沿った向きである。高周波モジュール１００では、第１シールド部Ｓ１が第１貫通グランドビア導体１８を含み、第２シールド部Ｓ２が第２貫通グランドビア導体１９を含むので、コイル５に流れる電流によってインダクタ５０で発生する磁束の影響によるアイソレーションの劣化を、抑制することが可能となる。また、高周波モジュール１００では、第１シールド部Ｓ１が第１貫通グランドビア導体１８を含み、第２シールド部Ｓ２が第２貫通グランドビア導体１９を含むことにより、第１シールド部Ｓ１及び第２シールド部Ｓ２がコイル５の巻回軸Ａ５に沿った方向からの側面視で磁性体コア４よりも大きい壁状である場合と比べて、インダクタ５０で発生する磁束による渦電流の発生を抑制することが可能となり、インダクタ５０の特性の劣化を抑制することが可能となる。
　また、高周波モジュール１００では、コア基板１の厚さ方向Ｄ１における磁性体コア４の厚さＨ４が、コア基板１の厚さＨ１よりも厚い。これにより、高周波モジュール１００は、磁性体コア４の厚さＨ４がコア基板１の厚さＨ１以下の場合と比べて、インダクタ５０の特性を向上させることが可能となる。
　また、高周波モジュール１００は、複数の第１貫通グランドビア導体１８を有し、複数の第１貫通グランドビア導体１８が、コア基板１の厚さ方向Ｄ１及びコイル５の巻回軸Ａ５に直交する方向（第２方向Ｄ２）に並んでいる。また、高周波モジュール１００は、複数の第２貫通グランドビア導体１９を有し、複数の第２貫通グランドビア導体１９が、コア基板１の厚さ方向Ｄ１及びコイル５の巻回軸Ａ５に直交する方向（第２方向Ｄ２）に並んでいる。これにより、高周波モジュール１００は、コイル５に流れる電流によってコイル５で発生する磁束の影響による高周波モジュール１００の特性の低下を、より抑制することが可能となる。
　また、高周波モジュール１００は、第２電子部品７を更に備える。これにより、高周波モジュール１００は、コア基板１の厚さ方向Ｄ１からの平面視での高周波モジュール１００の小型化を図ることが可能となる。
　また、高周波モジュール１００では、第１ビルドアップ層２に含まれる複数のビア導体Ｖ１のうち１つがキャパシタ８の第１電極８１に直接接続されており、別の１つがキャパシタ８の第２電極８２に直接接続されている。また、高周波モジュール１００では、第２ビルドアップ層３に含まれる複数のビア導体Ｖ３のうち１つがキャパシタ８の第１電極８１に直接接続されており、別の１つがキャパシタ８の第２電極８２に直接接続されている。これにより、高周波モジュール１００は、キャパシタ８の第１電極８１及び第２電極８２とコア基板１とを電気的に接続する部材を配置しない構成を採用することが可能となる。
　（実施形態１の変形例）
　実施形態１の変形例に係る高周波モジュール１００は、図４に示すように、コイル５の巻回軸Ａ５に平行な方向に並んでいる複数（例えば、５つ）の第３シールド部Ｓ３及び複数（例えば、５つ）の第４シールド部Ｓ４を更に有する。各第３シールド部Ｓ３は、コア基板１に設けられている第３貫通グランドビア導体１３を含む。変形例に係る高周波モジュール１００では、第２方向Ｄ２において複数の第３シールド部Ｓ３と複数の第４シールド部Ｓ４との間にコイル５及び磁性体コア４が位置している。また、変形例１に係る高周波モジュール１００では、コア基板１の厚さ方向Ｄ１（図１参照）からの平面視で、複数の第１シールド部Ｓ１と複数の第２シールド部Ｓ２と複数の第３シールド部Ｓ３と複数の第４シールド部Ｓ４とを含む複数のシールド部によって、コイル５及び磁性体コア４が囲まれている。コア基板１の厚さ方向Ｄ１からの平面視で、複数の第３シールド部Ｓ３の各々は、第３シールド部Ｓ３における第３貫通グランドビア導体１３に接続されている第３グランド端子（図示せず）を含む。各第４シールド部Ｓ４は、コア基板１に設けられている第４貫通グランドビア導体１６を含む。複数の第４シールド部Ｓ４の各々は、第４シールド部Ｓ４における第４貫通グランドビア導体１６に接続されている第４グランド端子（図示せず）を含む。複数の第３シールド部Ｓ３及び複数の第４シールド部Ｓ４の各々の構造は、第１シールド部Ｓ１と同様である。
　変形例に係る高周波モジュール１００では、コア基板１の厚さ方向Ｄ１からの平面視で、複数の第１貫通グランドビア導体１８と複数の第２貫通グランドビア導体１９と複数の第３貫通グランドビア導体１３と複数の第４貫通グランドビア導体１６とが、磁性体コア４及びコイル５を囲むように位置している。
　変形例に係る高周波モジュール１００では、コイル５に流れる電流によってコイル５で発生する磁束の影響による高周波モジュール１００の特性の低下を、より抑制することが可能となる。
　（実施形態２）
　実施形態２に係る高周波モジュール１００ａについて、図５を参照して説明する。実施形態２に係る高周波モジュール１００ａに関し、実施形態１に係る高周波モジュール１００（図１参照）と同様の構成要素については、同一の符号を付して説明を省略する。
　（１）構成
　実施形態２に係る高周波モジュール１００ａでは、コア基板１の厚さ方向Ｄ１からの平面視で、キャパシタ８は、磁性体コア４と第２貫通グランドビア導体１９との間に位置している。したがって、高周波モジュール１００ａでは、コイル５の巻回軸Ａ５に沿った方向において、第１シールド部Ｓ１と磁性体コア４とキャパシタ８と第２シールド部Ｓ２とが並んでいる。
　（２）効果
　実施形態２に係る高周波モジュール１００ａは、コア基板１の厚さ方向Ｄ１からの平面視で磁性体コア４と第２貫通グランドビア導体１９との間にキャパシタ８が位置するので、コイル５及びキャパシタ８間の配線長を短くすることが可能となる。
　また、高周波モジュール１００ａは、第１ビルドアップ層２では、第１ビルドアップ層２に含まれる複数のビア導体Ｖ１のうち１つがキャパシタ８の第１電極８１に直接接続されており、複数のビア導体Ｖ１のうち別の１つがキャパシタ８の第２電極８２に直接接続されている。第２ビルドアップ層３では、第２ビルドアップ層３に含まれる複数のビア導体Ｖ３のうち１つがキャパシタ８の第１電極８１に直接接続されており、複数のビア導体Ｖ３のうち別の１つがキャパシタ８の第２電極８２に直接接続されている。これにより、高周波モジュール１００ａは、キャパシタ８の第１電極８１及び第２電極８２とコア基板１とを電気的に接続する部材を配置しない構成を採用することが可能となる。
　（実施形態３）
　実施形態３に係る高周波モジュール１００ｂについて、図６を参照して説明する。実施形態３に係る高周波モジュール１００ｂに関し、実施形態１に係る高周波モジュール１００（図１参照）と同様の構成要素については、同一の符号を付して説明を省略する。
　（１）構成
　実施形態３に係る高周波モジュール１００ｂでは、コア基板１の厚さ方向Ｄ１からの平面視で、キャパシタ８は、磁性体コア４と第２貫通グランドビア導体１９との間に位置している。したがって、高周波モジュール１００ｂでは、コイル５の巻回軸Ａ５に沿った方向において、第１シールド部Ｓ１と磁性体コア４とキャパシタ８と第２シールド部Ｓ２とが並んでいる。
　実施形態３に係る高周波モジュール１００ｂは、コア基板１の厚さ方向Ｄ１からの平面視で磁性体コア４と第２貫通グランドビア導体１９との間にキャパシタ８が位置するので、コイル５及びキャパシタ８間の配線長を短くすることが可能となる。
　高周波モジュール１００ｂは、コア基板１が、キャパシタ８の第１電極８１に接続されている第１接続ビア導体１７Ａと、キャパシタ８の第２電極８２に接続されている第２接続ビア導体１７Ｂと、を更に有する。高周波モジュール１００ｂは、キャパシタ８の第１電極８１とコア基板１の第１接続ビア導体１７Ａとの間に介在している第１接続部Ｂ１を更に備える。また、高周波モジュール１００ｂは、キャパシタ８の第２電極８２とコア基板１の第２接続ビア導体１７Ｂとの間に介在している第２接続部Ｂ２を更に備える。第１接続部Ｂ１及び第２接続部Ｂ２の各々は、導電性を有する。第１接続部Ｂ１及び第２接続部Ｂ２の材料は、例えば、はんだを含む。
　（２）効果
　高周波モジュール１００ｂは、コア基板１が第１接続ビア導体１７Ａ及び第２接続ビア導体１７Ｂを有するので、キャパシタ８とコア基板１とを接続する構成を採用することができる。
　（実施形態４）
　実施形態４に係る高周波モジュール１００ｃについて、図７、８Ａ及び８Ｂを参照して説明する。実施形態４に係る高周波モジュール１００ｃに関し、実施形態１に係る高周波モジュール１００（図１参照）と同様の構成要素については、同一の符号を付して説明を省略する。
　（１）構成
　高周波モジュール１００ｃは、実施形態１のコイル５の代わりに、コイル５ｃを備える。高周波モジュール１００ｃでは、実施形態１のインダクタ５０の代わりに、インダクタ５０ｃを備える。インダクタ５０ｃは、磁性体コア４と、コイル５ｃと、を有する。高周波モジュール１００ｃは、実施形態１の複数の第１シールド部Ｓ１及び複数の第２シールド部Ｓ２の代わりに、複数（図８Ａでは、３つ）の第１シールド部Ｓ１１及び複数（図８Ａでは、３つ）の第２シールド部Ｓ１２を備える。また、高周波モジュール１００ｃでは、コア基板１が、キャパシタ８の第１電極８１に接続されている第１接続ビア導体１７Ａと、キャパシタ８の第２電極８２に接続されている第２接続ビア導体１７Ｂと、を更に有する。高周波モジュール１００ｃは、キャパシタ８の第１電極８１とコア基板１の第１接続ビア導体１７Ａとの間に介在している第１接続部Ｂ１を更に備える。また、高周波モジュール１００ｃは、キャパシタ８の第２電極８２とコア基板１の第２接続ビア導体１７Ｂとの間に介在している第２接続部Ｂ２を更に備える。第１接続部Ｂ１及び第２接続部Ｂ２の各々は、導電性を有する。第１接続部Ｂ１及び第２接続部Ｂ２の材料は、例えば、はんだを含む。
　コイル５ｃは、磁性体コア４に巻回されている。高周波モジュール１００ｃでは、コイル５ｃの巻回軸Ａ５ｃとコア基板１の厚さ方向Ｄ１とが平行である。「コイル５ｃの巻回軸Ａ５とコア基板１の厚さ方向Ｄ１とが平行である」とは、厳密に平行である場合のみに限らず、コイル５ｃの巻回軸Ａ５ｃとコア基板１の厚さ方向Ｄ１とのなす角度が１０度以下でもよい。
　コイル５ｃは、第１導体部５２０と、第２導体部５３０と、貫通ビア導体１７０と、を含む。第１導体部５２０は、コア基板１の第１主面１１に設けられて第１ビルドアップ層２に覆われている。第１導体部５２０の材料は、コア基板１の第１導電層１０２の材料と同じである。第１導体部５２０は、コア基板１の厚さ方向Ｄ１からの平面視で、磁性体コア４の外縁４０の一部を囲んでいる（図８Ａ及び８Ｂ参照）。第１導体部５２０は、磁性体コア４の外縁４０に沿った方向において第１端５２０Ａ及び第２端５２０Ｂを有する。第２導体部５３０は、コア基板１の第２主面１２に設けられて第２ビルドアップ層３に覆われている。第２導体部５３０の材料は、コア基板１の第２導電層１０３の材料と同じである。第２導体部５３０は、コア基板１の厚さ方向Ｄ１からの平面視で、磁性体コア４の外縁４０の一部を囲んでいる（図８Ａ及び８Ｂ参照）。第２導体部５３０は、磁性体コア４の外縁４０に沿った方向において第１端５３０Ａ及び第２端５３０Ｂを有する。貫通ビア導体１７０は、コア基板１に設けられており、第１導体部５２０の第１端５２０Ａと第２導体部５３０の第１端５３０Ａとを接続している。貫通ビア導体１７０の材料は、貫通ビア導体１７の材料と同じである。第１導体部５２０の第１端５２０Ａと第２導体部５３０の第１端５３０Ａとは、コア基板１の厚さ方向Ｄ１において重なっている。
　各第１シールド部Ｓ１１は、第１ビルドアップ層２に設けられており、コア基板１の厚さ方向Ｄ１からの平面視で磁性体コア４の一部に重なる第１グランド導体部２７（図７及び８Ａ参照）を含む。各第２シールド部Ｓ１２は、第２ビルドアップ層３に設けられており、コア基板１の厚さ方向Ｄ１からの平面視で磁性体コア４の一部に重なる第２グランド導体部３７（図７及び８Ｂ参照）を含む。各第１シールド部Ｓ１１は、第２ビルドアップ層３の主面３０１側に位置している第１グランド端子（図示せず）を含む。各第１シールド部Ｓ１１では、第１グランド導体部２７が第１グランド端子に接続されている。各第２シールド部Ｓ１２は、第２グランド端子９２を含む。各第２シールド部Ｓ１２では、第２グランド導体部３７が第２グランド端子９２に接続されている。各第２シールド部Ｓ１２は、第２グランド導体部３７と、グランド用ビア導体Ｖ４２と、グランド用導体部Ｐ４２と、第２グランド端子９２と、を含む。グランド用ビア導体Ｖ４２は、第２誘電体層３２を貫通しており第２グランド導体部３７に接続されている。グランド用導体部Ｐ４２は、第２誘電体層３２上に形成されておりグランド用ビア導体Ｖ４２に接続されている。第２グランド端子９２は、グランド用導体部Ｐ４２上に配置されておりグランド用導体部Ｐ４２に接続されている。
　図８Ａに示すように、コイル５ｃの巻回軸Ａ５ｃに直交する第２方向Ｄ２における第１グランド導体部２７の長さＷ２７は、第２方向Ｄ２における磁性体コア４の長さＷ４よりも短い。また、図８Ｂに示すように、第２方向Ｄ２における第２グランド導体部３７の長さＷ３７は、第２方向Ｄ２における磁性体コア４の長さＷ４よりも短い。
　第１シールド部Ｓ１１の数と第２シールド部Ｓ１２の数とは同じである場合のみに限定されず、互いに異なる数であってもよい。複数の第１シールド部Ｓ１１は、第２方向Ｄ２に並んでいる。複数の第１シールド部Ｓ１１のうち第２方向Ｄ２において隣り合う２つの第１シールド部Ｓ１１間の距離Ｌ２７は、例えば、コイル５ｃで発生すると想定される高周波ノイズの波長をλとすると、λ／４以上である。また、複数の第２シールド部Ｓ１２は、第２方向Ｄ２に並んでいる。複数の第２シールド部Ｓ１２のうち第２方向Ｄ２において隣り合う２つの第２シールド部Ｓ１２間の距離Ｌ３７は、例えば、λ／４以上である。
　（２）効果
　以上説明した実施形態４に係る高周波モジュール１００ｃは、配線基板１０と、電子部品６と、インダクタ５０ｃと、第１シールド部Ｓ１１及び第２シールド部Ｓ１２と、を備える。電子部品６は、配線基板１０に配置されている。インダクタ５０ｃは、配線基板１０に内蔵されている。配線基板１０は、コア基板１と、第１ビルドアップ層２と、第２ビルドアップ層３と、を有する。コア基板１は、互いに対向する第１主面１１及び第２主面１２を有し、貫通孔１４を有する。第１ビルドアップ層２は、コア基板１の第１主面１１に積層されている。第２ビルドアップ層３は、コア基板１の第２主面１２に積層されている。インダクタ５０ｃは、磁性体コア４と、コイル５ｃと、を有する。コア基板１の貫通孔１４内に配置されている。コイル５は、磁性体コア４に巻回されている。高周波モジュール１００ｃでは、コイル５ｃの巻回軸Ａ５ｃとコア基板１の厚さ方向Ｄ１とが平行である。第１シールド部Ｓ１１は、第１ビルドアップ層２に設けられている第１グランド導体部２７を含む。第２シールド部Ｓ１２は、第２ビルドアップ層３に設けられている第２グランド導体部３７を含む。高周波モジュール１００ｃでは、コイル５ｃの巻回軸Ａ５ｃに沿った方向において第１グランド導体部２７と第２グランド導体部３７との間に磁性体コア４が位置するように、第１グランド導体部２７及び第２グランド導体部３７が配置されている。
　実施形態４に係る高周波モジュール１００ｃによれば、高周波モジュール１００ｃの特性の低下を抑制することが可能となる。より詳細には、高周波モジュール１００ｃにおいて、コイル５ｃに流れる電流によってコイル５ｃで発生する磁束の向きは、磁性体コア４ではコイル５ｃの巻回軸Ａ５ｃに沿った向きである。高周波モジュール１００ｃでは、第１シールド部Ｓ１１が第１グランド導体部２７を含み、第２シールド部Ｓ１２が第２グランド導体部３７を含むので、コイル５ｃに流れる電流によってインダクタ５０ｃで発生する磁束の影響によるアイソレーションの劣化を、抑制することが可能となる。また、高周波モジュール１００ｃでは、第１シールド部Ｓ１１が第１グランド導体部２７を含み、第２シールド部Ｓ１２が第２グランド導体部３７を含むことにより、第１シールド部Ｓ１１及び第２シールド部Ｓ１２がコイル５ｃの巻回軸Ａ５ｃに沿った方向からの平面視で磁性体コア４よりも大きい壁状である場合と比べて、インダクタ５０ｃで発生する磁束による渦電流の発生を抑制することが可能となり、インダクタ５０ｃの特性の劣化を抑制することが可能となる。また、実施形態４に係る高周波モジュール１００ｃは、コア基板１の厚さ方向Ｄ１において、インダクタ５０ｃの寸法を実施形態１に係る高周波モジュール１００におけるインダクタ５０の寸法よりも短くでき、高周波モジュール１００ｃの低背化を図ることが可能となる。
　また、高周波モジュール１００ｃでは、コア基板１の厚さ方向Ｄ１における磁性体コア４の厚さＨ４（図２Ｂ参照）が、コア基板１の厚さＨ１（図２Ｂ参照）よりも厚い。これにより、高周波モジュール１００ｃは、磁性体コア４の厚さＨ４がコア基板１の厚さＨ１以下の場合と比べて、インダクタ５０ｃの特性を向上させることが可能となる。
　また、高周波モジュール１００ｃでは、複数の第１グランド導体部２７が、コイル５ｃの巻回軸Ａ５ｃに直交する方向（第２方向Ｄ２）に並んでいる。また、高周波モジュール１００ｃでは、複数の第２グランド導体部３７が、コイル５ｃの巻回軸Ａ５ｃに直交する方向（第２方向Ｄ２）に並んでいる。ここで、コア基板１の厚さ方向Ｄ１からの平面視で、複数の第１グランド導体部２７は、ストライプ状である。また、コア基板１の厚さ方向Ｄ１からの平面視で、複数の第２グランド導体部３７は、ストライプ状である。高周波モジュール１００ｃは、コイル５ｃに流れる電流によってコイル５ｃで発生する磁束の影響による高周波モジュール１００ｃの特性の低下を、より抑制することが可能となる。
　また、高周波モジュール１００ｃでは、第１ビルドアップ層２は、複数の第１誘電体層２０を含み、第２ビルドアップ層３は、複数の第２誘電体層３０を含む。第１グランド導体部２７は、複数の第１誘電体層２０のうちコア基板１の厚さ方向Ｄ１において最もコア基板１に近い第１誘電体層２１上に直接形成されている。第２グランド導体部３７は、複数の第２誘電体層３０のうちコア基板１の厚さ方向Ｄ１において最もコア基板１に近い第２誘電体層３１上に直接形成されている。これにより、高周波モジュール１００ｃは、第１シールド部Ｓ１１及び第２シールド部Ｓ１２によるシールド性を向上させることが可能となる。
　また、高周波モジュール１００ｃは、第２電子部品７を更に備える。これにより、高周波モジュール１００ｃは、コア基板１の厚さ方向Ｄ１からの平面視での高周波モジュール１００ｃの小型化を図ることが可能となる。
　（実施形態４の変形例）
　実施形態４の変形例に係る高周波モジュール１００ｃは、図９に示すように、複数（３つ）の第１グランド導体部２７が共通接続されている共通グランド導体部２８を更に備える点で、実施形態４に係る高周波モジュール１００ｃと相違する。実施形態４の変形例に係る高周波モジュール１００ｃでは、複数の第１グランド導体部２７と共通グランド導体部２８とを併せた形状が櫛形状である。ここで、コア基板１の厚さ方向Ｄ１（図７参照）からの平面視で、複数の第１グランド導体部２７は、櫛歯状である。実施形態４の変形例に係る高周波モジュール１００ｃでは、複数の第１シールド部Ｓ１１において、第１グランド導体部２７以外の構成要素（第１グランド端子等）を共通化することができる。すなわち、共通グランド導体部２８に接続される１つの第１グランド端子に対して複数の第１グランド導体部２７を、共通グランド導体部２８と第１グランド端子との間の１つの経路を介して接続することが可能となる。実施形態４の変形例に係る高周波モジュール１００ｃは、共通グランド導体部２８である第１共通グランド導体部２８とは別に、複数（３つ）の第２グランド導体部３７が共通接続されている第２共通グランド導体部を更に備えていてもよい。この場合、複数の第２グランド導体部３７と第２共通グランド導体部とを併せた形状が櫛形状である。ここで、コア基板１の厚さ方向Ｄ１からの平面視で、複数の第２グランド導体部３７は、櫛歯状である。
　また、実施形態４に係る高周波モジュール１００ｃでは、コア基板１の厚さ方向Ｄ１からの平面視で、第１グランド導体部２７が直線状であるが、これに限らず、例えば、曲線状であってもよい。また、コア基板１の厚さ方向Ｄ１からの平面視で、第２グランド導体部３７が直線状であるが、これに限らず、例えば、曲線状であってもよい。また、実施形態４に係る高周波モジュール１００ｃでは、コア基板１の厚さ方向Ｄ１からの平面視で、第１グランド導体部２７の長手方向と第２グランド導体部３７の長手方向とが平行であるが、これに限らず、コア基板１の厚さ方向Ｄ１からの平面視で、第１グランド導体部２７の長手方向と第２グランド導体部３７の長手方向とが交差していてもよい。
　（実施形態５）
　実施形態５に係る高周波モジュール１００ｄについて、図１０を参照して説明する。実施形態５に係る高周波モジュール１００ｄに関し、実施形態４に係る高周波モジュール１００ｃ（図７参照）と同様の構成要素については、同一の符号を付して説明を省略する。
　高周波モジュール１００ｄでは、第１シールド部Ｓ１１における第１グランド導体部２７は、コア基板１の厚さ方向Ｄ１からの平面視で、磁性体コア４の一部及びキャパシタ８の一部と重なる。また、第２シールド部Ｓ１２における第２グランド導体部３７は、コア基板１の厚さ方向Ｄ１からの平面視で、磁性体コア４の一部及びキャパシタ８の一部と重なる。第２グランド導体部３７は、コア基板１の厚さ方向Ｄ１からの平面視で、磁性体コア４の一部に重なる第１部位３７１と、コア基板１の厚さ方向Ｄ１からの平面視で、キャパシタ８の一部に重なる第２部位３７２と、第１部位３７１と第２部位３７２とをつないでいる第３部位３７３と、を有する。第３部位３７３に関しては、図１０に示した断面図では、第３部位３７３の一部だけが見えている。高周波モジュール１００ｄでは、第１シールド部Ｓ１１及び第２シールド部Ｓ１２により、コイル５ｃとキャパシタ８とを含む整合回路で発生するノイズをシールドすることが可能となる。
　（その他の変形例）
　上記の実施形態１～５は、本発明の様々な実施形態の一つに過ぎない。上記の実施形態１～５は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能であり、互いに異なる実施形態の互いに異なる構成要素を適宜組み合わせてもよい。
　例えば、コア基板１は、両面プリント配線板に限らず、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板であってもよい。
　また、高周波モジュール１００、１００ａ、１００ｂ、１００ｃ、１００ｄでは、コア基板１の厚さ方向Ｄ１からの平面視での磁性体コア４の外縁は、四角形状に限らず、例えば、六角形状でもよい。また、高周波モジュール１００ｃ、１００ｄでは、コア基板１の厚さ方向Ｄ１からの平面視での磁性体コア４の外縁は、例えば、円形状でもよい。
　コイル５、５ｃは、ソレノイドコイルであるが、これに限らず、例えば、トロイダルコイルであってもよい。この場合、磁性体コアは、リング状であり、コイル５、５ｃの巻回軸Ａ５、Ａ５ｃは、リング状の磁性体コアの貫通している方向に沿った中心軸である。また、コイル５は、ターン数が１以上である構成に限らず、ターン数が１未満（例えば、４分の３、又は、２分の１）の構成であってもよい。
　また、高周波モジュール１００、１００ａ、１００ｂ、１００ｃ、１００ｄでは、複数の外部接続端子９の各々が、導電性を有するボールバンプであってもよい。複数の外部接続端子９の各々を構成するボールバンプの材料は、例えば、金、銅、はんだ等である。
　また、高周波モジュール１００、１００ａ、１００ｂ、１００ｃ、１００ｄは、第２ビルドアップ層３の主面３０１に配置されている第２電子部品７を含んでいるが、これに限らない。例えば、高周波モジュール１００、１００ａ、１００ｂ、１００ｃ、１００ｄは、第２電子部品７が第１ビルドアップ層２の主面２０１に配置され、第２ビルドアップ層３の主面３０１に第２電子部品７が配置されていない構成であってもよい。
　また、高周波モジュール１００、１００ａ、１００ｂ、１００ｃ、１００ｄでは、複数の電子部品は、少なくとも、第１電子部品６を含んでいればよい。
　また、高周波モジュール１００、１００ａ、１００ｂ、１００ｃ、１００ｄは、例えば、パワーアンプと送信フィルタと出力整合回路とローノイズアンプと受信フィルタと入力整合回路とを含む送受信モジュールであるが、これに限らない。高周波モジュール１００、１００ａ、１００ｂ、１００ｃ、１００ｄは、例えば、パワーアンプと送信フィルタと出力整合回路とを含む送信モジュールでもよいし、ローノイズアンプと受信フィルタと入力整合回路とを含む受信モジュールであってもよい。
　また、高周波モジュール１００、１００ａ、１００ｂ、１００ｃ、１００ｄは、第１樹脂層１１５、配線基板１０の外周面及び第２樹脂層１１６の外周面を覆うシールド層を更に備えていてもよい。シールド層は、例えば、コア基板１のグランド電極を介して、複数の外部接続端子９に含まれるグランド端子に接続される。シールド層は、導電性を有する。高周波モジュール１００、１００ａ、１００ｂ、１００ｃ、１００ｄでは、シールド層は、例えば、高周波モジュール１００、１００ａ、１００ｂ、１００ｃ、１００ｄの内外の電磁シールドを目的として設けられる。シールド層は、複数の金属層を積層した多層構造を有しているが、これに限らず、１つの金属層であってもよい。金属層は、１又は複数種の金属を含む。シールド層は、複数の金属層を積層した多層構造を有する場合、例えば、第１ステンレス鋼層と、第１ステンレス鋼層上のＣｕ層と、Ｃｕ層上の第２ステンレス鋼層と、を含む。第１ステンレス鋼層及び第２ステンレス鋼層の各々の材料は、ＦｅとＮｉとＣｒとを含む合金である。また、シールド層は、１つの金属層の場合、例えば、Ｃｕ層である。
　また、高周波モジュール１００、１００ａ、１００ｂ、１００ｃ、１００ｄは、複数の第１電子部品６のうち少なくとも１つの第１電子部品６における第１ビルドアップ層２側の主面とは反対側の主面が第１樹脂層１１５に覆われずにシールド層と接していてもよい。
　また、高周波モジュール１００、１００ａ、１００ｂ、１００ｃ、１００ｄでは、キャパシタ８について、整合回路の回路素子を構成する例を示しているが、キャパシタ８は、デカップリングコンデンサ、カップリングコンデンサ、或いはバイパスコンデンサであってもよい。
　（態様）
　本明細書には、以下の態様が開示されている。
　第１の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）は、配線基板（１０）と、電子部品（６）と、インダクタ（５０）と、第１シールド部（Ｓ１）及び第２シールド部（Ｓ２）と、を備える。電子部品（６）は、配線基板（１０）に配置されている。インダクタ（５０）は、配線基板（１０）に内蔵されている。配線基板（１０）は、コア基板（１）と、第１ビルドアップ層（２）と、第２ビルドアップ層（３）と、を有する。コア基板（１）は、互いに対向する第１主面（１１）及び第２主面（１２）を有し、貫通孔（１４）を有する。第１ビルドアップ層（２）は、コア基板（１）の第１主面（１１）に積層されている。第２ビルドアップ層（３）は、コア基板（１）の第２主面（１２）に積層されている。インダクタ（５０）は、磁性体コア（４）と、コイル（５）と、を有する。磁性体コア（４）は、コア基板（１）の貫通孔（１４）内に配置されている。コイル（５）は、磁性体コア（４）に巻回されている。高周波モジュール（１００；１００ａ；１００ｂ）では、コイル（５）の巻回軸（Ａ５）とコア基板（１）の厚さ方向（Ｄ１）とが直交する。第１シールド部（Ｓ１）は、第１貫通グランドビア導体（１８）を含む。第１貫通グランドビア導体（１８）は、コア基板（１）に設けられている。第２シールド部（Ｓ２）は、第２貫通グランドビア導体（１９）を含む。第２貫通グランドビア導体（１９）は、コア基板（１）に設けられている。コイル（５）の巻回軸（Ａ５）に沿った方向において第１貫通グランドビア導体（１８）と第２貫通グランドビア導体（１９）との間に磁性体コア（４）が位置するように、第１貫通グランドビア導体（１８）及び第２貫通グランドビア導体（１９）が配置されている。
　第１の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）によれば、高周波モジュール（１００；１００ａ；１００ｂ）の特性の低下を抑制することが可能となる。
　第２の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）では、第１の態様において、コア基板（１）の厚さ方向（Ｄ１）における磁性体コア（４）の厚さ（Ｈ４）は、コア基板（１）の厚さ（Ｈ１）よりも厚い。
　第２の態様の高周波モジュール（１００；１００ａ；１００ｂ）によれば、磁性体コア（４）の厚さ（Ｈ４）がコア基板（１）の厚さ（Ｈ１）以下の場合よりも、インダクタ（５０）の特性を向上させることが可能となる。
　第３の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）は、第１又は２の態様において、第１シールド部（Ｓ１）を複数備え、第２シールド部（Ｓ２）を複数備える。複数の第１シールド部（Ｓ１）に含まれている複数の第１貫通グランドビア導体（１８）は、コア基板（１）の厚さ方向（Ｄ１）及びコイル（５）の巻回軸（Ａ５）に直交する方向に並んでいる。複数の第２シールド部（Ｓ２）に含まれている複数の第２貫通グランドビア導体（１９）は、コア基板（１）の厚さ方向（Ｄ１）及びコイル（５）の巻回軸（Ａ５）に直交する方向に並んでいる。
　第３の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）によれば、コイル（５）で発生する磁束の影響によるアイソレーションの低下を、より抑制することが可能となる。
　第４の態様に係る高周波モジュール（１００ａ；１００ｂ）は、第１～３の態様のいずれか一つにおいて、コイル（５）に接続されているキャパシタ（８）を更に備える。コア基板（１）は、貫通孔（１４）である第１貫通孔（１４）と異なる第２貫通孔（１５）を更に有する。キャパシタ（８）は、コア基板（１）の第２貫通孔（１５）内に配置されている。コア基板（１）の厚さ方向（Ｄ１）からの平面視で、キャパシタ（８）は、磁性体コア（４）と第２貫通グランドビア導体（１９）との間に位置している。
　第４の態様に係る高周波モジュール（１００ａ；１００ｂ）によれば、コイル（５）及びキャパシタ（８）間の配線長を短くすることが可能となる。
　第５の態様に係る高周波モジュール（１００ａ）では、第４の態様において、キャパシタ（８）は、第１電極（８１）及び第２電極（８２）を有する。第１ビルドアップ層（２）では、第１ビルドアップ層（２）に含まれる複数のビア導体（Ｖ１）のうち１つがキャパシタ（８）の第１電極（８１）に直接接続されており、第１ビルドアップ層（２）に含まれる複数のビア導体（Ｖ１）のうち別の１つがキャパシタ（８）の第２電極（８２）に直接接続されている。第２ビルドアップ層（３）では、第２ビルドアップ層（３）に含まれる複数のビア導体（Ｖ３）のうち１つがキャパシタ（８）の第１電極（８１）に直接接続されており、第２ビルドアップ層（３）に含まれる複数のビア導体（Ｖ３）のうち別の１つがキャパシタ（８）の第２電極（８２）に直接接続されている。
　第５の態様に係る高周波モジュール（１００ａ）によれば、キャパシタ（８）の第１電極（８１）及び第２電極（８２）とコア基板（１）とを電気的に接続する部材を配置しない構成を採用することが可能となる。
　第６の態様に係る高周波モジュール（１００ｂ）では、第４の態様において、キャパシタ（８）は、第１電極（８１）及び第２電極（８２）を有する。コア基板（１）は、キャパシタ（８）の第１電極（８１）に接続されている第１接続ビア導体（１７Ａ）と、キャパシタ（８）の第２電極（８２）に接続されている第２接続ビア導体（１７Ｂ）と、を更に有する。
　第６の態様に係る高周波モジュール（１００ｂ）によれば、キャパシタ（８）とコア基板（１）とを接続する構成を採用することができる。
　第７の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）は、第１～６の態様のいずれか一つにおいて、電子部品（６）である第１電子部品（６）とは別に、第２ビルドアップ層（３）におけるコア基板（１）側とは反対側の主面（３０１）に配置されている第２電子部品（７）を更に備える。
　第７の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）によれば、コア基板（１）の厚さ方向（Ｄ１）からの平面視での高周波モジュール（１００；１００ａ；１００ｂ）の小型化を図ることが可能となる。
　第８の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）では、第１～７の態様のいずれか一つにおいて、コア基板（１）は、両面プリント配線板である。
　第９の態様に係る高周波モジュール（１００ｃ；１００ｄ）は、配線基板（１０）と、電子部品（６）と、インダクタ（５０ｃ）と、第１シールド部（Ｓ１１）及び第２シールド部（Ｓ１２）と、を備える。電子部品（６）は、配線基板（１０）に配置されている。インダクタ（５０ｃ）は、配線基板（１０）に内蔵されている。配線基板（１０）は、コア基板（１）と、第１ビルドアップ層（２）と、第２ビルドアップ層（３）と、を有する。コア基板（１）は、互いに対向する第１主面（１１）及び第２主面（１２）を有し、貫通孔（１４）を有する。第１ビルドアップ層（２）は、コア基板（１）の第１主面（１１）に積層されている。第２ビルドアップ層（３）は、コア基板（１）の第２主面（１２）に積層されている。インダクタ（５０ｃ）は、磁性体コア（４）と、コイル（５ｃ）と、を有する。磁性体コア（４）は、コア基板（１）の貫通孔（１４）内に配置されている。コイル（５）は、磁性体コア（４）に巻回されている。高周波モジュール（１００ｃ；１００ｄ）では、コイル（５ｃ）の巻回軸（Ａ５ｃ）とコア基板（１）の厚さ方向（Ｄ１）とが平行である。第１シールド部（Ｓ１１）は、第１グランド導体部（２７）を含む。第１グランド導体部（２７）は、第１ビルドアップ層（２）に設けられている。第２シールド部（Ｓ１２）は、第２グランド導体部（３７）を含む。第２グランド導体部（３７）は、第２ビルドアップ層（３）に設けられている。コイル（５ｃ）の巻回軸（Ａ５ｃ）に沿った方向において第１グランド導体部（２７）と第２グランド導体部（３７）との間に磁性体コア（４）が位置するように、第１グランド導体部（２７）及び第２グランド導体部（３７）が配置されている。
　第９の態様に係る高周波モジュール（１００ｃ；１００ｄ）によれば、高周波モジュール（１００ｃ；１００ｄ）の特性の低下を抑制することが可能となる。
　第１０の態様に係る高周波モジュール（１００ｃ；１００ｄ）では、第９の態様において、コア基板（１）の厚さ方向（Ｄ１）における磁性体コア（４）の厚さ（Ｈ４）は、コア基板（１）の厚さ（Ｈ１）よりも厚い。
　第１０の態様に係る高周波モジュール（１００ｃ；１００ｄ）によれば、磁性体コア（４）の厚さ（Ｈ４）がコア基板（１）の厚さ（Ｈ１）以下の場合よりも、インダクタ（５０ｃ）の特性を向上させることが可能となる。
　第１１の態様に係る高周波モジュール（１００ｃ；１００ｄ）は、第９又は１０の態様において、第１シールド部（Ｓ１１）を複数備え、第２シールド部（Ｓ１２）を複数備える。複数の第１シールド部（Ｓ１１）に含まれている複数の第１グランド導体部（２７）は、コイル（５ｃ）の巻回軸（Ａ５ｃ）に直交する方向に並んでいる。複数の第２シールド部（Ｓ１２）に含まれている複数の第２グランド導体部（３７）は、コイル（５ｃ）の巻回軸（Ａ５ｃ）に直交する方向に並んでいる。
　第１１の態様に係る高周波モジュール（１００ｃ；１００ｄ）によれば、コイル（５ｃ）で発生する磁束の影響によるアイソレーションの低下を、より抑制することが可能となる。
　第１２の態様に係る高周波モジュール（１００ｃ；１００ｄ）では、第１１の態様において、複数の第１グランド導体部（２７）は、ストライプ状又は櫛歯状であり、複数の第２グランド導体部（３７）は、ストライプ状又は櫛歯状である。
　第１３の態様に係る高周波モジュール（１００ｃ；１００ｄ）は、第９～１２の態様のいずれか一つにおいて、コイル（５ｃ）に接続されているキャパシタ（８）を更に備える。コア基板（１）は、貫通孔（１４）である第１貫通孔（１４）と異なる第２貫通孔（１５）を更に有する。キャパシタ（８）は、コア基板（１）の第２貫通孔（１５）内に配置されている。
　第１３の態様に係る高周波モジュール（１００ｃ；１００ｄ）によれば、コア基板（１）の厚さ方向（Ｄ１）からの平面視での高周波モジュール（１００ｃ；１００ｄ）の小型化を図ることが可能となる。
　第１４の態様に係る高周波モジュール（１００ｄ）では、第１３の態様において、第１シールド部（Ｓ１１）における第１グランド導体部（２７）は、コア基板（１）の厚さ方向（Ｄ１）からの平面視で、磁性体コア（４）の一部及びキャパシタ（８）の一部と重なる。第２シールド部（Ｓ１２）における第２グランド導体部（３７）は、コア基板（１）の厚さ方向（Ｄ１）からの平面視で、磁性体コア（４）の一部及びキャパシタ（８）の一部と重なる。
　第１４の態様に係る高周波モジュール（１００ｄ）によれば、コイル（５ｃ）とキャパシタ（８）とを含む整合回路で発生するノイズをシールドすることが可能となる。
　第１５の態様に係る高周波モジュール（１００ｃ；１００ｄ）では、第９～１４の態様のいずれか一つにおいて、第１ビルドアップ層（２）は、複数の第１誘電体層（２０）を含み、第２ビルドアップ層（３）は、複数の第２誘電体層（３０）を含む。第１グランド導体部（２７）は、複数の第１誘電体層（２０）のうちコア基板の厚さ方向（Ｄ１）において最もコア基板（１）に近い第１誘電体層（２１）上に直接形成されている。第２グランド導体部（３７）は、複数の第２誘電体層（３０）のうちコア基板（１）の厚さ方向（Ｄ１）において最もコア基板（１）に近い第２誘電体層（３１）上に直接形成されている。
　第１５の態様に係る高周波モジュール（１００ｃ；１００ｄ）によれば、第１シールド部（Ｓ１１）及び第２シールド部（Ｓ１２）によるシールド性を向上させることが可能となる。
　第１６の態様に係る高周波モジュール（１００ｃ；１００ｄ）は、第９～１５の態様のいずれか一つにおいて、電子部品（６）である第１電子部品（６）とは別に、第２ビルドアップ層（３）におけるコア基板（１）側とは反対側の主面（３０１）に配置されている第２電子部品（７）を更に備える。
　第１６の態様に係る高周波モジュール（１００ｃ；１００ｄ）によれば、コア基板（１）の厚さ方向（Ｄ１）からの平面視での高周波モジュール（１００ｃ；１００ｄ）の小型化を図ることが可能となる。
　第１７の態様に係る高周波モジュール（１００ｃ；１００ｄ）は、第９～１６の態様のいずれか一つにおいて、コア基板（１）は、両面プリント配線板である。
　１　コア基板
　１１　第１主面
　１２　第２主面
　１３　第３貫通グランドビア導体
　１４　貫通孔（第１貫通孔）
　１５　第２貫通孔
　１６　第４貫通グランドビア導体
　１７Ａ　第１接続ビア導体
　１７Ｂ　第２接続ビア導体
　１７０　貫通ビア導体
　１７１、１７２、１７３、１７４、１７５　貫通ビア導体
　１８　第１貫通グランドビア導体
　１９　第２貫通グランドビア導体
　１０１　誘電体基板
　１１１　第１主面
　１１２　第２主面
　１０２　第１導電層
　１２１　グランド導体部
　１２２　グランド導体部
　１０３　第２導電層
　１３１　グランド導体部
　１３２　グランド導体部
　２　第１ビルドアップ層
　２０　第１誘電体層
　２１　第１誘電体層
　２２　第１誘電体層
　２３　第１導体層
　２４　第１導体層
　２７　第１グランド導体部
　２０１　主面
　３　第２ビルドアップ層
　３０　第２誘電体層
　３１　第２誘電体層
　３２　第２誘電体層
　３３　第２導体層
　３４　第２導体層
　３７　第２グランド導体部
　３７１　第１部位
　３７２　第２部位
　３７３　第３部位
　３０１　主面
　４　磁性体コア
　４０　外縁
　４１　第３主面
　４２　第４主面
　４５　第１側面
　４６　第２側面
　５、５ｃ　コイル
　５０、５０ｃ　インダクタ
　５２０　第１導体部
　５２０Ａ　第１端
　５２０Ｂ　第２端
　５２１、５２２、５２３　第１導体部
　５３０　第２導体部
　５３０Ａ　第１端
　５３０Ｂ　第２端
　５３１、５３２、５３３、５３４　第２導体部
　６　電子部品（第１電子部品）
　６６　接合部
　７　第２電子部品
　７６　接合部
　８　キャパシタ
　８１　第１電極
　８２　第２電極
　８５　第５主面
　８６　第６主面
　９　外部接続端子
　９１　第１グランド端子
　９２　第２グランド端子
　１０　配線基板
　１００、１００ａ、１００ｂ、１００ｃ、１００ｄ　高周波モジュール
　１１５　第１樹脂層
　１１６　第２樹脂層
　Ａ５　巻回軸
　Ｂ１　第１接続部
　Ｂ２　第２接続部
　Ｄ１　厚さ方向（第１方向）
　Ｄ２　第２方向
　Ｈ１　厚さ
　Ｈ４　厚さ
　Ｌ１８　距離
　Ｌ１９　距離
　Ｌ２７　距離
　Ｌ３７　距離
　Ｐ１　再配線部
　Ｐ２　再配線部
　Ｐ３　再配線部
　Ｐ４　再配線部
　Ｐ２１　グランド用導体部
　Ｐ３１　グランド用導体部
　Ｐ３２　グランド用導体部
　Ｐ４２　グランド用導体部
　Ｓ１　第１シールド部
　Ｓ２　第２シールド部
　Ｓ３　第３シールド部
　Ｓ４　第４シールド部
　Ｓ１１　第１シールド部
　Ｓ１２　第２シールド部
　Ｖ１　ビア導体
　Ｖ２　ビア導体
　Ｖ３　ビア導体
　Ｖ４　ビア導体
　Ｖ２１　グランド用ビア導体
　Ｖ２３　グランド用ビア導体
　Ｖ３１　グランド用ビア導体
　Ｖ３２　グランド用ビア導体
　Ｖ３３　グランド用ビア導体
　Ｖ３４　グランド用ビア導体
　Ｖ４２　グランド用ビア導体
　Ｖ５１、Ｖ５２、Ｖ５３、Ｖ５４、Ｖ５５、Ｖ５６　第１ビア導体
　Ｖ６１、Ｖ６２、Ｖ６３、Ｖ６４、Ｖ６５、Ｖ６６　第２ビア導体
　Ｗ４　長さ
　Ｗ４５　長さ
　Ｗ４６　長さ

Claims (17)

  1. 　配線基板と、
    　前記配線基板に配置されている電子部品と、
    　前記配線基板に内蔵されているインダクタと、
    　第１シールド部及び第２シールド部と、を備え、
    　前記配線基板は、
    　　互いに対向する第１主面及び第２主面を有し、貫通孔を有するコア基板と、
    　　前記コア基板の前記第１主面に積層されている第１ビルドアップ層と、　　
    　　前記コア基板の前記第２主面に積層されている第２ビルドアップ層と、を有し、
    　前記インダクタは、
    　　前記コア基板の前記貫通孔内に配置されている磁性体コアと、
    　　前記磁性体コアに巻回されているコイルと、を有し、
    　前記コイルの巻回軸と前記コア基板の厚さ方向とが直交し、
    　前記第１シールド部は、前記コア基板に設けられている第１貫通グランドビア導体を含み、
    　前記第２シールド部は、前記コア基板に設けられている第２貫通グランドビア導体を含み、
    　前記巻回軸に沿った方向において前記第１貫通グランドビア導体と前記第２貫通グランドビア導体との間に前記磁性体コアが位置するように、前記第１貫通グランドビア導体及び前記第２貫通グランドビア導体が配置されている、
    　高周波モジュール。
  2. 　前記コア基板の前記厚さ方向における前記磁性体コアの厚さは、前記コア基板の厚さよりも厚い、
    　請求項１に記載の高周波モジュール。
  3. 　前記第１シールド部を複数備え、
    　前記第２シールド部を複数備え、
    　前記複数の第１シールド部に含まれている複数の前記第１貫通グランドビア導体は、前記コア基板の厚さ方向及び前記コイルの前記巻回軸に直交する方向に並んでおり、
    　前記複数の第２シールド部に含まれている複数の前記第２貫通グランドビア導体は、前記コア基板の厚さ方向及び前記コイルの前記巻回軸に直交する方向に並んでいる、
    　請求項１又は２に記載の高周波モジュール。
  4. 　前記コイルに接続されているキャパシタを更に備え、
    　前記コア基板は、前記貫通孔である第１貫通孔と異なる第２貫通孔を更に有し、
    　前記キャパシタは、前記コア基板の前記第２貫通孔内に配置されており、
    　前記コア基板の前記厚さ方向からの平面視で、前記磁性体コアと前記第２貫通グランドビア導体との間に位置している、
    　請求項１～３のいずれか一項に記載の高周波モジュール。
  5. 　前記キャパシタは、第１電極及び第２電極を有し、
    　前記第１ビルドアップ層では、
    　　前記第１ビルドアップ層に含まれる複数のビア導体のうち１つが前記キャパシタの前記第１電極に直接接続されており、前記第１ビルドアップ層に含まれる前記複数のビア導体のうち別の１つが前記キャパシタの前記第２電極に直接接続されており、
    　前記第２ビルドアップ層では、
    　　前記第２ビルドアップ層に含まれる複数のビア導体のうち１つが前記キャパシタの前記第１電極に直接接続されており、前記第２ビルドアップ層に含まれる前記複数のビア導体のうち別の１つが前記キャパシタの前記第２電極に直接接続されている、
    　請求項４に記載の高周波モジュール。
  6. 　前記キャパシタは、第１電極及び第２電極を有し、
    　前記コア基板は、
    　　前記キャパシタの前記第１電極に接続されている第１接続ビア導体と、
    　　前記キャパシタの前記第２電極に接続されている第２接続ビア導体と、を更に有する、
    　請求項４に記載の高周波モジュール。
  7. 　前記電子部品である第１電子部品とは別に、前記第２ビルドアップ層における前記コア基板側とは反対側の主面に配置されている第２電子部品を更に備える、
    　請求項１～６のいずれか一項に記載の高周波モジュール。
  8. 　前記コア基板は、両面プリント配線板である、
    　請求項１～７のいずれか一項に記載の高周波モジュール。
  9. 　配線基板と、
    　前記配線基板に配置されている電子部品と、
    　前記配線基板に内蔵されているインダクタと、
    　第１シールド部及び第２シールド部と、を備え、
    　前記配線基板は、
    　　互いに対向する第１主面及び第２主面を有し、貫通孔を有するコア基板と、
    　前記コア基板の前記第１主面に積層されている第１ビルドアップ層と、
    　前記コア基板の前記第２主面に積層されている第２ビルドアップ層と、を有し、
    　前記インダクタは、
    　　前記コア基板の前記貫通孔内に配置されている磁性体コアと、
    　　前記磁性体コアに巻回されているコイルと、を有し、
    　前記コイルの巻回軸と前記コア基板の前記厚さ方向とが平行であり、
    　前記第１シールド部は、前記第１ビルドアップ層に設けられている第１グランド導体部を含み、
    　前記第２シールド部は、前記第２ビルドアップ層に設けられている第２グランド導体部を含み、
    　前記巻回軸に沿った方向において前記第１グランド導体部と前記第２グランド導体部との間に前記磁性体コアが位置するように、前記第１グランド導体部及び前記第２グランド導体部が配置されている、
    　高周波モジュール。
  10. 　前記コア基板の前記厚さ方向における前記磁性体コアの厚さは、前記コア基板の厚さよりも厚い、
    　請求項９に記載の高周波モジュール。
  11. 　前記第１シールド部を複数備え、
    　前記第２シールド部を複数備え、
    　前記複数の第１シールド部に含まれている複数の前記第１グランド導体部は、前記コイルの前記巻回軸に直交する方向に並んでおり、
    　前記複数の第２シールド部に含まれている複数の前記第２グランド導体部は、前記コイルの前記巻回軸に直交する方向に並んでいる、
    　請求項９又は１０に記載の高周波モジュール。
  12. 　前記複数の前記第１グランド導体部は、ストライプ状又は櫛歯状であり、
    　前記複数の前記第２グランド導体部は、ストライプ状又は櫛歯状である、
    　請求項１１に記載の高周波モジュール。
  13. 　前記コイルに接続されているキャパシタを更に備え、
    　前記コア基板は、前記貫通孔である第１貫通孔と異なる第２貫通孔を更に有し、
    　前記キャパシタは、前記コア基板の前記第２貫通孔内に配置されている、
    　請求項９～１２のいずれか一項に記載の高周波モジュール。
  14. 　前記第１シールド部における前記第１グランド導体部は、前記コア基板の前記厚さ方向からの平面視で、前記磁性体コアの一部及び前記キャパシタの一部と重なり、
    　前記第２シールド部における前記第２グランド導体部は、前記コア基板の前記厚さ方向からの平面視で、前記磁性体コアの一部及び前記キャパシタの一部と重なる、
    　請求項１３に記載の高周波モジュール。
  15. 　前記第１ビルドアップ層は、複数の第１誘電体層を含み、
    　前記第２ビルドアップ層は、複数の第２誘電体層を含み、
    　前記第１グランド導体部は、前記複数の第１誘電体層のうち前記コア基板の前記厚さ方向において最も前記コア基板に近い第１誘電体層上に直接形成されており、
    　前記第２グランド導体部は、前記複数の第２誘電体層のうち前記コア基板の前記厚さ方向において最も前記コア基板に近い第２誘電体層上に直接形成されている、
    　請求項９～１４のいずれか一項に記載の高周波モジュール。
  16. 　前記電子部品である第１電子部品とは別に、前記第２ビルドアップ層における前記コア基板側とは反対側の主面に配置されている第２電子部品を更に備える、
    　請求項９～１５のいずれか一項に記載の高周波モジュール。
  17. 　前記コア基板は、両面プリント配線板である、
    　請求項９～１６のいずれか一項に記載の高周波モジュール。
PCT/JP2023/017876 2022-05-19 2023-05-12 高周波モジュール WO2023223953A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-082646 2022-05-19
JP2022082646 2022-05-19

Publications (1)

Publication Number Publication Date
WO2023223953A1 true WO2023223953A1 (ja) 2023-11-23

Family

ID=88835383

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/017876 WO2023223953A1 (ja) 2022-05-19 2023-05-12 高周波モジュール

Country Status (1)

Country Link
WO (1) WO2023223953A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243870A (ja) * 2010-05-20 2011-12-01 Denso Corp コイル実装基板
WO2012046829A1 (ja) * 2010-10-08 2012-04-12 株式会社村田製作所 部品内蔵基板およびその製造方法
JP2013008895A (ja) * 2011-06-27 2013-01-10 Ibiden Co Ltd 配線板及び配線板の製造方法
JP2018508989A (ja) * 2015-02-05 2018-03-29 クアルコム，インコーポレイテッド パッケージ基板内に埋め込まれた保護リングを有する磁気コアインダクタを備える集積デバイスパッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243870A (ja) * 2010-05-20 2011-12-01 Denso Corp コイル実装基板
WO2012046829A1 (ja) * 2010-10-08 2012-04-12 株式会社村田製作所 部品内蔵基板およびその製造方法
JP2013008895A (ja) * 2011-06-27 2013-01-10 Ibiden Co Ltd 配線板及び配線板の製造方法
JP2018508989A (ja) * 2015-02-05 2018-03-29 クアルコム，インコーポレイテッド パッケージ基板内に埋め込まれた保護リングを有する磁気コアインダクタを備える集積デバイスパッケージ

Similar Documents

Publication Publication Date Title
CN104701627B (zh) 天线装置
JP5677499B2 (ja) 高周波回路モジュール
JP5029726B2 (ja) コモンモードノイズフィルタ
JP5757345B2 (ja) 無線通信装置
EP0388985A2 (en) LC noise filter
KR20070110900A (ko) 고주파 모듈
US10454440B2 (en) Directional coupler and wireless communication device using the same
JP6249135B2 (ja) インダクタ素子
JP6458903B2 (ja) 受動素子アレイおよびプリント配線板
WO2023223953A1 (ja) 高周波モジュール
CN108476016A (zh) 高频模块
JP5440748B1 (ja) 高周波モジュール
JP2005039446A (ja) バルントランス
KR100397740B1 (ko) 비가역 회로소자 및 통신 장치
WO2021192429A1 (ja) 高周波モジュール及び通信装置
WO2023223952A1 (ja) 高周波モジュール
WO2023223954A1 (ja) 高周波モジュール
WO2011118072A1 (ja) 回路基板
JP4915366B2 (ja) 非可逆回路素子
US20230103162A1 (en) High frequency module and communication device
CN217957068U (zh) 收发模块
WO2023199784A1 (ja) フィルタ及び通信装置
CN117791064A (zh) 一种通用多频段滤波嵌入式集成接口及其制造方法
JP2023151616A (ja) 高周波モジュール及び通信装置
JP2003273685A (ja) 積層型電子部品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23807556

Country of ref document: EP

Kind code of ref document: A1