JP2018508989A - パッケージ基板内に埋め込まれた保護リングを有する磁気コアインダクタを備える集積デバイスパッケージ - Google Patents
パッケージ基板内に埋め込まれた保護リングを有する磁気コアインダクタを備える集積デバイスパッケージ Download PDFInfo
- Publication number
- JP2018508989A JP2018508989A JP2017540584A JP2017540584A JP2018508989A JP 2018508989 A JP2018508989 A JP 2018508989A JP 2017540584 A JP2017540584 A JP 2017540584A JP 2017540584 A JP2017540584 A JP 2017540584A JP 2018508989 A JP2018508989 A JP 2018508989A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- interconnect
- interconnects
- guard ring
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 179
- 239000010410 layer Substances 0.000 claims abstract description 306
- 239000012792 core layer Substances 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims description 115
- 229910052751 metal Inorganic materials 0.000 claims description 115
- 238000000034 method Methods 0.000 claims description 72
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000004891 communication Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 description 42
- 238000004804 winding Methods 0.000 description 29
- 229910000679 solder Inorganic materials 0.000 description 28
- 238000005538 encapsulation Methods 0.000 description 15
- 230000001681 protective effect Effects 0.000 description 12
- 238000000059 patterning Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000000654 additive Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 238000007747 plating Methods 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- MPCDNZSLJWJDNW-UHFFFAOYSA-N 1,2,3-trichloro-4-(3,5-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC(C=2C(=C(Cl)C(Cl)=CC=2)Cl)=C1 MPCDNZSLJWJDNW-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
- B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
- B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
- B23K26/0661—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks disposed on the workpiece
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本願は、2015年2月5日に米国特許庁に出願された仮出願第62/112,527号、および2015年8月26日に米国特許庁に出願された非仮出願第14/836,733号の優先権および利益を主張し、上記の出願の内容全体が、参照により本明細書に組み込まれる。
図2は、パッケージ基板内に埋め込まれた保護リングを有する磁気コアインダクタを含む集積デバイスパッケージの一例を示す。具体的には、図2は、基板202、ダイ204、磁気コア206、インダクタ208、カプセル化層210、第1の保護リング280、および第2の保護リング282を含む集積デバイスパッケージ200の一例を示す。集積デバイスパッケージ200はプリント回路板(PCB)250上に取り付けられる。ダイ204は、いくつかのトランジスタおよび/または他の電子構成要素を含む集積回路(IC)であり得る。ダイ204は論理ダイおよび/またはメモリダイであり得る。
いくつかの実装では、パッケージ基板内に埋め込まれた保護リングを有する磁気コアインダクタを含む集積デバイスパッケージを提供/製造することが、いくつかのプロセスを含む。図8(図8A〜図8Cを含む)は、パッケージ基板内に埋め込まれた保護リングを有する磁気コアインダクタを含む集積デバイスパッケージを提供/製造する例示的シーケンスを示す。いくつかの実装では、図8A〜図8Cのシーケンスは、図2の集積デバイスパッケージ200および/または本開示内で説明される他の集積デバイスパッケージを提供/製造するために使用され得る。
図9は、パッケージ基板内に埋め込まれた保護リングを有する磁気コアインダクタを含む集積デバイスパッケージを提供/製造するための方法900の例示的流れ図を示す。いくつかの実装では、図9の方法は、図9の集積デバイスパッケージおよび/または本開示内の他の集積デバイスパッケージを提供/製造するために使用され得る。
図10は、結合されたインダクタ1000の平面図(たとえば、上面図)を示す。結合されたインダクタ1000は、第1のインダクタ1001および第2のインダクタ1002を含む。結合されたインダクタ1000は、上記の図2において説明されたのと同様の方式で、基板(たとえば、パッケージ基板)内に少なくとも部分的に埋め込まれ得る。第1のインダクタ1001は、第2のインダクタ1002と交互に配置される。すなわち、第1のインダクタ1001の巻線が、第2のインダクタ1002の巻線と交互に配置される。
様々な相互接続(たとえば、トレース、バイア、パッド)が本開示内で説明される。これらの相互接続は、基板、カプセル化層、および/または集積デバイスパッケージ内に形成され得る。いくつかの実装では、これらの相互接続は1つまたは複数の金属層を含み得る。たとえば、いくつかの実装では、これらの相互接続は、第1の金属シード層および第2の金属層を含み得る。金属層は、異なるめっきプロセスを使用して提供され(たとえば、形成され)得る。以下は、シード層を有する相互接続(たとえば、トレース、バイア、パッド)、および異なるめっきプロセスを使用してこれらの相互接続がどのように形成され得るかの詳細な例である。以下のプロセスは、たとえば相互接続230〜236を形成するために使用され得る。
図14は、誘電体層および/またはカプセル化層内に相互接続を提供および/または形成するために、ダマシンプロセスを使用して相互接続を形成するためのシーケンスを示す。図14に示されるように、ステージ1は、誘電体層1402が提供された(たとえば、形成された)後の集積デバイスの状態を示す。いくつかの実装では、誘電体層1402は無機層(たとえば、無機フィルム)である。
図15は、前述の集積デバイス、半導体デバイス、集積回路、ダイ、インターポーザ、パッケージ、またはパッケージオンパッケージ(PoP)のいずれかと統合され得る様々な電子デバイスを示す。たとえば、携帯電話デバイス1502、ラップトップコンピュータデバイス1504、固定位置端末デバイス1506が、本明細書で説明される集積デバイス1500を含み得る。集積デバイス1500は、たとえば、本明細書で説明される集積回路、ダイ、集積デバイス、集積デバイスパッケージ、集積回路デバイス、デバイスパッケージ、集積デバイスパッケージ、パッケージオンパッケージデバイスのいずれかであり得る。図15に示されるデバイス1502、1504、1506は例示的なものにすぎない。他の電子デバイスはまた、限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム(GPS)対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、メータ読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、サーバ、ルータ、自動車両(たとえば、自律的車両)内に実装された電子デバイス、またはデータもしくはコンピュータ命令を記憶もしくは検索する任意の他のデバイス、あるいはそれらの任意の組合せを含むデバイス(たとえば、電子デバイス)のグループを含む集積デバイス1500を特徴とし得る。
102 第1のダイ
106 パッケージ基板
108 プリント回路板(PCB)
110 相互接続
112 第1の複数のはんだボール
116 第2の複数のはんだボール
120 インダクタ
200 集積デバイスパッケージ
202 基板
204 ダイ
206 磁気コア
208 インダクタ
210 カプセル化層
220 第1の誘電体層
222 第2の誘電体層
224 第1のはんだレジスト層
226 第2のはんだレジスト層
227 相互接続
230 第1の相互接続
231 第2の相互接続
232 第3の相互接続
233 第4の相互接続
234 第5の相互接続
235 第6の相互接続
236 第7の相互接続
240 第1の複数のはんだボール
250 プリント回路板(PCB)
252 第2の複数のはんだボール
271 第8の相互接続
272 第9の相互接続
273 第10の相互接続
274 第11の相互接続
275 第12の相互接続
276 第13の相互接続
280 第1の保護リング
282 第2の保護リング
300 インダクタ
301 第1の相互接続
302 第2の相互接続
303 第3の相互接続
304 第4の相互接続
305 第5の相互接続
306 第6の相互接続
307 第7の相互接続
308 第8の相互接続
309 第9の相互接続
311 複数の相互接続
313 複数の相互接続
315 複数の相互接続
317 複数の相互接続
319 複数の相互接続
321 複数の相互接続
323 複数の相互接続
325 複数の相互接続
327 複数の相互接続
329 複数の相互接続
330 相互接続
332 相互接続
480 第1の保護リング
482 第2の保護リング
680 ディスクリート保護リング
680a〜n 保護リング部分
702 基板
708 インダクタ
733 第4の相互接続
773 第10の相互接続
800 誘電体層
801 第1の空洞
802a 相互接続
802b 相互接続
804a 相互接続
804b 相互接続
806a 相互接続
806b 相互接続
803 第2の空洞
804 第2の金属層
807 空洞
810 キャリア
814 第2の誘電体層
816 第3の誘電体層
817 空洞
819 空洞
820 相互接続
821 相互接続
822 相互接続
823 相互接続
824 第1のはんだレジスト層
826 第2のはんだレジスト層
830 基板
840 ダイ
842 はんだボール
850 カプセル化層
860 はんだボール
870 集積デバイスパッケージ
1000 インダクタ
1001 第1のインダクタ
1002 第2のインダクタ
1010 第1の相互接続
1011 第2の相互接続
1012 第3の相互接続
1013 第4の相互接続
1014 第5の相互接続
1015 第6の相互接続
1020 複数の相互接続
1021 複数の相互接続
1022 複数の相互接続
1023 複数の相互接続
1024 複数の相互接続
1025 複数の相互接続
1026 複数の相互接続
1051 第1の相互接続
1052 第2の相互接続
1053 第3の相互接続
1054 第4の相互接続
1055 第5の相互接続
1056 第6の相互接続
1060 複数の相互接続
1061 複数の相互接続
1062 複数の相互接続
1063 複数の相互接続
1064 複数の相互接続
1065 複数の相互接続
1066 複数の相互接続
1106 磁気コア
1180 保護リング
1180a〜p 保護リング部分
1200 第1のインダクタ
1206 第1の磁気コア
1210 第2のインダクタ
1216 第2の磁気コア
1280 第1の保護リング
1290 第2の保護リング
1302 誘電体層
1304 第1の金属層
1306 フォトレジスト層
1308 空洞
1310 第2の金属層
1312 相互接続
1402 誘電体層
1404 空洞
1406 第1の金属層
1408 第2の金属層
1410 第2の金属層
1412 相互接続
1500 集積デバイス
1502 携帯電話デバイス
1504 ラップトップコンピュータデバイス
1506 固定位置端末デバイス
Claims (30)
- ダイと、
前記ダイに結合されたパッケージ基板であって、
少なくとも1つの誘電体層と、
前記少なくとも1つの誘電体層内の磁気コアと、
第1の保護リングと、
複数の第1の相互接続を備える第1のインダクタであって、前記磁気コアを少なくとも部分的に取り囲むように前記パッケージ基板内に配置された第1のインダクタと
を備え、
前記第1の保護リングが、前記第1のインダクタの前記複数の第1の相互接続からの少なくとも1つの相互接続を備える、パッケージ基板と
を備える集積デバイスパッケージ。 - 前記第1の保護リングが不連続保護リングを備える請求項1に記載の集積デバイスパッケージ。
- 前記第1の保護リングが連続する保護リングを備える請求項1に記載の集積デバイスパッケージ。
- 前記パッケージ基板が、前記第1のインダクタの前記複数の第1の相互接続からの少なくとも1つの第2の相互接続を備える第2の保護リングをさらに備える請求項1に記載の集積デバイスパッケージ。
- 前記第1の保護リングが、前記パッケージ基板の第1の金属層上に配置され、前記第2の保護リングが、前記パッケージ基板の第2の金属層上に配置される請求項4に記載の集積デバイスパッケージ。
- 前記第1の保護リングが、第1の連続する保護リングまたは第1の不連続保護リングを備え、前記第2の保護リングが、第2の連続する保護リングまたは第2の不連続保護リングを備える請求項4に記載の集積デバイスパッケージ。
- 前記パッケージ基板が、複数の第2の相互接続を備える第2のインダクタをさらに備える請求項1に記載の集積デバイスパッケージ。
- 前記第1のインダクタおよび前記第2のインダクタが、結合されたインダクタとして動作するように構成される請求項7に記載の集積デバイスパッケージ。
- 前記第1のインダクタおよび前記第2のインダクタが、変圧器として動作するように構成される請求項7に記載の集積デバイスパッケージ。
- 前記第2のインダクタが、前記磁気コアを少なくとも部分的に取り囲むように前記パッケージ基板内に配置され、前記第1の保護リングが、前記第2のインダクタの前記複数の第2の相互接続からの少なくとも1つの相互接続を備える請求項7に記載の集積デバイスパッケージ。
- 前記第1の保護リングの部分である前記複数の第1の相互接続からの前記少なくとも1つの相互接続が、うず電流を低減し、前記第1のインダクタのための遮蔽の改善を実現するように構成される請求項1に記載の集積デバイスパッケージ。
- 前記第1のインダクタがソレノイドインダクタを備える請求項1に記載の集積デバイスパッケージ。
- 前記第1の保護リングが、前記磁気コアを少なくとも部分的に取り囲む請求項1に記載の集積デバイスパッケージ。
- 前記磁気コアと前記第1のインダクタとの間の間隔が、約50ミクロン(μm)以下である請求項1に記載の集積デバイスパッケージ。
- 前記磁気コアと前記第1の保護リングとの間の間隔が、約50ミクロン(μm)以下である請求項1に記載の集積デバイスパッケージ。
- 前記磁気コアが、キャリア、第1の磁気層、および第2の磁気層を含む請求項1に記載の集積デバイスパッケージ。
- 前記複数の第1の相互接続が、トレース、バイア、および/またはパッドを備える請求項1に記載の集積デバイスパッケージ。
- 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、自動車両内のデバイスからなるグループから選択されたデバイス内に組み込まれ、前記デバイスをさらに含む請求項1に記載の集積デバイスパッケージ。
- 集積デバイスパッケージを製造する方法であって、
パッケージ基板を形成するステップであって、
少なくとも1つの誘電体層を形成するステップと、
前記少なくとも1つの誘電体層内に磁気コアを提供するステップと、
前記パッケージ基板内に第1の保護リングを画定するように第1の金属層を形成するステップと、
前記パッケージ基板内に第1のインダクタを画定するように複数の第1の相互接続を形成するステップであって、
前記複数の第1の相互接続が前記磁気コアを少なくとも部分的に取り囲むように、前記パッケージ基板内に前記複数の第1の相互接続を形成するステップと、
前記第1の金属層の少なくとも一部を使用して、前記複数の第1の相互接続からの相互接続を形成し、前記第1のインダクタを画定するステップと
を含むステップと
を含むステップと、
ダイに前記パッケージ基板を結合するステップと
を含む方法。 - 前記パッケージ基板内に前記第1の保護リングを画定するように前記第1の金属層を形成する前記ステップが、前記パッケージ基板内に不連続保護リングを画定するように前記第1の金属層を形成するステップを含む請求項19に記載の方法。
- 前記パッケージ基板内に前記第1の保護リングを画定するように前記第1の金属層を形成する前記ステップが、前記パッケージ基板内に連続する保護リングを画定するように前記第1の金属層を形成するステップを含む請求項19に記載の方法。
- 前記パッケージ基板を形成する前記ステップが、第2の保護リングが前記複数の第1の相互接続からの少なくとも1つの第2の相互接続を備えるように、前記パッケージ基板内に第2の保護リングを画定するように第2の金属層を形成するステップをさらに含む請求項19に記載の方法。
- 前記第1の保護リングを画定するように前記第1の金属層を形成する前記ステップが、複数の第2の相互接続を形成するステップを含み、前記第2の保護リングを画定するように前記第2の金属層を形成する前記ステップが、複数の第3の相互接続を形成するステップを含む請求項22に記載の方法。
- パッケージ基板を形成する前記ステップが、前記パッケージ基板内に第2のインダクタを画定するように複数の第2の相互接続を形成するステップであって、
前記複数の第2の相互接続が前記磁気コアを少なくとも部分的に取り囲むように前記パッケージ基板内に前記複数の第2の相互接続を形成するステップと、
前記第1の金属層の少なくとも第2の部分を使用して、前記第2のインダクタを画定するように、前記複数の第2の相互接続からの少なくとも1つの相互接続を形成するステップと
を含むステップをさらに含む請求項19に記載の方法。 - 前記第1のインダクタがソレノイドインダクタを含む請求項19に記載の方法。
- 前記少なくとも1つの誘電体層を形成する前記ステップが、
第1の誘電体層を形成するステップであって、前記第1の誘電体層がコア層である、ステップと、
第2の誘電体層を形成するステップと
を含む請求項19に記載の方法。 - 前記磁気コアと前記第1のインダクタとの間の間隔が、約50ミクロン(μm)以下である請求項19に記載の方法。
- 前記磁気コアと前記第1の保護リングとの間の間隔が、約50ミクロン(μm)以下である請求項19に記載の方法。
- 前記誘電体層内に前記磁気コアを提供する前記ステップが、キャリア、第1の磁気層、および第2の磁気層を提供するステップを含む請求項19に記載の方法。
- 前記集積デバイスパッケージが、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、自動車両内のデバイスからなるグループから選択されたデバイス内に組み込まれ、前記デバイスをさらに含む請求項19に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562112527P | 2015-02-05 | 2015-02-05 | |
US62/112,527 | 2015-02-05 | ||
US14/836,733 US9496213B2 (en) | 2015-02-05 | 2015-08-26 | Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate |
US14/836,733 | 2015-08-26 | ||
PCT/US2016/016458 WO2016126881A1 (en) | 2015-02-05 | 2016-02-03 | Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6285617B1 JP6285617B1 (ja) | 2018-02-28 |
JP2018508989A true JP2018508989A (ja) | 2018-03-29 |
Family
ID=55353355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017540584A Active JP6285617B1 (ja) | 2015-02-05 | 2016-02-03 | パッケージ基板内に埋め込まれた保護リングを有する磁気コアインダクタを備える集積デバイスパッケージ |
Country Status (9)
Country | Link |
---|---|
US (1) | US9496213B2 (ja) |
EP (1) | EP3254309B1 (ja) |
JP (1) | JP6285617B1 (ja) |
KR (1) | KR101880409B1 (ja) |
CN (1) | CN107408513B (ja) |
BR (1) | BR112017016758B1 (ja) |
HK (1) | HK1243825B (ja) |
SG (1) | SG11201705347RA (ja) |
WO (1) | WO2016126881A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022506591A (ja) * | 2018-11-06 | 2022-01-17 | 日本テキサス・インスツルメンツ合同会社 | マイクロ電子ダイ上のインダクタ |
JP2022136019A (ja) * | 2021-03-04 | 2022-09-15 | ズハイ アクセス セミコンダクター シーオー.,エルティーディー | インダクタが集積された埋め込み支持フレーム、基板及びその製造方法 |
WO2023223953A1 (ja) * | 2022-05-19 | 2023-11-23 | 株式会社村田製作所 | 高周波モジュール |
WO2024128056A1 (ja) * | 2022-12-15 | 2024-06-20 | 日東電工株式会社 | 配線回路基板および配線回路基板の製造方法 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10354950B2 (en) * | 2016-02-25 | 2019-07-16 | Ferric Inc. | Systems and methods for microelectronics fabrication and packaging using a magnetic polymer |
US20170287838A1 (en) | 2016-04-02 | 2017-10-05 | Intel Corporation | Electrical interconnect bridge |
JP7383866B2 (ja) * | 2017-01-09 | 2023-11-21 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | プリント回路基板 |
US10923417B2 (en) * | 2017-04-26 | 2021-02-16 | Taiwan Semiconductor Manufacturing Company Limited | Integrated fan-out package with 3D magnetic core inductor |
US9997447B1 (en) | 2017-06-08 | 2018-06-12 | Advanced Ssemiconductor Engineering, Inc. | Semiconductor devices |
US10867740B2 (en) | 2017-11-30 | 2020-12-15 | Qualcomm Incorporated | Inductor apparatus and method of fabricating |
US11158448B2 (en) * | 2018-06-14 | 2021-10-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging layer inductor |
US11348718B2 (en) * | 2018-06-29 | 2022-05-31 | Intel Corporation | Substrate embedded magnetic core inductors and method of making |
KR102450570B1 (ko) * | 2018-10-02 | 2022-10-07 | 삼성전자주식회사 | 반도체 패키지 |
WO2020106214A1 (en) * | 2018-11-21 | 2020-05-28 | Agency For Science, Technology And Research | Semiconductor package and method of forming the same |
US11380620B2 (en) * | 2019-06-14 | 2022-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package including cavity-mounted device |
WO2021108965A1 (zh) * | 2019-12-02 | 2021-06-10 | 华为技术有限公司 | 一种集成有电感的封装基板及电子设备 |
US20210273036A1 (en) * | 2020-02-28 | 2021-09-02 | Intel Corporation | In-plane inductors in ic packages |
US10892083B1 (en) | 2020-06-25 | 2021-01-12 | Hamilton Sundstrand Corporation | Thermal management of toroidal transformer mounted on a printed wiring board stiffener |
US12068100B2 (en) * | 2020-08-19 | 2024-08-20 | Empower Semiconductor, Inc. | Embedded and distributed inductive devices |
CN114420419B (zh) * | 2021-12-08 | 2022-10-11 | 珠海越亚半导体股份有限公司 | 嵌埋电感结构及其制造方法 |
CN115103509A (zh) * | 2022-05-06 | 2022-09-23 | 珠海越亚半导体股份有限公司 | 一体电感嵌埋基板及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10242339A (ja) * | 1996-12-26 | 1998-09-11 | Citizen Electron Co Ltd | Smd型回路装置及びその製造方法 |
JP2007150024A (ja) * | 2005-11-29 | 2007-06-14 | Seiko Epson Corp | 電子基板、その製造方法および電子機器 |
US20110108317A1 (en) * | 2009-11-12 | 2011-05-12 | William Lee Harrison | Packaged structure having magnetic component and method thereof |
US20130104365A1 (en) * | 2011-10-31 | 2013-05-02 | Tripod Technology Corporation | Method of embedding magnetic component in substrate |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100250225B1 (ko) | 1996-11-19 | 2000-04-01 | 윤종용 | 집적회로용 인덕터 및 그 제조방법 |
EP0851439B1 (en) | 1996-12-26 | 2002-03-06 | Citizen Electronics Co., Ltd. | Modular surface mount circuit device and a manufacturing method thereof |
US6037649A (en) | 1999-04-01 | 2000-03-14 | Winbond Electronics Corp. | Three-dimension inductor structure in integrated circuit technology |
US6531945B1 (en) | 2000-03-10 | 2003-03-11 | Micron Technology, Inc. | Integrated circuit inductor with a magnetic core |
JP4519418B2 (ja) | 2003-04-28 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2006006672A (ja) * | 2004-06-28 | 2006-01-12 | Korpe Ekoo Kk | 商品カスタマイジング方法 |
JP4609152B2 (ja) * | 2005-03-30 | 2011-01-12 | 富士電機システムズ株式会社 | 超小型電力変換装置 |
JP2008066672A (ja) * | 2006-09-11 | 2008-03-21 | Fuji Electric Device Technology Co Ltd | 薄型磁気部品内蔵基板及びそれを用いたスイッチング電源モジュール |
US8253523B2 (en) | 2007-10-12 | 2012-08-28 | Via Technologies, Inc. | Spiral inductor device |
JP2012510725A (ja) | 2008-12-03 | 2012-05-10 | プラナーマグ インコーポレイテッド | 埋め込まれた磁心を有する一体型平面可変トランス |
US8470612B2 (en) * | 2010-10-07 | 2013-06-25 | Infineon Technologies Ag | Integrated circuits with magnetic core inductors and methods of fabrications thereof |
JP6051359B2 (ja) * | 2010-12-22 | 2016-12-27 | 俊 保坂 | コア付きインダクタ素子およびその製造方法 |
JP6086370B2 (ja) * | 2012-03-16 | 2017-03-01 | 学校法人福岡大学 | インダクタ内蔵基板製造方法、インダクタ内蔵基板及びそれを用いた電源モジュール |
CN103050265B (zh) | 2012-12-31 | 2016-04-27 | 常熟开关制造有限公司(原常熟开关厂) | 剩余电流互感器 |
US9155191B2 (en) | 2013-05-31 | 2015-10-06 | Qualcomm Incorporated | Substrate comprising inorganic material that lowers the coefficient of thermal expansion (CTE) and reduces warpage |
US10008316B2 (en) * | 2014-03-28 | 2018-06-26 | Qualcomm Incorporated | Inductor embedded in a package substrate |
-
2015
- 2015-08-26 US US14/836,733 patent/US9496213B2/en active Active
-
2016
- 2016-02-03 BR BR112017016758-1A patent/BR112017016758B1/pt active IP Right Grant
- 2016-02-03 SG SG11201705347RA patent/SG11201705347RA/en unknown
- 2016-02-03 WO PCT/US2016/016458 patent/WO2016126881A1/en active Application Filing
- 2016-02-03 CN CN201680008394.2A patent/CN107408513B/zh active Active
- 2016-02-03 JP JP2017540584A patent/JP6285617B1/ja active Active
- 2016-02-03 KR KR1020177021506A patent/KR101880409B1/ko active IP Right Grant
- 2016-02-03 EP EP16704361.1A patent/EP3254309B1/en active Active
-
2018
- 2018-03-09 HK HK18103334.9A patent/HK1243825B/zh unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10242339A (ja) * | 1996-12-26 | 1998-09-11 | Citizen Electron Co Ltd | Smd型回路装置及びその製造方法 |
JP2007150024A (ja) * | 2005-11-29 | 2007-06-14 | Seiko Epson Corp | 電子基板、その製造方法および電子機器 |
US20110108317A1 (en) * | 2009-11-12 | 2011-05-12 | William Lee Harrison | Packaged structure having magnetic component and method thereof |
US20130104365A1 (en) * | 2011-10-31 | 2013-05-02 | Tripod Technology Corporation | Method of embedding magnetic component in substrate |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022506591A (ja) * | 2018-11-06 | 2022-01-17 | 日本テキサス・インスツルメンツ合同会社 | マイクロ電子ダイ上のインダクタ |
JP2022136019A (ja) * | 2021-03-04 | 2022-09-15 | ズハイ アクセス セミコンダクター シーオー.,エルティーディー | インダクタが集積された埋め込み支持フレーム、基板及びその製造方法 |
JP7378525B2 (ja) | 2021-03-04 | 2023-11-13 | ズハイ アクセス セミコンダクター シーオー.,エルティーディー | インダクタが集積された埋め込み支持フレーム、基板及びその製造方法 |
WO2023223953A1 (ja) * | 2022-05-19 | 2023-11-23 | 株式会社村田製作所 | 高周波モジュール |
WO2024128056A1 (ja) * | 2022-12-15 | 2024-06-20 | 日東電工株式会社 | 配線回路基板および配線回路基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
BR112017016758A2 (pt) | 2018-04-10 |
US20160233153A1 (en) | 2016-08-11 |
KR101880409B1 (ko) | 2018-07-19 |
EP3254309A1 (en) | 2017-12-13 |
CN107408513A (zh) | 2017-11-28 |
EP3254309B1 (en) | 2021-01-13 |
WO2016126881A1 (en) | 2016-08-11 |
US9496213B2 (en) | 2016-11-15 |
BR112017016758B1 (pt) | 2022-11-01 |
KR20170096200A (ko) | 2017-08-23 |
SG11201705347RA (en) | 2017-08-30 |
HK1243825B (zh) | 2020-06-05 |
JP6285617B1 (ja) | 2018-02-28 |
CN107408513B (zh) | 2019-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6285617B1 (ja) | パッケージ基板内に埋め込まれた保護リングを有する磁気コアインダクタを備える集積デバイスパッケージ | |
US10290414B2 (en) | Substrate comprising an embedded inductor and a thin film magnetic core | |
CN107078101B (zh) | 在封装层中包括硅桥接的集成器件封装 | |
CN107851588B (zh) | 包括多个管芯的堆叠式封装(pop)结构 | |
US20170064837A1 (en) | Integrated circuit (ic) module comprising an integrated circuit (ic) package and an interposer with embedded passive components | |
US9679873B2 (en) | Low profile integrated circuit (IC) package comprising a plurality of dies | |
JP2017504212A (ja) | 集積デバイスの再配線層内の環状インダクタ | |
US9691694B2 (en) | Substrate comprising stacks of interconnects, interconnect on solder resist layer and interconnect on side portion of substrate | |
US9583433B2 (en) | Integrated device package comprising conductive sheet configured as an inductor in an encapsulation layer | |
CN115362550A (zh) | 包括具有在阻焊层之上的互连路由线路的基板的封装件 | |
WO2016123115A1 (en) | Package-on-package (pop) structure | |
US11380613B2 (en) | Repurposed seed layer for high frequency noise control and electrostatic discharge connection | |
KR20180111840A (ko) | 집적 회로(ic) 패키지들 사이의 플렉시블 커넥터를 포함하는 통합 디바이스 | |
US10170232B2 (en) | Toroid inductor with reduced electromagnetic field leakage | |
US10498307B2 (en) | Integrated device comprising a capacitor and inductor structure comprising a shared interconnect for a capacitor and an inductor | |
TWI850286B (zh) | 包含用於屏蔽之至少一圖案化接地平面之基板、包含其之裝置及用於製造其之方法 | |
TW202038421A (zh) | 包含用於屏蔽之至少一圖案化接地平面之基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20171219 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6285617 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |