WO2023170800A1 - プログラマブルロジックコントローラ、ｃｐｕユニット、制御方法及びプログラム - Google Patents

プログラマブルロジックコントローラ、ｃｐｕユニット、制御方法及びプログラム Download PDF

Info

Publication number
WO2023170800A1
WO2023170800A1 PCT/JP2022/010122 JP2022010122W WO2023170800A1 WO 2023170800 A1 WO2023170800 A1 WO 2023170800A1 JP 2022010122 W JP2022010122 W JP 2022010122W WO 2023170800 A1 WO2023170800 A1 WO 2023170800A1
Authority
WO
WIPO (PCT)
Prior art keywords
cpu unit
unit
stop
cpu
output
Prior art date
Application number
PCT/JP2022/010122
Other languages
English (en)
French (fr)
Inventor
裕行 小澤
佑貴 日高
千明 片岡
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2022545855A priority Critical patent/JP7204057B1/ja
Priority to PCT/JP2022/010122 priority patent/WO2023170800A1/ja
Priority to DE112022005201.5T priority patent/DE112022005201T5/de
Priority to CN202280086148.4A priority patent/CN118451405A/zh
Publication of WO2023170800A1 publication Critical patent/WO2023170800A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Definitions

  • the present disclosure relates to a programmable logic controller, a CPU unit, a control method, and a program.
  • FA Fractory Automation
  • Patent Document 1 discloses a control system in which a user uses a support device connected to a PLC to group multiple devices controlled by a CPU (Central Processing Unit) unit of the PLC according to control purposes. Patent Document 1 discloses that a user uses a support device to change the behavior of the remaining devices in the group to which the device in which the abnormality has occurred is ⁇ stopped,'' ⁇ degraded,'' or ⁇ continued,'' depending on the nature of the abnormality. It is disclosed that you can set it up from home.
  • a CPU Central Processing Unit
  • Patent Document 2 discloses a substrate processing apparatus that includes a plurality of controllers that control a plurality of processing blocks and a main controller that controls the plurality of controllers. Patent Document 2 discloses that if any one of a plurality of controllers fails, the user can perform a degraded operation by operating the main controller and restarting the remaining controllers. ing.
  • Patent Document 3 discloses a control system in which a plurality of controllers capable of controlling an external device are connected to each other so as to be able to communicate with each other, and one controller can instruct the other controller to control the external device. is disclosed. Patent Document 3 discloses that a PLC, a motion controller, a numerical control controller, and a robot controller are attached to a base unit, and that the PLC becomes a master controller when attached to a predetermined attachment position.
  • JP2018-200731A Japanese Patent Application Publication No. 2015-156105 Patent No. 4795260
  • the substrate processing apparatus described in Patent Document 2 is controlled by a plurality of controllers, even if an abnormality occurs in any one of the controllers, operation can be continued using the remaining controllers.
  • the substrate processing apparatus described in Patent Document 2 has a problem in that the remaining controllers must be restarted in order to continue the operation, and the operation may be temporarily stopped.
  • the substrate processing apparatus described in Patent Document 2 has a problem in that when an abnormality occurs in the main controller, the operation cannot be continued even if no abnormality occurs in any of the controllers.
  • control system described in Patent Document 3 also has the problem that, like Patent Document 2, if the PLC that performs sequence control as a master controller breaks down, the remaining controllers will stop, making it impossible for the entire control system to continue operating. There is. Specifically, a power supply monitoring IC (Integrated Circuit) provided inside the PLC detects a voltage drop in the internal power supply and outputs a reset signal to the remaining controllers installed in the base unit. Therefore, not only the failed PLC stops, but also the remaining controllers. Further, in the control system described in Patent Document 3, a plurality of controllers can control each other.
  • a power supply monitoring IC Integrated Circuit
  • the present disclosure has been made in view of the above circumstances, and aims to make it possible to select whether to stop or continue the entire operation when an abnormality occurs.
  • the programmable logic controller allows the first CPU unit and the second CPU unit to independently control the equipment to be controlled.
  • the programmable logic controller includes a selection unit that selects whether to stop the operation of the second CPU unit when a voltage drop in the internal power supply of the first CPU unit is detected. Further, the programmable logic controller stops the operation of the second CPU unit when the selection section selects to stop the operation of the second CPU unit, and when the selection section selects not to stop the operation of the second CPU unit. , and an operation control section that does not stop the operation of the second CPU unit.
  • the programmable logic controller stops not only the first CPU unit but also the second CPU unit if the operation of the second CPU unit is selected to be stopped. Stop operation to stop operation.
  • the programmable logic controller if a voltage drop in the internal power supply of the first CPU unit is detected, the second CPU unit will not stop operating unless the second CPU unit is selected to stop its operation. continue. Therefore, the programmable logic controller has two modes: an "operation stop mode" in which the operation of all CPU units is stopped and the entire operation is halted, and a "operation stop mode” in which the operation of the CPU units in which no abnormality has occurred is continued and the entire operation is temporarily halted. You can also select a ⁇ degenerate operation mode'' that continues without deterioration. Therefore, the programmable logic controller can select whether to stop or continue the overall operation when an abnormality occurs.
  • a block diagram showing the configuration of a programmable logic controller according to Embodiment 1 of the present disclosure Block diagram showing the functional configuration of the programmable logic controller according to Embodiment 1 Block diagram showing the hardware configuration of each CPU unit according to Embodiment 1
  • Block diagram showing the configuration of a control system according to Embodiment 2 of the present disclosure Block diagram showing the functional configuration of a control system according to Embodiment 2
  • a diagram showing a display example of setting information according to Embodiment 2 Flowchart of the first operation stop selection process according to the second embodiment
  • PLC programmable logic controller
  • a PLC 1 according to Embodiment 1 of the present disclosure includes a base unit 10 on which a plurality of types of units are mounted.
  • the PLC 1 also includes a power supply unit 20 that supplies power to each unit via the base unit 10 attached thereto.
  • the PLC 1 includes a CPU (Central Processing Unit) unit 30 that performs FA (Factory Automation) control via the base unit 10 attached thereto.
  • the PLC 1 also includes an I/O (Input/Output) unit 40 that inputs and outputs control signals between the CPU unit 30 and external devices and equipment via the base unit 10 attached thereto.
  • I/O Input/Output
  • FA control systems are required not only to perform conventional sequence control, but also to collect, analyze, and utilize data during operation such as network-connected equipment, equipment logs, and equipment video logs. It is becoming. In particular, it has become important for control systems to collect and analyze data during the operation of a plurality of devices and devices when an abnormality occurs, before and after the occurrence of an abnormality, by controlling the data collection described above.
  • FA control systems can check the status of equipment and equipment at the production site from a remote office or other remote location, and grasp the detailed situation when a problem occurs. There is also a need to be able to take immediate action.
  • the CPU unit 30 controls external equipment and equipment via the I/O unit 40, such as sequence control, data collection control, remote monitoring control, and safety control. Performs FA control such as
  • the CPU unit 30 includes a first CPU unit 310, a second CPU unit 320, a third CPU unit 330, and a fourth CPU unit 340.
  • the CPU unit 30 has a so-called redundant multi-CPU configuration in which control is distributed among the plurality of CPU units 310, 320, 330, and 340. That is, each CPU unit 310, 320, 330, 340 performs FA control regarding external equipment and equipment independently of each other, without becoming a main controller that controls the entire PLC 1. For example, each CPU unit 310, 320, 330, 340 independently controls any one of the above-mentioned sequence control, data collection control, remote monitoring control, and safety control without controlling the entire PLC 1. and are doing it separately.
  • the first CPU unit 310 is, for example, a CPU unit that performs sequence control. As shown in FIG. 2, the first CPU unit 310 includes a first input/output control section 311 as an example of an input/output control section that controls input/output of control signals to/from the I/O unit 40. Further, the first CPU unit 310 includes a first voltage drop detection section 312 as an example of a voltage drop detection section that detects a voltage drop of the internal power supply. The first CPU unit 310 also includes an operation control unit that controls the output of a reset signal, which is an example of an operation stop signal, which is a signal capable of stopping the operation of the CPU unit, and a first reset unit, which is an example of an output control unit. It includes a signal output control section 313.
  • a reset signal which is an example of an operation stop signal, which is a signal capable of stopping the operation of the CPU unit
  • a first reset unit which is an example of an output control unit. It includes a signal output control section 313.
  • the first CPU unit 310 includes a first reset signal acquisition section 314 as an example of an acquisition section that acquires a reset signal. Further, the first CPU unit 310 includes a first reset execution section 315 as an example of an operation control section and an operation stop control section that execute reset processing based on the acquired reset signal. Further, the first CPU unit 310 includes a first output selection section 316 as an example of a selection section and an output selection section that select whether or not to output a reset signal to the other CPU units 320, 330, and 340.
  • the second CPU unit 320 is, for example, a CPU unit that controls data collection.
  • the second CPU unit 320 includes a second input/output control section 321 as an example of an input/output control section similar to the first input/output control section 311 .
  • the second CPU unit 320 includes a second voltage drop detection section 322 as an example of a voltage drop detection section similar to the first voltage drop detection section 312.
  • the second CPU unit 320 includes a second reset signal output control section 323 as an example of an operation control section and an output control section similar to the first reset signal output control section 313.
  • the second CPU unit 320 includes a second reset signal acquisition section 324 as an example of an acquisition section similar to the first reset signal acquisition section 314.
  • the second CPU unit 320 includes a second reset execution unit 325 as an example of an operation control unit and an operation stop control unit similar to the first reset execution unit 315. Further, the second CPU unit 320 includes a selection section similar to the first output selection section 316 and a second output selection section 326 as an example of an output selection section.
  • the third CPU unit 330 is, for example, a CPU unit that controls remote monitoring.
  • the third CPU unit 330 includes a third input/output control section 331, a third voltage drop detection section 332, a third reset signal output control section 333, and a
  • the third reset signal acquisition section 334 , the third reset execution section 335 , and the third output selection section 336 are included.
  • the fourth CPU unit 340 is, for example, a CPU unit that performs safety control.
  • the fourth CPU unit 340 includes a fourth input/output control section 341, a fourth voltage drop detection section 342, and a fourth reset signal similar to each section 311-316, 321-326, 331-336 of each CPU unit 310, 320, 330. It includes an output control section 343, a fourth reset signal acquisition section 344, a fourth reset execution section 345, and a fourth output selection section 346.
  • the I/O unit 40 includes a first input/output unit 410 that inputs and outputs control signals related to sequence control between the first CPU unit 310 and external equipment and equipment.
  • the I/O unit 40 also includes a second input/output unit 420 that inputs and outputs control signals related to control of data collection between the second CPU unit 320 and external devices and facilities.
  • the I/O unit 40 also includes a third input/output unit 430 that inputs and outputs control signals related to remote monitoring control between the third CPU unit 330 and external devices and facilities.
  • the I/O unit 40 also includes a fourth input/output unit 440 that inputs and outputs control signals related to safety control between the fourth CPU unit 340 and external devices and facilities. Further, the I/O unit 40 includes a fifth input/output unit 450 that inputs and outputs control signals related to FA control between the CPU units 310, 320, 330, and 340 and external devices and facilities.
  • each CPU unit 310, 320, 330, 340 includes a control section 51 that executes processing according to a control program 59.
  • the control unit 51 includes a CPU (Central Processing Unit).
  • the control unit 51 controls each input/output control unit 311, 321, 331, 341, each voltage drop detection unit 312, 322, 332, 342, and each reset execution unit 315, 325, 335 shown in FIG. , 345.
  • each CPU unit 310, 320, 330, 340 includes a main storage section 52 that loads a control program 59 and is used as a work area for the control section 51.
  • the main storage unit 52 includes a RAM (Random Access Memory).
  • each CPU unit 310, 320, 330, and 340 includes an external storage section 53 that stores a control program 59 in advance.
  • the external storage section 53 supplies the data stored by this program to the control section 51 according to instructions from the control section 51, and stores the data supplied from the control section 51.
  • the external storage unit 53 includes nonvolatile memory such as flash memory.
  • each CPU unit 310, 320, 330, and 340 includes an operation section 54 that is operated by a user.
  • the input information is supplied to the control section 51 via the operation section 54 .
  • the operation unit 54 includes, for example, an information input component such as a changeover switch, which will be described later.
  • the operation unit 54 functions as each output selection unit 316, 326, 336, and 346 shown in FIG.
  • each CPU unit 310, 320, 330, 340 includes a transmitting/receiving section 56 that transmits and receives information.
  • the transmitting/receiving unit 56 includes information communication components such as a communication network termination device and a wireless communication device connected to the network.
  • the transmitting/receiving section 56 functions as each reset signal output control section 313, 323, 333, 343 and each reset signal acquisition section 314, 324, 334, 344 shown in FIG.
  • the main storage section 52, external storage section 53, operation section 54, and transmission/reception section 56 are all connected to the control section 51 via the internal bus 50. There is.
  • Each of the CPU units 310, 320, 330, and 340 is connected to each of the above-mentioned units 311 to 316 shown in FIG. , 321-326, 331-336, and 341-346.
  • the first CPU unit 310 executes a first input/output control unit step as an example of an input/output control unit step performed by the first input/output control unit 311. Further, for example, the first CPU unit 310 executes a first voltage drop detection step as an example of a voltage drop detection step performed by the first voltage drop detection section 312. Further, for example, the first CPU unit 310 executes a first reset signal output control step as an example of an operation control step and an output control step performed by the first reset signal output control section 313. Further, for example, the first CPU unit 310 executes a first reset signal acquisition step as an example of an acquisition step performed by the first reset signal acquisition section 314.
  • the first CPU unit 310 executes a first reset execution step as an example of an operation control unit and operation stop control step performed by the first reset execution unit 315. Further, for example, the first CPU unit 310 executes a first output selection step as an example of the selection step and output selection step performed by the first output selection section 316.
  • the second CPU unit 320 executes a second input/output control unit step as an example of an input/output control unit step performed by the second input/output control unit 321. Further, for example, the second CPU unit 320 executes a second voltage drop detection step as an example of a voltage drop detection step performed by the second voltage drop detection section 322. Further, for example, the second CPU unit 320 executes a second reset signal output control step as an example of an operation control step and an output control step performed by the second reset signal output control section 323. Further, for example, the second CPU unit 320 executes a second reset signal acquisition step, which is an example of an acquisition step performed by the second reset signal acquisition section 324.
  • the second CPU unit 320 executes a second reset execution step as an example of an operation control step and an operation stop control step performed by the second reset execution unit 325. Further, for example, the second CPU unit 320 executes a second output selection step as an example of the selection step and output selection step performed by the second output selection section 326.
  • the third CPU unit 330 executes a third input/output control unit step as an example of an input/output control unit step performed by the third input/output control unit 331. Further, for example, the third CPU unit 330 executes a third voltage drop detection step as an example of a voltage drop detection step performed by the third voltage drop detection section 332. Further, for example, the third CPU unit 330 executes a third reset signal output control step as an example of an operation control step and an output control step performed by the third reset signal output control section 333. Further, for example, the third CPU unit 330 executes a third reset signal acquisition step as an example of an acquisition step performed by the third reset signal acquisition section 334.
  • the third CPU unit 330 executes a third reset execution step as an example of an operation control step and an operation stop control step performed by the third reset execution unit 335. Further, for example, the third CPU unit 330 executes a third output selection step, which is an example of an output selection step performed by the third output selection section 336.
  • the fourth CPU unit 340 executes a fourth input/output control unit step as an example of an input/output control unit step performed by the fourth input/output control unit 341. Further, for example, the fourth CPU unit 340 executes a fourth voltage drop detection step as an example of a voltage drop detection step performed by the fourth voltage drop detection section 342. Further, for example, the fourth CPU unit 340 executes a fourth reset signal output control step as an example of an operation control step and an output control step performed by the fourth reset signal output control section 343. Further, for example, the fourth CPU unit 340 executes a fourth reset signal acquisition step, which is an example of an acquisition step performed by the fourth reset signal acquisition unit 344.
  • the fourth CPU unit 340 executes a fourth reset execution step as an example of an operation control step and an operation stop control step performed by the fourth reset execution unit 345. Further, for example, the fourth CPU unit 340 executes a fourth output selection step as an example of an output selection step performed by the fourth output selection section 346.
  • the first input/output control section 311 controls the input/output of control signals with the first input/output unit 410 and also controls the input/output of control signals with the fifth input/output unit 450.
  • the first reset signal acquisition section 314 acquires a reset signal output from the first CPU unit 310 or other CPU units 320, 330, and 340.
  • the first reset execution unit 315 executes a reset process when the first reset signal acquisition unit 314 acquires the reset signal, and stops the operation of the first CPU unit 310.
  • transmission and reception of reset signals in the power supply unit 20 and each CPU unit 310, 320, 330, and 340 can be realized by, for example, the circuits shown in FIGS. 4 and 5.
  • the functions of the first voltage drop detection section 312 and the first reset signal output control section 313 can be realized, for example, by the first power supply monitoring IC 317 as an example of the output section shown in FIGS. 4 and 5.
  • the function of the first output selection unit 316 can be realized by, for example, a first changeover switch 318 as an example of a changeover switch shown in FIGS. 4 and 5.
  • the first changeover switch 318 is, for example, a so-called single-pole double-throw switch that is provided on the exterior of the first CPU unit 310 and can be operated by the user.
  • the power supply unit 20 and each CPU unit 310, 320, 330, 340 are connected by a first communication line 501, and the potential of the first communication line 501 is +5V. Further, the power supply unit 20 and the cathode of the first diode 502 are connected by a second communication line 503. Further, the anode of the first diode 502 and the cathode of the Zener diode 504 are connected by a third communication line 505. Further, the anode of the Zener diode 504 and the base of the transistor 506 are connected by a fourth communication line 507. Further, the emitter of the transistor 506 is grounded, and the collector of the transistor 506 and each of the CPU units 310, 320, 330, and 340 are connected by a fifth communication line 508.
  • first contact 509 of the second communication line 503 and the cathode of the second diode 510 are connected by a sixth communication line 511. Further, the anode of the second diode 510 and the first terminal 512 of the first changeover switch 318 are connected by a seventh communication line 513. Further, the second contact 514 of the second communication line 503 and the second terminal 515 of the first changeover switch 318 are connected by an eighth communication line 516. Further, the third terminal 517 of the first circuit switching switch 318 and the contact 518 of the communication line 500 of the internal circuit of the first CPU unit 310 are connected by a ninth communication line 519.
  • first contact 520 of the first communication line 501 and one end of the first pull-up resistor 521 are connected by a tenth signal line 522. Further, the other end of the first pull-up resistor 521 and the contact 523 of the seventh communication line 513 are connected by an eleventh signal line 524. Further, the second contact 525 of the first communication line 501 and one end of the second pull-up resistor 526 are connected by a twelfth signal line 527. Further, the other end of the second pull-up resistor 526 and the contact 528 of the third communication line 505 are connected by a thirteenth signal line 529.
  • the third contact 530 of the first communication line 501 and one end of the third pull-up resistor 531 are connected by a fourteenth signal line 532. Further, the other end of the third pull-up resistor 531 and the contact 533 of the fifth communication line 508 are connected by a fifteenth signal line 534. Further, the contact 535 of the fourth communication line 507 and one end of the fourth pull-up resistor 536 are connected by a sixteenth signal line 537, and the other end of the fourth pull-up resistor 536 is grounded.
  • the power supply unit 20 and each CPU unit 310, 320, 330, 340 are electrically connected via each member 502-508. Therefore, when the power supply unit 20 malfunctions and a voltage drop is detected, the power supply unit 20 outputs a reset signal to each CPU unit 310, 320, 330, and 340 via each member 502 to 508. Specifically, by changing the potential of the second communication line 503, the potential of the base of the transistor 506, which is a switching element, is changed, and the voltage between the collector and emitter of each CPU unit 310, 320, 330, and 340 is changed. current flows. Therefore, each CPU unit 310, 320, 330, 340 detects the output of the reset signal from the power supply unit 20 and executes the reset process. As a result, if the power supply unit 20 fails, all the CPU units 310, 320, 330, and 340 stop operating, and the transmission and reception of control signals with all the input/output units 410 to 450 stops.
  • the first reset signal acquisition section 314 acquires the reset signal
  • the first reset execution section 315 executes the reset process, and stops the operation.
  • first CPU unit 310 is referred to as “second CPU unit 320”
  • first input/output control section 311 is referred to as “second input/output control section 321”
  • first input/output control section 321 is referred to as “second CPU unit 320”.
  • 1 voltage drop detection unit 312” is replaced by “second voltage drop detection unit 322”
  • first reset signal output control unit 313 is replaced by “second reset signal output control unit 323”
  • first reset signal acquisition unit 314 is replaced by “second voltage drop detection unit 322”.
  • each input/output unit 410 to 450 is controlled by each input/output control section 311, 321, 331, 341.
  • control signals By controlling the input and output of control signals, it is possible to perform FA control regarding external equipment and equipment independently of each other.
  • the first voltage drop detection section 312 detects a voltage drop in the internal power supply, and the first reset signal output control section 313 outputs a reset signal. Further, the first reset signal acquisition section 314 acquires the reset signal output from each CPU unit 310, 320, 330, 340, and the first reset execution section 315 executes the reset process based on the acquired reset signal. Then, the operation of the first CPU unit 310 is stopped.
  • the first output selection unit 316 also selects whether to output a reset signal to the other CPU units 320, 330, 340, thereby determining whether to stop the operation of the other CPU units 320, 330, 340. Choose one.
  • the first reset signal output control section 313 outputs a reset signal to the other CPU units 320, 330, and 340 to stop their operations.
  • the first reset signal output control section 313 does not output the reset signal to the other CPU units 320, 330, and 340 and does not stop the operation. .
  • each of the sections 322 to 326, 332 to 336, and 342 to 346 of the remaining CPU units 320, 330, and 340 is the same as each section 312 to 316 of the first CPU unit 310.
  • the PLC 1 according to the present embodiment can, for example, if the first CPU unit 310 in which an abnormality has occurred has selected to output a reset signal to each of the other CPU units 320, 330, and 340. Since each of the other CPU units 320, 330, and 340 also stops operating, the operation is stopped. On the other hand, in the PLC 1 according to the present embodiment, if the first CPU unit 310 in which the abnormality has occurred does not select to output a reset signal to each of the other CPU units 320, 330, and 340, each of the other CPU units 320, Since 330 and 340 do not stop operating, they continue to operate.
  • the PLC 1 stops the operation of all CPU units 310, 320, 330, and 340 and stops the operation of the entire control system by the above selection in the first CPU unit 310 where the abnormality has occurred. It is possible to select between the "operation stop mode” and the “degenerate operation mode” in which the operation of each CPU unit 320, 330, 340 in which no abnormality has occurred is continued, and the operation of the entire control system is continued without a temporary stop. Therefore, the PLC 1 according to the present embodiment can select whether to stop or continue operation of the entire control system when an abnormality occurs.
  • the first output selection section 316 resets the CPU units 320, 330, and 340 based on the output from the first changeover switch 318 shown in FIGS. 4 and 5. It is possible to select whether or not to output a signal.
  • the first changeover switch 318 is provided on the exterior of the first CPU unit 310 and can be operated by the user. Also, regarding each output selection section 326, 336, 346 and each changeover switch 328, 338, 348 of each of the remaining CPU units 320, 330, 340, the first output selection section 316 of the first CPU unit 310 and the first changeover switch It is similar to 318.
  • each selector switch 318, 328, 338, 348 By operating each selector switch 318, 328, 338, 348, the user can set the "operation stop mode" in advance before an abnormality occurs in each CPU unit 310, 320, 330, 340. You can select which mode to operate in, ⁇ degenerate operation mode.''
  • the PLC 1 according to the present embodiment if the "degenerate operation mode" is selected as described above, it is possible to replace or repair the CPU unit in which the abnormality has occurred online. It is possible to continuously collect data before and after the occurrence of an abnormality. As a result, the PLC 1 according to the present embodiment can meet the above-mentioned user requests.
  • the CPU unit 310, 320, 330, 340 in which an abnormality has occurred can select whether or not to output a reset signal to the remaining CPU units 310, 320, 330, 340.
  • each CPU unit 310, 320, 330, 340 periodically checks each other's operation, and when the operation of each other CPU unit 310, 320, 330, 340 cannot be confirmed, it also stops its operation. It may be possible to select whether to stop or continue the entire operation by selecting whether or not to do so.
  • the control system 2 according to the second embodiment will be described in detail below with reference to FIGS. 6 to 9. Note that in the second embodiment, configurations that are different from those in the first embodiment will be described, and descriptions of the same configurations as in the first embodiment will be omitted because they are redundant.
  • the control system 2 according to the second embodiment of the present disclosure includes a PLC 1 and an engineering tool 600.
  • the PLC 1 and the engineering tool 600 are connected by the Internet 700, which is an example of a network.
  • the first CPU unit 310 is shown as an example of an output unit that outputs an operation confirmation signal, which is a signal indicating that the first CPU unit 310 is operating, instead of the first reset signal output control unit 313 shown in FIG. 7 includes a first operation confirmation signal output section 363 shown in FIG.
  • the first CPU unit 310 also includes a first reset signal acquisition unit 314 shown in FIG. 1 operation confirmation signal acquisition section 364.
  • the first CPU unit 310 is shown in FIG. 7 as an example of a selection section and an operation stop selection section that select whether or not to stop the operation of the first CPU unit 310 instead of the first output selection section 316 shown in FIG. It includes a first operation stop selection section 366 shown in FIG.
  • the first CPU unit 310 includes a first setting information acquisition section 367 as an example of a setting information acquisition section that acquires setting information, and a first setting information acquisition section 367 as an example of a setting information storage section that stores setting information. 1 setting information storage section 368.
  • the second CPU unit 320 includes a second operation confirmation signal output section 373 shown in FIG. 7 as an example of an output section similar to the first operation confirmation signal output section 363 in place of the second reset signal output control section 323 shown in FIG. including.
  • the second CPU unit 320 also includes a second operation confirmation signal acquisition section shown in FIG. 7 as an example of an acquisition section similar to the first operation confirmation signal acquisition section 364 instead of the second reset signal acquisition section 324 shown in FIG. 374 included.
  • the second CPU unit 320 also includes a selection section similar to the first operation stop selection section 366 and a second operation stop selection section shown in FIG. 7 as an example of the operation stop selection section instead of the second output selection section 326 shown in FIG.
  • a selection section 376 is included. Further, as shown in FIG.
  • the second CPU unit 320 includes a second setting information acquisition section 377 as an example of a setting information acquisition section similar to the first setting information acquisition section 367. Further, the second CPU unit 320 includes a second setting information storage section 378 as an example of a setting information storage section similar to the first setting information storage section 368.
  • the third CPU unit 330 replaces the third reset signal output control section 333, third reset signal acquisition section 334, and third output selection section 336 shown in FIG. , 376, a third operation confirmation signal output section 383, a third operation confirmation signal acquisition section 384, and a third operation stop selection section 386. Further, the third CPU unit 330 includes a third setting information acquisition section 387 and a third setting information storage section 388, which are similar to the sections 367, 368, 377, and 378 shown in FIG.
  • the fourth CPU unit 340 replaces the fourth reset signal output control section 343, fourth reset signal acquisition section 344, and fourth output selection section 346 shown in FIG. , 376, 383, 384, and 386, it includes a fourth operation confirmation signal output section 393, a fourth operation confirmation signal acquisition section 394, and a fourth operation stop selection section 396. Further, the fourth CPU unit 340 includes a fourth setting information acquisition section 397 and a fourth setting information storage section 398, which are similar to the respective sections 367, 368, 377, 378, 387, and 388 shown in FIG.
  • Engineering tool 600 is, for example, a personal computer on which engineering tool software is installed.
  • the engineering tool 600 includes a configuration information generation section 610 that generates configuration information, and a configuration information output section 620 that outputs configuration information.
  • the control section 51 functions as each of the operation stop selection sections 366, 376, 386, and 396 shown in FIG.
  • the transmitting/receiving section 56 also functions as each operation confirmation signal output section 363, 373, 383, 393, each operation confirmation signal acquisition section 364, 374, 384, 394, and each setting information acquisition section 367, 377, 387, 397.
  • the external storage section 53 functions as each setting information storage section 368, 378, 388, and 398.
  • each of the CPU units 310, 320, 330, and 340 operates as shown in FIG.
  • the functions of each section 363, 364, 366-368, 373, 374, 376-378, 383, 384, 386-388, 393, 394, 396-398 are realized.
  • the first CPU unit 310 executes a first operation confirmation signal output control step as an example of an output step performed by the first operation confirmation signal output section 363. Further, for example, the first CPU unit 310 executes a first operation confirmation signal acquisition step, which is an example of an acquisition step performed by the first operation confirmation signal acquisition section 364. Further, for example, the first CPU unit 310 executes a first operation stop selection step as an example of the selection step and the operation stop selection step performed by the first operation stop selection section 366. Further, for example, the first CPU unit 310 executes a first setting information acquisition step, which is an example of a setting information acquisition step performed by the first setting information acquisition unit 367. Further, for example, the first CPU unit 310 executes a first setting information storage step, which is an example of a setting information storage step performed by the first setting information storage section 368.
  • the second CPU unit 320 executes a second operation confirmation signal output control step, which is an example of an output step performed by the second operation confirmation signal output section 373. Further, for example, the second CPU unit 320 executes a second operation confirmation signal acquisition step, which is an example of an acquisition step performed by the second operation confirmation signal acquisition section 374. Further, for example, the second CPU unit 320 executes a second operation stop selection step, which is an example of the selection step and operation stop selection step performed by the second operation stop selection section 376. Further, for example, the second CPU unit 320 executes a second setting information acquisition step, which is an example of the setting information acquisition step performed by the second setting information acquisition unit 377. Further, for example, the second CPU unit 320 executes a second setting information storage step, which is an example of a setting information storage step performed by the second setting information storage section 378.
  • the third CPU unit 330 executes a third operation confirmation signal output step as an example of an output step performed by the third operation confirmation signal output section 383. Further, for example, the third CPU unit 330 executes a third operation confirmation signal acquisition step, which is an example of an acquisition step performed by the third operation confirmation signal acquisition section 384. Further, for example, the third CPU unit 330 executes a third operation stop selection step, which is an example of the selection step and operation stop selection step performed by the third operation stop selection section 386. Further, for example, the third CPU unit 330 executes a third setting information acquisition step, which is an example of the setting information acquisition step performed by the third setting information acquisition unit 387. Further, for example, the third CPU unit 330 executes a third setting information storage step, which is an example of a setting information storage step performed by the third setting information storage section 388.
  • the fourth CPU unit 340 executes a fourth operation confirmation signal output step, which is an example of an output step performed by the fourth operation confirmation signal output section 393. Further, for example, the fourth CPU unit 340 executes a fourth operation confirmation signal acquisition step, which is an example of an acquisition step performed by the fourth operation confirmation signal acquisition section 394. Further, for example, the fourth CPU unit 340 executes a fourth operation stop selection step, which is an example of the selection step and operation stop selection step performed by the fourth operation stop selection section 396. Further, for example, the fourth CPU unit 340 executes a fourth setting information acquisition step, which is an example of the setting information acquisition step performed by the fourth setting information acquisition unit 397. Further, for example, the fourth CPU unit 340 executes a fourth setting information storage step, which is an example of a setting information storage step performed by the fourth setting information storage section 398.
  • the engineering tool 600 also includes a control section 51, a main storage section 52, an external storage section 53, an operation section 54, and a transmitting/receiving section 56, like the CPU units 310, 320, 330, and 340.
  • the engineering tool 600 also includes a display section (not shown) that displays information input via the operation section 54 and information output from the control section 51.
  • the display unit includes a display device such as an LCD (Liquid Crystal Display) or an organic EL (Electro-Luminescence) display.
  • the control unit 51 functions as the setting information generation unit 610 shown in FIG. 7 according to the control program 59. Further, the transmitting/receiving section 56 functions as a setting information output section 620.
  • the control section 51 uses the main storage section 52, the external storage section 53, the operation section 54, the display section, and the transmitting/receiving section 56 as resources to perform the functions of the setting information generation section 610 and the setting information output section 620. Realize. For example, the engineering tool 600 executes a configuration information generation step performed by the configuration information generation unit 610 and a configuration information output step performed by the configuration information output unit 620.
  • the first reset execution unit 315 executes a reset process to stop the operation of the first CPU unit 310 when the first voltage drop detection unit 312 detects a voltage drop in the internal power supply.
  • the first operation confirmation signal output section 363 outputs an operation confirmation signal to each of the other CPU units 320, 330, and 340 every time a predetermined time elapses.
  • the first operation confirmation signal acquisition unit 364 acquires operation confirmation signals output from each of the other CPU units 320, 330, and 340.
  • the first setting information acquisition unit 367 acquires the setting information output from the engineering tool 600. Note that at this time, the control section 51 of the first CPU unit 310 stores the acquired setting information in the first setting information storage section 368.
  • the setting information is information that can specify the operation mode of the PLC 1 when each of the CPU units 310, 320, 330, and 340 fails, which is set by the user.
  • the setting information is information that can be displayed in the form of a table shown in FIG. 8, for example.
  • the setting information is information corresponding to the items "first CPU unit”, “second CPU unit”, “third CPU unit”, and "fourth CPU unit” indicating each of the CPU units 310, 320, 330, and 340. For example, as shown in FIG.
  • each CPU unit 310, 320, 330, 340 will be able to connect to each other CPU unit 310, 320, 330, 340 This indicates that the operation will continue when it is determined that the operation has stopped. Note that the setting information indicates that if all the above items are "stopped”, each CPU unit 310, 320, 330, 340 determines that the operation of each other CPU unit 310, 320, 330, 340 has stopped. This indicates that the operation will stop when the
  • the first operation stop selection unit 366 determines that each of the other CPU units 320, 330, 340 has stopped its operation based on the operation confirmation signal acquired from each of the other CPU units 320, 330, 340. At that time, it is selected whether or not to stop the operation of the first CPU unit 310 based on the setting information.
  • the first operation stop selection unit 366 selects a CPU unit 320, 330, 340 among the other CPU units 320, 330, 340 whose period of not acquiring an operation confirmation signal exceeds a predetermined maximum allowable period. At some point, it is determined that the CPU unit 320, 330, 340 has stopped operating.
  • the first operation stop selection unit 366 refers to the setting information stored in the first setting information storage unit 368, and if the item of “first CPU unit” is “stopped”, the first operation stop selection unit 366 operates the first CPU unit 310. Select to stop. Further, when the first operation stop selection section 366 selects to stop the operation, the first reset execution section 315 executes a reset process and stops the operation of the first CPU unit 310. On the other hand, the first operation stop selection unit 366 selects to continue the operation of the first CPU unit 310 if the item "first CPU unit” is “continue”. Further, when the first operation stop selection unit 366 selects to cancel the operation, the first reset execution unit 315 does not execute the reset process, and the first CPU unit 310 continues to operate.
  • the first CPU unit 310 operates on the premise that there are no CPU units 320, 330, and 340 that have stopped operating due to an abnormality, and performs a degenerate operation. Further, the first CPU unit 310 resumes normal operation when an operation confirmation signal outputted from a CPU unit that has returned after the administrator performs recovery work such as replacing or repairing a CPU unit that has stopped operating, resumes normal operation.
  • the "first CPU unit 310" is referred to as the "second CPU unit 320”
  • the "first voltage drop detection section 312” is referred to as the "second voltage drop detection section 312”.
  • the setting information generation unit 610 generates setting information based on information input by the user using the operation unit 54 on a setting screen (not shown).
  • the configuration information output unit 620 outputs configuration information to the PLC 1 when the configuration information generation unit 610 generates configuration information.
  • the first operation stop selection unit 366 determines whether or not there is a CPU unit 320, 330, 340 for which the period for which no operation confirmation signal has been obtained exceeds the maximum allowable period, and determines whether the operation has been stopped or not. It is determined whether there are CPU units 320, 330, and 340 (step S101). If there are no other CPU units 320, 330, 340 that have stopped operating (step S101; N), the first operation stop selection unit 366 determines that there are other CPU units 320, 330, 340 that have stopped operating. The process of step S101 is repeated until the end.
  • the first operation stop selection unit 366 refers to the setting information stored in the first setting information storage unit 368. Then, it is determined whether the item "first CPU unit” is "stopped” (step S102). When the first operation stop selection unit 366 is “stopped” (step S102; Y), the first operation stop selection unit 366 selects to stop the operation of the first CPU unit 310, and the first reset execution unit 315 executes the reset process. The operation of the first CPU unit 310 is temporarily stopped (step S103), and the process ends.
  • step S104 the first operation stop selection unit 366 selects to continue the operation of the first CPU unit 310, and the first CPU unit 310 is put into degenerate operation. The operation continues (step S104).
  • the first CPU unit 310 determines whether or not it has acquired the operation confirmation signal output from the other CPU units 320, 330, and 340 that have returned after the restoration work has been performed (step S105). If the first CPU unit 310 has not acquired the operation confirmation signal from the other CPU units 320, 330, and 340 that have returned (step S105; N), the first CPU unit 310 repeats the process of step S105 until it acquires the operation confirmation signal. Then, when the first CPU unit 310 acquires an operation confirmation signal from the other CPU units 320, 330, and 340 that have returned to normal operation (step S105; Y), the first CPU unit 310 continues to operate in normal operation (step S106), and ends the process. .
  • the first reset execution section 315 is configured to perform a , executes a reset process and stops the operation of the first CPU unit 310.
  • the first operation confirmation signal output section 363 outputs an operation confirmation signal to each of the other CPU units 320, 330, 340
  • the first operation confirmation signal acquisition section 364 outputs an operation confirmation signal to each of the other CPU units 320, 330, 340. Obtain the operation confirmation signal output from.
  • the first operation stop selection unit 366 determines whether there are other CPU units 320, 330, and 340 that have stopped operating based on the operation confirmation signal. Further, if there is another CPU unit 320, 330, 340 that has stopped operating, the first operation stop selection unit 366 also selects the first CPU unit 310 based on the setting information stored in the first setting information storage unit 368. Select whether to stop the operation. Further, when the first operation stop selection section 366 selects to stop the operation, the first reset execution section 315 executes the reset process and stops the operation of the first CPU unit 310. On the other hand, when the first operation stop selection section 366 selects to cancel the operation, the first reset execution section 315 does not execute the reset process, and the first CPU unit 310 continues to operate.
  • the sections 312, 363, 364, 315, and 366 to 368 of the first CPU unit 310 are also similar to each other.
  • control system 2 for example, if all items in the setting information are "stop”, all the CPU units 310, 320, 330, and 340 stop operating. , stops the operation of PLC1.
  • the control system 2 according to the present embodiment for example, if all items in the setting information are "continue”, the remaining non-faulty CPU units 310, 320, 330, and 340 will not stop operating. , continues operation of PLC1. Therefore, the control system 2 according to the present embodiment can select between the "operation stop mode” and the "degenerate operation mode” by selecting each CPU unit 310, 320, 330, 340 based on the setting information. Therefore, the control system 2 according to the present embodiment can select whether to stop or continue operation of the entire PLC 1 when an abnormality occurs.
  • the setting information generation unit 610 generates setting information based on information input by the user using the operation unit 54, and outputs the setting information.
  • the unit 620 outputs the setting information to the PLC 1.
  • the first setting information acquisition section 367 obtains setting information, and the obtained setting information is stored in the first setting information storage section 368.
  • the respective sections 377, 378, 387, 388, 397, and 398 of the remaining CPU units 320, 330, and 340 are also similar to the respective sections 367 and 368 of the first CPU unit 310. By doing so, the user can use the engineering tool 600 to set each CPU unit 310, 320, 330, and 340 to operate in either the "stop mode" or the "degraded operation mode" before an abnormality occurs. You can choose whether to
  • each output selection section 316, 326, 336, and 346 realizes the functions of the output selection units 316, 326, 336, and 346 by the changeover switches 318, 328, 338, and 348.
  • the functions of each output selection section 316, 326, 336, 346 are not limited to each changeover switch 318, 328, 338, 348, and can be realized.
  • each output selection section 316, 326, 336, and 346 may be realized by control by the control section 51.
  • each output selection section 316 , 326 , 336 , 346 determines whether or not to output a reset signal to each of the other CPU units 320 , 330 , 340 based on the setting information acquired from the engineering tool 600 . You may choose.
  • each reset signal output control section 313 , 323 , 333 , 343 can output a reset signal only to the failed CPU unit 310 , 320 , 330 , 340 via the internal circuit, and can also output the reset signal via the base unit 10 . It is necessary to be able to output a reset signal to all CPU units 310, 320, 330, and 340.
  • control system 2 has the operation stop selection units 366 and 376 , 386 and 396 select whether or not each CPU unit 310 should stop operating based on the setting information generated and output by the engineering tool 600.
  • the configuration information does not have to be information generated and output by the engineering tool 600.
  • a switch may be provided on the exterior of each CPU unit 310, 320, 330, 340, and each CPU unit 310, 320, 330, 340 may be stopped or stopped based on the on/off state of each switch operated by the user.
  • Setting information indicating continuation may be generated.
  • the PLC 1 be able to select between an "operation stop mode” and a "degenerate operation mode” for each of the CPU units 310, 320, 330, and 340; but not limited to.
  • the PLC 1 may be able to select either "operation stop mode” or "degenerate operation mode” for all CPU units 310, 320, 330, and 340.
  • a four-pole double-throw changeover switch is installed on the base unit.
  • the user selects whether all the CPU units 310, 320, 330, and 340 are in the "operation stop mode" or the "degradation continuation mode” using the engineering tool 600, for example. It may be possible to do so.
  • each CPU unit 310, 320, 330, 340 which includes the control section 51, main storage section 52, external storage section 53, operation section 54, transmission/reception section 56, internal bus 50, etc. perform processing, are as follows. For example, by storing and distributing a program for executing the above-mentioned operations in a recording medium readable by each CPU unit 310, 320, 330, 340, for example, a flash memory, and installing the program, the above-mentioned Each of the CPU units 310, 320, 330, and 340 may be configured to execute the processing.
  • the program is stored in a storage device of a server device on a communication network such as a LAN (Local Area Network) or the Internet, and downloaded by each CPU unit 310, 320, 330, and 340 to configure a computer. You can.
  • a communication network such as a LAN (Local Area Network) or the Internet
  • each CPU unit 310, 320, 330, and 340 when the functions of each CPU unit 310, 320, 330, and 340 are realized by sharing the OS (operating system) and application programs, or by cooperating with the OS and application programs, only the application program portion is stored on the recording medium. Alternatively, it may be stored in a storage device.
  • the program may be posted on a bulletin board system (BBS) on a communication network and provided via the network. Then, the above process may be executed by starting the program and executing it under the control of the OS in the same way as other application programs.
  • BSS bulletin board system
  • Second reset signal output control section 324... Second reset signal acquisition section, 325... Second reset execution section, 326... Second output selection section , 327...Second power supply monitoring IC, 328...Second changeover switch, 330...Third CPU unit, 331...Third input/output control section, 332...Third voltage drop detection section, 333...Third reset signal output control section, 334...Third reset signal acquisition unit, 335...Third reset execution unit, 336...Third output selection unit, 337...Third power supply monitoring IC, 338...Third changeover switch, 340...Fourth CPU unit, 341...Fourth Input/output control section, 342... Fourth voltage drop detection section, 343...
  • Fourth reset signal output control section 344... Fourth reset signal acquisition section, 345... Fourth reset execution section, 346... Fourth output selection section, 347 ...first power supply monitoring IC, 348...first changeover switch, 363...first operation confirmation signal output section, 364...first operation confirmation signal acquisition section, 366...first operation stop selection section, 367...first setting information acquisition 368...First setting information storage section, 373...Second operation confirmation signal output section, 374...Second operation confirmation signal acquisition section, 376...Second operation stop selection section, 377...Second setting information acquisition section, 378 ...Second setting information storage section, 383...Third operation confirmation signal output section, 384...Third operation confirmation signal acquisition section, 386...Third operation stop selection section, 387...Third setting information acquisition section, 388...Third Setting information storage section, 393...
  • Fourth operation confirmation signal output section 394... Fourth operation confirmation signal acquisition section, 396... Fourth operation stop selection section, 397... Fourth setting information acquisition section, 398... Fourth setting information storage 410...first input/output unit, 420...second input/output unit, 430...third input/output unit, 440...fourth input/output unit, 450...fifth input/output unit, 500...communication line, 501...th 1 communication line, 502...first diode, 503...second communication line, 504...zener diode, 505...third communication line, 506...transistor, 507...fourth communication line, 508...fifth communication line, 509,520 ...First contact, 510...Second diode, 511...Sixth communication line, 512...First terminal, 513...Seventh communication line, 514, 525...Second contact, 515...Second terminal, 516...Eighth communication Line, 517...
  • Third terminal 518, 523, 528, 533, 535... Contact, 519... Ninth communication line, 521... First pull-up resistor, 522... Tenth signal line, 524... Eleventh signal line, 526 ...Second pull-up resistor, 527...12th signal line, 529...13th signal line, 530...3rd contact, 531...3rd pull-up resistor, 532...14th signal line, 534...15th signal line, 536 ...Fourth pull-up resistor, 537...Sixteenth signal line, 600...Engineering tool, 610...Setting information generation section, 620...Setting information output section, 700...Internet.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Programmable Controllers (AREA)

Abstract

各ＣＰＵユニット（３１０、３２０、３３０、３４０）は、独立してＦＡ制御を行うことが可能である。第１ＣＰＵユニット（３１０）では、第１出力選択部（３１６）は、内部電源の電圧低下が検知された場合、第２ＣＰＵユニット（３２０）の動作を停止させるか否かを選択する。第１リセット信号出力制御部（３１３）は、第１出力選択部（３１６）が動作を停止させる選択をした場合、第２ＣＰＵユニット（３２０）の動作を停止させる一方、第１出力選択部（３１６）が動作を停止させない選択をした場合、第２ＣＰＵユニット（３２０）の動作を停止させない。

Description

プログラマブルロジックコントローラ、ＣＰＵユニット、制御方法及びプログラム
　本開示は、プログラマブルロジックコントローラ、ＣＰＵユニット、制御方法及びプログラムに関する。
　従来、ものづくりの現場では、工場の自動化、所謂ＦＡ（Factory Automation）が行われており、工場内の機器、設備は、プログラマブルロジックコントローラ（ＰＬＣ：Programmable Logic Controller）といった制御装置によって制御されている。このような制御装置を用いた制御システムでは、異常が発生したときに速やかに対処して生産能力の低下を抑える必要がある。
　特許文献１には、ユーザがＰＬＣに接続されたサポート装置によって当該ＰＬＣのＣＰＵ（Central Processing Unit）ユニットが制御する複数のデバイスを制御目的に応じてグルーピングする制御システムが開示されている。特許文献１には、ユーザがサポート装置を用いて異常が発生したデバイスが所属するグループの残りのデバイスの振る舞いを異常の内容に応じて「運転停止」、「縮退運転」、「継続運転」のうちから設定できる旨が開示されている。
　また、特許文献２には、複数の処理ブロックを制御する複数の制御コントローラと、複数の制御コントローラを統括するメインコントローラとを備えた基板処理装置が開示されている。特許文献２には、複数の制御コントローラのうちの何れか１つが故障した場合、ユーザがメインコントローラを操作して残りの制御コントローラを再起動することで縮退運転を行うことができる旨が開示されている。
　また、特許文献３には、外部機器の制御を実行可能な複数のコントローラが相互通信可能に接続され、一方のコントローラが他方のコントローラに対して外部機器の制御の実行を指示可能である制御システムが開示されている。特許文献３には、ベースユニットにＰＬＣ、モーションコントローラ、数値制御コントローラ、ロボットコントローラが装着されており、ＰＬＣは、措定の取り付け位置に装着されるとマスタコントローラとなる旨が開示されている。
特開２０１８－２００７３１号公報 特開２０１５－１５６１０５号公報 特許第４７９５２６０号公報
　特許文献１に記載された制御システムでは、何れかのデバイスに異常が発生したときには残りのデバイスで運転を継続できるが、ＰＬＣのＣＰＵユニットに異常が発生したときには全てのデバイスに異常が発生していなくても運転を継続できない問題がある。
　一方、特許文献２に記載された基板処理装置は、複数の制御コントローラで制御を行っているため、何れかの制御コントローラに異常が発生しても残りの制御コントローラで運転を継続できる。しかしながら、特許文献２に記載された基板処理装置は、運転を継続するには残りの制御コントローラを再起動する必要があり、運転が一時停止する問題がある。また、特許文献２に記載された基板処理装置では、メインコントローラに異常が発生したときには全ての制御コントローラに異常が発生していなくても運転を継続できない問題がある。
　また、特許文献３に記載された制御システムも特許文献２と同様に、マスタコントローラとしてシーケンス制御を行っているＰＬＣが故障すると、残りのコントローラが停止するので、制御システム全体の運転が継続できない問題がある。具体的には、ＰＬＣの内部に設けられた電源監視ＩＣ（Integrated Circuit）が内部電源の電圧低下を検知し、ベースユニットに装着された残りのコントローラにリセット信号を出力する。このため、故障したＰＬＣが停止するだけでなく、残りのコントローラも停止してしまう。また、特許文献３に記載された制御システムでは、複数のコントローラが互いの制御を行うことができる。よって、ＰＬＣ以外のコントローラが故障したときも同様に、故障したコントローラが残りのコントローラにリセット信号を出力するため、故障したコントローラだけでなく、ＰＬＣを含む残りのコントローラも停止してしまう。この結果、特許文献３に記載された制御システムでは、複数のコントローラのうちの何れかのコントローラに異常が発生したときには残りのコントローラも停止する問題がある。
　本開示は、上記実情に鑑みてなされたものであり、異常が発生したときに全体の運転を停止するか継続するかを選択可能とすることを目的とする。
　上記目的を達成するため、本開示に係るプログラマブルロジックコントローラは、第１ＣＰＵユニットと第２ＣＰＵユニットとが独立して制御の対象となる機器の制御を行うことが可能である。プログラマブルロジックコントローラは、第１ＣＰＵユニットの内部電源の電圧低下が検知された場合、第２ＣＰＵユニットの動作を停止させるか否かを選択する選択部を備える。また、プログラマブルロジックコントローラは、選択部が第２ＣＰＵユニットの動作を停止させることを選択した場合、第２ＣＰＵユニットの動作を停止させる一方、選択部が第２ＣＰＵユニットの動作を停止させないことを選択した場合、第２ＣＰＵユニットの動作を停止させない動作制御部とを備える。
　本開示によれば、プログラマブルロジックコントローラは、第１ＣＰＵユニットの内部電源の電圧低下が検知された場合、第２ＣＰＵユニットの動作を停止させる選択をしていれば第１ＣＰＵユニットだけでなく第２ＣＰＵユニットも動作を停止するため、運転を停止する。一方、プログラマブルロジックコントローラは、第１ＣＰＵユニットの内部電源の電圧低下が検知された場合、第２ＣＰＵユニットに動作の動作を停止させる選択をしていなければ第２ＣＰＵユニットが動作を停止しないため、運転を継続する。よって、プログラマブルロジックコントローラは、全てのＣＰＵユニットの動作を停止して全体の運転を停止する「運転停止モード」と、異常が発生していないＣＰＵユニットの動作を継続して全体の運転を一時停止することなく継続する「縮退運転モード」とを選択できる。このため、プログラマブルロジックコントローラは、異常が発生したときに全体の運転を停止するか継続するかを選択可能とすることができる。
本開示の実施の形態１に係るプログラマブルロジックコントローラの構成を示すブロック図 実施の形態１に係るプログラマブルロジックコントローラの機能構成を示すブロック図 実施の形態１に係る各ＣＰＵユニットのハードウェア構成を示すブロック図 実施の形態１に係る各ユニット間におけるリセット信号の通信回路を示す図 実施の形態１に係る各ユニット間におけるリセット信号の通信回路を示す図 本開示の実施の形態２に係る制御システムの構成を示すブロック図 実施の形態２に係る制御システムの機能構成を示すブロック図 実施の形態２に係る設定情報の表示例を示す図 実施の形態２に係る第１動作停止選択処理のフローチャート
　以下、本開示を実施するための形態に係るプログラマブルロジックコントローラ、ＣＰＵユニット、制御方法及びプログラムについて図面を参照して詳細に説明する。なお、図中同一又は相当する部分には同じ符号を付す。また、「プログラマブルロジックコントローラ」については、以降「ＰＬＣ」と記載する。
［実施の形態１］
（実施の形態１に係るＰＬＣ１について）
　本開示の実施の形態１に係るＰＬＣ１は、図１に示すように、複数種類のユニットが装着されるベースユニット１０を備える。また、ＰＬＣ１は、装着されたベースユニット１０を介して各ユニットに電力供給を行う電源ユニット２０を備える。また、ＰＬＣ１は、装着されたベースユニット１０を介してＦＡ（Factory Automation）制御を行うＣＰＵ（Central Processing Unit）ユニット３０を備える。また、ＰＬＣ１は、装着されたベースユニット１０を介してＣＰＵユニット３０と外部の機器、設備との間における制御信号の入出力を行うＩ／Ｏ（Input / OutPut）ユニット４０を備える。
　ここで、近年、ＦＡの制御システムは、ＩｏＴ（Internet of Things）、ビッグデータ活用といった新たな技術を導入して大量のデータを収集、分析することで、工場の生産性を向上することが求められている。
　例えば、ＦＡの制御システムは、従来のシーケンス制御だけでなく、ネットワークで接続された機器、装置のログ、装置の映像ログといった運転稼働中のデータを収集、分析して活用することが求められるようになってきている。特に、制御システムは、上述したデータ収集の制御を行うことで、異常発生時、異常発生前後の複数の機器、装置の運転稼働中のデータの収集、分析が重要となってきている。
　また、例えば、工業製品の市場のグローバル化により、国内外を問わず、距離が離れた複数の工場での生産も増加している。このため、ＦＡの制御システムは、リモート監視の制御を行うことで、生産現場の機器、設備の状態を離れた事務所、その他の遠隔地から確認し、トラブル発生時に詳細な状況を把握して直ぐに対処可能にすることも求められている。
　また、例えば、人、財産、環境を保護するために必要な安全制御は、従来、制御システムとは別のシステムで構築されていたが、別のシステムとすると設備投資の費用が増加するだけでなく、操作性の相違、プログラムの別管理により、エンジニアリングコストが増加する問題がある。このため、ＦＡの制御システムは、上述した安全制御を行うことで、当該別のシステムを取り込む形で統合してこれらのコストを削減することも求められている。
　よって、ＦＡの制御システムに用いられるＰＬＣ１は、ＣＰＵユニット３０がＩ／Ｏユニット４０を介して外部の機器、設備に対して、例えば、シーケンス制御、データ収集の制御、リモート監視の制御、安全制御といったＦＡ制御を行う。
（実施の形態１に係るＣＰＵユニット３０について）
　ＣＰＵユニット３０は、第１ＣＰＵユニット３１０、第２ＣＰＵユニット３２０、第３ＣＰＵユニット３３０、第４ＣＰＵユニット３４０を含む。ＣＰＵユニット３０は、これら複数のＣＰＵユニット３１０、３２０、３３０、３４０に制御を分散して行わせる所謂冗長マルチＣＰＵ構成である。すなわち、各ＣＰＵユニット３１０、３２０、３３０、３４０は、ＰＬＣ１の全体の制御を行うメインコントローラになることなく、互いに独立して外部の機器、設備に関するＦＡ制御を行っている。例えば、各ＣＰＵユニット３１０、３２０、３３０、３４０は、ＰＬＣ１の全体の制御を行うことなく、上述したシーケンス制御、データ収集の制御、リモート監視の制御、安全制御のうちの何れかの制御を独立して別々に行っている。
　第１ＣＰＵユニット３１０は、例えば、シーケンス制御を行うＣＰＵユニットである。図２に示すように、第１ＣＰＵユニット３１０は、Ｉ／Ｏユニット４０との制御信号の入出力を制御する入出力制御部の一例としての第１入出力制御部３１１を含む。また、第１ＣＰＵユニット３１０は、内部電源の電圧低下を検知する電圧低下検知部の一例としての第１電圧低下検知部３１２を含む。また、第１ＣＰＵユニット３１０は、ＣＰＵユニットの動作を停止させることが可能な信号である動作停止信号の一例としてのリセット信号の出力を制御する動作制御部及び出力制御部の一例としての第１リセット信号出力制御部３１３を含む。また、第１ＣＰＵユニット３１０は、リセット信号を取得する取得部の一例としての第１リセット信号取得部３１４を含む。また、第１ＣＰＵユニット３１０は、取得したリセット信号に基づいてリセット処理を実行する動作制御部及び動作停止制御部の一例としての第１リセット実行部３１５を含む。また、第１ＣＰＵユニット３１０は、他のＣＰＵユニット３２０、３３０、３４０にリセット信号を出力するか否かを選択する選択部及び出力選択部の一例としての第１出力選択部３１６を含む。
　第２ＣＰＵユニット３２０は、例えば、データ収集の制御を行うＣＰＵユニットである。第２ＣＰＵユニット３２０は、第１入出力制御部３１１と同様の入出力制御部の一例としての第２入出力制御部３２１を含む。第２ＣＰＵユニット３２０は、第１電圧低下検知部３１２と同様の電圧低下検知部の一例としての第２電圧低下検知部３２２を含む。また、第２ＣＰＵユニット３２０は、第１リセット信号出力制御部３１３と同様の動作制御部及び出力制御部の一例としての第２リセット信号出力制御部３２３を含む。また、第２ＣＰＵユニット３２０は、第１リセット信号取得部３１４と同様の取得部の一例としての第２リセット信号取得部３２４を含む。また、第２ＣＰＵユニット３２０は、第１リセット実行部３１５と同様の動作制御部及び動作停止制御部の一例としての第２リセット実行部３２５を含む。また、第２ＣＰＵユニット３２０は、第１出力選択部３１６と同様の選択部及び出力選択部の一例としての第２出力選択部３２６を含む。
　第３ＣＰＵユニット３３０は、例えば、リモート監視の制御を行うＣＰＵユニットである。第３ＣＰＵユニット３３０は、各ＣＰＵユニット３１０、３２０の各部３１１～３１６、３２１～３２６と同様の第３入出力制御部３３１、第３電圧低下検知部３３２、第３リセット信号出力制御部３３３、第３リセット信号取得部３３４、第３リセット実行部３３５、第３出力選択部３３６を含む。
　第４ＣＰＵユニット３４０は、例えば、安全制御を行うＣＰＵユニットである。第４ＣＰＵユニット３４０は、各ＣＰＵユニット３１０、３２０、３３０の各部３１１～３１６、３２１～３２６、３３１～３３６と同様の第４入出力制御部３４１、第４電圧低下検知部３４２、第４リセット信号出力制御部３４３、第４リセット信号取得部３４４、第４リセット実行部３４５、第４出力選択部３４６を含む。
（実施の形態１に係るＩ／Ｏユニット４０について）
　図１に戻り、Ｉ／Ｏユニット４０は、第１ＣＰＵユニット３１０と外部の機器、設備との間におけるシーケンス制御に関する制御信号の入出力を行う第１入出力ユニット４１０を含む。また、Ｉ／Ｏユニット４０は、第２ＣＰＵユニット３２０と外部の機器、設備との間におけるデータ収集の制御に関する制御信号の入出力を行う第２入出力ユニット４２０を含む。また、Ｉ／Ｏユニット４０は、第３ＣＰＵユニット３３０と外部の機器、設備との間におけるリモート監視の制御に関する制御信号の入出力を行う第３入出力ユニット４３０を含む。また、Ｉ／Ｏユニット４０は、第４ＣＰＵユニット３４０と外部の機器、設備との間における安全制御に関する制御信号の入出力を行う第４入出力ユニット４４０を含む。また、Ｉ／Ｏユニット４０は、全てＣＰＵユニット３１０、３２０、３３０、３４０と外部の機器、設備との間におけるＦＡ制御に関する制御信号の入出力を行う第５入出力ユニット４５０を含む。
（実施の形態１に係る各ＣＰＵユニット３１０、３２０、３３０、３４０のハードウェア構成について）
　図３に示すように、各ＣＰＵユニット３１０、３２０、３３０、３４０は、制御プログラム５９に従って処理を実行する制御部５１を備える。制御部５１は、ＣＰＵ（Central Processing Unit）を備える。制御部５１は、制御プログラム５９に従って、図２に示す、各入出力制御部３１１、３２１、３３１、３４１、各電圧低下検知部３１２、３２２、３３２、３４２、各リセット実行部３１５、３２５、３３５、３４５として機能する。
　図３に戻り、各ＣＰＵユニット３１０、３２０、３３０、３４０は、制御プログラム５９をロードし、制御部５１の作業領域として用いられる主記憶部５２を備える。主記憶部５２は、ＲＡＭ（Random Access Memory）を備える。
　また、各ＣＰＵユニット３１０、３２０、３３０、３４０は、制御プログラム５９を予め記憶する外部記憶部５３を備える。外部記憶部５３は、制御部５１の指示に従って、このプログラムが記憶するデータを制御部５１に供給し、制御部５１から供給されたデータを記憶する。外部記憶部５３は、フラッシュメモリといった不揮発性メモリを備える。
　また、各ＣＰＵユニット３１０、３２０、３３０、３４０は、ユーザに操作される操作部５４を備える。操作部５４を介して、入力された情報が制御部５１に供給される。操作部５４は、例えば、後述する切替スイッチといった情報入力部品を備える。操作部５４は、図２に示す各出力選択部３１６、３２６、３３６、３４６として機能する。
　図３に戻り、各ＣＰＵユニット３１０、３２０、３３０、３４０は、情報を送受信する送受信部５６を備える。送受信部５６は、ネットワークに接続する通信網終端装置、無線通信装置等の情報通信部品を備える。送受信部５６は、図２に示す、各リセット信号出力制御部３１３、３２３、３３３、３４３、各リセット信号取得部３１４、３２４、３３４、３４４として機能する。
　図３に戻り、各ＣＰＵユニット３１０、３２０、３３０、３４０では、主記憶部５２、外部記憶部５３、操作部５４及び送受信部５６はいずれも内部バス５０を介して制御部５１に接続されている。
　各ＣＰＵユニット３１０、３２０、３３０、３４０は、制御部５１が主記憶部５２、外部記憶部５３、操作部５４及び送受信部５６を資源として用いることによって、図２に示す上記の各部３１１～３１６、３２１～３２６、３３１～３３６、３４１～３４６の機能を実現する。
　例えば、第１ＣＰＵユニット３１０は、第１入出力制御部３１１が行う入出力制御部ステップの一例としての第１入出力制御部ステップを実行する。また、例えば、第１ＣＰＵユニット３１０は、第１電圧低下検知部３１２が行う電圧低下検知ステップの一例としての第１電圧低下検知ステップを実行する。また、例えば、第１ＣＰＵユニット３１０は、第１リセット信号出力制御部３１３が行う動作制御ステップ及び出力制御ステップの一例としての第１リセット信号出力制御ステップを実行する。また、例えば、第１ＣＰＵユニット３１０は、第１リセット信号取得部３１４が行う取得ステップの一例としての第１リセット信号取得ステップを実行する。また、例えば、第１ＣＰＵユニット３１０は、第１リセット実行部３１５が行う動作制御部及び動作停止制御ステップの一例としての第１リセット実行ステップを実行する。また、例えば、第１ＣＰＵユニット３１０は、第１出力選択部３１６が行う選択ステップ及び出力選択ステップの一例としての第１出力選択ステップを実行する。
　また、例えば、第２ＣＰＵユニット３２０は、第２入出力制御部３２１が行う入出力制御部ステップの一例としての第２入出力制御部ステップを実行する。また、例えば、第２ＣＰＵユニット３２０は、第２電圧低下検知部３２２が行う電圧低下検知ステップの一例としての第２電圧低下検知ステップを実行する。また、例えば、第２ＣＰＵユニット３２０は、第２リセット信号出力制御部３２３が行う動作制御ステップ及び出力制御ステップの一例としての第２リセット信号出力制御ステップを実行する。また、例えば、第２ＣＰＵユニット３２０は、第２リセット信号取得部３２４が行う取得ステップの一例としての第２リセット信号取得ステップを実行する。また、例えば、第２ＣＰＵユニット３２０は、第２リセット実行部３２５が行う動作制御ステップ及び動作停止制御ステップの一例としての第２リセット実行ステップを実行する。また、例えば、第２ＣＰＵユニット３２０は、第２出力選択部３２６が行う選択ステップ及び出力選択ステップの一例としての第２出力選択ステップを実行する。
　また、例えば、第３ＣＰＵユニット３３０は、第３入出力制御部３３１が行う入出力制御部ステップの一例としての第３入出力制御部ステップを実行する。また、例えば、第３ＣＰＵユニット３３０は、第３電圧低下検知部３３２が行う電圧低下検知ステップの一例としての第３電圧低下検知ステップを実行する。また、例えば、第３ＣＰＵユニット３３０は、第３リセット信号出力制御部３３３が行う動作制御ステップ及び出力制御ステップの一例としての第３リセット信号出力制御ステップを実行する。また、例えば、第３ＣＰＵユニット３３０は、第３リセット信号取得部３３４が行う取得ステップの一例としての第３リセット信号取得ステップを実行する。また、例えば、第３ＣＰＵユニット３３０は、第３リセット実行部３３５が行う動作制御ステップ及び動作停止制御ステップの一例としての第３リセット実行ステップを実行する。また、例えば、第３ＣＰＵユニット３３０は、第３出力選択部３３６が行う出力選択ステップの一例としての第３出力選択ステップを実行する。
　また、例えば、第４ＣＰＵユニット３４０は、第４入出力制御部３４１が行う入出力制御部ステップの一例としての第４入出力制御部ステップを実行する。また、例えば、第４ＣＰＵユニット３４０は、第４電圧低下検知部３４２が行う電圧低下検知ステップの一例としての第４電圧低下検知ステップを実行する。また、例えば、第４ＣＰＵユニット３４０は、第４リセット信号出力制御部３４３が行う動作制御ステップ及び出力制御ステップの一例としての第４リセット信号出力制御ステップを実行する。また、例えば、第４ＣＰＵユニット３４０は、第４リセット信号取得部３４４が行う取得ステップの一例としての第４リセット信号取得ステップを実行する。また、例えば、第４ＣＰＵユニット３４０は、第４リセット実行部３４５が行う動作制御ステップ及び動作停止制御ステップの一例としての第４リセット実行ステップを実行する。また、例えば、第４ＣＰＵユニット３４０は、第４出力選択部３４６が行う出力選択ステップの一例としての第４出力選択ステップを実行する。
（実施の形態１に係る各ＣＰＵユニット３１０、３２０、３３０、３４０の機能構成の詳細について）
　図２に戻り、第１入出力制御部３１１は、第１入出力ユニット４１０との制御信号の入出力を制御するとともに、第５入出力ユニット４５０との制御信号の入出力も制御する。
　第１リセット信号取得部３１４は、第１ＣＰＵユニット３１０又は他のＣＰＵユニット３２０、３３０、３４０から出力されたリセット信号を取得する。
　第１リセット実行部３１５は、第１リセット信号取得部３１４がリセット信号を取得したときにリセット処理を実行し、第１ＣＰＵユニット３１０の動作を停止する。
　ここで、電源ユニット２０及び各ＣＰＵユニット３１０、３２０、３３０、３４０におけるリセット信号の送受信は、例えば、図４、図５に示す回路によって実現可能である。第１電圧低下検知部３１２及び第１リセット信号出力制御部３１３の機能は、例えば、図４、図５に示す出力部の一例としての第１電源監視ＩＣ３１７によって実現可能である。また、第１出力選択部３１６の機能は、例えば、図４、図５に示す切替スイッチの一例としての第１切替スイッチ３１８によって実現可能である。第１切替スイッチ３１８は、例えば、第１ＣＰＵユニット３１０の外装部分に設けられたユーザが操作可能な所謂単極双投形のスイッチである。
　図４、図５に示す回路では、電源ユニット２０と各ＣＰＵユニット３１０、３２０、３３０、３４０とは、第１通信線５０１によって接続されており、第１通信線５０１の電位は＋５Ｖである。また、電源ユニット２０と第１ダイオード５０２のカソードとは、第２通信線５０３によって接続されている。また、第１ダイオード５０２のアノードとツェナーダイオード５０４のカソードとは、第３通信線５０５によって接続されている。また、ツェナーダイオード５０４のアノードとトランジスタ５０６のベースとは、第４通信線５０７によって接続されている。また、トランジスタ５０６のエミッタは接地されており、トランジスタ５０６のコレクタと各ＣＰＵユニット３１０、３２０、３３０、３４０とは、第５通信線５０８によって接続されている。
　また、第２通信線５０３の第１接点５０９と第２ダイオード５１０のカソードとは、第６通信線５１１によって接続されている。また、第２ダイオード５１０のアノードと第１切替スイッチ３１８の第１端子５１２とは、第７通信線５１３によって接続されている。また、第２通信線５０３の第２接点５１４と第１切替スイッチ３１８の第２端子５１５とは、第８通信線５１６によって接続されている。また、第１回路切替用スイッチ３１８の第３端子５１７と第１ＣＰＵユニット３１０の内部回路の通信線５００の接点５１８とは、第９通信線５１９によって接続されている。
　また、第１通信線５０１の第１接点５２０と第１プルアップ抵抗５２１の一端とは、第１０信号線５２２によって接続されている。また、第１プルアップ抵抗５２１の他端と第７通信線５１３の接点５２３とは、第１１信号線５２４によって接続されている。また、第１通信線５０１の第２接点５２５と第２プルアップ抵抗５２６の一端とは、第１２信号線５２７によって接続されている。また、第２プルアップ抵抗５２６の他端と第３通信線５０５の接点５２８とは、第１３信号線５２９によって接続されている。また、第１通信線５０１の第３接点５３０と第３プルアップ抵抗５３１の一端とは、第１４信号線５３２によって接続されている。また、第３プルアップ抵抗５３１の他端と第５通信線５０８の接点５３３とは、第１５信号線５３４によって接続されている。また、第４通信線５０７の接点５３５と第４プルアップ抵抗５３６の一端とは、第１６信号線５３７によって接続されており、第４プルアップ抵抗５３６の他端は接地されている。
　よって、電源ユニット２０と各ＣＰＵユニット３１０、３２０、３３０、３４０とは、各部材５０２～５０８を介して電気的に接続されている。このため、電源ユニット２０が故障して電圧低下を検知すると、電源ユニット２０は、各部材５０２～５０８を介して各ＣＰＵユニット３１０、３２０、３３０、３４０にリセット信号を出力する。具体的には、第２通信線５０３の電位を変化させることで、スイッチング素子であるトランジスタ５０６のベースの電位が変化してコレクタとエミッタとの間に各ＣＰＵユニット３１０、３２０、３３０、３４０からの電流が流れる。したがって、各ＣＰＵユニット３１０、３２０、３３０、３４０は、電源ユニット２０からのリセット信号の出力を検知してリセット処理を実行することになる。
　この結果、電源ユニット２０が故障した場合、全てのＣＰＵユニット３１０、３２０、３３０、３４０が動作を停止し、全ての入出力ユニット４１０～４５０との制御信号の送受信が停止する。
　ここで、第１ＣＰＵユニット３１０が故障した場合について考える。この場合、図５の矢印で示すように、第１電源監視ＩＣ３１７は、第１ＣＰＵユニット３１０の内部電源の電圧低下を検知したときに通信線５００を介してリセット信号を第１ＣＰＵユニット３１０の制御部５１に出力する。このため、故障した第１ＣＰＵユニット３１０では、第１リセット信号取得部３１４がリセット信号を取得し、第１リセット実行部３１５がリセット処理を実行して動作を停止する。
　このとき、第１切替スイッチ３１８において第２端子５１５と第３端子５１７とが接続されている場合には、図４に示すように、第１切替スイッチ３１８と第２通信線５０３とは、第８通信線５１６によって接続されている。このため、第１電源監視ＩＣ３１７は、図４の矢印で示すように、通信線５００を介して第１ＣＰＵユニット３１０にリセット信号を出力すると、各部材５１９、５１７、５１５、５１６、５０２～５０８を介して残りの各ＣＰＵユニット３２０、３３０、３４０にも当該リセット信号を出力する。したがって、各ＣＰＵユニット３１０、３２０、３３０、３４０は、電源ユニット２０からリセット信号が出力されたときと同様に、リセット信号を取得してリセット処理を実行して動作を停止することになる。
　この結果、第１切替スイッチ３１８において第２端子５１５と第３端子５１７とが接続されている場合、故障した第１ＣＰＵユニット３１０を含む全てのＣＰＵユニット３１０、３２０、３３０、３４０が動作を停止し、全ての入出力ユニット４１０～４５０との制御信号の送受信が停止する。
　一方、第１切替スイッチ３１８において第１端子５１２と第３端子５１７とが接続されている場合には、図５に示すように、第１電源監視ＩＣ３１７は、第１切替スイッチ３１８と第２通信路との間に各部材５１０、５２４、５２１が接続されている。このため、図４に示す回路とは異なり、第１電源監視ＩＣ３１７は、図５の矢印で示すように、通信線５００を介して第１ＣＰＵユニット３１０にリセット信号を出力しても残りの各ＣＰＵユニット３２０、３３０、３４０には当該リセット信号が出力されない。具体的には、第２通信線５０３の電位を変化させることができず、スイッチング素子であるトランジスタ５０６のベースの電位が変化しない。したがって、故障した第１ＣＰＵユニット３１０は、リセット処理を実行する一方、残りの各ＣＰＵユニット３２０、３３０、３４０は、リセット処理を実行しないことになる。
　この結果、第１切替スイッチ３１８において第１端子５１２と第３端子５１７とが接続されている場合、故障した第１ＣＰＵユニット３１０のみが動作を停止する一方、残りの各ＣＰＵユニット３２０、３３０、３４０が動作を一時停止せずに継続することができる。よって、故障した第１ＣＰＵユニット３１０と第１入出力ユニット４１０との制御信号の送受信のみが停止する一方、残りの各ＣＰＵユニット３２０、３３０、３４０と残りの各入出力ユニット４２０～４５０との制御信号の送受信が継続する。
　なお、第２ＣＰＵユニット３２０の各部３２１～３２５については、「第１ＣＰＵユニット３１０」を「第２ＣＰＵユニット３２０」、「第１入出力制御部３１１」を「第２入出力制御部３２１」、「第１電圧低下検知部３１２」を「第２電圧低下検知部３２２」、「第１リセット信号出力制御部３１３」を「第２リセット信号出力制御部３２３」、「第１リセット信号取得部３１４」を「第２リセット信号取得部３２４」、「第１リセット実行部３１５」を「第２リセット実行部３２５」、「第１出力選択部３１６」を「第２出力選択部３２６」、「第１電源監視ＩＣ３１７」を「第２電源監視ＩＣ３２７」、「第１切替スイッチ３１８」を「第２切替スイッチ３２８」、「ＣＰＵユニット３２０、３３０、３４０」を「ＣＰＵユニット３１０、３３０、３４０」、「第１入出力ユニット４１０」を「第２入出力ユニット４２０」、「入出力ユニット４２０～４５０」を「入出力ユニット４１０、４３０～４５０」に読み替えれば、上記と同様の説明となる。よって、冗長な説明を省略するため、詳細な説明を省略する。
　また、第３ＣＰＵユニット３３０の各部３３１～３３５についても同様に、「第１ＣＰＵユニット３１０」を「第３ＣＰＵユニット３３０」、「第１入出力制御部３１１」を「第３入出力制御部３３１」、「第１電圧低下検知部３１２」を「第３電圧低下検知部３３２」、「第１リセット信号出力制御部３１３」を「第３リセット信号出力制御部３３３」、「第１リセット信号取得部３１４」を「第３リセット信号取得部３３４」、「第１リセット実行部３１５」を「第３リセット実行部３３５」、「第１出力選択部３１６」を「第３出力選択部３３６」、「第１電源監視ＩＣ３１７」を「第３電源監視ＩＣ３３７」、「第１切替スイッチ３１８」を「第３切替スイッチ３３８」、「ＣＰＵユニット３２０、３３０、３４０」を「ＣＰＵユニット３１０、３２０、３４０」、「第１入出力ユニット４１０」を「第３入出力ユニット４３０」、「入出力ユニット４２０～４５０」を「入出力ユニット４１０、４２０、４４０、４５０」に読み替えれば、上記と同様の説明となる。よって、冗長な説明を省略するため、詳細な説明を省略する。
　また、第４ＣＰＵユニット３４０の各部３４１～３４５についても同様に、「第１ＣＰＵユニット３１０」を「第４ＣＰＵユニット３４０」、「第１入出力制御部３１１」を「第４入出力制御部３４１」、「第１電圧低下検知部３１２」を「第４電圧低下検知部３４２」、「第１リセット信号出力制御部３１３」を「第４リセット信号出力制御部３４３」、「第１リセット信号取得部３１４」を「第４リセット信号取得部３４４」、「第１リセット実行部３１５」を「第４リセット実行部３４５」、「第１出力選択部３１６」を「第４出力選択部３４６」、「第１電源監視ＩＣ３１７」を「第４電源監視ＩＣ３４７」、「第１切替スイッチ３１８」を「第４切替スイッチ３４８」、「ＣＰＵユニット３２０、３３０、３４０」を「ＣＰＵユニット３１０、３２０、３３０」、「第１入出力ユニット４１０」を「第４入出力ユニット４４０」、「入出力ユニット４２０～４５０」を「入出力ユニット４１０～４３０、４５０」に読み替えれば、上記と同様の説明となる。よって、冗長な説明を省略するため、詳細な説明を省略する。
　以上説明したように、本実施の形態に係るＰＬＣ１によれば、各ＣＰＵユニット３１０、３２０、３３０、３４０では、各入出力制御部３１１、３２１、３３１、３４１によって各入出力ユニット４１０～４５０との制御信号の入出力を制御することで、互いに独立して外部の機器、設備に関するＦＡ制御を行うことが可能である。
　第１ＣＰＵユニット３１０では、第１電圧低下検知部３１２は、内部電源の電圧低下を検知し、第１リセット信号出力制御部３１３は、リセット信号を出力する。また、第１リセット信号取得部３１４は、各ＣＰＵユニット３１０、３２０、３３０、３４０から出力されたリセット信号を取得し、第１リセット実行部３１５は、取得したリセット信号に基づいてリセット処理を実行して第１ＣＰＵユニット３１０の動作を停止する。また、第１出力選択部３１６は、他のＣＰＵユニット３２０、３３０、３４０にリセット信号を出力するか否かを選択することで、他のＣＰＵユニット３２０、３３０、３４０の動作を停止させるか否かを選択する。
　そして、第１リセット信号出力制御部３１３は、第１出力選択部３１６がリセット信号を出力する選択をした場合、他のＣＰＵユニット３２０、３３０、３４０にもリセット信号を出力して動作を停止させる。一方、第１リセット信号出力制御部３１３は、第１出力選択部３１６がリセット信号を出力しない選択をした場合、他のＣＰＵユニット３２０、３３０、３４０にリセット信号を出力せず、動作を停止させない。
　また、残りの各ＣＰＵユニット３２０、３３０、３４０の各部３２２～３２６、３３２～３３６、３４２～３４６についても、第１ＣＰＵユニット３１０の各部３１２～３１６と同様である。
　このようにすることで、本実施の形態に係るＰＬＣ１は、例えば、異常が発生した第１ＣＰＵユニット３１０が他の各ＣＰＵユニット３２０、３３０、３４０にもリセット信号を出力する選択をしていれば他の各ＣＰＵユニット３２０、３３０、３４０も動作を停止するため、運転を停止する。一方、本実施の形態に係るＰＬＣ１は、異常が発生した第１ＣＰＵユニット３１０が他の各ＣＰＵユニット３２０、３３０、３４０にもリセット信号を出力する選択をしていなければ他の各ＣＰＵユニット３２０、３３０、３４０が動作を停止しないため、運転を継続する。
　よって、本実施の形態に係るＰＬＣ１は、異常が発生した第１ＣＰＵユニット３１０における上記の選択によって、全てのＣＰＵユニット３１０、３２０、３３０、３４０の動作を停止して制御システム全体の運転を停止する「運転停止モード」と、異常が発生していない各ＣＰＵユニット３２０、３３０、３４０の動作を継続して制御システム全体の運転を一時停止することなく継続する「縮退運転モード」とを選択できる。このため、本実施の形態に係るＰＬＣ１は、異常が発生したときに制御システム全体の運転を停止するか継続するかを選択可能とすることができる。
　また、本実施の形態に係るＰＬＣ１によれば、第１出力選択部３１６は、図４、図５に示す第１切替スイッチ３１８からの出力に基づいて他のＣＰＵユニット３２０、３３０、３４０にリセット信号を出力するか否かを選択することが可能である。また、第１切替スイッチ３１８は、第１ＣＰＵユニット３１０の外装部分に設けられ、ユーザが操作可能である。また、残りの各ＣＰＵユニット３２０、３３０、３４０の各出力選択部３２６、３３６、３４６及び各切替スイッチ３２８、３３８、３４８についても、第１ＣＰＵユニット３１０の第１出力選択部３１６及び第１切替スイッチ３１８と同様である。
　このようにすることで、ユーザは、各切替スイッチ３１８、３２８、３３８、３４８を操作することで、各ＣＰＵユニット３１０、３２０、３３０、３４０に異常が発生する前に予め「運転停止モード」と「縮退運転モード」との何れのモードで運用するかを選択できる。
　ここで、一部のユーザには、ＰＬＣ１のように冗長マルチＣＰＵ構成である場合、何れかのＣＰＵユニットに異常が発生しても全体の運転を一時停止することなく継続させて異常発生中、異常発生前後のデータを継続して収集したいとの要請がある。この場合、ＰＬＣは、継続運転中、すなわち、オンラインで異常が発生したＣＰＵユニットの交換・修理等を実施することができる必要がある。
　しかしながら、従来公知のＦＡのＰＬＣでは、上述した特許文献１～３のように、何れかのＣＰＵユニットが故障した場合、安全に復帰作業を行うため、全体の運転を停止することが一般的である。このため、従来公知のＰＬＣは、上述したユーザの要請に応えられない問題がある。
　これに対して、本実施の形態に係るＰＬＣ１では、上述したように「縮退運転モード」を選択すれば、オンラインで異常が発生したＣＰＵユニットの交換・修理等を実施することができ、異常発生中、異常発生前後のデータを継続して収集することができる。この結果、本実施の形態に係るＰＬＣ１は、上述したユーザの要請に応えることができる。
［実施の形態２］
　実施の形態１に係るＰＬＣ１では、異常が発生したＣＰＵユニット３１０、３２０、３３０、３４０が残りの各ＣＰＵユニット３１０、３２０、３３０、３４０にリセット信号を出力するか否かを選択することで全体の運転を停止するか継続するかを選択可能としたが、これに限定されない。例えば、各ＣＰＵユニット３１０、３２０、３３０、３４０が定期的に互いの動作を確認し合い、他の各ＣＰＵユニット３１０、３２０、３３０、３４０の動作の確認ができないときに自身も動作を停止するか否かを選択することで全体の運転を停止するか継続するかを選択可能としてもよい。以下、図６～図９を参照して、実施の形態２に係る制御システム２について、詳細に説明する。なお、実施の形態２では、実施の形態１と異なる構成について説明し、実施の形態１と同一の構成については冗長であるため説明を省略する。
（実施の形態２に係る制御システム２について）
　図６に示すように、本開示の実施の形態２に係る制御システム２は、ＰＬＣ１、エンジニアリングツール６００を備える。ＰＬＣ１とエンジニアリングツール６００とは、ネットワークの一例としてのインターネット７００によって接続されている。
（実施の形態２に係るＣＰＵユニット３０について）
　第１ＣＰＵユニット３１０は、図２に示す第１リセット信号出力制御部３１３に替えて、第１ＣＰＵユニット３１０が動作している旨を示す信号である動作確認信号を出力する出力部の一例としての図７に示す第１動作確認信号出力部３６３を含む。また、第１ＣＰＵユニット３１０は、図２に示す第１リセット信号取得部３１４に替えて他の各ＣＰＵユニット３２０、３３０、３４０から動作確認信号を取得する取得部の一例としての図７に示す第１動作確認信号取得部３６４を含む。また、第１ＣＰＵユニット３１０は、図２に示す第１出力選択部３１６に替えて第１ＣＰＵユニット３１０の動作を停止するか否かを選択する選択部及び動作停止選択部の一例としての図７に示す第１動作停止選択部３６６を含む。また、図７に示すように、第１ＣＰＵユニット３１０は、設定情報を取得する設定情報取得部の一例としての第１設定情報取得部３６７、設定情報を記憶する設定情報記憶部の一例としての第１設定情報記憶部３６８を含む。
　第２ＣＰＵユニット３２０は、図２に示す第２リセット信号出力制御部３２３に替えて第１動作確認信号出力部３６３と同様の出力部の一例としての図７に示す第２動作確認信号出力部３７３を含む。また、第２ＣＰＵユニット３２０は、図２に示す第２リセット信号取得部３２４に替えて第１動作確認信号取得部３６４と同様の取得部の一例としての図７に示す第２動作確認信号取得部３７４を含む。また、第２ＣＰＵユニット３２０は、図２に示す第２出力選択部３２６に替えて第１動作停止選択部３６６と同様の選択部及び動作停止選択部の一例としての図７に示す第２動作停止選択部３７６を含む。また、図７に示すように、第２ＣＰＵユニット３２０は、第１設定情報取得部３６７と同様の設定情報取得部の一例としての第２設定情報取得部３７７を含む。また、第２ＣＰＵユニット３２０は、第１設定情報記憶部３６８と同様の設定情報記憶部の一例としての第２設定情報記憶部３７８を含む。
　第３ＣＰＵユニット３３０は、図２に示す第３リセット信号出力制御部３３３、第３リセット信号取得部３３４、第３出力選択部３３６に替えて図７に示す各部３６３、３６４、３６６、３７３、３７４、３７６と同様の第３動作確認信号出力部３８３、第３動作確認信号取得部３８４、第３動作停止選択部３８６を含む。また、第３ＣＰＵユニット３３０は、図７に示す各部３６７、３６８、３７７、３７８と同様の第３設定情報取得部３８７、第３設定情報記憶部３８８を含む。
　第４ＣＰＵユニット３４０は、図２に示す第４リセット信号出力制御部３４３、第４リセット信号取得部３４４、第４出力選択部３４６に替えて図７に示す各部３６３、３６４、３６６、３７３、３７４、３７６、３８３、３８４、３８６と同様の第４動作確認信号出力部３９３、第４動作確認信号取得部３９４、第４動作停止選択部３９６を含む。また、第４ＣＰＵユニット３４０は、図７に示す各部３６７、３６８、３７７、３７８、３８７、３８８と同様の第４設定情報取得部３９７、第４設定情報記憶部３９８を含む。
（実施の形態２に係るエンジニアリングツール６００について）
　エンジニアリングツール６００は、例えば、エンジニアリングツール用のソフトウェアがインストールされたパーソナルコンピュータである。エンジニアリングツール６００は、設定情報を生成する設定情報生成部６１０、設定情報を出力する設定情報出力部６２０を含む。
（実施の形態２に係る各ＣＰＵユニット３１０、３２０、３３０、３４０のハードウェア構成について）
　図３に戻り、実施の形態２に係る各ＣＰＵユニット３１０、３２０、３３０、３４０では、制御部５１は、図７に示す、各動作停止選択部３６６、３７６、３８６、３９６として機能する。また、送受信部５６は、各動作確認信号出力部３６３、３７３、３８３、３９３、各動作確認信号取得部３６４、３７４、３８４、３９４、各設定情報取得部３６７、３７７、３８７、３９７として機能する。また、外部記憶部５３は、各設定情報記憶部３６８、３７８、３８８、３９８として機能する。
　図３に戻り、各ＣＰＵユニット３１０、３２０、３３０、３４０は、制御部５１が主記憶部５２、外部記憶部５３、操作部５４及び送受信部５６を資源として用いることによって、図７に示す上記の各部３６３、３６４、３６６～３６８、３７３、３７４、３７６～３７８、３８３、３８４、３８６～３８８、３９３、３９４、３９６～３９８の機能を実現する。
　例えば、第１ＣＰＵユニット３１０は、第１動作確認信号出力部３６３が行う出力ステップの一例としての第１動作確認信号出力制御ステップを実行する。また、例えば、第１ＣＰＵユニット３１０は、第１動作確認信号取得部３６４が行う取得ステップの一例としての第１動作確認信号取得ステップを実行する。また、例えば、第１ＣＰＵユニット３１０は、第１動作停止選択部３６６が行う選択ステップ及び動作停止選択ステップの一例としての第１動作停止選択ステップを実行する。また、例えば、第１ＣＰＵユニット３１０は、第１設定情報取得部３６７が行う設定情報取得ステップの一例としての第１設定情報取得ステップを実行する。また、例えば、第１ＣＰＵユニット３１０は、第１設定情報記憶部３６８が行う設定情報記憶ステップの一例としての第１設定情報記憶ステップを実行する。
　また、例えば、第２ＣＰＵユニット３２０は、第２動作確認信号出力部３７３が行う出力ステップの一例としての第２動作確認信号出力制御ステップを実行する。また、例えば、第２ＣＰＵユニット３２０は、第２動作確認信号取得部３７４が行う取得ステップの一例としての第２動作確認信号取得ステップを実行する。また、例えば、第２ＣＰＵユニット３２０は、第２動作停止選択部３７６が行う選択ステップ及び動作停止選択ステップの一例としての第２動作停止選択ステップを実行する。また、例えば、第２ＣＰＵユニット３２０は、第２設定情報取得部３７７が行う設定情報取得ステップの一例としての第２設定情報取得ステップを実行する。また、例えば、第２ＣＰＵユニット３２０は、第２設定情報記憶部３７８が行う設定情報記憶ステップの一例としての第２設定情報記憶ステップを実行する。
　また、例えば、第３ＣＰＵユニット３３０は、第３動作確認信号出力部３８３が行う出力ステップの一例としての第３動作確認信号出力ステップを実行する。また、例えば、第３ＣＰＵユニット３３０は、第３動作確認信号取得部３８４が行う取得ステップの一例としての第３動作確認信号取得ステップを実行する。また、例えば、第３ＣＰＵユニット３３０は、第３動作停止選択部３８６が行う選択ステップ及び動作停止選択ステップの一例としての第３動作停止選択ステップを実行する。また、例えば、第３ＣＰＵユニット３３０は、第３設定情報取得部３８７が行う設定情報取得ステップの一例としての第３設定情報取得ステップを実行する。また、例えば、第３ＣＰＵユニット３３０は、第３設定情報記憶部３８８が行う設定情報記憶ステップの一例としての第３設定情報記憶ステップを実行する。
　また、例えば、第４ＣＰＵユニット３４０は、第４動作確認信号出力部３９３が行う出力ステップの一例としての第４動作確認信号出力ステップを実行する。また、例えば、第４ＣＰＵユニット３４０は、第４動作確認信号取得部３９４が行う取得ステップの一例としての第４動作確認信号取得ステップを実行する。また、例えば、第４ＣＰＵユニット３４０は、第４動作停止選択部３９６が行う選択ステップ及び動作停止選択ステップの一例としての第４動作停止選択ステップを実行する。また、例えば、第４ＣＰＵユニット３４０は、第４設定情報取得部３９７が行う設定情報取得ステップの一例としての第４設定情報取得ステップを実行する。また、例えば、第４ＣＰＵユニット３４０は、第４設定情報記憶部３９８が行う設定情報記憶ステップの一例としての第４設定情報記憶ステップを実行する。
（実施の形態２に係るエンジニアリングツール６００のハードウェア構成について）
　また、図示は省略するが、エンジニアリングツール６００も各ＣＰＵユニット３１０、３２０、３３０、３４０と同様に、制御部５１、主記憶部５２、外部記憶部５３、操作部５４、送受信部５６を備える。また、エンジニアリングツール６００は、操作部５４を介して入力された情報及び制御部５１が出力した情報を表示する図示しない表示部を備える。表示部は、ＬＣＤ（Liquid Crystal Display）、有機ＥＬ（Electro-Luminescence）ディスプレイ等の表示装置を備える。
　エンジニアリングツール６００では、制御部５１は、制御プログラム５９に従って、図７に示す設定情報生成部６１０として機能する。また、送受信部５６は、設定情報出力部６２０として機能する。エンジニアリングツール６００は、制御部５１が主記憶部５２、外部記憶部５３、操作部５４、表示部及び送受信部５６を資源として用いることによって、設定情報生成部６１０及び設定情報出力部６２０の機能を実現する。例えば、エンジニアリングツール６００は、設定情報生成部６１０が行う設定情報生成ステップ、設定情報出力部６２０が行う設定情報出力ステップを実行する。
（実施の形態２に係る各ＣＰＵユニット３１０、３２０、３３０、３４０の機能構成の詳細について）
　第１リセット実行部３１５は、第１電圧低下検知部３１２が内部電源の電圧低下を検知したとき、リセット処理を実行して第１ＣＰＵユニット３１０の動作を停止する。
　第１動作確認信号出力部３６３は、予め定めた時間が経過する度に他の各ＣＰＵユニット３２０、３３０、３４０に動作確認信号を出力する。
　第１動作確認信号取得部３６４は、他の各ＣＰＵユニット３２０、３３０、３４０から出力された動作確認信号を取得する。
　第１設定情報取得部３６７は、エンジニアリングツール６００から出力された設定情報を取得する。なお、このとき、第１ＣＰＵユニット３１０の制御部５１は、取得した設定情報を第１設定情報記憶部３６８に記憶させる。
　ここで、設定情報は、ユーザによって設定された各ＣＰＵユニット３１０、３２０、３３０、３４０が故障したときのＰＬＣ１の運転モードを特定可能な情報である。設定情報は、例えば、図８に示すテーブルの形式で表示可能な情報である。設定情報は、各ＣＰＵユニット３１０、３２０、３３０、３４０を示す「第１ＣＰＵユニット」、「第２ＣＰＵユニット」、「第３ＣＰＵユニット」、「第４ＣＰＵユニット」の項目に対応する情報である。設定情報は、例えば、図８に示すように、上記の全ての項目が「継続」であれば、各ＣＰＵユニット３１０、３２０、３３０、３４０が他の各ＣＰＵユニット３１０、３２０、３３０、３４０の動作が停止したと判別したときに動作を継続する旨を示している。なお、設定情報は、仮に上記の全ての項目が「停止」であれば、各ＣＰＵユニット３１０、３２０、３３０、３４０が他の各ＣＰＵユニット３１０、３２０、３３０、３４０の動作が停止したと判別したときに動作を停止する旨を示すことになる。
　図７に戻り、第１動作停止選択部３６６は、他の各ＣＰＵユニット３２０、３３０、３４０から取得した動作確認信号に基づいて他の各ＣＰＵユニット３２０、３３０、３４０が動作を停止したと判定したとき、設定情報に基づいて第１ＣＰＵユニット３１０の動作を停止するか否かを選択する。第１動作停止選択部３６６は、他の各ＣＰＵユニット３２０、３３０、３４０のうち、動作確認信号を取得していない期間が予め定められた最大許容期間を超えたＣＰＵユニット３２０、３３０、３４０があるとき、当該ＣＰＵユニット３２０、３３０、３４０が動作を停止したと判定する。
　このとき、第１動作停止選択部３６６は、第１設定情報記憶部３６８が記憶している設定情報を参照し、「第１ＣＰＵユニット」の項目が「停止」であれば第１ＣＰＵユニット３１０の動作を停止する旨を選択する。また、第１動作停止選択部３６６が動作を停止する旨を選択した場合、第１リセット実行部３１５は、リセット処理を実行し、第１ＣＰＵユニット３１０の動作を停止する。一方、第１動作停止選択部３６６は、「第１ＣＰＵユニット」の項目が「継続」であれば第１ＣＰＵユニット３１０の動作を継続する旨を選択する。また、第１動作停止選択部３６６が動作を計億する旨を選択した場合、第１リセット実行部３１５は、リセット処理を実行せず、第１ＣＰＵユニット３１０は、動作を継続する。なお、このとき、第１ＣＰＵユニット３１０は、異常が発生して動作を停止したＣＰＵユニット３２０、３３０、３４０が無い前提での動作、縮退運転を行う。また、第１ＣＰＵユニット３１０は、動作を停止したＣＰＵユニットの交換・修理といった管理者による復帰作業が行われて復帰したＣＰＵユニットから出力された動作確認信号を取得した場合、通常運転を再開する。
　なお、第２ＣＰＵユニット３２０の各部３２２、３７３、３７４、３２５、３７６～３７８については、「第１ＣＰＵユニット３１０」を「第２ＣＰＵユニット３２０」、「第１電圧低下検知部３１２」を「第２電圧低下検知部３２２」、「第１動作確認信号出力部３６３」を「第２動作確認信号出力部３７３」、「第１動作確認信号取得部３６４」を「第２動作確認信号取得部３７４」、「第１リセット実行部３１５」を「第２リセット実行部３２５」、「第１動作停止選択部３６６」を「第２動作停止選択部３７６」、「第１設定情報取得部３６７」を「第２設定情報取得部３７７」、「第１設定情報記憶部３６８」を「第２設定情報記憶部３７８」、「ＣＰＵユニット３２０、３３０、３４０」を「ＣＰＵユニット３１０、３３０、３４０」に読み替えれば、上記と同様の説明となる。よって、冗長な説明を省略するため、詳細な説明を省略する。
　また、第３ＣＰＵユニット３３０の各部３３２、３８３、３８４、３３５、３８６～３８８についても同様に、「第１ＣＰＵユニット３１０」を「第３ＣＰＵユニット３３０」、「第１電圧低下検知部３１２」を「第３電圧低下検知部３３２」、「第１動作確認信号出力部３６３」を「第３動作確認信号出力部３８３」、「第１動作確認信号取得部３６４」を「第３動作確認信号取得部３８４」、「第１リセット実行部３１５」を「第３リセット実行部３３５」、「第１動作停止選択部３６６」を「第１動作停止選択部３８６」、「第１設定情報取得部３６７」を「第３設定情報取得部３８７」、「第１設定情報記憶部３６８」を「第３設定情報記憶部３８８」、「ＣＰＵユニット３２０、３３０、３４０」を「ＣＰＵユニット３１０、３２０、３４０」に読み替えれば、上記と同様の説明となる。よって、冗長な説明を省略するため、詳細な説明を省略する。
　また、第４ＣＰＵユニット３４０の各部３４２、３９３、３９４、３４５、３９６～３９８についても同様に、「第１ＣＰＵユニット３１０」を「第４ＣＰＵユニット３４０」、「第１電圧低下検知部３１２」を「第４電圧低下検知部３４２」、「第１動作確認信号出力部３６３」を「第４動作確認信号出力部３９３」、「第１動作確認信号取得部３６４」を「第４動作確認信号取得部３９４」、「第１リセット実行部３１５」を「第４リセット実行部３４５」、「第１動作停止選択部３６６」を「第４動作停止選択部３９６」、「第１設定情報取得部３６７」を「第４設定情報取得部３９７」、「第１設定情報記憶部３６８」を「第４設定情報記憶部３９８」、「ＣＰＵユニット３２０、３３０、３４０」を「ＣＰＵユニット３１０、３２０、３３０」に読み替えれば、上記と同様の説明となる。よって、冗長な説明を省略するため、詳細な説明を省略する。
（実施の形態２に係るエンジニアリングツール６００の機能構成の詳細について）
　設定情報生成部６１０は、図示しない設定画面においてユーザが操作部５４を用いて入力した情報に基づいて、設定情報を生成する。
　設定情報出力部６２０は、設定情報生成部６１０が設定情報を生成したとき、設定情報をＰＬＣ１に出力する。
（実施の形態２に係る動作停止選択処理のフローチャートについて）
　次に、フローチャートを用いて各ＣＰＵユニット３１０、３２０、３３０、３４０が動作確認信号に基づいて動作を停止するか否かを選択する制御について説明する。なお、上述したように、各ＣＰＵユニット３１０、３２０、３３０、３４０の構成については同様であるため、動作停止選択処理については、冗長な説明を省略するため、第１ＣＰＵユニット３１０の第１動作停止選択処理についてのみ説明し、残りの各ＣＰＵユニット３２０、３３０、３４０についての説明を省略する。第１ＣＰＵユニット３１０は、電源投入後に通常運転を開始すると、図９に示す第１動作停止選択処理の実行を開始する。
　先ず、第１動作停止選択部３６６は、動作確認信号を取得していない期間が最大許容期間を超えたＣＰＵユニット３２０、３３０、３４０があるか否かを判定することで、動作を停止した他のＣＰＵユニット３２０、３３０、３４０があるか否かを判定する（ステップＳ１０１）。第１動作停止選択部３６６は、動作を停止した他のＣＰＵユニット３２０、３３０、３４０がない場合（ステップＳ１０１；Ｎ）、動作を停止した他のＣＰＵユニット３２０、３３０、３４０があると判定するまでステップＳ１０１の処理を繰り返す。
　一方、第１動作停止選択部３６６は、動作を停止した他のＣＰＵユニット３２０、３３０、３４０がある場合（ステップＳ１０１；Ｙ）、第１設定情報記憶部３６８が記憶している設定情報を参照して「第１ＣＰＵユニット」の項目が「停止」であるか否かを判定する（ステップＳ１０２）。第１動作停止選択部３６６は、「停止」である場合（ステップＳ１０２；Ｙ）、第１ＣＰＵユニット３１０の動作を停止する旨を選択し、第１リセット実行部３１５は、リセット処理を実行して第１ＣＰＵユニット３１０の動作を一時停止し（ステップＳ１０３）、処理を終了する。一方、第１動作停止選択部３６６は、「停止」でなく「継続」である場合（ステップＳ１０２；Ｎ）、第１ＣＰＵユニット３１０の動作を継続する旨を選択し、第１ＣＰＵユニット３１０は縮退運転で動作を継続する（ステップＳ１０４）。
　また、第１ＣＰＵユニット３１０は、復帰作業が行われて復帰した他のＣＰＵユニット３２０、３３０、３４０から出力された動作確認信号を取得したか否かを判定する（ステップＳ１０５）。第１ＣＰＵユニット３１０は、復帰した他のＣＰＵユニット３２０、３３０、３４０から動作確認信号を取得していない場合（ステップＳ１０５；Ｎ）、動作確認信号を取得するまでステップＳ１０５の処理を繰り返す。そして、第１ＣＰＵユニット３１０は、復帰した他のＣＰＵユニット３２０、３３０、３４０から動作確認信号を取得した場合（ステップＳ１０５；Ｙ）、通常運転で動作を継続し（ステップＳ１０６）、処理を終了する。
　以上説明したように、本実施の形態に係る制御システム２によれば、第１ＣＰＵユニット３１０では、第１リセット実行部３１５は、第１電圧低下検知部３１２が内部電源の電圧低下を検知したとき、リセット処理を実行して第１ＣＰＵユニット３１０の動作を停止する。また、第１動作確認信号出力部３６３は、他の各ＣＰＵユニット３２０、３３０、３４０に動作確認信号を出力し、第１動作確認信号取得部３６４は、他の各ＣＰＵユニット３２０、３３０、３４０から出力された動作確認信号を取得する。
　また、第１動作停止選択部３６６は、動作確認信号に基づいて動作を停止した他のＣＰＵユニット３２０、３３０、３４０があるか否かを判定する。また、第１動作停止選択部３６６は、動作を停止した他のＣＰＵユニット３２０、３３０、３４０がある場合、第１設定情報記憶部３６８が記憶している設定情報に基づいて第１ＣＰＵユニット３１０も動作を停止するか否かを選択する。また、第１リセット実行部３１５は、第１動作停止選択部３６６が動作を停止する旨を選択した場合、リセット処理を実行し、第１ＣＰＵユニット３１０の動作を停止する。一方、第１リセット実行部３１５は、第１動作停止選択部３６６が動作を計億する旨を選択した場合、リセット処理を実行せず、第１ＣＰＵユニット３１０は、動作を継続する。
　また、残りの各ＣＰＵユニット３２０、３３０、３４０の各部３２２、３７３、３７４、３２５、３７６～３７８、３３２、３８３、３８４、３３５、３８６～３８８、３４２、３９３、３９４、３４５、３９６～３９８についても、第１ＣＰＵユニット３１０の各部３１２、３６３、３６４、３１５、３６６～３６８と同様である。
　このようにすることで、本実施の形態に係る制御システム２は、例えば、設定情報の全ての項目が「停止」であれば全てのＣＰＵユニット３１０、３２０、３３０、３４０が動作を停止するため、ＰＬＣ１の運転を停止する。一方、本実施の形態に係る制御システム２は、例えば、設定情報の全ての項目が「継続」であれば故障していない残りの各ＣＰＵユニット３１０、３２０、３３０、３４０が動作を停止しないため、ＰＬＣ１の運転を継続する。よって、本実施の形態に係る制御システム２は、設定情報に基づく各ＣＰＵユニット３１０、３２０、３３０、３４０の選択によって、「運転停止モード」と「縮退運転モード」とを選択できる。このため、本実施の形態に係る制御システム２は、異常が発生したときにＰＬＣ１全体の運転を停止するか継続するかを選択可能とすることができる。
　また、本実施の形態に係る制御システム２によれば、エンジニアリングツール６００では、設定情報生成部６１０は、ユーザが操作部５４を用いて入力した情報に基づいて設定情報を生成し、設定情報出力部６２０は、設定情報をＰＬＣ１に出力する。また、第１ＣＰＵユニット３１０では、第１設定情報取得部３６７は、設定情報を取得し、取得した設定情報は、第１設定情報記憶部３６８に記憶される。また、残りの各ＣＰＵユニット３２０、３３０、３４０の各部３７７、３７８、３８７、３８８、３９７、３９８についても、第１ＣＰＵユニット３１０の各部３６７、３６８と同様である。
　このようにすることで、ユーザは、エンジニアリングツール６００によって各ＣＰＵユニット３１０、３２０、３３０、３４０に異常が発生する前に予め「運転停止モード」と「縮退運転モード」との何れのモードで運用するかを選択できる。
（変更例）
　なお、上記実施の形態１、２に係るＰＬＣ１は、ベースユニット１０に４台のＣＰＵユニット３１０、３２０、３３０、３４０が装着されているが、ベースユニット１０に装着されているＣＰＵユニットの台数については２台以上である限りにおいてこれに限定されない、例えば、ベースユニット１０に２台のＣＰＵユニット３１０、３２０が装着されていてもよく、５台以上のＣＰＵユニットが装着されていてもよい。
　なお、上記実施の形態１、２に係るＰＬＣ１は、ベースユニット１０に５台の入出力ユニット４１０～４５０が装着されているが、ベースユニット１０に装着されている入出力ユニットの台数についてはこれに限定されない、例えば、ベースユニット１０に１台の入出力ユニット４５０が装着されていてもよく、６台以上のＣＰＵユニットが装着されていてもよい。
　なお、上記実施の形態１に係るＰＬＣ１は、各切替スイッチ３１８、３２８、３３８、３４８によって各出力選択部３１６、３２６、３３６、３４６の機能を実現している。しかしながら、各出力選択部３１６、３２６、３３６、３４６の機能については、各切替スイッチ３１８、３２８、３３８、３４８に限定されず実現可能である。例えば、各出力選択部３１６、３２６、３３６、３４６は、制御部５１による制御によって実現してもよい。具体的には、各出力選択部３１６、３２６、３３６、３４６は、エンジニアリングツール６００から取得した設定情報に基づいて、他の各ＣＰＵユニット３２０、３３０、３４０にリセット信号を出力するか否かを選択してもよい。この場合、各リセット信号出力制御部３１３、３２３、３３３、３４３は、内部回路を介して故障したＣＰＵユニット３１０、３２０、３３０、３４０のみにリセット信号を出力可能であるとともに、ベースユニット１０を介して全てのＣＰＵユニット３１０、３２０、３３０、３４０にリセット信号を出力可能である必要がある。
　なお、上記実施の形態２に係る制御システム２は、各動作停止選択部３６６、３７６
、３８６、３９６は、エンジニアリングツール６００によって生成、出力された設定情報に基づいて各ＣＰＵユニット３１０が動作を停止するか否かを選択している。しかしながら、設定情報は、エンジニアリングツール６００によって生成、出力された情報でなくてもよい。例えば、各ＣＰＵユニット３１０、３２０、３３０、３４０の外装部分にスイッチを設けて、ユーザによって操作された各スイッチのオン・オフの状態に基づいて各ＣＰＵユニット３１０、３２０、３３０、３４０の停止又は継続を示す設定情報を生成してもよい。
　なお、上記実施の形態１、２のように、ＰＬＣ１は、ＣＰＵユニット３１０、３２０、３３０、３４０毎に「運転停止モード」と「縮退運転モード」とを選択可能とすることが好ましいが、これに限定されない。例えば、ＰＬＣ１は、全てのＣＰＵユニット３１０、３２０、３３０、３４０について「運転停止モード」と「縮退運転モード」との何れかに選択可能としてもよい。この場合、上記実施の形態１であれば、例えば、単極双投形のスイッチである各切替スイッチ３１８、３２８、３３８、３４８に替えて４極双投形のスイッチである切替スイッチをベースユニット１０の外装部分に設けて、ユーザによって操作された切替スイッチのオン・オフの状態に基づいて全てのＣＰＵユニット３１０、３２０、３３０、３４０の停止又は継続を選択してもよい。また、この場合、上記実施の形態２であれば、例えば、エンジニアリングツール６００によって全てのＣＰＵユニット３１０、３２０、３３０、３４０が「運転停止モード」又は「縮退継続モード」であるかをユーザが選択できるようにしてもよい。
　なお、制御部５１、主記憶部５２、外部記憶部５３、操作部５４、送受信部５６、内部バス５０等を備える各ＣＰＵユニット３１０、３２０、３３０、３４０が処理を行う中心となる部分は、例えば、前記の動作を実行するためのプログラムを、各ＣＰＵユニット３１０、３２０、３３０、３４０が読み取り可能な記録媒体、例えば、フラッシュメモリに格納して配布し、当該プログラムをインストールすることにより、上記の処理を実行する各ＣＰＵユニット３１０、３２０、３３０、３４０を構成してもよい。また、ＬＡＮ（Local Area Network）、インターネット等の通信ネットワーク上のサーバ装置が有する記憶装置に当該プログラムを格納しておき、各ＣＰＵユニット３１０、３２０、３３０、３４０がダウンロードすることでコンピュータを構成してもよい。
　また、各ＣＰＵユニット３１０、３２０、３３０、３４０の機能は、ＯＳ（オペレーティングシステム）とアプリケーションプログラムの分担、又はＯＳとアプリケーションプログラムとの協働により実現する場合には、アプリケーションプログラム部分のみを記録媒体又は記憶装置に格納してもよい。
　また、搬送波にプログラムを重畳し、通信ネットワークを介して提供することも可能である。例えば、通信ネットワーク上の掲示板（ＢＢＳ、Bulletin Board System）にプログラムを掲示し、ネットワークを介してプログラムを提供してもよい。そして、プログラムを起動し、ＯＳの制御下で、他のアプリケーションプログラムと同様に実行することにより、前記の処理を実行してもよい。
　本開示は、本開示の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、本開示を説明するためのものであり、本開示の範囲を限定するものではない。つまり、本開示の範囲は、実施の形態ではなく、請求の範囲によって示される。そして、請求の範囲内及びそれと同等の開示の意義の範囲内で施される様々な変形が、本開示の範囲内とみなされる。
１…ＰＬＣ、２…制御システム、１０…ベースユニット、２０…電源ユニット、３０…ＣＰＵユニット、４０…Ｉ／Ｏユニット、５０…内部バス、５１…制御部、５２…主記憶部、５３…外部記憶部、５４…操作部、５６…送受信部、５９…制御プログラム、３１０…第１ＣＰＵユニット、３１１…第１入出力制御部、３１２…第１電圧低下検知部、３１３…第１リセット信号出力制御部、３１４…第１リセット信号取得部、３１５…第１リセット実行部、３１６…第１出力選択部、３１７…第１電源監視ＩＣ、３１８…第１切替スイッチ、３２０…第２ＣＰＵユニット、３２１…第２入出力制御部、３２２…第２電圧低下検知部、３２３…第２リセット信号出力制御部、３２４…第２リセット信号取得部、３２５…第２リセット実行部、３２６…第２出力選択部、３２７…第２電源監視ＩＣ、３２８…第２切替スイッチ、３３０…第３ＣＰＵユニット、３３１…第３入出力制御部、３３２…第３電圧低下検知部、３３３…第３リセット信号出力制御部、３３４…第３リセット信号取得部、３３５…第３リセット実行部、３３６…第３出力選択部、３３７…第３電源監視ＩＣ、３３８…第３切替スイッチ、３４０…第４ＣＰＵユニット、３４１…第４入出力制御部、３４２…第４電圧低下検知部、３４３…第４リセット信号出力制御部、３４４…第４リセット信号取得部、３４５…第４リセット実行部、３４６…第４出力選択部、３４７…第１電源監視ＩＣ、３４８…第１切替スイッチ、３６３…第１動作確認信号出力部、３６４…第１動作確認信号取得部、３６６…第１動作停止選択部、３６７…第１設定情報取得部、３６８…第１設定情報記憶部、３７３…第２動作確認信号出力部、３７４…第２動作確認信号取得部、３７６…第２動作停止選択部、３７７…第２設定情報取得部、３７８…第２設定情報記憶部、３８３…第３動作確認信号出力部、３８４…第３動作確認信号取得部、３８６…第３動作停止選択部、３８７…第３設定情報取得部、３８８…第３設定情報記憶部、３９３…第４動作確認信号出力部、３９４…第４動作確認信号取得部、３９６…第４動作停止選択部、３９７…第４設定情報取得部、３９８…第４設定情報記憶部、４１０…第１入出力ユニット、４２０…第２入出力ユニット、４３０…第３入出力ユニット、４４０…第４入出力ユニット、４５０…第５入出力ユニット、５００…通信線、５０１…第１通信線、５０２…第１ダイオード、５０３…第２通信線、５０４…ツェナーダイオード、５０５…第３通信線、５０６…トランジスタ、５０７…第４通信線、５０８…第５通信線、５０９，５２０…第１接点、５１０…第２ダイオード、５１１…第６通信線、５１２…第１端子、５１３…第７通信線、５１４，５２５…第２接点、５１５…第２端子、５１６…第８通信線、５１７…第３端子、５１８，５２３，５２８，５３３，５３５…接点、５１９…第９通信線、５２１…第１プルアップ抵抗、５２２…第１０信号線、５２４…第１１信号線、５２６…第２プルアップ抵抗、５２７…第１２信号線、５２９…第１３信号線、５３０…第３接点、５３１…第３プルアップ抵抗、５３２…第１４信号線、５３４…第１５信号線、５３６…第４プルアップ抵抗、５３７…第１６信号線、６００…エンジニアリングツール、６１０…設定情報生成部、６２０…設定情報出力部、７００…インターネット。

Claims (9)

  1. 　第１ＣＰＵユニットと第２ＣＰＵユニットとが独立して制御の対象となる機器の制御を行うことが可能なプログラマブルロジックコントローラであって、
    　前記第１ＣＰＵユニットの内部電源の電圧低下が検知された場合、前記第２ＣＰＵユニットの動作を停止させるか否かを選択する選択部と、
    　前記選択部が前記第２ＣＰＵユニットの動作を停止させることを選択した場合、前記第２ＣＰＵユニットの動作を停止させる一方、前記選択部が前記第２ＣＰＵユニットの動作を停止させないことを選択した場合、前記第２ＣＰＵユニットの動作を停止させない動作制御部と、
    　を備えるプログラマブルロジックコントローラ。
  2. 　前記選択部は、前記第１ＣＰＵユニットの内部電源の電圧低下が検知された場合、前記第２ＣＰＵユニットの動作を停止させるための動作停止信号を前記第１ＣＰＵユニットから前記第２ＣＰＵユニットへ出力させるか否かを選択する出力選択部であり、
    　前記動作制御部は、前記出力選択部が前記動作停止信号を出力させることを選択した場合、前記第１ＣＰＵユニットに前記動作停止信号を出力させる一方、前記出力選択部が前記動作停止信号を出力させないことを選択した場合、前記第１ＣＰＵユニットに前記動作停止信号を出力させない出力制御部である、
    　請求項１に記載のプログラマブルロジックコントローラ。
  3. 　前記第１ＣＰＵユニットは、前記第１ＣＰＵユニットの内部電源の電圧低下が検知されない場合、前記第１ＣＰＵユニットの動作を確認するための動作確認信号を前記第２ＣＰＵユニットに出力する出力部を備え、
    　前記選択部は、前記第２ＣＰＵユニットが前記動作確認信号を取得しない場合、前記第２ＣＰＵユニットの動作を停止させるか否かを選択する動作停止選択部であり、
    　前記動作制御部は、前記動作停止選択部が前記第２ＣＰＵユニットの動作を停止させることを選択した場合、前記第２ＣＰＵユニットの動作を停止させる一方、前記動作停止選択部が前記第２ＣＰＵユニットの動作を停止させないことを選択した場合、前記第２ＣＰＵユニットの動作を停止させない動作停止制御部である、
    　請求項１または請求項２に記載のプログラマブルロジックコントローラ。
  4. 　前記第１ＣＰＵユニットの外部又は前記第２ＣＰＵユニットの外部に設けられた切替スイッチを更に備え、
    　前記選択部は、前記切替スイッチからの出力に基づいて、前記第２ＣＰＵユニットの動作を停止させるか否かを選択する、
    　請求項１に記載のプログラマブルロジックコントローラ。
  5. 　前記選択部は、予め設定された設定情報に基づいて前記第２ＣＰＵユニットの動作を停止させるか否かを選択し、
    　前記設定情報は、前記第１ＣＰＵユニット又は前記第２ＣＰＵユニットに接続可能なエンジニアリングツールから取得される、
    　請求項１に記載のプログラマブルロジックコントローラ。
  6. 　プログラマブルロジックコントローラに装着されている他のＣＰＵユニットとは独立して制御の対象となる機器の制御を行うことが可能なＣＰＵユニットであって、
    　前記ＣＰＵユニットの内部電源の電圧低下が検知された場合、前記他のＣＰＵユニットの動作を停止させるための動作停止信号を出力する出力部と、
    　前記他のＣＰＵユニットに前記動作停止信号を出力させるか否かを選択する出力選択部と、
    　前記ＣＰＵユニットの内部電源の電圧低下が検知された場合、前記出力選択部が前記動作停止信号を出力させることを選択していれば前記出力部に前記動作停止信号を出力させる一方、前記出力選択部が前記動作停止信号を出力させないことを選択していれば前記出力部に前記動作停止信号を出力させない出力制御部と、
    　を備えるＣＰＵユニット。
  7. 　プログラマブルロジックコントローラに装着されている他のＣＰＵユニットとは独立して制御の対象となる機器の制御を行うことが可能なＣＰＵユニットであって、
    　前記他のＣＰＵユニットから前記他のＣＰＵユニットの動作を確認するための動作確認信号を取得しなかった場合、前記ＣＰＵユニットの動作を停止させるか否かを選択する動作停止選択部と、
    　前記他のＣＰＵユニットから前記動作確認信号を取得しなかった場合、前記動作停止選択部が前記ＣＰＵユニットの動作を停止させることを選択していれば前記ＣＰＵユニットの動作を停止させる一方、前記動作停止選択部が前記ＣＰＵユニットの動作を停止させないことを選択していれば前記ＣＰＵユニットの動作を停止させない動作停止制御部と、
    　を備えるＣＰＵユニット。
  8. 　第１ＣＰＵユニットと第２ＣＰＵユニットとが装着されているプログラマブルロジックコントローラの制御方法であって、
    　前記第１ＣＰＵユニットの内部電源の電圧低下が検知された場合、前記第２ＣＰＵユニットの動作を停止させるか否かを選択する選択ステップと、
    　前記選択ステップにおいて前記第２ＣＰＵユニットの動作を停止させることを選択した場合、前記第２ＣＰＵユニットの動作を停止させる一方、前記選択ステップにおいて前記第２ＣＰＵユニットの動作を停止させないことを選択した場合、前記第２ＣＰＵユニットの動作を停止させない動作制御ステップと、
    　を含む制御方法。
  9. 　第１ＣＰＵユニットと第２ＣＰＵユニットとが装着されているプログラマブルロジックコントローラを、
    　前記第１ＣＰＵユニットの内部電源の電圧低下が検知された場合、前記第２ＣＰＵユニットの動作を停止させるか否かを選択する選択部、
    　前記選択部が前記第２ＣＰＵユニットの動作を停止させることを選択した場合、前記第２ＣＰＵユニットの動作を停止させる一方、前記選択部が前記第２ＣＰＵユニットの動作を停止させないことを選択した場合、前記第２ＣＰＵユニットの動作を停止させない動作制御部、
    　として機能させるプログラム。
PCT/JP2022/010122 2022-03-08 2022-03-08 プログラマブルロジックコントローラ、ｃｐｕユニット、制御方法及びプログラム WO2023170800A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022545855A JP7204057B1 (ja) 2022-03-08 2022-03-08 プログラマブルロジックコントローラ、ｃｐｕユニット、制御方法及びプログラム
PCT/JP2022/010122 WO2023170800A1 (ja) 2022-03-08 2022-03-08 プログラマブルロジックコントローラ、ｃｐｕユニット、制御方法及びプログラム
DE112022005201.5T DE112022005201T5 (de) 2022-03-08 2022-03-08 Programmierbare Logiksteuerung, CPU-Einheit, Steuerverfahren und Programm
CN202280086148.4A CN118451405A (zh) 2022-03-08 2022-03-08 可编程逻辑控制器、cpu单元、控制方法及程序

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/010122 WO2023170800A1 (ja) 2022-03-08 2022-03-08 プログラマブルロジックコントローラ、ｃｐｕユニット、制御方法及びプログラム

Publications (1)

Publication Number Publication Date
WO2023170800A1 true WO2023170800A1 (ja) 2023-09-14

Family

ID=84888467

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/010122 WO2023170800A1 (ja) 2022-03-08 2022-03-08 プログラマブルロジックコントローラ、ｃｐｕユニット、制御方法及びプログラム

Country Status (4)

Country Link
JP (1) JP7204057B1 (ja)
CN (1) CN118451405A (ja)
DE (1) DE112022005201T5 (ja)
WO (1) WO2023170800A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57191770A (en) * 1981-05-21 1982-11-25 Nec Corp Transmission system for stop indicating signal
WO2021111639A1 (ja) * 2019-12-06 2021-06-10 三菱電機株式会社 コントローラ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61267164A (ja) * 1985-05-22 1986-11-26 Hitachi Ltd マルチプロセツサシステムにおける異常処理方式
JP2015156105A (ja) 2014-02-20 2015-08-27 株式会社Ｓｃｒｅｅｎホールディングス 制御方法および基板処理装置
JP2018200731A (ja) 2018-10-01 2018-12-20 オムロン株式会社 サポート装置およびサポートプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57191770A (en) * 1981-05-21 1982-11-25 Nec Corp Transmission system for stop indicating signal
WO2021111639A1 (ja) * 2019-12-06 2021-06-10 三菱電機株式会社 コントローラ

Also Published As

Publication number Publication date
DE112022005201T5 (de) 2024-08-29
JPWO2023170800A1 (ja) 2023-09-14
CN118451405A (zh) 2024-08-06
JP7204057B1 (ja) 2023-01-13

Similar Documents

Publication Publication Date Title
JP4247213B2 (ja) 複数のロボット制御装置を備えるロボットシステム及びロボット制御装置
US20070288674A1 (en) Remote I/O system
US11022962B2 (en) High availability industrial automation system having primary and secondary industrial automation controllers and method of communicating information over the same
JP2011198240A (ja) エンジニアリングツール
CN111273577B (zh) 设施监视系统及设施监视系统的通信方法
WO2020230433A1 (ja) 制御装置
KR101431301B1 (ko) 안전 증설 베이스 및 그의 제어방법
US8510402B2 (en) Management of redundant addresses in standby systems
WO2023170800A1 (ja) プログラマブルロジックコントローラ、ｃｐｕユニット、制御方法及びプログラム
KR101457733B1 (ko) Ｈｍｉ 이중화 장치
US9430013B2 (en) Electrical installation having an uninterruptible power supply
JPH11184507A (ja) コントローラシステム
CN114509981A (zh) 控制器硬件冗余控制方法及系统
KR101021981B1 (ko) 반도체 제조 설비의 알람 처리 장치 및 알람 설정 방법
CN112667428A (zh) Bmc故障处理电路、方法、装置、电子设备及存储介质
JPH103312A (ja) 数値制御装置の管理方法
JP5400691B2 (ja) プログラマブル表示器の監視操作方法、監視操作プログラムおよびプログラマブル表示器
RU2745946C1 (ru) Резервированная система управления на основе программируемых контроллеров
JP4788597B2 (ja) プログラマブルコントローラ二重化システム
JP2022025254A (ja) 分散制御システム
JP5924616B2 (ja) 冗長化無線制御システム
JP2006285630A (ja) 二重化システムおよび二重化システムの制御権切り替え方法
JP2006003929A (ja) プロセスコントローラ、プロセスコントローラの制御データの診断方法
JP2001147909A (ja) 状態監視システム
JP2010044501A (ja) 監視制御システム

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2022545855

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22930785

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112022005201

Country of ref document: DE