WO2023145806A1 - 積層構造体、電子デバイス、電子機器及びこれらの製造方法 - Google Patents

積層構造体、電子デバイス、電子機器及びこれらの製造方法 Download PDF

Info

Publication number
WO2023145806A1
WO2023145806A1 PCT/JP2023/002397 JP2023002397W WO2023145806A1 WO 2023145806 A1 WO2023145806 A1 WO 2023145806A1 JP 2023002397 W JP2023002397 W JP 2023002397W WO 2023145806 A1 WO2023145806 A1 WO 2023145806A1
Authority
WO
WIPO (PCT)
Prior art keywords
laminated structure
epitaxial layer
film
electronic device
structure according
Prior art date
Application number
PCT/JP2023/002397
Other languages
English (en)
French (fr)
Inventor
健 木島
Original Assignee
株式会社Gaianixx
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Gaianixx filed Critical 株式会社Gaianixx
Publication of WO2023145806A1 publication Critical patent/WO2023145806A1/ja

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals

Definitions

  • the present invention relates to a laminated structure including an epitaxial film, an electronic device, an electronic equipment, and a manufacturing method thereof.
  • PZT lead zirconate titanate
  • FeRAM nonvolatile memory
  • Patent Document 1 a good Deposition of a piezoelectric film having piezoelectric properties has been studied.
  • Patent Document 1 the adhesiveness and crystallinity at the interface are still unsatisfactory, and measures are taken to improve the adhesiveness and crystallinity at the interface and further improve the piezoelectric properties of the piezoelectric film. was awaited.
  • An object of the present invention is to provide a laminated structure, an electronic device, an electronic equipment, including an epitaxial film having good adhesion and crystallinity, and a manufacturing method for industrially advantageously obtaining these.
  • the present inventors have made intensive studies to achieve the above objects, and have found a method for manufacturing a laminated structure in which an epitaxial layer containing a crystalline compound is laminated on a crystal substrate, the lamination is formed by laminating the compound on the crystal substrate.
  • a method for manufacturing a laminated structure in which an epitaxial layer containing a crystalline compound is laminated on a crystal substrate the lamination is formed by laminating the compound on the crystal substrate.
  • the present invention relates to the following inventions.
  • a method for manufacturing a laminated structure in which an epitaxial layer containing a crystalline compound is laminated on a crystal substrate comprising the steps of providing a compound element supply sacrificial layer containing oxygen on the crystal substrate, and the compound element supply sacrificial layer.
  • a method of manufacturing a laminated structure comprising the step of forming the epitaxial layer using compound elements of the layer.
  • [2] The manufacturing method according to [1], wherein after using the compound element, a compound element gas is introduced to form the epitaxial layer in the presence of the compound element gas.
  • the metal includes a d-block metal of the periodic table.
  • a method of manufacturing an electronic device using a laminated structure or an electronic device wherein the laminated structure is the laminated structure according to any one of [6] to [19], and the electronic device is the electronic device according to [22] or [23] above.
  • a system including an electronic device wherein the electronic device is the electronic device described in [25] above.
  • the laminated structure, the electronic device, and the electronic equipment of the present invention include an epitaxial film having good adhesion and crystallinity. There is an effect that the device can be obtained industrially advantageously.
  • FIG. 4 is a diagram schematically showing an example of another preferred embodiment of the laminated structure of the present invention. It is a figure which shows typically an example of the oxide film formation process of the suitable manufacturing method of the laminated structure of this invention. It is a figure which shows typically an example of the epitaxial film formation process of the suitable manufacturing method of the laminated structure of this invention.
  • 1 shows a cross-sectional STEM image observed in an example. 1 shows a cross-sectional STEM image observed in an example. The STEM image observed in the Example is shown. The STEM image observed in the Example is shown.
  • FIG. 1 is a diagram schematically showing a preferred example of an embodiment of a MEMS transducer in the present invention
  • FIG. FIG. 10 is a diagram schematically showing an example of a cross-sectional view of a part of a wafer provided with piezoelectric actuators as a preferred application example to the fluid ejection device of the present invention. It is a figure which shows the XPS measurement result in an Example. It is a figure which shows the XPS measurement result in an Example.
  • FIG. 1 is a diagram schematically showing a film forming apparatus preferably used in Examples; 1 shows a cross-sectional STEM image measured in an example. The STEM image measured in the example is shown.
  • FIG. 4 shows an STEM image of a buried layer measured in an example.
  • a method for manufacturing a laminated structure according to the present invention is a method for producing a laminated structure in which an epitaxial layer containing a crystalline compound is laminated on a crystal substrate, and a sacrificial layer for supplying a compound element containing a compound element is formed on the crystal substrate. and forming the epitaxial layer using the compound element of the compound element supplying sacrificial layer.
  • the crystalline compound is not particularly limited, and may be a known crystalline compound.
  • the crystalline compound is preferably a metal compound, and the metal of the metal compound may also be a known metal. you can Examples of the metal include D block metals of the periodic table.
  • the compounds of the metal compounds may also be known compounds, and the compounds in the crystalline compounds include, for example, oxides, nitrides, oxynitrides, sulfides, oxysulfides, borides, oxyborides, and carbides. , oxycarbides, borocarbides, boronitrides, borosulfides, carbonitrides, carbosulfides or carboborides. It is preferable because it can improve the stress relaxation and warp reduction in the buffer layer and further improve the electrical properties (especially the interface between the conductor layer and the insulating layer).
  • the crystalline compound is preferably a crystalline oxide
  • the compound film is preferably an oxide film
  • the compound element is oxygen.
  • the crystalline compound is preferably a crystalline nitride
  • the compound film is preferably a nitride film
  • the compound element is nitrogen.
  • the compound element-supplying sacrificial layer is preferably an oxygen-supplying sacrificial layer
  • the epitaxial layer is preferably formed using oxygen in the oxygen-supplying sacrificial layer.
  • the epitaxial layer includes an epitaxial film having good adhesion and crystallinity in which the compound element in the compound element supplying sacrificial layer containing the compound element provided on the crystal substrate is incorporated. A structure can be easily obtained, and such a laminated structure is also included in the present invention.
  • the oxygen-supplying sacrificial layer may be a sacrificial layer that contains oxygen and partially or entirely disappears or is destroyed when oxygen atoms are incorporated. It is preferably an oxygen supply sacrificial layer in which oxygen atoms are taken in during crystal growth and the oxide film itself disappears. Further, in the present invention, it is preferable that the oxygen supply sacrificial layer is an oxide film provided on the crystal substrate.
  • FIG. 1 shows a preferred example of the laminated structure.
  • an epitaxial layer 3 is laminated on a crystal substrate 1 using an oxide film 2.
  • a second epitaxial layer 4 is laminated thereon.
  • the laminated structure of the present invention is formed by forming an oxide film 2 of the crystal substrate 1 on the crystal substrate 1, and then using oxygen in the oxide film 2, as shown in FIG.
  • the laminated structure may have the oxide film 2 on the crystal substrate 1.
  • the epitaxial film 3 is formed, all the oxygen in the oxide film 2 is taken in and the oxidization occurs.
  • the membrane 2 may disappear.
  • film and layer may be interchanged depending on the case or situation.
  • oxides are mentioned as suitable examples of the laminated structure, the present invention is not limited to these suitable examples, and various compounds such as nitrides are also suitable for the present invention. can be applied. Each of them will be described in more detail below, but the present invention is not limited to these specific examples.
  • the crystalline substrate (hereinafter also simply referred to as "substrate”) is not particularly limited as long as it does not interfere with the object of the present invention, such as a substrate material, and may be a known crystalline substrate. It may be an organic compound or an inorganic compound.
  • the crystal substrate preferably contains an inorganic compound.
  • the substrate preferably has crystals on part or all of its surface, and is preferably a crystal substrate having crystals on all or part of its main surface on the crystal growth side. More preferably, it is most preferably a crystal substrate having crystals on the entire main surface on the crystal growth side.
  • the crystal is not particularly limited as long as it does not interfere with the object of the present invention, and the crystal structure etc.
  • the cubic system, tetragonal system, trigonal system, hexagonal system, orthorhombic system or monoclinic system It is preferably a crystal of the system, and more preferably a crystal oriented in (100) or (200).
  • the crystal substrate may have an off-angle, and examples of the off-angle include an off-angle of 0.2° to 12.0°.
  • the "off angle" refers to the angle formed between the substrate surface and the crystal growth plane.
  • the shape of the substrate is not particularly limited as long as it is plate-like and serves as a support for the epitaxial film. It may be an insulator substrate or a semiconductor substrate.
  • the substrate is preferably a Si substrate, more preferably a crystalline Si substrate, and (100) Most preferably, the crystalline Si substrate is oriented.
  • the substrate material include, in addition to the Si substrate, one or more metals belonging to Groups 3 to 15 of the periodic table, oxides of these metals, and the like.
  • the shape of the substrate is not particularly limited. , octagon, octagon, etc.), and various shapes can be suitably used. Further, in the present invention, a substrate having a large area can be used, and by using such a substrate having a large area, the area of the epitaxial film can be increased.
  • the crystal substrate preferably has a flat surface, but the crystal substrate having unevenness on part or all of the surface also affects the quality of the crystal growth of the epitaxial film. It is preferable because it can be made better.
  • the crystal substrate having the uneven shape may be formed on a part or the whole of the surface with an uneven portion composed of concave portions or convex portions. It is not limited, and may be an uneven portion made up of projections, an uneven portion made up of recesses, or an uneven portion made up of both projections and recesses. Further, the uneven portion may be formed from regular protrusions or recesses, or may be formed from irregular protrusions or recesses.
  • the irregularities are preferably formed periodically, and more preferably patterned periodically and regularly.
  • the shape of the uneven portion is not particularly limited, and examples thereof include stripes, dots, meshes, and random shapes. In the present invention, the shape of dots or stripes is preferable, and the shape of dots is more preferable. . Further, when the uneven portion is patterned periodically and regularly, the pattern shape of the uneven portion is a polygonal shape such as a triangle, a quadrangle (for example, a square, a rectangle, or a trapezoid), a pentagon, or a hexagon, A shape such as circular or elliptical is preferred.
  • the lattice shape of the dots is preferably a lattice shape such as a square lattice, an orthorhombic lattice, a triangular lattice, or a hexagonal lattice. is more preferred.
  • the cross-sectional shape of the concave portion or convex portion of the uneven portion is not particularly limited, but may be, for example, a U-shape, a U-shape, an inverted U-shape, a wave shape, a triangle, a quadrangle (e.g., a square, a rectangle, a trapezoid, etc.). ), polygons such as pentagons or hexagons.
  • the thickness of the crystal substrate is not particularly limited, it is preferably 50 to 2000 ⁇ m, more preferably 100 to 1000 ⁇ m.
  • the oxide film is not particularly limited as long as it is an oxide film capable of incorporating oxygen atoms into the epitaxial film as the oxygen supply sacrificial layer, and usually contains an oxide material.
  • the oxidizing material is not particularly limited as long as it does not interfere with the object of the present invention, and may be any known oxidizing material. Examples of the oxidizing material include oxides of metals or metalloids.
  • the oxide film preferably contains an oxidizing material of the crystal substrate, and examples of such an oxide film include a thermal oxide film and a natural oxide film of the crystal substrate.
  • the oxide film may be patterned, for example, may be patterned in stripes, dots, meshes, or random.
  • the thickness of the oxide film is not particularly limited, it is preferably more than 1 nm and less than 100 nm.
  • the epitaxial layer is not particularly limited as long as it includes an epitaxial film in which oxygen atoms in the oxide film are incorporated.
  • the term "epitaxial film in which oxygen atoms in the oxide film are incorporated” means that oxygen atoms in the oxide film are taken away by the epitaxial film during crystal growth of the epitaxial film.
  • the epitaxial film is not particularly limited as long as it is an epitaxial film crystal-grown by incorporating oxygen atoms in the oxide film, but in the present invention, it preferably contains a metal or a metal oxide.
  • Suitable metals include, for example, one or more metals belonging to the d-block of the periodic table.
  • Suitable examples of the metal oxides include oxides of one or more metals belonging to the d-block of the periodic table.
  • the epitaxial film preferably contains a dielectric. Moreover, in the present invention, the epitaxial film preferably contains a neutron absorbing material.
  • the neutron absorbing material may be a known neutron absorbing material. The properties of the film can be made more excellent. As the neutron absorber, for example, hafnium (Hf) is preferred.
  • the epitaxial layer may be composed of one or more types of epitaxial films, and in the present invention, the epitaxial layer preferably contains two or more types of epitaxial films. More specifically, for example, it is preferable that a second epitaxial film having a composition different from that of the epitaxial film is laminated directly or via another layer on the epitaxial film.
  • the interface between the epitaxial layer (hereinafter also referred to as "first epitaxial layer”) and the second epitaxial layer is formed at the interface between the epitaxial layer and the second epitaxial layer.
  • the first epitaxial layer can be regularly transformed so as to have substantially the same lattice constant as the second epitaxial layer.
  • Preferred examples of the regular transformation mode include transformation in which the shape is transformed into a ridge-and-valley structure. Preferably they are different and more preferably each said angle is in the range of 30° to 45°.
  • the epitaxial layer normally has a first crystal face and a second crystal face, but the transformation causes a lattice constant difference between the first crystal face and the second crystal face.
  • the lattice constant difference between the first crystal plane and the second crystal plane is in the range of 0.1% to 20%.
  • the lattice constant difference between the first epitaxial layer and the second epitaxial layer is 0.0. It can be easily realized to be within the range of 1% to 20%.
  • the epitaxial film is a dielectric and the second epitaxial film is an electrode.
  • the second epitaxial layer is made of a single-crystal film of a conductive metal, a defect-free film having a large area can be easily obtained. It is also possible to improve the characteristics of the device and the like.
  • the conductive metal is not particularly limited as long as it does not interfere with the object of the present invention, and examples thereof include gold, silver, platinum, palladium, silver-palladium, copper, nickel, or alloys thereof. preferably contains platinum.
  • a defect-free single crystal film can be obtained as an electrode preferably in an area of 100 nm 2 or more, more preferably in an area of 1000 nm 2 or more. can be easily obtained. Also, a single crystal film having a thickness of preferably 100 nm or more can be easily obtained as an electrode.
  • a third epitaxial film having a composition different from that of the epitaxial film and the second epitaxial film and/or directly or via another layer is formed on the second epitaxial film.
  • a fourth epitaxial film is preferably laminated.
  • FIG. 2 shows a preferred example of a laminated structure in which the third epitaxial layer 5 and the fourth epitaxial layer 6 are laminated on the second epitaxial layer 4 .
  • a first epitaxial layer 3 is laminated on a crystal substrate 1 using an oxide film, and a second epitaxial layer 4 is laminated on the first epitaxial layer 3.
  • a third epitaxial layer 5 is laminated on the second epitaxial layer 4
  • a fourth epitaxial layer 6 is laminated on the third epitaxial layer 5 .
  • the third epitaxial film in the third epitaxial layer is preferably dielectric, semiconductor or conductor, more preferably dielectric, and most preferably piezoelectric.
  • the fourth epitaxial film in the fourth epitaxial layer is preferably a dielectric, a semiconductor or a conductor, more preferably a dielectric, and most preferably a piezoelectric.
  • the thickness of each of the epitaxial films is not particularly limited, but is preferably 10 nm to 1000 ⁇ m, more preferably 10 nm to 100 ⁇ m.
  • the laminated structure is a laminated structure manufacturing method in which an epitaxial layer is laminated on a crystal substrate with at least an oxide film interposed therebetween. It can be easily obtained by forming an epitaxial film using When the temperature is in the range of 350° C. to 700° C., the oxygen atoms in the oxide film can be easily taken into the epitaxial film to grow the crystal.
  • the epitaxial film it is preferable to form the epitaxial film by using oxygen gas after using oxygen atoms in the oxide film for the lamination. etc. will be superior. Further, by forming a film in this manner, a laminated structure in which an epitaxial layer is laminated on a crystal substrate, wherein the epitaxial layer and/or the crystal substrate are provided between the crystal substrate and the epitaxial layer. and/or one or more embedded layers embedded in a part of the crystal substrate and containing the constituent metals. In the present invention, it is preferable that the layered structure has both the amorphous layer and the buried layer, because the functionality of the epitaxial film can be further improved.
  • the amorphous layer and the embedded layer each contain a constituent metal of the epitaxial layer, since the crystallinity of the epitaxial film or the like is further improved.
  • the constituent metal contains Hf, because stress relaxation and the like can be promoted more and stress relaxation and the like can be realized in multiple stages.
  • the thickness of the amorphous thin film is preferably 1 nm to 10 nm because the crystallinity of the epitaxial film can be further improved. can be easily obtained according to the preferred manufacturing method.
  • the buried layer has a substantially inverted triangular cross-sectional shape, since the functionality of the epitaxial film can be further improved.
  • the film formation means for the epitaxial film is usually preferably used, and the film formation means may be a known film formation means.
  • the film forming means is preferably vapor deposition or sputtering, and more preferably vapor deposition.
  • the laminated structure obtained as described above is suitably used for electronic devices according to a conventional method.
  • various electronic devices can be configured by connecting the laminated structure as a piezoelectric element to a power source or an electric/electronic circuit, mounting it on a circuit board, or packaging it.
  • the electronic device is preferably a piezoelectric device, and can be used as a piezoelectric device in electronic equipment such as inkjet printer heads, microactuators, gyroscopes, and motion sensors.
  • an amplifier and a rectifier circuit are connected and packaged, it can be used for various sensors such as a magnetic sensor. It can also be applied to a memory driven by a constant voltage.
  • a power storage device and a rectifying power management circuit are connected, it becomes an energy conversion device (energy harvester) that generates power from external magnetic fields and vibrations.
  • the energy conversion device is used by being incorporated into a power supply system, wearable terminal (earphone/hearable device, smart watch, smart glasses (glasses), smart contact lens, cochlear implant, cardiac pacemaker, etc.).
  • the laminated structure can be used, for example, in smart glasses, AR headsets, MEMS mirrors for LiDAR systems, piezoelectric MEMS ultrasonic transducers (PMUT) for advanced medicine, piezo heads for commercial and industrial 3D printers, etc. It is preferable to use
  • the electronic device is suitably used for electronic equipment according to a conventional method.
  • the electronic device can be applied to various electronic devices other than the electronic devices described above.
  • Preferable examples include piezoelectric acoustic components, voice reproducing devices, voice recording devices, mobile phones, and various information terminals having such piezoelectric acoustic components.
  • the electronic device is also applied to a system according to a conventional method, and examples of such systems include sensor systems and the like.
  • Example 1 The crystal growth surface side of the Si substrate (100) is treated with RIE and heated in the presence of oxygen to form a thermal oxide film. A single crystal of crystalline metal oxide was formed on the Si substrate by causing a thermal reaction with oxygen in the oxide film on the substrate. Then, oxygen was flowed, the temperature was lowered, and the pressure was raised to form a single crystal film of a crystalline metal oxide by a vapor deposition method.
  • each condition of the vapor deposition method at the time of this film formation was as follows. Evaporation source: Hf, Zr Voltage: 3.5-4.75V Pressure: 3 ⁇ 10 -2 to 6 ⁇ 10 -2 Pa Substrate temperature: 450-700°C
  • a metal film of platinum (Pt) was formed as a conductive film on the single-crystal film of the crystalline metal oxide by a sputtering method.
  • the conditions at this time are shown below.
  • PZT film a Pb(Zr 0.52 Ti 0.48 )O 3 film
  • the prepared sol-gel solution was dropped onto the substrate, rotated at 2000 rpm for 1 minute, and the sol-gel solution was spin-coated (applied) onto the substrate to form a film containing the precursor.
  • the substrate was placed on a hot plate at a temperature of 150° C., and further placed on a hot plate at a temperature of 350° C. to evaporate the solvent and dry the film.
  • This process was repeated five times to laminate five layers under the same conditions, and then heat treated at 650° C. for 3 minutes in an oxygen (O 2 ) atmosphere to oxidize and crystallize the precursor.
  • the above process was repeated 10 times to fabricate a Pb(Zr 0.52 Ti 0.48 )O 3 film (PZT film).
  • the total film thickness at this time was 10 ⁇ m.
  • the obtained laminated structure was a laminated structure including an epitaxial film having good adhesion and crystallinity.
  • 5 and 6 show cross-sectional STEM images of the obtained laminated structure. It can be seen from FIG. 6 that a laminated structure of very good quality was obtained. In particular, in FIG. It can be seen that the angles formed by the mutually adjacent peaks and bottoms of the mountain-and-valley structure are different within the range of 30° to 45°.
  • 7 and 8 show X-ray crystal lattice images of the conductive film. From FIGS. 7 and 8, it can be seen that the defect-free large-area conductive film exhibits excellent effects in terms of the electrode characteristics and the piezoelectric characteristics of the piezoelectric film laminated thereon.
  • a piezoelectric film formed by spin coating has excellent piezoelectric properties.
  • rice field crystals of the crystal substrate of the laminated structure, the single crystal film of the crystalline metal oxide, and the conductive film were measured using an X-ray diffraction apparatus.
  • FIG. 11 shows the XPS measurement results. As is clear from FIG. 11, a (Hf, Zr)O 2 film and a Pt single crystal film having good crystallinity were formed on the Si crystal substrate.
  • Example 2 A metal film of platinum (Pt) was formed as a conductive film on the single crystal film of crystalline metal nitride in the same manner as in Example 1, except that nitrogen gas was used instead of oxygen gas. Then, the crystal substrate of the laminated structure, the single crystal film of the crystalline metal nitride, and the conductive film were each measured using an X-ray diffractometer.
  • FIG. 12 shows the XPS measurement results. As is clear from FIG. 12, a (Hf, Zr)N film and a Pt single crystal film having good crystallinity were formed on the Si crystal substrate. It should be noted that the obtained single crystal film of the crystalline metal nitride had good conductivity when measured by a four-probe method.
  • FIG. 13 shows the vapor deposition film forming apparatus used in Example 1.
  • the film forming apparatus in FIG. At least an Ar source 108 , a reactive gas source 109 , a power source 110 , a substrate holder 111 , a substrate 112 , a cut filter 113 , an ICP ring 114 , a vacuum chamber 115 and a rotating shaft 116 are provided.
  • the ICP electrodes 103a and 103b in FIG. 13 have a substantially concave surface shape or a parabolic shape curved toward the center of the substrate 112. As shown in FIG.
  • the substrate 112 is locked on the substrate holder 111.
  • the rotating shaft 116 is rotated by using the power supply 110 and a rotating mechanism (not shown) to rotate the substrate 112 .
  • the substrate 112 is heated by the lamps 107a and 107b, and the inside of the vacuum chamber 115 is evacuated to a vacuum or reduced pressure by a vacuum pump (not shown).
  • Ar gas is introduced into the vacuum chamber 115 from the Ar source 108, and the substrate is removed using DC power sources 105a-105b, RF power sources 106a-106b, ICP electrodes 103a-103b, cut filters 104a-104b, and grounds 102a-102h.
  • the surface of substrate 112 is cleaned by forming an argon plasma on 112 .
  • Ar gas is introduced into the vacuum chamber 115 and the reactive gas is introduced using the reactive gas source 109 .
  • the lamps 107a to 107b which are lamp heaters, a crystal growth film of better quality can be formed.
  • FIG. 14 it can be seen that a buried layer 1004 is formed between the crystal substrate 1011 and the epitaxial layer 1001, and amorphous layers 1002 and 1003 are formed. Also, from FIG. 15, it can be seen that the first amorphous layer 1002 on the crystal substrate 1011 contains Si of the crystal substrate and Zr which is a constituent metal of the epitaxial layer 1001 . Moreover, it can be seen that the second amorphous layer contains Si of the crystal substrate and Hf and Zr, which are constituent metals of the epitaxial layer 1001 . Also, from FIG. 16, it can be seen that the buried layer 1004 has a substantially inverted triangular cross-sectional shape and is an oxide containing Hf and Si.
  • FIG. 9 shows an embodiment of an acoustic MEMS transducer that constitutes a MEMS microphone in which the laminated structure is preferably used in the present invention.
  • the MEMS transducer can constitute an acoustic emitting device (eg, a speaker, etc.).
  • the MEMS microphone composed of acoustic MEMS transducers in FIG. 9 shows a cantilever type MEMS microphone, comprising a Si substrate 21 with two cantilever beams 28 A, 28 B and a cavity 30 .
  • Each cantilever beam 28A, 28B is fixed at its respective end to the substrate 21, leaving a gap 9 between the cantilever beams 8A, 8B.
  • the cantilever beams 8A and 8B are formed by a laminated structure including, for example, a plurality of piezoelectric layers (PZT films) 26a and 26b, and a plurality of electrode layers, namely Pt films 24a, 24b and 24c and SRO films 25a and 25b. , 25c and 25d.
  • a dielectric layer (single crystal film of crystalline oxide) 23 electrically insulates the cantilever beams 8A, 8B from the crystal substrate 21 .
  • the dielectric layer (single-crystal film of crystalline oxide) 23 uses a neutron absorbing material (eg, HfO 2 or mixed crystal thereof). It has excellent adhesion and crystallinity to the substrate, and further has excellent piezoelectric properties and durability.
  • FIG. 10 shows a printing application in which the laminated structure is preferably used in the present invention, particularly an application example to a fluid ejection device that can be used in the form of an inkjet printhead.
  • FIG. 3 shows a cross-sectional view of a portion of a wafer comprising Pt films 34a, 34b and SRO films 35a, 35b and comprising piezoelectric actuators containing a PZT film 36 as the piezoelectric film.
  • the wafer of FIG. 10 comprises, in addition to the piezoelectric actuators, a chamber 41 for containing a fluid. Chamber 41 is configured to accept fluid from a tank (not shown) via channel 40 .
  • the dielectric layer (single-crystal film of crystalline oxide) 33 uses a neutron absorbing material (eg, HfO 2 or mixed crystal thereof). It has excellent adhesion and crystallinity to the substrate, and further has excellent piezoelectric properties and durability.
  • the single-crystal film 33 of crystalline oxide has, for example, a quadrangular shape in a top view (not shown), and such a shape is, for example, a square, a rectangle, a rectangle with rounded corners, or a parallelogram. and so on.
  • a Pt film 34a, an SRO film 35a, a piezoelectric film (PZT film) 36, an SRO film 35b, and a Pt film 34b are laminated in this order on the single-crystal film 33 of crystalline oxide to form a piezoelectric actuator.
  • the piezoelectric actuator further comprises electrodes 34a and 35a, a piezoelectric film 36, and an insulating film 37 extending over the electrodes 34b and 35b.
  • the insulating film 37 comprises a dielectric material used for electrical insulation, which dielectric material may be any known dielectric material, for example a SiO2 layer, a SiN layer or an Al2O3 layer. .
  • the thickness of the insulating layer containing the insulating film as a constituent material is not particularly limited, the thickness is preferably between about 10 nm and about 10 ⁇ m.
  • Conductive paths 39 are also provided on an insulating layer (insulating film) 37 to contact electrodes 34a and 35a and electrodes 34b and 35b, respectively, to allow selective access during use.
  • the conductive path may be made of a known conductive material, and a suitable example of such a conductive material is aluminum (Al).
  • the passivation layer 42 is provided on the insulating layer 37 , the electrodes 34 b and 35 b , and the conductive paths 39 .
  • the passivation layer 42 may be composed of a dielectric material used for passivation of the piezoelectric actuator, and the dielectric material is not particularly limited, and may be a known dielectric material. Suitable examples of the dielectric material include SiN and SION (silicon oxynitrate). The thickness of the passivation layer is not particularly limited, but is preferably between about 0.1 ⁇ m and about 3 ⁇ m.
  • a conductive pad 38 is also provided along the piezoelectric actuator and electrically connected to the conductive path 39 .
  • the passivation layer 42 functions as a barrier layer that protects the piezoelectric body from humidity and the like.
  • the laminated structure of the present invention is suitable for electronic devices such as piezoelectric devices, and is suitable for electronic equipment, sensor systems, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

【課題】良好な密着性及び結晶性を有するエピタキシャル膜を含む積層構造体、電子デバイス、電子機器及びこれらを工業的有利に得ることができる製造方法を提供する。 【解決手段】結晶基板上に少なくとも化合物膜を介してエピタキシャル層を積層する積層構造体の製造方法において、前記の積層を、前記結晶基板上に化合物元素を含む化合物元素供給犠牲層を設けるステップ、及び前記化合物元素供給犠牲層の化合物元素を用いて前記エピタキシャル層を形成するステップにより行う。

Description

積層構造体、電子デバイス、電子機器及びこれらの製造方法
　本発明は、エピタキシャル膜を含む積層構造体、電子デバイス、電子機器及びこれらの製造方法に関する。
　優れた圧電性、強誘電性を有するチタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）（以下、ＰＺＴともいう）からなる薄膜は、その強誘電性を生かし、不揮発性メモリ（ＦｅＲＡＭ）等のメモリ素子、インクジェットヘッドや加速度センサ等のＭＥＭＳ（Micro Electro Mechanical Systems）技術に応用されている。
　近年においては、（１００）に配向したＳｉ基板上に、（２００）に配向したＺｒＯ２膜等を介して、（２００）に配向したＰｔ膜を形成することで、Ｐｔ膜上に、良好な圧電特性を有する圧電体膜を成膜することが検討されている（特許文献１）。しかしながら、界面での密着性や結晶性においてまだまだ満足のいくものではなく、界面での密着性や結晶性を向上させ、さらには、圧電体膜の圧電特性をより向上させることができるような方策が待ち望まれていた。
特開２０１５－１５４０１５号公報
　本発明は、良好な密着性及び結晶性を有するエピタキシャル膜を含む積層構造体、電子デバイス、電子機器及びこれらを工業的有利に得ることができる製造方法を提供することを目的とする。
　本発明者らは、上記目的を達成すべく鋭意検討した結果、結晶基板上に結晶性化合物を含むエピタキシャル層を積層する積層構造体の製造方法であって前記積層を、前記結晶基板上に化合物元素を含む化合物元素供給犠牲層を設けるステップ、及び前記化合物元素供給犠牲層の化合物元素を用いて前記エピタキシャル層を形成するステップにより行うことで、異なる組成であっても、優れた密着性及び結晶性を有するエピタキシャル膜を含む積層構造体が容易に得られること等を知見し、このような積層構造体及びその製造方法が、上記した従来の問題を一挙に解決できるものであることを見出した。
　また、本発明者らは、上記知見を得た後、さらに検討を重ねて、本発明を完成させるに至った。
　すなわち、本発明は、以下の発明に関する。
［１］　結晶基板上に結晶性化合物を含むエピタキシャル層を積層する積層構造体の製造方法であって、前記結晶基板上に酸素を含む化合物元素供給犠牲層を設けるステップ、及び前記化合物元素供給犠牲層の化合物元素を用いて前記エピタキシャル層を形成するステップを含むことを特徴とする積層構造体の製造方法。
［２］　前記化合物元素を用いた後、化合物元素ガスを導入して前記化合物元素ガスの存在下、前記エピタキシャル層を形成する前記［１］記載の製造方法。
［３］　前記の積層を、蒸着又はスパッタにより行う請求項１又は２に記載の製造方法。
［４］　前記の積層を、蒸着により行う前記［１］又は［２］に記載の製造方法。
［５］　前記化合物元素供給犠牲層が前記結晶基板上に設けられた化合物膜である前記［１］～［４］のいずれかに記載の製造方法。
［６］　結晶基板上にエピタキシャル層が積層されている積層構造体であって、前記エピタキシャル層が、前記結晶基板上に設けられた化合物元素を含む化合物元素供給犠牲層中の化合物元素が組み込まれてなることを特徴とする積層構造体。
［７］　前記結晶基板が、結晶性Ｓｉ基板である前記［６］記載の積層構造体。
［８］　前記化合物元素供給犠牲層が、化合物膜を含む前記［６］又は［７］に記載の積層構造体。
［９］　前記化合物膜の膜厚が、１ｎｍを超え１００ｎｍ未満である前記［８］記載の積層構造体。
［１０］　前記エピタキシャル層が、金属を含む前記［６］～［９］のいずれかに記載の積層構造体。
［１１］　前記金属が、周期律表ｄブロック金属を含む前記［１０］記載の積層構造体。
［１２］　前記エピタキシャル層が、金属化合物を含む前記［６］～［９］のいずれかに記載の積層構造体。
［１３］　前記エピタキシャル層が、誘電体を含む前記［６］～［９］のいずれかに記載の積層構造体。
［１４］　さらに、前記エピタキシャル層上に、直接又は他の層を介して、前記エピタキシャル層とは異なる組成の第２のエピタキシャル層が積層されている前記［６］～［１３］のいずれかに記載の積層構造体。
［１５］　前記エピタキシャル層が誘電体を含み、前記第２のエピタキシャル層が導電性金属の単結晶膜を含む前記［１４］記載の積層構造体。
［１６］　さらに、前記第２のエピタキシャル層上に、直接又は他の層を介して、前記エピタキシャル層及び前記第２のエピタキシャル層とは異なる組成の第３のエピタキシャル層が積層されている前記［１４］又は［１５］に記載の積層構造体。
［１７］　前記第３のエピタキシャル層が誘電体、半導体又は導体を含む前記［１６］記載の積層構造体。
［１８］　前記第３のエピタキシャル層が誘電体を含む前記［１６］記載の積層構造体。
［１９］　前記第３のエピタキシャル層が圧電体を含む前記［１６］記載の積層構造体。
［２０］　積層構造体を含む圧電素子であって、前記積層構造体が前記［６］～［１９］のいずれかに記載の積層構造体であることを特徴とする圧電素子。
［２１］　積層構造体を用いる圧電素子の製造方法であって、前記積層構造体が前記［６］～［１９］のいずれかに記載の積層構造体であることを特徴とする圧電素子の製造方法。
［２２］　積層構造体を含む電子デバイスであって、前記積層構造体が前記［１］～［１４］のいずれかに記載の積層構造体であることを特徴とする電子デバイス。
［２３］　圧電デバイスである前記［２２］記載の電子デバイス。
［２４］　積層構造体を用いる電子デバイスを製造する方法であって、前記積層構造体が前記［６］～［１９］のいずれかに記載の積層構造体であることを特徴とする電子デバイスの製造方法。
［２５］　電子デバイスを含む電子機器であって、前記電子デバイスが、前記［２２］又は［２３］に記載の電子デバイスであることを特徴とする電子機器。
［２６］　積層構造体又は電子デバイスを用いて電子機器を製造する方法であって、前記積層構造体が前記［６］～［１９］のいずれかに記載の積層構造体であり、前記電子デバイスが前記［２２］又は［２３］に記載の電子デバイスであることを特徴とする電子機器の製造方法。
［２７］　電子機器を含むシステムであって、前記電子機器が、前記［２５］記載の電子機器であることを特徴とするシステム。
［２８］　結晶基板上にエピタキシャル層が積層されている積層構造体であって、前記結晶基板と前記エピタキシャル層との間に、前記エピタキシャル層及び／又は前記結晶基板の構成金属を含むアモルファス薄膜及び／又は前記結晶基板の一部に１又は２以上埋め込まれており且つ前記構成金属を含む埋込層を有していることを特徴とする積層構造体。
［２９］　前記結晶基板と前記エピタキシャル層との間に、前記エピタキシャル層の構成金属を含むアモルファス薄膜及び／又は前記結晶基板の一部に１又は２以上埋め込まれており且つ前記エピタキシャル層の構成金属を含む埋込層を有している前記［２８］記載の積層構造体。
［３０］　前記結晶基板と前記エピタキシャル層との間に、前記エピタキシャル層及び／又は前記結晶基板の構成金属を含むアモルファス薄膜と、前記結晶基板の一部に１又は２以上埋め込まれており且つ前記構成金属を含む埋込層とを有している前記［２８］記載の積層構造体。
［３１］　前記構成金属がＨｆを含む前記［２８］～［３０］のいずれかに記載の積層構造体。
［３２］　前記アモルファス薄膜の膜厚が１ｎｍ～１０ｎｍである前記［２８］～［３１］のいずれかに記載の積層構造体。
［３３］　前記埋込層の形状が略逆三角形の断面形状を有する前記［２８］～［３２］のいずれかに記載の積層構造体。
［３４］　積層構造体を含む電子デバイス、電子機器又はシステムであって、前記積層構造体が、前記［２８］～［３３］のいずれかに記載の積層構造体であることを特徴とする電子デバイス、電子機器又はシステム。
　本発明の積層構造体、電子デバイス及び電子機器は、良好な密着性及び結晶性を有するエピタキシャル膜を含んでおり、本発明の製造方法によれば、前記積層構造体、前記電子デバイス及び前記電子機器を工業的有利に得ることができるという効果を奏する。
本発明の積層構造体の好適な実施態様の一例を模式的に示す図である。 本発明の積層構造体の好適な別の実施態様の一例を模式的に示す図である。 本発明の積層構造体の好適な製造方法の酸化膜形成工程の一例を模式的に示す図である。 本発明の積層構造体の好適な製造方法のエピタキシャル膜形成工程の一例を模式的に示す図である。 実施例において観察された断面ＳＴＥＭ像を示す。 実施例において観察された断面ＳＴＥＭ像を示す。 実施例において観察されたＳＴＥＭ像を示す。 実施例において観察されたＳＴＥＭ像を示す。 本発明においてＭＥＭＳトランスデューサの実施態様の好適な一例を模式的に示す図である。 本発明の流体排出装置への好適な適用例として、圧電アクチュエータを備えているウエハの一部の断面図の一例を模式的に示す図である。 実施例におけるＸＰＳ測定結果を示す図である。 実施例におけるＸＰＳ測定結果を示す図である。 実施例において好適に用いられる成膜装置を模式的に示す図である。 実施例で測定された断面ＳＴＥＭ像を示す。 実施例で測定されたＳＴＥＭ像を示す。 実施例で測定された埋込層のＳＴＥＭ像を示す。
　本発明の積層構造体の製造方法は、結晶基板上に結晶性化合物を含むエピタキシャル層を積層する積層構造体の製造方法であって、前記結晶基板上に化合物元素を含む化合物元素供給犠牲層を設けるステップ、及び前記化合物元素供給犠牲層の化合物元素を用いて前記エピタキシャル層を形成するステップを含むことを特長とする。前記結晶性化合物は、特に限定されず、公知の結晶性化合物であってよいが、本発明においては前記結晶性化合物が金属化合物であるのが好ましく、前記金属化合物の金属も公知の金属であってよい。前記金属としては、周期律表のＤブロック金属などが挙げられる。前記金属化合物の化合物も、公知の化合物であってよく、前記結晶性化合物における化合物としては、例えば、酸化物、窒化物、酸窒化物、硫化物、オキシ硫化物、ホウ化物、オキシホウ化物、炭化物、オキシ炭化物、ホウ炭化物、ホウ窒化物、ホウ硫化物、炭窒化物、炭硫化物又は炭ホウ化物等が挙げられるが、本発明においては、酸化物又は窒化物であるのが、例えばヘテロエピタキシャル成長における応力緩和及び反り低減をバッファ層としてより優れたものとすることができ、さらに電気特性（特に導電体層と絶縁層との界面）をより優れたものとすることができるので好ましい。また、前記結晶性化合物は結晶性酸化物であるのが好ましく、前記化合物膜が酸化膜であるのが好ましく、前記化合物元素が酸素であるのが好ましい。本発明においては、前記結晶性化合物が結晶性窒化物であるのが好ましく、前記化合物膜が窒化膜であるのが好ましく、前記化合物元素が窒素であるのが好ましい。前記化合物元素供給犠牲層が酸素供給犠牲層であるのが好ましく、前記酸素供給犠牲層の酸素を用いて前記エピタキシャル層を形成するのが好ましい。前記製造方法により、前記エピタキシャル層が、前記結晶基板上に設けられた化合物元素を含む化合物元素供給犠牲層中の化合物元素が組み込まれてなる良好な密着性及び結晶性を有するエピタキシャル膜を含む積層構造体を容易に得ることができ、このような積層構造体も本発明に包含される。
　前記酸素供給犠牲層は、酸素を含み、酸素原子が取り込まれると層の一部若しくは全部が消失又は破壊される犠牲層であってよく、本発明においては、前記酸化膜が、前記エピタキシャル層の結晶成長の際に、酸素原子が取り込まれて酸化膜自体は消失する酸素供給犠牲層であるのが好ましい。また、本発明においては、前記酸素供給犠牲層が前記結晶基板上に設けられた酸化膜であるのが好ましい。
　図１は、前記積層構造体の好適な例を示しており、図１の積層構造体は、結晶基板１上に酸化膜２を用いてエピタキシャル層３が積層されており、さらにエピタキシャル層３の上に第２のエピタキシャル層４が積層されている。
　本発明の積層構造体は、例えば図３に示すように、結晶基板１上に、前記結晶基板１の酸化膜２を形成し、ついで前記酸化膜２中の酸素を用いて、図４に示すように、結晶基板１上に結晶性酸化物からなるエピタキシャル膜３を形成することにより容易に製造することができる。本発明においては、前記積層構造体が、前記結晶基板１上に前記酸化膜２を有していてもよいが、前記エピタキシャル膜３形成時に前記酸化膜２中の酸素が全て取り込まれて前記酸化膜２が消失していてもよい。なお、本明細書中、「膜」及び「層」の各用語は、それぞれ場合によって、又は状況に応じて、互いに入れ替えてもよい。また、前記積層構造体の好適な例として、酸化物の例を挙げているが、本発明は、これら好適な例に限定されるものではなく、窒化物等の各種化合物においても好適に本発明を適用することができる。
以下、それぞれについてより具体的に説明するが、本発明は、これら具体例に限定されるものではない。
　前記結晶基板（以下、単に「基板」ともいう）は、基板材料等、本発明の目的を阻害しない限り特に限定されず、公知の結晶基板であってよい。有機化合物であってもよいし、無機化合物であってもよい。本発明においては、前記結晶基板が無機化合物を含んでいるのが好ましい。本発明においては、前記基板が、表面の一部または全部に結晶を有するものであるのが好ましく、結晶成長側の主面の全部または一部に結晶を有している結晶基板であるのがより好ましく、結晶成長側の主面の全部に結晶を有している結晶基板であるのが最も好ましい。前記結晶は、本発明の目的を阻害しない限り特に限定されず、結晶構造等も特に限定されないが、立方晶系、正方晶系、三方晶系、六方晶系、斜方晶系又は単斜晶系の結晶であるのが好ましく、（１００）又は（２００）に配向している結晶であるのがより好ましい。また、前記結晶基板は、オフ角を有していてもよく、前記オフ角としては、例えば、０．２°～１２．０°のオフ角などが挙げられる。ここで、「オフ角」とは、基板表面と結晶成長面とのなす角度をいう。前記基板形状は、板状であって、前記エピタキシャル膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいが、本発明においては、前記基板が、Ｓｉ基板であるのが好ましく、結晶性Ｓｉ基板であるのがより好ましく、（１００）に配向している結晶性Ｓｉ基板であるのが最も好ましい。なお、前記基板材料としては、例えば、Ｓｉ基板の他に周期律表第３族～第１５族に属する１種若しくは２種以上の金属又はこれらの金属の酸化物等が挙げられる。前記基板の形状は、特に限定されず、略円形状（例えば、円形、楕円形など）であってもよいし、多角形状（例えば、３角形、正方形、長方形、５角形、６角形、７角形、８角形、９角形など）であってもよく、様々な形状を好適に用いることができる。また、本発明においては、大面積の基板を用いることもでき、このような大面積の基板を用いることによって、エピタキシャル膜の面積を大きくすることができる。
　また、本発明においては、前記結晶基板が平坦面を有するのが好ましいが、前記結晶基板が表面の一部または全部に凹凸形状を有しているのも、前記エピタキシャル膜の結晶成長の品質をより良好なものとし得るので、好ましい。前記の凹凸形状を有する結晶基板は、表面の一部または全部に凹部または凸部からなる凹凸部が形成されていればそれでよく、前記凹凸部は、凸部または凹部からなるものであれば特に限定されず、凸部からなる凹凸部であってもよいし、凹部からなる凹凸部であってもよいし、凸部および凹部からなる凹凸部であってもよい。また、前記凹凸部は、規則的な凸部または凹部から形成されていてもよいし、不規則な凸部または凹部から形成されていてもよい。本発明においては、前記凹凸部が周期的に形成されているのが好ましく、周期的かつ規則的にパターン化されているのがより好ましい。前記凹凸部の形状としては、特に限定されず、例えば、ストライプ状、ドット状、メッシュ状またはランダム状などが挙げられるが、本発明においては、ドット状またはストライプ状が好ましく、ドット状がより好ましい。また、凹凸部が周期的かつ規則的にパターン化されている場合には、前記凹凸部のパターン形状が、三角形、四角形（例えば正方形、長方形若しくは台形等）、五角形若しくは六角形等の多角形状、円状、楕円状などの形状であるのが好ましい。なお、ドット状に凹凸部を形成する場合には、ドットの格子形状を、例えば正方格子、斜方格子、三角格子、六角格子などの格子形状にするのが好ましく、三角格子の格子形状にするのがより好ましい。前記凹凸部の凹部または凸部の断面形状としては、特に限定されないが、例えば、コの字型、Ｕ字型、逆Ｕ字型、波型、または三角形、四角形（例えば正方形、長方形若しくは台形等）、五角形若しくは六角形等の多角形等が挙げられる。なお、前記結晶基板の厚さは、特に限定されないが、好ましくは、５０～２０００μｍであり、より好ましくは１００～１０００μｍである。
　前記酸化膜は、前記酸素供給犠牲層として、前記エピタキシャル膜に酸素原子を組み込むことができる酸化膜であれば特に限定されず、通常、酸化材料を含む。前記酸化材料は、本発明の目的を阻害しない限り特に限定されず、公知の酸化材料であってよい。前記酸化材料としては、金属又は半金属の酸化物等が挙げられる。本発明においては、前記酸化膜が、前記結晶基板の酸化材料を含むのが好ましく、このような酸化膜としては、例えば前記結晶基板の熱酸化膜、自然酸化膜等が挙げられる。また、前記酸化膜は、パターン化されていてもよく、例えば、ストライプ状、ドット状、メッシュ状またはランダム状にパターン化されていてもよい。なお、前記酸化膜の膜厚は、特に限定されないが、好ましくは、１ｎｍを超え１００ｎｍ未満である。
　前記エピタキシャル層は、前記酸化膜中の酸素原子が組み込まれているエピタキシャル膜を含んでいれば特に限定されない。なお、「前記酸化膜中の酸素原子が組み込まれているエピタキシャル膜」は、前記エピタキシャル膜の結晶成長において、前記酸化膜中の酸素原子が前記エピタキシャル膜に奪われたことを意味する。前記エピタキシャル膜は、前記酸化膜中の酸素原子を組み込んで結晶成長したエピタキシャル膜であれば特に限定されないが、本発明においては、金属又は金属酸化物を含むのが好ましい。前記金属としては、好適には例えば周期律表ｄブロックに属する１種又は２種以上の金属が挙げられる。前記金属酸化物としては、好適には例えば周期律表ｄブロックに属する１種又は２種以上の金属の酸化物が挙げられる。本発明においては、前記エピタキシャル膜が誘電体を含むのが好ましい。また、本発明においては、前記エピタキシャル膜が中性子吸収材を含むのが好ましい。前記中性子吸収材は、公知の中性子吸収材であってよく、本発明においては、このような中性子吸収材を用いて、前記酸化膜の酸素を取り込むことにより、密着性及び結晶性、さらに機能性膜の特性等をより優れたものとすることができる。なお、前記中性子吸収材としては、例えば、ハフニウム（Ｈｆ）等が好適な例として挙げられる。また、前記エピタキシャル層は、１種又は２種以上のエピタキシャル膜から構成されていてもよく、本発明においては、前記エピタキシャル層が２種以上の前記エピタキシャル膜を含むのが好ましい。より具体的に例えば、前記エピタキシャル膜上に、直接又は他の層を介して、前記エピタキシャル膜とは異なる組成の第２のエピタキシャル膜が積層されているのが好ましい。このように積層することにより、前記エピタキシャル層と前記第２のエピタキシャル層との界面において、前記エピタキシャル層（以下、「第１のエピタキシャル層」ともいう」）と前記第２のエピタキシャル層との界面において、前記第２のエピタキシャル層の格子定数と略同一になるように第１のエピタキシャル層を規則的に変態させることができる。前記の規則的な変態の態様としては、例えば、山谷構造に形状が変形する変態等が好適な例として挙げられ、本発明においては、前記山谷構造の互いに隣り合う頂点及び底点のなす角がそれぞれ異なるのが好ましく、前記角がそれぞれ３０°～４５°の範囲内であるのがより好ましい。ここで、前記エピタキシャル層は、通常第１の結晶面と第２の結晶面とを有するが、前記変態によって、前記第１の結晶面と、前記第２の結晶面との格子定数差が生じ得るので、前記第１の結晶面と、前記第２の結晶面との格子定数差が０．１％～２０％の範囲内とするのが好ましい。本発明では、前記第１の結晶面が、前記第２のエピタキシャル膜の格子定数と略同一とすることができるので、第１のエピタキシャル層と第２のエピタキシャル層との格子定数差を０．１％～２０％の範囲内とすることを容易に実現できる。
　また、本発明においては、前記エピタキシャル膜が誘電体であり、前記第２のエピタキシャル膜が電極であるのがより好ましい。第２のエピタキシャル層を電極とすることにより、界面における密着性や結晶性等をより向上させることができるのみならず、例えば素子の特性をより優れたものとすることができる。また、本発明によれば、前記第２のエピタキシャル層が導電性金属の単結晶膜からなる場合には、大面積の無欠陥膜を容易に得ることができ、電極としての機能のみならず、素子等の特性をもより優れたものとすることができる。前記導電性金属としては、本発明の目的を阻害しない限り特に限定されず、例えば、金、銀、白金、パラジウム、銀パラジウム、銅、ニッケル、又はこれらの合金等が挙げられるが、本発明においては、白金を含むのが好ましい。なお、本発明においては、前記の製造方法によれば、好適には１００ｎｍ２以上の面積において無欠陥の単結晶膜を電極として得ることができ、より好適には１０００ｎｍ２以上の面積において無欠陥の単結晶膜を容易に得ることができる。また、厚さも好適には１００ｎｍ以上の単結晶膜を電極として容易に得ることができる。
　また、本発明においては、さらに、前記第２のエピタキシャル膜上に、直接又は他の層を介して、前記エピタキシャル膜及び前記第２のエピタキシャル膜とは異なる組成の第３のエピタキシャル膜及び／又は第４のエピタキシャル膜が積層されているのが好ましい。図２は、前記第２のエピタキシャル層４上に、前記第３のエピタキシャル層５及び前記第４のエピタキシャル層６が積層されている積層構造体の好適な一例を示す。図２の積層構造体は、結晶基板１上に、酸化膜を用いて第１のエピタキシャル層３が積層されており、さらに、第１のエピタキシャル層３上に第２のエピタキシャル層４が積層され、第２のエピタキシャル層４上には第３のエピタキシャル層５が積層され、第３のエピタキシャル層５上に第４のエピタキシャル層６が積層されている。なお、前記第３のエピタキシャル層における第３のエピタキシャル膜は、誘電体、半導体又は導体であるのが好ましく、誘電体であるのがより好ましく、圧電体であるのが最も好ましい。また、前記第４のエピタキシャル層における第４のエピタキシャル膜は、誘電体、半導体又は導体であるのが好ましく、誘電体であるのがより好ましく、圧電体であるのが最も好ましい。前記エピタキシャル膜のそれぞれの膜厚は、特に限定されないが、好ましくは、１０ｎｍ～１０００μｍであり、より好ましくは１０ｎｍ～１００μｍである。
　前記積層構造体は、結晶基板上に少なくとも酸化膜を介してエピタキシャル層を積層する積層構造体の製造方法において、前記の積層を、３５０℃～７００℃にて、前記酸化膜中の酸素原子を用いてエピタキシャル膜を形成することにより行うことで容易に得ることが可能である。３５０℃～７００℃の範囲であると、容易に、前記酸化膜中の酸素原子を前記エピタキシャル膜に取り込んで結晶成長させることができる。
　本発明においては、前記の積層を、前記酸化膜中の酸素原子を用いた後、酸素ガスを用いて前記エピタキシャル膜を成膜するのが好ましく、このように成膜することにより、成膜レート等がより優れたものとなる。また、このように成膜することにより、結晶基板上にエピタキシャル層が積層されている積層構造体であって、前記結晶基板と前記エピタキシャル層との間に、前記エピタキシャル層及び／又は前記結晶基板の構成金属を含むアモルファス薄膜及び／又は前記結晶基板の一部に１又は２以上埋め込まれており且つ前記構成金属を含む埋込層を有している積層構造体を容易に得ることができる。本発明においては、前記アモルファス層及び前記埋込層の両方を前記積層構造体が有しているのが前記エピタキシャル膜の機能性等をさらに優れたものとすることができるので好ましい。また、前記アモルファス層及び前記埋込層は、それぞれ前記エピタキシャル層の構成金属を含むのが前記エピタキシャル膜等の結晶性がより優れたものとなるので好ましい。また、本発明においては、前記構成金属がＨｆを含むのが、より応力緩和等を促進し、さらには多段階での応力緩和等も実現可能とすることから好ましい。また、本発明においては、前記アモルファス薄膜の膜厚が１ｎｍ～１０ｎｍであるのが前記エピタキシャル膜の結晶性等をより向上させることができるので好ましく、このような好ましい膜厚のアモルファス薄膜を本発明の好ましい製造方法によれば容易に得ることができる。また、本発明においては、前記埋込層の形状が略逆三角形の断面形状を有するのが、前記エピタキシャル膜の機能性をより向上させることができるので好ましい。なお、これら好ましい積層構造体は、前記酸化膜の膜厚及び前記酸素ガスの導入時期等を適宜調整することによって、容易に得ることが可能である。
　前記積層において用いられる積層手段としては、通常、前記エピタキシャル膜の成膜手段が好適に用いられ、前記成膜手段は公知の成膜手段であってよい。本発明においては、前記成膜手段が、蒸着又はスパッタであるのが好ましく、蒸着であるのがより好ましい。
　以上のようにして得られた積層構造体は、常法に従い、電子デバイスに好適に用いられる。例えば、前記積層構造体を、圧電素子として、電源や電気／電子回路と接続し、回路基板に搭載したり、パッケージしたりすることにより様々な電子デバイスを構成することができる。本発明においては、前記電子デバイスが、圧電デバイスであるのが好ましく、例えば、インクジェットプリンタヘッド、マイクロアクチュエータ、ジャイロスコープ、モーションセンサ等の電子機器における圧電デバイスとして利用可能である。また、例えば、増幅器と整流回路を接続しパッケージすれば、磁気センサなどの各種センサに利用可能である。また、定電圧駆動のメモリにも適用できるし、例えば、蓄電素子と整流電力管理回路を接続すれば、外部からの磁場や振動から電力を発電するエネルギー変換デバイス（エネルギーハーベスタ）となる。なお、前記エネルギー変換デバイスは、電源システムやウェアラブル端末（イヤホン／ヒアラブルデバイス、スマートウォッチ、スマートグラス（眼鏡）、スマートコンタクトレンズ、人工内耳、心臓ペースメーカーなど）などに組み込まれ利用される。本発明においては、前記積層構造体を、例えばスマートグラス、ＡＲヘッドセット、ＬｉＤＡＲシステム向けのＭＥＭＳミラー、先端医療向けの圧電ＭＥＭＳ超音波トランスデューサ（ＰＭＵＴ）、商工業用３Ｄプリンタ向けのピエゾヘッド等に用いることが好ましい。
　前記電子デバイスは、常法に従い電子機器に好適に用いられる。前記電子機器としては、上記した電子機器以外にも様々な電子機器に適用可能であり、より具体的に例えば、液体吐出ヘッド、液体吐出装置、振動波モータ、光学機器、振動装置、撮像装置、圧電音響部品や該圧電音響部品を有する音声再生機器、音声録音機器、携帯電話、各種情報端末等が好適な例として挙げられる。
　また、前記電子機器は、常法に従いシステムにも適用され、かかるシステムとしては、例えばセンサーシステム等が挙げられる。
（実施例１）
　Ｓｉ基板（１００）の結晶成長面側をＲＩＥで処理し、酸素の存在下、加熱して熱酸化膜を形成した後、酸素を用いずに、蒸着法にて、蒸着源の金属と、Ｓｉ基板上の酸化膜中の酸素とを熱反応させ、結晶性金属酸化物の単結晶をＳｉ基板上に形成した。ついで、酸素を流し、温度を下げ、かつ圧力を上げて、蒸着法にて、結晶性金属酸化物の単結晶膜を成膜した。なお、この成膜時の蒸着法の各条件は次の通りであった。
　蒸着源　：　Ｈｆ、Ｚｒ
　電圧　：　３．５～４．７５Ｖ
　圧力　：　３×１０－２～６×１０－２Ｐａ
　基板温度　：　４５０～７００℃
　次に、結晶性金属酸化物の単結晶膜の上に、導電膜として、白金（Ｐｔ）の金属膜をスパッタリング法により形成した。この際の条件を、以下に示す。
　装置　：　ＵＬＶＡＣ社製スパッタリング装置ＱＡＭ－４
　圧力　：　１．２０×１０－１Ｐａ
　ターゲット　：　Ｐｔ
　電力　：　１００Ｗ（ＤＣ）
　厚さ　：　１００ｎｍ
　基板温度　：　４５０～６００℃
　次に、導電膜上に、ＳＲＯ膜を、スパッタリング法により形成した。この際の条件を、以下に示す。
　装置　：　ＵＬＶＡＣ社製スパッタリング装置ＱＡＭ－４
　パワー　：　１５０Ｗ（ＲＦ）
　ガス　：　Ａｒ
　圧力　：　１．８Ｐａ
　基板温度　：　６００℃
　厚さ　：　２０ｎｍ
 次に、ＳＲＯ膜上に、圧電膜として、Ｐｂ（Ｚｒ０．５２Ｔｉ０．４８）Ｏ３膜（ＰＺＴ膜）を、塗布法により形成した。この際の条件を、以下に示す。
　Ｐｂの原料として酢酸鉛を用い、Ｚｒの原料として硝酸ジルコニルを用い、Ｔｉの原料としてチタンイソプロポキシドを用いた。また、Ｐｂ、Ｚｒ及びＴｉの各原料を、Ｐｂ：Ｚｒ：Ｔｉ＝１００＋δ：５２：４８の組成比になるように混合し、溶媒は原料の溶解性を考慮して純水とし、加水分解を制御するため酢酸を添加した。更に、粘度調整用にポリビニルピロリドン粉末を混合溶解させたエタノール（ＰＺＴ１ｍｏｌに対し０．５～３．０ｍｏｌ）を添加して用いた。最後に、塗布時の濡れ性調整用に、２ｎブトキシエタノールを適量混合し、原料溶液としてのゾル・ゲル溶液を調製した。
　次に、調製したゾル・ゲル溶液を、基板上に滴下し、２０００ｒｐｍで１分間回転させ、基板上にゾル・ゲル溶液をスピンコート（塗布）することにより、前駆体を含む膜を形成した。そして、１５０℃の温度のホットプレート上に、基板を載置し、更に３５０℃の温度のホットプレート上に、基板を載置することにより、溶媒を蒸発させて膜を乾燥させた。この工程を５回繰り返して５層を同条件で積層した後、酸素（Ｏ２）雰囲気中、６５０℃で３分間熱処理して前駆体を酸化して結晶化させた。以上のプロセスを１０回繰り返し、Ｐｂ（Ｚｒ０．５２Ｔｉ０．４８）Ｏ３膜（ＰＺＴ膜）を作製した。この時の総膜厚は１０μｍであった。
　得られた積層構造体は、良好な密着性及び結晶性を有するエピタキシャル膜を含む積層構造体であった。また、得られた積層構造体の断面ＳＴＥＭ像を図５及び図６に示す。図６から非常に良質な積層構造体が得られていることが分かり、特に、図５では、結晶性金属酸化物の単結晶膜と導電膜との界面において、規則的な山谷構造が設けられており、前記山谷構造の互いに隣り合う頂点及び底点のなす角が３０°～４５°の範囲内でそれぞれ異なっていることが分かる。また、導電膜のＸ線結晶格子像を図７及び図８に示す。図７及び図８から、無欠陥の大面積導電膜が分かり、電極特性及びその上に積層される圧電膜の圧電特性において優れた効果を発揮することが分かる。従来、スピンコートによって成膜した圧電膜は圧電特性を発現することが困難であったが、本実施例においてスピンコートによって成膜した圧電膜（ＰＺＴ膜）は、良好な圧電特性を有していた。また、積層構造体の結晶基板、結晶性金属酸化物の単結晶膜及び導電膜につき、Ｘ線回折装置を用いて、それぞれの結晶を測定した。図１１に、ＸＰＳ測定結果を示す。図１１から明らかなように、Ｓｉ結晶基板上に、良好な結晶性を有する（Ｈｆ、Ｚｒ）Ｏ２膜及びＰｔ単結晶膜が形成されていた。
（実施例２）
　酸素ガスに代えて窒素ガスを用いたこと以外は、実施例１と同様にして、結晶性金属窒化物の単結晶膜の上に、導電膜として、白金（Ｐｔ）の金属膜を形成した。そして、積層構造体の結晶基板、結晶性金属窒化物の単結晶膜及び導電膜につき、Ｘ線回折装置を用いて、それぞれ測定した。図１２に、ＸＰＳ測定結果を示す。図１２から明らかなように、Ｓｉ結晶基板上に、良好な結晶性を有する（Ｈｆ、Ｚｒ）Ｎ膜及びＰｔ単結晶膜が形成されていた。なお、四端子法で測定したところ、得られた結晶性金属窒化物の単結晶膜は良好な導電性を有していた。
　実施例１において用いた蒸着成膜装置を図１３に示す。図１３の成膜装置は、ルツボに金属源１０１ａ～１０１ｂ、アース１０２ａ～１０２ｈ、ＩＣＰ電極１０３ａ～１０３ｂ、カットフィルター１０４ａ～１０４ｂ、ＤＣ電源１０５ａ～１０５ｂ、ＲＦ電源１０６ａ～１０６ｂ、ランプ１０７ａ～１０７ｂ、Ａｒ源１０８、反応性ガス源１０９、電源１１０、基板ホルダー１１１、基板１１２、カットフィルター１１３、ＩＣＰリング１１４、真空槽１１５及び回転軸１１６を少なくとも備えている。なお、図１３のＩＣＰ電極１０３ａ～１０３ｂは基板１１２の中心側に湾曲した略凹曲面形状又はパラボラ形状を有している。
　図１３に示すように、基板１１２を基板ホルダー１１１上に係止する。ついで、電源１１０と回転機構（図示せず）とを用いて回転軸１１６を回転させ、基板１１２を回転させる。また、基板１１２をランプ１０７ａ～１０７ｂによって加熱し、真空ポンプ（図示せず）によって真空槽１１５内を排気により真空又は減圧下にする。その後、真空槽１１５内にＡｒ源１０８からＡｒガスを導入し、ＤＣ電源１０５ａ～１０５ｂ、ＲＦ電源１０６ａ～１０６ｂ、ＩＣＰ電極１０３ａ～１０３ｂ、カットフィルター１０４ａ～１０４ｂ、及びアース１０２ａ～１０２ｈを用いて基板１１２上にアルゴンプラズマを形成することにより、基板１１２の表面の清浄化を行う。
　真空槽１１５内にＡｒガスを導入するとともに反応性ガス源１０９を用いて反応性ガスを導入する。このとき、ランプヒーターであるランプ１０７ａ～１０７ｂのオンとオフとを交互に繰り返すことで、より良質な結晶成長膜を形成することができるように構成されている。
　実施例１と同様にして得られた積層構造体につき、ＳＴＥＭ解析を行った。結果を図１４～１６に示す。図１４から、結晶基板１０１１とエピタキシャル層１００１との間に、埋込層１００４が形成され、さらに、アモルファス層１００２、１００３が形成されていることが分かる。また、図１５から、結晶基板上１０１１の第１のアモルファス層１００２には、結晶基板のＳｉと、エピタキシャル層１００１の構成金属であるＺｒが含まれていることがわかる。また、第２のアモルファス層には、結晶基板のＳｉと、エピタキシャル層１００１の構成金属であるＨｆ及びＺｒとが含まれていることがわかる。また、図１６から、埋込層１００４が、略逆三角形の断面形状を有しており、Ｈｆ及びＳｉが含まれている酸化物であることがわかる。
（適用例）
　得られた積層構造体の適用例を、以下、図を用いてより具体的に説明するが、本発明は、これら適用例に限定されるものではない。なお、本発明においては、特に断りがない限り、公知の手段を用いて、前記積層構造体から圧電デバイス等を製造することができる。
　図９は、本発明において前記積層構造体が好適に用いられるＭＥＭＳマイクロフォンを構成する音響ＭＥＭＳトランスデューサの実施態様を示す。なお、前記ＭＥＭＳトランスデューサは、音響放出機器（例えば、スピーカー等）を構成することができる。
　図９の音響ＭＥＭＳトランスデューサにて構成されるＭＥＭＳマイクロフォンは、カンチレバータイプのＭＥＭＳマイクロフォンを示しており、２つのカンチレバー・ビーム２８Ａ、２８Ｂと空洞３０とを有するＳｉ基板２１を備えている。各カンチレバー・ビーム２８Ａ、２８Ｂは、それぞれの端部で基板２１に固定されており、カンチレバー・ビーム８Ａ、８Ｂの間には隙間９が設けられている。なお、カンチレバー・ビーム８Ａ、８Ｂは、例えば、複数の圧電層（ＰＺＴ膜）２６ａ、２６ｂを含む積層構造体によって形成され、複数の電極層すなわちＰｔ膜２４ａ、２４ｂ、２４ｃ及びＳＲＯ膜２５ａ、２５ｂ、２５ｃ、２５ｄと交互になっている。誘電体層（結晶性酸化物の単結晶膜）２３は、カンチレバー・ビーム８Ａ、８Ｂを結晶基板２１から電気的に絶縁する。図９では、誘電体層（結晶性酸化物の単結晶膜）２３に中性子吸収材（例えばＨｆＯ２又はその混晶）が用いられており、ＳｉＯ２やＳｉＮ等を用いた場合に比べ、Ｓｉ基板との密着性及び結晶性に優れており、さらには、圧電特性や耐久性にも優れている。
　図１０は、本発明において前記積層構造体が好適に用いられる印刷用途、特にインクジェットプリントヘッドの態様で使用することができる流体排出装置への適用例を示し、具体的には、電極層として、Ｐｔ膜３４ａ、３４ｂ及びＳＲＯ膜３５ａ、３５ｂを含み、かつ圧電膜としてＰＺＴ膜３６を含む圧電アクチュエータを備えているウエハの一部の断面図を示す。図１０のウエハは、前記圧電アクチュエータの他に、流体を収容するためのチャンバー４１を備えている。チャンバー４１は、タンク（図示せず）から流路４０を介して流体を取り込めるように構成されている。また、図１０のウエハは、Ｓｉ基板３１を含み、その上に、第１のエピタキシャル層として、誘電体層（結晶性酸化物の単結晶膜）３３が設けられており、チャンバー４１に面している。図１０では、誘電体層（結晶性酸化物の単結晶膜）２３に中性子吸収材（例えばＨｆＯ２又はその混晶）が用いられており、ＳｉＯ２やＳｉＮ等を用いた場合に比べ、Ｓｉ基板との密着性及び結晶性に優れており、さらには、圧電特性や耐久性にも優れている。なお、結晶性酸化物の単結晶膜３３は、例えば、上面図（図示せず）において四角形の形状を有しており、かかる形状は、例えば、正方形、長方形、角が丸い長方形、平行四辺形等のいずれであってもよい。
　結晶性酸化物の単結晶膜３３の上には、Ｐｔ膜３４ａ、ＳＲＯ膜３５ａ、圧電膜（ＰＺＴ膜）３６、ＳＲＯ膜３５ｂ、及びＰｔ膜３４ｂが順に積層されており、圧電アクチュエータを構成している。また、前記圧電アクチュエータは、電極３４ａ及び３５ａ、圧電膜３６、並びに電極３４ｂ及び３５ｂ上に延びる絶縁膜３７をさらに備えている。絶縁膜３７は、電気絶縁に使用される誘電体材料を含むが、かかる誘電体材料は公知の誘電体材料であってよく、例えばＳｉＯ２層、ＳｉＮ層又はＡｌ２Ｏ３層であってよい。なお、絶縁膜を構成材料として含む絶縁層の厚さは特に限定されないが、好ましくは、約１０ｎｍ～約１０μｍの間の厚さである。また、導電路３９は、絶縁層（絶縁膜）３７上に設けられ、それぞれ電極３４ａ及び３５ａ並びに電極３４ｂ及び３５ｂに接触し、使用時に選択的アクセスを可能にしている。なお、導電路の構成材料は、公知の導電材料であってよく、このような導電材料としては、例えば、アルミニウム（Ａｌ）等が好適な例として挙げられる。また、パッシベーション層４２は、絶縁層３７、電極３４ｂ及び３５ｂ、並びに導電路３９上に設けられている。パッシベーション層４２は、前記圧電アクチュエータのパッシベーションに使用される誘電体材料から構成されていればよく、かかる誘電体材料も特に限定されず、公知の誘電体材料であってよい。前記誘電体材料としては、例えば、ＳｉＮまたはＳＩＯＮ（シリコンオキシナイトレート）等が好適な例として挙げられる。前記パッシベーション層の厚さは特に限定されないが、好ましくは約０．１μｍ～約３μｍの間の厚さである。また、導電パッド３８も同様に前記圧電アクチュエータに沿って設けられ、導電路３９に電気的に接続されている。なお、パッシベーション層４２は、圧電体を湿度等から守るバリア層として機能する。
　本発明の積層構造体は、例えば圧電デバイス等の電子デバイスとして好適に用いられ、電子機器やセンサーシステム等に好適に用いられる。
　　　１　　結晶基板
　　　２　　酸化膜
　　　３　　（第１の）エピタキシャル層
　　　４　　第２のエピタキシャル層
　　　５　　第３のエピタキシャル層
　　　６　　第４のエピタキシャル層
　　１１　　Ｓｉ基板
　　１３　　結晶性酸化物の単結晶膜
　　１４　　導電膜
　　１５　　ＳＲＯ膜
　　１６　　ＰＺＴ膜
　　２１　　結晶基板（Ｓｉ基板）
　　２３　　（第１の）エピタキシャル層（結晶性酸化物の単結晶膜）
　　２４ａ　第２のエピタキシャル層（Ｐｔ膜）
　　２４ｂ　第６のエピタキシャル層（Ｐｔ膜）
　　２４ｃ　第１０のエピタキシャル層（Ｐｔ膜）
　　２５ａ　第３のエピタキシャル層（ＳＲＯ膜）
　　２５ｂ　第５のエピタキシャル層（ＳＲＯ膜）
　　２５ｃ　第７のエピタキシャル層（ＳＲＯ膜）
　　２５ｄ　第９のエピタキシャル層（ＳＲＯ膜）
　　２６ａ　第４のエピタキシャル層（ＰＺＴ膜）
　　２６ｂ　第８のエピタキシャル層（ＰＺＴ膜）
　　２８Ａ　カンチレバー・ビーム
　　２８Ｂ　カンチレバー・ビーム
　　２９　　隙間
　　３０　　空洞
　　３１　　結晶基板（Ｓｉ基板）
　　３３　　（第１の）エピタキシャル層（結晶性酸化物の単結晶膜）
　　３４ａ　第２のエピタキシャル層（Ｐｔ膜）
　　３４ｂ　第６のエピタキシャル層（Ｐｔ膜）
　　３５ａ　第３のエピタキシャル層（ＳＲＯ膜）
　　３５ｂ　第５のエピタキシャル層（ＳＲＯ膜）
　　３６　　第４のエピタキシャル層（ＰＺＴ膜）
　　３７　　絶縁膜
　　３８　　導電パッド
　　３９　　導電路
　　４０　　流路
　　４１　　チャンバー
　　４２　　パッシベーション層
　１０１ａ～１０１ｂ　金属源
　１０２ａ～１０２ｊ　アース
　１０３ａ～１０３ｂ　ＩＣＰ電極
　１０４ａ～１０４ｂ　カットフィルター
　１０５ａ～１０５ｂ　ＤＣ電源
　１０６ａ～１０６ｂ　ＲＦ電源
　１０７ａ～１０７ｂ　ランプ
　１０８　　Ａｒ源
　１０９　　反応性ガス源
　１１０　　電源
　１１１　　基板ホルダー
　１１２　　基板
　１１３　　カットフィルター
　１１４　　ＩＣＰリング
　１１５　　真空槽
　１１６　　回転軸
１００１　　エピタキシャル層
１００２　　第１のアモルファス層
１００３　　第２のアモルファス層
１００４　　埋込層
１０１１　　基板
 
 
 

Claims (34)

  1. 　結晶基板上に結晶性化合物を含むエピタキシャル層を積層する積層構造体の製造方法であって、前記結晶基板上に化合物元素を含む化合物元素供給犠牲層を設けるステップ、及び前記化合物元素供給犠牲層の化合物元素を用いて前記エピタキシャル層を形成するステップを含むことを特徴とする積層構造体の製造方法。
  2. 　前記化合物元素を用いた後、化合物元素ガスを導入して前記化合物元素ガスの存在下、前記エピタキシャル層を形成する請求項１記載の製造方法。
  3. 　前記の積層を、蒸着又はスパッタにより行う請求項１又は２に記載の製造方法。
  4. 　前記の積層を、蒸着により行う請求項１又は２に記載の製造方法。
  5. 　前記化合物元素供給犠牲層が前記結晶基板上に設けられた化合物膜である請求項１～４のいずれかに記載の製造方法。
  6. 　結晶基板上にエピタキシャル層が積層されている積層構造体であって、前記エピタキシャル層が、前記結晶基板上に設けられた化合物元素を含む化合物元素供給犠牲層中の化合物元素が組み込まれてなることを特徴とする積層構造体。
  7. 　前記結晶基板が、結晶性Ｓｉ基板である請求項６記載の積層構造体。
  8. 　前記化合物元素供給犠牲層が、化合物膜を含む請求項６又は７に記載の積層構造体。
  9. 　前記化合物膜の膜厚が、１ｎｍを超え１００ｎｍ未満である請求項８記載の積層構造体。
  10. 　前記エピタキシャル層が、金属を含む請求項６～９のいずれかに記載の積層構造体。
  11. 　前記金属が、周期律表ｄブロック金属を含む請求項１０記載の積層構造体。
  12. 　前記エピタキシャル層が、金属化合物を含む請求項６～９のいずれかに記載の積層構造体。
  13. 　前記エピタキシャル層が、誘電体を含む請求項６～９のいずれかに記載の積層構造体。
  14. 　さらに、前記エピタキシャル層上に、直接又は他の層を介して、前記エピタキシャル層とは異なる組成の第２のエピタキシャル層が積層されている請求項６～１３のいずれかに記載の積層構造体。
  15. 　前記エピタキシャル層が誘電体を含み、前記第２のエピタキシャル層が導電性金属の単結晶膜を含む請求項１４記載の積層構造体。
  16. 　さらに、前記第２のエピタキシャル層上に、直接又は他の層を介して、前記エピタキシャル層及び前記第２のエピタキシャル層とは異なる組成の第３のエピタキシャル層が積層されている請求項１４又は１５に記載の積層構造体。
  17. 　前記第３のエピタキシャル層が誘電体、半導体又は導体を含む請求項１６記載の積層構造体。
  18. 　前記第３のエピタキシャル層が誘電体を含む請求項１６記載の積層構造体。
  19. 　前記第３のエピタキシャル層が圧電体を含む請求項１６記載の積層構造体。
  20. 　積層構造体を含む圧電素子であって、前記積層構造体が請求項６～１９のいずれかに記載の積層構造体であることを特徴とする圧電素子。
  21. 　積層構造体を用いる圧電素子の製造方法であって、前記積層構造体が請求項６～１９のいずれかに記載の積層構造体であることを特徴とする圧電素子の製造方法。
  22. 　積層構造体を含む電子デバイスであって、前記積層構造体が請求項１～１４のいずれかに記載の積層構造体であることを特徴とする電子デバイス。
  23. 　圧電デバイスである請求項２２記載の電子デバイス。
  24. 　積層構造体を用いる電子デバイスを製造する方法であって、前記積層構造体が請求項６～１９のいずれかに記載の積層構造体であることを特徴とする電子デバイスの製造方法。
  25. 　電子デバイスを含む電子機器であって、前記電子デバイスが、請求項２２又は２３に記載の電子デバイスであることを特徴とする電子機器。
  26. 　積層構造体又は電子デバイスを用いて電子機器を製造する方法であって、前記積層構造体が請求項６～１９のいずれかに記載の積層構造体であり、前記電子デバイスが請求項２２又は２３に記載の電子デバイスであることを特徴とする電子機器の製造方法。
  27. 　電子機器を含むシステムであって、前記電子機器が、請求項２５記載の電子機器であることを特徴とするシステム。
  28. 　結晶基板上にエピタキシャル層が積層されている積層構造体であって、前記結晶基板と前記エピタキシャル層との間に、前記エピタキシャル層及び／又は前記結晶基板の構成金属を含むアモルファス薄膜及び／又は前記結晶基板の一部に１又は２以上埋め込まれており且つ前記構成金属を含む埋込層を有していることを特徴とする積層構造体。
  29. 　前記結晶基板と前記エピタキシャル層との間に、前記エピタキシャル層の構成金属を含むアモルファス薄膜及び／又は前記結晶基板の一部に１又は２以上埋め込まれており且つ前記エピタキシャル層の構成金属を含む埋込層を有している請求項２８記載の積層構造体。
  30. 　前記結晶基板と前記エピタキシャル層との間に、前記エピタキシャル層及び／又は前記結晶基板の構成金属を含むアモルファス薄膜と、前記結晶基板の一部に１又は２以上埋め込まれており且つ前記構成金属を含む埋込層とを有している請求項２８記載の積層構造体。
  31. 　前記構成金属がＨｆを含む請求項２８～３０のいずれかに記載の積層構造体。
  32. 　前記アモルファス薄膜の膜厚が１ｎｍ～１０ｎｍである請求項２８～３１のいずれかに記載の積層構造体。
  33. 　前記埋込層の形状が略逆三角形の断面形状を有する請求項２８～３２のいずれかに記載の積層構造体。
  34. 　積層構造体を含む電子デバイス、電子機器又はシステムであって、前記積層構造体が、請求項２８～３３のいずれかに記載の積層構造体であることを特徴とする電子デバイス、電子機器又はシステム。
     
PCT/JP2023/002397 2022-01-27 2023-01-26 積層構造体、電子デバイス、電子機器及びこれらの製造方法 WO2023145806A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022-011344 2022-01-27
JP2022011344 2022-01-27
JP2022-138833 2022-08-31
JP2022138833 2022-08-31

Publications (1)

Publication Number Publication Date
WO2023145806A1 true WO2023145806A1 (ja) 2023-08-03

Family

ID=87471548

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/002397 WO2023145806A1 (ja) 2022-01-27 2023-01-26 積層構造体、電子デバイス、電子機器及びこれらの製造方法

Country Status (2)

Country Link
TW (1) TW202342269A (ja)
WO (1) WO2023145806A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006960A (ja) * 2003-07-24 2004-01-08 Matsushita Electric Ind Co Ltd 誘電体膜の形成方法
JP2009158784A (ja) * 2007-12-27 2009-07-16 Canon Inc 絶縁膜の形成方法
JP2015154015A (ja) 2014-02-18 2015-08-24 株式会社ユーテック 強誘電体セラミックス及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006960A (ja) * 2003-07-24 2004-01-08 Matsushita Electric Ind Co Ltd 誘電体膜の形成方法
JP2009158784A (ja) * 2007-12-27 2009-07-16 Canon Inc 絶縁膜の形成方法
JP2015154015A (ja) 2014-02-18 2015-08-24 株式会社ユーテック 強誘電体セラミックス及びその製造方法

Also Published As

Publication number Publication date
TW202342269A (zh) 2023-11-01

Similar Documents

Publication Publication Date Title
US8864288B2 (en) Piezoelectric device, method of manufacturing piezoelectric device, and liquid ejection head
US9136459B2 (en) Piezoelectric device and method of manufacturing piezoelectric device
US7083270B2 (en) Piezoelectric element, ink jet head, angular velocity sensor, method for manufacturing the same, and ink jet recording apparatus
WO2005086248A1 (ja) 圧電体素子、インクジェットヘッド、角速度センサ、これらの製造方法及びインクジェット式記録装置
JPWO2013021614A1 (ja) 圧電体素子
WO2023145808A1 (ja) 結晶、積層構造体、電子デバイス、電子機器及びこれらの製造方法
JP2023109680A (ja) 結晶膜、積層構造体、電子デバイス、電子機器及びこれらの製造方法
JP2004186646A (ja) 圧電素子、インクジェットヘッド及びこれらの製造方法、並びにインクジェット式記録装置
JP2019522902A (ja) 優先電界駆動方向における圧電薄膜素子の分極
JP4451610B2 (ja) 圧電素子、インクジェットヘッド、角速度センサ及びこれらの製造方法、並びにインクジェット式記録装置
JP2005119166A (ja) 圧電素子、インクジェットヘッド、及びこれらの製造方法、並びにインクジェット式記録装置
WO2023145806A1 (ja) 積層構造体、電子デバイス、電子機器及びこれらの製造方法
WO2023145807A1 (ja) 電極、積層構造体、電子デバイス、電子機器及びこれらの製造方法
JPWO2002029129A1 (ja) 圧電薄膜及びその製造方法、並びにその圧電薄膜を備えた圧電素子、並びにその圧電素子を用いたインクジェットヘッド、並びにそのインクジェットヘッドを備えたインクジェット式記録装置
WO2023176758A1 (ja) 圧電体、積層構造体、電子デバイス、電子機器及びこれらの製造方法
WO2023176757A1 (ja) 圧電体、積層構造体、電子デバイス、電子機器及びこれらの製造方法
JP2023109681A (ja) 結晶膜、積層構造体、電子デバイス、電子機器及びこれらの製造方法
JP2023109679A (ja) 積層構造体、電子デバイス、電子機器及びこれらの製造方法
WO2023176756A1 (ja) 圧電体、積層構造体、電子デバイス、電子機器及びこれらの製造方法
JP2012169400A (ja) 強誘電体膜の製造方法とそれを用いた強誘電体素子
JP2004120809A (ja) 無機エレクトレットアクチュエータ及びその製造方法、液滴吐出ヘッド、光学デバイス、圧力センサ、発振器、モータ
JP2023134333A (ja) 結晶、積層構造体、電子デバイス、電子機器及びこれらの製造方法
JP2023134330A (ja) 圧電体、積層構造体、電子デバイス、電子機器及びこれらの製造方法
JP2023109682A (ja) 形状記憶材料、積層構造体、電子デバイス、電子機器及びこれらの製造方法
JP2001144341A (ja) 圧電体膜及び圧電アクチュエータ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23747016

Country of ref document: EP

Kind code of ref document: A1