WO2023128561A1 - 발광 소자 및 이를 포함하는 발광 모듈 - Google Patents

발광 소자 및 이를 포함하는 발광 모듈 Download PDF

Info

Publication number
WO2023128561A1
WO2023128561A1 PCT/KR2022/021405 KR2022021405W WO2023128561A1 WO 2023128561 A1 WO2023128561 A1 WO 2023128561A1 KR 2022021405 W KR2022021405 W KR 2022021405W WO 2023128561 A1 WO2023128561 A1 WO 2023128561A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
emitting region
light
region
type semiconductor
Prior art date
Application number
PCT/KR2022/021405
Other languages
English (en)
French (fr)
Inventor
백용현
민대홍
강지훈
이정훈
Original Assignee
서울바이오시스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스주식회사 filed Critical 서울바이오시스주식회사
Publication of WO2023128561A1 publication Critical patent/WO2023128561A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Definitions

  • the present disclosure relates to a light emitting device and a light emitting module including the same.
  • Nitride semiconductors are used as light sources for display devices, traffic lights, lighting or optical communication devices, and are mainly used for light emitting diodes or laser diodes emitting blue or green light.
  • the nitride semiconductor may also be used for a heterojunction bipolar transistor (HBT) and a high electron mobility transistor (HEMT).
  • HBT heterojunction bipolar transistor
  • HEMT high electron mobility transistor
  • a light emitting diode using a nitride semiconductor has a heterojunction structure having a quantum well structure between an N contact layer and a P contact layer.
  • the light emitting diode emits light according to the composition of the well layer in the quantum well structure.
  • light emitting diodes are designed to emit light of a spectrum having a single peak, that is, monochromatic light.
  • Embodiments of the present disclosure provide a light emitting device having a novel structure and a light emitting module having the light emitting device capable of implementing white light without using a phosphor.
  • a light emitting device includes a first light emitting region and a second light emitting region.
  • Each of the first and second light-emitting regions includes a first-type semiconductor layer, a second conductivity-type semiconductor layer, and an active region formed between the first and second conductivity-type semiconductor layers, and An area of the region is larger than an area of the second light emitting region, and at least one of the first light emitting region and the second light emitting region emits light of a plurality of peak wavelengths.
  • the first light emitting region and the second light emitting region may operate under different current densities.
  • the first light emitting region may be connected in series or parallel to the second light emitting region.
  • the light emitting device may further include a substrate, and the first light emitting region and the second light emitting region may be disposed on the substrate.
  • the first light emitting region may have an active region having the same composition as that of the second light emitting region.
  • the light emitting device may further include a first substrate and a second substrate spaced apart from the first substrate, the first light emitting region may be disposed on the first substrate, and the second light emitting region may be disposed on the first substrate. It may be disposed on a second substrate.
  • Each of the first light emitting region and the second light emitting region may emit light having a plurality of peak wavelengths, and peak wavelengths emitted from the first light emitting region and the second light emitting region are substantially the same, but each peak wavelength intensities can be different.
  • the light emitting device may further include a wavelength converter covering the first light emitting region and the second light emitting region, wherein the wavelength converter converts light emitted from the first light emitting region and the second light emitting region into light having a longer wavelength.
  • a wavelength conversion material may be included.
  • the first light emitting region and the second light emitting region may be stacked on each other.
  • the light emitting device may further include an intermediate layer disposed between the first light emitting region and the second light emitting region.
  • the intermediate layer may be a tunnel junction layer or a bonding layer.
  • the light emitting element may further include a third light emitting region stacked on the second light emitting region, wherein the third light emitting region includes a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and the first conductivity type semiconductor layer. It may include an active region disposed between the semiconductor layer and the second conductivity type semiconductor layer.
  • the first light emitting region may have an area greater than 1.2 times the area of the second light emitting region.
  • the active region may include a lower multi-quantum well structure and an upper multi-quantum well structure formed between the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer; and a spacing layer disposed between the lower multi-quantum well structure and the upper multi-quantum well structure.
  • the light emitting device may further include a V-pit generating layer disposed between the first conductivity-type semiconductor layer and the lower multi-quantum well structure.
  • x and y values of CIE color coordinates may decrease as the applied current value increases.
  • the light emitting device may emit light having x and y ranges of CIE color coordinates of 0.205 ⁇ x ⁇ 0.495 and 0.19 ⁇ y ⁇ 0.45.
  • a light emitting module includes a first light emitting region and a second light emitting region.
  • Each of the first and second light-emitting regions includes a first-type semiconductor layer, a second conductivity-type semiconductor layer, and an active region formed between the first and second conductivity-type semiconductor layers, and An area of the region is larger than an area of the second light emitting region, and at least one of the first light emitting region and the second light emitting region emits light of a plurality of peak wavelengths.
  • the light emitting module may include a first light emitting diode chip and a second light emitting diode chip, the first light emitting diode chip including the first light emitting region, and the second light emitting diode chip covering the second light emitting region.
  • the light emitting module may further include a wavelength converter covering the first and second light emitting diode chips, and the wavelength converter converts the light emitted from the first light emitting region and the second light emitting region into light having a longer wavelength.
  • a wavelength conversion material may be included.
  • the light emitting module may further include a circuit board, and the first light emitting region and the second light emitting region may be electrically connected to the circuit board.
  • the light emitting module may further include a housing, and the first light emitting region and the second light emitting region may be disposed within the housing.
  • FIG. 1 is a schematic cross-sectional view illustrating a light emitting diode according to an exemplary embodiment of the present disclosure.
  • FIG. 2 is a partially enlarged cross-sectional view of the light emitting diode shown in FIG. 1 .
  • FIG 3 is a schematic plan view illustrating a light emitting device having a single light emitting region according to an exemplary embodiment of the present disclosure.
  • 4A is a schematic plan view illustrating a light emitting device having two light emitting regions according to an embodiment of the present disclosure.
  • 4B is a schematic plan view illustrating a light emitting device having three light emitting regions according to an embodiment of the present disclosure.
  • FIG. 5 is a schematic plan view for explaining a light emitting device according to another embodiment of the present disclosure.
  • FIG. 6 is a schematic plan view for explaining a light emitting device according to another embodiment of the present disclosure.
  • FIG. 7 is a CIE graph for explaining a color coordinate change according to current density of a light emitting device having a single light emitting region and a light emitting device having a plurality of light emitting regions.
  • 8A and 8B are graphs showing emission spectra according to current densities of a light emitting device having a single emission region.
  • 8C and 8D are graphs showing emission spectra according to current densities of light emitting devices having a plurality of emission regions.
  • 9A and 9B are schematic plan views for explaining various color combinations of light emitting devices according to embodiments of the present disclosure.
  • 10A, 10B, and 10C are schematic cross-sectional views illustrating light emitting modules including a wavelength conversion material according to embodiments of the present disclosure.
  • FIG. 11 is a schematic plan view illustrating a light emitting module including a plurality of light emitting diode chips according to another embodiment of the present disclosure.
  • FIG. 12 is a schematic plan view for explaining an example of a light emitting module including a plurality of light emitting diode chips.
  • FIG. 13 is a schematic plan view for explaining yet another example of a light emitting module including a plurality of light emitting diode chips.
  • FIG. 14 is a schematic cross-sectional view for explaining a light emitting diode according to another embodiment of the present disclosure.
  • FIG. 15 is a schematic cross-sectional view for explaining an example of a light emitting device including the light emitting diode of FIG. 14 .
  • FIG. 16 is a schematic cross-sectional view for explaining another example of a light emitting device including the light emitting diode of FIG. 14 .
  • 17 is a schematic cross-sectional view for explaining a light emitting diode according to another embodiment of the present disclosure.
  • FIG. 18 is a schematic cross-sectional view for explaining an example of a light emitting device including the light emitting diode of FIG. 17 .
  • FIG. 19 is a schematic cross-sectional view for explaining another example of a light emitting device including the light emitting diode of FIG. 17 .
  • FIG. 20 is a schematic plan view illustrating another example of a light emitting device including the light emitting diode of FIG. 17 .
  • FIG. 1 is a schematic cross-sectional view for explaining a light emitting diode according to an embodiment of the present disclosure
  • FIG. 2 is a partially enlarged cross-sectional view of the light emitting diode shown in FIG. 1 .
  • the light emitting diode includes a substrate 100, a first conductivity type semiconductor layer 101, a lower multi-quantum well structure 102, an upper multi-quantum well structure 103, It may include a 2-conductivity semiconductor layer 104, a spacing layer 105, and a step coverage layer 103s.
  • the substrate 100 may be a growth substrate for growing a gallium nitride-based semiconductor layer, such as a sapphire substrate, a silicon substrate, a SiC substrate, a spinel substrate, and the like.
  • the substrate 100 may be a patterned sapphire substrate.
  • the first conductivity-type semiconductor layer 101 may be multi-layered and may include, for example, a nuclear layer, a high-temperature buffer layer, and an n-type impurity doped layer. Also, the first conductivity type semiconductor layer 101 may include a plurality of grooves on an upper surface.
  • the semiconductor layer formed on the first conductive semiconductor layer 101 may be, for example, a GaN layer, and a plurality of grooves may be formed by growing the GaN layer at a temperature of about 900° C. or lower.
  • the second conductivity type semiconductor layer 104 is disposed on the first conductivity type semiconductor layer 101 .
  • the second conductivity-type semiconductor layer 104 may be formed as a single layer or multiple layers, and may include, for example, a layer doped with p-type impurities.
  • a lower multiple quantum well structure 102 and an upper multiple quantum well structure 103 are disposed between the first conductivity type semiconductor layer 101 and the second conductivity type semiconductor layer 104, and the lower multiple quantum well structure 102
  • a spacing layer 105 may be disposed between the upper multi-quantum well structure 103 .
  • the lower multi-quantum well structure 102 may be formed on the first conductivity type semiconductor layer 101 .
  • the lower multi-quantum well structure 102 has a structure in which barrier layers 102b1 and 102b2 and well layers 102w1 and 102w2 are alternately stacked.
  • the well layers 102w1 and 102w2 have a composition for emitting light of the first wavelength.
  • the well layers 102w1 and 102w2 may be formed of an InGaN layer or an AlInGaN layer, and may emit light in an ultraviolet, blue, or green region.
  • the content of In included in the well layers 102w1 and 102w2 may be 18 atomic % or less, and furthermore, 12 atomic % or less with respect to all Group 3 elements.
  • a difference in In content included in the well layers 102w1 and 102w2 may be within 3%.
  • the lower multi-quantum well structure 102 may include a first group of well layers 102w1 and a second group of well layers 102w2, and the first group of well layers 102w1 ) may have a relatively higher In content than the well layers 102w2 of the second group.
  • the second group of well layers 102w2 may be disposed between the first group of well layers 102w1 and the upper multiquantum well structure 103 .
  • the first group of well layers 102w1 may include an In content of 10 atomic % or more
  • the second group of well layers may include an In content of less than 10 atomic %.
  • the barrier layers 102b1 and 102b2 may have the same composition as each other, but are not limited thereto, and the barrier layers 102b1 disposed between the first group of well layers 102w1 are the second group of well layers. It may have a smaller Al content than the barrier layers 102b2 disposed between (102w2).
  • the well layers 102w1 of the first group and the well layers 102w2 of the second group may have substantially similar In contents.
  • a difference in In content included in the well layers 102w1 and 102w2 may be within 3%, and may have a difference in energy band gap within 0.084 eV.
  • the upper multi-quantum well structure 103 is disposed on the lower multi-quantum well structure 102, and has a structure in which a barrier layer 103b and a well layer 103w are alternately stacked.
  • the well layer 103w has a composition for emitting light of the second wavelength.
  • the light of the second wavelength may have a longer wavelength than the light of the first wavelength.
  • the well layer 103w may be formed of an InGaN layer or an AlInGaN layer and may emit light in a green or red region.
  • the content of In included in the well layer 103w may be 15 atomic% or more and less than 30 atomic% with respect to all Group 3 elements.
  • the barrier layers 103b in the upper multi-quantum well structure 103 may be thicker than the barrier layers 102b in the lower multi-quantum well structure 102 .
  • the well layers 103w in the upper multi-quantum well structure 103 may be thicker than the well layers 102w in the lower multi-quantum well structure 102 . Since the upper multiquantum well structure 103 is close to the second conductivity type semiconductor layer 104, the barrier layers 103b may be formed relatively thick to prevent electrons and holes from overflowing.
  • the barrier layers 102b1 and 102b2 are formed so that holes are well dispersed in the lower multi-quantum well structure 102.
  • the thickness can be made relatively thin.
  • the barrier layers 102b1 and 102b2 may have a thickness of 4 nm to 7 nm, and the barrier layers 103b may have a thickness of 8 nm to 15 nm.
  • the upper multi-quantum well structure 103 may include a first region R1 and a second region R2.
  • the first region R1 may have a substantially flat surface, and the second region R2 forms a groove.
  • the first region R1 may be observed as a plurality of regions in the cross-sectional view of FIG. 1 .
  • the first region R1 surrounds the plurality of second regions R2.
  • the second regions R2 may be disposed on grooves formed on the first conductive semiconductor layer 101 .
  • the barrier layers 103b and the well layers 103w of the upper multi-quantum well structure 103 are continuously disposed in the first region R1 and the second region R2.
  • Upper surfaces of the barrier layers 103b and the well layers 103w may have a curved shape at a position where the first region R1 and the second region R2 meet. Accordingly, it is possible to prevent cracks from occurring in the barrier layers 103b or the well layers 103w, thereby preventing charge leakage.
  • the barrier layers 103b and the well layers 103w have different thicknesses in the first region R1 and the second region R2. That is, as shown in FIG. 2 , the thickness of the barrier layers 103b and the well layers 103w in the first region R1 is less than that of the barrier layers 103b and the well layers 103w in the second region R2. (103w) may be formed larger than the thickness. Furthermore, the In content in the well layers 103w in the second region R2 is less than the In content in the well layers 103w in the first region R1. Accordingly, the upper multi-quantum well structure 103 includes the multi-quantum well structure in the first region R1 and the multi-quantum well structure 107 in the second region.
  • the multi-quantum well structure 107 of the second region R2 has a shorter wavelength than the light of the second wavelength. It can emit light of 3 wavelengths.
  • the light of the third wavelength may have a shorter wavelength, a longer wavelength, or the same wavelength as the light of the first wavelength emitted from the lower multi-quantum well structure 102 .
  • the content of In in the well layers 103w in the first region R1 may be greater than or equal to 15 atomic% and less than 30 atomic% with respect to all Group III elements to emit light of the first wavelength.
  • the content of In in the well layers 103w in the second region R2 is about 7 to about 12 atomic%, furthermore, about 8 to about 10 of the total group 3 elements to emit light of the third wavelength. may be atomic percent.
  • the width D4 of the first region R1 may be greater than the width D2 of the second region R2, and thus relative to the second conductivity type semiconductor layer 104 formed on the upper multi-quantum well structure 103.
  • a wide flat surface can be formed, and electrodes can be easily formed on the second conductivity type semiconductor layer 104 .
  • the lower multi-quantum well structure 102 may also include a third region R3 having a flat surface and a fourth region R4 forming a groove.
  • the thickness of the barrier layers 102b1 and 102b2 and the well layers 102w1 and 102w2 in the third region R3 is equal to the thickness of the barrier layers 102b1 and 102b2 and the well layers 102w1 and 102w2 in the fourth region R4.
  • the fourth regions R4 are positioned below the second regions R2. At least a portion of the groove of the second region R2 and the groove of the fourth region R4 may overlap in a vertical direction. Also, a portion of the second region R2 closest to the substrate 100 may be positioned within the groove region of the fourth region R4.
  • the lower multi-quantum well structure 102 emits light of the first wavelength described above in the third region R3, and the multi-quantum well structure 106 in the fourth region R4 may not emit light.
  • the present disclosure is not limited thereto, and the multi-quantum well structure 106 in the fourth region R4 may emit light having a shorter wavelength than light having a first wavelength.
  • the number of pairs of layers constituting the lower multi-quantum well structure 102 affects the peak intensity of light of the first wavelength. As the number of pairs of the lower multi-quantum well structure 102 increases, the peak intensity of light of the first wavelength, for example, the blue region may increase. Also, the number of pairs of the lower multi-quantum well structure 102 and the number of pairs of the upper multi-quantum well structure 103 may be adjusted differently from each other. For example, the number of pairs of the lower multi-quantum well structure 102 may be greater than the number of pairs of the upper multi-quantum well structure 103, and thus, the peak intensity of the light of the first wavelength is greater than the peak intensity of the light of the second wavelength. can make it big Furthermore, the well layers of the lower multi-quantum well structure 102 may be divided into groups having different band gaps as described above.
  • the number of pairs of the lower multi-quantum well structure 102 may be smaller than the number of pairs of the upper multi-quantum well structure 103 . Accordingly, in the spectrum of light emitted from the light emitting device 301, the peak intensity of the short wavelength region may be smaller than the peak intensity of the long wavelength region.
  • the spacing layer 105 may be disposed between the lower multi-quantum well structure 102 and the upper multi-quantum well structure 103 .
  • the spacing layer 105 may have a band gap equal to or wider than that of the barrier layer 102b2 in the lower multi-quantum well structure 102 .
  • the spacing layer 105 may have a refractive index equal to or smaller than the refractive index of the barrier layers 102b1 and 102b2 in the lower multi-quantum well structure 102 .
  • the spacing layer 105 has a refractive index smaller than that of the barrier layers 102b1 and 102b2, the angle of refraction of the light generated from the lower multi-quantum well structure 102 is increased by the spacing layer having a relatively smaller refractive index, Accordingly, the light generated in the lower multi-quantum well structure 102 can be emitted in a lateral direction, thereby reducing the amount of light entering the upper multi-quantum well structure 103, thereby increasing the light emitting intensity of the light emitting diode.
  • the spacing layer 105 may include GaN, AlGaN, or AlInGaN.
  • the concentration of holes injected into the lower multi-quantum well structure 102 can be controlled, and through this, the intensity of light emitted from the lower multi-quantum well structure 102 can be controlled.
  • the spacing layer 105 has a relatively high Al content and has a wide band gap, the spacing layer 105 prevents holes from being injected into the lower multiquantum well structure 102 . Accordingly, the number of electron-hole pairs in the lower multi-quantum well structure 102 decreases, and thus the light emission intensity decreases. Conversely, the number of holes trapped in the upper multi-quantum well structure 103 increases, and thus the luminous intensity of the upper multi-quantum well structure 103 increases.
  • the thickness of the spacing layer 105 also affects hole injection.
  • the lower multiple quantum well 102 and the upper multiple quantum well structure 102 and the upper multiple quantum well structure 105 are formed.
  • the relative luminous intensity of the well structure 103 can be adjusted.
  • a step coverage layer 103s is disposed on the upper multiquantum well structure 103 .
  • the step coverage layer 103s may have a wider bandgap than the barrier layer 103b of the upper multi-quantum well structure 103 .
  • the step coverage layer 103s may be formed of, for example, AlGaN or AlInGaN.
  • the step coverage layer 103s may include a structure in which the Al content changes as the distance from the upper multi-quantum well structure 103 increases.
  • the step coverage layer 103s having a structure in which the Al content changes may include a plurality of layers. The plurality of layers may have different band gaps, and these layers may be stacked.
  • Holes may be uniformly distributed in a planar direction within the light emitting diode by the layers having different band gaps, and thus may be evenly injected into the groove region and the flat region.
  • the step coverage layer 103s having a structure in which the Al content is changed may have a structure in which layers having different refractive indices are stacked. Even if lights of different wavelengths are emitted from the upper multi-quantum well structure 103 and the lower multi-quantum well structure 102, since layers having different refractive indices are disposed on the step coverage layer 103s, light for multiple wavelengths of light The refractive coverage is increased, and accordingly, the mixing of multiple wavelength lights is facilitated, so that the efficiency of white light through the semiconductor layer can be increased.
  • the step coverage layer 103s may be an Al grading layer whose Al content decreases as the distance from the upper multi-quantum well structure 103 increases.
  • the Al content in the step coverage layer 103s may decrease in the thickness direction from 30 atomic % or more to 10 atomic % or less.
  • the thickness of the step coverage layer 103s may be less than about 100 nm, and in certain embodiments may be less than about 50 nm, and even less than about 30 nm.
  • step coverage layer 103s By forming the step coverage layer 103s as a grading layer, holes can be smoothly injected into the upper multi-quantum well structure 103, and in the second region R2 of the upper multi-quantum well structure 103, It can help generate light of 3 wavelengths.
  • the second conductivity type semiconductor layer 104 may be disposed on the step coverage layer 103s.
  • the second conductivity type semiconductor layer 104 may include surface grooves 108 corresponding to the second regions R2 .
  • the entrance width of the surface groove 108 may be greater than the entrance width of the grooves of the second regions R2 .
  • the sub-surface groove 109 may be formed on the upper portion of the first region R1 , and the entrance width of the sub-surface groove 109 may be smaller than the entrance width of the surface groove 108 .
  • Light extraction efficiency may be improved by varying the size of the surface grooves 108 and 109 .
  • the surface grooves 108 and 109 may increase a contact area of an ohmic electrode such as ITO to lower a driving voltage and improve reliability of the light emitting element 301 .
  • the light emitting diode including the lower multi-quantum well structure 102, the spacing layer 105, and the step coverage layer 103s has been described, but in the light emitting diode of this embodiment, the lower multi-quantum well structure 102 , at least one of the spacing layer 105 and the step coverage layer 103s may be omitted.
  • Light emitting elements having various structures may be provided using the light emitting diode described with reference to FIGS. 1 and 2 , and the light emitting elements include an electrical connection structure to be electrically connected to a circuit pattern.
  • the light emitting device may include an ohmic layer making ohmic contact with the first and second conductivity type semiconductor layers 101 and 104 and electrode pads.
  • various light emitting devices using the light emitting diode described with reference to FIGS. 1 and 2 will be described.
  • FIG 3 is a schematic plan view illustrating a light emitting device 10 having a single light emitting region according to an exemplary embodiment of the present disclosure.
  • the light emitting device 10 may include a substrate 100 , a light emitting area LEA, and electrode pads 111 and 113 . Since the substrate 100 is the same as the substrate 100 described with reference to FIGS. 1 and 2 , detailed description thereof will be omitted.
  • the light emitting region LEA is formed using the semiconductor layers described with reference to FIGS. 1 and 2 .
  • the light emitting region LEA may be formed by patterning semiconductor layers using a photo and etching process using a conventional technique.
  • the light emitting area LEA refers to an area surrounded by an edge of the lower multi-quantum well structure 102 or the upper multi-quantum well structure 103 .
  • the light emitting area LEA may be surrounded by the non-emitting area NLEA.
  • the non-emission region NLEA is a region that does not emit light, and means a region in which the lower multi-quantum well structure 102 and the upper multi-quantum well structure 103 are not present, and the first conductive semiconductor layer 101 is a non-emission area. (NLEA).
  • the light emitting device 10 includes a single light emitting area LEA, as shown in FIG. 3 .
  • a region that partially does not emit light, such as a via hole, may be included in the light emitting region LEA, but in this specification, the entire region surrounded by the border of the lower multi-quantum well structure 102 or the upper multi-quantum well structure 103 It is defined as the light emitting area LEA.
  • the first electrode pad 111 is electrically connected to the first conductivity type semiconductor layer 101
  • the second electrode pad 113 is electrically connected to the second conductivity type semiconductor layer 104
  • the first electrode pad 111 is connected to the first conductivity type semiconductor layer 101 through the second conductivity type semiconductor layer 104 and the multi-quantum well regions 102 and 103. ) can be exposed.
  • an ohmic layer may be formed on the second conductivity type semiconductor layer 104 .
  • the first electrode pad 111 and the second electrode pad 113 may be disposed on the light emitting area LEA.
  • the present disclosure is not limited thereto, and the first electrode pad 111 and the second electrode pad 113 may be disposed on the non-emission area NLEA.
  • the first electrode pad 111 may be disposed on the first conductivity-type semiconductor layer 101 in the light emitting area LEA or the non-emitting area NLEA, and the second electrode pad 113 emits light. It may be disposed on the second conductivity type semiconductor layer 104 in the region LEA.
  • the light emitting element 10 emits light by injecting current through the first electrode pad 111 and the second electrode pad 113 .
  • the light emitting region LEA has an area of approximately X ⁇ Y, and therefore, when a current I is applied, it operates under a current density J of I/(X ⁇ Y).
  • the light emitting element 10 emits light of a first wavelength and a second wavelength.
  • the intensity of light of the first wavelength and the intensity of light of the second wavelength may be relatively changed according to the current density. As the current density increases, the intensity of the light of the shorter first wavelength increases.
  • the light emitted from the light emitting element 10 includes more blue light as the current density increases, and accordingly, the color coordinates of the light emitted from the light emitting element 10 are in the direction in which both the x value and the y value decrease in the CIE color coordinate graph. go to
  • 4A is a schematic plan view illustrating a light emitting device 20a having two light emitting regions LEA1 and LEA2 according to an embodiment of the present disclosure.
  • the light emitting element 20a is substantially similar to the light emitting element 10 described with reference to FIG. 3, but includes two light emitting regions LEA1 and LEA2, and these light emitting regions LEA1 and LEA2 There is a difference in further including a conductive connector 115 connecting the ).
  • An ohmic layer may be formed on the second conductive semiconductor layer 104 of each of the light emitting regions LEA1 and LEA2 . Meanwhile, each of the light emitting areas LEA1 and LEA2 may be surrounded by a non-light emitting area NLEA.
  • the first light emitting area LEA1 has an area different from that of the second light emitting area LEA2. As shown in FIG. 4A, the first light emitting area LEA1 may have a smaller area than the second light emitting area LEA2. That is, A1 ⁇ B1 may be satisfied. Conversely, the first light emitting region LEA1 may have a larger area than the second light emitting region LEA2.
  • the first light emitting region LEA1 is described as having a smaller area than the second light emitting region LEA2, but it should be noted that the opposite may be true.
  • the area of the second light emitting region LEA2 exceeds about 1.2 times the area of the first light emitting region LEA1.
  • the area of the second light emitting region LEA2 is about 1.2 times or more, specifically, about 1.5 times or more, even about 2 times or more, or even about 3 times the area of the first light emitting region LEA1.
  • the area ratio of the second light emitting region LEA2 to the first light emitting region LEA1 is not particularly limited, but may be, for example, 5 times or less.
  • the first electrode pad 111 may be electrically connected to the first conductivity-type semiconductor layer 101 of the first light emitting region LEA1, and the second electrode pad 113 may be connected to the second electrode pad 113 of the second light emitting region LEA2. It may be electrically connected to the conductive semiconductor layer 104 .
  • the first electrode pad 111 may be disposed within the first light emitting area LEA1, but is not limited thereto, and may be disposed within the non-emission area NLEA around the first light emitting area LEA1.
  • the second electrode pad 113 may be disposed within the second light emitting area LEA2, but is not limited thereto, and may be disposed within the non-emission area NLEA around the second light emitting area LEA2.
  • the conductive connector 115 is electrically connected to the first light emitting area LEA1 and electrically connected to the second light emitting area LEA2. Alternatively, the first light emitting area LEA1 and the second light emitting area LEA2 are electrically connected.
  • the conductive connector 115 may connect the first light emitting area LEA1 and the second light emitting area LEA2 in series.
  • the conductive connector 115 may electrically connect the second conductivity type semiconductor layer 104 of the first light emitting region LEA1 to the first conductivity type semiconductor layer 101 of the second light emitting region LEA2. there is.
  • the plurality of conductive connectors 115 may connect the first light emitting area LEA1 and the second light emitting area LEA2 in series.
  • the present disclosure is not limited thereto, and one conductive connector 115 may connect the first light emitting region LEA1 and the second light emitting region LEA2 in series.
  • the first light emitting region LEA1 has an area of, for example, approximately A1 ⁇ Y
  • the second light emitting region LEA2 has an area of approximately B1 ⁇ Y.
  • current I is applied to the light emitting element 20a in which the first light emitting region LEA1 and the second light emitting region LEA2 are connected in series
  • the current density J1 applied to the first light emitting region LEA1 is I /(A1 ⁇ Y)
  • the current density J2 applied to the second light emitting region LEA2 will be I/(B1 ⁇ Y).
  • B1 is greater than A1
  • the current density J1 applied to the first light emitting region LEA1 is greater than the current density J2 applied to the second light emitting region LEA2.
  • the light emitting regions LEA1 and LEA2 may be operated under different current densities. Accordingly, even when the same current is applied, the light emitted from the first light emitting region LEA1 and the second light emitting region LEA2 have different color coordinates. That is, the light emitting region LEA1 having a small area emits light including more blue light components than the light emitting region LEA2 having a large area.
  • the color coordinates of the light emitted from the first light emitting region LEA1 have a smaller x value and a smaller y value than the color coordinates of the light emitted from the second light emitting region LEA2 .
  • Lights emitted from the first light emitting region LEA1 and the second light emitting region LEA2 have first and second color coordinates different from each other, and light mixed with the respective lights has a third color coordinate different from the first and second color coordinates.
  • the light emitted from the first light emitting region LEA1 and the second light emitting region LEA2 emit different peak wavelengths.
  • a desired color coordinate value can be realized by mixing light of different peak wavelengths.
  • the light emitting element 20a emits light in which light emitted from the first light emitting region LEA1 and light emitted from the second light emitting region LEA2 are mixed. Accordingly, the light emitted from the light emitting device 20a has a color coordinate determined by the intensity and color coordinates of light emitted from the first light emitting region LEA1 and the intensity and color coordinates of light emitted from the second light emitting region LEA2.
  • the light emitting device 20a having a plurality of light emitting regions LEA1 and LEA2 has a characteristic that a color coordinate change according to a change in current density is small compared to the light emitting device 10 having a single light emitting region LEA. This will be described again later with reference to FIG. 7 .
  • 4B is a schematic plan view illustrating a light emitting device 20b having three light emitting regions LEA1 , LEA2 , and LEA3 according to an embodiment of the present disclosure.
  • the light emitting device 20b is substantially similar to the light emitting device 20a described with reference to FIG. 4A, but differs in that it includes three light emitting regions LEA1, LEA2, and LEA3. there is Each of the light emitting areas LEA1 , LEA2 , and LEA3 may be surrounded by a non-light emitting area NLEA.
  • the light emitting regions LEA1 , LEA2 , and LEA3 may be serially connected to each other by conductive connectors 115a and 115b.
  • the first electrode pad 111 is electrically connected to the first conductivity-type semiconductor layer 101 of the first light emitting region LEA1
  • the second electrode pad 113 is electrically connected to the second conductive semiconductor layer of the third light emitting region LEA3. It may be electrically connected to the type semiconductor layer 104 .
  • the conductive connector 115a connects the first light emitting area LEA1 and the second light emitting area LEA2 in series
  • the conductive connector 115b connects the second light emitting area LEA2 and the third light emitting area LEA3 in series.
  • the three light emitting regions LEA1 , LEA2 , and LEA3 have different areas. Accordingly, when the current I is applied to the light emitting element 20b, the light emitting regions LEA1, LEA2, and LEA3 operate under different current densities.
  • the light emitting element 20b emits mixed light of light emitted from the first to third light emitting regions LEA1 , LEA2 , and LEA3 . Therefore, the light emitted from the light emitting element 20b is the intensity and color coordinates of the light emitted from the first light emitting region LEA1, the intensity and color coordinates of the light emitted from the second light emitting region LEA2, and the third light emitting region LEA3.
  • the first color coordinate of light emitted from the first light emitting region LEA1 the second color coordinate of light emitted from the second light emitting region LEA2, and the third color coordinate of light emitted from the third light emitting region LEA3 are different from each other. and a fourth color coordinate value can be implemented through a combination of these color coordinates.
  • the light emitting element of the present disclosure includes a specific number of light emitting regions. It is not limited, and may include 4 or more light emitting regions. Also, in the above embodiments, the light emitting regions LEA, LEA1, LEA2, and LEA3 are shown and described as having the same Y length, but are not necessarily limited thereto. The light emitting regions LEA1 and LEA2 may have different Y lengths so as to have different areas.
  • Color coordinates of light emitted from the light emitting elements 10, 20a, and 20b according to the present embodiment change according to a change in current value.
  • the light emitting devices 20a and 20b having a plurality of light emitting regions can implement a high current density even when a relatively low current is applied.
  • the light emitting device 20a or 20b having a plurality of light emitting areas LEA1 and LEA2 can generate light emitting device 10 with a lower current value. It is possible to implement white light equivalent to
  • FIG. 5 is a schematic plan view for explaining a light emitting device 20c according to another embodiment of the present disclosure.
  • a light emitting device 20c is substantially similar to the light emitting device 20a described with reference to FIG. 4A, but has a first light emitting area LEA1 and a second light emitting area LEA2. There is a difference in the arrangement of the first electrode pads 111a and 111b and the second electrode pads 113a and 113b, respectively.
  • the light emitting regions LEA1 and LEA2 may be serially connected to each other, but the present disclosure is not limited thereto.
  • the light emitting regions LEA1 and LEA2 may be connected in parallel.
  • first and second electrode pads 111a and 113a are disposed on the first light emitting region LEA1
  • first and second electrode pads 111b and 113b are disposed on the second light emitting region LEA2.
  • the first light emitting region LEA1 and the second light emitting region LEA2 operate under different current densities.
  • the first light emitting region LEA1 and the second light emitting region LEA2 may have different areas, or currents applied to the first light emitting region LEA1 and the second light emitting region LEA2 may be different. there is.
  • the first light emitting region LEA1 and the second light emitting region LEA1 may be independently driven.
  • the current applied to the first light emitting region LEA1 and the current applied to the second light emitting region LEA2 may be supplied through different supply devices. Since it can be driven independently, color coordinates can be adjusted, and color temperature can be adjusted further.
  • the first electrode pads 111a and 111b may be electrically spaced apart from each other, and the second electrode pads 113a and 113b may be electrically spaced apart from each other.
  • the present disclosure is not limited thereto, and the first electrode pads 111a and 111b or the second electrode pads 113a and 113b may be electrically connected to each other to form a common electrode.
  • the first electrode pads 111a and 111b form a common electrode
  • the second electrode pads 113a and 113b are electrically spaced apart from each other, and the light emitting area is formed using the second electrode pads 113a and 113b.
  • LEA1, LEA2 can be driven individually.
  • the first electrode pads 111a and 111b are electrically spaced apart from each other, and the light emitting area is formed using the first electrode pads 111a and 111b. (LEA1, LEA2) can be driven individually.
  • the plurality of light emitting regions LEA1 and LEA2 may be formed on the same growth substrate 100 to share the substrate 100, but the present disclosure is not limited thereto.
  • each of the light emitting regions LEA1 and LEA2 may independently include the substrate 100, and thus, each of the light emitting regions LEA1 and LEA2 may be disposed on the substrate 100 separated from each other. there is.
  • FIG. 6 is a schematic plan view for explaining a light emitting device 20d according to another embodiment of the present disclosure.
  • the light emitting device 20d is substantially similar to the light emitting device 20c described with reference to FIG. 5 , but has a difference in the shape of the second light emitting region LEA2 .
  • the first light emitting region LEA1 and the second light emitting region LEA2 may have different shapes or areas, or may have an asymmetrical shape. In another embodiment, the first light emitting area LEA1 and the second light emitting area LEA2 may have different numbers of corners.
  • the first light emitting region LEA1 and the second light emitting region LEA2 are illustrated and described as having a substantially rectangular shape, but in this embodiment, the second light emitting region LEA2 is substantially rectangular. has a triangular shape.
  • the second light emitting region LEA2 is illustrated as having a triangular shape, but is not limited to the triangular shape, and may have other shapes such as a circular shape, a pentagonal shape, and a hexagonal shape. Furthermore, the first light emitting region LEA1 may also have a shape other than a rectangle.
  • the current density of the first light emitting region LEA1 and the current density of the second light emitting region LEA2 may be different from each other by making the shapes or light emitting areas of the first light emitting region LEA1 and the second light emitting region LEA2 different from each other. Accordingly, light of different wavelengths can be effectively mixed and emitted.
  • FIG. 7 is a CIE graph for explaining a color coordinate change according to current density of a light emitting device having a single light emitting region and a light emitting device having a plurality of light emitting regions.
  • 1LEA represents a change in color coordinates of light emitted from the light emitting device as the current applied to the light emitting device having a single light emitting area is increased from 4 mA to 30 mA.
  • 2LEA represents a change in color coordinates of light emitted from the light emitting element as the current applied from the light emitting element having two light emitting regions is increased from 2 mA to 15 mA.
  • a light emitting element having two light emitting regions includes two light emitting regions having different areas, and these light emitting regions are connected in series. The two light emitting regions were formed to have an area ratio of approximately 1:2.
  • the total area of a light emitting element having two light emitting regions is substantially similar to the total area of a light emitting element having a single light emitting region. Therefore, the current applied to the light emitting element having two light emitting regions was 1/2 of the current applied to the light emitting element having a single light emitting region.
  • Tables 1 and 2 below summarize voltages applied to light emitting devices having a single light emitting area and light emitting devices having multiple light emitting areas, current densities corresponding thereto, and color coordinates of light emitted from the light emitting devices.
  • the light emitting element changes in a direction in which the x and y coordinate values decrease as the applied current value increases, and the applied current value and the x and y values may be in inverse proportion to each other.
  • a light emitting device having a plurality of light emitting regions has a smaller range of change in x-coordinate and y-coordinate according to the same current change than a light emitting device having a single light emitting region.
  • the change range of color coordinates from 2 mA to 15 mA in a light emitting device having a plurality of light emitting areas is also relative to the change range of color coordinates from 4 mA to 30 mA in a light emitting device having a single light emitting area. It can be seen that the small Therefore, since a light emitting device having a plurality of light emitting regions having different areas has a reduced range of CIE color coordinate change compared to a light emitting device having a single light emitting region, color coordinate change caused by a change in current or current density can be minimized. Accordingly, the color uniformity of the light emitting device can be improved.
  • a single light emitting region is (A+B) and the areas of the light emitting regions in a light emitting device having a plurality of light emitting regions are A and B, respectively, when a current C is applied to them, a single light is emitted.
  • a current density C/(A+B) is applied to a light emitting element having a region, and current densities of C/A and C/B are applied to respective light emitting regions of a light emitting element having a plurality of light emitting regions.
  • the current densities of C/A and C/B are greater than C/(A+B), and therefore, the color coordinates of light emitted from each of the plurality of light emitting regions are smaller than those of a light emitting element having a single light emitting region. have a value
  • each light emitting region has a different area, current densities applied to each light emitting region are different from each other, thereby reducing a color coordinate change width. Furthermore, even in an environment where a light emitting device is driven by supplying a relatively low current, white light can be easily implemented without a phosphor by adopting a plurality of light emitting regions. Moreover, since it can be driven under a low current, heat generated from the light emitting device can be reduced, and thus reliability of the light emitting device can be improved. Since heat generated from the light emitting element can be reduced, even if a phosphor is formed on the light emitting element for color conversion, deterioration of the phosphor can be remarkably improved.
  • FIGS. 8A and 8B are graphs showing emission spectra according to current densities of light emitting devices having a single light emitting region
  • FIGS. 8C and 8D are graphs showing current densities of light emitting devices having a plurality of light emitting regions (two light emitting regions here).
  • These are graphs showing the emission spectrum according to . 8A and 8B show emission spectra at current densities of about 5.8 A/cm 2 and about 35 A/cm 2 for a light emitting device having a single light emitting region.
  • the above current density for a light emitting device having a single light emitting area is calculated for the substrate area and will be smaller than the current density actually applied to the light emitting area.
  • a light emitting device having a plurality of light emitting regions has the same chip area, ie, the same substrate area, as a light emitting device having a single light emitting region.
  • 8C and 8D are emission spectra obtained by applying 1/2 of the current applied to the light emitting device having a single light emitting region of FIGS. 8A and 8B to a light emitting device having a plurality of light emitting regions, respectively.
  • light having a first peak wavelength having a relatively short wavelength is light having a second peak wavelength having a relatively long wavelength. shows a relatively weak strength.
  • light having a relatively short first peak wavelength exhibits relatively stronger intensity than light having a relatively long wavelength second peak wavelength.
  • the emission spectra of a light emitting device having a single light emitting region and a light emitting device having a plurality of light emitting regions have two peaks and have a relatively short wavelength in the blue wavelength range. It has a first peak and a second peak in a relatively long wavelength yellow wavelength range. Also, the height of the first peak is higher than that of the second peak. In addition, it can be seen that the ratio of the intensity of the first peak to the intensity of the second peak is higher in the light emitting device having a plurality of light emitting regions than in the light emitting device having a single light emitting region.
  • a light emitting device having a single light emitting area has a second peak higher than the first peak.
  • the first peak shows higher intensity than the second peak even at a relatively low current density. That is, since the current density formed in each light emitting region is high, a spectrum generated at a high current can be implemented even at a low current.
  • the shape of the emission spectrum of the present disclosure is not limited to the one described herein, and may be changed depending on the composition, thickness, and target wavelength of the active region.
  • the peak intensity at a relatively short wavelength is more than twice as high as that at a long wavelength. Furthermore, it can be seen that the emission peak half maximum width (FWHM) at a relatively short wavelength is smaller than the emission peak half maximum width (FWHM) at a long wavelength.
  • 9A and 9B are schematic plan views for explaining various color combinations of light emitting devices according to embodiments of the present disclosure.
  • the light emitting device is substantially similar to the light emitting device 20a described with reference to FIG. 3A.
  • the light emitting regions LEA1 and LEA2 emitting light of a specific color will be described in detail. Since current densities applied to the light emitting regions LEA1 and LEA2 are different, the light emitting regions LEA1 and LEA2 emit light having different color coordinates. On the CIE color coordinates, one light emitting region may emit light closer to pure blue, and the other light emitting region may emit light closer to pure red or pure green.
  • the light emitting regions LEA1 and LEA2 may be formed to selectively emit light of various colors such as blue, red, yellow, and green, respectively. For example, as shown in FIG.
  • the first light emitting area LEA1 may emit red light
  • the second light emitting area LEA2 may emit blue light
  • the first light emitting area LEA1 and the second light emitting area LEA2 may emit blue light.
  • High-purity white light may be implemented by mixing light emitted from the light emitting area LEA2 .
  • the first light emitting region LEA1 may emit red light
  • the second light emitting region LEA2 may emit mixed light of blue and yellow.
  • High-purity white light may be implemented by mixing light emitted from the light emitting regions LEA1 and LEA2 .
  • the first light emitting region LEA1 may emit mixed light of blue and yellow
  • the second light emitting region LEA2 may emit red light.
  • the area of each of the light emitting regions LEA1 and LEA2 may be adjusted, and the peak wavelength emitted from each light emitting region may be adjusted.
  • the CIE color coordinates of the mixed light emitted from the light emitting regions LEA1 and LEA2 can be adjusted. Accordingly, light having a desired CIE color coordinate can be implemented.
  • 10A, 10B, and 10C are schematic cross-sectional views illustrating light emitting modules 30a, 30b, and 20c including a wavelength conversion material according to embodiments of the present disclosure.
  • the light emitting module 30a includes a light emitting device including a substrate 100 and light emitting regions LEA1 and LEA2, a circuit board 200, bonding parts 121a, 121b, 123a, and 123b, and A wavelength converter 150a may be included.
  • the light emitting device may be, for example, the light emitting device 20c described with reference to FIG. 5, but is not limited thereto, and may be the light emitting device 20a, 20b, or 20d described with reference to FIGS. 4A, 4B, or 6. ) can be.
  • the circuit board 200 has a circuit for supplying power to the light emitting element.
  • Circuit board 200 may include passive circuitry and/or active circuitry.
  • the bonding units 121a, 121b, 123a, and 123b electrically connect the light emitting device and the circuit board and bond the light emitting device to the circuit board 200.
  • the light emitting regions LEA1 and LEA2 are bonded to the circuit board 200 through two bonding units, respectively, but the present embodiment is not limited thereto.
  • the light emitting regions LEA1 and LEA2 are connected in series through a conductive connector (eg, 115 of FIG. 4A ), the light emitting regions LEA1 and LEA2 are connected to the circuit board (through one bonding portion, respectively).
  • one of the bonding parts 121a and 121b and one of the bonding parts 123a and 123b may be a dummy that bonds the light emitting device and the circuit board 200 but does not electrically connect them.
  • a conductive connector (eg, 115 of FIG. 4A ) may be electrically connected to each of the light emitting regions LEA1 and LEA2 to be connected in parallel.
  • the wavelength converter 150a includes a wavelength conversion material that converts the wavelength of light emitted from the light emitting regions LEA1 and LEA2 into light having a longer wavelength.
  • the wavelength conversion material include CASN, s-CASN, KSF, KWF, CaS, QD (Quantum Dot), and the like.
  • the wavelength converter 150a may be formed using spray, and as shown in FIG. 10A, it may have a rough surface. Since the wavelength converter 150a has an uneven thickness or has a rough surface, light emitted through the wavelength converter 150a may be dispersed at a wide angle.
  • the wavelength converter 150a may be formed to cover side surfaces and light emitting surfaces of the light emitting regions LEA1 and LEA2 . In addition, a part of the wavelength converter 150a formed on the side and a part of the wavelength converter 150a formed on the light emitting surface may have different thicknesses.
  • a wavelength converter 150a emitting light having a longer wavelength than light emitted from the light emitting regions LEA1 and LEA2 may be added to emit white light having improved color rendering properties.
  • the color temperature of white light can be lowered by adding components in the red region.
  • a light emitting module 30b is similar to the light emitting module 30a described with reference to FIG. 10A, but differs in that the wavelength converter 150b is formed using a molding technique.
  • the wavelength converter 150b includes a wavelength conversion material dispersed in resin.
  • the wavelength converter 150b may be formed on the circuit board 200 to cover the light emitting device.
  • the wavelength converter 150b may cover the side and upper surfaces of the light emitting device.
  • a portion of the wavelength converter 150b may be disposed between the light emitting device and the circuit board 200 .
  • the wavelength converter 150b may be formed to cover side surfaces and light emitting surfaces of the light emitting regions LEA1 and LEA2 .
  • a part of the wavelength converter 150b formed on the side and a part of the wavelength converter 150b formed on the light emitting surface may have different thicknesses.
  • the upper surface of the wavelength converter 150b may be formed as a curved surface, and may have an asymmetrical shape based on the center of each of the light emitting regions LEA1 and LEA2.
  • a light emitting module 30c is similar to the light emitting module 30a described with reference to FIG. 10A, but differs in that a wavelength converter 150c is formed using a dotting technique.
  • the wavelength converter 150c may include a wavelength conversion material dispersed in resin and may be limitedly disposed on the substrate 100 .
  • the surface of the wavelength converter 150c may form a curved surface and may have an upwardly convex shape.
  • the wavelength converter 150c may diffuse light by controlling the shape of a curved surface.
  • the light emitting device may include the wavelength converter without the circuit board 200.
  • the light emitting device in which the plurality of light emitting regions LEA1 and LEA2 having different areas are disposed on one substrate 100 has been described.
  • the light emitting regions LEA1 and LEA2 having different areas are not necessarily disposed on one substrate 100 . That is, the light emitting regions LEA1 and LEA2 may be disposed in different light emitting diode chips, respectively. This will be described with reference to FIG. 11 below.
  • FIG. 11 is a schematic plan view for explaining a light emitting module 40 including a plurality of light emitting diode chips according to another embodiment of the present disclosure.
  • the light emitting module 40 includes a first light emitting diode chip LEC1 and a second light emitting diode chip LEC2, and the first light emitting diode chip LEC1 includes a substrate 100a, a first light emitting region LEA1, and It may include electrode pads 111a and 113a, and the second light emitting diode chip LEC2 may include a substrate 100b, a second light emitting region LEA2, and electrode pads 111b and 113b. .
  • the substrate 100a and 100b are the same as the substrate 100 described with reference to FIG. 4A, detailed descriptions thereof are omitted. However, the substrate 100a and the substrate 100b are separated from each other.
  • the substrate 100a may be of the same type as the substrate 100b, but is not necessarily limited thereto and may be different types of growth substrates.
  • the first and second light emitting regions LEA1 and LEA2 may be disposed on the substrates 100a and 100b, respectively, and may be surrounded by non-emitting regions NLEA.
  • the first and second light emitting regions LEA1 and LEA2 have different areas.
  • the light emitting module 40 is substantially similar to the light emitting devices 20a, 20b, 20c, and 20d described with reference to FIGS. 4A, 4B, 5, or 6 , but the light emitting regions LEA1 and LEA2 ) is disposed on the substrates 100a and 100b spaced apart from each other.
  • the light emitting diode chips LEC1 and LEC2 may be connected in series or in parallel. Current densities applied to the light emitting regions LEA1 and LEA2 are different from each other, and thus, the light emitting diode chips LEC1 and LEC2 emit light having different color coordinates.
  • White light may be implemented by mixing light emitted from the light emitting diode chips LEC1 and LEC2.
  • the light emitting module 40 in which two light emitting diode chips LEC1 and LEC2 form a group is described, but the present disclosure is not limited thereto.
  • the light emitting module 40 may include three or more light emitting diode chips, and these light emitting diode chips may include light emitting regions having different areas.
  • the light emitting module 40 may be implemented in various forms. 12 is a schematic plan view for explaining an example 40a of a light emitting module including a plurality of light emitting diode chips, and FIG. 13 illustrates another example 40b of a light emitting module including a plurality of light emitting diode chips. This is a schematic plan view for
  • the light emitting diode chips LEC1 and LEC2 are disposed on the circuit board 300 .
  • the circuit board 300 may include passive and/or active circuits for supplying power to the light emitting diode chips LEC1 and LEC2.
  • Light emitting diode chips LEC1 and LEC2 may be arranged in pairs on the circuit board 300 .
  • the light emitting module 40a includes a pair of light emitting diode chips LEC1 and LEC2, but a plurality of pairs of light emitting diode chips LEC1 and LEC2 may be disposed on the circuit board 300.
  • the light emitting diode chips LEC1 and LEC2 may be disposed within the housing 400 .
  • the light emitting module 40b may be provided in the form of a light emitting diode package, for example.
  • the light emitting diode chips LEC1 and LEC2 may be covered with a molding part 450 , and the molding part 450 may be a transparent resin or a resin containing a wavelength conversion material.
  • FIG. 14 is a schematic cross-sectional view for explaining a light emitting diode according to another embodiment of the present disclosure.
  • the light emitting diode according to the present embodiment has a structure in which two light emitting regions LEA1 and LEA2 are vertically stacked on a substrate 500 .
  • the substrate 500 may be omitted.
  • the substrate 500 may be a growth substrate and may include Al 2 O 3 , AlN, SiC, GaN, or the like.
  • the first light emitting region LEA1 includes a first conductivity type semiconductor layer 501, a second conductivity type semiconductor layer 503, and a light emitting layer 502 disposed therebetween, and the second light emitting region LEA2 is It includes a first conductivity type semiconductor layer 601, a second conductivity type semiconductor layer 603, and a light emitting layer 602 disposed between them.
  • Each of the light emitting regions LEA1 and LEA2 may be composed of semiconductor layers of groups 3 to 5 as described with reference to FIGS. 1 and 2 .
  • compositions of In in the well layers of the light emitting layers 502 and 602 of the light emitting regions LEA1 and LEA2 may be different from each other.
  • the first conductivity-type semiconductor layers 501 and 601 may have a thickness of 2 ⁇ m or more, preferably 4 ⁇ m or more, and may be n-type semiconductor layers doped with n-type impurities.
  • the n-type impurity may be, for example, Si.
  • the light emitting layers 502 and 602 may be formed in multi-layers such as InGaN/GaN, InGaN/InAlGaN, or InGaN/AlGaN, and may have a thickness of 1 ⁇ m or less, and may preferably have a thickness of 200 nm or more. As described with reference to FIGS. 1 and 2 , the light emitting layers 502 and 602 may include a lower multi-quantum well structure, an upper multi-quantum well structure, and a spacing layer disposed therebetween.
  • the second conductivity-type semiconductor layers 503 and 603 may include AlGaN or GaN, or may be formed as an AlGaN/GaN multilayer.
  • the second conductivity type semiconductor layer may be a layer doped with a p-type impurity, and the p-type impurity may be Mg.
  • the thickness of the second conductivity-type semiconductor layers 503 and 603 may be 1 ⁇ m or less, preferably 150 nm or less.
  • An intermediate layer 550 may be disposed between the light emitting regions LEA1 and LEA2 .
  • the intermediate layer 550 may be a semiconductor layer such as a tunnel junction layer or a bonding layer.
  • the intermediate layer 550 is a tunnel junction layer, it can serve as a bridge electrically connecting the upper and lower light emitting regions LEA1 and LEA2 and serve as a conductive substrate for the second light emitting region LEA2. can do.
  • the tunnel junction layer may be formed of GaN or InGaN doped with Si or Mg, and may have a thickness of 0.1 nm or more. For example, the tunnel junction layer may have a thickness of 300 nm or more.
  • the tunnel junction layer may be formed by highly doping Si or Mg on the upper portion of the second conductivity type semiconductor layer 503 of the first light emitting region LEA1, through which the second semiconductor layer 503 and the tunnel junction layer are formed.
  • a tunnel junction may be formed between the interfaces.
  • a layer containing SiO 2 , SiN, or Si may be partially patterned and disposed between the second semiconductor layer 503 and the tunnel junction layer. Therefore, it is possible to improve luminous efficiency through current dispersion.
  • the bonding layer bonds the light emitting regions LEA1 and LEA2.
  • the bonding layer may be an insulating layer, but is not limited thereto, and may be a conductive layer such as a transparent conductive layer.
  • the intermediate layer 550 may have low absorption of light emitted from the light emitting regions LEA1 and LEA2 formed on the upper and lower portions, be transparent, and have relatively high transmittance. Since the light emitting regions LEA1 and LEA2 are vertically stacked with the intermediate layer 550 interposed therebetween, the light emitted from the light emitting regions LEA1 and LEA2 may be effectively mixed.
  • the intermediate layer 550 may be formed of a light-transmitting insulating material.
  • the light emitting diode of FIG. 14 may have various structures through patterning, and a light emitting device may be manufactured by forming electrodes on the light emitting diode.
  • a light emitting device may be manufactured by forming electrodes on the light emitting diode.
  • FIG. 15 is a schematic cross-sectional view for explaining an example 50a of a light emitting device including the light emitting diode of FIG. 14, and FIG. 16 illustrates another example 50b of a light emitting device including the light emitting diode of FIG. It is a schematic cross-section for
  • a light emitting device 50a includes a light emitting diode and electrodes 510 , 610 , and 630 described with reference to FIG. 14 .
  • the intermediate layer 550 is formed of a tunnel junction layer 550a.
  • Etching can be performed by plasma, wet, inductively coupled plasma (ICP), reactive ion etching (RIE), etc. This etching may generate a defect. This defect is a nitrogen vacancy that acts as an n-type impurity.
  • the side surface of the second conductivity type semiconductor layer 503 or 603 where the defect is generated has a second conductivity type
  • the semiconductor layers 503 and 603 may serve as barriers to prevent reaction with hydrogen. After the etching process, thermal annealing may be performed to activate holes in the second conductivity type semiconductor layers 503 and 603 .
  • the electrode 510 may be electrically connected to the first conductivity type semiconductor layer 501 .
  • the electrode 510 may be disposed on the same plane as the light emitting layer 502 , for example, may be disposed on the first conductivity type semiconductor layer 501 .
  • the electrode 610 may be electrically connected to the tunnel junction layer 550a and may be disposed on the same plane as the first conductivity type semiconductor layer 601 .
  • the electrode 630 may be electrically connected to the second conductivity type semiconductor layer 603 .
  • the electrode 630 may be disposed on the second conductivity type semiconductor layer 603 , for example.
  • the light emitting element 50a is illustrated and described as having three electrodes 510, 610, and 630, but the present disclosure is not limited to the three electrodes.
  • the electrodes 510, 610, and 630 may be formed of a conductive material such as Al, Ni, Au, Ti, Pt, W, ITO, or ZnO.
  • the light emitting regions LEA1 and LEA2 and the tunnel junction layer 550a may be monolithically formed using semiconductor layers successively grown on the substrate 500 .
  • the light emitting element 50a supplies power to the stacked light emitting regions LEA1 and LEA2 using the electrodes 510 , 610 , and 630 to emit mixed light in which two or more colors of light are mixed, for example, white light without a phosphor. can do.
  • the light emitting layers 502 and 602 of the first light emitting area LEA1 and the second light emitting area LEA2 may have the same composition.
  • the well layers of the light emitting layers 502 and 602 may include substantially the same In content.
  • a difference in In content included in the well layers of the light emitting layers 502 and 602 may be within 5%.
  • a difference in peak wavelengths of light emitted from the well layers of the light emitting layers 502 and 602 may be within 15 nm.
  • the first light emitting region LEA1 disposed below the tunnel junction layer 550a may have a different area from the second light emitting region LEA2 disposed above the tunnel junction layer 550a.
  • the first light emitting region LEA1 disposed under the tunnel junction layer 550a may have a larger area than the second light emitting region LEA2, but the present disclosure is not limited thereto, and the upper portion of the tunnel junction layer 550a
  • the second light emitting area LEA2 disposed on may have a larger area than the first light emitting area LEA1.
  • the first and second light emitting regions LEA1 and LEA2 may emit light of different colors.
  • the color of the light emitted from the first and second light emitting regions LEA1 and LEA2 may be adjusted by adjusting the area ratio of the first and second light emitting regions LEA1 and LEA2 , and the light may be mixed in various ways. It is possible to implement white light of the color temperature.
  • the light emitting device 50a may emit white light by injecting a current lower than that applied to the light emitting device having a single light emitting region.
  • the light emitting element 50a may emit light toward the electrode 630, or may emit light through the substrate 500.
  • the light emitting device 50a may be flip-bonded so that the electrodes 510 , 610 , and 630 are disposed between the light extraction surface and the circuit board.
  • the light emitting regions LEA1 and LEA2 may be connected in series or in parallel. When the light emitting regions LEA1 and LEA2 are connected in series, the current density applied to the light emitting regions LEA1 and LEA2 may be adjusted differently while maintaining the same amount of injected current. The current density applied to each of the regions LEA1 and LEA2 may be additionally adjusted by adjusting the current applied to the light emitting regions LEA1 and LEA2 . By adjusting the current density applied to the light emitting regions LEA1 and LEA2 , light having desired CIE color coordinates may be implemented.
  • the light emitting regions LEA1 and LEA2 include the light emitting layers 502 and 602 of the same composition, but the present disclosure is not limited thereto.
  • the light emitting regions LEA1 and LEA2 may include light emitting layers 502 and 602 having different compositions. That is, the light emitting layer 502 of the first light emitting region LEA1 and the light emitting layer 602 of the second light emitting region LEA2 may have different In or Al compositions and different energy band gaps. Accordingly, color coordinates of light emitted from the first light emitting region LEA1 and the second light emitting region LEA2 may be different from each other even under the same current density.
  • Either one of the first light emitting region LEA1 or the second light emitting region LEA2 may be configured to emit blue or multi-peak light including blue, and the other may be configured to emit red peak light. there is.
  • a light emitting region emitting red peak light may be disposed close to the light emitting surface.
  • the light emitting device 50a can implement white light by mixing lights emitted from the first light emitting area LEA1 and the second light emitting area LEA2. Moreover, by adopting light emitting layers having different compositions, red component light can be added, and thus color rendering can be improved.
  • the light emitting device 50a may emit white light having a color rendering index (CRI) of 60 or more, or 80 or more.
  • CRI color rendering index
  • the areas of the first light emitting region LEA1 and the second light emitting region LEA2 may be different, and the light emitting region emitting red light may be smaller or larger than other light emitting regions according to the CRI and CIE ranges to be implemented. can have an area.
  • the light emitting region emitting red light for example, the second light emitting region LEA2 may emit light within a wavelength range of 550 nm to 700 nm, specifically, light within a range of 580 nm to 650 nm.
  • the light emitting layer 602 may include In, and the In content may be 30% or more.
  • a light emitting device 50b is substantially similar to the light emitting device 50a described with reference to FIG. 15, but includes four electrodes 510, 530, 610, and 630. There is a difference.
  • the electrodes 530 and 630 may be electrically connected to the second conductivity type semiconductor layers 503 and 603, and the electrodes 510 and 610 may be electrically connected to the first conductivity type semiconductor layers 501 and 601. there is.
  • the bonding layer 550b may be disposed between the first light emitting area LEA1 and the second light emitting area LEA2.
  • the bonding layer 550b may be formed of an insulating material, and thus, the first light emitting region LEA1 and the second light emitting region LEA2 may be electrically separated by the bonding layer 550b.
  • the present disclosure is not limited thereto, and the bonding layer 550b may be formed of a conductive material such as a transparent conductive layer.
  • the first light emitting area LEA1 may receive power through the electrodes 510 and 530
  • the second light emitting area LEA2 may receive power through the electrodes 610 and 630 . Accordingly, the first light emitting region LEA1 and the second light emitting region LEA2 may be driven independently of each other.
  • 17 is a schematic cross-sectional view for explaining a light emitting diode according to another embodiment of the present disclosure.
  • the light emitting diode according to the present embodiment is substantially similar to the light emitting diode described with reference to FIG. 14 , but has a difference in that it further includes an intermediate layer 650 and a third light emitting region LEA3 . That is, the light emitting diode according to the present embodiment has a structure in which three light emitting regions LEA1 , LEA2 , and LEA3 are vertically stacked, and intermediate layers 550 and 650 are disposed between the light emitting regions.
  • the intermediate layer 650 may be a tunnel junction layer or a bonding layer similar to the intermediate layer 550, and detailed descriptions are omitted to avoid redundancy.
  • the third light emitting region LEA3 includes the first conductive semiconductor layer 701 , the light emitting layer 702 , and the second conductive semiconductor layer 703 .
  • the third light emitting region LEA3 has a structure similar to that of the first light emitting region LEA1 or the second light emitting region LEA2, except that the composition of the light emitting layer 702 may be the same as or different from those of the light emitting layers 502 and 602. there is.
  • FIG. 18 is a schematic cross-sectional view for explaining an example of a light-emitting device including the light-emitting diode of FIG. 17, and FIG. 19 is a schematic cross-sectional view for explaining another example of a light-emitting device including the light-emitting diode of FIG. .
  • the light emitting device 60a may include three light emitting regions LEA1 , LEA2 , and LEA3 and four electrodes 510 , 610 , 710 , and 730 .
  • the electrode 510 may be electrically connected to the first conductivity type semiconductor layer 501 .
  • the electrode 510 may be disposed on the same plane as the light emitting layer 502 , for example, may be disposed on the first conductivity type semiconductor layer 501 .
  • the electrode 610 may be electrically connected to the tunnel junction layer 550a and may be disposed on the same plane as the first conductivity type semiconductor layer 601 .
  • the electrode 710 may be electrically connected to the tunnel junction layer 650a and may be disposed on the same plane as the first conductive semiconductor layer 701 .
  • the electrode 730 may be electrically connected to the second conductivity type semiconductor layer 703 .
  • the electrode 730 may be disposed on the second conductivity type semiconductor layer 703 , for example.
  • the light emitting regions LEA1 , LEA2 , and LEA3 have different areas and can be driven under different current densities.
  • the light emitting regions LEA1 , LEA2 , and LEA3 may include light emitting layers 502 , 602 , and 702 having different compositions or may include light emitting layers having the same composition.
  • only one of the light emitting layers 502 , 602 , and 702 may have a composition different from that of the other light emitting layers.
  • at least two light emitting regions may emit blue light and another light emitting region may emit red light.
  • Light emitting regions including light emitting layers having the same composition may have different areas, and thus may emit light of different colors by operating under different current densities.
  • the present embodiment it is possible to implement white light under a relatively low current by using the light emitting regions LEA1, LEA2, and LEA3 having different areas, and furthermore, by further disposing a light emitting region emitting red light, high CRI white light can be implemented.
  • the light emitting regions LEA1 , LEA2 , and LEA3 may include light emitting layers 502 , 602 , and 702 having different compositions, and thus, each of the light emitting regions LEA1 , LEA2 , and LEA3 may be red, Blue and green lights can be emitted, and white light can be implemented through mixing of the emitted lights. Accordingly, the light emitting device 60a can implement high CRI white light without a phosphor.
  • a layer containing SiO 2 , SiN, or Si may be partially patterned and disposed between the second conductivity-type semiconductor layers 503 and 603 and the tunnel junction layers 550a and 650a, and thus light emission through current dispersion efficiency can be improved.
  • the semiconductor layers may be patterned through etching, and then electrodes 510, 610, 710, and 730 may be formed. Etching can be performed by plasma, wet, ICP, RIE, etc. During the etching process, defects of nitrogen vacancies are generated on the side surfaces of the second conductivity type semiconductor layers 503, 603, and 703 to form second conductivity type semiconductors. Layers 5032, 603, and 703 may be prevented from reacting with hydrogen. After the etching process, thermal annealing may be performed to activate holes in the second conductivity type semiconductor layer.
  • a light emitting device 60b is substantially similar to the light emitting device 60a described with reference to FIG. 18, but has six electrodes 510, 530, 610, 630, 710, and 730 There is a difference in including .
  • Two electrodes are disposed on each of the light emitting regions LEA1 , LEA2 , and LEA3 .
  • bonding layers 550b and 650b are disposed between the light emitting regions LEA1 , LEA2 , and LEA3 . Since the bonding layers 550b and 650b are the same as the bonding layer 550b described with reference to FIG. 16 , detailed descriptions thereof are omitted.
  • the light emitting regions LEA1 , LEA2 , and LEA3 may be independently driven using the electrodes 510 , 530 , 610 , 630 , 710 , and 730 .
  • the electrodes 530, 630, and 730 may be electrically connected to the second conductivity-type semiconductor layers 503, 603, and 703, respectively, and the electrodes 510, 610, and 710 may be respectively connected to the first conductivity-type semiconductor layers 501. , 601, 701) may be electrically connected.
  • FIG. 20 is a schematic plan view illustrating another example of a light emitting device including the light emitting diode of FIG. 17 .
  • the light emitting device includes light emitting regions LEA1 , LEA2 , and LEA3 vertically stacked on a substrate 500 , and electrodes 510 as described with reference to FIG. 19 . , 530, 610, 630, 710, 730).
  • the light emitting regions LEA1 , LEA2 , and LEA3 may have various shapes when viewed from a plan view.
  • the light emitting regions LEA1 , LEA2 , and LEA3 may have polygonal shapes.
  • the number of sides of the polygon may be three, four, or five or more.
  • at least one of the light emitting regions LEA1 , LEA2 , and LEA3 may have a circular shape.
  • a second light emitting area LEA2 having a smaller light emitting area is disposed on the first light emitting area LEA1 having the largest light emitting area, and the largest light emitting area LEA2 is disposed on the second light emitting area LEA2.
  • a third light emitting region LEA3 having a small area may be disposed, and electrodes 510 , 530 , 610 , 630 , 710 , and 730 may be disposed on each light emitting region. Accordingly, the electrodes 510 , 530 , 610 , 630 , 710 , and 730 may be easily formed, and different current densities may be applied to the light emitting regions LEA1 , LEA2 , and LEA3 .
  • An area in which all the light emitting areas LEA1 , LEA2 , and LEA3 overlap may be formed based on the third light emitting area LEA3 having the smallest area, and the light emitted from the light emitting areas LEA1 , LEA2 , and LEA3 may be formed. It is possible to implement improved white light by mixing in the overlapping area.
  • a light emitting device emitting light having x and y ranges of 0.205 ⁇ x ⁇ 0.495 and 0.19 ⁇ y ⁇ 0.45 of the CIE color coordinates can be implemented.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

일 실시예에 따른 발광 소자는 제1 발광 영역 및 제2발광 영역을 포함한다. 상기 제1 및 제2 발광 영역 각각은 제 1형 반도체층, 제2 도전형 반도체층, 및 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 형성된 활성 영역을 포함하고, 상기 제1 발광 영역의 면적은 상기 제2 발광 영역의 면적보다 크며, 상기 제1 발광 영역 및 상기 제2 발광 영역 중 적어도 하나는 복수 피크 파장의 광을 방출한다.

Description

발광 소자 및 이를 포함하는 발광 모듈
본 개시는 발광 소자 및 이를 포함하는 발광 모듈에 관한 것이다.
질화물 반도체는 디스플레이 장치, 신호등, 조명이나 광통신 장치의 광원으로 이용되며, 청색이나 녹색을 발광하는 발광 다이오드(light emitting diode)나 레이저 다이오드(laser diode)에 주로 사용되고 있다. 또한, 질화물 반도체는 이종 접합 바이폴라 트랜지스터(HBT) 및 고전자 이동도 트랜지스터(HEMT) 등에도 사용될 수 있다.
일반적으로, 질화물 반도체를 이용한 발광 다이오드는 N 컨택층과 P 컨택층 사이에 양자우물구조를 갖는 이종 접합 구조를 가진다. 발광 다이오드는 양자우물구조 내의 우물층의 조성에 따라 광을 방출한다. 내부 양자 효율을 증가시키고, 광 흡수에 의한 손실을 줄이기 위해 발광 다이오드는 단일 피크를 갖는 스펙트럼의 광, 즉 단색광을 방출하도록 설계된다.
그런데 일반적으로 조명은 혼색광, 예컨대 백색광으로 구현된다. 더욱이, 감성 조명과 같이 사람의 심리 상태에 따라 색온도 및 휘도를 조절하기 위해서는 다양한 혼색광을 구현할 필요가 있다. 혼색광을 요구하는 조명은 단일 피크의 단색광으로는 구현될 수 없다. 따라서, 서로 다른 단색광을 방출하는 복수의 발광 다이오드들을 함께 사용하거나 발광 다이오드에서 방출된 광을 파장변환하는 형광체를 사용하여 백색광을 구현하는 기술이 일반적으로 사용되고 있다.
본 개시의 실시예들은 형광체를 사용하지 않고도 백색광을 구현할 수 있는 새로운 구조의 발광 소자 및 그것을 갖는 발광 모듈을 제공한다.
본 개시의 일 실시예에 따른 발광 소자는, 제1 발광 영역 및 제2발광 영역을 포함한다. 상기 제1 및 제2 발광 영역 각각은 제 1형 반도체층, 제2 도전형 반도체층, 및 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 형성된 활성 영역을 포함하고, 상기 제1 발광 영역의 면적은 상기 제2 발광 영역의 면적보다 크며, 상기 제1 발광 영역 및 상기 제2 발광 영역 중 적어도 하나는 복수 피크 파장의 광을 방출한다.
동작시, 상기 제1 발광 영역 및 제2 발광영역은 서로 다른 전류 밀도 하에서 동작할 수 있다.
상기 제1 발광 영역은 상기 제2 발광 영역에 직렬 또는 병렬 연결될 수 있다.
상기 발광 소자는 기판을 더 포함할 수 있으며, 상기 제1 발광 영역 및 제2 발광 영역은 상기 기판 상에 배치될 수 있다.
상기 제1 발광 영역은 상기 제2 발광 영역과 동일한 조성의 활성영역을 가질 수 있다.
상기 발광 소자는, 제1 기판 및 상기 제1 기판으로부터 이격된 제2 기판을 더 포함할 수 있으며, 상기 제1 발광 영역은 상기 제1 기판 상에 배치될 수 있고, 상기 제2 발광 영역은 상기 제2 기판 상에 배치될 수 있다.
상기 제1 발광 영역 및 상기 제2 발광 영역은 각각 복수의 피크 파장의 광을 방출할 수 있으며, 상기 제1 발광 영역 및 상기 제2 발광 영역에서 방출되는 피크 파장들은 실질적으로 동일하되, 각 피크 파장에서의 강도가 서로 다를 수 있다.
상기 발광 소자는 상기 제1 발광 영역 및 제2 발광 영역을 덮는 파장변환기를 더 포함할 수 있으며, 상기 파장변환기는 상기 제1 발광 영역 및 제2 발광 영역에서 방출된 광을 더 장파장의 광으로 변환시키는 파장변환물질을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 발광 영역과 제2 발광 영역은 서로 적층될 수 있다.
상기 발광 소자는 상기 제1 발광 영역과 제2 발광 영역 사이에 배치된 중간층을 더 포함할 수 있다.
상기 중간층은 터널 접합층 또는 본딩층일 수 있다.
상기 발광 소자는 상기 제2 발광 영역 상에 적층된 제3 발광 영역을 더 포함할 수 있으며, 상기 제3 발광 영역은 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 활성 영역을 포함할 수 있다.
상기 제1 발광 영역은 상기 제2 발광 영역의 면적의 1.2배 이상의 면적을 가질 수 있다.
상기 활성 영역은, 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 형성된 하부 다중 양자우물 구조와 상부 다중 양자우물 구조; 및 상기 하부 다중 양자우물 구조와 상부 다중 양자우물 구조 사이에 배치된 간격층을 포함할 수 있다.
상기 발광 소자는 상기 제1 도전형 반도체층과 상기 하부 다중 양자우물 구조 사이에 배치된 V-피트 생성층을 더 포함할 수 있다.
상기 발광 소자는 인가되는 전류값이 증가할수록 CIE 색좌표의 x, y값이 감소할 수 있다.
상기 발광 소자는 CIE 색좌표의 x 및 y 범위가 0.205<x<0.495, 0.19<y<0.45인 광을 방출할 수 있다.
본 개시의 일 실시예에 따른 발광 모듈은 제1 발광 영역 및 제2발광 영역을 포함한다. 상기 제1 및 제2 발광 영역 각각은 제 1형 반도체층, 제2 도전형 반도체층, 및 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 형성된 활성 영역을 포함하고, 상기 제1 발광 영역의 면적은 상기 제2 발광 영역의 면적보다 크며, 상기 제1 발광 영역 및 상기 제2 발광 영역 중 적어도 하나는 복수 피크 파장의 광을 방출한다.
상기 발광 모듈은 제1 발광 다이오드 칩 및 제2 발광 다이오드 칩을 포함할 수 있으며, 상기 제1 발광 다이오드 칩은 상기 제1 발광 영역을 포함하고, 상기 제2 발광 다이오드 칩은 상기 제2 발광 영역을 포함한다.
상기 발광 모듈은 상기 제1 및 제2 발광 다이오드 칩을 덮는 파장변환기를 더 포함할 수 있으며, 상기 파장변환기는 상기 제1 발광 영역 및 제2 발광 영역에서 방출된 광을 그보다 더 장파장의 광으로 변환시키는 파장변환물질을 포함할 수 있다.
상기 발광 모듈은 회로 기판을 더 포함할 수 있으며, 상기 제1 발광 영역 및 제2 발광 영역은 상기 회로 기판에 전기적으로 연결될 수 있다.
상기 발광 모듈은 하우징을 더 포함할 수 있으며, 상기 제1 발광 영역 및 제2 발광 영역은 상기 하우징 내에 배치될 수 있다.
도 1은 본 개시 사항의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 2는 도 1에 도시된 발광 다이오드의 부분 확대 단면도이다.
도 3은 본 개시 사항의 일 실시예에 따른 단일 발광 영역을 갖는 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 4A는 본 개시 사항의 일 실시예에 따른 2개의 발광 영역들을 갖는 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 4B는 본 개시 사항의 일 실시예에 따른 3개의 발광 영역들을 갖는 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 5는 본 개시 사항의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 6은 본 개시 사항의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 7은 단일 발광 영역을 갖는 발광 소자 및 복수의 발광 영역을 갖는 발광 소자의 전류 밀도에 따른 색좌표 변화를 설명하기 위한 CIE 그래프이다.
도 8A 및 도 8B는 단일 발광 영역을 갖는 발광 소자의 전류 밀도에 따른 발광 스펙트럼을 나타내는 그래프들이다.
도 8C및 도 8D는 복수의 발광 영역을 갖는 발광 소자의 전류 밀도에 따른 발광 스펙트럼을 나타내는 그래프들이다.
도 9A 및 도 9B는 본 개시 사항의 실시예들에 따른 발광 소자의 다양한 색조합을 설명하기 위한 개략적인 평면도들이다.
도 10A, 도 10B, 및 도 10C는 본 개시 사항의 실시예들에 따른 파장변환물질을 포함하는 발광 모듈들을 설명하기 위한 개략적인 단면도들이다.
도 11은 본 개시 사항의 또 다른 실시예에 따른 복수의 발광 다이오드 칩을 포함하는 발광 모듈을 설명하기 위한 개략적인 평면도이다.
도 12는 복수의 발광 다이오드 칩을 포함하는 발광 모듈의 일 예를 설명하기 위한 개략적인 평면도이다.
도 13은 복수의 발광 다이오드 칩을 포함하는 발광 모듈의 또 다른 예를 설명하기 위한 개략적인 평면도이다.
도 14는 본 개시 사항의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 15는 도 14의 발광 다이오드를 포함하는 발광 소자의 일 예를 설명하기 위한 개략적인 단면도이다.
도 16은 도 14의 발광 다이오드를 포함하는 발광 소자의 또 다른 예를 설명하기 위한 개략적인 단면도이다.
도 17은 본 개시 사항의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 18은 도 17의 발광 다이오드를 포함하는 발광 소자의 일 예를 설명하기 위한 개략적인 단면도이다.
도 19는 도 17의 발광 다이오드를 포함하는 발광 소자의 또 다른 예를 설명하기 위한 개략적인 단면도이다.
도 20은 도 17의 발광 다이오드를 포함하는 발광 소자의 또 다른 예를 설명하기 위한 개략적인 평면도이다.
이하, 첨부한 도면들을 참조하여 본 개시의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 본 개시가 속하는 기술분야의 통상의 기술자에게 본 개시의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 개시는 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 개시 사항의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이고, 도 2는 도 1에 도시된 발광 다이오드의 부분 확대 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에서 발광 다이오드는 기판(100), 제1 도전형 반도체층(101), 하부 다중 양자우물 구조(102), 상부 다중 양자우물 구조(103), 제2 도전형 반도체층(104), 간격층(105), 및 스텝 커버리지층(103s)을 포함할 수 있다.
본 실시예에서, 기판(100)은 질화 갈륨계 반도체층을 성장시키기 위한 성장 기판, 예컨대, 사파이어 기판, 실리콘 기판, SiC 기판, 스피넬 기판 등일 수 있다. 일 실시예에서, 기판(100)은 패터닝된 사파이어 기판일 수 있다.
제1 도전형 반도체층(101)은 다중층일 수 있으며, 예를 들어, 핵층, 고온 버퍼층, n형 불순물 도핑층 등을 포함할 수 있다. 또한, 제1 도전형 반도체층(101)은 상면에 복수의 그루브들을 포함할 수 있다. 제1 도전형 반도체층(101)의 상부에 형성되는 반도체층은 예를 들어, GaN층일 수 있으며, 약 900℃ 이하의 온도에서 GaN층을 성장시킴으로써 복수의 그루브들을 형성할 수 있다.
도 1에 도시된 바와 같이, 제2 도전형 반도체층(104)은 제1 도전형 반도체층(101) 상부에 배치된다. 제2 도전형 반도체층(104)은 단일층 또는 다중층으로 형성될 수 있으며, 예를 들어, p형 불순물이 도핑된 층을 포함할 수 있다.
제1 도전형 반도체층(101)과 제2 도전형 반도체층(104) 사이에 하부 다중 양자우물 구조(102) 및 상부 다중양자우물 구조(103)가 배치되며, 하부 다중양자우물 구조(102)와 상부 다중양자우물 구조(103) 사이에 간격층(105)이 배치될 수 있다.
도 2에 도시된 바와 같이, 하부 다중양자우물 구조(102)는 제1 도전형 반도체층(101) 상에 형성될 수 있다. 하부 다중 양자우물 구조(102)는 장벽층(102b1, 102b2) 및 우물층(102w1, 102w2)이 교대로 적층된 구조를 가진다. 우물층(102w1, 102w2)은 제1 파장의 광을 방출하기 위한 조성을 갖는다. 예를 들어, 우물층(102w1, 102w2)은 InGaN층 또는 AlInGaN층으로 형성될 수 있으며, 자외선, 청색, 또는 녹색 영역의 광을 방출할 수 있다. 예를 들어, 우물층(102w1, 102w2)에 포함되는 In의 함량은 전체 3족 원소에 대해 18 원자 % 이하일 수 있으며, 나아가, 12 원자 % 이하일 수 있다. 또한 우물층(102w1, 102w2)에 포함되는 In의 함량의 차이는 3%이내일 수 있다.
다른 실시예에서, 하부 다중양자우물구조(102)는 제1 그룹의 우물층들(102w1)과 제2 그룹의 우물층들(102w2)을 포함할 수 있으며, 제1 그룹의 우물층들(102w1)은 제2 그룹의 우물층들(102w2)보다 상대적으로 높은 In 함량을 가질 수 있다. 특히, 제2 그룹의 우물층들(102w2)이 제1 그룹의 우물층들(102w1)과 상부 다중양자우물구조(103) 사이에 배치될 수 있다. 예를 들어, 제1 그룹의 우물층들(102w1)은 10원자% 이상의 In 함량을 포함할 수 있으며, 제2 그룹의 우물층들은 10원자% 미만의 In 함량을 포함할 수 있다. 장벽층들(102b1, 102b2)은 서로 동일한 조성을 가질 수 있으나, 이에 한정되는 것은 아니며, 제1 그룹의 우물층들(102w1) 사이에 배치된 장벽층들(102b1)이 제2 그룹의 우물층들(102w2) 사이에 배치된 장벽층들(102b2)보다 더 적은 Al 함량을 가질 수 있다.
다른 실시예에 있어서, 제1 그룹의 우물층들(102w1)과 제2 그룹의 우물층들(102w2)은 실질적으로 유사한 In 함량을 가질 수도 있다. 특히 우물층(102w1, 102w2)에 포함되는 In의 함량의 차이는 3%이내일 수 있으며, 0.084eV이내의 에너지 밴드갭 차이를 가질 수 있다.
상부 다중 양자우물구조(103)는 하부 다중양자우물 구조(102) 상부에 배치되며, 장벽층(103b) 및 우물층(103w)이 교대로 적층된 구조를 가진다. 우물층(103w)은 제2 파장의 광을 방출하기 위한 조성을 갖는다. 제2 파장의 광은 제1 파장의 광보다 장파장일 수 있다. 예를 들어, 우물층(103w)은 InGaN층 또는 AlInGaN층으로 형성될 수 있으며, 녹색 또는 적색 영역의 광을 방출할 수 있다. 예를 들어, 우물층(103w)에 포함되는 In의 함량은 전체 3족 원소에 대해 15 원자% 이상, 30 원자% 미만일 수 있다.
한편, 상부 다중양자우물구조(103) 내의 장벽층들(103b)은 하부 다중양자우물 구조(102) 내의 장벽층들(102b)보다 더 두꺼울 수 있다. 또한, 상부 다중양자우물구조(103) 내의 우물층들(103w)은 하부 다중양자우물 구조(102) 내의 우물층들(102w)보다 더 두꺼울 수 있다. 상부 다중양자우물구조(103)는 제2 도전형 반도체층(104)에 가깝기 때문에 장벽층들(103b)을 상대적으로 두껍게 형성하여 전자와 정공이 오버플로우되는 것을 방지할 수 있다. 한편, 하부 다중양자우물 구조(102)는 제2 도전형 반도체층(104)으로부터 상대적으로 멀리 떨어져 있으므로, 정공들이 하부 다중양자우물 구조(102) 내에 잘 분산되도록 장벽층들(102b1, 102b2)의 두께를 상대적으로 얇게 할 수 있다. 예를 들어, 장벽층들(102b1, 102b2)은 4nm 내지 7nm의 두께를 가질 수 있으며, 장벽층들(103b)은 8nm 내지 15nm의 두께를 가질 수 있다.
도 1에 도시한 바와 같이, 상부 다중양자우물구조(103)는 제 1영역 (R1) 및 제2 영역(R2)을 포함할 수 있다. 제1영역(R1)은 실질적으로 평평한 면을 가질 수 있으며, 제2 영역(R2)은 그루브를 형성한다. 제1 영역(R1)은 도 1의 단면도에서 복수의 영역으로 관찰될 수 있다. 평면도로 보면, 제1 영역(R1)은 복수의 제2 영역(R2)을 둘러싼다. 제2 영역들(R2)은 제1 도전형 반도체층(101)의 상부에 형성된 그루브들 상에 배치될 수 있다. 상부 다중양자우물구조(103)의 장벽층들(103b) 및 우물층들(103w)은 제1 영역(R1)과 제2 영역(R2)에서 연속적으로 배치된다. 제1 영역(R1)과 제2 영역(R2)이 만나는 위치에서 장벽층들(103b) 및 우물층들(103w)의 상면은 곡면 형상을 가질 수 있다. 이에 따라, 장벽층들(103b) 또는 우물층들(103w)에 크랙이 발생하는 것을 방지할 수 있어 전하 누설을 방지할 수 있다.
다만, 장벽층들(103b) 및 우물층들(103w)은 제1 영역(R1)과 제2 영역(R2)에서 서로 다른 두께를 갖는다. 즉, 도 2에 도시된 바와 같이, 제1 영역(R1) 내의 장벽층들(103b) 및 우물층들(103w)의 두께가 제2 영역(R2) 내의 장벽층들(103b) 및 우물층들(103w)의 두께보다 더 크게 형성될 수 있다. 나아가, 제2 영역(R2)의 우물층들(103w) 내의 In 함량은 제1 영역(R1) 내의 우물층들(103w) 내의 In 함량보다 적다. 이에 따라, 상부 다중 양자우물 구조(103)는 제1 영역(R1) 내의 다중양자우물 구조와 제2 영역 내의 다중 양자우물 구조(107)를 포함한다. 제1 영역(R1)의 다중 양자우물구조는 앞서 설명한 제2 파장의 광을 방출하는 데 반해, 제2 영역(R2)의 다중 양자우물구조(107)는 제2 파장의 광보다 단파장을 갖는 제3 파장의 광을 방출할 수 있다. 상기 제 3 파장의 광은 하부 다중양자우물구조(102)에서 방출되는 제1 파장의 광에 비해 단파장, 장파장, 또는 그것과 동일한 파장의 광일 수 있다.
예를 들어, 제1 영역(R1) 내 우물층들(103w) 내의 In 함량은 제1 파장의 광을 방출하도록 전체 3족 원소에 대해 15 원자% 이상, 30 원자% 미만일 수 있다. 이에 반해, 제2 영역(R2) 내 우물층들(103w) 내의 In 함량은 제3 파장의 광을 방출하도록 전체 3족 원소에 대해 약 7 내지 약 12 원자%, 더 나아가, 약 8 내지 약 10 원자%일 수 있다.
제1영역(R1)의 폭 D4는 제2영역(R2)의 폭 D2보다 클 수 있으며, 이에 따라, 상부 다중양자우물 구조(103) 상에 형성되는 제2 도전형 반도체층(104)에 상대적으로 넓은 평탄한 면을 형성할 수 있고, 제2 도전형 반도체층(104) 상에 전극을 쉽게 형성할 수 있다.
도 2에 도시된 바와 같이, 하부 다중양자우물구조(102) 또한 평탄한 면을 갖는 제3 영역(R3) 및 그루브를 형성하는 제4 영역(R4)을 포함할 수 있다. 제3 영역(R3) 내 장벽층들(102b1, 102b2) 및 우물층들(102w1, 102w2)의 두께는 제4 영역(R4) 내 장벽층들(102b1, 102b2) 및 우물층들(102w1, 102w2)의 두께보다 클 수 있다. 제4 영역들(R4)은 제2 영역들(R2) 하부에 위치한다. 제2 영역(R2)의 그루브와 제4 영역(R4)의 그루브는 수직 방향으로 적어도 일부가 중첩될 수 있다. 또한 제2 영역(R2)에서 기판(100)에 제일 가까운 부분은 제4 영역(R4)의 그루브 영역 내에 위치할 수 있다.
도 2에 도시된 바와 같이, 하부 다중양자우물구조(102)는 제3 영역(R3)에서 앞서 설명한 제1 파장의 광을 방출하며, 제4 영역(R4) 내의 다중양자우물 구조(106)는 광을 방출하지 않을 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 제4 영역(R4) 내의 다중양자우물 구조(106)는 제1 파장의 광보다 단파장의 광을 방출할 수도 있다.
하부 다중양자우물구조(102)를 구성하는 층들의 페어 수는 제1 파장의 광의 피크 강도에 영향을 미친다. 하부 다중양자우물구조(102)의 페어 수가 증가할수록 제1 파장의 광, 예컨대 청색 영역의 피크 강도가 증가할 수 있다. 또한 하부 다중양자우물구조(102)의 페어 수와 상부 다중양자우물구조(103)의 페어 수는 서로 다르게 조절될 수 있다. 예를 들어, 하부 다중양자우물구조 (102)의 페어 수가 상부 다중양자우물구조 (103)의 페어 수보다 많을 수 있으며, 이에 따라, 제1 파장의 광의 피크 강도를 제2 파장의 광의 피크 강도보다 크게 할 수 있다. 나아가, 하부 다중양자우물구조(102)의 우물층들은 앞서 설명한 바와 같이 서로 다른 밴드갭을 갖는 그룹으로 나뉘어질 수 있다.
다른 실시예에 있어서, 하부 다중양자우물구조(102)의 페어 수가 상부 다중양자우물구조(103)의 페어 수보다 적을 수 있다. 이에 따라, 발광 소자(301)에서 방출되는 광의 스펙트럼에서 단파장 영역의 피크 강도가 장파장 영역의 피크 강도보다 작을 수 있다.
도 1에 도시된 바와 같이, 간격층(105)은 하부 다중양자우물 구조(102)와 상부 다중양자우물구조(103) 사이에 배치될 수 있다. 간격층(105)은 하부 다중양자우물 구조(102) 내의 장벽층(102b2)보다 넓거나 같은 밴드갭을 가질 수 있다. 또는 간격층(105)은 하부 다중양자우물 구조(102) 내의 장벽층(102b1, 102b2)의 굴절률과 같거나 작은 굴절률을 가질 수 있다. 간격층(105)이 장벽층(102b1, 102b2)의 굴절률보다 작은 굴절률을 가질 경우, 하부 다중양자우물 구조(102)에서 발생된 광이 상대적으로 더 작은 굴절률을 갖는 간격층에 의해 굴절각이 커지며, 이에 따라, 하부 다주양자우물 구조(102)에서 생성된 광을 측면 방향으로 방출할 수 있어 상부 다중양자우물구조(103)로 진입하는 광량을 감소시킬 수 있으며, 이에 따라, 발광 다이오드의 발광 강도를 증가시킬 수 있다. 간격층(105)은 GaN, AlGaN, 또는 AlInGaN을 포함할 수 있다. 간격층(105)의 밴드갭을 조절함으로써 하부 다중양자우물 구조(102) 내로 주입되는 정공의 농도를 제어할 수 있으며, 이를 통해 하부 다중양자우물 구조(102)에서 방출되는 광의 강도를 조절할 수 있다. 예를 들어, 간격층(105)이 상대적으로 높은 Al 함량을 포함하여 넓은 밴드갭을 가질 경우, 간격층(105)은 정공이 하부 다중양자우물 구조(102)로 주입되는 것을 방해한다. 이에 따라, 하부 다중양자우물 구조(102) 내에서의 전자-정공 페어의 수가 감소하여 발광 강도가 감소한다. 반대로, 상부 다중양자우물 구조(103) 내에 갇히는 정공 수는 증가하며 따라서 상부 다중양자우물 구조(103)의 발광 강도는 증가할 것이다. 간격층(105)의 두께 또한 정공 주입에 영향을 미친다.
위에서 설명한 바와 같이, 하부 다중양자우물 구조(102)와 상부 다중양자우물 구조(103)의 페어 수, 간격층(105)의 밴드갭 및 두께를 조절함으로써 하부 다증양자우물(102) 및 상부 다중양자우물 구조(103)의 상대적인 발광 강도를 조절할 수 있다.
도 1 및 도 2에 도시된 바와 같이, 스텝 커버리지층(103s)은 상부 다중양자우물 구조(103) 상에 배치된다. 스텝 커버리지층(103s)은 상부 다중양자우물 구조(103)의 장벽층(103b)보다 넓은 밴드갭을 가질 수 있다. 스텝 커버리지층(103s)은 예를 들어, AlGaN 또는 AlInGaN로 형성될 수 있다. 스텝 커버리지층(103s)은 상부 다중 양자우물구조(103)에서 멀어짐에 따라 Al 함량이 변화하는 구조를 포함할 수 있다. Al함량이 변화하는 구조의 스텝커버리지층(103s)은 복수의 층을 포함할 수 있다. 상기 복수의 층은 밴드갭이 서로 다를 수 있으며, 이들 층이 적층될 수 있다. 밴드갭이 서로 다른 층에 의해 발광 다이오드 내에서 정공이 면방향으로 균일하게 분포되어 그루브 영역과 평탄한 영역에 고르게 주입될 수 있다. Al함량이 변화하는 구조의 스텝커버리지층(103s)은 굴절률이 서로 다른 층이 적층된 구조를 가질 수 있다. 상부 다중양자우물 구조(103)와 하부 다중양자우물구조(102)에서 서로 다른 파장의 광이 방출되더라도 서로 다른 굴절률을 갖는 층들이 스텝 커버리지층(103s)에 배치되므로, 복수 파장의 광에 대한 광 굴절 커버리지가 증가하며, 이에 따라, 복수 파장 광의 혼합이 용이해져 반도체층을 통한 백색광 효율이 증가할 수 있다.
다른 실시 형태로, 스텝 커버리지층(103s)은 상부 다중 양자우물구조(103)에서 멀어질수록 Al 함량이 감소하는 Al 그레이딩층일 수 있다. 예를 들어, 스텝 커버리지층(103s) 내의 Al 함량은 30원자% 이상에서 10원자% 이하로 두께 방향으로 감소할 수 있다. 스텝 커버리지층(103s)의 두께는 약 100nm 미만일 수 있으며, 특정 실시예에 있어서, 약 50nm 미만, 나아가 약 30nm 미만일 수 있다.
스텝 커버리지층(103s)을 그레이딩층으로 형성함으로써 정공이 상부 다중양자우물 구조(103)로 원활하게 주입되게 할 수 있으며, 또한, 상부 다중 양자우물 구조(103)의 제2 영역(R2)에서 제3 파장의 광이 생성되는 것을 도울 수 있다.
상기 제2 도전형 반도체층(104)은 스텝 커버리지층(103s) 상에 배치될 수 있다. 제2 도전형 반도체층(104)은 제2 영역들(R2)에 대응하는 표면 그루브들(108)을 포함할 수 있다. 표면 그루브(108)의 입구 폭은 제2 영역들(R2)의 그루브들의 입구 폭보다 더 클 수 있다. 또한 제1영역(R1)의 상부에도 서브 표면 그루브(109)가 형성될 수 있는데, 서브 표면 그루브(109)의 입구 폭은 표면그루브(108)의 입구 폭보다 작을 수 있다. 표면 그루브들(108, 109)의 크기를 다양하게 하여 광 추출 효율을 개선할 수 있다. 나아가, 표면 그루브들(108, 109)은 ITO 등의 오믹 전극의 컨택 면적을 증가시켜 구동전압을 낮추고 발광 소자(301)의 신뢰성을 개선할 수 있다.
본 실시예에서, 하부 다중 양자우물 구조(102), 간격층(105) 및 스텝 커버리지층(103s)을 포함하는 발광 다이오드에 대해 설명하였지만, 본 실시예의 발광 다이오드에서 하부 다중 양자우물 구조(102), 간격층(105) 및 스텝 커버리지층(103s) 중 적어도 하나는 생략될 수도 있다.
도 1 및 도 2를 참조하여 설명한 발광 다이오드를 이용하여 다양한 구조의 발광 소자가 제공될 수 있으며, 발광 소자는 회로 패턴에 전기적으로 연결되기 위한 전기 접속 구조를 포함한다. 예를 들어, 발광 소자는 제1 및 제2 도전형 반도체층들(101, 104)에 오믹 콘택하는 오믹층, 및 전극 패드들을 포함할 수 있다. 이하에서 도 1 및 도 2를 참조하여 설명한 발광 다이오드를 이용한 다양한 발광 소자에 대해 설명한다.
도 3은 본 개시 사항의 일 실시예에 따른 단일 발광 영역을 갖는 발광 소자(10)를 설명하기 위한 개략적인 평면도이다.
도 3을 참조하면, 발광 소자(10)는 기판(100), 발광 영역(LEA), 및 전극 패드들(111, 113)을 포함할 수 있다. 기판(100)은 도 1 및 도 2를 참조하여 설명한 기판(100)과 동일하므로 상세한 설명을 생략한다.
발광 영역(LEA)은 도 1 및 도2를 참조하여 설명한 반도체층들을 이용하여 형성된다. 발광 영역(LEA)은 통상적인 기술을 이용하여 반도체층들을 사진 및 식각 공정을 이용하여 패터닝함으로써 형성될 수 있다. 본 명세서에서 발광 영역(LEA)은 하부 다중양자우물 구조(102) 또는 상부 다중양자우물 구조(103)의 테두리로 둘러싸인 영역을 의미한다. 일 실시예에서, 발광 영역(LEA)은 비발광 영역(NLEA)으로 둘러 싸일 수 있다. 비발광 영역(NLEA)은 빛을 발하지 않는 영역으로 하부 다중양자우물 구조(102) 및 상부 다중양자우물 구조(103)가 없는 영역을 의미하며, 제1 도전형 반도체층(101)은 비발광 영역(NLEA) 내에 존재할 수 있다. 본 실시예에서, 발광 소자(10)는 도 3에 도시한 바와 같이, 단일의 발광 영역(LEA)을 포함한다. 발광 영역(LEA) 내에 비아홀과 같이 부분적으로 빛을 발하지 않는 영역을 포함할 수도 있으나, 본 명세서에, 하부 다중양자우물 구조(102) 또는 상부 다중양자우물 구조(103)의 테두리로 둘러싸인 전체 영역을 발광 영역(LEA)으로 정의한다.
제1 전극 패드(111)는 제1 도전형 반도체층(101)에 전기적으로 연결되고, 제2 전극 패드(113)는 제2 도전형 반도체층(104)에 전기적으로 연결된다. 제1 전극 패드(111)가 제1 도전형 반도체층(101)에 연결되도록 제2 도전형 반도체층(104) 및 다중 양자 우물 영역들(102, 103)을 통해 제1 도전형 반도체층(101)이 노출될 수 있다. 도시하지는 않았지만, 제2 도전형 반도체층(104) 상에 오믹층이 형성될 수 있다.
일 실시예에 있어서, 제1 전극 패드(111) 및 제2 전극 패드(113)는 발광 영역(LEA) 상에 배치될 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 제1 전극 패드(111) 및 제2 전극 패드(113)는 비발광 영역(NLEA) 상에 배치될 수도 있다. 예를 들어, 제1 전극 패드(111)는 발광 영역(LEA) 또는 비발광 영역(NLEA) 내의 제1 도전형 반도체층(101) 상에 배치될 수 있고, 제2 전극 패드(113)는 발광 영역(LEA) 내의 제2 도전형 반도체층(104) 상에 배치될 수 있다.
본 실시예에 있어서, 발광 소자(10)는 제1 전극 패드(111)와 제2 전극 패드(113)를 통해 전류를 주입함으로써 광을 방출한다. 도 3에서, 발광 영역(LEA)은 대략 X·Y의 면적을 가지며 따라서, 전류(I)를 인가할 경우, I/(X·Y)의 전류밀도(J) 하에서 동작한다. 발광 소자(10)는 제1 파장 및 제2 파장의 광을 방출한다. 제1 파장의 광의 강도 및 제2 파장의 광의 강도는 전류 밀도에 따라 상대적으로 변할 수 있다. 전류 밀도가 증가할수록 더 짧은 제1 파장의 광의 강도가 증가한다. 발광 소자(10)에서 방출되는 광은 전류 밀도가 증가할수록 청색광을 더 많이 포함하며, 이에 따라, 발광 소자(10)에서 방출되는 광의 색좌표는 CIE 색좌표 그래프에서 x값 및 y값이 모두 작아지는 방향으로 이동한다.
도 4A는 본 개시 사항의 일 실시예에 따른 2개의 발광 영역들(LEA1, LEA2)을 갖는 발광 소자(20a)를 설명하기 위한 개략적인 평면도이다.
도 4A를 참조하면, 발광 소자(20a)는 도 3을 참조하여 설명한 발광 소자(10)와 대체로 유사하나, 2 개의 발광영역들(LEA1, LEA2)을 포함하며, 이들 발광 영역들(LEA1, LEA2)을 연결하는 도전 커넥터(115)를 더 포함하는 것에 차이가 있다. 각 발광 영역들(LEA1, LEA2)의 제2 도전형 반도체층(104) 상에는 오믹층이 형성될 수 있다. 한편, 각각의 발광 영역들(LEA1, LEA2)은 비발광 영역(NLEA)으로 둘러싸일 수 있다.
본 실시예에서, 제1 발광 영역(LEA1)은 제2 발광 영역(LEA2)과 다른 면적을 갖는다. 도 4A에 도시한 바와 같이, 제1 발광 영역(LEA1)은 제2 발광 영역(LEA2)보다 작은 면적을 가질 수 있다. 즉, A1 < B1일 수 있다. 이와 반대로, 제1 발광 영역(LEA1)이 제2 발광 영역(LEA2)보다 큰 면적을 가질 수도 있다. 이하에서는 제1 발광 영역(LEA1)이 제2 발광 영역(LEA2)보다 작은 면적을 갖는 것으로 설명하지만, 그 반대일 수도 있음을 유의해야 한다.
도 4A에 도시한 실시예에서, 제2 발광 영역(LEA2)의 면적은 제1 발광 영역(LEA1)의 면적의 약 1.2배를 초과한다. 예를 들어, 제2 발광 영역(LEA2)의 면적은 제1 발광 영역(LEA1)의 면적의 약 1.2배 이상, 구체적으로, 약 1.5배 이상, 나아가, 약 2배 이상, 더 나아가, 약 3배 이상일 수 있다. 제1 발광 영역(LEA1)에 대한 제2 발광 영역(LEA2)의 면적비는 특별히 제한되는 것은 아니나, 예를 들어 5배 이하일 수 있다.
제1 전극 패드(111)는 제1 발광 영역(LEA1)의 제1 도전형 반도체층(101)에 전기적으로 연결될 수 있으며, 제2 전극 패드(113)는 제2 발광 영역(LEA2)의 제2 도전형 반도체층(104)에 전기적으로 연결될 수 있다. 제1 전극 패드(111)는 제1 발광 영역(LEA1) 내에 배치될 수 있으나, 이에 한정되는 것은 아니며, 제1 발광 영역(LEA1) 주위의 비발광 영역(NLEA) 내에 배치될 수도 있다. 제2 전극 패드(113)는 제2 발광 영역(LEA2) 내에 배치될 수 있으나, 이에 한정되는 것은 아니며, 제2 발광 영역(LEA2) 주위의 비발광 영역(NLEA) 내에 배치될 수도 있다.
도전 커넥터(115)는 제1 발광 영역(LEA1)과 전기적으로 연결되고, 제2 발광 영역(LEA2)과 전기적으로 연결된다. 또는 제1 발광 영역(LEA1)과 제2 발광 영역(LEA2)을 전기적으로 연결한다. 도전 커넥터(115)는 제1 발광 영역(LEA1)과 제2 발광 영역(LEA2)을 직렬로 연결할 수 있다. 예를 들어, 도전 커넥터(115)는 제1 발광 영역(LEA1)의 제2 도전형 반도체층(104)을 제2 발광 영역(LEA2)의 제1 도전형 반도체층(101)에 전기적으로 연결할 수 있다. 도 4A에 도시한 바와 같이, 복수의 도전 커넥터들(115)이 제1 발광 영역(LEA1)과 제2 발광 영역(LEA2)을 직렬로 연결할 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 하나의 도전 커넥터(115)가 제1 발광 영역(LEA1)과 제2 발광 영역(LEA2)을 직렬로 연결할 수도 있다.
본 실시예에서, 제1 발광 영역(LEA1)은 예를 들어, 대략 A1·Y의 면적을 가지며, 제2 발광 영역(LEA2)은 대략 B1·Y의 면적을 갖는다. 제1 발광 영역(LEA1)와 제2 발광 영역(LEA2)이 직렬 연결된 발광 소자(20a)에 전류(I)가 인가될 경우, 제1 발광 영역(LEA1)에 인가되는 전류 밀도(J1)는 I/(A1·Y)가 되고, 제2 발광 영역(LEA2)에 인가되는 전류 밀도(J2)는 I/(B1·Y)가 될 것이다. 예를 들어, B1이 A1보다 큰 경우, 제1 발광 영역(LEA1)에 인가되는 전류 밀도(J1)는 제2 발광 영역(LEA2)에 인가되는 전류 밀도(J2)보다 크다.
본 실시예에 따르면, 면적이 다른 복수의 발광 영역들(LEA1, LEA2)을 갖는 발광 소자(20a)를 채택함으로서, 발광 영역들(LEA1, LEA2)을 서로 다른 전류 밀도 하에서 동작시킬 수 있다. 이에 따라, 동일 전류를 인가하여도, 제1 발광 영역(LEA1)과 제2 발광 영역(LEA2)에서 방출되는 광은 서로 다른 색좌표를 갖는다. 즉, 면적이 작은 발광 영역(LEA1)은 면적이 큰 발광 영역(LEA2)보다 청색광 성분을 더 많이 포함하는 광을 방출한다. 이에 따라, 제1 발광 영역(LEA1)에서 방출되는 광의 색좌표는 제2 발광 영역(LEA2)에서 방출되는 광의 색좌표보다 더 작은 x값 및 더 작은 y값을 갖는다. 제1 발광 영역(LEA1)과 제2 발광 영역(LEA2)에서 방출되는 광들이 서로 다른 제1 및 제2 색좌표를 갖고, 각 광들이 혼합되는 광은 제1 및 제2 색좌표와 다른 제3 색좌표를 가질 수 있다.
또는 동일 전류를 인가하여도, 제1 발광 영역(LEA1)과 제2 발광 영역(LEA2)에서 방출되는 광은 서로 다른 피크 파장을 방출한다. 서로 다른 피크 파장의 광의 혼합을 통해 원하는 색좌표 값을 구현 할 수 있다.
발광 소자(20a)는 제1 발광 영역(LEA1)에서 방출되는 광과 제2 발광 영역(LEA2)에서 방출되는 광이 혼합된 광을 방출한다. 따라서, 발광 소자(20a)에서 방출되는 광은 제1 발광 영역(LEA1)에서 방출되는 광의 강도 및 색좌표와 제2 발광 영역(LEA2)에서 방출되는 광의 강도 및 색좌표에 의해 결정되는 색좌표를 갖는다.
복수의 발광 영역들(LEA1, LEA2)을 갖는 발광 소자(20a)는 단일의 발광 영역(LEA)을 갖는 발광 소자(10)에 비해 전류 밀도의 변화에 따른 색좌표 변화가 작은 특성을 갖는다. 이에 대해서는 도 7을 참조하여 뒤에서 다시 설명한다.
도 4B는 본 개시 사항의 일 실시예에 따른 3개의 발광 영역들(LEA1, LEA2, LEA3)을 갖는 발광 소자(20b)를 설명하기 위한 개략적인 평면도이다.
도 4B를 참조하면, 본 실시예에 따른 발광 소자(20b)는 도 4A를 참조하여 설명한 발광 소자(20a)와 대체로 유사하나, 3개의 발광 영역들(LEA1, LEA2, LEA3)을 포함하는 것에 차이가 있다. 각각의 발광 영역들(LEA1, LEA2, LEA3)은 비발광 영역(NLEA)으로 둘러싸일 수 있다.
발광 영역들(LEA1, LEA2, LEA3)은 도전 커넥터들(115a, 115b)에 의해 서로 직렬로 연결될 수 있다. 제1 전극 패드(111)는 제1 발광 영역(LEA1)의 제1 도전형 반도체층(101)에 전기적으로 연결되고, 제2 전극 패드(113)는 제3 발광 영역(LEA3)의 제2 도전형 반도체층(104)에 전기적으로 연결될 수 있다. 도전 커넥터(115a)는 제1 발광 영역(LEA1)과 제2 발광 영역(LEA2)를 직렬 연결하고, 도전 커넥터(115b)는 제2 발광 영역(LEA2)과 제3 발광 영역(LEA3)을 직렬 연결할 수 있다.
3개의 발광 영역들(LEA1, LEA2, LEA3)은 서로 다른 면적을 갖는다. 따라서, 전류(I)가 발광 소자(20b)에 인가될 때, 각 발광 영역들(LEA1, LEA2, LEA3)은 서로 다른 전류 밀도 하에서 동작한다. 발광 소자(20b)는 제1 내지 제3 발광 영역(LEA1, LEA2, LEA3)에서 방출되는 광의 혼합된 광을 방출한다. 따라서, 발광 소자(20b)에서 방출되는 광은 제1 발광 영역(LEA1)에서 방출되는 광의 강도 및 색좌표와 제2 발광 영역(LEA2)에서 방출되는 광의 강도 및 색좌표, 그리고 제3 발광 영역(LEA3)에서 방출되는 광의 강도 및 색좌표에 의해 결정되는 색좌표를 갖는다. 즉, 제1 발광 영역(LEA1)에서 방출되는 광의 제1 색좌표와 제2 발광 영역(LEA2)에서 방출되는 광의 제2 색좌표, 그리고 제3 발광 영역(LEA3)에서 방출되는 광의 제3 색좌표는 서로 다를 수 있고, 이들 색좌표의 조합을 통해 제4 색좌표 값을 구현 할 수 있다.
앞의 도 4A 및 도 4B의 실시예들에서 2개의 발광 영역들 및 3개의 발광 영역들을 갖는 발광 소자(20a, 20b)에 대해 설명하지만, 본 개시의 발광 소자는 특정 개수의 발광 영역들을 포함하는 한정되지 않으며, 4 개 이상의 발광 영역들을 포함할 수도 있다. 또한, 앞의 실시예들에서, 발광 영역들(LEA, LEA1, LEA2, LEA3)이 동일한 Y 길이를 갖는 것으로 도시 및 설명하나, 반드시 이에 한정되는 것은 아니다. 서로 다른 면적을 갖도록 발광 영역들(LEA1, LEA2)은 서로 다른 Y 길이를 가질 수도 있다.
본 실시예에 따른 발광 소자들(10, 20a, 20b)에서 방출되는 광의 색좌표는 전류 값의 변화에 따라 변한다. 복수의 발광 영역들을 갖는 발광 소자들(20a, 20b)은 단일의 발광 영역을 갖는 발광 소자(10)에 비해 상대적으로 낮은 전류를 인가하여도 높은 전류 밀도를 구현할 수 있다. 예를 들어, 단일의 발광 영역(LEA)을 갖는 발광 소자(10)에 비해 복수의 발광 영역들(LEA1, LEA2)을 갖는 발광 소자(20a 또는 20b)는 더 낮은 전류값으로 발광 소자(10)와 동등한 정도의 백색광을 구현할 수 있다.
도 5는 본 개시 사항의 또 다른 실시예에 따른 발광 소자(20c)를 설명하기 위한 개략적인 평면도이다.
도 5를 참조하면, 본 실시예에 따른 발광 소자(20c)는 도 4A를 참조하여 설명한 발광 소자(20a)와 대체로 유사하나, 제1 발광 영역(LEA1) 및 제2 발광 영역(LEA2) 상에 각각 제1 전극 패드들(111a, 111b) 및 제2 전극 패드들(113a, 113b)이 배치된 것에 차이가 있다.
발광 영역들(LEA1, LEA2)은 서로 직렬 연결될 수 있지만, 본 개시가 이에 한정되는 것은 아니다. 발광 영역들(LEA1, LEA2)은 병렬 연결될 수도 있다. 이를 위해, 제1 발광 영역(LEA1) 상에 제1 및 제2 전극 패드들(111a, 113a)이 배치되고, 제2 발광 영역(LEA2) 상에 제1 및 제2 전극 패드들(111b, 113b)이 배치될 수 있다.
제1 발광 영역(LEA1) 및 제2 발광 영역(LEA2)은 서로 다른 전류 밀도 하에서 동작한다. 이를 위해, 제1 발광 영역(LEA1) 및 제2 발광 영역(LEA2)은 서로 다른 면적을 가질 수도 있고, 또는 제1 발광 영역(LEA1) 및 제2 발광 영역(LEA2)에 인가되는 전류가 다를 수도 있다.
본 실시예에 있어서, 제1 발광 영역(LEA1) 및 제2 발광 영역(LEA1)은 독립적으로 구동될 수 있다. 예를 들어, 제1 발광 영역(LEA1)에 인가되는 전류와 제2 발광 영역(LEA2)에 인가되는 전류는 서로 다른 공급 장치를 통해 공급될 수 있다. 독립적으로 구동될 수 있으므로 색좌표의 조절이 가능하며, 나아가서 색온도를 조절 할 수 있다.
본 실시예에 있어서, 제1 전극 패드들(111a, 111b)은 서로 전기적으로 이격될 수 있고, 제2 전극 패드들(113a, 113b)은 서로 전기적으로 이격될 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 제1 전극 패드들(111a, 111b) 또는 제2 전극 패드들(113a, 113b)은 서로 전기적으로 연결되어 공통 전극을 형성할 수도 있다. 제1 전극 패드들(111a, 111b)이 공통 전극을 형성할 경우, 제2 전극 패드들(113a, 113b)는 서로 전기적으로 이격되며, 제2 전극 패드들(113a, 113b)을 이용하여 발광 영역들(LEA1, LEA2)을 개별적으로 구동할 수 있다. 제2 전극 패드들(113a, 113b)이 공통 전극을 형성할 경우, 제1 전극 패드들(111a, 111b)은 서로 전기적으로 이격되며, 제1 전극 패드들(111a, 111b)을 이용하여 발광 영역들(LEA1, LEA2)을 개별적으로 구동할 수 있다.
복수의 발광 영역들(LEA1, LEA2)은 동일한 성장 기판(100)에서 형성되어 기판(100)을 공유하도록 형성될 수 있으나, 본 개시가 이에 한정되는 것은 아니다. 예를 들어, 각 발광 영역들(LEA1, LEA2)이 독립적으로 기판(100)을 포함할 수 있으며, 따라서, 각 발광영역들(LEA1, LEA2)은 서로 분리된 기판(100) 상에 배치될 수 있다.
도 6은 본 개시 사항의 또 다른 실시예에 따른 발광 소자(20d)를 설명하기 위한 개략적인 평면도이다.
도 6을 참조하면, 본 실시예에 따른 발광 소자(20d)는 도 5를 참조하여 설명한 발광 소자(20c)와 대체로 유사하나, 제2 발광 영역(LEA2)의 형상에 차이가 있다. 제1 발광 영역(LEA1) 및 제2 발광 영역(LEA2)은 서로 다른 형상을 가질 수 있고, 또는 서로 다른 면적을 가질 수도 있으며, 또는 비대칭 형태일 수 있다. 다른 실시 형태로, 제1 발광 영역(LEA1) 및 제2 발광 영역(LEA2)은 서로 다른 개수의 모서리를 가질 수 있다. 도 5의 실시예에서, 제1 발광 영역(LEA1) 및 제2 발광 영역(LEA2)은 실질적으로 직사각형 형상을 갖는 것으로 도시 및 설명하였으나, 본 실시예에서, 제2 발광 영역(LEA2)은 실질적으로 삼각형 형상을 갖는다. 본 실시예에서, 제2 발광 영역(LEA2)이 삼각형 형상을 갖는 것으로 도시하지만, 삼각형 형상에 한정되는 것은 아니며, 원형, 오각형, 육각형 등 다른 형상을 가질 수 있다. 나아가, 제1 발광 영역(LEA1) 또한 직사각형 이외의 다른 형상을 가질 수 있다.
제1 발광 영역(LEA1) 및 제2 발광 영역(LEA2)의 형상 또는 발광 면적을 서로 다르게 하여, 제1 발광 영역(LEA1)의 전류 밀도와 제2 발광 영역(LEA2)의 전류 밀도를 서로 다르게 할 수 있으며, 이에 따라, 서로 다른 파장의 광을 효과적으로 혼합하여 방출할 수 있다.
도 7은 단일 발광 영역을 갖는 발광 소자 및 복수의 발광 영역을 갖는 발광 소자의 전류 밀도에 따른 색좌표 변화를 설명하기 위한 CIE 그래프이다.
그래프에서 1LEA는 단일 발광 영역을 갖는 발광 소자에 인가되는 전류를 4mA에서 30mA로 증가시킴에 따라 발광 소자에서 방출되는 광의 색좌표 변화를 나타낸다. 한편, 2LEA는 2개의 발광 영역을 갖는 발광 소자에서 인가되는 전류를 2mA에서 15mA로 증가시킴에 따라 발광 소자에서 방출되는 광의 색좌표 변화를 나타낸다. 2개의 발광 영역을 갖는 발광 소자는 도 4A를 참조하여 설명한 바와 같이, 서로 다른 면적을 갖는 2개의 발광 영역들을 포함하며, 이들 발광 영역들은 직렬 연결된다. 2개의 발광 영역들은 대체적으로 1:2의 면적비를 갖도록 형성되었다. 2개의 발광 영역을 갖는 발광 소자의 전체 면적은 단일 발광 영역을 갖는 발광 소자의 전체 면적과 대체로 유사하다. 따라서, 2개의 발광 영역을 갖는 발광 소자에 인가되는 전류는 단일 발광 영역을 갖는 발광 소자에 인가되는 전류의 1/2을 인가하였다.
아래 표 1 및 표 2는 각각 단일 발광 영역을 갖는 발광 소자 및 복수 발광 영역을 갖는 발광 소자에 인가되는 전압 및 그에 따른 전류 밀도와 발광 소자에서 방출되는 광의 색좌표를 정리한 것이다.
전류(mA) 전류 밀도(A/cm2) x y
4 6.1 0.31 0.619
5 7.6 0.293 0.588
6 9.1 0.277 0.555
7 10.6 0.263 0.522
8 12.1 0.251 0.493
9 13.6 0.241 0.468
10 15.2 0.233 0.447
11 16.7 0.226 0.429
12 18.2 0.22 0.413
13 19.7 0.215 0.4
14 21.2 0.211 0.388
15 22.7 0.207 0.378
16 24.2 0.204 0.369
17 25.8 0.201 0.361
18 27.3 0.199 0.354
19 28.8 0.196 0.348
20 30.3 0.194 0.342
21 31.8 0.193 0.338
22 33.3 0.191 0.333
23 34.8 0.19 0.329
23.1 35.0 0.189 0.328
24 36.4 0.188 0.325
25 37.9 0.187 0.321
26 39.4 0.186 0.318
27 40.9 0.185 0.315
28 42.4 0.184 0.312
29 43.9 0.183 0.31
30 45.5 0.182 0.307
전류(mA) 전류밀도(A/cm2) x y
2 0.216 0.289
3 0.203 0.246
4 0.197 0.224
5 0.192 0.209
6 0.189 0.200
7 0.187 0.193
8 0.185 0.188
9 0.184 0.184
10 0.183 0.180
15 0.18 0.169
표 1 및 표 2에서 단일 발광 영역을 갖는 발광 소자와 복수의 발광 영역을 갖는 발광 소자에 인가되는 전류가 동일한 영역을 굵은 글씨로 표시하였다. 이들의 CIE좌표 변화를 비교해보면, 단일 발광 영역을 갖는 발광 소자의 경우, 전류가 4mA에서 15mA로 변화함에 따라, x 좌표는 0.31에서 0.207 로 감소하고, y좌표는 0.619에서 0.378로 감소하였다. x 좌표의 변화폭 △x=0.103, y 좌표의 변화폭 △y=0.241 이었다. 이에 반해, 복수 발광 영역을 가지는 발광 소자의 경우, 인가되는 전류가 4mA에서 15mA로 변화함에 따라, x 좌표는 0.197에서 0.18로 감소하고, y좌표는 0.224에서 0.169로 감소하였으며, x 좌표의 변화폭 △x=0.017, y 좌표의 변화폭 △y=0.055이었다. 즉, 발광 소자는 인가되는 전류 값이 증가할수록 x, y 좌표값이 감소하는 방향으로 변화하며, 인가되는 전류 값과 x및 y값은 반비례 할 수 있다. 복수의 발광 영역을 갖는 발광 소자는 단일의 발광 영역을 갖는 발광 소자에 비해 동일 전류 변화에 따른 x 좌표 및 y 좌표의 변화 폭이 작다.
더욱이, 도 7에서 알 수 있듯이, 단일 발광 영역을 갖는 발광 소자에서 4mA에서 30mA로 변화함에 따른 색좌표의 변화폭에 비해 복수의 발광 영역을 갖는 발광 소자에서 2mA에서 15mA로 변화함에 따른 색좌표의 변화폭 또한 상대적으로 작은 것을 알 수 있다. 따라서, 면적이 서로 다른 복수의 발광 영역을 갖는 발광 소자는 단일 발광 영역을 갖는 발광 소자에 비해 CIE 색좌표 변화폭이 감소하기 때문에, 전류의 변화 또는 전류 밀도의 변화에 의하여 발생되는 색좌표 변화가 최소화될 수 있으며, 이에 따라, 발광 소자의 색 균일도를 향상시킬 수 있다.
도 1 및 도 2를 참조하여 설명한 발광 다이오드는 전류 밀도가 증가함에 따라 상대적으로 단파장인 제1 파장의 광의 강도가 증가한다. 따라서 전체 면적이 유사한 조건에서, 단일 발광 영역을 갖는 발광 소자와 복수의 발광 영역을 갖는 발광 소자에 동일 전류를 인가하면, 복수의 발광 영역을 갖는 발광 소자에서 각각의 발광 영역들에 인가되는 전류 밀도가 단일 발광 영역에 인가되는 전류 밀도보다 높게 된다. 예를 들어, 단일 발광 영역의 면적을 (A+B)라 하고, 복수의 발광 영역을 갖는 발광 소자에서 발광 영역들의 면적을 각각 A 및 B라고 할 때, 이들에 전류 C를 인가하면, 단일 발광 영역을 갖는 발광 소자에는 전류 밀도 C/(A+B)가 인가되고, 복수의 발광 영역을 갖는 발광 소자의 각 발광 영역들에는 C/A 및 C/B의 전류 밀도가 인가된다. C/A 및 C/B의 전류 밀도는 C/(A+B)보다 크며, 따라서, 복수의 발광 영역들 각각에서 방출되는 광의 색좌표는 단일의 발광 영역을 갖는 발광 소자에 비해 더 작은 x 및 y 값을 갖게 된다.
더욱이, 복수의 발광 영역을 갖는 발광 소자에서 각 발광영역의 면적이 서로 다르므로, 각 발광 영역에 인가되는 전류 밀도도 서로 다르며, 이에 따라, 색좌표 변화폭을 감소시킨다. 나아가, 상대적으로 낮은 전류를 공급하여 발광 소자를 구동하는 환경에서도 복수의 발광 영역들을 채택함으로써 형광체 없이도 백색광을 쉽게 구현할 수 있다. 더욱이, 낮은 전류 하에서 구동할 수 있어, 발광 소자에서 발생되는 열을 감소시킬 수 있으며, 이에 따라, 발광 소자의 신뢰성을 향상시킬 수 있다. 발광 소자에서 생성되는 열을 감소시킬 수 있기 때문에, 색 변환을 위하여 발광 소자 상부에 형광체를 형성하더라도 형광체의 열화를 현저히 개선할 수 있다.
도 8A 및 도 8B는 단일 발광 영역을 갖는 발광 소자의 전류 밀도에 따른 발광 스펙트럼을 나타내는 그래프들이고, 도 8C및 도 8D는 복수의 발광 영역(여기서, 2개의 발광 영역)을 갖는 발광 소자의 전류 밀도에 따른 발광 스펙트럼을 나타내는 그래프들이다. 도 8A 및 도 8B는 단일 발광 영역을 가지는 발광 소자에 대해 약 5.8A/cm2 및 약 35A/cm2의 전류 밀도에서 발광 스펙트럼을 나타낸 것이다. 여기서, 단일 발광 영역을 갖는 발광 소자에 대한 위 전류 밀도는 기판 면적에 대해 계산한 것으로 실제 발광 영역에 인가되는 전류밀도보다는 작을 것이다. 한편, 복수의 발광 영역을 갖는 발광 소자는 단일 발광 영역을 갖는 발광 소자와 동일한 칩 면적, 즉 동일한 기판 면적을 갖는다. 도 8C 및 도 8D는 각각 도 8A 및 도 8B의 단일 발광 영역을 갖는 발광 소자에 인가되는 전류의 1/2을 복수의 발광 영역을 갖는 발광 소자에 인가하여 얻은 발광 스펙트럼이다.
도 8A 및 도 8B를 참조하면, 단일 발광 영역을 가지는 발광 소자의 경우, 약 5.8A/cm2의 전류밀도에서 상대적으로 단파장인 제1 피크 파장의 광은 상대적으로 장파장인 제2 피크 파장의 광보다 상대적으로 약한 강도를 나타낸다. 이에 반해, 약 35A/cm2의 높은 전류밀도에서 상대적으로 단파장인 제1 피크 파장의 광은 상대적으로 장파장인 제2 피크 파장의 광보다 상대적으로 강한 강도를 나타낸다.
한편, 도 8C에 도시된 바와 같이, 복수의 발광 영역을 가지는 발광 소자의 경우, 상대적으로 낮은 전류밀도에서도 상대적으로 단파장인 제1 피크 파장의 광이 상대적으로 장파장인 제2 피크 파장의 광보다 상대적으로 강한 강도를 나타낸다. 또한, 도 8D에 도시된 바와 같이, 상대적으로 높은 전류밀도에서 상대적으로 단파장인 제1 피크 파장의 광은 상대적으로 장파장인 제2 피크 파장의 광보다 상대적으로 강한 강도를 나타낸다.
도 8B 및 도 8D를 비교하면, 상대적으로 높은 전류 밀도 하에서, 단일 발광 영역을 가지는 발광 소자와 복수의 발광 영역을 가지는 발광 소자의 발광 스펙트럼은 두 개의 피크를 가지며, 상대적으로 단파장인 청색 파장 범위에서 제1피크, 상대적으로 장파장인 황색의 파장 범위에서 제2 피크를 가진다. 또한 제1 피크의 높이는 제2 피크의 높이보다 높게 형성된다. 덧붙여, 단일 발광 영역을 가지는 발광 소자에 비해 복수의 발광 영역을 가지는 발광 소자가 제2 피크의 강도에 대한 제1 피크의 강도 비가 더 높은 것을 알 수 있다.
한편, 도 8B의 전류 밀도에 비해 약 10% 작은 약 3.5A/cm2의 전류 밀도를 인가한 경우, 도 8A에 보이듯이, 단일 발광 영역을 가지는 발광 소자는 제2 피크가 제1 피크보다 높은 광을 방출한다. 이에 반해, 도 8C에 도시된 바와 같이, 복수의 발광 영역을 가지는 발광 소자는 상대적으로 낮은 전류 밀도에서도 제2피크보다 제1 피크가 더 높은 강도를 나타낸다. 즉, 각각의 발광 영역에 형성되는 전류 밀도가 높기 때문에 높은 전류에서 발생하는 스펙트럼을 낮은 전류에서도 구현 가능하다. 본 개시의 발광 스펙트럼 형태는 여기에 설명된 것에 한정되는 것은 아니며, 활성 영역의 조성, 두께, 타겟 파장에 따라 변경될 수 있다.
도 8D를 참조하면, 상대적으로 단파장에서의 피크강도가 장파장에서의 피크 강도보다 2배 이상 높은 것을 알 수 있다. 나아가, 상대적으로 단파장에서의 발광 피크 반치폭(FWHM)이 장파장에서의 발광 피크 반치폭(FWHM)보다 작은 것을 알 수 있다.
도 9A 및 도 9B는 본 개시 사항의 실시예들에 따른 발광 소자의 다양한 색조합을 설명하기 위한 개략적인 평면도들이다.
본 실시예에 따른 발광 소자는 도 3A를 참조하여 설명한 발광 소자(20a)와 대체로 유사하다. 여기에서는 발광 영역들(LEA1, LEA2)이 특정 색상의 광을 방출하는 것에 대해 더 상세히 설명한다. 발광 영역들(LEA1, LEA2)에 인가되는 전류 밀도가 서로 달라 발광 영역들(LEA1, LEA2)은 서로 다른 색좌표의 광을 방출한다. CIE 색좌표 상에서, 하나의 발광 영역은 순수한 청색에 더 가까운 광을 방출하고, 다른 하나의 발광 영역은 순수한 적색 또는 순순한 녹색에 더 가까운 광을 방출할 수 있다. 예를 들어, 발광 영역들(LEA1, LEA2)은 각각 청색, 적색, 황색, 녹색 등의 다양한 색상의 광을 선택적으로 방출하도록 형성될 수 있다. 예를 들어, 도 9A에 도시된 바와 같이, 제1 발광영역(LEA1)은 적색광을 방출하고, 제2 발광 영역(LEA2)은 청색광을 방출할 수 있으며, 제1 발광 영역(LEA1) 및 제2 발광 영역(LEA2)에서 방출되는 광의 혼합에 의해 고순도의 백색광을 구현할 수 있다. 제1 발광 영역(LEA1)이 적색광을 방출하고, 제2 발광 영역(LEA2)이 청색광을 방출하는 것으로 설명하지만, 그 반대일 수도 있다.
또한, 도 9B에 도시된 바와 같이, 제1 발광영역(LEA1)은 적색광을 방출하고, 제2 발광 영역(LEA2)은 청색과 황색이 혼합된 혼합광을 방출할 수 있으며, 제1 및 제2 발광 영역들(LEA1, LEA2)에서 방출되는 광의 혼합에 의해 고순도의 백색광을 구현할 수 있다. 제1 발광 영역(LEA1)이 청색과 황색의 혼합광을 방출할 수 있고, 제2 발광 영역(LEA2)이 적색광을 방출할 수도 있다. 백색광의 CIE색좌표를 조절하기 위해 각 발광영역들(LEA1, LEA2)의 면적을 조절할 수 있고, 각 발광 영역에서 방출되는 피크 파장을 조절할 수도 있다. 각 발광 영역들(LEA1, LEA2)에 인가되는 전류 밀도를 변화시켜, 발광 영역들(LEA1, LEA2)에서 방출되는 광의 혼합광의 CIE 색좌표 를 조절할 수 있으며, 이에 따라, 원하는 CIE 색좌표를 갖는 광을 구현할 수 있다.
도 10A, 도 10B, 및 도 10C는 본 개시 사항의 실시예들에 따른 파장변환물질을 포함하는 발광 모듈들(30a, 30b, 20c)을 설명하기 위한 개략적인 단면도들이다.
도 10A를 참조하면, 발광 모듈(30a)은 기판(100) 및 발광 영역들(LEA1, LEA2)을 포함하는 발광 소자, 회로 기판(200), 본딩부들(121a, 121b, 123a, 123b), 및 파장변환기(150a)를 포함할 수 있다.
발광 소자는 예를 들어, 도 5를 참조하여 설명한 발광 소자(20c)일 수 있으나, 이에 한정되는 것은 아니며, 도 4A, 도 4B, 또는 도 6을 참조하여 설명한 발광 소자(20a, 20b, 또는 20d)일 수 있다.
회로 기판(200)은 발광 소자에 전력을 공급하기 위한 회로를 갖는다. 회로 기판(200)은 수동 회로 및/또는 능동 회로를 포함할 수 있다. 본딩부들(121a, 121b, 123a, 123b)은 발광 소자와 회로 기판을 전기적으로 연결함과 아울러, 발광 소자를 회로 기판(200) 상에 본딩한다. 본 실시예에서, 발광 영역들(LEA1, LEA2)이 각각 2개의 본딩부들을 통해 회로 기판(200)에 본딩된 것으로 도시하지만, 본 실시예는 이에 한정되는 것은 아니다. 예를 들어, 발광 영역들(LEA1, LEA2)이 도전 커넥터(예를 들어, 도 4a의 115)를 통해 직렬 연결된 경우, 발광 영역들(LEA1, LEA2)은 각각 하나의 본딩부들을 통해 회로 기판(200)에 본딩될 수도 있다. 또 다른 실시예에서, 본딩부들(121a, 121b) 중 하나 그리고, 본딩부들(123a, 123b)들 중 하나는 발광 소자와 회로 기판(200)을 본딩하나 전기적으로 연결하지 않는 더미일 수도 있다. 또 다른 실시예에서, 도전 커넥터(예를 들어, 도 4a의 115)가 각각의 발광 영역들(LEA1, LEA2)에 전기적으로 연결되어 병렬 연결될 수도 있다.
파장변환기(150a)는 발광 영역들(LEA1, LEA2)에서 방출된 광을 그보다 장파장의 광으로 파장변환하는 파장변환물질을 포함한다. 파장변환물질의 예로는 CASN, s-CASN, KSF, KWF, CaS, QD(Quantum Dot) 등을 들 수 있다.
파장변환기(150a)는 스프레이를 이용하여 형성될 수 있는데, 도 10A에 도시한 바와 같이, 표면이 거친 형태를 가질 수 있다. 파장변환기(150a)가 균일하지 않은 두께를 가지거나 표면이 거칠기 때문에, 파장변환기(150a)를 통해 방출되는 광을 넓은 각도로 분산시킬 수 있다. 파장변환기(150a)는 발광 영역들(LEA1, LEA2)의 측면과 광 방출면을 덮도록 형성될 수 있다. 또한 측면에 형성된 파장변환기(150a)의 일부와 광 방출면에 형성된 파장변환기(150a)의 일부는 서로 다른 두께를 가질 수 있다.
본 실시예에 따르면, 발광 영역들(LEA1, LEA2)에서 방출되는 광보다 더 장파장의 광을 방출하는 파장변환기(150a)를 추가하여 연색성이 향상된 백색광을 방출할 수 있다. 특히, 적색 영역의 성분을 추가함으로써 백색광의 색온도를 낮출 수 있다.
도 10B를 참조하면, 본 실시예에 따른 발광 모듈(30b)은 도 10A를 참조하여 설명한 발광 모듈(30a)과 유사하나, 파장변환기(150b)가 몰딩 기술을 이용하여 형성된 것에 차이가 있다. 파장변환기(150b)는 레진에 분산된 파장변환 물질을 포함한다. 파장변환기(150b)는 발광 소자를 덮도록 회로 기판(200) 상에 형성될 수 있다. 파장변환기(150b)는 발광 소자의 측면 및 상면을 덮을 수 있다. 나아가, 파장변환기(150b)의 일부는 발광 소자와 회로 기판(200) 사이에도 배치될 수 있다. 파장변환기(150b)는 발광 영역들(LEA1, LEA2)의 측면과 광 방출면을 덮도록 형성될 수 있다. 또한 측면에 형성된 파장변환기(150b)의 일부와 광 방출면에 형성된 파장변환기(150b)의 일부는 다른 두께를 가질 수 있다. 파장변환기(150b)의 상면은 곡면으로 형성될 수 있고, 각 발광 영역들(LEA1, LEA2)의 중심부를 기준으로 비대칭의 형태 일 수 있다.
도 10C를 참조하면, 본 실시예에 따른 발광 모듈(30c)은 도 10A를 참조하여 설명한 발광 모듈(30a)과 유사하나, 파장변환기(150c)가 도팅 기술을 이용하여 형성된 것에 차이가 있다. 파장변환기(150c)는 레진에 분산된 파장변환물질을 포함할 수 있으며, 기판(100) 상에 한정되어 배치될 수 있다.
파장변환기(150c)의 표면은 곡면을 형성할 수 있으며 위로 볼록한 형상을 가질 수 있다. 파장변환기(150c)는 곡면 형상을 제어하여 광을 확산시킬 수 있다.
앞의 실시예들에서 파장변환기(150a, 150b, 150c)를 포함하는 발광 모듈(30a, 30b, 30c)에 대해 설명하지만, 회로 기판(200) 없이 발광 소자가 파장변환기를 포함할 수도 있다.
앞의 실시예들에서 하나의 기판(100) 상에 서로 다른 면적을 갖는 복수의 발광 영역들(LEA1, LEA2)이 배치된 발광 소자에 대해 설명했다. 그러나, 서로 다른 면적을 갖는 발광 영역들(LEA1, LEA2)이 반드시 하나의 기판(100) 상에 배치될 필요는 없다. 즉, 발광 영역들(LEA1, LEA2)은 서로 다른 발광 다이오드 칩들 내에 각각 배치될 수도 있다. 이하에서 도 11을 참조하여 이에 대해 설명한다.
도 11은 본 개시 사항의 또 다른 실시예에 따른 복수의 발광 다이오드 칩을 포함하는 발광 모듈(40)을 설명하기 위한 개략적인 평면도이다.
발광 모듈(40)은 제1 발광 다이오드 칩(LEC1) 및 제2 발광 다이오드 칩(LEC2)을 포함하며, 제1 발광 다이오드 칩(LEC1)은 기판(100a), 제1 발광 영역(LEA1), 및 전극 패드들(111a, 113a)을 포함할 수 있고, 제2 발광 다이오드 칩(LEC2)은 기판(100b), 제2 발광 영역(LEA2), 및 전극 패드들(111b, 113b)을 포함할 수 있다.
기판(100a, 100b)은 도 4A를 참조하여 설명한 기판(100)과 동일한 것으로 상세한 설명은 생략한다. 다만, 기판(100a)과 기판(100b)은 서로 분리되어 있다. 기판(100a)은 기판(100b)과 동종일 수 있으나, 반드시 이에 한정되는 것은 서로 다른 종류의 성장 기판일 수도 있다.
제1 및 제2 발광 영역들(LEA1, LEA2)은 각각 기판들(100a, 100b) 상에 배치되며, 비발광 영역들(NLEA)로 둘러싸일 수 있다. 제1 및 제2 발광 영역들(LEA1, LEA2)은 서로 다른 면적을 갖는다.
본 실시예에 따른 발광 모듈(40)은 도 4A, 도 4B, 도 5, 또는 도 6을 참조하여 설명한 발광 소자들(20a, 20b, 20c, 20d)과 대체로 유사하나 발광 영역들(LEA1, LEA2)이 서로 이격된 기판들(100a, 100b) 상에 배치된 것에 차이가 있다. 발광 다이오드 칩들(LEC1, LEC2)은 직렬 연결될 수도 있고, 병렬 연결될 수도 있다. 발광 영역들(LEA1, LEA2)에 인가되는 전류 밀도는 서로 다르며, 따라서, 발광 다이오드 칩들(LEC1, LEC2)은 서로 다른 색좌표의 광을 방출한다. 발광 다이오드 칩들(LEC1, LEC2)에서 방출되는 광의 혼합에 의해 백색광을 구현할 수 있다.
본 실시예에서, 2개의 발광 다이오드 칩들(LEC1, LEC2)이 하나의 그룹을 형성한 발광 모듈(40)에 대해 설명하지만, 본 개시가 이에 한정되는 것은 아니다. 발광 모듈(40)은 3개 이상의 발광 다이오드 칩들을 포함할 수도 있으며, 이들 발광 다이오드 칩들은 서로 다른 면적을 갖는 발광 영역들을 포함할 수 있다.
발광 다이오드 칩들(LEC1, LEC2)이 배치되는 베이스에 따라 발광 모듈(40)은 다양한 형태로 구현될 수 있다. 도 12는 복수의 발광 다이오드 칩을 포함하는 발광 모듈의 일 예(40a)를 설명하기 위한 개략적인 평면도이고, 도 13은 복수의 발광 다이오드 칩을 포함하는 발광 모듈의 또 다른 예(40b)를 설명하기 위한 개략적인 평면도이다.
도 12에 도시한 발광 모듈(40a)에서, 발광 다이오드 칩들(LEC1, LEC2)은 회로 기판(300) 상에 배치된다. 회로 기판(300)은 발광 다이오드 칩들(LEC1, LEC2)에 전력을 공급하기 위한 수동 및/또는 능동회로를 포함할 수 있다. 회로 기판(300) 상에 발광 다이오드 칩들(LEC1, LEC2)이 쌍으로 배치될 수 있다. 발광 모듈(40a)은 한 쌍의 발광 다이오드 칩들(LEC1, LEC2)을 포함하나, 회로 기판(300) 상에 복수 쌍의 발광 다이오드 칩들(LEC1, LEC2)이 배치될 수도 있다.
도 13에 도시한 발광 모듈(40b)에서, 발광 다이오드 칩들(LEC1, LEC2)은 하우징(400) 내에 배치될 수 있다. 발광 모듈(40b)은 예를 들어 발광 다이오드 패키지 형태로 제공될 수 있다. 발광 다이오드 칩들(LEC1, LEC2)은 몰딩부(450)로 덮일 수 있으며, 몰딩부(450)는 투명한 레진일 수도 있고, 파장변환물질을 포함하는 레진일 수도 있다.
도 14는 본 개시 사항의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 14를 참조하면, 본 실시예에 따른 발광 다이오드는 두 개의 발광 영역들(LEA1, LEA2)이 기판(500) 상에 수직으로 적층된 구조를 갖는다. 기판(500)은 생략될 수도 있다.
기판(500)은 성장 기판일 수 있으며, Al2O3, AlN, SiC, GaN 등을 포함할 수 있다. 제1 발광 영역(LEA1)은 제1 도전형 반도체층(501)과 제2 도전형 반도체층 (503) , 및 이들 사이에 배치된 발광층(502)을 포함하고, 제2 발광 영역(LEA2)은 제1 도전형 반도체층(601)과 제2 도전형 반도체층(603), 및 이들 사이에 배치된 발광층(602)을 포함한다.
각각의 발광 영역들(LEA1, LEA2)은 도 1 및 도 2를 참조하여 설명한 바와 같은 3-5족의 반도체층으로 구성될 수 있다. 또한 각각의 발광 영역들(LEA1, LEA2)의 발광층(502, 602)의 우물층 내 In 조성은 서로 다를 수 있다. 일 실시예에서, 제1 도전형 반도체층(501, 601)은 2 μm 이상의 두께를 가질 수 있으며, 바람직하게는 4um이상일 수 있고, n형 불순물이 도핑된 n형 반도체층일 수 있다. n형 불순물은 예컨대 Si일 수 있다. 발광층(502, 602)은 InGaN/GaN 또는 InGaN/InAlGaN 또는 InGaN/AlGaN와 같이 멀티레이어로 형성될 수 있고, 1 μm이하의 두께일 수 있으며 바람직하게는 200 nm 이상일 수 있다. 도 1 및 도 2를 참조하여 설명한 바와 같이, 발광층(502, 602)은 하부 다중양자우물 구조, 상부 다중양자우물 구조, 및 이들 사이에 배치된 간격층을 포함할 수 있다. 제2 도전형 반도체층(503, 603)은 AlGaN 또는 GaN을 포함할 수 있으며, 또는 AlGaN/GaN 멀티레이어로 형성될 수도 있다. 제2 도전형 반도체층은 p형 불순물이 도핑된 층일 수 있으며, p형 불순물은 Mg일 수 있다. 제2 도전형 반도체층(503, 603)의 두께는 1 μm이하일 수 있으며, 바람직하게는 150 nm 이하일 수 있다.
발광 영역들(LEA1, LEA2) 사이에 중간층(intermediate layer, 550)이 배치될 수 있다. 중간층(550)은 터널 접합층과 같은 반도체층 또는 본딩층일 수 있다. 중간층(550)이 터널 접합층인 경우, 상 하부에 형성된 각각의 발광 영역들(LEA1, LEA2)을 전기적으로 연결하는 브릿지 역할을 할 수 있으며, 제2 발광 영역(LEA2)의 전도성 기판의 역할을 할 수 있다. 터널 접합층은 Si 또는 Mg도핑된 GaN 또는 InGaN으로 형성될 수 있으며, 두께는 0.1 nm이상일 수 있다. 일 예로, 터널 접합층의 두께는 300 nm 이상일 수 있다. 터널 접합층은 제1 발광 영역(LEA1)의 제2 도전형 반도체층(503) 상부에 Si 또는 Mg을 고농도로 도핑하여 형성할 수 있으며, 이를 통하여 제2 반도체층(503)과 터널 접합층의 계면 사이에서 터널 정션이 형성될 수 있다.
제2 반도체층(503)과 터널 접합층 사이에 SiO2, SiN, Si함유층이 부분적으로 패터닝되어 배치될 수도 있다. 따라서 전류분산을 통한 발광효율을 개선할 수 있다.
중간층(550)이 본딩층인 경우, 본딩층은 발광 영역들(LEA1, LEA2)을 본딩한다. 본딩층은 절연층일 수 있으나, 이에 한정되는 것은 아니며, 투명 도전층과 같은 전도층일 수도 있다. 제2 발광 영역(LEA2)은 기판(500)과 다른 기판 상에서 성장된 후, 본딩층을 통해 제1 발광 영역(LEA1) 상에 본딩될 수 있으며, 제2 발광 영역(LEA2)이 성장된 기판은 제2 발광 영역(LEA2)으로부터 분리될 수 있다.
중간층(550)은 상부 및 하부에 형성된 발광 영역들(LEA1, LEA2)에서 방출되는 광에 대해 광 흡수가 적으며, 투명하고, 상대적으로 높은 투과율을 가질 수 있다. 발광 영역들(LEA1, LEA2)이 중간층(550)을 사이에 두고 수직으로 적층되기 때문에, 발광 영역들(LEA1, LEA2)에서 방출된 광이 효과적으로 혼합될 수 있다.
다른 실시 형태로, 중간층(550)은 투광성 물질의 절연물질로 형성될 수도 있다.
도 14의 발광 다이오드는 패터닝을 통해 다양한 구조를 가질 수 있으며, 발광 다이오드 상에 전극들이 형성되어 발광 소자가 제조될 수 있다. 이하에서는 도 14의 발광 다이오드를 이용한 다양한 발광 소자에 대해 도 15 및 도 16을 참조하여 설명한다.
도 15는 도 14의 발광 다이오드를 포함하는 발광 소자의 일 예(50a)를 설명하기 위한 개략적인 단면도이고, 도 16은 도 14의 발광 다이오드를 포함하는 발광 소자의 또 다른 예(50b)를 설명하기 위한 개략적인 단면도이다.
도 15를 참조하면, 발광 소자(50a)는 도 14를 참조하여 설명한 발광 다이오드 및 전극들(510, 610, 630)을 포함한다. 본 실시예에서, 중간층(550)은 터널 접합층(550a)으로 형성된다. 에칭을 통해 제1 도전형 반도체층(501)의 상면 및 터널 접합층(550a)의 상면이 노출되며, 제1 발광 영역(LEA1)은 제2 발광 영역(LEA2)보다 더 큰 면적을 갖는다. 에칭은 플라즈마, 습식, 유도결합플라즈마(Inductively Coupled Plasma: ICP), 반응성 이온 식각(Reactive Ion Etch: RIE)등으로 가능하며, 에칭 공정을 하는 동안 제2 도전형 반도체층(503, 603)의 측면이 에칭되어 결함이 생성될 수 있는데, 이 결함은 질소 공공(nitrogen vacancy)으로 n형 불순물로 작용하며, 따라서 결함이 생성된 제2 도전형 반도체층(503, 603)의 측면은 제2 도전형 반도체층(503, 603)이 수소와 반응하는 것을 방지하는 장벽 역할을 수행할 수 있다. 에칭이 진행된 후, 열처리(thermal annealing)를 수행하여 제2 도전형 반도체층(503, 603)의 정공을 활성화시킬 수 있다.
한편, 전극(510)은 제1 도전형 반도체층(501)에 전기적으로 연결될 수 있다. 전극(510)은 발광층(502)과 같은 평면상에 배치될 수 있으며, 예를 들어, 제1 도전형 반도체층(501) 상에 배치될 수 있다. 전극(610)은 터널 접합층(550a)에 전기적으로 연결될 수 있으며, 제1 도전형 반도체층(601)과 동일한 평면상에 배치될 수 있다. 전극(630)은 제2 도전형 반도체층(603)에 전기적으로 연결될 수 있다. 전극(630)은 예를 들어 제2 도전형 반도체층(603) 상에 배치될 수 있다.
본 실시예에서, 발광 소자(50a)가 3개의 전극(510, 610, 630)을 갖는 것으로 도시 및 설명하지만, 본 개시는 3개의 전극에 한정되는 것은 아니다. 전극의 개수(NE)는 발광층의 개수(NL)보다 적어도 1개 많을 수 있으며(NE=NL+1), 발광층의 개수의 2배일 수 있다(NE=NL×2). 전극들(510, 610, 630)은 Al, Ni, Au, Ti, Pt, W, ITO, ZnO 등의 전도성 물질로 형성될 수 있다.
발광 영역들(LEA1, LEA2)과 터널 접합층(550a)은 기판(500) 상에 연속적으로 성장된 반도체층들을 이용하여 모놀리식하게 형성될 수 있다. 발광 소자(50a)는 적층된 발광 영역들(LEA1, LEA2)에 전극들(510, 610, 630)을 이용하여 전력을 공급함으로써 두개 이상의 색상의 광이 혼합된 혼합광, 예컨대 백색광을 형광체 없이도 방출할 수 있다.
일 실시예에서, 제1 발광 영역(LEA1)과 제2 발광 영역(LEA2)의 발광층들(502, 602)은 동일한 조성을 가질 수 있다. 예를 들어 발광층(502, 602)의 우물층들이 실질적으로 동일한 In함량을 포함할 수 있다. 또는 발광층(502, 602)의 우물층이 포함하는 In 함량의 차이가 5%이내가 될 수 있다. 또는 발광층(502, 602)의 우물층에서 발생하는 광의 피크파장 차이가 15nm 이내가 될 수 있다. 터널 접합층(550a)의 하부에 배치된 제1 발광 영역(LEA1)은 터널 접합층(550a) 상부에 배치된 제2 발광 영역(LEA2) 와 다른 면적을 가질 수 있다. 터널 접합층(550a) 하부에 배치된 제1 발광 영역(LEA1)이 제2 발광 영역(LEA2)보다 더 큰 면적을 가질 수 있으나, 본 개시가 이에 한정되는 것은 아니며, 터널 접합층(550a) 상부에 배치된 제2 발광 영역(LEA2)이 제1 발광 영역(LEA1)보다 더 큰 면적을 가질 수도 있다.
제1 발광 영역(LEA1)과 제2 발광 영역(LEA2)의 우물층들이 동일한 조성을 갖더라도, 면젹이 서로 다르기 때문에, 제1 및 제2 발광 영역들(LEA1, LEA2)에 인가되는 전류밀도가 서로 다르며, 이에 따라, 제1 및 제2 발광 영역들(LEA1, LEA2)는 서로 다른 색상의 광을 방출할 수 있다. 제1 및 2제2 발광 영역들(LEA1, LEA2)의 면적 비율을 조절함으로써 제1 및 제2 발광 영역들(LEA1, LEA2)에서 방출되는 광의 색상을 조절할 수 있으며, 이들의 광을 혼합하여 다양한 색온도의 백색광을 구현할 수 있다.
더욱이, 제1 및 제2 발광 영역들(LEA1, LEA2)의 면적과 동일한 단일의 발광 영역에 인가되는 전류와 동일한 전류를 제1 및 제2 발광 영역들(LEA1, LEA2)에 인가할 경우, 제1 및 제2 발광 영역들(LEA1, LEA2)에 인가되는 전류밀도가 상대적으로 높기 때문에, 백색광을 구현하기 위한 전류를 낮출 수 있다. 면적이 상대적으로 더 작은 제2 발광 영역(LEA2)은 제1 발광영역(LEA1)보다 더 높은 전류 밀도 하에서 동작하므로, 제2 발광 영역(LEA2)에 정공이 더 빠르게 주입될 수 있다. 따라서, 본 실시예에 따른 발광 소자(50a)는 단일 발광 영역을 갖는 발광 소자에 인가되는 전류보다 더 낮은 전류를 주입하여 백색광을 구현할 수 있다.
본 실시예에서, 발광소자(50a)는 전극(630)측으로 광을 방출할 수 있으며, 이와 달리, 기판(500)을 통해 광을 방출할 수도 있다. 이 경우, 전극들(510, 610, 630)이 광 추출면과 회로기판 사이에 배치되도록 발광 소자(50a)는 플립 본딩될 수 있다.
발광 영역들(LEA1, LEA2)는 직렬로 연결될 수도 있고, 병렬로 연결될 수도 있다. 발광 영역들(LEA1, LEA2)를 직렬로 연결하는 경우, 주입되는 전류의 양을 동일하게 하면서 발광 영역들(LEA1, LEA2)에 인가되는 전류밀도를 다르게 조절할 수 있으며, 병렬로 연결하는 경우, 발광 영역들(LEA1, LEA2) 각각에 인가되는 전류밀도를 발광 영역들(LEA1, LEA2)에 인가되는 전류를 조절하여 추가적으로 조절할 수 있다. 발광 영역들(LEA1, LEA2)에 인가되는 전류밀도를 조절함으로써 원하는 CIE 색좌표를 갖는 광을 구현할 수 있다.
앞의 실시예에서, 발광 영역들(LEA1, LEA2)이 동일한 조성의 발광층들(502, 602)을 포함하는 것으로 설명하였지만, 본 개시가 이에 한정되는 것은 아니다. 다른 실시예에 있어서, 발광 영역들(LEA1, LEA2)은 서로 다른 조성의 발광층들(502, 602)을 포함할 수 있다. 즉, 제1 발광 영역(LEA1)의 발광층(502)과 제2 발광 영역(LEA2)의 발광층(602)은 In 또는 Al 조성이 서로 다를 수 있으며, 에너지 밴드갭이 서로 다를 수 있다. 따라서 동일한 전류 밀도 하에서도 제1 발광 영역(LEA1)과 제2 발광 영역(LEA2)이 방출하는 광의 색좌표가 서로 다를 수 있다. 제1 발광 영역(LEA1) 또는 제2 발광 영역(LEA2) 중 어느 하나는 청색 또는 청색을 포함하는 다중피크의 광을 방출하도록 구성될 수 있고, 다른 하나는 적색 피크의 광을 방출하도록 구성될 수 있다. 이 경우, 적색 피크의 광을 방출하는 발광 영역이 광 방출면에 가깝게 배치될 수 있다.
본 실시예에 따르면, 발광소자(50a)는 제1 발광 영역(LEA1) 및 제2 발광 영역(LEA2)에서 방출되는 광의 혼합으로 백색광을 구현할 수 있다. 더욱이, 조성이 다른 발광층들을 채택함으로써 적색 성분의 광을 추가할 수 있어 연색성을 향상시킬 수 있다. 예를 들어, 발광 소자(50a)는 60 이상, 나아가, 80 이상의 연색지수(CRI)를 갖는 백색광을 방출할 수 있다.
추가로, 제1 발광 영역(LEA1) 및 제2 발광 영역(LEA2)의 면적을 다르게 할 수 있으며, 적색광을 방출하는 발광 영역은 구현하고자 하는 CRI 및 CIE 범위에 따라서 다른 발광 영역보다 더 작거나 큰 면적을 가질 수 있다.
적색광을 방출하는 발광 영역, 예를 들어, 제2 발광 영역(LEA2)은 550 nm ~ 700nm의 파장 범위 내의 광, 구체적으로는 580 nm ~ 650 nm 범위 내의 광을 방출할 수 있다. 제1 도전형 반도체층(601)과 제2 도전형 반도체층(603)이 질화물 계열일 경우, 발광층(602)은 In을 포함할 수 있으며, In 함유량은 30%이상일 수 있다.
도 16을 참조하면, 본 실시예에 따른 발광 소자(50b)는 도 15를 참조하여 설명한 발광 소자(50a)와 대체로 유사하나, 4개의 전극들(510, 530, 610, 630)을 포함하는 것에 차이가 있다. 전극(530, 630)은 제2 도전형 반도체층들(503, 603)에 전기적으로 연결될 수 있으며, 전극(510, 610)은 제1 도전형 반도체층들(501, 601)에 전기적으로 연결될 수 있다.
한편, 본 실시예에 있어서, 본딩층(550b)이 제1 발광 영역(LEA1)과 제2 발광 영역(LEA2) 사이에 배치될 수 있다. 본딩층(550b)은 절연물질로 형성될 수 있으며, 따라서, 제1 발광 영역(LEA1)과 제2 발광 영역(LEA2)은 본딩층(550b)에 의해 전기적으로 분리될 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 본딩층(550b)이 투명 도전층과 같은 도전 물질로 형성될 수도 있다.
제1 발광 영역(LEA1)은 전극들(510, 530)을 통해 전력을 공급받을 수 있으며, 제2 발광 영역(LEA2)은 전극들(610, 630)을 통해 전력을 공급받을 수 있다. 따라서, 제1 발광 영역(LEA1)과 제2 발광 영역(LEA2)은 서로 독립적으로 구동될 수 있다.
도 17은 본 개시 사항의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 17을 참조하면, 본 실시예에 따른 발광 다이오드는 도 14를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 중간층(650) 및 제3 발광 영역(LEA3)을 더 포함하는 것에 차이가 있다. 즉, 본 실시예에 따른 발광 다이오드는 3개의 발광 영역들(LEA1, LEA2, LEA3)이 수직으로 적층된 구조를 가지며, 각 발광 영역들 사이에 중간층들(550, 650)이 배치된다.
중간층(650)은 중간층(550)과 유사하게 터널 접합층 또는 본딩층일 수 있으며, 중복을 피하기 위해 상세한 설명은 생략한다. 한편, 제3 발광 영역(LEA3)은 제1 도전형 반도체층(701), 발광층(702), 및 제2 도전형 반도체층(703)을 포함한다. 제3 발광 영역(LEA3)은 제1 발광 영역(LEA1) 또는 제2 발광 영역(LEA2)와 유사한 구조를 가지며, 다만, 발광층(702)의 조성은 발광층들(502, 602)과 동일하거나 다를 수 있다.
도 18은 도 17의 발광 다이오드를 포함하는 발광 소자의 일 예를 설명하기 위한 개략적인 단면도이고, 도 19는 도 17의 발광 다이오드를 포함하는 발광 소자의 또 다른 예를 설명하기 위한 개략적인 단면도이다.
우선, 도 18을 참조하면, 본 실시예에 따른 발광 소자(60a)는 3개의 발광영역들(LEA1, LEA2, LEA3) 및 4개의 전극들(510, 610, 710, 730)을 포함할 수 있다. 전극(510)은 제1 도전형 반도체층(501)에 전기적으로 연결될 수 있다. 전극(510)은 발광층(502)과 같은 평면상에 배치될 수 있으며, 예를 들어, 제1 도전형 반도체층(501) 상에 배치될 수 있다. 전극(610)은 터널 접합층(550a)에 전기적으로 연결될 수 있으며, 제1 도전형 반도체층(601)과 동일한 평면상에 배치될 수 있다. 전극(710)은 터널 접합층(650a)에 전기적으로 연결될 수 있으며, 제1 도전형 반도체층(701)과 동일한 평면 상에 배치될 수 있다. 전극(730)은 제2 도전형 반도체층(703)에 전기적으로 연결될 수 있다. 전극(730)은 예를 들어 제2 도전형 반도체층(703) 상에 배치될 수 있다.
본 실시예에 있어서, 발광 영역들(LEA1, LEA2, LEA3)은 서로 다른 면적을 가지며, 서로 다른 전류 밀도하에서 구동될 수 있다. 발광 영역들(LEA1, LEA2 및 LEA3)은 서로 다른 조성의 발광층(502, 602, 702)을 포함할 수도 있고, 서로 동일한 조성의 발광층을 포함할 수도 있다. 또는 발광층들(502, 602, 702) 중 어느 하나의 발광층만 다른 발광층들과 다른 조성을 가질 수도 있다. 예를 들어, 적어도 두 개의 발광 영역들은 청색광을 방출하고, 다른 하나의 발광 영역은 적색광을 방출할 수 있다. 동일한 조성을 갖는 발광층들을 포함하는 발광 영역들은 서로 다른 면적을 가질 수 있으며, 이에 따라, 서로 다른 전류 밀도 하에서 동작하여 서로 다른 색상의 광을 방출할 수 있다.
본 실시예에 따르면, 면적이 다른 발광 영역들(LEA1, LEA2, LEA3)을 이용하여 상대적으로 낮은 전류 하에서 백색광을 구현할 수 있으며, 더욱이, 적색광을 방출하는 발광 영역을 추가로 배치함으로써 높은CRI의 백색광을 구현할 수 있다.
추가로, 발광 영역들(LEA1, LEA2, LEA3)은 서로 다른 조성의 발광층들(502, 602, 702)을 포함할 수 있으며, 이에 따라, 각 발광 영역들(LEA1, LEA2, LEA3)이 적색, 청색, 녹색의 광을 방출할 수 있고, 방출된 광의 혼합을 통하여 백색 광을 구현할 수 있다. 이에 따라, 발광 소자(60a)는 형광체 없이도 높은 CRI의 백색광을 구현할 수 있다.
한편, 제2 도전형 반도체층들(503, 603)과 터널 접합층(550a, 650a) 사이에는 SiO2, SiN, Si함유층이 부분적으로 패터닝되어 배치될 수 있으며, 이에 따라, 전류분산을 통한 발광효율을 개선할 수 있다. 반도체층들은 에칭을 통해 패터닝될 수 있으며, 그 후, 전극들(510, 610, 710, 730)이 형성될 수 있다. 에칭은 플라즈마, 습식, ICP, RIE등으로 수행될 수 있으며, 에칭 공정을 하는 동안 제2 도전형 반도체층들(503, 603, 703)의 측면에 질소 공공의 결함이 생성되어 제2 도전형 반도체층들(5032, 603, 703)이 수소와 반응하는 것을 방지할 수 있다. 에칭 공정 후, 열처리(thermal annealing)가 수행되어 제2 도전형 반도체층 내의 정공(hole)을 활성화시킬 수 있다.
도 19를 참조하면, 본 실시예에 따른 발광 소자(60b)는 도 18을 참조하여 설명한 발광 소자(60a)와 대체로 유사하나, 6개의 전극들(510, 530, 610, 630, 710, 730)을 포함하는 것에 차이가 있다. 각 발광 영역들(LEA1, LEA2, LEA3) 상에 2개의 전극들이 배치된다. 또한, 본딩층들(550b, 650b)이 발광 영역들(LEA1, LEA2, LEA3) 사이에 배치된다. 본딩층들(550b, 650b)은 도 16을 참조하여 설명한 본딩층(550b)과 동일하므로, 상세한 설명은 생략한다.
본 실시예에서, 발광 영역들(LEA1, LEA2, LEA3)은 전극들(510, 530, 610, 630, 710, 730)을 이용하여 독립적으로 구동될 수 있다. 전극(530, 630, 730)은 제2 도전형 반도체층들(503, 603, 703)에 각각 전기적으로 연결될 수 있으며, 전극(510, 610, 710)은 각각 제1 도전형 반도체층들(501, 601, 701)에 전기적으로 연결될 수 있다.
도 20은 도 17의 발광 다이오드를 포함하는 발광 소자의 또 다른 예를 설명하기 위한 개략적인 평면도이다.
도 20을 참조하면, 본 실시예에 따른 발광 소자는 기판(500) 상에 수직으로 적층된 발광 영역들(LEA1, LEA2, LEA3)을 포함하며, 도 19를 참조하여 설명한 바와 같은 전극들(510, 530, 610, 630, 710, 730)을 포함할 수 있다.
발광 영역들(LEA1, LEA2, LEA3)은 평면도에서 보아 다양한 형상을 가질 수 있다. 예를 들어, 발광 영역들(LEA1, LEA2, LEA3)은 다각형일 수 있다. 다각형의 변의 개수는 3개일 수도 있고, 4개일 수도 있으며, 5개 이상일 수도 있다. 또한, 발광 영역들(LEA1, LEA2, LEA3) 중 적어도 하나는 원형일 수도 있다.
도 20에 도시한 바와 같이, 제일 넓은 발광면적을 갖는 제1 발광 영역(LEA1) 상에 더 작은 발광 면적을 갖는 제2 발광 영역(LEA2)이 배치되고, 제2 발광 영역(LEA2) 상에 가장 작은 면적을 가지는 제3 발광영역(LEA3)이 배치될 수 있으며, 각 발광 영역들 상에 전극들(510, 530, 610, 630, 710, 730)이 배치될 수 있다. 이에 따라, 전극들(510, 530, 610, 630, 710, 730)을 쉽게 형성할 수 있으며, 각 발광 영역들(LEA1, LEA2, LEA3)에 서로 다른 전류 밀도가 인가되도록 할 수 있다.
제일 작은 면적을 가지는 제3 발광 영역(LEA3)을 기준으로 모든 발광영역들(LEA1, LEA2, LEA3)이 오버랩 되는 영역이 형성될 수 있으며, 발광영역들(LEA1, LEA2, LEA3)에서 방출된 광이 오버랩 되는 영역에서 혼합되어 개선된 백색 광을 구현할 수 있다.
앞서 기재된 모든 실시 형태를 통하여 CIE 색좌표의 x 및 y범위가 0.205<x<0.495, 0.19<y<0.45인 광을 방출하는 발광 소자를 구현할 수 있다.
본 개시의 특정 실시예들 및 양태들이 예시되고 설명되었지만, 다양한 다른 변경 및 변형이 본 개시의 사상 및 범위를 벗어나지 않고 이루어질 수 있다. 더욱이, 다양한 양태들이 여기서 설명되었지만, 이러한 양태들이 반드시 서로 조합하여 이용될 필요가 있는 것은 아니다. 또한, 하나의 실시예에서 설명된 요소는 본 개시의 사상을 벗어나지 않는 한 다른 실시예에도 적용될 수 있다. 따라서, 첨부된 청구항들은 도시되고 설명된 실시예들의 범위 내에 있는 모든 변경 및 변형들을 포괄하도록 의도된다.
여기에 설명된 실시예들은 단지 예시적이며, 본 개시의 범위를 제한하려는 의도가 아님을 이해해야 한다.

Claims (20)

  1. 발광 소자에 있어서,
    제1 발광 영역; 및
    제2발광 영역을 포함하되,
    상기 제1 및 제2 발광 영역 각각은 제 1형 반도체층, 제2 도전형 반도체층, 및 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 형성된 활성 영역을 포함하고,
    상기 제1 발광 영역의 면적은 상기 제2 발광 영역의 면적보다 크며,
    상기 제1 발광 영역 및 상기 제2 발광 영역 중 적어도 하나는 복수 피크 파장의 광을 방출하는 발광 소자.
  2. 청구항 1에 있어서,
    동작시, 상기 제1 발광 영역 및 제2 발광영역은 서로 다른 전류 밀도 하에서 동작하는 발광 소자.
  3. 청구항 1에 있어서,
    상기 제1 발광 영역은 상기 제2 발광 영역에 직렬 또는 병렬 연결된 발광 소자.
  4. 청구항 1에 있어서,
    기판을 더 포함하되,
    상기 제1 발광 영역 및 제2 발광 영역은 상기 기판 상에 배치된 발광 소자.
  5. 청구항 1에 있어서,
    상기 제1 발광 영역은 상기 제2 발광 영역과 동일한 조성의 활성영역을 갖는 발광 소자.
  6. 청구항 1에 있어서,
    제1 기판; 및
    상기 제1 기판으로부터 이격된 제2 기판을 더 포함하되,
    상기 제1 발광 영역은 상기 제1 기판 상에 배치되고,
    상기 제2 발광 영역은 상기 제2 기판 상에 배치된 발광 소자.
  7. 청구항 1에 있어서,
    상기 제1 발광 영역 및 상기 제2 발광 영역은 각각 복수의 피크 파장의 광을 방출하되, 상기 제1 발광 영역 및 상기 제2 발광 영역에서 방출되는 피크 파장의 차이는 15nm이내이며, 각 피크 파장에서의 강도가 서로 다른 발광 소자.
  8. 청구항 1에 있어서,
    상기 제1 발광 영역 및 제2 발광 영역을 덮는 파장변환기를 더 포함하되,
    상기 파장변환기는 상기 제1 발광 영역 및 제2 발광 영역에서 방출된 광을 더 장파장의 광으로 변환시키는 파장변환물질을 포함하는 발광 소자.
  9. 청구항 1에 있어서,
    상기 제1 발광 영역과 제2 발광 영역은 서로 적층되어 제1 발광 영역과 제2 발광 영역의 적어도 일부가 수직적으로 중첩되는 발광 소자.
  10. 청구항 9에 있어서,
    상기 제1 발광 영역과 제2 발광 영역 사이에 배치된 중간층을 더 포함하는 발광 소자.
  11. 청구항 9에 있어서,
    상기 중간층은 터널 접합층 또는 본딩층인 발광 소자.
  12. 청구항 9에 있어서,
    상기 제2 발광 영역 상에 적층된 제3 발광 영역을 더 포함하되,
    상기 제3 발광 영역은 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 활성 영역을 포함하는 발광 소자.
  13. 청구항 1에 있어서,
    상기 제1 발광 영역은 상기 제2 발광 영역의 면적의 1.2배 이상의 면적을 갖는 발광 소자.
  14. 청구항 1에 있어서,
    상기 활성 영역은,
    상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 형성된 하부 다중 양자우물 구조와 상부 다중 양자우물 구조; 및
    상기 하부 다중 양자우물 구조와 상부 다중 양자우물 구조 사이에 배치된 간격층을 포함하는 발광 소자.
  15. 청구항 14에 있어서,
    상기 제1 도전형 반도체층과 상기 하부 다중 양자우물 구조 사이에 배치된 V-피트 생성층을 더 포함하는 발광 소자.
  16. 청구항 1에 있어서,
    인가되는 전류값이 증가할수록 CIE 색좌표의 x, y값이 감소하는 발광 소자.
  17. 청구항 1에 있어서,
    CIE 색좌표의 x 및 y 범위가 0.205<x<0.495, 0.19<y<0.45인 광을 방출하는 발광 소자.
  18. 발광 모듈에 있어서,
    제1 발광 영역; 및
    제2발광 영역을 포함하되,
    상기 제1 및 제2 발광 영역 각각은 제 1형 반도체층, 제2 도전형 반도체층, 및 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 형성된 활성 영역을 포함하고,
    상기 제1 발광 영역의 면적은 상기 제2 발광 영역의 면적보다 크며,
    상기 제1 발광 영역 및 상기 제2 발광 영역 중 적어도 하나는 복수 피크 파장의 광을 방출하는 발광 모듈.
  19. 청구항 18에 있어서,
    제1 발광 다이오드 칩 및 제2 발광 다이오드 칩을 포함하되,
    상기 제1 발광 다이오드 칩은 상기 제1 발광 영역을 포함하고,
    상기 제2 발광 다이오드 칩은 상기 제2 발광 영역을 포함하는 발광 모듈.
  20. 청구항 19에 있어서,
    상기 제1 및 제2 발광 다이오드 칩을 덮는 파장변환기를 더 포함하되,
    상기 파장변환기는 상기 제1 발광 영역 및 제2 발광 영역에서 방출된 광을 그보다 더 장파장의 광으로 변환시키는 파장변환물질을 포함하는 발광 모듈.
PCT/KR2022/021405 2021-12-30 2022-12-27 발광 소자 및 이를 포함하는 발광 모듈 WO2023128561A1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US202163295069P 2021-12-30 2021-12-30
US63/295,069 2021-12-30
US202263299260P 2022-01-13 2022-01-13
US63/299,260 2022-01-13
US202263391610P 2022-07-22 2022-07-22
US63/391,610 2022-07-22
US18/088,650 US20230215846A1 (en) 2021-12-30 2022-12-26 Light emitting device and light emitting module including the same
US18/088,650 2022-12-26

Publications (1)

Publication Number Publication Date
WO2023128561A1 true WO2023128561A1 (ko) 2023-07-06

Family

ID=86992280

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/021405 WO2023128561A1 (ko) 2021-12-30 2022-12-27 발광 소자 및 이를 포함하는 발광 모듈

Country Status (2)

Country Link
US (1) US20230215846A1 (ko)
WO (1) WO2023128561A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552333B1 (ko) * 2005-06-20 2006-02-21 주식회사 비첼 백색 발광장치
KR200410859Y1 (ko) * 2005-10-26 2006-03-10 전북대학교산학협력단 3원색 다중발광 양자우물층이 포함된 백색 조명램프
KR20100069676A (ko) * 2007-10-12 2010-06-24 에이전시 포 사이언스, 테크놀로지 앤드 리서치 인이 함유되지 않은 레드 및 화이트 질소 기반 ｌｅｄ 제조
KR101666836B1 (ko) * 2015-08-20 2016-10-17 한국산업기술대학교산학협력단 형광체 없는 백색 발광다이오드 성장 기술
KR20170040451A (ko) * 2015-10-02 2017-04-13 삼성전자주식회사 백색 발광 모듈 및 led 조명 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552333B1 (ko) * 2005-06-20 2006-02-21 주식회사 비첼 백색 발광장치
KR200410859Y1 (ko) * 2005-10-26 2006-03-10 전북대학교산학협력단 3원색 다중발광 양자우물층이 포함된 백색 조명램프
KR20100069676A (ko) * 2007-10-12 2010-06-24 에이전시 포 사이언스, 테크놀로지 앤드 리서치 인이 함유되지 않은 레드 및 화이트 질소 기반 ｌｅｄ 제조
KR101666836B1 (ko) * 2015-08-20 2016-10-17 한국산업기술대학교산학협력단 형광체 없는 백색 발광다이오드 성장 기술
KR20170040451A (ko) * 2015-10-02 2017-04-13 삼성전자주식회사 백색 발광 모듈 및 led 조명 장치

Also Published As

Publication number Publication date
US20230215846A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
CN100539221C (zh) 半导体发光器件和半导体发光器件组装体
WO2014098510A1 (en) Light emitting diode and method of fabricating the same
WO2016190664A1 (ko) 발광소자
WO2017030396A1 (ko) 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
WO2009134029A2 (ko) 반도체 발광소자
WO2018117699A1 (ko) 반도체 소자
WO2017179944A1 (ko) 발광소자, 발광소자 패키지 및 발광모듈
WO2017095154A1 (ko) 발광소자 및 이를 포함하는 조명장치
WO2013183888A1 (ko) 발광소자
WO2019045505A1 (ko) 반도체 소자 및 이를 포함하는 헤드 램프
WO2014058224A1 (ko) 발광소자
WO2021210919A1 (ko) 단일칩 복수 대역 발광 다이오드
WO2016190665A1 (ko) 발광소자
WO2016117905A1 (ko) 광원 모듈 및 조명 장치
WO2015156504A1 (ko) 발광소자 및 이를 구비하는 조명 시스템
WO2016209015A1 (ko) 자외선 발광소자, 발광소자 패키지 및 조명장치
WO2021256839A1 (ko) 단일칩 복수 대역 발광 다이오드 및 그 응용품
WO2020138842A1 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
WO2020071810A1 (ko) 발광 소자
WO2020040449A1 (ko) 반도체 소자
WO2023027474A1 (ko) 발광 다이오드 및 그것을 갖는 발광 소자
WO2017135688A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2023149784A1 (ko) 개선된 정공 주입 구조체를 갖는 발광 다이오드
WO2022177306A1 (ko) 단일칩 복수 대역 발광 다이오드, 그것을 갖는 발광 소자 및 발광 모듈
WO2023128561A1 (ko) 발광 소자 및 이를 포함하는 발광 모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22916702

Country of ref document: EP

Kind code of ref document: A1