WO2023128331A1 - 절연막 패턴 형성 방법, 패턴 형성에 사용되는 전구체 및 반도체 소자 - Google Patents

절연막 패턴 형성 방법, 패턴 형성에 사용되는 전구체 및 반도체 소자 Download PDF

Info

Publication number
WO2023128331A1
WO2023128331A1 PCT/KR2022/019298 KR2022019298W WO2023128331A1 WO 2023128331 A1 WO2023128331 A1 WO 2023128331A1 KR 2022019298 W KR2022019298 W KR 2022019298W WO 2023128331 A1 WO2023128331 A1 WO 2023128331A1
Authority
WO
WIPO (PCT)
Prior art keywords
group
insulating film
region
substituted
unsubstituted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2022/019298
Other languages
English (en)
French (fr)
Inventor
윤하경
이재우
김준영
여소정
이한진
김필수
심장근
복철규
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongjin Semichem Co Ltd
Original Assignee
Dongjin Semichem Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongjin Semichem Co Ltd filed Critical Dongjin Semichem Co Ltd
Priority to JP2024538131A priority Critical patent/JP2025501906A/ja
Publication of WO2023128331A1 publication Critical patent/WO2023128331A1/ko
Priority to US18/751,201 priority patent/US20240347462A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6512—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials by exposure to a gas or vapour
    • H10P14/6514—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials by exposure to a gas or vapour by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof

Definitions

  • the present invention relates to a method for forming an insulating film pattern, a precursor used for pattern formation, and a semiconductor device.
  • Silicon material-based semiconductor devices are predominantly used as a method to enable mass production of nanostructures by achieving continuous reduction of fine line width due to the rapid development of conventional top-down patterning technology and 3D structuring. come.
  • Conventional top-down optical lithography involves a number of complex process steps, such as photoresist (PR) application and heat treatment on a thin film, pattern mask alignment, PR patterning through exposure, and etching of the lower thin film according to the PR pattern. As a result, the pattern size is reduced. As it decreases, more process time and cost are required.
  • PR photoresist
  • Area-Selective Atomic Layer Deposition which can form a precise thin film with atomic-level thickness in a bottom-up manner in a selective area on a multi-colored pattern (ie, a pattern with various base layer materials) by utilizing Deposition, AS-ALD, aka. ASD) is being studied as an alternative next-generation patterning process. Therefore, the AS-ALD process selectively achieves surface modification on areas where growth is not desired to modify the substrate surface properties, and then selectively deposits a thin film only on the growth area due to the selective reaction of the reactor with the precursor used in the subsequent ALD deposition process. It is a method to achieve ultra-fine nanostructured patterns.
  • An object of the present invention is to provide a method of forming an insulating film pattern capable of obtaining a very uniform and high-density single-molecule selective blocking film and an insulating film by using a dry technique such as atomic layer deposition.
  • this technology can form a selective barrier film and insulation film within a few minutes with the same insulation film forming equipment without external exposure. It is an object of the present invention to provide a method of forming an insulating film pattern capable of obtaining advantages in terms of cost and quality.
  • an object of the present invention is to provide a method for forming an insulating film pattern capable of forming an insulating film pattern on two or more types of dielectric films such as silicon nitride and silicon oxide with excellent selectivity without a separate mask, and a precursor for forming a blocking film used during the process.
  • Another object of the present invention is to provide a semiconductor device having an insulating film pattern with high selectivity.
  • the present invention provides a substrate including two or more different types of dielectric film regions, and selectively selects a blocking film to include a first region on which a blocking film is formed and a second region where a blocking film is not formed or relatively less formed on the substrate.
  • a blocking film to include a first region on which a blocking film is formed and a second region where a blocking film is not formed or relatively less formed on the substrate.
  • a difference in water contact angle between the first region and the second region is within a range of 7 to 50 degrees (Deg).
  • the present invention also provides a precursor used to selectively form a blocking film on a substrate including two or more different types of dielectric film regions, wherein the precursor is represented by Formula 1 or Formula 2 below.
  • R is a substituted or unsubstituted C1 ⁇ C30 alkyl group, a substituted or unsubstituted C2 ⁇ C30 alkenyl group, a substituted or unsubstituted C1 ⁇ C30 alkoxy group, a substituted or unsubstituted C1 ⁇ C30 sulfide group, a substituted Or an unsubstituted C6 ⁇ C50 aryl group, a substituted or unsubstituted C7 ⁇ C50 aralkyl group, or a substituted or unsubstituted C2 ⁇ C50 heteroaryl group, provided that, when the alkyl group is C10 or more, at least one hydrogen is an alkyl group substituted with a halogen,
  • L is a substituted or unsubstituted C1 ⁇ C30 alkylene group, a substituted or unsubstituted C2 ⁇ C30 alkenylene group, a substituted or unsubstituted C1 ⁇ C30 alkyleneoxy group, or a substituted or unsubstituted C1 ⁇ C30 sulfide group, a substituted or unsubstituted C3 ⁇ C50 cycloalkylene group, a substituted or unsubstituted C6 ⁇ C50 arylene group, a substituted or unsubstituted C2 ⁇ C50 heteroarylene group, or a combination thereof).
  • the present invention also relates to a substrate including two or more different types of dielectric film regions; and a silicon oxide insulating film formed on the substrate, wherein the silicon oxide insulating film includes a second region where a silicon oxide insulating film is selectively formed and a first region where no or relatively little silicon oxide insulating film is formed. and a thickness difference between the silicon oxide insulating film formed on the first region and the second region is 0.8 nm or more.
  • the present invention uses a dry technique such as atomic layer deposition to form a barrier film, a very uniform and high-density single molecule barrier film can be obtained.
  • this technology can form a barrier film within a few minutes with the same insulation film forming equipment without exposure to the outside, so the cost accordingly , and quality advantages can be obtained.
  • insulating film patterns can be formed on two or more types of dielectric films such as silicon nitride and silicon oxide with excellent selectivity without a separate mask.
  • FIG. 1 is a process sequence diagram of a method of forming an insulating film pattern according to an embodiment of the present invention.
  • aryl refers to a C5-50 aromatic hydrocarbon ring group such as phenyl, benzyl, naphthyl, biphenyl, terphenyl, fluorene, phenanthrenyl, triphenyl It means containing an aromatic ring such as renyl, perylenyl, chrysenyl, fluoranthenyl, benzofluorenyl, benzotriphenylenyl, benzochrysenyl, anthracenyl, stilbenyl, pyrenyl, etc., and "heteroaryl” is a C2-50 aromatic ring containing at least one heteroatom, for example, pyrrolyl, pyrazinyl, pyridinyl, indolyl, isoindolyl, furyl, benzofuranyl, isobenzofuranyl, dibenzo furanyl, benzothiophenyl, dibenzothi
  • Ar x (where x is an integer) means a substituted or unsubstituted C6-C50 aryl group or a substituted or unsubstituted C2-C50 heteroaryl group, unless otherwise defined
  • L x (where x is an integer) means a direct bond, a substituted or unsubstituted C6 ⁇ C50 arylene group, or a substituted or unsubstituted C2 ⁇ C50 heteroarylene group, unless otherwise defined
  • R x (where x is An integer) is, unless specifically defined, hydrogen, deuterium, halogen, nitro group, nitrile group, substituted or unsubstituted C1 ⁇ C30 alkyl group, substituted or unsubstituted C2 ⁇ C30 alkenyl group, substituted or unsubstituted C1 ⁇ C30 alkoxy group, substituted or unsubstituted C1 ⁇ C30 sulfide group, substituted or unsub
  • substituted or unsubstituted refers to deuterium, halogen, amino, cyano, nitrile, nitro, nitroso, sulfamoyl, isothiocyanate, thiocyanate groups.
  • a method of forming an insulating film pattern according to an embodiment of the present invention includes providing a substrate including two or more different types of dielectric film regions, and a first region on which a blocking film is formed on the substrate and a blocking film is not formed or is relatively less formed. and selectively forming a blocking film to include the formed second region.
  • the difference in water contact angle between the first region and the second region may be in the range of 7 to 50 degrees (Deg), specifically, in the range of 7 to 40 degrees (Deg). Within the above range, the insulating film can be formed with high selectivity.
  • the method may further include forming a silicon oxide insulating layer on a second region where the blocking layer is not formed or relatively less formed.
  • the meaning of selective means to include both cases in which only one is perfectly selected and cases in which one is relatively higher in selectivity than the other.
  • Surfaces of the two or more different dielectric film regions of the substrate may include an amine-terminated silicon region and a hydroxy-terminated silicon region.
  • an insulating film pattern may be formed by separating an amine-terminated silicon region and a hydroxy-terminated silicon region, selectively forming a blocking film, and then selectively forming an insulating film.
  • the amine-terminated silicon region may specifically include a silicon nitride layer
  • the hydroxy-terminated silicon region may specifically include a silicon oxide layer.
  • a step of pre-treating the substrate including the dielectric layer region may be further included before the step of selectively forming the blocking layer.
  • the difference in water contact angle between the first region and the second region increases within the range of 22 to 40 degrees (Deg), resulting in a large difference in surface reactivity between the precursor used to form the barrier film and the two regions.
  • the difference in surface reactivity causes a blocking film to be more selectively formed in the first region and an insulating film to be selectively formed in the second region.
  • the step of pre-treating the substrate is not limited, but may specifically include the following methods.
  • a method of dipping the substrate in an HF aqueous solution or thermal annealing in an HF gas atmosphere may be used.
  • the substrate may be subjected to thermal annealing in an atmosphere of N 2 , H 2 , ammonia, hydrazine, or a mixed gas thereof, or plasma treatment thereof.
  • deposition equipment such as ALD or CVD may be used, and the pretreatment may be performed at a temperature of the substrate within a range of 0 to 800 °C.
  • the step of selectively forming a barrier film includes a first step of supplying a precursor for forming a barrier film and two steps of purging, and may be repeated two or more times.
  • the purging uses an inert gas, and the inert gas is nitrogen (N 2 ), one or more of argon, neon and helium.
  • a precursor for forming a barrier film according to an embodiment of the present invention may be represented by Formula 1 or Formula 2 below.
  • R is a substituted or unsubstituted C1 ⁇ C30 alkyl group, a substituted or unsubstituted C2 ⁇ C30 alkenyl group, a substituted or unsubstituted C1 ⁇ C30 alkoxy group, a substituted or unsubstituted C1 ⁇ C30 sulfide group, a substituted Or an unsubstituted C6 ⁇ C50 aryl group, a substituted or unsubstituted C7 ⁇ C50 aralkyl group, or a substituted or unsubstituted C2 ⁇ C50 heteroaryl group, provided that, when the alkyl group is C10 or more, at least one hydrogen is an alkyl group substituted with a halogen,
  • L is a substituted or unsubstituted C1 ⁇ C30 alkylene group, a substituted or unsubstituted C2 ⁇ C30 alkenylene group, a substituted or unsubstituted C1 ⁇ C30 alkyleneoxy group, or a substituted or unsubstituted C1 ⁇ C30 sulfide group, a substituted or unsubstituted C3 ⁇ C50 cycloalkylene group, a substituted or unsubstituted C6 ⁇ C50 arylene group, a substituted or unsubstituted C2 ⁇ C50 heteroarylene group, or a combination thereof.
  • the substituent When substituted, the substituent includes deuterium, halogen, amino group, cyano group, nitrile group, nitro group, nitroso group, sulfamoyl group, isothiocyanate group, thiocyanate group, carboxy group, C1 ⁇ C30 alkyl group, C1 ⁇ C30 alkylsulfinyl group, C1 ⁇ C30 alkylsulfonyl group, C1 ⁇ C30 alkylsulfanyl group, C1 ⁇ C12 fluoroalkyl group, C2 ⁇ C30 alkenyl group, C1 ⁇ C30 alkoxy group, C1 ⁇ C12 N -Alkylamino group, C2 ⁇ C20 N,N-dialkylamino group, C1 ⁇ C30 sulfide group, C1 ⁇ C6 N-alkylsulfamoyl group, C2 ⁇ C12 N,N-dialkylsulfamoyl group, C3 ⁇ It may be
  • one or more hydrogens bonded to carbon may be substituted with halogen.
  • the halogen may be fluorine.
  • R may be a C1-C20 alkyl group substituted with one or more fluorine or a C6-C50 aryl group substituted with one or more fluorine.
  • the step of forming a silicon oxide insulating film on the second region where the blocking film is not formed or relatively less formed is a sputter, CVD (Chemical Vapor Deposition) or ALD (Atomic Layer Deposition, Atomic Layer Deposition) method etc. can be used.
  • one or more selected from the group consisting of oxygen, hydrogen peroxide, ozone, nitrogen monoxide, water plasma, oxygen plasma, residual water in the chamber, or oxygen may be used as an oxygen source, and a nitrogen source
  • a nitrogen source at least one selected from the group consisting of ammonia, hydrazine, alkylhydrazine, dialkylhydrazine, nitrogen plasma, plasma by a mixed gas of nitrogen and hydrogen, ammonia plasma, plasma by a mixed gas of ammonia and hydrogen, and mixtures thereof can be used.
  • Formation of the silicon oxide insulating film may be performed by repeating a 4-step unit process of supplying a primary raw material (Si precursor) - purging - supplying a secondary raw material (reactant) - purging, like a typical ALD step. Further, the dielectric film forming process may be cycled until a film having a predetermined thickness is achieved.
  • the step of selectively forming the above-described blocking film may be added in the middle of the cycle to increase the selectivity.
  • examples of the Si precursor may be silanes, and the silanes are specifically SiH 4 , Diisoprophylamino Silane (DIPAS), Bis-Diethylamino Silane (BDEAS), Tris(dimethylamino)silane (TDMAS) ), Bis(t-butylamino)silane (BTBAS), or a combination thereof.
  • the reactant used as the secondary raw material may be an oxygen supply source or a nitrogen supply source exemplified above.
  • the process of forming the silicon oxide insulating film may be performed using an inert gas that spreads, and an inert gas used in the step of selectively forming a blocking film may be used.
  • the blocking film may be removed during the process, or all or part of the blocking film may remain.
  • a semiconductor device including a substrate including two or more different types of dielectric film regions, and a silicon oxide insulating film formed on the substrate, wherein the silicon oxide insulating film is selectively formed with a silicon oxide insulating film. It includes a second region and a first region where the silicon oxide insulating film is not formed or relatively less formed, and the thickness difference between the silicon oxide insulating film formed on the first region and the second region is 0.8 nm or more, specifically 2.2 nm or more.
  • a semiconductor device is provided.
  • a silicon oxide insulating film is selectively formed in two or more types of dielectric film regions, so that the difference in thickness of the insulating film is 0.8 nm or more, and a highly selective insulating film pattern can be obtained without using a separate mask pattern.
  • the selectivity during pretreatment of the substrate is more excellent, the difference in thickness of the insulating film can be increased to 2.2 nm or more.
  • a blocking film was formed by introducing a traveling atomic layer deposition.
  • the precursor for forming the barrier film was used in a canister, and the canister temperature was maintained at a constant temperature between -20 and 100 °C for stable supply.
  • the contact angle difference is 8 degrees (Deg) or more, specifically, a comparison without forming a blocking film in the range of 8.6 to 13.8 degrees (Deg). It can be seen that the contact angle difference is significantly greater than the contact angle difference of 3.1 degrees (Deg) of Example 1. In addition, in the case of Comparative Example 1 having one aldehyde group, 10 or more carbon atoms in an alkyl group, and no fluorine substituent, it can be seen that the contact angle difference is relatively small at 6.6 degrees (Deg).
  • the contact angle difference can be significantly increased to 22 degrees (Deg) or more, specifically in the range of 22 to 40 degrees (Deg), compared to the case without pre-treatment.
  • SiO 2 film formation was evaluated using DIPAS (Di-isopropylamino Silane) as a Si precursor and ozone (O 3 ) as a reactant.
  • the Si precursor was used in a canister and proceeded without separate heating.
  • the difference in insulating film thickness is 0.8 nm or more, specifically in the range of 0.8 nm to 1.5 nm, in Comparative Example 3 without forming a blocking film. It can be seen that the difference in the thickness of the insulating film is remarkably large compared to the difference in the thickness of the insulating film of 0.3 nm. In addition, in the case of Comparative Example 4 having one aldehyde group, 10 or more carbon atoms in an alkyl group, and no fluorine substituent, it can be seen that the difference in thickness of the insulating film is relatively small, 0.7 nm.
  • the insulating film thickness difference can be significantly increased to 2.2 nm or more, specifically in the range of 2.8 nm to 5.0 nm, compared to the case without pre-treatment.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)

Abstract

본 발명은 다른 두 종류 이상의 유전체막 영역을 포함하는 기판을 제공하는 단계; 및 상기 기판 상에 차단막이 형성된 제1영역과 차단막이 형성되지 않거나 또는 상대적으로 덜 형성된 제2영역을 포함하도록 차단막을 선택적으로 형성하는 단계;를 포함하는 절연막 패턴 형성 방법으로서, 상기 제1영역과 제2영역의 물접촉각 차이는 7 내지 50 도(Deg) 범위내인 절연막 패턴 형성 방법을 제공한다.

Description

절연막 패턴 형성 방법, 패턴 형성에 사용되는 전구체 및 반도체 소자
본 발명은 절연막 패턴 형성 방법, 패턴 형성에 사용되는 전구체 및 반도체 소자에 관한 것이다.
실리콘 소재 기반의 반도체 소자는 종래의 하향식(Top-down) 패터닝 기술의 비약적인 발전과 3차원 구조화로 인하여 미세선폭의 지속적인 감소를 성취하여 나노구조의 대량생산 제조를 가능하게 하는 방법으로 지배적으로 사용되어왔다. 종래의 하향식 방식의 광학 리소그래피는 박막 위 photoresist (PR) 도포 및 열처리, 패턴 마스크 정렬, 노광을 통한 PR 패터닝, PR 패턴에 따른 하부 박막 에칭 단계 등 복잡한 여러 가지 공정 단계가 있으며 이로 인하여, 패턴 사이즈가 감소할수록 많은 공정 시간과 비용이 요구된다. 특히 10nm 이하 초미세 패턴 형성을 위해서는 새로운 광원인 극자외선(extreme ultraviolet, EUV) 노광 장비 도입에 수백만 달러 이상의 막대한 비용이 소요되고 있으나, 패턴 선폭(critical dimension, CD) 및 정렬(overlay)의 불균일도, 패턴 로딩 효과 및 표면 거칠기(line edge roughness; LER, line width roughness; LWR) 이슈, 낮은 펠리클 효율 등의 기술적 문제로 패턴 형성의 초미세화 및 정밀화에 한계를 가져오고 있다. 따라서 10 nm 이하의 다차원 구조 내에 원하는 지역에 선택적으로 정밀한 패턴 형성이 가능하며, 공정 단계의 간소화를 통한 공정시간 및 비용 절감할 수 있는 새로운 패터닝 패러다임 기술이 필요하며, ALD 공정의 표면반응 특성을 효과적으로 활용하여 multi-colored 패턴(즉, 다양한 기저층 물질을 갖은 패턴) 위 선택적인 영역에 상향식(bottom-up)으로 원자수준 두께의 정밀한 박막을 형성할 수 있는 영역 선택적 원자층 증착법(Area-Selective Atomic Layer Deposition, AS-ALD, aka. ASD)이 차세대 대안 패터닝 공정으로 연구되고 있다. 따라서 AS-ALD 공정은 성장을 원하지 않는 영역에 선택적으로 표면 개질을 성취하여 기판 표면 특성을 개질한 뒤, 후속 ALD 증착 공정에서 사용되는 전구체와 반응기의 선택적인 반응으로 인해 성장 영역에만 선택적으로 박막 증착을 성취하여 초미세 나노구조 패턴을 만들 수 있는 방법이다.
본 발명은 원자층증착 등의 건식 기법을 이용하여 매우 균일하고 고밀도인 단분자의 선택적 차단막 및 절연막을 얻을 수 있는 절연막 패턴 형성 방법을 제공하는 것을 목적으로 한다.
또한, 기존 차단막 형성 방식인 딥 코팅(Dip-coating) 방식은 최소 수 시간이 소요되는 점에 비해, 본 기술은 외부 노출 없이 동일한 절연막 형성 장비에서 수 분내로 선택적 차단막 및 절연막을 형성할 수 있으므로, 이에 따른 비용적, 품질적 장점을 얻을 수 있는 절연막 패턴 형성 방법을 제공하는 것을 목적으로 한다.
또한, 실리콘 질화물 및 실리콘 산화물 등의 두 종류 이상의 유전체막에 별도의 마스크 없이 우수한 선택성으로 절연막 패턴을 형성할 수 있는 절연막 패턴 형성 방법과 공정 중 사용되는 차단막 형성용 전구체를 제공하는 것을 목적으로 한다.
또한 고선택성으로 절연막 패턴이 구비된 반도체 소자를 제공하는 것을 목적으로 한다.
상기의 과제 및 추가적 과제에 대하여 아래에서 자세히 서술한다.
상기의 과제를 해결하기 위한 수단으로서,
본 발명은 다른 두 종류 이상의 유전체막 영역을 포함하는 기판을 제공하는 단계, 및 상기 기판 상에 차단막이 형성된 제1영역과 차단막이 형성되지 않거나 또는 상대적으로 덜 형성된 제2영역을 포함하도록 차단막을 선택적으로 형성하는 단계를 포함하는 절연막 패턴 형성 방법으로서,
상기 제1영역과 제2영역의 물접촉각 차이는 7 내지 50 도(Deg) 범위내인 절연막 패턴 형성 방법을 제공한다.
본 발명은 또한, 다른 두 종류 이상의 유전체막 영역을 포함하는 기판상에 선택적으로 차단막을 형성하기 위해 사용되는 전구체로서, 상기 전구체는 하기 화학식 1 또는 화학식 2로 표시되는 전구체를 제공한다.
[화학식 1]
Figure PCTKR2022019298-appb-img-000001
[화학식 2]
Figure PCTKR2022019298-appb-img-000002
(상기 화학식 1에서,
R은 치환 또는 비치환된 C1~C30의 알킬기, 치환 또는 비치환된 C2~C30의 알케닐기, 치환 또는 비치환된 C1~C30의 알콕시기, 치환 또는 비치환된 C1~C30의 설파이드기, 치환 또는 비치환된 C6~C50의 아릴기, 치환 또는 비치환된 C7~C50의 아르알킬기 또는 치환 또는 비치환된 C2~C50의 헤테로아릴기이며, 단, 상기 알킬기가 C10개 이상인 경우 1개 이상의 수소가 할로겐으로 치환된 알킬기이며,
L은 치환 또는 비치환된 C1~C30의 알킬렌기, 치환 또는 비치환된 C2~C30의 알케닐렌기, 치환 또는 비치환된 C1~C30의 알킬렌옥시기, 치환 또는 비치환된 C1~C30의 설파이드기, 치환 또는 비치환된 C3~C50의 사이클로알킬렌기, 치환 또는 비치환된 C6~C50의 아릴렌기, 치환 또는 비치환된 C2~C50의 헤테로아릴렌기이거나 이들의 조합이다).
본 발명은 또한, 다른 두 종류 이상의 유전체막 영역을 포함하는 기판; 및 상기 기판 상에 형성된 실리콘 옥사이드 절연막;을 포함하는 반도체 소자로서, 상기 실리콘 옥사이드 절연막은 실리콘 옥사이드 절연막이 선택적으로 형성된 제2영역과 실리콘 옥사이드 절연막이 형성되지 않거나 또는 상대적으로 덜 형성된 제1영역을 포함하고, 상기 제1영역과 제2영역 상에 형성된 실리콘 옥사이드 절연막의 두께 차이는 0.8 nm 이상인 반도체 소자를 제공한다.
본 발명은 원자층증착 등의 건식 기법을 차단막 형성에 사용하므로, 매우 균일하고 고밀도인 단분자의 차단막을 얻을 수 있다.
또한, 기존 차단막 형성 방식인 딥 코팅(Dip-coating) 방식은 최소 수 시간이 소요되는 점에 비해, 본 기술은 외부 노출 없이 동일한 절연막 형성 장비에서 수 분내로 차단막을 형성할 수 있으므로, 이에 따른 비용적, 품질적 장점을 얻을 수 있다.
또한, 실리콘 질화물 및 실리콘 산화물 등의 두 종류 이상의 유전체막에 별도의 마스크 없이 우수한 선택성으로 절연막 패턴을 형성할 수 있다.
상기의 효과 및 추가적 효과에 대하여 아래에서 자세히 서술한다.
도 1은 본 발명의 일 실시예에 따른 절연막 패턴 형성 방법의 공정 수순도이다.
이하에 본 발명을 상세하게 설명하기에 앞서, 본 명세서에 사용된 용어는 특정의 실시예를 기술하기 위한 것일 뿐 첨부하는 특허청구의 범위에 의해서만 한정되는 본 발명의 범위를 한정하려는 것은 아님을 이해하여야 한다. 본 명세서에 사용되는 모든 기술용어 및 과학용어는 다른 언급이 없는 한은 기술적으로 통상의 기술을 가진 자에게 일반적으로 이해되는 것과 동일한 의미를 가진다.
본 명세서 및 청구범위의 전반에 걸쳐, 다른 언급이 없는 한 포함(comprise, comprises, comprising)이라는 용어는 언급된 물건, 단계 또는 일군의 물건, 및 단계를 포함하는 것을 의미하고, 임의의 어떤 다른 물건, 단계 또는 일군의 물건 또는 일군의 단계를 배제하는 의미로 사용된 것은 아니다.
본 명세서 및 청구범위의 전반에 걸쳐, 용어 "아릴"은 C5-50의 방향족 탄화수소 고리기, 예를 들어, 페닐, 벤질, 나프틸, 비페닐, 터페닐, 플루오렌, 페난트레닐, 트리페닐레닐, 페릴레닐, 크리세닐, 플루오란테닐, 벤조플루오레닐, 벤조트리페닐레닐, 벤조크리세닐, 안트라세닐, 스틸베닐, 파이레닐 등의 방향족 고리를 포함하는 것을 의미하며, "헤테로아릴"은 적어도 1 개의 헤테로 원소를 포함하는 C2-50의 방향족 고리로서, 예를 들어, 피롤릴, 피라지닐, 피리디닐, 인돌릴, 이소인돌릴, 푸릴, 벤조푸라닐, 이소벤조푸라닐, 디벤조푸라닐, 벤조티오페닐, 디벤조티오페닐, 퀴놀릴, 이소퀴놀릴, 퀴녹살리닐, 카르바졸릴, 페난트리디닐, 아크리디닐, 페난트롤리닐, 티에닐, 및 피리딘 고리, 피라진 고리, 피리미딘 고리, 피리다진 고리, 트리아진 고리, 인돌 고리, 퀴놀린 고리, 아크리딘 고리, 피롤리딘 고리, 디옥산 고리, 피페리딘 고리, 모르폴린 고리, 피페라진 고리, 카르바졸 고리, 푸란 고리, 티오펜 고리, 옥사졸 고리, 옥사디아졸 고리, 벤조퓨란 고리, 티아졸 고리, 티아디아졸 고리, 벤조티오펜 고리, 트리아졸 고리, 이미다졸 고리, 벤조이미다졸 고리, 피란 고리, 디벤조푸란 고리 등으로부터 형성되는 헤테로고리기를 포함하는 것을 의미할 수 있다.
또한, 화학식에서 Arx(여기서 x는 정수임)는 특별히 정의되지 않는 경우, 치환 또는 비치환된 C6~C50의 아릴기, 또는 치환 또는 비치환된 C2~C50의 헤테로아릴기를 의미하며, L x(여기서 x는 정수임)은 특별히 정의되지 않는 경우, 직접결합, 치환 또는 비치환된 C6~C50의 아릴렌기, 또는 치환 또는 비치환된 C2~C50의 헤테로아릴렌기를 의미하며, Rx(여기서 x는 정수임)은 특별히 정의되지 않는 경우, 수소, 중수소, 할로겐, 니트로기, 니트릴기, 치환 또는 비치환된 C1~C30의 알킬기, 치환 또는 비치환된 C2~C30의 알케닐기, 치환 또는 비치환된 C1~C30의 알콕시기, 치환 또는 비치환된 C1~C30의 설파이드기, 치환 또는 비치환된 C6~C50의 아릴기, 또는 치환 또는 비치환된 C2~C50의 헤테로아릴기를 의미한다.
본 명세서 및 청구범위 전반에 걸쳐, 용어 "치환 또는 비치환된"은 중수소, 할로겐, 아미노기, 시아노기, 니트릴기, 니트로기, 니트로소기, 술파모일기, 이소티오시아네이트기, 티오시아네이트기, 카르복시기, 카르보닐기, 또는 C1~C30의 알킬기, C1~C30의 알킬술피닐기, C1~C30의 알킬술포닐기, C1~C30의 알킬술파닐기, C1∼C12의 플루오로알킬기, C2~C30의 알케닐기, C1~C30의 알콕시기, C1~C12의 N-알킬아미노기, C2~C20의 N,N-디알킬아미노기, 치환 또는 비치환된 C1~C30의 설파이드기, C1∼C6의 N-알킬술파모일기, C2∼C12의 N,N-디알킬술파모일기, C0~C30의 실릴기, C3~C20의 시클로알킬기, C3~C20의 헤테로시클로알킬기, C6~C50의 아릴기 및 C3~C50의 헤테로아릴기 등으로 이루어진 군으로부터 선택된 하나 이상의 기로 치환되거나 치환되지 않는 것을 의미할 수 있다. 또한, 본원 명세서 전체에서 동일한 기호는 특별히 언급하지 않는 한 같은 의미를 가질 수 있다.
한편, 본 발명의 여러 가지 실시예들은 명확한 반대의 지적이 없는 한 그 외의 어떤 다른 실시예들과 결합될 수 있다. 이하, 본 발명의 실시예 및 이에 따른 효과를 설명하기로 한다.
이하에서 본 발명을 상세히 설명한다.
본 발명의 일실시예에 따른 절연막 패턴 형성 방법은 다른 두 종류 이상의 유전체막 영역을 포함하는 기판을 제공하는 단계, 및 상기 기판 상에 차단막이 형성된 제1영역과 차단막이 형성되지 않거나 또는 상대적으로 덜 형성된 제2영역을 포함하도록 차단막을 선택적으로 형성하는 단계를 포함한다.
상기 제1영역과 제2영역의 물접촉각 차이는 7 내지 50 도(Deg) 범위내일 수 있으며, 구체적으로 7 내지 40 도(Deg) 범위내일 수 있다. 상기 범위내에서 절연막이 고선택성으로 형성될 수 있다.
상기 차단막을 선택적으로 형성하는 단계 이후에 상기 차단막이 형성되지 않거나 또는 상대적으로 덜 형성된 제2영역 상에 실리콘 옥사이드 절연막을 형성하는 단계를 더 포함할 수 있다.
여기서, 선택적이라는 의미는 어느 일방만이 완벽하게 선택되는 경우와 어느 일방이 타방보다 상대적으로 선택성이 높은 경우를 모두 포함하는 의미이다.
상기 기판의 다른 두 종류 이상의 유전체막 영역의 표면은 아민 종결된 실리콘 영역과 하이드록시 종결된 실리콘 영역을 포함할 수 있다. 본 발명의 구체적 실시예는 아민 종결된 실리콘 영역과 하이드록시 종결된 실리콘 영역을 구분하여, 선택적으로 차단막을 형성한 후 절연막을 선택적으로 형성함으로써 절연막 패턴을 형성할 수 있다. 상기 아민 종결된 실리콘 영역은 구체적으로 실리콘 질화막을 들 수 있으며, 하이드록시 종결된 실리콘 영역은 구체적으로 실리콘 산화막을 들 수 있다.
한편, 보다 선택성을 높이기 위해, 상기 차단막을 선택적으로 형성하는 단계 전에, 상기 유전체막 영역을 포함하는 기판을 전처리하는 단계를 더 포함할 수 있다. 이렇게 전처리를 하게 되면 상기 제1영역과 제2영역의 물접촉각 차이는 22 내지 40 도(Deg) 범위내로 증가하여 차단막 형성에 사용되는 전구체와 상기 두 영역간의 표면 반응성에 큰 차이가 발생되게 된다. 표면 반응성의 차이는 상기 제1영역에 차단막을 더욱 선택적으로 형성시키게 되며, 상기 제2 영역에 절연막이 선택적으로 형성되게 된다.
상기 기판을 전처리하는 단계는 제한되지 않으나 구체적으로 다음의 방법을 들 수 있다. 일례로, 기판을 HF 수용액에 침지(Dipping)하거나, HF 가스 분위기에서의 열 어닐링하는 방법을 들 수 있다. 또 다른 예로서, 기판을 N2, H2, 암모니아, 히드라진 또는 이들의 혼합 가스 분위기에서의 열 어닐링 또는 이들의 플라즈마 처리를 통해 수행될 수 있다.
상기에서 기상공정으로 이루어지는 전처리는 ALD 또는 CVD와 같은 증착 장비를 이용할 수 있으며, 기판의 온도를 0 ~ 800 ℃ 사이의 범위내에서 전처리를 진행할 수 있다.
상기 차단막을 선택적으로 형성하는 단계는 CVD (Chemical Vapor Deposition, 화학 기상 증착), ALD (Atomic Layer Deposition, 원자층 증착 방법 등 기상 반응(Gas-phase reaction)을 이용하는 여러 방법들이 활용될 수 있다. 구체적으로, 차단막을 선택적으로 형성하는 단계는 차단막 형성용 전구체를 공급하는 1단계와 퍼지의 2단계를 포함하며 2회 이상 반복할 수 있다. 상기 퍼지는 불활성 가스를 사용하며, 불활성 가스는 질소(N2), 아르곤, 네온 및 헬륨 중 하나 이상일 수 있다.
본 발명의 일실시예에 따른 차단막 형성용 전구체는 하기 화학식 1 또는 하기 화학식 2로 표시될 수 있다.
[화학식 1]
Figure PCTKR2022019298-appb-img-000003
[화학식 2]
Figure PCTKR2022019298-appb-img-000004
상기 화학식 1에서,
R은 치환 또는 비치환된 C1~C30의 알킬기, 치환 또는 비치환된 C2~C30의 알케닐기, 치환 또는 비치환된 C1~C30의 알콕시기, 치환 또는 비치환된 C1~C30의 설파이드기, 치환 또는 비치환된 C6~C50의 아릴기, 치환 또는 비치환된 C7~C50의 아르알킬기 또는 치환 또는 비치환된 C2~C50의 헤테로아릴기이며, 단, 상기 알킬기가 C10개 이상인 경우 1개 이상의 수소가 할로겐으로 치환된 알킬기이며,
L은 치환 또는 비치환된 C1~C30의 알킬렌기, 치환 또는 비치환된 C2~C30의 알케닐렌기, 치환 또는 비치환된 C1~C30의 알킬렌옥시기, 치환 또는 비치환된 C1~C30의 설파이드기, 치환 또는 비치환된 C3~C50의 사이클로알킬렌기, 치환 또는 비치환된 C6~C50의 아릴렌기, 치환 또는 비치환된 C2~C50의 헤테로아릴렌기이거나 이들의 조합이다.
치환되는 경우, 상기 치환기로는 중수소, 할로겐, 아미노기, 시아노기, 니트릴기, 니트로기, 니트로소기, 술파모일기, 이소티오시아네이트기, 티오시아네이트기, 카르복시기, C1~C30의 알킬기, C1~C30의 알킬술피닐기, C1~C30의 알킬술포닐기, C1~C30의 알킬술파닐기, C1∼C12 의 플루오로알킬기, C2~C30의 알케닐기, C1~C30의 알콕시기, C1~C12의 N-알킬아미노기, C2~C20의 N,N-디알킬아미노기, C1~C30의 설파이드기, C1∼C6의 N-알킬술파모일기, C2∼C12의 N,N-디알킬술파모일기, C3~C30의 실릴기, C3~C20의 시클로알킬기, C3~C20의 헤테로시클로알킬기, C6~C50의 아릴기 및 C2~C50의 헤테로아릴기 등으로 이루어진 군으로부터 선택된 하나 이상의 기로 치환될 수 있다.
구체적으로, 상기 R은 탄소에 결합된 1개 이상의 수소가 할로겐으로 치환될 수 있다. 구체적으로 상기 할로겐은 불소일 수 있다.
구체적으로 상기 R은 1개 이상의 불소로 치환된 C1~C20의 알킬기 또는 1개 이상의 불소로 치환된 C6~C50의 아릴기일 수 있다.
상기 차단막이 형성되지 않거나 또는 상대적으로 덜 형성된 제2영역 상에 실리콘 옥사이드 절연막을 형성하는 단계는, 스퍼터, CVD (Chemical Vapor Deposition, 화학 기상 증착) 또는 ALD (Atomic Layer Deposition, 원자층 증착 방법) 방법 등을 이용할 수 있다. 구체적으로 실리콘 옥사이드 절연막을 형성하는 단계는 산소 공급원으로는 산소, 과산화수소, 오존, 일산화질소, 물 플라즈마, 산소 플라즈마, 챔버내 잔류 물 또는 산소로 이루어진 군으로부터 선택되는 하나 이상을 사용할 수 있고, 질소 공급원으로는 암모니아, 히드라진, 알킬히드라진, 디알킬히드라진, 질소 플라즈마, 질소와 수소의 혼합 가스에 의한 플라즈마, 암모니아 플라즈마, 암모니아와 수소의 혼합가스에 의한 플라즈마 및 이들의 혼합물로 이루어진 군으로부터 선택되는 하나 이상을 사용할 수 있다.
실리콘 옥사이드 절연막 형성은 통상의 ALD 단계와 같은 1차 원료(Si 전구체) 공급 - 퍼지 - 2차 원료(리액턴트) 공급 - 퍼지의 4단계 단위 공정의 반복으로 실행될 수 있다. 또한, 유전체막 형성 공정은 미리 결정된 두께를 갖는 막을 달성할 때까지 사이클을 반복할 수 있다.
또한, 실리콘 옥사이드 절연막 형성 공정 사이클을 반복 실행시, 선택비 증가를 위해 사이클 중간에 전술한 차단막을 선택적으로 형성하는 단계가 추가될 수 있다.
상기 1차 원료로 Si 전구체를 사용하는 경우 Si 전구체의 예시는 실란류일 수 있고, 실란류는 구체적으로 SiH4, Diisoprophylamino Silane (DIPAS), Bis-Diethylamino Silane (BDEAS), Tris(dimethylamino)silane (TDMAS), Bis(t-butylamino)silane (BTBAS), 또는 이들의 조합 중에서 선택될 수 있다. 상기 2차 원료로 사용하는 리액턴트는 앞서 예시한 산소 공급원, 질소 공급원일 수 있다.
상기 실리콘 옥사이드 절연막 형성 공정시 퍼지는 불활성 가스를 사용하여 진행될 수 있으며, 차단막을 선택적으로 형성하는 단계에 사용되는 불활성 가스가 사용될 수 있다.
상기 실리콘 옥사이드 절연막 형성 공정 진행시 상기 차단막은 공정 중 제거될 수도 있으며, 전부 또는 일부가 잔존할 수도 있다.
한편, 본 발명의 일실시예로서, 다른 두 종류 이상의 유전체막 영역을 포함하는 기판, 상기 기판 상에 형성된 실리콘 옥사이드 절연막;을 포함하는 반도체 소자로서, 상기 실리콘 옥사이드 절연막은 실리콘 옥사이드 절연막이 선택적으로 형성된 제2영역과 실리콘 옥사이드 절연막이 형성되지 않거나 또는 상대적으로 덜 형성된 제1영역을 포함하고, 상기 제1영역과 제2영역 상에 형성된 실리콘 옥사이드 절연막의 두께 차이는 0.8 nm 이상, 구체적으로 2.2nm 이상인 반도체 소자를 제공한다.
여기서, 동일한 구성 및 구조는 전술한 바와 동일하며 이를 원용한다. 본 발명의 일실시예에 따른 반도체 소자는 두 종류 이상의 유전체막 영역에 선택적으로 실리콘 옥사이드 절연막이 형성되어 절연막의 두께 차이가 0.8 nm 이상으로 별도의 마스크 패턴을 사용하지 않고도 매우 선택적인 절연막 패턴을 가질 수 있다. 특히 기판 전처리시 선택성이 더욱 우수하여 절연막의 두께 차이를 2.2 nm 이상으로 높일 수 있다.
이하에서는 구체적 실시예를 통하여 본 발명을 더 상세하게 설명한다. 하기 실시예는 본 발명을 예시하는 것일 뿐 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다.
<실험예 1> 차단막 형성 방법
본 실험예에서는 트래블링 방식의 atomic layer deposition을 도입하여 차단막을 형성하였다. 차단막 형성용 전구체는 캐니스터에 담아 사용하였으며, 안정적인 공급을 위해 캐니스터 온도는 -20 ~ 100 ℃ 사이의 일정 온도로 유지되었다.
ALD 공정은 [차단막 형성용 전구체 주입 - purge] 를 1 cycle로 진행하였으며, purge gas는 고순도 질소(300sccm)를 사용하였다. 필요에 따라 사이클을 1~100 회 반복 시행하였다. 기판은 Si3N4와 SiO2 wafer를 각각 HF 수용액 처리 또는 이를 생략하고 사용했다. 기판의 온도는 0 ~ 500 ℃ 사이에서 조절하여 실험하였다. 차단막 형성 결과는 물 접촉각 분석기기로 확인하였으며, 그 결과를 하기 표 1에 나타내었다.
전처리 여부 전처리 하지 않음 HF수용액 전처리함
구분 차단막 형성용
전구체		 SiO2 영역 접촉각 SiN 영역
접촉각		 접촉각 차이 SiO2 영역 접촉각 SiN 영역
접촉각		 접촉각 차이
비교예1 미적용 25.0 28.1 3.1 13.4 27.8 14.4
비교예2 운데카날 39.0 45.6 6.6 31.4 52.8 21.4
실시예1 11-플루오로운데카날 39.7 48.5 8.8 29.6 54.9 25.3
실시예2 4-(트리플루오로메틸) 벤즈알데하이드 39.0 49.2 10.2 27.1 56.0 28.9
실시예3 2,3,4,5,6-펜타플루오로벤즈알데하이드 40.7 49.3 8.6 32.6 60.6 28.0
실시예4 7H-도데카플루오로헵타날 49.1 60.1 11.0 44.7 77.3 32.6
실시예5 이소프탈알데하이드 43.4 52.7 9.3 28.5 56.7 28.2
실시예6 옥테인다이알 38.5 50.2 11.7 31.4 66.0 34.6
실시예7 옥타플루오로헥세인다이알 49.8 63.6 13.8 42.7 79.7 37.0
상기 표 1에서 나타낸 바와 같이, 실시예 1 내지 실시예 7처럼 차단막을 형성하는 경우, 접촉각 차이가 8도(Deg) 이상으로, 구체적으로 8.6 내지 13.8 도(Deg) 범위로 차단막을 형성하지 않은 비교예 1의 접촉각 차이 3.1 도(Deg)와 비교하여 접촉각 차이가 현저히 큰 것을 볼 수 있다. 또한, 알데히드기가 1개이고 알킬기의 탄소수가 10개 이상이면서 불소 치환기가 없는 비교예 1의 경우 접촉각 차이가 6.6 도(Deg)로 상대적으로 작은 것을 볼 수 있다.
또한, 기판을 전처리함으로써, 전처리 하지 않은 경우보다 접촉각 차이를 22도(Deg) 이상으로, 구체적으로 22 내지 40도(Deg) 범위로 현저히 증가시킬 수 있는 것을 볼 수 있다.
<실험예 2> 실리콘 옥사이드 절연막 형성
본 실험예에서는 트래블링 방식의 atomic layer deposition을 도입하였으며, Si 전구체로 DIPAS(Di-isopropylamino Silane)를 사용하고 reactants로 오존(O3)을 사용하여 SiO2 성막평가를 진행하였다. Si 전구체는 캐니스터에 담아 사용하였으며, 별도의 가열없이 진행되었다.
ALD 공정은 [Si 전구체 주입 - purge - reactants 주입 - purge] 를 1 cycle로 진행하였으며, purge gas는 고순도 질소를 사용하였다. 일정한 두께에 도달할 때까지 사이클을 1~200 회 반복 시행하였으며, 이 과정 사이에 차단막 증착 공정이 추가될 수 있다. 기판은 실험예 1의 차단막을 형성한 Si3N4와 SiO2 wafer를 사용하였다. 기판의 온도는 25 ~ 300 ℃ 사이에서 조절하여 실험하였다. 박막의 두께는 엘립소미터 (Ellipsometer) 이용하여 측정하였으며 그 결과를 표 2에 나타내었다.
전처리 여부 전처리 하지 않음 HF수용액 전처리함
구분 차단막 형성용
전구체		 SiO2 영역 절연막
두께(nm)		 SiN 영역
절연막
두께(nm)		 두께
차이		 SiO2 영역 절연막
두께(nm)		 SiN 영역
절연막
두께(nm)		 두께
차이
비교예3 미적용 8.0 7.7 0.3 8.3 7.1 1.2
비교예4 운데카날 7.8 7.1 0.7 7.7 5.6 2.1
실시예8 11-플루오로운데카날 7.6 6.8 0.8 8.1 5.3 2.8
실시예9 4-(트리플루오로메틸) 벤즈알데하이드 7.7 6.7 1.0 8.0 4.4 3.6
실시예10 2,3,4,5,6-펜타플루오로벤즈알데하이드 7.1 6.3 0.8 8.1 5.1 3.0
실시예11 7H-도데카플루오로헵타날 7.5 6.4 1.1 8.1 3.7 4.4
실시예12 이소프탈알데하이드 7.4 6.5 0.9 8.5 5.3 3.2
실시예13 옥테인다이알 7.7 6.4 1.3 8.2 3.7 4.5
실시예14 옥타플루오로헥세인다이알 7.6 6.1 1.5 8.4 3.4 5.0
상기 표 2에서 나타낸 바와 같이, 실시예 8 내지 실시예 14처럼 차단막을 형성하는 경우, 절연막 두께 차이가 0.8 nm 이상으로, 구체적으로 0.8 nm 내지 1.5 nm 범위로, 차단막을 형성하지 않은 비교예 3의 절연막 두께 차이 0.3 nm와 비교하여 절연막 두께 차이가 현저히 큰 것을 볼 수 있다. 또한, 알데히드기가 1개이고 알킬기의 탄소수가 10개 이상이면서 불소 치환기가 없는 비교예 4의 경우 절연막 두께 차이가 0.7 nm로 상대적으로 작은 것을 볼 수 있다.
또한, 기판을 전처리함으로써, 전처리 하지 않은 경우보다 절연막 두께 차이를 2.2nm 이상으로, 구체적으로 2.8nm 내지 5.0nm 범위로 현저히 증가시킬 수 있는 것을 볼 수 있다.

Claims (14)

  1. 다른 두 종류 이상의 유전체막 영역을 포함하는 기판을 제공하는 단계; 및
    상기 기판 상에 차단막이 형성된 제1영역과 차단막이 형성되지 않거나 또는 상대적으로 덜 형성된 제2영역을 포함하도록 차단막을 선택적으로 형성하는 단계;를 포함하는 절연막 패턴 형성 방법으로서,
    상기 제1영역과 제2영역의 물접촉각 차이는 7 내지 50 도(Deg) 범위내인 절연막 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 차단막이 형성되지 않거나 또는 상대적으로 덜 형성된 제2영역 상에 실리콘 옥사이드 절연막을 형성하는 단계를 더 포함하는 절연막 패턴 형성 방법.
  3. 제1항에 있어서,
    상기 차단막을 선택적으로 형성하는 단계 전에,
    상기 기판을 전처리하는 단계를 더 포함하는 절연막 패턴 형성 방법.
  4. 제3항에 있어서,
    상기 제1영역과 제2영역의 물접촉각 차이는 22 내지 40 도 범위내인 절연막 패턴 형성 방법.
  5. 제3항에 있어서,
    상기 전처리하는 단계는,
    HF 수용액에 침지(Dipping)하거나, HF 가스 분위기에서의 열 어닐링하는 것인 절연막 패턴 형성 방법.
  6. 제3항에 있어서,
    상기 전처리하는 단계는,
    N2, H2, 암모니아, 히드라진 또는 이들의 혼합 가스 분위기에서의 열 어닐링 또는 이들의 플라즈마 처리를 통해 수행되는 절연막 패턴 형성 방법.
  7. 제1항에 있어서,
    상기 기판의 유전체막 표면은 아민 종결된 실리콘 영역과 하이드록시 종결된 실리콘 영역을 포함하는 절연막 패턴 형성 방법.
  8. 제1항에 있어서,
    상기 기판의 유전체막은 실리콘 질화막 영역과 실리콘 산화막 영역을 포함하는 절연막 패턴 형성 방법.
  9. 제2항에 있어서,
    상기 실리콘 옥사이드 절연막을 형성하는 단계는,
    스퍼터, CVD (Chemical Vapor Deposition, 화학 기상 증착) 또는 ALD (Atomic Layer Deposition, 원자층 증착 방법) 방법을 이용하는 절연막 패턴 형성 방법.
  10. 제2항에 있어서,
    실리콘 옥사이드 절연막 형성시 사용되는 전구체는 SiH4, Diisoprophylamino Silane (DIPAS), Bis-Diethylamino Silane (BDEAS), Tris(dimethylamino)silane (TDMAS), Bis(t-butylamino)silane (BTBAS), 또는 이들의 조합 중에서 선택되는 절연막 패턴 형성 방법.
  11. 다른 두 종류 이상의 유전체막 영역을 포함하는 기판상에 선택적으로 차단막을 형성하기 위해 사용되는 전구체로서,
    상기 전구체는 하기 화학식 1 또는 화학식 2로 표시되는 전구체;
    [화학식 1]
    Figure PCTKR2022019298-appb-img-000005
    [화학식 2]
    Figure PCTKR2022019298-appb-img-000006
    (상기 화학식 1에서,
    R은 치환 또는 비치환된 C1~C30의 알킬기, 치환 또는 비치환된 C2~C30의 알케닐기, 치환 또는 비치환된 C1~C30의 알콕시기, 치환 또는 비치환된 C1~C30의 설파이드기, 치환 또는 비치환된 C6~C50의 아릴기, 치환 또는 비치환된 C7~C50의 아르알킬기 또는 치환 또는 비치환된 C2~C50의 헤테로아릴기이며, 단, 상기 알킬기가 C10개 이상인 경우 1개 이상의 수소가 할로겐으로 치환된 알킬기이며,
    L은 치환 또는 비치환된 C1~C30의 알킬렌기, 치환 또는 비치환된 C2~C30의 알케닐렌기, 치환 또는 비치환된 C1~C30의 알킬렌옥시기, 치환 또는 비치환된 C1~C30의 설파이드기, 치환 또는 비치환된 C3~C50의 사이클로알킬렌기, 치환 또는 비치환된 C6~C50의 아릴렌기, 치환 또는 비치환된 C2~C50의 헤테로아릴렌기이거나 이들의 조합이다).
  12. 제11항에 있어서,
    상기 치환기로는 중수소, 할로겐, 아미노기, 시아노기, 니트릴기, 니트로기, 니트로소기, 술파모일기, 이소티오시아네이트기, 티오시아네이트기, 카르복시기, C1~C30의 알킬기, C1~C30의 알킬술피닐기, C1~C30의 알킬술포닐기, C1~C30의 알킬술파닐기, C1∼C12 의 플루오로알킬기, C2~C30의 알케닐기, C1~C30의 알콕시기, C1~C12의 N-알킬아미노기, C2~C20의 N,N-디알킬아미노기, C1~C30의 설파이드기, C1∼C6의 N-알킬술파모일기, C2∼C12의 N,N-디알킬술파모일기, C3~C30의 실릴기, C3~C20의 시클로알킬기, C3~C20의 헤테로시클로알킬기, C6~C50의 아릴기 및 C2~C50의 헤테로아릴기 등으로 이루어진 군으로부터 하나 이상 선택되는 전구체.
  13. 다른 두 종류 이상의 유전체막 영역을 포함하는 기판; 및
    상기 기판 상에 형성된 실리콘 옥사이드 절연막;을 포함하는 반도체 소자로서,
    상기 실리콘 옥사이드 절연막은 실리콘 옥사이드 절연막이 선택적으로 형성된 제2영역과 실리콘 옥사이드 절연막이 형성되지 않거나 또는 상대적으로 덜 형성된 제1영역을 포함하고, 상기 제1영역과 제2영역 상에 형성된 실리콘 옥사이드 절연막의 두께 차이는 0.8 nm 이상인 반도체 소자.
  14. 제13항에 있어서,
    상기 제1영역과 제2영역 상에 형성된 실리콘 옥사이드 절연막의 두께 차이는 2.2 nm 이상인 반도체 소자.
PCT/KR2022/019298 2021-12-30 2022-11-30 절연막 패턴 형성 방법, 패턴 형성에 사용되는 전구체 및 반도체 소자 Ceased WO2023128331A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2024538131A JP2025501906A (ja) 2021-12-30 2022-11-30 絶縁膜パターン形成方法、パターン形成に用いられる前駆体及び半導体素子
US18/751,201 US20240347462A1 (en) 2021-12-30 2024-06-22 Method for forming an insulating layer pattern, precursors used in pattern formation and a semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210192643 2021-12-30
KR10-2021-0192643 2021-12-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/751,201 Continuation US20240347462A1 (en) 2021-12-30 2024-06-22 Method for forming an insulating layer pattern, precursors used in pattern formation and a semiconductor device

Publications (1)

Publication Number Publication Date
WO2023128331A1 true WO2023128331A1 (ko) 2023-07-06

Family

ID=86999490

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/019298 Ceased WO2023128331A1 (ko) 2021-12-30 2022-11-30 절연막 패턴 형성 방법, 패턴 형성에 사용되는 전구체 및 반도체 소자

Country Status (4)

Country Link
US (1) US20240347462A1 (ko)
JP (1) JP2025501906A (ko)
KR (1) KR20230103951A (ko)
WO (1) WO2023128331A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025250775A1 (en) * 2024-05-31 2025-12-04 Versum Materials Us, Llc Selective passivation of silicon nitride using passivation molecule having hydroxyl functional groups

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053683A (ja) * 2006-07-27 2008-03-06 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置、および基板処理装置
JP2019212805A (ja) * 2018-06-06 2019-12-12 東京エレクトロン株式会社 原子層成長法を用いて基板上に薄膜を成膜する方法、または装置
WO2021029395A1 (ja) * 2019-08-09 2021-02-18 三菱瓦斯化学株式会社 化合物、重合体、組成物、膜形成用組成物、パターン形成方法、絶縁膜の形成方法及び化合物の製造方法、並びにヨウ素含有ビニルポリマーおよびそのアセチル化誘導体の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053683A (ja) * 2006-07-27 2008-03-06 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置、および基板処理装置
JP2019212805A (ja) * 2018-06-06 2019-12-12 東京エレクトロン株式会社 原子層成長法を用いて基板上に薄膜を成膜する方法、または装置
WO2021029395A1 (ja) * 2019-08-09 2021-02-18 三菱瓦斯化学株式会社 化合物、重合体、組成物、膜形成用組成物、パターン形成方法、絶縁膜の形成方法及び化合物の製造方法、並びにヨウ素含有ビニルポリマーおよびそのアセチル化誘導体の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GASVODA RYAN J., XU WANXING, ZHANG ZHONGHAO, WANG SCOTT, HUDSON ERIC A., AGARWAL SUMIT: "Selective Gas-Phase Functionalization of SiO 2 and SiN x Surfaces with Hydrocarbons", LANGMUIR, AMERICAN CHEMICAL SOCIETY, US, vol. 37, no. 13, 6 April 2021 (2021-04-06), US , pages 3960 - 3969, XP093073989, ISSN: 0743-7463, DOI: 10.1021/acs.langmuir.1c00212 *
GUO JIAN; CHEN JINGJING; LIN YUNZHI; LIU ZEMENG; WANG YONGQIANG: "Effects of surface texturing on nanotribological properties and subsurface damage of monocrystalline GaN subjected to scratching investigated using molecular dynamics simulation", APPLIED SURFACE SCIENCE, ELSEVIER, AMSTERDAM , NL, vol. 539, 29 October 2020 (2020-10-29), Amsterdam , NL , XP086371606, ISSN: 0169-4332, DOI: 10.1016/j.apsusc.2020.148277 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025250775A1 (en) * 2024-05-31 2025-12-04 Versum Materials Us, Llc Selective passivation of silicon nitride using passivation molecule having hydroxyl functional groups

Also Published As

Publication number Publication date
KR20230103951A (ko) 2023-07-07
US20240347462A1 (en) 2024-10-17
JP2025501906A (ja) 2025-01-24

Similar Documents

Publication Publication Date Title
TWI398925B (zh) 氮化硼及氮化硼衍生材料之沉積方法
KR100914371B1 (ko) 탄소 첨가에 의한 실리콘 질화물의 에칭률 감소
US6559520B2 (en) Siloxan polymer film on semiconductor substrate
US6649540B2 (en) Organosilane CVD precursors and their use for making organosilane polymer low-k dielectric film
WO2012018210A2 (ko) 사이클릭 박막 증착 방법
TWI753341B (zh) 聚合物和硬罩幕組成物以及形成圖案的方法
WO2021096326A1 (ko) 표면 보호 물질을 이용한 박막 형성 방법
WO2017026676A1 (ko) 플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법
WO2012018211A2 (ko) 사이클릭 박막 증착 방법
WO2015142053A1 (ko) 유기 게르마늄 아민 화합물 및 이를 이용한 박막 증착 방법
TW202024791A (zh) 硬罩幕組成物、硬罩幕層以及形成圖案的方法
WO2023128331A1 (ko) 절연막 패턴 형성 방법, 패턴 형성에 사용되는 전구체 및 반도체 소자
WO2021141324A1 (ko) 표면 보호 물질을 이용한 박막 형성 방법
WO2017082695A2 (ko) 탄소, 산소, 및 금속을 포함하는 금속탄화산화물 박막 및 그의 제조방법
TW202024159A (zh) 硬罩幕組成物、硬罩幕層以及形成圖案的方法
WO2024117887A1 (ko) 절연막 패턴 형성 방법 및 반도체 소자
WO2020209527A1 (ko) 고두께 스핀 온 카본 하드마스크 조성물 및 이를 이용한 패턴화 방법
WO2022139535A1 (ko) 상부 표면 개질제를 이용하는 박막 형성 방법
WO2022108034A1 (ko) 선택성 부여제를 이용한 영역 선택적 박막 형성 방법
KR20100032895A (ko) 패턴 로딩 애플리케이션들을 위한 저온 ｓａｃｖｄ 프로세스들
JP2002009070A (ja) 低誘電率を有する誘電体膜の堆積方法
WO2014073892A1 (ko) 실리콘-함유 박막의 제조 방법
WO2025135433A1 (ko) 반도체 기판 상의 실리콘 산화막의 증착 방법 및 이를 포함하는 반도체 소자의 제조 방법
WO2021096155A1 (ko) 원자층 증착 및 기상 증착용 기판 표면 개질제 및 이를 이용한 기판 표면의 개질 방법
WO2016043420A1 (ko) 절연막 증착 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22916477

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2024538131

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22916477

Country of ref document: EP

Kind code of ref document: A1