WO2023112652A1 - 弾性波装置 - Google Patents

弾性波装置 Download PDF

Info

Publication number
WO2023112652A1
WO2023112652A1 PCT/JP2022/043805 JP2022043805W WO2023112652A1 WO 2023112652 A1 WO2023112652 A1 WO 2023112652A1 JP 2022043805 W JP2022043805 W JP 2022043805W WO 2023112652 A1 WO2023112652 A1 WO 2023112652A1
Authority
WO
WIPO (PCT)
Prior art keywords
edge
main surface
piezoelectric layer
idt
package substrate
Prior art date
Application number
PCT/JP2022/043805
Other languages
English (en)
French (fr)
Inventor
千尋 照田
保昭 新
芳久 岡野
潤平 安田
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023112652A1 publication Critical patent/WO2023112652A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves

Definitions

  • Patent Literature 1 discloses an example of an acoustic wave device including a plurality of surface acoustic wave resonators.
  • a surface acoustic wave chip having a plurality of surface acoustic wave resonators formed on a piezoelectric substrate is mounted on a package substrate.
  • the direction of the crystal Z-axis of the piezoelectric substrate is inclined outward from the central portion of the package substrate as it goes from the surface of the piezoelectric substrate on the package substrate side to the opposite surface. Thereby, deformation of the piezoelectric substrate due to temperature change is suppressed.
  • Polarization reversal may occur in the piezoelectric substrate when stress is applied to the piezoelectric substrate or voltage is applied to the IDT (Interdigital Transducer) electrodes of the surface acoustic wave resonator. If the surface acoustic wave resonator formed on the piezoelectric substrate is affected by the polarization reversal, the electrical characteristics of the surface acoustic wave resonator may deteriorate. In the acoustic wave device described in Patent Document 1, it was difficult to sufficiently suppress the polarization reversal.
  • An object of the present invention is to provide an elastic wave device capable of suppressing polarization reversal.
  • a package substrate including a first main surface and an acoustic wave element chip mounted on the first main surface of the package substrate, which face each other a piezoelectric layer including a second principal surface and a third principal surface; and the second principal surface positioned closer to the first principal surface than the second principal surface and the third principal surface.
  • the elastic wave element chip having a plurality of IDT electrodes each having a plurality of electrode fingers provided on the surface of the package substrate.
  • the piezoelectric layer has one side and a second side, and the second main surface of the piezoelectric layer is positioned closer to the first side than the first side and the second side in plan view.
  • a region where the adjacent electrode fingers overlap when viewed from a direction perpendicular to the direction in which the plurality of electrode fingers extend is an intersection region, and a dimension of the intersection region along the direction in which the plurality of electrode fingers extends is
  • the IDT electrode closest to the first edge portion among the plurality of IDT electrodes is defined as the edge-side IDT electrode
  • the number of pairs of the plurality of electrode fingers of the edge-side IDT electrode and , the product of the cross width is the smallest among the products of the logarithms of the plurality of electrode fingers of the plurality of IDT electrodes and the cross width.
  • a package substrate including a first main surface, and an elastic wave element chip mounted on the first main surface of the package substrate, a piezoelectric layer including a second principal surface and a third principal surface that meet; and the second principal surface positioned closer to the first principal surface than the second principal surface and the third principal surface a plurality of IDT electrodes provided on a main surface and each having a plurality of electrode fingers;
  • a series arm resonator and a plurality of parallel arm resonators including IDT electrodes are configured, the first main surface of the package substrate has a first side and a second side facing each other, and A first edge portion in which the second main surface of the piezoelectric layer is located on the first side side of the first side and the second side in plan view; It has a second edge facing the first edge, and the distance between the first edge and the first edge in a plan view is the second edge and the first edge.
  • the piezoelectric layer has a Z-axis as a crystal axis longer than the distance between the second edges, and the Z-axis extends from the third main surface of the piezoelectric layer to the second edge. It is inclined with respect to the thickness direction of the piezoelectric layer so as to move toward the first edge portion side toward the main surface, and is closest to the first edge portion among the plurality of IDT electrodes. Assuming that the closest IDT electrode is the edge side IDT electrode, the IDT electrode of the parallel arm resonator positioned closest to the input end among the plurality of parallel arm resonators is the edge side IDT electrode.
  • a package substrate including a first main surface, and an acoustic wave element chip mounted on the first main surface of the package substrate,
  • a piezoelectric layer including a second principal surface and a third principal surface that face each other; and the second principal surface positioned closer to the first principal surface than the second principal surface and the third principal surface.
  • the elastic wave element chip having a plurality of IDT electrodes each having a plurality of electrode fingers provided on the main surface of the piezoelectric layer, and on the second main surface of the piezoelectric layer, each A plurality of surface acoustic wave resonators including the IDT electrodes are configured, the plurality of surface acoustic wave resonators including a series arm resonator and a plurality of parallel arm resonators, and the first surface acoustic wave resonator of the package substrate.
  • a main surface has a first side and a second side facing each other, and the second main surface of the piezoelectric layer is the first side and the second side in plan view.
  • the dimension along the direction in which the finger extends is the cross width, and when the IDT electrode closest to the first edge portion among the plurality of IDT electrodes is defined as the edge side IDT electrode, the IDT electrode that is not serially divided
  • the IDT electrode of the parallel arm resonator is the edge-side IDT electrode, and the plurality of IDT electrodes in at least one of the surface acoustic wave resonators located closest to the input end side.
  • the product of the number of pairs of electrode fingers of the edge-side IDT electrode and the width of intersection is smaller than the product of the number of pairs of electrode fingers and the width of intersection.
  • FIG. 1 is a schematic front cross-sectional view of an elastic wave device according to a first embodiment of the present invention.
  • FIG. 2 is a circuit diagram of the acoustic wave device chip according to the first embodiment of the present invention.
  • FIG. 3 is a plan view of a parallel arm resonator according to the first embodiment of the invention.
  • FIG. 4 is a schematic perspective plan view showing an electrode structure and the like formed on the second main surface of the piezoelectric substrate of the elastic wave device according to the first embodiment of the present invention.
  • FIG. 1 is a schematic front cross-sectional view of an elastic wave device according to a first embodiment of the present invention.
  • FIG. 2 is a circuit diagram of the acoustic wave device chip according to the first embodiment of the present invention.
  • FIG. 3 is a plan view of a parallel arm resonator according to the first embodiment of the invention.
  • FIG. 4 is a schematic perspective plan view showing an electrode structure and the like formed on the second main surface of the piezoelectric
  • FIG. 5 is a schematic cross-sectional view along a direction perpendicular to the direction in which the first edge portion extends, for explaining the direction of the Z-axis in the crystal axis of the piezoelectric substrate in the first embodiment of the present invention; is.
  • FIG. 6 is a diagram showing the distribution of the amount of displacement of the elastic wave device of the first reference example.
  • FIG. 7 is a diagram showing the distribution of the amount of displacement of the elastic wave device of the second reference example.
  • FIG. 8 is a schematic cross-sectional view along a direction perpendicular to the direction in which the first edge portion extends, for explaining the configuration of the piezoelectric substrate in the modified example of the first embodiment of the present invention.
  • FIG. 6 is a diagram showing the distribution of the amount of displacement of the elastic wave device of the first reference example.
  • FIG. 7 is a diagram showing the distribution of the amount of displacement of the elastic wave device of the second reference example.
  • FIG. 8 is a schematic cross-sectional view along a direction
  • FIG. 13 is a schematic perspective plan view showing an electrode structure and the like formed on the second main surface of the piezoelectric substrate of an elastic wave device according to a fifth embodiment of the present invention.
  • FIG. 14 is a schematic perspective plan view showing an electrode structure and the like configured on the second main surface of the piezoelectric substrate of an elastic wave device according to a sixth embodiment of the present invention.
  • FIG. 15 is a schematic perspective plan view showing an electrode structure and the like configured on the second main surface of the piezoelectric substrate of an elastic wave device according to a seventh embodiment of the present invention.
  • FIG. 16 is a schematic perspective plan view showing an electrode structure and the like formed on the second main surface of the piezoelectric substrate of an elastic wave device according to an eighth embodiment of the present invention.
  • FIG. 1 is a schematic front cross-sectional view of an elastic wave device according to a first embodiment of the present invention.
  • a surface acoustic wave resonator which will be described later, is shown by a schematic diagram in which two diagonal lines are added to a rectangle.
  • the acoustic wave device 10 has an acoustic wave element chip 1 and a package substrate 2 .
  • Package substrate 2 has a first main surface 2a.
  • An acoustic wave element chip 1 is mounted on the first main surface 2 a of the package substrate 2 .
  • FIG. 2 is a circuit diagram of the acoustic wave device chip in the first embodiment.
  • the elastic wave device chip 1 is a ladder filter.
  • the acoustic wave device chip 1 has an input terminal 9A, an output terminal 9B, a plurality of series arm resonators, and a plurality of parallel arm resonators. More specifically, the plurality of series arm resonators are a series arm resonator S1, a series arm resonator S2 and a series arm resonator S3.
  • the plurality of parallel arm resonators are a parallel arm resonator P1 and a parallel arm resonator P2.
  • a series arm resonator S1, a series arm resonator S2, and a series arm resonator S3 are connected in series between the input terminal 9A and the output terminal 9B.
  • a parallel arm resonator P1 is connected between the connection point between the series arm resonators S1 and S2 and the ground potential.
  • a parallel arm resonator P2 is connected between the connection point between the series arm resonators S2 and S3 and the ground potential.
  • the circuit configuration of the acoustic wave device chip 1 is not limited to the above.
  • all series arm resonators and all parallel arm resonators are surface acoustic wave resonators.
  • a specific configuration of the surface acoustic wave resonator is shown below.
  • FIG. 3 is a plan view of the parallel arm resonator in the first embodiment.
  • a parallel arm resonator P2 has a piezoelectric substrate 3 and an IDT electrode 4 .
  • the piezoelectric substrate 3 is a substrate consisting of only a piezoelectric layer. When the piezoelectric substrate 3 consists of only a piezoelectric layer, the piezoelectric substrate 3 is synonymous with the piezoelectric layer.
  • the piezoelectric substrate 3 may be a laminated substrate including piezoelectric layers.
  • An anisotropic material such as lithium niobate or lithium tantalate is preferably used as the material of the piezoelectric layer. Lithium niobate is, for example, LiNbO 3 and lithium tantalate is, for example, LiTaO 3 .
  • the piezoelectric substrate 3 has a second main surface 3a, a third main surface 3b, and a side surface 3c.
  • the second main surface 3a and the third main surface 3b face each other.
  • the side surface 3c is connected to the second main surface 3a and the third main surface 3b.
  • the IDT electrodes 4 are provided on the second main surface 3 a of the piezoelectric substrate 3 .
  • elastic waves are excited.
  • a pair of reflectors 5A and 5B are provided on both sides of the IDT electrode 4 on the second main surface 3a in the elastic wave propagation direction.
  • the IDT electrode 4 has a first busbar 18A and a second busbar 18B, and a plurality of first electrode fingers 19A and a plurality of second electrode fingers 19B.
  • the first busbar 18A and the second busbar 18B face each other.
  • One end of each of the plurality of first electrode fingers 19A is connected to the first bus bar 18A.
  • One ends of the plurality of second electrode fingers 19B are each connected to the second bus bar 18B.
  • the plurality of first electrode fingers 19A and the plurality of second electrode fingers 19B are interdigitated with each other.
  • the plurality of first electrode fingers 19A and the plurality of second electrode fingers 19B may be simply referred to as electrode fingers.
  • the electrode finger extending direction is orthogonal to the elastic wave propagation direction in this embodiment.
  • the IDT electrode 4, the reflector 5A and the reflector 5B may consist of a single-layer metal film, or may consist of a laminated metal film.
  • FIG. 4 is a schematic perspective plan view showing an electrode structure and the like formed on the second main surface of the piezoelectric substrate of the elastic wave device according to the first embodiment.
  • 1 is a schematic cross-sectional view taken along line II in FIG.
  • all the surface acoustic wave resonators of the acoustic wave device chip 1 share the piezoelectric substrate 3 .
  • parallel arm resonators other than parallel arm resonator P2 and a plurality of series arm resonators also have IDT electrodes and a pair of reflectors.
  • the acoustic wave propagation direction of all surface acoustic wave resonators is parallel to the direction in which the first edge portion 3d of the piezoelectric substrate 3 extends.
  • the acoustic wave propagation directions of all surface acoustic wave resonators need not necessarily be parallel to the direction in which the first edge portion 3d of the piezoelectric substrate 3 extends.
  • the capacitance of the IDT electrode 4 of the parallel arm resonator P2 is the smallest among the plurality of IDT electrodes of the plurality of surface acoustic wave resonators. More specifically, when the IDT electrode is viewed from the direction orthogonal to the extending direction of the electrode fingers, that is, from the elastic wave propagation direction, the regions where adjacent electrode fingers overlap each other are crossing regions.
  • the product of the logarithm of the plurality of electrode fingers of the IDT electrode 4 and the crossing width is the smallest among the plurality of IDT electrodes, where the crossing width is the dimension of the crossing region along the direction in which the electrode fingers extend. That is, when the product of the logarithm and the crossing width of a plurality of electrode fingers is defined as the logarithm ⁇ crossing width, the logarithm ⁇ crossing width of the IDT electrode 4 is smallest.
  • the acoustic wave element chip 1 is flip-chip mounted on the first main surface 2 a of the package substrate 2 . More specifically, of the second main surface 3a and the third main surface 3b of the piezoelectric substrate 3, the second main surface 3a is located on the package substrate 2 side. The second principal surface 3 a is joined to the first principal surface 2 a by a plurality of bumps 8 .
  • the elastic wave device 10 has a CSP (Chip Size Package) structure.
  • the center position of the package substrate 2 and the center position of the piezoelectric substrate 3 do not overlap in plan view. More specifically, in the present embodiment, in plan view, the position of the center of the package substrate 2 and the piezoelectric substrate in the direction orthogonal to the acoustic wave propagation direction of each surface acoustic wave resonator, that is, in the electrode finger extension direction. The position of the center of 3 is different.
  • plan view means viewing from a direction corresponding to the upper direction in FIG. 1 or the like. In FIG. 1, for example, of the piezoelectric substrate 3 side and the package substrate 2 side, the piezoelectric substrate 3 side is the upper side.
  • the first main surface 2a of the package substrate 2 has a first side 2d and a second side 2e.
  • the first side 2d and the second side 2e face each other.
  • the second principal surface 3a of the piezoelectric substrate 3 has a first edge portion 3d and a second edge portion 3e.
  • the first edge portion 3d and the second edge portion 3e face each other.
  • the first side 2d, the second side 2e, the first edge portion 3d and the second edge portion 3e extend in parallel.
  • the first side 2d, the second side 2e, the first edge portion 3d, and the second edge portion 3e may extend in directions that are not parallel to each other.
  • the first edge portion 3d is located on the first side 2d side of the package substrate 2. .
  • the distance between the first side 2d and the first edge portion 3d in plan view is defined as a first outer peripheral edge distance A1
  • the distance between the second side 2e and the second edge portion 3e is When the distance is defined as the second distance A2 between the outer peripheral edges, the first distance A1 between the outer peripheral edges is longer than the second distance A2 between the outer peripheral edges.
  • the piezoelectric substrate 3 has X, Y and Z axes as crystal axes.
  • the Z-axis of the piezoelectric substrate 3 is inclined with respect to the thickness direction of the piezoelectric substrate 3 . More specifically, as shown in FIG. 5, the Z-axis is directed toward the first edge portion 3d as it goes from the third principal surface 3b of the piezoelectric substrate 3 to the second principal surface 3a. Inclined.
  • the direction in which the first edge portion 3d extends is orthogonal to the direction of the Z-axis.
  • the acoustic wave propagation directions of all the surface acoustic wave resonators are orthogonal to the direction of the Z-axis.
  • the second principal surface 3a of the piezoelectric substrate 3 is provided with the input terminal 9A, the output terminal 9B, and a plurality of ground terminals 9C.
  • the ground terminal 9C is connected to ground potential.
  • the bumps 8 are joined to the respective terminals.
  • the acoustic wave element chip 1 is electrically connected to the package substrate 2 by a plurality of bumps 8. As shown in FIG.
  • the IDT electrode closest to the first edge portion 3d of the piezoelectric substrate 3 is the edge-side IDT electrode.
  • the feature of this embodiment resides in having the following configuration. 1) The first outer edge-to-edge distance A1 is longer than the second outer edge-to-edge distance A2. 2) The piezoelectric substrate 3 is arranged so that the Z-axis of the piezoelectric substrate 3 moves toward the first edge portion 3d from the third principal surface 3b toward the second principal surface 3a. Be inclined with respect to the thickness direction.
  • the IDT electrode 4 of the parallel arm resonator P2 is an edge-side IDT electrode, and the logarithm ⁇ crossing width of the edge-side IDT electrode is the smallest among the logarithm ⁇ crossing width of each of the plurality of IDT electrodes. Thereby, polarization reversal can be suppressed. This is explained below.
  • Polarization reversal can occur when stress is applied to the piezoelectric substrate or voltage is applied to the IDT electrodes.
  • stress is applied to the piezoelectric substrate, charges are generated on the surface of the piezoelectric substrate. Due to this charge, a voltage is applied to the portion where the IDT electrode is provided.
  • C the capacitance
  • V the voltage
  • FIG. 6 is a diagram showing the distribution of the amount of displacement of the elastic wave device of the first reference example.
  • FIG. 7 is a diagram showing the distribution of the amount of displacement of the elastic wave device of the second reference example.
  • the above distribution of the amount of displacement is the result of obtaining the amount of displacement [ ⁇ m] when the elastic wave device is subjected to a temperature change of +100° C. based on the normal temperature of 25° C. by thermal stress analysis using the finite element method.
  • the overall displacement near the first edge portion 103d of the piezoelectric substrate 103 is greater than that in the second reference example. It can be seen that it is getting smaller. Therefore, since the acoustic wave device has both configurations 1) and 2), the thermal stress applied near the first edge portion 103d of the piezoelectric substrate 103 is reduced, and the thermal stress near the first edge portion 103d is It can be seen that the displacement is suppressed.
  • this embodiment since this embodiment has the above configurations 1) and 2), the thermal stress applied near the first edge portion 3d of the piezoelectric substrate 3 can be reduced, and the first edge Displacement in the vicinity of the edge 3d can be suppressed. As a result, it is possible to reduce the amount of charge generated in the vicinity of the first edge portion 3d. Therefore, it is possible to reduce the charge generated in the portion where the edge-side IDT electrode having the smallest capacitance is provided. Therefore, the generated voltage can be lowered, and the polarization reversal can be suppressed.
  • the dimension B1 along the Z-axis of the portion of the piezoelectric substrate 3 including the first edge portion 3d is is greater than the dimension B2 along the Z-axis of . Therefore, in the portion where the edge-side IDT electrode is provided, the coercive electric field is large, and the polarization reversal is much less likely to occur. In this way, it is possible to make polarization reversal less likely to occur in the portion where the edge-side IDT electrode, which has the smallest capacitance and is likely to cause polarization reversal, is provided. Therefore, polarization reversal can be effectively suppressed in the elastic wave device 10 as a whole.
  • the second main surface 3a of the piezoelectric substrate 3 may be the surface on the positive side or the surface on the negative side in the direction of the polarization axis. Regardless of whether the second main surface 3a is on the positive side or the negative side, the thermal stress applied to the vicinity of the first edge portion 3d can be suppressed as described above.
  • the acoustic wave element chip 1 only needs to have a plurality of surface acoustic wave resonators.
  • the plurality of surface acoustic wave resonators may not necessarily include series arm resonators and parallel arm resonators.
  • the logarithm ⁇ crossing width of the edge-side IDT electrodes should be the smallest among the logarithm ⁇ crossing width of each of the plurality of IDT electrodes.
  • a plurality of mounting terminals 12 are provided on the first main surface 2a of the package substrate 2. As shown in FIG. 1, a plurality of mounting terminals 12 are provided on the first main surface 2a of the package substrate 2. As shown in FIG. 1, An input terminal 9A, a ground terminal 9C, and the output terminal 9B are joined to each mounting terminal 12 by bumps 8 .
  • the package substrate 2 is a laminated substrate. An internal electrode 13 is provided between each layer. On the other hand, a plurality of external connection terminals 14 are provided on the outermost surface of the package substrate 2 facing the first main surface 2a. Furthermore, a plurality of via electrodes 7 are provided inside the package substrate 2 . The via electrode 7 penetrates at least one layer of the package substrate 2 . The plurality of via electrodes 7 connect the mounting terminals 12 and the internal electrodes 13, the via electrodes 7 connecting the internal electrodes 13, and the internal electrodes 13 and the external connection terminals 14. and a via electrode 7 that is connected to the via electrode 7 . Note that the package substrate 2 shown in FIG. 1 is an example, and the configuration of the package substrate 2 is not limited to the above.
  • the plurality of bumps 8 are preferably Au bumps. Thereby, the elastic wave device 10 can be made low-profile.
  • a sealing resin layer 6 is provided on the package substrate 2 so as to cover the acoustic wave element chip 1 .
  • the acoustic wave device chip 1 is protected, and damage to the acoustic wave device chip 1 can be suppressed.
  • the displacement of the package substrate 2 can be suppressed by providing the sealing resin layer 6 .
  • the first outer edge-to-edge distance A1 is longer than the second outer edge-to-edge distance A2. Therefore, the area of the portion covered with the sealing resin layer 6 between the first side 2d of the package substrate 2 and the first edge portion 3d of the piezoelectric substrate 3 in plan view is increased. be able to. As a result, the strength against external force of the portion of the package substrate 2 located near the first edge portion 3d of the piezoelectric substrate 3 can be effectively increased.
  • the piezoelectric substrate may be a laminated substrate including piezoelectric layers.
  • a piezoelectric substrate 3A in the modification of the first embodiment shown in FIG. 8 has a support substrate 15, an intermediate layer 16, and a piezoelectric layer 17.
  • a support substrate 15, an intermediate layer 16 and a piezoelectric layer 17 are laminated in this order.
  • the piezoelectric layer 17 has a second main surface 17a and a third main surface 17b. Of the second main surface 17a and the third main surface 17b of the piezoelectric layer 17, the third main surface 17b is located on the support substrate 15 side.
  • Each surface acoustic wave resonator is formed on the second main surface 17a.
  • the intermediate layer 16 is made of an appropriate dielectric film. Note that the intermediate layer 16 is not limited to a single-layer dielectric film, and may be a laminate of a plurality of dielectric films. As the material of the support substrate 15, for example, a semiconductor such as silicon or appropriate ceramics can be used. In addition, the piezoelectric substrate 3A may be a laminated substrate of the support substrate 15 and the piezoelectric layer 17 .
  • the configuration in which the piezoelectric substrate is a laminated substrate can also be applied to configurations of the present invention other than the first embodiment.
  • the portion of the piezoelectric substrate provided with the IDT electrodes having the smallest logarithm ⁇ intersection width is shown.
  • the IDT electrodes other than the above are edge-side IDT electrodes, it is possible to effectively suppress polarization reversal in the elastic wave device as a whole. An example of this is given below.
  • FIG. 9 is a schematic perspective plan view showing an electrode structure and the like configured on the second main surface of the piezoelectric substrate of the elastic wave device according to the second embodiment.
  • This embodiment differs from the first embodiment in that the IDT electrode of the parallel arm resonator positioned closest to the input end among the plurality of parallel arm resonators is the edge side IDT electrode. Furthermore, this embodiment differs from the first embodiment in circuit configuration. Except for the above points, the elastic wave device 20 of this embodiment has the same configuration as the elastic wave device 10 of the first embodiment.
  • a series arm resonator S21 and a series arm resonator S22 are connected in series between the input terminal 9A and the output terminal 9B.
  • a parallel arm resonator P21 is connected between the input terminal 9A and the ground terminal 9C.
  • a parallel arm resonator P22 is connected between the connection point between the series arm resonator S21 and the series arm resonator S22 and the ground terminal 9C.
  • the circuit configuration of the elastic wave element chip 21 is not limited to the above.
  • the parallel arm resonator closest to the input end that is, the parallel arm resonator closest to the input terminal 9A among the plurality of parallel arm resonators is the parallel arm resonator P21. More specifically, the parallel arm resonator P21 is connected to the input terminal 9A without passing through any series arm resonator. As shown in FIG. 9, the IDT electrode 24 of the parallel arm resonator P21 is the edge side IDT electrode.
  • the hot potential to which one bus bar of the IDT electrode in the parallel arm resonator closest to the input end is connected is the highest among hot potentials to which a plurality of parallel arm resonators are connected.
  • the hot potential refers to the signal potential.
  • the other bus bar is connected to ground potential. Therefore, the voltage applied to the IDT electrode in the parallel arm resonator closest to the input end is large. Therefore, polarization reversal is likely to occur in the portion of the piezoelectric substrate where the IDT electrodes are provided.
  • this embodiment has the configurations 1) and 2) above, like the first embodiment. Specifically, the first outer edge-to-edge distance A1 is longer than the second outer edge-to-edge distance A2. Further, the piezoelectric substrate 3 is arranged such that the Z-axis of the piezoelectric substrate 3 is directed toward the first edge portion 3d as it goes from the third main surface 3b to the second main surface 3a of the piezoelectric substrate 3. It is inclined with respect to the thickness direction. In addition to these, the IDT electrode 24 is an edge side IDT electrode. As a result, it is possible to effectively prevent the occurrence of polarization reversal in the portion where the edge-side IDT electrode is provided, where the polarization reversal is likely to occur. Therefore, polarization reversal can be effectively suppressed in the elastic wave device 20 as a whole.
  • the parallel arm resonator P21 is preferably connected to the input terminal 9A without passing through the series arm resonator.
  • the voltage applied to the edge side IDT electrode, which is the IDT electrode 24 of the parallel arm resonator P21, is particularly high. Therefore, the present invention is particularly suitable.
  • the parallel arm resonator P21 may be connected to the input terminal 9A via a series arm resonator.
  • the piezoelectric substrate 3 and the package substrate 2 have rectangular shapes in plan view.
  • the first edge portion 3d and the second edge portion 3e of the piezoelectric substrate 3 correspond to the long sides of the rectangle.
  • the first edge portion 3d and the second edge portion 3e may correspond to the short sides of the rectangle.
  • the first side 2d and the second side 2e of the package substrate 2 are long sides of the rectangle.
  • the first side 2d and the second side 2e may be short sides of the rectangle.
  • FIG. 10 is a schematic perspective plan view showing an electrode structure and the like configured on the second main surface of the piezoelectric substrate of the elastic wave device according to the third embodiment.
  • This embodiment differs from the first embodiment in the length of each edge of the piezoelectric substrate 33, the length of each side of the package substrate 32, and the circuit configuration.
  • This embodiment also differs from the first embodiment in that the logarithm ⁇ intersecting width of the edge-side IDT electrodes is not limited to the smallest of the logarithm ⁇ intersecting width of each of the plurality of IDT electrodes.
  • the number of pairs of IDT electrodes ⁇ the width of intersections is smaller than the number of pairs of IDT electrodes ⁇ the width of intersections in the surface acoustic wave resonator positioned closest to the input end.
  • the elastic wave device 30 of this embodiment has the same configuration as the elastic wave device 10 of the first embodiment.
  • the piezoelectric substrate 33 in this embodiment has a first edge portion 33d, a second edge portion 33e, a third edge portion 33f and a fourth edge portion 33g.
  • the third edge portion 33f and the fourth edge portion 33g are connected to the first edge portion 33d and the second edge portion 33e.
  • the third edge portion 33f and the fourth edge portion 33g face each other.
  • the lengths of the first edge portion 33d and the second edge portion 33e are shorter than the lengths of the third edge portion 33f and the fourth edge portion 33g.
  • the lengths of the first edge portion 33d and the second edge portion 33e may be longer than the lengths of the third edge portion 33f and the fourth edge portion 33g.
  • the package substrate 32 has a first side 32d, a second side 32e, a third side 32f and a fourth side 32g.
  • the third side 32f and the fourth side 32g are connected to the first side 32d and the second side 32e.
  • the third side 32f and the fourth side 32g face each other.
  • the lengths of the first side 32d and the second side 32e are shorter than the lengths of the third side 32f and the fourth side 32g.
  • the lengths of the first side 32d and the second side 32e may be longer than the lengths of the third side 32f and the fourth side 32g.
  • a series arm resonator S31a, a series arm resonator S31b, a series arm resonator S32a, a series arm resonator S32b, and a series arm resonator S33 are connected in series between the input terminal 9A and the output terminal 9B.
  • the series arm resonator S31a and the series arm resonator S31b are split resonators obtained by serially dividing one series arm resonator.
  • the series arm resonator S32a and the series arm resonator S32b are also divided resonators obtained by dividing one series arm resonator in series.
  • the parallel arm resonator P31a and the parallel arm resonator P31b are connected in series between the connection point between the series arm resonator S31b and the series arm resonator S32a and the ground terminal 9C.
  • a parallel arm resonator P32a and a parallel arm resonator P32b are connected in series between a connection point between the series arm resonator S32b and the series arm resonator S33 and the ground terminal 9C.
  • a parallel arm resonator P33 is connected between the output terminal 9B and the ground terminal 9C.
  • the parallel arm resonator P31a and the parallel arm resonator P31b are divided resonators obtained by serially dividing one parallel arm resonator.
  • the parallel arm resonator P32a and the parallel arm resonator P32b are also divided resonators obtained by serially dividing one parallel arm resonator.
  • the parallel arm resonator P33 is not a split resonator.
  • the circuit configuration of the elastic wave device chip 31 is not limited to the above.
  • the applied voltage can be lowered, so that the polarization reversal is less likely to occur in the portion where the divided resonators are formed.
  • not all resonators are necessarily serially divided in a ladder filter. Polarization inversion is more likely to occur in the portions where the IDT electrodes of the resonators that are not serially divided are provided than in the portions where the IDT electrodes of the divided resonators are provided.
  • the IDT electrodes having a small logarithm ⁇ intersection width have a small capacitance, polarization reversal is likely to occur in the portion where the IDT electrodes are provided.
  • the parallel arm resonator is connected to hot potential and ground potential, so the applied voltage is large. Therefore, polarization reversal is likely to occur in the portion where the IDT electrodes of the parallel arm resonator are provided. All of these conditions that facilitate the occurrence of polarization reversal correspond to the portion of the piezoelectric substrate 33 where the IDT electrodes 34 are provided.
  • this embodiment has the configurations 1) and 2) above, like the first embodiment. Specifically, the first outer edge-to-edge distance A1 is longer than the second outer edge-to-edge distance A2. Further, the thickness direction of the piezoelectric substrate 33 is adjusted so that the Z axis of the piezoelectric substrate 33 is directed toward the first edge portion 33d as it goes from the third main surface to the second main surface of the piezoelectric substrate 33. is tilted with respect to In addition to these, the IDT electrode 34 is an edge side IDT electrode. As a result, it is possible to effectively prevent the occurrence of polarization reversal in the portion where the edge-side IDT electrode is provided, where the polarization reversal is likely to occur. Therefore, polarization reversal can be effectively suppressed in the elastic wave device 30 as a whole.
  • This embodiment differs from the first embodiment in that it has the same piezoelectric substrate 33 and package substrate 32 as in the third embodiment, and also in the arrangement and circuit configuration of the plurality of bumps 8 . Except for the above points, the elastic wave device of this embodiment has the same configuration as the elastic wave device 10 of the first embodiment.
  • the number of pairs of edge-side IDT electrodes ⁇ intersecting width in this embodiment is the smallest among the number of pairs of IDT electrodes ⁇ intersecting width of the plurality of IDT electrodes in the acoustic wave device chip 41 .
  • a plurality of of bumps 8 are arranged along each of the first edge portion 33d, the second edge portion 33e, the third edge portion 33f, and the fourth edge portion 33g of the piezoelectric substrate 33. It is assumed that the bumps 8 provided near the intersection of the two edges are arranged along both of the two edges. Therefore, in this embodiment, two bumps 8 are arranged along each edge.
  • the pitch between the plurality of bumps 8 arranged along the first edge 33d is equal to the pitch between the plurality of bumps 8 arranged along the third edge 33f and the fourth edge 33g. shorter than the pitch in between.
  • the IDT electrode 44 which is the edge side IDT electrode, is arranged so as to be sandwiched between two bumps 8 out of the plurality of bumps 8 arranged along the first edge portion 33d of the piezoelectric substrate 33. As shown in FIG. Since the edge-side IDT electrode is sandwiched between the two bumps 8 and the pitch between the bumps 8 is short, the displacement of the portion of the piezoelectric substrate 33 where the edge-side IDT electrode is provided can be effectively suppressed. can be done.
  • the configurations 1) and 2) similar to those of the first embodiment can further suppress the displacement of the portions where the edge-side IDT electrodes are provided. Therefore, it is possible to further suppress the polarization reversal in the portion where the edge-side IDT electrode is provided, where the polarization reversal is likely to occur. Therefore, polarization reversal can be further suppressed in the elastic wave device as a whole.
  • edge-side IDT electrode should be arranged so as to be sandwiched between the two bumps 8 .
  • the circuit configuration of this embodiment will be described below.
  • FIG. 12 is a circuit diagram of an acoustic wave device chip according to the fourth embodiment.
  • the elastic wave element chip 41 has an input terminal 9A and an output terminal 9B, a longitudinally coupled resonator type elastic wave filter 45, a series arm resonator S41, and a plurality of parallel arm resonators. More specifically, the multiple parallel arm resonators are a parallel arm resonator P41 and a parallel arm resonator P42. In this embodiment, the series arm resonator S41 is used as a series trap. The parallel arm resonator P41 and the parallel arm resonator P42 are used as parallel traps.
  • a longitudinally coupled resonator type elastic wave filter 45 is connected between the input terminal 9A and the output terminal 9B.
  • a series arm resonator S41 is connected between the input terminal 9A and the longitudinally coupled resonator type elastic wave filter 45.
  • a parallel arm resonator P41 is connected between the input terminal 9A and the ground potential.
  • a parallel arm resonator P42 is connected between the output terminal 9B and the ground potential.
  • the IDT electrode 44 of the parallel arm resonator P41 shown in FIG. 11 is the edge side IDT electrode. Note that the circuit configuration of the elastic wave element chip 41 is not limited to the above.
  • the acoustic wave device chip is a band-pass filter.
  • the elastic wave device chip may be a duplexer, a multiplexer, or the like.
  • a plurality of element chips, which are band-pass filters, may be mounted on the package substrate.
  • the elastic wave device as a whole may be configured as a duplexer, a multiplexer, or the like. An example of this is given below.
  • FIG. 13 is a schematic perspective plan view showing an electrode structure and the like configured on the second main surface of the piezoelectric substrate of the elastic wave device according to the fifth embodiment.
  • an electrode structure in an element chip 51B, which will be described later, is omitted.
  • the elastic wave device 50 of this embodiment is a duplexer. More specifically, in acoustic wave device 50 , two element chips are mounted on first main surface 2 a of package substrate 2 .
  • One element chip is an acoustic wave element chip 41 having the same configuration as that of the fourth embodiment.
  • the elastic wave element chip 41 is a reception filter.
  • the other element chip 51B also has the configuration of the elastic wave element chip of the present invention.
  • Element chip 51B is a transmission filter.
  • the elastic wave element chip 41 and the element chip 51B are commonly connected to a common connection terminal 59 schematically shown in FIG.
  • the common connection terminal 59 is an antenna terminal.
  • An antenna terminal is connected to the antenna.
  • the first distance A1 between the outer peripheral edges is longer than the second distance A2 between the outer peripheral edges.
  • the elastic wave element chip 41 has the configurations of 2) and 3) above. The same applies to the element chip 51B. Therefore, polarization reversal can be effectively suppressed in the elastic wave device 50 as a whole.
  • FIG. 14 is a schematic perspective plan view showing an electrode structure and the like formed on the second main surface of the piezoelectric substrate of the elastic wave device according to the sixth embodiment. Note that FIG. 14 omits electrode structures other than the input terminals and output terminals of the element chips 61B and 61C, which will be described later.
  • the first distance A1 between the outer peripheral edges also includes the dimension of the portion where the element chip 61B or the element chip 61C other than the elastic wave element chip 1 is provided in plan view. The same applies to the following seventh and eighth embodiments.
  • the elastic wave device of this embodiment has an elastic wave element chip 1 and an element chip 71B. Specifically, on the first main surface 2a of the package substrate 2, the acoustic wave element chip 1 having the same configuration as that of the first embodiment is mounted. Further, an element chip 71B is mounted on the first main surface 2a. The acoustic wave device chip 1 and the device chip 71B are not electrically connected. The acoustic wave device chip 1 and the device chip 71B are devices independent of each other.
  • FIG. 16 is a schematic perspective plan view showing an electrode structure and the like formed on the second main surface of the piezoelectric substrate of the elastic wave device according to the eighth embodiment.
  • an electrode structure in element chips 81B and 81C, which will be described later, is omitted.
  • the elastic wave device of this embodiment has an elastic wave element chip 1, an element chip 81B, and an element chip 81C. Specifically, on the first main surface 2a of the package substrate 2, the acoustic wave element chip 1 having the same configuration as that of the first embodiment is mounted. Further, an element chip 81B and an element chip 81C are mounted on the first main surface 2a. The acoustic wave device chip 1, the device chip 81B and the device chip 81C are not electrically connected. The acoustic wave device chip 1, the device chip 81B and the device chip 81C are devices independent of each other.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

分極反転を抑制することができる、弾性波装置を提供する。　本発明の弾性波装置１０は、第１の主面２ａを含むパッケージ基板２と、パッケージ基板２の第１の主面２ａに搭載されている弾性波素子チップであって、対向し合う第２の主面３ａ及び第３の主面を含む圧電体層（圧電性基板３）と、第２の主面３ａ及び第３の主面のうち第１の主面２ａ側に位置している第２の主面３ａに設けられており、それぞれ複数の電極指を有する複数のＩＤＴ電極とを有する弾性波素子チップ１とを備える。パッケージ基板２の第１の主面２ａは、対向し合う第１の辺２ｄ及び第２の辺２ｅを有する。圧電体層の第２の主面３ａは、平面視において、第１の辺２ｄ及び第２の辺２ｅのうち第１の辺２ｄ側に位置している第１の端縁部３ｄ、及び第１の端縁部３ｄに対向している第２の端縁部３ｅを有する。平面視において、第１の辺２ｄ及び第１の端縁部３ｄの間の第１の外周縁間距離Ａ１が、第２の辺２ｅ及び第２の端縁部３ｅの間の第２の外周縁間距離Ａ２よりも長い。圧電体層は結晶軸としてのＺ軸を有する。Ｚ軸は、圧電体層の第３の主面から第２の主面３ａに向かうにつれて第１の端縁部３ｄ側に向かうように、圧電体層の厚み方向に対して傾斜している。ＩＤＴ電極を、複数の電極指が延びる方向と直交する方向から見たときに、隣り合う電極指同士が重なり合う領域が交叉領域であり、交叉領域の複数の電極指が延びる方向に沿う寸法が交叉幅である。複数のＩＤＴ電極のうち、最も第１の端縁部３ｄに近い位置のＩＤＴ電極を端縁側ＩＤＴ電極としたとき、端縁側ＩＤＴ電極の複数の電極指の対数と、交叉幅との積が、複数のＩＤＴ電極のそれぞれの複数の電極指の対数と、交叉幅との積のうち最も小さい。

Description

弾性波装置
　本発明は、弾性波装置に関する。
　従来、弾性波装置は、携帯電話機のフィルタなどに広く用いられている。下記の特許文献１には、複数の弾性表面波共振子を含む弾性波装置の一例が開示されている。この弾性波装置においては、複数の弾性表面波共振子が圧電性基板上において構成された弾性表面波チップが、パッケージ基板に搭載されている。圧電性基板の結晶Ｚ軸の向きは、圧電性基板のパッケージ基板側の面から反対側の面に向かうに従って、パッケージ基板の中央部から外側に向かうように傾斜している。これにより、温度変化による圧電性基板の変形の抑制が図られている。
特開２０１６－００９８７４号公報
　圧電性基板に応力が加えられたり、弾性表面波共振子のＩＤＴ（Ｉｎｔｅｒｄｉｇｉｔａｌ　Ｔｒａｎｓｄｕｃｅｒ）電極に電圧が印加されたりすることにより、圧電性基板において分極反転が生じる場合がある。圧電性基板上において構成されている弾性表面波共振子に分極反転の影響が及ぶと、弾性表面波共振子の電気的特性が劣化するおそれがある。特許文献１に記載の弾性波装置においては、分極反転を十分に抑制することは困難であった。
　本発明の目的は、分極反転を抑制することができる、弾性波装置を提供することにある。
　本発明に係る弾性波装置のある広い局面では、第１の主面を含むパッケージ基板と、前記パッケージ基板の前記第１の主面に搭載されている弾性波素子チップであって、対向し合う第２の主面及び第３の主面を含む圧電体層と、前記第２の主面及び前記第３の主面のうち前記第１の主面側に位置している前記第２の主面に設けられており、それぞれ複数の電極指を有する複数のＩＤＴ電極と、を有する前記弾性波素子チップとが備えられており、前記パッケージ基板の前記第１の主面が、対向し合う第１の辺及び第２の辺を有し、前記圧電体層の前記第２の主面が、平面視において、前記第１の辺及び前記第２の辺のうち前記第１の辺側に位置している第１の端縁部、及び前記第１の端縁部に対向している第２の端縁部を有し、平面視において、前記第１の辺及び前記第１の端縁部の間の距離が、前記第２の辺及び前記第２の端縁部の間の距離よりも長く、前記圧電体層が結晶軸としてのＺ軸を有し、前記Ｚ軸が、前記圧電体層の前記第３の主面から前記第２の主面に向かうにつれて前記第１の端縁部側に向かうように、前記圧電体層の厚み方向に対して傾斜しており、前記ＩＤＴ電極を、前記複数の電極指が延びる方向と直交する方向から見たときに、隣り合う前記電極指同士が重なり合う領域が交叉領域であり、前記交叉領域の前記複数の電極指が延びる方向に沿う寸法が交叉幅であり、前記複数のＩＤＴ電極のうち、最も前記第１の端縁部に近い位置のＩＤＴ電極を端縁側ＩＤＴ電極としたとき、前記端縁側ＩＤＴ電極の前記複数の電極指の対数と、前記交叉幅との積が、前記複数のＩＤＴ電極のそれぞれの前記複数の電極指の対数と、前記交叉幅との積のうち最も小さい。
　本発明に係る弾性波装置の他の広い局面では、第１の主面を含むパッケージ基板と、前記パッケージ基板の前記第１の主面に搭載されている弾性波素子チップであって、対向し合う第２の主面及び第３の主面を含む圧電体層と、前記第２の主面及び前記第３の主面のうち前記第１の主面側に位置している前記第２の主面に設けられており、それぞれ複数の電極指を有する複数のＩＤＴ電極と、を有する前記弾性波素子チップとが備えられており、前記圧電体層の前記第２の主面において、それぞれ前記ＩＤＴ電極を含む直列腕共振子及び複数の並列腕共振子が構成されており、前記パッケージ基板の前記第１の主面が、対向し合う第１の辺及び第２の辺を有し、前記圧電体層の前記第２の主面が、平面視において、前記第１の辺及び前記第２の辺のうち前記第１の辺側に位置している第１の端縁部、及び前記第１の端縁部に対向している第２の端縁部を有し、平面視において、前記第１の辺及び前記第１の端縁部の間の距離が、前記第２の辺及び前記第２の端縁部の間の距離よりも長く、前記圧電体層が結晶軸としてのＺ軸を有し、前記Ｚ軸が、前記圧電体層の前記第３の主面から前記第２の主面に向かうにつれて前記第１の端縁部側に向かうように、前記圧電体層の厚み方向に対して傾斜しており、前記複数のＩＤＴ電極のうち、最も前記第１の端縁部に近い位置のＩＤＴ電極を端縁側ＩＤＴ電極としたとき、前記複数の並列腕共振子のうち最も入力端側に位置する並列腕共振子の前記ＩＤＴ電極が、前記端縁側ＩＤＴ電極である。
　本発明に係る弾性波装置のさらに他の広い局面では、第１の主面を含むパッケージ基板と、前記パッケージ基板の前記第１の主面に搭載されている弾性波素子チップであって、対向し合う第２の主面及び第３の主面を含む圧電体層と、前記第２の主面及び前記第３の主面のうち前記第１の主面側に位置している前記第２の主面に設けられており、それぞれ複数の電極指を有する複数のＩＤＴ電極と、を有する前記弾性波素子チップとが備えられており、前記圧電体層の前記第２の主面において、それぞれ前記ＩＤＴ電極を含む複数の弾性表面波共振子が構成されており、前記複数の弾性表面波共振子が、直列腕共振子及び複数の並列腕共振子を含み、前記パッケージ基板の前記第１の主面が、対向し合う第１の辺及び第２の辺を有し、前記圧電体層の前記第２の主面が、平面視において、前記第１の辺及び前記第２の辺のうち前記第１の辺側に位置している第１の端縁部、及び前記第１の端縁部に対向している第２の端縁部を有し、平面視において、前記第１の辺及び前記第１の端縁部の間の距離が、前記第２の辺及び前記第２の端縁部の間の距離よりも長く、前記圧電体層が結晶軸としてのＺ軸を有し、前記Ｚ軸が、前記圧電体層の前記第３の主面から前記第２の主面に向かうにつれて前記第１の端縁部側に向かうように、前記圧電体層の厚み方向に対して傾斜しており、前記ＩＤＴ電極を、前記複数の電極指が延びる方向と直交する方向から見たときに、隣り合う前記電極指同士が重なり合う領域が交叉領域であり、前記交叉領域の前記複数の電極指が延びる方向に沿う寸法が交叉幅であり、前記複数のＩＤＴ電極のうち、最も前記第１の端縁部に近い位置のＩＤＴ電極を端縁側ＩＤＴ電極としたとき、直列分割されていない前記並列腕共振子の前記ＩＤＴ電極が前記端縁側ＩＤＴ電極であり、かつ最も入力端側に位置する前記弾性表面波共振子のうち少なくとも１個の弾性表面波共振子における前記ＩＤＴ電極の前記複数の電極指の対数と、前記交叉幅との積よりも、前記端縁側ＩＤＴ電極の前記複数の電極指の対数と、前記交叉幅との積が小さい。
　本発明に係る弾性波装置によれば、分極反転を抑制することができる。
図１は、本発明の第１の実施形態に係る弾性波装置の略図的正面断面図である。 図２は、本発明の第１の実施形態における弾性波素子チップの回路図である。 図３は、本発明の第１の実施形態における並列腕共振子の平面図である。 図４は、本発明の第１の実施形態に係る弾性波装置の、圧電性基板における第２の主面において構成された電極構造などを示す、略図的透視平面図である。 図５は、本発明の第１の実施形態における、圧電性基板の結晶軸におけるＺ軸の方向を説明するための、第１の端縁部が延びる方向と直交する方向に沿う略図的断面図である。 図６は、第１の参考例の弾性波装置の変位量の分布を示す図である。 図７は、第２の参考例の弾性波装置の変位量の分布を示す図である。 図８は、本発明の第１の実施形態の変形例における圧電性基板の構成を説明するための、第１の端縁部が延びる方向と直交する方向に沿う略図的断面図である。 図９は、本発明の第２の実施形態に係る弾性波装置の、圧電性基板における第２の主面において構成された電極構造などを示す、略図的透視平面図である。 図１０は、本発明の第３の実施形態に係る弾性波装置の、圧電性基板における第２の主面において構成された電極構造などを示す、略図的透視平面図である。 図１１は、本発明の第４の実施形態に係る弾性波装置の、圧電性基板における第２の主面において構成された電極構造などを示す、略図的透視平面図である。 図１２は、本発明の第４の実施形態における弾性波素子チップの回路図である。 図１３は、本発明の第５の実施形態に係る弾性波装置の、圧電性基板における第２の主面において構成された電極構造などを示す、略図的透視平面図である。 図１４は、本発明の第６の実施形態に係る弾性波装置の、圧電性基板における第２の主面において構成された電極構造などを示す、略図的透視平面図である。 図１５は、本発明の第７の実施形態に係る弾性波装置の、圧電性基板における第２の主面において構成された電極構造などを示す、略図的透視平面図である。 図１６は、本発明の第８の実施形態に係る弾性波装置の、圧電性基板における第２の主面において構成された電極構造などを示す、略図的透視平面図である。
　以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
　なお、本明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。
　図１は、本発明の第１の実施形態に係る弾性波装置の略図的正面断面図である。図１においては、後述する弾性表面波共振子を、矩形に２本の対角線を加えた略図により示す。
　弾性波装置１０は、弾性波素子チップ１と、パッケージ基板２とを有する。パッケージ基板２は第１の主面２ａを有する。パッケージ基板２の材料としては、例えば、ガラスエポキシ樹脂や適宜のセラミックスなどを用いることができる。パッケージ基板２の第１の主面２ａに、弾性波素子チップ１が搭載されている。
　図２は、第１の実施形態における弾性波素子チップの回路図である。
　弾性波素子チップ１はラダー型フィルタである。弾性波素子チップ１は、入力端子９Ａ及び出力端子９Ｂと、複数の直列腕共振子と、複数の並列腕共振子とを有する。より具体的には、複数の直列腕共振子は直列腕共振子Ｓ１、直列腕共振子Ｓ２及び直列腕共振子Ｓ３である。複数の並列腕共振子は並列腕共振子Ｐ１及び並列腕共振子Ｐ２である。
　入力端子９Ａ及び出力端子９Ｂの間に、直列腕共振子Ｓ１、直列腕共振子Ｓ２及び直列腕共振子Ｓ３が互いに直列に接続されている。直列腕共振子Ｓ１及び直列腕共振子Ｓ２の間の接続点とグラウンド電位との間に、並列腕共振子Ｐ１が接続されている。直列腕共振子Ｓ２及び直列腕共振子Ｓ３の間の接続点とグラウンド電位との間に、並列腕共振子Ｐ２が接続されている。もっとも、弾性波素子チップ１の回路構成は上記に限定されない。
　本実施形態の弾性波素子チップ１では、全ての直列腕共振子及び全ての並列腕共振子は、弾性表面波共振子である。以下において、弾性表面波共振子の具体的な構成を示す。
　図３は、第１の実施形態における並列腕共振子の平面図である。
　並列腕共振子Ｐ２は、圧電性基板３と、ＩＤＴ電極４とを有する。圧電性基板３は圧電体層のみからなる基板である。圧電性基板３が圧電体層のみからなる場合、圧電性基板３は圧電体層と同義であるものとする。なお、圧電性基板３は、圧電体層を含む積層基板であってもよい。圧電体層の材料としては、例えば、ニオブ酸リチウムまたはタンタル酸リチウムなどの、異方性材料が好適に用いられる。ニオブ酸リチウムは、例えばＬｉＮｂＯ３であり、タンタル酸リチウムは、例えばＬｉＴａＯ３などである。
　なお、図１に示すように、圧電性基板３は、第２の主面３ａ及び第３の主面３ｂと、側面３ｃとを有する。第２の主面３ａ及び第３の主面３ｂは互いに対向している。側面３ｃは、第２の主面３ａ及び第３の主面３ｂに接続されている。
　図３に戻り、圧電性基板３の第２の主面３ａにＩＤＴ電極４が設けられている。ＩＤＴ電極４に交流電圧を印加することにより、弾性波が励振される。第２の主面３ａにおける、ＩＤＴ電極４の弾性波伝搬方向両側に、１対の反射器５Ａ及び反射器５Ｂが設けられている。
　ＩＤＴ電極４は、第１のバスバー１８Ａ及び第２のバスバー１８Ｂと、複数の第１の電極指１９Ａ及び複数の第２の電極指１９Ｂとを有する。第１のバスバー１８Ａ及び第２のバスバー１８Ｂは互いに対向している。複数の第１の電極指１９Ａの一端がそれぞれ、第１のバスバー１８Ａに接続されている。複数の第２の電極指１９Ｂの一端がそれぞれ、第２のバスバー１８Ｂに接続されている。複数の第１の電極指１９Ａ及び複数の第２の電極指１９Ｂは互いに間挿し合っている。以下においては、複数の第１の電極指１９Ａ及び複数の第２の電極指１９Ｂをまとめて、単に電極指と記載することがある。複数の電極指が延びる方向を電極指延伸方向としたときに、本実施形態では、電極指延伸方向は弾性波伝搬方向と直交している。
　ＩＤＴ電極４、反射器５Ａ及び反射器５Ｂは、単層の金属膜からなっていてもよく、あるいは積層金属膜からなっていてもよい。
　図４は、第１の実施形態に係る弾性波装置の、圧電性基板における第２の主面において構成された電極構造などを示す、略図的透視平面図である。なお、上記の図１は、図４中のＩ－Ｉ線に沿う略図的断面図である。
　図４に示すように、弾性波素子チップ１の全ての弾性表面波共振子は、圧電性基板３を共有している。並列腕共振子Ｐ２と同様に、並列腕共振子Ｐ２以外の並列腕共振子、及び複数の直列腕共振子も、ＩＤＴ電極及び１対の反射器を有する。本実施形態においては、全ての弾性表面波共振子の弾性波伝搬方向は、圧電性基板３の第１の端縁部３ｄが延びる方向と平行である。もっとも、必ずしも全ての弾性表面波共振子の弾性波伝搬方向が、圧電性基板３の第１の端縁部３ｄが延びる方向と平行ではなくともよい。
　本実施形態においては、複数の弾性表面波共振子の複数のＩＤＴ電極のうち、並列腕共振子Ｐ２のＩＤＴ電極４の容量が最も小さい。より詳細には、ＩＤＴ電極を、電極指延伸方向と直交する方向、すなわち弾性波伝搬方向から見たときに、隣り合う電極指同士が重なり合う領域は交叉領域である。交叉領域の電極指延伸方向に沿う寸法を交叉幅としたときに、ＩＤＴ電極４の複数の電極指の対数と、交叉幅との積は、複数のＩＤＴ電極のうち最も小さい。すなわち、複数の電極指の対数及び交叉幅の積を対数×交叉幅としたときに、ＩＤＴ電極４の対数×交叉幅は、弾性波素子チップ１における全てのＩＤＴ電極の対数×交叉幅のうち最も小さい。
　図１に戻り、弾性波素子チップ１は、パッケージ基板２の第１の主面２ａにフリップチップ実装されている。より具体的には、圧電性基板３の第２の主面３ａ及び第３の主面３ｂのうち、第２の主面３ａがパッケージ基板２側に位置している。第２の主面３ａは、複数のバンプ８により、第１の主面２ａに接合されている。このように、弾性波装置１０はＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）構造である。
　図４に示すように、平面視において、パッケージ基板２の中心の位置と、圧電性基板３の中心の位置とは重なっていない。より具体的には、本実施形態では、平面視において、各弾性表面波共振子の弾性波伝搬方向と直交する方向、すなわち電極指延伸方向における、パッケージ基板２の中心の位置と、圧電性基板３の中心の位置とが異なる。本明細書において平面視とは、図１などにおける上方に相当する方向から見ることをいう。図１においては、例えば、圧電性基板３側及びパッケージ基板２側のうち、圧電性基板３側が上方である。
　パッケージ基板２の第１の主面２ａは、第１の辺２ｄ及び第２の辺２ｅを有する。第１の辺２ｄ及び第２の辺２ｅは互いに対向している。他方、圧電性基板３の第２の主面３ａは、第１の端縁部３ｄ及び第２の端縁部３ｅを有する。第１の端縁部３ｄ及び第２の端縁部３ｅは互いに対向している。本実施形態においては、第１の辺２ｄ、第２の辺２ｅ、第１の端縁部３ｄ及び第２の端縁部３ｅは、平行に延びている。もっとも、第１の辺２ｄ、第２の辺２ｅ、第１の端縁部３ｄ及び第２の端縁部３ｅは、互いに平行な方向からずれて延びていてもよい。
　平面視において、圧電性基板３の第１の端縁部３ｄ及び第２の端縁部３ｅのうち第１の端縁部３ｄが、パッケージ基板２の第１の辺２ｄ側に位置している。そして、平面視における、第１の辺２ｄ及び第１の端縁部３ｄの間の距離を第１の外周縁間距離Ａ１とし、第２の辺２ｅ及び第２の端縁部３ｅの間の距離を第２の外周縁間距離Ａ２としたときに、第１の外周縁間距離Ａ１が第２の外周縁間距離Ａ２よりも長い。
　ところで、圧電性基板３は結晶軸としてのＸ軸、Ｙ軸及びＺ軸を有する。圧電性基板３のＺ軸は、圧電性基板３の厚み方向に対して傾斜している。より具体的には、図５に示すように、Ｚ軸は、圧電性基板３の第３の主面３ｂから第２の主面３ａに向かうにつれて第１の端縁部３ｄ側に向かうように傾斜している。なお、本実施形態においては、第１の端縁部３ｄが延びる方向と、Ｚ軸の方向とが直交している。そして、全ての弾性表面波共振子の弾性波伝搬方向と、Ｚ軸の方向とが直交している。もっとも、第１の端縁部３ｄが延びる方向と、Ｚ軸の方向とが交叉していればよい。必ずしも、全ての弾性表面波共振子の弾性波伝搬方向が、Ｚ軸の方向と直交していなくともよい。
　図４に戻り、圧電性基板３の第２の主面３ａには、上記入力端子９Ａ、上記出力端子９Ｂ及び複数のグラウンド端子９Ｃが設けられている。グラウンド端子９Ｃはグラウンド電位に接続される。上記各端子にそれぞれ、上記バンプ８が接合されている。そして、弾性波素子チップ１は、複数のバンプ８により、パッケージ基板２に電気的に接続されている。
　ここで、複数の弾性表面波共振子の複数のＩＤＴ電極のうち、最も圧電性基板３の第１の端縁部３ｄに近い位置のＩＤＴ電極を端縁側ＩＤＴ電極とする。本実施形態の特徴は、以下の構成を有することにある。１）第１の外周縁間距離Ａ１が第２の外周縁間距離Ａ２よりも長いこと。２）圧電性基板３のＺ軸が、圧電性基板３の第３の主面３ｂから第２の主面３ａに向かうにつれて第１の端縁部３ｄ側に向かうように、圧電性基板３の厚み方向に対して傾斜していること。３）並列腕共振子Ｐ２のＩＤＴ電極４が端縁側ＩＤＴ電極であり、該端縁側ＩＤＴ電極の対数×交叉幅が、複数のＩＤＴ電極のそれぞれの対数×交叉幅のうち最も小さいこと。それによって、分極反転を抑制することができる。これを以下において説明する。
　分極反転は、圧電性基板に応力が加えられたり、ＩＤＴ電極に電圧が印加されたりすることにより生じ得る。圧電性基板に応力が加えられた場合には、圧電性基板の表面に電荷が生じる。この電荷に起因して、ＩＤＴ電極が設けられている部分に、電圧が印加されることとなる。電荷をＱ、静電容量をＣ、電圧をＶとしたときに、静電容量の公式Ｑ＝ＣＶから明らかなように、静電容量Ｃが小さいほど、生じる電圧Ｖが高い。そして、生じる電圧が高いほど、分極反転が生じ易い。
　本実施形態においては、上記３）の構成のように、端縁側ＩＤＴ電極の対数×交叉幅が、複数のＩＤＴ電極のそれぞれの対数×交叉幅のうち最も小さい。すなわち、端縁側ＩＤＴ電極の静電容量が、複数のＩＤＴ電極の静電容量のうち最も小さい。この端縁側ＩＤＴ電極が設けられている部分において、上記１）及び２）の構成により、大きな電荷が生じ難い。この詳細を以下の第１の参考例及び第２の参考例を用いて説明する。なお、第１の参考例及び第２の参考例においては、パッケージ基板及び圧電性基板が設けられているが、圧電性基板上における素子の種類、個数や位置は特に限定されない。
　図６は、第１の参考例の弾性波装置の変位量の分布を示す図である。図７は、第２の参考例の弾性波装置の変位量の分布を示す図である。上記変位量の分布は、弾性波装置に、常温２５℃を基準として＋１００℃の温度変化を加えた場合の変位量［μｍ］を、有限要素法による熱応力解析により求めた結果である。
　図６に示す第１の参考例においては、本実施形態と同様に、パッケージ基板１０２の中心と、圧電性基板１０３の中心とが異なる。加えて、圧電性基板１０３のＺ軸の方向は、本実施形態と同様である。すなわち、第１の参考例は、上記１）及び２）の構成を有する。他方、図７に示す第２の参考例においては、圧電性基板１０３のＺ軸の方向は本実施形態と同じであるが、パッケージ基板１１２の中心と、圧電性基板１０３の中心とが一致している。すなわち、第２の参考例は、１）及び２）の構成うち２）の構成のみを有する。
　図６及び図７を比較して明らかなように、第１の参考例においては、第２の参考例よりも、圧電性基板１０３の第１の端縁部１０３ｄ付近において、全体的に変位が小さくなっていることがわかる。よって、弾性波装置が１）及び２）の双方の構成を有することにより、圧電性基板１０３の第１の端縁部１０３ｄ付近に加わる熱応力が小さくなり、第１の端縁部１０３ｄ付近の変位が抑制されることがわかる。
　図４に戻り、本実施形態は、上記１）及び２）の構成を有するため、圧電性基板３の第１の端縁部３ｄ付近に加わる熱応力を小さくすることができ、第１の端縁部３ｄ付近の変位を抑制することができる。これにより、第１の端縁部３ｄ付近に生じる電荷を小さくすることができる。よって、最も静電容量が小さい端縁側ＩＤＴ電極が設けられた部分に生じる電荷を小さくすることができる。従って、生じる電圧を低くすることができ、分極反転を抑制することができる。
　加えて、本実施形態においては、図５に示すように、圧電性基板３における第１の端縁部３ｄを含む部分のＺ軸に沿う寸法Ｂ１は、第２の端縁部３ｅ付近の部分のＺ軸に沿う寸法Ｂ２よりも大きい。よって、端縁側ＩＤＴ電極が設けられている部分においては、抗電界が大きく、分極反転がより一層生じ難い。このように、最も静電容量が小さく、分極反転が生じ易い端縁側ＩＤＴ電極が設けられている部分において、分極反転を生じ難くすることができる。従って、弾性波装置１０全体として、分極反転を効果的に抑制することができる。
　なお、圧電性基板３の第２の主面３ａは、分極軸方向における正側の面であってもよく、負側の面であってもよい。第２の主面３ａが正側または負側のいずれの面であっても、上記のように、第１の端縁部３ｄ付近に加わる熱応力を抑制することができる。
　弾性波素子チップ１は、複数の弾性表面波共振子を有していればよい。複数の弾性表面波共振子は、必ずしも直列腕共振子及び並列腕共振子を含んでいなくともよい。端縁側ＩＤＴ電極の対数×交叉幅が、複数のＩＤＴ電極のそれぞれの対数×交叉幅のうち最も小さければよい。
　以下において、本実施形態のより詳細な構成及び好ましい構成を説明する。
　図１に示すように、パッケージ基板２の第１の主面２ａには、複数の実装用端子１２が設けられている。各実装用端子１２に、バンプ８によって、入力端子９Ａ、グラウンド端子９Ｃ及び上記出力端子９Ｂが接合されている。
　パッケージ基板２は積層基板である。各層間に、内部電極１３が設けられている。一方で、パッケージ基板２における、第１の主面２ａに対向している最外面には、複数の外部接続端子１４が設けられている。さらに、パッケージ基板２内には、複数のビア電極７が設けられている。ビア電極７は、パッケージ基板２の少なくとも１層を貫通している。複数のビア電極７は、実装用端子１２及び内部電極１３を接続しているビア電極７と、内部電極１３同士を接続しているビア電極７と、内部電極１３及び外部接続端子１４を接続しているビア電極７とを含む。なお、図１に示すパッケージ基板２は一例であって、パッケージ基板２の構成は上記に限定されない。
　複数のバンプ８は、Ａｕバンプであることが好ましい。それによって、弾性波装置１０を低背化することができる。
　本実施形態においては、パッケージ基板２上に、弾性波素子チップ１を覆うように封止樹脂層６が設けられている。これにより、弾性波素子チップ１が保護され、弾性波素子チップ１の破損を抑制することができる。
　さらに、封止樹脂層６が設けられていることにより、パッケージ基板２の変位を抑制することができる。加えて、図４に示すように、本実施形態においては、第１の外周縁間距離Ａ１が、第２の外周縁間距離Ａ２よりも長い。そのため、平面視における、パッケージ基板２の第１の辺２ｄ及び圧電性基板３の第１の端縁部３ｄの間の部分において、封止樹脂層６に覆われている部分の面積を広くすることができる。これにより、パッケージ基板２における、圧電性基板３の第１の端縁部３ｄ付近に位置している部分の、外力に対する強度を効果的に高めることができる。よって、パッケージ基板２に外力が加えられた際においても、圧電性基板３の第１の端縁部３ｄ付近に加わる応力を抑制することができる。そして、分極反転が生じ易い端縁側ＩＤＴ電極が設けられている部分における分極反転を、効果的に抑制することができる。従って、弾性波装置１０全体として、分極反転を効果的に抑制することができる。
　本実施形態では、封止樹脂層６は、圧電性基板３の側面３ｃ及び第３の主面３ｂを覆っている。もっとも、封止樹脂層６は、圧電性基板３の少なくとも側面３ｃを覆うように設けられていればよい。
　上述したように、圧電性基板は、圧電体層を含む積層基板であってもよい。例えば、図８に示す第１の実施形態の変形例における圧電性基板３Ａは、支持基板１５と、中間層１６と、圧電体層１７とを有する。支持基板１５、中間層１６及び圧電体層１７がこの順序において積層されている。圧電体層１７は、第２の主面１７ａ及び第３の主面１７ｂを有する。圧電体層１７の第２の主面１７ａ及び第３の主面１７ｂのうち、第３の主面１７ｂが支持基板１５側に位置している。第２の主面１７ａにおいて、各弾性表面波共振子が構成されている。
　中間層１６は、適宜の誘電体膜からなる。なお、中間層１６は、単層の誘電体膜には限定されず、複数の誘電体膜の積層体からなっていてもよい。支持基板１５の材料としては、例えば、シリコンなどの半導体や、適宜のセラミックスを用いることができる。なお、圧電性基板３Ａは、支持基板１５及び圧電体層１７の積層基板であってもよい。
　圧電性基板が積層基板である構成は、第１の実施形態以外の本発明における構成にも適用することができる。
　第１の実施形態では、分極反転が生じ易い部分の例として、圧電性基板における、対数×交叉幅が最も小さいＩＤＴ電極が設けられた部分を示した。もっとも、本発明においては、上記以外のＩＤＴ電極が端縁側ＩＤＴ電極である場合においても、弾性波装置全体として、分極反転を効果的に抑制することができる。この例を以下において示す。
　図９は、第２の実施形態に係る弾性波装置の、圧電性基板における第２の主面において構成された電極構造などを示す、略図的透視平面図である。
　本実施形態は、複数の並列腕共振子のうち最も入力端側に位置する並列腕共振子のＩＤＴ電極が、端縁側ＩＤＴ電極である点において、第１の実施形態と異なる。さらに、本実施形態は、回路構成において第１の実施形態と異なる。上記の点以外においては、本実施形態の弾性波装置２０は第１の実施形態の弾性波装置１０と同様の構成を有する。
　本実施形態の弾性波素子チップ２１はラダー型フィルタである。弾性波素子チップ２１は、入力端子９Ａ及び出力端子９Ｂと、複数のグラウンド端子９Ｃと、複数の直列腕共振子と、複数の並列腕共振子とを有する。より具体的には、複数の直列腕共振子は直列腕共振子Ｓ２１及び直列腕共振子Ｓ２２である。複数の並列腕共振子は並列腕共振子Ｐ２１及び並列腕共振子Ｐ２２である。
　入力端子９Ａ及び出力端子９Ｂの間に、直列腕共振子Ｓ２１及び直列腕共振子Ｓ２２が互いに直列に接続されている。入力端子９Ａとグラウンド端子９Ｃとの間に、並列腕共振子Ｐ２１が接続されている。直列腕共振子Ｓ２１及び直列腕共振子Ｓ２２の間の接続点とグラウンド端子９Ｃとの間に、並列腕共振子Ｐ２２が接続されている。もっとも、弾性波素子チップ２１の回路構成は上記に限定されない。
　本実施形態においては、複数の並列腕共振子のうち最も入力端側、すなわち最も入力端子９Ａ側に位置する並列腕共振子は、並列腕共振子Ｐ２１である。より具体的には、並列腕共振子Ｐ２１は、いずれの直列腕共振子も介さずに、入力端子９Ａに接続されている。図９に示すように、並列腕共振子Ｐ２１のＩＤＴ電極２４が、端縁側ＩＤＴ電極である。
　最も入力端側の並列腕共振子におけるＩＤＴ電極の一方のバスバーが接続されるホット電位は、複数の並列腕共振子が接続されるホット電位のうち最も高い。なお、本明細書において、ホット電位は信号電位を指す。さらに、他方のバスバーは、グラウンド電位に接続される。よって、最も入力端側の並列腕共振子におけるＩＤＴ電極に印加される電圧は大きい。そのため、圧電性基板における該ＩＤＴ電極が設けられた部分においては、分極反転が生じ易い。
　これに対して、本実施形態は、第１の実施形態と同様に、上記１）及び上記２）の構成を有する。具体的には、第１の外周縁間距離Ａ１が第２の外周縁間距離Ａ２よりも長い。さらに、圧電性基板３のＺ軸が、圧電性基板３の第３の主面３ｂから第２の主面３ａに向かうにつれて第１の端縁部３ｄ側に向かうように、圧電性基板３の厚み方向に対して傾斜している。これらに加えて、上記ＩＤＴ電極２４が端縁側ＩＤＴ電極である。それによって、分極反転が生じ易い端縁側ＩＤＴ電極が設けられている部分において、分極反転を効果的に生じ難くすることができる。従って、弾性波装置２０全体として、分極反転を効果的に抑制することができる。
　並列腕共振子Ｐ２１は、直列腕共振子を介さずに、入力端子９Ａに接続されていることが好ましい。この場合には、並列腕共振子Ｐ２１のＩＤＴ電極２４である、端縁側ＩＤＴ電極に印加される電圧が特に高い。よって、本発明が特に好適である。もっとも、並列腕共振子Ｐ２１は、直列腕共振子を介して入力端子９Ａに接続されていてもよい。
　ところで、上記第１の実施形態及び第２の実施形態においては、圧電性基板３及びパッケージ基板２は、平面視において矩形の形状を有する。圧電性基板３の第１の端縁部３ｄ及び第２の端縁部３ｅは、矩形における長辺に相当する。もっとも、第１の端縁部３ｄ及び第２の端縁部３ｅは、矩形における短辺に相当していてもよい。一方で、パッケージ基板２の第１の辺２ｄ及び第２の辺２ｅは、矩形における長辺である。もっとも、第１の辺２ｄ及び第２の辺２ｅは、矩形における短辺であってもよい。
　図１０は、第３の実施形態に係る弾性波装置の、圧電性基板における第２の主面において構成された電極構造などを示す、略図的透視平面図である。
　本実施形態は、圧電性基板３３の各端縁部の長さ、パッケージ基板３２の各辺の長さ及び回路構成において第１の実施形態と異なる。本実施形態は、端縁側ＩＤＴ電極の対数×交叉幅が、複数のＩＤＴ電極のそれぞれの対数×交叉幅のうち最も小さいことに限られない点においても、第１の実施形態と異なる。なお、本実施形態では、最も入力端側に位置する弾性表面波共振子におけるＩＤＴ電極の対数×交叉幅よりも、端縁側ＩＤＴ電極の対数×交叉幅が小さい。上記の点以外においては、本実施形態の弾性波装置３０は第１の実施形態の弾性波装置１０と同様の構成を有する。
　本実施形態における圧電性基板３３は、第１の端縁部３３ｄ、第２の端縁部３３ｅ、第３の端縁部３３ｆ及び第４の端縁部３３ｇを有する。第３の端縁部３３ｆ及び第４の端縁部３３ｇは、第１の端縁部３３ｄ及び第２の端縁部３３ｅに接続されている。第３の端縁部３３ｆ及び第４の端縁部３３ｇは互いに対向している。第１の端縁部３３ｄ及び第２の端縁部３３ｅの長さは、第３の端縁部３３ｆ及び第４の端縁部３３ｇの長さよりも短い。なお、第１の端縁部３３ｄ及び第２の端縁部３３ｅの長さは、第３の端縁部３３ｆ及び第４の端縁部３３ｇの長さよりも長くてもよい。
　パッケージ基板３２は、第１の辺３２ｄ、第２の辺３２ｅ、第３の辺３２ｆ及び第４の辺３２ｇを有する。第３の辺３２ｆ及び第４の辺３２ｇは、第１の辺３２ｄ及び第２の辺３２ｅに接続されている。第３の辺３２ｆ及び第４の辺３２ｇは互いに対向している。第１の辺３２ｄ及び第２の辺３２ｅの長さは、第３の辺３２ｆ及び第４の辺３２ｇの長さよりも短い。なお、第１の辺３２ｄ及び第２の辺３２ｅの長さは、第３の辺３２ｆ及び第４の辺３２ｇの長さよりも長くてもよい。
　本実施形態の弾性波素子チップ３１はラダー型フィルタである。弾性波素子チップ３１は、入力端子９Ａ及び出力端子９Ｂと、複数のグラウンド端子９Ｃと、複数の直列腕共振子と、複数の並列腕共振子とを有する。より具体的には、複数の直列腕共振子は、直列腕共振子Ｓ３１ａ、直列腕共振子Ｓ３１ｂ、直列腕共振子Ｓ３２ａ、直列腕共振子Ｓ３２ｂ及び直列腕共振子Ｓ３３である。複数の並列腕共振子は、並列腕共振子Ｐ３１ａ、並列腕共振子Ｐ３１ｂ、並列腕共振子Ｐ３２ａ、並列腕共振子Ｐ３２ｂ及び並列腕共振子Ｐ３３である。
　入力端子９Ａ及び出力端子９Ｂの間に、直列腕共振子Ｓ３１ａ、直列腕共振子Ｓ３１ｂ、直列腕共振子Ｓ３２ａ、直列腕共振子Ｓ３２ｂ及び直列腕共振子Ｓ３３が互いに直列に接続されている。なお、直列腕共振子Ｓ３１ａ、直列腕共振子Ｓ３１ｂは、１個の直列腕共振子が直列分割された分割共振子である。同様に、直列腕共振子Ｓ３２ａ及び直列腕共振子Ｓ３２ｂも、１個の直列腕共振子が直列分割された分割共振子である。
　直列腕共振子Ｓ３１ｂ及び直列腕共振子Ｓ３２ａの間の接続点とグラウンド端子９Ｃとの間に、並列腕共振子Ｐ３１ａ及び並列腕共振子Ｐ３１ｂが互いに直列に接続されている。直列腕共振子Ｓ３２ｂ及び直列腕共振子Ｓ３３の間の接続点とグラウンド端子９Ｃとの間に、並列腕共振子Ｐ３２ａ及び並列腕共振子Ｐ３２ｂが互いに直列に接続されている。出力端子９Ｂとグラウンド端子９Ｃとの間に、並列腕共振子Ｐ３３が接続されている。なお、並列腕共振子Ｐ３１ａ及び並列腕共振子Ｐ３１ｂは、１個の並列腕共振子が直列分割された分割共振子である。同様に、並列腕共振子Ｐ３２ａ及び並列腕共振子Ｐ３２ｂも、１個の並列腕共振子が直列分割された分割共振子である。他方、並列腕共振子Ｐ３３は分割共振子ではない。もっとも、弾性波素子チップ３１の回路構成は上記に限定されない。
　図１０に示すように、本実施形態においては、並列腕共振子Ｐ３３のＩＤＴ電極３４が、端縁側ＩＤＴ電極である。そして、最も入力端側、すなわち最も入力端子９Ａ側に位置する弾性表面波共振子は、直列腕共振子Ｓ３１ａである。直列腕共振子Ｓ３１ａのＩＤＴ電極の対数×交叉幅よりも、端縁側ＩＤＴ電極の対数×交叉幅が小さい。
　直列分割された分割共振子においては、印加される電圧を低くすることができるため、分割共振子が構成されている部分においては、分極反転は生じ難い。なお、ラダー型フィルタにおいては、必ずしも全ての共振子が直列分割されるわけではない。そして、直列分割されていない共振子のＩＤＴ電極が設けられている部分においては、分割共振子のＩＤＴ電極が設けられている部分よりも分極反転が生じ易い。さらに、上述したように、対数×交叉幅が小さいＩＤＴ電極では静電容量が小さいため、該ＩＤＴ電極が設けられている部分においては、分極反転が生じ易い。加えて、並列腕共振子はホット電位及びグラウンド電位に接続されるため、加えられる電圧が大きい。そのため、並列腕共振子のＩＤＴ電極が設けられている部分においては分極反転が生じ易い。これらの、分極反転が生じ易い条件が全て、圧電性基板３３におけるＩＤＴ電極３４が設けられている部分に該当する。
　これに対して、本実施形態は、第１の実施形態と同様に、上記１）及び上記２）の構成を有する。具体的には、第１の外周縁間距離Ａ１が第２の外周縁間距離Ａ２よりも長い。さらに、圧電性基板３３のＺ軸が、圧電性基板３３の第３の主面から第２の主面に向かうにつれて第１の端縁部３３ｄ側に向かうように、圧電性基板３３の厚み方向に対して傾斜している。これらに加えて、上記ＩＤＴ電極３４が端縁側ＩＤＴ電極である。それによって、分極反転が生じ易い端縁側ＩＤＴ電極が設けられている部分において、分極反転を効果的に生じ難くすることができる。従って、弾性波装置３０全体として、分極反転を効果的に抑制することができる。
　本実施形態においては、最も入力端側に位置する弾性表面波共振子は、直列腕共振子Ｓ３１ａのみである。なお、例えば、最も入力端側に位置する弾性表面波共振子が、直列腕共振子及び並列腕共振子の２個であってもよい。この場合には、最も入力端側に位置する弾性表面波共振子のうち少なくとも１個の弾性表面波共振子におけるＩＤＴ電極の対数×交叉幅よりも、端縁側ＩＤＴ電極の対数×交叉幅が小さければよい。
　図１１は、第４の実施形態に係る弾性波装置の、圧電性基板における第２の主面において構成された電極構造などを示す、略図的透視平面図である。図１１においては、ＩＤＴ電極及び反射器を、矩形に２本の対角線を加えた略図により示す。
　本実施形態は、第３の実施形態と同様の圧電性基板３３及びパッケージ基板３２を有する点、並びに複数のバンプ８の配置及び回路構成において第１の実施形態と異なる。上記の点以外においては、本実施形態の弾性波装置は第１の実施形態の弾性波装置１０と同様の構成を有する。本実施形態における端縁側ＩＤＴ電極の対数×交叉幅は、弾性波素子チップ４１における複数のＩＤＴ電極の対数×交叉幅のうち最も小さい。
　図１１に示すように、圧電性基板３３の第１の端縁部３３ｄ、第２の端縁部３３ｅ、第３の端縁部３３ｆ及び第４の端縁部３３ｇのそれぞれに沿って、複数のバンプ８が配置されている。なお、２つの端縁部が交わる部分付近に設けられたバンプ８は、該２つの端縁部の双方に沿って配置されているものとする。よって、本実施形態においては、各端縁部に沿って、それぞれ２個ずつのバンプ８が配置されている。
　第１の端縁部３３ｄに沿って配置されている複数のバンプ８間のピッチは、第３の端縁部３３ｆ及び第４の端縁部３３ｇに沿ってそれぞれ配置されている複数のバンプ８間のピッチよりも短い。端縁側ＩＤＴ電極であるＩＤＴ電極４４は、圧電性基板３３の第１の端縁部３３ｄに沿って配置されている複数のバンプ８のうち２つのバンプ８に挟まれるように配置されている。端縁側ＩＤＴ電極が２つのバンプ８により挟まれており、かつ該バンプ８間のピッチが短いため、圧電性基板３３における端縁側ＩＤＴ電極が設けられている部分の変位を効果的に抑制することができる。
　加えて、第１の実施形態と同様の、上記１）及び２）の構成により、端縁側ＩＤＴ電極が設けられている部分の変位をより一層抑制することができる。よって、分極反転が生じ易い端縁側ＩＤＴ電極が設けられている部分における分極反転を、より一層抑制することができる。従って、弾性波装置全体として、分極反転をより一層抑制することができる。
　なお、端縁側ＩＤＴ電極の少なくとも一部が、上記２つのバンプ８により挟まれるように配置されていればよい。以下において、本実施形態の回路構成を説明する。
　図１２は、第４の実施形態における弾性波素子チップの回路図である。
　弾性波素子チップ４１は、入力端子９Ａ及び出力端子９Ｂと、縦結合共振子型弾性波フィルタ４５と、直列腕共振子Ｓ４１と、複数の並列腕共振子とを有する。より具体的には、複数の並列腕共振子は並列腕共振子Ｐ４１及び並列腕共振子Ｐ４２である。なお、本実施形態においては、直列腕共振子Ｓ４１は直列トラップとして用いられている。並列腕共振子Ｐ４１及び並列腕共振子Ｐ４２は並列トラップとして用いられている。
　縦結合共振子型弾性波フィルタ４５は５ＩＤＴ型である。もっとも、縦結合共振子型弾性波フィルタ４５のＩＤＴ電極の個数は５個に限定されない。縦結合共振子型弾性波フィルタ４５は、例えば、３ＩＤＴ型または７ＩＤＴ型などであってもよい。
　入力端子９Ａ及び出力端子９Ｂの間に、縦結合共振子型弾性波フィルタ４５が接続されている。入力端子９Ａ及び縦結合共振子型弾性波フィルタ４５の間に、直列腕共振子Ｓ４１が接続されている。入力端子９Ａとグラウンド電位との間に、並列腕共振子Ｐ４１が接続されている。出力端子９Ｂとグラウンド電位との間に、並列腕共振子Ｐ４２が接続されている。本実施形態では、図１１に示す、並列腕共振子Ｐ４１のＩＤＴ電極４４が、端縁側ＩＤＴ電極である。なお、弾性波素子チップ４１の回路構成は上記に限定されない。
　本実施形態のように、ピッチが短いバンプ間に端縁側ＩＤＴ電極の少なくとも一部が挟まれている構成は、本実施形態以外の本発明における構成にも適用することができる。
　上記第１～第４の実施形態においては、弾性波素子チップは帯域通過型フィルタである。なお、弾性波素子チップは、デュプレクサやマルチプレクサなどであってもよい。あるいは、帯域通過型フィルタである複数の素子チップが、パッケージ基板上に搭載されていてもよい。これにより、弾性波装置全体として、デュプレクサやマルチプレクサなどとして構成されていてもよい。この例を以下において示す。
　図１３は、第５の実施形態に係る弾性波装置の、圧電性基板における第２の主面において構成された電極構造などを示す、略図的透視平面図である。なお、図１３においては、後述する素子チップ５１Ｂにおける電極構造は省略している。
　本実施形態の弾性波装置５０はデュプレクサである。より具体的には、弾性波装置５０においては、パッケージ基板２の第１の主面２ａに２個の素子チップが搭載されている。一方の素子チップは、第４の実施形態と同様の構成を有する弾性波素子チップ４１である。弾性波素子チップ４１は受信フィルタである。他方の素子チップ５１Ｂも、本発明における弾性波素子チップの構成を有する。素子チップ５１Ｂは送信フィルタである。
　弾性波素子チップ４１及び素子チップ５１Ｂは、図１３に略図的に示す共通接続端子５９に共通接続されている。本実施形態では、共通接続端子５９はアンテナ端子である。アンテナ端子はアンテナに接続される。
　図１３に示すように、本実施形態においても、第１の外周縁間距離Ａ１は第２の外周縁間距離Ａ２よりも長い。さらに、弾性波素子チップ４１は、上記２）及び３）の構成を有する。素子チップ５１Ｂにおいても同様である。従って、弾性波装置５０全体として、分極反転を効果的に抑制することができる。
　なお、素子チップ５１Ｂは、本発明における弾性波素子チップではなくともよい。弾性波装置５０のように、複数の素子チップがパッケージ基板２に搭載されている場合においては、複数の素子チップのうち少なくとも１個が、本発明における弾性波素子チップであればよい。
　以下の第６～第８の実施形態においても、パッケージ基板に複数の素子チップが搭載されている例を示す。第６～第８の実施形態においても、第５の実施形態と同様に、弾性波装置全体として、分極反転を効果的に抑制することができる。
　図１４は、第６の実施形態に係る弾性波装置の、圧電性基板における第２の主面において構成された電極構造などを示す、略図的透視平面図である。なお、図１４においては、後述する素子チップ６１Ｂ及び素子チップ６１Ｃにおける、入力端子及び出力端子以外の電極構造は省略している。
　本実施形態の弾性波装置６０はマルチプレクサである。より具体的には、弾性波装置６０においては、パッケージ基板２の第１の主面２ａに３個の素子チップが搭載されている。３個の素子チップは、具体的には、弾性波素子チップ１と、素子チップ６１Ｂと、素子チップ６１Ｃである。弾性波素子チップ１は、第１の実施形態と同様の構成を有する。なお、弾性波装置６０の素子チップの個数は３個に限定されない。弾性波装置６０は、４個以上の素子チップを有していてもよい。弾性波素子チップ１、素子チップ６１Ｂ及び素子チップ６１Ｃは、共通接続端子５９に共通接続されている。
　なお、弾性波装置６０では、第１の外周縁間距離Ａ１は、平面視において、弾性波素子チップ１以外の素子チップ６１Ｂまたは素子チップ６１Ｃが設けられている部分の寸法も含む。以下の第７の実施形態及び第８の実施形態においても同様である。
　図１５は、第７の実施形態に係る弾性波装置の、圧電性基板における第２の主面において構成された電極構造などを示す、略図的透視平面図である。
　本実施形態の弾性波装置は、弾性波素子チップ１と、素子チップ７１Ｂとを有する。具体的には、パッケージ基板２の第１の主面２ａに、第１の実施形態と同様の構成を有する弾性波素子チップ１が搭載されている。さらに、第１の主面２ａには、素子チップ７１Ｂが搭載されている。弾性波素子チップ１及び素子チップ７１Ｂは電気的に接続されていない。弾性波素子チップ１及び素子チップ７１Ｂは、互いに独立した素子である。
　図１６は、第８の実施形態に係る弾性波装置の、圧電性基板における第２の主面において構成された電極構造などを示す、略図的透視平面図である。なお、図１６においては、後述する素子チップ８１Ｂ及び素子チップ８１Ｃにおける電極構造は省略している。
　本実施形態の弾性波装置は、弾性波素子チップ１と、素子チップ８１Ｂと、素子チップ８１Ｃとを有する。具体的には、パッケージ基板２の第１の主面２ａに、第１の実施形態と同様の構成を有する弾性波素子チップ１が搭載されている。さらに、第１の主面２ａに、素子チップ８１Ｂ及び素子チップ８１Ｃが搭載されている。弾性波素子チップ１、素子チップ８１Ｂ及び素子チップ８１Ｃは電気的に接続されていない。弾性波素子チップ１、素子チップ８１Ｂ及び素子チップ８１Ｃは、互いに独立した素子である。
　ところで、上記第５～第８の実施形態における端縁側ＩＤＴ電極は、第１の実施形態の端縁側ＩＤＴ電極と同様とされていた。もっとも、第５～第８の実施形態における端縁側ＩＤＴ電極は、第２の実施形態または第３の実施形態の端縁側ＩＤＴ電極と同様とされていてもよい。これらの場合においても、弾性波装置全体として、分極反転を抑制することができる。
１…弾性波素子チップ
２…パッケージ基板
２ａ…第１の主面
２ｄ，２ｅ…第１，第２の辺
３，３Ａ…圧電性基板
３ａ，３ｂ…第２，第３の主面
３ｃ…側面
３ｄ，３ｅ…第１，第２の端縁部
４…ＩＤＴ電極
５Ａ，５Ｂ…反射器
６…封止樹脂層
７…ビア電極
８…バンプ
９Ａ…入力端子
９Ｂ…出力端子
９Ｃ…グラウンド端子
１０…弾性波装置
１２…実装用端子
１３…内部電極
１４…外部接続端子
１５…支持基板
１６…中間層
１７…圧電体層
１７ａ，１７ｂ…第２，第３の主面
１８Ａ，１８Ｂ…第１，第２のバスバー
１９Ａ，１９Ｂ…第１，第２の電極指
２０…弾性波装置
２１…弾性波素子チップ
２４…ＩＤＴ電極
３０…弾性波装置
３１…弾性波素子チップ
３２…パッケージ基板
３２ａ…第１の主面
３２ｄ～３２ｇ…第１～第４の辺
３３…圧電性基板
３３ｄ～３３ｇ…第１～第４の端縁部
３４…ＩＤＴ電極
４１…弾性波素子チップ
４４…ＩＤＴ電極
４５…縦結合共振子型弾性波フィルタ
５０…弾性波装置
５１Ｂ…素子チップ
５９…共通接続端子
６０…弾性波装置
６１Ｂ，６１Ｃ，７１Ｂ，８１Ｂ，８１Ｃ…素子チップ
１０２…パッケージ基板
１０３…圧電性基板
１０３ｄ…第１の端縁部
１１２…パッケージ基板
Ｐ１，Ｐ２，Ｐ２１，Ｐ２２，Ｐ３１ａ，Ｐ３１ｂ，Ｐ３２ａ，Ｐ３２ｂ，Ｐ３３，Ｐ４１，Ｐ４２…並列腕共振子
Ｓ１～Ｓ３，Ｓ２１，Ｓ２２，Ｓ３１ａ，Ｓ３１ｂ，Ｓ３２ａ，Ｓ３２ｂ，Ｓ３３，Ｓ４１…直列腕共振子

Claims (11)

  1. 　第１の主面を含むパッケージ基板と、
    　前記パッケージ基板の前記第１の主面に搭載されている弾性波素子チップであって、対向し合う第２の主面及び第３の主面を含む圧電体層と、前記第２の主面及び前記第３の主面のうち前記第１の主面側に位置している前記第２の主面に設けられており、それぞれ複数の電極指を有する複数のＩＤＴ電極と、を有する前記弾性波素子チップと、
    を備え、
    　前記パッケージ基板の前記第１の主面が、対向し合う第１の辺及び第２の辺を有し、前記圧電体層の前記第２の主面が、平面視において、前記第１の辺及び前記第２の辺のうち前記第１の辺側に位置している第１の端縁部、及び前記第１の端縁部に対向している第２の端縁部を有し、平面視において、前記第１の辺及び前記第１の端縁部の間の距離が、前記第２の辺及び前記第２の端縁部の間の距離よりも長く、
    　前記圧電体層が結晶軸としてのＺ軸を有し、前記Ｚ軸が、前記圧電体層の前記第３の主面から前記第２の主面に向かうにつれて前記第１の端縁部側に向かうように、前記圧電体層の厚み方向に対して傾斜しており、
    　前記ＩＤＴ電極を、前記複数の電極指が延びる方向と直交する方向から見たときに、隣り合う前記電極指同士が重なり合う領域が交叉領域であり、前記交叉領域の前記複数の電極指が延びる方向に沿う寸法が交叉幅であり、
    　前記複数のＩＤＴ電極のうち、最も前記第１の端縁部に近い位置のＩＤＴ電極を端縁側ＩＤＴ電極としたとき、前記端縁側ＩＤＴ電極の前記複数の電極指の対数と、前記交叉幅との積が、前記複数のＩＤＴ電極のそれぞれの前記複数の電極指の対数と、前記交叉幅との積のうち最も小さい、弾性波装置。
  2. 　第１の主面を含むパッケージ基板と、
    　前記パッケージ基板の前記第１の主面に搭載されている弾性波素子チップであって、対向し合う第２の主面及び第３の主面を含む圧電体層と、前記第２の主面及び前記第３の主面のうち前記第１の主面側に位置している前記第２の主面に設けられており、それぞれ複数の電極指を有する複数のＩＤＴ電極と、を有する前記弾性波素子チップと、
    を備え、
    　前記圧電体層の前記第２の主面において、それぞれ前記ＩＤＴ電極を含む直列腕共振子及び複数の並列腕共振子が構成されており、
    　前記パッケージ基板の前記第１の主面が、対向し合う第１の辺及び第２の辺を有し、前記圧電体層の前記第２の主面が、平面視において、前記第１の辺及び前記第２の辺のうち前記第１の辺側に位置している第１の端縁部、及び前記第１の端縁部に対向している第２の端縁部を有し、平面視において、前記第１の辺及び前記第１の端縁部の間の距離が、前記第２の辺及び前記第２の端縁部の間の距離よりも長く、
    　前記圧電体層が結晶軸としてのＺ軸を有し、前記Ｚ軸が、前記圧電体層の前記第３の主面から前記第２の主面に向かうにつれて前記第１の端縁部側に向かうように、前記圧電体層の厚み方向に対して傾斜しており、
    　前記複数のＩＤＴ電極のうち、最も前記第１の端縁部に近い位置のＩＤＴ電極を端縁側ＩＤＴ電極としたとき、前記複数の並列腕共振子のうち最も入力端側に位置する並列腕共振子の前記ＩＤＴ電極が、前記端縁側ＩＤＴ電極である、弾性波装置。
  3. 　第１の主面を含むパッケージ基板と、
    　前記パッケージ基板の前記第１の主面に搭載されている弾性波素子チップであって、対向し合う第２の主面及び第３の主面を含む圧電体層と、前記第２の主面及び前記第３の主面のうち前記第１の主面側に位置している前記第２の主面に設けられており、それぞれ複数の電極指を有する複数のＩＤＴ電極と、を有する前記弾性波素子チップと、
    を備え、
    　前記圧電体層の前記第２の主面において、それぞれ前記ＩＤＴ電極を含む複数の弾性表面波共振子が構成されており、前記複数の弾性表面波共振子が、直列腕共振子及び複数の並列腕共振子を含み、
    　前記パッケージ基板の前記第１の主面が、対向し合う第１の辺及び第２の辺を有し、前記圧電体層の前記第２の主面が、平面視において、前記第１の辺及び前記第２の辺のうち前記第１の辺側に位置している第１の端縁部、及び前記第１の端縁部に対向している第２の端縁部を有し、平面視において、前記第１の辺及び前記第１の端縁部の間の距離が、前記第２の辺及び前記第２の端縁部の間の距離よりも長く、
    　前記圧電体層が結晶軸としてのＺ軸を有し、前記Ｚ軸が、前記圧電体層の前記第３の主面から前記第２の主面に向かうにつれて前記第１の端縁部側に向かうように、前記圧電体層の厚み方向に対して傾斜しており、
    　前記ＩＤＴ電極を、前記複数の電極指が延びる方向と直交する方向から見たときに、隣り合う前記電極指同士が重なり合う領域が交叉領域であり、前記交叉領域の前記複数の電極指が延びる方向に沿う寸法が交叉幅であり、
    　前記複数のＩＤＴ電極のうち、最も前記第１の端縁部に近い位置のＩＤＴ電極を端縁側ＩＤＴ電極としたとき、直列分割されていない前記並列腕共振子の前記ＩＤＴ電極が前記端縁側ＩＤＴ電極であり、かつ最も入力端側に位置する前記弾性表面波共振子のうち少なくとも１個の弾性表面波共振子における前記ＩＤＴ電極の前記複数の電極指の対数と、前記交叉幅との積よりも、前記端縁側ＩＤＴ電極の前記複数の電極指の対数と、前記交叉幅との積が小さい、弾性波装置。
  4. 　前記圧電体層の前記第２の主面が、前記パッケージ基板の前記第１の主面に、複数のバンプにより接合されており、
    　前記圧電体層の前記第２の主面が、前記第１の端縁部及び前記第２の端縁部にそれぞれ接続されており、かつ対向し合う第３の端縁部及び第４の端縁部を含み、
    　前記第１～第４の端縁部のそれぞれに沿って、複数の前記バンプが配置されており、前記第１の端縁部に沿って配置されている前記複数のバンプ間のピッチが、前記第３の端縁部及び前記第４の端縁部に沿ってそれぞれ配置されている前記複数のバンプ間のピッチよりも短く、
    　前記端縁側ＩＤＴ電極の少なくとも一部が、前記第１の端縁部に沿って配置されている前記複数のバンプのうち２つのバンプに挟まれるように、前記端縁側ＩＤＴ電極が配置されている、請求項１～３のいずれか１項に記載の弾性波装置。
  5. 　前記圧電体層の前記第２の主面が、前記パッケージ基板の前記第１の主面に、複数のバンプにより接合されており、前記複数のバンプが複数のＡｕバンプである、請求項１～４のいずれか１項に記載の弾性波装置。
  6. 　前記圧電体層が、前記第２の主面及び前記第３の主面に接続されている側面を含み、
    　前記パッケージ基板上に、前記圧電体層の少なくとも前記側面を覆うように設けられている、封止樹脂層をさらに備える、請求項１～５のいずれか１項に記載の弾性波装置。
  7. 　支持基板をさらに備え、
    　前記支持基板及び前記圧電体層が積層されており、かつ前記圧電体層の前記第２の主面及び前記第３の主面のうち、前記第３の主面が前記支持基板側に位置している、請求項１～６のいずれか１項に記載の弾性波装置。
  8. 　前記圧電体層に、ニオブ酸リチウムまたはタンタル酸リチウムが用いられている、請求項１～７のいずれか１項に記載の弾性波装置。
  9. 　前記パッケージ基板の前記第１の主面に、複数の素子チップが搭載されており、前記複数の素子チップのうち少なくとも１個が前記弾性波素子チップである、請求項１～８のいずれか１項に記載の弾性波装置。
  10. 　デュプレクサであって、
    　前記パッケージ基板の前記第１の主面に、２個の前記素子チップが搭載されており、一方の前記素子チップが受信フィルタであり、他方の前記素子チップが送信フィルタであり、前記２個の素子チップのうち少なくとも一方が前記弾性波素子チップである、請求項９に記載の弾性波装置。
  11. 　マルチプレクサであって、
    　前記パッケージ基板の前記第１の主面に、それぞれ帯域通過型フィルタである３個以上の前記素子チップが搭載されており、前記３個以上の素子チップのうち少なくとも１個が前記弾性波素子チップである、請求項９に記載の弾性波装置。
PCT/JP2022/043805 2021-12-15 2022-11-28 弾性波装置 WO2023112652A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021203586 2021-12-15
JP2021-203586 2021-12-15

Publications (1)

Publication Number Publication Date
WO2023112652A1 true WO2023112652A1 (ja) 2023-06-22

Family

ID=86774117

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/043805 WO2023112652A1 (ja) 2021-12-15 2022-11-28 弾性波装置

Country Status (1)

Country Link
WO (1) WO2023112652A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006180192A (ja) * 2004-12-22 2006-07-06 Fujitsu Media Device Kk 分波器
JP2012253497A (ja) * 2011-06-01 2012-12-20 Taiyo Yuden Co Ltd 電子回路及び電子モジュール
JP2018006799A (ja) * 2016-06-27 2018-01-11 株式会社村田製作所 弾性波装置
JP2018186481A (ja) * 2017-04-27 2018-11-22 株式会社村田製作所 弾性表面波装置およびそれを備える通信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006180192A (ja) * 2004-12-22 2006-07-06 Fujitsu Media Device Kk 分波器
JP2012253497A (ja) * 2011-06-01 2012-12-20 Taiyo Yuden Co Ltd 電子回路及び電子モジュール
JP2018006799A (ja) * 2016-06-27 2018-01-11 株式会社村田製作所 弾性波装置
JP2018186481A (ja) * 2017-04-27 2018-11-22 株式会社村田製作所 弾性表面波装置およびそれを備える通信装置

Similar Documents

Publication Publication Date Title
US10476470B2 (en) Elastic wave filter device
KR101711755B1 (ko) 탄성파 디바이스
WO2022044869A1 (ja) 弾性波装置
JP5045760B2 (ja) 弾性波フィルタ装置
JP6935220B2 (ja) 弾性波素子、フィルタおよびマルチプレクサ
KR101835219B1 (ko) 탄성파 장치
WO2023112652A1 (ja) 弾性波装置
WO2018117060A1 (ja) 弾性波共振器、フィルタ装置およびマルチプレクサ
WO2019004205A1 (ja) 弾性波装置
KR20230146602A (ko) 탄성파 장치
WO2018117059A1 (ja) 弾性波共振器、フィルタ装置およびマルチプレクサ
WO2024038831A1 (ja) 弾性波装置
WO2022211056A1 (ja) 弾性波装置
WO2024029609A1 (ja) 弾性波装置
WO2022211097A1 (ja) 弾性波装置及び弾性波装置の製造方法
US20220247380A1 (en) Acoustic wave device
WO2023090434A1 (ja) 弾性波装置
WO2023085368A1 (ja) 弾性波装置
WO2024043300A1 (ja) 弾性波装置
WO2024043343A1 (ja) 弾性波装置
WO2022210859A1 (ja) 弾性波装置
WO2022210941A1 (ja) 弾性波装置
WO2022075415A1 (ja) 弾性波装置
WO2022059758A1 (ja) 弾性波装置
WO2024043345A1 (ja) 弾性波装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22907182

Country of ref document: EP

Kind code of ref document: A1