KR20230146602A

KR20230146602A - 탄성파 장치

Info

Publication number: KR20230146602A
Application number: KR1020237031497A
Authority: KR
Inventors: 히데끼 이와모또; 쇼 나가또모
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2021-03-26
Filing date: 2022-03-23
Publication date: 2023-10-19
Also published as: US20240007081A1; DE112022001794T5; CN116868508A; WO2022202917A1

Abstract

전기적 특성의 변동을 억제할 수 있고, 또한 고차 모드를 억제할 수 있는 탄성파 장치를 제공한다. 본 발명의 탄성파 장치는, 지지 기판(3)을 포함하는 지지 부재와, 지지 부재 상에 마련되어 있고, 서로 대향하는 제1 주면(6a) 및 제2 주면(6b)을 갖는 압전체층(6)과, 제1 주면(6a)에 마련되어 있고, 복수의 전극 핑거를 갖는 제1 IDT 전극(7A)과, 제2 주면(6b)에 마련되어 있고, 복수의 전극 핑거를 갖는 제2 IDT 전극(7B)을 구비한다. 제2 IDT 전극(7B)이 지지 부재에 매립되어 있다. 압전체층(6)의 제1 주면(6a)에, 제1 IDT 전극(7A)을 덮도록 유전체막(29)이 마련되어 있다. 제1 IDT 전극(7A)의 전극 핑거 피치에 의해 규정되는 파장을 λ로 했을 때, 유전체막(29)의 두께가 0.15λ 이하이다.

Description

탄성파 장치

본 발명은 탄성파 장치에 관한 것이다.

종래, 탄성파 장치는 휴대 전화기의 필터 등에 널리 사용되어 있다. 하기 특허문헌 1에는, 판파를 이용하는 탄성파 장치의 일례가 개시되어 있다. 이 탄성파 장치에서는, 지지체 상에 LiNbO₃ 기판이 마련되어 있다. 지지체에는 관통 구멍이 마련되어 있다. LiNbO₃ 기판에서의 상기 관통 구멍에 면하고 있는 부분에 있어서, LiNbO₃ 기판의 양면에 IDT 전극이 마련되어 있다.

국제 공개 제2013/021948호

그러나, 특허문헌 1에 기재된 탄성파 장치에서는, 탄성파의 여진에 수반하여, LiNbO₃ 기판의 형상 변화가 커지는 경향이 있다. 그 때문에, 탄성파 장치의 전기적 특성의 변동이 생기기 쉽다는 문제가 있다. 또한, 고차 모드의 발생을 충분히 억제할 수 없다.

본 발명의 목적은, 전기적 특성의 변동을 억제할 수 있고, 또한 고차 모드를 억제할 수 있는 탄성파 장치를 제공하는 데 있다.

본 발명에 관한 탄성파 장치의 한 넓은 국면에서는, 지지 기판을 포함하는 지지 부재와, 상기 지지 부재 상에 마련되어 있고, 서로 대향하는 제1 주면 및 제2 주면을 갖는 압전체층과, 상기 제1 주면에 마련되어 있고, 복수의 전극 핑거를 갖는 제1 IDT 전극과, 상기 제2 주면에 마련되어 있고, 복수의 전극 핑거를 갖는 제2 IDT 전극이 구비되어 있고, 상기 제2 IDT 전극이 상기 지지 부재에 매립되어 있고, 상기 압전체층의 상기 제1 주면에, 상기 제1 IDT 전극을 덮도록 유전체막이 마련되어 있고, 상기 제1 IDT 전극의 전극 핑거 피치에 의해 규정되는 파장을 λ로 했을 때, 상기 유전체막의 두께가 0.15λ 이하이다.

본 발명에 관한 탄성파 장치의 다른 넓은 국면에서는, 지지 기판을 포함하는 지지 부재와, 상기 지지 부재 상에 마련되어 있고, 서로 대향하는 제1 주면 및 제2 주면을 갖는 압전체층과, 상기 제1 주면에 마련되어 있고, 복수의 전극 핑거를 갖는 제1 IDT 전극과, 상기 제2 주면에 마련되어 있고, 복수의 전극 핑거를 갖는 제2 IDT 전극이 구비되어 있고, 상기 제2 IDT 전극이 상기 지지 부재에 매립되어 있고, 상기 압전체층의 상기 제1 주면에, 상기 제1 IDT 전극을 덮는 막이 마련되어 있지 않다.

본 발명에 관한 탄성파 장치에 의하면, 전기적 특성의 변동을 억제할 수 있고, 또한 고차 모드를 억제할 수 있다.

도 1은 본 발명의 제1 실시 형태에 관한 탄성파 장치의 모식적 정면 단면도이다.
도 2는 본 발명의 제1 실시 형태에 관한 탄성파 장치의 모식적 평면도이다.
도 3은 도 2 중의 II-II선을 따른 단면도이다.
도 4는 실리콘의 결정축의 정의를 도시하는 모식도이다.
도 5는 실리콘의 (100)면을 도시하는 모식도이다.
도 6은 실리콘의 (110)면을 도시하는 모식도이다.
도 7은 제1 비교예의 탄성파 장치에서의, 제1 IDT 전극 및 제2 IDT 전극의 각 한 쌍의 전극 핑거 부근을 도시하는 모식적 정면 단면도이다.
도 8은 제2 비교예의 탄성파 장치에서의, 제1 IDT 전극 및 제2 IDT 전극의 각 한 쌍의 전극 핑거 부근을 도시하는 모식적 정면 단면도이다.
도 9는 제1 비교예 및 제2 비교예에서의 위상 특성을 도시하는 도면이다.
도 10은 본 발명의 제1 실시 형태 및 제2 비교예에서의 위상 특성을 도시하는 도면이다.
도 11은 본 발명의 제1 실시 형태의 제1 변형예에 관한 탄성파 장치의 모식적 정면 단면도이다.
도 12는 본 발명의 제1 실시 형태의 제1 변형예에서의 유전체막의 두께와 고차 모드의 위상의 관계를 도시하는 도면이다.
도 13은 본 발명의 제1 실시 형태의 제1 변형예에서의 유전체막의 두께와 Q 특성의 관계를 도시하는 도면이다.
도 14는 제3 비교예의 탄성파 장치에서의, 제1 IDT 전극 및 제2 IDT 전극의 각 한 쌍의 전극 핑거 부근을 도시하는 모식적 정면 단면도이다.
도 15는 본 발명의 제1 실시 형태 및 제3 비교예에서의, 메인 모드의 공진 주파수보다도 저역측의 임피던스 특성을 도시하는 도면이다.
도 16은 본 발명의 제1 실시 형태 및 제2 비교예에서의, 압전체층의 오일러각에서의 θ와, 고차 모드의 위상의 관계를 도시하는 도면이다.
도 17은 본 발명의 제1 실시 형태의 제2 변형예 및 제4 비교예에서의 위상 특성을 도시하는 도면이다.
도 18은 본 발명의 제1 실시 형태의 제2 변형예에서의, 압전체층의 오일러각에서의 θ와, 고차 모드의 위상의 관계를 도시하는 도면이다.
도 19는 본 발명의 제1 실시 형태 및 그 제3 내지 제5 변형예 그리고 제1 비교예에서의 고차 모드의 위상을 도시하는 도면이다.
도 20은 제1 IDT 전극 및 제2 IDT 전극의 재료의 조합과, 메인 모드의 음속의 관계를 도시하는 도면이다.
도 21은 제1 IDT 전극 및 제2 IDT 전극의 재료의 조합마다의, 압전체층 내에서의 변위를 도시하는 도면이다.
도 22는 제1 IDT 전극 및 제2 IDT 전극의 재료의 조합과, 압전체층 내에서의 변위의 최댓값 및 최솟값의 차의 관계를 도시하는 도면이다.
도 23은 거리(dx)를 설명하기 위한 모식적 정면 단면도이다.
도 24는 거리(dx)와 공진 주파수의 관계를 도시하는 도면이다.
도 25는 거리(dx)와 반공진 주파수의 관계를 도시하는 도면이다.
도 26은 거리(dx)와 비대역의 관계를 도시하는 도면이다.
도 27은 거리(dx)가 0λ인 경우 및 거리(dx)가 0.05λ인 경우의 위상 특성을 도시하는 도면이다.
도 28은 거리(dx)와, 리플이 되는 불필요 파의 위상의 관계를 도시하는 도면이다.
도 29는 본 발명의 제2 실시 형태에 관한 탄성파 장치에서의, 제1 IDT 전극 및 제2 IDT 전극의 각 한 쌍의 전극 핑거 부근을 도시하는 모식적 정면 단면도이다.
도 30은 본 발명의 제2 실시 형태 그리고 그 제1 변형예 및 제2 변형예와, 제2 비교예에서의 위상 특성을 도시하는 도면이다.
도 31은 본 발명의 제3 실시 형태에서의 제1 IDT 전극의 구성을 도시하는 모식적 평면도이다.
도 32는 본 발명의 제1 실시 형태 및 제3 실시 형태의 임피던스 주파수 특성을 도시하는 도면이다.
도 33은 본 발명의 제3 실시 형태의 제1 변형예에 관한 탄성파 장치의 모식적 평면도이다.
도 34는 본 발명의 제3 실시 형태의 제2 변형예에 관한 탄성파 장치의 모식적 평면도이다.
도 35는 본 발명의 제3 실시 형태의 제3 변형예에 관한 탄성파 장치의 모식적 평면도이다.
도 36은 본 발명의 제4 실시 형태에 관한 탄성파 장치에서의, 제1 IDT 전극 및 제2 IDT 전극의 각 한 쌍의 전극 핑거 부근을 도시하는 모식적 정면 단면도이다.
도 37은 본 발명의 제4 실시 형태 및 제2 비교예에서의 위상 특성을 도시하는 도면이다.
도 38은 본 발명의 제4 실시 형태에서의, 압전체층의 오일러각에서의 θ 및 두께와, SH 모드의 전기 기계 결합 계수(ksaw²)의 관계를 도시하는 도면이다.
도 39는 본 발명의 제4 실시 형태에서의, 압전체층의 오일러각에서의 θ 및 유전체층의 두께와, SH 모드의 전기 기계 결합 계수(ksaw²)의 관계를 도시하는 도면이다.
도 40은 니오브산리튬층의 오일러각에서의 θ 및 두께와, SH 모드의 전기 기계 결합 계수(ksaw²)의 관계를 도시하는 도면이다.
도 41은 본 발명의 제5 실시 형태에 관한 탄성파 장치에서의, 제1 IDT 전극 및 제2 IDT 전극의 각 한 쌍의 전극 핑거 부근을 도시하는 모식적 정면 단면도이다.
도 42는 본 발명의 제5 실시 형태 및 제2 비교예에서의 위상 특성을 도시하는 도면이다.

이하, 도면을 참조하면서 본 발명의 구체적인 실시 형태를 설명함으로써, 본 발명을 명확하게 한다.

또한, 본 명세서에 기재된 각 실시 형태는, 예시적인 것이며, 다른 실시 형태간에 있어서, 구성의 부분적인 치환 또는 조합이 가능한 것을 지적해 둔다.

도 1은 본 발명의 제1 실시 형태에 관한 탄성파 장치의 모식적 정면 단면도이다. 도 2는 제1 실시 형태에 관한 탄성파 장치의 모식적 평면도이다. 도 3은 도 2 중의 II-II선을 따른 단면도이다. 또한, 도 1은 도 2 중의 I-I선을 따른 단면도이다. 도 1 중의 + 및 -의 부호는, 전위의 상대적인 높이를 모식적으로 나타내고 있다.

도 1에 도시하는 바와 같이, 탄성파 장치(1)는 압전성 기판(2)을 갖는다. 압전성 기판(2)은, 지지 기판(3)과, 압전체층(6)을 포함한다. 보다 구체적으로는, 압전체층(6)이, 지지 기판(3) 상에 직접적으로 마련되어 있다. 지지 기판(3)은 본 발명에서의 지지 부재이다. 다만, 지지 부재는, 지지 기판(3)을 포함하는 적층체이어도 된다.

압전체층(6)은 제1 주면(6a) 및 제2 주면(6b)을 갖는다. 제1 주면(6a) 및 제2 주면(6b)은 대향하고 있다. 제1 주면(6a)에는 제1 IDT 전극(7A)이 마련되어 있다. 제2 주면(6b)에는 제2 IDT 전극(7B)이 마련되어 있다. 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)은, 압전체층(6)을 사이에 두고 대향하고 있다.

압전체층(6)의 제2 주면(6b)은, 지지 부재로서의 지지 기판(3)에 접합되어 있다. 제2 IDT 전극(7B)은, 지지 기판(3)에 매립되어 있다. 바꾸어 말하면, 지지 기판(3)은, 제2 IDT 전극(7B)과 대향하는 부분을 갖고 있다.

제1 IDT 전극(7A) 및 제2 IDT 전극(7B)에 교류 전압을 인가함으로써, 탄성파가 여진된다. 탄성파 장치(1)는 메인 모드로서 SH 모드의 표면파를 이용하고 있다. 단, 메인 모드는 SH 모드에 한정되지는 않고, 다른 모드를 메인 모드로 해도 된다. 압전체층(6)의 제1 주면(6a)에서의, 제1 IDT 전극(7A)의 탄성파 전파 방향 양측에는, 한 쌍의 반사기(8A) 및 반사기(8B)가 마련되어 있다. 마찬가지로, 제2 주면(6b)에서의, 제2 IDT 전극(7B)의 탄성파 전파 방향 양측에는, 한 쌍의 반사기(8C) 및 반사기(8D)가 마련되어 있다. 이들 반사기(8A, 8B, 8C, 8D)는, 제1 IDT 전극(7A)과 동전위이어도 되고, 제2 IDT 전극(7B)과 동전위이어도 되고, 제1 IDT 전극(7A), 제2 IDT 전극(7B)의 양쪽과 동전위이어도 된다. 혹은, 플로팅 전극이어도 된다. 이와 같이, 본 실시 형태의 탄성파 장치(1)는 탄성 표면파 공진자이다. 다만, 본 발명에 관한 탄성파 장치는 탄성파 공진자에 한정되지는 않고, 복수의 탄성파 공진자를 갖는 필터 장치나 멀티플렉서이어도 된다.

도 2에 도시하는 바와 같이, 제1 IDT 전극(7A)은, 제1 버스 바(16) 및 제2 버스 바(17)와, 복수의 제1 전극 핑거(18) 및 복수의 제2 전극 핑거(19)를 갖는다. 제1 버스 바(16) 및 제2 버스 바(17)는 대향하고 있다. 제1 버스 바(16)에, 복수의 제1 전극 핑거(18)의 일단부가 각각 접속되어 있다. 제2 버스 바(17)에, 복수의 제2 전극 핑거(19)의 일단부가 각각 접속되어 있다. 복수의 제1 전극 핑거(18) 및 복수의 제2 전극 핑거(19)는 서로 사이에 끼워져 있다.

제2 IDT 전극(7B)도, 제1 IDT 전극(7A)과 마찬가지로, 한 쌍의 버스 바와, 복수의 전극 핑거를 갖는다. 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)의 전극 핑거 피치는 동일하다. 또한, 전극 핑거 피치란, 인접하는 전극 핑거끼리의 중심간 거리이다. 본 명세서에서 전극 핑거 피치가 동일하다는 것은, 탄성파 장치의 전기적 특성에 영향을 미치지 않을 정도의 오차 범위에서, 전극 핑거 피치가 다른 것도 포함한다. 도 1에 도시하는 바와 같이, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)의 각 전극 핑거의 횡단면 형상은 사다리꼴이다. 다만, 각 전극 핑거의 횡단면 형상은 상기에 한정되지 않고, 예를 들어 직사각형이어도 된다.

제1 IDT 전극(7A), 제2 IDT 전극(7B), 반사기(8A), 반사기(8B), 반사기(8C) 및 반사기(8D)는 Al을 포함한다. 다만, 각 IDT 전극 및 각 반사기의 재료는 상기에 한정되지 않는다. 혹은, 각 IDT 전극 및 각 반사기는, 적층 금속막을 포함하고 있어도 된다. 또한, 본 명세서에서, IDT 전극 등이 Al 등의 특정 재료를 포함한다고 기재하는 경우, IDT 전극 등이, 탄성파 장치의 전기적 특성에 영향을 미치지 않을 정도의 미량의 불순물을 포함하는 경우도 포함된다.

제1 IDT 전극(7A)에 있어서, 탄성파 전파 방향에서 보았을 때, 인접하는 전극 핑거끼리 중첩되어 있는 영역은 교차 영역(A)이다. 마찬가지로, 제2 IDT 전극(7B)도 교차 영역을 갖는다. 제1 IDT 전극(7A)의 교차 영역(A) 및 제2 IDT 전극(7B)의 교차 영역은, 평면으로 보아 겹쳐 있다. 보다 구체적으로는, 제1 IDT 전극(7A)의 교차 영역(A)에서의 복수의 전극 핑거의 중심과, 제2 IDT 전극(7B)의 교차 영역에서의 복수의 전극 핑거의 중심은, 평면으로 보아 겹쳐 있다. 다만, 제1 IDT 전극(7A)의 복수의 전극 핑거의 적어도 일부와, 제2 IDT 전극(7B)의 복수의 전극 핑거의 적어도 일부가, 평면으로 보아 겹쳐 있으면 된다. 즉, 탄성파 장치의 전기적 특성에 영향을 미치지 않을 정도의 오차 범위에서, 겹쳐 있는 상태이면 되고, 제조 변동 상의 어긋남은, 겹쳐 있는 것에 포함된다. 여기서, 평면으로 보아란, 도 1에서의 상방에서 보는 방향을 말한다.

도 3에 도시한 바와 같이, 탄성파 장치(1)는, 제1 관통 전극(15A) 및 제2 관통 전극(15B)을 갖는다. 제1 관통 전극(15A) 및 제2 관통 전극(15B)은 압전체층(6)을 관통하고 있다. 제1 관통 전극(15A)은, 제1 IDT 전극(7A)의 제1 버스 바(16) 및 제2 IDT 전극(7B)의 한쪽의 버스 바를 접속하고 있다. 제2 관통 전극(15B)은, 제1 IDT 전극(7A)의 제2 버스 바(17) 및 제2 IDT 전극(7B)의 다른 쪽의 버스 바를 접속하고 있다. 이에 의해, 압전체층(6)을 사이에 두고 대향하고 있는 전극 핑거끼리의 전위가 동일하게 되어 있다. 다만, 관통 전극 이외의 배선에 의해, 각 버스 바를 동일한 신호 전위에 접속해도 된다.

도 1에 도시하는 바와 같이, 복수의 제1 전극 핑거(18)의 전위는, 복수의 제2 전극 핑거(19)의 전위보다도 상대적으로 높다. 다만, 복수의 제2 전극 핑거(19)의 전위가, 복수의 제1 전극 핑거(18)의 전위보다도 상대적으로 높아도 된다.

본 실시 형태의 특징은, 제2 IDT 전극(7B)이 지지 부재로서의 지지 기판(3)에 매립되어 있는 것에 있다. 이에 의해, 압전체층(6)은, 탄성파가 여진되는 부분에서도 지지 기판(3)에 의해 지지되어 있기 때문에, 압전체층(6)의 형상이 변형되기 어려워, 전기적 특성의 변동을 억제할 수 있다. 이에 더하여, 제2 IDT 전극(7B)이 지지 부재에 매립되어 있음으로써, 고차 모드를 지지 부재측에 누설시킬 수 있다. 그에 의해, 고차 모드를 보다 한층 억제할 수 있다. 고차 모드의 억제 효과의 상세를, 본 실시 형태의 구성의 상세와 함께 이하에서 나타낸다.

압전체층(6)은 탄탈산리튬층이다. 보다 구체적으로는, 압전체층(6)에 사용되는 탄탈산리튬의 커트각은 30° Y 커트 X 전파이다. 다만, 압전체층(6)의 재료 및 커트각은 상기에 한정되지 않는다. 압전체층(6)은, 예를 들어 니오브산리튬층이어도 된다. 압전체층(6)은 결정축(X_Li, Y_Li, Z_Li)을 갖는다.

지지 기판(3)은 실리콘 기판이다. 도 4에 도시하는 바와 같이, 실리콘은 다이아몬드 구조를 갖는다. 본 명세서에서, 실리콘 기판을 구성하는 실리콘의 결정축은, (X_Si, Y_Si, Z_Si)인 것으로 한다. 실리콘에 있어서는, 결정 구조의 대칭성에 의해, X_Si축, Y_Si축 및 Z_Si축은 각각 등가이다. 본 실시 형태에서는, 지지 기판(3)의 면 방위는 (100)이다. 면 방위가 (100)이라는 것은, 다이아몬드 구조를 갖는 실리콘의 결정 구조에 있어서, 미러 지수 [100]으로 표현되는 결정축에 직교하는 (100)면에서 커트한 기판인 것을 나타낸다. (100)면에서는 면내 4회 대칭이며, 90° 회전으로 등가인 결정 구조가 된다. 또한, (100)면은 도 5에 도시하는 면이다.

지지 기판(3) 및 압전체층(6)은, X_Li축 방향 및 Si[110] 방향이 평행해지도록 적층되어 있다. Si[110] 방향이란, 도 6에 도시하는 (110)면과 직교하는 방향이다. 다만, 지지 기판(3) 및 압전체층(6)의 방위 관계는 상기에 한정되지 않는다. 지지 기판(3)의 면 방위, 전파 방향 및 재료도 특별히 한정되지 않는다. 지지 기판(3)에는, 예를 들어, 유리, 수정 또는 알루미나 등을 사용해도 된다.

이하에 있어서, 본 실시 형태, 제1 비교예 및 제2 비교예를 비교함으로써, 본 실시 형태에서 고차 모드를 억제할 수 있는 것을 나타낸다. 도 7에 도시하는 바와 같이, 제1 비교예는, 제2 IDT 전극을 갖지 않는 점에서 제1 실시 형태와 다르다. 또한, 제1 비교예는, 압전체층(6)에서의 평면으로 보아 교차 영역과 겹쳐 있는 부분이, 지지 기판과 적층되어 있지 않은 점에서, 제1 실시 형태와 다르다. 도 8에 도시하는 바와 같이, 제2 비교예는, 제2 IDT 전극(7B)이 지지 기판에 매립되어 있지 않은 점에서 제1 실시 형태와 다르다. 또한, 제2 비교예는, 압전체층(6)에서의, 평면으로 보아 교차 영역과 겹쳐 있는 부분이, 지지 기판과 적층되어 있지 않은 점에서, 제1 실시 형태와 다르다.

제1 실시 형태, 제1 비교예 및 제2 비교예에서 시뮬레이션을 행함으로써, 위상 특성을 비교하였다. 각 탄성파 장치의 설계 파라미터는 이하와 같았다. 또한, 제1 비교예 및 제2 비교예에서는, 압전체층(6)에서의, 평면으로 보아 교차 영역과 겹쳐 있는 부분은 지지 기판과 적층되어 있지 않다. 그 때문에, 각 비교예에서는, 지지 기판의 설계 파라미터를 설정하고 있지 않다.

제1 실시 형태의 탄성파 장치(1)의 설계 파라미터는 이하와 같다. 또한, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)에서는, 평면으로 보아 겹쳐 있는 전극 핑거끼리의 전위는 동일하다. 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)의 전극 핑거 피치에 의해 규정되는 파장을 λ로 한다.

지지 기판(3); 재료… Si, 면 방위… (100)면

압전체층(6); 재료… LiTaO₃, 커트각… 30° Y 커트 X 전파, 두께 0.2λ

지지 기판(3) 및 압전체층(6)의 방위 관계; Si[110] 방향 및 X_Li축 방향이 평행

제1 IDT 전극(7A); 재료… Al, 두께… 0.07λ, 듀티비… 0.5

제2 IDT 전극(7B); 재료… Al, 두께… 0.07λ, 듀티비… 0.5

파장(λ); 1㎛

제1 비교예의 탄성파 장치의 설계 파라미터는 이하와 같다.

제1 IDT 전극(7A); 재료… Al, 두께… 0.07λ, 듀티비… 0.5

파장(λ); 1㎛

제2 비교예의 탄성파 장치의 설계 파라미터는 이하와 같다. 또한, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)에서는, 평면으로 보아 겹쳐 있는 전극 핑거끼리의 전위는 동일하다.

제1 IDT 전극(7A); 재료… Al, 두께… 0.07λ, 듀티비… 0.5

제2 IDT 전극(7B); 재료… Al, 두께… 0.07λ, 듀티비… 0.5

파장(λ); 1㎛

도 9는 제1 비교예 및 제2 비교예에서의 위상 특성을 도시하는 도면이다. 도 10은 제1 실시 형태 및 제2 비교예에서의 위상 특성을 도시하는 도면이다.

도 9에 도시하는 바와 같이, 제1 비교예에서는, 넓은 주파수 대역에 있어서, 복수의 고차 모드가 생겼다. 제2 비교예에서는, 5500MHz 부근에서는, 고차 모드가 억제되어 있다. 그러나, 제2 비교예에서도, 5500MHz 부근을 제외하면, 넓은 주파수 대역에서 복수의 고차 모드가 생겼다. 이와 같이, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)이 대향하고 있어도, 고차 모드를 충분히 억제할 수는 없었다.

이에 반해, 도 10에 도시하는 바와 같이, 제1 실시 형태에서는, 넓은 주파수 대역에서 고차 모드가 억제되어 있는 것을 알 수 있다. 제1 실시 형태에서는, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)이 대향하고 있고, 또한 지지 기판(3)에 제2 IDT 전극(7B)이 매립되어 있다. 그에 의해, 고차 모드를 지지 기판(3)측에 누설시킬 수 있다. 따라서, 고차 모드를 효과적으로 억제할 수 있다.

제1 실시 형태에서는, 압전체층(6)의 제1 주면(6a)에는, 제1 IDT 전극(7A)을 덮는 막은 마련되어 있지 않다. 이에 의해, 메인 모드를 효율적으로 여진시킬 수 있다. 다만, 본 발명은 상기 구성에 한정되는 것은 아니다.

도 11은, 제1 실시 형태의 제1 변형예에 관한 탄성파 장치의 모식적 정면 단면도이다.

도 11에 도시되는 제1 변형예와 같이, 압전체층(6)의 제1 주면(6a)에, 제1 IDT 전극(7A)을 덮도록 유전체막(29)이 마련되어 있어도 된다. 본 변형예에서는, 유전체막(29)은 산화규소막이다. 다만, 유전체막(29)의 재료는 산화규소에 한정되지는 않고, 예를 들어, 질화규소, 산질화규소, 오산화탄탈, 아몰퍼스 실리콘, 다결정 실리콘, 산화알루미늄, 질화알루미늄 또는 탄화규소 등을 사용할 수도 있다. 제1 IDT 전극(7A)이 유전체막(29)에 의해 보호되기 때문에, 제1 IDT 전극(7A)이 파손되기 어렵다.

여기서, 본 변형예의 탄성파 장치에 있어서, 시뮬레이션을 행함으로써, 유전체막(29)의 두께와, 고차 모드의 위상 및 Q값의 관계를 구하였다. 탄성파 장치의 설계 파라미터는 이하와 같다.

지지 기판(3); 재료… Si, 면 방위… (100)면

제1 IDT 전극(7A); 재료… Al, 두께… 0.07λ, 듀티비… 0.5

제2 IDT 전극(7B); 재료… Al, 두께… 0.07λ, 듀티비… 0.5

파장(λ); 1㎛

유전체막(29); 재료… SiO₂, 두께… 0.015λ 이상, 0.05λ 이하의 범위에서 0.0175λ 간격으로 변화시키고, 0.05λ 이상, 0.25λ 이하의 범위에서 0.025λ 간격으로 변화시켰다.

도 12는 제1 실시 형태의 제1 변형예에서의 유전체막의 두께와 고차 모드의 위상의 관계를 도시하는 도면이다. 도 12에 도시하는 고차 모드의 위상은, 5000MHz 내지 7000MHz에서의 고차 모드의 위상이다.

도 12에 도시하는 바와 같이, 본 변형예에서는, 고차 모드의 위상은 70dB 이하이다. 한편, 도 9에 도시하는 제1 비교예에서는, 5000MHz 내지 7000MHz에서의 고차 모드는 85dB 정도이다. 이와 같이, 본 변형예에서는, 상기 제1 비교예보다도 고차 모드가 억제되어 있다. 또한, 도 12에 도시하는 바와 같이, 유전체막(29)의 두께가 얇아질수록, 고차 모드가 억제되어 있는 것을 알 수 있다. 이것은, 유전체막(29)의 두께가 얇을수록, 유전체막(29)에 고차 모드가 갇히기 어려워지는 것에 기인한다. 그리고, 유전체막(29)의 두께가 0.15λ 이하인 경우에는, 고차 모드는 -80dB 이하로 되어 있다. 따라서, 유전체막(29)의 두께는 0.15λ 이하인 것이 바람직하다. 이에 의해, 고차 모드를 보다 한층 억제할 수 있다.

도 13은 제1 실시 형태의 제1 변형예에서의 유전체막의 두께와 Q 특성의 관계를 도시하는 도면이다. 또한, 유전체막(29)의 두께가 0.015λ일 때의 Q 특성을, 기준값인 1로 하고 있다.

도 13에 도시하는 바와 같이, 유전체막(29)의 두께가 얇아질수록, Q 특성이 높게 되어 있는 것을 알 수 있다. 본 실시 형태에서는, 압전체층(6)의 Q 특성은 유전체막(29)의 Q 특성보다도 높다. 그 때문에, 유전체막(29)이 얇아질수록, 압전체층(6) 및 유전체막(29)의 적층체에 있어서, 높은 Q 특성을 갖는 부분의 비율이 커진다. 따라서, 상기 관계가 된다. 그리고, 유전체막(29)의 두께가 0.05λ 이하인 경우에는, Q 특성은 1 이상으로 되어 있다. 따라서, 유전체막(29)의 두께는 0.05λ 이하인 것이 바람직하다. 이에 의해, Q 특성을 보다 한층 향상시킬 수 있다.

도 1로 돌아가서, 제1 실시 형태와 같이, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)이 압전체층(6)을 사이에 두고 대향하고 있고, 평면으로 보아 겹쳐 있는 전극 핑거끼리 동일한 전위에 접속되는 것이 바람직하다. 이 경우에는, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)으로부터 발생하는 전계의 대칭성을 높일 수 있다. 그에 의해, 고차 모드를 보다 한층 억제할 수 있다.

또한, 제1 실시 형태에서는, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)이 압전체층(6)을 사이에 두고 대향하고 있음으로써, 정전 용량을 크게 할 수 있다. 그에 의해, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)을 소형으로 해도, 원하는 정전 용량을 얻을 수 있다. 따라서, 탄성파 장치(1)를 소형으로 할 수 있다. 이것을, 제1 실시 형태 및 제3 비교예를 비교함으로써 나타낸다. 도 14에 도시하는 바와 같이, 제3 비교예는, 제2 IDT 전극을 갖지 않는 점에서 제1 실시 형태와 다르다.

제1 실시 형태 및 제3 비교예에서 시뮬레이션을 행함으로써, 임피던스 특성을 비교하였다. 임피던스가 낮을수록, 정전 용량이 큰 것이 된다. 제1 실시 형태의 탄성파 장치의 설계 파라미터는, 상기 위상 특성을 구했을 때와 마찬가지로 하였다. 제3 비교예의 설계 파라미터는, 제2 IDT 전극(7B)을 갖지 않는 점 이외에는, 제1 실시 형태와 마찬가지로 하였다.

도 15는 제1 실시 형태 및 제3 비교예에서의, 메인 모드의 공진 주파수보다도 저역측의 임피던스 특성을 도시하는 도면이다.

도 15에 도시하는 바와 같이, 제1 실시 형태에서의 임피던스는, 제3 비교예에서의 임피던스보다도 낮은 것을 알 수 있다. 따라서, 제1 실시 형태에서는, 정전 용량을 크게 할 수 있고, 탄성파 장치(1)를 소형으로 할 수 있다.

그런데, 제1 실시 형태에서는, 압전체층(6)의 두께는 2λ 이하이다. 또한, 압전체층(6)의 두께는 1λ 이하인 것이 바람직하다. 그에 의해, 고차 모드를 보다 확실하게 억제할 수 있다. 다만, 압전체층(6)의 두께는 상기에 한정되지 않는다.

압전체층(6)의 커트각에 구애되지 않고, 고차 모드를 억제할 수 있는 것을 이하에서 나타낸다. 압전체층(6)의 오일러각(φ, θ, ψ)에서의 θ와, 8400MHz 부근의 고차 모드의 위상의 관계를 시뮬레이션에 의해 구하였다. 또한, θ는, 0deg. 이상, 180deg. 이하의 범위에서 5deg. 간격으로 변화시켰다. φ, ψ는 0°로 하였다. 단, φ, ψ 모두 ±10°의 범위 내도 허용한다. 도 16에는, 참고로서 제2 비교예의 결과도 함께 나타낸다.

도 16은 제1 실시 형태 및 제2 비교예에서의, 압전체층의 오일러각에서의 θ와, 고차 모드의 위상의 관계를 도시하는 도면이다. 도 16 중의 파선은, 도 10에 도시한 제2 비교예의, 8400MHz 부근의 고차 모드의 위상이다.

도 16에 도시하는 바와 같이, 제1 실시 형태에서는, 압전체층(6)의 오일러각에서의 θ에 구애되지 않고, 고차 모드를 억제할 수 있는 것을 알 수 있다.

또한, 압전체층(6)은 니오브산리튬층이어도 된다. 이 경우에도, 전기적 특성의 변동을 억제할 수 있고, 또한 고차 모드를 억제할 수 있다. 이것을, 제1 실시 형태의 제2 변형예 및 제4 비교예를 비교함으로써 나타낸다. 도 1을 원용하여 나타내는 바와 같이, 제2 변형예는, 압전체층(6)이 니오브산리튬층인 점에서만 제1 실시 형태와 다르다. 제4 비교예는, 제2 IDT 전극이 지지 기판에 매립되어 있지 않은 점에서 제2 변형예와 다르다. 또한, 제4 비교예는, 압전체층에서의, 평면으로 보아 교차 영역과 겹쳐 있는 부분이, 지지 기판과 적층되어 있지 않은 점에서 제2 변형예와 다르다.

도 17은 제1 실시 형태의 제2 변형예 및 제4 비교예에서의 위상 특성을 도시하는 도면이다.

도 17에 도시하는 바와 같이, 제4 비교예에서는, 넓은 주파수 대역에서, 복수의 고차 모드가 생겼다. 이에 반해, 제1 실시 형태의 제2 변형예에서는, 넓은 주파수 대역에서, 고차 모드를 억제할 수 있는 것을 알 수 있다. 또한 본 변형예에서는, 제1 실시 형태와 마찬가지로, 압전체층(6)이, 탄성파가 여진되는 부분에서도 지지 기판(3)에 의해 지지되어 있다. 그에 의해, 압전체층(6)의 형상이 변형되기 어려워, 전기적 특성의 변동을 억제할 수 있다.

압전체층(6)이 니오브산리튬층인 경우에도, 커트각에 구애되지 않고, 고차 모드를 억제할 수 있는 것을 이하에서 나타낸다. 니오브산리튬층의 오일러각(φ, θ, ψ)에서의 θ와, 10500MHz 부근의 고차 모드의 위상의 관계를 시뮬레이션에 의해 구하였다. 또한, θ는, 0deg. 이상, 180deg. 이하의 범위에서 5deg. 간격으로 변화시켰다.

도 18은 제1 실시 형태의 제2 변형예에서의, 압전체층의 오일러각에서의 θ와, 고차 모드의 위상의 관계를 도시하는 도면이다.

도 18에 도시하는 바와 같이, 제1 실시 형태의 제2 변형예에서는, 압전체층(6)의 오일러각에서의 θ에 구애되지 않고, 고차 모드를 억제할 수 있는 것을 알 수 있다.

상술한 바와 같이, 지지 기판(3)의 재료에는, 실리콘 이외의 재료를 사용해도 된다. 지지 기판(3)의 재료만이 제1 실시 형태와 다른 제3 내지 제5 변형예에서의 고차 모드의 위상을 도 19에서 도시한다. 도 19에 도시하는 고차 모드는, 7500MHz 부근에서의 고차 모드이다. 또한, 제3 변형예에서는, 지지 기판(3)이 유리를 포함한다. 제4 변형예에서는, 지지 기판(3)이 수정을 포함한다. 제5 변형예에서는, 지지 기판(3)이 알루미나를 포함한다. 도 19에서는, 제1 비교예의 고차 모드도 도시한다. 상기한 바와 같이 제1 비교예에서는, 압전체층(6)에서의, 평면으로 보아 교차 영역과 겹쳐 있는 부분은, 지지 기판(3)과 적층되어 있지 않다.

도 19는 제1 실시 형태 및 그 제3 내지 제5 변형예 그리고 제1 비교예에서의 고차 모드의 위상을 도시하는 도면이다.

도 19에 도시하는 바와 같이, 제1 실시 형태 및 그 제3 내지 제5 변형예의 어느 것에서든, 제1 비교예보다도 고차 모드가 억제되어 있는 것을 알 수 있다.

제1 실시 형태에서는, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)은 Al을 포함하지만, 이것에 한정되는 것은 아니다. 여기서, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)의 재료를 다르게 해서, 메인 모드의 음속에 관계되는 시뮬레이션을 행하였다. 또한, 제1 실시 형태에서의 메인 모드는 SH 모드의 표면파이다. 이하에서는, 제1 IDT 전극(7A)의 재료가 M1이며, 제2 IDT 전극(7B)의 재료가 M2인 경우, M1/M2라고 기재한다. 상기 IDT 전극의 재료의 조합은, Al/Al, Al/Pt, Pt/Al 및 Pt/Pt의 4가지로 하였다. 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)의 두께는, 어느 경우든 0.07λ로 해서 시뮬레이션을 행하였다.

도 20은 제1 IDT 전극 및 제2 IDT 전극의 재료의 조합과, 메인 모드의 음속의 관계를 도시하는 도면이다.

도 20에 도시하는 바와 같이, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B) 중 적어도 한쪽이 Pt를 포함하는 경우에, Al/Al인 경우보다도 메인 모드의 음속이 낮은 것을 알 수 있다. 해당 음속이 낮은 경우에는, 탄성파 장치(1)를 소형으로 할 수 있다. 보다 상세하게는, 주파수를 f, 음속을 v로 했을 때, f=v/λ이다. 탄성파 장치(1)에 있어서 원하는 주파수(f)로 하는 경우에는, 음속(v)이 낮을수록 파장(λ)이 짧아진다. 상기한 바와 같이 파장(λ)은 전극 핑거 피치에 의해 규정된다. 그 때문에, 파장(λ)이 짧을수록 전극 핑거 피치는 좁아진다. 따라서, IDT 전극을 소형으로 할 수 있다. 이상과 같이, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B) 중 적어도 한쪽이 Pt를 포함하는 것이 바람직하다. 그에 의해, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)을 소형으로 할 수 있어, 탄성파 장치(1)의 소형화를 진척시킬 수 있다.

또한, Al/Pt의 경우보다도, Pt/Al의 경우 및 Pt/Pt의 경우에 있어서, 메인 모드의 음속이 낮아진다. 따라서, 제1 IDT 전극(7A)은, Pt를 포함하는 것이 바람직하다. 그에 의해, 탄성파 장치(1)의 소형화를 보다 한층 진척시킬 수 있다.

SH 모드의 음속에 관한 시뮬레이션과 마찬가지의 조건에 있어서, 압전체층(6) 내의 변위의 크기에 관한 시뮬레이션을 행하였다. 구체적으로는, 압전체층(6)의 두께 방향에서의 위치와, 변위의 크기의 관계에 관한 시뮬레이션을 행하였다.

도 21은 제1 IDT 전극 및 제2 IDT 전극의 재료의 조합마다의, 압전체층 내에서의 변위를 도시하는 도면이다. 도 21의 횡축에서의 0은, 압전체층(6)의 제1 주면(6a)의 위치를 나타낸다. 횡축에서의 200은, 제2 주면(6b)의 위치를 나타낸다.

도 21에 도시하는 바와 같이, Al/Al의 경우 및 Al/Pt의 경우에, Pt/Al의 경우 및 Pt/Pt의 경우보다도, 횡축이 0일 때의 변위가 작은 것을 알 수 있다. 즉, 제1 IDT 전극(7A)이 Al을 포함하는 경우에는, 압전체층(6)의 제1 주면(6a)의 변위를 작게 할 수 있다. 이에 의해, 제1 IDT 전극(7A)에 가해지는 응력을 작게 할 수 있어, 스트레스 마이그레이션을 억제할 수 있다. 따라서, 제1 IDT 전극(7A)은 Al을 포함하는 것이 바람직하다. 그에 의해, 스트레스 마이그레이션을 억제할 수 있어, 스트레스 마이그레이션에 기인하는 내전력성의 열화도 억제할 수 있다.

상기 IDT 전극의 재료의 조합마다, 압전체층(6) 내에서의 변위의 최댓값 및 최솟값의 차를 산출하였다.

도 22는 제1 IDT 전극 및 제2 IDT 전극의 재료의 조합과, 압전체층 내에서의 변위의 최댓값 및 최솟값의 차의 관계를 도시하는 도면이다.

도 22에 도시하는 바와 같이, Al/Pt에 있어서, 변위의 최댓값 및 최솟값의 차가 가장 작은 것을 알 수 있다. 따라서, 제1 IDT 전극(7A)이 Al을 포함하고, 제2 IDT 전극(7B)이 Pt를 포함하는 것이 바람직하다. 이 경우에는, 압전체층(6)의 두께 방향에서의 변위의 균일성을 높일 수 있다. 그에 의해, 압전체층(6)의 두께 방향에 있어서, 탄성파를 균일하게 전파시킬 수 있기 때문에, 양호한 전기적 특성을 얻을 수 있다. 이에 더하여, 상기 두께 방향에 있어서 전파하는 탄성파의 대칭성을 높일 수 있기 때문에, 탄성파 장치(1)의 구성의 변화에 대하여 전기적 특성을 안정화시킬 수 있다.

또한, Al/Pt인 경우에 한정되지 않고, 제2 IDT 전극(7B)의 밀도가 제1 IDT 전극(7A)의 밀도보다도 큰 것이 바람직하다. 이 경우에도, 양호한 전기적 특성을 얻을 수 있고, 또한 전기적 특성을 안정화시킬 수 있다. 제2 IDT 전극(7B)을 Pt에 의해 구성한 경우, 전극 핑거의 전기 저항이 높아지는 경우가 있다. 그 경우, 제2 IDT 전극(7B)을 Al층 및 Pt층 등의 적층 구조로 해서 전기 저항을 낮추어도 된다.

또한, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)의 재료, 밀도 및 두께와, 메인 모드의 비대역의 관계를 구하였다. 또한, 제1 실시 형태에서는, 메인 모드는 SH 모드이다. 제1 IDT 전극(7A)의 두께를 IDTu[λ], 제2 IDT 전극(7B)의 두께를 IDTd[λ]로 하고, 제1 IDT 전극(7A)의 밀도를 ρ1[g/㎤], 제2 IDT 전극(7B)의 밀도를 ρ2[g/㎤]로 하고, SH 모드의 비대역을 SH_BW[％]로 한다.

또한, IDT 전극이 복수의 전극층의 적층체인 경우에는, 각 전극층의 두께를 t₁, t₂,… , t_n으로 하면, IDTu(IDTd)=Σt_n이 된다. 또한, 이때, 각 전극층의 밀도를 ρ₁, ρ₂,… , ρ_n으로 하면, IDT 전극의 밀도는, Σ(ρ_n×t_n)/Σt_n이 된다. 또한, 각 전극층이 합금을 포함하는 경우, 합금을 구성하는 원소의 밀도를 ρ₁, ρ₂, …, ρ_n, 농도를 p₁, p₂, …, p_n[％]으로 하면, 밀도=Σ(ρ_n×p_n)이 된다.

IDTu, IDTd, ρ1 및 ρ2와, SH_BW의 관계식인 식 1을, 시뮬레이션에 의해 도출하였다.

IDTu, IDTd, ρ1 및 ρ2가, 식 1에 의해 도출되는 SH_BW가 3％ 이상으로 되는 범위의 두께 및 밀도인 것이 바람직하다. 이 경우에는, 탄성파 장치(1)를 필터 장치에 적합하게 사용할 수 있다. IDTu, IDTd, ρ1 및 ρ2가, 식 1에 의해 도출되는 SH_BW가 3.5％ 이상으로 되는 범위의 두께 및 밀도인 것이 보다 바람직하고, 4％ 이상으로 되는 범위의 두께 및 밀도인 것이 더욱 바람직하다. 그에 의해, 탄성파 장치(1)를 필터 장치에 사용한 경우에, 삽입 손실을 작게 할 수 있다. IDTu, IDTd, ρ1 및 ρ2가, 식 1에 의해 도출되는 SH_BW가 4.5％ 이상으로 되는 범위의 두께 및 밀도인 것이 보다 한층 바람직하다. 그에 의해, 삽입 손실을 보다 한층 작게 할 수 있고, 또한 차세대 통신 규격에 대응하기 쉽다.

식 1 중의 ρ1 및 ρ2의 값으로서는, 예를 들어, 이하의 금속 밀도[g/㎤]를 사용해도 된다. Al: 2.699, Cu: 8.96, Ag: 10.05, Au: 19.32, Pt: 21.4, W: 19.3, Ti: 4.54, Ni: 8.9, Cr: 7.19, Mo: 10.28. 이 경우, ρ1 및 ρ2로서 사용한 밀도에 상당하는 금속을 포함하는 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)에 있어서, IDTu 및 IDTd가, 식 1에 의해 도출되는 SH_BW가 3％ 이상으로 되는 범위의 두께인 것이 바람직하다. 상기 경우에 있어서, IDTu 및 IDTd의 두께의 범위가, 식 1에 의해 도출되는 SH_BW가 3.5％ 이상으로 되는 범위인 것이 보다 바람직하고, 4％ 이상으로 되는 범위인 것이 더욱 바람직하고, 4.5％ 이상으로 되는 범위인 것이 보다 한층 바람직하다.

한편, 제1 IDT 전극(7A)이, 상기 금속의 군에서 선택되는 금속을 포함하는 복수의 전극층의 적층체인 경우, Σ(ρ_n×t_n)/Σt_n으로부터 구해진 밀도를, 식 1의 ρ1로서 사용해도 된다. 한편, 제1 IDT 전극(7A)의 전극층이 상기 금속의 군에서 선택되는 2종 이상이 금속을 포함하는 합금층인 경우, Σ(ρ_n×p_n)으로부터 구해진 밀도를, 식 1의 ρ1로서 사용해도 된다. 제1 IDT 전극(7A)이 합금층의 적층체인 경우에는, Σ(ρ_n×t_n)/Σt_n 및 Σ(ρ_n×p_n)을 병용하면 된다. 제2 IDT 전극(7B)이 복수의 전극층의 적층체인 경우, 혹은 제2 IDT 전극(7B)의 전극층이 합금층인 경우도 마찬가지이다.

한편, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)의 듀티비와, SH 모드의 비대역의 관계를 구하였다. 제1 IDT 전극(7A)의 듀티비를 duty_u로 하고, 제2 IDT 전극(7B)의 듀티비를 duty_d로 한다. duty_u 및 duty_d와, SH_BW의 관계식인 식 2를, 시뮬레이션에 의해 도출하였다.

duty_u 및 duty_d가, 식 2에 의해 도출되는 SH_BW가 4％ 이상으로 되는 범위의 듀티비인 것이 바람직하고, 4.5％ 이상으로 되는 범위의 듀티비인 것이 보다 바람직하다. 그에 의해, 탄성파 장치(1)를 필터 장치에 사용한 경우에, 삽입 손실을 작게 할 수 있다.

한편, duty_u 및 duty_d와 불필요 파의 위상의 관계식인 식 3을, 시뮬레이션에 의해 도출하였다. 또한, 해당 불필요 파에 의해, 반공진 주파수보다도 고역측에 리플이 생긴다.

duty_u 및 duty_d가, 식 3에 의해 도출되는 불필요 파의 위상이 -30deg. 이하로 되는 범위의 듀티비인 것이 바람직하다. 그에 의해, 반공진 주파수보다도 고역측에 생기는 리플을 억제할 수 있다.

제1 실시 형태에서는, 제1 IDT 전극(7A)의 교차 영역(A)에서의 복수의 전극 핑거의 중심과, 제2 IDT 전극(7B)의 교차 영역에서의 복수의 전극 핑거의 중심은, 평면으로 보아 겹쳐 있다. 다만, 도 23에 도시하는 바와 같이, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)의 복수의 전극 핑거의 중심끼리는, 반드시 겹쳐 있지 않아도 된다.

평면으로 보았을 때의, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)의 중심끼리의, 탄성파 전파 방향에서의 거리를 dx[λ]로 한다. dx와, 공진 주파수, 반공진 주파수 및 비대역의 관계를 시뮬레이션에 의해 구하였다. 탄성파 장치(1)의 설계 파라미터는 이하와 같다. 또한, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)에서는, 평면으로 보아 겹쳐 있는 전극 핑거끼리의 전위는 동일하다. 즉, dx=0일 때는, 대향하는 제1 IDT 전극(7A)과 제2 IDT 전극(7B)은 동일 전위로 된다. dx=0.5에서는, 제1 IDT 전극(7A)과 제2 IDT 전극(7B)은 전위가 역상으로 된다.

지지 기판(3); 재료… Si, 면 방위… (100)면

제1 IDT 전극(7A); 재료… Al, 두께… 0.07λ, 듀티비… 0.5

제2 IDT 전극(7B); 재료… Al, 두께… 0.07λ, 듀티비… 0.5

파장(λ); 1㎛

dx; 0λ 이상, 0.5λ 이하의 범위에서 0.01λ 간격으로 변화시켰다.

도 24는 거리(dx)와 공진 주파수의 관계를 도시하는 도면이다. 도 25는 거리(dx)와 반공진 주파수의 관계를 도시하는 도면이다. 도 26은 거리(dx)와 비대역의 관계를 도시하는 도면이다.

도 24에 도시하는 바와 같이, 거리(dx)가 0.25λ일 때 공진 주파수가 가장 높아진다. 또한, 거리(dx)가 0λ 이상, 0.25λ 이하일 경우에는, 거리(dx)가 길어질수록 공진 주파수가 높아지고, 거리(dx)가 0.25λ 이상, 0.5λ 이하일 경우에는, 거리(dx)가 길어질수록 공진 주파수가 낮아진다. 따라서, 거리(dx)를 조정함으로써 공진 주파수를 조정할 수 있다. 보다 구체적으로는, dx가 0λ일 때에 비하여, 공진 주파수를 0.1％ 이상 높게 하는 경우에는, 0.07λ≤dx≤0.43λ로 하면 된다. 공진 주파수를 0.2％ 이상 높게 하는 경우에는, 0.1λ≤dx≤0.4λ로 하면 된다. 공진 주파수를 0.3％ 이상 높게 하는 경우에는, 0.13λ≤dx≤0.37λ로 하면 된다. 공진 주파수를 0.4％ 이상 높게 하는 경우에는, 0.16λ≤dx≤0.34λ로 하면 된다. 공진 주파수를 0.5％ 이상 높게 하는 경우에는, 0.2λ≤dx≤0.3λ로 하면 된다.

한편, 도 25에 도시하는 바와 같이, 거리(dx)가 길어질수록, 반공진 주파수가 낮아지는 것을 알 수 있다. 도 26에 도시하는 바와 같이, 거리(dx)가 길어질수록 비대역의 값이 작아지는 것을 알 수 있다. 따라서, 거리(dx)를 조정함으로써 비대역을 조정할 수 있다. 보다 구체적으로는, 비대역을 4％ 이상, 5％ 이하로 하는 경우에는, 0λ≤dx≤0.09λ로 하면 된다. 비대역을 3％ 이상, 4％ 이하로 하는 경우에는, 0.09λ≤dx≤0.15λ로 하면 된다. 비대역을 2％ 이상, 3％ 이하로 하는 경우에는, 0.15λ≤dx≤0.2λ로 하면 된다. 비대역을 1％ 이상, 2％ 이하로 하는 경우에는, 0.2λ≤dx≤0.27λ로 하면 된다. 비대역을 0％ 이상, 1％ 이하로 하는 경우에는, 0.27λ≤dx≤0.5λ로 하면 된다. 탄성파 장치(1)를 필터 장치에 사용하는 경우, 필터 장치의 Band마다 구해지는 비대역이 다르다. 본 실시 형태에서는, 사용되는 필터 장치의 Band마다 용이하게 비대역을 조정할 수 있다.

또한, 거리(dx)가 0λ 이외이면, 반공진 주파수보다 고역측에서, 불필요 파에 의한 리플이 생긴다. 거리(dx)와 리플의 크기의 관계를 시뮬레이션에 의해 구하였다.

도 27은, 거리(dx)가 0λ인 경우 및 거리(dx)가 0.05λ인 경우의 위상 특성을 도시하는 도면이다. 도 28은, 거리(dx)와, 리플이 되는 불필요 파의 위상의 관계를 도시하는 도면이다.

도 27에 도시하는 바와 같이, 반공진 주파수보다도 고역측에 리플이 생긴 것을 알 수 있다. 도 28에 도시하는 바와 같이, 거리(dx)가 0λ 이상, 0.25λ 이하일 경우에는, 거리(dx)가 길어질수록 리플이 커지고, 거리(dx)가 0.25λ 이상, 0.5λ 이하일 경우에는, 거리(dx)가 길어질수록 리플이 작아진다. 거리(dx)는, 0λ≤dx≤0.04λ 또는 0.44λ≤dx≤0.5λ인 것이 바람직하다. 그에 의해, 리플을 60deg. 이하로 억제할 수 있다. 거리(dx)는, 0λ≤dx≤0.02λ 또는 0.48λ≤dx≤0.5λ인 것이 보다 바람직하다. 그에 의해, 리플을 -50deg. 이하로 억제할 수 있다.

여기서, 복수의 제1 전극 핑거(18) 및 복수의 제2 전극 핑거(19)가 연장되는 방향을 전극 핑거 연신 방향으로 한다. 본 실시 형태에서는, 전극 핑거 연신 방향은 탄성파 전파 방향과 직교한다. 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)의 교차 영역의 중심끼리의, 전극 핑거 연신 방향에서의 거리를 dy[λ]로 한다. 0λ≤dy≤0.5λ의 범위에 있어서, 거리(dy)와, 공진 주파수, 반공진 주파수 및 비대역의 관계를 시뮬레이션에 의해 구하였다. 이에 의해, 거리(dy)의, 공진 주파수, 반공진 주파수 및 비대역에 대한 영향은 경미한 것으로 확인되었다. 따라서, 거리(dy)는, 예를 들어, 0λ≤dy≤0.5λ의 범위 내이어도 된다. 혹은, 거리(dx) 및 거리(dy)의 양쪽을 0λ 이외로 해도 된다.

도 29는 제2 실시 형태에 관한 탄성파 장치에서의, 제1 IDT 전극 및 제2 IDT 전극의 각 한 쌍의 전극 핑거 부근을 도시하는 모식적 정면 단면도이다.

본 실시 형태는, 제1 IDT 전극(7A)과 압전체층(6)의 사이에 절연체층(39A)이 마련되어 있는 점에서 제1 실시 형태와 다르다. 본 실시 형태는, 제2 IDT 전극(7B)과 압전체층(6)의 사이에 절연체층(39B)이 마련되어 있는 점에서도 제1 실시 형태와 다르다. 상기 점 이외에는, 본 실시 형태의 탄성파 장치는 제1 실시 형태의 탄성파 장치(1)와 마찬가지의 구성을 갖는다.

절연체층(39A) 및 절연체층(39B)은, 구체적으로는 질화규소층이다. 다만, 절연체층(39A) 및 절연체층(39B)의 재료는 상기에 한정되지 않고, 예를 들어, 산화규소, 산화탄탈, 알루미나 또는 산질화규소 등을 사용할 수도 있다. 절연체층(39A) 및 절연체층(39B)의 두께를 조정함으로써, 비대역을 용이하게 조정할 수 있다.

본 실시 형태에서도, 제1 실시 형태와 마찬가지로, 압전체층(6)은, 탄성파가 여진되는 부분에서도 지지 기판(3)에 의해 지지되어 있다. 따라서, 압전체층(6)의 형상 변화에 의한 전기적 특성의 변동을 억제할 수 있다. 또한, 지지 기판(3)측에 고차 모드를 누설시킬 수 있기 때문에, 고차 모드를 억제할 수 있다.

또한, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B) 중 적어도 한쪽과, 압전체층(6)의 사이에, 절연체층이 마련되어 있으면 된다. 이하에서, 절연체층의 배치를 다르게 해도, 고차 모드를 억제할 수 있음을 나타낸다. 제2 실시 형태 그리고 그 제1 변형예 및 제2 변형예와, 제2 비교예를 비교함으로써, 상기 효과를 나타낸다. 제1 변형예에서는, 제1 IDT 전극(7A)과 압전체층(6)의 사이에 절연체층(39A)이 마련되어 있다. 한편, 절연체층(39B)은 마련되어 있지 않다. 제2 변형예에서는, 제2 IDT 전극(7B)과 압전체층(6)의 사이에 절연체층(39B)이 마련되어 있다. 한편, 절연체층(39A)은 마련되어 있지 않다. 제2 비교예에서는, 절연체층은 마련되어 있지 않다. 이에 더하여, 제2 비교예에서는, 압전체층에서의, 평면으로 보아 교차 영역과 겹쳐 있는 부분은, 지지 기판과 적층되어 있지 않다.

도 30은 제2 실시 형태 그리고 그 제1 변형예 및 제2 변형예와, 제2 비교예에서의 위상 특성을 도시하는 도면이다.

도 30에 도시하는 바와 같이, 제2 비교예에서는, 복수의 고차 모드가 생겼다. 이에 반해, 제2 실시 형태 그리고 그 제1 변형예 및 제2 변형예에서는, 고차 모드가 억제되어 있는 것을 알 수 있다. 도 30은, 절연체층(39A)의 두께가 0.01λ이며, 절연체층(39B)의 두께가 0.01λ인 경우의 결과를 나타내고 있다. 다만, 절연체층(39A) 및 절연체층(39B)의 두께를 변화시켜도, 마찬가지로 고차 모드를 억제할 수 있는 것을 알고 있다.

도 31은 제3 실시 형태에서의 제1 IDT 전극의 구성을 도시하는 모식적 평면도이다.

본 실시 형태는, 탄성파 장치(41)가 피스톤 모드를 이용하고 있는 점에서 제1 실시 형태와 다르다. 상기 점 이외에는, 본 실시 형태의 탄성파 장치(41)는, 제1 실시 형태의 탄성파 장치(1)와 마찬가지의 구성을 갖는다.

구체적으로는, 제1 IDT 전극(47A)의 교차 영역(A)은, 중앙 영역(C)과, 한 쌍의 에지 영역을 갖는다. 한 쌍의 에지 영역은, 제1 에지 영역(E1) 및 제2 에지 영역(E2)이다. 중앙 영역(C)은, 전극 핑거 연신 방향에서의 중앙측에 위치하는 영역이다. 제1 에지 영역(E1) 및 제2 에지 영역(E2)은, 전극 핑거 연신 방향에 있어서, 중앙 영역(C)을 사이에 두고 대향하고 있다. 또한, 제1 IDT 전극(47A)은, 한 쌍의 갭 영역을 갖는다. 한 쌍의 갭 영역은, 제1 갭 영역(G1) 및 제2 갭 영역(G2)이다. 제1 갭 영역(G1)은, 제1 버스 바(16) 및 교차 영역(A)의 사이에 위치하고 있다. 제2 갭 영역(G2)은, 제2 버스 바(17) 및 교차 영역(A)의 사이에 위치하고 있다.

복수의 제1 전극 핑거(48)는 각각, 제1 에지 영역(E1)에 위치하는 광폭부(48a)와, 제2 에지 영역(E2)에 위치하는 광폭부(48b)를 갖는다. 각 전극 핑거에 있어서, 광폭부에서의 폭은, 다른 부분에서의 폭보다도 넓다. 마찬가지로, 복수의 제2 전극 핑거(49)도 각각, 제1 에지 영역(E1)에 위치하는 광폭부(49a)와, 제2 에지 영역(E2)에 위치하는 광폭부(49b)를 갖는다. 또한, 전극 핑거의 폭이란, 전극 핑거의 탄성파 전파 방향을 따르는 치수이다.

제1 IDT 전극(47A)에서는, 상기 광폭부(48a) 및 광폭부(49a)가 마련되어 있음으로써, 제1 에지 영역(E1)에서의 음속이 중앙 영역(C)에서의 음속보다도 낮다. 또한, 상기 광폭부(48b) 및 광폭부(49b)가 마련되어 있음으로써, 제2 에지 영역(E2)에서의 음속이 중앙 영역(C)에서의 음속보다도 낮다. 즉, 한 쌍의 에지 영역에 있어서, 한 쌍의 저음속 영역이 구성되어 있다. 저음속 영역이란, 중앙 영역(C)에서의 음속보다도 음속이 낮은 영역이다.

한편, 제1 갭 영역(G1)에서는, 복수의 제1 전극 핑거(48) 및 복수의 제2 전극 핑거(49) 중, 복수의 제1 전극 핑거(48)만이 마련되어 있다. 제2 갭 영역(G2)에서는, 복수의 제1 전극 핑거(48) 및 복수의 제2 전극 핑거(49) 중, 복수의 제2 전극 핑거(49)만이 마련되어 있다. 그에 의해, 제1 갭 영역(G1) 및 제2 갭 영역(G2)의 음속이 중앙 영역(C)에서의 음속보다도 높다. 즉, 한 쌍의 갭 영역에 있어서, 한 쌍의 고음속 영역이 구성되어 있다. 고음속 영역이란, 중앙 영역(C)에서의 음속보다도 음속이 높은 영역이다.

여기서, 중앙 영역(C)에서의 음속을 Vc, 제1 에지 영역(E1) 및 제2 에지 영역(E2)에서의 음속을 Ve, 제1 갭 영역(G1) 및 제2 갭 영역(G2)에서의 음속을 Vg로 했을 때, 각 음속의 관계는 Vg>Vc>Ve이다. 또한, 도 31에서의 음속의 관계를 나타내는 부분에서는, 화살표 V로 나타내는 바와 같이, 각 음속의 높이를 나타내는 선이 좌측에 위치할수록 음속이 높은 것을 나타낸다. 전극 핑거 연신 방향에서의 중앙으로부터, 중앙 영역(C), 한 쌍의 저음속 영역 및 한 쌍의 고음속 영역이, 이 순서에 있어서 배치되어 있다. 이에 의해, 피스톤 모드를 성립시킨다. 그에 의해, 횡 모드를 억제할 수 있다.

또한, 복수의 제1 전극 핑거(48) 및 복수의 제2 전극 핑거(49) 중 적어도 1개의 전극 핑거가, 제1 에지 영역(E1) 및 제2 에지 영역(E2) 중 적어도 한쪽에 있어서, 광폭부를 갖고 있으면 된다. 다만, 모든 제1 전극 핑거(48)가 양쪽의 에지 영역에서 광폭부(48a) 및 광폭부(48b)를 갖고, 모든 제2 전극 핑거(49)가 양쪽의 에지 영역에서 광폭부(49a) 및 광폭부(49b)를 갖는 것이 바람직하다.

본 실시 형태에서는, 제2 IDT 전극도 제1 IDT 전극(47A)과 마찬가지로 구성되어 있다. 즉, 제2 IDT 전극도, 복수의 제1 전극 핑거 및 복수의 제2 전극 핑거가, 양쪽의 에지 영역에 위치하는 광폭부를 갖는다. 다만, 제1 IDT 전극(47A) 및 제2 IDT 전극 중 적어도 한쪽에서의, 제1 에지 영역 및 제2 에지 영역 중 적어도 한쪽에, 저음속 영역이 구성되어 있으면 된다. 제1 IDT 전극(47A) 및 제2 IDT 전극 양쪽에 광폭부가 마련되면, 보다 저음속으로 할 수 있기 때문에, 횡 모드의 억제 효과가 향상된다.

도 32는 제1 실시 형태 및 제3 실시 형태의 임피던스 주파수 특성을 도시하는 도면이다.

도 32 중의 화살표 B에 나타내는 바와 같이, 제1 실시 형태에서는 횡 모드가 생겼다. 제3 실시 형태에서는, 피스톤 모드를 이용하고 있기 때문에, 횡 모드를 억제할 수 있는 것을 알 수 있다. 따라서, 횡 모드를 억제할 필요가 있는 경우에는, 제3 실시 형태를 적용하면 된다. 또한, 제3 실시 형태에서는, 반공진 주파수에서의 임피던스를 높일 수 있는 것을 알 수 있다. 이것은, 제1 IDT 전극(47A) 및 제2 IDT 전극이 압전체층(6)을 사이에 두고 대향하고 있고, 제2 IDT 전극이 지지 부재에 매립되어 있으며, 또한 피스톤 모드를 이용함으로 인한 특유의 효과이다.

또한, 질량 부가막이 마련됨으로써, 횡 모드를 억제할 수도 있다. 도 33에 도시하는 제3 실시 형태의 제1 변형예에서는, 한 쌍의 에지 영역에 있어서, 각각 질량 부가막(43)이 마련되어 있다. 각 질량 부가막(43)은 띠상의 형상을 갖는다. 각 질량 부가막(43)은, 복수의 전극 핑거 상에 걸쳐 마련되어 있다. 각 질량 부가막(43)은, 압전체층(6) 상에서의 전극 핑거 사이의 부분에도 마련되어 있다. 또한, 각 질량 부가막(43)은, 복수의 전극 핑거 및 압전체층(6)의 사이에 마련되어 있어도 된다. 각 질량 부가막(43)은, 복수의 전극 핑거와 평면으로 보아 겹쳐 있으면 된다. 혹은, 복수의 질량 부가막이 마련되어 있고, 각 질량 부가막이, 각 전극 핑거와 평면으로 보아 겹쳐 있어도 된다. 이에 의해, 한 쌍의 에지 영역에 있어서 한 쌍의 저음속 영역을 구성할 수 있다. 질량 부가막(43)은, 압전체층(6)의 제1 주면(6a)측 및 제2 주면(6b)측 중 적어도 한쪽에 마련되어 있으면 된다.

혹은, 예를 들어, 복수의 전극 핑거의 한 쌍의 에지 영역에서의 두께가, 중앙 영역에서의 두께보다도 두꺼워도 된다. 이 경우에도, 한 쌍의 에지 영역에 있어서 한 쌍의 저음속 영역을 구성할 수 있다. 이외에도, 예를 들어, 제1 IDT 전극 또는 제2 IDT 전극은, 특허문헌 「국제 공개 제2016/084526호」에 기재된 바와 같은, 버스 바에 개구부가 마련되어 있고, 또한 피스톤 모드를 이용하는 구성이어도 된다. 상기 각 경우에도, 제3 실시 형태와 마찬가지로, 압전체층의 형상 변화에 의한 전기적 특성의 변동을 억제할 수 있고, 또한 고차 모드 및 횡 모드를 억제할 수 있다.

피스톤 모드를 이용하지 않는 구성의 IDT 전극에 의해, 횡 모드를 억제할 수도 있다. 이하에서, 제1 IDT 전극 및 제2 IDT 전극의 구성만이 제3 실시 형태와 다른, 제3 실시 형태의 제2 변형예 및 제3 변형예를 나타낸다. 제2 변형예 및 제3 변형예 각각에서는, 제1 IDT 전극 및 제2 IDT 전극은 마찬가지로 구성되어 있다. 제2 변형예 및 제3 변형예에서도, 제3 실시 형태와 마찬가지로, 압전체층의 형상 변화에 의한 전기적 특성의 변동을 억제할 수 있고, 또한 고차 모드 및 횡 모드를 억제할 수 있다.

도 34에 도시하는 제2 변형예에서는, 제1 IDT 전극(47C)은 경사형 IDT 전극이다. 보다 구체적으로는, 복수의 제1 전극 핑거(18)의 선단을 연결함으로써 형성되는 가상선을 제1 포락선(D1)으로 했을 때, 제1 포락선(D1)은 탄성파 전파 방향에 대하여 경사져 있다. 마찬가지로, 복수의 제2 전극 핑거(19)의 선단을 연결함으로써 형성되는 가상선을 제2 포락선(D2)으로 했을 때, 제2 포락선(D2)은, 탄성파 전파 방향에 대하여 경사져 있다. 각각의 포락선은 평행하지 않아도 되지만, 평행한 경우에는, 보다 횡 모드 억제 능력이 높아 바람직하다.

제1 IDT 전극(47C)은, 복수의 제1 더미 전극 핑거(45) 및 복수의 제2 더미 전극 핑거(46)를 갖는다. 복수의 제1 더미 전극 핑거(45)의 일단부는 각각, 제1 버스 바(16)에 접속되어 있다. 복수의 제1 더미 전극 핑거(45)의 타단부는 각각, 각 제2 전극 핑거(19)와 갭을 두고 대향하고 있다. 복수의 제2 더미 전극 핑거(46)의 일단부는 각각, 제2 버스 바(17)에 접속되어 있다. 복수의 제2 더미 전극 핑거(46)의 타단부는 각각, 각 제1 전극 핑거(18)와 갭을 두고 대향하고 있다. 다만, 복수의 제1 더미 전극 핑거(45) 및 복수의 제2 더미 전극 핑거(46)는 마련되어 있지 않아도 된다.

도 35에 도시하는 제3 변형예에서는, 제1 IDT 전극(47E)은 아포다이즈형 IDT 전극이다. 보다 구체적으로는, 교차 영역(A)의 전극 핑거 연신 방향을 따른 치수를 교차 폭으로 했을 때, 제1 IDT 전극(47E)은, 탄성파 전파 방향에 있어서 교차 폭이 변화하고 있다. 제1 IDT 전극(47E)의 탄성파 전파 방향에서의 중앙으로부터 외측을 향함에 따라서, 교차 폭이 좁아지고 있다. 교차 영역(A)은, 평면으로 보아 대략 마름모 형상의 형상을 갖는다. 다만, 교차 영역(A)의 평면으로 본 형상은 상기에 한정되지 않는다.

본 변형예에서도, 복수의 더미 전극 핑거가 마련되어 있다. 복수의 더미 전극 핑거의 길이가 각각 다르고, 또한 복수의 전극 핑거의 길이가 각각 다르다. 이에 의해, 교차 폭이 상기와 같이 변화하고 있다. 더미 전극 핑거 및 전극 핑거의 길이는, 더미 전극 핑거 및 전극 핑거의 전극 핑거 연신 방향을 따른 치수이다. 또한, 도 35에서는 반사기를 생략하고 있다.

도 36은, 제4 실시 형태에 관한 탄성파 장치에서의, 제1 IDT 전극 및 제2 IDT 전극의 각 한 쌍의 전극 핑거 부근을 도시하는 모식적 정면 단면도이다.

본 실시 형태는, 지지 부재(59)가 유전체층(55)을 포함하는 점에서 제1 실시 형태와 다르다. 유전체층(55)은, 지지 기판(3) 및 압전체층(6)의 사이에 마련되어 있다. 유전체층(55)이 압전체층(6)에 직접적으로 적층되어 있다. 따라서, 제2 IDT 전극(7B)은 유전체층(55)에 매립되어 있다. 상기 점 이외에는, 본 실시 형태의 탄성파 장치는 제1 실시 형태의 탄성파 장치(1)와 마찬가지의 구성을 갖는다.

유전체층(55)은 산화규소층이다. 다만, 유전체층(55)의 재료는 상기에 한정되지 않고, 예를 들어, 산질화규소, 산화리튬 또는 오산화탄탈 등을 사용해도 된다.

본 실시 형태에서는, 제1 실시 형태와 마찬가지로, 압전체층(6)이, 탄성파가 여진되는 부분에서도 지지 부재(59)에 의해 지지되어 있다. 따라서, 압전체층(6)의 형상 변화에 의한 전기적 특성의 변동을 억제할 수 있다. 또한, 지지 부재(59)측에 고차 모드를 누설시킬 수 있기 때문에, 고차 모드를 억제할 수 있다.

제4 실시 형태에서 시뮬레이션을 행함으로써, 위상 특성을 구하였다. 탄성파 장치의 설계 파라미터는 이하와 같이 하였다. 또한, 유전체층(55)의 두께는, 해당 층과 인접하는 층끼리의 사이의 거리이다. 보다 구체적으로는, 본 실시 형태에서는, 유전체층(55)의 두께는, 지지 기판(3) 및 압전체층(6)의 사이의 거리이다. 도 37에는, 제2 비교예의 위상 특성도 함께 나타낸다. 제2 비교예에서는, 압전체층에서의, 평면으로 보아 교차 영역과 겹쳐 있는 부분은, 지지 부재와 적층되어 있지 않다.

지지 기판(3); 재료… Si, 면 방위… (100)면

유전체층(55); 재료… SiO₂, 두께… 0.27λ

제1 IDT 전극(7A); 재료… Al, 두께… 0.07λ, 듀티비… 0.5

제2 IDT 전극(7B); 재료… Al, 두께… 0.07λ, 듀티비… 0.5

파장(λ); 1㎛

도 37은 제4 실시 형태 및 제2 비교예에서의 위상 특성을 도시하는 도면이다.

도 37에 도시하는 바와 같이, 제2 비교예에서는 복수의 고차 모드가 생겼다. 이에 반해, 본 실시 형태에서는, 고차 모드가 억제되어 있는 것을 알 수 있다. 또한, 유전체층(55)의 재료 및 두께를 다르게 한 경우에도, 고차 모드가 억제되는 것을 알았다.

본 실시 형태에서는, 메인 모드는 SH 모드의 표면파이다. SH 모드의 전기 기계 결합 계수(ksaw²)는, 압전체층(6)의 오일러각(φ, θ, ψ)에서의 θ 및 두께 그리고 유전체층(55)의 두께에 의존한다. 이 예를, 도 38 및 도 39에 의해 나타낸다.

또한, θ는, 0deg. 이상, 180deg. 이하의 범위에서 10deg. 간격으로 변화시켰다. 압전체층(6)의 두께는, 0.05λ 이상, 0.1λ 이하의 범위에서 0.05λ 간격으로 변화시키고, 0.1λ 이상, 0.5λ 이하의 범위에서 0.1λ 간격으로 변화시켰다. 유전체층(55)의 두께는, 0λ 이상, 1λ 이하의 범위에서, 0.1λ 간격으로 변화시켰다. 다만, 유전체층(55)의 두께가 0λ인 경우, 유전체층(55)이 마련되어 있지 않기 때문에, 제1 실시 형태의 구성과 마찬가지이다. 상기 각 각도 및 각 두께에 있어서, 시뮬레이션에 의해 SH 모드의 전기 기계 결합 계수(ksaw²)를 구하였다.

도 38은, 제4 실시 형태에서의, 압전체층의 오일러각에서의 θ 및 두께와, SH 모드의 전기 기계 결합 계수(ksaw²)의 관계를 도시하는 도면이다. 도 39는, 제4 실시 형태에서의, 압전체층의 오일러각에서의 θ 및 유전체층의 두께와, SH 모드의 전기 기계 결합 계수(ksaw²)의 관계를 도시하는 도면이다. 도 38에 도시하는 결과는, 유전체층(55)의 두께를 0.2λ로 한 경우의 결과이다. 도 39에 도시하는 결과는, 압전체층(6)의 두께를 0.2λ로 한 경우의 결과이다. 또한, 도 38에서, 유전체층(55)의 두께를 SiO2[λ]로 한다. 도 38 및 도 39에서, 압전체층(6)의 두께를 LT[λ]로 한다.

도 38 및 도 39에 도시하는 바와 같이, SH 모드의 전기 기계 결합 계수(ksaw²)는, 압전체층(6)의 오일러각에서의 θ 및 두께 그리고 유전체층(55)의 두께에 의존하는 것을 알 수 있다. 압전체층(6)의 두께는, 0.05λ 이상, 0.5λ 이하인 것이 바람직하다. 그에 의해, SH 모드의 전기 기계 결합 계수(ksaw²)를 적합하게 조정할 수 있다. 유전체층(55)의 두께는, 0λ보다도 두껍고, 0.5λ 이하인 것이 바람직하다. 그에 의해, SH 모드의 전기 기계 결합 계수(ksaw²)를 높일 수 있고, 또한 적합하게 조정할 수 있다.

압전체층(6)의 두께를 LT[λ], 유전체층(55)의 두께를 SiO2[λ]로 하고, 압전체층(6)의 오일러각(φ, θ, ψ)에서의 θ를 LT-θ[deg.]로 하고, SH 모드의 전기 기계 결합 계수를 SH_ksaw²[％]으로 한다. LT, SiO2 및 LT-θ와, SH_ksaw²의 관계식인 식 4를, 시뮬레이션에 의해 도출하였다.

LT, SiO2 및 LT-θ가, 식 4에 의해 도출되는 SH_ksaw²이 6％ 이상으로 되는 범위의 두께 및 각도인 것이 바람직하다. 그에 의해, 탄성파 장치를 필터 장치에 적합하게 사용할 수 있다. LT, SiO2 및 LT-θ가, 식 4에 의해 도출되는 SH_ksaw²이 8％ 이상으로 되는 범위의 두께 및 각도인 것이 보다 바람직하고, 10％ 이상으로 되는 범위의 두께 및 각도인 것이 더욱 바람직하다. 그에 의해, 탄성파 장치를 필터 장치에 사용한 경우에, 삽입 손실을 작게 할 수 있다.

SH 모드를 이용하는 경우, 레일리 모드는 불필요 파가 된다. 레일리 모드의 전기 기계 결합 계수를 레일리_ksaw²[％]으로 한다. LT, SiO2 및 LT-θ와, 레일리_ksaw²의 관계식인 식 5를, 시뮬레이션에 의해 도출하였다. 또한, 본 명세서에서, 식 중의 「e-a(a는 정수)」는, 「×10^-a」인 것을 나타낸다.

LT, SiO2 및 LT-θ가, 식 5에 의해 도출되는 레일리_ksaw²이 0.5％ 이하로 되는 범위의 두께 및 각도인 것이 바람직하다. LT, SiO2 및 LT-θ가, 식 5에 의해 도출되는 레일리_ksaw²이 0.2％ 이하로 되는 범위의 두께 및 각도인 것이 보다 바람직하고, 0.1％ 이하로 되는 범위의 두께 및 각도인 것이 더욱 바람직하다. 그에 의해, 불필요 파를 효과적으로 억제할 수 있다.

상기한 바와 같이 압전체층(6)은 니오브산리튬층이어도 된다. 이 경우에도, SH 모드의 전기 기계 결합 계수(ksaw²)는, 니오브산리튬층의 오일러각(φ, θ, ψ)에서의 θ 및 두께 그리고 유전체층(55)의 두께에 의존한다. 이 예를, 도 40에 의해 나타낸다. 또한, 니오브산리튬층의 θ 및 두께 그리고 유전체층(55)의 두께는, 도 38 및 도 39에 도시한 예와 마찬가지로 변화시켰다.

도 40은, 니오브산리튬층의 오일러각에서의 θ 및 두께와, SH 모드의 전기 기계 결합 계수(ksaw²)의 관계를 도시하는 도면이다. 도 40에 도시하는 결과는, 유전체층(55)의 두께를 0.2λ로 한 경우의 결과이다. 또한, 도 40에서, 니오브산리튬층의 두께를 LN[λ]으로 한다.

도 40에 도시하는 바와 같이, SH 모드의 전기 기계 결합 계수(ksaw²)는, 니오브산리튬층의 오일러각에서의 θ 및 두께 그리고 유전체층(55)의 두께에 의존하는 것을 알 수 있다. 또한, 압전체층(6)을 니오브산리튬층으로 한 경우에도, 니오브산리튬층의 두께를, 0.05λ 이상, 0.5λ 이하로 한 경우, SH 모드의 전기 기계 결합 계수(ksaw²)를 적합하게 조정할 수 있다. 유전체층(55)의 두께를 0λ보다도 두껍고, 0.5λ 이하로 한 경우, SH 모드의 전기 기계 결합 계수(ksaw²)를 높일 수 있고, 또한 적합하게 조정할 수 있다.

니오브산리튬층의 두께를 LN[λ]으로 하고, 니오브산리튬층의 오일러각(φ, θ, ψ)에서의 θ를 LN-θ[deg.]로 한다. LN, SiO2 및 LN-θ와, SH_ksaw²의 관계식인 식 6을, 시뮬레이션에 의해 도출하였다.

LN, SiO2 및 LN-θ가, 식 6에 의해 도출되는 SH_ksaw²이 5％ 이상으로 되는 범위의 두께 및 각도인 것이 바람직하다. 그에 의해, 탄성파 장치를 필터 장치에 적합하게 사용할 수 있다. LN, SiO2 및 LN-θ가, 식 6에 의해 도출되는 SH_ksaw²이 10％ 이상으로 되는 범위의 두께 및 각도인 것이 보다 바람직하고, 15％ 이상으로 되는 범위의 두께 및 각도인 것이 더욱 바람직하다. 그에 의해, 탄성파 장치를 필터 장치에 사용한 경우에, 삽입 손실을 작게 할 수 있다. LN, SiO2 및 LN-θ가, 식 6에 의해 도출되는 SH_ksaw²이 20％ 이상으로 되는 범위의 두께 및 각도인 것이 더욱 보다 바람직하다. 그에 의해, 탄성파 장치를 필터 장치에 사용한 경우에, 삽입 손실을 보다 한층 작게 할 수 있다.

LN, SiO2 및 LN-θ와, 레일리_ksaw²의 관계식인 식 7을, 시뮬레이션에 의해 도출하였다.

LN, SiO2 및 LN-θ가, 식 7에 의해 도출되는 레일리_ksaw²이 0.5％ 이하로 되는 범위의 두께 및 각도인 것이 바람직하다. LN, SiO2 및 LN-θ가, 식 7에 의해 도출되는 레일리_ksaw²이 0.2％ 이하로 되는 범위의 두께 및 각도인 것이 보다 바람직하고, 0.1％ 이하로 되는 범위의 두께 및 각도인 것이 더욱 바람직하다. 그에 의해, 불필요 파를 효과적으로 억제할 수 있다.

도 41은, 제5 실시 형태에 관한 탄성파 장치에서의, 제1 IDT 전극 및 제2 IDT 전극의 각 한 쌍의 전극 핑거 부근을 도시하는 모식적 정면 단면도이다.

본 실시 형태는, 지지 부재(69)가 복수의 유전체층을 갖는 점에서, 제4 실시 형태와 다르다. 상기 점 이외에는, 본 실시 형태의 탄성파 장치는 제4 실시 형태의 탄성파 장치와 마찬가지의 구성을 갖는다.

보다 구체적으로는, 지지 기판(3) 상에, 1층째의 유전체층으로서의 고음속층(64)이 마련되어 있다. 고음속층(64) 상에, 2층째의 유전체층으로서의 유전체층(55)이 마련되어 있다. 또한, 지지 기판(3), 유전체층(55) 및 고음속층(64)의 순서에 있어서 적층되어 있어도 된다. 유전체층의 층수는 특별히 한정되지 않는다. 지지 기판(3) 및 압전체층(6)의 사이에, 적어도 1층의 유전체층이 마련되어 있어도 된다.

고음속층(64)은 상대적으로 고음속인 층이다. 고음속층(64)을 전파하는 벌크파의 음속은, 압전체층(6)을 전파하는 탄성파의 음속보다도 높다. 본 실시 형태에서는, 고음속층(64)은 질화규소층이다. 다만, 고음속층(64)의 재료는 상기에 한정되지 않고, 예를 들어, 실리콘, 산화알루미늄, 탄화규소, 산질화규소, 사파이어, 탄탈산리튬, 니오브산리튬, 수정, 알루미나, 지르코니아, 근청석, 멀라이트, 스테아타이트, 포르스테라이트, 마그네시아, DLC(다이아몬드 라이크 카본)막 또는 다이아몬드 등, 상기 재료를 주성분으로 하는 매질을 사용할 수도 있다.

본 실시 형태에서도, 제4 실시 형태와 마찬가지로, 압전체층(6)의 형상 변화에 의한 전기적 특성의 변동을 억제할 수 있고, 또한 고차 모드를 억제할 수 있다.

제5 실시 형태에서 시뮬레이션을 행함으로써, 위상 특성을 구하였다. 탄성파 장치의 설계 파라미터는 이하와 같이 하였다. 도 42에는 제2 비교예의 위상 특성도 함께 나타낸다. 제2 비교예에서는, 압전체층(6)에서의, 평면으로 보아 교차 영역과 겹쳐 있는 부분은 지지 부재와 적층되어 있지 않다.

지지 기판(3); 재료… Si, 면 방위… (100)면

고음속층(64); 재료… Si₃N₄, 두께 0.45λ

유전체층(55); 재료… SiO₂, 두께… 0.27λ

제1 IDT 전극(7A); 재료… Al, 두께… 0.07λ, 듀티비… 0.5

제2 IDT 전극(7B); 재료… Al, 두께… 0.07λ, 듀티비… 0.5

파장(λ); 1㎛

도 42는 제5 실시 형태 및 제2 비교예에서의 위상 특성을 도시하는 도면이다.

도 42에 도시하는 바와 같이, 제2 비교예에서는 복수의 고차 모드가 생겼다. 이에 반해, 본 실시 형태에서는, 고차 모드가 억제되어 있는 것을 알 수 있다. 또한, 고음속층(64)의 재료 및 두께를 다르게 한 경우에도, 고차 모드가 억제되는 것을 알았다.

1: 탄성파 장치 2: 압전성 기판
3: 지지 기판 6: 압전체층
6a, 6b: 제1, 제2 주면 7A, 7B: 제1, 제2 IDT 전극
8A, 8B, 8C, 8D: 반사기 15A, 15B: 제1, 제2 관통 전극
16, 17: 제1, 제2 버스 바 18, 19: 제1, 제2 전극 핑거
29: 유전체막 39A, 39B: 절연체층
41: 탄성파 장치 43: 질량 부가막
45, 46: 제1, 제2 더미 전극 핑거 47A, 47C, 47E: 제1 IDT 전극
48, 49: 제1, 제2 전극 핑거 48a, 48b, 49a, 49b: 광폭부
55: 유전체층 59: 지지 부재
64: 고음속층 69: 지지 부재
A: 교차 영역 C: 중앙 영역
E1, E2: 제1, 제2 에지 영역 G1, G2: 제1, 제2 갭 영역

Claims

지지 기판을 포함하는 지지 부재와,
상기 지지 부재 상에 마련되어 있고, 서로 대향하는 제1 주면 및 제2 주면을 갖는 압전체층과,
상기 제1 주면에 마련되어 있고, 복수의 전극 핑거를 갖는 제1 IDT 전극과,
상기 제2 주면에 마련되어 있고, 복수의 전극 핑거를 갖는 제2 IDT 전극
을 구비하고,
상기 제2 IDT 전극이 상기 지지 부재에 매립되어 있고,
상기 압전체층의 상기 제1 주면에, 상기 제1 IDT 전극을 덮도록 유전체막이 마련되어 있고,
상기 제1 IDT 전극의 전극 핑거 피치에 의해 규정되는 파장을 λ로 했을 때, 상기 유전체막의 두께가 0.15λ 이하인, 탄성파 장치.
제1항에 있어서, 상기 유전체막의 두께가 0.05λ 이하인, 탄성파 장치.
지지 기판을 포함하는 지지 부재와,
상기 지지 부재 상에 마련되어 있고, 서로 대향하는 제1 주면 및 제2 주면을 갖는 압전체층과,
상기 제1 주면에 마련되어 있고, 복수의 전극 핑거를 갖는 제1 IDT 전극과,
상기 제2 주면에 마련되어 있고, 복수의 전극 핑거를 갖는 제2 IDT 전극
을 구비하고,
상기 제2 IDT 전극이 상기 지지 부재에 매립되어 있고,
상기 압전체층의 상기 제1 주면에, 상기 제1 IDT 전극을 덮는 막이 마련되어 있지 않은, 탄성파 장치.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 IDT 전극의 상기 복수의 전극 핑거의 적어도 일부 및 상기 제2 IDT 전극의 상기 복수의 전극 핑거의 적어도 일부가, 평면으로 보아 겹쳐 있고, 또한 평면으로 보아 겹쳐 있는 상기 전극 핑거끼리 동일한 전위에 접속되어 있는, 탄성파 장치.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 IDT 전극 및 상기 제2 IDT 전극 중 적어도 한쪽과, 상기 압전체층의 사이에, 절연체층이 마련되어 있는, 탄성파 장치.
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 IDT 전극 및 상기 제2 IDT 전극이, 각각 복수의 전극 핑거를 갖고,
상기 제1 IDT 전극 및 상기 제2 IDT 전극 각각에 있어서, 탄성파 전파 방향에서 보았을 때, 인접하는 상기 전극 핑거끼리 중첩되어 있는 영역이 교차 영역이며, 상기 복수의 전극 핑거가 연장되는 방향을 전극 핑거 연신 방향으로 했을 때, 상기 교차 영역이, 상기 전극 핑거 연신 방향에서의 중앙측에 위치하는 중앙 영역과, 상기 전극 핑거 연신 방향에 있어서 상기 중앙 영역을 사이에 두고 대향하고 있는 제1 에지 영역 및 제2 에지 영역을 갖고,
상기 제1 IDT 전극 및 상기 제2 IDT 전극 중 적어도 한쪽에 있어서, 상기 제1 에지 영역 및 상기 제2 에지 영역에서의 음속이, 상기 중앙 영역에서의 음속보다도 낮은, 탄성파 장치.
제1항 내지 제6항 중 어느 한 항에 있어서, SH 모드를 이용하고 있고,
상기 제1 IDT 전극 및 상기 제2 IDT 전극의 전극 핑거 피치가 동일하고, 상기 제1 IDT 전극 및 상기 제2 IDT 전극의 전극 핑거 피치에 의해 규정되는 파장을 λ로 했을 때, 상기 제1 IDT 전극의 두께를 IDTu[λ], 상기 제2 IDT 전극의 두께를 IDTd[λ]로 하고, 상기 제1 IDT 전극의 밀도를 ρ1[g/㎤], 상기 제2 IDT 전극의 밀도를 ρ2[g/㎤]로 하고, SH 모드의 비대역을 SH_BW[％]로 했을 때, 상기 IDTu, 상기 IDTd, 상기 ρ1 및 상기 ρ2가, 하기의 식 1에 의해 도출되는 상기 SH_BW가 3％ 이상으로 되는 범위의 두께 및 밀도인, 탄성파 장치.
제1항 내지 제7항 중 어느 한 항에 있어서, 상기 제2 IDT 전극의 밀도가 상기 제1 IDT 전극의 밀도보다도 큰, 탄성파 장치.
제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 IDT 전극 및 상기 제2 IDT 전극 중 적어도 한쪽이 Pt를 포함하는, 탄성파 장치.
제8항 또는 제9항에 있어서, 상기 제1 IDT 전극이 Al을 포함하고, 상기 제2 IDT 전극이 Pt를 포함하는, 탄성파 장치.
제1항 내지 제10항 중 어느 한 항에 있어서, SH 모드를 이용하고 있고,
상기 제1 IDT 전극의 듀티비를 duty_u로 하고, 상기 제2 IDT 전극의 듀티비를 duty_d로 하고, SH 모드의 비대역을 SH_BW[％]로 했을 때, 상기 duty_u 및 상기 duty_d가, 하기의 식 2에 의해 도출되는 상기 SH_BW가 4％ 이상으로 되는 범위의 듀티비인, 탄성파 장치.
제1항 내지 제11항 중 어느 한 항에 있어서, 상기 제1 IDT 전극의 듀티비를 duty_u로 하고, 상기 제2 IDT 전극의 듀티비를 duty_d로 했을 때, 상기 duty_u 및 상기 duty_d가, 하기의 식 3에 의해 도출되는 불필요 파의 위상이 -30deg. 이하로 되는 범위의 듀티비인, 탄성파 장치.
제1항 내지 제12항 중 어느 한 항에 있어서, 상기 압전체층이 탄탈산리튬층 또는 니오브산리튬층인, 탄성파 장치.
제1항 내지 제13항 중 어느 한 항에 있어서, 상기 지지 부재가, 상기 지지 기판 및 상기 압전체층의 사이에 마련되어 있는, 적어도 1층의 유전체층을 포함하는, 탄성파 장치.
제14항에 있어서, 상기 적어도 1층의 유전체층이, 고음속층을 포함하고,
상기 고음속층을 전파하는 벌크파의 음속이, 상기 압전체층을 전파하는 탄성파의 음속보다도 높은, 탄성파 장치.
제14항 또는 제15항에 있어서, 상기 적어도 1층의 유전체층이, 산화규소층을 포함하는, 탄성파 장치.
제16항에 있어서, 산화규소층인 상기 유전체층이, 상기 압전체층에 직접적으로 적층되어 있고,
상기 압전체층이 탄탈산리튬층이며,
SH 모드를 이용하고 있고,
상기 제1 IDT 전극 및 상기 제2 IDT 전극의 전극 핑거 피치가 동일하고, 상기 제1 IDT 전극 및 상기 제2 IDT 전극의 전극 핑거 피치에 의해 규정되는 파장을 λ로 했을 때, 상기 압전체층의 두께를 LT[λ], 상기 유전체층의 두께를 SiO2[λ]로 하고, 상기 압전체층의 오일러각(φ, θ, ψ)에서의 θ를 LT-θ[deg.]로 하고, SH 모드의 전기 기계 결합 계수를 SH_ksaw²[％]으로 했을 때, 상기 LT, 상기 SiO2 및 상기 LT-θ가, 하기의 식 4에 의해 도출되는 상기 SH_ksaw²이 6％ 이상으로 되는 범위의 두께 및 각도인, 탄성파 장치.
제16항 또는 제17항에 있어서, 산화규소층인 상기 유전체층이, 상기 압전체층에 직접적으로 적층되어 있고,
상기 압전체층이 탄탈산리튬층이며,
SH 모드를 이용하고 있고,
상기 제1 IDT 전극 및 상기 제2 IDT 전극의 전극 핑거 피치가 동일하고, 해당 전극 핑거 피치에 의해 규정되는 파장을 λ로 했을 때, 상기 압전체층의 두께를 LT[λ], 상기 유전체층의 두께를 SiO2[λ]로 하고, 상기 압전체층의 오일러각(φ, θ, ψ)에서의 θ를 LT-θ[deg.]로 하고, 레일리 모드의 전기 기계 결합 계수를 레일리_ksaw²[％]으로 했을 때, 상기 LT, 상기 SiO2 및 상기 LT-θ가, 하기의 식 5에 의해 도출되는 상기 레일리_ksaw²이 0.5％ 이하로 되는 범위의 두께 및 각도인, 탄성파 장치.
제16항에 있어서, 산화규소층인 상기 유전체층이, 상기 압전체층에 직접적으로 적층되어 있고,
상기 압전체층이 니오브산리튬층이며,
SH 모드를 이용하고 있고,
상기 제1 IDT 전극 및 상기 제2 IDT 전극의 전극 핑거 피치가 동일하고, 해당 전극 핑거 피치에 의해 규정되는 파장을 λ로 했을 때, 상기 압전체층의 두께를 LN[λ], 상기 유전체층의 두께를 SiO2[λ]로 하고, 상기 압전체층의 오일러각(φ, θ, ψ)에서의 θ를 LN-θ[deg.]로 하고, SH 모드의 전기 기계 결합 계수를 SH_ksaw²[％]으로 했을 때, 상기 LN, 상기 SiO2 및 상기 LN-θ가, 하기의 식 6에 의해 도출되는 상기 SH_ksaw²이 5％ 이상으로 되는 범위의 두께 및 각도인, 탄성파 장치.
제16항 또는 제19항에 있어서, 산화규소층인 상기 유전체층이, 상기 압전체층에 직접적으로 적층되어 있고,
상기 압전체층이 니오브산리튬층이며,
SH 모드를 이용하고 있고,
상기 제1 IDT 전극 및 상기 제2 IDT 전극의 전극 핑거 피치가 동일하고, 해당 전극 핑거 피치에 의해 규정되는 파장을 λ로 했을 때, 상기 압전체층의 두께를 LN[λ], 상기 유전체층의 두께를 SiO2[λ]로 하고, 상기 압전체층의 오일러각(φ, θ, ψ)에서의 θ를 LN-θ[deg.]로 하고, 레일리 모드의 전기 기계 결합 계수를 레일리_ksaw²[％]으로 했을 때, 상기 LN, 상기 SiO2 및 상기 LN-θ가, 하기의 식 7에 의해 도출되는 상기 레일리_ksaw²이 0.5％ 이하로 되는 범위의 두께 및 각도인, 탄성파 장치.
제16항 내지 제20항 중 어느 한 항에 있어서, 상기 압전체층이 탄탈산리튬층 또는 니오브산리튬층이며,
상기 압전체층의 두께가 0.05λ 이상, 0.5λ 이하이고,
산화규소층인 상기 유전체층의 두께가 0λ보다 두껍고, 0.5λ 이하인, 탄성파 장치.
제1항 내지 제13항 중 어느 한 항에 있어서, 상기 압전체층이, 상기 지지 기판 상에 직접적으로 마련되어 있는, 탄성파 장치.
제1항 내지 제22항 중 어느 한 항에 있어서, 상기 제1 IDT 전극 및 상기 제2 IDT 전극이 각각 한 쌍의 버스 바를 갖고,
상기 압전체층을 관통하고 있고, 또한 상기 제1 IDT 전극의 한쪽의 상기 버스 바 및 상기 제2 IDT 전극의 한쪽의 상기 버스 바를 접속하고 있는 관통 전극을 더 구비하는, 탄성파 장치.
제1항 내지 제23항 중 어느 한 항에 있어서, 상기 지지 기판이 실리콘 기판인, 탄성파 장치.