KR20230146600A - 탄성파 장치 - Google Patents

탄성파 장치 Download PDF

Info

Publication number
KR20230146600A
KR20230146600A KR1020237031480A KR20237031480A KR20230146600A KR 20230146600 A KR20230146600 A KR 20230146600A KR 1020237031480 A KR1020237031480 A KR 1020237031480A KR 20237031480 A KR20237031480 A KR 20237031480A KR 20230146600 A KR20230146600 A KR 20230146600A
Authority
KR
South Korea
Prior art keywords
electrode
idt electrode
elastic wave
wave device
electrode fingers
Prior art date
Application number
KR1020237031480A
Other languages
English (en)
Inventor
야수마사 다니구치
히데키 이와모토
히로무 오쿠나가
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20230146600A publication Critical patent/KR20230146600A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02559Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/125Driving means, e.g. electrodes, coils
    • H03H9/145Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/125Driving means, e.g. electrodes, coils
    • H03H9/145Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H03H9/14538Formation
    • H03H9/14541Multilayer finger or busbar electrode
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02574Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02637Details concerning reflective or coupling arrays
    • H03H9/02669Edge reflection structures, i.e. resonating structures without metallic reflectors, e.g. Bleustein-Gulyaev-Shimizu [BGS], shear horizontal [SH], shear transverse [ST], Love waves devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02818Means for compensation or elimination of undesirable effects
    • H03H9/02866Means for compensation or elimination of undesirable effects of bulk wave excitation and reflections
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/125Driving means, e.g. electrodes, coils
    • H03H9/145Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H03H9/14517Means for weighting
    • H03H9/1452Means for weighting by finger overlap length, apodisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/125Driving means, e.g. electrodes, coils
    • H03H9/145Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H03H9/14538Formation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25Constructional features of resonators using surface acoustic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

스퓨리어스를 효과적으로 억제할 수 있는, 탄성파 장치를 제공한다. 본 발명의 탄성파 장치(1)는, 지지 기판(4)을 포함하는 지지 부재(3)와, 지지 부재(3) 상에 마련되어 있고, 서로 대향하는 제1 주면(6a) 및 제2 주면(6b)을 갖는 압전체층(6)과, 제1 주면(6a)에 마련되어 있는 제1 IDT 전극(7A)과, 제2 주면(6b)에 마련되어 있는 제2 IDT 전극(7B)을 구비한다. 제2 IDT 전극(7B)이 지지 부재(3)에 매립되어 있다. 지지 부재(3)에서의, 제2 IDT 전극(7B)의 복수의 전극 핑거가 매립되어 있는 부분의 주위에, 적어도 하나의 공동부(9)가 마련되어 있다.

Description

탄성파 장치
본 발명은 탄성파 장치에 관한 것이다.
종래, 탄성파 장치는 휴대 전화기의 필터 등에 널리 사용되어 있다. 하기 특허문헌 1에는, 판파를 이용하는 탄성파 장치의 일례가 개시되어 있다. 이 탄성파 장치에서는, 지지체 상에 LiNbO3 기판이 마련되어 있다. 지지체에는 관통 구멍이 마련되어 있다. LiNbO3 기판에서의 상기 관통 구멍에 면하고 있는 부분에 있어서, LiNbO3 기판의 양면에 IDT 전극이 마련되어 있다.
국제 공개 제2013/021948호
그러나, 특허문헌 1에 기재된 탄성파 장치에서는, 통과 대역 외의 스퓨리어스를 억제하는 것, 및 통과 대역 내의 전기적 특성을 유지하는 것의 양립은 곤란하다. 탄성파 장치를 대역 통과형 필터에 사용하는 경우, 상기 스퓨리어스가 생기면, 통과 대역 외의 필터 특성이 열화될 우려가 있다. 탄성파 장치를 사용한 대역 통과형 필터를, 또한 듀플렉서나 멀티플렉서 등에 사용하는 경우, 상기 스퓨리어스가 생기면, 안테나에 공통 접속된 다른 필터 장치의 삽입 손실에 영향을 미칠 우려가 있다.
본 발명의 목적은, 스퓨리어스를 효과적으로 억제할 수 있는 탄성파 장치를 제공하는 데 있다.
본 발명에 관한 탄성파 장치는, 지지 기판을 포함하는 지지 부재와, 상기 지지 부재 상에 마련되어 있고, 서로 대향하는 제1 주면 및 제2 주면을 갖는 압전체층과, 상기 제1 주면에 마련되어 있고, 복수의 전극 핑거를 갖는 제1 IDT 전극과, 상기 제2 주면에 마련되어 있고, 복수의 전극 핑거를 갖는 제2 IDT 전극을 구비하고, 상기 제2 IDT 전극이 상기 지지 부재에 매립되어 있고, 상기 지지 부재에서의, 상기 제2 IDT 전극의 상기 복수의 전극 핑거가 매립되어 있는 부분의 주위에, 적어도 하나의 공동부가 마련되어 있다.
본 발명에 관한 탄성파 장치에 의하면, 스퓨리어스를 효과적으로 억제할 수 있다.
도 1은 본 발명의 제1 실시 형태에 관한 탄성파 장치의 모식적 정면 단면도이다.
도 2는 본 발명의 제1 실시 형태에 관한 탄성파 장치의 모식적 평면도이다.
도 3은 도 2 중의 II-II선을 따른 단면도이다.
도 4는 실리콘의 결정축의 정의를 도시하는 모식도이다.
도 5는 실리콘의 (100)면을 도시하는 모식도이다.
도 6은 실리콘의 (110)면을 도시하는 모식도이다.
도 7은 참고예의 탄성파 장치에서의, 제1 IDT 전극 및 제2 IDT 전극의 각 한 쌍의 전극 핑거 부근을 도시하는 모식적 정면 단면도이다.
도 8은 비교예의 탄성파 장치에서의, 제1 IDT 전극 및 제2 IDT 전극의 각 한 쌍의 전극 핑거 부근을 도시하는 모식적 정면 단면도이다.
도 9는 참고예 및 비교예에서의 위상 특성을 도시하는 도면이다.
도 10은 본 발명의 제1 실시 형태 및 참고예에서의 위상 특성을 도시하는 도면이다.
도 11은 본 발명의 제1 실시 형태의 제1 변형예에 관한 탄성파 장치의 모식적 정면 단면도이다.
도 12는 본 발명의 제1 실시 형태의 제2 변형예에 관한 탄성파 장치에서의, 제1 IDT 전극 및 제2 IDT 전극의 각 한 쌍의 전극 핑거 부근을 도시하는 모식적 정면 단면도이다.
도 13은 본 발명의 제1 실시 형태의 제3 변형예에 관한 탄성파 장치의 모식적 평면도이다.
도 14는 본 발명의 제1 실시 형태의 제4 변형예에 관한 탄성파 장치의 모식적 평면도이다.
도 15는 본 발명의 제1 실시 형태의 제5 변형예에 관한 탄성파 장치의 모식적 평면도이다.
도 16은 본 발명의 제1 실시 형태의 제6 변형예에 관한 탄성파 장치의 모식적 평면도이다.
도 17은 본 발명의 제1 실시 형태의 제7 변형예에 관한 탄성파 장치의 모식적 단면도이다.
이하, 도면을 참조하면서 본 발명의 구체적인 실시 형태를 설명함으로써, 본 발명을 명확하게 한다.
또한, 본 명세서에 기재된 각 실시 형태는, 예시적인 것이며, 다른 실시 형태간에 있어서, 구성의 부분적인 치환 또는 조합이 가능한 것을 지적해 둔다.
도 1은 본 발명의 제1 실시 형태에 관한 탄성파 장치의 모식적 정면 단면도이다. 도 2는 제1 실시 형태에 관한 탄성파 장치의 모식적 평면도이다. 도 3은 도 2 중의 II-II선을 따른 단면도이다. 또한, 도 1은 도 2 중의 I-I선을 따른 단면도이다. 도 1 중의 + 및 -의 부호는, 전위의 상대적인 높이를 모식적으로 나타내고 있다.
도 1에 도시하는 바와 같이, 탄성파 장치(1)는 압전성 기판(2)을 갖는다. 압전성 기판(2)은, 지지 부재(3)와, 압전체층(6)을 포함한다. 또한, 지지 부재(3)는, 지지 기판(4)과, 유전체층(5)을 포함한다. 보다 구체적으로는, 지지 기판(4) 상에 유전체층(5)이 마련되어 있다. 유전체층(5) 상에 압전체층(6)이 마련되어 있다. 다만, 지지 부재(3)는, 지지 기판(4)만을 포함하고 있어도 된다.
압전체층(6)은 제1 주면(6a) 및 제2 주면(6b)을 갖는다. 제1 주면(6a) 및 제2 주면(6b)은 대향하고 있다. 제1 주면(6a)에는 제1 IDT 전극(7A)이 마련되어 있다. 제2 주면(6b)에는 제2 IDT 전극(7B)이 마련되어 있다. 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)은, 압전체층(6)을 사이에 두고 대향하고 있다.
압전체층(6)의 제2 주면(6b)은, 지지 부재(3)에 접합되어 있다. 제2 IDT 전극(7B)은 지지 부재(3)에 매립되어 있다. 바꾸어 말하면, 지지 부재(3)는, 제2 IDT 전극(7B)과 대향하는 부분을 갖고 있다. 보다 구체적으로는, 본 실시 형태에서는, 제2 IDT 전극(7B)은 유전체층(5)에 매립되어 있다. 유전체층(5)에서의, 제2 IDT 전극(7B)의 복수의 전극 핑거가 매립되어 있는 부분의 주위에, 복수의 공동부(9)가 마련되어 있다. 공동부(9)는 적어도 하나 마련되어 있으면 된다. 본 실시 형태에서는, 공동부(9)는 대략 타원 구상의 형상을 갖는다. 다만, 공동부(9)의 형상은 상기에 한정되지 않는다.
제1 IDT 전극(7A) 및 제2 IDT 전극(7B)에 교류 전압을 인가함으로써, 탄성파가 여진된다. 탄성파 장치(1)는 메인 모드로서 SH 모드를 이용하고 있다. 압전체층(6)의 제1 주면(6a)에서의, 제1 IDT 전극(7A)의 탄성파 전파 방향 양측에는, 한 쌍의 반사기(8A) 및 반사기(8B)가 마련되어 있다. 마찬가지로, 제2 주면(6b)에서의, 제2 IDT 전극(7B)의 탄성파 전파 방향 양측에는, 한 쌍의 반사기(8C) 및 반사기(8D)가 마련되어 있다. 이와 같이, 탄성파 장치(1)는 탄성 표면파 공진자이다. 본 발명에 관한 탄성파 장치는, 대역 통과형 필터, 듀플렉서나 멀티플렉서 등에 사용할 수 있다.
도 2에 도시하는 바와 같이, 제1 IDT 전극(7A)은, 제1 버스 바(16) 및 제2 버스 바(17)와, 복수의 제1 전극 핑거(18) 및 복수의 제2 전극 핑거(19)를 갖는다. 제1 버스 바(16) 및 제2 버스 바(17)는 대향하고 있다. 제1 버스 바(16)에, 복수의 제1 전극 핑거(18)의 일단부가 각각 접속되어 있다. 제2 버스 바(17)에, 복수의 제2 전극 핑거(19)의 일단부가 각각 접속되어 있다. 복수의 제1 전극 핑거(18) 및 복수의 제2 전극 핑거(19)는 서로 사이에 끼워져 있다.
제2 IDT 전극(7B)도, 제1 IDT 전극(7A)과 마찬가지로, 한 쌍의 버스 바와, 복수의 전극 핑거를 갖는다. 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)의 전극 핑거 피치는 동일하다. 또한, 전극 핑거 피치란, 인접하는 전극 핑거끼리의 중심간 거리이다. 본 명세서에서 전극 핑거 피치가 동일하다는 것은, 탄성파 장치의 전기적 특성에 영향을 미치지 않을 정도의 오차 범위에서, 전극 핑거 피치가 다른 것도 포함한다. 도 1에 도시하는 바와 같이, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)의 각 전극 핑거의 횡단면 형상은 사다리꼴이다. 다만, 각 전극 핑거의 횡단면 형상은 상기에 한정되지 않고, 예를 들어 직사각형이어도 된다.
제1 IDT 전극(7A), 제2 IDT 전극(7B), 반사기(8A), 반사기(8B), 반사기(8C) 및 반사기(8D)는 Al을 포함한다. 다만, 각 IDT 전극 및 각 반사기의 재료는 상기에 한정되지 않는다. 혹은, 각 IDT 전극 및 각 반사기는, 적층 금속막을 포함하고 있어도 된다. 또한, 본 명세서에서, IDT 전극 등이 Al 등의 특정 재료를 포함한다고 기재하는 경우, IDT 전극 등이, 탄성파 장치의 전기적 특성에 영향을 미치지 않을 정도의 미량의 불순물을 함유하는 경우도 포함된다.
제1 IDT 전극(7A)에 있어서, 탄성파 전파 방향에서 보았을 때, 인접하는 전극 핑거끼리 중첩되어 있는 영역은 교차 영역(A)이다. 마찬가지로, 제2 IDT 전극(7B)도 교차 영역을 갖는다. 제1 IDT 전극(7A)의 교차 영역(A) 및 제2 IDT 전극(7B)의 교차 영역은, 평면으로 보아 겹쳐 있다. 보다 구체적으로는, 제1 IDT 전극(7A)의 교차 영역(A)에서의 복수의 전극 핑거의 중심과, 제2 IDT 전극(7B)의 교차 영역에서의 복수의 전극 핑거의 중심은, 평면으로 보아 겹쳐 있다. 다만, 제1 IDT 전극(7A)의 복수의 전극 핑거의 적어도 일부와, 제2 IDT 전극(7B)의 복수의 전극 핑거의 적어도 일부가, 평면으로 보아 겹쳐 있으면 된다. 즉, 탄성파 장치의 전기적 특성에 영향을 미치지 않을 정도의 오차 범위에서, 겹쳐 있는 상태이면 되고, 제조 변동 상의 어긋남은, 겹쳐 있는 것에 포함된다. 여기서, 평면으로 보아란, 도 1에서의 상방에서 보는 방향을 말한다.
도 3에 도시한 바와 같이, 탄성파 장치(1)는, 제1 관통 전극(15A) 및 제2 관통 전극(15B)을 갖는다. 제1 관통 전극(15A) 및 제2 관통 전극(15B)은 압전체층(6)을 관통하고 있다. 제1 관통 전극(15A)은, 제1 IDT 전극(7A)의 제1 버스 바(16) 및 제2 IDT 전극(7B)의 한쪽의 버스 바를 접속하고 있다. 제2 관통 전극(15B)은, 제1 IDT 전극(7A)의 제2 버스 바(17) 및 제2 IDT 전극(7B)의 다른 쪽의 버스 바를 접속하고 있다. 이에 의해, 압전체층(6)을 사이에 두고 대향하고 있는 전극 핑거끼리는 동일한 전위가 된다. 다만, 관통 전극 이외의 배선에 의해, 각 버스 바를 동일한 신호 전위에 접속해도 된다.
도 1에 도시하는 바와 같이, 복수의 제1 전극 핑거(18)의 전위는, 복수의 제2 전극 핑거(19)의 전위보다도 상대적으로 높다. 다만, 복수의 제2 전극 핑거(19)의 전위가, 복수의 제1 전극 핑거(18)의 전위보다도 상대적으로 높아도 된다.
본 실시 형태의 특징은, 이하의 1) 내지 3)의 구성을 갖는 것에 있다. 1) 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)이 압전체층(6)을 사이에 두고 대향하고 있고, 평면으로 보아 겹쳐 있는 전극 핑거끼리 동일한 전위에 접속되는 것. 2) 제2 IDT 전극(7B)이 지지 부재(3)에 매립되어 있는 것. 3) 지지 부재(3)에서의, 제2 IDT 전극(7B)의 복수의 전극 핑거가 매립되어 있는 부분의 주위에, 적어도 하나의 공동부(9)가 마련되어 있는 것. 제1 IDT 전극(7A)이 마련되어 있는 부분 및 제2 IDT 전극(7B)이 마련되어 있는 부분이 동상에 있어서 구동함으로써, 스퓨리어스를 억제할 수 있다. 이에 더하여, 제2 IDT 전극(7B)이 지지 부재(3)에 매립되어 있음으로써, 불필요 파를 지지 부재(3)측으로 누설시킬 수 있다. 또한, 공동부(9)에 의해 스퓨리어스의 에너지를 산란시킬 수 있다. 따라서, 스퓨리어스를 보다 한층 억제할 수 있다. 이 효과의 상세를, 본 실시 형태의 구성의 상세와 함께 이하에서 나타낸다.
압전체층(6)은 탄탈산리튬층이다. 보다 구체적으로는, 압전체층(6)에 사용되는 탄탈산리튬의 커트각은 30° Y 커트 X 전파이다. 다만, 압전체층(6)의 재료 및 커트각은 상기에 한정되지 않는다. 압전체층(6)은, 예를 들어 니오브산리튬층이어도 된다. 압전체층(6)은 결정축(XLi, YLi, ZLi)을 갖는다.
제1 IDT 전극(7A) 및 제2 IDT 전극(7B)의 전극 핑거 피치에 의해 규정되는 파장을 λ로 했을 때, 압전체층(6)의 두께는 2λ 이하인 것이 바람직하고, 1λ 이하인 것이 보다 바람직하다. 이러한 경우에는, 탄성파를 효율적으로 여진시킬 수 있다.
지지 기판(4)은 실리콘 기판이다. 도 4에 도시하는 바와 같이, 실리콘은 다이아몬드 구조를 갖는다. 본 명세서에서, 실리콘 기판을 구성하는 실리콘의 결정축은, (XSi, YSi, ZSi)인 것으로 한다. 실리콘에 있어서는, 결정 구조의 대칭성에 의해, XSi축, YSi축 및 ZSi축은 각각 등가이다. 본 실시 형태에서는, 지지 기판(4)의 면 방위는 (100)이다. 면 방위가 (100)이라는 것은, 다이아몬드 구조를 갖는 실리콘의 결정 구조에 있어서, 미러 지수 [100]으로 표현되는 결정축에 직교하는 (100)면에서 커트한 기판인 것을 나타낸다. (100)면에서는 면내 4회 대칭이며, 90° 회전으로 등가인 결정 구조가 된다. 또한, (100)면은 도 5에 도시하는 면이다.
지지 기판(4) 및 압전체층(6)은, XLi축 방향 및 Si[110] 방향이 평행해지도록 적층되어 있다. Si[110] 방향이란, 도 6에 도시하는 (110)면과 직교하는 방향이다. 다만, 지지 기판(4) 및 압전체층(6)의 방위 관계는 상기에 한정되지 않는다. 지지 기판(4)의 면 방위 및 재료도 상기에 한정되지 않는다. 지지 기판(4)에는, 예를 들어, 유리, 수정 또는 알루미나 등을 사용해도 된다.
유전체층(5)는 산화규소층이다. 다만, 유전체층(5)의 재료는 상기에 한정되지 않고, 예를 들어, 질화규소, 산질화규소, 산화리튬 또는 오산화탄탈 등을 사용해도 된다.
도 1에 도시하는 공동부(9)는, 지지 부재(3)에서의, 제2 IDT 전극(7B)의 복수의 전극 핑거가 마련되어 있는 부분의 주위에 마련되어 있다. 보다 구체적으로는, 제2 IDT 전극(7B)의 복수의 전극 핑거 중, 공동부(9)에 가장 가까운 전극 핑거와, 해당 공동부(9)의 사이의 거리는, 예를 들어 1λ 이하이다. 복수의 공동부(9)가 마련되어 있는 경우, 각 공동부(9)와 제2 IDT 전극(7B)의 거리의 관계가 상기 범위 내인 것이 바람직하다.
공동부(9)의 치수 중 최대 치수는, 예를 들어 1λ 이하(파의 전파 방향(X 전파))이다. 복수의 공동부(9)가 마련되어 있는 경우, 각 공동부(9)에 있어서, 최대 치수가 상기 범위 내인 것이 바람직하다.
공동부(9)는, 예를 들어, 희생층을 형성하고 이것을 제거함으로써 공동을 형성하는 방법 등에 의해 마련할 수 있다.
이하에 있어서, 본 실시 형태, 참고예 및 비교예를 비교함으로써, 본 실시 형태에서 스퓨리어스를 효과적으로 억제할 수 있는 것을 나타낸다. 도 7에 도시하는 바와 같이, 참고예는, 지지 부재가 지지 기판(4)만을 포함하는 점 및 공동부가 마련되어 있지 않은 점에서, 제1 실시 형태와 다르다. 도 8에 도시하는 바와 같이, 비교예는, 제2 IDT 전극(7B)이 지지 부재에 매립되어 있지 않은 점에서, 제1 실시 형태와 다르다. 또한, 비교예는, 압전체층(6)에서의, 평면으로 보아 교차 영역과 겹쳐 있는 부분이, 지지 부재와 적층되어 있지 않은 점에서, 제1 실시 형태와 다르다.
제1 실시 형태, 참고예 및 비교예에서 시뮬레이션을 행함으로써, 위상 특성을 비교하였다. 각 탄성파 장치의 설계 파라미터는 이하와 같이 하였다. 또한, 비교예에서는, 압전체층(6)에서의, 평면으로 보아 교차 영역과 겹쳐 있는 부분은 지지 부재와 적층되어 있지 않다. 그 때문에, 비교예에서는, 지지 부재의 설계 파라미터를 설정하고 있지 않다.
제1 실시 형태의 탄성파 장치(1)의 설계 파라미터는 이하와 같다. 또한, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)에서는, 평면으로 보아 겹쳐 있는 전극 핑거끼리의 전위는 동일하다.
지지 기판(4); 재료… Si, 면 방위… (100)면
유전체층(5); 재료… SiO2, 두께… 0.185λ
압전체층(6); 재료… LiTaO3, 커트각… 30°Y 커트 X 전파, 두께 0.2λ
지지 기판(4) 및 압전체층(6)의 방위 관계; Si[110] 방향 및 XLi축 방향이 평행
제1 IDT 전극(7A); 재료… Al, 두께… 0.07λ, 듀티비… 0.5
제2 IDT 전극(7B); 재료… Al, 두께… 0.07λ, 듀티비… 0.5
파장λ; 1㎛
참고예의 탄성파 장치의 설계 파라미터는 이하와 같다. 또한, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)에서는, 평면으로 보아 겹쳐 있는 전극 핑거끼리의 전위는 동일하다.
지지 기판(4); 재료… Si, 면 방위… (100)면
압전체층(6); 재료… LiTaO3, 커트각… 30°Y 커트 X 전파, 두께 0.2λ
지지 기판(4) 및 압전체층(6)의 방위 관계; Si[110] 방향 및 XLi축 방향이 평행
제1 IDT 전극(7A); 재료… Al, 두께… 0.07λ, 듀티비… 0.5
제2 IDT 전극(7B); 재료… Al, 두께… 0.07λ, 듀티비… 0.5
파장λ; 1㎛
비교예의 탄성파 장치의 설계 파라미터는 이하와 같다. 또한, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)에서는, 평면으로 보아 겹쳐 있는 전극 핑거끼리의 전위는 동일하다.
압전체층(6); 재료… LiTaO3, 커트각… 30°Y 커트 X 전파, 두께 0.2λ
제1 IDT 전극(7A); 재료… Al, 두께… 0.07λ, 듀티비… 0.5
제2 IDT 전극(7B); 재료… Al, 두께… 0.07λ, 듀티비… 0.5
파장λ; 1㎛
도 9는 참고예 및 비교예에서의 위상 특성을 도시하는 도면이다. 도 10은 제1 실시 형태 및 참고예에서의 위상 특성을 도시하는 도면이다.
도 9에 도시하는 바와 같이, 비교예에서는, 넓은 주파수 대역에 있어서, 스퓨리어스가 생겼다. 이와 같이, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)이 대향하고 있어도, 스퓨리어스를 충분히 억제할 수는 없었다. 한편, 참고예에서는, 스퓨리어스가 억제되어 있다. 특히, 참고예에서는, 10000MHz 부근 및 12500MHz 부근에서, 비교예보다도 스퓨리어스가 대폭 억제되어 있다. 참고예에서는, 제1 IDT 전극(7A) 및 제2 IDT 전극(7B)이 대향하고 있고, 또한 지지 기판(4)에 제2 IDT 전극(7B)이 매립되어 있다. 그에 의해, 불필요 파를 지지 기판(4)측으로 누설시킬 수 있다. 이에 의해, 상기와 같이 스퓨리어스가 억제되어 있다.
도 10에 도시하는 바와 같이, 제1 실시 형태에서는, 참고예보다도 더 스퓨리어스가 억제되어 있는 것을 알 수 있다. 특히, 제1 실시 형태에서는, 5200MHz 부근 및 7700MHz 부근에서, 참고예보다도 스퓨리어스가 억제되어 있다. 제1 실시 형태에서도, 불필요 파를 지지 부재(3)측으로 누설시킬 수 있다. 이에 더하여, 공동부(9)가 마련되어 있음므로써, 스퓨리어스의 에너지를 산란시킬 수 있다. 따라서, 스퓨리어스를 효과적으로 억제할 수 있다.
이하에서, 제1 실시 형태의 각 변형예를 나타낸다. 각 변형예에서도, 제1 실시 형태와 마찬가지로 스퓨리어스를 효과적으로 억제할 수 있다.
도 11에 도시하는 제1 변형예에서는, 압전체층(6)의 제1 주면(6a)에, 제1 IDT 전극(7A)을 덮도록 유전체막(21)이 마련되어 있다. 유전체막(21)의 재료로서는, 예를 들어, 산화규소, 질화규소 또는 산질화규소 등을 사용할 수 있다. 유전체막(21)의 두께는, 제1 IDT 전극(7A)보다도 얇은 것이 바람직하다. 이에 의해, 메인 모드로서 SH 모드의 탄성 표면파를 적합하게 여진시킬 수 있다.
도 12에 도시하는 제2 변형예에서는, 제1 IDT 전극(7A)과 압전체층(6)의 사이에 절연체층(22A)이 마련되어 있다. 제2 IDT 전극(7B)과 압전체층(6)의 사이에 절연체층(22B)이 마련되어 있다. 절연체층(22A) 및 절연체층(22B)의 재료로서는, 예를 들어, 질화규소, 산화규소, 산화탄탈, 알루미나 또는 산질화규소 등을 사용할 수도 있다.
도 13에 도시하는 제3 변형예에서는, 피스톤 모드를 이용하고 있다. 보다 구체적으로는, 제1 IDT 전극(27A)의 교차 영역(A)은, 중앙 영역(C)과, 한 쌍의 에지 영역을 갖는다. 한 쌍의 에지 영역은, 제1 에지 영역(E1) 및 제2 에지 영역(E2)이다. 중앙 영역(C)은, 전극 핑거 연신 방향에서의 중앙측에 위치하는 영역이다. 제1 에지 영역(E1) 및 제2 에지 영역(E2)은, 전극 핑거 연신 방향에 있어서, 중앙 영역(C)을 사이에 두고 대향하고 있다. 또한, 제1 IDT 전극(27A)은, 한 쌍의 갭 영역을 갖는다. 한 쌍의 갭 영역은, 제1 갭 영역(G1) 및 제2 갭 영역(G2)이다. 제1 갭 영역(G1)은, 제1 버스 바(16) 및 교차 영역(A)의 사이에 위치하고 있다. 제2 갭 영역(G2)은, 제2 버스 바(17) 및 교차 영역(A)의 사이에 위치하고 있다.
복수의 제1 전극 핑거(28)는 각각, 제1 에지 영역(E1)에 위치하는 광폭부(28a)와, 제2 에지 영역(E2)에 위치하는 광폭부(28b)를 갖는다. 각 전극 핑거에 있어서, 광폭부에서의 폭은, 다른 부분에서의 폭보다도 넓다. 마찬가지로, 복수의 제2 전극 핑거(29)도 각각, 제1 에지 영역(E1)에 위치하는 광폭부(29a)와, 제2 에지 영역(E2)에 위치하는 광폭부(29b)를 갖는다. 또한, 전극 핑거의 폭이란, 전극 핑거의 탄성파 전파 방향을 따르는 치수이다.
제1 IDT 전극(27A)에서는, 상기 광폭부(28a) 및 광폭부(29a)가 마련되어 있음으로써, 제1 에지 영역(E1)에서의 음속이 중앙 영역(C)에서의 음속보다도 낮다. 또한, 상기 광폭부(28b) 및 광폭부(29b)가 마련되어 있음으로써, 제2 에지 영역(E2)에서의 음속이 중앙 영역(C)에서의 음속보다도 낮다. 즉, 한 쌍의 에지 영역에 있어서, 한 쌍의 저음속 영역이 구성되어 있다. 저음속 영역이란, 중앙 영역(C)에서의 음속보다도 음속이 낮은 영역이다.
한편, 제1 갭 영역(G1)에서는, 복수의 제1 전극 핑거(28) 및 복수의 제2 전극 핑거(29) 중, 복수의 제1 전극 핑거(28)만이 마련되어 있다. 제2 갭 영역(G2)에서는, 복수의 제1 전극 핑거(28) 및 복수의 제2 전극 핑거(29) 중, 복수의 제2 전극 핑거(29)만이 마련되어 있다. 그에 의해, 제1 갭 영역(G1) 및 제2 갭 영역(G2)의 음속이 중앙 영역(C)에서의 음속보다도 높다. 즉, 한 쌍의 갭 영역에 있어서, 한 쌍의 고음속 영역이 구성되어 있다. 고음속 영역이란, 중앙 영역(C)에서의 음속보다도 음속이 높은 영역이다.
여기서, 중앙 영역(C)에서의 음속을 Vc, 제1 에지 영역(E1) 및 제2 에지 영역(E2)에서의 음속을 Ve, 제1 갭 영역(G1) 및 제2 갭 영역(G2)에서의 음속을 Vg로 했을 때, 각 음속의 관계는, Vg>Vc>Ve이다. 또한, 도 13에서의 음속의 관계를 나타내는 부분에서는, 화살표 V로 나타내는 바와 같이, 각 음속의 높이를 나타내는 선이 좌측에 위치할수록 음속이 높은 것을 나타낸다. 전극 핑거 연신 방향에서의 중앙에서부터, 중앙 영역(C), 한 쌍의 저음속 영역 및 한 쌍의 고음속 영역이, 이 순서에 있어서 배치되어 있다. 이에 의해, 피스톤 모드를 성립시킨다. 그에 의해, 횡 모드를 억제할 수 있다.
또한, 복수의 제1 전극 핑거(28) 및 복수의 제2 전극 핑거(29) 중 적어도 1개의 전극 핑거가, 제1 에지 영역(E1) 및 제2 에지 영역(E2) 중 적어도 한쪽에서, 광폭부를 갖고 있으면 된다. 다만, 모든 제1 전극 핑거(28)가 양쪽의 에지 영역에서 광폭부(28a) 및 광폭부(28b)를 갖고, 모든 제2 전극 핑거(29)가 양쪽의 에지 영역에서 광폭부(29a) 및 광폭부(29b)를 갖는 것이 바람직하다.
본 실시 형태에서는, 제2 IDT 전극도 제1 IDT 전극(27A)과 마찬가지로 구성되어 있다. 즉, 제2 IDT 전극도, 복수의 제1 전극 핑거 및 복수의 제2 전극 핑거가, 양쪽의 에지 영역에 위치하는 광폭부를 갖는다. 다만, 제1 IDT 전극(27A) 및 제2 IDT 전극 중 적어도 한쪽에서의, 제1 에지 영역 및 제2 에지 영역 중 적어도 한쪽에, 저음속 영역이 구성되어 있으면 된다.
도 14에 도시하는 제4 변형예에서는, 한 쌍의 에지 영역에 있어서, 각각 질량 부가막(23)이 마련되어 있다. 각 질량 부가막(23)은 띠상의 형상을 갖는다. 각 질량 부가막(23)은, 복수의 전극 핑거 상에 걸쳐 마련되어 있다. 각 질량 부가막(23)은, 압전체층(6) 상에서의 전극 핑거간의 부분에도 마련되어 있다. 또한, 각 질량 부가막(23)은, 복수의 전극 핑거 및 압전체층(6)의 사이에 마련되어 있어도 된다. 각 질량 부가막(23)은, 복수의 전극 핑거와 평면으로 보아 겹쳐 있으면 된다. 혹은, 복수의 질량 부가막이 마련되어 있고, 각 질량 부가막이, 각 전극 핑거와 평면으로 보아 겹쳐 있어도 된다. 이에 의해, 한 쌍의 에지 영역에서 한 쌍의 저음속 영역을 구성할 수 있다. 질량 부가막(23)은, 압전체층(6)의 제1 주면(6a)측 및 제2 주면(6b)측 중 적어도 한쪽에 마련되어 있으면 된다.
혹은, 예를 들어, 복수의 전극 핑거의 한 쌍의 에지 영역에서의 두께가, 중앙 영역에서의 두께보다도 두꺼워도 된다. 이 경우에도, 한 쌍의 에지 영역에서 한 쌍의 저음속 영역을 구성할 수 있다. 이외에도, 예를 들어, 제1 IDT 전극 또는 제2 IDT 전극은, 특허문헌 「국제 공개 제2016/084526호」에 기재된 바와 같은, 버스 바에 개구부가 마련되어 있고, 또한 피스톤 모드를 이용하는 구성이어도 된다.
도 15에 도시하는 제5 변형예에서는, 제1 IDT 전극(27C)은 경사형의 IDT 전극이다. 보다 구체적으로는, 복수의 제1 전극 핑거(18)의 선단을 연결함으로써 형성되는 가상선을 제1 포락선(D1)으로 했을 때, 제1 포락선(D1)은 탄성파 전파 방향에 대하여 경사져 있다. 마찬가지로, 복수의 제2 전극 핑거(19)의 선단을 연결함으로써 형성되는 가상선을 제2 포락선(D2)으로 했을 때, 제2 포락선(D2)은, 탄성파 전파 방향에 대하여 경사져 있다.
제1 IDT 전극(27C)은, 복수의 제1 더미 전극 핑거(25) 및 복수의 제2 더미 전극 핑거(26)를 갖는다. 복수의 제1 더미 전극 핑거(25)의 일단부는 각각, 제1 버스 바(16)에 접속되어 있다. 복수의 제1 더미 전극 핑거(25)의 타단부는 각각, 각 제2 전극 핑거(19)와 갭을 두고 대향하고 있다. 복수의 제2 더미 전극 핑거(26)의 일단부는 각각, 제2 버스 바(17)에 접속되어 있다. 복수의 제2 더미 전극 핑거(26)의 타단부는 각각, 각 제1 전극 핑거(18)와 갭을 두고 대향하고 있다. 다만, 복수의 제1 더미 전극 핑거(25) 및 복수의 제2 더미 전극 핑거(26)은 마련되어 있지 않아도 된다.
도 16에 도시하는 제6 변형예에서는, 제1 IDT 전극(27E)은 아포다이즈형 IDT 전극이다. 보다 구체적으로는, 교차 영역(A)의 전극 핑거 연신 방향을 따르는 치수를 교차 폭으로 했을 때, 제1 IDT 전극(27E)은, 탄성파 전파 방향에 있어서 교차 폭이 변화하고 있다. 제1 IDT 전극(27E)의 탄성파 전파 방향에서의 중앙으로부터 외측을 향함에 따라서 교차 폭이 좁아지고 있다. 교차 영역(A)은, 평면으로 보아 대략 마름모 형상의 형상을 갖는다. 다만, 교차 영역(A)의 평면으로 본 형상은 상기에 한정되지 않는다.
본 변형예에서도, 복수의 더미 전극 핑거가 마련되어 있다. 복수의 더미 전극 핑거의 길이가 각각 다르고, 또한 복수의 전극 핑거의 길이가 각각 다르다. 이에 의해, 교차 폭이 상기와 같이 변화하고 있다. 더미 전극 핑거 및 전극 핑거의 길이는, 더미 전극 핑거 및 전극 핑거의 전극 핑거 연신 방향을 따르는 치수이다. 또한, 도 16에서는 반사기를 생략하고 있다.
도 17에 도시하는 제7 변형예에서는, 지지 기판(4) 및 압전체층(6)의 사이에, 복수의 유전체층이 마련되어 있다. 보다 구체적으로는, 복수의 유전체층 중 한쪽은, 고음속층(24)이다. 지지 기판(4) 상에 고음속층(24)이 마련되어 있다. 고음속층(24) 상에 유전체층(5)이 마련되어 있다. 유전체층(5) 상에 압전체층(6)이 마련되어 있다.
고음속층(24)는 상대적으로 고음속의 층이다. 고음속층(24)을 전파하는 벌크파의 음속은, 압전체층(6)을 전파하는 탄성파의 음속보다도 높다. 본 실시 형태에서는, 고음속층(24)은 질화규소층이다. 다만, 고음속층(24)의 재료는 상기에 한정되지 않고, 예를 들어, 실리콘, 산화알루미늄, 탄화규소, 산질화규소, 사파이어, 탄탈산리튬, 니오브산리튬, 수정, 알루미나, 지르코니아, 근청석, 멀라이트, 스테아타이트, 포르스테라이트, 마그네시아, DLC(다이아몬드 라이크 카본)막 또는 다이아몬드 등, 상기 재료를 주성분으로 하는 매질을 사용할 수도 있다.
또한, 지지 기판(4), 유전체층(5) 및 고음속층(24)의 순서에 있어서 적층되어 있어도 된다. 유전체층의 층수는 특별히 한정되지 않는다. 지지 기판(4) 및 압전체층(6)의 사이에, 적어도 1층의 유전체층이 마련되어 있어도 된다. 이 경우, 가장 압전체층(6)측의 유전체층에 공동부(9)가 마련되어 있는 것이 바람직하다.
1: 탄성파 장치 2: 압전성 기판
3: 지지 부재 4: 지지 기판
5: 유전체층 6: 압전체층
6a, 6b: 제1, 제2 주면 7A, 7B: 제1, 제2 IDT 전극
8A, 8B, 8C, 8D: 반사기 9: 공동부
15A, 15B: 제1, 제2 관통 전극 16, 17: 제1, 제2 버스 바
18, 19: 제1, 제2 전극 핑거 21: 유전체막
22A, 22B: 절연체층 23: 질량 부가막
24: 고음속층 25, 26: 제1, 제2 더미 전극 핑거
27A, 27C, 27E: 제1 IDT 전극 28, 29: 제1, 제2 전극 핑거
28a, 28b, 29a, 29b: 광폭부 A: 교차 영역
C: 중앙 영역 E1, E2: 제1, 제2 에지 영역
G1, G2: 제1, 제2 갭 영역

Claims (5)

  1. 지지 기판을 포함하는 지지 부재와,
    상기 지지 부재 상에 마련되어 있고, 서로 대향하는 제1 주면 및 제2 주면을 갖는 압전체층과,
    상기 제1 주면에 마련되어 있고, 복수의 전극 핑거를 갖는 제1 IDT 전극과,
    상기 제2 주면에 마련되어 있고, 복수의 전극 핑거를 갖는 제2 IDT 전극
    을 구비하고,
    상기 제2 IDT 전극이 상기 지지 부재에 매립되어 있고,
    상기 지지 부재에서의, 상기 제2 IDT 전극의 상기 복수의 전극 핑거가 매립되어 있는 부분의 주위에, 적어도 하나의 공동부가 마련되어 있는, 탄성파 장치.
  2. 제1항에 있어서, 상기 제1 IDT 전극의 상기 복수의 전극 핑거의 적어도 일부 및 상기 제2 IDT 전극의 상기 복수의 전극 핑거의 적어도 일부가, 평면으로 보아 겹쳐 있고, 또한 평면으로 보아 겹쳐 있는 상기 전극 핑거끼리 동일한 전위에 접속되는, 탄성파 장치.
  3. 제1항 또는 제2항에 있어서, 상기 지지 부재가, 상기 지지 기판 및 상기 압전체층의 사이에 마련되어 있는 유전체층을 포함하고,
    상기 유전체층에 상기 공동부가 마련되어 있는, 탄성파 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 IDT 전극의 전극 핑거 피치에 의해 규정되는 파장을 λ로 했을 때, 상기 제2 IDT 전극의 상기 복수의 전극 핑거 중, 상기 공동부에 가장 가까운 전극 핑거와, 해당 공동부의 사이의 거리가 1λ 이하인, 탄성파 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 IDT 전극의 전극 핑거 피치에 의해 규정되는 파장을 λ로 했을 때, 상기 공동부의 치수 중 최대 치수가 1λ 이하인, 탄성파 장치.
KR1020237031480A 2021-03-26 2022-03-23 탄성파 장치 KR20230146600A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021053559 2021-03-26
JPJP-P-2021-053559 2021-03-26
PCT/JP2022/013625 WO2022202916A1 (ja) 2021-03-26 2022-03-23 弾性波装置

Publications (1)

Publication Number Publication Date
KR20230146600A true KR20230146600A (ko) 2023-10-19

Family

ID=83395763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237031480A KR20230146600A (ko) 2021-03-26 2022-03-23 탄성파 장치

Country Status (4)

Country Link
US (1) US20230387881A1 (ko)
KR (1) KR20230146600A (ko)
CN (1) CN116888892A (ko)
WO (1) WO2022202916A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023100816A1 (ja) * 2021-12-02 2023-06-08 株式会社村田製作所 フィルタ装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013021948A1 (ja) 2011-08-08 2013-02-14 株式会社村田製作所 弾性波装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145363A (ja) * 1991-11-21 1993-06-11 Matsushita Electric Ind Co Ltd 弾性表面波デバイス及びその製造方法
JP4450173B2 (ja) * 2004-01-30 2010-04-14 リバーエレテック株式会社 圧電振動子
JP2007312164A (ja) * 2006-05-19 2007-11-29 Hitachi Ltd 圧電薄膜共振器並びにそれを用いた高周波フィルタ及び高周波モジュール
JP4998032B2 (ja) * 2007-03-23 2012-08-15 株式会社村田製作所 弾性境界波装置
JP2012015767A (ja) * 2010-06-30 2012-01-19 Murata Mfg Co Ltd 弾性波デバイス

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013021948A1 (ja) 2011-08-08 2013-02-14 株式会社村田製作所 弾性波装置

Also Published As

Publication number Publication date
WO2022202916A1 (ja) 2022-09-29
CN116888892A (zh) 2023-10-13
US20230387881A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
WO2020171050A1 (ja) 弾性波装置
WO2021060523A1 (ja) 弾性波装置及びフィルタ装置
US20230198495A1 (en) Acoustic wave device
CN113940000A (zh) 弹性波装置
US20230387881A1 (en) Acoustic wave device
US20240154595A1 (en) Acoustic wave device
US20230327636A1 (en) Acoustic wave device
WO2018079574A1 (ja) 弾性波素子
US20230327634A1 (en) Acoustic wave device
WO2023223906A1 (ja) 弾性波素子
US20230198499A1 (en) Acoustic wave device
US20230155569A1 (en) Acoustic wave device
WO2023002790A1 (ja) 弾性波装置
KR20230146602A (ko) 탄성파 장치
WO2021220936A1 (ja) 弾性波装置
CN115777176A (zh) 弹性波装置
CN113474995A (zh) 弹性波装置
WO2023195409A1 (ja) 弾性波装置および弾性波装置の製造方法
US20240113686A1 (en) Acoustic wave device
US20230336140A1 (en) Acoustic wave device
WO2023195523A1 (ja) 弾性波装置
US20240014795A1 (en) Acoustic wave device
WO2022186201A1 (ja) 弾性波装置
KR102673653B1 (ko) 탄성파 장치
JP7095745B2 (ja) 弾性波装置、帯域通過型フィルタ、デュプレクサ及びマルチプレクサ