WO2023106065A1 - 液晶装置、液晶装置の駆動方法 - Google Patents

液晶装置、液晶装置の駆動方法 Download PDF

Info

Publication number
WO2023106065A1
WO2023106065A1 PCT/JP2022/042717 JP2022042717W WO2023106065A1 WO 2023106065 A1 WO2023106065 A1 WO 2023106065A1 JP 2022042717 W JP2022042717 W JP 2022042717W WO 2023106065 A1 WO2023106065 A1 WO 2023106065A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
voltage
transmittance
crystal device
time
Prior art date
Application number
PCT/JP2022/042717
Other languages
English (en)
French (fr)
Inventor
智秀 真野
Original Assignee
スタンレー電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スタンレー電気株式会社 filed Critical スタンレー電気株式会社
Publication of WO2023106065A1 publication Critical patent/WO2023106065A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements

Definitions

  • the present disclosure relates to a liquid crystal device and a method for driving the liquid crystal device.
  • Static driving is known as one of driving methods for liquid crystal devices.
  • this static drive individual wiring is provided for each segment electrode, and a drive voltage is individually applied to each segment electrode from a driver. Therefore, crosstalk does not occur as in the case of using duty drive (time-division drive). Thereby, it becomes possible to apply a higher driving voltage to each segment electrode, and it is possible to improve the response speed and the transmittance.
  • static driving has the disadvantage of increasing the number of wirings.
  • mounting technology such as COG (Chip On Glass) technology
  • the adoption of multilayer wiring the increase in the number of wiring is not so much of a problem.
  • a prior example of a liquid crystal device using static driving is described in, for example, Japanese Patent Application Laid-Open No. 2021-9200 (Patent Document 1).
  • One of the purposes of the specific embodiment of the present disclosure is to suppress a temporary difference in transmittance when voltage is applied to a liquid crystal device that uses static driving.
  • a liquid crystal device includes (a) a pair of electrodes arranged to face each other, (b) a liquid crystal layer arranged between the pair of electrodes, and (c) the pair of electrodes. (d) the driver, when applying to the pair of electrodes a driving voltage of a predetermined value higher than at least the threshold value of the liquid crystal layer, the driving This liquid crystal device provides a period in which the voltage is gradually increased over time.
  • a method of driving a liquid layer device is a method of driving a liquid crystal device including (a) a liquid crystal layer disposed between a pair of electrodes, and (b) at least the liquid crystal layer
  • a driving voltage having a predetermined value higher than the threshold value of is applied to the pair of electrodes, a period is provided in which the driving voltage is gradually increased over time.
  • FIG. 1A is a schematic diagram showing the structure of a liquid crystal device.
  • FIG. 1B is a schematic plan view showing the configuration of the liquid crystal device.
  • FIG. 2 is a waveform diagram for explaining the drive signal supplied by the driver.
  • FIGS. 3A to 3E are diagrams showing examples of waveforms when the effective voltage is gradually increased.
  • FIGS. 4A to 4E are diagrams for explaining how the voltage changes when the effective voltage is gradually increased over time.
  • FIG. 5 is a diagram for explaining how to apply the effective voltage (gradation pattern) studied in this embodiment.
  • FIG. 6(A) is a diagram showing rise characteristics (change in transmittance over time) when a driving voltage is applied according to the gradation pattern 1 shown in FIG. 5, and
  • FIG. 6(B) is a diagram showing FIG.
  • FIG. 7(A) is a diagram showing rise characteristics (transmittance changes over time) when a drive voltage is applied according to the gradation pattern 2 shown in FIG. 5, and FIG. 7(B) is a diagram showing FIG. is a partially enlarged view of.
  • FIG. 8A is a diagram showing rise characteristics (transmittance change over time) when a driving voltage is applied according to the gradation pattern 3 shown in FIG. 5, and FIG. 8B is a diagram showing FIG. is a partially enlarged view of.
  • FIG. 9(A) is a diagram showing rise characteristics (change in transmittance over time) when a drive voltage is applied according to the gradation pattern 4 shown in FIG. 5, and FIG. 9(B) is a diagram showing FIG.
  • FIG. 10(A) is a diagram showing rise characteristics (transmittance changes over time) when a drive voltage is applied according to the gradation pattern 5 shown in FIG. 5, and FIG. 10(B) is a diagram showing FIG. is a partially enlarged view of.
  • FIG. 11A is a diagram showing rise characteristics (transmittance changes over time) when a drive voltage is applied according to the gradation pattern 6 shown in FIG. 5, and FIG. 11B is a diagram showing FIG. is a partially enlarged view of.
  • FIG. 12A is a diagram showing rise characteristics (transmittance change over time) when a drive voltage is applied according to the gradation pattern 7 shown in FIG. 5, and FIG. 12B is a diagram showing FIG.
  • FIG. 13A is a diagram showing rise characteristics (transmittance changes over time) when a drive voltage is applied according to the gradation pattern 8 shown in FIG. 5, and FIG. 13B is a diagram showing FIG. is a partially enlarged view of.
  • FIG. 14A is a diagram showing rise characteristics (transmittance changes over time) when a drive voltage is applied according to the gradation pattern 9 shown in FIG. 5, and FIG. 14B is a diagram showing FIG. is a partially enlarged view of.
  • FIG. 15A is a diagram showing rise characteristics (change in transmittance over time) when a driving voltage is applied using the gradation pattern 10 shown in FIG. 5, and FIG. 15B is a diagram showing FIG. is a partially enlarged view of.
  • FIG. 16 is a diagram showing the rise characteristics (change in transmittance over time) when a driving voltage is applied in the liquid crystal device used for verification.
  • the inventor of the present application verified the cause of the temporary difference in transmittance during voltage application in a liquid crystal device that uses static driving based on a theoretical perspective and experiments.
  • the difference in wiring length from the driver that supplies the drive voltage to the pixel (pixel electrode) causes a difference in transient response characteristics immediately after the drive voltage is applied, which is the cause of the temporary difference in transmittance. I found out. A detailed description will be given below.
  • FIG. 16 is a diagram showing the rise characteristics (change in transmittance over time) when a driving voltage is applied in the liquid crystal device used for verification.
  • the sheet resistance value of the transparent conductive film used for the wiring was set to a relatively large value of 30 ⁇ /sq.
  • the rise characteristics were obtained in a region A close to the driver 22 and a region B far from the driver 22 .
  • the basic configuration of the liquid crystal device is the same as that of the embodiments described later, and a device having a substantially vertically aligned liquid crystal layer was used. As shown in the figure, in the area A closer to the driver 22, the change in transmittance was greater than in the area B.
  • the transmittance of the region A greatly rises to more than 20% at the very initial stage ( ⁇ 20 ms), then falls to slightly less than 15%, and then rises while maintaining a lower transmittance than the region B.
  • the transmittance of the region B rises to less than 15% at the very beginning, then falls to less than 10%, and then rises while maintaining a higher transmittance than the region A.
  • liquid crystal devices used for automotive applications tend to set the Ni point (isotropic phase-nematic phase transition point) of liquid crystal materials higher in order to expand the operating temperature range. get higher Furthermore, when a chiral material is added to the liquid crystal material in order to suppress color change at high transmittance, the saturation voltage tends to be higher and thus the drive voltage tends to be higher. Therefore, the above inconvenience becomes more pronounced.
  • the inventors of the present application have found that the difference in drive voltage (speed of increase) in the transitional period can be reduced by gradually increasing the drive voltage (stepwise as an example) rather than immediately greatly increasing the drive voltage. difference), thereby suppressing the temporary transmittance difference due to the vibration of the liquid crystal molecules.
  • the difference in drive voltage (speed of increase) in the transitional period can be reduced by gradually increasing the drive voltage (stepwise as an example) rather than immediately greatly increasing the drive voltage. difference), thereby suppressing the temporary transmittance difference due to the vibration of the liquid crystal molecules.
  • FIG. 1(A) is a schematic diagram showing the configuration of a liquid crystal device.
  • FIG. 1B is a schematic plan view showing the configuration of the liquid crystal device.
  • the liquid crystal device of this embodiment includes a first substrate 11, a second substrate 12, a pixel electrode (individual electrode) 13, a common electrode (counter electrode) 14, alignment films 15 and 16, a liquid crystal layer 17, polarizing plates 19 and 20, It is configured including a controller 21 and a driver 22 .
  • each of the regions (partial regions) in which each pixel electrode 13 and the common electrode 14 face each other with the liquid crystal layer 19 interposed therebetween constitutes a pixel.
  • the first substrate 11 and the second substrate 12 are, for example, rectangular substrates in plan view, and are arranged so that their sides near the liquid crystal layer 19 (hereinafter referred to as "one side") face each other. .
  • a translucent substrate such as a glass substrate or a plastic substrate can be used.
  • spherical spacers (not shown) made of, for example, a resin film are dispersedly arranged, and these spherical spacers provide a substrate gap of a desired size (for example, several ⁇ m). is kept in Instead of spherical spacers, columnar bodies made of resin or the like may be provided on the first substrate 11 side or the second substrate 12 side and used as spacers.
  • Each pixel electrode 13 is provided on one side of the first substrate 11 .
  • Each pixel electrode 13 is formed by appropriately patterning a transparent conductive film such as indium tin oxide (ITO).
  • ITO indium tin oxide
  • the common electrode 14 is provided on one side of the second substrate 12 .
  • the common electrode 14 is integrally provided so as to face each pixel electrode 13 .
  • the common electrode 14 is formed by appropriately patterning a transparent conductive film such as indium tin oxide (ITO).
  • the alignment film 15 is provided on one side of the first substrate 11 so as to cover each pixel electrode 13 .
  • the alignment film 16 is provided on one surface side of the second substrate 12 so as to cover the common electrode 14 .
  • Each of the alignment films 15 and 16 is for defining the alignment state of the liquid crystal layer 17 in the initial state (when no voltage is applied).
  • Each of the alignment films 15 and 16 is subjected to a uniaxial alignment treatment such as rubbing treatment, and has a uniaxial alignment regulating force that regulates the alignment of the liquid crystal molecules of the liquid crystal layer 17 along the direction.
  • the direction in which the uniaxial orientation regulating force is expressed is called the orientation easy axis.
  • the directions of the alignment treatment on the alignment films 15 and 16 are set to be alternate (anti-parallel), for example.
  • each of the alignment films 15 and 16 regulates the pretilt angle of the liquid crystal molecules in the vicinity of the interface between each of them and the liquid crystal layer 17 in a vertical direction close to 90° (for example, 80° to 89.9°).
  • An alignment film is used.
  • the liquid crystal layer 17 is provided between the first substrate 11 and the second substrate 12 .
  • the liquid crystal layer 17 is configured using, for example, a fluid nematic liquid crystal material.
  • the liquid crystal layer 17 is configured by using a liquid crystal material having negative dielectric anisotropy to which a chiral material is added.
  • the layer thickness of the liquid crystal layer 17 can be, for example, about several ⁇ m.
  • a liquid crystal material having positive dielectric anisotropy may be used depending on the operation mode of the liquid crystal layer 17 .
  • the dielectric anisotropy ⁇ is ⁇ 3.4
  • the refractive index anisotropy ⁇ n is 0.102
  • the viscosity (viscosity) is 54.1 mPa ⁇ s
  • the thickness of the liquid crystal layer 17 is 4 ⁇ m.
  • the polarizing plate 19 is arranged on the other side of the first substrate 11 (the side not facing the liquid crystal layer 17).
  • the polarizing plate 20 is arranged on the other side of the second substrate 12 (the side not facing the liquid crystal layer 17).
  • These polarizing plates 19 and 20 are arranged, for example, so that their absorption axes are substantially perpendicular to each other.
  • the polarizing plates 19 and 20 are arranged so as to be in a normally black mode in which the transmittance of transmitted light is extremely low when no voltage is applied to the liquid crystal layer 17 .
  • the controller 21 is connected to the driver 22, generates a control signal including image data corresponding to an image to be displayed, and supplies it to the driver 22.
  • the driver 22 is connected to the controller 21 as well as to each pixel electrode 13 and common electrode 14 , and supplies voltage to each pixel electrode 13 and common electrode 14 based on control signals from the controller 21 .
  • a voltage generated between each pixel electrode 13 and the common electrode 14 and applied to the liquid crystal layer 17 corresponds to a driving voltage.
  • the driver 22 is arranged, for example, on one surface side of the first substrate 11, and is connected to wiring connected to each pixel electrode 13 and the common electrode 14 using COG technology. .
  • a control signal is supplied from the controller 21 to the driver 22 using, for example, a flexible wiring board 23 as shown.
  • Each pixel configured corresponding to each pixel electrode 13 is provided in the effective display area 24 . For example, since the wire lengths from the driver 22 to the pixel electrodes 13 in these regions are different between the regions A and B in the drawing, the above-described temporary difference in transmittance may occur.
  • FIG. 2 is a waveform diagram for explaining the drive signal supplied by the driver.
  • the waveform labeled COM indicates the voltage applied to the common electrode 14
  • the waveforms labeled SEG0 to SEG4 indicate examples of voltages applied to the pixel electrodes 13, respectively.
  • the voltage COM applied to the common electrode 14 alternately repeats the reference potential VSS and the relatively higher potential VR every half cycle in one cycle T.
  • the voltages SEG0 to SEG4 applied to the pixel electrodes 13 alternately repeat the potential VR and the reference potential VSS.
  • the voltage SEG0 is out of phase with the voltage COM by 1/2 cycle and is in opposite phase
  • the voltage SEG1 is out of phase with the voltage COM by 1/8 cycle
  • the voltage SEG2 is out of phase with the voltage COM.
  • voltage SEG3 is out of phase with voltage COM by 3/8 period
  • voltage SEG4 is in phase with voltage COM.
  • the voltage SEG can be shifted in multiple steps (for example, 512 steps) in cycle.
  • a waveform labeled St-A indicates the driving voltage generated between the pixel electrode 13 and the common electrode 14 to which the voltage SEG0 is applied. As shown in the figure, +VR and -VR potentials appear alternately every half cycle within the cycle T, and the drive voltage is applied to the liquid crystal layer 17 for the entire period of the cycle T.
  • FIG. 1 A waveform labeled St-A indicates the driving voltage generated between the pixel electrode 13 and the common electrode 14 to which the voltage SEG0 is applied.
  • +VR and -VR potentials appear alternately every half cycle within the cycle T, and the drive voltage is applied to the liquid crystal layer 17 for the entire period of the cycle T.
  • a waveform labeled St-B indicates the driving voltage generated between the pixel electrode 13 to which the voltage SEG1 is applied and the common electrode . As shown in the figure, +VR and -VR potentials appear alternately every half cycle within the cycle T, and the driving voltage is applied to the liquid crystal layer 17 for 3/4 of the cycle T.
  • FIG. 1 A waveform labeled St-B indicates the driving voltage generated between the pixel electrode 13 to which the voltage SEG1 is applied and the common electrode .
  • a waveform labeled St-C indicates the driving voltage generated between the pixel electrode 13 and the common electrode 14 to which the voltage SEG2 is applied. As shown in the figure, +VR and -VR potentials appear alternately every half cycle within the cycle T, and the driving voltage is applied to the liquid crystal layer 17 for half the period of the cycle T.
  • FIG. 1 A waveform labeled St-C indicates the driving voltage generated between the pixel electrode 13 and the common electrode 14 to which the voltage SEG2 is applied. As shown in the figure, +VR and -VR potentials appear alternately every half cycle within the cycle T, and the driving voltage is applied to the liquid crystal layer 17 for half the period of the cycle T.
  • a waveform labeled St-D indicates the drive voltage generated between the pixel electrode 13 and the common electrode 14 to which the voltage SEG3 is applied. As shown in the figure, potentials of +VR and -VR appear alternately every half cycle within the cycle T, and the driving voltage is applied to the liquid crystal layer 17 for 1/4 of the cycle T.
  • FIG. 1 A waveform labeled St-D indicates the drive voltage generated between the pixel electrode 13 and the common electrode 14 to which the voltage SEG3 is applied. As shown in the figure, potentials of +VR and -VR appear alternately every half cycle within the cycle T, and the driving voltage is applied to the liquid crystal layer 17 for 1/4 of the cycle T.
  • a waveform labeled St-E indicates the drive voltage generated between the pixel electrode 13 and the common electrode 14 to which the voltage SEG4 is applied. As shown in the figure, the potential VSS always appears during the period T, and no voltage is applied to the liquid crystal layer 17 during the entire period of the period T.
  • FIG. 1 A waveform labeled St-E indicates the drive voltage generated between the pixel electrode 13 and the common electrode 14 to which the voltage SEG4 is applied. As shown in the figure, the potential VSS always appears during the period T, and no voltage is applied to the liquid crystal layer 17 during the entire period of the period T.
  • the voltage applied to the liquid crystal layer 17 between the pixel electrode 13 and the common electrode 14 is The gradation control can be realized by variably setting the effective value of the drive voltage (hereinafter referred to as “effective voltage”). That is, it is possible to realize gradation control by pulse width modulation.
  • the driver 22 controls the magnitude of the effective voltage applied to the liquid crystal layer 17 between each pixel electrode 13 and the common electrode 14 in this embodiment. Also, by setting the pulse width gradually longer along with the passage of time, it is possible to gradually increase the effective voltage along with the passage of time.
  • FIGS. 3B, 3C, and 3D are diagrams showing examples of waveforms when the effective voltage is gradually increased.
  • FIG. 3A shows the waveform when the pulse width is very short and therefore the effective voltage is small. With the passage of time, the effective voltage gradually increases stepwise by lengthening the pulse width stepwise as shown in FIGS. 3B, 3C, and 3D.
  • FIG. 3(E) shows the waveform when the pulse width is maximum and therefore the effective voltage is maximum.
  • the pulse width can be used to gradually increase the effective voltage over time.
  • FIGS. 4(A) to 4(E) are diagrams for explaining how the voltage changes when the effective voltage is gradually increased over time.
  • Four representative examples are shown here.
  • the example shown in FIG. 4A shows the effective voltage that is controlled to reach the maximum value immediately at time t0.
  • the term "maximum value” as used herein means the maximum value within the rated range that can be set as the drive voltage (the same applies hereinafter).
  • This "maximum value” is an example of a predetermined value higher than the threshold value of the liquid crystal layer 17, and refers to the maximum value within the rated range that can be set as the drive voltage.
  • the waveform shown in FIG. 4(A) shows the case where the effective voltage becomes a predetermined value immediately after time t0.
  • the waveforms shown in FIGS. 4B to 4E are waveforms of the effective voltage when the effective voltage gradually reaches a predetermined value over a certain amount of time from time t0.
  • the waveforms shown in FIGS. 4B to 4E indicate that the effective voltage does not exceed a predetermined value from time t0 until it reaches a predetermined value, and the effective voltage is within a range smaller than the predetermined value. includes a period during which it gradually rises toward a predetermined value.
  • FIG. 4(B) shows an example in which the effective voltage, which was 0 volts, gradually increases from time t0 and reaches the maximum value. As illustrated by the dotted line, the time required for the effective voltage to reach the maximum value can be arbitrarily increased or decreased. Although the effective voltage actually increases stepwise when viewed microscopically, the effective voltage is shown to increase linearly in order to facilitate understanding (FIG. 4C). to FIG. 4E).
  • the effective voltage which was 0 volts, immediately increases to a predetermined value smaller than the maximum value (approximately 1/2 of the maximum value in the example shown) at time t0.
  • the maximum value approximately 1/2 of the maximum value in the example shown
  • the time required for the effective voltage to reach the maximum value can be arbitrarily increased or decreased.
  • FIG. 4(D) shows an example in which the effective voltage, which was 0 volts, gradually increases to a predetermined value from time t0, and then immediately reaches the maximum value at a certain time. As illustrated by the dotted line, the time required for the effective voltage to reach the predetermined value can be arbitrarily increased or decreased.
  • FIG. 5 is a diagram for explaining the method of applying the effective voltage (gradation pattern) studied in this embodiment.
  • the pulse width in each gradation pattern is shown along the elapsed time after starting the application of the effective voltage.
  • the magnitude of the pulse width indirectly indicates the magnitude of the drive voltage.
  • Each value shown in FIG. 5 indicates the magnitude of the effective voltage applied with respect to the elapsed time from the start of application of the effective voltage, and is the predetermined value (the maximum value described above as an example). is 100, and the magnitude of the effective voltage is expressed as a ratio (% value).
  • FIG. 6(A) is a diagram showing rise characteristics (change in transmittance over time) when a driving voltage is applied according to the gradation pattern 1 shown in FIG. 5, and FIG. 6(B) is a diagram showing FIG. is a partially enlarged view of. Each figure is obtained by measuring the transmittance of the pixel in each of the regions A and B shown in FIG. 1B.
  • Gradation pattern 1 is a comparative example, and is a pattern in which the effective voltage is immediately increased to the maximum value by immediately setting the pulse width to 100% from time t0, which is the application start time (see FIG. 4 ( A)).
  • FIG. 7(A) is a diagram showing rise characteristics (transmittance changes over time) when a drive voltage is applied according to the gradation pattern 2 shown in FIG. 5, and FIG. 7(B) is a diagram showing FIG. is a partially enlarged view of.
  • Gradation pattern 2 is a pattern in which the effective voltage gradually increases and then reaches the maximum value by gradually increasing the pulse width as time elapses from time t0, which is the application start time (Fig. 4 (B )), which is a pattern in which it takes a relatively long time for the effective voltage to reach its maximum value.
  • the gradation pattern 2 takes about twice the time (1.7 seconds in this example) required for the transmittance oscillation to converge when the gradation pattern 1 is used.
  • This is a pattern in which the voltage is gradually increased.
  • the "time required for the transmittance oscillation to converge when using the gradation pattern 1" here means the drive voltage by the gradation pattern 1 as a comparative example, that is, the effective voltage immediately after the time t0. It is the time required for the oscillation of the transmittance generated at a predetermined value (maximum value as an example) to sufficiently converge and reach a steady state. In the example shown in FIG. 6A, it is 0.85 seconds. is. The same applies to the gradation patterns 3 to 10 described below.
  • the response time which is the time required to reach a predetermined transmittance (approximately 21% in this example), is as long as approximately 1.7 seconds.
  • FIG. 8A is a diagram showing rise characteristics (transmittance change over time) when a driving voltage is applied according to the gradation pattern 3 shown in FIG. 5, and FIG. 8B is a diagram showing FIG. is a partially enlarged view of.
  • the gradation pattern 3 is a pattern in which the effective voltage gradually increases and then reaches the maximum value by gradually increasing the pulse width as time elapses from the time t0, which is the application start time (Fig. 4 (B )), the time required for the effective voltage to reach the maximum value is shorter than the gradation pattern 2. More specifically, the gradation pattern 3 takes the same time (about 0.85 seconds in this example) as the time required for the transmittance oscillation to converge when the gradation pattern 1 is used to increase the effective voltage. This is a gradual increase pattern.
  • FIG. 9(A) is a diagram showing rise characteristics (change in transmittance over time) when a drive voltage is applied according to the gradation pattern 4 shown in FIG. 5, and FIG. 9(B) is a diagram showing FIG. is a partially enlarged view of.
  • Each figure is obtained by measuring the transmittance of the pixel in each of the regions A and B shown in FIG. 1B.
  • the pulse width is set to about 50% immediately from time t0, which is the application start time, and then the pulse width is gradually increased with the passage of time, so that the effective voltage is about 50% of the maximum value.
  • This is a pattern in which the value sharply increases up to , and then gradually increases to reach the maximum value (see FIG. 4(C)).
  • the gradation pattern 4 immediately raises the effective voltage to a predetermined value smaller than the maximum value, and then waits for the same time as the time required for the transmittance oscillation to converge when the gradation pattern 1 is used (In this example, the effective voltage is gradually increased over a period of 0.85 seconds.
  • FIG. 10(A) is a diagram showing rise characteristics (transmittance changes over time) when a drive voltage is applied according to the gradation pattern 5 shown in FIG. 5, and FIG. 10(B) is a diagram showing FIG. is a partially enlarged view of.
  • the gradation pattern 5 is a pattern in which the effective voltage gradually increases and then reaches the maximum value by gradually increasing the pulse width as time elapses from time t0, which is the application start time (Fig. 4 (B )), the time required for the effective voltage to reach the maximum value is shorter than that of the gradation pattern 3. More specifically, the gradation pattern 5 takes about half the time (about 0.42 seconds in this example) required for the transmittance oscillation to converge when the gradation pattern 1 is used. This is a pattern in which the effective voltage is gradually increased to the maximum value.
  • FIG. 11A is a diagram showing rise characteristics (transmittance changes over time) when a drive voltage is applied according to the gradation pattern 6 shown in FIG. 5, and FIG. 11B is a diagram showing FIG. is a partially enlarged view of.
  • Each figure is obtained by measuring the transmittance of the pixel in each of the regions A and B shown in FIG. 1B.
  • the gradation pattern 6 is after the effective voltage gradually increases by gradually increasing the pulse width with the passage of time within a certain period from time t0 and then maximizing the pulse width at a certain time. This is a pattern that immediately becomes the maximum value at the time (see FIG. 4(D)).
  • the gradation pattern 6 applies the effective voltage over the same time (about 0.85 seconds in this example) as the time required for the transmittance oscillation to converge when the gradation pattern 1 is used.
  • the voltage is gradually increased to a predetermined value (50% of the maximum value), and then the effective voltage is set to the maximum value.
  • FIG. 12A is a diagram showing rise characteristics (transmittance change over time) when a drive voltage is applied according to the gradation pattern 7 shown in FIG. 5, and FIG. 12B is a diagram showing FIG. is a partially enlarged view of.
  • the gradation pattern 7 is after the effective voltage gradually increases by gradually increasing the pulse width with the passage of time within a certain period from time t0 and then maximizing the pulse width at a certain time. It is a pattern that immediately reaches the maximum value at the time (see FIG. 4D), and has a shorter period than the gradation pattern 6 in which the effective voltage is gradually increased.
  • the gradation pattern 7 takes about half the time (about 0.42 seconds in this example) required for the transmittance oscillation to converge when the gradation pattern 1 is used.
  • This is a pattern in which the effective voltage is gradually increased to a predetermined value (25% of the maximum value) by pressing and then the effective voltage is set to the maximum value.
  • FIG. 13A is a diagram showing rise characteristics (transmittance changes over time) when a drive voltage is applied according to the gradation pattern 8 shown in FIG. 5, and FIG. 13B is a diagram showing FIG. is a partially enlarged view of.
  • the gradation pattern 8 is after the effective voltage gradually increases by gradually increasing the pulse width with the passage of time within a certain period from time t0 and then maximizing the pulse width at a certain time. It is a pattern that immediately reaches the maximum value at the time (see FIG. 4D), and the length of the period for gradually increasing the effective voltage is even shorter than that of the gradation pattern 7 .
  • the gradation pattern 8 takes about 1/4 the time (about 0.22 seconds in this example) required for the transmittance oscillation to converge when the gradation pattern 1 is used.
  • This is a pattern in which the effective voltage is gradually increased to a predetermined value (12% of the maximum value) by pressing and then the effective voltage is set to the maximum value.
  • FIG. 14A is a diagram showing rise characteristics (transmittance changes over time) when a drive voltage is applied according to the gradation pattern 9 shown in FIG. 5, and FIG. 14B is a diagram showing FIG. is a partially enlarged view of.
  • Each figure is obtained by measuring the transmittance of the pixel in each of the regions A and B shown in FIG. 1B.
  • Gradation pattern 9 gradually increases the pulse width over a certain period from time t0, and then reduces the pulse width to about 25% at a certain time. This is a pattern that immediately becomes about 1/4 of the maximum value at a certain time (see FIG. 4(E)).
  • the gradation pattern 9 takes about 1/4 the time (about 0.22 seconds in this example) required for the transmittance oscillation to converge when the gradation pattern 1 is used.
  • This is a pattern in which the effective voltage is gradually increased to a predetermined value (25% of the maximum value) and then the effective voltage is maintained at the predetermined value.
  • FIG. 15A is a diagram showing rise characteristics (change in transmittance over time) when a driving voltage is applied using the gradation pattern 10 shown in FIG. 5, and FIG. 15B is a diagram showing FIG. is a partially enlarged view of.
  • the gradation pattern 10 is after the effective voltage gradually increases by gradually increasing the pulse width with the passage of time within a certain period from time t0 and then maximizing the pulse width at a certain time. It is a pattern that immediately reaches the maximum value at the time (see FIG. 4(D)), and the length of the period in which the effective voltage is gradually increased is a pattern that is even shorter than the gradation pattern 8 .
  • the gradation pattern 10 takes about 1/8 of the time (about 0.11 seconds in this example) required for the transmittance oscillation to converge when the gradation pattern 1 is used.
  • This is a pattern in which the effective voltage is gradually increased to a predetermined value (25% of the maximum value) and then increased to the maximum value.
  • the period during which the drive voltage is gradually increased over time is the time required until the transmittance oscillation converges when the drive voltage is set to the predetermined value immediately after the start of application (grayscale pattern 1).
  • the length is 1 ⁇ 8 or more and 2 or less times the length, it is possible to suppress a temporary difference in transmittance when voltage is applied to a liquid crystal device using static driving.
  • the pulse width modulation method is used to control the magnitude of the effective voltage.
  • the configuration of wiring connecting each pixel electrode 13, the common electrode 14 and the driver 22 is not described in detail, but various known configurations can be adopted for the wiring.
  • the wiring may be arranged in a region where the pixel electrodes 13 are not provided (for example, an inter-electrode region) on the side of the first substrate 11 where the driver 22 is arranged, or the wiring may be arranged on the side of the first substrate 11 where the driver 22 is arranged.
  • wiring may be arranged on the lower layer side of each pixel electrode 13 with an insulating film interposed therebetween. In the latter case, each wiring and each pixel electrode 13 may be connected via a through hole provided in the insulating film as appropriate.
  • an image display application was given as an example of the application of the liquid crystal device, but the application of the liquid crystal device is not limited to this.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

対向配置される一対の電極と、前記一対の電極の間に配置された液晶層と、前記一対の電極を介して前記液晶層へ駆動電圧を与えるドライバと、を含み、前記ドライバは、少なくとも前記液晶層の閾値より高い所定値の駆動電圧を前記一対の電極に印加する際に、当該駆動電圧を時間経過に沿って徐々に上昇させる期間を設ける、液晶装置である。

Description

液晶装置、液晶装置の駆動方法
　本開示は、液晶装置、液晶装置の駆動方法に関する。
　液晶装置の駆動方法の一つとしてスタティック駆動が知られている。このスタティック駆動では、各セグメント電極に対して個別に配線を設け、ドライバから各セグメント電極へ個別に駆動電圧を与える。このため、デューティ駆動（時分割駆動）を用いる場合のようなクロストークが発生しない。それにより、各セグメント電極に対してより高い駆動電圧を印加することが可能となり、応答速度や透過率の向上を図ることができる。他方、スタティック駆動では配線数が多くなる不都合がある。しかし、近年ではＣＯＧ（Chip　On　Glass）技術などの実装技術の向上や多層配線化の採用などにより、配線数の増加はそれほど問題とはならない状況である。スタティック駆動を用いる液晶装置の先行例は、例えば特開２０２１－９２００号公報（特許文献１）に記載されている。
　スタティック駆動を用いる液晶装置において駆動電圧をより高くした場合、駆動電圧を印加した際、一時的に各セグメント電極の位置による透過率差を生じる場合がある。このような透過率差は、ドライバから各セグメント電極へ至る配線長の差が大きいほど顕著になる。
特開２０２１－９２００号公報
　本開示に係る具体的態様は、スタティック駆動を用いる液晶装置の電圧印加時における一時的な透過率差を抑制することを目的の１つとする。
［１］本開示に係る一態様の液晶装置は、（ａ）対向配置される一対の電極と、（ｂ）前記一対の電極の間に配置された液晶層と、（ｃ）前記一対の電極を介して前記液晶層へ駆動電圧を与えるドライバと、を含み、（ｄ）前記ドライバは、少なくとも前記液晶層の閾値より高い所定値の駆動電圧を前記一対の電極に印加する際に、当該駆動電圧を時間経過に沿って徐々に上昇させる期間を設ける、液晶装置である。
［２］本開示に係る一態様の液層装置の駆動方法は、（ａ）一対の電極の間に配置された液晶層を備える液晶装置の駆動方法であって、（ｂ）少なくとも前記液晶層の閾値より高い所定値の駆動電圧を前記一対の電極に印加する際に、当該駆動電圧を時間経過に沿って徐々に上昇させる期間を設ける、液晶装置の駆動方法である。
　上記構成によれば、スタティック駆動を用いる液晶装置における電圧印加時の一時的な透過率差を抑制することができる。
図１（Ａ）は、液晶装置の構成を示す模式的な図である。図１（Ｂ）は、液晶装置の構成を示す模式的な平面図である。 図２は、ドライバにより供給される駆動信号について説明するための波形図である。 図３（Ａ）～図３（Ｅ）は、実効電圧を徐々に増加させる場合の波形の一例を示す図である。 図４（Ａ）～図４（Ｅ）は、実効電圧を時間経過に沿って徐々に増加させる際の電圧変化の様子を説明するための図である。 図５は、本実施形態で検討した実効電圧の印加の仕方（階調パターン）を説明するための図である。 図６（Ａ）は、図５に示す階調パターン１によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図６（Ｂ）は、図６（Ａ）の一部拡大図である。 図７（Ａ）は、図５に示す階調パターン２によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図７（Ｂ）は、図７（Ａ）の一部拡大図である。 図８（Ａ）は、図５に示す階調パターン３によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図８（Ｂ）は、図８（Ａ）の一部拡大図である。 図９（Ａ）は、図５に示す階調パターン４によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図９（Ｂ）は、図９（Ａ）の一部拡大図である。 図１０（Ａ）は、図５に示す階調パターン５によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図１０（Ｂ）は、図１０（Ａ）の一部拡大図である。 図１１（Ａ）は、図５に示す階調パターン６によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図１１（Ｂ）は、図１１（Ａ）の一部拡大図である。 図１２（Ａ）は、図５に示す階調パターン７によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図１２（Ｂ）は、図１２（Ａ）の一部拡大図である。 図１３（Ａ）は、図５に示す階調パターン８によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図１３（Ｂ）は、図１３（Ａ）の一部拡大図である。 図１４（Ａ）は、図５に示す階調パターン９によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図１４（Ｂ）は、図１４（Ａ）の一部拡大図である。 図１５（Ａ）は、図５に示す階調パターン１０によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図１５（Ｂ）は、図１５（Ａ）の一部拡大図である。 図１６は、検証に用いた液晶装置における駆動電圧印加時の立ち上がり特性（透過率の経時変化）を示す図である。
　本願発明者は、スタティック駆動を用いる液晶装置における電圧印加時の一時的な透過率差が生じる原因について理論的な観点及び実験に基づいて検証した。その結果、駆動電圧を供給するドライバから画素（画素電極）へ至る配線長の差により、駆動電圧印加直後の過渡応答特性に差が生じ、それが一時的な透過率差を生じさせる原因であることを見いだした。以下、詳細に説明する。
　図１６は、検証に用いた液晶装置における駆動電圧印加時の立ち上がり特性（透過率の経時変化）を示す図である。ここでは、検証のために、配線長による相違がより顕著となるように、配線に用いる透明導電膜のシート抵抗値を３０Ω／sq.と比較的大きく設定し、後述する図１（Ｂ）に示すようにドライバ２２から近い領域Ａと遠い領域Ｂのそれぞれにおける立ち上がり特性を求めた。液晶装置の基本的な構成は後述する実施形態と同様であり、略垂直配向の液晶層を有しているものを用いた。図示のように、ドライバ２２から近い領域Ａでは、領域Ｂに比べて透過率の変化が大きかった。具体的には、領域Ａの透過率は極初期（～２０ｍｓ）において２０％超まで大きく立ち上がった後、一旦１５％弱まで立ち下がり、その後、領域Ｂよりも低い透過率を保って立ち上がっている。他方、領域Ｂの透過率はごく初期では１５％弱まで立ち上がった後、一旦１０％弱まで立ち下がり、その後、領域Ａよりも高い透過率を保って立ち上がっている。駆動電圧印加後８００ｍｓを超えたあたりで領域Ａ、Ｂの透過率にはほぼ差がなくなる。
　このような透過率変化の差は、電圧印加直後からの液晶層での配向変化の違いに起因するものと推察される。詳細には、領域Ｂでは、主に配線長の違いから抵抗値が大きく時定数が高くなるため、領域Ａに比較して駆動電圧が一定値へ上昇するまでに要する時間がわずかに長くなる。このため、領域Ｂに比べて領域Ａでは駆動電圧が相対的に短時間で上昇することになり、液晶分子の配向変化がより急激になる。例えば、液晶層が垂直配向の場合であれば、液晶分子が基板面へ向かった倒れるように変化する際に定常状態よりも倒れすぎる現象が生じ、その後これを是正するように垂直方向へ跳ね返り、その後また定常状態へ向かって倒れるという現象、すなわち液晶分子の振動がより強く発生する。このような液晶分子の振動の度合いが領域Ａ、Ｂで異なることから、立ち上がり特性において一時的な透過率差を生じるものと推察される。
　昨今、例えば車載用途などに用いる液晶装置では動作温度範囲を拡大するために液晶材料のＮｉ点（等方相－ネマティック相転移点）をより高く設定する傾向にあり、そのため閾値電圧や飽和電圧が高くなる。さらに、高透過率での色変化を抑制するために液晶材料にカイラル材を添加したような場合には飽和電圧がより高くなり、よって駆動電圧が高くなる傾向にある。このため、上記の不都合はより顕著になる。
　以上の結果から本願発明者は、駆動電圧を直ちに大きく上昇させるのではなく、徐々に（一例として段階的に）駆動電圧を上昇させることで、過渡期における駆動電圧の差（上昇の速さの差）を抑制し、それによって液晶分子の振動による一時的な透過率差を抑制し得ることを着想した。以下、当該着想に基づく液晶装置の実施の形態について詳細に説明する。
　図１（Ａ）は、液晶装置の構成を示す模式的な図である。また、図１（Ｂ）は、液晶装置の構成を示す模式的な平面図である。本実施形態の液晶装置は、第１基板１１、第２基板１２、画素電極（個別電極）１３、共通電極（対向電極）１４、配向膜１５、１６、液晶層１７、偏光板１９、２０、コントローラ２１、ドライバ２２を含んで構成されている。この液晶装置においては、各画素電極１３と共通電極１４が液晶層１９を挟んで対向する領域（一部領域）の各々で画素が構成されている。
　第１基板１１及び第２基板１２は、それぞれ、例えば平面視において矩形状の基板であり、それぞれの液晶層１９に近い側（以下、「一面側」という。）を対向させて配置されている。各基板としては、例えばガラス基板、プラスチック基板等の透光性基板を用いることができる。第１基板１１と第２基板１２の間には、例えば樹脂膜などからなる球状スペーサー（図示省略）が分散配置されており、それら球状スペーサーによって基板間隙が所望の大きさ（例えば数μｍ程度）に保たれている。なお、球状スペーサーに代えて、樹脂等からなる柱状体を第１基板１１側若しくは第２基板１２側に設け、それらをスペーサーとして用いてもよい。
　各画素電極１３は、第１基板１１の一面側に設けられている。各画素電極１３は、例えばインジウム錫酸化物（ＩＴＯ）などの透明導電膜を適宜パターニングすることによって構成されている。
　共通電極１４は、第２基板１２の一面側に設けられている。この共通電極１４は、各画素電極１３と対向するようにして一体に設けられている。共通電極１４は、例えばインジウム錫酸化物（ＩＴＯ）などの透明導電膜を適宜パターニングすることによって構成されている。
　配向膜１５は、第１基板１１の一面側において各画素電極１３を覆うようにして設けられている。配向膜１６は、第２基板１２の一面側において共通電極１４を覆うようにして設けられている。各配向膜１５、１６は、液晶層１７の初期状態（電圧無印加時）の配向状態を規定するためのものである。各配向膜１５、１６は、例えばラビング処理等の一軸配向処理が施されており、その方向に沿って液晶層１７の液晶分子の配向を規定する一軸配向規制力を有している。一軸配向規制力の発現する方向を配向容易軸と呼ぶ。各配向膜１５、１６への配向処理の方向は、例えば互い違い（アンチパラレル）となるように設定される。各配向膜１５、１６としては、液晶層１７の動作モードに応じて水平配向膜又は垂直配向膜が適宜用いられる。例えば本実施形態では、各配向膜１５、１６として、各々と液晶層１７との界面近傍における液晶分子のプレチルト角を９０°に近い垂直方向（例えば８０°～８９．９°）に規制する垂直配向膜が用いられる。
　液晶層１７は、第１基板１１と第２基板１２の間に設けられている。液晶層１７は、例えば、流動性を有するネマティック液晶材料を用いて構成される。本実施形態では、液晶層１７は、負の誘電率異方性を有する液晶材料にカイラル材を添加したものを用いて構成される。液晶層１７の層厚は、例えば数μｍ程度とすることができる。なお、液晶層１７の動作モードによっては液晶材料として正の誘電率異方性を有するものが用いられてもよい。一例として本実施形態では、誘電率異方性Δεが－３．４、屈折率異方性Δｎが０．１０２、粘度（粘性）が５４．１ｍＰａ・ｓ、液晶層１７の層厚が４μｍであるものとする。
　偏光板１９は、第１基板１１の他面側（液晶層１７と対向しない側）に配置されている。同様に、偏光板２０は、第２基板１２の他面側（液晶層１７と対向しない側）に配置されている。これらの偏光板１９、２０は、例えば互いの吸収軸を略直交させるように配置されている。本実施形態では、液晶層１７への電圧無印加時に透過光の透過率が極めて低くなるノーマリーブラックモードとなるように各偏光板１９、２０が配置されている。
　コントローラ２１は、ドライバ２２と接続されており、表示すべき画像に対応する画像データを含む制御信号を生成してドライバ２２へ供給する。
　ドライバ２２は、コントローラ２１と接続され、かつ各画素電極１３及び共通電極１４と接続されており、コントローラ２１からの制御信号に基づいて各画素電極１３と共通電極１４に対して電圧を供給する。各画素電極１３と共通電極１４の間に発生して液晶層１７に印加される電圧が駆動電圧に対応する。
　図１（Ｂ）に示すように、ドライバ２２は、例えば第１基板１１の一面側に配置されており、ＣＯＧ技術を用いて各画素電極１３及び共通電極１４に繋がった配線と接続されている。コントローラ２１からドライバ２２への制御信号の供給は、例えば図示のようにフレキシブル配線基板２３を用いて行われる。また、各画素電極１３に対応して構成される各画素は有効表示領域２４に設けられる。例えば、図示の領域Ａと領域Ｂではドライバ２２からこれらの領域の画素電極１３へ至るまでの配線長が異なることから、上記したような一時的な透過率差が発生し得る。
　図２は、ドライバにより供給される駆動信号について説明するための波形図である。上段から順に、ＣＯＭと表示された波形は共通電極１４に与えられる電圧を示し、ＳＥＧ０～ＳＥＧ４と表示された波形はそれぞれ画素電極１３に与えられる電圧の一例を示している。
　共通電極１４に与えられる電圧ＣＯＭは、１周期Ｔの中で半周期ごとに基準電位ＶＳＳとそれより相対的に高い電位ＶＲが交互に繰り返される。また、各画素電極１３に与えられる電圧ＳＥＧ０～ＳＥＧ４も同様で、電位ＶＲと基準電位ＶＳＳが交互に繰り返される。
　ここで、共通電極１４の電圧ＣＯＭの周期を基準にすると、電圧ＳＥＧ０は電圧ＣＯＭと１／２周期ずれていて逆位相であり、電圧ＳＥＧ１は電圧ＣＯＭと１／８周期ずれており、電圧ＳＥＧ２は電圧ＣＯＭと１／４周期ずれており、電圧ＳＥＧ３は電圧ＣＯＭと３／８周期ずれており、電圧ＳＥＧ４は電圧ＣＯＭと同位相である。なお、実際には電圧ＳＥＧはさらに多段階（例えば５１２段階）に周期をずらすことが可能である。
　Ｓｔ－Ａと表示された波形は、電圧ＳＥＧ０が与えられた画素電極１３と共通電極１４との間に生じる駆動電圧を示している。図示のように、周期Ｔの中で半周期ごとに＋ＶＲと－ＶＲの電位が交互に現れており、周期Ｔの全期間で液晶層１７に駆動電圧が与えられる。
　Ｓｔ－Ｂと表示された波形は、電圧ＳＥＧ１が与えられた画素電極１３と共通電極１４との間に生じる駆動電圧を示している。図示のように、周期Ｔの中で半周期ごとに＋ＶＲと－ＶＲの電位が交互に現れており、周期Ｔのうち３／４の期間で液晶層１７に駆動電圧が与えられる。
　Ｓｔ－Ｃと表示された波形は、電圧ＳＥＧ２が与えられた画素電極１３と共通電極１４との間に生じる駆動電圧を示している。図示のように、周期Ｔの中で半周期ごとに＋ＶＲと－ＶＲの電位が交互に現れており、周期Ｔのうち１／２の期間で液晶層１７に駆動電圧が与えられる。
　Ｓｔ－Ｄと表示された波形は、電圧ＳＥＧ３が与えられた画素電極１３と共通電極１４との間に生じる駆動電圧を示している。図示のように、周期Ｔの中で半周期ごとに＋ＶＲと－ＶＲの電位が交互に現れており、周期Ｔのうち１／４の期間で液晶層１７に駆動電圧が与えられる。
　Ｓｔ－Ｅと表示された波形は、電圧ＳＥＧ４が与えられた画素電極１３と共通電極１４との間に生じる駆動電圧を示している。図示のように、周期Ｔの中で常に電位ＶＳＳが現れており、周期Ｔの全期間で液晶層１７に電圧が印加されない状態となる。
　このように、周期Ｔの中で画素電極１３に電圧が与えられる期間の長さ（パルス幅）を多段階に設定することで、画素電極１３と共通電極１４の間の液晶層１７に印加される駆動電圧の実効値（以下、「実効電圧」という。）を可変に設定して階調制御を実現することができる。すなわち、パルス幅変調による階調制御を実現することができる。本実施形態ではこのような原理に基づいて、ドライバ２２により、各画素電極１３と共通電極１４の間の液晶層１７に印加する実効電圧の大きさを制御する。また、このパルス幅を時間経過に沿って徐々に長く設定することで、実効電圧を時間経過に沿って徐々に増加させることもできる。
　図３（Ａ）～図３（Ｅ）は、実効電圧を徐々に増加させる場合の波形の一例を示す図である。図３（Ａ）はパルス幅が非常に短く、よって実効電圧が小さい場合の波形を示している。時間経過に伴い、図３（Ｂ）、図３（Ｃ）、図３（Ｄ）のそれぞれに示すようにパルス幅を段階的に長くすることで実効電圧が徐々に段階的に増加する。図３（Ｅ）は、パルス幅が最大であり、よって実効電圧が最大の場合の波形を示している。このように、パルス幅を用いて実効電圧を時間経過に沿って徐々に増加させることができる。
　図４（Ａ）～図４（Ｅ）は、実効電圧を時間経過に沿って徐々に増加させる際の電圧変化の様子を説明するための図である。ここでは代表的な４つの例を示している。具体的には、図４（Ａ）に示す例は、ある時刻ｔ０において直ちに最大値となるように制御された実効電圧を示している。なお、本明細書でいう「最大値」とは、駆動電圧として設定可能な定格範囲内における最大値をいう（以下同様）。この「最大値」は、液晶層１７の閾値より高い所定値の一例であって、駆動電圧として設定可能な定格範囲内の最大値のことをいう。図４（Ａ）～図４（Ｅ）に示す波形は、いずれも最終的には液晶層１７の閾値より高い一定の所定値で駆動する場合の実効電圧の波形を示している。そのうち、図４（Ａ）に示す波形は、時刻ｔ０から直ちに実効電圧が所定値となる場合を示している。図４（Ｂ）～図４（Ｅ）のそれぞれに示す波形は、時刻ｔ０からある程度の時間をかけて徐々に実効電圧が所定値へ達する場合の実効電圧の波形を示している。また、図４（Ｂ）～図４（Ｅ）のそれぞれに示す波形は、時刻ｔ０から所定値へ達するまでの間に実効電圧が所定値を超えることがなく、所定値より小さい範囲で実効電圧が所定値へ向かって徐々に上昇する期間を含んでいる。
　図４（Ｂ）に示す例は、０ボルトであった実効電圧が時刻ｔ０から徐々に大きくなった後に最大値となる例を示している。点線で例示するように、実効電圧が最大値になるまでに要する時間は任意に増減することができる。なお、微視的に見れば実際には階段状に実効電圧が増加するが、ここでは理解を容易にするために実効電圧が直線的に増加するように図示している（図４（Ｃ）～図４（Ｅ）においても同様）。
　図４（Ｃ）に示す例は、０ボルトであった実効電圧が時刻ｔ０において直ちに最大値より小さい所定値（図示の例では最大値の１／２程度）まで増加した後、上記した図４（Ｂ）と同様に時間経過に伴って徐々に増加して最大値と至る例を示している。点線で例示するように、実効電圧が最大値になるまでに要する時間は任意に増減することができる。
　図４（Ｄ）に示す例は、０ボルトであった実効電圧が時刻ｔ０から所定値まで徐々に大きくなった後に、ある時刻で直ちに最大値となる例を示している。点線で例示するように、実効電圧が所定値になるまでに要する時間は任意に増減することができる。
　図４（Ｅ）に示す例は、上記した図４（Ｂ）と同様に時刻ｔ０から時間経過に伴って徐々に増加し、その後最大値より小さい所定値（図示の例では最大値の１／３程度）となるように制御された実効電圧を示している。点線で例示するように、実効電圧が所定値になるまでに要する時間は任意に増減することができる。
　本実施形態では、図４（Ａ）～図４（Ｅ）の何れかに示す波形のように制御された実効電圧が駆動電圧として画素電極１３と共通電極１４の間の液晶層１７に印加される。
　図５は、本実施形態で検討した実効電圧の印加の仕方（階調パターン）を説明するための図である。この図では、実効電圧の印加を開始した後、各階調パターンにおけるパルス幅を経過時間に沿って示したものである。上記したように、パルス幅によって駆動電圧を制御しているので、パルス幅の大小は間接的に駆動電圧の大小を示すものである。なお、図５に示すそれぞれの値は、実効電圧の印加開始からの時間経過に対して印加される実効電圧の大きさを示すものであって、上記した所定値（一例として上記した最大値）を１００としてこれに対する比（％値）で表した実効電圧の大きさを示している。
　図６（Ａ）は、図５に示す階調パターン１によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図６（Ｂ）は、図６（Ａ）の一部拡大図である。各図は、上記した図１（Ｂ）に示した領域Ａ、Ｂのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン１は、比較例としてのものであり、印加開始時刻である時刻ｔ０から直ちにパルス幅を１００％とすることにより、実効電圧を直ちに最大値まで増加させたパターンである（図４（Ａ）参照）。
　図６（Ａ）に示すように、全体的には領域Ａ、Ｂの各画素における透過率の差はほとんど生じないが、図６（Ｂ）に示すように電圧印加直後からの過渡期において透過率が最も高く３０％付近になる時期に領域Ａ、Ｂの各画素における透過率に１％強の差を生じていることが分かる。このような透過率差は、画素幅や長さが小さい場合には人の目に感得されにくいが、例えば画素の一辺が５ｍｍ以上となるような場合に透過率のムラとして感得される。また、電圧印加直後には透過率の振動やオーバーシュートを生じていることも分かる。
　図７（Ａ）は、図５に示す階調パターン２によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図７（Ｂ）は、図７（Ａ）の一部拡大図である。各図は、上記した図１（Ｂ）に示した領域Ａ、Ｂのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン２は、印加開始時刻である時刻ｔ０から時間経過に伴って徐々にパルス幅を増加させることで、実効電圧が徐々に増加した後に最大値となるパターンであって（図４（Ｂ）参照）、実効電圧が最大値になるまでに比較的長い時間をかけるパターンである。より詳細には、階調パターン２は、階調パターン１を用いた場合において透過率の振動が収束するまでに要する時間の約２倍の時間（本例では１．７秒間）をかけて実効電圧を徐々に増加させるパターンである。なお、ここでいう「階調パターン１を用いた場合において透過率の振動が収束するまでに要する時間」とは、比較例である階調パターン１による駆動電圧、すなわち時刻ｔ０から直ちに実効電圧を所定値（一例として最大値）にした場合において発生する透過率の振動が十分に収束して定常状態に達するまでに要する時間のことであり、図６（Ａ）に示す例では０．８５秒間である。以下に説明する階調パターン３～１０においても同様である。
　図７（Ａ）に示すように、全体的には領域Ａ、Ｂの各画素における透過率の差はほぼ生じず、図７（Ｂ）に示すように電圧印加直後からの過渡期においても領域Ａ、Ｂの各画素における透過率に差を生じていないことが分かる。オーバーシュートの発生もない。ただし、所定の透過率（本例では約２１％）に達するまでの時間である応答時間が約１．７秒間と長くなっている。
　図８（Ａ）は、図５に示す階調パターン３によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図８（Ｂ）は、図８（Ａ）の一部拡大図である。各図は、上記した図１（Ｂ）に示した領域Ａ、Ｂのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン３は、印加開始時刻である時刻ｔ０から時間経過に伴って徐々にパルス幅を増加させることで、実効電圧が徐々に増加した後に最大値となるパターンであって（図４（Ｂ）参照）、実効電圧が最大値になるまでに要する時間が階調パターン２よりは短いパターンである。より詳細には、階調パターン３は、階調パターン１を用いた場合において透過率の振動が収束するまでに要する時間と同じ時間（本例では約０．８５秒間）をかけて実効電圧を徐々に増加させるパターンである。
　図８（Ａ）に示すように、全体的には領域Ａ、Ｂの各画素における透過率の差はほとんど生じず、図８（Ｂ）に示すように電圧印加直後からの過渡期においても領域Ａ、Ｂの各画素における透過率に差を生じていないことが分かる。オーバーシュートの発生もない。ただし、応答時間は、階調パターン２の場合よりは短いものの約０．８５秒間であり、比較的長くなっている。
　図９（Ａ）は、図５に示す階調パターン４によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図９（Ｂ）は、図９（Ａ）の一部拡大図である。各図は、上記した図１（Ｂ）に示した領域Ａ、Ｂのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン４は、印加開始時刻である時刻ｔ０から直ちにパルス幅を約５０％に設定し、その後時間経過に伴って徐々にパルス幅を増加させることで、実効電圧が最大値の約５０％まで急激に増加し、その後徐々に増加して最大値となるパターンである（図４（Ｃ）参照）。より詳細には、階調パターン４は、直ちに実効電圧を最大値より小さい所定値まで上げた後、階調パターン１を用いた場合において透過率の振動が収束するまでに要する時間と同じ時間（本例では０．８５秒間）をかけて実効電圧を徐々に増加させるパターンである。
　図９（Ａ）に示すように、全体的には領域Ａ、Ｂの各画素における透過率の差はほとんど生じず、図９（Ｂ）に示すように電圧印加直後からの過渡期においても領域Ａ、Ｂの各画素における透過率に差を生じていないことが分かる。また、応答時間も約０．０５秒間であり、非常に短いといえる。なお、過渡期においてオーバーシュート現象が見られる。この階調パターン４の結果から、実効電圧を最大値よりも小さい所定値（一例として５０％ないしそれ以下）に直ちに増加させた後、徐々に最大値まで増加させるようにすることがより有効であるといえる。また、オーバーシュートの発生が特に問題とならない用途においては特に適した階調パターンであるといえる。
　図１０（Ａ）は、図５に示す階調パターン５によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図１０（Ｂ）は、図１０（Ａ）の一部拡大図である。各図は、上記した図１（Ｂ）に示した領域Ａ、Ｂのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン５は、印加開始時刻である時刻ｔ０から時間経過に伴って徐々にパルス幅を増加させることで、実効電圧が徐々に増加した後に最大値となるパターンであって（図４（Ｂ）参照）、実効電圧が最大値になるまでに要する時間が階調パターン３より更に短いパターンである。より詳細には、階調パターン５は、階調パターン１を用いた場合において透過率の振動が収束するまでに要する時間の約１／２の時間（本例では約０．４２秒間）をかけて実効電圧を徐々に最大値まで増加させるパターンである。
　図１０（Ａ）に示すように、全体的には領域Ａ、Ｂの各画素における透過率の差はほとんど生じず、図１０（Ｂ）に示すように電圧印加直後からの過渡期においても領域Ａ、Ｂの各画素における透過率に差を生じていないことが分かる。応答時間も約０．４秒間であり、比較的に短い。オーバーシュートの発生もない。
　図１１（Ａ）は、図５に示す階調パターン６によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図１１（Ｂ）は、図１１（Ａ）の一部拡大図である。各図は、上記した図１（Ｂ）に示した領域Ａ、Ｂのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン６は、時刻ｔ０から一定期間内で時間経過に伴って徐々にパルス幅を増加させた後、ある時刻でパルス幅を最大値にすることで、実効電圧が徐々に増加した後にある時刻で直ちに最大値となるパターンである（図４（Ｄ）参照）。より詳細には、階調パターン６は、階調パターン１を用いた場合において透過率の振動が収束するまでに要する時間と同じ時間（本例では約０．８５秒間）をかけて実効電圧を徐々に所定値（最大値の５０％）まで増加させた後、実効電圧を最大値とするパターンである。
　図１１（Ａ）に示すように、全体的には領域Ａ、Ｂの各画素における透過率の差はほとんど生じず、図１１（Ｂ）に示すように電圧印加直後からの過渡期においても領域Ａ、Ｂの各画素における透過率に差を生じていないことが分かる。応答時間は約０．８７秒間であり、比較的に長い。オーバーシュートの発生はない。
　図１２（Ａ）は、図５に示す階調パターン７によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図１２（Ｂ）は、図１２（Ａ）の一部拡大図である。各図は、上記した図１（Ｂ）に示した領域Ａ、Ｂのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン７は、時刻ｔ０から一定期間内で時間経過に伴って徐々にパルス幅を増加させた後、ある時刻でパルス幅を最大値にすることで、実効電圧が徐々に増加した後にある時刻で直ちに最大値となるパターンであって（図４（Ｄ）参照）、実効電圧を徐々に増加させる期間の長さが階調パターン６より短いパターンである。より詳細には、階調パターン７は、階調パターン１を用いた場合において透過率の振動が収束するまでに要する時間の約１／２の時間（本例では約０．４２秒間）をかけて実効電圧を徐々に所定値（最大値の２５％）まで増加させた後、実効電圧を最大値とするパターンである。
　図１２（Ａ）に示すように、全体的には領域Ａ、Ｂの各画素における透過率の差はほとんど生じず、図１２（Ｂ）に示すように電圧印加直後からの過渡期においても領域Ａ、Ｂの各画素における透過率に差を生じていないことが分かる。応答時間も約０．４７秒間であり比較的に短い。オーバーシュートの発生はない。
　図１３（Ａ）は、図５に示す階調パターン８によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図１３（Ｂ）は、図１３（Ａ）の一部拡大図である。各図は、上記した図１（Ｂ）に示した領域Ａ、Ｂのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン８は、時刻ｔ０から一定期間内で時間経過に伴って徐々にパルス幅を増加させた後、ある時刻でパルス幅を最大値にすることで、実効電圧が徐々に増加した後にある時刻で直ちに最大値となるパターンであって（図４（Ｄ）参照）、実効電圧を徐々に増加させる期間の長さが階調パターン７より更に短いパターンである。より詳細には、階調パターン８は、階調パターン１を用いた場合において透過率の振動が収束するまでに要する時間の約１／４の時間（本例では約０．２２秒間）をかけて実効電圧を徐々に所定値（最大値の１２％）まで増加させた後、実効電圧を最大値とするパターンである。
　図１３（Ａ）に示すように、全体的には領域Ａ、Ｂの各画素における透過率の差はほとんど生じず、図１３（Ｂ）に示すように電圧印加直後からの過渡期においても領域Ａ、Ｂの各画素における透過率に差を生じていないことが分かる。応答時間も約０．３３秒間と比較的に短い。なお、過渡期においてオーバーシュート現象が見られるがこれが問題となるか否かは用途により一概にはいえない。この階調パターン８の結果から、実効電圧を最大値よりも小さい所定値（一例として１０％以上）に徐々に増加させた後、最大値まで増加させるようにすることもより有効であるといえる。
　図１４（Ａ）は、図５に示す階調パターン９によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図１４（Ｂ）は、図１４（Ａ）の一部拡大図である。各図は、上記した図１（Ｂ）に示した領域Ａ、Ｂのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン９は、時刻ｔ０から一定期間内で時間経過に伴って徐々にパルス幅を増加させた後、ある時刻でパルス幅を約２５％にすることで、実効電圧が徐々に増加した後にある時刻で直ちに最大値の１／４程度の大きさとなるパターンである（図４（Ｅ）参照）。より詳細には、階調パターン９は、階調パターン１を用いた場合において透過率の振動が収束するまでに要する時間の約１／４の時間（本例では約０．２２秒間）をかけて実効電圧を徐々に所定値（最大値の２５％）まで増加させた後、実効電圧をその所定値で維持するパターンである。
　図１４（Ａ）に示すように、全体的には領域Ａ、Ｂの各画素における透過率の差はほとんど生じず、図１４（Ｂ）に示すように電圧印加直後からの過渡期においても領域Ａ、Ｂの各画素における透過率に差を生じていないことが分かる。応答時間も約０．２４秒間であり比較的に短い。オーバーシュートの発生はない。この階調パターン９の結果から、透過率を中間調にする場合にも、実効電圧を徐々に増加させる方法が有効であることが分かる。
　図１５（Ａ）は、図５に示す階調パターン１０によって駆動電圧を印加した場合の立ち上がり特性（透過率の経時変化）を示す図であり、図１５（Ｂ）は、図１５（Ａ）の一部拡大図である。各図は、上記した図１（Ｂ）に示した領域Ａ、Ｂのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン１０は、時刻ｔ０から一定期間内で時間経過に伴って徐々にパルス幅を増加させた後、ある時刻でパルス幅を最大値にすることで、実効電圧が徐々に増加した後にある時刻で直ちに最大値となるパターンであって（図４（Ｄ）参照）、実効電圧を徐々に増加させる期間の長さが階調パターン８より更に短いパターンである。より詳細には、階調パターン１０は、階調パターン１を用いた場合において透過率の振動が収束するまでに要する時間の約１／８の時間（本例では約０．１１秒間）をかけて実効電圧を徐々に所定値（最大値の２５％）まで増加させた後、実効電圧を最大値へ増加させるパターンである。
　図１５（Ａ）に示すように、全体的には領域Ａ、Ｂの各画素における透過率の差はほとんど生じず、図１５（Ｂ）に示すように電圧印加直後からの過渡期においても領域Ａ、Ｂの各画素における透過率に差を生じていないことが分かる。応答時間も約０．１５秒間と非常に短い。オーバーシュートの発生もない。
　以上のような実施形態によれば、スタティック駆動を用いる液晶装置の電圧印加時での一時的な透過率差を抑制することが可能となる。特に、駆動電圧を時間経過に沿って徐々に上昇させる期間を、駆動電圧を印加開始から直ちに前記所定値とした場合（階調パターン１）において生じる透過率の振動が収束するまでに要する時間に比して１／８以上２倍以下の長さとすることにより、スタティック駆動を用いる液晶装置の電圧印加時の一時的な透過率差を抑制することが可能となる。
　なお、本開示は上記した実施形態の内容に限定されるものではなく、本開示の要旨の範囲内において種々に変形して実施をすることが可能である。例えば、上記した実施形態ではパルス幅変調方式を用いて実効電圧の大きさを制御していたが、ドライバ２２により各画素電極１３に与える電位自体を増減することによって実効電圧の大きさを制御してもよい。
　また、上記した実施形態では各画素電極１３、共通電極１４とドライバ２２の間を接続する配線の構成については詳述していないが当該配線については公知の種々の構成を採用することができる。例えば、ドライバ２２が配置される第１基板１１の一面側において各画素電極１３の設けられていない領域（例えば電極間領域）などに配線を配置してもよいし、第１基板１１の一面側にて各画素電極１３の下層側に絶縁膜を介在させて配線を配置してもよい。後者の場合には、絶縁膜に適宜設けたスルーホールを介して各配線と各画素電極１３との間を接続すればよい。
　また、上記した実施形態では液晶装置の用途の一例として画像表示用途を挙げていたが液晶装置の用途はこれに限定されない。
　１１：第１基板、１２：第２基板、１３：画素電極、１４：共通電極、１５、１６：配向膜、１７：液晶層、１９、２０：偏光板、２１：コントローラ、２２：ドライバ、２３：フレキシブル配線基板、２４：有効表示領域

Claims (8)

  1. 　対向配置される一対の電極と、
    　前記一対の電極の間に配置された液晶層と、
    　前記一対の電極を介して前記液晶層へ駆動電圧を与えるドライバと、
    を含み、
    　前記ドライバは、少なくとも前記液晶層の閾値より高い所定値の駆動電圧を前記一対の電極に印加する際に、前記駆動電圧を時間経過に沿って徐々に上昇させる期間を設ける、
    　液晶装置。
  2. 　前記ドライバは、０ボルトから前記所定値の１０％以上の第１値まで前記駆動電圧を時間経過に沿って徐々に上昇させる期間を設けた後、当該駆動電圧を直ちに前記所定値に上昇させる、
    　請求項１に記載の液晶装置。
  3. 　前記ドライバは、前記駆動電圧を前記所定値の５０％以下の第２値まで直ちに上昇させた後、前記所定値まで前記駆動電圧を時間経過に沿って徐々に上昇させる期間を設ける、
    　請求項１に記載の液晶装置。
  4. 　前記ドライバは、前記駆動電圧の大きさをパルス幅変調によって可変に設定する、
    　請求項１～３の何れか１項に記載の液晶装置。
  5. 　前記ドライバは、スタティック駆動方式により前記駆動電圧を前記一対の電極に供給する、
    　請求項１～４の何れか１項に記載の液晶装置。
  6. 　前記所定値は、前記駆動電圧として設定可能な定格範囲内の最大値である、
    　請求項１～５の何れか１項に記載の液晶装置。
  7. 　前記ドライバは、前記駆動電圧を時間経過に沿って徐々に上昇させる期間を、前記駆動電圧を印加開始から直ちに前記所定値とした場合において生じる透過率の振動が収束するまでに要する時間に比して１／８以上２倍以下の長さとする、
    　請求項１～６の何れか１項に記載の液晶装置。
  8. 　一対の電極の間に配置された液晶層を備える液晶装置の駆動方法であって、
    　少なくとも前記液晶層の閾値より高い所定値の駆動電圧を前記一対の電極に印加する際に、当該駆動電圧を時間経過に沿って徐々に上昇させる期間を設ける、
    　液晶装置の駆動方法。
PCT/JP2022/042717 2021-12-09 2022-11-17 液晶装置、液晶装置の駆動方法 WO2023106065A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021200122A JP2023085841A (ja) 2021-12-09 2021-12-09 液晶装置、液晶装置の駆動方法
JP2021-200122 2021-12-09

Publications (1)

Publication Number Publication Date
WO2023106065A1 true WO2023106065A1 (ja) 2023-06-15

Family

ID=86730258

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/042717 WO2023106065A1 (ja) 2021-12-09 2022-11-17 液晶装置、液晶装置の駆動方法

Country Status (2)

Country Link
JP (1) JP2023085841A (ja)
WO (1) WO2023106065A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001142047A (ja) * 1999-11-12 2001-05-25 Sony Corp 調光装置及び撮像装置、並びにこれらの駆動方法
JP2021009200A (ja) * 2019-06-28 2021-01-28 スタンレー電気株式会社 液晶素子、照明装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001142047A (ja) * 1999-11-12 2001-05-25 Sony Corp 調光装置及び撮像装置、並びにこれらの駆動方法
JP2021009200A (ja) * 2019-06-28 2021-01-28 スタンレー電気株式会社 液晶素子、照明装置

Also Published As

Publication number Publication date
JP2023085841A (ja) 2023-06-21

Similar Documents

Publication Publication Date Title
KR19990007353A (ko) 액정표시장치
JPH0544009B2 (ja)
JP2001209063A (ja) 液晶表示装置およびその表示方法
US9488882B2 (en) Liquid crystal shutter glasses
KR101241137B1 (ko) 횡전계방식 액정표시장치 및 그 구동방법
US9223168B2 (en) PDLC film structure, manufacturing method and controlling method thereof
KR100952030B1 (ko) 쌍안정 액정 스크린용 어드레스 방법 및 장치
KR100725218B1 (ko) 듀얼모드 액정표시장치 및 그의 구동방법
WO2023106065A1 (ja) 液晶装置、液晶装置の駆動方法
JP3526996B2 (ja) 液晶表示装置の駆動方法
JP2002023178A (ja) 液晶表示装置
JP4528598B2 (ja) 液晶表示装置
US7612862B2 (en) Liquid crystal device
JP2006251161A (ja) 液晶表示装置
JP2024076654A (ja) 液晶装置、液晶素子の駆動方法
JP2010066717A (ja) 液晶装置
JP3334715B1 (ja) 液晶表示装置
JP4122969B2 (ja) 液晶表示装置および液晶表示装置の製造方法
JP3888921B2 (ja) 液晶表示素子
JPH0921997A (ja) 液晶表示装置
KR100730176B1 (ko) Ｏｃｂ 액정표시패널의 전이구동방법 및 그 장치
KR101257810B1 (ko) 횡전계방식 액정표시장치 및 그 구동방법
JP4196663B2 (ja) 液晶表示装置および液晶表示装置の製造方法
JP2601244B2 (ja) 液晶素子の駆動方法
JPH0448366B2 (ja)

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22903996

Country of ref document: EP

Kind code of ref document: A1