JP3888921B2 - 液晶表示素子 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示素子に関する。
【０００２】
【従来の技術】
現在広く用いられている液晶表示素子は、素子内で液晶分子がねじれた配列をもっているねじれネマチック（ＴＮ）型液晶表示素子である。このＴＮ型液晶表示素子は、表示切換時の応答速度が遅く、また画面を斜め方向から見た場合の表示性能、すなわち視野角特性もわるいため、これらの特性を改善した光学補償ベンド配向（ＯＣＢ：Optically Compensated BendまたはOptically Compensated Birefringence）型液晶表示素子が提案されている。このＯＣＢ型液晶表示素子は、素子内の液晶を、素子を構成する基板に平行に配列し、液晶に電界を印加することによる液晶分子の動きと、基板の外に設置する位相差フィルムおよび偏光板により表示を行なっている。
【０００３】
ＯＣＢ型液晶表示素子の動作原理を図９を用いて説明する。図９において、１は一対の基板、２は電極であり、基板で挟まれる部分に液晶が満たされている。また図９において、６は液晶分子を表している。図９には示していないが実際の表示素子では、基板１の外側には偏光板が設置されるのが一般的である。ＯＣＢ型液晶表示素子を正常に動作させるためには、素子内の液晶分子は図９または図１０のようにベンド配列と呼ばれる液晶分子配列をしている必要がある。この図９の状態で両基板の電極間に電圧を印加すると、電界の作用で液晶分子は図１０のように配列し、図９の状態と図１０の状態の光学特性差により表示を行なっている。
【０００４】
液晶分子を基板に平行に配列させるためには、以下に述べるラビング処理と呼ばれる手法が一般的に用いられる。図１１において、電極２の表面は、ポリイミド樹脂が数百オングストロームの厚さで塗布されている。樹脂が塗布された基板には、液晶素子に組み立てる前に、布を用いて一方向に擦る表面処理を施す。表面処理を施された一対の基板は、両基板の間隔を一定に保つためのスペーサー樹脂を挟んで対向し、基板周辺部を樹脂で固定する。このようにして形成された一対の基板間に、真空注入などを用いて液晶材料が注入される。注入された液晶材料の液晶分子は、ポリイミド樹脂表面でラビング処理が施された方向に配列する。図１１において、液晶分子は基板面から少し傾いた方向を向いているが、この方向はラビング処理を施す方向によって決定される。たとえば図１１のように、液晶を配列させるためには、図１１の矢印９の方向にラビング処理を施すと達成できる。基板表面がラビング処理されているとき、液晶分子は基板に対して平行に配列しようとする性質があるため、以上のように構成された液晶表示素子において、電極に電圧が印加されていない初期状態では、液晶分子は図１１のように配列している。ＯＣＢ型液晶表示素子を正常に動作させるためには、この図１１の分子配列状態から、表示を行なうための分子配列状態は図９または図１０のように配列を変化させる必要がある。
【０００５】
【発明が解決しようとする課題】
以上のようにＯＣＢ型液晶表示素子は、電圧が印加されていない初期配向状態から、表示に用いる配向状態へと分子の配列状態を変化させる必要がある。多数の表示用画素電極を有する液晶表示素子では、すべての個々画素でこの配列変化を歩留りよく発生させる必要がある。図９〜１０のベンド配向状態においては液晶層内ほぼ真中付近の液晶分子は基板に対して垂直に配向している。一方、電圧を印加していない初期の配向状態である図１１において、液晶は水平配列をしている。図１１の配向状態に電圧を印加すると、過渡的には図１２のような非対称スプレイ配向と呼ばれるパネル厚さ方向中央部に水平配向を有する液晶配向状態となる。この配向状態から図９または図１０のベンド配向状態への配列変化の状態遷移はエネルギー的障壁が高く、液晶の一般的な駆動条件である５〜７Ｖ程度の電圧では配列変化を発生させることができない。
【０００６】
その対策として、表示前にＶｃｒ（スプレイ配向よりもベンド配向がエネルギー的に安定になる電圧値）以上の電圧印加と、電圧無印加もしくはＶｃｒ以下の電圧を交互に繰り返すことによりベンド配向を促進させる方法が特開平９−１８５０３２号公報に提案されている。電圧印加と電圧無印加を繰り返すという方法は確かにスプレイ−ベンド転移には有効であるが、この先行技術での実施例はテストセルのみであるため、種々の配線領域を含む実際のアクティブマトリクス液晶ディスプレイとは条件が異なっている。我々は、前記公報で提案されている電圧の印加をアクティブマトリックス液晶ディスプレイに適用しても全画素でのベンド転移は起こらないことを実際に確認している。
【０００７】
前記公報の技術を実際のアクティブマトリクス液晶ディスプレイに適用してもベンド転移が完全には行なわれない第１の理由は、ソース電圧が０．５Ｖ程度が最低であって、完全に０Ｖにすることができない（画素電位を０Ｖにできない）ことである。実際に、テストセル実験では画素電位を完全に０Ｖにしないと配向転移の確率が低い。
【０００８】
出力電圧を０ＶにできるソースＩＣもあるが、０Ｖを出力しようとすると、出力電圧はＩＣへの供給電源電圧の１／２しか出力できないため、自由な階調電圧設定をすることができない。
【０００９】
つぎに第２の理由を液晶表示素子の図を用いて説明する。図１はアクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ）全体の回路図の一例を示す。これは、いわゆる保持容量配線をゲート配線と別に形成した共通配線構造である。ここで、１０１は走査電圧を供給するためのゲート配線、１０２は信号電圧を供給するためのソース配線、１０３は液晶に電圧を印加する際のスイッチング素子として用いる薄膜トランジスター（ＴＦＴ）、１０４は光の透過非透過のスイッチングを行なう液晶を等価回路的に容量で示したもの、１０５は液晶１０４に並列に配列されたＴＦＴの寄生容量の影響を低減するための保持容量、１０６は保持容量を形成する共通配線である。共通配線はコンタクトホールを介して共通配線引き出し線１２０に接続されている。ＣＦ側基板上の対向電極には、コモン電圧が共通配線引出し線に接続されている共通配線端子１２３を介して外部から印加される。１０９は液晶１０４の片側の電極をコモン電圧に接続する接続部、１０７はゲート側外部回路をゲート配線１０１にＴＣＰなどを用いて接続するためのゲート端子、１０８はソース側外部回路とソース配線１０２とをＴＣＰなどを用いて接続するためのソース端子。ＴＦＴアレイは、図１のような形状で形成されることが多い。図２は画素部の平面図、図３、図４は図２の一点鎖線部分の断面図である。
【００１０】
図２はアクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ）のＴＦＴ側基板側に構成される画素部の平面図、図３は図２のＡ−Ａ線断面図、図４は図２のＢ−Ｂ線断面図である。図２〜４において、２０１は絶縁性基板、２０２はゲート電極およびゲート配線、２０３は共通（保持容量）配線、２０４はゲート絶縁膜、２０５は半導体層、２０６はＰまたはＢなどの不純物を高濃度に含有した半導体（オーミックコンタクト）層、２０７はソース電極およびソース配線、２０８は絶縁保護膜、２０９はドレイン電極と画素電極を結ぶための絶縁保護膜のコンタクトホール、２１０はＩＴ０（Indium Tin Oxide）などの透明導電層よりなる画素電極、２１１はＣＦ側基板側のＩＴＯなどの透明電極より形成される対向電極、２１２は液晶分子である。
【００１１】
図３、図４は図２のＴＦＴ側基板とＣＦ側基板を１対対向して用いて構成した液晶パネルに、導電率異方性が正の液晶材料を、たとえば真空注入法により基板間に満たした液晶パネルの、液晶分子の配列状態を示したものであり、２１２は液晶分子を示している。配向膜として対向する基板の内側に塗布されたポリイミド樹脂は、ラビング処理が施されると液晶分子を水平に配向させるため、電極部分の液晶分子は水平配向している。図３、図４の液晶の配向は、図２の矢印９に示す方向にラビングをかけたとき、つまり紙面上から下方向にラビングをかけた場合を示している。このように構成された液晶表示素子の対向する電極間に、たとえば７Ｖの交流電圧を印加（たとえば、対向電極２１１の電位を７．２Ｖ、画素電極２１０の電位を０．２Ｖと１４．２Ｖ）すると、図５〜６のように、液晶分子は電界の効果で基板に垂直に近い角度に配列しようとする。この液晶にかける電圧７Ｖは、１５Ｖ出力させるソースＩＣを使用することにより、特別の回路基板をつけずに通常の駆動回路で得られる。電圧を印加したとき、前記の７Ｖ程度の電圧を印加すると、パネル内厚さ方向中央部の液晶分子に垂直に近い配向状態が一部に存在し、一画素全領域の液晶がベンド配向する画素と、パネル内厚さ方向中央部の液晶分子に水平に近い配向状態が存在して完全にベンド配向を形成しない画素とが混在する。そこで、液晶への電圧印加と無印加を繰り返すと、液晶分子は垂直配列と水平配列を繰り返すことになる。この液晶分子の揺さぶりがベンド転移には有効に働くことが前記特開平９−１８５０３２号公報に述べられている。しかし、実際はアクティブマトリックス液晶ディスプレイにおいて、画素電極上の液晶への電圧印加と無印加を繰り返しても、すべての画素をベンド転移させることはできない。
【００１２】
この理由は、アクティブマトリックス液晶ディスプレイにおいては、各種配線が一画素に占める割合が多いため、各種配線上の液晶分子の動きが無視できないことにある。画素電極上で液晶への電圧印加と無印加を繰り返しても、１０Ｖ以下の電圧ではパネル中全画素の液晶がベンド転移することはない。なぜなら、電圧無印加状態においては印加電圧を完全に０Ｖにすることが重要であるが、各種配線上の液晶にも画素電極上の液晶にかかる電圧よりは低いが電圧がかかっているため、図７〜８のような配向になり、ベンド配向に転移することができない。一般的な駆動とＴＦＴアレイ構造を例にすると、ソース配線に信号電圧が交流波形で印加されており、ソース配線上にＳｉＮなどの絶縁性保護膜がある場合、ＴＦＴがＯＮ状態でソースの信号電圧を対向基板と同電位に設定してもソース配線上では対向基板とのあいだに電位差が存在する。またＴＦＴがＯＦＦ状態で画素電極と対向基板の電極が同電位の場合は、ソースの信号電圧は画素電極よりもフィールドスルーで降下する電圧だけ高く設定されている。そのため、ソース配線上では対向基板とのあいだに電位差が存在する。このように、画素電極上の液晶分子にかかる電圧を０Ｖにしても、配線上で対向基板とのあいだに電位差が存在する場合、配線上の液晶分子は水平配向にはなく、配向は変わらず基板に対し垂直に配向しようとする。ゲート配線上についても同様のことが言える。ゲート配線にはＴＦＴをＯＮにする電圧（１８Ｖ程度）とＯＦＦ（−５Ｖ程度）にする電圧がかかっており、そのためゲート配線上の液晶分子は、図８に示すように、全ての分子が基板に平行になることはない。
【００１３】
このように、各種配線（ソース、ゲート）上の液晶分子の挙動が、アクティブマトリックス液晶ディスプレイと画素電極が基板全面に一様に存在するテストセルとでは大きく異なる。そのため、前記特開平９−１８５０３２号公報で述べられているように、画素電極上だけで電圧印加と無印加を繰り返す方法をアクティブマトリックス液晶ディスプレイに適用しても、特開平９−１８５０３２号公報で述べられているように電圧６Ｖで２分以内に全画素をベンド転移させることはできなかった。ＴＦＴ−ＬＣＤでの電圧無印加は、実際はドライバＩＣの最低出力電圧である０．３Ｖが印加されている。図１８に電圧７．３Ｖ、電圧印加時間／電圧無印加時間がそれぞれ５秒／０．５秒とした場合のベンド転移確率の測定結果を示す。図１８の曲線Ｂに示すように、画素電極上の液晶のみに電圧印加／電圧無印加を繰り返した場合、１０回の電圧印加／電圧無印加を繰り返しても全画素がベンド転移することはなく、ベンド転移するのは全画素の８０％程度にとどまった。
【００１４】
本発明は、配線上の液晶に対しても画素電極上と同様にＯＮ／ＯＦＦ動作を与えることにより、スプレイ配向からベンド転移を促進させることができ、ＴＦＴ−ＬＣＤで低電圧でも効果的にベンド配向を得ることができる液晶表示素子を提供することを目的とする。
【００１５】
また、本発明は、出力を完全に０Ｖにできない一般のドライバＩＣや他のどのようなドライバＩＣを用いた液晶表示素子でも、画素電位を０Ｖと数Ｖとのあいだで交互にスイッチングし、ＴＦＴ−ＬＣＤで低電圧でも効果的にベンド配向を得ることができる液晶表示素子を提供することを目的とする。
【００１６】
また、本発明の液晶表示装置においては、従来の構成の液晶表示素子に対しても、液晶パネルおよび液晶パネル周辺の駆動回路はそのままで、電源回路および制御回路を一部修正するだけでベンド転移を発生させることができる液晶表示素子を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明の液晶表示素子は、アクティブマトリックス型液晶表示装置で、ＯＣＢ型液晶がベンド配向を維持できる電圧以上を電圧印加として、表示に寄与する画素電極上の液晶分子だけに電圧印加と電圧無印加を繰り返すだけでなく、表示に寄与しないゲート配線およびソース配線上の液晶分子についても電圧印加と電圧無印加を繰り返すことで、スプレイ配向からベンド配向に液晶配向の初期化を行なうことを特徴とする。
【００１８】
また、本発明の液晶表示素子は、電極が形成された一対の基板とその間に挟まれた液晶材料および偏光板よりなり、両基板の表面のラビング処理方向がほぼ平行であり、用いる液晶材料の誘電率異方性が正であるＯＣＢ型液晶表示素子であって、液晶表示素子が薄膜トランジスターを用いたアクティブマトリックス型液晶パネルで、パネルを駆動するためのドライバＩＣが搭載されており、ＯＣＢ型液晶がベンド配向を維持できる電圧以上の電圧を出力するデータが入力されている状態で、ソースドライバＩＣへの供給電源をオン／オフさせることにより、スプレイ配向からベンド配向に液晶配向の初期化を行なうことを特徴とする。
【００１９】
本発明は、制御回路からソースＩＣへの信号は駆動できる最大の電圧を発生させるデータを送り、ソースＩＣへの供給電源、ゲートＩＣへの供給電源をＯＮ／ＯＦＦすることにより、ＴＦＴ−ＬＣＤの画素には駆動できる最大の電圧と０Ｖが交互に印加できるようにする。供給電源のＯＮ／ＯＦＦは液晶パネルへの電源供給時に複数回行なう。
【００２０】
【発明の実施の形態】
本発明による液晶表示素子の構成を、図を用いて説明する。まず、通常の液晶表示パネル周辺の回路を図１５に示す。パネルには、ゲートＩＣから走査電圧が送られ、ソースＩＣからはデータ電圧が送られている。ゲートＩＣには電源回路と制御回路からそれぞれ電源と走査信号が送られている。ソースＩＣもゲートＩＣと同様、電源回路と制御回路からそれぞれ電源とデータ信号が送られている。通常、電源回路からゲートＩＣとソースＩＣのそれぞれのＩＣには、データ信号の発信の有無にかかわらず、電源が常時送られている。本発明の第１の実施の形態では、図１６に示すように、電源回路からゲートＩＣ、ソースＩＣへの電源供給ラインの途中にＯＮ／ＯＦＦのスイッチング素子をいれることにより、電源の供給を遮断することができる。このことにより、ソースＩＣからのデータ信号電圧を０Ｖにし、また、ゲートＩＣからの走査電圧を０Ｖにすることができる。
【００２１】
図１７は、実施の形態２の構成図である。電源回路からゲートＩＣへの電源供給ラインの途中にＯＮ／ＯＦＦではなく、通常の電源を供給するラインとＴＦＴのリーク電流を調節できるように別の電源を供給するラインの回路が形成されている。ＴＦＴの特性にかかわらず、瞬時に画素に貯まった電荷を放出することが可能となる。これらの回路の変更で、種々配線上についても液晶への電圧印加と無印加を繰り返すことが可能となり、アクティブマトリックス液晶ディスプレイのすべての画素について、ベンド転移を促進させることができ、ベンド転移の低電圧化を図ることができる。
【００２２】
実施の形態１
本発明による液晶表示素子の構成を、図を用いて説明する。図１６は、本発明による液晶表示素子の構成図である。電源回路からソースＩＣ、ゲートＩＣがそれぞれ配置されているソース側外部回路基板とゲート側外部回路基板への供給ラインにＯＮ／ＯＦＦをさせるスイッチング素子をいれたものである。この構成によって、画素電極上だけでなく、すべての電極配線上で印加電圧を完全に０Ｖにすることができる。図１６のパネル内の構造は図１に示すような従来どおりの構造である。１０７のゲート端子とゲート側外部回路とをＴＣＰなどを用いて接続する。また、１０８のソース端子とソース側外部回路とをＴＣＰなどを用いて接続する。これが、本発明による液晶表示素子の構成であり、液晶パネルおよび液晶パネル周辺の駆動回路は従来の構成の液晶表示素子と同様であり、電源回路を一部変更するだけのものである。このような構成において、ハネル内の全画素のベンド転移率は、電源回路からパネルへの信号をＯＮ／ＯＦＦさせるタイミングによって大きく改善することができる。
【００２３】
電圧無印加状態にするのは、電圧印加してもスプレイ→ベンド転移できなかった液晶分子の配向を初期状態のスプレイ配向にリセットするためである。そのため、電圧無印加状態は、液晶が瞬間的に０Ｖ時の配向を作り出せるだけでよい。その際、スプレイ→ベンド転移に成功した画素は、電圧無印加にしても、すぐにスプレイ配向に戻るわけではなく、ツイスト−スプレイ配向のディスクリネーションを経てスプレイ配向に戻るため、一旦ベンド配向した領域は、ある時間ツイスト領域として残る。一画素内の全液晶が完全にスプレイ配向に戻ってしまっては、新たに電圧を印加してもスプレイ→ベンド転移する保証はないので、ベンド配向した領域の配向がスプレイ配向に戻る前に、再度の電圧印加を行なう必要がある。そのようにして、一旦ベンド配向した領域の配向状態を温存しないと、パネル内の全画素においてスブレイ→ベンド転移するまでの時間を短くすることはできない。そのため、最適な電圧無印加時間は、ベンド転移しなかった画素の液晶の配向が初期状態に戻るための時間より長く、かつベンド転移した画素の液晶がスプレイ配向に戻るまでの時間より短く設定する必要がある。したがって、電圧無印加時間は、以下の２点で決定してよい。すなわち、ＴＦＴのＯＦＦ時のソース・ドレイン間電流値による画素電極の０Ｖへの復帰時間と、液晶の応答時間（電圧印加時のスプレイ状態から電圧無印加時のスプレイ状態に戻るのにかかる時間）の２点である。このような電圧無印加時間を設定することにより、電極間に印加される電圧が７Ｖ程度でも数回の電圧印加と電圧無印加を繰り返すことによって、パネル内の全画素においてベンド配向を得ることができるようになる。
【００２４】
図１３は本発明に用いるＡＭＬＣＤのＴＦＴ素子のＩｄ−Ｖｇ特性図である。画素電極はＴＦＴを介して画素内に蓄えていた電荷を放電させる。一画素中に蓄えていた電荷が、０．２ｐＣ（ピコクーロン）の場合、電荷を放電するのに要する時間は、たとえば図１３のようなＴＦＴ特性（Ｉｄ−Ｖｇ）の場合、ゲート電圧が０Ｖ、ソース・ドレイン電圧＝５Ｖのときのソース・ドレイン電流は約５０ｐＡ（ピコアンペア）の電流である。ソース・ドレイン電圧は画素の電荷が放出されるに比例して低下していくので、画素電極の電荷の放電に４ｍｓｅｃ以上を要することになる。そののち、液晶分子が電圧変化に応じ、配向を初期配向である基板平行向きに変える。それに要する時間は液晶分子の粘性係数に依存する。我々の行なったパネルでの電圧無印加時間の最適値は、０．５〜１．０秒である。対角線長１５．０インチ、画素数（７６８×１０２４）をもつパネルに、図１６に示す駆動回路で、電圧印加５秒と電圧無印加０．５秒の時間設定で電圧印加（７Ｖ）と電圧無印加（０Ｖ）を繰り返した場合のベンド転移率測定結果を図１８の曲線Ａに示す。図１８の横軸のＯＮ回数は、パネルの電源を入れたときも１回目として計数している。ハネルの電源をいれただけでもパネル内の ２０％の画素がベンド転移している。さらに３回ほどＯＮ／ＯＦＦを繰り返すとパネル内の９０％の画素がベンド転移する。１００％ベンド転移させるためには、さらに３回ほどＯＮ／ＯＦＦを繰り返す必要があり、計６回のＯＮ／ＯＦＦが必要で、時間にして、パネルＯＮしてから３５秒程度でパネル内全画素のスプレイ→ベンド転移を完了させることができた。そのときのパネルのセルギャッブは５μｍ、プレチルト角度は５度である。セルギャッブをこれよりも狭めれば、さらにベンド転移時間は縮まる。
【００２５】
実施の形態２
つぎに、本発明の第２の実施の形態について説明する。図１４のようにＡＭＬＣＤのＴＦＴ素子のＩｄ−Ｖｇ特性が図１３のものよりも高電圧側にシフトした場合について考える。ＴＦＴを介して画素内に蓄えていた電荷を逃がすのに掛かる時間は、一画素中に蓄えていた電荷が、０．２ｐＣの場合、電荷を放電するのに要する時間は、ゲート電圧が０Ｖ、ソース・ドレイン電圧＝５Ｖのときのソース・ドレイン電流は約１ｐＡの電流であるので、最低でも２００ｍｓｅｃ以上を要することになる。電圧無印加時間が長いと、ベンド配向した液晶がスプレイ配向に戻ってしまうため、結果的にベンド転移時間は長くなってしまう。そのため、電源回路からの信号をＯＦＦした直後（電圧無印加した直後）のソース・ドレイン電流が１０ｐＡ以上ないと、電圧印加・無印加によってベンド転移を促進させる方法は有効ではない。電圧無印加時のゲート電圧を可変にすることで、ＴＦＴ特性がシフトした場合にも、電圧無印加した直後のソース・ドレイン電流を１０ｐＡ以上に設定することが可能となる。短時間で画素電極の電荷を逃がすような回路（リーク用電源）を組み込んだのが、本実施の形態２であり、その構成の概略図は図１７である。図１４のようなＩｄ−Ｖｇ特性をもったＴＦＴにおいて、電源回路からの信号をＯＦＦした直後（電圧無印加した直後）のソース・ドレイン電流を１０ｐＡ以上にするためには、ゲート電圧を３Ｖに設定する必要がある。それを実現させるためにはリーク用電源を３Ｖに設定するだけでよい。
【００２６】
【発明の効果】
以上説明したとおり、本発明によれば、画素電極上の液晶分子に電圧印加と電圧無印加を繰り返すとともに、ゲート配線およびソース配線上の液晶分子にも電圧印加と電圧無印加を繰り返すことにより、液晶分子の配向状態を効率よくスプレイ配向からベンド配向に転移させることができる。
【図面の簡単な説明】
【図１】 アクティブマトリックス液晶ディスプレイ全体の回路図である。
【図２】 ＴＦＴ側基板に構成される画素部の平面図である。
【図３】 図２のＡ−Ａ線断面図である。
【図４】 図２のＢ−Ｂ線断面図である。
【図５】 図３に示す画素部に交流電圧を印加した場合の液晶分子の配列を示す図である。
【図６】 図４に示す画素部に交流電圧を印加した場合の液晶分子の配列を示す図である。
【図７】 図３に示す画素部に電位差が存在する場合の液晶分子の配列を示す図である。
【図８】 図４に示す画素部に電位差が存在する場合の液晶分子の配列を示す図である。
【図９】 液晶配向（ベンド配向）の説明図である。
【図１０】 液晶配向（ベンド記向）の説明図である。
【図１１】 液晶配向（スプレイ配向）の説明図である。
【図１２】 液晶配向（非対称スプレイ配向）の説明図である。
【図１３】 ＴＦＴ特性図（Ｉｄ−Ｖｇ）である。
【図１４】 ＴＦＴ特性図（Ｉｄ−Ｖｇ）である。
【図１５】 通常の液晶表示パネル周辺の回路構成図である。
【図１６】 本発明の実施形態１である液晶表示パネル周辺の回路構成図である。
【図１７】 本発明の実施形態２である液晶表示パネル周辺の回路構成図である。
【図１８】 ＴＦＴ−ＬＣＤでのベンド転移率測定結果である。
【符号の説明】
９ 矢印（ラビング方向）
１０１ ゲート配線
１０２ ソース配線
１０３ ＴＦＴ
１０４ 液晶（容量）
１０５ 保持容量
１０６ 共通配線
１０７ ゲート端子
１０８ ソース端子
１０９ 接続部
１２０ 共通配線引出線
２０１ 絶縁性基板
２０２ ゲート電極／配線
２０３ 共通配線
２０４ ゲート絶縁膜
２０５ 半導体層
２０６ オーミックコンタクト層
２０７ ソース電極／配線
２０８ 絶縁保護膜
２０９ コンタクトホール
２１０ 画素電極
２１１ 対向電極
２１２ 液晶分子

Claims (4)

1. 液晶表示素子が薄膜トランジスターを用いたアクティブマトリクス型液晶パネルであって、パネルを駆動するためのドライバＩＣが搭載されており、ＯＣＢ型液晶がベンド配向を維持できる電圧以上を電圧印加として、表示に寄与する画素電極上の液晶分子に電圧印加と電圧無印加を繰り返すとともに、表示に寄与しないゲート配線およびソース配線上の液晶分子についても電圧印加と電圧無印加を繰り返すようなドライバＩＣの出力電圧とすることによって、スプレイ配向からベンド配向に液晶配向の初期化を行なうことを特徴とする液晶表示素子。
2. 液晶表示素子が薄膜トランジスターを用いたアクティブマトリックス型液晶パネルであって、パネルを駆動するためのドライバＩＣが搭載されており、ＯＣＢ型液晶がベンド配向を維持できる電圧以上の電圧を出力するデータが入力されている状態で、ソースドライバＩＣへの供給電源をオン／オフさせることにより、スプレイ配向からベンド配向に液晶配向の初期化を行なうことを特徴とする液晶表示素子。
3. ゲートドライバＩＣへの供給電源をもオン／オフさせることにより、スプレイ配向からベンド配向に液晶配向の初期化を行なう請求項２記載の液晶表示素子。
4. ゲートドライバＩＣへは規定の供給電源と、ベンド配向した液晶がスプレイ配向に戻るよりも前に、画素電極の電荷を逃がすリーク電流を生じさせるゲート電圧を発生するリーク用電源との切換えを行なうことにより、スプレイ配向からベンド配向に液晶配向の初期化を行なう請求項２記載の液晶表示素子。

Images