JP2024076654A - 液晶装置、液晶素子の駆動方法 - Google Patents

Abstract

【課題】垂直配向型の液晶素子を駆動する際における立ち上がり時間の短縮。【解決手段】垂直配向型液晶素子と、前記液晶素子に接続された駆動回路と、を含み、前記駆動回路は、前記液晶素子の液晶層に対して、電圧無印加状態からパルス幅変調波形による中間電圧の当該中間電圧を所定時間印加し、その後、前記中間電圧よりもデューティ比の高い駆動電圧を印加する、液晶装置である。【選択図】図２

Description

本開示は、液晶装置、液晶素子の駆動方法に関する。

特開２００２－１２２８４３号公報（特許文献１）には、液晶素子の駆動方法として、液晶素子の透過率を目標値へ変化させる際に、目標値に対応する駆動電圧の印加に先立ってそれよりも高い電圧を印加し、その後に駆動電圧を印加することで応答時間（立ち上がり時間）を短縮し得ることが記載されている。また、特開２００５－２５１２１号公報（特許文献２）には、液晶素子の駆動方法として、液晶素子の透過率を目標値へ変化させる際に、目標値に対応する駆動電圧の印加に先立ってそれよりも低い電圧と高い電圧を順に印加し、その後に駆動電圧を印加印加することで応答時間（立ち上がり時間）を短縮し得ることが記載されている。

ところで、一般的に液晶素子を駆動するためのドライバは低電圧（例えば３Ｖ～５Ｖ）の電源から電圧供給を受けて動作しているため、駆動電圧よりも高い電圧を生成するためにはＤＣ－ＤＣコンバータなどの昇圧手段が必要となる。しかし、ＤＣ－ＤＣコンバータ等を用いることでコストの増加を招く。また、ノイズが増えることへの対処も必要となり構成が複雑化すること、消費電力が大きくなることなどの不都合も生じ得る。

特開２００２－１２２８４３号公報 特開２００５－２５１２１号公報

本開示に係る具体的態様は、高い電圧を用いることなく応答時間の短縮を図ることが可能な液晶素子の駆動技術を提供することを目的の１つとする。

本開示に係る一態様の液晶装置は、（ａ）垂直配向型液晶素子と、（ｂ）前記液晶素子に接続された駆動回路と、を含み、（ｃ）前記駆動回路は、前記液晶素子の液晶層に対して、電圧無印加状態からパルス幅変調波形による中間電圧の当該中間電圧を所定時間印加し、その後、前記中間電圧よりもデューティ比の高い駆動電圧を印加する、液晶装置である。

上記構成によれば、高い電圧を用いることなく応答時間の短縮を図ることが可能な液晶装置ないしその駆動方法が得られる。

図１は、一実施形態の液晶装置の模式図である。 図２（Ａ）～図２（Ｃ）は、駆動回路によって各画素電極と共通電極の間に印加される電圧の一例を示す波形図である。 図３は、効果の検証に用いた駆動条件の一覧を示す図である。 図４は、検証に用いる試料（サンプルの液晶素子１）の条件を示す図である。 図５（Ａ）は、環境温度２５℃における試料１の透過率の時間変化を示す図である。図５（Ｂ）は、環境温度－２０℃における試料１の透過率の時間変化を示す図である。 図６（Ａ）は、環境温度２５℃における試料１の透過率の時間変化を示す図である。図６（Ｂ）は、環境温度－２０℃における試料１の透過率の時間変化を示す図である。 図７（Ａ）は、環境温度が－２０℃である場合の試料１の透過率の時間変化を示す図である。図７（Ｂ）は、図７（Ａ）の一部範囲を拡大して示した図である。 図８（Ａ）は、図７（Ｂ）の一部範囲をさらに拡大して示した図である。図８（Ｂ）は、図７（Ｂ）に示す立ち上がり時間８００ｍｓ時点での透過率をデューティ比（階調レベル）毎に示した図である。 図９は、液晶素子の液晶層内の液晶分子を単純化して示した図である。 図１０（Ａ）～図１０（Ｃ）は、オフ電圧から中間電圧を印加した場合であって上記した透過率の振動が生じない場合の液晶分子の配向変化を示す図である。 図１１（Ａ）～図１１（Ｄ）は、オフ電圧から中間電圧を印加した場合であって上記した透過率の振動が生じる場合の液晶分子の配向変化を示す図である。 図１２（Ａ）～図１２（Ｃ）は、オフ電圧から中間電圧を印加し、その後駆動電圧を印加した場合の液晶分子の配向変化を示す図である。

図１は、一実施形態の液晶装置の模式図である。本実施形態の液晶装置は、液晶素子１と、液晶素子１に接続されており当該液晶素子１を駆動するための駆動回路２を含んで構成されている。液晶素子１は、対向配置された第１基板１１及び第２基板１２、複数の画素電極（個別電極）１３、共通電極（対向電極）１４、配向膜１５、１６、液晶層１７を含んで構成されている。駆動回路２は、液晶素子１の各画素電極１３と共通電極１４のそれぞれと接続されており、各画素電極１３と共通電極１４との間に電圧を印加する。本実施形態の駆動回路２は、各画素電極１３に対して個別に電圧を印加するスタティック駆動を実施する。

第１基板１１及び第２基板１２は、それぞれ、例えば平面視において矩形状の基板であり、互いに対向して配置されている。第１基板１１と第２基板１２の間には、例えば樹脂等からなる球状スペーサー（図示省略）が分散配置されており、それら球状スペーサーによって基板間隙が所望の大きさ（例えば数μｍ程度）に保たれている。第１基板１１及び第２基板１２は、例えばソーダライムガラスを用いて形成されている。なお、球状スペーサーに代えて、樹脂等からなる柱状体を第１基板１１側若しくは第２基板１２側に設け、それらをスペーサーとして用いてもよい。

各画素電極１３は、第１基板１１の一面側（第２基板１２と対向する側）に設けられている。各画素電極１３は、例えばインジウム錫酸化物（ＩＴＯ）などの透明導電膜を適宜パターニングすることによって構成されている。本実施形態では、各画素電極１３と共通電極１４とが向かい合う各部分において画素部（光変調部）が構成される。

共通電極１４は、第２基板１２の一面側（第１基板１１と対向する側）に設けられている。この共通電極１４は、第１基板１１の各画素電極１３と対向するようにして設けられている。共通電極１４は、例えばインジウム錫酸化物（ＩＴＯ）などの透明導電膜を適宜パターニングすることによって構成されている。

配向膜１５は、第１基板１１の一面側において各画素電極１３を覆うようにして設けられている。配向膜１６は、第２基板１２の一面側において共通電極１４を覆うようにして設けられている。これらの配向膜１５、１６は、液晶層１７の配向状態を規制するためのものである。各配向膜１５、１６は、例えばラビング処理等の一軸配向処理が施されており、その方向に沿って液晶層１７の液晶分子の配向を規定する一軸配向規制力を有している。各配向膜１５、１６への配向処理の方向は、例えば互い違い（アンチパラレル）となるように設定され、又は９０度交差となるように設定される。各配向膜１５、１６と液晶層１７との界面近傍におけるプレティルト角は例えば８９°程度である。このようにプレティルト角が垂直に近い角度（例えば８５°以上９０°未満）の液晶層１７を備える液晶素子を本実施形態では「垂直配向型液晶素子」と定義する。

液晶層１７は、第１基板１１と第２基板１２の間に設けられている。本実施形態の液晶層１７は、負の誘電率異方性を有し、流動性を有するネマティック液晶材料を用いて構成される。液晶層１７の層厚は、例えば４μｍ程度とすることができる。

図２（Ａ）～図２（Ｃ）は、駆動回路によって各画素電極と共通電極の間に印加される電圧の一例を示す波形図である。駆動回路２は、各画素電極１３と共通電極１４の間にそれぞれ個別に、図２（Ａ）に示すようなオフ電圧である基準電位ＶＳＳ（例えば０Ｖ）から、図２（Ｂ）に示すようなパルス幅変調波形による電圧（以下、「中間電圧」という。）の印加を経て、図２（Ｃ）に示すように所定の駆動電圧＋ＶＲと駆動電圧－ＶＲを交互に繰り返す電圧を印加することができる。すなわち、駆動回路２は、オフ電圧から所定の駆動電圧±ＶＲを印加するまでの間に、パルス幅変調波形による中間電圧を印加する。ここでいうパルス幅変調波形による中間電圧とは、図２（Ｂ）に示すように１周期中において可変に設定される期間ｔｄにおいて電圧の波高値が－ＶＲまたは＋ＶＲとなり、それ以外の期間は基準電位ＶＳＳとなる電圧である。１周期の長さをｔａとすると、パルス幅変調波形による中間電圧のデューティ比はｔｄ／ｔａで表すことができる。

本願発明者は、上記のように、基準電位ＶＳＳの状態から駆動電圧±ＶＲを印加するまでの間にパルス幅変調波形による中間電圧を介在させることにより、立ち上がり時間を短縮する効果が得られることを見いだした。ここでいう立ち上がり時間とは、液晶素子１の各画素電極１３に対応する領域での透過率が画素電極１３と共通電極１４の間に印加された電圧に応じた定常状態での透過率になるまでに要する時間をいう。以下、パルス幅変調波形による中間電圧を介在させることによる効果の検証結果について説明する。

図３は、効果の検証に用いた駆動条件の一例を示す図である。検証においては、駆動電圧及びパルス幅変調波形による中間電圧の波高値±ＶＲを±１５ボルトとし、パルス幅変調波形による中間電圧を印加後、駆動電圧±ＶＲのスタティック波形（デューティ比１００％）による電圧を印加した。パルス幅変調波形による中間電圧のデューティ比については１．５６％（図中では四捨五入して２％と表記）～１００％までの間において略均等間隔の１２８段階（１２８階調）で可変に設定した。パルス幅変調波形による中間電圧の印加時間についても０．０１３３ｓ（１３．３ｍｓ）～０．４３８３ｓ（４３８ｍｓ）の間において略均等間隔の３３段階で可変に設定した。また、駆動電圧±ＶＲの波高値は±１５Ｖ、中間電圧の波高値も±１５Ｖとした。

なお、図中の７Ｅ、７Ｆといった記載は１６進数表記によってデューティ比（階調レベル）を表したものである。また、デューティ比の百分率表記については四捨五入してあり、例えば「２％」といった表記は実際には１．５６５％である。階調レベルｎのデューティ比は、ｎ×４／５１１で求められる（ｎ：１～１２７）。

また、図４に示すように、検証に用いる試料（サンプルの液晶素子１）としては３種類を用意した。各試料１～３の液晶材料はいずれも負の誘電率異方性を有し、流動性を有するネマティック液晶材料であり、Ａ、Ｂの２種類を用いた。各試料１～３のセル厚（液晶層１７の層厚）はいずれも４μｍとした。試料１については液晶層１７にカイラル材を含有させておらず、試料２、３についてはカイラル材を含有させた。配向膜１５、１６の設定については、試料１、２をアンチパラレル配置とし、試料３を９０°交差とした。これらの試料１～３を用いることで、液晶材料の相違、配向方向の相違、カイラル材の有無の相違による影響を検証できるようにした。液晶素子１を一対の偏光板で挟んで透過率を測定した。一対の偏光板については互いの吸収軸を直交させる配置とした。液晶素子１との関係では、各配向膜１５、１６における一軸配向処理の方向と各偏光板の吸収軸とが略４５°をなすように配置した。

図５（Ａ）は、環境温度２５℃における試料１の透過率の時間変化を示す図である。また、図５（Ｂ）は、環境温度－２０℃における試料１の透過率の時間変化を示す図である。ここでは、パルス幅変調波形による中間電圧の印加時間については一定としてデューティ比について種々に変化させて、透過率の時間変化を求めた。また、リファレンスとしてパルス幅変調波形による中間電圧を介在させずに、オフ電圧（図２（Ａ）参照）からすぐに所定の駆動電圧±ＶＲ（図２（Ｃ）参照）を印加した場合についての透過率の時間変化も図中に示している。なお、図５（Ａ）における特性線ａ～ｆは、階調レベル６、８、１０、１２、１４、１６のそれぞれの特性を示し、特性線ｒｆはリファレンスの特性を示している。図５（Ｂ）における特性線ａ～ｇは、階調２、４、６、８、１０、１２、１４のそれぞれの特性を示し、特性線ｒｆはリファレンスの特性を示している。

各図に示すように、リファレンスでは透過率が上昇し始めている途中であるのに対して中間電圧を用いた場合には透過率の上昇が速いことが分かる。つまり、リファレンスに比べて、パルス幅変調波形による中間電圧を介在させた場合のほうが立ち上がり時間を短縮できることが分かる。パルス幅変調波形による中間電圧のデューティ比に対する依存性が見られるものの、いずれのデューティ比（階調レベル）においてもリファレンスの特性よりは応答時間の短縮効果が得られている。なお、図示を省略するが、他の試料２、３についても同様の結果が得られた。

図６（Ａ）は、環境温度２５℃における試料１の透過率の時間変化を示す図である。また、図６（Ｂ）は、環境温度－２０℃における試料１の透過率の時間変化を示す図である。ここでは、パルス幅変調波形による中間電圧のデューティ比については階調レベル８で一定として中間電圧の印加時間を種々に変化させて、透過率の時間変化を測定した。また、リファレンスとしてパルス幅変調波形による中間電圧を介在させずに、オフ電圧（図２（Ａ）参照）からすぐに所定の駆動電圧±ＶＲ（図２（Ｃ）参照）を印加した場合についての透過率の時間変化も図中に示している。なお、図６（Ａ）における特性線ａ～ｅは、印加時間０．０１３３秒、０．０２６６秒、０．０３９８秒、０．０５３１秒、０．０６６４秒のそれぞれの特性を示し、特性線ｒｆはリファレンスの特性を示している。図６（Ｂ）における特性線ａ～ｆは、印加時間０．５３２秒、０．５５８６秒、０．５８８２秒、０．６１１８秒、０．６３８４秒、０．６６５秒のそれぞれの特性を示し、特性線ｒｆはリファレンスの特性を示している。

各図に示すように、リファレンスの特性に比べて、パルス幅変調波形による中間電圧を介在させた場合のほうが立ち上がり時間を短縮できることが分かる。パルス幅変調波形による中間電圧の印加時間に対する依存性が見られるものの、いずれのデューティ比においてもリファレンスの特性よりは立ち上がり時間の短縮効果が得られている。なお、図示を省略するが、他の試料２、３についても同様の結果が得られた。各図からは、液晶材料の相違、配向方向の相違、カイラル材の有無の相違によらず立ち上がり時間（応答時間）の短縮効果を得られることが分かった。ただし、単純にデューティ比が大きくなるほど立ち上がり時間（応答時間）が短縮されるという関係性ではないことも分かった。以下、その理由と好適なデューティ比について検討する。

図７（Ａ）は、環境温度が－２０℃である場合の試料１の透過率の時間変化を示す図である。図７（Ｂ）は、図７（Ａ）の一部範囲を拡大して示した図である。図８（Ａ）は、図７（Ｂ）の一部範囲をさらに拡大して示した図である。図８（Ｂ）は、図７（Ｂ）に示す立ち上がり時間８００ｍｓ時点での透過率をデューティ比（階調レベル）毎に示した図である。ここでは、試料１に対して、駆動電圧±ＶＲの印加を行わずに、オフ電圧である基準電位ＶＳＳ（図２（Ａ）参照）からパルス幅変調波形による中間電圧（図２（Ｂ）参照）のみを印加し、その際のデューティ比を可変に設定して透過率の時間変化を計測した。各図において特性線ａ～ｇはそれぞれ階調レベル６、７、８、９、１０、１１、１２の特性を示している。

図７（Ａ）、図７（Ｂ）及び図８（Ａ）に示すように、デューティ比（階調レベル）によって透過率の立ち上がり特性に差を生じることが分かる。しかし、図８（Ｂ）に示すように一定の立ち上がり時間（本例では８００ｍｓ）において透過率を比較すると、デューティ比が上がるほど透過率が上昇するといった単純な変化ではなく、階調レベル９に対応するデューティ比にてピークを示し、それよりデューティ比が上がっても透過率は下がっている。これは立ち上がり時間（応答速度）が遅くなることを意味する。なお、図示を省略するが試料１について他の環境温度で計測した場合でも同様の結果であり、試料２、３のそれぞれについてもピークを示す階調レベルには違いがあるものの同様の傾向が得られた。従って、液晶素子１自体の温度やその周辺の環境温度をセンサによって検出し、その温度に応じて駆動回路２により中間電圧の階調レベルをデューティ比がピークを示す階調レベルになるように可変に設定することも好ましい態様といえる。また、階調レベルと合わせて、あるいは単独で中間電圧の印加時間を可変に設定することも好ましい態様といえる。

一般的な技術常識としては、エリクセン－レスリーの式でも示されるように液晶層に加わる電圧（実効値電圧）が高くなるほど応答時間が速くなると理解されている。しかし、図８（Ｂ）に示される結果は、当該技術常識とは必ずしも一致していない。その理由については、図８（Ａ）に示されるような透過率の振動、換言すれば液晶層内における電圧印加時の液晶分子の振動によるものと推測される。従って、このような透過率ないし液晶分子の振動を抑制できるデューティ比にてパルス幅変調波形による中間電圧を印加すれば、より効果的に応答速度を速めることが可能になると考えられる。以下、この点について理論モデルを用いて考察する。

図９は、液晶素子の液晶層内の液晶分子を単純化して示した図である。図中、液晶層１７内に描かれた楕円状のものは液晶分子をモデル化して描いたものであり、それらの長軸方向が配向方向を示している。以下、液晶層１７内を領域１７Ａ、１７Ｂ、１７Ｃに分けて説明する。なお、実際上、液晶層１７内の液晶分子は連続的にネマティック配列しており、領域毎に明確に区分されるものではなく、上記した領域１７Ａ、１７Ｂ、１７Ｃの区分けは説明の便宜上のものである。領域１７Ａは、基板近傍の領域であり、基板上の配向膜から受ける配向規制力が強いため、液晶分子の配向がほとんど変化しない領域である。領域１７Ｂは、基板と液晶層１７との界面から少し離れた領域であり、配向規制力は弱いものの液晶分子の配向変化にはある程度の制約を受ける領域である。領域１７Ｃは、基板間の中間に存在する領域であり、配向規制力をほとんど受けず、よって液晶分子の配向変化にもほとんど制約を受けない領域である。

図１０（Ａ）～図１０（Ｃ）は、オフ電圧から中間電圧を印加した場合であって上記した透過率の振動が生じない場合の液晶分子の配向変化を示す図である。図１０（Ａ）に示すオフ電圧の状態から中間電圧を印加することで、図１０（Ｂ）に示すように領域１７Ｃの液晶分子が傾き、領域１７Ｂの液晶分子は領域１７Ａと領域１７Ｃの各々の液晶分子の傾きを連続的に繋ぐように傾く。その後、図１０（Ｃ）に示すように領域１７Ｃの液晶分子が更に傾き、領域１７Ｂの液晶分子は領域１７Ａと領域１７Ｃの各々の液晶分子の傾きを連続的に繋ぐように傾き、飽和状態（定常状態）となる。このように液晶分子の配向変化が生じるので、液晶分子の振動、すなわち配向方向の反復的な変化が生じず、よって透過率の振動も生じない。

図１１（Ａ）～図１１（Ｄ）は、オフ電圧から中間電圧を印加した場合であって上記した透過率の振動が生じる場合の液晶分子の配向変化を示す図である。図１１（Ａ）に示すオフ電圧の状態から中間電圧を印加することで、図１０（Ｂ）に示すように領域１７Ｃの液晶分子が傾くが、その際、中間電圧の実効値が高いことから図１１（Ｂ）に示すように領域１７Ｃでは液晶分子が定常状態での傾きを超えて大きく傾く。領域１７Ｂでは、領域１７Ａと領域１７Ｃを連続的に繋ぐため液晶分子間距離が本来の距離を超えた状態となる。そのため、図１１（Ｃ）に示すように、領域１７Ｂでは、領域１７Ａが固定的であることから領域１７Ｃの液晶分子を引き戻すような復元力が働く。これは液晶層が連続体であることに起因する。

最終的には、図１１（Ｄ）に示すように、液晶層１７は、中間電圧の実効値に応じた配向変化で飽和して定常状態となるが、それまでの過渡期において、図１１（Ｂ）の状態と図１１（Ｃ）の状態を何度か繰り返す場合がある。すなわち、液晶分子が振動する。この振動の度合いや回数は、液晶材料の粘度や弾性係数、環境温度などによって変動し得る。このように、液晶分子の振動が生じるため、外観上では透過率にも振動が生じる。このため、立ち上がり時間が遅くなる。

従って、立ち上がり時間の遅延を防ぐには、透過率の振動が生じない実効値、換言すれば液晶分子の振動が生じない実効値の中間電圧を用いればよいといえる。ここでいう液晶分子の振動とは、液晶分子の配向方向が基板面を基準にして定常状態よりも傾いた状態（高チルト状態）と定常状態よりも傾いていない状態（低チルト状態）との間を行き来する状態をいう。また、透過率の振動とは、透過率が定常状態よりも高い状態と低い状態の間を行き来する状態をいう。なお、ここでいう定常状態とは、中間電圧の印加を維持し、過渡期を過ぎて液晶分子の配向方向が中間電圧の実効値に応じた傾きで安定した状態をいう。

図１２（Ａ）～図１２（Ｃ）は、オフ電圧から中間電圧を印加し、その後駆動電圧を印加した場合の液晶分子の配向変化を示す図である。ここでは中間電圧として、液晶分子の振動ないし透過率の振動を生じない実効値の電圧を用いる。実効値はパルス幅変調波形におけるデューティ比で可変に設定される。この場合、図１２（Ａ）に示すオフ電圧の状態から中間電圧を印加することで、図１２（Ｂ）に示すように領域１７Ｃの液晶分子が少し傾き、領域１７Ｂの液晶分子も領域１７Ａと領域１７Ｃを連続的に繋ぐように傾き始める。その後、より実効値の高い駆動電圧が印加されることで、図１２（Ｃ）に示すように領域１７Ｃでは液晶分子が大きく傾き、領域１７Ｂでもすでに傾き始めていた液晶分子が領域１７Ａと領域１７Ｃを連続的に繋ぐように傾き、飽和状態となる。このように、オフ電圧と駆動電圧の間に中間電圧を介在させることで、液晶分子の振動（透過率の変動）を生じさせず、あるいは抑制しつつ、立ち上がり時間の短縮を図ることができる。

以上のような実施形態によれば、垂直配向型の液晶素子を駆動する際における立ち上がり時間の短縮を図ることができる。

なお、本開示は上記した実施形態の内容に限定されるものではなく、本開示の要旨の範囲内において種々に変形して実施をすることが可能である。例えば、上記した実施形態ではパルス幅変調を用いて中間電圧の実効値を増減していたが、パルス幅変調を行わない定電圧（すなわちデューティ比１００％）の中間電圧を用いてその波高値を増減させることで実効値を増減してもよい。

本開示は、以下に付記する特徴を有する。

（付記１）
垂直配向型液晶素子と、
前記液晶素子に接続された駆動回路と、
を含み、
前記駆動回路は、前記液晶素子の液晶層に対して、電圧無印加状態からパルス幅変調波形による中間電圧の当該中間電圧を所定時間印加し、その後、前記中間電圧よりもデューティ比の高い駆動電圧を印加する、
液晶装置。
（付記２）
前記駆動電圧は、デューティ比１００％の交流波形である、
付記１に記載の液晶装置。
（付記３）
前記中間電圧は、デューティ比０％より大きく１００％未満のパルス幅変調波形である、
付記１又は２に記載の液晶装置。
（付記４）
前記中間電圧は、印加時に透過率の振動が生じない範囲のデューティ比に設定される、
付記１～３の何れかに記載の液晶装置。
（付記５）
前記中間電圧は、印加時に前記液晶層内の液晶分子の配向の振動が生じない範囲のデューティ比に設定される、
付記１～４の何れかに記載の液晶装置。
（付記６）
前記駆動回路は、前記液晶素子の温度又は当該液晶素子が置かれた環境の温度に応じて前記中間電圧の印加時間及び／又はデューティ比を可変に設定する、
付記１～５の何れかに記載の液晶装置。
（付記７）
垂直配向型液晶素子と、
前記液晶素子に接続された駆動回路と、
を含み、
前記駆動回路は、前記液晶素子の液晶層に対して、電圧無印加状態から中間電圧を所定時間印加し、その後、前記中間電圧よりも波高値の高い駆動電圧を印加する、
液晶装置。
（付記８）
前記駆動電圧は、デューティ比１００％の交流波形である、
付記７に記載の液晶装置。
（付記９）
前記中間電圧は、印加時に透過率の振動が生じない範囲の波高値に設定される、
付記７又は８に記載の液晶装置。
（付記１０）
前記中間電圧は、印加時に前記液晶層内の液晶分子の配向の振動が生じない範囲の波高値に設定される、
付記７～９の何れかに記載の液晶装置。
（付記１１）
前記駆動回路は、前記液晶素子の温度又は当該液晶素子が置かれた環境の温度に応じて前記中間電圧の印加時間及び／又は波高値を可変に設定する、
付記７～１０の何れかに記載の液晶装置。

１：液晶素子、２：駆動回路、１１：第１基板、１２：第２基板、１３：画素電極、１４：共通電極、１５、１６：配向膜、１７：液晶層

Claims (11)

1. 垂直配向型液晶素子と、
   前記液晶素子に接続された駆動回路と、
   を含み、
   前記駆動回路は、前記液晶素子の液晶層に対して、電圧無印加状態からパルス幅変調波形による中間電圧の当該中間電圧を所定時間印加し、その後、前記中間電圧よりもデューティ比の高い駆動電圧を印加する、
   液晶装置。
2. 前記駆動電圧は、デューティ比１００％の交流波形である、
   請求項１に記載の液晶装置。
3. 前記中間電圧は、デューティ比０％より大きく１００％未満のパルス幅変調波形である、
   請求項２に記載の液晶装置。
4. 前記中間電圧は、印加時に透過率の振動が生じない範囲のデューティ比に設定される、
   請求項１に記載の液晶装置。
5. 前記中間電圧は、印加時に前記液晶層内の液晶分子の配向の振動が生じない範囲のデューティ比に設定される、
   請求項１に記載の液晶装置。
6. 前記駆動回路は、前記液晶素子の温度又は当該液晶素子が置かれた環境の温度に応じて前記中間電圧の印加時間及び／又はデューティ比を可変に設定する、
   請求項１に記載の液晶装置。
7. 垂直配向型液晶素子と、
   前記液晶素子に接続された駆動回路と、
   を含み、
   前記駆動回路は、前記液晶素子の液晶層に対して、電圧無印加状態から中間電圧を所定時間印加し、その後、前記中間電圧よりも波高値の高い駆動電圧を印加する、
   液晶装置。
8. 前記駆動電圧は、デューティ比１００％の交流波形である、
   請求項７に記載の液晶装置。
9. 前記中間電圧は、印加時に透過率の振動が生じない範囲のデューティ比に設定される、
   請求項７に記載の液晶装置。
10. 前記中間電圧は、印加時に前記液晶層内の液晶分子の配向の振動が生じない範囲のデューティ比に設定される、
    請求項７に記載の液晶装置。
11. 前記駆動回路は、前記液晶素子の温度又は当該液晶素子が置かれた環境の温度に応じて前記中間電圧の印加時間及び／又はデューティ比を可変に設定する、
    請求項７に記載の液晶装置。

Images