WO2022264756A1 - 配線回路基板の製造方法 - Google Patents

配線回路基板の製造方法 Download PDF

Info

Publication number
WO2022264756A1
WO2022264756A1 PCT/JP2022/021222 JP2022021222W WO2022264756A1 WO 2022264756 A1 WO2022264756 A1 WO 2022264756A1 JP 2022021222 W JP2022021222 W JP 2022021222W WO 2022264756 A1 WO2022264756 A1 WO 2022264756A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
pattern
opening
insulating layer
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2022/021222
Other languages
English (en)
French (fr)
Inventor
隼人 高倉
直樹 柴田
玲 福井
智章 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022062685A external-priority patent/JP2022190665A/ja
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to US18/569,093 priority Critical patent/US20240284600A1/en
Priority to CN202280041269.7A priority patent/CN117461394A/zh
Publication of WO2022264756A1 publication Critical patent/WO2022264756A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/241—Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated

Definitions

  • the present invention relates to a method for manufacturing a printed circuit board.
  • Patent Document 1 there has been known a method of manufacturing a printed wiring board in which wiring patterns and dummy patterns are formed on a supporting substrate (see, for example, Patent Document 1 below).
  • Patent Document 1 There are cases where it is desired to form an opening in a printed wiring board as described in Patent Document 1. In this case, in the method described in Patent Document 1, since the dummy pattern is formed outside the area where the printed wiring board is formed, it is necessary to make the thickness of the wiring pattern formed near the opening uniform. It is difficult to plan
  • the present invention provides a method of manufacturing a printed circuit board that can make the thickness of the conductor pattern formed near the opening uniform.
  • the present invention [1] comprises a first step of setting a pattern formation region and an opening formation region in a support layer; a second step of forming an insulating layer on the support layer at least in the pattern formation region; a third step of forming a conductor pattern on the insulating layer in the pattern forming region and forming a dummy pattern in the opening forming region by electrolytic plating; and a fourth step of partially etching the printed circuit board.
  • the conductor pattern within the pattern forming region can be formed together with the dummy pattern within the opening forming region.
  • the thickness of the conductor pattern formed near the opening can be made uniform.
  • the present invention [2] forms the insulating layer in the pattern forming region and the opening forming region in the second step, and forms the insulating layer in the opening forming region in the third step.
  • an insulating layer can be formed in the opening formation region, and the dummy pattern can be supported by the insulating layer.
  • the dummy pattern can be supported by the insulating layer even if the entire support layer within the opening forming region is etched.
  • the support layer further includes a product region including the pattern formation region and the opening formation region, and a frame region connected to the product region, in the fourth step, etching all of the support layer within the opening forming region to form an opening in the support layer; etching the support layer between the product region and the frame region;
  • the method of manufacturing the wired circuit board comprises: forming an outer shape of the wired circuit board along the shape of the product area; forming a frame connected to the wired circuit board along the shape of the frame area; The method of manufacturing a wired circuit board according to [2] above, further including a fifth step of cutting the wired circuit board from the frame and cutting the insulating layer in the opening from the wired circuit board.
  • the dummy pattern can be easily removed by etching the entire support layer in the opening forming region, forming the opening in the support layer, and then cutting the insulating layer in the opening.
  • the present invention [4] is characterized in that, in the second step, the insulating layer is formed in the pattern forming region and the insulating layer is not formed in the opening forming region, and in the third step, the opening forming region is formed.
  • the dummy pattern can be supported by the support layer within the opening forming region.
  • the present invention [5] includes the method of manufacturing a wired circuit board according to [4] above, wherein in the fourth step, the entire support layer within the opening forming region is etched.
  • the dummy pattern can be easily removed by etching the entire support layer within the opening formation region.
  • the thickness of the conductor pattern can be made uniform even when the conductor pattern is formed near the opening.
  • FIG. 1 is a plan view of a wired circuit board as one embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of the printed circuit board shown in FIG. 1 taken along the line AA.
  • 3A and 3B are explanatory diagrams for explaining the method of manufacturing the printed circuit board.
  • FIG. 3A shows a step (first step) of setting a pattern forming region and an opening forming region on a support layer.
  • FIG. 3B shows a step (second step) of forming a base insulating layer in the pattern forming region and forming a dummy insulating layer in the opening forming region, subsequent to FIG. 3A.
  • FIG. 4 is a plan view of the support layer, base insulating layer and dummy insulating layer shown in FIG. 3B.
  • FIG. 3B is a BB cross-sectional view of the supporting layer, base insulating layer and dummy insulating layer shown in FIG. 5A to 5C are explanatory diagrams for explaining the method for manufacturing the printed circuit board following FIG. 3B.
  • FIG. 5A shows a step of forming a seed layer on the base insulating layer and the dummy insulating layer following FIG. 3B.
  • FIG. 5B shows a step of bonding a plating resist onto the base insulating layer and the dummy insulating layer on which the seed layer is formed and exposing, subsequent to FIG. 5A.
  • FIG. 5C shows the step of developing the exposed plating resist following FIG. 5B.
  • 6A to 6C are explanatory diagrams for explaining the method of manufacturing the printed circuit board following FIG.
  • FIG. 6A shows a step (third step) of forming conductor patterns and dummy patterns by electrolytic plating subsequent to FIG. 5C.
  • FIG. 6B shows a step of removing the plating resist following FIG. 6A.
  • FIG. 6C shows a step of removing the seed layer covered with the plating resist by etching, following FIG. 6B.
  • FIG. 7 is a plan view of the support layer, base insulating layer, dummy insulating layer, conductor pattern and dummy pattern shown in FIG. 6C.
  • 6C is a CC sectional view of the support layer, base insulating layer, dummy insulating layer, conductor pattern and dummy pattern shown in FIG. 7.
  • FIG. 7 is a plan view of the support layer, base insulating layer, dummy insulating layer, conductor pattern and dummy pattern shown in FIG. 7.
  • FIG. 7 is a plan view of the support layer, base insulating layer, dummy insulating layer, conductor pattern and
  • FIG. 8A and 8B are explanatory diagrams for explaining the method for manufacturing the printed circuit board following FIG. 6C.
  • FIG. 8A shows a step of forming an insulating cover layer subsequent to FIG. 6C.
  • FIG. 8B shows the step of etching the support layer (fourth step) subsequent to FIG. 8A.
  • 9A to 9C are explanatory diagrams for explaining modification (1).
  • FIG. 9A shows a step (second step) of forming a base insulating layer in the pattern forming region and not forming the dummy insulating layer in the opening forming region.
  • FIG. 9B shows a step (third step) of forming a dummy pattern on the support layer in the opening forming region, following FIG. 9A.
  • FIG. 9A shows a step of forming an insulating cover layer subsequent to FIG. 6C.
  • FIG. 8B shows the step of etching the support layer (fourth step) subsequent to FIG. 8A.
  • 9A to 9C are explan
  • FIG. 9C shows the step of etching the support layer (fourth step) subsequent to FIG. 9B.
  • FIG. 10 is a plan view of the support layer, base insulating layer, dummy insulating layer, conductor pattern and dummy pattern shown in FIG. 9C.
  • 9C is a DD cross-sectional view of the support layer, base insulating layer, dummy insulating layer, conductor pattern, and dummy pattern shown in FIG.
  • FIG. 11 is an explanatory diagram for explaining modification (3), in which in the third step, a dummy pattern is formed on the support layer at the periphery of the opening forming region, and a dummy pattern is formed at the central portion of the opening forming region. indicates the case where the dummy pattern 22 is not formed.
  • FIG. 12 is an explanatory diagram for explaining the modification (3) together with FIG. 11, and shows a case where dummy patterns are formed on the support layer over the entire opening formation region in the third step.
  • a wired circuit board 1 extends in a first direction and a second direction.
  • the printed circuit board 1 has a substantially rectangular shape. Note that the shape of the printed circuit board 1 is not limited.
  • the printed circuit board 1 has an opening 10 .
  • the opening 10 is arranged at the center of the wired circuit board 1 in the first direction and at the center of the wired circuit board 1 in the second direction. Opening 10 extends in a first direction and a second direction.
  • the opening 10 has a substantially rectangular shape. The position of the opening 10 in the printed circuit board 1 and the shape of the opening 10 are not limited.
  • the wired circuit board 1 has a support layer 11, a base insulating layer 12 as an example of an insulating layer, a conductive pattern 13, and an insulating cover layer .
  • the support layer 11 supports the insulating base layer 12, the conductor pattern 13, and the insulating cover layer .
  • the support layer 11 is made of metal foil. Examples of metals include stainless alloys and copper alloys.
  • the insulating base layer 12 is arranged on the support layer 11 in the thickness direction of the printed circuit board 1 .
  • the thickness direction is orthogonal to the first direction and the second direction.
  • the insulating base layer 12 is arranged between the support layer 11 and the conductive pattern 13 in the thickness direction.
  • the insulating base layer 12 insulates the support layer 11 and the conductor pattern 13 .
  • the insulating base layer 12 is made of resin. Examples of resin include polyimide.
  • the conductor pattern 13 is arranged on the base insulating layer 12 in the thickness direction.
  • the conductive pattern 13 is arranged on the side opposite to the supporting layer 11 with respect to the insulating base layer 12 in the thickness direction.
  • a conductor pattern 13 is arranged around the opening 10 .
  • the conductor pattern 13 is made of metal. Examples of metals include copper.
  • the shape of the conductor pattern 13 is not limited.
  • the conductor pattern 13 includes a plurality of terminals 131A, 131B, 131C and 131D, a plurality of terminals 132A, 132B, 132C and 132D, a plurality of wirings 133A, 133B, 133C, 133D. Note that the number of terminals and the number of wirings are not limited.
  • terminals 131A, 131B, 131C, and 131D are arranged at one end of the printed circuit board 1 in the second direction.
  • Terminals 131A, 131B, 131C, and 131D are arranged on one side of opening 10 in the second direction.
  • the terminals 131A, 131B, 131C, and 131D are arranged in the first direction at intervals.
  • Each of terminals 131A, 131B, 131C, and 131D has a square land shape.
  • terminals 132A, 132B, 132C, and 132D are arranged at the other end of the printed circuit board 1 in the second direction.
  • Terminals 131A, 131B, 131C, and 131D are arranged on the other side with respect to opening 10 in the second direction.
  • Terminals 132A, 132B, 132C, and 132D are arranged in the first direction at intervals.
  • Each of terminals 132A, 132B, 132C, and 132D has a square land shape.
  • (1-3-2) Wiring One end of the wiring 133A is connected to the terminal 131A.
  • the other end of the wiring 133A is connected to the terminal 132A.
  • the wiring 133A electrically connects the terminals 131A and 132A.
  • One end of the wiring 133B is connected to the terminal 131B.
  • the other end of the wiring 133B is connected to the terminal 132B.
  • the wiring 133B electrically connects the terminals 131B and 132B.
  • One end of the wiring 133C is connected to the terminal 131C.
  • the other end of the wiring 133C is connected to the terminal 132C.
  • the wiring 133C electrically connects the terminals 131C and 132C.
  • One end of the wiring 133D is connected to the terminal 131D.
  • the other end of the wiring 133D is connected to the terminal 132D.
  • the wiring 133D electrically connects the terminal 131D and the terminal 132D.
  • each of the plurality of terminals 131A, 131B, 131C, and 131D is referred to as a terminal 131
  • each of the plurality of terminals 132A, 132B, 132C, and 132D is referred to as a terminal 132
  • a plurality of wirings Each of 133A, 133B, 133C, and 133D is described as wiring 133 .
  • the cover insulating layer 14 covers all the wirings 133 .
  • the insulating cover layer 14 is arranged on the insulating base layer 12 in the thickness direction. Note that the insulating cover layer 14 does not cover the terminals 131 and 132 .
  • the insulating cover layer 14 is made of resin. Examples of resins include polyimide.
  • the printed circuit board 1 is manufactured by a semi-additive method.
  • the printed circuit board 1 may be manufactured by an additive method.
  • the method for manufacturing the printed circuit board 1 includes a first step (see FIG. 3A), a second step (see FIG. 3B), a third step (see FIGS. 5A to 6C), and a fourth step (see FIG. 8B). and a fifth step (see FIGS. 8B and 2).
  • the support layer 11 is provided with a product region A1 and a frame region A2.
  • the support layer 11 is a metal foil drawn from a roll of metal foil.
  • the wired circuit board 1 described above is manufactured in the product area A1.
  • the product area A1 includes a pattern formation area A11 and an opening formation area A12.
  • the pattern forming region A11 and the opening forming region A12 are set in the support layer.
  • the pattern formation area A11 is arranged outside the opening formation area A12.
  • the pattern formation area A11 surrounds the opening formation area A12.
  • the insulating base layer 12, the conductive pattern 13 and the insulating cover layer 14 described above are formed in the pattern forming region A11.
  • the opening 10 described above is formed in the opening forming region A12.
  • the frame area A2 is set outside the product area A1.
  • the frame area A2 is connected with the product area A1.
  • a frame for supporting the printed circuit board 1 is formed in the frame area A2.
  • an insulating layer is formed on the support layer 11 at least in the pattern formation region A11.
  • an insulating layer is formed in the pattern formation region A11 and the opening formation region A12.
  • the base insulating layer 12 described above is formed in the pattern forming region A11, and the dummy insulating layer 21 is formed in the opening forming region A12.
  • the dummy insulating layer 21 supports the dummy pattern 22 (see FIG. 7).
  • the dummy pattern 22 will be explained later.
  • the dummy insulating layer 21 has a support portion 211 and at least one connection portion 212 .
  • the dummy insulating layer 21 has a plurality of connection portions 212 .
  • the supporting portion 211 supports the dummy pattern 22 .
  • the support part 211 is arranged apart from the base insulating layer 12 .
  • the support portion 211 has a substantially rectangular shape. Note that the shape of the support portion 211 is not limited.
  • Each of the plurality of connecting portions 212 is arranged between the supporting portion 211 and the insulating base layer 12 .
  • Each of the plurality of connecting portions 212 is connected to the supporting portion 211 and the insulating base layer 12 .
  • the dummy insulating layer 21 is thereby connected to the base insulating layer 12 .
  • a photosensitive resin solution (varnish) is applied onto the support layer 11 and dried to form a photosensitive resin coating film.
  • the photosensitive resin coating is exposed and developed. Thereby, the base insulating layer 12 and the dummy insulating layer 21 are formed on the support layer 11 .
  • the conductive pattern 13 is formed on the base insulating layer 12 in the pattern forming region A11 by electrolytic plating, A dummy pattern 22 is formed on the dummy insulating layer 21 in the opening forming region A12.
  • a seed layer 23 is formed on the surfaces of the base insulating layer 12 and the dummy insulating layer 21 .
  • the seed layer 23 is formed by sputtering, for example. Examples of materials for the seed layer 23 include chromium, copper, nickel, titanium, and alloys thereof.
  • a plating resist R is adhered onto the base insulating layer 12 and the dummy insulating layer 21 on which the seed layer 23 is formed, and the conductor pattern 13 (see FIG. 7) and the dummy pattern 22 are formed. (See FIG. 7), the plating resist R is exposed while shielding the light.
  • the exposed plating resist R is developed. Then, the plating resist R in the light-shielded portion is removed, and the seed layer 23 is exposed in the portion where the conductor pattern 13 and the dummy pattern 22 are to be formed. The plating resist R remains in the exposed portion, that is, the portion where the conductor pattern 13 and the dummy pattern 22 are not formed.
  • conductive patterns 13 and dummy patterns 22 are formed on the exposed seed layer 23 by electroplating.
  • the conductor pattern 13 is formed together with the dummy pattern 22 . Therefore, in the plating solution, the metal ion concentration around the product area A1 can be made uniform, and the thickness of the conductor pattern 13 can be made uniform.
  • the plating resist R is peeled off after the electrolytic plating is finished.
  • the seed layer 23 covered with the plating resist R is removed by etching.
  • the conductor pattern 13 is formed on the base insulating layer 12, and the dummy pattern 22 is formed on the dummy insulating layer 21, as shown in FIG.
  • the insulating cover layer 14 is formed on the insulating base layer 12 and the conductor pattern 13 in the same manner as the insulating base layer 12 is formed.
  • the cover insulating layer 14 is not formed on the dummy insulating layer 21 and the dummy pattern 22 in this embodiment, the cover insulating layer 14 may be formed on the dummy insulating layer 21 and the dummy pattern 22. .
  • the entire support layer 11 in the opening formation region A12 is etched to form the openings 10 in the support layer 11 .
  • the supporting layer 11 between the product area A1 and the frame area A2 is etched to form the outer shape of the wired circuit board 1 along the shape of the product area A1 and the shape of the frame area A2. form a frame F along .
  • the portions of the support layer 11 that are not to be etched are covered with an etching resist, and the support layer 11 is immersed in an etchant.
  • the entire support layer 11 within the opening forming region A12 is etched, and the opening 10 is formed.
  • the dummy pattern 22 is supported by the dummy insulating layer 21, even if the entire support layer 11 within the opening forming region A12 is etched, the dummy pattern 22 will not come off into the etchant. Therefore, the dummy pattern 22 can be provided in the opening formation region A12 without a device for recovering the dummy pattern 22 dropped into the etchant.
  • the method of cutting the wired circuit board 1 from the frame F and the method of cutting the dummy insulating layer 21 from the wired circuit board 1 are not limited.
  • the wired circuit board 1 is cut out from the frame F, and the dummy insulating layer 21 is cut out from the wired circuit board 1 .
  • Traces of cutting the dummy insulating layer 21 may remain on the inner surface of the opening 10 of the wired circuit board 1 .
  • the conductor pattern 13 in the pattern forming area A11 can be formed together with the dummy pattern 22 in the opening forming area A12.
  • the concentration of metal ions around the conductor pattern 13 can be made uniform in the plating solution.
  • the thickness of the conductor pattern 13 formed near the opening 10 can be made uniform.
  • the dummy pattern 22 can be supported by the dummy insulating layer 21 in the opening forming region A12, as shown in FIG. 8B.
  • the dummy pattern 22 can be supported by the dummy insulating layer 21 even if the support layer 11 in the opening formation region A12 is entirely etched.
  • the support layer 11 in the opening forming area A12 is entirely etched to form the opening 10, and the product area A1 and the frame area A2 are formed.
  • the support layer 11 between them By etching the support layer 11 between them, the outline of the wired circuit board 1 is formed, and the frame F connected to the wired circuit board 1 is formed.
  • the wired circuit board 1 is cut out from the frame F, and the dummy insulating layer 21 in the opening 10 is cut out from the wired circuit board 1 .
  • FIG. 9A to 10 members similar to those of the embodiment described above are denoted by the same reference numerals, and descriptions thereof are omitted.
  • the base insulating layer 12 may be formed in the pattern forming region A11 and the dummy insulating layer 21 may not be formed in the opening forming region A12.
  • dummy patterns 22 are formed on the support layer 11 in the opening forming region A12 in the third step.
  • part of the support layer 11 within the opening forming region A12 is etched. Specifically, a part of the support layer 11 in the opening forming area A12 is etched along the boundary between the pattern forming area A11 and the opening forming area A12. As a result, the dummy supporting layer 31 that supports the dummy pattern 22 is formed in the opening formation region A12.
  • the dummy support layer 31 is composed of the support layer 11 and has the same shape as the dummy insulating layer 21 described above. Specifically, the dummy support layer 31 has a support portion 311 and at least one connection portion 312 . In this modification, the dummy support layer 31 has a plurality of connecting portions 312 .
  • the supporting portion 311 supports the dummy pattern 22 .
  • the support portion 311 is arranged apart from the base insulating layer 12 .
  • the support portion 311 has a substantially rectangular shape. Note that the shape of the support portion 311 is not limited.
  • Each of the plurality of connecting portions 312 is arranged between the supporting portion 311 and the insulating base layer 12 .
  • Each of the plurality of connection portions 312 is connected to the support portion 311 and the support layer 11 under the base insulating layer 12 .
  • the dummy support layer 31 is connected to the support layer 11 under the base insulating layer 12 .
  • the dummy support layer 31 is cut out from the printed circuit board 1 in the fifth step.
  • part of the support layer 11 in the opening forming region A12 is etched in the same manner as in the modified example (1) described above to form the dummy insulating layer 21.
  • a dummy support layer 31 (see FIG. 9C) having the same shape may be formed.
  • the dummy support layer 31 may not be formed, and the entire support layer 11 within the opening formation region A12 may be etched.
  • the base insulating layer 12 is formed within the pattern forming region A11, and the dummy insulating layer 21 is not formed within the opening forming region A12.
  • dummy patterns 22 are formed on the support layer 11 in the opening forming region A12.
  • the dummy pattern 22 is formed in the peripheral portion A121 of the opening forming region A12, and the dummy pattern 22 is not formed in the central portion A122 of the opening forming region A12.
  • the peripheral portion A121 is a portion located between the central portion A122 and the conductor pattern 13 .
  • the dummy pattern 22 is formed over the entire opening forming area A12.
  • the entire support layer 11 within the opening forming region A12 is etched.
  • the dummy pattern 22 may drop into the etchant.
  • the dummy pattern 22 can be easily removed by etching the entire support layer 11 within the opening forming region A12.
  • the dummy pattern 22 may be formed in the peripheral edge portion A121 of the opening forming region A12, and the dummy pattern 22 may not be formed in the central portion A122 of the opening forming region A12. can.
  • the dummy pattern 22 may be formed not only in the opening forming area A12 but also in the frame area A2. It should be noted that although the above invention has been provided as an exemplary embodiment of the present invention, this is merely an illustration and should not be construed as a limitation. Variations of the invention that are obvious to those skilled in the art are included in the following claims.
  • the method for manufacturing a wired circuit board of the present invention is used for manufacturing a wired circuit board.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

配線回路基板１の製造方法は、支持層１１にパターン形成領域Ａ１１と開口形成領域Ａ１２とを設定する第１工程と、少なくともパターン形成領域Ａ１１内において、支持層１１の上にベース絶縁層１２を形成する第２工程と、電解メッキにより、パターン形成領域Ａ１１内のベース絶縁層１２の上に導体パターン１３を形成するとともに、開口形成領域Ａ１２内にダミーパターン２２を形成する第３工程と、開口形成領域Ａ１２内の支持層１１の少なくとも一部をエッチングする第４工程とを含む。

Description

配線回路基板の製造方法
　本発明は、配線回路基板の製造方法に関する。
　従来、支持基板上に、配線パターンとダミーパターンとを形成する、プリント配線板の製造方法が知られている（例えば、下記特許文献１参照。）。
特開２００３－２７３４９８号公報
　特許文献１に記載されるようなプリント配線板に、開口を形成したい場合がある。この場合、特許文献１に記載されるような方法では、プリント配線板が形成される領域の外側にダミーパターンが形成されているので、開口の近くに形成される配線パターンの厚みの均一化を図ることが困難である。
　本発明は、開口の近くに形成される導体パターンの厚みの均一化を図ることができる配線回路基板の製造方法を提供する。
　本発明［１］は、支持層にパターン形成領域と開口形成領域とを設定する第１工程と、少なくとも前記パターン形成領域内において、前記支持層の上に絶縁層を形成する第２工程と、電解メッキにより、前記パターン形成領域内の前記絶縁層の上に導体パターンを形成するとともに、前記開口形成領域内にダミーパターンを形成する第３工程と、前記開口形成領域内の前記支持層の少なくとも一部をエッチングする第４工程とを含む、配線回路基板の製造方法を含む。
　このような方法によれば、第３工程において、パターン形成領域内の導体パターンを、開口形成領域内のダミーパターンとともに形成できる。
　そのため、メッキ液中において、導体パターンの周囲の金属イオン濃度の均一化を図ることができる。
　その結果、開口の近くに形成される導体パターンの厚みの均一化を図ることができる。
　本発明［２］は、前記第２工程において、前記パターン形成領域内および前記開口形成領域内に前記絶縁層を形成し、前記第３工程において、前記開口形成領域内の前記絶縁層の上に前記ダミーパターンを形成する、上記［１］の配線回路基板の製造方法を含む。
　このような方法によれば、開口形成領域内に絶縁層を形成し、その絶縁層でダミーパターンを支持できる。
　そのため、開口形成領域内の支持層の全部がエッチングされても、絶縁層でダミーパターンを支持できる。
　本発明［３］は、前記第１工程において、前記支持層に、前記パターン形成領域と前記開口形成領域とを含む製品領域と、前記製品領域と接続されるフレーム領域とを、さらに設定し、前記第４工程において、前記開口形成領域内の前記支持層の全部をエッチングして、前記支持層に開口を形成し、前記製品領域と前記フレーム領域との間の前記支持層をエッチングして、前記製品領域の形状に沿って配線回路基板の外形を形成するとともに、前記フレーム領域の形状に沿って、前記配線回路基板と接続されるフレームを形成し、前記配線回路基板の製造方法が、前記配線回路基板を前記フレームから切り取るとともに、前記開口内の前記絶縁層を、前記配線回路基板から切り取る第５工程を、さらに含む、上記［２］の配線回路基板の製造方法を含む。
　このような方法によれば、開口形成領域内の支持層の全部をエッチングして、支持層に開口を形成した後、開口内の絶縁層を切り取ることにより、簡単に、ダミーパターンを除去できる。
　本発明［４］は、前記第２工程において、前記パターン形成領域内に前記絶縁層を形成し、前記開口形成領域内に前記絶縁層を形成せず、前記第３工程において、前記開口形成領域内の前記支持層の上に前記ダミーパターンを形成する、上記［１］の配線回路基板の製造方法を含む。
　このような方法によれば、開口形成領域内の支持層でダミーパターンを支持できる。
　本発明［５］は、前記第４工程において、前記開口形成領域内の前記支持層の全部をエッチングする、上記［４］の配線回路基板の製造方法を含む。
　このような方法によれば、開口形成領域内の支持層の全部をエッチングすることにより、簡単に、ダミーパターンを除去できる。
　本発明の配線回路基板の製造方法によれば、開口の近くに導体パターンを形成する場合であっても、導体パターンの厚みの均一化を図ることができる。
図１は、本発明の一実施形態としての配線回路基板の平面図である。 図２は、図１に示す配線回路基板のＡ－Ａ断面図である。 図３Ａおよび図３Ｂは、配線回路基板の製造方法を説明するための説明図である。図３Ａは、支持層にパターン形成領域と開口形成領域とを設定する工程（第１工程）を示す。図３Ｂは、図３Ａに続いて、パターン形成領域内にベース絶縁層を形成し、開口形成領域内にダミー絶縁層を形成する工程（第２工程）を示す。 図４は、図３Ｂに示す支持層、ベース絶縁層およびダミー絶縁層の平面図である。図３Ｂは、図４に示す支持層、ベース絶縁層およびダミー絶縁層のＢ－Ｂ断面図である。 図５Ａから図５Ｃは、図３Ｂに続いて、配線回路基板の製造方法を説明するための説明図である。図５Ａは、図３Ｂに続いて、ベース絶縁層およびダミー絶縁層の上にシード層を形成する工程を示す。図５Ｂは、図５Ａに続いて、シード層が形成されたベース絶縁層およびダミー絶縁層の上にメッキレジストを貼り合わせて、露光する工程を示す。図５Ｃは、図５Ｂに続いて、露光されたメッキレジストを現像する工程を示す。 図６Ａから図６Ｃは、図５Ｃに続いて、配線回路基板の製造方法を説明するための説明図である。図６Ａは、図５Ｃに続いて、電解メッキにより導体パターンおよびダミーパターンを形成する工程（第３工程）を示す。図６Ｂは、図６Ａに続いて、メッキレジストを剥離する工程を示す。図６Ｃは、図６Ｂに続いて、メッキレジストによって覆われていたシード層を、エッチングにより除去する工程を示す。 図７は、図６Ｃに示す支持層、ベース絶縁層、ダミー絶縁層、導体パターンおよびダミーパターンの平面図である。図６Ｃは、図７に示す支持層、ベース絶縁層、ダミー絶縁層、導体パターンおよびダミーパターンのＣ－Ｃ断面図である。 図８Ａおよび図８Ｂは、図６Ｃに続いて、配線回路基板の製造方法を説明するための説明図である。図８Ａは、図６Ｃに続いて、カバー絶縁層を形成する工程を示す。図８Ｂは、図８Ａに続いて、支持層をエッチングする工程（第４工程）を示す。 図９Ａから図９Ｃは、変形例（１）を説明するための説明図である。図９Ａは、パターン形成領域内にベース絶縁層を形成し、開口形成領域内にダミー絶縁層を形成しない工程（第２工程）を示す。図９Ｂは、図９Ａに続いて、開口形成領域内の支持層の上にダミーパターンを形成する工程（第３工程）を示す。図９Ｃは、図９Ｂに続いて、支持層をエッチングする工程（第４工程）を示す。 図１０は、図９Ｃに示す支持層、ベース絶縁層、ダミー絶縁層、導体パターンおよびダミーパターンの平面図である。図９Ｃは、図１０に示す支持層、ベース絶縁層、ダミー絶縁層、導体パターンおよびダミーパターンのＤ－Ｄ断面図である。 図１１は、変形例（３）を説明するための説明図であって、第３工程において、開口形成領域の周縁部において支持層の上にダミーパターンを形成し、開口形成領域の中央部にはダミーパターン２２を形成しない場合を示す。 図１２は、図１１とともに変形例（３）を説明するための説明図であって、第３工程において、開口形成領域の全域において支持層の上にダミーパターンを形成する場合を示す。
　１．配線回路基板
　図１に示すように、配線回路基板１は、第１方向および第２方向に延びる。本実施形態では、配線回路基板１は、略矩形状を有する。なお、配線回路基板１の形状は、限定されない。配線回路基板１は、開口１０を有する。
　本実施形態では、開口１０は、第１方向における配線回路基板１の中央、かつ、第２方向における配線回路基板１の中央に配置される。開口１０は、第１方向および第２方向に延びる。開口１０は、略矩形状を有する。なお、配線回路基板１における開口１０の位置、および、開口１０の形状は、限定されない。
　図２に示すように、配線回路基板１は、支持層１１と、絶縁層の一例としてのベース絶縁層１２と、導体パターン１３と、カバー絶縁層１４とを有する。
　（１－１）支持層
　支持層１１は、ベース絶縁層１２、導体パターン１３、および、カバー絶縁層１４を支持する。本実施形態では、支持層１１は、金属箔からなる。金属として、例えば、ステンレス合金、および、銅合金が挙げられる。
　（１－２）ベース絶縁層
　ベース絶縁層１２は、配線回路基板１の厚み方向において、支持層１１の上に配置される。厚み方向は、第１方向および第２方向と直交する。ベース絶縁層１２は、厚み方向において、支持層１１と導体パターン１３との間に配置される。ベース絶縁層１２は、支持層１１と導体パターン１３とを絶縁する。ベース絶縁層１２は、樹脂からなる。樹脂として、例えば、ポリイミドが挙げられる。
　（１－３）導体パターン
　導体パターン１３は、厚み方向において、ベース絶縁層１２の上に配置される。導体パターン１３は、厚み方向において、ベース絶縁層１２に対して、支持層１１の反対側に配置される。導体パターン１３は、開口１０の周りに配置される。導体パターン１３は、金属からなる。金属として、例えば、銅が挙げられる。導体パターン１３の形状は、限定されない。
　本実施形態では、図１に示すように、導体パターン１３は、複数の端子１３１Ａ，１３１Ｂ，１３１Ｃ，１３１Ｄと、複数の端子１３２Ａ，１３２Ｂ，１３２Ｃ，１３２Ｄと、複数の配線１３３Ａ，１３３Ｂ，１３３Ｃ，１３３Ｄとを有する。なお、端子の数、および、配線の数は、限定されない。
　（１－３－１）端子
　本実施形態では、端子１３１Ａ，１３１Ｂ，１３１Ｃ，１３１Ｄは、第２方向における配線回路基板１の一端部に配置される。端子１３１Ａ，１３１Ｂ，１３１Ｃ，１３１Ｄは、第２方向において、開口１０に対して一方側に配置される。端子１３１Ａ，１３１Ｂ，１３１Ｃ，１３１Ｄは、互いに間隔を隔てて、第１方向に並ぶ。端子１３１Ａ，１３１Ｂ，１３１Ｃ，１３１Ｄのそれぞれは、角ランド形状を有する。
　本実施形態では、端子１３２Ａ，１３２Ｂ，１３２Ｃ，１３２Ｄは、第２方向における配線回路基板１の他端部に配置される。端子１３１Ａ，１３１Ｂ，１３１Ｃ，１３１Ｄは、第２方向において、開口１０に対して他方側に配置される。端子１３２Ａ，１３２Ｂ，１３２Ｃ，１３２Ｄは、互いに間隔を隔てて、第１方向に並ぶ。端子１３２Ａ，１３２Ｂ，１３２Ｃ，１３２Ｄのそれぞれは、角ランド形状を有する。
　（１－３－２）配線
　配線１３３Ａの一端は、端子１３１Ａと接続する。配線１３３Ａの他端は、端子１３２Ａと接続する。配線１３３Ａは、端子１３１Ａと端子１３２Ａとを電気的に接続する。
　配線１３３Ｂの一端は、端子１３１Ｂと接続する。配線１３３Ｂの他端は、端子１３２Ｂと接続する。配線１３３Ｂは、端子１３１Ｂと端子１３２Ｂとを電気的に接続する。
　配線１３３Ｃの一端は、端子１３１Ｃと接続する。配線１３３Ｃの他端は、端子１３２Ｃと接続する。配線１３３Ｃは、端子１３１Ｃと端子１３２Ｃとを電気的に接続する。
　配線１３３Ｄの一端は、端子１３１Ｄと接続する。配線１３３Ｄの他端は、端子１３２Ｄと接続する。配線１３３Ｄは、端子１３１Ｄと端子１３２Ｄとを電気的に接続する。
　なお、以下の説明において、複数の端子１３１Ａ，１３１Ｂ，１３１Ｃ，１３１Ｄのそれぞれを、端子１３１と記載し、複数の端子１３２Ａ，１３２Ｂ，１３２Ｃ，１３２Ｄのそれぞれを、端子１３２と記載し、複数の配線１３３Ａ，１３３Ｂ，１３３Ｃ，１３３Ｄのそれぞれを、配線１３３と記載する。
　（１－４）カバー絶縁層
　図１に示すように、カバー絶縁層１４は、全ての配線１３３を覆う。カバー絶縁層１４は、厚み方向において、ベース絶縁層１２の上に配置される。なお、カバー絶縁層１４は、端子１３１および端子１３２を覆わない。カバー絶縁層１４は、樹脂からなる。樹脂としては、例えば、ポリイミドが挙げられる。
　２．配線回路基板の製造方法
　次に、配線回路基板１の製造方法について説明する。
　本実施形態では、配線回路基板１は、セミアディティブ法により製造される。配線回路基板１は、アディティブ法により製造されてもよい。配線回路基板１の製造方法は、第１工程（図３Ａ参照）と、第２工程（図３Ｂ参照）と、第３工程（図５Ａから図６Ｃ参照）と、第４工程（図８Ｂ参照）と、第５工程（図８Ｂおよび図２参照）とを含む。
　（１）第１工程
　図３Ａに示すように、第１工程では、支持層１１に、製品領域Ａ１とフレーム領域Ａ２とを設定する。本実施形態では、支持層１１は、金属箔のロールから引き出された金属箔である。
　上記した配線回路基板１は、製品領域Ａ１に製造される。製品領域Ａ１は、パターン形成領域Ａ１１と開口形成領域Ａ１２とを含む。言い換えると、第１工程では、支持層にパターン形成領域Ａ１１と開口形成領域Ａ１２とを設定する。パターン形成領域Ａ１１は、開口形成領域Ａ１２外に配置される。パターン形成領域Ａ１１は、開口形成領域Ａ１２を囲む。上記したベース絶縁層１２、導体パターン１３およびカバー絶縁層１４は、パターン形成領域Ａ１１に形成される。上記した開口１０は、開口形成領域Ａ１２に形成される。
　フレーム領域Ａ２は、製品領域Ａ１外に設定される。フレーム領域Ａ２は、製品領域Ａ１と接続される。フレーム領域Ａ２には、配線回路基板１を支持するフレームが、形成される。
　（２）第２工程
　次に、図３Ｂに示すように、第２工程では、少なくともパターン形成領域Ａ１１内において、支持層１１の上に絶縁層を形成する。本実施形態では、パターン形成領域Ａ１１内および開口形成領域Ａ１２内に絶縁層を形成する。
　詳しくは、図４に示すように、パターン形成領域Ａ１１内に、上記したベース絶縁層１２を形成し、開口形成領域Ａ１２内に、ダミー絶縁層２１を形成する。
　ダミー絶縁層２１は、ダミーパターン２２（図７参照）を支持する。ダミーパターン２２については、後で説明する。ダミー絶縁層２１は、支持部２１１と、少なくとも１つの接続部２１２とを有する。本実施形態では、ダミー絶縁層２１は、複数の接続部２１２を有する。
　支持部２１１は、ダミーパターン２２を支持する。支持部２１１は、ベース絶縁層１２から離れて配置される。本実施形態では、支持部２１１は、略矩形状を有する。なお、支持部２１１の形状は、限定されない。
　複数の接続部２１２のそれぞれは、支持部２１１とベース絶縁層１２との間に配置される。複数の接続部２１２のそれぞれは、支持部２１１およびベース絶縁層１２と接続される。これにより、ダミー絶縁層２１は、ベース絶縁層１２と接続される。
　ベース絶縁層１２およびダミー絶縁層２１を形成するには、まず、支持層１１の上に感光性樹脂の溶液（ワニス）を塗布して乾燥し、感光性樹脂の塗膜を形成する。次に、感光性樹脂の塗膜を露光および現像する。これにより、ベース絶縁層１２およびダミー絶縁層２１が、支持層１１の上に形成される。
　（３）第３工程
　次に、図５Ａから図６Ｃに示すように、第３工程では、電解メッキにより、パターン形成領域Ａ１１内のベース絶縁層１２の上に、導体パターン１３を形成するとともに、開口形成領域Ａ１２内のダミー絶縁層２１の上にダミーパターン２２を形成する。
　詳しくは、電解メッキにより導体パターン１３およびダミーパターン２２を形成するには、まず、図５Ａに示すように、ベース絶縁層１２およびダミー絶縁層２１の表面にシード層２３を形成する。シード層２３は、例えば、スパッタリングにより形成される。シード層２３の材料としては、例えば、クロム、銅、ニッケル、チタン、および、これらの合金が挙げられる。
　次に、図５Ｂに示すように、シード層２３が形成されたベース絶縁層１２およびダミー絶縁層２１の上に、メッキレジストＲを貼り合わせて、導体パターン１３（図７参照）およびダミーパターン２２（図７参照）が形成される部分を遮光した状態で、メッキレジストＲを露光する。
　次に、図５Ｃに示すように、露光されたメッキレジストＲを現像する。すると、遮光された部分のメッキレジストＲが除去され、導体パターン１３およびダミーパターン２２が形成される部分にシード層２３が露出する。なお、露光された部分、すなわち、導体パターン１３およびダミーパターン２２が形成されない部分のメッキレジストＲは、残る。
　次に、図６Ａに示すように、露出したシード層２３の上に、電解メッキにより、導体パターン１３およびダミーパターン２２を形成する。
　このとき、導体パターン１３は、ダミーパターン２２とともに形成される。そのため、メッキ液中において、製品領域Ａ１の周囲の金属イオン濃度の均一化を図ることができ、導体パターン１３の厚みの均一化を図ることができる。
　次に、図６Ｂに示すように、電解メッキが終了した後、メッキレジストＲを剥離する。
　次に、図６Ｃに示すように、メッキレジストＲによって覆われていたシード層２３を、エッチングにより除去する。
　これにより、図７に示すように、導体パターン１３が、ベース絶縁層１２の上に形成され、ダミーパターン２２が、ダミー絶縁層２１の上に形成される。
　次に、図８Ａに示すように、ベース絶縁層１２の形成と同様にして、ベース絶縁層１２および導体パターン１３の上にカバー絶縁層１４を形成する。なお、本実施形態では、ダミー絶縁層２１およびダミーパターン２２の上にカバー絶縁層１４を形成していないが、ダミー絶縁層２１およびダミーパターン２２の上にカバー絶縁層１４を形成してもよい。
　（４）第４工程
　次に、図８Ｂに示すように、第４工程では、開口形成領域Ａ１２内の支持層１１の全部をエッチングして、支持層１１に開口１０を形成する。また、第４工程において、製品領域Ａ１とフレーム領域Ａ２との間の支持層１１をエッチングして、製品領域Ａ１の形状に沿って配線回路基板１の外形を形成するとともに、フレーム領域Ａ２の形状に沿ってフレームＦを形成する。
　支持層１１をエッチングするには、支持層１１のうちのエッチングしない部分をエッチングレジストでカバーして、支持層１１をエッチング液に浸漬する。
　すると、開口形成領域Ａ１２内の支持層１１の全部がエッチングされて、開口１０が形成される。
　このとき、ダミーパターン２２は、ダミー絶縁層２１に支持されているので、開口形成領域Ａ１２内の支持層１１の全部がエッチングされても、エッチング液中に脱落しない。そのため、エッチング液中に脱落したダミーパターン２２を回収する装置が無くても、開口形成領域Ａ１２内にダミーパターン２２を設けることができる。
　また、製品領域Ａ１とフレーム領域Ａ２との間の支持層１１の一部がエッチングされて、配線回路基板１の外形が形成されるとともに、フレームＦが形成される。フレームＦは、配線回路基板１と接続される。これにより、開口１０を有する配線回路基板１と、開口１０内に配置されるダミーパターン２２と、配線回路基板１を支持するフレームＦとを有する集合体シートが得られる。
　（５）第５工程
　次に、図２に示すように、第５工程では、配線回路基板１をフレームＦから切り取るとともに、開口１０内のダミー絶縁層２１を、配線回路基板１から切り取る。
　これにより、配線回路基板１が得られる。
　なお、配線回路基板１をフレームＦから切り取る方法、および、ダミー絶縁層２１を配線回路基板１から切り取る方法は、限定されない。例えば、配線回路基板１とフレームＦとの接続部分、および、ダミー絶縁層２１の接続部２１２（図７参照）をカッター、金型による打ち抜き、レーザー加工などで切断することにより、配線回路基板１をフレームＦから切り取り、ダミー絶縁層２１を配線回路基板１から切り取る。配線回路基板１の開口１０の内面には、ダミー絶縁層２１を切り取った痕跡が残っていてもよい。
　３．作用効果
　（１）配線回路基板１の製造方法によれば、図６Ｃおよび図７に示すように、電解メッキにより、パターン形成領域Ａ１１内のベース絶縁層１２の上に導体パターン１３を形成するとともに、開口形成領域Ａ１２内のダミー絶縁層２１の上にダミーパターン２２を形成する。
　そのため、パターン形成領域Ａ１１内の導体パターン１３を、開口形成領域Ａ１２内のダミーパターン２２とともに形成できる。
　これにより、メッキ液中において、導体パターン１３の周囲の金属イオン濃度の均一化を図ることができる。
　その結果、開口１０の近くに形成される導体パターン１３の厚みの均一化を図ることができる。
　（２）配線回路基板１の製造方法によれば、図８Ｂに示すように、開口形成領域Ａ１２内のダミー絶縁層２１でダミーパターン２２を支持できる。
　そのため、開口形成領域Ａ１２内の支持層１１の全部がエッチングされても、ダミー絶縁層２１でダミーパターン２２を支持できる。
　（３）配線回路基板１の製造方法によれば、図８Ｂに示すように、開口形成領域Ａ１２内の支持層１１の全部をエッチングして、開口１０を形成し、製品領域Ａ１とフレーム領域Ａ２との間の支持層１１をエッチングして、配線回路基板１の外形を形成するとともに、配線回路基板１と接続されるフレームＦを形成する。
　そして、図２に示すように、配線回路基板１をフレームＦから切り取るとともに、開口１０内のダミー絶縁層２１を、配線回路基板１から切り取る。
　これにより、簡単に、ダミーパターン２２を除去できる。
　４．変形例
　次に、図９Ａから図１０を参照して、変形例について説明する。変形例において、上記した実施形態と同様の部材には同じ符号を付し、説明を省略する。
　（１）図９Ａに示すように、第２工程において、パターン形成領域Ａ１１内にベース絶縁層１２を形成し、開口形成領域Ａ１２内にダミー絶縁層２１を形成しなくてもよい。
　この場合、図９Ｂに示すように、第３工程において、開口形成領域Ａ１２内の支持層１１の上にダミーパターン２２を形成する。
　そして、図９Ｃおよび図１０に示すように、第４工程において、開口形成領域Ａ１２内の支持層１１の一部をエッチングする。詳しくは、パターン形成領域Ａ１１と開口形成領域Ａ１２との境界に沿って、開口形成領域Ａ１２内の支持層１１の一部をエッチングする。これにより、開口形成領域Ａ１２内に、ダミーパターン２２を支持するダミー支持層３１を形成する。
　ダミー支持層３１は、支持層１１からなり、上記したダミー絶縁層２１と同じ形状を有する。詳しくは、ダミー支持層３１は、支持部３１１と、少なくとも１つの接続部３１２とを有する。この変形例では、ダミー支持層３１は、複数の接続部３１２を有する。
　支持部３１１は、ダミーパターン２２を支持する。支持部３１１は、ベース絶縁層１２から離れて配置される。本実施形態では、支持部３１１は、略矩形状を有する。なお、支持部３１１の形状は、限定されない。
　複数の接続部３１２のそれぞれは、支持部３１１とベース絶縁層１２との間に配置される。複数の接続部３１２のそれぞれは、支持部３１１、および、ベース絶縁層１２の下の支持層１１と接続される。これにより、ダミー支持層３１は、ベース絶縁層１２の下の支持層１１と接続される。
　この変形例では、図９Ｃおよび図２に示すように、第５工程において、ダミー支持層３１を、配線回路基板１から切り取る。
　（２）上記した実施形態の第４工程（図８Ｂ参照）において、上記した変形例（１）と同様に開口形成領域Ａ１２内の支持層１１の一部をエッチングして、ダミー絶縁層２１と同じ形状のダミー支持層３１（図９Ｃ参照）を形成してもよい。
　（３）上記した変形例（１）の第４工程において、ダミー支持層３１を形成せず、開口形成領域Ａ１２内の支持層１１の全部をエッチングしてもよい。
　詳しくは、図９Ａに示すように、第２工程において、パターン形成領域Ａ１１内にベース絶縁層１２を形成し、開口形成領域Ａ１２内にダミー絶縁層２１を形成しない。
　次に、図１１または図１２に示すように、第３工程において、開口形成領域Ａ１２内の支持層１１の上にダミーパターン２２を形成する。
　図１１では、開口形成領域Ａ１２の周縁部Ａ１２１にダミーパターン２２を形成し、開口形成領域Ａ１２の中央部Ａ１２２にはダミーパターン２２を形成しない。周縁部Ａ１２１とは、中央部Ａ１２２と導体パターン１３との間に位置する部分である。
　図１２では、開口形成領域Ａ１２の全域にダミーパターン２２を形成する。
　そして、第４工程において、開口形成領域Ａ１２内の支持層１１の全部をエッチングする。この場合、ダミーパターン２２は、エッチング液中に脱落してもよい。ダミーパターン２２がエッチング液中に脱落する場合、エッチング液中に脱落したダミーパターン２２を回収するための装置を使用することが好ましい。
　この変形例によれば、開口形成領域Ａ１２内の支持層１１の全部をエッチングすることにより、簡単に、ダミーパターン２２を除去できる。
　（４）上記した実施形態において、図１１に示すように、開口形成領域Ａ１２の周縁部Ａ１２１にダミーパターン２２を形成し、開口形成領域Ａ１２の中央部Ａ１２２にはダミーパターン２２を形成しないこともできる。
　（５）ダミーパターン２２は、開口形成領域Ａ１２内だけでなく、フレーム領域Ａ２にも、形成されてもよい。
　なお、上記発明は、本発明の例示の実施形態として提供したが、これは単なる例示に過ぎず、限定的に解釈してはならない。当該技術分野の当業者によって明らかな本発明の変形例は、後記請求の範囲に含まれる。
　本発明の配線回路基板の製造方法は、配線回路基板の製造に利用される。
　１　　　　配線回路基板
　１０　　　開口
　１１　　　支持層
　１２　　　ベース絶縁層
　１３　　　導体パターン
　２１　　　ダミー絶縁層
　２２　　　ダミーパターン
　３１　　　ダミー支持層
　Ａ１　　　製品領域
　Ａ２　　　フレーム領域
　Ａ１１　　パターン形成領域
　Ａ１２　　開口形成領域
　Ｆ　　　　フレーム

Claims (5)

  1. 　支持層にパターン形成領域と開口形成領域とを設定する第１工程と、
    　少なくとも前記パターン形成領域内において、前記支持層の上に絶縁層を形成する第２工程と、
    　電解メッキにより、前記パターン形成領域内の前記絶縁層の上に導体パターンを形成するとともに、前記開口形成領域内にダミーパターンを形成する第３工程と、
    　前記開口形成領域内の前記支持層の少なくとも一部をエッチングする第４工程と
    を含む、配線回路基板の製造方法。
  2. 　前記第２工程において、前記パターン形成領域内および前記開口形成領域内に前記絶縁層を形成し、
    　前記第３工程において、前記開口形成領域内の前記絶縁層の上に前記ダミーパターンを形成する、請求項１に記載の配線回路基板の製造方法。
  3. 　前記第１工程において、前記支持層に、前記パターン形成領域と前記開口形成領域とを含む製品領域と、前記製品領域と接続されるフレーム領域とを、さらに設定し、
    　前記第４工程において、前記開口形成領域内の前記支持層の全部をエッチングして、前記支持層に開口を形成し、前記製品領域と前記フレーム領域との間の前記支持層の一部をエッチングして、前記製品領域の形状に沿って配線回路基板の外形を形成するとともに、前記フレーム領域の形状に沿って、前記配線回路基板と接続されるフレームを形成し、
    　前記配線回路基板の製造方法は、
    　　前記配線回路基板を前記フレームから切り取るとともに、前記開口内の前記絶縁層を、前記配線回路基板から切り取る第５工程を、さらに含む、請求項２に記載の配線回路基板の製造方法。
  4. 　前記第２工程において、前記パターン形成領域内に前記絶縁層を形成し、前記開口形成領域内に前記絶縁層を形成せず、
    　前記第３工程において、前記開口形成領域内の前記支持層の上に前記ダミーパターンを形成する、請求項１に記載の配線回路基板の製造方法。
  5. 　前記第４工程において、前記開口形成領域内の前記支持層の全部をエッチングする、請求項４に記載の配線回路基板の製造方法。
PCT/JP2022/021222 2021-06-14 2022-05-24 配線回路基板の製造方法 Ceased WO2022264756A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/569,093 US20240284600A1 (en) 2021-06-14 2022-05-24 Method for producing wiring circuit board
CN202280041269.7A CN117461394A (zh) 2021-06-14 2022-05-24 布线电路基板的制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021-098999 2021-06-14
JP2021098999 2021-06-14
JP2022062685A JP2022190665A (ja) 2021-06-14 2022-04-04 配線回路基板の製造方法
JP2022-062685 2022-04-04

Publications (1)

Publication Number Publication Date
WO2022264756A1 true WO2022264756A1 (ja) 2022-12-22

Family

ID=84526162

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/021222 Ceased WO2022264756A1 (ja) 2021-06-14 2022-05-24 配線回路基板の製造方法

Country Status (3)

Country Link
US (1) US20240284600A1 (ja)
TW (1) TW202306451A (ja)
WO (1) WO2022264756A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024168241A (ja) * 2023-05-23 2024-12-05 日東電工株式会社 配線回路基板、および、配線回路基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273498A (ja) * 2002-03-12 2003-09-26 Nitto Denko Corp プリント配線板の製造方法
JP2010147251A (ja) * 2008-12-18 2010-07-01 Nitto Denko Corp 配線回路基板集合体シート
JP2012038914A (ja) * 2010-08-06 2012-02-23 Nitto Denko Corp 配線回路基板集合体シートおよびその製造方法
JP2021050389A (ja) * 2019-09-25 2021-04-01 大日本印刷株式会社 配線基板および配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273498A (ja) * 2002-03-12 2003-09-26 Nitto Denko Corp プリント配線板の製造方法
JP2010147251A (ja) * 2008-12-18 2010-07-01 Nitto Denko Corp 配線回路基板集合体シート
JP2012038914A (ja) * 2010-08-06 2012-02-23 Nitto Denko Corp 配線回路基板集合体シートおよびその製造方法
JP2021050389A (ja) * 2019-09-25 2021-04-01 大日本印刷株式会社 配線基板および配線基板の製造方法

Also Published As

Publication number Publication date
US20240284600A1 (en) 2024-08-22
TW202306451A (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
JP4523051B2 (ja) 配線回路基板の製造方法
JP2011049316A (ja) 配線回路基板およびその製造方法
US8377317B2 (en) Method for manufacturing printed circuit board with thick traces
WO2022264756A1 (ja) 配線回路基板の製造方法
JP2022190665A (ja) 配線回路基板の製造方法
US12563675B2 (en) Wiring circuit board assembly sheet
JP6027819B2 (ja) 配線回路基板
JP5513637B2 (ja) 配線回路基板の製造方法
JP2024072219A (ja) 配線回路基板の製造方法、ダミーパターン付き配線回路基板、および、集合体シート
CN117461394A (zh) 布线电路基板的制造方法
JP2024072216A (ja) 配線回路基板
JP7203939B2 (ja) 配線回路基板の製造方法
US20240237200A1 (en) Assembly sheet and method for producing assembly sheet
JP2025088473A (ja) 配線回路基板、および、配線回路基板の製造方法
JP2025173250A (ja) 配線回路基板付きシートの製造方法、および、配線回路基板付きシート
JP2024046953A (ja) 配線回路基板の製造方法、および、配線回路基板
JP2024046954A (ja) 配線回路基板の製造方法
JP2024046956A (ja) 配線回路基板
JP2024046955A (ja) 配線回路基板の製造方法、および、配線回路基板
JP4566760B2 (ja) 配線回路基板の製造方法
JP2025154909A (ja) 配線回路基板の製造方法
JP2025168110A (ja) 配線回路基板、および、配線回路基板の製造方法
JP2025118402A (ja) 集合体シート、および、集合体シートの製造方法
JP5513638B2 (ja) 配線回路基板
JP2000049195A (ja) 電子部品用部材の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22824750

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280041269.7

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18569093

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22824750

Country of ref document: EP

Kind code of ref document: A1