WO2022230093A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022230093A1
WO2022230093A1 PCT/JP2021/016920 JP2021016920W WO2022230093A1 WO 2022230093 A1 WO2022230093 A1 WO 2022230093A1 JP 2021016920 W JP2021016920 W JP 2021016920W WO 2022230093 A1 WO2022230093 A1 WO 2022230093A1
Authority
WO
WIPO (PCT)
Prior art keywords
diffusion layer
concentration
conductivity
conductivity type
type high
Prior art date
Application number
PCT/JP2021/016920
Other languages
English (en)
French (fr)
Inventor
健一郎 高橋
Original Assignee
サンケン電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サンケン電気株式会社 filed Critical サンケン電気株式会社
Priority to PCT/JP2021/016920 priority Critical patent/WO2022230093A1/ja
Publication of WO2022230093A1 publication Critical patent/WO2022230093A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Definitions

  • the present invention relates to a high breakdown voltage lateral semiconductor device.
  • the field plate is relatively thick and is formed on an insulating material with a dielectric constant as small as a fraction of the dielectric constant of the underlying semiconductor substrate, the high breakdown voltage diffusion layer island is particularly difficult to achieve.
  • the potential distribution on the surface of the semiconductor substrate where the curvature is strong may deviate considerably from the potential distribution on the surface where the field plate exists.
  • the avalanche breakdown voltage of the high breakdown voltage diffusion layer is lowered.
  • the field plate requires a mechanism for determining the potential according to the voltage applied to the terminal of the element. Conventionally, this mechanism is achieved by resistive voltage division or capacitive voltage division of the potential.
  • the former causes a constant increase in leak current, and the latter causes an increase in the number of manufacturing process steps for semiconductor devices.
  • the potential of the drain diffusion layer is more susceptible to the effects of the charged state of the insulating film above it, especially in the latter capacitive voltage division method, which reduces the avalanche breakdown voltage in long-term use. was causing problems.
  • An object of the present invention is to solve the above problems and to propose a lateral semiconductor device having a high breakdown voltage.
  • the surface of the high-withstand-voltage diffusion layer island is depleted even if a voltage of the conductivity type opposite to that of the high-withstand-voltage diffusion layer island and the rated voltage is applied to the electrode connected to the high-withstand-voltage diffusion-layer island.
  • One or more high-concentration floating diffusion layers (1E18 atoms/cc or more) free of ions are formed concentrically around the electrode lead-out portion from the high breakdown voltage diffusion layer.
  • an annular equipotential region that can be determined by the structure of an element can be designed in a concentric multistage configuration inside a semiconductor substrate. structure can be realized.
  • the internal structure of the semiconductor substrate can determine the potential of each circular equipotential diffusion layer, it is less likely to be affected by the charged state of the upper insulating film, which normally becomes charged with long-term use. It is less likely to cause reliability problems such as reduction in breakdown voltage.
  • Example 1 of the present invention It is a structure related to Example 1 of the present invention.
  • the potentials of the high potential electrode and the diffusion layer when a voltage is applied to the high potential electrode and the low potential electrode It is a structure related to Example 2 of the present invention. It is a structure related to Example 3 of the present invention. It is a structure according to Example 4 of the present invention. It is a structure according to Example 5 of the present invention.
  • FIG. 1 shows the structure of Example 1 of the present invention.
  • the semiconductor device has two first-conductivity-type high-concentration annular floating diffusion layers, an outer first-conductivity-type high-concentration annular floating diffusion layer (105a) and an inner first-conductivity-type high-concentration annular floating diffusion layer (105b). It is applied to a diode element having layers and having a high potential electrode (104) and a low potential electrode (110) as electrodes.
  • a diode element having layers and having a high potential electrode (104) and a low potential electrode (110) as electrodes.
  • the potential (616) of the high potential electrode (104) when voltage is applied to the high potential electrode (104) with respect to the low potential electrode (110), the outer third The potential (617) of the 1-conductivity-type high-concentration annular floating diffusion layer (105a) and the potential (619) of the inner first-conductivity-type high-concentration annular floating diffusion layer (105b) are shown.
  • a second conductivity type semiconductor diffusion layer island (102) is formed on the surface of the first conductivity type semiconductor substrate (101), and a second conductivity type semiconductor diffusion layer island (102) is formed on the surface of the second conductivity type semiconductor diffusion layer island (102) at the center.
  • first-conductivity-type high-concentration annular floating diffusion layers concentrically surrounding the high-concentration diffusion layer (103) and the second-conductivity-type high-concentration diffusion layer (103);
  • An outer first-conductivity-type high-concentration annular floating diffusion layer (105a) is formed, and a high-potential electrode (104) is formed in electrical contact with the surface of the second-conductivity-type high-concentration diffusion layer (103).
  • a first conductivity type high-concentration diffusion layer (109) is formed at a distance of several microns from the first conductivity type semiconductor diffusion layer island (102).
  • a low-potential electrode (110) is formed in electrical contact with the surface of the first-conductivity-type high-concentration diffusion layer (109).
  • a second conductivity type high concentration diffusion layer (103), an inner first conductivity type high concentration annular floating diffusion layer (105b), and an outer first conductivity type high concentration diffusion layer (105b) are formed on the surface of a first conductivity type semiconductor substrate (101).
  • a field insulating film (106) having a thickness of about 0.5 ⁇ m is formed in a portion other than the annular floating diffusion layer (105a) and the first conductivity type high-concentration diffusion layer (109).
  • a voltage is applied to the high potential electrode (104) with respect to the low potential electrode (110) with a polarity such that the first conductive type semiconductor substrate (101) and the second conductive type semiconductor diffusion layer island (102) are in a reverse bias state.
  • a depletion layer is formed and grows between the first conductivity type semiconductor substrate (101) and the second conductivity type semiconductor diffusion layer island (102).
  • the outer first-conductivity-type high-concentration annular floating diffusion layer (105a) Since the outer first-conductivity-type high-concentration annular floating diffusion layer (105a) has a high concentration, it is not completely depleted and free carriers remain. is the potential applied to the high-potential electrode (104) when the tip of the depletion layer first contacts the outer first-conductivity-type high-concentration annular floating diffusion layer (105a) in the entire annular region. As the high-potential electrode (104) rises further, the depletion layer grows further. While remaining, the tip of the depletion layer moves toward the inner first-conductivity-type high-concentration annular floating diffusion layer (105b). Even in this process, the potential of the outer first-conductivity-type high-concentration annular floating diffusion layer (105a) maintains a constant value (617).
  • the tip of the depletion layer When the tip of the depletion layer first contacts the inner first-conductivity-type high-concentration annular floating diffusion layer (105b) in the entire annular region, the tip of the depletion layer first contacts the outer first A phenomenon similar to that in the case of contact with the one-conductivity-type high-concentration annular floating diffusion layer (105a) occurs.
  • the potential of the inner first-conductivity-type high-concentration annular floating diffusion layer (105b) is maintained at a constant value (619) even when the voltage applied to the high-potential electrode (104) is applied.
  • a difference (620) between the potential (618) and the first conductivity type semiconductor substrate (101) near the surface of the inner first conductivity type high concentration annular floating diffusion layer (105b) and the outer first conductivity type high concentration It is predominantly determined by the semiconductor diffusion layer structure of the annular floating diffusion layer (105a), that is, the space charge density distribution in the depletion layer of this portion.
  • the tip of the above-mentioned depletion layer first contacts the first-conductivity-type high-concentration annular floating diffusion layers (105a, 105b), and the potential is established over the entire region. Therefore, the manufacturing variation in the semiconductor device and the influence of the curvature portion are temporarily reset in the middle of the voltage application, and the new internal fixed voltage secured by the structure ⁇ Fig. 2 (617), (619 ) ⁇ , the depletion layer can be further grown in a new region within the device.
  • the electric field design in the element is divided into the second conductivity type high concentration diffusion layer (103), the inner first conductivity type high concentration annular floating diffusion layer (105b), and the inner first conductivity type high concentration annular floating diffusion layer ( 105b) and the outer first-conductivity-type high-concentration annular floating diffusion layer (105a), and the outer first-conductivity-type high-concentration annular floating diffusion layer (105a) and the first-conductivity-type high-concentration diffusion layer (109) are segmented.
  • the structure Due to the features described above, this embodiment has the advantage of being able to easily realize a high withstand voltage because the potentials designed in the entire area of the piecewise annular region can be accumulated.
  • the high-concentration annular floating diffusion layer is not completely depleted, it cannot contribute to the electric field drift even though it is in the electric field drift region.
  • the width of the high-concentration ring-shaped floating diffusion layer can be narrowed. can. Since this element can concentrically form an annular equipotential layer on the surface of the semiconductor substrate, the potential of which is ensured by the design, the field insulating film and its upper part caused by using the semiconductor device for a long time can be prevented. It is almost unaffected by electrification of the insulating film, and it is less likely to cause reliability problems such as breakdown voltage drop in long-term use.
  • Example 2 The structure of Example 2 is shown in FIG.
  • a field plate film (207) is formed on the field oxide film (206), and the field oxide film (206) and the adjacent high-concentration annular floating diffusion layers (205a, 205b) or It is connected to the first conductivity type high concentration diffusion layer (209).
  • This field plate film (207) prevents the equipotential lines from sharply bending around the boundary between the field oxide film (206) and the portion where the field oxide film (206) is not formed, thereby preventing the electric field from rising locally. It is possible to determine at which potential the semiconductor diffusion layer the field plate film (207) should be connected by electric field simulation at the design stage.
  • Example 3 The structure of Example 3 is shown in FIG.
  • the inner high-concentration annular floating diffusion layer (305b) and the outer high-concentration annular floating diffusion layer (305a) include the first-conductivity-type medium-concentration annular floating diffusion layer (305a). (308) are formed respectively.
  • Each first-conductivity-type medium-concentration annular floating diffusion layer (308) is When the voltage applied to the high-potential electrode (304) is increased, the bottom surface region of the second-conductivity-type semiconductor diffusion layer island (302) located therebelow is simultaneously depleted. This makes it possible to increase the impurity concentration in the vicinity of the bottom surface of the second-conductivity-type semiconductor diffusion layer island (302), thereby reducing the internal resistance of the semiconductor element. (RESURF effect)
  • Example 4 The structure of Example 4 is shown in FIG.
  • This embodiment is an embodiment in which the present invention is applied to a lateral DMOS (LDMOS).
  • LDMOS lateral DMOS
  • a portion where the second conductivity type semiconductor diffusion layer island (402) and the first conductivity type medium concentration body diffusion layer (414) which become the drain diffusion layer on the surface of the first conductivity type semiconductor substrate (401) becomes the gate region are spaced apart by
  • a second-conductivity-type high-concentration drain diffusion layer (403) is formed on the surface of the second-conductivity-type semiconductor diffusion layer island (402) near the center, and a metal drain electrode (404) is formed thereon. formed to be electrically connected.
  • a gate oxide film (411) is formed on the surface of the first conductivity type semiconductor substrate (401) between the second conductivity type semiconductor diffusion layer island (402) and the first conductivity type medium concentration base diffusion layer (414). It is formed so as to slightly overlap with the conductivity type semiconductor diffusion layer island (402) and the first conductivity type medium concentration base diffusion layer (414).
  • a second conductivity type high concentration drain diffusion layer (403) is formed between the second conductivity type high concentration drain diffusion layer (403) and the gate oxide film (411) on the surface of the second conductivity type semiconductor diffusion layer island (402).
  • An inner first-conductivity-type high-concentration annular floating diffusion layer (405b) and an outer first-conductivity-type high-concentration annular floating diffusion layer (405a) are formed to surround the second-conductivity-type semiconductor diffusion layer island ( 402), a second-conductivity-type high-concentration drain diffusion layer (403), an inner first-conductivity-type high-concentration annular floating diffusion layer (405b), and an outer first-conductivity-type high-concentration annular floating diffusion layer (405a) ) and the gate oxide film (411), a field insulating film (406) is formed.
  • the gate electrode (412) slightly overlaps the field insulating film (406) in the direction of the center of the drain, that is, in the direction toward the second conductivity type high-concentration drain diffusion layer (403). It is formed by extending to A second conductivity type high concentration source diffusion layer (413) is formed on the surface of the first conductivity type medium concentration base diffusion layer (414) so as to be in contact with and include the gate oxide film (411). A first conductivity type high-concentration body diffusion layer (415) is formed in the portion. A source electrode (410) is formed on the surface of the first conductivity type medium concentration base diffusion layer (414) over the second conductivity type high concentration source diffusion layer (413) and the first conductivity type high concentration body diffusion layer (415). be done.
  • the inner first-conductivity-type high-concentration annular floating diffusion layer (405b) and the outer first-conductivity-type high-concentration annular floating diffusion layer (405a) respectively include the second-conductivity-type semiconductor diffusion
  • a first conductivity type intermediate concentration annular floating diffusion layer (408) is formed so as to be included in the layer island (402).
  • a second-conductivity-type high-concentration drain diffusion layer (403) and an annular first-conductivity-type high-concentration annular floating diffusion layer (405a, 405b) are separated from each other.
  • One or two field plate films (407) are formed on each of the field insulating films (406), and wiring is provided so as to have a specific potential as shown in FIG.
  • This embodiment is an example of application to a lateral MOS device, and as described above, it simultaneously achieves a higher drain-source rated voltage, a lower on-resistance, and a higher reliability than the conventional structure.
  • the first conductivity type middle concentration annular floating diffusion layer (408) is formed in each of the first conductivity type high concentration annular floating diffusion layers (405a, 405b). of the first conductivity type high-concentration annular floating diffusion layers (405a, 405b) at the same time without dividing the first conductivity type middle-concentration annular floating diffusion layer (408).
  • Example 5 The structure of Example 5 is shown in FIG. The difference from the structure of the fourth embodiment is that there is only one first-conductivity-type medium-concentration annular floating diffusion layer (508), and the inner first-conductivity-type high-concentration annular floating diffusion layer (505b) and the outer first-conductivity-type floating diffusion layer (505b) are different. The point is that the high-concentration annular floating diffusion layer (505a) is included at the same time.
  • first conductivity type semiconductor substrate 102
  • Second conductivity type semiconductor diffusion layer island 103
  • Second conductivity type high concentration diffusion layer 104
  • High potential electrode 105a 1st conductivity type high-concentration annular floating diffusion layer (outside)
  • 105b 1st conductivity type high-concentration annular floating diffusion layer (inner side)
  • First conductivity type high-concentration diffusion layer 110
  • Low potential electrode 616 potential of high potential electrode 617
  • Potential of first conductivity type high-concentration annular floating diffusion layer (outside) 618 Clamp voltage of first conductivity type high-concentration annular floating diffusion layer (outside) 619
  • Potential of first conductivity type high-concentration annular floating diffusion layer (inner) 620 Clamping voltage between the first-conductivity-type high-concentration annular floating diffusion layer (inner side) and the first-conductivity-type high-concentration floating diffusion layer (outer side) 621 Voltage between the high-potential electrode and the first-conductivity-type high-concentration annular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】高耐圧横型半導体装置を提供する 【解決手段】　高耐圧拡散層島の表面に、高耐圧拡散層島とは反対の導電型で、高耐圧拡散層島に接続された高濃度のフローティング拡散層(1E18 atoms/cc以上)を高耐圧拡散層からの電極引き出し部を中心に同心円状に形成する。これによって、素子の構造で確定できる環状の等電位領域を同心円状に多段化構成に設計でき、段数を増加させていくことで容易に安定化した高耐圧構造を実現できる。また、長期使用における降伏電圧の低下といった信頼性問題を引き起こしにくい。

Description

半導体装置
本発明は高耐圧横型半導体装置に関する。
LDMOSに代表されるような、高耐圧横型半導体装置においては、通常、高電圧が印加された時にその電圧のほとんど全てを担う、例えば、LDMOSにおいてはドレイン拡散層島に相当するような拡散層島を半導体基板表面に具備している。　電圧印加時、この高電圧を担う拡散層島(高耐圧拡散層島)の内部の電界の大きさは高耐圧拡散層島内において一様となることが、高いアバランシェ降伏電圧を得る上で望まれる。　この施策として、特に、定格電圧100Vを超えるような半導体装置では、半導体基板の表面部において、高耐圧拡散層島の絶縁膜(フィールド絶縁膜)を介した表面上に同心円状で導体の構造物(フィールドプレート)を設ける構造が採用されてきた。
特許第１５９００７６号公報
しかしながら、フィールドプレートは、比較的厚く、かつ、下地となる半導体基板との誘電率比で、数分の一程度と小さい誘電率の絶縁物上に形成されるため、特に高耐圧拡散層島を上から見た場合の曲率の強いところでの半導体基板の表面部における電位分布は、フィールドプレートが存在する面での電位分布からかなり乖離されることもあり、半導体基板の表面近傍の内部において、局所的な高電界部を生じさせることとなり、高耐圧拡散層のアバランシェー降伏電圧を低下させていた。　また、フィールドプレートは、素子の端子に印加される電圧に応じた電位に決定される機構が必要となるが、従来では、この機構を、電位の抵抗分圧もしくは、容量分圧によりおこなっており、前者は、定常的なリーク電流の増大をもたらし、後者は、半導体装置の製造プロセス工程の増加をもたらしていた。　また、ドレイン拡散層の電位は、その上部の絶縁膜の帯電状況の影響を、とりわけ、後者の容量分圧方式ではさらに受けやすく、長時間の使用において、アバランシェ降伏電圧を低下させるといった信頼性上の問題を引き起こしていた。
本発明は、上記問題点を解決し、高い耐圧を有する横型半導体装置を提案することを目的とする。
　
　　　高耐圧拡散層島の表面に、高耐圧拡散層島とは反対の導電型で、高耐圧拡散層島に接続された電極に定格電圧とされる電圧が印加されても、空乏化されることのない1本以上の高濃度のフローティング拡散層(1E18 atoms/cc以上)を高耐圧拡散層からの電極引き出し部を中心に同心円状に形成させる。
　　　　本発明によれば、半導体基板の内部に、素子の構造で確定できる環状の等電位領域を、同心円状に多段化構成に設計でき、段数を増加させていくことで容易に安定化した高耐圧構造を実現できる。また、同心円状に確定した個々の電位のもとでのRESURF化が可能で、高電位側の中心部(第二導電型高濃度拡散層)から外周部(第２導電型半導体拡散層島の表面外輪部)にかけて多段構成により、より安定したRESURF動作が可能であり、素子の低抵抗化が図れる。また、半導体基板の内部構造で、個々の環状の同電位拡散層の電位を確定できるため、通常、経年使用で帯電してくる、上部の絶縁膜の帯電状態の影響を受けにくく、長期使用における降伏電圧の低下といった信頼性問題を引き起こしにくい。
本発明の実施例１に係わる構造である。 本発明の実施例１において、高電位電極と低電位電極に電圧印加した時の、高電位電極および拡散層の電位である。 本発明の実施例２に係わる構造である。 本発明の実施例３に係わる構造である。 本発明の実施例４に係わる構造である。 本発明の実施例５に係わる構造である。
以下、本発明の実施の形態となる構造について説明する。
図１に本発明の実施例１の構造を示す。図において半導体装置は、外側の第１導電型高濃度環状フローティング拡散層(105a)と内側の第１導電型高濃度環状フローティング拡散層(105b)の２本の第１導電型高濃度環状フローティング拡散層を有し、高電位電極(104)及び、低電位電極(110)を電極とするダイオード素子に適用している。また、図２に、本実施例において、高電位電極(104)に、低電位電極(110)に対して電圧印加させた時の、高電位電極(104)の電位(616)、外側の第１導電型高濃度環状フローティング拡散層(105a)の電位(617)、内側の第１導電型高濃度環状フローティング拡散層(105b)の電位(619)を示す。第１導電型半導体基板(101)の表面に、第２導電型半導体拡散層島(102)が形成され、第２導電型半導体拡散層島(102)の表面には、中央部に第２導電型高濃度拡散層(103)、第２導電型高濃度拡散層(103)を環状に囲むよう同心円状で２本の、内側の第１導電型高濃度環状フローティング拡散層(105b)、及び、外側の第１導電型高濃度環状フローティング拡散層(105a)が形成され、第２導電型高濃度拡散層(103)の表面には、高電位電極(104)が電気的に接触し形成される。　また、第１導電型半導体基板(101)の表面には、第１導電型半導体拡散層島(102)から数ミクロン程度の距離で離間した位置に、第1導電型高濃度拡散層(109)が形成され、第1導電型高濃度拡散層(109)の表面には、低電位電極(110)が電気的に接触し形成される。　第1導電型半導体基板(101)の表面で、第2導電型高濃度拡散層(103)、内側の該第一導電型高濃度環状フローティング拡散層(105b)、外側の第1導電型高濃度環状フローティング拡散層(105a)、及び、第1導電型高濃度拡散層(109)を除く部分には、厚さ0.5um程度のフィールド絶縁膜(106)が形成される。　低電位電極(110)に対し、高電位電極(104)に、第１導電型半導体基板(101)と第２導電型半導体拡散層島(102)の間が逆バイアス状態となる極性で電圧を印加し増大していくと、第１導電型半導体基板(101)と第２導電型半導体拡散層島(102)の間に空乏層が形成され成長していく。　この過程において、空乏層の高電位電極側の先端が、外側の第１導電型高濃度環状フローティング拡散層(105a)に接触すると、外側の第１導電型高濃度環状フローティング拡散層(105a)の内部に電位障壁にて閉じ込められていた第１導電型の自由キャリアは、この状態で定常になる電位(618)となるまで、空乏層を貫通し流出していく。　この定常になる電位(618)は、第１導電型半導体基板(101)の表面近傍で、外側の第１導電型高濃度環状フローティング拡散層(105a)から外側の半導体拡散層構造、すなわち、この部分の空乏層における空間電荷密度分布で支配的に確定される。　外側の第１導電型高濃度環状フローティング拡散層(105a)は、高濃度であるがゆえ、完全には空乏化されず、自由キャリアは残存するため、環状の全部分において同じ電位となり、その電位は、環状の全領域において、最初に空乏層の先端が外側の第１導電型高濃度環状フローティング拡散層(105a)に接触したときの、高電位電極(104)に印加した電位となる。　さらに、高電位電極(104)を上昇していくと、空乏層はさらに成長するが、その成長過程においても、外側の第１導電型高濃度環状フローティング拡散層(105a)は空乏化しない領域をのこしながら、空乏層の先端は、内側の第１導電型高濃度環状フローティング拡散層(105b)に向かう。　この過程においても、外側の第１導電型高濃度環状フローティング拡散層(105a)の電位は一定値(617)を維持する。 空乏層の先端が、環状の全領域において最初に内側の第１導電型高濃度環状フローティング拡散層(105b)に接触した場合、空乏層の先端が、環状の全領域において、最初に外側の第１導電型高濃度環状フローティング拡散層(105a)に接触した場合と同様の現象が起きる。　内側の第１導電型高濃度環状フローティング拡散層(105b)の電位は、さらに高電位電極(104)に印加される電圧を印加しても、一定値(619)に保たれる。　この内側の第１導電型高濃度環状フローティング拡散層(105b)が保つ一定値の電位と、すでに一定値にたもたれている、外側の第１導電型高濃度環状フローティング拡散層(105b)との電位(618)との差(620)は、第１導電型半導体基板(101)の表面近傍で、内側の第１導電型高濃度環状フローティング拡散層(105b)と外側の第１導電型高濃度環状フローティング拡散層(105a)の半導体拡散層構造、すなわち、この部分の空乏層における空間電荷密度分布で支配的に確定される。高電位電極(104)に印加させる過程で、上述の空乏層の先端がそれぞれの第１導電型高濃度環状フローティング拡散層(105a, 105b)に最初に接触した電位にそれぞれ全領域確定されることにより、半導体装置内での製造ばらつきや曲率部での影響を電圧印加の途中で一旦リセットし、かつ、構造上確保される新たな内部での固定された電圧｛図２(617)、(619)｝をもとに、新たな素子内領域でさらに空乏層を成長できる特徴がある。　また、素子内の電界設計を、第２導電型高濃度拡散層(103)と内側の第１導電型高濃度環状フローティング拡散層(105b)、内側の第１導電型高濃度環状フローティング拡散層(105b)と外側の第１導電型高濃度環状フローティング拡散層(105a)、外側の第１導電型高濃度環状フローティング拡散層(105a)と第１導電型高濃度拡散層(109)とを区分的に構造により確定できるという特徴もある。　上述した特徴により、本実施例は、区分的に環状の全領域で設計される電位を積み上げられるため、高耐圧を用意に実現できるという利点がある。　本実施例では、高濃度環状フローティング拡散層は２本の例を示したが、さらに高濃度環状フローティング拡散層を増やせば、さらなる高耐圧化が可能である。　高濃度環状フローティング拡散層は、完全には空乏化しないため、電界ドリフト領域にありながら、電界ドリフトには貢献できず、そのため、この点においては、素子面積利用効率の観点で不利とはなるが、ドリフト長の長い100Vを超えるような素子において、また、最新の微細化技術により、高濃度環状フローティング拡散層の幅を狭く形成できることにより、このことによる素子面積利用効率上の欠点は軽微に抑制できる。　本素子は、電位を設計によって確実化させた環状の等電位層を半導体基板の表面上に同心円状に形成できるため、半導体装置を長期間にわたって使用することによって生じるフィールド絶縁膜やその上部にある絶縁膜の帯電の影響はほとんど受けず、長期間の使用での降伏電圧低下といった信頼性問題も起こしにくい。
図３に実施例２の構造を示す。　実施例１の構造に対し、フィールド酸化膜(206)の上にフィールドプレート膜(207)を形成し、フィールド酸化膜(206)と、隣接する高濃度環状フローティング拡散層(205a, 205b)もしくは、第１導電型高濃度拡散層(209)と接続される。　このフィールドプレート膜(207)は、フィールド酸化膜(206)とフィールド酸化膜(206)が形成されない部分の境界周辺で、等電位線が急峻に曲げられ、局所的に電界が上昇することを防止することに有効であり、フィールドプレート膜(207)をどの電位の半導体拡散層と接続するかは、設計段階で電界シミュレーションにより決定できる。
図４に実施例３の構造を示す。　　実施例１の構造に対し、内側の高濃度環状フローティング拡散層(305b), 外側の高濃度環状フローティング拡散層(305a)において、それぞれが内包されるように第１導電型中濃度環状フローティング拡散層(308)をそれぞれ形成させる構造をしている。　それぞれの第１導電型中濃度環状フローティング拡散層(308)は、
高電位電極(304)の印加電圧を上昇させる際、その下部にある第２導電型半導体拡散層島(302)の底面領域を同時に空乏化させるように設定する。　このことのより、第２導電型半導体拡散層島(302)の底面近傍の不純物濃度を高くすることが可能となり、半導体素子の内部抵抗を小さくすることが可能となる。(RESURF効果)　
図５に実施例４の構造を示す。　本実施例は、本発明を横型DMOS (LDMOS)に応用した実施例である。 第１導電型半導体基板(401)の表面にドレイン拡散層となる、第２導電型半導体拡散層島(402)及び、第１導電型中濃度ボディー拡散層(414)が、ゲート領域となる部分で離間されて形成される。　第２導電型半導体拡散層島(402)の中央部付近の表面には、第２導電型高濃度ドレイン拡散層(403)が形成され、その上部には、金属体のドレイン電極(404)が電気的に接続されるように形成される。第２導電型半導体拡散層島(402)と第１導電型中濃度ベース拡散層(414)の間で第１導電型半導体基板(401)の表面にはゲート酸化膜(411)が、第２導電型半導体拡散層島(402)及び第１導電型中濃度ベース拡散層(414)とそれぞれ多少の余裕でオーバーラップするように形成される。　第２導電型半導体拡散層島(402)の表面で、第２導電型高濃度ドレイン拡散層(403)とゲート酸化膜(411)の間において、第２導電型高濃度ドレイン拡散層(403)を囲むように、内側の第１導電型高濃度環状フローティング拡散層(405b)と、外側の第１導電型高濃度環状フローティング拡散層(405a)が形成され、第２導電型半導体拡散層島(402)の表面で、第２導電型高濃度ドレイン拡散層(403)、内側の第１導電型高濃度環状フローティング拡散層(405b)、外側の該第一導電型高濃度環状フローティング拡散層(405a)、及び、ゲート酸化膜(411)以外の領域には、フィールド絶縁膜(406)が形成される。　ゲート酸化膜(411)には、ゲート電極(412)が、ドレイン中心方向、すなわち、第２導電型高濃度ドレイン拡散層(403)に向かう方向に、フィールド絶縁膜(406)と多少オーバ－ラップするように延長して形成される。　第１導電型中濃度ベース拡散層(414)の表面には、ゲート酸化膜(411)と接し、かつ内包されるように第２導電型高濃度ソース拡散層(413)が、また、それ以外の部分には、第１導電型高濃度ボディー拡散層(415)が形成される。　第１導電型中濃度ベース拡散層(414)の表面には、第２導電型高濃度ソース拡散層(413)と第１導電型高濃度ボディー拡散層(415)にわたってソース電極(410)が形成される。 内側の第１導電型高濃度環状フローティング拡散層(405b)及び、外側の第１導電型高濃度環状フローティング拡散層(405a)には、それぞれ内包されるように、また、第２導電型半導体拡散層島(402)に内包されるように、第１導電型中濃度環状フローティング拡散層(408)が形成される。　第２導電型半導体拡散層島(402)の表面において、第２導電型高濃度ドレイン拡散層(403)、環状の該第１導電型高濃度環状フローティング拡散層(405a, 405b)により分離され個々の該フィールド絶縁膜(406)上には、それぞれ、1本もしくは２本のフィールドプレート膜(407)が形成され、それぞれ図5に示すように特定の電位となるよう配線がほどこされている。　本実施例は、横型MOS素子に適用した例であり、今まで述べてきたように、従来構造と比較し、高いドレインソース間定格電圧、低いオン抵抗、高い信頼性を同時に達成させるものである。第4の実施例においては、個別の第1導電型高濃度環状フローティング拡散層(405a, 405b)のそれぞれに、第1導電型中濃度環状フローティング拡散層(408)を形成しているが、双方の第1導電型高濃度環状フローティング拡散層(405a, 405b)を同時に内包させて、第1導電型中濃度環状フローティング拡散層(408)を分けない構造も可能である。
実施５の構造を、図６に示す。　実施例４の構造との違いは、第１導電型中濃度環状フローティング拡散層(508)は一つであり、内側の第一導電型高濃度環状フローティング拡散層(505b)と外側の第一導電型高濃度環状フローティング拡散層(505a)を同時に内包している点である。
101 第１導電型半導体基板
 
102 第２導電型半導体拡散層島
103 第２導電型高濃度拡散層
   
104 高電位電極
105a  第１導電型高濃度環状フローティング拡散層(外側)
105b 第１導電型高濃度環状フローティング拡散層(内側)
106 フィールド絶縁膜
    
109 第１導電型高濃度拡散層
110 低電位電極
616 高電位電極の電位
617 第１導電型高濃度環状フローティング拡散層（外側）の電位
618 第１導電型高濃度環状フローティング拡散層（外側）のクランプ電圧
619 第１導電型高濃度環状フローティング拡散層（内側）の電位
620  　第１導電型高濃度環状フローティング拡散層（内側）と第１導電型高濃度状フローング拡散層（外側）との間のクランプ電圧
621 高電位電極と、第１導電型高濃度環状フローティング拡散層（内側）と間の電圧

201 第１導電型半導体基板
  
202 第２導電型半導体拡散層島
203 第２導電型高濃度拡散層
   
204 高電位電極
205a  第１導電型高濃度環状フローティング拡散層(外側)
205b 第１導電型高濃度環状フローティング拡散層(内側)
206 フィールド絶縁膜
    
207 フィールドプレート膜
209 第１導電型高濃度拡散層
210 低電位電極

301 第１導電型半導体基板
   
302 第２導電型半導体拡散層島
303 第２導電型高濃度拡散層 
 
304 高電位電極
305a  第１導電型高濃度環状フローティング拡散層(外側)
305b 第１導電型高濃度環状フローティング拡散層(内側)
306 フィールド絶縁膜
   
308 第１導電型中濃度環状フローティング拡散層
309 第１導電型高濃度拡散層
   
310 低電位電極

401 第１導電型半導体基板
  
402 第２導電型半導体拡散層島
403 第２導電型高濃度ドレイン拡散層
  
404 ドレイン電極
405a 第１導電型高濃度環状フローティング拡散層(外側)
405b 第１導電型高濃度環状フローティング拡散層(内側)
406 フィールド絶縁膜
    
407 フィールドプレート膜
408 第１導電型中濃度環状フローティング拡散層
 
411 ゲート酸化膜
412 ゲート電極
    
413 第２導電型高濃度ソース拡散層
414 第１導電型中濃度ベース拡散層
  
415 第１導電型高濃度ボディー拡散層

501 第１導電型半導体基板
   
502 第２導電型半導体拡散層島
503 第２導電型高濃度ドレイン拡散層
  
504 ドレイン電極
505a 第１導電型高濃度環状フローティング拡散層(外側)
505b 第１導電型高濃度環状フローティング拡散層(内側)
506 フィールド絶縁膜
    
507 フィールドプレート膜
508 第１導電型中濃度環状フローティング拡散層
 
511 ゲート酸化膜
512 ゲート電極
    
513 第２導電型高濃度ソース拡散層
514 第１導電型中濃度ベース拡散層
  
515 第１導電型高濃度ボディー拡散層

Claims (4)

  1. 第１導電型半導体基板の表面に第２導電型半導体拡散層島が形成され、前記第２導電型半導体拡散層島の表面の中央部には、1x10^18 atoms/cm2 以上の濃度にドープされた第２導電型高濃度拡散層が形成され、前記第２導電型高濃度拡散層の表面上には、金属体が電気的に接触して高電位電極が形成され、前記第２導電型半導体拡散層島の表面で、前記第２導電型高濃度拡散層を中心に囲むように1x10^18atoms/cm2以上の濃度にドープされた、１本以上で環状の第１導電型高濃度環状フローティング拡散層が同心円状に形成され、前記第２導電型半導体拡散層島の表面で、隣り合う前記第１導電型高濃度環状フローティング拡散層との間、及び、最内周の前記第１導電型高濃度環状フローティング拡散層と前記第２導電型高濃度拡散層の間には、厚さ0.2um以上のフィールド絶縁膜が形成され、すくなくとも、前記高電位電極を電極のひとつとして有する半導体装置。
  2. 請求項１の半導体装置において、フィールド酸化膜上に、導電性であるフィールドプレート膜が形成され、前記フィールドプレート膜は、前記第２導電型高濃度拡散層もしくは前記第１導電型高濃度環状フローティング拡散層もしくは前記半導体基板と電気的に接続される構造を有する半導体装置。
  3. 請求項１の半導体装置において、前記第２導電型半導体拡散層島に内包され、個々で任意の１個もしくは隣接する複数個の前記第１導電型高濃度環状フローティング拡散層を内包するように、濃度1x10^16/cm2以上かつ濃度1x10^18/cm2以下にドープされた第１導電型中濃度環状フローティング拡散層が形成される半導体装置。
  4. 請求項2の半導体装置において、前記第２導電型半導体拡散層島に内包され、個々で任意の１個もしくは隣接する複数個の前記第１導電型高濃度環状フローティング拡散層を内包するように、濃度1x10^16/cm2以上かつ濃度1x10^18/cm2以下にドープされた前記第１導電型中濃度環状フローティング拡散層が形成される半導体装置。
PCT/JP2021/016920 2021-04-28 2021-04-28 半導体装置 WO2022230093A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/016920 WO2022230093A1 (ja) 2021-04-28 2021-04-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/016920 WO2022230093A1 (ja) 2021-04-28 2021-04-28 半導体装置

Publications (1)

Publication Number Publication Date
WO2022230093A1 true WO2022230093A1 (ja) 2022-11-03

Family

ID=83848016

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/016920 WO2022230093A1 (ja) 2021-04-28 2021-04-28 半導体装置

Country Status (1)

Country Link
WO (1) WO2022230093A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121738A (ja) * 1991-10-24 1993-05-18 Fuji Electric Co Ltd Ｍｉｓｆｅｔを有する半導体装置
JPH0823091A (ja) * 1994-07-06 1996-01-23 Nec Kansai Ltd 電界効果トランジスタ及びその製造方法
US20080067624A1 (en) * 2006-09-19 2008-03-20 Xingbi Chen Lateral high-voltage devices with optimum variation lateral flux by using field plate
JP2014120534A (ja) * 2012-12-13 2014-06-30 Renesas Electronics Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121738A (ja) * 1991-10-24 1993-05-18 Fuji Electric Co Ltd Ｍｉｓｆｅｔを有する半導体装置
JPH0823091A (ja) * 1994-07-06 1996-01-23 Nec Kansai Ltd 電界効果トランジスタ及びその製造方法
US20080067624A1 (en) * 2006-09-19 2008-03-20 Xingbi Chen Lateral high-voltage devices with optimum variation lateral flux by using field plate
JP2014120534A (ja) * 2012-12-13 2014-06-30 Renesas Electronics Corp 半導体装置

Similar Documents

Publication Publication Date Title
KR100683293B1 (ko) 고내압 반도체장치
JP4123935B2 (ja) ラテラル薄膜ｓｏｉ装置及びその製造方法
WO2011101955A1 (ja) 半導体装置
KR101353903B1 (ko) 반도체 장치
US6617652B2 (en) High breakdown voltage semiconductor device
CN108682689B (zh) 横向扩散金属氧化物半导体结构和其形成方法
CN108807543B (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN108682690B (zh) 横向扩散金属氧化物半导体器件和其制造方法
JPH0677470A (ja) 半導体装置
CN108701713A (zh) 在垂直功率半导体装置中的源极－栅极区域架构
US10340147B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
JP2001237423A (ja) 高耐圧半導体装置
CN110718585A (zh) Ldmos器件及其制造方法
JP3654872B2 (ja) 高耐圧半導体装置
JP3749191B2 (ja) 高耐圧半導体装置
CN219513109U (zh) 一种中高压屏蔽栅极功率mosfet版图
WO2022230093A1 (ja) 半導体装置
JP6471811B2 (ja) 半導体装置
TWI773254B (zh) 高壓元件及其製造方法
US6815798B2 (en) Integrated capacitor for sensing the voltage applied to a terminal of an integrated or discrete power device on a semiconductor substrate
KR101590943B1 (ko) 러기드니스가 강화된 수퍼정션 모스펫
TWI500147B (zh) 橫向擴散金氧半導體元件
CN110612598B (zh) 半导体装置
KR102472577B1 (ko) 반도체 장치
CN111554740A (zh) 功率半导体器件

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21939254

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21939254

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP