WO2022220130A1 - 過渡電圧吸収素子及び過渡電圧吸収回路 - Google Patents

過渡電圧吸収素子及び過渡電圧吸収回路 Download PDF

Info

Publication number
WO2022220130A1
WO2022220130A1 PCT/JP2022/016131 JP2022016131W WO2022220130A1 WO 2022220130 A1 WO2022220130 A1 WO 2022220130A1 JP 2022016131 W JP2022016131 W JP 2022016131W WO 2022220130 A1 WO2022220130 A1 WO 2022220130A1
Authority
WO
WIPO (PCT)
Prior art keywords
stray capacitance
transient voltage
parasitic
signal line
path
Prior art date
Application number
PCT/JP2022/016131
Other languages
English (en)
French (fr)
Inventor
達也 大原
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2023514593A priority Critical patent/JPWO2022220130A1/ja
Priority to CN202280028181.1A priority patent/CN117178359A/zh
Publication of WO2022220130A1 publication Critical patent/WO2022220130A1/ja
Priority to US18/485,504 priority patent/US20240039275A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/005—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection avoiding undesired transient conditions
    • H02H9/007—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection avoiding undesired transient conditions avoiding or damping oscillations, e.g. fenoresonance or travelling waves
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks

Definitions

  • the present invention relates to a transient voltage absorbing element that absorbs transient abnormal voltages caused by ESD (electrostatic discharge) and the like, lightning surges, switching surges and other surges, and transient voltage absorbing circuits that include the same and protect electronic devices. .
  • ESD electrostatic discharge
  • Patent Document 1 discloses a transient voltage absorption circuit that uses a mutual induction element or the like to suppress the influence of the stray capacitance component of the transient voltage absorption element.
  • a series LC filter is configured with the stray capacitance of a diode, the frequency band of the input signal is included in the pass band of the filter, and the main frequency of the surge is included in the attenuation band of the filter.
  • a voltage absorption circuit is shown.
  • FIG. 20 is a circuit diagram of a conventional transient voltage absorption circuit.
  • the transient voltage absorbing circuit comprises a first terminal T1, a second terminal T2, a third terminal T3, and a signal line SL existing between the first terminal T1 and the second terminal T2.
  • the third terminal T3 is connected to a reference potential such as ground.
  • inductors La and Lb are connected in series to the signal line SL, and a diode BD as a transient voltage absorbing element is shunt-connected between the signal line SL and the third terminal T3 (reference potential). .
  • a stray capacitance exists in the diode BD as a transient voltage absorbing element.
  • FIG. 21 is a diagram showing frequency characteristics of the transmission coefficient S21 of the transient voltage absorption circuit shown in FIG.
  • the characteristic curve A is the frequency of the transient voltage absorption circuit when the stray capacitance is 0.1 pF
  • the characteristic curve B is the stray capacitance of 0.3 pF
  • the characteristic curve C is the stray capacitance of 0.5 pF.
  • the 20 GHz band is a frequency band of frequencies to be passed.
  • “20 GHz” is only an example here.
  • the area of the PN junction must be reduced in order to reduce the capacitance value of the stray capacitance that is the depletion layer of the diode.
  • an object of the present invention is to provide a transient voltage absorption circuit in which the transient voltage absorption function of the transient voltage absorption element is enhanced without deteriorating the high frequency pass characteristics of the transmission line.
  • a transient voltage absorbing element as an example of the present disclosure is a transient voltage absorbing element connected in a shunt between a signal line to which an inductor is connected in series and a reference potential, wherein the signal line and the reference potential
  • the capacitiveness of the path formed between and has frequency dependence, and the capacitiveness of the path is smaller in the frequency band of the signal propagating on the signal line than in the frequency band other than the frequency band of the signal.
  • a transient voltage absorbing element as an example of the present disclosure is a transient voltage absorbing element connected in a shunt between a signal line to which an inductor is connected in series and a reference potential, wherein the signal line and the reference potential a first stray capacitance, a first parasitic inductor, and a first parasitic resistance connected in series in a first path connected in a shunt between the signal line and the reference potential;
  • a second path connected in series includes a second stray capacitance, a second parasitic inductor, and a second parasitic resistance, and the first parasitic inductor and the first parasitic inductor in the frequency band of the signal propagating on the signal line Unlike the first parasitic impedance due to one parasitic resistance and the second parasitic impedance due to the second parasitic inductor and the second parasitic resistance, the frequency band of the signal among the first parasitic impedance and the second parasitic impedance characterized in that the influence of the first stray capacitance inserted into
  • a transient voltage absorption circuit as an example of the present disclosure includes a transient voltage absorption element shunt-connected between a signal line and a reference potential, and an inductor connected in series to the signal line.
  • the capacitiveness of the path formed between the signal line and the reference potential has frequency dependence, and the capacitiveness of the path varies within the frequency band of the signal propagating on the signal line. It is characterized by being smaller than other frequency bands.
  • a transient voltage absorption circuit as an example of the present disclosure includes a transient voltage absorption element shunt-connected between a signal line and a reference potential, and an inductor connected in series to the signal line.
  • a first path connected in a shunt between the signal line and the reference potential includes a first stray capacitance, a first parasitic inductor and a first parasitic resistance, which are connected in series;
  • a second path connected in a shunt between the signal line and the reference potential includes a second stray capacitance, a second parasitic inductor, and a second parasitic resistance, which are connected in series, and propagates through the signal line.
  • the first parasitic impedance and the second parasitic impedance, the first stray capacitance inserted in the first path or the second stray capacitance inserted in the second path on the higher side of the parasitic impedance in the frequency band of the signal It is characterized in that the effect of capacity is suppressed.
  • the present invention it is possible to obtain a transient voltage absorption circuit in which the surge absorption function of the transient voltage absorption element is enhanced without deteriorating the high frequency pass characteristics of the transmission line.
  • FIG. 1 is a circuit diagram of a transient voltage absorption circuit 101 according to the first embodiment.
  • FIG. 2 is a circuit diagram of a specific configuration example of the transient voltage absorption circuit 101 shown in FIG.
  • FIG. 3A is a diagram showing the frequency dependence of the stray capacitance of the transient voltage absorbing element 11 (generated between the signal line SL of the transient voltage absorbing circuit 101 and the third terminal T3 (reference potential)).
  • FIG. 3B is a diagram showing the frequency dependence of the impedance of the transient voltage absorbing element 11.
  • FIG. 4 is a plan view of the transient voltage absorbing element 11.
  • FIG. 5 is a cross-sectional view of the XX portion in FIG. 4.
  • FIG. 6 is a circuit diagram of the transient voltage absorbing element 11 shown in FIG.
  • FIG. 7 is a plan view of a transient voltage absorbing element 11 different from the example shown in FIG.
  • FIG. 8 is a diagram showing the frequency dependence of the impedance due to the stray capacitance of the transient voltage absorbing element 11.
  • FIG. 9 is a diagram showing frequency characteristics of the transmission coefficient S21 of the transient voltage absorption circuit 101.
  • FIG. FIG. 10 is a perspective view of the transient voltage absorbing element 12 according to the second embodiment.
  • FIG. 11 is a plan view of a pattern of conductors connected to diodes of the transient voltage absorbing element 12 .
  • FIG. 12 is a diagram showing the intensity of the electric field at each part of the conductor viewed from the back surface.
  • FIG. 13 is a cross-sectional view of the transient voltage absorbing element 13 according to the third embodiment.
  • FIG. 14 is a circuit diagram of transient voltage absorption circuit 103 having transient voltage absorption element 13 .
  • 15(A) and 15(B) are sectional views of the transient voltage absorbing element 14 according to the fourth embodiment.
  • FIG. 16 is a circuit diagram of the transient voltage absorption circuit 105 according to the fifth embodiment.
  • FIG. 17 is a cross-sectional view of the transient voltage absorbing element 16 according to the sixth embodiment.
  • FIG. 18A is a circuit diagram of the transient voltage absorption circuit 106 having the transient voltage absorption element 16.
  • FIG. 18B is a circuit diagram of a transient voltage absorption circuit including the transient voltage absorption element 11 shown in FIG.
  • FIG. 19 is a circuit diagram of the transient voltage absorption circuit 107 according to the seventh embodiment.
  • FIG. 20 is a circuit diagram of a conventional transient voltage absorption circuit.
  • FIG. 21 is a diagram showing frequency characteristics of the transmission coefficient S21 of the transient voltage absorption circuit shown in FIG.
  • FIG. 1 is a circuit diagram of a transient voltage absorption circuit 101 according to the first embodiment.
  • the transient voltage absorption circuit 101 comprises a first terminal T1, a second terminal T2, a third terminal T3, and a signal line SL existing between the first terminal T1 and the second terminal T2.
  • the third terminal T3 is connected to a reference potential such as ground.
  • inductors La and Lb are connected in series to the signal line SL, and a transient voltage absorbing element 11 is shunt-connected between the signal line SL and the third terminal T3 (reference potential).
  • the transient voltage absorbing element 11 is a two-terminal element, and has a diode as a main part between its terminals. Also, the transient voltage absorbing element 11 includes a first stray capacitance C1, a first parasitic inductor L1, a first parasitic resistance R1, a second stray capacitance C2, a second parasitic inductor L2, and a second parasitic resistance R2 as parasitic components. Prepare.
  • the diode consists of two diodes connected in series with their forward directions reversed to each other.
  • the inductors La and Lb are inductance components included in the signal line SL, and the inductors La and Lb are illustrated as circuit elements in FIG.
  • the transient voltage absorption circuit 101 constitutes a low-pass filter with the inductors La and Lb and the stray capacitance component of the transient voltage absorption element 11 .
  • the transient voltage absorbing element 11 has a first path 1 connected in a shunt between the signal line SL and the third terminal T3, and a second path connected in a shunt between the signal line SL and the third terminal T3.
  • the first path 1 includes a first stray capacitance C1, a first parasitic inductor L1, and a first parasitic resistance R1, which are connected in series.
  • the second path 2 includes a second stray capacitance C2, a second parasitic inductor L2, and a second parasitic resistance R2, which are connected in series.
  • the parasitic impedance due to the first parasitic inductor L1 and the first parasitic resistor R1 is represented by a first parasitic impedance Z1P
  • the parasitic impedance due to the second parasitic inductor L2 and the second parasitic resistor R2 is represented by a second parasitic impedance Z2P.
  • Z1P represents the value of the first parasitic impedance Z1P
  • Z2P represents the value of the second parasitic impedance Z2P. Due to this, the resonance frequencies of the first path 1 and the second path 2 are different.
  • FIG. 2 is a circuit diagram of a specific configuration example of the transient voltage absorption circuit 101 shown in FIG.
  • the transient voltage absorption circuit 101 comprises diodes BD connected in series with forward directions opposite to each other.
  • the diode BD has stray capacitance caused by the diode, such as depletion layer capacitance and stray capacitance generated between wirings conducting to the BD diode.
  • the first stray capacitance C1 of the transient voltage absorption circuit 101 shown in FIG. 1 constitutes stray capacitance caused by the diode BD.
  • the second stray capacitance C2 of the transient voltage absorption circuit 101 shown in FIG. 1 is stray capacitance other than the depletion layer capacitance of the diode.
  • FIG. 3A is a diagram showing the frequency dependence of the stray capacitance of the transient voltage absorbing element 11 (generated between the signal line SL of the transient voltage absorbing circuit 101 and the third terminal T3 (reference potential)).
  • FIG. 3B is a diagram showing the frequency dependence of the impedance of the transient voltage absorbing element 11.
  • Characteristic curves A in FIGS. 3A and 3B show the characteristics of the transient voltage absorbing element 11 according to the present embodiment, and characteristic curves B in FIGS. Characteristics of a transient voltage absorption element whose capacitance does not have frequency dependence are shown.
  • the stray capacitance of the transient voltage absorbing element 11 according to this embodiment is 0.38 pF at 1 GHz and 0.15 pF at 40 GHz.
  • the frequency band of communication signals is from 10 GHz to 20 GHz.
  • FIG. 4 is a plan view of the transient voltage absorbing element 11.
  • FIG. 5 is a cross-sectional view of the XX portion in FIG. 4.
  • FIG. The transient voltage absorbing element 11 comprises a semiconductor substrate portion.
  • the semiconductor substrate portion includes a semiconductor substrate Sub, an epitaxial layer Epi, a trench TR, an insulator Ins1, and conductors Cond11, Cond12, Cond13.
  • Trench TR is formed from epitaxial layer Epi to semiconductor substrate Sub.
  • the epitaxial layer Epi is, for example, an N-type epitaxial layer formed on the semiconductor substrate Sub, and SiO 2 , SiN, or the like, for example, can be used as the material of the insulator Ins1.
  • Al or Cu, for example, can be used as the material of the conductors Cond11, Cond12, and Cond13.
  • a stray capacitance Cp of the diode is generated between the p+ region and the n+ region (depletion layer of the diode).
  • a stray capacitance Cg is formed between the conductor Cond11 and the conductor Cond12 that conduct to the diode and between the conductor Cond13 and the conductor Cond12.
  • a stray capacitance Cs is formed between the conductors Cond11, Cond12, Cond13 of the wiring layer and the semiconductor substrate.
  • the first stray capacitance C1 shown in FIG. 1 corresponds to the combined capacitance of the stray capacitance Cp of the depletion layer of the diode BD shown in FIG. 2 and the stray capacitance Cg between the conductors.
  • the second stray capacitance C2 corresponds to the stray capacitance Cs formed between the conductors Cond11, Cond12, Cond13 and the semiconductor substrate Sub.
  • FIG. 6 is a circuit diagram of the transient voltage absorbing element 11 shown in FIG. Broken arrows in FIG. 4 indicate the path and direction of the current flowing through the transient voltage absorbing element 11 . That is, when a positive potential is applied to the leftmost conductor Cond11 in FIG. 4 and a voltage exceeding the forward voltage is applied to each diode, [Cond11] ⁇ [p+] ⁇ [n+] ⁇ [ Cond12] ⁇ [p+] ⁇ [n+] ⁇ [Cond13]. Further, when a positive potential is applied to the rightmost conductor Cond13 in FIG. 4 and a voltage exceeding the forward voltage is applied to each diode, [Cond13] ⁇ [p+] ⁇ [n+] ⁇ [ Cond12] ⁇ [p+] ⁇ [n+] ⁇ [Cond11].
  • FIG. 7 is a plan view of a transient voltage absorbing element 11 different from the example shown in FIG.
  • the positional relationship between the n+ region and the p+ region is different from the example shown in FIG.
  • FIG. 7 when a positive potential is applied to the leftmost conductor Cond11 in FIG. 7 and a voltage exceeding the forward voltage is applied to each diode, [Cond11] ⁇ [p+] ⁇ [n+] ⁇ [Cond12] ⁇ [p+] ⁇ [n+] ⁇ [Cond13].
  • a positive potential is applied to the rightmost conductor Cond13 in FIG. 7 and a voltage exceeding the forward voltage is applied to each diode
  • FIG. 8 is a diagram showing the frequency dependence of the impedance due to the stray capacitance of the transient voltage absorbing element 11.
  • the horizontal axis is frequency and the vertical axis is impedance.
  • a characteristic curve Z1 in FIG. 8 indicates the frequency dependence of the impedance of the first path 1 in FIG. 1, and a characteristic curve Z2 indicates the frequency dependence of the impedance of the second path 2 in FIG.
  • a characteristic curve Z1//Z2 indicates the frequency dependence of the impedance of the transient voltage absorbing element 11.
  • range A indicates the frequency range from 1 GHz to 5.4 GHz
  • range B indicates the frequency range from 5.4 GHz to 18 GHz
  • range C indicates the frequency range from 18 GHz to 50 GHz.
  • the resonance point of the low-pass filter shifts to a higher frequency range than in the conventional transient voltage absorption circuit.
  • Z1P> When it is Z2P, in the range B, the influence of the first stray capacitance C1 in FIG. 1 is suppressed.
  • the combined capacitance of the stray capacitance Cp of the depletion layer of the diode BD and the stray capacitance Cg between the conductors conducting the diode is substantially invisible.
  • Z1P ⁇ Z2P in the range B, the influence of the second stray capacitance C2 in FIG. 1 is suppressed. That is, in the example shown in FIG. 2, the stray capacitance Cs is substantially invisible between the conductor conducting to the diode and the semiconductor substrate Sub.
  • FIG. 9 is a diagram showing frequency characteristics of the transmission coefficient S21 of the transient voltage absorption circuit 101.
  • a characteristic curve A indicates the characteristics of the transient voltage absorption circuit 101 according to this embodiment.
  • a characteristic curve B is a comparative example, and the characteristic when the first parasitic impedance Z1P and the second parasitic impedance Z2P shown in FIG. , which corresponds to the characteristic B in FIGS. 3A and 3B in terms of capacitiveness.
  • the communication signal is shunted to the third terminal T3 (reference potential) at around 20 GHz propagating through the signal line SL. In this example it drops to about -5 dB at 20 GHz.
  • the capacitance is low near 20 GHz as shown by characteristic A shown in FIGS. 3A and 3B. Therefore, as shown in FIG. 9, the resonance point of the low-pass filter shifts to a higher frequency range than the transient voltage absorption circuit of the conventional configuration. As a result, the signal power transmitted through the signal line SL only drops to about -0.5 dB at 20 GHz.
  • FIG. 10 is a perspective view of the transient voltage absorbing element 12 according to the second embodiment. However, the upper portion of the conductor pattern that conducts to the diode is not shown.
  • a transient voltage absorbing element 12 shown in FIG. 10 includes a semiconductor substrate Sub, an N-type epitaxial layer Epi, an insulator Ins1, and conductors Cond11, Cond12, Cond13. These basic configurations are the same as those shown in FIG.
  • FIG. 11 is a plan view of a conductor pattern that conducts to a diode of the transient voltage absorbing element 12.
  • FIG. A plurality of p+ regions are each surrounded by n+ regions.
  • the plurality of p+ regions on the left side in FIG. 11 are electrically connected to the conductor Cond11, and the plurality of n+ regions on the left side are electrically connected to the conductor Cond12.
  • the right n+ region in FIG. 11 is electrically connected to the conductor Cond12, and the right p+ region is electrically connected to the conductor Cond13.
  • the second stray capacitance C2 is mainly stray capacitance Cs generated between the conductor conducting to the diode shown in FIG. 5 and the semiconductor substrate.
  • the stray capacitance of the diode BD shown in FIG. 2 is mainly a combined capacitance of the stray capacitance Cp of the depletion layer of the diode shown in FIG. 5 and the stray capacitance Cg between the conductors conducting the diode.
  • FIG. 12 is a diagram showing the intensity of the electric field at each part of the conductor viewed from the back surface.
  • the upper part of FIG. 12 is the electric field intensity at 1 MHz and the lower part of FIG. 12 is the electric field intensity at 10 GHz.
  • the electric field intensity at the center of the conductor Cond11 is 3.1e6 V/m
  • the electric field intensity at the center of the conductor Cond11 is 4.5e5 V/m. That is, the electric field intensity at 10 GHz is reduced by about 85% compared to 1 MHz.
  • the stray capacitance Cs generated between the conductors Cond11, Cond13 and the semiconductor substrate shown in FIG. 2 becomes invisible (the influence thereof is suppressed), and a decrease in the signal strength of the communication signal is suppressed.
  • the stray capacitance Cs generated in the conductor Cond12 includes the series capacitance of the depletion layer stray capacitance Cp-Cp formed by the two diodes connected in series, and the stray capacitance Cs formed by the conductor Cond11 and the conductor Cond13. Since it is the stray capacitance generated between the midpoints of the series capacitance of -Cs, there is no potential difference applied to the stray capacitance Cs generated between the midpoints. Therefore, as shown in FIG. 12, substantially no electric field is generated in the conductor Cond12. However, due to the presence of another path such as parasitic capacitance due to the Cu wiring or the like formed above, some electric field is generated. However, even if such electric fields do occur, they can also be attenuated depending on the parasitic impedances present in the paths.
  • the intentional difference in the capacitive component of the transient voltage absorption element between the low frequency band to be absorbed and the high frequency band of the communication signal to be propagated will be considered as follows.
  • Low frequency band is the measurement frequency of the TVS data sheet, the frequency is 1 MHz, and is specified in section 4.7 of JISC5101-12019.
  • the high frequency band is the frequency band of communication signals, for example 10 GHz. As in the example shown in FIG. 12, if the electric field strength of the conductor conducting to the diode is 50% or less, it can be considered that there is the intentional difference.
  • FIG. 13 is a cross-sectional view of the transient voltage absorbing element 13 according to the third embodiment.
  • FIG. 14 is a circuit diagram of transient voltage absorption circuit 103 having transient voltage absorption element 13 .
  • the transient voltage absorption element 13 is composed of a semiconductor substrate portion and a rewiring portion.
  • the semiconductor substrate portion includes a semiconductor substrate Sub, an epitaxial layer Epi, a trench TR, an insulator Ins1, and conductors Cond11, Cond12, Cond13.
  • the rewiring portion includes insulators Ins2, Ins3, Ins4, and Ins5, a conductor Cond2, and pads Pad.
  • the epitaxial layer Epi is formed on the surface of the semiconductor substrate Sub.
  • a p+ region and an n+ region are formed in the surface layer of the epitaxial layer Epi.
  • An insulator Ins1 is formed on the surface of the epitaxial layer Epi.
  • Conductors Cond11, Cond12, Cond13 are formed from the surface of the epitaxial layer Epi to the p+ region and the n+ region.
  • a trench TR is formed from the insulator Ins1 to the semiconductor substrate Sub.
  • a conductor Cond2 electrically connected to the conductors Cond11 and Cond13 is formed in the rewiring portion.
  • a pad Pad is formed on the uppermost conductor Cond2.
  • the epitaxial layer Epi is, for example, an N-type epitaxial layer formed on the semiconductor substrate Sub. It can be used depending on the location. Al or Cu, for example, can be used as the material of the conductors Cond11, Cond12, and Cond13.
  • the pad Pad may be composed of multiple layers of electrode-forming conductors. That is, the pad Pad may include, for example, an underlying layer and a surface layer, and may further include an adhesion layer between the underlying layer and the surface layer.
  • the pad Pad may include, for example, an underlying layer and a surface layer, and may further include an adhesion layer between the underlying layer and the surface layer.
  • Ni, Cr, or alloys thereof can be used as the material for the underlying layer
  • Ti or W can be used as the material for the adhesion layer
  • Au or other noble metals can be used as the material for the surface layer.
  • stray capacitances Cp1 and Cp2 are formed in the depletion layer formed at the interface between the N-type epitaxial layer Epi and the p+ region.
  • a stray capacitance Cg1 is formed between the conductors Cond11 and Cond12
  • a stray capacitance Cg2 is formed between the conductors Cond12 and Cond13.
  • Floating capacitances Cs1, Cs2, Cs3 are formed between the conductors Cond11, Cond12, Cond13 and the epitaxial layer Epi
  • floating capacitances Cs4 are formed between the conductor Cond2 and the epitaxial layer Epi.
  • a stray capacitance Cg3 is formed between the conductor Cond2 and the conductor Cond2.
  • the transient voltage absorption circuit 103 shown in FIG. 14 includes a first terminal T1, a second terminal T2, a third terminal T3, and a signal line SL existing between the first terminal T1 and the second terminal T2.
  • the third terminal T3 is connected to a reference potential such as ground.
  • inductors La and Lb are connected in series to the signal line SL, and a transient voltage absorbing element 12 is shunt-connected between the signal line SL and the third terminal T3 (reference potential).
  • This example also includes a capacitor Cc connected in parallel with the inductors La and Lb. By thus providing the capacitor Cc between the first terminal T1 and the second terminal T2, the capacitor Cc constitutes a high-pass filter. 14, illustration of the parasitic inductors L1 and L2 and the parasitic resistors R1 and R2 shown in FIG. 1 is omitted.
  • the first stray capacitance C1 is a capacitor formed by the stray capacitances Cp1, Cp2, Cg1, Cg2, Cg3, etc. shown in FIG.
  • the second stray capacitance C2 is a capacitor composed of the stray capacitances Cs1, Cs2, Cs3, Cs4, etc. shown in FIG.
  • the floating capacitance formed between the signal line SL and the third terminal T3 may be formed in the rewiring portion.
  • the fourth embodiment illustrates a transient voltage absorbing element provided with an inductive element for reducing the stray capacitance of the transient voltage absorbing element.
  • FIGS. 15(A) and 15(B) are cross-sectional views of the transient voltage absorbing element 14 according to the fourth embodiment.
  • the transient voltage absorbing element 14 shown in FIGS. 15(A) and 15(B) is provided in the rewiring layer formed on the surface of the semiconductor substrate to reduce the capacitiveness of the first path in the communication frequency band.
  • a sex element Lc is provided in the rewiring layer formed on the surface of the semiconductor substrate to reduce the capacitiveness of the first path in the communication frequency band.
  • the inductive element Lc is formed by the Cu wiring formed in the rewiring layer.
  • a stray capacitance Cs is formed between the Cu wiring and the semiconductor substrate. Since the inductive element Lc forms a T-type low-pass filter with the stray capacitance of the diode, the resonance frequency of the filter can be changed by changing the inductance of the inductive element.
  • the stray capacitance generated between the inductive element Lc and the semiconductor substrate is large, but in the example shown in FIG. A stray capacitance Cs generated between the via conductor and the semiconductor substrate can be made relatively small. Moreover, in this embodiment, there is an effect that the stray capacitance Cs does not change even if the inductive element Lc is increased or decreased. Conversely, the balance between the left and right inductive elements Lc can be changed without changing the stray capacitance Cs. For example, it is better to change the inductance of the left and right inductive elements Lc according to the ESR (equivalent series resistance component) contained in the left and right inductive elements Lc.
  • ESR equivalent series resistance component
  • the fifth embodiment exemplifies the configuration of the transient voltage absorption circuit 105 having an element other than an inductance or an inductance component in the signal line.
  • FIG. 16 is a circuit diagram of the transient voltage absorption circuit 105 according to the fifth embodiment.
  • the transient voltage absorbing circuit 105 includes a first terminal T1, a second terminal T2, a third terminal T3, and a signal line SL between the first terminal T1 and the second terminal T2.
  • the third terminal T3 is connected to a reference potential such as ground.
  • inductors La and Lb are connected in series to the signal line SL, and a transient voltage absorbing element 15 is shunt-connected between the signal line SL and the third terminal T3 (reference potential).
  • a resistor or a resistance component Rb is formed in the signal line SL.
  • This example also includes a capacitor Cc connected in parallel with the inductors La and Lb. 16, illustration of the parasitic inductors L1 and L2 and the parasitic resistors R1 and R2 shown in FIG. 1 is omitted.
  • the transient voltage absorption circuit 105 differs from the transient voltage absorption circuit 103 shown in FIG. 14 in that a resistor or resistance component Rb is configured.
  • a resistance component Rb is provided on one side across the connection point of the transient voltage absorption element 15 between the signal line SL and the third terminal T3 (reference potential). .
  • the inductances of the inductors La and Lb connected in series to the signal line SL are changed. Conversely, if the inductors La and Lb have different inductances, the value of the resistance component Rb may be determined accordingly.
  • the sixth embodiment will exemplify the locations where stray capacitance is generated due to trenches in the transient voltage absorption element.
  • FIG. 17 is a cross-sectional view of the transient voltage absorbing element 16 according to the sixth embodiment.
  • FIG. 18A is a circuit diagram of the transient voltage absorption circuit 106 having the transient voltage absorption element 16.
  • FIG. 18B is a circuit diagram of a transient voltage absorption circuit including the transient voltage absorption element 11 shown in FIG.
  • the transient voltage absorbing element 16 includes a semiconductor substrate Sub, an N-type epitaxial layer Epi, and an insulator Ins1.
  • the epitaxial layer Epi is formed on the surface of the semiconductor substrate Sub.
  • a p+ region and an n+ region are formed in the surface layer of the epitaxial layer Epi.
  • An insulator Ins1 is formed on the surface of the epitaxial layer Epi.
  • Conductors Cond11, Cond12 and Cond13 are formed from the surface of the insulator Ins1 to the p+ region and the n+ region.
  • a trench TR is formed from the insulator Ins1 to the semiconductor substrate Sub.
  • capacitors C1a and C1b represent the stray capacitance caused by the double trenches by two capacitors connected in series.
  • the first stray capacitance C1 represents the stray capacitance caused by the single trench with one capacitor.
  • the seventh embodiment exemplifies a transient voltage absorbing element that can be represented by a circuit having three paths between the signal line and the reference potential.
  • FIG. 19 is a circuit diagram of the transient voltage absorption circuit 107 according to the seventh embodiment.
  • the transient voltage absorption circuit 107 includes a first terminal T1, a second terminal T2, a third terminal T3, and a signal line SL existing between the first terminal T1 and the second terminal T2.
  • the third terminal T3 is connected to a reference potential such as ground.
  • inductors La and Lb are connected in series to the signal line SL, and a transient voltage absorbing element 17 is shunt-connected between the signal line SL and the third terminal T3 (reference potential).
  • the transient voltage absorption element 17 is a two-terminal element, and has a diode as a main part between its terminals.
  • the transient voltage absorbing element 17 has a first path 1 connected to a shunt between the signal line SL and the third terminal T3, and a second path connected to a shunt between the signal line SL and the third terminal T3. 2 and a third path 3 connected in a shunt between the signal line SL and the third terminal T3.
  • the first path 1 includes a first stray capacitance C1, a first parasitic inductor L1, and a first parasitic resistance R1, which are connected in series.
  • the second path 2 includes a second stray capacitance C2, a second parasitic inductor L2, and a second parasitic resistance R2, which are connected in series.
  • the third path 3 includes a third stray capacitance C3, a third parasitic inductor L3, and a third parasitic resistance R3, which are connected in series.
  • a parasitic impedance due to the first parasitic inductor L1 and the first parasitic resistor R1 is represented by a first parasitic impedance Z1P
  • a parasitic impedance due to the second parasitic inductor L2 and the second parasitic resistor R2 is represented by a second parasitic impedance Z2P
  • a third parasitic inductor A parasitic impedance due to L3 and the third parasitic resistance R3 is represented by a third parasitic impedance Z3P.
  • the basic structure of the transient voltage absorbing element 17 is as shown in FIGS. 5 and 13, and the seventh embodiment can be said to represent these with an equivalent circuit having three paths.
  • the diode consists of two diodes connected in series with their forward directions reversed to each other.
  • the second stray capacitance C2 is mainly the stray capacitance Cp of the diode.
  • the first stray capacitance C1 is mainly stray capacitance Cg generated between the conductors Cond11 and Cond12 conducting to the diode and between the conductors Cond13 and Cond12.
  • the third stray capacitance C3 is mainly stray capacitance Cs generated between the conductors Cond11, Cond12, Cond13 of the wiring layer and the semiconductor substrate Sub.
  • a first parasitic inductor L1 and a first parasitic resistance R1 are a parasitic inductor and a parasitic resistance that occur in the current path flowing through the stray capacitance Cg.
  • a second parasitic inductor L2 and a second parasitic resistance R2 are a parasitic inductor and a parasitic resistance that occur in the current path through the diode.
  • a third parasitic inductor L3 and a third parasitic resistance R3 are a parasitic inductor and a parasitic resistance generated in the current path through the stray capacitance Cs.
  • the combined capacitance of the stray capacitance Cg generated between the conductor Cond11 and the conductor Cond12 and between the conductor Cond13 and the conductor Cond12 and the stray capacitance Cp of the diode is the first stray capacitance C1.
  • the transient voltage absorption element 17 may be used as shown in FIG. It can be represented by a circuit having three paths between it and the terminal T3.
  • the impedances of the first parasitic impedance Z1P, the second parasitic impedance Z2P, and the third parasitic impedance Z3P differ according to the frequency of the signal or noise propagating through the signal line SL. Therefore, due to the magnitude relationship of the first parasitic impedance Z1P of the transient absorption element 17, the stray capacitance connected to the large parasitic impedance gradually disappears. For example, if the communication signal has a relationship of Z3P > Z1P, Z3P > Z2P in the frequency band, the influence of the third stray capacitance can be most effectively suppressed in that frequency band.
  • the influence of the third stray capacitance C3 can be most effectively suppressed in that frequency band, and then the influence of the second stray capacitance C2 can be effectively suppressed. can be suppressed to
  • FIG. 19 shows a circuit having three paths 1, 2, and 3, the number of paths that can be expressed is not limited to three.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

過渡電圧吸収素子（１１）は、シリーズにインダクタ（Ｌａ，Ｌｂ）が接続された信号ライン（ＳＬ）と基準電位との間にシャントに接続される。信号ライン（ＳＬ）と基準電位との間にシャントに接続される第１経路（１）には、直列接続された、第１浮遊容量を含むダイオード（ＢＤ）、第１寄生インダクタ（Ｌ１）及び第１寄生抵抗（Ｒ１）を備える。信号ライン（ＳＬ）と基準電位との間にシャントに接続される第２経路（２）には、直列接続された、第２浮遊容量（Ｃ２）、第２寄生インダクタ（Ｌ２）及び第２寄生抵抗（Ｒ２）を備える。信号ライン（ＳＬ）と基準電位との間に形成される経路の容量性には周波数依存性があり、この経路の容量性は信号ライン（ＳＬ）を伝搬する信号の周波数帯において信号の周波数帯以外の周波数帯に比べて小さい。

Description

過渡電圧吸収素子及び過渡電圧吸収回路
　本発明は、ＥＳＤ（静電気放電）等による過渡的な異常電圧や、雷サージ、開閉サージ等のサージを吸収する過渡電圧吸収素子、及びそれを備えて、電子機器を保護する過渡電圧吸収回路に関する。
　一般に、伝送線路とグランドとの間に過渡電圧吸収素子を挿入すると、過渡電圧吸収素子の浮遊容量によって高周波信号がグランドへ漏れ、伝送線路の伝送特性が悪化する。
　特許文献１には、相互誘導素子等を利用して、過渡電圧吸収素子の浮遊容量成分の影響を抑制するようにした過渡電圧吸収回路が示されている。
　特許文献２には、ダイオードの浮遊容量で直列ＬＣフィルタを構成し、入力信号の周波数帯域がフィルタの通過帯域に含まれるようにし、サージの主周波数がフィルタの減衰帯域に含まれるようにした過渡電圧吸収回路が示されている。
特開２００６－１５６８４６号公報 特開２０１０－５７３３２号公報
　図２０は従来の過渡電圧吸収回路の回路図である。この過渡電圧吸収回路は、第１端子Ｔ１、第２端子Ｔ２、第３端子Ｔ３、及び第１端子Ｔ１と第２端子Ｔ２との間に存在する信号ラインＳＬを備える。第３端子Ｔ３はグランド等の基準電位に接続される。また、信号ラインＳＬにはインダクタＬａ，Ｌｂがシリーズに接続されていて、信号ラインＳＬと第３端子Ｔ３（基準電位）との間に過渡電圧吸収素子としてのダイオードＢＤがシャントに接続されている。過渡電圧吸収素子としてのダイオードＢＤには浮遊容量が存在する。
　図２１は、図２０に示した過渡電圧吸収回路の透過係数Ｓ２１の周波数特性を示す図である。図２１において、特性曲線Ａは上記浮遊容量が０．１ｐＦ、特性曲線Ｂは上記浮遊容量が０．３ｐＦ、特性曲線Ｃは上記浮遊容量が０．５ｐＦ、であるときの過渡電圧吸収回路の周波数依存性を示す。ここで２０ＧＨｚ帯は、通過させたい周波数の周波数帯である。勿論、ここで「２０ＧＨｚ」というのは一例に過ぎない。
　このように、伝送線路の高周波数帯における伝送特性の劣化を抑制するためには、過渡電圧吸収素子の浮遊容量を下げることが重要である。しかし、過渡電圧吸収素子の印加電圧に対する過渡電圧吸収素子の耐量と、過渡電圧吸収素子の浮遊容量とは、トレードオフの関係にある。例えばダイオードを過渡電圧吸収素子として用いる場合に、ダイオードを形成するＰＮ接合部のドープ量を調整することによって、耐量を落とさずに浮遊容量を下げることは可能であるが、製品仕様から決まるブレークダウン電圧やダイナミック抵抗などによってドープ量が或る値に固定された場合、ダイオードの空乏層からなる上記浮遊容量の容量値を下げるには、ＰＮ接合部の面積を小さくする必要があり、それによって過渡電圧吸収素子自体の耐量が低下する、という問題が生じる。
　そこで、本発明の目的は、伝送線路の高周波通過特性を低下させることなく、過渡電圧吸収素子の過渡電圧吸収機能を高めた過渡電圧吸収回路を提供することにある。
（Ａ）本開示の一例としての過渡電圧吸収素子は、シリーズにインダクタが接続された信号ラインと基準電位との間にシャントに接続される過渡電圧吸収素子であり、前記信号ラインと前記基準電位との間に形成される経路の容量性には周波数依存性があり、前記経路の容量性は、前記信号ラインを伝搬する信号の周波数帯において前記信号の周波数帯以外の周波数帯に比べて小さい、ことを特徴とする。
（Ｂ）本開示の一例としての過渡電圧吸収素子は、シリーズにインダクタが接続された信号ラインと基準電位との間にシャントに接続される過渡電圧吸収素子であり、前記信号ラインと前記基準電位との間にシャントに接続される第１経路に、直列接続された、第１浮遊容量、第１寄生インダクタ及び第１寄生抵抗を備え、前記信号ラインと前記基準電位との間にシャントに接続される第２経路に、直列接続された、第２浮遊容量、第２寄生インダクタ及び第２寄生抵抗を備え、前記信号ラインを伝搬する信号の周波数帯での、前記第１寄生インダクタ及び前記第１寄生抵抗による第１寄生インピーダンスと、前記第２寄生インダクタ及び前記第２寄生抵抗による第２寄生インピーダンスとは異なり、前記第１寄生インピーダンスと前記第２寄生インピーダンスとのうち、前記信号の周波数帯での寄生インピーダンスの高い側の前記第１経路に挿入された前記第１浮遊容量、または前記第２経路に挿入された前記第２浮遊容量の影響が抑制された、ことを特徴とする。
（Ｃ）本開示の一例としての過渡電圧吸収回路は、信号ラインと基準電位との間にシャントに接続される過渡電圧吸収素子と、前記信号ラインにシリーズに接続されたインダクタと、で構成され、前記信号ラインと前記基準電位との間に形成される経路の容量性には周波数依存性があり、前記経路の容量性は、前記信号ラインを伝搬する信号の周波数帯において前記信号の周波数帯以外の周波数帯に比べて小さい、ことを特徴とする。
（Ｄ）本開示の一例としての過渡電圧吸収回路は、信号ラインと基準電位との間にシャントに接続される過渡電圧吸収素子と、前記信号ラインにシリーズに接続されたインダクタと、で構成され、前記信号ラインと前記基準電位との間にシャントに接続される第１経路には、直列接続された、第１浮遊容量、第１寄生インダクタ及び第１寄生抵抗を備え、
　前記信号ラインと前記基準電位との間にシャントに接続される第２経路には、直列接続された、第２浮遊容量、第２寄生インダクタ及び第２寄生抵抗を備え、前記信号ラインを伝搬する信号の周波数帯での、前記第１寄生インダクタ及び前記第１寄生抵抗による第１寄生インピーダンスと、前記第２寄生インダクタ及び前記第２寄生抵抗による第２寄生インピーダンスとは異なり、前記第１寄生インピーダンスと前記第２寄生インピーダンスとのうち、前記信号の周波数帯での寄生インピーダンスの高い側の前記第１経路に挿入された前記第１浮遊容量、または前記第２経路に挿入された前記第２浮遊容量の影響が抑制された、ことを特徴とする。
　本発明によれば、伝送線路の高周波通過特性を低下させることなく、過渡電圧吸収素子のサージ吸収機能を高めた過渡電圧吸収回路が得られる。
図１は第１の実施形態に係る過渡電圧吸収回路１０１の回路図である。 図２は、図１に示した過渡電圧吸収回路１０１の具体的な構成例の回路図である。 図３（Ａ）は過渡電圧吸収素子１１の（過渡電圧吸収回路１０１の信号ラインＳＬと第３端子Ｔ３（基準電位）との間に生じる）浮遊容量のキャパシタンスの周波数依存性を示す図である。図３（Ｂ）は過渡電圧吸収素子１１のインピーダンスの周波数依存性を示す図である。 図４は過渡電圧吸収素子１１の平面図である。 図５は図４におけるＸ－Ｘ部分の断面図である。 図６は図４に示した過渡電圧吸収素子１１の回路図である。 図７は図４に示した例とは異なる過渡電圧吸収素子１１の平面図である。 図８は過渡電圧吸収素子１１の浮遊容量によるインピーダンスの周波数依存性を示す図である。 図９は過渡電圧吸収回路１０１の透過係数Ｓ２１の周波数特性を示す図である。 図１０は第２の実施形態に係る過渡電圧吸収素子１２の斜視図である。 図１１は、過渡電圧吸収素子１２の、ダイオードに導通する導電体のパターンの平面図である。 図１２は導電体を裏面から見た各部の電界の強度を濃淡で示す図である。 図１３は第３の実施形態に係る過渡電圧吸収素子１３の断面図である。 図１４は過渡電圧吸収素子１３を備える過渡電圧吸収回路１０３の回路図である。 図１５（Ａ）、図１５（Ｂ）は、第４の実施形態に係る過渡電圧吸収素子１４の断面図である。 図１６は第５の実施形態に係る過渡電圧吸収回路１０５の回路図である。 図１７は第６の実施形態に係る過渡電圧吸収素子１６の断面図である。 図１８（Ａ）は過渡電圧吸収素子１６を備える過渡電圧吸収回路１０６の回路図である。図１８（Ｂ）は図５に示した過渡電圧吸収素子１１を備える過渡電圧吸収回路の回路図である。 図１９は第７の実施形態に係る過渡電圧吸収回路１０７の回路図である。 図２０は従来の過渡電圧吸収回路の回路図である。 図２１は図２０に示した過渡電圧吸収回路の透過係数Ｓ２１の周波数特性を示す図である。
　以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明又は理解の容易性を考慮して、実施形態を説明の便宜上、複数の実施形態に分けて示すが、異なる実施形態で示した構成の部分的な置換又は組み合わせは可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第１の実施形態》
　図１は第１の実施形態に係る過渡電圧吸収回路１０１の回路図である。この過渡電圧吸収回路１０１は、第１端子Ｔ１、第２端子Ｔ２、第３端子Ｔ３、及び第１端子Ｔ１と第２端子Ｔ２との間に存在する信号ラインＳＬを備える。第３端子Ｔ３はグランド等の基準電位に接続される。また、信号ラインＳＬにはインダクタＬａ，Ｌｂがシリーズに接続されていて、信号ラインＳＬと第３端子Ｔ３（基準電位）との間に過渡電圧吸収素子１１がシャントに接続されている。
　過渡電圧吸収素子１１は２端子素子であり、その端子間に、主要部としてのダイオードを備える。また、この過渡電圧吸収素子１１は、寄生成分としての第１浮遊容量Ｃ１、第１寄生インダクタＬ１、第１寄生抵抗Ｒ１、第２浮遊容量Ｃ２、第２寄生インダクタＬ２及び第２寄生抵抗Ｒ２を備える。
　後に示すとおり、ダイオードは順方向を互いに逆向きに直列接続した２つのダイオードで構成されている。
　インダクタＬａ，Ｌｂは、信号ラインＳＬに含まれるインダクタンス成分であり、図１においてはインダクタＬａ，Ｌｂを回路素子として図示している。
　過渡電圧吸収回路１０１は、インダクタＬａ，Ｌｂと過渡電圧吸収素子１１の浮遊容量成分とで、ローパスフィルタを構成している。
　過渡電圧吸収素子１１は、信号ラインＳＬと第３端子Ｔ３との間にシャントに接続される第１経路１と、信号ラインＳＬと第３端子Ｔ３との間にシャントに接続される第２経路２とを備える。第１経路１には、直列接続された、第１浮遊容量Ｃ１、第１寄生インダクタＬ１及び第１寄生抵抗Ｒ１を備える。また、第２経路２には、直列接続された、第２浮遊容量Ｃ２、第２寄生インダクタＬ２及び第２寄生抵抗Ｒ２を備える。
　図１においては、第１寄生インダクタＬ１及び第１寄生抵抗Ｒ１による寄生インピーダンスを第１寄生インピーダンスＺ１Ｐで表し、第２寄生インダクタＬ２及び第２寄生抵抗Ｒ２による寄生インピーダンスを第２寄生インピーダンスＺ２Ｐで表している。通信信号の周波数帯において、第１寄生インピーダンスＺ１Ｐの値をZ1P、第２寄生インピーダンスＺ２Ｐの値をZ2P、で表すと、Z1P＞Z2P又はZ1P＜Z2Pの関係にある。このことによって、第１経路１と第２経路２の共振周波数は異なる。
　図２は、図１に示した過渡電圧吸収回路１０１の具体的な構成例の回路図である。過渡電圧吸収回路１０１は順方向を互いに逆向きに直列接続したダイオードＢＤを備える。ダイオードＢＤは、その空乏層容量やＢＤダイオードに導通する配線間に生じる浮遊容量など、ダイオードに起因する浮遊容量を有する。図１に示した過渡電圧吸収回路１０１の第１浮遊容量Ｃ１は上記ダイオードＢＤに起因する浮遊容量を構成している。図１に示した過渡電圧吸収回路１０１の第２浮遊容量Ｃ２はダイオードの空乏層容量以外の浮遊容量である。
　図３（Ａ）は過渡電圧吸収素子１１の（過渡電圧吸収回路１０１の信号ラインＳＬと第３端子Ｔ３（基準電位）との間に生じる）浮遊容量のキャパシタンスの周波数依存性を示す図である。図３（Ｂ）は過渡電圧吸収素子１１のインピーダンスの周波数依存性を示す図である。図３（Ａ）、図３（Ｂ）中の特性曲線Ａは本実施形態に係る過渡電圧吸収素子１１の特性を示し、図３（Ａ）、図３（Ｂ）中の特性曲線Ｂは浮遊容量に周波数依存性を有しない過渡電圧吸収素子の特性を示す。本実施形態に係る過渡電圧吸収素子１１の浮遊容量は、１ＧＨｚにおいて０．３８ｐＦであり、４０ＧＨｚにおいて０．１５ｐＦである。
　図３（Ａ）の縦軸のキャパシタンスの値は、過渡電圧吸収素子１１のＳパラメータの虚部から変換した値である。信号ラインＳＬを伝搬する通信信号の周波数帯より低い周波数帯では、過渡電圧吸収素子１１は容量性であるので、上記Ｓパラメータの虚部から変換した値はキャパシタンス値であるが、過渡電圧吸収素子１１の共振周波数より高い周波数域では、過渡電圧吸収素子１１は誘導性である。図３（Ａ）において、上記共振周波数帯は１０ＧＨｚから２０ＧＨｚであり、この周波数帯で、Ｓパラメータの虚部から変換したキャパシタンスは最低となる。通信信号の周波数帯は１０ＧＨｚから２０ＧＨｚである。図３（Ａ）では、通信信号の周波数帯より高い周波数帯ではキャパシタンス値が再び高まっているかのように見えるが、これは、このような通信信号の周波数帯より高い領域では寄生インダクタＬ１，Ｌ２のインダクタンス成分によって、上記Ｓパラメータの虚部が再び増大するからである。
　図４は過渡電圧吸収素子１１の平面図である。図５は図４におけるＸ－Ｘ部分の断面図である。過渡電圧吸収素子１１は半導体基板部を備える。半導体基板部は、半導体基板Ｓｕｂ、エピタキシャル層Ｅｐｉ、トレンチＴＲ、絶縁体Ｉｎｓ１及び導電体Ｃｏｎｄ１１，Ｃｏｎｄ１２，Ｃｏｎｄ１３を備える。トレンチＴＲはエピタキシャル層Ｅｐｉから半導体基板Ｓｕｂにかけて形成されている。
　半導体基板Ｓｕｂの材質としては、例えばSiまたはGaAsなどを用いることができる。エピタキシャル層Ｅｐｉは、半導体基板Ｓｕｂに形成した例えばＮ型エピタキシャル層であり、絶縁体Ｉｎｓ１の材質としては、例えばSiO2 、SiN等を用いることができる。導電体Ｃｏｎｄ１１，Ｃｏｎｄ１２，Ｃｏｎｄ１３の材質としては、例えばAlまたはCuを用いることができる。
　ｐ＋領域とｎ＋領域との間（ダイオードの空乏層）にはダイオードの浮遊容量Ｃｐがそれぞれ生じる。ダイオードに導通する導電体Ｃｏｎｄ１１と導電体Ｃｏｎｄ１２との間及び導電体Ｃｏｎｄ１３と導電体Ｃｏｎｄ１２との間には浮遊容量Ｃｇがそれぞれ形成されている。また、配線層の導電体Ｃｏｎｄ１１，Ｃｏｎｄ１２，Ｃｏｎｄ１３と半導体基板部との間には浮遊容量Ｃｓが形成されている。
　例えば、図１に表した第１浮遊容量Ｃ１は、図２に示したダイオードＢＤの空乏層の浮遊容量Ｃｐと上記導電体間の浮遊容量Ｃｇとの合成容量に相当する。また、例えば第２浮遊容量Ｃ２は導電体Ｃｏｎｄ１１，Ｃｏｎｄ１２，Ｃｏｎｄ１３と半導体基板Ｓｕｂとの間に形成されている浮遊容量Ｃｓに相当する。
　図６は図４に示した過渡電圧吸収素子１１の回路図である。図４中の破線の矢印は過渡電圧吸収素子１１に流れる電流の経路及び方向を示している。つまり、図４中の左端の導電体Ｃｏｎｄ１１に正電位が印加され、且つ各ダイオードに対してその順方向電圧を超える電圧が印加されたとき、［Ｃｏｎｄ１１］→［ｐ＋］→［ｎ＋］→［Ｃｏｎｄ１２］→［ｐ＋］→［ｎ＋］→［Ｃｏｎｄ１３］の経路で電流が流れる。また、図４中の右端の導電体Ｃｏｎｄ１３に正電位が印加され、且つ各ダイオードに対してその順方向電圧を超える電圧が印加されたとき、［Ｃｏｎｄ１３］→［ｐ＋］→［ｎ＋］→［Ｃｏｎｄ１２］→［ｐ＋］→［ｎ＋］→［Ｃｏｎｄ１１］の経路で電流が流れる。
　図７は図４に示した例とは異なる過渡電圧吸収素子１１の平面図である。図４に示した例とは、ｎ＋領域とｐ＋領域との位置関係が異なる。この例でも、図７中の左端の導電体Ｃｏｎｄ１１に正電位が印加され、且つ各ダイオードに対してその順方向電圧を超える電圧が印加されたとき、［Ｃｏｎｄ１１］→［ｐ＋］→［ｎ＋］→［Ｃｏｎｄ１２］→［ｐ＋］→［ｎ＋］→［Ｃｏｎｄ１３］の経路で電流が流れる。また、図７中の右端の導電体Ｃｏｎｄ１３に正電位が印加され、且つ各ダイオードに対してその順方向電圧を超える電圧が印加されたとき、［Ｃｏｎｄ１３］→［ｐ＋］→［ｎ＋］→［Ｃｏｎｄ１２］→［ｐ＋］→［ｎ＋］→［Ｃｏｎｄ１１］の経路で電流が流れる。
　図８は過渡電圧吸収素子１１の浮遊容量によるインピーダンスの周波数依存性を示す図である。図８において、横軸は周波数、縦軸はインピーダンスである。図８中の特性曲線Ｚ１は図１における第１経路１のインピーダンスの周波数依存性を示し、特性曲線Ｚ２は図１における第２経路２のインピーダンスの周波数依存性を示す。特性曲線Ｚ１／／Ｚ２は過渡電圧吸収素子１１のインピーダンスの周波数依存性を示す。
　図８の例では、範囲Ａは１ＧＨｚから５．４ＧＨｚの周波数領域を示し、範囲Ｂは５．４ＧＨｚから１８ＧＨｚの周波数領域を示し、範囲Ｃは１８ＧＨｚから５０ＧＨｚの周波数領域を示す。
　図８において、範囲Ａ（低域）では、過渡電圧吸収素子１１の第１経路１の第１浮遊容量Ｃ１と、第２経路２の第２浮遊容量Ｃ２との合成容量が見える（表れる）。範囲Ｂ（中域）では、第１経路１が共振することにより（共振周波数に近づくことにより）第１寄生抵抗Ｒ１の特性が支配的となる。範囲Ｃ（高域）では、第２浮遊容量Ｃ２のインピーダンスが第１浮遊容量Ｃ１のインピーダンスを下回り、第２浮遊容量Ｃ２の特性が支配的となる。つまり、過渡電圧吸収素子１１の浮遊容量は範囲Ａ及び範囲Ｂに比べて高域の範囲Ｃにおいて小さいので、ローパスフィルタの共振点は従来構成の過渡電圧吸収回路に比べて高域にシフトする。
　第１寄生インダクタＬ１及び第１寄生抵抗Ｒ１による第１寄生インピーダンスＺ１ＰのインピーダンスをZ1P、第２寄生インダクタＬ２及び第２寄生抵抗Ｒ２による第２寄生インピーダンスＺ２ＰのインピーダンスをZ2Pで表したとき、Z1P > Z2Pであるとき、範囲Ｂでは、図１中の第１浮遊容量Ｃ１の影響が抑制される。図２に示す例では、ダイオードＢＤの空乏層の浮遊容量Ｃｐと、ダイオードに導通する導電体間の浮遊容量Ｃｇとの合成容量が実質的に見えなくなる。また、Z1P < Z2Pであるとき、範囲Ｂでは、図１中の第２浮遊容量Ｃ２の影響が抑制される。つまり、図２に示す例では、ダイオードに導通する導電体と半導体基板Ｓｕｂとの間には浮遊容量Ｃｓが実質的に見えなくなる。
　図９は過渡電圧吸収回路１０１の透過係数Ｓ２１の周波数特性を示す図である。図９において、特性曲線Ａは本実施形態に係る過渡電圧吸収回路１０１の特性を示す。特性曲線Ｂは比較例であり、図１に示した第１寄生インピーダンスＺ１Ｐ及び第２寄生インピーダンスＺ２Ｐが０の状態、または、第１寄生インピーダンスＺ１Ｐと第２寄生インピーダンスＺ２Ｐのインピーダンスが等しいときの特性であり、容量性としては、図３（Ａ）、図３（Ｂ）内の特性Ｂに相当する。
　図９に示す例では、信号ラインＳＬを伝搬する２０ＧＨｚ付近で通信信号は第３端Ｔ３子（基準電位）にシャントされてしまう。この例では２０ＧＨｚにおいて約－５ｄＢまで低下する。これに対して、本実施形態に係る過渡電圧吸収回路１０１では、図３（Ａ）、図３（Ｂ）に示した特性Ａのように２０ＧＨｚ付近において低容量となる。このため、図９に表れているように、ローパスフィルタの共振点は従来構成の過渡電圧吸収回路に比べて高域にシフトする。その結果、信号ラインＳＬを伝送する信号電力は２０ＧＨｚにおいて約－０．５ｄＢまで低下するにとどまる。
《第２の実施形態》
　第２の実施形態では、過渡電圧吸収素子の全体の構造及びその過渡電圧吸収素子の周波数に対する電界強度を例示する。
　図１０は第２の実施形態に係る過渡電圧吸収素子１２の斜視図である。ただし、ダイオードに導通する導電体のパターンより上部については図示していない。図１０に示す過渡電圧吸収素子１２に、半導体基板Ｓｕｂ、Ｎ型エピタキシャル層Ｅｐｉ、絶縁体Ｉｎｓ１及び導電体Ｃｏｎｄ１１，Ｃｏｎｄ１２，Ｃｏｎｄ１３を備える。これらの基本的な構成は図５に示したものと同じである。
　図１１は、過渡電圧吸収素子１２の、ダイオードに導通する導電体のパターンの平面図である。複数のｐ＋領域はｎ＋領域にそれぞれ囲まれている。図１１における左側の複数のｐ＋領域は導電体Ｃｏｎｄ１１に導通していて、左側の複数のｎ＋領域は導電体Ｃｏｎｄ１２に導通している。また、図１１における右側のｎ＋領域は導電体Ｃｏｎｄ１２に導通していて、右側のｐ＋領域は導電体Ｃｏｎｄ１３に導通している。
　第２の実施形態では、図２に示した第１寄生インピーダンスＺ１ＰのインピーダンスをZ1P、第２寄生インダクタＬ２及び第２寄生抵抗Ｒ２による第２寄生インピーダンスＺ２ＰのインピーダンスをZ2Pで表したとき、Z1P < Z2Pである。そして、第２浮遊容量Ｃ２は、主に図５に示したダイオードに導通する導電体と半導体基板部との間に生じる浮遊容量Ｃｓである。また、図２に示したダイオードＢＤの浮遊容量は、主に図５に示したダイオードの空乏層の浮遊容量Ｃｐと、ダイオードに導通する導電体間の浮遊容量Ｃｇとの合成容量である。
　図１２は導電体を裏面から見た各部の電界の強度を濃淡で示す図である。図１２の上部は１ＭＨｚにおける電界強度であり、図１２の下部は１０ＧＨｚにおける電界強度である。１ＭＨｚにおいて、導電体Ｃｏｎｄ１１の中央部の電界強度は3.1e6 V/mであり、１０ＧＨｚにおいて、導電体Ｃｏｎｄ１１の中央部の電界強度は4.5e5 V/mである。つまり、１ＭＨｚに比べて１０ＧＨｚでの電界強度は約８５％も減少している。換言すると、図５に示した導電体Ｃｏｎｄ１１，Ｃｏｎｄ１３と半導体基板部との間に生じる浮遊容量Ｃｓが大きくても、Z1P < Z2Pの関係であるので、通信信号の周波数帯では浮遊容量Ｃｓ（図２に示した第２浮遊容量Ｃ２）が見えなくなり（その影響が抑制され）、通信信号の信号強度の低下が抑制される。
　なお、導電体Ｃｏｎｄ１２に生じる浮遊容量Ｃｓは、直列接続された２つのダイオードで形成される空乏層の浮遊容量Ｃｐ－Ｃｐの直列容量と、導電体Ｃｏｎｄ１１と導電体Ｃｏｎｄ１３で形成される浮遊容量Ｃｓ－Ｃｓの直列容量との、それぞれの中点同士に生じる浮遊容量であるので、この中点同士に生じる浮遊容量Ｃｓへ印加される電位差は無い。よって、図１２に表れているように、導電体Ｃｏｎｄ１２に実質的に電界が発生しない。ただし、上部に形成されるＣｕ配線等による寄生容量などの別経路の存在により、多少の電界が発生する。しかしながら、そのような電界が発生する場合でも、そのような電界も経路に生じる寄生インピーダンス次第で減衰させることができる。
　ここで、吸収すべき低周波数帯と、伝搬すべき通信信号の高周波数帯とで、過渡電圧吸収素子の容量成分の意図的な差について次のとおり考察する。
　「低周波数帯」とは、TVSデータシートの測定周波数であり、周波数は1MHzであり、JISC5101-12019　4.7項で規定されている。高周波数帯は通信信号の周波数帯であり、例えば10GHzである。図１２に示した例のように、ダイオードに導通する導電体の電界強度が５０％以下であれば上記意図的な差があるものと見なせる。
《第３の実施形態》
　第３の実施形態では過渡電圧吸収素子の全体の構造を例示する。図１３は第３の実施形態に係る過渡電圧吸収素子１３の断面図である。図１４は過渡電圧吸収素子１３を備える過渡電圧吸収回路１０３の回路図である。
　過渡電圧吸収素子１３は、半導体基板部と再配線部とで構成されている。半導体基板部は、半導体基板Ｓｕｂ、エピタキシャル層Ｅｐｉ、トレンチＴＲ、絶縁体Ｉｎｓ１及び導電体Ｃｏｎｄ１１，Ｃｏｎｄ１２，Ｃｏｎｄ１３を備える。再配線部は、絶縁体Ｉｎｓ２，Ｉｎｓ３，Ｉｎｓ４，Ｉｎｓ５、導電体Ｃｏｎｄ２、パッドＰａｄを備える。
　エピタキシャル層Ｅｐｉは半導体基板Ｓｕｂの表面に形成されている。エピタキシャル層Ｅｐｉの表層にはｐ＋領域及びｎ＋領域が形成されている。エピタキシャル層Ｅｐｉの表面には絶縁体Ｉｎｓ１が形成されている。エピタキシャル層Ｅｐｉの表面からｐ＋領域及びｎ＋領域にかけて導電体Ｃｏｎｄ１１，Ｃｏｎｄ１２，Ｃｏｎｄ１３が形成されている。また、絶縁体Ｉｎｓ１から半導体基板ＳｕｂにかけてトレンチＴＲが形成されている。
　再配線部には導電体Ｃｏｎｄ１１，Ｃｏｎｄ１３に導通する導電体Ｃｏｎｄ２が形成されている。最上層の導電体Ｃｏｎｄ２にはパッドＰａｄが形成されている。
　半導体基板Ｓｕｂの材質としては、例えばSiまたはGaAsなどを用いることができる。エピタキシャル層Ｅｐｉは、半導体基板Ｓｕｂに形成した例えばＮ型エピタキシャル層であり、絶縁体Ｉｎｓ１，Ｉｎｓ２，Ｉｎｓ３，Ｉｎｓ４，Ｉｎｓ５の材質としては、例えばSiO2 、SiN、またはソルダーレジストなどを、それらの形成箇所に応じて用いることができる。導電体Ｃｏｎｄ１１，Ｃｏｎｄ１２，Ｃｏｎｄ１３の材質としては、例えばAlまたはCuを用いることができる。
　パッドＰａｄは、複数層の電極形成用導電体で構成されていてもよい。すなわち、パッドＰａｄは、例えば下地層および表面層を含むようにしてもよく、下地層と表面層との間に密着層をさらに含むようにしてもよい。例えば下地層の材質にNi、Crまたはそれらの合金を、密着層の材質にTiまたはWを、表面層の材質にAuまたはその他の貴金属を用いることができる。
　図１３に図示しているように、Ｎ型のエピタキシャル層Ｅｐｉとｐ＋領域との界面に形成される空乏層に浮遊容量Ｃｐ１，Ｃｐ２が形成される。また、導電体Ｃｏｎｄ１１と導電体Ｃｏｎｄ１２との間に浮遊容量Ｃｇ１が形成されていて、導電体Ｃｏｎｄ１２と導電体Ｃｏｎｄ１３との間に浮遊容量Ｃｇ２が形成されている。また、導電体Ｃｏｎｄ１１，Ｃｏｎｄ１２，Ｃｏｎｄ１３とエピタキシャル層Ｅｐｉとの間に浮遊容量Ｃｓ１，Ｃｓ２，Ｃｓ３、導電体Ｃｏｎｄ２とエピタキシャル層Ｅｐｉとの間に浮遊容量Ｃｓ４がそれぞれ形成されている。さらに、導電体Ｃｏｎｄ２と導電体Ｃｏｎｄ２との間に浮遊容量Ｃｇ３が形成されている。
　図１４に示す過渡電圧吸収回路１０３は、第１端子Ｔ１、第２端子Ｔ２、第３端子Ｔ３、及び第１端子Ｔ１と第２端子Ｔ２との間に存在する信号ラインＳＬを備える。第３端子Ｔ３はグランド等の基準電位に接続される。また、信号ラインＳＬにはインダクタＬａ，Ｌｂがシリーズに接続されていて、信号ラインＳＬと第３端子Ｔ３（基準電位）との間に過渡電圧吸収素子１２がシャントに接続されている。また、この例では、インダクタＬａ，Ｌｂに対して並列に接続されたキャパシタＣｃを備える。このように、第１端子Ｔ１と第２端子Ｔ２との間にキャパシタＣｃを備えることにより、このキャパシタＣｃによってハイパスフィルタを構成している。なお、図１４においては、図１に示した寄生インダクタＬ１，Ｌ２、寄生抵抗Ｒ１，Ｒ２の図示は省略している。
　図１４において、第１浮遊容量Ｃ１は図１３に示した浮遊容量Ｃｐ１，Ｃｐ２，Ｃｇ１，Ｃｇ２，Ｃｇ３等によるキャパシタである。また、第２浮遊容量Ｃ２は図１３に示した浮遊容量Ｃｓ１，Ｃｓ２，Ｃｓ３，Ｃｓ４等によるキャパシタである。
　本実施形態で示したように、信号ラインＳＬと第３端子Ｔ３（基準電位）との間に形成される浮遊容量は再配線部に形成してもよい。
《第４の実施形態》
　第４の実施形態では、過渡電圧吸収素子の浮遊容量を低減させるための誘導素子を備える過渡電圧吸収素子について例示する。
　図１５（Ａ）、図１５（Ｂ）は、第４の実施形態に係る過渡電圧吸収素子１４の断面図である。図１５（Ａ）、図１５（Ｂ）に示す過渡電圧吸収素子１４は、半導体基板の表面に形成されている再配線層に、通信周波数帯において第１経路の容量性を低減させるための誘導性素子Ｌｃを備える。
　図１５（Ａ）、図１５（Ｂ）に示す何れの例でも、再配線層に形成されているＣｕ配線によって誘導性素子Ｌｃが形成されている。また、このＣｕ配線と半導体基板との間に浮遊容量Ｃｓが形成されている。誘導性素子Ｌｃは、ダイオードの浮遊容量とＴ型のローパスフィルタを形成しているので、誘導性素子のインダクタンスを変更することで、フィルタの共振周波数を変えることができる。
　図１５（Ｂ）に示した例では、誘導性素子Ｌｃと半導体基板との間に生じる浮遊容量が大きいが、図１５（Ａ）に示した例では、誘導性素子Ｌｃを構成するＣｕ配線がビア導体であって、半導体基板との間に生じる浮遊容量Ｃｓは相対的に小さくできる。また、この実施形態では、誘導性素子Ｌｃを増減させても、浮遊容量Ｃｓは変わらない、という効果がある。逆に言えば、浮遊容量Ｃｓを変えずに、左右の誘導性素子Ｌｃのバランスを変えられる。例えば、左右の誘導性素子Ｌｃに含まれるＥＳＲ（等価直列抵抗成分）に応じて左右の誘導性素子Ｌｃのインダクタンスを変えた方がよい。
《第５の実施形態》
　第５の実施形態では、信号ラインにインダクタンス又はインダクタンス成分以外の素子を有する過渡電圧吸収回路１０５の構成について例示する。
　図１６は第５の実施形態に係る過渡電圧吸収回路１０５の回路図である。この過渡電圧吸収回路１０５は、第１端子Ｔ１、第２端子Ｔ２、第３端子Ｔ３、及び第１端子Ｔ１と第２端子Ｔ２との間に存在する信号ラインＳＬを備える。第３端子Ｔ３はグランド等の基準電位に接続される。また、信号ラインＳＬにはインダクタＬａ，Ｌｂがシリーズに接続されていて、信号ラインＳＬと第３端子Ｔ３（基準電位）との間に過渡電圧吸収素子１５がシャントに接続されている。信号ラインＳＬには抵抗又は抵抗成分Ｒｂが構成されている。また、この例では、インダクタＬａ，Ｌｂに対して並列に接続されたキャパシタＣｃを備える。なお、図１６においては、図１に示した寄生インダクタＬ１，Ｌ２、寄生抵抗Ｒ１，Ｒ２の図示は省略している。
　本実施形態に係る過渡電圧吸収回路１０５は図１４に示した過渡電圧吸収回路１０３に比べて抵抗又は抵抗成分Ｒｂが構成されている点で異なる。本実施形態の過渡電圧吸収回路１０５では、信号ラインＳＬと第３端子Ｔ３（基準電位）との間において、過渡電圧吸収素子１５の接続点を跨いで、片側に抵抗成分Ｒｂが設けられている。このような回路構成の場合、信号ラインＳＬにシリーズに接続されているインダクタＬａ，Ｌｂのインダクタンスを変える。逆に言えば、インダクタＬａ，Ｌｂのインダクタンスが異なる場合に、それに応じて、抵抗成分Ｒｂの値を定めてもよい。
《第６の実施形態》
　第６の実施形態では、過渡電圧吸収素子の、トレンチによる浮遊容量の発生箇所について例示する。
　図１７は第６の実施形態に係る過渡電圧吸収素子１６の断面図である。図１８（Ａ）は過渡電圧吸収素子１６を備える過渡電圧吸収回路１０６の回路図である。図１８（Ｂ）は図５に示した過渡電圧吸収素子１１を備える過渡電圧吸収回路の回路図である。
　図１７に示す例では、過渡電圧吸収素子１６は、半導体基板Ｓｕｂ、Ｎ型のエピタキシャル層Ｅｐｉ及び絶縁体Ｉｎｓ１を備える。エピタキシャル層Ｅｐｉは半導体基板Ｓｕｂの表面に形成されている。エピタキシャル層Ｅｐｉの表層にはｐ＋領域及びｎ＋領域が形成されている。エピタキシャル層Ｅｐｉの表面には絶縁体Ｉｎｓ１が形成されている。絶縁体Ｉｎｓ１の表面からｐ＋領域及びｎ＋領域にかけて導電体Ｃｏｎｄ１１，Ｃｏｎｄ１２，Ｃｏｎｄ１３が形成されている。また、絶縁体Ｉｎｓ１から半導体基板ＳｕｂにかけてトレンチＴＲが形成されている。
　図１８（Ａ）において、キャパシタＣ１ａ，Ｃ１ｂは、トレンチが二重であることによって生じる浮遊容量を、直列接続された２つのキャパシタで表している。図１８（Ｂ）において、第１浮遊容量Ｃ１はトレンチが一重であることによって生じる浮遊容量を１つのキャパシタで表している。このように、図５に示した例と比べて、図１８（Ａ）に示す過渡電圧吸収素子１５では、各ダイオードのエピタキシャル層Ｅｐｉが２重のトレンチで隔離されているので、トレンチによる浮遊容量が低減できる。
《第７の実施形態》
　第７の実施形態では、信号ラインと基準電位との間に３つの経路を備える回路で表すことのできる過渡電圧吸収素子について例示する。
　図１９は第７の実施形態に係る過渡電圧吸収回路１０７の回路図である。この過渡電圧吸収回路１０７は、第１端子Ｔ１、第２端子Ｔ２、第３端子Ｔ３、及び第１端子Ｔ１と第２端子Ｔ２との間に存在する信号ラインＳＬを備える。第３端子Ｔ３はグランド等の基準電位に接続される。また、信号ラインＳＬにはインダクタＬａ，Ｌｂがシリーズに接続されていて、信号ラインＳＬと第３端子Ｔ３（基準電位）との間に過渡電圧吸収素子１７がシャントに接続されている。
　過渡電圧吸収素子１７は２端子素子であり、その端子間に、主要部としてのダイオードを備える。過渡電圧吸収素子１７は、信号ラインＳＬと第３端子Ｔ３との間にシャントに接続される第１経路１と、信号ラインＳＬと第３端子Ｔ３との間にシャントに接続される第２経路２と、信号ラインＳＬと第３端子Ｔ３との間にシャントに接続される第３経路３とを備える。第１経路１には、直列接続された、第１浮遊容量Ｃ１、第１寄生インダクタＬ１及び第１寄生抵抗Ｒ１を備える。第２経路２には、直列接続された、第２浮遊容量Ｃ２、第２寄生インダクタＬ２及び第２寄生抵抗Ｒ２を備える。また、第３経路３には、直列接続された、第３浮遊容量Ｃ３、第３寄生インダクタＬ３及び第３寄生抵抗Ｒ３を備える。第１寄生インダクタＬ１及び第１寄生抵抗Ｒ１による寄生インピーダンスを第１寄生インピーダンスＺ１Ｐで表し、第２寄生インダクタＬ２及び第２寄生抵抗Ｒ２による寄生インピーダンスを第２寄生インピーダンスＺ２Ｐで表し、第３寄生インダクタＬ３及び第３寄生抵抗Ｒ３による寄生インピーダンスを第３寄生インピーダンスＺ３Ｐで表している。
　過渡電圧吸収素子１７の基本的な構造は図５や図１３に示したとおりであるが、第７の実施形態は、これらを３つの経路を備える等価回路で表したものということができる。
　ダイオードは順方向を互いに逆向きに直列接続した２つのダイオードで構成されている。例えば第２浮遊容量Ｃ２は主にダイオードの浮遊容量Ｃｐである。例えば第１浮遊容量Ｃ１は主にダイオードに導通する導電体Ｃｏｎｄ１１と導電体Ｃｏｎｄ１２との間及び導電体Ｃｏｎｄ１３と導電体Ｃｏｎｄ１２との間に生じる浮遊容量Ｃｇである。例えば第３浮遊容量Ｃ３は主に配線層の導電体Ｃｏｎｄ１１，Ｃｏｎｄ１２，Ｃｏｎｄ１３と半導体基板Ｓｕｂとの間に生じる浮遊容量Ｃｓである。
　第１寄生インダクタＬ１、第１寄生抵抗Ｒ１は上記浮遊容量Ｃｇを流れる電流経路に生じる寄生インダクタおよび寄生抵抗である。第２寄生インダクタＬ２、第２寄生抵抗Ｒ２は上記ダイオードを流れる電流経路に生じる寄生インダクタおよび寄生抵抗である。また、第３寄生インダクタＬ３、第３寄生抵抗Ｒ３は上記浮遊容量Ｃｓを流れる電流経路に生じる寄生インダクタおよび寄生抵抗である。
　図１に示した例では、導電体Ｃｏｎｄ１１と導電体Ｃｏｎｄ１２との間及び導電体Ｃｏｎｄ１３と導電体Ｃｏｎｄ１２との間に生じる浮遊容量Ｃｇとダイオードの浮遊容量Ｃｐとの合成容量を第１浮遊容量Ｃ１で表したので、信号ラインＳＬと第３端子Ｔ３との間に２つの経路を備える回路で表すことができたが、導電体Ｃｏｎｄ１１と導電体Ｃｏｎｄ１２との間及び導電体Ｃｏｎｄ１３と導電体Ｃｏｎｄ１２との間に生じる浮遊容量Ｃｇをダイオードの空乏層で形成される浮遊容量とは分離して回路を表する場合は、過渡電圧吸収素子１７を、図１９に示したように信号ラインＳＬと第３端子Ｔ３との間に３つの経路を備える回路で表すことができる。
　信号ラインＳＬを伝搬する信号やノイズの周波数に応じて、第１寄生インピーダンスＺ１Ｐ、第２寄生インピーダンスＺ２Ｐ、第３寄生インピーダンスＺ３Ｐのインピーダンスは異なる。したがって、過渡吸収素子１７の第１寄生インピーダンスＺ１Ｐの大小関係に起因して、大きな寄生インピーダンスが繋がる浮遊容量から徐々に見えなくなる。例えば、通信信号に周波数帯においてZ3P > Z1P、Z3P > Z2P　の関係であれば、その周波数帯で第３浮遊容量の影響を最も効果的に抑制できる。また、例えば所定周波数帯で、Z3P > Z2P > Z1P　の関係であれば、その周波数帯で第３浮遊容量Ｃ３の影響を最も効果的に抑制でき、次に第２浮遊容量Ｃ２の影響を効果的に抑制できる。
　なお、図１９に示した例では３つの経路１，２，３を有する回路を示したが、表すことのできる経路の数は３つまでとは限らない。
　最後に、本発明は上述した各実施形態に限られるものではない。当業者によって適宜変形及び変更が可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変形及び変更が含まれる。
ＢＤ…ダイオード
Ｃ１…第１浮遊容量
Ｃ１１，Ｃ１２…浮遊容量
Ｃ１ａ，Ｃ１ｂ…キャパシタ
Ｃｏｎｄ１１，Ｃｏｎｄ１２，Ｃｏｎｄ１３…導電体
Ｃ２…第２浮遊容量
Ｃ２１，Ｃ２２，Ｃ２３，Ｃ２４，Ｃ２５…浮遊容量
Ｃ３…第３浮遊容量
Ｃｃ…キャパシタ
Ｃｐ，Ｃｐ１，Ｃｐ２…浮遊容量
Ｃｇ，Ｃｇ１，Ｃｇ２，Ｃｇ３…浮遊容量
Ｃｓ，Ｃｓ１，Ｃｓ２，Ｃｓ３，Ｃｓ４…浮遊容量
Ｌ１…第１寄生インダクタ
Ｌ２…第２寄生インダクタ
Ｌ３…第３寄生インダクタ
Ｌａ，Ｌｂ…インダクタ
Ｌｃ…誘導性素子
Ｅｐｉ…Ｎ型エピタキシャル層
Ｉｎｓ１，Ｉｎｓ２，Ｉｎｓ３，Ｉｎｓ４，Ｉｎｓ５…絶縁体
Ｒ１…第１寄生抵抗
Ｒ２…第２寄生抵抗
Ｒ３…第３寄生抵抗
Ｒｂ…抵抗成分
Ｓｕｂ…半導体基板
ＳＬ…信号ライン
ＳＲ１，ＳＲ２，ＳＲＴ…ソルダーレジスト膜
Ｔ１…第１端子
Ｔ２…第２端子
Ｔ３…第３端子
ＴＲ…トレンチ
Ｚ１Ｐ…第１寄生インピーダンス
Ｚ２Ｐ…第２寄生インピーダンス
１…第１経路
２…第２経路
３…第３経路
１１～１７…過渡電圧吸収素子
１０１，１０２，１０３，１０４，１０５，１０６，１０７…過渡電圧吸収回路

Claims (9)

  1. 　シリーズにインダクタが接続された信号ラインと基準電位との間にシャントに接続される過渡電圧吸収素子であり、
    　前記信号ラインと前記基準電位との間に形成される経路の容量性には周波数依存性があり、前記経路の容量性は、前記信号ラインを伝搬する信号の周波数帯において前記信号の周波数帯以外の周波数帯に比べて小さい、
    　過渡電圧吸収素子。
  2. 　シリーズにインダクタが接続された信号ラインと基準電位との間にシャントに接続される過渡電圧吸収素子であり、
    　前記信号ラインと前記基準電位との間にシャントに接続される第１経路に、直列接続された、第１浮遊容量、第１寄生インダクタ及び第１寄生抵抗を備え、
    　前記信号ラインと前記基準電位との間にシャントに接続される第２経路に、直列接続された、第２浮遊容量、第２寄生インダクタ及び第２寄生抵抗を備え、
    　前記信号ラインを伝搬する信号の周波数帯での、前記第１寄生インダクタ及び前記第１寄生抵抗による第１寄生インピーダンスと、前記第２寄生インダクタ及び前記第２寄生抵抗による第２寄生インピーダンスとは異なり、
    　前記第１寄生インピーダンスと前記第２寄生インピーダンスとのうち、前記信号の周波数帯での寄生インピーダンスの高い側の前記第１経路に挿入された前記第１浮遊容量、または前記第２経路に挿入された前記第２浮遊容量の影響が抑制された、
    　過渡電圧吸収素子。
  3. 　前記第１浮遊容量又は前記第２浮遊容量は半導体基板部に形成されたダイオードに起因する浮遊容量を含む、
    　請求項２に記載の過渡電圧吸収素子。
  4. 　前記第１浮遊容量又は前記第２浮遊容量のうち、前記ダイオードに起因する浮遊容量以外の浮遊容量は、前記第１浮遊容量は配線層の配線と半導体基板部との間に生じる浮遊容量を含む、
    　請求項３に記載の過渡電圧吸収素子。
  5. 　シリーズにインダクタが接続された信号ラインと基準電位との間にシャントに接続される過渡電圧吸収素子であり、
    　前記信号ラインと前記基準電位との間にシャントに接続される第１経路に、直列接続された、第１浮遊容量、第１寄生インダクタ及び第１寄生抵抗を備え、
    　前記信号ラインと前記基準電位との間にシャントに接続される第２経路に、直列接続された、第２浮遊容量、第２寄生インダクタ及び第２寄生抵抗を備え、
    　前記信号ラインと前記基準電位との間にシャントに接続される第３経路に、直列接続された、第３浮遊容量、第３寄生インダクタ及び第３寄生抵抗を備え、
    　前記第１浮遊容量は配線層の配線間に生じる浮遊容量を含み、
    　前記第２浮遊容量は、ダイオードの空乏層に生じる浮遊容量を含み、
    　前記第３浮遊容量は前記配線層の配線と半導体基板部との間に生じる浮遊容量を含む、
    　過渡電圧吸収素子。
  6. 　信号ラインと基準電位との間にシャントに接続される過渡電圧吸収素子と、前記信号ラインにシリーズに接続されたインダクタと、で構成され、
    　前記信号ラインと前記基準電位との間に形成される経路の容量性には周波数依存性があり、前記経路の容量性は、前記信号ラインを伝搬する信号の周波数帯において前記信号の周波数帯以外の周波数帯に比べて小さい、
    　過渡電圧吸収回路。
  7. 　信号ラインと基準電位との間にシャントに接続される過渡電圧吸収素子と、前記信号ラインにシリーズに接続されたインダクタと、で構成され、
    　前記信号ラインと前記基準電位との間にシャントに接続される第１経路に、直列接続された、第１浮遊容量、第１寄生インダクタ及び第１寄生抵抗を備え、
    　前記信号ラインと前記基準電位との間にシャントに接続される第２経路に、直列接続された、第２浮遊容量、第２寄生インダクタ及び第２寄生抵抗を備え、
    　前記信号ラインを伝搬する信号の周波数帯での、前記第１寄生インダクタ及び前記第１寄生抵抗による第１寄生インピーダンスと、前記第２寄生インダクタ及び前記第２寄生抵抗による第２寄生インピーダンスとは異なり、
    　前記第１寄生インピーダンスと前記第２寄生インピーダンスとのうち、前記信号の周波数帯での寄生インピーダンスの高い側の前記第１経路に挿入された前記第１浮遊容量、または前記第２経路に挿入された前記第２浮遊容量の影響が抑制された、
    　過渡電圧吸収回路。
  8. 　前記第１浮遊容量又は前記第２浮遊容量は半導体基板部に形成されたダイオードに起因する浮遊容量を含み、
    　前記第１浮遊容量又は前記第２浮遊容量のうち、前記ダイオードに起因する浮遊容量以外の浮遊容量は配線層の配線と半導体基板部との間に生じる浮遊容量を含む、
    　請求項７に記載の過渡電圧吸収回路。
  9. 　前記インダクタに対して並列に接続されたキャパシタを備える、
    　請求項６から８のいずれかに記載の過渡電圧吸収回路。
PCT/JP2022/016131 2021-04-13 2022-03-30 過渡電圧吸収素子及び過渡電圧吸収回路 WO2022220130A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023514593A JPWO2022220130A1 (ja) 2021-04-13 2022-03-30
CN202280028181.1A CN117178359A (zh) 2021-04-13 2022-03-30 瞬态电压吸收元件以及瞬态电压吸收电路
US18/485,504 US20240039275A1 (en) 2021-04-13 2023-10-12 Transient voltage absorbing element and transient voltage absorbing circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-067574 2021-04-13
JP2021067574 2021-04-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/485,504 Continuation US20240039275A1 (en) 2021-04-13 2023-10-12 Transient voltage absorbing element and transient voltage absorbing circuit

Publications (1)

Publication Number Publication Date
WO2022220130A1 true WO2022220130A1 (ja) 2022-10-20

Family

ID=83639641

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/016131 WO2022220130A1 (ja) 2021-04-13 2022-03-30 過渡電圧吸収素子及び過渡電圧吸収回路

Country Status (4)

Country Link
US (1) US20240039275A1 (ja)
JP (1) JPWO2022220130A1 (ja)
CN (1) CN117178359A (ja)
WO (1) WO2022220130A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117895450A (zh) * 2024-03-15 2024-04-16 中车南京浦镇车辆有限公司 直流母线供电电路及过欠压保护方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217043A (ja) * 2004-01-28 2005-08-11 Toshiba Corp 静電破壊保護回路
JP2007103059A (ja) * 2005-09-30 2007-04-19 Tdk Corp コネクタ
JP2010251669A (ja) * 2009-04-20 2010-11-04 Panasonic Corp 静電気放電保護回路
JP2010278243A (ja) * 2009-05-28 2010-12-09 Sanyo Electric Co Ltd 半導体保護装置
WO2011021411A1 (ja) * 2009-08-21 2011-02-24 株式会社村田製作所 Ｅｓｄ保護デバイス
WO2011152255A1 (ja) * 2010-06-02 2011-12-08 株式会社村田製作所 Ｅｓｄ保護デバイス
WO2017159282A1 (ja) * 2016-03-15 2017-09-21 株式会社村田製作所 Ｅｓｄ保護回路、差動伝送線路、コモンモードフィルタ回路、ｅｓｄ保護デバイスおよび複合デバイス
WO2018025695A1 (ja) * 2016-08-01 2018-02-08 株式会社村田製作所 Ｅｓｄ保護機能付き実装型複合部品
WO2019031036A1 (ja) * 2017-08-10 2019-02-14 株式会社村田製作所 Ｅｓｄ保護デバイス、および、信号伝送線路
JP2019103125A (ja) * 2017-11-29 2019-06-24 ▲啓▼碁科技股▲ふん▼有限公司 Ｒｆデバイス
WO2019202774A1 (ja) * 2018-04-16 2019-10-24 株式会社村田製作所 Ｅｓｄ保護素子

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217043A (ja) * 2004-01-28 2005-08-11 Toshiba Corp 静電破壊保護回路
JP2007103059A (ja) * 2005-09-30 2007-04-19 Tdk Corp コネクタ
JP2010251669A (ja) * 2009-04-20 2010-11-04 Panasonic Corp 静電気放電保護回路
JP2010278243A (ja) * 2009-05-28 2010-12-09 Sanyo Electric Co Ltd 半導体保護装置
WO2011021411A1 (ja) * 2009-08-21 2011-02-24 株式会社村田製作所 Ｅｓｄ保護デバイス
WO2011152255A1 (ja) * 2010-06-02 2011-12-08 株式会社村田製作所 Ｅｓｄ保護デバイス
WO2017159282A1 (ja) * 2016-03-15 2017-09-21 株式会社村田製作所 Ｅｓｄ保護回路、差動伝送線路、コモンモードフィルタ回路、ｅｓｄ保護デバイスおよび複合デバイス
WO2018025695A1 (ja) * 2016-08-01 2018-02-08 株式会社村田製作所 Ｅｓｄ保護機能付き実装型複合部品
WO2019031036A1 (ja) * 2017-08-10 2019-02-14 株式会社村田製作所 Ｅｓｄ保護デバイス、および、信号伝送線路
JP2019103125A (ja) * 2017-11-29 2019-06-24 ▲啓▼碁科技股▲ふん▼有限公司 Ｒｆデバイス
WO2019202774A1 (ja) * 2018-04-16 2019-10-24 株式会社村田製作所 Ｅｓｄ保護素子

Also Published As

Publication number Publication date
JPWO2022220130A1 (ja) 2022-10-20
CN117178359A (zh) 2023-12-05
US20240039275A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
US9344054B2 (en) Common mode filter
US10886730B2 (en) Filter having an ESD protection device
JP6265256B2 (ja) 半導体装置およびｅｓｄ保護デバイス
US8525617B2 (en) Common-mode filter with coupled inductances
KR20070120463A (ko) 분파기
US7737553B2 (en) Semiconductor device
US20240039275A1 (en) Transient voltage absorbing element and transient voltage absorbing circuit
US8581676B2 (en) Common-mode filter
KR100632134B1 (ko) 박막 공진기 사다리형 필터, 송수전환기 및 사다리형 필터접지 방법
US8355229B2 (en) Semiconductor device with an inductor
US7956444B2 (en) Semiconductor device having electrode pad, and wireless circuit device including the semiconductor device
WO2023021994A1 (ja) 過渡電圧吸収素子
KR101823236B1 (ko) 공통 모드 필터
WO2022196642A1 (ja) 過渡電圧吸収回路
WO2023058555A1 (ja) 過渡電圧吸収素子
JP4925996B2 (ja) 減衰器および電子デバイス
WO2023058553A1 (ja) 過渡電圧吸収素子
CN117836944A (zh) 过渡电压吸收元件
WO2023021993A1 (ja) 過渡電圧吸収素子
US12088090B1 (en) Electrostatic discharge protection apparatus and method for data transceiver
US11508686B2 (en) Semiconductor device, receiver and transmitter
JP2000357774A (ja) 複数本導線線路、インダクタ素子及びモノリシックマイクロ波集積回路
JP2002124638A (ja) 半導体装置
JP2008283594A (ja) Ｅｍｉフィルタ
JP2010278243A (ja) 半導体保護装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22788055

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023514593

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22788055

Country of ref document: EP

Kind code of ref document: A1