WO2022173166A1 - 디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법 - Google Patents

디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법 Download PDF

Info

Publication number
WO2022173166A1
WO2022173166A1 PCT/KR2022/001719 KR2022001719W WO2022173166A1 WO 2022173166 A1 WO2022173166 A1 WO 2022173166A1 KR 2022001719 W KR2022001719 W KR 2022001719W WO 2022173166 A1 WO2022173166 A1 WO 2022173166A1
Authority
WO
WIPO (PCT)
Prior art keywords
tft
gate
pixels
period
electronic device
Prior art date
Application number
PCT/KR2022/001719
Other languages
English (en)
French (fr)
Inventor
배정배
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210081675A external-priority patent/KR20220115030A/ko
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Publication of WO2022173166A1 publication Critical patent/WO2022173166A1/ko
Priority to US18/351,110 priority Critical patent/US12008956B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user

Definitions

  • Various embodiments of the present document relate to an electronic device and method capable of reducing an afterimage of a display.
  • the flexible display can be folded, bent, rolled, or unfolded.
  • the size of a screen shown to a user may be changed.
  • the flexible display may include an organic light emitting diode (OLED).
  • OLED organic light emitting diode
  • image sticking or luminance deviation may occur due to deviation in hysteresis characteristics of thin film transistors disposed in pixels.
  • the electronic device may include a structure in which a portion of the housing is slidable.
  • a portion of the flexible display may slide in to the inner space of the housing in association with the sliding movement of a portion of the housing, or a portion of the flexible display may slide out from the inner space of the housing.
  • the flexible display may include a first area in which a part of the housing slides in into the inner space of the housing according to the sliding movement, and a second area that is fixed and visually visible from the outside regardless of the sliding movement of the housing. have.
  • the electronic device including a structure in which a part of the housing is slidable may deactivate the first area and activate the second area while the first area is slid into the inner space of the housing. Accordingly, a hysteresis characteristic deviation may occur between the thin film transistors disposed in the first region and the thin film transistors disposed in the second region, and the deviation may generate an afterimage on the screen of the flexible display.
  • Various embodiments of the present document may provide an electronic device and method capable of reducing an afterimage or a luminance deviation of a display.
  • An electronic device includes a housing, a display in which a display panel including a plurality of pixels is divided into a first area and a second area, a display driver integrated circuit (DDI) for driving the display panel, and a processor; wherein each of the plurality of pixels comprises: a first TFT, a second TFT for switching a connection between a data line of the display panel to which a data voltage is supplied based on a first gate signal and a source of the first TFT; a third TFT for switching the connection between the gate of the first TFT and the drain of the first TFT based on a second gate signal, and applying a first initialization voltage to the gate of the first TFT based on a third gate signal a fourth TFT for supplying, a fifth TFT for switching a connection between an ELVDD line of the display panel to which an ELVDD voltage is supplied based on a light emitting signal and the source of the first TFT, and the first TFT based on the light emitting signal a sixth
  • the first pixels By supplying to one pixel, the first pixels are controlled to receive a data voltage corresponding to an inactive state through the second TFT, and in the second sub-period, the first By supplying a gate signal to the first pixels, the first pixels are controlled to receive a bias voltage through the second TFT, and the first pixels receive the bias voltage in the second sub-period;
  • the first TFT may be maintained in a bias state.
  • a method of driving an electronic device is a driving method of an electronic device including a display in which a display panel including a plurality of pixels is divided into a first area and a second area, wherein in response to a specified event, the controlling the display panel to a partial display state in which the first region is inactivated and the second region is activated, and each frame is performed in a first sub period and a second sub period while the display panel is controlled in the partial display state controlling the first pixels corresponding to the first region by dividing by and controlling the first pixels to receive a bias voltage by supplying the first gate signal to the first pixels in the second sub-period, and controlling the first pixels to receive a bias voltage.
  • Each receives the bias voltage in the second sub-period to maintain the driving TFT in a bias state.
  • the electronic device and method according to various embodiments of the present document may reduce an afterimage or a luminance deviation of a display.
  • FIG. 1 is a block diagram of an electronic device in a network environment, according to various embodiments of the present disclosure
  • FIG. 2 is a block diagram of a display module according to various embodiments of the present disclosure.
  • FIG. 3 is a block diagram of a display module according to an exemplary embodiment.
  • FIG. 4 is a circuit diagram illustrating a pixel driving circuit of each pixel according to an exemplary embodiment.
  • FIG. 5 is a front perspective view of an electronic device showing a first state according to various embodiments of the present disclosure
  • FIG. 6 is a front perspective view of an electronic device showing a second state according to various embodiments of the present disclosure
  • FIG. 7 is a perspective view illustrating a display of an electronic device according to various embodiments of the present disclosure.
  • FIG. 8 is a plan view schematically illustrating a display according to an exemplary embodiment.
  • FIG. 9 is a cross-sectional view taken along line 9-9 of the display according to the exemplary embodiment shown in FIG. 8 .
  • FIG. 10 is a block diagram illustrating a gate controller of a display according to an exemplary embodiment.
  • FIG. 11 is a circuit diagram illustrating an operation of a pixel driving circuit for driving a second pixel while an electronic device is in a first state according to an exemplary embodiment.
  • FIG. 12 is a waveform diagram illustrating a gate signal and a light emission signal supplied to a pixel driving circuit for driving a second pixel while an electronic device is in a first state according to an exemplary embodiment
  • FIG. 13 is a circuit diagram illustrating an operation of a pixel driving circuit for driving a first pixel while an electronic device is in a first state according to an exemplary embodiment.
  • FIG. 14 is a waveform diagram illustrating a gate signal and a light emission signal supplied to a pixel driving circuit for driving a first pixel while an electronic device is in a first state according to an exemplary embodiment
  • 15 is a block diagram illustrating a gate control unit of a display according to another exemplary embodiment.
  • 16 is a circuit diagram illustrating an operation of a pixel driving circuit for driving a second pixel while an electronic device is in a first state according to another exemplary embodiment.
  • 17 is a waveform diagram illustrating a gate signal and a light emission signal supplied to a pixel driving circuit for driving a second pixel while an electronic device is in a first state according to another exemplary embodiment
  • FIG. 18 is a circuit diagram illustrating an operation of a pixel driving circuit for driving a first pixel while an electronic device is in a first state according to another exemplary embodiment.
  • 19 is a waveform diagram illustrating a gate signal and a light emission signal supplied to a pixel driving circuit for driving a first pixel while an electronic device is in a first state according to another exemplary embodiment
  • FIG. 1 is a block diagram of an electronic device 101 in a network environment 100, according to various embodiments.
  • an electronic device 101 communicates with an electronic device 102 through a first network 198 (eg, a short-range wireless communication network) or a second network 199 . It may communicate with at least one of the electronic device 104 and the server 108 through (eg, a long-distance wireless communication network). According to an embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • a first network 198 eg, a short-range wireless communication network
  • a second network 199 e.g., a second network 199
  • the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • the electronic device 101 includes a processor 120 , a memory 130 , an input module 150 , a sound output module 155 , a display module 160 , an audio module 170 , and a sensor module ( 176), interface 177, connection terminal 178, haptic module 179, camera module 180, power management module 188, battery 189, communication module 190, subscriber identification module 196 , or an antenna module 197 .
  • at least one of these components eg, the connection terminal 178
  • some of these components are integrated into one component (eg, display module 160 ). can be
  • the processor 120 for example, executes software (eg, a program 140) to execute at least one other component (eg, a hardware or software component) of the electronic device 101 connected to the processor 120. It can control and perform various data processing or operations. According to one embodiment, as at least part of data processing or operation, the processor 120 converts commands or data received from other components (eg, the sensor module 176 or the communication module 190 ) to the volatile memory 132 . may be stored in , process commands or data stored in the volatile memory 132 , and store the result data in the non-volatile memory 134 .
  • software eg, a program 140
  • the processor 120 converts commands or data received from other components (eg, the sensor module 176 or the communication module 190 ) to the volatile memory 132 .
  • the volatile memory 132 may be stored in , process commands or data stored in the volatile memory 132 , and store the result data in the non-volatile memory 134 .
  • the processor 120 is a main processor 121 (eg, a central processing unit or an application processor) or a secondary processor 123 (eg, a graphic processing unit, a neural network processing unit) a neural processing unit (NPU), an image signal processor, a sensor hub processor, or a communication processor).
  • a main processor 121 eg, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, a neural network processing unit
  • NPU neural processing unit
  • an image signal processor e.g., a sensor hub processor, or a communication processor.
  • the secondary processor 123 may, for example, act on behalf of the main processor 121 while the main processor 121 is in an inactive (eg, sleep) state, or when the main processor 121 is active (eg, executing an application). ), together with the main processor 121, at least one of the components of the electronic device 101 (eg, the display module 160, the sensor module 176, or the communication module 190) It is possible to control at least some of the related functions or states.
  • the coprocessor 123 eg, an image signal processor or a communication processor
  • may be implemented as part of another functionally related component eg, the camera module 180 or the communication module 190. have.
  • the auxiliary processor 123 may include a hardware structure specialized for processing an artificial intelligence model.
  • Artificial intelligence models can be created through machine learning. Such learning may be performed, for example, in the electronic device 101 itself on which the artificial intelligence model is performed, or may be performed through a separate server (eg, the server 108).
  • the learning algorithm may include, for example, supervised learning, unsupervised learning, semi-supervised learning, or reinforcement learning, but in the above example not limited
  • the artificial intelligence model may include a plurality of artificial neural network layers.
  • Artificial neural networks include deep neural networks (DNNs), convolutional neural networks (CNNs), recurrent neural networks (RNNs), restricted boltzmann machines (RBMs), deep belief networks (DBNs), bidirectional recurrent deep neural networks (BRDNNs), It may be one of deep Q-networks or a combination of two or more of the above, but is not limited to the above example.
  • the artificial intelligence model may include, in addition to, or alternatively, a software structure in addition to the hardware structure.
  • the memory 130 may store various data used by at least one component (eg, the processor 120 or the sensor module 176 ) of the electronic device 101 .
  • the data may include, for example, input data or output data for software (eg, the program 140 ) and instructions related thereto.
  • the memory 130 may include a volatile memory 132 or a non-volatile memory 134 .
  • the program 140 may be stored as software in the memory 130 , and may include, for example, an operating system 142 , middleware 144 , or an application 146 .
  • the input module 150 may receive a command or data to be used by a component (eg, the processor 120 ) of the electronic device 101 from the outside (eg, a user) of the electronic device 101 .
  • the input module 150 may include, for example, a microphone, a mouse, a keyboard, a key (eg, a button), or a digital pen (eg, a stylus pen).
  • the sound output module 155 may output a sound signal to the outside of the electronic device 101 .
  • the sound output module 155 may include, for example, a speaker or a receiver.
  • the speaker can be used for general purposes such as multimedia playback or recording playback.
  • the receiver can be used to receive incoming calls. According to one embodiment, the receiver may be implemented separately from or as part of the speaker.
  • the display module 160 may visually provide information to the outside (eg, a user) of the electronic device 101 .
  • the display module 160 may include, for example, a control circuit for controlling a display, a hologram device, or a projector and a corresponding device.
  • the display module 160 may include a touch sensor configured to sense a touch or a pressure sensor configured to measure the intensity of a force generated by the touch.
  • the audio module 170 may convert a sound into an electric signal or, conversely, convert an electric signal into a sound. According to an embodiment, the audio module 170 acquires a sound through the input module 150 or an external electronic device (eg, a sound output module 155 ) directly or wirelessly connected to the electronic device 101 .
  • the electronic device 102) eg, a speaker or headphones
  • the sensor module 176 detects an operating state (eg, power or temperature) of the electronic device 101 or an external environmental state (eg, a user state), and generates an electrical signal or data value corresponding to the sensed state. can do.
  • the sensor module 176 may include, for example, a gesture sensor, a gyro sensor, a barometric pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a biometric sensor, It may include a temperature sensor, a humidity sensor, or an illuminance sensor.
  • the interface 177 may support one or more specified protocols that may be used by the electronic device 101 to directly or wirelessly connect with an external electronic device (eg, the electronic device 102 ).
  • the interface 177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.
  • the connection terminal 178 may include a connector through which the electronic device 101 can be physically connected to an external electronic device (eg, the electronic device 102 ).
  • the connection terminal 178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).
  • the haptic module 179 may convert an electrical signal into a mechanical stimulus (eg, vibration or movement) or an electrical stimulus that the user can perceive through tactile or kinesthetic sense.
  • the haptic module 179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.
  • the camera module 180 may capture still images and moving images. According to an embodiment, the camera module 180 may include one or more lenses, image sensors, image signal processors, or flashes.
  • the power management module 188 may manage power supplied to the electronic device 101 .
  • the power management module 188 may be implemented as, for example, at least a part of a power management integrated circuit (PMIC).
  • PMIC power management integrated circuit
  • the battery 189 may supply power to at least one component of the electronic device 101 .
  • battery 189 may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell.
  • the communication module 190 is a direct (eg, wired) communication channel or a wireless communication channel between the electronic device 101 and an external electronic device (eg, the electronic device 102, the electronic device 104, or the server 108). It can support establishment and communication performance through the established communication channel.
  • the communication module 190 may include one or more communication processors that operate independently of the processor 120 (eg, an application processor) and support direct (eg, wired) communication or wireless communication.
  • the communication module 190 is a wireless communication module 192 (eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 194 (eg, : It may include a local area network (LAN) communication module, or a power line communication module).
  • a wireless communication module 192 eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module
  • GNSS global navigation satellite system
  • wired communication module 194 eg, : It may include a local area network (LAN) communication module, or a power line communication module.
  • a corresponding communication module among these communication modules is a first network 198 (eg, a short-range communication network such as Bluetooth, wireless fidelity (WiFi) direct, or infrared data association (IrDA)) or a second network 199 (eg, legacy It may communicate with the external electronic device 104 through a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (eg, a telecommunication network such as a LAN or a WAN).
  • a first network 198 eg, a short-range communication network such as Bluetooth, wireless fidelity (WiFi) direct, or infrared data association (IrDA)
  • a second network 199 eg, legacy It may communicate with the external electronic device 104 through a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (eg, a telecommunication network such as a LAN or a WAN).
  • a telecommunication network
  • the wireless communication module 192 uses subscriber information (eg, International Mobile Subscriber Identifier (IMSI)) stored in the subscriber identification module 196 within a communication network such as the first network 198 or the second network 199 .
  • subscriber information eg, International Mobile Subscriber Identifier (IMSI)
  • IMSI International Mobile Subscriber Identifier
  • the electronic device 101 may be identified or authenticated.
  • the wireless communication module 192 may support a 5G network after a 4G network and a next-generation communication technology, for example, a new radio access technology (NR).
  • NR access technology includes high-speed transmission of high-capacity data (eMBB (enhanced mobile broadband)), minimization of terminal power and access to multiple terminals (mMTC (massive machine type communications)), or high reliability and low latency (URLLC (ultra-reliable and low-latency) -latency communications)).
  • eMBB enhanced mobile broadband
  • mMTC massive machine type communications
  • URLLC ultra-reliable and low-latency
  • the wireless communication module 192 may support a high frequency band (eg, mmWave band) to achieve a high data rate, for example.
  • a high frequency band eg, mmWave band
  • the wireless communication module 192 uses various techniques for securing performance in a high-frequency band, for example, beamforming, massive multiple-input and multiple-output (MIMO), all-dimensional multiplexing. It may support technologies such as full dimensional MIMO (FD-MIMO), an array antenna, analog beam-forming, or a large scale antenna.
  • the wireless communication module 192 may support various requirements defined in the electronic device 101 , an external electronic device (eg, the electronic device 104 ), or a network system (eg, the second network 199 ).
  • the wireless communication module 192 may include a peak data rate (eg, 20 Gbps or more) for realizing eMBB, loss coverage (eg, 164 dB or less) for realizing mMTC, or U-plane latency for realizing URLLC ( Example: Downlink (DL) and uplink (UL) each 0.5 ms or less, or round trip 1 ms or less) can be supported.
  • a peak data rate eg, 20 Gbps or more
  • loss coverage eg, 164 dB or less
  • U-plane latency for realizing URLLC
  • the antenna module 197 may transmit or receive a signal or power to the outside (eg, an external electronic device).
  • the antenna module 197 may include an antenna including a conductor formed on a substrate (eg, a PCB) or a radiator formed of a conductive pattern.
  • the antenna module 197 may include a plurality of antennas (eg, an array antenna). In this case, at least one antenna suitable for a communication method used in a communication network such as the first network 198 or the second network 199 is connected from the plurality of antennas by, for example, the communication module 190 . can be selected. A signal or power may be transmitted or received between the communication module 190 and an external electronic device through the selected at least one antenna.
  • other components eg, a radio frequency integrated circuit (RFIC)
  • RFIC radio frequency integrated circuit
  • the antenna module 197 may form a mmWave antenna module.
  • the mmWave antenna module comprises a printed circuit board, an RFIC disposed on or adjacent to a first side (eg, underside) of the printed circuit board and capable of supporting a designated high frequency band (eg, mmWave band); and a plurality of antennas (eg, an array antenna) disposed on or adjacent to a second side (eg, top or side) of the printed circuit board and capable of transmitting or receiving signals of the designated high frequency band. can do.
  • peripheral devices eg, a bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)
  • GPIO general purpose input and output
  • SPI serial peripheral interface
  • MIPI mobile industry processor interface
  • the command or data may be transmitted or received between the electronic device 101 and the external electronic device 104 through the server 108 connected to the second network 199 .
  • Each of the external electronic devices 102 or 104 may be the same as or different from the electronic device 101 .
  • all or part of the operations performed by the electronic device 101 may be executed by one or more external electronic devices 102 , 104 , or 108 .
  • the electronic device 101 may perform the function or service itself instead of executing the function or service itself.
  • one or more external electronic devices may be requested to perform at least a part of the function or the service.
  • One or more external electronic devices that have received the request may execute at least a part of the requested function or service, or an additional function or service related to the request, and transmit a result of the execution to the electronic device 101 .
  • the electronic device 101 may process the result as it is or additionally and provide it as at least a part of a response to the request.
  • cloud computing, distributed computing, mobile edge computing (MEC), or client-server computing technology may be used.
  • the electronic device 101 may provide an ultra-low latency service using, for example, distributed computing or mobile edge computing.
  • the external electronic device 104 may include an Internet of things (IoT) device.
  • the server 108 may be an intelligent server using machine learning and/or neural networks.
  • the external electronic device 104 or the server 108 may be included in the second network 199 .
  • the electronic device 101 may be applied to an intelligent service (eg, smart home, smart city, smart car, or health care) based on 5G communication technology and IoT-related technology.
  • the electronic device may have various types of devices.
  • the electronic device may include, for example, a portable communication device (eg, a smart phone), a computer device, a portable multimedia device, a portable medical device, a camera, a wearable device, or a home appliance device.
  • a portable communication device eg, a smart phone
  • a computer device e.g., a smart phone
  • a portable multimedia device e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a wearable device e.g., a smart bracelet
  • a home appliance device e.g., a home appliance
  • first, second, or first or second may simply be used to distinguish an element from other elements in question, and may refer elements to other aspects (e.g., importance or order) is not limited. It is said that one (eg, first) component is “coupled” or “connected” to another (eg, second) component, with or without the terms “functionally” or “communicatively”. When referenced, it means that one component can be connected to the other component directly (eg by wire), wirelessly, or through a third component.
  • module used in various embodiments of this document may include a unit implemented in hardware, software, or firmware, and is interchangeable with terms such as, for example, logic, logic block, component, or circuit.
  • a module may be an integrally formed part or a minimum unit or a part of the part that performs one or more functions.
  • the module may be implemented in the form of an application-specific integrated circuit (ASIC).
  • ASIC application-specific integrated circuit
  • Various embodiments of the present document include one or more instructions stored in a storage medium (eg, internal memory 136 or external memory 138) readable by a machine (eg, electronic device 101).
  • a storage medium eg, internal memory 136 or external memory 138
  • the processor eg, the processor 120
  • the device eg, the electronic device 101
  • the one or more instructions may include code generated by a compiler or code executable by an interpreter.
  • the device-readable storage medium may be provided in the form of a non-transitory storage medium.
  • 'non-transitory' only means that the storage medium is a tangible device and does not contain a signal (eg, electromagnetic wave), and this term is used in cases where data is semi-permanently stored in the storage medium and It does not distinguish between temporary storage cases.
  • a signal eg, electromagnetic wave
  • the method according to various embodiments disclosed in this document may be provided in a computer program product (computer program product).
  • Computer program products may be traded between sellers and buyers as commodities.
  • the computer program product is distributed in the form of a machine-readable storage medium (eg compact disc read only memory (CD-ROM)), or via an application store (eg Play Store TM ) or on two user devices ( It can be distributed (eg downloaded or uploaded) directly or online between smartphones (eg: smartphones).
  • a part of the computer program product may be temporarily stored or temporarily created in a machine-readable storage medium such as a memory of a server of a manufacturer, a server of an application store, or a relay server.
  • each component eg, a module or a program of the above-described components may include a singular or a plurality of entities, and some of the plurality of entities may be separately disposed in other components. have.
  • one or more components or operations among the above-described corresponding components may be omitted, or one or more other components or operations may be added.
  • a plurality of components eg, a module or a program
  • the integrated component may perform one or more functions of each component of the plurality of components identically or similarly to those performed by the corresponding component among the plurality of components prior to the integration. .
  • operations performed by a module, program, or other component are executed sequentially, in parallel, repeatedly, or heuristically, or one or more of the operations are executed in a different order, or omitted. , or one or more other operations may be added.
  • the display module 160 may include a display 210 and a display driver IC (DDI) 230 for controlling the display 210 .
  • the DDI 230 may include an interface module 231 , a memory 233 (eg, a buffer memory 350 ), an image processing module 235 , or a mapping module 237 .
  • the DDI 230 transmits, for example, image data or image information including an image control signal corresponding to a command for controlling the image data to other components of the electronic device 101 through the interface module 231 .
  • the image information is provided by the processor 120 (eg, the main processor 121 (eg, an application processor) or the auxiliary processor 123 (eg, an application processor) operated independently of the function of the main processor 121 )
  • the processor 120 eg, the main processor 121 (eg, an application processor) or the auxiliary processor 123 (eg, an application processor) operated independently of the function of the main processor 121
  • the processor 120 eg, the main processor 121 (eg, an application processor) or the auxiliary processor 123 (eg, an application processor) operated independently of the function of the main processor 121
  • the processor 120 eg, the main processor 121 (eg, an application processor) or the auxiliary processor 123 (eg, an application processor) operated independently of the function of the main processor 121 )
  • the DDI 230 may communicate with the touch circuit 250 or the sensor module 176 through the interface module 231.
  • the DDI 230 may be At least a portion of the received image information may be stored in the memory 233, for example, in units of frames, for example, the image processing module 235 may store at least a portion of the image data, Pre-processing or post-processing (eg, resolution, brightness, or size adjustment) may be performed based at least on the characteristics of the display 210.
  • the mapping module 237 may perform pre-processing or post-processing through the image processing module 135. A voltage value or a current value corresponding to the image data may be generated.
  • the generation of the voltage value or the current value may include, for example, a property of pixels of the display 210 (eg, an arrangement of pixels ( RGB stripe or pentile structure), or the size of each sub-pixel) At least some pixels of the display 210 are, for example, based at least in part on the voltage value or the current value.
  • visual information eg, text, image, or icon
  • the image data may be displayed through the display 210 .
  • the display module 160 may further include a touch circuit 250 .
  • the touch circuit 250 may include a touch sensor 251 and a touch sensor IC 253 for controlling the touch sensor 251 .
  • the touch sensor IC 253 may control the touch sensor 251 to sense a touch input or a hovering input for a specific position of the display 210 , for example.
  • the touch sensor IC 253 may detect a touch input or a hovering input by measuring a change in a signal (eg, voltage, light amount, resistance, or electric charge amount) for a specific position of the display 210 .
  • the touch sensor IC 253 may provide information (eg, location, area, pressure, or time) regarding the sensed touch input or hovering input to the processor 120 .
  • At least a part of the touch circuit 250 is disposed as a part of the display driver IC 230 , or the display 210 , or outside the display module 160 . may be included as a part of another component (eg, the coprocessor 123).
  • the display module 160 may further include at least one sensor (eg, a fingerprint sensor, an iris sensor, a pressure sensor, or an illuminance sensor) of the sensor module 176 , or a control circuit therefor.
  • the at least one sensor or a control circuit therefor may be embedded in a part of the display module 160 (eg, the display 210 or the DDI 230 ) or a part of the touch circuit 250 .
  • the sensor module 176 embedded in the display module 160 includes a biometric sensor (eg, a fingerprint sensor)
  • the biometric sensor provides biometric information related to a touch input through a partial area of the display 210 . (eg, fingerprint image) can be acquired.
  • the pressure sensor may acquire pressure information related to a touch input through a part or the entire area of the display 210 .
  • the touch sensor 251 or the sensor module 176 may be disposed between pixels of the pixel layer of the display 210 , or above or below the pixel layer.
  • FIG 3 is a block diagram of a display module 160 according to an exemplary embodiment.
  • the display module 160 illustrated in FIG. 3 may include an embodiment that is at least partially similar to or different from the display module 160 illustrated in FIGS. 1 and/or 2 .
  • FIG. 3 features of the display module 160 that have not been described or changed will be mainly described.
  • the display module 160 includes a display panel 310 , a data controller 320 , a gate controller 330 , a timing controller 340 , and/or a memory 233 ( Example: memory 233 of FIG. 2 ).
  • the DDI (eg, the DDI 230 of FIG. 2 ) includes the data control unit 320 , the gate control unit 330 , the timing control unit 340 , and/or the memory 233 (eg, FIG. 2 ). of memory 233).
  • the data controller 320 , the gate controller 330 , the timing controller 340 , and/or the memory 233 is the DDI 230 .
  • the data controller 320 , the timing controller 340 , and/or the memory 233 includes the DDI 230 (eg, the DDI 230 of FIG. 2 ).
  • the gate control unit 330 may be disposed in a non-display area (eg, the non-display area 812 of FIG. 8 ) of the display panel 310 .
  • the display panel 310 includes a plurality of gate lines GL and a plurality of data lines DL, and includes a plurality of gate lines GL and a plurality of data lines DL.
  • a pixel P may be disposed in each partial area of the display panel 310 in which they intersect.
  • the pixels P receive a gate signal and an emission signal (eg, the emission signal EM of FIG. 4 ) through the gate line GL, and transmit a data signal through the data line DL. can be input.
  • the pixels P may receive a high potential voltage (eg, an ELVDD voltage) and a low potential voltage (eg, an ELVSS voltage) as power for driving an organic light emitting diode (OLED).
  • a high potential voltage eg, an ELVDD voltage
  • ELVSS voltage organic light emitting diode
  • each pixel P may include an OLED and a pixel driving circuit (eg, the pixel driving circuit 400 of FIG. 4 ) for driving the OLED.
  • the pixel driving circuit 400 disposed in each pixel P may turn on (eg, activated) or off (eg, deactivated) the OLED based on the gate signal and the emission signal EM. can control
  • a gray level eg, luminance
  • a data signal may be displayed for one frame period.
  • the display panel 310 may be divided into a first area 532 and a second area 531 , as will be described later with reference to FIGS. 5 , 6 , and 7 .
  • the pixels P may include a first pixel P1 disposed in the first area 532 and a second pixel P2 disposed in the second area 531 .
  • the electronic device 101 displays the display panel 310 in a partial display state in which the first area 532 is deactivated and the second area 531 is activated in response to a specified event.
  • the designated event may include an operation in which the processor 120 of the electronic device 101 detects a state in which the first region 532 is slid in to the housing 510 .
  • the designated event may include an operation in which the processor 120 of the electronic device 101 detects the transition to the first state of the electronic device 101 .
  • the electronic device 101 may differently control a method of driving the first pixels P1 and a method of driving the second pixels P2 during the partial display state. 19, which will be described in detail later.
  • the data controller 320 may drive a plurality of data lines DL.
  • the data controller 320 may include at least one synchronization signal and a data signal (eg, digital image data) from the timing controller 340 or the processor 120 (eg, the processor 120 of FIG. 1 ). can be input.
  • the data controller 320 may determine a data voltage (eg, analog image data) corresponding to the input data signal using a reference gamma voltage and a specified gamma curve.
  • the data controller 320 may supply the data voltage Data to each pixel P by applying the data voltage Data to the plurality of data lines DL.
  • the data controller 320 divides each frame into a first sub-period and a second sub-period during the partial display state to drive the first pixels P1 corresponding to the first region 532 . can do.
  • the data controller 320 applies the data voltage Data corresponding to the inactive state to the data line DL, so that the first pixels P1 are in an inactive state (eg, off).
  • a data voltage (Data) corresponding to the state) may be supplied.
  • the data controller 320 may supply the bias voltage bias to the first pixels P1 by applying the bias voltage bias to the data line DL in the second sub period.
  • the bias voltage bias may have the same potential as the high potential voltage (eg, the ELVDD voltage).
  • the gate controller 330 may drive the plurality of gate lines GL. According to an embodiment, the gate controller 330 may receive at least one synchronization signal from the timing controller 340 or the processor 120 (eg, the processor 120 of FIG. 1 ). According to an embodiment, the gate control unit 330 may sequentially generate a plurality of gate signals based on the synchronization signal and sequentially generate a plurality of light emission signals EM. The gate control unit 330 may sequentially supply the generated gate signal and the emission signal EM to the first pixel P1 and the second pixel P2 through the gate line GL.
  • the timing controller 340 may control driving timings of the gate controller 330 and the data controller 320 .
  • the timing controller 340 converts a data signal (eg, digital image data) input from the processor 120 to correspond to the resolution of the display panel 310 , and converts the converted data signal to the data controller ( 320) can be supplied.
  • a data signal eg, digital image data
  • FIG. 4 illustrates a pixel driving circuit of each pixel according to an exemplary embodiment.
  • the pixel driving circuit 400 of each pixel may include an OLED and a plurality of thin film transistors (TFTs) for driving the OLED.
  • TFTs thin film transistors
  • each pixel P has a first TFT ( T1 ), a second TFT ( T2 ), a third TFT ( T3 ), a fourth TFT ( T4 ), a fifth TFT ( T5 ), and a sixth TFT (T6), a seventh TFT (T7), and a storage capacitor (Cstg) may be included.
  • each of the first to seventh TFTs T1 , T2 , T3 , T4 , T5 , T6 , and T7 may be any one of a PMOS transistor and an NMOS transistor.
  • the first to seventh TFTs may include a low temperature poly silicon (LTPS) TFT, an oxide TFT, or a low temperature polysilicon TFT.
  • LTPS low temperature poly silicon
  • Oxide Low Temperature Polycrystalline Oxide
  • LTPO Low Temperature Polycrystalline Oxide
  • the first TFT T1 may supply a specified current to the OLED based on a data voltage Data input through a data line (eg, the data line DL of FIG. 3 ).
  • This first TFT T1 may be referred to as a driving TFT.
  • the gate of the first TFT ( T1 ) is defined as a first node ( n1 )
  • the source of the first TFT ( T1 ) is defined as the second node ( n2 )
  • the first TFT ( T1 ) The drain of is defined as the third node n3.
  • the second TFT T2 includes the data line DL to which the data voltage Data is supplied based on the first gate signal GW and the source (ie, the second TFT T1 ) of the first TFT T1 . It is possible to switch the connection between the nodes n2). For example, the second TFT T2 is turned on in response to the first gate signal GW, and when turned on, the data line DL and the source of the first TFT T1 (ie, the second node n2) can be electrically connected between them.
  • the third TFT T3 includes the gate (ie, the first node n1 ) of the first TFT T1 and the drain of the first TFT T1 based on the second gate signal GW_O. (that is, the connection between the third node n3) may be switched.
  • the third TFT T3 is turned on in response to the second gate signal GW_O, and when turned on, the gate (ie, the first node n1) of the first TFT T1 and the first TFT T1 are turned on. ) may be electrically connected between the drains (ie, the third node n3 ).
  • the fourth TFT T4 may supply the first initialization voltage Vint to the gate of the first TFT T1 based on the third gate signal Gl_O.
  • the fourth TFT T4 is turned on in response to the third gate signal Gl_O, and when turned on, the first initialization voltage ( Vint), the gate (ie, the first node n1) of the first TFT T1 can be initialized.
  • the fifth TFT T5 includes the ELVDD line VDDL to which the ELVDD voltage is supplied based on the emission signal EM and the source of the first TFT T1 (ie, the second node n2 ). You can switch the connection between them.
  • the fifth TFT T5 may be turned on in response to the light emitting signal EM, and may supply the ELVDD voltage to the source (ie, the second node n2 ) of the first TFT T1 when turned on.
  • the sixth TFT T6 includes the drain (ie, the third node n3) of the first TFT T1 and the anode (eg, the fourth node n3) of the first TFT T1 based on the light emission signal EM. n4)) can be connected.
  • the sixth TFT T6 is turned on in response to the light emission signal EM, and when turned on, the drain (ie, the third node n3) of the first TFT T1 and the anode of the OLED (eg, the second TFT T1) 4 nodes n4) may be electrically connected.
  • the seventh TFT T7 may supply the second initialization voltage AVint to the anode (eg, the fourth node n4 ) of the OLED based on the fourth gate signal GB.
  • the seventh TFT T7 is turned on in response to the fourth gate signal GB, and when turned on, by supplying the second initialization voltage AVint to the anode (eg, the fourth node n4 ) of the OLED. , OLED can be initialized.
  • the storage capacitor Cstg may be disposed between the gate (ie, the first node n1 ) of the first TFT T1 and the ELVDD line VDDL to which the ELVDD voltage is supplied.
  • the storage capacitor Cstg may store the data voltage Data supplied to the gate (ie, the first node n1 ) of the first TFT T1 for one frame period.
  • An electronic device (eg, the electronic device 500 of FIG. 5 ) according to various embodiments includes a housing (eg, the housing 510 of FIG. 5 ) and a display panel (eg, the display of FIG. 1 ) including a plurality of pixels
  • a display (eg, the display of FIG. 6 ) in which the panel 310 is divided into a first area (eg, the first area 532 of FIG. 6 ) and a second area (eg, the second area 531 of FIG. 6 ) 530), a display driver integrated circuit (DDI) (eg, DDI 230 of FIG. 2) for driving the display panel 310, and a processor (eg, processor 120 of FIG.
  • DDI display driver integrated circuit
  • Each of the plurality of pixels includes a first TFT (eg, the first TFT T1 of FIG. 11 ), a data line of the display panel 310 to which a data voltage is supplied based on a first gate signal, and the first a second TFT (eg, the second TFT (T2) in Fig. 11) for switching the connection between the source of the TFT (T1), the gate of the first TFT (T1) and the first TFT based on a second gate signal
  • a third TFT for switching the connection between the drain of T1 eg, the third TFT T3 in FIG.
  • a first initialization voltage to the gate of the first TFT T1 based on a third gate signal a fourth TFT (eg, the fourth TFT (T4) of FIG. 11) that supplies A fifth TFT (eg, the fifth TFT (T5) in FIG. 11) for switching the connection between the sixth TFT for connecting between the drain of the first TFT (T1) and the anode of the OLED based on the light emission signal (Example: 6th TFT (T6) in Fig. 11), a 7th TFT supplying a second initialization voltage to the anode of the OLED based on a fourth gate signal (Example: 7th TFT (T7) in Fig.
  • Control is performed in a partial display state in which the second region 531 is deactivated and the second region 531 is activated, and each frame is divided into a first sub-period and a second sub-period while the display panel 310 is controlled in the partial display state.
  • the first pixels P1 are By controlling to receive a data voltage corresponding to an inactive state through the second TFT T2 and supplying the first gate signal to the first pixels P1 in the second sub-period, the first Controlling the pixels P1 to receive a bias voltage through the second TFT T2 , and the first pixels P1 receiving the bias voltage during the second sub-period, so that the first TFT T1 ) can be maintained in a biased state.
  • the bias state is a state in which the difference between the gate voltage of the first TFT ( T1 ) and the source voltage of the first TFT ( T1 ) becomes “Vdata + Vth - Vbias”,
  • Vdata may be a value corresponding to the data voltage
  • Vth may be a threshold voltage of the first TFT T1
  • Vbias may be a value corresponding to the bias voltage.
  • the bias voltage may be the same as the ELVDD voltage.
  • the first gate signal to the fourth gate signal and the light emission are sent to the first pixels P1 corresponding to the first area 532 .
  • a first gate driving circuit for supplying a signal, and a second for supplying the first gate signal to the fourth gate signal and the light emission signal to the second pixels P2 corresponding to the second region 531 .
  • a second GW start signal line for transmitting to the second gate driving circuit may be disposed.
  • the DDI 230 outputs the first GW start signal when the first sub-period starts, and the first gate driving circuit performs the first GW start during the first sub-period.
  • the first gate signal is sequentially supplied to the first pixels P1 in response to the first GW start signal input through a signal line, and the DDI 230 starts the second sub-period. and output the first GW start signal, and the first gate driving circuit receives the first gate signal in response to the first GW start signal input through the first GW start signal line during the second sub period.
  • the first pixels P1 may be sequentially supplied.
  • the DDI 230 outputs the second GW start signal when each frame starts, and the first gate driving circuit includes the second GW start signal input through the second GW start signal line.
  • the first gate signal may be sequentially supplied to the second pixels P2 in response to the GW start signal.
  • a first EM start signal line for transmitting the first EM start signal output from the DDI 230 to the first gate driving circuit, and A second EM start signal line for transmitting a second EM start signal output from the DDI 230 to the second gate driving circuit may be further disposed.
  • the DDI 230 does not output the first EM start signal while the display panel 310 is controlled in the partial display state
  • the first gate driving circuit includes the display panel
  • the light emission signal may not be supplied to the first pixels P1 by not receiving the first EM start signal while the 310 is controlled in the partial display state.
  • the DDI 230 outputs the second EM start signal when each frame starts, and the second gate driving circuit includes the second EM start signal input through the second EM start signal line.
  • the light emission signal may be sequentially supplied to the second pixels P2 in response to the EM start signal.
  • the first region 532 of the display 530 slides out from the inner space of the housing 510 in association with movement of at least a portion of the housing 510 in the first direction.
  • the first region 532 of the display 530 slides into the inner space of the housing 510 in association with movement of at least a portion of the housing 510 in a second direction opposite to the first direction.
  • the second region 531 of the display 530 may be visually visible from the outside regardless of the movement of the housing 510 .
  • the specified event includes an operation in which the processor 120 detects a state in which the first area 532 of the display 530 is slid into the inner space of the housing 510 . can do.
  • a method of driving an electronic device 500 includes a display 530 in which a display panel 310 including a plurality of pixels is divided into a first area 532 and a second area 531 .
  • a method of driving an electronic device 500 that controls the display panel 310 to a partial display state in which the first region 532 is deactivated and the second region 531 is activated in response to a specified event.
  • the bias state is a state in which a difference between the gate voltage of the driving TFT and the source voltage of the driving TFT becomes “Vdata + Vth - Vbias”, and in the above equation, Vdata is a data voltage corresponding to the data voltage.
  • Vth may be a threshold voltage of the driving TFT
  • Vbias may be a value corresponding to the bias voltage.
  • the bias voltage may be the same as the ELVDD voltage.
  • the DDI 230 (display driver integrated circuit) driving the display panel 310 outputs a first GW start signal when the first sub-period starts, and the first gate driving circuit Sequentially supplying the first gate signal to the first pixels P1 in response to the first GW start signal during the first sub-period, when the DDI 230 starts the second sub-period outputting the first GW start signal, and the first gate driving circuit sequentially sends the first gate signal to the first pixels P1 in response to the first GW start signal during the second sub period It may further include an operation of supplying.
  • the DDI 230 outputs a second GW start signal when each frame starts, and a second gate driving circuit responds to the second GW start signal during each frame to the first gate
  • the method may further include sequentially supplying a signal to the second pixels P2 .
  • the DDI 230 does not output the first EM start signal, and the display panel 310 displays the partial display state.
  • the method may further include an operation of not supplying a light emitting signal to the first pixels P1 by not receiving the first EM start signal from the first gate driving circuit while being controlled to .
  • the DDI 230 when each frame starts, the DDI 230 outputs a second EM start signal, and the second gate driving circuit generates a light emitting signal in response to the second EM start signal to the second pixel. It may further include an operation of sequentially supplying to (P2).
  • the first area 532 of the display 530 may be moved in the first direction in association with at least a portion of the housing 510 of the electronic device 500 to move the housing 510 in the first direction.
  • the first area 532 of the display 530 slides out from the inner space, and the housing 510 cooperates with movement of at least a portion of the housing 510 in a second direction opposite to the first direction. ), and the second area 531 of the display 530 is fixed and visually visible from the outside regardless of the movement of the housing 510 .
  • the designated event may include an operation of detecting a state in which the first area 532 of the display 530 is slid into the inner space of the housing 510 .
  • FIG. 5 is a front perspective view of an electronic device 500 illustrating a first state according to various embodiments of the present disclosure.
  • FIG. 6 is a front perspective view of an electronic device 500 illustrating a second state according to various embodiments of the present disclosure.
  • FIG. 7 is a perspective view illustrating a display 530 of an electronic device 500 according to various embodiments of the present disclosure.
  • an electronic device 500 (eg, the electronic device 101 of FIG. 1 ) according to various embodiments is at least partially similar to the electronic device 101 of FIG. 1 , or an electronic device ( 500) may further include other embodiments.
  • an electronic device 500 includes a housing 510 and a slide plate 560 coupled to the housing 510 to be at least partially movable from the housing 510 . ) may be included.
  • a member corresponding to at least a portion of the housing 510 it may serve to support the display 530 while sliding.
  • at least a portion of the slide plate 560 may be disposed in a state of being slid into the inner space of the housing 510 in the first state of the electronic device 500 .
  • at least a portion of the slide plate 560 may be disposed in a state of being slid out from the inner space of the housing 510 in the second state of the electronic device 500 .
  • the slide plate 560 may serve to support at least a portion of the display 530 , for example, the second region 531 of the display 530 in the second state of the electronic device 500 .
  • the electronic device 500 may form a third state (eg, an intermediate state) between the first state and the second state.
  • the third state may be referred to as a third shape, and the third shape may include a free stop state.
  • a display 530 may be a flexible display.
  • the display 530 may be divided into a first area 532 and a second area 531 .
  • the first area 532 of the display 530 is configured to cooperate with movement of at least a portion of the housing 510 (eg, the slide plate 560 ) in the first direction (eg, the x-direction of FIG. 5 ). ) slide out from the internal space, and this state may be defined as a second state of the electronic device 500 .
  • the first area 532 of the display 530 may be disposed in a second direction (eg, the x direction of FIG. 5 ) in which at least a portion of the housing 510 (eg, the slide plate 560 ) is opposite to the first direction (eg, the x direction in FIG. 5 ). : It may slide in from the inner space of the housing 510 in association with movement in the -x direction of FIG. 5 , and this state may be defined as a first state of the electronic device 500 .
  • the first area 532 of the display 530 may be variably exposed to the outside according to the movement of the housing 510 .
  • the electronic device 500 may deactivate the first area 532 of the display 530 while it is in the second state.
  • the electronic device 500 may control the first area 532 of the display 530 to be in the off state while it is in the second state.
  • the electronic device 500 may control to display a compensation image for reducing the luminance deviation of the first area 532 of the display 530 while in the second state.
  • the display 530 in the first state of the electronic device 500 , has a first width w1 as the first area 532 slides into the inner space of the housing 510 . can have
  • the overall width W of the display 530 visually viewed in the second state of the electronic device 500 may have a width obtained by adding the first width w1 and the second width w2.
  • FIG. 8 is a plan view schematically illustrating a display 530 according to an exemplary embodiment.
  • FIG. 9 is a cross-sectional view taken along line 9-9 of the display 530 according to the exemplary embodiment shown in FIG. 8 .
  • the display 530 includes a display area 811 and a non-display area 812 , and the non-display area 812 is a portion of the display area 811 . It may be disposed adjacent to at least a part of the boundary area.
  • the display area 811 includes a first area 532 in which first pixels (eg, the first pixels P1 of FIG. 3 ) are disposed, and a second pixel (eg, the second pixel of FIG. 3 ). It may be divided into a second area 531 in which 2 pixels P2) are disposed.
  • the first region 532 may be a region visually exposed to the outside variably according to the movement of the housing 510 .
  • the second area 531 may be a fixed and visually exposed area regardless of the movement of the housing 510 .
  • a gate control unit 330 (eg, the gate control unit 330 of FIG. 3 ) may be disposed in the non-display area 812 .
  • the gate controller 330 includes gate driving circuits (eg, FIG. 10 , a first scan driving circuit SD1 , a second scan driving circuit SD2 , a first light emission driving circuit EMD1 , and a second light emission driving circuit EMD2 ).
  • the gate control unit 330 receives a start signal from the DDI 230 , and transmits the gate signal and the light emission signal EM to the gate line (eg, the gate line of FIG. 3 ) in response to the input start signal. GL)) to the first pixels P1 and the second pixels P2 of the display area 811 .
  • the gate line eg, the gate line of FIG. 3
  • the non-display area 812 is a transmission line for supplying the start signal output from the DDI 230 to the gate controller 330 , and includes a plurality of start signal lines 821 , 822 , 823 , and 824 . ) can be placed.
  • the start signal includes a first GW start signal GW_FLM1 for triggering an operation of the first gate control unit corresponding to the first region 532
  • the first GW start signal GW_FLM1 is It may be supplied to the first gate control unit corresponding to the first region 532 through the 1 GW start signal line 821 .
  • the start signal includes a first EM start signal EM_FLM1 for triggering an operation of the first light emission control unit corresponding to the first region 532
  • the first EM start signal EM_FLM1 is It may be supplied to the first light emission control unit corresponding to the first region 532 through the first EM start signal line 822 .
  • the start signal includes a second GW start signal GW_FLM2 for triggering the operation of the second gate control unit corresponding to the second region 531 , and the second GW start signal GW_FLM2 It may be supplied to the second gate control unit corresponding to the second region 531 through the 2 GW start signal line 823 .
  • the start signal includes a second EM start signal EM_FLM2 for triggering the operation of the second light emission control unit corresponding to the second region 531 , and the second EM start signal EM_FLM2 It may be supplied to the second light emission control unit corresponding to the second region 531 through the 2 EM start signal line 824 .
  • a plurality of start signal lines 821 , 822 , 823 , and 824 may be spaced apart from each other in the non-display area 812 .
  • a first GW start signal line 821 , a first EM start signal line 822 , a second GW start signal line 823 , and a second EM start signal line may be spaced apart.
  • FIG. 10 is a block diagram illustrating the gate control unit 330 of the display 530 according to an exemplary embodiment.
  • the gate controller 330 of the display 530 applies at least one gate signal to the first pixels P1 disposed in the first region 532 of the display 530 . It may include a first gate control unit for supplying the light emission signal, and a first emission control unit for supplying the emission signal EM to the first pixels P1 .
  • the first gate control unit may include a first scan driving circuit SD1 .
  • the first scan driving circuit SD1 receives the first gate signal GW (eg, the first gate signal GW of FIG. 11 ) and the second gate signal GW_O in response to the first GW start signal GW_FLM1.
  • the second gate signal GW_O in FIG. 11 the third gate signal Gl_O (eg the third gate signal Gl_O in FIG. 11 ), and the fourth gate signal GB (eg in FIG. 11 )
  • the fourth gate signal GB is generated, and the generated first to fourth gate signals GW, GW_O, Gl_O, and GB are connected to a gate line (eg, the gate line GL of FIG. 3 ). Through this, it may be sequentially supplied to the first pixels P1 .
  • the first light emission control unit may include a first light emission driving circuit EMD1 .
  • the first light emission driving circuit EMD1 generates a light emission signal EM (eg, the light emission signal EM of FIG. 11 ) in response to the first EM start signal EM_FLM1 , and emits the generated light emission signal EM. It may be sequentially supplied to the first pixels P1 through a signal line (not shown).
  • the gate controller 330 of the display 530 is configured to supply at least one gate signal to the second pixels P2 disposed in the second region 531 of the display 530 .
  • a gate control unit and a second emission control unit for supplying the emission signal EM to the second pixels P2 may be further included.
  • the second gate control unit may include a second scan driving circuit SD2 .
  • the first scan driving circuit SD2 responds to the second GW start signal GW_FLM2 , the first gate signal GW, the second gate signal GW_O, the third gate signal Gl_O, and the fourth gate signal GW_FLM2. GB) and sequentially supplying the generated first to fourth gate signals GW, GW_O, Gl_O, and GB to the second pixels P2 through the gate line GL.
  • the second light emission control unit may include a second light emission driving circuit EMD2 .
  • the second light emission driving circuit EMD2 generates the light emission signal EM in response to the first EM start signal EM_FLM1, and transmits the light emission signal EM to the second pixel (not shown) through the light emission signal line (not shown). P2) can be supplied sequentially.
  • FIG. 11 is a circuit diagram 400 illustrating an operation of a pixel driving circuit that drives the second pixel P2 while the electronic device 500 is in a first state according to an exemplary embodiment.
  • FIG. 12 is a waveform diagram illustrating a gate signal and an emission signal EM supplied to a pixel driving circuit for driving the second pixel P2 while the electronic device 500 is in a first state according to an exemplary embodiment.
  • the electronic device 500 may deactivate the first pixels P1 and activate only the second pixels P2 in a first state.
  • the first state as described above with reference to FIG. 5 , the first area 532 of the display 530 is slid in into the inner space of the housing 510 and is not visually visible, Only the second region 531 is a state visually visible from the outside of the electronic device 500 , and the electronic device 500 deactivates the first pixels P1 of the display 530 while the electronic device 500 is in the first state, and the second pixel It can be controlled with a "partial display state" that only activates (P2).
  • the electronic device 500 displays each frame in the A1 period, A2 period, A3 period, and A4 period.
  • the second pixels P2 may be driven by dividing into periods of , , and A5 .
  • the electronic device 500 supplies the fourth gate signal GB to the second pixel P2 , so that the seventh TFT T7 of the second pixel P2 is can be turned on.
  • the seventh TFT (T7) among the first to seventh TFTs (T1, T2, T3, T4, T5, T6, T7) is turned on, and the remaining TFTs are can be turned off.
  • the second pixel P2 changes the anode of the OLED (ie, the fourth node n4) to the second initialization voltage AVint as the seventh TFT T7 is turned on, as shown by arrow 1111 in FIG. 11 . can be initialized with
  • the electronic device 500 supplies the third gate signal Gl_O to the second pixel P2 , so that the fourth TFT T4 of the second pixel P2 is can be turned on.
  • the fourth TFT T4 of the second pixel P2 is turned on.
  • the second pixel P2 is connected to the gate (ie, the first node ( n1)) may be initialized to the first initialization voltage Vint.
  • the electronic device 500 supplies the first gate signal GW and the second gate signal GW_O to the second pixel P2, thereby providing the second pixel P2 ) of the second TFT ( T2 ) and the third TFT ( T3 ) may be turned on.
  • the second pixel P2 has the second TFT (T2) and the third TFT (T3) among the first to seventh TFTs (T1, T2, T3, T4, T5, T6, T7). Only the TFTs may be turned on, and the remaining TFTs may be turned off.
  • the second pixel P2 transmits the data voltage Data to the source of the first TFT T1 (ie, the second node ( n2)) can be entered.
  • the second pixel P2 is connected to the drain (ie, the third node n3) of the first TFT T1 as the third TFT T3 is turned on, as shown by arrow 1114 in FIG. 11 .
  • a gate (ie, the first node n1 ) of the TFT T1 may be diode-connected.
  • the threshold voltage Vth of the first TFT T1 is connected to the gate (ie, the first node n1) of the first TFT T1.
  • a voltage (eg, Vdata+Vth) corresponding to the sum of the data voltage (eg, Vdata) may be stored.
  • the voltage (eg, Vdata+Vth) stored in the gate (ie, the first node n1 ) of the first TFT T1 may be maintained for one frame period by the storage capacitor Cstg.
  • the electronic device 500 supplies the fourth gate signal GB to the second pixel P2, thereby providing the seventh TFT T7 of the second pixel P2.
  • the second pixel P2 in the period A4 only the seventh TFT (T7) among the first to seventh TFTs (T1, T2, T3, T4, T5, T6, T7) is turned on, and the remaining TFTs are can be turned off.
  • the second pixel P2 changes the anode of the OLED (ie, the fourth node n4) to the second initialization voltage AVint as the seventh TFT T7 is turned on.
  • the electronic device 500 may omit the operation according to the A4 period.
  • the electronic device 500 supplies the light emitting signal EM to the second pixel P2 , so that the fifth TFT T5 of the second pixel P2 and the 6 TFT (T6) can be turned on.
  • the second pixel P2 is a first TFT (T1) and a fifth TFT (T5) among the first to seventh TFTs (T1, T2, T3, T4, T5, T6, T7).
  • T1 first TFT
  • T5 fifth TFT
  • T6 the sixth TFT T6 may be turned on, and the remaining TFTs may be turned off.
  • the second pixel P2 has an ELVDD voltage applied to the source of the first TFT T1 (ie, the second node n2) as the fifth TFT T5 is turned on, as shown by arrow 1115 in FIG. 11 . is applied, and the first TFT (T1) may supply a driving current corresponding to the data voltage (Data) to the OLED through the turned-on sixth TFT (T6).
  • the difference value eg, Vgs
  • the difference value eg, Vgs
  • the first TFT ( T1) can supply a driving current to the OLED based on the corresponding value.
  • the OLED may display a specified gray level corresponding to the data voltage Data based on the driving current input through the sixth TFT T6 .
  • FIG. 13 is a circuit diagram illustrating an operation of the pixel driving circuit 400 for driving the first pixel P1 while the electronic device 500 is in a first state according to an exemplary embodiment.
  • FIG. 14 is a waveform diagram illustrating a gate signal and an emission signal EM supplied to a pixel driving circuit for driving the first pixel P1 while the electronic device 500 is in a first state according to an exemplary embodiment.
  • the electronic device 500 may deactivate the first pixels P1 and activate only the second pixels P2 in a first state.
  • the first state as described above with reference to FIG. 5 , the first area 532 of the display 530 is slid in into the inner space of the housing 510 and is not visually visible, Only the second region 531 is a state visually visible from the outside of the electronic device 500 , and the electronic device 500 deactivates the first pixels P1 of the display 530 while the electronic device 500 is in the first state, and the second pixel It can be controlled with a "partial display state" that only activates (P2).
  • the electronic device 500 divides each frame into a first sub-period and a second sub-period while the display 530 (or the display panel 310 of FIG. 3 ) is controlled in the partial display state.
  • the first pixels P1 may be driven.
  • the electronic device 500 divides the first sub-period into period B1, period B2, period B3, and period B4 to drive the first pixels P1, and sets the second sub period after period B4.
  • the first pixels P1 may be driven by setting the B5 period.
  • period B1, period B2, period B3, and period B4 of FIG. 14 may be defined as a first sub period
  • period B5 of FIG. 14 may be defined as a second sub period.
  • the electronic device 500 supplies the fourth gate signal GB to the first pixel P1 , so that the seventh TFT T7 of the second pixel P2 is can be turned on.
  • the seventh TFT (T7) among the first to seventh TFTs (T1, T2, T3, T4, T5, T6, T7) is turned on, and the remaining TFTs are can be turned off.
  • the first pixel P1 changes the anode (ie, the fourth node n4) of the OLED to the second initialization voltage AVint as the seventh TFT T7 is turned on. can be initialized with
  • the electronic device 500 supplies the third gate signal Gl_O to the first pixel P1 , so that the fourth TFT T4 of the first pixel P1 is can be turned on.
  • the fourth TFT T4 of the first pixel P1 is can be turned on.
  • the first pixel P1 in the period B2 only the fourth TFT (T4) among the first to seventh TFTs (T1, T2, T3, T4, T5, T6, T7) is turned on, and the remaining TFTs are can be turned off.
  • the first pixel P1 is connected to the gate (ie, the first node ( n1)) may be initialized to the first initialization voltage Vint.
  • the electronic device 500 supplies the first gate signal GW and the second gate signal GW_O to the first pixel P1 , thereby providing the first pixel P1 ) of the second TFT ( T2 ) and the third TFT ( T3 ) may be turned on.
  • the first pixel P1 has a second TFT (T2) and a third TFT (T3) among the first to seventh TFTs (T1, T2, T3, T4, T5, T6, T7). Only the TFTs may be turned on, and the remaining TFTs may be turned off.
  • the first pixel P1 transmits the data voltage Data corresponding to the inactive state as the second TFT T2 is turned on as shown by the arrow 1315 of FIG. 13 to the source of the first TFT T1 (that is, , can be input to the second node n2).
  • the data voltage Data corresponding to the inactive state may be, for example, a data voltage Data corresponding to grayscale 0.
  • the data voltage Data corresponding to the inactive state is a voltage for displaying a compensation image for reducing a luminance deviation of the first region 532 of the display 530, and is a specified voltage corresponding to the compensation image. It may be a voltage corresponding to a gray level.
  • the first pixel P1 is connected to the drain (ie, the third node n3) of the first TFT T1 as the third TFT T3 is turned on as shown by arrow 1314 in FIG. 13 .
  • a gate (ie, the first node n1 ) of the TFT T1 may be diode-connected.
  • the first pixel P1 has a threshold voltage Vth of the first TFT T1 at the gate of the first TFT T1 (ie, the first node n1) as the first TFT T1 is diode-connected. ) and a voltage (eg, Vdata+Vth) corresponding to the sum of the data voltage (eg, Vdata) may be stored.
  • the voltage (eg, Vdata+Vth) stored in the gate (ie, the first node n1 ) of the first TFT T1 may be maintained for one frame period by the storage capacitor Cstg.
  • the electronic device 500 supplies the fourth gate signal GB to the first pixel P1 , so that the seventh TFT T7 of the first pixel P1 is can be turned on.
  • the first pixel P1 in the period B4 only the seventh TFT (T7) among the first to seventh TFTs (T1, T2, T3, T4, T5, T6, T7) is turned on, and the remaining TFTs are can be turned off.
  • the first pixel P1 changes the anode (ie, the fourth node n4) of the OLED to the second initialization voltage AVint as the seventh TFT T7 is turned on. can be initialized with
  • the electronic device 500 may omit the operation according to the period B4.
  • the electronic device 500 supplies the first gate signal GW to the first pixel P1 , so that the second TFT T2 of the first pixel P1 is can be turned on.
  • the first pixel P1 may receive a bias voltage bias from the data line DL as the second TFT T2 is turned on as indicated by arrow 1313 of FIG. 13 .
  • the bias voltage bias may be input to the source (ie, the second node n2 ) of the first TFT T1 through the second TFT T2 . Accordingly, in the first TFT (T1), the difference value (eg, Vgs) between the gate voltage (Vdata+Vth) and the source voltage (ELVDD) of the first TFT (T1) is “Vdata + Vth - Vbias (eg, Vdata)” +Vth-ELVDD)" can be maintained.
  • the electronic device 500 supplies the light emitting signal EM to the first pixel P1 while the display 530 (or the display panel 310 of FIG. 3 ) is controlled in the partial display state. may not Accordingly, according to an embodiment, while the display 530 (or the display panel 310 of FIG. 3 ) is controlled to the partial display state, the electronic device 500 may display the fifth TFT ( T5) and the sixth TFT (T6) may be turned off and the OLED may not emit light.
  • T5 the fifth TFT
  • T6 sixth TFT
  • the driving TFT ie, the first pixel P1
  • the display 530 or the display panel 310 of FIG. 3
  • the first TFT T1 the characteristics (eg, luminance, color) of the first pixel P1 and the characteristics of the first pixel P1 ( Ex: luminance, color) can be reduced, and afterimages can be reduced.
  • 15 is a block diagram illustrating the gate control unit 330 of the display 530 according to another exemplary embodiment.
  • the gate control unit 330 of the display 530 independently controls the switching operation of the fifth TFT ( T5 ) and the switching operation of the sixth TFT ( T6 ) of the pixel driving circuit. For this purpose, two light emission signals can be generated.
  • the gate control unit 330 of the display 530 is configured to supply at least one gate signal to the first pixels P1 disposed in the first region 532 of the display 530 .
  • It may include a control unit.
  • the first emission signal EM1 may be a signal for controlling switching of the fifth TFT T5 of the pixel driving circuit 400 included in each of the first pixels P1 .
  • the second emission signal EM2 may be a signal for controlling switching of the sixth TFT T6 of the pixel driving circuit 400 included in each of the first pixels P1 .
  • the first gate control unit may include a first scan driving circuit SD1 .
  • the first scan driving circuit SD1 receives the first gate signal GW (eg, the first gate signal GW of FIG. 11 ) and the second gate signal GW_O in response to the first GW start signal GW_FLM1.
  • the second gate signal GW_O in FIG. 11 the third gate signal Gl_O (eg the third gate signal Gl_O in FIG. 11 ), and the fourth gate signal GB (eg in FIG. 11 )
  • the fourth gate signal GB is generated, and the generated first to fourth gate signals GW, GW_O, Gl_O, and GB are connected to gate lines (eg, the gate line GL of FIG. 3 ). Through this, it may be sequentially supplied to the first pixels P1 .
  • the first light emission control unit may include a first light emission driving circuit EMD1 .
  • the first light emission driving circuit EMD1 generates a first light emission signal EM1 (eg, the first light emission signal EM1 of FIG. 19 ) in response to the first EM start signal EM1_FML, and the generated first light emission signal EM1 .
  • the signal EM1 may be sequentially supplied to the first pixels P1 through a first light emitting signal line (not shown).
  • the second light emission control unit may include a second light emission driving circuit EMD2 .
  • the second light emission driving circuit EMD2 generates a second light emission signal (eg, the second light emission signal EM2 of FIG. 19 ) in response to the second EM start signal EM2_FML, and the generated second light emission signal EM2 ) may be sequentially supplied to the first pixels P1 through a second light emitting signal line (not shown).
  • the gate controller 330 of the display 530 is a second gate for supplying at least one gate signal to the second pixels P2 disposed in the second region 531 of the display 530 .
  • the controller, the third emission control unit for supplying the third emission signal EM3 to the second pixels P2 , and the fourth emission control unit for supplying the fourth emission signal EM4 to the second pixels P2 . may include.
  • the third emission signal EM3 may be a signal for controlling switching of the fifth TFT T5 of the pixel driving circuit 400 included in each of the second pixels P2 .
  • the fourth emission signal EM4 may be a signal for controlling switching of the sixth TFT T6 of the pixel driving circuit 400 included in each of the second pixels P2 .
  • the second gate control unit may include a second scan driving circuit SD2 .
  • the second scan driving circuit SD2 After the first gate signal to the fourth gate signals GW, GW_O, Gl_O, and GB are sequentially output from the first scan driving circuit SD1 , the second scan driving circuit SD2 generates the first gate signal to The fourth gate signals GW, GW_O, Gl_O, and GB may be sequentially supplied to the second pixels P2 through the gate line GL.
  • the third light emission control unit may include a third light emission driving circuit EMD3 .
  • the third light emission driving circuit EMD3 generates a third light emission signal EM3 (eg, the light emission signal EM3 of FIG. 17 ) in response to the third EM start signal EM3_FML, and the generated third light emission signal EM3_FML EM3 may be sequentially supplied to the second pixels P2 through a first light emitting signal line (not shown).
  • the fourth light emission control unit may include a fourth light emission driving circuit EMD4 .
  • the fourth light emission driving circuit EMD4 generates a fourth light emission signal (eg, the fourth light emission signal EM4 of FIG. 17 ) in response to the fourth EM start signal EM4_FML, and the generated fourth light emission signal EM4 ) may be sequentially supplied to the second pixels P2 through a fourth light emitting signal line (not shown).
  • 16 is a circuit diagram illustrating an operation of the pixel driving circuit 400 for driving the second pixel P2 while the electronic device 500 is in a first state according to another exemplary embodiment.
  • 17 is a waveform diagram illustrating a gate signal and a light emission signal supplied to a pixel driving circuit for driving the second pixel P2 while the electronic device 500 is in a first state according to another exemplary embodiment.
  • the electronic device 500 may deactivate the first pixels P1 and activate only the second pixels P2 in a first state.
  • the first state as described above with reference to FIG. 5 , the first area 532 of the display 530 slides in into the inner space of the housing 510 and is not visually visible, Only the second region 531 is a state visually visible from the outside of the electronic device 500 , and the electronic device 500 deactivates the first pixels P1 of the display 530 while the electronic device 500 is in the first state, and the second pixel It can be controlled with a "partial display state" that only activates (P2).
  • the electronic device 500 displays each frame in the A1 period, A2 period, A3 period, and A4 period.
  • the second pixels P2 may be driven by dividing into periods of , , and A5 .
  • the electronic device 500 supplies the fourth gate signal GB to the second pixel P2 , so that the seventh TFT T7 of the second pixel P2 is can be turned on.
  • the seventh TFT (T7) among the first to seventh TFTs (T1, T2, T3, T4, T5, T6, T7) is turned on, and the remaining TFTs are can be turned off.
  • the second pixel P2 changes the anode of the OLED (ie, the fourth node n4) to the second initialization voltage AVint as the seventh TFT T7 is turned on, as shown by arrow 1611 in FIG. 16 . can be initialized with
  • the electronic device 500 supplies the third gate signal Gl_O to the second pixel P2 , so that the fourth TFT T4 of the second pixel P2 is can be turned on.
  • the fourth TFT T4 of the second pixel P2 is turned on.
  • the second pixel P2 is connected to the gate (ie, the first node ( n1)) may be initialized to the first initialization voltage Vint.
  • the electronic device 500 supplies the first gate signal GW and the second gate signal GW_O to the second pixel P2, thereby providing the second pixel P2 ) of the second TFT ( T2 ) and the third TFT ( T3 ) may be turned on.
  • the second pixel P2 has the second TFT (T2) and the third TFT (T3) among the first to seventh TFTs (T1, T2, T3, T4, T5, T6, T7). Only the TFTs may be turned on, and the remaining TFTs may be turned off.
  • the second pixel P2 transmits the data voltage Data to the source of the first TFT T1 (ie, the second node ( n2)) can be entered.
  • the second pixel P2 is connected to the drain (ie, the third node n3) of the first TFT T1 as the third TFT T3 is turned on, as indicated by arrow 1614 in FIG. 16 .
  • a gate (ie, the first node n1 ) of the TFT T1 may be diode-connected.
  • the threshold voltage Vth of the first TFT T1 is connected to the gate (ie, the first node n1) of the first TFT T1.
  • a voltage (eg, Vdata+Vth) corresponding to the sum of the data voltage (eg, Vdata) may be stored.
  • the voltage (eg, Vdata+Vth) stored in the gate (ie, the first node n1 ) of the first TFT T1 may be maintained for one frame period by the storage capacitor Cstg.
  • the electronic device 500 supplies the fourth gate signal GB to the second pixel P2 , so that the seventh TFT T7 of the second pixel P2 is can be turned on.
  • the seventh TFT (T7) among the first to seventh TFTs (T1, T2, T3, T4, T5, T6, T7) is turned on, and the remaining TFTs are can be turned off.
  • the second pixel P2 changes the anode of the OLED (ie, the fourth node n4) to the second initialization voltage AVint as the seventh TFT T7 is turned on, as shown by arrow 1611 in FIG. 16 .
  • the electronic device 500 may omit the operation according to the A4 period.
  • the electronic device 500 supplies the third emission signal EM3 and the fourth emission signal EM4 to the second pixel P2 , so that the second pixel P2 ) of the fifth TFT ( T5 ) and the sixth TFT ( T6 ) may be turned on.
  • the second pixel P2 is a first TFT (T1) and a fifth TFT (T5) among the first to seventh TFTs (T1, T2, T3, T4, T5, T6, T7).
  • T1, T2, T3, T4, T5, T6, T7 the first to seventh TFTs
  • only the sixth TFT T6 may be turned on, and the remaining TFTs may be turned off.
  • the second pixel P2 has an ELVDD voltage applied to the source of the first TFT T1 (ie, the second node n2) as the fifth TFT T5 is turned on, as shown by arrow 1615 in FIG. 16 . is applied, and the first TFT (T1) may supply a driving current corresponding to the data voltage (Data) to the OLED through the turned-on sixth TFT (T6).
  • the difference value (eg Vgs) between the gate voltage (Vdata+Vth) of the first TFT (T1) and the source voltage (ELVDD) of the first TFT (T1) is “Vdata+Vth-ELVDD”
  • the first TFT T1 may supply a driving current to the OLED based on the corresponding value.
  • the OLED may display a specified gray level corresponding to the data voltage Data based on the driving current input through the sixth TFT T6 .
  • FIG. 18 is a circuit diagram illustrating an operation of the pixel driving circuit 400 for driving the first pixel P1 while the electronic device 500 is in a first state according to another exemplary embodiment.
  • 19 is a waveform diagram illustrating a gate signal and a light emission signal supplied to a pixel driving circuit for driving the first pixel P1 while the electronic device 500 is in a first state according to another exemplary embodiment.
  • the electronic device 500 may inactivate the first pixels P1 and activate only the second pixels P2 in a first state.
  • the first state as described above with reference to FIG. 5 , the first area 532 of the display 530 slides in into the inner space of the housing 510 and is not visually visible, Only the second region 531 is a state visually visible from the outside of the electronic device 500 , and the electronic device 500 deactivates the first pixels P1 of the display 530 while the electronic device 500 is in the first state, and the second pixel It can be controlled with a "partial display state" that only activates (P2).
  • the electronic device 500 transmits the second gate signal GW_O to the first pixel P1 while the display 530 (or the display panel 310 of FIG. 3 ) is controlled to the partial display state.
  • the display 530 or the display panel 310 of FIG. 3
  • the electronic device 500 displays each frame in the C1 period, C2 period, C3 period, and C4 period.
  • the first pixels P1 may be driven by dividing into periods of , , and C5 .
  • the period C1, period C2, period C3, period C4, and period C5 illustrated in FIG. 19 are the period A1, period A2, period A3, period A4, and period A5 illustrated in FIG. may be substantially the same or similar.
  • the electronic device 500 supplies the fourth gate signal GB to the first pixel P1 , so that the seventh TFT T7 of the first pixel P1 is can be turned on.
  • the first pixel P1 in the period C1 only the seventh TFT (T7) among the first to seventh TFTs (T1, T2, T3, T4, T5, T6, T7) is turned on, and the remaining TFTs are can be turned off.
  • the first pixel P1 changes the anode (ie, the fourth node n4) of the OLED to the second initialization voltage AVint as the seventh TFT T7 is turned on, as shown by arrow 1811 in FIG. 18 . can be initialized with
  • the electronic device 500 supplies the third gate signal Gl_O to the first pixel P1 , so that the fourth TFT T4 of the first pixel P1 is can be turned on.
  • the fourth TFT T4 of the first pixel P1 is can be turned on.
  • the first pixel P1 is connected to the gate (ie, the first node ( n1)) may be initialized to the first initialization voltage Vint.
  • the electronic device 500 supplies the first gate signal GW to the first pixel P1 , so that the second TFT T2 of the first pixel P1 is can be turned on.
  • the first pixel P1 in the period C3 only the second TFT (T2) among the first to seventh TFTs (T1, T2, T3, T4, T5, T6, T7) is turned on, and the remaining TFTs are can be turned off.
  • the first pixel P1 transmits the data voltage Data corresponding to the inactive state as the second TFT T2 is turned on as shown by arrow 1813 in FIG. 18 to the source of the first TFT T1 (that is, , can be input to the second node n2).
  • the data voltage Data corresponding to the inactive state may be, for example, a data voltage Data corresponding to grayscale 0.
  • the data voltage Data corresponding to the inactive state is a voltage for displaying a compensation image for reducing a luminance deviation of the first region 532 of the display 530, and is a specified voltage corresponding to the compensation image. It may be a voltage corresponding to a gray level.
  • the electronic device 500 supplies the fourth gate signal GB to the first pixel P1 , so that the seventh TFT T7 of the first pixel P1 is can be turned on.
  • the first pixel P1 in the period C4 only the seventh TFT (T7) among the first to seventh TFTs (T1, T2, T3, T4, T5, T6, T7) is turned on, and the remaining TFTs are can be turned off.
  • the first pixel P1 connects the anode of the OLED (ie, the fourth node n4) to the second initialization voltage AVint as the seventh TFT T7 is turned on. can be initialized with
  • the electronic device 500 may omit the operation according to the C4 period.
  • the electronic device 500 only the first emission signal EM1 from among the first emission signal EM1 and the second emission signal EM2 is displayed in the first pixel P1 .
  • the first pixel P1 has an ELVDD voltage applied to the source of the first TFT T1 (ie, the second node n2) as the fifth TFT T5 is turned on, as shown by arrow 1814 in FIG. 18 .
  • the first TFT ( T1 ) of the first pixel ( P1 ) has the gate voltage (ie, the first initialization voltage ( Vint )) of the first TFT ( T1 ) and the source of the first TFT ( T1 )
  • a difference value (eg, Vgs) of the voltage ELVDD may maintain a bias state that becomes “Vint -ELVDD”.
  • the electronic device 500 applies the second light emitting signal EM2 to the first pixel P1 while the display 530 (or the display panel 310 of FIG. 3 ) is controlled in the partial display state. may not be supplied. Accordingly, while the display 530 of the electronic device 500 is controlled to the partial display state, the sixth TFT T6 of the first pixel P1 may be turned off and the OLED may not emit light.
  • the driving TFT ie, the first pixel P1
  • the display 530 or the display panel 310 of FIG. 3
  • the driving TFT ie, the first pixel P1
  • the characteristics eg, luminance, color
  • the characteristics of the second pixel P2 Ex: luminance, color

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 문서의 다양한 실시예들은 디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법에 관한 것으로, 지정된 이벤트에 응답하여, 디스플레이 패널을 제 1 영역이 비활성화되고 제 2 영역이 활성화되는 부분 표시 상태로 제어하는 동작, 및 각 프레임을 제 1 서브 기간 및 제 2 서브 기간으로 나누어서 상기 제 1 영역에 대응하는 제 1 픽셀들을 제어하는 동작, 상기 제 1 서브 기간에 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 비활성화 상태에 대응하는 데이터 전압을 입력받도록 제어하는 동작, 및 상기 제 2 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 바이어스 전압을 입력받도록 제어하는 동작을 포함하고, 상기 제 1 픽셀들 각각은 상기 제 2 서브 기간에 상기 바이어스 전압을 입력받음으로써, 구동 TFT를 바이어스 상태로 유지할 수 있다. 본 문서는 그 밖에 다양한 실시예들을 더 포함할 수 있다.

Description

디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법
본 문서의 다양한 실시예들은 디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법에 관한 것이다.
디스플레이 기술이 발전하면서, 플렉서블(flexible) 디스플레이를 갖는 전자 장치에 대한 연구 및 개발이 활발히 진행되고 있다. 플렉서블 디스플레이는 접거나, 구부리거나, 말거나, 또는 펼칠 수 있다. 플렉서블 디스플레이를 포함하는 전자 장치는 사용자에게 보여지는 화면의 크기가 변경될 수 있다.
플렉서블 디스플레이는 OLED(organic light emitting diode)를 포함할 수 있다. OLED를 포함한 플렉서블 디스플레이는 화소에 배치된 박막트랜지스터(thin film transistor)의 히스테리시스(hysteresis) 특성의 편차로 인해 잔상(image sticking) 또는 휘도 편차가 발생할 수 있다.
전자 장치는 플렉서블 디스플레이를 적용함으로써, 디스플레이를 접거나, 구부리거나, 말거나, 또는 펼칠 수 있는 폼팩터(form factor)를 갖도록 연구 개발되고 있다. 예를 들면, 전자 장치는 하우징의 일부분이 슬라이드 이동 가능한 구조를 포함할 수 있다. 이러한 폼팩터의 전자 장치는, 하우징의 일부분이 슬라이드 이동하는 것에 연동하여 플렉서블 디스플레이의 일부분이 하우징의 내부 공간으로 슬라이드 인되거나, 또는 플렉서블 디스플레이의 일부분이 하우징의 내부 공간으로부터 슬라이드 아웃될 수 있다. 예를 들면, 플렉서블 디스플레이는 하우징의 일부분이 슬라이드 이동에 따라 하우징의 내부 공간으로 슬라이드 인되는 제 1 영역과, 하우징의 슬라이드 이동에 상관없이 고정적으로 외부에서 시각적으로 보여지는 제 2 영역을 포함할 수 있다.
하우징의 일부분이 슬라이드 이동 가능한 구조를 포함하는 전자 장치는, 제 1 영역이 하우징의 내부 공간으로 슬라이드 인 되어 있는 동안에, 제 1 영역을 비활성화시키고, 제 2 영역을 활성화시킬 수 있다. 이에 따라, 제 1 영역에 배치된 박막트랜지스터와 제 2 영역에 배치된 박막트랜지스터들 사이의 히스테리시스 특성 편차가 발생하고, 상기 편차는 플렉서블 디스플레이의 화면에서 잔상을 발생시킬 수 있다.
본 문서의 다양한 실시예들은 디스플레이의 잔상 또는 휘도 편차를 줄일 수 있는 전자 장치 및 방법을 제공할 수 있다.
본 문서에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 문서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있다.
다양한 실시예들에 따른 전자 장치는, 하우징, 복수의 픽셀들을 포함하는 디스플레이 패널이 제 1 영역 및 제 2 영역으로 구분되는 디스플레이, 상기 디스플레이 패널을 구동하는 DDI(display driver integrated circuit), 및 프로세서를 포함하고, 상기 복수의 픽셀들 각각은, 제 1 TFT, 제 1 게이트 신호에 기반하여 데이터 전압이 공급되는 상기 디스플레이 패널의 데이터 라인과 상기 제 1 TFT의 소스 사이의 연결을 스위칭하는 제 2 TFT, 제 2 게이트 신호에 기반하여 상기 제 1 TFT의 게이트와 상기 제 1 TFT의 드레인 사이의 연결을 스위칭하는 제 3 TFT, 제 3 게이트 신호에 기반하여 상기 제 1 TFT의 상기 게이트에 제 1 초기화 전압을 공급하는 제 4 TFT, 발광 신호에 기반하여 ELVDD 전압이 공급되는 상기 디스플레이 패널의 ELVDD 라인과 상기 제 1 TFT의 상기 소스 사이의 연결을 스위칭하는 제 5 TFT, 상기 발광 신호에 기반하여 상기 제 1 TFT의 상기 드레인과 OLED의 애노드 사이를 연결하는 제 6 TFT, 제 4 게이트 신호에 기반하여 상기 OLED의 상기 애노드에 제 2 초기화 전압을 공급하는 제 7 TFT, 및 상기 제 1 TFT의 상기 게이트와 상기 ELVDD 라인 사이에 배치되는 스토리지 커패시터를 포함하고, 상기 프로세서는, 지정된 이벤트에 응답하여, 상기 디스플레이 패널을 상기 제 1 영역이 비활성화되고 상기 제 2 영역이 활성화되는 부분 표시 상태로 제어하고, 상기 디스플레이 패널이 상기 부분 표시 상태로 제어되는 동안에 각 프레임을 제 1 서브 기간 및 제 2 서브 기간으로 나누어서 상기 제 1 영역에 대응하는 제 1 픽셀들을 제어하고, 상기 제 1 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 상기 제 2 TFT를 통해 비활성화 상태에 대응하는 데이터 전압을 입력받도록 제어하고, 및 상기 제 2 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 상기 제 2 TFT 를 통해 바이어스 전압을 입력받도록 제어하고, 상기 제 1 픽셀들은 상기 제 2 서브 기간에 상기 바이어스 전압을 입력받음으로써, 상기 제 1 TFT를 바이어스 상태로 유지할 수 있다.
다양한 실시예들에 따른 전자 장치의 구동 방법은, 복수의 픽셀들을 포함하는 디스플레이 패널이 제 1 영역 및 제 2 영역으로 구분되는 디스플레이를 포함하는 전자 장치의 구동 방법으로서, 지정된 이벤트에 응답하여, 상기 디스플레이 패널을 상기 제 1 영역이 비활성화되고 상기 제 2 영역이 활성화되는 부분 표시 상태로 제어하는 동작, 및 상기 디스플레이 패널이 상기 부분 표시 상태로 제어되는 동안에 각 프레임을 제 1 서브 기간 및 제 2 서브 기간으로 나누어서 상기 제 1 영역에 대응하는 제 1 픽셀들을 제어하는 동작, 상기 제 1 서브 기간에 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 비활성화 상태에 대응하는 데이터 전압을 입력받도록 제어하는 동작, 및 상기 제 2 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 바이어스 전압을 입력받도록 제어하는 동작을 포함하고, 상기 제 1 픽셀들 각각은 상기 제 2 서브 기간에 상기 바이어스 전압을 입력받음으로써, 구동 TFT를 바이어스 상태로 유지할 수 있다.
본 문서의 다양한 실시예들에 따른 전자 장치 및 방법은, 디스플레이의 잔상 또는 휘도 편차를 줄일 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다.
도 2는 다양한 실시예들에 따른, 디스플레이 모듈의 블록도이다.
도 3은 일 실시예에 따른 디스플레이 모듈의 블록도이다.
도 4는 일 실시예에 따른 각 픽셀의 픽셀 구동 회로를 나타낸 회로도이다.
도 5는 다양한 실시예들에 따른 제 1 상태를 나타낸 전자 장치의 전면 사시도이다.
도 6은 다양한 실시예들에 따른 제 2 상태를 나타낸 전자 장치의 전면 사시도이다.
도 7은 다양한 실시예들에 따른 전자 장치의 디스플레이를 도시한 사시도이다.
도 8은 일 실시예에 따른 디스플레이를 개략적으로 도시한 평면도이다.
도 9는 도 8에 도시된 일 실시예에 따른 디스플레이를 9-9 선을 따라 절단한 단면도이다.
도 10은 일 실시예에 따른 디스플레이의 게이트 제어부를 도시한 블록도이다.
도 11은 일 실시예에 따른 전자 장치가 제 1 상태인 동안 제 2 픽셀을 구동하는 픽셀 구동 회로의 동작을 나타내는 회로도이다.
도 12는 일 실시예에 따른 전자 장치가 제 1 상태인 동안 제 2 픽셀을 구동하는 픽셀 구동 회로에 공급되는 게이트 신호 및 발광 신호를 나타낸 파형도이다.
도 13은 일 실시예에 따른 전자 장치가 제 1 상태인 동안 제 1 픽셀을 구동하는 픽셀 구동 회로의 동작을 나타내는 회로도이다.
도 14는 일 실시예에 따른 전자 장치가 제 1 상태인 동안 제 1 픽셀을 구동하는 픽셀 구동 회로에 공급되는 게이트 신호 및 발광 신호를 나타낸 파형도이다.
도 15는 다른 실시예에 따른 디스플레이의 게이트 제어부를 도시한 블록도이다.
도 16은 다른 실시예에 따른 전자 장치가 제 1 상태인 동안 제 2 픽셀을 구동하는 픽셀 구동 회로의 동작을 나타내는 회로도이다.
도 17은 다른 실시예에 따른 전자 장치가 제 1 상태인 동안 제 2 픽셀을 구동하는 픽셀 구동 회로에 공급되는 게이트 신호 및 발광 신호를 나타낸 파형도이다.
도 18은 다른 실시예에 따른 전자 장치가 제 1 상태인 동안 제 1 픽셀을 구동하는 픽셀 구동 회로의 동작을 나타내는 회로도이다.
도 19는 다른 실시예에 따른 전자 장치가 제 1 상태인 동안 제 1 픽셀을 구동하는 픽셀 구동 회로에 공급되는 게이트 신호 및 발광 신호를 나타낸 파형도이다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108) 중 적어도 하나와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일 실시예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제 2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
다양한 실시예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제 2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서의 다양한 실시예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
도 2는 다양한 실시예들에 따른, 디스플레이 모듈(160)의 블록도(200)이다. 도 2를 참조하면, 디스플레이 모듈(160)는 디스플레이(210), 및 이를 제어하기 위한 디스플레이 드라이버 IC(display driver IC)(DDI)(230)를 포함할 수 있다. DDI(230)는 인터페이스 모듈(231), 메모리(233)(예: 버퍼 메모리(350)), 이미지 처리 모듈(235), 또는 맵핑 모듈(237)을 포함할 수 있다. DDI(230)은, 예를 들면, 영상 데이터, 또는 상기 영상 데이터를 제어하기 위한 명령에 대응하는 영상 제어 신호를 포함하는 영상 정보를 인터페이스 모듈(231)을 통해 전자 장치(101)의 다른 구성요소로부터 수신할 수 있다. 예를 들면, 일 실시예에 따르면, 영상 정보는 프로세서(120)(예: 메인 프로세서(121)(예: 어플리케이션 프로세서) 또는 메인 프로세서(121)의 기능과 독립적으로 운영되는 보조 프로세서(123)(예: 그래픽 처리 장치)로부터 수신될 수 있다. DDI(230)는 터치 회로(250) 또는 센서 모듈(176) 등과 상기 인터페이스 모듈(231)을 통하여 커뮤니케이션할 수 있다. 또한, DDI(230)는 상기 수신된 영상 정보 중 적어도 일부를 메모리(233)에, 예를 들면, 프레임 단위로 저장할 수 있다. 이미지 처리 모듈(235)은, 예를 들면, 상기 영상 데이터의 적어도 일부를 상기 영상 데이터의 특성 또는 디스플레이(210)의 특성에 적어도 기반하여 전처리 또는 후처리(예: 해상도, 밝기, 또는 크기 조정)를 수행할 수 있다. 맵핑 모듈(237)은 이미지 처리 모듈(135)를 통해 전처리 또는 후처리된 상기 영상 데이터에 대응하는 전압 값 또는 전류 값을 생성할 수 있다. 일 실시예에 따르면, 전압 값 또는 전류 값의 생성은 예를 들면, 디스플레이(210)의 픽셀들의 속성(예: 픽셀들의 배열(RGB stripe 또는 pentile 구조), 또는 서브 픽셀들 각각의 크기)에 적어도 일부 기반하여 수행될 수 있다. 디스플레이(210)의 적어도 일부 픽셀들은, 예를 들면, 상기 전압 값 또는 전류 값에 적어도 일부 기반하여 구동됨으로써 상기 영상 데이터에 대응하는 시각적 정보(예: 텍스트, 이미지, 또는 아이콘)가 디스플레이(210)를 통해 표시될 수 있다.
일 실시예에 따르면, 디스플레이 모듈(160)는 터치 회로(250)를 더 포함할 수 있다. 터치 회로(250)는 터치 센서(251) 및 이를 제어하기 위한 터치 센서 IC(253)를 포함할 수 있다. 터치 센서 IC(253)는, 예를 들면, 디스플레이(210)의 특정 위치에 대한 터치 입력 또는 호버링 입력을 감지하기 위해 터치 센서(251)를 제어할 수 있다. 예를 들면, 터치 센서 IC(253)는 디스플레이(210)의 특정 위치에 대한 신호(예: 전압, 광량, 저항, 또는 전하량)의 변화를 측정함으로써 터치 입력 또는 호버링 입력을 감지할 수 있다. 터치 센서 IC(253)는 감지된 터치 입력 또는 호버링 입력에 관한 정보(예: 위치, 면적, 압력, 또는 시간)를 프로세서(120) 에 제공할 수 있다. 일 실시예에 따르면, 터치 회로(250)의 적어도 일부(예: 터치 센서 IC(253))는 디스플레이 드라이버 IC(230), 또는 디스플레이(210)의 일부로, 또는 디스플레이 모듈(160)의 외부에 배치된 다른 구성요소(예: 보조 프로세서(123))의 일부로 포함될 수 있다.
일 실시예에 따르면, 디스플레이 모듈(160)는 센서 모듈(176)의 적어도 하나의 센서(예: 지문 센서, 홍채 센서, 압력 센서 또는 조도 센서), 또는 이에 대한 제어 회로를 더 포함할 수 있다. 이 경우, 상기 적어도 하나의 센서 또는 이에 대한 제어 회로는 디스플레이 모듈(160)의 일부(예: 디스플레이(210) 또는 DDI(230)) 또는 터치 회로(250)의 일부에 임베디드될 수 있다. 예를 들면, 디스플레이 모듈(160)에 임베디드된 센서 모듈(176)이 생체 센서(예: 지문 센서)를 포함할 경우, 상기 생체 센서는 디스플레이(210)의 일부 영역을 통해 터치 입력과 연관된 생체 정보(예: 지문 이미지)를 획득할 수 있다. 다른 예를 들면, 디스플레이 모듈(160)에 임베디드된 센서 모듈(176)이 압력 센서를 포함할 경우, 상기 압력 센서는 디스플레이(210)의 일부 또는 전체 영역을 통해 터치 입력과 연관된 압력 정보를 획득할 수 있다. 일 실시예에 따르면, 터치 센서(251) 또는 센서 모듈(176)은 디스플레이(210)의 픽셀 레이어의 픽셀들 사이에, 또는 상기 픽셀 레이어의 위에 또는 아래에 배치될 수 있다.
도 3은 일 실시예에 따른 디스플레이 모듈(160)의 블록도이다.
도 3에 도시된 디스플레이 모듈(160)은 도 1 및/또는 도 2에 도시된 디스플레이 모듈(160)과 적어도 일부가 유사하거나 다른 실시예를 포함할 수 있다. 이하, 도 3을 결부하여, 미설명되거나 달라진 디스플레이 모듈(160)의 특징을 위주로 기재한다.
도 3을 참조하면, 일 실시예에 따른 디스플레이 모듈(160)은, 디스플레이 패널(310), 데이터 제어부(320), 게이트 제어부(330), 타이밍 제어부(340), 및/또는 메모리(233)(예: 도 2의 메모리(233))를 포함할 수 있다.
일 실시예에 따르면, DDI(예: 도 2의 DDI(230))는, 데이터 제어부(320), 게이트 제어부(330), 타이밍 제어부(340), 및/또는 메모리(233)(예: 도 2의 메모리(233))를 포함할 수 있다.
다양한 실시예들에 따르면, 데이터 제어부(320), 게이트 제어부(330), 타이밍 제어부(340), 및/또는 메모리(233)(예: 도 2의 메모리(233)) 중에서 적어도 일부는 DDI(230)(예: 도 2의 DDI(230))에 포함될 수 있다. 일 실시예에 따르면, 데이터 제어부(320), 타이밍 제어부(340), 및/또는 메모리(233)(예: 도 2의 메모리(233))는 DDI(230)(예: 도 2의 DDI(230))에 포함되고, 게이트 제어부(330)는 디스플레이 패널(310)의 비표시 영역(예: 도 8의 비표시 영역(812))에 배치될 수 있다.
일 실시예에 따르면, 디스플레이 패널(310)은, 복수의 게이트 라인(GL)들과, 복수의 데이터 라인(DL)들을 포함하고, 복수의 게이트 라인(GL)들과 복수의 데이터 라인(DL)들이 교차하는 디스플레이 패널(310)의 각 일부 영역들에는 픽셀(P)이 배치될 수 있다.
일 실시예에 따르면, 픽셀(P)들은, 게이트 라인(GL)을 통해 게이트 신호 및 발광 신호(예: 도 4의 발광 신호(EM))를 입력받고, 데이터 라인(DL)을 통해 데이터 신호를 입력받을 수 있다. 일 실시예에 따르면, 픽셀(P)들은 OLED(organic light emitting diode)를 구동하기 위한 전원으로서 고전위 전압(예: ELVDD 전압) 및 저전위 전압(예: ELVSS 전압)을 입력받을 수 있다.
일 실시예에 따르면, 각 픽셀(P)은 OLED 및 상기 OLED를 구동하기 위한 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(400))를 포함할 수 있다. 일 실시예에 따르면, 각 픽셀(P)에 배치된 픽셀 구동 회로(400)는, 게이트 신호 및 발광 신호(EM)에 기반하여 OLED의 온(예: 활성화 상태) 또는 오프(예: 비활성화 상태)를 제어할 수 있다. 일 실시예에 따르면, 각 픽셀(P)의 OLED는 온 상태(예: 활성화 상태)가 되면, 데이터 신호에 대응하는 계조(예: 휘도)를 1 프레임 기간 동안 표시할 수 있다.
일 실시예에 따르면, 디스플레이 패널(310)은, 도 5, 도 6, 및 도 7을 참조하여 후술하는 바와 같이, 제 1 영역(532), 및 제 2 영역(531)으로 구분될 수 있다. 이에 따라, 픽셀(P)들은 제 1 영역(532)에 배치되는 제 1 픽셀(P1), 및 제 2 영역(531)에 배치되는 제 2 픽셀(P2)을 포함할 수 있다.
다양한 실시예들에 따르면, 전자 장치(101)는, 지정된 이벤트에 응답하여, 상기 디스플레이 패널(310)을 상기 제 1 영역(532)이 비활성화되고 상기 제 2 영역(531)이 활성화되는 부분 표시 상태로 제어할 수 있다. 지정된 이벤트는, 전자 장치(101)의 프로세서(120)가 제 1 영역(532)이 하우징(510)으로 슬라이드 인 된 상태를 감지하는 동작을 포함할 수 있다. 예를 들면, 지정된 이벤트는, 전자 장치(101)의 프로세서(120)가 전자 장치(101)의 제 1 상태로의 천이를 감지하는 동작을 포함할 수 있다.
전자 장치는(101)는, 부분 표시 상태인 동안에 제 1 픽셀(P1)들을 구동하는 방법과 제 2 픽셀(P2)들을 구동하는 방법을 서로 다르게 제어할 수 있으며, 이러한 방법에 대해서는 도 10 내지 도 19를 참조하여 구체적으로 후술한다.
일 실시예에 따르면, 데이터 제어부(320)는, 복수의 데이터 라인(DL)들을 구동할 수 있다. 일 실시예에 따르면, 데이터 제어부(320)는 타이밍 제어부(340) 또는 프로세서(120)(예: 도 1의 프로세서(120))로부터 적어도 하나의 동기 신호, 및 데이터 신호(예: 디지털 영상 데이터)를 입력받을 수 있다. 일 실시예에 따르면, 데이터 제어부(320)는, 기준 감마 전압 및 지정된 감마 커브를 이용하여 입력된 데이터 신호에 대응하는 데이터 전압(Data)(예: 아날로그 영상 데이터)을 결정할 수 있다. 일 실시예에 따르면, 데이터 제어부(320)는 데이터 전압(Data)을 복수의 데이터 라인(DL)들에 인가함으로써, 상기 데이터 전압(Data)을 각 픽셀(P)에 공급할 수 있다.
일 실시예에 따르면, 데이터 제어부(320)는, 상기 부분 표시 상태인 동안에 각 프레임을 제 1 서브 기간 및 제 2 서브 기간으로 나누어서 제 1 영역(532)에 대응하는 제 1 픽셀(P1)들을 구동할 수 있다. 예를 들면, 데이터 제어부(320)는, 제 1 서브 기간에는 비활성화 상태에 대응하는 데이터 전압(Data)을 데이터 라인(DL)에 인가함으로써, 제 1 픽셀(P1)들에게 비활성화 상태(예: 오프 상태)에 대응하는 데이터 전압(Data)을 공급할 수 있다. 예를 들면, 데이터 제어부(320)는, 제 2 서브 기간에는 바이어스 전압(bias)을 데이터 라인(DL)에 인가함으로써, 제 1 픽셀(P1)들에게 상기 바이어스 전압(bias)을 공급할 수 있다. 일 실시예에 따르면, 바이어스 전압(bias)은 고전위 전압(예: ELVDD 전압)과 같은 전위를 가질 수 있다.
일 실시예에 따르면, 게이트 제어부(330)는, 복수의 게이트 라인(GL)들을 구동할 수 있다. 일 실시예에 따르면, 게이트 제어부(330)는 타이밍 제어부(340) 또는 프로세서(120)(예: 도 1의 프로세서(120))로부터 적어도 하나의 동기 신호를 입력받을 수 있다. 일 실시예에 따르면, 게이트 제어부(330)는, 상기 동기 신호에 기반하여 복수의 게이트 신호들을 순차적으로 생성하고, 복수의 발광 신호(EM)들을 순차적으로 생성할 수 있다. 게이트 제어부(330)는 생성된 게이트 신호 및 발광 신호(EM)를 게이트 라인(GL)을 통해 제 1 픽셀(P1) 및 제 2 픽셀(P2)들에 순차적으로 공급할 수 있다.
일 실시예에 따르면, 타이밍 제어부(340)는 게이트 제어부(330) 및 데이터 제어부(320)의 구동 타이밍을 제어할 수 있다. 일 실시예에 따르면, 타이밍 제어부(340)는 프로세서(120)로부터 입력된 데이터 신호(예: 디지털 영상 데이터)를 디스플레이 패널(310)의 해상도에 대응하도록 변환하고, 변환된 데이터 신호를 데이터 제어부(320)에 공급할 수 있다.
도 4는 일 실시예에 따른 각 픽셀의 픽셀 구동 회로를 나타낸다.
도 4를 참조하면, 일 실시예에 따른 각 픽셀의 픽셀 구동 회로(400)는, OLED, 및 OLED를 구동하기 위한 복수의 TFT(thin film transistor)를 포함할 수 있다.
일 실시예에 따르면, 각 픽셀(P)은 제 1 TFT(T1), 제 2 TFT(T2), 제 3 TFT(T3), 제 4 TFT(T4), 제 5 TFT(T5), 제 6 TFT(T6), 제 7 TFT(T7), 및 스토리지 커패시터(Cstg)를 포함할 수 있다.
다양한 실시예들에 따르면, 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 각각은, PMOS 트랜지스터와 NMOS 트랜지스터 중 어느 하나일 수 있다.
다양한 실시예들에 따르면, 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7)는, 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) TFT, 산화물 TFT, 또는 저온 폴리 옥사이드(Low Temperature Polycrystalline Oxide; LTPO) TFT 중에서 어느 하나로 구현될 수 있다.
일 실시예에 따르면, 제 1 TFT(T1)는 데이터 라인(예: 도 3의 데이터 라인(DL))을 통해 입력된 데이터 전압(Data)을 기반으로 지정된 전류를 OLED에 공급할 수 있다. 이러한 제 1 TFT(T1)는 구동 TFT로 명명될 수 있다. 이하 설명되는 예시에서, 제 1 TFT(T1)의 게이트는 제 1 노드(n1)로 정의하고, 제 1 TFT(T1)의 소스는 제 2 노드(n2)로 정의하고, 제 1 TFT(T1)의 드레인은 제 3 노드(n3)로 정의하기로 한다.
일 실시예에 따르면, 제 2 TFT(T2)는 제 1 게이트 신호(GW)에 기반하여 데이터 전압(Data)이 공급되는 데이터 라인(DL)과 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2)) 사이의 연결을 스위칭할 수 있다. 예를 들면, 제 2 TFT(T2)는 제 1 게이트 신호(GW)에 응답하여 턴온되고, 턴온시 데이터 라인(DL)과 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2)) 사이를 전기적으로 연결할 수 있다.
일 실시예에 따르면, 제 3 TFT(T3)는 제 2 게이트 신호(GW_O)에 기반하여 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))와 제 1 TFT(T1)의 드레인(즉, 제 3 노드(n3)) 사이의 연결을 스위칭할 수 있다. 예를 들면, 제 3 TFT(T3)는 제 2 게이트 신호(GW_O)에 응답하여 턴온되고, 턴온시 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))와 제 1 TFT(T1)의 드레인(즉, 제 3 노드(n3)) 사이를 전기적으로 연결할 수 있다.
일 실시예에 따르면, 제 4 TFT(T4)는 제 3 게이트 신호(Gl_O)에 기반하여 제 1 TFT(T1)의 게이트에 제 1 초기화 전압(Vint)을 공급할 수 있다. 예를 들면, 제 4 TFT(T4)는 제 3 게이트 신호(Gl_O)에 응답하여 턴온되고, 턴온시 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))에 제 1 초기화 전압(Vint)을 공급함으로써, 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))를 초기화할 수 있다.
일 실시예에 따르면, 제 5 TFT(T5)는 발광 신호(EM)에 기반하여 ELVDD 전압이 공급되는 ELVDD 라인(VDDL)과 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2)) 사이의 연결을 스위칭할 수 있다. 예를 들면, 제 5 TFT(T5)는 발광 신호(EM)에 응답하여 턴온되고, 턴온시 ELVDD 전압을 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2))에 공급할 수 있다.
일 실시예에 따르면, 제 6 TFT(T6)는 발광 신호(EM)에 기반하여 제 1 TFT(T1)의 드레인(즉, 제 3 노드(n3))과 OLED의 애노드(예: 제 4 노드(n4)) 사이를 연결할 수 있다. 예를 들면, 제 6 TFT(T6)는 발광 신호(EM)에 응답하여 턴온되고, 턴온시 제 1 TFT(T1)의 드레인(즉, 제 3 노드(n3))과 OLED의 애노드(예: 제 4 노드(n4))를 전기적으로 연결할 수 있다.
일 실시예에 따르면, 제 7 TFT(T7)는 제 4 게이트 신호(GB)에 기반하여 OLED의 애노드(예: 제 4 노드(n4))에 제 2 초기화 전압(AVint)을 공급할 수 있다. 예를 들면, 제 7 TFT(T7)는 제 4 게이트 신호(GB)에 응답하여 턴온되고, 턴온시 OLED의 애노드(예: 제 4 노드(n4))에 제 2 초기화 전압(AVint)을 공급함으로써, OLED를 초기화할 수 있다.
일 실시예에 따르면, 스토리지 커패시터(Cstg)는 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))와 ELVDD 전압이 공급되는 ELVDD 라인(VDDL) 사이에 배치될 수 있다. 스토리지 커패시터(Cstg)는 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))에 공급된 데이터 전압(Data)을 1 프레임 기간동안 저장할 수 있다.
다양한 실시예들에 따른 전자 장치(예: 도 5의 전자 장치(500))는, 하우징(예: 도 5의 하우징(510)), 복수의 픽셀들을 포함하는 디스플레이 패널(예: 도 1의 디스플레이 패널(310))이 제 1 영역(예: 도 6의 제 1 영역(532)) 및 제 2 영역(예: 도 6의 제 2 영역(531))으로 구분되는 디스플레이(예: 도 6의 디스플레이(530)), 상기 디스플레이 패널(310)을 구동하는 DDI(display driver integrated circuit)(예: 도 2의 DDI(230)), 및 프로세서(예: 도 1의 프로세서(120))를 포함하고, 상기 복수의 픽셀들 각각은, 제 1 TFT(예: 도 11의 제 1 TFT(T1)), 제 1 게이트 신호에 기반하여 데이터 전압이 공급되는 상기 디스플레이 패널(310)의 데이터 라인과 상기 제 1 TFT(T1)의 소스 사이의 연결을 스위칭하는 제 2 TFT(예: 도11의 제 2 TFT(T2)), 제 2 게이트 신호에 기반하여 상기 제 1 TFT(T1)의 게이트와 상기 제 1 TFT(T1)의 드레인 사이의 연결을 스위칭하는 제 3 TFT(예: 도11의 제 3 TFT(T3)), 제 3 게이트 신호에 기반하여 상기 제 1 TFT(T1)의 상기 게이트에 제 1 초기화 전압을 공급하는 제 4 TFT(예: 도11의 제 4 TFT(T4)), 발광 신호에 기반하여 ELVDD 전압이 공급되는 상기 디스플레이 패널(310)의 ELVDD 라인과 상기 제 1 TFT(T1)의 상기 소스 사이의 연결을 스위칭하는 제 5 TFT(예: 도11의 제 5 TFT(T5)), 상기 발광 신호에 기반하여 상기 제 1 TFT(T1)의 상기 드레인과 OLED의 애노드 사이를 연결하는 제 6 TFT(예: 도11의 제 6 TFT(T6)), 제 4 게이트 신호에 기반하여 상기 OLED의 상기 애노드에 제 2 초기화 전압을 공급하는 제 7 TFT(예: 도11의 제 7 TFT(T7)), 및 상기 제 1 TFT(T1)의 상기 게이트와 상기 ELVDD 라인 사이에 배치되는 스토리지 커패시터(예: 도 11의 스토리지 커패시터(Cstg))를 포함하고, 상기 프로세서(120)는, 지정된 이벤트에 응답하여, 상기 디스플레이 패널(310)을 상기 제 1 영역(532)이 비활성화되고 상기 제 2 영역(531)이 활성화되는 부분 표시 상태로 제어하고, 상기 디스플레이 패널(310)이 상기 부분 표시 상태로 제어되는 동안에 각 프레임을 제 1 서브 기간 및 제 2 서브 기간으로 나누어서 상기 제 1 영역(532)에 대응하는 제 1 픽셀(P1)들을 제어하고, 상기 제 1 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀(P1)들에 공급함으로써, 상기 제 1 픽셀(P1)들이 상기 제 2 TFT(T2)를 통해 비활성화 상태에 대응하는 데이터 전압을 입력받도록 제어하고, 및 상기 제 2 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀(P1)들에 공급함으로써, 상기 제 1 픽셀(P1)들이 상기 제 2 TFT(T2) 를 통해 바이어스 전압을 입력받도록 제어하고, 상기 제 1 픽셀(P1)들은 상기 제 2 서브 기간에 상기 바이어스 전압을 입력받음으로써, 상기 제 1 TFT(T1)를 바이어스 상태로 유지할 수 있다.
일 실시예에 따르면, 상기 바이어스 상태는, 상기 제 1 TFT(T1)의 게이트 전압과 상기 제 1 TFT(T1)의 소스 전압의 차이가 "Vdata + Vth - Vbias"가 되는 상태이고, 상기 수식에서 Vdata는 상기 데이터 전압에 대응하는 값이고, Vth는 상기 제 1 TFT(T1)의 문턱 전압이고, Vbias는 상기 바이어스 전압에 대응하는 값일 수 있다.
일 실시예에 따르면, 상기 바이어스 전압은, 상기 ELVDD 전압과 같을 수 있다.
일 실시예에 따르면, 상기 디스플레이 패널(310)의 비표시 영역에는, 상기 제 1 영역(532)에 대응하는 제 1 픽셀(P1)들에게 상기 제 1 게이트 신호 내지 상기 제 4 게이트 신호 및 상기 발광 신호를 공급하기 위한 제 1 게이트 구동 회로, 상기 제 2 영역(531)에 대응하는 제 2 픽셀(P2)들에게 상기 제 1 게이트 신호 내지 상기 제 4 게이트 신호 및 상기 발광 신호를 공급하기 위한 제 2 게이트 구동 회로, 상기 DDI(230)로부터 출력된 제 1 GW 스타트 신호를 상기 제 1 게이트 구동 회로로 전달하기 위한 제 1 GW 스타트 신호 라인, 및 상기 DDI(230)로부터 출력된 제 2 GW 스타트 신호를 상기 제 2 게이트 구동 회로로 전달하기 위한 제 2 GW 스타트 신호 라인이 배치될 수 있다.
일 실시예에 따르면, 상기 DDI(230)는, 상기 제 1 서브 기간이 시작될 때 상기 제 1 GW 스타트 신호를 출력하고, 상기 제 1 게이트 구동 회로는, 상기 제 1 서브 기간 동안 상기 제 1 GW 스타트 신호 라인을 통해 입력된 상기 제 1 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 1 픽셀(P1)들에게 순차적으로 공급하고, 상기 DDI(230)는, 상기 제 2 서브 기간이 시작될 때 상기 제 1 GW 스타트 신호를 출력하고, 상기 제 1 게이트 구동 회로는, 상기 제 2 서브 기간 동안 상기 제 1 GW 스타트 신호 라인을 통해 입력된 상기 제 1 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 1 픽셀(P1)들에게 순차적으로 공급할 수 있다.
일 실시예에 따르면, 상기 DDI(230)는, 각 프레임이 시작될 때 상기 제 2 GW 스타트 신호를 출력하고, 상기 제 1 게이트 구동 회로는, 상기 제 2 GW 스타트 신호 라인을 통해 입력된 상기 제 2 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 2 픽셀(P2)들에게 순차적으로 공급할 수 있다.
일 실시예에 따르면, 상기 디스플레이 패널(310)의 비표시 영역에는, 상기 DDI(230)로부터 출력된 제 1 EM 스타트 신호를 상기 제 1 게이트 구동 회로로 전달하기 위한 제 1 EM 스타트 신호 라인, 및 상기 DDI(230)로부터 출력된 제 2 EM 스타트 신호를 상기 제 2 게이트 구동 회로로 전달하기 위한 제 2 EM 스타트 신호 라인이 더 배치될 수 있다.
일 실시예에 따르면, 상기 DDI(230)는, 상기 디스플레이 패널(310)이 상기 부분 표시 상태로 제어되는 동안에 상기 제 1 EM 스타트 신호를 출력하지 않고, 상기 제 1 게이트 구동 회로는, 상기 디스플레이 패널(310)이 상기 부분 표시 상태로 제어되는 동안에 상기 제 1 EM 스타트 신호를 입력받지 않음으로써 상기 발광 신호를 상기 제 1 픽셀(P1)들에게 공급하지 않을 수 있다.
일 실시예에 따르면, 상기 DDI(230)는, 각 프레임이 시작될 때 상기 제 2 EM 스타트 신호를 출력하고, 상기 제 2 게이트 구동 회로는, 상기 제 2 EM 스타트 신호 라인을 통해 입력된 상기 제 2 EM 스타트 신호에 응답하여 상기 발광 신호를 상기 제 2 픽셀(P2)들에게 순차적으로 공급할 수 있다.
일 실시예에 따르면, 상기 디스플레이(530)의 상기 제 1 영역(532)은, 상기 하우징(510)의 적어도 일부분이 제 1 방향으로 움직이는 것에 연동하여 상기 하우징(510)의 내부 공간으로부터 슬라이드 아웃 되고, 상기 디스플레이(530)의 상기 제 1 영역(532)은, 상기 하우징(510)의 적어도 일부분이 상기 제 1 방향과 반대인 제 2 방향으로 움직이는 것에 연동하여 상기 하우징(510)의 내부 공간으로 슬라이드 인 되고, 및 상기 디스플레이(530)의 상기 제 2 영역(531)은, 상기 하우징(510)의 움직임에 상관없이 고정적으로 외부에서 시각적으로 보여질 수 있다.
일 실시예에 따르면, 상기 지정된 이벤트는, 상기 프로세서(120)가 상기 디스플레이(530)의 상기 제 1 영역(532)이 상기 하우징(510)의 내부 공간으로 슬라이드 인 된 상태를 감지하는 동작을 포함할 수 있다.
다양한 실시예들에 따른 전자 장치(500)의 구동 방법은, 복수의 픽셀들을 포함하는 디스플레이 패널(310)이 제 1 영역(532) 및 제 2 영역(531)으로 구분되는 디스플레이(530)를 포함하는 전자 장치(500)의 구동 방법으로서, 지정된 이벤트에 응답하여, 상기 디스플레이 패널(310)을 상기 제 1 영역(532)이 비활성화되고 상기 제 2 영역(531)이 활성화되는 부분 표시 상태로 제어하는 동작, 및 상기 디스플레이 패널(310)이 상기 부분 표시 상태로 제어되는 동안에 각 프레임을 제 1 서브 기간 및 제 2 서브 기간으로 나누어서 상기 제 1 영역(532)에 대응하는 제 1 픽셀(P1)들을 제어하는 동작, 상기 제 1 서브 기간에 제 1 게이트 신호를 상기 제 1 픽셀(P1)들에 공급함으로써, 상기 제 1 픽셀(P1)들이 비활성화 상태에 대응하는 데이터 전압을 입력받도록 제어하는 동작, 및 상기 제 2 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀(P1)들에 공급함으로써, 상기 제 1 픽셀(P1)들이 바이어스 전압을 입력받도록 제어하는 동작을 포함하고, 상기 제 1 픽셀(P1)들 각각은 상기 제 2 서브 기간에 상기 바이어스 전압을 입력받음으로써, 구동 TFT를 바이어스 상태로 유지할 수 있다.
일 실시예에 따르면, 상기 바이어스 상태는, 상기 구동 TFT의 게이트 전압과 상기 구동 TFT의 소스 전압의 차이가 "Vdata + Vth - Vbias"가 되는 상태이고, 상기 수식에서 Vdata는 상기 데이터 전압에 대응하는 값이고, Vth는 상기 구동 TFT의 문턱 전압이고, Vbias는 상기 바이어스 전압에 대응하는 값일 수 있다.
일 실시예에 따르면, 상기 바이어스 전압은, 상기 ELVDD 전압과 같을 수 있다.
일 실시예에 따르면, 상기 디스플레이 패널(310)을 구동하는 DDI(230)(display driver integrated circuit)가 상기 제 1 서브 기간이 시작될 때 제 1 GW 스타트 신호를 출력하는 동작, 제 1 게이트 구동 회로가 상기 제 1 서브 기간 동안 상기 제 1 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 1 픽셀(P1)들에게 순차적으로 공급하는 동작, 상기 DDI(230)가 상기 제 2 서브 기간이 시작될 때 상기 제 1 GW 스타트 신호를 출력하는 동작, 상기 제 1 게이트 구동 회로가 상기 제 2 서브 기간 동안 상기 제 1 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 1 픽셀(P1)들에게 순차적으로 공급하는 동작을 더 포함할 수 있다.
일 실시예에 따르면, 상기 DDI(230)가 각 프레임이 시작될 때 제 2 GW 스타트 신호를 출력하는 동작, 제 2 게이트 구동 회로가 상기 각 프레임 동안 상기 제 2 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 2 픽셀(P2)들에게 순차적으로 공급하는 동작을 더 포함할 수 있다.
일 실시예에 따르면, 상기 디스플레이 패널(310)이 상기 부분 표시 상태로 제어되는 동안에, 상기 DDI(230)가 제 1 EM 스타트 신호를 출력하지 않는 동작, 상기 디스플레이 패널(310)이 상기 부분 표시 상태로 제어되는 동안에, 상기 제 1 게이트 구동 회로가 상기 제 1 EM 스타트 신호를 입력받지 않음으로써 발광 신호를 상기 제 1 픽셀(P1)들에게 공급하지 않는 동작을 더 포함할 수 있다.
일 실시예에 따르면, 각 프레임이 시작될 때 상기 DDI(230)가 제 2 EM 스타트 신호를 출력하는 동작, 상기 제 2 게이트 구동 회로가 상기 제 2 EM 스타트 신호에 응답하여 발광 신호를 상기 제 2 픽셀(P2)들에게 순차적으로 공급하는 동작을 더 포함할 수 있다.
일 실시예에 따르면, 상기 디스플레이(530)의 상기 제 1 영역(532)은, 상기 전자 장치(500)의 하우징(510)의 적어도 일부분이 제 1 방향으로 움직이는 것에 연동하여 상기 하우징(510)의 내부 공간으로부터 슬라이드 아웃 되고, 상기 디스플레이(530)의 상기 제 1 영역(532)은, 상기 하우징(510)의 적어도 일부분이 상기 제 1 방향과 반대인 제 2 방향으로 움직이는 것에 연동하여 상기 하우징(510)의 내부 공간으로 슬라이드 인 되고, 및 상기 디스플레이(530)의 상기 제 2 영역(531)은, 상기 하우징(510)의 움직임에 상관없이 고정적으로 외부에서 시각적으로 보여지는, 방법.
일 실시예에 따르면, 상기 지정된 이벤트는, 상기 디스플레이(530)의 상기 제 1 영역(532)이 상기 하우징(510)의 내부 공간으로 슬라이드 인 된 상태를 감지하는 동작을 포함할 수 있다.
도 5는 다양한 실시예들에 따른 제 1 상태를 나타낸 전자 장치(500)의 전면 사시도이다.
도 6은 다양한 실시예들에 따른 제 2 상태를 나타낸 전자 장치(500)의 전면 사시도이다.
도 7은 다양한 실시예들에 따른 전자 장치(500)의 디스플레이(530)를 도시한 사시도이다.
도 5 및 도 6을 참조하면, 다양한 실시예들에 따른 전자 장치(500)(예: 도 1의 전자 장치(101))는 도 1의 전자 장치(101)와 적어도 일부 유사하거나, 전자 장치(500)의 다른 실시예들을 더 포함할 수 있다.
도 5 및 도 6을 참조하면, 다양한 실시예들에 따른 전자 장치(500)는, 하우징(510), 및 하우징(510)으로부터 적어도 부분적으로 이동 가능하게 하우징(510)과 결합되는 슬라이드 플레이트(560)를 포함할 수 있다. 일 실시예에 따르면, 하우징(510)의 적어도 일부분에 해당되는 부재로서, 슬라이드 이동하면서 디스플레이(530)를 지지하는 역할을 수행할 수 있다. 예를 들면, 슬라이드 플레이트(560)의 적어도 일부분은 전자 장치(500)의 제 1 상태에서 하우징(510)의 내부 공간으로 슬라이드 인 된 상태로 배치될 수 있다. 예를 들면, 슬라이드 플레이트(560)의 적어도 일부분은 전자 장치(500)의 제 2 상태에서 하우징(510)의 내부 공간으로부터 슬라이드 아웃된 상태로 배치될 수 있다. 이러한 슬라이드 플레이트(560)는 전자 장치(500)의 제 2 상태에서 디스플레이(530)의 적어도 일부분, 예컨대 디스플레이(530)의 제 2 영역(531)을 지지하는 역할을 수행할 수 있다.
일 실시예에서, 전자 장치(500)는 제 1 상태와 제 2 상태의 사이의 상태인 제 3 상태(예: 중간 상태)를 형상할 수 있다. 예를 들면, 제 3 상태는 제 3 형상으로 일컬어 질 수 있으며, 제 3 형상은, 프리 스탑(free stop) 상태를 포함할 수 있다.
도 5 내지 도 7을 참조하면, 일 실시예에 따른 디스플레이(530)는 플렉서블 디스플레이일 수 있다.
일 실시예에 따르면, 디스플레이(530)는 제 1 영역(532) 및 제 2 영역(531)으로 구분될 수 있다.
디스플레이(530)의 제 1 영역(532)은, 하우징(510)의 적어도 일부분(예: 슬라이드 플레이트(560))이 제 1 방향(예: 도 5의 x 방향)으로 움직이는 것에 연동하여 하우징(510)의 내부 공간으로부터 슬라이드 아웃 되고, 이러한 상태는 전자 장치(500)의 제 2 상태로 정의될 수 있다.
디스플레이(530)의 제 1 영역(532)은, 하우징(510)의 적어도 일부분(예: 슬라이드 플레이트(560))이 제 1 방향(예: 도 5의 x 방향)과 반대인 제 2 방향(예: 도 5의 -x 방향)으로 움직이는 것에 연동하여 하우징(510)의 내부 공간으로부터 슬라이드 인 될 수 있고, 이러한 상태는 전자 장치(500)의 제 1 상태로 정의될 수 있다. 예를 들면, 디스플레이(530)의 제 1 영역(532)은, 하우징(510)의 움직임에 따라 가변적으로 외부에서 시각적으로 노출될 수 있다. 다양한 실시예들에 따르면, 전자 장치(500)는 제 2 상태인 동안에 디스플레이(530)의 제 1 영역(532)을 비활성화할 수 있다. 예를 들면, 전자 장치(500)는 제 2 상태인 동안에 디스플레이(530)의 제 1 영역(532)을 오프 상태로 제어할 수 있다. 어떤 실시예에서, 전자 장치(500)는 제 2 상태인 동안에 디스플레이(530)의 제 1 영역(532)의 휘도 편차를 줄이기 위한 보상 이미지를 표시하도록 제어할 수 있다.
다양한 실시예들에 따르면, 전자 장치(500)의 제 1 상태에서 디스플레이(530)는, 제 1 영역(532)이 하우징(510)의 내부 공간으로 슬라이드 인 됨에 따라, 제 1 폭(w1)을 가질 수 있다.
다양한 실시예들에 따르면, 전자 장치(500)의 제 2 상태에서 디스플레이(530)는, 제 1 영역(532)이 하우징(510)의 내부 공간으로부터 슬라이드 아웃 됨에 따라, 제 1 영역(532)의 폭에 대응하는 제 2 폭(w2)만큼 증가할 수 있다. 이에 따라, 전자 장치(500)의 제 2 상태에서 시각적으로 보여지는 디스플레이(530)의 전체 폭(W)은 제 1 폭(w1) 및 제 2 폭(w2)을 합한 폭을 가질 수 있다.
도 8은 일 실시예에 따른 디스플레이(530)를 개략적으로 도시한 평면도이다.
도 9는 도 8에 도시된 일 실시예에 따른 디스플레이(530)를 9-9 선을 따라 절단한 단면도이다.
도 8 및 도 9를 참조하면, 일 실시예에 따른 디스플레이(530)는, 표시 영역(811), 및 비표시 영역(812)을 포함하고, 비표시 영역(812)은 표시 영역(811)의 적어도 일부 경계 영역과 인접하도록 배치될 수 있다.
일 실시예에 따르면, 표시 영역(811)은, 제 1 픽셀(예: 도 3의 제 1 픽셀(P1))들이 배치된 제 1 영역(532), 및 제 2 픽셀(예: 도 3의 제 2 픽셀(P2))들이 배치된 제 2 영역(531)으로 구분될 수 있다. 일 실시예에 따르면, 제 1 영역(532)은, 도 5 내지 도 7을 참조하여 전술한 바와 같이, 하우징(510)의 움직임에 따라 가변적으로 외부에서 시각적으로 노출되는 영역일 수 있다. 일 실시예에 따르면, 제 2 영역(531)은, 도 5 내지 도 7을 참조하여 전술한 바와 같이, 하우징(510)의 움직임에 상관없이 고정적으로 시각적으로 노출되는 영역일 수 있다.
일 실시예에 따르면, 비표시 영역(812)에는 게이트 제어부(330)(예: 도 3의 게이트 제어부(330))가 배치될 수 있다. 게이트 제어부(330)는 표시 영역(811)에 배치된 제 1 픽셀(P1)들 및 제 2 픽셀(P2)들에게 게이트 신호 및 발광 신호(EM)를 공급하기 위한 게이트 구동 회로들(예: 도 10의 제 1 스캔 구동 회로(SD1), 제 2 스캔 구동 회로(SD2), 제 1 발광 구동 회로(EMD1), 제 2 발광 구동 회로(EMD2))을 포함할 수 있다.
일 실시예에 따르면, 게이트 제어부(330)는 DDI(230)로부터 스타트 신호를 입력받고, 입력된 스타트 신호에 응답하여 게이트 신호 및 발광 신호(EM)를 게이트 라인(예: 도 3의 게이트 라인(GL))을 통해 표시 영역(811)의 제 1 픽셀(P1)들 및 제 2 픽셀(P2)들에게 공급할 수 있다.
일 실시예에 따르면, 비표시 영역(812)에는 DDI(230)로부터 출력된 스타트 신호를 게이트 제어부(330)로 공급하기 위한 전송 선로로서, 복수의 스타트 신호 라인들(821, 822, 823, 824)이 배치될 수 있다.
일 실시예에 따르면, 스타트 신호는 제 1 영역(532)에 대응하는 제 1 게이트 제어부의 동작을 트리거하기 위한 제 1 GW 스타트 신호(GW_FLM1)를 포함하고, 제 1 GW 스타트 신호(GW_FLM1)는 제 1 GW 스타트 신호 라인(821)을 통해 제 1 영역(532)에 대응하는 제 1 게이트 제어부로 공급될 수 있다.
일 실시예에 따르면, 스타트 신호는 제 1 영역(532)에 대응하는 제 1 발광 제어부의 동작을 트리거하기 위한 제 1 EM 스타트 신호(EM_FLM1)를 포함하고, 제 1 EM 스타트 신호(EM _FLM1)는 제 1 EM 스타트 신호 라인(822)을 통해 제 1 영역(532)에 대응하는 제 1 발광 제어부로 공급될 수 있다.
일 실시예에 따르면, 스타트 신호는 제 2 영역(531)에 대응하는 제 2 게이트 제어부의 동작을 트리거하기 위한 제 2 GW 스타트 신호(GW_FLM2)를 포함하고, 제 2 GW 스타트 신호(GW_FLM2)는 제 2 GW 스타트 신호 라인(823)을 통해 제 2 영역(531)에 대응하는 제 2 게이트 제어부로 공급될 수 있다.
일 실시예에 따르면, 스타트 신호는 제 2 영역(531)에 대응하는 제 2 발광 제어부의 동작을 트리거하기 위한 제 2 EM 스타트 신호(EM_FLM2)를 포함하고, 제 2 EM 스타트 신호(EM_FLM2)는 제 2 EM 스타트 신호 라인(824)을 통해 제 2 영역(531)에 대응하는 제 2 발광 제어부로 공급될 수 있다.
도 8 및 도 9를 참조하면, 다양한 실시예들에 따른 복수의 스타트 신호 라인들(821, 822, 823, 824)은 비표시 영역(812)에서 간격을 두고 배치될 수 있다. 예를 들면, 비표시 영역(812)에는, 제 1 GW 스타트 신호 라인(821), 제 1 EM 스타트 신호 라인(822), 제 2 GW 스타트 신호 라인(823), 및 제 2 EM 스타트 신호 라인(824)이 간격을 두고 배치될 수 있다.
도 10은 일 실시예에 따른 디스플레이(530)의 게이트 제어부(330)를 도시한 블록도이다.
도 10을 참조하면, 일 실시예에 따른 디스플레이(530)의 게이트 제어부(330)는 디스플레이(530)의 제 1 영역(532)에 배치된 제 1 픽셀(P1)들에게 적어도 하나의 게이트 신호를 공급하기 위한 제 1 게이트 제어부, 및 제 1 픽셀(P1)들에게 발광 신호(EM)를 공급하기 위한 제 1 발광 제어부를 포함할 수 있다.
일 실시예에 따르면, 제 1 게이트 제어부는 제 1 스캔 구동 회로(SD1) 를 포함할 수 있다. 제 1 스캔 구동 회로(SD1)는 제 1 GW 스타트 신호(GW_FLM1)에 응답하여 제 1 게이트 신호(GW)(예: 도 11의 제 1 게이트 신호(GW)), 제 2 게이트 신호(GW_O)(예: 도 11의 제 2 게이트 신호(GW_O)), 제 3 게이트 신호(Gl_O)(예: 도 11의 제 3 게이트 신호(Gl_O)), 및 제 4 게이트 신호(GB)(예: 도 11의 제 4 게이트 신호(GB))를 생성하고, 생성된 상기 제 1 게이트 신호 내지 제 4 게이트 신호들(GW, GW_O, Gl_O, GB)을 게이트 라인(예: 도 3의 게이트 라인(GL))을 통해 제 1 픽셀(P1)들에게 순차적으로 공급할 수 있다.
일 실시예에 따르면, 제 1 발광 제어부는 제 1 발광 구동 회로(EMD1)를 포함할 수 있다. 제 1 발광 구동 회로(EMD1)는 제 1 EM 스타트 신호(EM_FLM1)에 응답하여 발광 신호(EM)(예: 도 11의 발광 신호(EM))를 생성하고, 생성된 발광 신호(EM)를 발광 신호 라인(미도시)을 통해 제 1 픽셀(P1)들에게 순차적으로 공급할 수 있다.
일 실시예에 따른 디스플레이(530)의 게이트 제어부(330)는, 디스플레이(530)의 제 2 영역(531)에 배치된 제 2 픽셀(P2)들에게 적어도 하나의 게이트 신호를 공급하기 위한 제 2 게이트 제어부, 및 제 2 픽셀(P2)들에게 발광 신호(EM)를 공급하기 위한 제 2 발광 제어부를 더 포함할 수 있다.
일 실시예에 따르면, 제 2 게이트 제어부는 제 2 스캔 구동 회로(SD2)를 포함할 수 있다. 제 1 스캔 구동 회로(SD2)는 제 2 GW 스타트 신호(GW_FLM2)에 응답하여 제 1 게이트 신호(GW), 제 2 게이트 신호(GW_O), 제 3 게이트 신호(Gl_O), 및 제 4 게이트 신호(GB)를 생성하고, 생성된 상기 제 1 게이트 신호 내지 제 4 게이트 신호들(GW, GW_O, Gl_O, GB)들을 게이트 라인(GL)을 통해 제 2 픽셀(P2)들에게 순차적으로 공급할 수 있다.
일 실시예에 따르면, 제 2 발광 제어부는 제 2 발광 구동 회로(EMD2)를 포함할 수 있다. 제 2 발광 구동 회로(EMD2)는 제 1 EM 스타트 신호(EM_FLM1)에 응답하여 발광 신호(EM)를 생성하고, 생성된 발광 신호(EM)를 발광 신호 라인(미도시)을 통해 제 2 픽셀(P2)들에게 순차적으로 공급할 수 있다.
도 11은 일 실시예에 따른 전자 장치(500)가 제 1 상태인 동안 제 2 픽셀(P2)을 구동하는 픽셀 구동 회로의 동작을 나타내는 회로도(400)이다.
도 12는 일 실시예에 따른 전자 장치(500)가 제 1 상태인 동안 제 2 픽셀(P2)을 구동하는 픽셀 구동 회로에 공급되는 게이트 신호 및 발광 신호(EM)를 나타낸 파형도이다.
도 11 및 도 12를 참조하면, 일 실시예에 따른 전자 장치(500)는, 제 1 상태에서 제 1 픽셀(P1)들을 비활성화하고, 제 2 픽셀(P2)만을 활성화할 수 있다. 일 실시예에 따르면, 제 1 상태는, 도 5를 참조하여 전술한 바와 같이, 디스플레이(530)의 제 1 영역(532)이 하우징(510)의 내부 공간으로 슬라이드 인 되어 시각적으로 보이지 않고, 제 2 영역(531)만 전자 장치(500)의 외부에서 시각적으로 보여지는 상태이고, 전자 장치(500)는 제 1 상태인 동안에 디스플레이(530)를 제 1 픽셀(P1)들을 비활성화하고, 제 2 픽셀(P2)만을 활성화하는 "부분 표시 상태"로 제어할 수 있다.
일 실시예에 따르면, 전자 장치(500)는 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에, 각 프레임을 A1 기간, A2 기간, A3 기간, A4 기간, 및 A5 기간으로 나누어서 제 2 픽셀(P2)들을 구동할 수 있다.
도 11 및 도 12의 A1 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 제 4 게이트 신호(GB)를 공급함으로써, 제 2 픽셀(P2)의 제 7 TFT(T7)를 턴온시킬 수 있다. 예를 들면, A1 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 7 TFT(T7)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A1 기간에 제 2 픽셀(P2)은, 도 11의 화살표 1111과 같이, 제 7 TFT(T7)가 턴온됨에 따라 OLED의 애노드(즉, 제 4 노드(n4))를 제 2 초기화 전압(AVint)으로 초기화할 수 있다.
도 11 및 도 12의 A2 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 제 3 게이트 신호(Gl_O)를 공급함으로써, 제 2 픽셀(P2)의 제 4 TFT(T4)를 턴온시킬 수 있다. 예를 들면, A2 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 4 TFT(T4)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A2 기간에 제 2 픽셀(P2)은, 도 11의 화살표 1112와 같이, 제 4 TFT(T4)가 턴온됨에 따라 제 1 TFT(T1)(예: 구동 TFT)의 게이트(즉, 제 1 노드(n1))를 제 1 초기화 전압(Vint)으로 초기화할 수 있다.
도 11 및 도 12의 A3 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 제 1 게이트 신호(GW) 및 제 2 게이트 신호(GW_O)를 공급함으로써, 제 2 픽셀(P2)의 제 2 TFT(T2) 및 제 3 TFT(T3)를 턴온시킬 수 있다. 예를 들면, A3 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 2 TFT(T2) 및 제 3 TFT(T3)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A3 기간에 제 2 픽셀(P2)은, 도 11의 화살표 1113과 같이, 제 2 TFT(T2)가 턴온됨에 따라 데이터 전압(Data)을 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2))에 입력할 수 있다. A3 기간에 제 2 픽셀(P2)은, 도 11의 화살표 1114와 같이, 제 3 TFT(T3)가 턴온됨에 따라 제 1 TFT(T1)의 드레인(즉, 제 3 노드(n3))과 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))가 다이오드 연결될 수 있다. 제 2 픽셀(P2)은, 제 1 TFT(T1)가 다이오드 연결됨에 따라, 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))에 제 1 TFT(T1)의 문턱 전압(Vth) 및 데이터 전압(Data)(예: Vdata)의 합에 대응하는 전압(예: Vdata+Vth)이 저장할 수 있다. 이때, 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))에 저장된 전압(예: Vdata+Vth)은 스토리지 커패시터(Cstg)에 의해 한 프레임 기간 동안 유지될 수 있다.
도 11 및 도 12의 A4 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 제 4 게이트 신호(GB)를 공급함으로써, 제 2 픽셀(P2)의 제 7 TFT(T7)를 턴온시킬 수 있다. 예를 들면, A4 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 7 TFT(T7)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A4 기간에 제 2 픽셀(P2)은, 도 11의 화살표 1111과 같이, 제 7 TFT(T7)가 턴온됨에 따라 OLED의 애노드(즉, 제 4 노드(n4))를 제 2 초기화 전압(AVint)으로 초기화할 수 있다. 다양한 실시예들에 따르면, 전자 장치(500)는 A4 기간에 따른 동작을 생략할 수 있다.
도 11 및 도 12의 A5 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 발광 신호(EM)를 공급함으로써, 제 2 픽셀(P2)의 제 5 TFT(T5) 및 제 6 TFT(T6)를 턴온시킬 수 있다. 예를 들면, A5 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 1 TFT(T1), 제 5 TFT(T5), 및 제 6 TFT(T6)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A5 기간에 제 2 픽셀(P2)은, 도 11의 화살표 1115와 같이, 제 5 TFT(T5)가 턴온됨에 따라 ELVDD 전압이 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2))에 인가되고, 제 1 TFT(T1)는 데이터 전압(Data)에 대응하는 구동 전류를 턴온된 제 6 TFT(T6)를 통해 OLED에 공급할 수 있다. 예를 들어, A5 기간에 게이트 전압(Vdata+Vth) 및 제 1 TFT(T1)의 소스 전압(ELVDD)의 차이 값(예: Vgs)은 " Vdata+Vth-ELVDD"가 되고, 제 1 TFT(T1)는 해당 값을 기반으로 구동 전류를 OLED에 공급할 수 있다. A5 기간에 OLED는 제 6 TFT(T6)를 통해 입력된 구동 전류에 기반하여 데이터 전압(Data)에 대응하는 지정된 계조를 표시할 수 있다.
도 13은 일 실시예에 따른 전자 장치(500)가 제 1 상태인 동안 제 1 픽셀(P1)을 구동하는 픽셀 구동 회로(400)의 동작을 나타내는 회로도이다.
도 14는 일 실시예에 따른 전자 장치(500)가 제 1 상태인 동안 제 1 픽셀(P1)을 구동하는 픽셀 구동 회로에 공급되는 게이트 신호 및 발광 신호(EM)를 나타낸 파형도이다.
도 13 및 도 14를 참조하면, 일 실시예에 따른 전자 장치(500)는, 제 1 상태에서 제 1 픽셀(P1)들을 비활성화하고, 제 2 픽셀(P2)만을 활성화할 수 있다. 일 실시예에 따르면, 제 1 상태는, 도 5를 참조하여 전술한 바와 같이, 디스플레이(530)의 제 1 영역(532)이 하우징(510)의 내부 공간으로 슬라이드 인 되어 시각적으로 보이지 않고, 제 2 영역(531)만 전자 장치(500)의 외부에서 시각적으로 보여지는 상태이고, 전자 장치(500)는 제 1 상태인 동안에 디스플레이(530)를 제 1 픽셀(P1)들을 비활성화하고, 제 2 픽셀(P2)만을 활성화하는 "부분 표시 상태"로 제어할 수 있다.
일 실시예에 따르면, 전자 장치(500)는 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에, 각 프레임을 제 1 서브 기간 및 제 2 서브 기간으로 나누어서 제 1 픽셀(P1)들을 구동할 수 있다.
일 실시예에 따르면, 전자 장치(500)는, 제 1 서브 기간을 B1 기간, B2 기간, B3 기간, 및 B4 기간으로 나누어서 제 1 픽셀(P1)들을 구동하고, 제 2 서브 기간을 B4 기간 이후인 B5 기간으로 설정하여 제 1 픽셀(P1)들을 구동할 수 있다. 예를 들어, 도 14의 B1 기간, B2 기간, B3 기간, 및 B4 기간은 제 1 서브 기간이고, 도 14의 B5 기간은 제 2 서브 기간인 것으로 정의될 수 있다.
도 13 및 도 14의 B1 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 4 게이트 신호(GB)를 공급함으로써, 제 2 픽셀(P2)의 제 7 TFT(T7)를 턴온시킬 수 있다. 예를 들면, B1 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 7 TFT(T7)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. B1 기간에 제 1 픽셀(P1)은, 도 13의 화살표 1311과 같이, 제 7 TFT(T7)가 턴온됨에 따라 OLED의 애노드(즉, 제 4 노드(n4))를 제 2 초기화 전압(AVint)으로 초기화할 수 있다.
도 13 및 도 14의 B2 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 3 게이트 신호(Gl_O)를 공급함으로써, 제 1 픽셀(P1)의 제 4 TFT(T4)를 턴온시킬 수 있다. 예를 들면, B2 기간에 제 1 픽셀(P1)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 4 TFT(T4)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. B2 기간에 제 1 픽셀(P1)은, 도 13의 화살표 1312와 같이, 제 4 TFT(T4)가 턴온됨에 따라 제 1 TFT(T1)(예: 구동 TFT)의 게이트(즉, 제 1 노드(n1))를 제 1 초기화 전압(Vint)으로 초기화할 수 있다.
도 13 및 도 14의 B3 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 1 게이트 신호(GW) 및 제 2 게이트 신호(GW_O)를 공급함으로써, 제 1 픽셀(P1)의 제 2 TFT(T2) 및 제 3 TFT(T3)를 턴온시킬 수 있다. 예를 들면, B3 기간에 제 1 픽셀(P1)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 2 TFT(T2) 및 제 3 TFT(T3)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. B3 기간에 제 1 픽셀(P1)은, 도 13의 화살표 1315와 같이, 제 2 TFT(T2)가 턴온됨에 따라 비활성화 상태에 대응하는 데이터 전압(Data)을 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2))에 입력할 수 있다. 일 실시예에서, 상기 비활성화 상태에 대응하는 데이터 전압(Data)은, 예를 들면, 0 계조에 해당되는 데이터 전압(Data)일 수 있다. 다른 실시예에서, 상기 비활성화 상태에 대응하는 데이터 전압(Data)은, 디스플레이(530)의 제 1 영역(532)의 휘도 편차를 줄이기 위한 보상 이미지를 표시하기 위한 전압으로서, 보상 이미지에 대응하는 지정된 계조에 대응하는 전압일 수 있다. B3 기간에 제 1 픽셀(P1)은, 도 13의 화살표 1314와 같이, 제 3 TFT(T3)가 턴온됨에 따라 제 1 TFT(T1)의 드레인(즉, 제 3 노드(n3))과 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))가 다이오드 연결될 수 있다. 제 1 픽셀(P1)은, 제 1 TFT(T1)가 다이오드 연결됨에 따라, 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))에 제 1 TFT(T1)의 문턱 전압(Vth) 및 데이터 전압(Data)(예: Vdata)의 합에 대응하는 전압(예: Vdata+Vth)이 저장할 수 있다. 이때, 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))에 저장된 전압(예: Vdata+Vth)은 스토리지 커패시터(Cstg)에 의해 한 프레임 기간 동안 유지될 수 있다.
도 13 및 도 14의 B4 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 4 게이트 신호(GB)를 공급함으로써, 제 1 픽셀(P1)의 제 7 TFT(T7)를 턴온시킬 수 있다. 예를 들면, B4 기간에 제 1 픽셀(P1)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 7 TFT(T7)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. B4 기간에 제 1 픽셀(P1)은, 도 13의 화살표 1311과 같이, 제 7 TFT(T7)가 턴온됨에 따라 OLED의 애노드(즉, 제 4 노드(n4))를 제 2 초기화 전압(AVint)으로 초기화할 수 있다. 다양한 실시예들에 따르면, 전자 장치(500)는 B4 기간에 따른 동작을 생략할 수 있다.
도 13 및 도 14의 B5 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 1 게이트 신호(GW)를 공급함으로써, 제 1 픽셀(P1)의 제 2 TFT(T2)를 턴온시킬 수 있다. 예를 들면, B5 기간에 제 1 픽셀(P1)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 2 TFT(T2)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. B5 기간에 제 1 픽셀(P1)은, 도 13의 화살표 1313과 같이, 제 2 TFT(T2)가 턴온됨에 따라 데이터 라인(DL)으로부터 바이어스 전압(bias)을 입력받을 수 있다. 바이어스 전압(bias)은 제 2 TFT(T2)를 통해 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2))에 입력될 수 있다. 이에 따라, 제 1 TFT(T1)는, 게이트 전압(Vdata+Vth) 및 제 1 TFT(T1)의 소스 전압(ELVDD)의 차이 값(예: Vgs)이 "Vdata + Vth - Vbias(예: Vdata+Vth-ELVDD)"가 되는 바이어스 상태를 유지할 수 있다.
일 실시예에 따르면, 전자 장치(500)는 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에, 제 1 픽셀(P1)에 발광 신호(EM)를 공급하지 않을 수 있다. 이에 따라, 일 실시예에 따르면, 전자 장치(500)는 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에, 제 1 픽셀(P1)의 제 5 TFT(T5) 및 제 6 TFT(T6)는 턴오프되고 OLED는 발광하지 않을 수 있다.
다양한 실시예들에 따른 전자 장치(500)는, 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에 비활성화되는 제 1 픽셀(P1)의 구동 TFT(즉, 제 1 TFT(T1))가 바이어스 상태를 유지하도록 함으로써, 제 1 픽셀(P1)을 장시간 비활성화하더라도 제 1 픽셀(P1)의 특성(예: 휘도, 색감)과 제 1 픽셀(P1)의 특성(예: 휘도, 색감)의 편차를 줄이고, 잔상을 줄일 수 있다.
도 15는 다른 실시예에 따른 디스플레이(530)의 게이트 제어부(330)를 도시한 블록도이다.
도 15를 참조하면, 다른 실시예에 따른 디스플레이(530)의 게이트 제어부(330)는 픽셀 구동 회로의 제 5 TFT(T5)의 스위칭 동작과 제 6 TFT(T6)의 스위칭 동작을 독립적으로 제어하기 위하여 2개의 발광 신호를 생성할 수 있다.
다른 실시예에 따른 디스플레이(530)의 게이트 제어부(330)는, 디스플레이(530)의 제 1 영역(532)에 배치된 제 1 픽셀(P1)들에게 적어도 하나의 게이트 신호를 공급하기 위한 제 1 게이트 제어부, 제 1 픽셀(P1)들에게 제 1 발광 신호(EM1)를 공급하기 위한 제 1 발광 제어부, 및 제 1 픽셀(P1)들에게 제 2 발광 신호(EM2)를 공급하기 위한 제 2 발광 제어부를 포함할 수 있다. 제 1 발광 신호(EM1)는 제 1 픽셀(P1)들 각각에 포함된 픽셀 구동 회로(400)의 제 5 TFT(T5)의 스위칭을 제어하기 위한 신호일 수 있다. 제 2 발광 신호(EM2)는 제 1 픽셀(P1)들 각각에 포함된 픽셀 구동 회로(400)의 제 6 TFT(T6)의 스위칭을 제어하기 위한 신호일 수 있다.
일 실시예에 따르면, 제 1 게이트 제어부는 제 1 스캔 구동 회로(SD1)를 포함할 수 있다. 제 1 스캔 구동 회로(SD1)는 제 1 GW 스타트 신호(GW_FLM1)에 응답하여 제 1 게이트 신호(GW)(예: 도 11의 제 1 게이트 신호(GW)), 제 2 게이트 신호(GW_O)(예: 도 11의 제 2 게이트 신호(GW_O)), 제 3 게이트 신호(Gl_O)(예: 도 11의 제 3 게이트 신호(Gl_O)), 및 제 4 게이트 신호(GB)(예: 도 11의 제 4 게이트 신호(GB))를 생성하고, 생성된 상기 제 1 게이트 신호 내지 제 4 게이트 신호들(GW, GW_O, Gl_O, GB)들을 게이트 라인(예: 도 3의 게이트 라인(GL))을 통해 제 1 픽셀(P1)들에게 순차적으로 공급할 수 있다.
일 실시예에 따르면, 제 1 발광 제어부는 제 1 발광 구동 회로(EMD1)를 포함할 수 있다. 제 1 발광 구동 회로(EMD1)는 제 1 EM 스타트 신호(EM1_FML)에 응답하여 제 1 발광 신호(EM1)(예: 도 19의 제 1 발광 신호(EM1))를 생성하고, 생성된 제 1 발광 신호(EM1)를 제 1 발광 신호 라인(미도시)을 통해 제 1 픽셀(P1)들에게 순차적으로 공급할 수 있다.
일 실시예에 따르면, 제 2 발광 제어부는 제 2 발광 구동 회로(EMD2)를 포함할 수 있다. 제 2 발광 구동 회로(EMD2)는 제 2 EM 스타트 신호(EM2_FML)에 응답하여 제 2 발광 신호(예: 도 19의 제 2 발광 신호(EM2)) 를 생성하고, 생성된 제 2 발광 신호(EM2)를 제 2 발광 신호 라인(미도시)을 통해 제 1 픽셀(P1)들에게 순차적으로 공급할 수 있다.
다른 실시예에 따른 디스플레이(530)의 게이트 제어부(330)는 디스플레이(530)의 제 2 영역(531)에 배치된 제 2 픽셀(P2)들에게 적어도 하나의 게이트 신호를 공급하기 위한 제 2 게이트 제어부, 제 2 픽셀(P2)들에게 제 3 발광 신호(EM3)를 공급하기 위한 제 3 발광 제어부, 및 제 2 픽셀(P2)들에게 제 4 발광 신호(EM4)를 공급하기 위한 제 4 발광 제어부를 포함할 수 있다. 제 3 발광 신호(EM3)는 제 2 픽셀(P2)들 각각에 포함된 픽셀 구동 회로(400)의 제 5 TFT(T5)의 스위칭을 제어하기 위한 신호일 수 있다. 제 4 발광 신호(EM4)는 제 2 픽셀(P2)들 각각에 포함된 픽셀 구동 회로(400)의 제 6 TFT(T6)의 스위칭을 제어하기 위한 신호일 수 있다.
일 실시예에 따르면, 제 2 게이트 제어부는 제 2 스캔 구동 회로(SD2)를 포함할 수 있다. 제 2 스캔 구동 회로(SD2)는 제 1 스캔 구동 회로(SD1)로부터 제 1 게이트 신호 내지 제 4 게이트 신호들(GW, GW_O, Gl_O, GB)들이 순차적으로 출력된 이후에, 제 1 게이트 신호 내지 제 4 게이트 신호들(GW, GW_O, Gl_O, GB)들을 게이트 라인(GL)을 통해 제 2 픽셀(P2)들에게 순차적으로 공급할 수 있다.
일 실시예에 따르면, 제 3 발광 제어부는 제 3 발광 구동 회로(EMD3)를 포함할 수 있다. 제 3 발광 구동 회로(EMD3)는 제 3 EM 스타트 신호(EM3_FML)에 응답하여 제 3 발광 신호(EM3)(예: 도 17의 발광 신호(EM3))를 생성하고, 생성된 제 3 발광 신호(EM3)를 제 1 발광 신호 라인(미도시)을 통해 제 2 픽셀(P2)들에게 순차적으로 공급할 수 있다.
일 실시예에 따르면, 제 4 발광 제어부는 제 4 발광 구동 회로(EMD4)를 포함할 수 있다. 제 4 발광 구동 회로(EMD4)는 제 4 EM 스타트 신호(EM4_FML)에 응답하여 제 4 발광 신호(예: 도 17의 제 4 발광 신호(EM4))를 생성하고, 생성된 제 4 발광 신호(EM4)를 제 4 발광 신호 라인(미도시)을 통해 제 2 픽셀(P2)들에게 순차적으로 공급할 수 있다.
도 16은 다른 실시예에 따른 전자 장치(500)가 제 1 상태인 동안 제 2 픽셀(P2)을 구동하는 픽셀 구동 회로(400)의 동작을 나타내는 회로도이다.
도 17은 다른 실시예에 따른 전자 장치(500)가 제 1 상태인 동안 제 2 픽셀(P2)을 구동하는 픽셀 구동 회로에 공급되는 게이트 신호 및 발광 신호를 나타낸 파형도이다.
도 16 및 도 17를 참조하면, 다른 실시예에 따른 전자 장치(500)는, 제 1 상태에서 제 1 픽셀(P1)들을 비활성화하고, 제 2 픽셀(P2)만을 활성화할 수 있다. 다른 실시예에 따르면, 제 1 상태는, 도 5를 참조하여 전술한 바와 같이, 디스플레이(530)의 제 1 영역(532)이 하우징(510)의 내부 공간으로 슬라이드 인 되어 시각적으로 보이지 않고, 제 2 영역(531)만 전자 장치(500)의 외부에서 시각적으로 보여지는 상태이고, 전자 장치(500)는 제 1 상태인 동안에 디스플레이(530)를 제 1 픽셀(P1)들을 비활성화하고, 제 2 픽셀(P2)만을 활성화하는 "부분 표시 상태"로 제어할 수 있다.
일 실시예에 따르면, 전자 장치(500)는 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에, 각 프레임을 A1 기간, A2 기간, A3 기간, A4 기간, 및 A5 기간으로 나누어서 제 2 픽셀(P2)들을 구동할 수 있다.
도 16 및 도 17의 A1 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 제 4 게이트 신호(GB)를 공급함으로써, 제 2 픽셀(P2)의 제 7 TFT(T7)를 턴온시킬 수 있다. 예를 들면, A1 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 7 TFT(T7)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A1 기간에 제 2 픽셀(P2)은, 도 16의 화살표 1611과 같이, 제 7 TFT(T7)가 턴온됨에 따라 OLED의 애노드(즉, 제 4 노드(n4))를 제 2 초기화 전압(AVint)으로 초기화할 수 있다.
도 16 및 도 17의 A2 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 제 3 게이트 신호(Gl_O)를 공급함으로써, 제 2 픽셀(P2)의 제 4 TFT(T4)를 턴온시킬 수 있다. 예를 들면, A2 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 4 TFT(T4)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A2 기간에 제 2 픽셀(P2)은, 도 16의 화살표 1612와 같이, 제 4 TFT(T4)가 턴온됨에 따라 제 1 TFT(T1)(예: 구동 TFT)의 게이트(즉, 제 1 노드(n1))를 제 1 초기화 전압(Vint)으로 초기화할 수 있다.
도 16 및 도 17의 A3 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 제 1 게이트 신호(GW) 및 제 2 게이트 신호(GW_O)를 공급함으로써, 제 2 픽셀(P2)의 제 2 TFT(T2) 및 제 3 TFT(T3)를 턴온시킬 수 있다. 예를 들면, A3 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 2 TFT(T2) 및 제 3 TFT(T3)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A3 기간에 제 2 픽셀(P2)은, 도 16의 화살표 1613과 같이, 제 2 TFT(T2)가 턴온됨에 따라 데이터 전압(Data)을 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2))에 입력할 수 있다. A3 기간에 제 2 픽셀(P2)은, 도 16의 화살표 1614와 같이, 제 3 TFT(T3)가 턴온됨에 따라 제 1 TFT(T1)의 드레인(즉, 제 3 노드(n3))과 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))가 다이오드 연결될 수 있다. 제 2 픽셀(P2)은, 제 1 TFT(T1)가 다이오드 연결됨에 따라, 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))에 제 1 TFT(T1)의 문턱 전압(Vth) 및 데이터 전압(Data)(예: Vdata)의 합에 대응하는 전압(예: Vdata+Vth)이 저장할 수 있다. 이때, 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))에 저장된 전압(예: Vdata+Vth)은 스토리지 커패시터(Cstg)에 의해 한 프레임 기간 동안 유지될 수 있다.
도 16 및 도 17의 A4 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 제 4 게이트 신호(GB)를 공급함으로써, 제 2 픽셀(P2)의 제 7 TFT(T7)를 턴온시킬 수 있다. 예를 들면, A4 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 7 TFT(T7)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A4 기간에 제 2 픽셀(P2)은, 도 16의 화살표 1611과 같이, 제 7 TFT(T7)가 턴온됨에 따라 OLED의 애노드(즉, 제 4 노드(n4))를 제 2 초기화 전압(AVint)으로 초기화할 수 있다. 다양한 실시예들에 따르면, 전자 장치(500)는 A4 기간에 따른 동작을 생략할 수 있다.
도 16 및 도 17의 A5 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 제 3 발광 신호(EM3) 및 제 4 발광 신호(EM4)를 공급함으로써, 제 2 픽셀(P2)의 제 5 TFT(T5) 및 제 6 TFT(T6)를 턴온시킬 수 있다. 예를 들면, A5 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 1 TFT(T1), 제 5 TFT(T5), 및 제 6 TFT(T6)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A5 기간에 제 2 픽셀(P2)은, 도 16의 화살표 1615와 같이, 제 5 TFT(T5)가 턴온됨에 따라 ELVDD 전압이 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2))에 인가되고, 제 1 TFT(T1)는 데이터 전압(Data)에 대응하는 구동 전류를 턴온된 제 6 TFT(T6)를 통해 OLED에 공급할 수 있다. 예를 들어, A5 기간에 제 1 TFT(T1)의 게이트 전압(Vdata+Vth) 및 제 1 TFT(T1)의 소스 전압(ELVDD)의 차이 값(예: Vgs)은 "Vdata+Vth-ELVDD"가 되고, 제 1 TFT(T1)는 해당 값을 기반으로 구동 전류를 OLED에 공급할 수 있다. A5 기간에 OLED는 제 6 TFT(T6)를 통해 입력된 구동 전류에 기반하여 데이터 전압(Data)에 대응하는 지정된 계조를 표시할 수 있다.
도 18은 다른 실시예에 따른 전자 장치(500)가 제 1 상태인 동안 제 1 픽셀(P1)을 구동하는 픽셀 구동 회로(400)의 동작을 나타내는 회로도이다.
도 19는 다른 실시예에 따른 전자 장치(500)가 제 1 상태인 동안 제 1 픽셀(P1)을 구동하는 픽셀 구동 회로에 공급되는 게이트 신호 및 발광 신호를 나타낸 파형도이다.
도 18 및 도 19를 참조하면, 다른 실시예에 따른 전자 장치(500)는, 제 1 상태에서 제 1 픽셀(P1)들을 비활성화하고, 제 2 픽셀(P2)만을 활성화할 수 있다. 다른 실시예에 따르면, 제 1 상태는, 도 5를 참조하여 전술한 바와 같이, 디스플레이(530)의 제 1 영역(532)이 하우징(510)의 내부 공간으로 슬라이드 인 되어 시각적으로 보이지 않고, 제 2 영역(531)만 전자 장치(500)의 외부에서 시각적으로 보여지는 상태이고, 전자 장치(500)는 제 1 상태인 동안에 디스플레이(530)를 제 1 픽셀(P1)들을 비활성화하고, 제 2 픽셀(P2)만을 활성화하는 "부분 표시 상태"로 제어할 수 있다.
일 실시예에 따르면, 전자 장치(500)는 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에, 제 2 게이트 신호(GW_O)를 제 1 픽셀(P1)에 공급하지 않음으로써, 제 1 픽셀(P1)의 제 3 TFT(T3)가 턴오프 상태를 유지하도록 제어할 수 있다.
일 실시예에 따르면, 전자 장치(500)는 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에, 각 프레임을 C1 기간, C2 기간, C3 기간, C4 기간, 및 C5 기간으로 나누어서 제 1 픽셀(P1)들을 구동할 수 있다. 다양한 실시예들에 따르면, 도 19에 도시된 C1 기간, C2 기간, C3 기간, C4 기간, 및 C5 기간은, 도 17에 도시된 A1 기간, A2 기간, A3 기간, A4 기간, 및 A5 기간과 실질적으로 동일하거나 또는 유사할 수 있다.
도 18 및 도 19의 C1 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 4 게이트 신호(GB)를 공급함으로써, 제 1 픽셀(P1)의 제 7 TFT(T7)를 턴온시킬 수 있다. 예를 들면, C1 기간에 제 1 픽셀(P1)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 7 TFT(T7)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. C1 기간에 제 1 픽셀(P1)은, 도 18의 화살표 1811과 같이, 제 7 TFT(T7)가 턴온됨에 따라 OLED의 애노드(즉, 제 4 노드(n4))를 제 2 초기화 전압(AVint)으로 초기화할 수 있다.
도 18 및 도 19의 C2 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 3 게이트 신호(Gl_O)를 공급함으로써, 제 1 픽셀(P1)의 제 4 TFT(T4)를 턴온시킬 수 있다. 예를 들면, C2 기간에 제 1 픽셀(P1)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 4 TFT(T4)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. C2 기간에 제 1 픽셀(P1)은, 도 18의 화살표 1812와 같이, 제 4 TFT(T4)가 턴온됨에 따라 제 1 TFT(T1)(예: 구동 TFT)의 게이트(즉, 제 1 노드(n1))를 제 1 초기화 전압(Vint)으로 초기화할 수 있다.
도 18 및 도 19의 C3 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 1 게이트 신호(GW)를 공급함으로써, 제 1 픽셀(P1)의 제 2 TFT(T2)를 턴온시킬 수 있다. 예를 들면, C3 기간에 제 1 픽셀(P1)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 2 TFT(T2)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. C3 기간에 제 1 픽셀(P1)은, 도 18의 화살표 1813과 같이, 제 2 TFT(T2)가 턴온됨에 따라 비활성화 상태에 대응하는 데이터 전압(Data)을 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2))에 입력할 수 있다. 일 실시예에서, 상기 비활성화 상태에 대응하는 데이터 전압(Data)은, 예를 들면, 0 계조에 해당되는 데이터 전압(Data)일 수 있다. 다른 실시예에서, 상기 비활성화 상태에 대응하는 데이터 전압(Data)은, 디스플레이(530)의 제 1 영역(532)의 휘도 편차를 줄이기 위한 보상 이미지를 표시하기 위한 전압으로서, 보상 이미지에 대응하는 지정된 계조에 대응하는 전압일 수 있다.
도 18 및 도 19의 C4 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 4 게이트 신호(GB)를 공급함으로써, 제 1 픽셀(P1)의 제 7 TFT(T7)를 턴온시킬 수 있다. 예를 들면, C4 기간에 제 1 픽셀(P1)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 7 TFT(T7)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. C4 기간에 제 1 픽셀(P1)은, 도 18의 화살표 1811과 같이, 제 7 TFT(T7)가 턴온됨에 따라 OLED의 애노드(즉, 제 4 노드(n4))를 제 2 초기화 전압(AVint)으로 초기화할 수 있다. 다양한 실시예들에 따르면, 전자 장치(500)는 C4 기간에 따른 동작을 생략할 수 있다.
도 18 및 도 19의 C5 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 1 발광 신호(EM1) 및 제 2 발광 신호(EM2) 중에서 제 1 발광 신호(EM1)만을 공급함으로써, 제 1 픽셀(P1)의 제 5 TFT(T5)를 턴온시키고, 제 6 TFT(T6)를 턴오프시킬 수 있다. C5 기간에 제 1 픽셀(P1)은, 도 18의 화살표 1814와 같이, 제 5 TFT(T5)가 턴온됨에 따라 ELVDD 전압이 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2))에 인가될 수 있다. 이에 따라, C5 기간에 제 1 픽셀(P1)의 제 1 TFT(T1)는, 제 1 TFT(T1)의 게이트 전압(즉, 제 1 초기화 전압(Vint)) 및 제 1 TFT(T1)의 소스 전압(ELVDD)의 차이 값(예: Vgs)은 "Vint -ELVDD"가 되는 바이어스 상태를 유지할 수 있다.
다른 실시예에서, 전자 장치(500)는 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에, 제 1 픽셀(P1)에 제 2 발광 신호(EM2)를 공급하지 않을 수 있다. 이에 따라, 전자 장치(500)의 디스플레이(530)가 부분 표시 상태로 제어되는 동안에, 제 1 픽셀(P1)의 제 6 TFT(T6)는 턴오프되고 OLED는 발광하지 않을 수 있다.
다양한 실시예들에 따른 전자 장치(500)는, 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에 비활성화되는 제 1 픽셀(P1)의 구동 TFT(즉, 제 1 TFT(T1))가 바이어스 상태를 유지하도록 함으로써, 제 1 픽셀(P1)을 장시간 비활성화하더라도 제 1 픽셀(P1)의 특성(예: 휘도, 색감)과 제 2 픽셀(P2)의 특성(예: 휘도, 색감)의 편차를 줄이고, 잔상을 줄일 수 있다.

Claims (15)

  1. 전자 장치에 있어서,
    하우징;
    복수의 픽셀들을 포함하는 디스플레이 패널이 제 1 영역 및 제 2 영역으로 구분되는 디스플레이;
    상기 디스플레이 패널을 구동하는 DDI(display driver integrated circuit); 및
    프로세서를 포함하고,
    상기 복수의 픽셀들 각각은,
    제 1 TFT;
    제 1 게이트 신호에 기반하여 데이터 전압이 공급되는 상기 디스플레이 패널의 데이터 라인과 상기 제 1 TFT의 소스 사이의 연결을 스위칭하는 제 2 TFT;
    제 2 게이트 신호에 기반하여 상기 제 1 TFT의 게이트와 상기 제 1 TFT의 드레인 사이의 연결을 스위칭하는 제 3 TFT;
    제 3 게이트 신호에 기반하여 상기 제 1 TFT의 상기 게이트에 제 1 초기화 전압을 공급하는 제 4 TFT;
    발광 신호에 기반하여 ELVDD 전압이 공급되는 상기 디스플레이 패널의 ELVDD 라인과 상기 제 1 TFT의 상기 소스 사이의 연결을 스위칭하는 제 5 TFT;
    상기 발광 신호에 기반하여 상기 제 1 TFT의 상기 드레인과 OLED의 애노드 사이를 연결하는 제 6 TFT;
    제 4 게이트 신호에 기반하여 상기 OLED의 상기 애노드에 제 2 초기화 전압을 공급하는 제 7 TFT; 및
    상기 제 1 TFT의 상기 게이트와 상기 ELVDD 라인 사이에 배치되는 스토리지 커패시터를 포함하고,
    상기 프로세서는,
    지정된 이벤트에 응답하여, 상기 디스플레이 패널을 상기 제 1 영역이 비활성화되고 상기 제 2 영역이 활성화되는 부분 표시 상태로 제어하고,
    상기 디스플레이 패널이 상기 부분 표시 상태로 제어되는 동안에 각 프레임을 제 1 서브 기간 및 제 2 서브 기간으로 나누어서 상기 제 1 영역에 대응하는 제 1 픽셀들을 제어하고;
    상기 제 1 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 상기 제 2 TFT를 통해 비활성화 상태에 대응하는 데이터 전압을 입력받도록 제어하고, 및
    상기 제 2 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 상기 제 2 TFT를 통해 바이어스 전압을 입력받도록 제어하고,
    상기 제 1 픽셀들은 상기 제 2 서브 기간에 상기 바이어스 전압을 입력받음으로써, 상기 제 1 TFT를 바이어스 상태로 유지하는,
    전자 장치.
  2. 제 1 항에 있어서,
    상기 바이어스 상태는, 상기 제 1 TFT의 게이트 전압과 상기 제 1 TFT의 소스 전압의 차이가 "Vdata + Vth - Vbias"가 되는 상태이고,
    상기 수식에서 Vdata는 상기 데이터 전압에 대응하는 값이고, Vth는 상기 제 1 TFT의 문턱 전압이고, Vbias는 상기 바이어스 전압에 대응하는 값인,
    전자 장치.
  3. 제 2 항에 있어서,
    상기 바이어스 전압은, 상기 ELVDD 전압과 같은,
    전자 장치.
  4. 제 1 항에 있어서,
    상기 디스플레이 패널의 비표시 영역에는,
    상기 제 1 영역에 대응하는 제 1 픽셀들에게 상기 제 1 게이트 신호 내지 상기 제 4 게이트 신호 및 상기 발광 신호를 공급하기 위한 제 1 게이트 구동 회로;
    상기 제 2 영역에 대응하는 제 2 픽셀들에게 상기 제 1 게이트 신호 내지 상기 제 4 게이트 신호 및 상기 발광 신호를 공급하기 위한 제 2 게이트 구동 회로;
    상기 DDI로부터 출력된 제 1 GW 스타트 신호를 상기 제 1 게이트 구동 회로로 전달하기 위한 제 1 GW 스타트 신호 라인; 및
    상기 DDI로부터 출력된 제 2 GW 스타트 신호를 상기 제 2 게이트 구동 회로로 전달하기 위한 제 2 GW 스타트 신호 라인이 배치되는,
    전자 장치.
  5. 제 4 항에 있어서,
    상기 DDI는, 상기 제 1 서브 기간이 시작될 때 상기 제 1 GW 스타트 신호를 출력하고,
    상기 제 1 게이트 구동 회로는, 상기 제 1 서브 기간 동안 상기 제 1 GW 스타트 신호 라인을 통해 입력된 상기 제 1 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 1 픽셀들에게 순차적으로 공급하고,
    상기 DDI는, 상기 제 2 서브 기간이 시작될 때 상기 제 1 GW 스타트 신호를 출력하고,
    상기 제 1 게이트 구동 회로는, 상기 제 2 서브 기간 동안 상기 제 1 GW 스타트 신호 라인을 통해 입력된 상기 제 1 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 1 픽셀들에게 순차적으로 공급하는,
    전자 장치.
  6. 제 4 항에 있어서,
    상기 DDI는, 각 프레임이 시작될 때 상기 제 2 GW 스타트 신호를 출력하고,
    상기 제 1 게이트 구동 회로는, 상기 제 2 GW 스타트 신호 라인을 통해 입력된 상기 제 2 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 2 픽셀들에게 순차적으로 공급하는,
    전자 장치.
  7. 제 4 항에 있어서,
    상기 디스플레이 패널의 비표시 영역에는,
    상기 DDI로부터 출력된 제 1 EM 스타트 신호를 상기 제 1 게이트 구동 회로로 전달하기 위한 제 1 EM 스타트 신호 라인; 및
    상기 DDI로부터 출력된 제 2 EM 스타트 신호를 상기 제 2 게이트 구동 회로로 전달하기 위한 제 2 EM 스타트 신호 라인이 더 배치되는,
    전자 장치.
  8. 제 7 항에 있어서,
    상기 DDI는, 상기 디스플레이 패널이 상기 부분 표시 상태로 제어되는 동안에 상기 제 1 EM 스타트 신호를 출력하지 않고,
    상기 제 1 게이트 구동 회로는, 상기 디스플레이 패널이 상기 부분 표시 상태로 제어되는 동안에 상기 제 1 EM 스타트 신호를 입력받지 않음으로써 상기 발광 신호를 상기 제 1 픽셀들에게 공급하지 않는,
    전자 장치.
  9. 제 7 항에 있어서,
    상기 DDI는, 각 프레임이 시작될 때 상기 제 2 EM 스타트 신호를 출력하고,
    상기 제 2 게이트 구동 회로는, 상기 제 2 EM 스타트 신호 라인을 통해 입력된 상기 제 2 EM 스타트 신호에 응답하여 상기 발광 신호를 상기 제 2 픽셀들에게 순차적으로 공급하는,
    전자 장치.
  10. 제 1 항에 있어서,
    상기 디스플레이의 상기 제 1 영역은, 상기 하우징의 적어도 일부분이 제 1 방향으로 움직이는 것에 연동하여 상기 하우징의 내부 공간으로부터 슬라이드 아웃 되고,
    상기 디스플레이의 상기 제 1 영역은, 상기 하우징의 적어도 일부분이 상기 제 1 방향과 반대인 제 2 방향으로 움직이는 것에 연동하여 상기 하우징의 내부 공간으로 슬라이드 인 되고, 및
    상기 디스플레이의 상기 제 2 영역은, 상기 하우징의 움직임에 상관없이 고정적으로 외부에서 시각적으로 보여지는,
    전자 장치.
  11. 제 10 항에 있어서,
    상기 지정된 이벤트는, 상기 프로세서가 상기 디스플레이의 상기 제 1 영역이 상기 하우징의 내부 공간으로 슬라이드 인 된 상태를 감지하는 동작을 포함하는,
    전자 장치.
  12. 복수의 픽셀들을 포함하는 디스플레이 패널이 제 1 영역 및 제 2 영역으로 구분되는 디스플레이를 포함하는 전자 장치의 구동 방법에 있어서,
    지정된 이벤트에 응답하여, 상기 디스플레이 패널을 상기 제 1 영역이 비활성화되고 상기 제 2 영역이 활성화되는 부분 표시 상태로 제어하는 동작; 및
    상기 디스플레이 패널이 상기 부분 표시 상태로 제어되는 동안에 각 프레임을 제 1 서브 기간 및 제 2 서브 기간으로 나누어서 상기 제 1 영역에 대응하는 제 1 픽셀들을 제어하는 동작;
    상기 제 1 서브 기간에 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 비활성화 상태에 대응하는 데이터 전압을 입력받도록 제어하는 동작; 및
    상기 제 2 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 바이어스 전압을 입력받도록 제어하는 동작을 포함하고,
    상기 제 1 픽셀들 각각은 상기 제 2 서브 기간에 상기 바이어스 전압을 입력받음으로써, 구동 TFT를 바이어스 상태로 유지하는,
    방법.
  13. 제 12 항에 있어서,
    상기 바이어스 상태는, 상기 구동 TFT의 게이트 전압과 상기 구동 TFT의 소스 전압의 차이가 "Vdata + Vth - Vbias"가 되는 상태이고,
    상기 수식에서 Vdata는 상기 데이터 전압에 대응하는 값이고, Vth는 상기 구동 TFT의 문턱 전압이고, Vbias는 상기 바이어스 전압에 대응하는 값인,
    방법.
  14. 제 13 항에 있어서,
    상기 바이어스 전압은, 상기 ELVDD 전압과 같은,
    방법.
  15. 제 12 항에 있어서,
    상기 디스플레이 패널을 구동하는 DDI(display driver integrated circuit)가 상기 제 1 서브 기간이 시작될 때 제 1 GW 스타트 신호를 출력하는 동작;
    제 1 게이트 구동 회로가 상기 제 1 서브 기간 동안 상기 제 1 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 1 픽셀들에게 순차적으로 공급하는 동작;
    상기 DDI가 상기 제 2 서브 기간이 시작될 때 상기 제 1 GW 스타트 신호를 출력하는 동작;
    상기 제 1 게이트 구동 회로가 상기 제 2 서브 기간 동안 상기 제 1 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 1 픽셀들에게 순차적으로 공급하는 동작을 더 포함하는,
    방법.
PCT/KR2022/001719 2021-02-09 2022-02-03 디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법 WO2022173166A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/351,110 US12008956B2 (en) 2021-02-09 2023-07-12 Electronic device and method capable of reducing afterimage of display

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0018148 2021-02-09
KR20210018148 2021-02-09
KR10-2021-0081675 2021-06-23
KR1020210081675A KR20220115030A (ko) 2021-02-09 2021-06-23 디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/351,110 Continuation US12008956B2 (en) 2021-02-09 2023-07-12 Electronic device and method capable of reducing afterimage of display

Publications (1)

Publication Number Publication Date
WO2022173166A1 true WO2022173166A1 (ko) 2022-08-18

Family

ID=82837648

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/001719 WO2022173166A1 (ko) 2021-02-09 2022-02-03 디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법

Country Status (2)

Country Link
US (1) US12008956B2 (ko)
WO (1) WO2022173166A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004252104A (ja) * 2003-02-19 2004-09-09 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
KR20070074420A (ko) * 2006-01-09 2007-07-12 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20090072885A (ko) * 2007-12-29 2009-07-02 엘지디스플레이 주식회사 유기전계발광표시장치 구동방법
KR20140140814A (ko) * 2013-05-30 2014-12-10 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20200005695A (ko) * 2018-07-06 2020-01-16 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706222B1 (ko) 2000-06-27 2007-04-11 삼성전자주식회사 부분 표시 모드를 갖는 액정 표시 장치 및 그 구동 방법
KR101272337B1 (ko) 2006-09-01 2013-06-07 삼성디스플레이 주식회사 부분 화면 표시가 가능한 표시장치 및 그 구동방법
US8514163B2 (en) 2006-10-02 2013-08-20 Samsung Display Co., Ltd. Display apparatus including a gate driving part having a transferring stage and an output stage and method for driving the same
KR101294016B1 (ko) 2006-11-28 2013-08-08 삼성디스플레이 주식회사 부분 화면 표시가 가능한 표시장치 및 그 구동방법
KR101318222B1 (ko) 2006-10-02 2013-10-16 삼성디스플레이 주식회사 부분 화면 표시가 가능한 표시장치 및 그 구동방법
TWI630595B (zh) 2013-07-19 2018-07-21 半導體能源研究所股份有限公司 資料處理裝置
KR101872987B1 (ko) 2013-12-10 2018-07-31 엘지디스플레이 주식회사 분할 패널을 포함하는 표시장치 및 그 구동방법
KR101639977B1 (ko) 2014-07-10 2016-07-18 엘지디스플레이 주식회사 표시 장치와 표시 패널
KR102421673B1 (ko) 2017-05-26 2022-07-19 삼성디스플레이 주식회사 디스플레이 장치 및 그의 구동 방법
KR102447018B1 (ko) 2017-09-22 2022-09-27 삼성디스플레이 주식회사 타이밍 제어부 및 이를 포함하는 표시 장치
CN110021273B (zh) 2018-01-10 2021-12-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN111261081B (zh) 2018-11-30 2021-10-19 北京小米移动软件有限公司 屏幕显示方法及装置
KR102637006B1 (ko) 2018-12-19 2024-02-16 삼성디스플레이 주식회사 플렉서블 표시 장치
KR102582968B1 (ko) 2018-12-24 2023-09-26 엘지디스플레이 주식회사 폴더블 디스플레이
KR102586439B1 (ko) 2018-12-28 2023-10-11 삼성디스플레이 주식회사 부분 구동 모드를 지원하는 유기 발광 표시 장치
CN114822377A (zh) 2019-02-23 2022-07-29 华为技术有限公司 显示驱动电路、显示模组、显示屏的驱动方法及电子设备
KR102631015B1 (ko) 2019-06-05 2024-01-30 엘지디스플레이 주식회사 폴더블 디스플레이와 그 구동 방법
KR20210010344A (ko) 2019-07-16 2021-01-27 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004252104A (ja) * 2003-02-19 2004-09-09 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
KR20070074420A (ko) * 2006-01-09 2007-07-12 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20090072885A (ko) * 2007-12-29 2009-07-02 엘지디스플레이 주식회사 유기전계발광표시장치 구동방법
KR20140140814A (ko) * 2013-05-30 2014-12-10 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20200005695A (ko) * 2018-07-06 2020-01-16 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US12008956B2 (en) 2024-06-11
US20230351953A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
WO2019209041A1 (ko) 플렉서블 디스플레이 및 이를 구비하는 전자 장치
WO2022010116A1 (ko) 디스플레이 화면 재생률 제어 방법 및 장치
WO2022030757A1 (ko) 화면의 부분 영역을 빠르게 업데이트하는 전자 장치 및 방법
WO2022158887A1 (ko) 디스플레이의 복수의 표시 영역들을 서로 다른 구동 주파수로 구동하는 전자 장치
WO2022030996A1 (ko) 디스플레이를 포함하는 전자 장치 및 그의 동작 방법
WO2022124734A1 (ko) 플렉서블 디스플레이를 포함하는 전자 장치, 그 동작 방법 및 저장 매체
WO2022039501A1 (ko) 플렉서블 디스플레이를 구비한 전자 장치
WO2022173166A1 (ko) 디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법
WO2022149954A1 (ko) 플렉서블 디스플레이를 갖는 전자 장치 및 그의 모드 변경에 따른 제어 패널 제공 방법
WO2022092718A1 (ko) 전자 장치 및 전자 장치의 동작 방법
WO2021221422A1 (ko) 센서를 포함하는 전자 장치
WO2022191584A1 (ko) 전자 장치 및 이의 동작 방법
WO2023204479A1 (ko) 픽셀의 방전을 위해 감마 전압을 스왑하는 전자 장치 및 방법
WO2022098127A1 (ko) 플렉서블 디스플레이 제어 방법 및 이를 지원하는 전자 장치
WO2024034774A1 (ko) 복수의 디스플레이들을 포함하는 전자 장치 및 복수의 디스플레이들의 화질 편차를 줄이는 방법
WO2022119227A1 (ko) 전자 장치 및 이의 동작 방법
WO2022225247A1 (ko) 플렉서블 디스플레이를 포함하는 전자 장치 및 그의 동작 방법
WO2024112005A1 (ko) 디스플레이를 포함하는 전자 장치 및 이의 동작 방법
WO2022231156A1 (ko) 유기 발광 디스플레이 장치를 포함하는 전자 장치
WO2024071932A1 (ko) 디스플레이 구동 회로로의 송신을 위한 전자 장치 및 방법
WO2022225253A1 (ko) 디스플레이를 포함하는 전자 장치 및 그의 동작 방법
WO2022186574A1 (ko) 센서 모듈의 성능을 향상 시킬 수 있는 전자 장치 및 방법
WO2022030791A1 (ko) 디스플레이를 포함하는 전자 장치
WO2024072055A1 (ko) 프로세서에게 제공되는 신호를 제어하는 전자 장치 및 방법
WO2024076031A1 (ko) 클럭 레이트를 제어하는 디스플레이 구동 회로를 포함하는 전자 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22752926

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22752926

Country of ref document: EP

Kind code of ref document: A1