KR20220115030A - 디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법 - Google Patents

디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법 Download PDF

Info

Publication number
KR20220115030A
KR20220115030A KR1020210081675A KR20210081675A KR20220115030A KR 20220115030 A KR20220115030 A KR 20220115030A KR 1020210081675 A KR1020210081675 A KR 1020210081675A KR 20210081675 A KR20210081675 A KR 20210081675A KR 20220115030 A KR20220115030 A KR 20220115030A
Authority
KR
South Korea
Prior art keywords
tft
gate
pixels
display
electronic device
Prior art date
Application number
KR1020210081675A
Other languages
English (en)
Inventor
배정배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to PCT/KR2022/001719 priority Critical patent/WO2022173166A1/ko
Publication of KR20220115030A publication Critical patent/KR20220115030A/ko
Priority to US18/351,110 priority patent/US20230351953A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 문서의 다양한 실시예들은 디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법에 관한 것으로, 디스플레이 패널이 제 1 영역 및 제 2 영역으로 구분되고, 지정된 이벤트에 응답하여, 상기 디스플레이 패널을 상기 제 1 영역이 비활성화되고 상기 제 2 영역이 활성화되는 부분 표시 상태로 제어하는 동작, 및 상기 디스플레이 패널이 상기 부분 표시 상태로 제어되는 동안에 각 프레임을 제 1 서브 기간 및 제 2 서브 기간으로 나누어서 상기 제 1 영역에 대응하는 제 1 픽셀들을 제어하는 동작, 상기 제 1 서브 기간에 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 비활성화 상태에 대응하는 데이터 전압을 입력받도록 제어하는 동작, 및 상기 제 2 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 바이어스 전압을 입력받도록 제어하는 동작을 포함하고, 상기 제 1 픽셀들 각각은 상기 제 2 서브 기간에 상기 바이어스 전압을 입력받음으로써, 구동 TFT를 바이어스 상태로 유지할 수 있다. 본 문서는 그 밖에 다양한 실시예들을 더 포함할 수 있다.

Description

디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법{ELECTRONIC DEVICE AND METHOD FOR REDUCING IMAGE STICKING OF DISPLAY}
본 문서의 다양한 실시예들은 디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법에 관한 것이다.
디스플레이 기술이 발전하면서, 플렉서블(flexible) 디스플레이를 갖는 전자 장치에 대한 연구 및 개발이 활발히 진행되고 있다. 플렉서블 디스플레이는 접거나, 구부리거나, 말거나, 또는 펼칠 수 있다. 플렉서블 디스플레이를 포함하는 전자 장치는 사용자에게 보여지는 화면의 크기가 변경될 수 있다.
플렉서블 디스플레이는 OLED(organic light emitting diode)를 포함할 수 있다. OLED를 포함한 플렉서블 디스플레이는 화소에 배치된 박막트랜지스터(thin film transistor)의 히스테리시스(hysteresis) 특성의 편차로 인해 잔상(image sticking) 또는 휘도 편차가 발생할 수 있다.
전자 장치는 플렉서블 디스플레이를 적용함으로써, 디스플레이를 접거나, 구부리거나, 말거나, 또는 펼칠 수 있는 폼팩터(form factor)를 갖도록 연구 개발되고 있다. 예를 들면, 전자 장치는 하우징의 일부분이 슬라이드 이동 가능한 구조를 포함할 수 있다. 이러한 폼팩터의 전자 장치는, 하우징의 일부분이 슬라이드 이동하는 것에 연동하여 플렉서블 디스플레이의 일부분이 하우징의 내부 공간으로 슬라이드 인되거나, 또는 플렉서블 디스플레이의 일부분이 하우징의 내부 공간으로부터 슬라이드 아웃될 수 있다. 예를 들면, 플렉서블 디스플레이는 하우징의 일부분이 슬라이드 이동에 따라 하우징의 내부 공간으로 슬라이드 인되는 제 1 영역과, 하우징의 슬라이드 이동에 상관없이 고정적으로 외부에서 시각적으로 보여지는 제 2 영역을 포함할 수 있다.
하우징의 일부분이 슬라이드 이동 가능한 구조를 포함하는 전자 장치는, 제 1 영역이 하우징의 내부 공간으로 슬라이드 인 되어 있는 동안에, 제 1 영역을 비활성화시키고, 제 2 영역을 활성화시킬 수 있다. 이에 따라, 제 1 영역에 배치된 박막트랜지스터와 제 2 영역에 배치된 박막트랜지스터들 사이의 히스테리시스 특성 편차가 발생하고, 상기 편차는 플렉서블 디스플레이의 화면에서 잔상을 발생시킬 수 있다.
본 문서의 다양한 실시예들은 디스플레이의 잔상 또는 휘도 편차를 줄일 수 있는 전자 장치 및 방법을 제공할 수 있다.
본 문서에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 문서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있다.
다양한 실시예들에 따른 전자 장치는, 하우징, 복수의 픽셀들을 포함하는 디스플레이 패널이 제 1 영역 및 제 2 영역으로 구분되는 디스플레이, 상기 디스플레이 패널을 구동하는 DDI(display driver integrated circuit), 및 프로세서를 포함하고, 상기 복수의 픽셀들 각각은, 제 1 TFT, 제 1 게이트 신호에 기반하여 데이터 전압이 공급되는 상기 디스플레이 패널의 데이터 라인과 상기 제 1 TFT의 소스 사이의 연결을 스위칭하는 제 2 TFT, 제 2 게이트 신호에 기반하여 상기 제 1 TFT의 게이트와 상기 제 1 TFT의 드레인 사이의 연결을 스위칭하는 제 3 TFT, 제 3 게이트 신호에 기반하여 상기 제 1 TFT의 상기 게이트에 제 1 초기화 전압을 공급하는 제 4 TFT, 발광 신호에 기반하여 ELVDD 전압이 공급되는 상기 디스플레이 패널의 ELVDD 라인과 상기 제 1 TFT의 상기 소스 사이의 연결을 스위칭하는 제 5 TFT, 상기 발광 신호에 기반하여 상기 제 1 TFT의 상기 드레인과 OLED의 애노드 사이를 연결하는 제 6 TFT, 제 4 게이트 신호에 기반하여 상기 OLED의 상기 애노드에 제 2 초기화 전압을 공급하는 제 7 TFT, 및 상기 제 1 TFT의 상기 게이트와 상기 ELVDD 라인 사이에 배치되는 스토리지 커패시터를 포함하고, 상기 프로세서는, 지정된 이벤트에 응답하여, 상기 디스플레이 패널을 상기 제 1 영역이 비활성화되고 상기 제 2 영역이 활성화되는 부분 표시 상태로 제어하고, 상기 디스플레이 패널이 상기 부분 표시 상태로 제어되는 동안에 각 프레임을 제 1 서브 기간 및 제 2 서브 기간으로 나누어서 상기 제 1 영역에 대응하는 제 1 픽셀들을 제어하고, 상기 제 1 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 상기 제 2 TFT를 통해 비활성화 상태에 대응하는 데이터 전압을 입력받도록 제어하고, 및 상기 제 2 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 상기 제 2 TFT 를 통해 바이어스 전압을 입력받도록 제어하고, 상기 제 1 픽셀들은 상기 제 2 서브 기간에 상기 바이어스 전압을 입력받음으로써, 상기 제 1 TFT를 바이어스 상태로 유지할 수 있다.
다양한 실시예들에 따른 전자 장치의 구동 방법은, 복수의 픽셀들을 포함하는 디스플레이 패널이 제 1 영역 및 제 2 영역으로 구분되는 디스플레이를 포함하는 전자 장치의 구동 방법으로서, 지정된 이벤트에 응답하여, 상기 디스플레이 패널을 상기 제 1 영역이 비활성화되고 상기 제 2 영역이 활성화되는 부분 표시 상태로 제어하는 동작, 및 상기 디스플레이 패널이 상기 부분 표시 상태로 제어되는 동안에 각 프레임을 제 1 서브 기간 및 제 2 서브 기간으로 나누어서 상기 제 1 영역에 대응하는 제 1 픽셀들을 제어하는 동작, 상기 제 1 서브 기간에 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 비활성화 상태에 대응하는 데이터 전압을 입력받도록 제어하는 동작, 및 상기 제 2 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 바이어스 전압을 입력받도록 제어하는 동작을 포함하고, 상기 제 1 픽셀들 각각은 상기 제 2 서브 기간에 상기 바이어스 전압을 입력받음으로써, 구동 TFT를 바이어스 상태로 유지할 수 있다.
본 문서의 다양한 실시예들에 따른 전자 장치 및 방법은, 디스플레이의 잔상 또는 휘도 편차를 줄일 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다.
도 2는 다양한 실시예들에 따른, 디스플레이 모듈의 블록도이다.
도 3은 일 실시예에 따른 디스플레이 모듈의 블록도이다.
도 4는 일 실시예에 따른 각 픽셀의 픽셀 구동 회로를 나타낸 회로도이다.
도 5는 다양한 실시예들에 따른 제 1 상태를 나타낸 전자 장치의 전면 사시도이다.
도 6은 다양한 실시예들에 따른 제 2 상태를 나타낸 전자 장치의 전면 사시도이다.
도 7은 다양한 실시예들에 따른 전자 장치의 디스플레이를 도시한 사시도이다.
도 8은 일 실시예에 따른 디스플레이를 개략적으로 도시한 평면도이다.
도 9는 도 8에 도시된 일 실시예에 따른 디스플레이를 9-9 선을 따라 절단한 단면도이다.
도 10은 일 실시예에 따른 디스플레이의 게이트 제어부를 도시한 블록도이다.
도 11은 일 실시예에 따른 전자 장치가 제 1 상태인 동안 제 2 픽셀을 구동하는 픽셀 구동 회로의 동작을 나타내는 회로도이다.
도 12는 일 실시예에 따른 전자 장치가 제 1 상태인 동안 제 2 픽셀을 구동하는 픽셀 구동 회로에 공급되는 게이트 신호 및 발광 신호를 나타낸 파형도이다.
도 13은 일 실시예에 따른 전자 장치가 제 1 상태인 동안 제 1 픽셀을 구동하는 픽셀 구동 회로의 동작을 나타내는 회로도이다.
도 14는 일 실시예에 따른 전자 장치가 제 1 상태인 동안 제 1 픽셀을 구동하는 픽셀 구동 회로에 공급되는 게이트 신호 및 발광 신호를 나타낸 파형도이다.
도 15는 다른 실시예에 따른 디스플레이의 게이트 제어부를 도시한 블록도이다.
도 16은 다른 실시예에 따른 전자 장치가 제 1 상태인 동안 제 2 픽셀을 구동하는 픽셀 구동 회로의 동작을 나타내는 회로도이다.
도 17은 다른 실시예에 따른 전자 장치가 제 1 상태인 동안 제 2 픽셀을 구동하는 픽셀 구동 회로에 공급되는 게이트 신호 및 발광 신호를 나타낸 파형도이다.
도 18은 다른 실시예에 따른 전자 장치가 제 1 상태인 동안 제 1 픽셀을 구동하는 픽셀 구동 회로의 동작을 나타내는 회로도이다.
도 19는 다른 실시예에 따른 전자 장치가 제 1 상태인 동안 제 1 픽셀을 구동하는 픽셀 구동 회로에 공급되는 게이트 신호 및 발광 신호를 나타낸 파형도이다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108) 중 적어도 하나와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일 실시예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제 2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
다양한 실시예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제 2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서의 다양한 실시예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
도 2는 다양한 실시예들에 따른, 디스플레이 모듈(160)의 블록도(200)이다. 도 2를 참조하면, 디스플레이 모듈(160)는 디스플레이(210), 및 이를 제어하기 위한 디스플레이 드라이버 IC(display driver IC)(DDI)(230)를 포함할 수 있다. DDI(230)는 인터페이스 모듈(231), 메모리(233)(예: 버퍼 메모리(350)), 이미지 처리 모듈(235), 또는 맵핑 모듈(237)을 포함할 수 있다. DDI(230)은, 예를 들면, 영상 데이터, 또는 상기 영상 데이터를 제어하기 위한 명령에 대응하는 영상 제어 신호를 포함하는 영상 정보를 인터페이스 모듈(231)을 통해 전자 장치(101)의 다른 구성요소로부터 수신할 수 있다. 예를 들면, 일 실시예에 따르면, 영상 정보는 프로세서(120)(예: 메인 프로세서(121)(예: 어플리케이션 프로세서) 또는 메인 프로세서(121)의 기능과 독립적으로 운영되는 보조 프로세서(123)(예: 그래픽 처리 장치)로부터 수신될 수 있다. DDI(230)는 터치 회로(250) 또는 센서 모듈(176) 등과 상기 인터페이스 모듈(231)을 통하여 커뮤니케이션할 수 있다. 또한, DDI(230)는 상기 수신된 영상 정보 중 적어도 일부를 메모리(233)에, 예를 들면, 프레임 단위로 저장할 수 있다. 이미지 처리 모듈(235)은, 예를 들면, 상기 영상 데이터의 적어도 일부를 상기 영상 데이터의 특성 또는 디스플레이(210)의 특성에 적어도 기반하여 전처리 또는 후처리(예: 해상도, 밝기, 또는 크기 조정)를 수행할 수 있다. 맵핑 모듈(237)은 이미지 처리 모듈(135)를 통해 전처리 또는 후처리된 상기 영상 데이터에 대응하는 전압 값 또는 전류 값을 생성할 수 있다. 일 실시예에 따르면, 전압 값 또는 전류 값의 생성은 예를 들면, 디스플레이(210)의 픽셀들의 속성(예: 픽셀들의 배열(RGB stripe 또는 pentile 구조), 또는 서브 픽셀들 각각의 크기)에 적어도 일부 기반하여 수행될 수 있다. 디스플레이(210)의 적어도 일부 픽셀들은, 예를 들면, 상기 전압 값 또는 전류 값에 적어도 일부 기반하여 구동됨으로써 상기 영상 데이터에 대응하는 시각적 정보(예: 텍스트, 이미지, 또는 아이콘)가 디스플레이(210)를 통해 표시될 수 있다.
일 실시예에 따르면, 디스플레이 모듈(160)는 터치 회로(250)를 더 포함할 수 있다. 터치 회로(250)는 터치 센서(251) 및 이를 제어하기 위한 터치 센서 IC(253)를 포함할 수 있다. 터치 센서 IC(253)는, 예를 들면, 디스플레이(210)의 특정 위치에 대한 터치 입력 또는 호버링 입력을 감지하기 위해 터치 센서(251)를 제어할 수 있다. 예를 들면, 터치 센서 IC(253)는 디스플레이(210)의 특정 위치에 대한 신호(예: 전압, 광량, 저항, 또는 전하량)의 변화를 측정함으로써 터치 입력 또는 호버링 입력을 감지할 수 있다. 터치 센서 IC(253)는 감지된 터치 입력 또는 호버링 입력에 관한 정보(예: 위치, 면적, 압력, 또는 시간)를 프로세서(120) 에 제공할 수 있다. 일 실시예에 따르면, 터치 회로(250)의 적어도 일부(예: 터치 센서 IC(253))는 디스플레이 드라이버 IC(230), 또는 디스플레이(210)의 일부로, 또는 디스플레이 모듈(160)의 외부에 배치된 다른 구성요소(예: 보조 프로세서(123))의 일부로 포함될 수 있다.
일 실시예에 따르면, 디스플레이 모듈(160)는 센서 모듈(176)의 적어도 하나의 센서(예: 지문 센서, 홍채 센서, 압력 센서 또는 조도 센서), 또는 이에 대한 제어 회로를 더 포함할 수 있다. 이 경우, 상기 적어도 하나의 센서 또는 이에 대한 제어 회로는 디스플레이 모듈(160)의 일부(예: 디스플레이(210) 또는 DDI(230)) 또는 터치 회로(250)의 일부에 임베디드될 수 있다. 예를 들면, 디스플레이 모듈(160)에 임베디드된 센서 모듈(176)이 생체 센서(예: 지문 센서)를 포함할 경우, 상기 생체 센서는 디스플레이(210)의 일부 영역을 통해 터치 입력과 연관된 생체 정보(예: 지문 이미지)를 획득할 수 있다. 다른 예를 들면, 디스플레이 모듈(160)에 임베디드된 센서 모듈(176)이 압력 센서를 포함할 경우, 상기 압력 센서는 디스플레이(210)의 일부 또는 전체 영역을 통해 터치 입력과 연관된 압력 정보를 획득할 수 있다. 일 실시예에 따르면, 터치 센서(251) 또는 센서 모듈(176)은 디스플레이(210)의 픽셀 레이어의 픽셀들 사이에, 또는 상기 픽셀 레이어의 위에 또는 아래에 배치될 수 있다.
도 3은 일 실시예에 따른 디스플레이 모듈(160)의 블록도이다.
도 3에 도시된 디스플레이 모듈(160)은 도 1 및/또는 도 2에 도시된 디스플레이 모듈(160)과 적어도 일부가 유사하거나 다른 실시예를 포함할 수 있다. 이하, 도 3을 결부하여, 미설명되거나 달라진 디스플레이 모듈(160)의 특징을 위주로 기재한다.
도 3을 참조하면, 일 실시예에 따른 디스플레이 모듈(160)은, 디스플레이 패널(310), 데이터 제어부(320), 게이트 제어부(330), 타이밍 제어부(340), 및/또는 메모리(233)(예: 도 2의 메모리(233))를 포함할 수 있다.
일 실시예에 따르면, DDI(예: 도 2의 DDI(230))는, 데이터 제어부(320), 게이트 제어부(330), 타이밍 제어부(340), 및/또는 메모리(233)(예: 도 2의 메모리(233))를 포함할 수 있다.
다양한 실시예들에 따르면, 데이터 제어부(320), 게이트 제어부(330), 타이밍 제어부(340), 및/또는 메모리(233)(예: 도 2의 메모리(233)) 중에서 적어도 일부는 DDI(230)(예: 도 2의 DDI(230))에 포함될 수 있다. 일 실시예에 따르면, 데이터 제어부(320), 타이밍 제어부(340), 및/또는 메모리(233)(예: 도 2의 메모리(233))는 DDI(230)(예: 도 2의 DDI(230))에 포함되고, 게이트 제어부(330)는 디스플레이 패널(310)의 비표시 영역(예: 도 8의 비표시 영역(812))에 배치될 수 있다.
일 실시예에 따르면, 디스플레이 패널(310)은, 복수의 게이트 라인(GL)들과, 복수의 데이터 라인(DL)들을 포함하고, 복수의 게이트 라인(GL)들과 복수의 데이터 라인(DL)들이 교차하는 디스플레이 패널(310)의 각 일부 영역들에는 픽셀(P)이 배치될 수 있다.
일 실시예에 따르면, 픽셀(P)들은, 게이트 라인(GL)을 통해 게이트 신호 및 발광 신호(예: 도 4의 발광 신호(EM))를 입력받고, 데이터 라인(DL)을 통해 데이터 신호를 입력받을 수 있다. 일 실시예에 따르면, 픽셀(P)들은 OLED(organic light emitting diode)를 구동하기 위한 전원으로서 고전위 전압(예: ELVDD 전압) 및 저전위 전압(예: ELVSS 전압)을 입력받을 수 있다.
일 실시예에 따르면, 각 픽셀(P)은 OLED 및 상기 OLED를 구동하기 위한 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(400))를 포함할 수 있다. 일 실시예에 따르면, 각 픽셀(P)에 배치된 픽셀 구동 회로(400)는, 게이트 신호 및 발광 신호(EM)에 기반하여 OLED의 온(예: 활성화 상태) 또는 오프(예: 비활성화 상태)를 제어할 수 있다. 일 실시예에 따르면, 각 픽셀(P)의 OLED는 온 상태(예: 활성화 상태)가 되면, 데이터 신호에 대응하는 계조(예: 휘도)를 1 프레임 기간 동안 표시할 수 있다.
일 실시예에 따르면, 디스플레이 패널(310)은, 도 5, 도 6, 및 도 7을 참조하여 후술하는 바와 같이, 제 1 영역(532), 및 제 2 영역(531)으로 구분될 수 있다. 이에 따라, 픽셀(P)들은 제 1 영역(532)에 배치되는 제 1 픽셀(P1), 및 제 2 영역(531)에 배치되는 제 2 픽셀(P2)을 포함할 수 있다.
다양한 실시예들에 따르면, 전자 장치(101)는, 지정된 이벤트에 응답하여, 상기 디스플레이 패널(310)을 상기 제 1 영역(532)이 비활성화되고 상기 제 2 영역(531)이 활성화되는 부분 표시 상태로 제어할 수 있다. 지정된 이벤트는, 전자 장치(101)의 프로세서(120)가 제 1 영역(532)이 하우징(510)으로 슬라이드 인 된 상태를 감지하는 동작을 포함할 수 있다. 예를 들면, 지정된 이벤트는, 전자 장치(101)의 프로세서(120)가 전자 장치(101)의 제 1 상태로의 천이를 감지하는 동작을 포함할 수 있다.
전자 장치는(101)는, 부분 표시 상태인 동안에 제 1 픽셀(P1)들을 구동하는 방법과 제 2 픽셀(P2)들을 구동하는 방법을 서로 다르게 제어할 수 있으며, 이러한 방법에 대해서는 도 10 내지 도 19를 참조하여 구체적으로 후술한다.
일 실시예에 따르면, 데이터 제어부(320)는, 복수의 데이터 라인(DL)들을 구동할 수 있다. 일 실시예에 따르면, 데이터 제어부(320)는 타이밍 제어부(340) 또는 프로세서(120)(예: 도 1의 프로세서(120))로부터 적어도 하나의 동기 신호, 및 데이터 신호(예: 디지털 영상 데이터)를 입력받을 수 있다. 일 실시예에 따르면, 데이터 제어부(320)는, 기준 감마 전압 및 지정된 감마 커브를 이용하여 입력된 데이터 신호에 대응하는 데이터 전압(Data)(예: 아날로그 영상 데이터)을 결정할 수 있다. 일 실시예에 따르면, 데이터 제어부(320)는 데이터 전압(Data)을 복수의 데이터 라인(DL)들에 인가함으로써, 상기 데이터 전압(Data)을 각 픽셀(P)에 공급할 수 있다.
일 실시예에 따르면, 데이터 제어부(320)는, 상기 부분 표시 상태인 동안에 각 프레임을 제 1 서브 기간 및 제 2 서브 기간으로 나누어서 제 1 영역(532)에 대응하는 제 1 픽셀(P1)들을 구동할 수 있다. 예를 들면, 데이터 제어부(320)는, 제 1 서브 기간에는 비활성화 상태에 대응하는 데이터 전압(Data)을 데이터 라인(DL)에 인가함으로써, 제 1 픽셀(P1)들에게 비활성화 상태(예: 오프 상태)에 대응하는 데이터 전압(Data)을 공급할 수 있다. 예를 들면, 데이터 제어부(320)는, 제 2 서브 기간에는 바이어스 전압(bias)을 데이터 라인(DL)에 인가함으로써, 제 1 픽셀(P1)들에게 상기 바이어스 전압(bias)을 공급할 수 있다. 일 실시예에 따르면, 바이어스 전압(bias)은 고전위 전압(예: ELVDD 전압)과 같은 전위를 가질 수 있다.
일 실시예에 따르면, 게이트 제어부(330)는, 복수의 게이트 라인(GL)들을 구동할 수 있다. 일 실시예에 따르면, 게이트 제어부(330)는 타이밍 제어부(340) 또는 프로세서(120)(예: 도 1의 프로세서(120))로부터 적어도 하나의 동기 신호를 입력받을 수 있다. 일 실시예에 따르면, 게이트 제어부(330)는, 상기 동기 신호에 기반하여 복수의 게이트 신호들을 순차적으로 생성하고, 복수의 발광 신호(EM)들을 순차적으로 생성할 수 있다. 게이트 제어부(330)는 생성된 게이트 신호 및 발광 신호(EM)를 게이트 라인(GL)을 통해 제 1 픽셀(P1) 및 제 2 픽셀(P2)들에 순차적으로 공급할 수 있다.
일 실시예에 따르면, 타이밍 제어부(340)는 게이트 제어부(330) 및 데이터 제어부(320)의 구동 타이밍을 제어할 수 있다. 일 실시예에 따르면, 타이밍 제어부(340)는 프로세서(120)로부터 입력된 데이터 신호(예: 디지털 영상 데이터)를 디스플레이 패널(310)의 해상도에 대응하도록 변환하고, 변환된 데이터 신호를 데이터 제어부(320)에 공급할 수 있다.
도 4는 일 실시예에 따른 각 픽셀의 픽셀 구동 회로를 나타낸다.
도 4를 참조하면, 일 실시예에 따른 각 픽셀의 픽셀 구동 회로(400)는, OLED, 및 OLED를 구동하기 위한 복수의 TFT(thin film transistor)를 포함할 수 있다.
일 실시예에 따르면, 각 픽셀(P)은 제 1 TFT(T1), 제 2 TFT(T2), 제 3 TFT(T3), 제 4 TFT(T4), 제 5 TFT(T5), 제 6 TFT(T6), 제 7 TFT(T7), 및 스토리지 커패시터(Cstg)를 포함할 수 있다.
다양한 실시예들에 따르면, 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 각각은, PMOS 트랜지스터와 NMOS 트랜지스터 중 어느 하나일 수 있다.
다양한 실시예들에 따르면, 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7)는, 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) TFT, 산화물 TFT, 또는 저온 폴리 옥사이드(Low Temperature Polycrystalline Oxide; LTPO) TFT 중에서 어느 하나로 구현될 수 있다.
일 실시예에 따르면, 제 1 TFT(T1)는 데이터 라인(예: 도 3의 데이터 라인(DL))을 통해 입력된 데이터 전압(Data)을 기반으로 지정된 전류를 OLED에 공급할 수 있다. 이러한 제 1 TFT(T1)는 구동 TFT로 명명될 수 있다. 이하 설명되는 예시에서, 제 1 TFT(T1)의 게이트는 제 1 노드(n1)로 정의하고, 제 1 TFT(T1)의 소스는 제 2 노드(n2)로 정의하고, 제 1 TFT(T1)의 드레인은 제 3 노드(n3)로 정의하기로 한다.
일 실시예에 따르면, 제 2 TFT(T2)는 제 1 게이트 신호(GW)에 기반하여 데이터 전압(Data)이 공급되는 데이터 라인(DL)과 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2)) 사이의 연결을 스위칭할 수 있다. 예를 들면, 제 2 TFT(T2)는 제 1 게이트 신호(GW)에 응답하여 턴온되고, 턴온시 데이터 라인(DL)과 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2)) 사이를 전기적으로 연결할 수 있다.
일 실시예에 따르면, 제 3 TFT(T3)는 제 2 게이트 신호(GW_O)에 기반하여 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))와 제 1 TFT(T1)의 드레인(즉, 제 3 노드(n3)) 사이의 연결을 스위칭할 수 있다. 예를 들면, 제 3 TFT(T3)는 제 2 게이트 신호(GW_O)에 응답하여 턴온되고, 턴온시 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))와 제 1 TFT(T1)의 드레인(즉, 제 3 노드(n3)) 사이를 전기적으로 연결할 수 있다.
일 실시예에 따르면, 제 4 TFT(T4)는 제 3 게이트 신호(Gl_O)에 기반하여 제 1 TFT(T1)의 게이트에 제 1 초기화 전압(Vint)을 공급할 수 있다. 예를 들면, 제 4 TFT(T4)는 제 3 게이트 신호(Gl_O)에 응답하여 턴온되고, 턴온시 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))에 제 1 초기화 전압(Vint)을 공급함으로써, 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))를 초기화할 수 있다.
일 실시예에 따르면, 제 5 TFT(T5)는 발광 신호(EM)에 기반하여 ELVDD 전압이 공급되는 ELVDD 라인(VDDL)과 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2)) 사이의 연결을 스위칭할 수 있다. 예를 들면, 제 5 TFT(T5)는 발광 신호(EM)에 응답하여 턴온되고, 턴온시 ELVDD 전압을 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2))에 공급할 수 있다.
일 실시예에 따르면, 제 6 TFT(T6)는 발광 신호(EM)에 기반하여 제 1 TFT(T1)의 드레인(즉, 제 3 노드(n3))과 OLED의 애노드(예: 제 4 노드(n4)) 사이를 연결할 수 있다. 예를 들면, 제 6 TFT(T6)는 발광 신호(EM)에 응답하여 턴온되고, 턴온시 제 1 TFT(T1)의 드레인(즉, 제 3 노드(n3))과 OLED의 애노드(예: 제 4 노드(n4))를 전기적으로 연결할 수 있다.
일 실시예에 따르면, 제 7 TFT(T7)는 제 4 게이트 신호(GB)에 기반하여 OLED의 애노드(예: 제 4 노드(n4))에 제 2 초기화 전압(AVint)을 공급할 수 있다. 예를 들면, 제 7 TFT(T7)는 제 4 게이트 신호(GB)에 응답하여 턴온되고, 턴온시 OLED의 애노드(예: 제 4 노드(n4))에 제 2 초기화 전압(AVint)을 공급함으로써, OLED를 초기화할 수 있다.
일 실시예에 따르면, 스토리지 커패시터(Cstg)는 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))와 ELVDD 전압이 공급되는 ELVDD 라인(VDDL) 사이에 배치될 수 있다. 스토리지 커패시터(Cstg)는 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))에 공급된 데이터 전압(Data)을 1 프레임 기간동안 저장할 수 있다.
다양한 실시예들에 따른 전자 장치(예: 도 5의 전자 장치(500))는, 하우징(예: 도 5의 하우징(510)), 복수의 픽셀들을 포함하는 디스플레이 패널(예: 도 1의 디스플레이 패널(310))이 제 1 영역(예: 도 6의 제 1 영역(532)) 및 제 2 영역(예: 도 6의 제 2 영역(531))으로 구분되는 디스플레이(예: 도 6의 디스플레이(530)), 상기 디스플레이 패널(310)을 구동하는 DDI(display driver integrated circuit)(예: 도 2의 DDI(230)), 및 프로세서(예: 도 1의 프로세서(120))를 포함하고, 상기 복수의 픽셀들 각각은, 제 1 TFT(예: 도 11의 제 1 TFT(T1)), 제 1 게이트 신호에 기반하여 데이터 전압이 공급되는 상기 디스플레이 패널(310)의 데이터 라인과 상기 제 1 TFT(T1)의 소스 사이의 연결을 스위칭하는 제 2 TFT(예: 도11의 제 2 TFT(T2)), 제 2 게이트 신호에 기반하여 상기 제 1 TFT(T1)의 게이트와 상기 제 1 TFT(T1)의 드레인 사이의 연결을 스위칭하는 제 3 TFT(예: 도11의 제 3 TFT(T3)), 제 3 게이트 신호에 기반하여 상기 제 1 TFT(T1)의 상기 게이트에 제 1 초기화 전압을 공급하는 제 4 TFT(예: 도11의 제 4 TFT(T4)), 발광 신호에 기반하여 ELVDD 전압이 공급되는 상기 디스플레이 패널(310)의 ELVDD 라인과 상기 제 1 TFT(T1)의 상기 소스 사이의 연결을 스위칭하는 제 5 TFT(예: 도11의 제 5 TFT(T5)), 상기 발광 신호에 기반하여 상기 제 1 TFT(T1)의 상기 드레인과 OLED의 애노드 사이를 연결하는 제 6 TFT(예: 도11의 제 6 TFT(T6)), 제 4 게이트 신호에 기반하여 상기 OLED의 상기 애노드에 제 2 초기화 전압을 공급하는 제 7 TFT(예: 도11의 제 7 TFT(T7)), 및 상기 제 1 TFT(T1)의 상기 게이트와 상기 ELVDD 라인 사이에 배치되는 스토리지 커패시터(예: 도 11의 스토리지 커패시터(Cstg))를 포함하고, 상기 프로세서(120)는, 지정된 이벤트에 응답하여, 상기 디스플레이 패널(310)을 상기 제 1 영역(532)이 비활성화되고 상기 제 2 영역(531)이 활성화되는 부분 표시 상태로 제어하고, 상기 디스플레이 패널(310)이 상기 부분 표시 상태로 제어되는 동안에 각 프레임을 제 1 서브 기간 및 제 2 서브 기간으로 나누어서 상기 제 1 영역(532)에 대응하는 제 1 픽셀(P1)들을 제어하고, 상기 제 1 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀(P1)들에 공급함으로써, 상기 제 1 픽셀(P1)들이 상기 제 2 TFT(T2)를 통해 비활성화 상태에 대응하는 데이터 전압을 입력받도록 제어하고, 및 상기 제 2 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀(P1)들에 공급함으로써, 상기 제 1 픽셀(P1)들이 상기 제 2 TFT(T2) 를 통해 바이어스 전압을 입력받도록 제어하고, 상기 제 1 픽셀(P1)들은 상기 제 2 서브 기간에 상기 바이어스 전압을 입력받음으로써, 상기 제 1 TFT(T1)를 바이어스 상태로 유지할 수 있다.
일 실시예에 따르면, 상기 바이어스 상태는, 상기 제 1 TFT(T1)의 게이트 전압과 상기 제 1 TFT(T1)의 소스 전압의 차이가 "Vdata + Vth - Vbias"가 되는 상태이고, 상기 수식에서 Vdata는 상기 데이터 전압에 대응하는 값이고, Vth는 상기 제 1 TFT(T1)의 문턱 전압이고, Vbias는 상기 바이어스 전압에 대응하는 값일 수 있다.
일 실시예에 따르면, 상기 바이어스 전압은, 상기 ELVDD 전압과 같을 수 있다.
일 실시예에 따르면, 상기 디스플레이 패널(310)의 비표시 영역에는, 상기 제 1 영역(532)에 대응하는 제 1 픽셀(P1)들에게 상기 제 1 게이트 신호 내지 상기 제 4 게이트 신호 및 상기 발광 신호를 공급하기 위한 제 1 게이트 구동 회로, 상기 제 2 영역(531)에 대응하는 제 2 픽셀(P2)들에게 상기 제 1 게이트 신호 내지 상기 제 4 게이트 신호 및 상기 발광 신호를 공급하기 위한 제 2 게이트 구동 회로, 상기 DDI(230)로부터 출력된 제 1 GW 스타트 신호를 상기 제 1 게이트 구동 회로로 전달하기 위한 제 1 GW 스타트 신호 라인, 및 상기 DDI(230)로부터 출력된 제 2 GW 스타트 신호를 상기 제 2 게이트 구동 회로로 전달하기 위한 제 2 GW 스타트 신호 라인이 배치될 수 있다.
일 실시예에 따르면, 상기 DDI(230)는, 상기 제 1 서브 기간이 시작될 때 상기 제 1 GW 스타트 신호를 출력하고, 상기 제 1 게이트 구동 회로는, 상기 제 1 서브 기간 동안 상기 제 1 GW 스타트 신호 라인을 통해 입력된 상기 제 1 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 1 픽셀(P1)들에게 순차적으로 공급하고, 상기 DDI(230)는, 상기 제 2 서브 기간이 시작될 때 상기 제 1 GW 스타트 신호를 출력하고, 상기 제 1 게이트 구동 회로는, 상기 제 2 서브 기간 동안 상기 제 1 GW 스타트 신호 라인을 통해 입력된 상기 제 1 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 1 픽셀(P1)들에게 순차적으로 공급할 수 있다.
일 실시예에 따르면, 상기 DDI(230)는, 각 프레임이 시작될 때 상기 제 2 GW 스타트 신호를 출력하고, 상기 제 1 게이트 구동 회로는, 상기 제 2 GW 스타트 신호 라인을 통해 입력된 상기 제 2 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 2 픽셀(P2)들에게 순차적으로 공급할 수 있다.
일 실시예에 따르면, 상기 디스플레이 패널(310)의 비표시 영역에는, 상기 DDI(230)로부터 출력된 제 1 EM 스타트 신호를 상기 제 1 게이트 구동 회로로 전달하기 위한 제 1 EM 스타트 신호 라인, 및 상기 DDI(230)로부터 출력된 제 2 EM 스타트 신호를 상기 제 2 게이트 구동 회로로 전달하기 위한 제 2 EM 스타트 신호 라인이 더 배치될 수 있다.
일 실시예에 따르면, 상기 DDI(230)는, 상기 디스플레이 패널(310)이 상기 부분 표시 상태로 제어되는 동안에 상기 제 1 EM 스타트 신호를 출력하지 않고, 상기 제 1 게이트 구동 회로는, 상기 디스플레이 패널(310)이 상기 부분 표시 상태로 제어되는 동안에 상기 제 1 EM 스타트 신호를 입력받지 않음으로써 상기 발광 신호를 상기 제 1 픽셀(P1)들에게 공급하지 않을 수 있다.
일 실시예에 따르면, 상기 DDI(230)는, 각 프레임이 시작될 때 상기 제 2 EM 스타트 신호를 출력하고, 상기 제 2 게이트 구동 회로는, 상기 제 2 EM 스타트 신호 라인을 통해 입력된 상기 제 2 EM 스타트 신호에 응답하여 상기 발광 신호를 상기 제 2 픽셀(P2)들에게 순차적으로 공급할 수 있다.
일 실시예에 따르면, 상기 디스플레이(530)의 상기 제 1 영역(532)은, 상기 하우징(510)의 적어도 일부분이 제 1 방향으로 움직이는 것에 연동하여 상기 하우징(510)의 내부 공간으로부터 슬라이드 아웃 되고, 상기 디스플레이(530)의 상기 제 1 영역(532)은, 상기 하우징(510)의 적어도 일부분이 상기 제 1 방향과 반대인 제 2 방향으로 움직이는 것에 연동하여 상기 하우징(510)의 내부 공간으로 슬라이드 인 되고, 및 상기 디스플레이(530)의 상기 제 2 영역(531)은, 상기 하우징(510)의 움직임에 상관없이 고정적으로 외부에서 시각적으로 보여질 수 있다.
일 실시예에 따르면, 상기 지정된 이벤트는, 상기 프로세서(120)가 상기 디스플레이(530)의 상기 제 1 영역(532)이 상기 하우징(510)의 내부 공간으로 슬라이드 인 된 상태를 감지하는 동작을 포함할 수 있다.
다양한 실시예들에 따른 전자 장치(500)의 구동 방법은, 복수의 픽셀들을 포함하는 디스플레이 패널(310)이 제 1 영역(532) 및 제 2 영역(531)으로 구분되는 디스플레이(530)를 포함하는 전자 장치(500)의 구동 방법으로서, 지정된 이벤트에 응답하여, 상기 디스플레이 패널(310)을 상기 제 1 영역(532)이 비활성화되고 상기 제 2 영역(531)이 활성화되는 부분 표시 상태로 제어하는 동작, 및 상기 디스플레이 패널(310)이 상기 부분 표시 상태로 제어되는 동안에 각 프레임을 제 1 서브 기간 및 제 2 서브 기간으로 나누어서 상기 제 1 영역(532)에 대응하는 제 1 픽셀(P1)들을 제어하는 동작, 상기 제 1 서브 기간에 제 1 게이트 신호를 상기 제 1 픽셀(P1)들에 공급함으로써, 상기 제 1 픽셀(P1)들이 비활성화 상태에 대응하는 데이터 전압을 입력받도록 제어하는 동작, 및 상기 제 2 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀(P1)들에 공급함으로써, 상기 제 1 픽셀(P1)들이 바이어스 전압을 입력받도록 제어하는 동작을 포함하고, 상기 제 1 픽셀(P1)들 각각은 상기 제 2 서브 기간에 상기 바이어스 전압을 입력받음으로써, 구동 TFT를 바이어스 상태로 유지할 수 있다.
일 실시예에 따르면, 상기 바이어스 상태는, 상기 구동 TFT의 게이트 전압과 상기 구동 TFT의 소스 전압의 차이가 "Vdata + Vth - Vbias"가 되는 상태이고, 상기 수식에서 Vdata는 상기 데이터 전압에 대응하는 값이고, Vth는 상기 구동 TFT의 문턱 전압이고, Vbias는 상기 바이어스 전압에 대응하는 값일 수 있다.
일 실시예에 따르면, 상기 바이어스 전압은, 상기 ELVDD 전압과 같을 수 있다.
일 실시예에 따르면, 상기 디스플레이 패널(310)을 구동하는 DDI(230)(display driver integrated circuit)가 상기 제 1 서브 기간이 시작될 때 제 1 GW 스타트 신호를 출력하는 동작, 제 1 게이트 구동 회로가 상기 제 1 서브 기간 동안 상기 제 1 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 1 픽셀(P1)들에게 순차적으로 공급하는 동작, 상기 DDI(230)가 상기 제 2 서브 기간이 시작될 때 상기 제 1 GW 스타트 신호를 출력하는 동작, 상기 제 1 게이트 구동 회로가 상기 제 2 서브 기간 동안 상기 제 1 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 1 픽셀(P1)들에게 순차적으로 공급하는 동작을 더 포함할 수 있다.
일 실시예에 따르면, 상기 DDI(230)가 각 프레임이 시작될 때 제 2 GW 스타트 신호를 출력하는 동작, 제 2 게이트 구동 회로가 상기 각 프레임 동안 상기 제 2 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 2 픽셀(P2)들에게 순차적으로 공급하는 동작을 더 포함할 수 있다.
일 실시예에 따르면, 상기 디스플레이 패널(310)이 상기 부분 표시 상태로 제어되는 동안에, 상기 DDI(230)가 제 1 EM 스타트 신호를 출력하지 않는 동작, 상기 디스플레이 패널(310)이 상기 부분 표시 상태로 제어되는 동안에, 상기 제 1 게이트 구동 회로가 상기 제 1 EM 스타트 신호를 입력받지 않음으로써 발광 신호를 상기 제 1 픽셀(P1)들에게 공급하지 않는 동작을 더 포함할 수 있다.
일 실시예에 따르면, 각 프레임이 시작될 때 상기 DDI(230)가 제 2 EM 스타트 신호를 출력하는 동작, 상기 제 2 게이트 구동 회로가 상기 제 2 EM 스타트 신호에 응답하여 발광 신호를 상기 제 2 픽셀(P2)들에게 순차적으로 공급하는 동작을 더 포함할 수 있다.
일 실시예에 따르면, 상기 디스플레이(530)의 상기 제 1 영역(532)은, 상기 전자 장치(500)의 하우징(510)의 적어도 일부분이 제 1 방향으로 움직이는 것에 연동하여 상기 하우징(510)의 내부 공간으로부터 슬라이드 아웃 되고, 상기 디스플레이(530)의 상기 제 1 영역(532)은, 상기 하우징(510)의 적어도 일부분이 상기 제 1 방향과 반대인 제 2 방향으로 움직이는 것에 연동하여 상기 하우징(510)의 내부 공간으로 슬라이드 인 되고, 및 상기 디스플레이(530)의 상기 제 2 영역(531)은, 상기 하우징(510)의 움직임에 상관없이 고정적으로 외부에서 시각적으로 보여지는, 방법.
일 실시예에 따르면, 상기 지정된 이벤트는, 상기 디스플레이(530)의 상기 제 1 영역(532)이 상기 하우징(510)의 내부 공간으로 슬라이드 인 된 상태를 감지하는 동작을 포함할 수 있다.
도 5는 다양한 실시예들에 따른 제 1 상태를 나타낸 전자 장치(500)의 전면 사시도이다.
도 6은 다양한 실시예들에 따른 제 2 상태를 나타낸 전자 장치(500)의 전면 사시도이다.
도 7은 다양한 실시예들에 따른 전자 장치(500)의 디스플레이(530)를 도시한 사시도이다.
도 5 및 도 6을 참조하면, 다양한 실시예들에 따른 전자 장치(500)(예: 도 1의 전자 장치(101))는 도 1의 전자 장치(101)와 적어도 일부 유사하거나, 전자 장치(500)의 다른 실시예들을 더 포함할 수 있다.
도 5 및 도 6을 참조하면, 다양한 실시예들에 따른 전자 장치(500)는, 하우징(510), 및 하우징(510)으로부터 적어도 부분적으로 이동 가능하게 하우징(510)과 결합되는 슬라이드 플레이트(560)를 포함할 수 있다. 일 실시예에 따르면, 하우징(510)의 적어도 일부분에 해당되는 부재로서, 슬라이드 이동하면서 디스플레이(530)를 지지하는 역할을 수행할 수 있다. 예를 들면, 슬라이드 플레이트(560)의 적어도 일부분은 전자 장치(500)의 제 1 상태에서 하우징(510)의 내부 공간으로 슬라이드 인 된 상태로 배치될 수 있다. 예를 들면, 슬라이드 플레이트(560)의 적어도 일부분은 전자 장치(500)의 제 2 상태에서 하우징(510)의 내부 공간으로부터 슬라이드 아웃된 상태로 배치될 수 있다. 이러한 슬라이드 플레이트(560)는 전자 장치(500)의 제 2 상태에서 디스플레이(530)의 적어도 일부분, 예컨대 디스플레이(530)의 제 2 영역(531)을 지지하는 역할을 수행할 수 있다.
일 실시예에서, 전자 장치(500)는 제 1 상태와 제 2 상태의 사이의 상태인 제 3 상태(예: 중간 상태)를 형상할 수 있다. 예를 들면, 제 3 상태는 제 3 형상으로 일컬어 질 수 있으며, 제 3 형상은, 프리 스탑(free stop) 상태를 포함할 수 있다.
도 5 내지 도 7을 참조하면, 일 실시예에 따른 디스플레이(530)는 플렉서블 디스플레이일 수 있다.
일 실시예에 따르면, 디스플레이(530)는 제 1 영역(532) 및 제 2 영역(531)으로 구분될 수 있다.
디스플레이(530)의 제 1 영역(532)은, 하우징(510)의 적어도 일부분(예: 슬라이드 플레이트(560))이 제 1 방향(예: 도 5의 x 방향)으로 움직이는 것에 연동하여 하우징(510)의 내부 공간으로부터 슬라이드 아웃 되고, 이러한 상태는 전자 장치(500)의 제 2 상태로 정의될 수 있다.
디스플레이(530)의 제 1 영역(532)은, 하우징(510)의 적어도 일부분(예: 슬라이드 플레이트(560))이 제 1 방향(예: 도 5의 x 방향)과 반대인 제 2 방향(예: 도 5의 -x 방향)으로 움직이는 것에 연동하여 하우징(510)의 내부 공간으로부터 슬라이드 인 될 수 있고, 이러한 상태는 전자 장치(500)의 제 1 상태로 정의될 수 있다. 예를 들면, 디스플레이(530)의 제 1 영역(532)은, 하우징(510)의 움직임에 따라 가변적으로 외부에서 시각적으로 노출될 수 있다. 다양한 실시예들에 따르면, 전자 장치(500)는 제 2 상태인 동안에 디스플레이(530)의 제 1 영역(532)을 비활성화할 수 있다. 예를 들면, 전자 장치(500)는 제 2 상태인 동안에 디스플레이(530)의 제 1 영역(532)을 오프 상태로 제어할 수 있다. 어떤 실시예에서, 전자 장치(500)는 제 2 상태인 동안에 디스플레이(530)의 제 1 영역(532)의 휘도 편차를 줄이기 위한 보상 이미지를 표시하도록 제어할 수 있다.
다양한 실시예들에 따르면, 전자 장치(500)의 제 1 상태에서 디스플레이(530)는, 제 1 영역(532)이 하우징(510)의 내부 공간으로 슬라이드 인 됨에 따라, 제 1 폭(w1)을 가질 수 있다.
다양한 실시예들에 따르면, 전자 장치(500)의 제 2 상태에서 디스플레이(530)는, 제 1 영역(532)이 하우징(510)의 내부 공간으로부터 슬라이드 아웃 됨에 따라, 제 1 영역(532)의 폭에 대응하는 제 2 폭(w2)만큼 증가할 수 있다. 이에 따라, 전자 장치(500)의 제 2 상태에서 시각적으로 보여지는 디스플레이(530)의 전체 폭(W)은 제 1 폭(w1) 및 제 2 폭(w2)을 합한 폭을 가질 수 있다.
도 8은 일 실시예에 따른 디스플레이(530)를 개략적으로 도시한 평면도이다.
도 9는 도 8에 도시된 일 실시예에 따른 디스플레이(530)를 9-9 선을 따라 절단한 단면도이다.
도 8 및 도 9를 참조하면, 일 실시예에 따른 디스플레이(530)는, 표시 영역(811), 및 비표시 영역(812)을 포함하고, 비표시 영역(812)은 표시 영역(811)의 적어도 일부 경계 영역과 인접하도록 배치될 수 있다.
일 실시예에 따르면, 표시 영역(811)은, 제 1 픽셀(예: 도 3의 제 1 픽셀(P1))들이 배치된 제 1 영역(532), 및 제 2 픽셀(예: 도 3의 제 2 픽셀(P2))들이 배치된 제 2 영역(531)으로 구분될 수 있다. 일 실시예에 따르면, 제 1 영역(532)은, 도 5 내지 도 7을 참조하여 전술한 바와 같이, 하우징(510)의 움직임에 따라 가변적으로 외부에서 시각적으로 노출되는 영역일 수 있다. 일 실시예에 따르면, 제 2 영역(531)은, 도 5 내지 도 7을 참조하여 전술한 바와 같이, 하우징(510)의 움직임에 상관없이 고정적으로 시각적으로 노출되는 영역일 수 있다.
일 실시예에 따르면, 비표시 영역(812)에는 게이트 제어부(330)(예: 도 3의 게이트 제어부(330))가 배치될 수 있다. 게이트 제어부(330)는 표시 영역(811)에 배치된 제 1 픽셀(P1)들 및 제 2 픽셀(P2)들에게 게이트 신호 및 발광 신호(EM)를 공급하기 위한 게이트 구동 회로들(예: 도 10의 제 1 스캔 구동 회로(SD1), 제 2 스캔 구동 회로(SD2), 제 1 발광 구동 회로(EMD1), 제 2 발광 구동 회로(EMD2))을 포함할 수 있다.
일 실시예에 따르면, 게이트 제어부(330)는 DDI(230)로부터 스타트 신호를 입력받고, 입력된 스타트 신호에 응답하여 게이트 신호 및 발광 신호(EM)를 게이트 라인(예: 도 3의 게이트 라인(GL))을 통해 표시 영역(811)의 제 1 픽셀(P1)들 및 제 2 픽셀(P2)들에게 공급할 수 있다.
일 실시예에 따르면, 비표시 영역(812)에는 DDI(230)로부터 출력된 스타트 신호를 게이트 제어부(330)로 공급하기 위한 전송 선로로서, 복수의 스타트 신호 라인들(821, 822, 823, 824)이 배치될 수 있다.
일 실시예에 따르면, 스타트 신호는 제 1 영역(532)에 대응하는 제 1 게이트 제어부의 동작을 트리거하기 위한 제 1 GW 스타트 신호(GW_FLM1)를 포함하고, 제 1 GW 스타트 신호(GW_FLM1)는 제 1 GW 스타트 신호 라인(821)을 통해 제 1 영역(532)에 대응하는 제 1 게이트 제어부로 공급될 수 있다.
일 실시예에 따르면, 스타트 신호는 제 1 영역(532)에 대응하는 제 1 발광 제어부의 동작을 트리거하기 위한 제 1 EM 스타트 신호(EM_FLM1)를 포함하고, 제 1 EM 스타트 신호(EM _FLM1)는 제 1 EM 스타트 신호 라인(822)을 통해 제 1 영역(532)에 대응하는 제 1 발광 제어부로 공급될 수 있다.
일 실시예에 따르면, 스타트 신호는 제 2 영역(531)에 대응하는 제 2 게이트 제어부의 동작을 트리거하기 위한 제 2 GW 스타트 신호(GW_FLM2)를 포함하고, 제 2 GW 스타트 신호(GW_FLM2)는 제 2 GW 스타트 신호 라인(823)을 통해 제 2 영역(531)에 대응하는 제 2 게이트 제어부로 공급될 수 있다.
일 실시예에 따르면, 스타트 신호는 제 2 영역(531)에 대응하는 제 2 발광 제어부의 동작을 트리거하기 위한 제 2 EM 스타트 신호(EM_FLM2)를 포함하고, 제 2 EM 스타트 신호(EM_FLM2)는 제 2 EM 스타트 신호 라인(824)을 통해 제 2 영역(531)에 대응하는 제 2 발광 제어부로 공급될 수 있다.
도 8 및 도 9를 참조하면, 다양한 실시예들에 따른 복수의 스타트 신호 라인들(821, 822, 823, 824)은 비표시 영역(812)에서 간격을 두고 배치될 수 있다. 예를 들면, 비표시 영역(812)에는, 제 1 GW 스타트 신호 라인(821), 제 1 EM 스타트 신호 라인(822), 제 2 GW 스타트 신호 라인(823), 및 제 2 EM 스타트 신호 라인(824)이 간격을 두고 배치될 수 있다.
도 10은 일 실시예에 따른 디스플레이(530)의 게이트 제어부(330)를 도시한 블록도이다.
도 10을 참조하면, 일 실시예에 따른 디스플레이(530)의 게이트 제어부(330)는 디스플레이(530)의 제 1 영역(532)에 배치된 제 1 픽셀(P1)들에게 적어도 하나의 게이트 신호를 공급하기 위한 제 1 게이트 제어부, 및 제 1 픽셀(P1)들에게 발광 신호(EM)를 공급하기 위한 제 1 발광 제어부를 포함할 수 있다.
일 실시예에 따르면, 제 1 게이트 제어부는 제 1 스캔 구동 회로(SD1) 를 포함할 수 있다. 제 1 스캔 구동 회로(SD1)는 제 1 GW 스타트 신호(GW_FLM1)에 응답하여 제 1 게이트 신호(GW)(예: 도 11의 제 1 게이트 신호(GW)), 제 2 게이트 신호(GW_O)(예: 도 11의 제 2 게이트 신호(GW_O)), 제 3 게이트 신호(Gl_O)(예: 도 11의 제 3 게이트 신호(Gl_O)), 및 제 4 게이트 신호(GB)(예: 도 11의 제 4 게이트 신호(GB))를 생성하고, 생성된 상기 제 1 게이트 신호 내지 제 4 게이트 신호들(GW, GW_O, Gl_O, GB)을 게이트 라인(예: 도 3의 게이트 라인(GL))을 통해 제 1 픽셀(P1)들에게 순차적으로 공급할 수 있다.
일 실시예에 따르면, 제 1 발광 제어부는 제 1 발광 구동 회로(EMD1)를 포함할 수 있다. 제 1 발광 구동 회로(EMD1)는 제 1 EM 스타트 신호(EM_FLM1)에 응답하여 발광 신호(EM)(예: 도 11의 발광 신호(EM))를 생성하고, 생성된 발광 신호(EM)를 발광 신호 라인(미도시)을 통해 제 1 픽셀(P1)들에게 순차적으로 공급할 수 있다.
일 실시예에 따른 디스플레이(530)의 게이트 제어부(330)는, 디스플레이(530)의 제 2 영역(531)에 배치된 제 2 픽셀(P2)들에게 적어도 하나의 게이트 신호를 공급하기 위한 제 2 게이트 제어부, 및 제 2 픽셀(P2)들에게 발광 신호(EM)를 공급하기 위한 제 2 발광 제어부를 더 포함할 수 있다.
일 실시예에 따르면, 제 2 게이트 제어부는 제 2 스캔 구동 회로(SD2)를 포함할 수 있다. 제 1 스캔 구동 회로(SD2)는 제 2 GW 스타트 신호(GW_FLM2)에 응답하여 제 1 게이트 신호(GW), 제 2 게이트 신호(GW_O), 제 3 게이트 신호(Gl_O), 및 제 4 게이트 신호(GB)를 생성하고, 생성된 상기 제 1 게이트 신호 내지 제 4 게이트 신호들(GW, GW_O, Gl_O, GB)들을 게이트 라인(GL)을 통해 제 2 픽셀(P2)들에게 순차적으로 공급할 수 있다.
일 실시예에 따르면, 제 2 발광 제어부는 제 2 발광 구동 회로(EMD2)를 포함할 수 있다. 제 2 발광 구동 회로(EMD2)는 제 1 EM 스타트 신호(EM_FLM1)에 응답하여 발광 신호(EM)를 생성하고, 생성된 발광 신호(EM)를 발광 신호 라인(미도시)을 통해 제 2 픽셀(P2)들에게 순차적으로 공급할 수 있다.
도 11은 일 실시예에 따른 전자 장치(500)가 제 1 상태인 동안 제 2 픽셀(P2)을 구동하는 픽셀 구동 회로의 동작을 나타내는 회로도(400)이다.
도 12는 일 실시예에 따른 전자 장치(500)가 제 1 상태인 동안 제 2 픽셀(P2)을 구동하는 픽셀 구동 회로에 공급되는 게이트 신호 및 발광 신호(EM)를 나타낸 파형도이다.
도 11 및 도 12를 참조하면, 일 실시예에 따른 전자 장치(500)는, 제 1 상태에서 제 1 픽셀(P1)들을 비활성화하고, 제 2 픽셀(P2)만을 활성화할 수 있다. 일 실시예에 따르면, 제 1 상태는, 도 5를 참조하여 전술한 바와 같이, 디스플레이(530)의 제 1 영역(532)이 하우징(510)의 내부 공간으로 슬라이드 인 되어 시각적으로 보이지 않고, 제 2 영역(531)만 전자 장치(500)의 외부에서 시각적으로 보여지는 상태이고, 전자 장치(500)는 제 1 상태인 동안에 디스플레이(530)를 제 1 픽셀(P1)들을 비활성화하고, 제 2 픽셀(P2)만을 활성화하는 "부분 표시 상태"로 제어할 수 있다.
일 실시예에 따르면, 전자 장치(500)는 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에, 각 프레임을 A1 기간, A2 기간, A3 기간, A4 기간, 및 A5 기간으로 나누어서 제 2 픽셀(P2)들을 구동할 수 있다.
도 11 및 도 12의 A1 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 제 4 게이트 신호(GB)를 공급함으로써, 제 2 픽셀(P2)의 제 7 TFT(T7)를 턴온시킬 수 있다. 예를 들면, A1 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 7 TFT(T7)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A1 기간에 제 2 픽셀(P2)은, 도 11의 화살표 1111과 같이, 제 7 TFT(T7)가 턴온됨에 따라 OLED의 애노드(즉, 제 4 노드(n4))를 제 2 초기화 전압(AVint)으로 초기화할 수 있다.
도 11 및 도 12의 A2 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 제 3 게이트 신호(Gl_O)를 공급함으로써, 제 2 픽셀(P2)의 제 4 TFT(T4)를 턴온시킬 수 있다. 예를 들면, A2 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 4 TFT(T4)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A2 기간에 제 2 픽셀(P2)은, 도 11의 화살표 1112와 같이, 제 4 TFT(T4)가 턴온됨에 따라 제 1 TFT(T1)(예: 구동 TFT)의 게이트(즉, 제 1 노드(n1))를 제 1 초기화 전압(Vint)으로 초기화할 수 있다.
도 11 및 도 12의 A3 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 제 1 게이트 신호(GW) 및 제 2 게이트 신호(GW_O)를 공급함으로써, 제 2 픽셀(P2)의 제 2 TFT(T2) 및 제 3 TFT(T3)를 턴온시킬 수 있다. 예를 들면, A3 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 2 TFT(T2) 및 제 3 TFT(T3)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A3 기간에 제 2 픽셀(P2)은, 도 11의 화살표 1113과 같이, 제 2 TFT(T2)가 턴온됨에 따라 데이터 전압(Data)을 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2))에 입력할 수 있다. A3 기간에 제 2 픽셀(P2)은, 도 11의 화살표 1114와 같이, 제 3 TFT(T3)가 턴온됨에 따라 제 1 TFT(T1)의 드레인(즉, 제 3 노드(n3))과 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))가 다이오드 연결될 수 있다. 제 2 픽셀(P2)은, 제 1 TFT(T1)가 다이오드 연결됨에 따라, 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))에 제 1 TFT(T1)의 문턱 전압(Vth) 및 데이터 전압(Data)(예: Vdata)의 합에 대응하는 전압(예: Vdata+Vth)이 저장할 수 있다. 이때, 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))에 저장된 전압(예: Vdata+Vth)은 스토리지 커패시터(Cstg)에 의해 한 프레임 기간 동안 유지될 수 있다.
도 11 및 도 12의 A4 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 제 4 게이트 신호(GB)를 공급함으로써, 제 2 픽셀(P2)의 제 7 TFT(T7)를 턴온시킬 수 있다. 예를 들면, A4 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 7 TFT(T7)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A4 기간에 제 2 픽셀(P2)은, 도 11의 화살표 1111과 같이, 제 7 TFT(T7)가 턴온됨에 따라 OLED의 애노드(즉, 제 4 노드(n4))를 제 2 초기화 전압(AVint)으로 초기화할 수 있다. 다양한 실시예들에 따르면, 전자 장치(500)는 A4 기간에 따른 동작을 생략할 수 있다.
도 11 및 도 12의 A5 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 발광 신호(EM)를 공급함으로써, 제 2 픽셀(P2)의 제 5 TFT(T5) 및 제 6 TFT(T6)를 턴온시킬 수 있다. 예를 들면, A5 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 1 TFT(T1), 제 5 TFT(T5), 및 제 6 TFT(T6)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A5 기간에 제 2 픽셀(P2)은, 도 11의 화살표 1115와 같이, 제 5 TFT(T5)가 턴온됨에 따라 ELVDD 전압이 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2))에 인가되고, 제 1 TFT(T1)는 데이터 전압(Data)에 대응하는 구동 전류를 턴온된 제 6 TFT(T6)를 통해 OLED에 공급할 수 있다. 예를 들어, A5 기간에 게이트 전압(Vdata+Vth) 및 제 1 TFT(T1)의 소스 전압(ELVDD)의 차이 값(예: Vgs)은 " Vdata+Vth-ELVDD"가 되고, 제 1 TFT(T1)는 해당 값을 기반으로 구동 전류를 OLED에 공급할 수 있다. A5 기간에 OLED는 제 6 TFT(T6)를 통해 입력된 구동 전류에 기반하여 데이터 전압(Data)에 대응하는 지정된 계조를 표시할 수 있다.
도 13은 일 실시예에 따른 전자 장치(500)가 제 1 상태인 동안 제 1 픽셀(P1)을 구동하는 픽셀 구동 회로(400)의 동작을 나타내는 회로도이다.
도 14는 일 실시예에 따른 전자 장치(500)가 제 1 상태인 동안 제 1 픽셀(P1)을 구동하는 픽셀 구동 회로에 공급되는 게이트 신호 및 발광 신호(EM)를 나타낸 파형도이다.
도 13 및 도 14를 참조하면, 일 실시예에 따른 전자 장치(500)는, 제 1 상태에서 제 1 픽셀(P1)들을 비활성화하고, 제 2 픽셀(P2)만을 활성화할 수 있다. 일 실시예에 따르면, 제 1 상태는, 도 5를 참조하여 전술한 바와 같이, 디스플레이(530)의 제 1 영역(532)이 하우징(510)의 내부 공간으로 슬라이드 인 되어 시각적으로 보이지 않고, 제 2 영역(531)만 전자 장치(500)의 외부에서 시각적으로 보여지는 상태이고, 전자 장치(500)는 제 1 상태인 동안에 디스플레이(530)를 제 1 픽셀(P1)들을 비활성화하고, 제 2 픽셀(P2)만을 활성화하는 "부분 표시 상태"로 제어할 수 있다.
일 실시예에 따르면, 전자 장치(500)는 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에, 각 프레임을 제 1 서브 기간 및 제 2 서브 기간으로 나누어서 제 1 픽셀(P1)들을 구동할 수 있다.
일 실시예에 따르면, 전자 장치(500)는, 제 1 서브 기간을 B1 기간, B2 기간, B3 기간, 및 B4 기간으로 나누어서 제 1 픽셀(P1)들을 구동하고, 제 2 서브 기간을 B4 기간 이후인 B5 기간으로 설정하여 제 1 픽셀(P1)들을 구동할 수 있다. 예를 들어, 도 14의 B1 기간, B2 기간, B3 기간, 및 B4 기간은 제 1 서브 기간이고, 도 14의 B5 기간은 제 2 서브 기간인 것으로 정의될 수 있다.
도 13 및 도 14의 B1 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 4 게이트 신호(GB)를 공급함으로써, 제 2 픽셀(P2)의 제 7 TFT(T7)를 턴온시킬 수 있다. 예를 들면, B1 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 7 TFT(T7)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. B1 기간에 제 1 픽셀(P1)은, 도 13의 화살표 1311과 같이, 제 7 TFT(T7)가 턴온됨에 따라 OLED의 애노드(즉, 제 4 노드(n4))를 제 2 초기화 전압(AVint)으로 초기화할 수 있다.
도 13 및 도 14의 B2 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 3 게이트 신호(Gl_O)를 공급함으로써, 제 1 픽셀(P1)의 제 4 TFT(T4)를 턴온시킬 수 있다. 예를 들면, B2 기간에 제 1 픽셀(P1)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 4 TFT(T4)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. B2 기간에 제 1 픽셀(P1)은, 도 13의 화살표 1312와 같이, 제 4 TFT(T4)가 턴온됨에 따라 제 1 TFT(T1)(예: 구동 TFT)의 게이트(즉, 제 1 노드(n1))를 제 1 초기화 전압(Vint)으로 초기화할 수 있다.
도 13 및 도 14의 B3 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 1 게이트 신호(GW) 및 제 2 게이트 신호(GW_O)를 공급함으로써, 제 1 픽셀(P1)의 제 2 TFT(T2) 및 제 3 TFT(T3)를 턴온시킬 수 있다. 예를 들면, B3 기간에 제 1 픽셀(P1)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 2 TFT(T2) 및 제 3 TFT(T3)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. B3 기간에 제 1 픽셀(P1)은, 도 13의 화살표 1315와 같이, 제 2 TFT(T2)가 턴온됨에 따라 비활성화 상태에 대응하는 데이터 전압(Data)을 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2))에 입력할 수 있다. 일 실시예에서, 상기 비활성화 상태에 대응하는 데이터 전압(Data)은, 예를 들면, 0 계조에 해당되는 데이터 전압(Data)일 수 있다. 다른 실시예에서, 상기 비활성화 상태에 대응하는 데이터 전압(Data)은, 디스플레이(530)의 제 1 영역(532)의 휘도 편차를 줄이기 위한 보상 이미지를 표시하기 위한 전압으로서, 보상 이미지에 대응하는 지정된 계조에 대응하는 전압일 수 있다. B3 기간에 제 1 픽셀(P1)은, 도 13의 화살표 1314와 같이, 제 3 TFT(T3)가 턴온됨에 따라 제 1 TFT(T1)의 드레인(즉, 제 3 노드(n3))과 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))가 다이오드 연결될 수 있다. 제 1 픽셀(P1)은, 제 1 TFT(T1)가 다이오드 연결됨에 따라, 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))에 제 1 TFT(T1)의 문턱 전압(Vth) 및 데이터 전압(Data)(예: Vdata)의 합에 대응하는 전압(예: Vdata+Vth)이 저장할 수 있다. 이때, 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))에 저장된 전압(예: Vdata+Vth)은 스토리지 커패시터(Cstg)에 의해 한 프레임 기간 동안 유지될 수 있다.
도 13 및 도 14의 B4 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 4 게이트 신호(GB)를 공급함으로써, 제 1 픽셀(P1)의 제 7 TFT(T7)를 턴온시킬 수 있다. 예를 들면, B4 기간에 제 1 픽셀(P1)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 7 TFT(T7)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. B4 기간에 제 1 픽셀(P1)은, 도 13의 화살표 1311과 같이, 제 7 TFT(T7)가 턴온됨에 따라 OLED의 애노드(즉, 제 4 노드(n4))를 제 2 초기화 전압(AVint)으로 초기화할 수 있다. 다양한 실시예들에 따르면, 전자 장치(500)는 B4 기간에 따른 동작을 생략할 수 있다.
도 13 및 도 14의 B5 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 1 게이트 신호(GW)를 공급함으로써, 제 1 픽셀(P1)의 제 2 TFT(T2)를 턴온시킬 수 있다. 예를 들면, B5 기간에 제 1 픽셀(P1)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 2 TFT(T2)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. B5 기간에 제 1 픽셀(P1)은, 도 13의 화살표 1313과 같이, 제 2 TFT(T2)가 턴온됨에 따라 데이터 라인(DL)으로부터 바이어스 전압(bias)을 입력받을 수 있다. 바이어스 전압(bias)은 제 2 TFT(T2)를 통해 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2))에 입력될 수 있다. 이에 따라, 제 1 TFT(T1)는, 게이트 전압(Vdata+Vth) 및 제 1 TFT(T1)의 소스 전압(ELVDD)의 차이 값(예: Vgs)이 "Vdata + Vth ? Vbias(예: Vdata+Vth-ELVDD)"가 되는 바이어스 상태를 유지할 수 있다.
일 실시예에 따르면, 전자 장치(500)는 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에, 제 1 픽셀(P1)에 발광 신호(EM)를 공급하지 않을 수 있다. 이에 따라, 일 실시예에 따르면, 전자 장치(500)는 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에, 제 1 픽셀(P1)의 제 5 TFT(T5) 및 제 6 TFT(T6)는 턴오프되고 OLED는 발광하지 않을 수 있다.
다양한 실시예들에 따른 전자 장치(500)는, 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에 비활성화되는 제 1 픽셀(P1)의 구동 TFT(즉, 제 1 TFT(T1))가 바이어스 상태를 유지하도록 함으로써, 제 1 픽셀(P1)을 장시간 비활성화하더라도 제 1 픽셀(P1)의 특성(예: 휘도, 색감)과 제 1 픽셀(P1)의 특성(예: 휘도, 색감)의 편차를 줄이고, 잔상을 줄일 수 있다.
도 15는 다른 실시예에 따른 디스플레이(530)의 게이트 제어부(330)를 도시한 블록도이다.
도 15를 참조하면, 다른 실시예에 따른 디스플레이(530)의 게이트 제어부(330)는 픽셀 구동 회로의 제 5 TFT(T5)의 스위칭 동작과 제 6 TFT(T6)의 스위칭 동작을 독립적으로 제어하기 위하여 2개의 발광 신호를 생성할 수 있다.
다른 실시예에 따른 디스플레이(530)의 게이트 제어부(330)는, 디스플레이(530)의 제 1 영역(532)에 배치된 제 1 픽셀(P1)들에게 적어도 하나의 게이트 신호를 공급하기 위한 제 1 게이트 제어부, 제 1 픽셀(P1)들에게 제 1 발광 신호(EM1)를 공급하기 위한 제 1 발광 제어부, 및 제 1 픽셀(P1)들에게 제 2 발광 신호(EM2)를 공급하기 위한 제 2 발광 제어부를 포함할 수 있다. 제 1 발광 신호(EM1)는 제 1 픽셀(P1)들 각각에 포함된 픽셀 구동 회로(400)의 제 5 TFT(T5)의 스위칭을 제어하기 위한 신호일 수 있다. 제 2 발광 신호(EM2)는 제 1 픽셀(P1)들 각각에 포함된 픽셀 구동 회로(400)의 제 6 TFT(T6)의 스위칭을 제어하기 위한 신호일 수 있다.
일 실시예에 따르면, 제 1 게이트 제어부는 제 1 스캔 구동 회로(SD1)를 포함할 수 있다. 제 1 스캔 구동 회로(SD1)는 제 1 GW 스타트 신호(GW_FLM1)에 응답하여 제 1 게이트 신호(GW)(예: 도 11의 제 1 게이트 신호(GW)), 제 2 게이트 신호(GW_O)(예: 도 11의 제 2 게이트 신호(GW_O)), 제 3 게이트 신호(Gl_O)(예: 도 11의 제 3 게이트 신호(Gl_O)), 및 제 4 게이트 신호(GB)(예: 도 11의 제 4 게이트 신호(GB))를 생성하고, 생성된 상기 제 1 게이트 신호 내지 제 4 게이트 신호들(GW, GW_O, Gl_O, GB)들을 게이트 라인(예: 도 3의 게이트 라인(GL))을 통해 제 1 픽셀(P1)들에게 순차적으로 공급할 수 있다.
일 실시예에 따르면, 제 1 발광 제어부는 제 1 발광 구동 회로(EMD1)를 포함할 수 있다. 제 1 발광 구동 회로(EMD1)는 제 1 EM 스타트 신호(EM1_FML)에 응답하여 제 1 발광 신호(EM1)(예: 도 19의 제 1 발광 신호(EM1))를 생성하고, 생성된 제 1 발광 신호(EM1)를 제 1 발광 신호 라인(미도시)을 통해 제 1 픽셀(P1)들에게 순차적으로 공급할 수 있다.
일 실시예에 따르면, 제 2 발광 제어부는 제 2 발광 구동 회로(EMD2)를 포함할 수 있다. 제 2 발광 구동 회로(EMD2)는 제 2 EM 스타트 신호(EM2_FML)에 응답하여 제 2 발광 신호(예: 도 19의 제 2 발광 신호(EM2)) 를 생성하고, 생성된 제 2 발광 신호(EM2)를 제 2 발광 신호 라인(미도시)을 통해 제 1 픽셀(P1)들에게 순차적으로 공급할 수 있다.
다른 실시예에 따른 디스플레이(530)의 게이트 제어부(330)는 디스플레이(530)의 제 2 영역(531)에 배치된 제 2 픽셀(P2)들에게 적어도 하나의 게이트 신호를 공급하기 위한 제 2 게이트 제어부, 제 2 픽셀(P2)들에게 제 3 발광 신호(EM3)를 공급하기 위한 제 3 발광 제어부, 및 제 2 픽셀(P2)들에게 제 4 발광 신호(EM4)를 공급하기 위한 제 4 발광 제어부를 포함할 수 있다. 제 3 발광 신호(EM3)는 제 2 픽셀(P2)들 각각에 포함된 픽셀 구동 회로(400)의 제 5 TFT(T5)의 스위칭을 제어하기 위한 신호일 수 있다. 제 4 발광 신호(EM4)는 제 2 픽셀(P2)들 각각에 포함된 픽셀 구동 회로(400)의 제 6 TFT(T6)의 스위칭을 제어하기 위한 신호일 수 있다.
일 실시예에 따르면, 제 2 게이트 제어부는 제 2 스캔 구동 회로(SD2)를 포함할 수 있다. 제 2 스캔 구동 회로(SD2)는 제 1 스캔 구동 회로(SD1)로부터 제 1 게이트 신호 내지 제 4 게이트 신호들(GW, GW_O, Gl_O, GB)들이 순차적으로 출력된 이후에, 제 1 게이트 신호 내지 제 4 게이트 신호들(GW, GW_O, Gl_O, GB)들을 게이트 라인(GL)을 통해 제 2 픽셀(P2)들에게 순차적으로 공급할 수 있다.
일 실시예에 따르면, 제 3 발광 제어부는 제 3 발광 구동 회로(EMD3)를 포함할 수 있다. 제 3 발광 구동 회로(EMD3)는 제 3 EM 스타트 신호(EM3_FML)에 응답하여 제 3 발광 신호(EM3)(예: 도 17의 발광 신호(EM3))를 생성하고, 생성된 제 3 발광 신호(EM3)를 제 1 발광 신호 라인(미도시)을 통해 제 2 픽셀(P2)들에게 순차적으로 공급할 수 있다.
일 실시예에 따르면, 제 4 발광 제어부는 제 4 발광 구동 회로(EMD4)를 포함할 수 있다. 제 4 발광 구동 회로(EMD4)는 제 4 EM 스타트 신호(EM4_FML)에 응답하여 제 4 발광 신호(예: 도 17의 제 4 발광 신호(EM4))를 생성하고, 생성된 제 4 발광 신호(EM4)를 제 4 발광 신호 라인(미도시)을 통해 제 2 픽셀(P2)들에게 순차적으로 공급할 수 있다.
도 16은 다른 실시예에 따른 전자 장치(500)가 제 1 상태인 동안 제 2 픽셀(P2)을 구동하는 픽셀 구동 회로(400)의 동작을 나타내는 회로도이다.
도 17은 다른 실시예에 따른 전자 장치(500)가 제 1 상태인 동안 제 2 픽셀(P2)을 구동하는 픽셀 구동 회로에 공급되는 게이트 신호 및 발광 신호를 나타낸 파형도이다.
도 16 및 도 17를 참조하면, 다른 실시예에 따른 전자 장치(500)는, 제 1 상태에서 제 1 픽셀(P1)들을 비활성화하고, 제 2 픽셀(P2)만을 활성화할 수 있다. 다른 실시예에 따르면, 제 1 상태는, 도 5를 참조하여 전술한 바와 같이, 디스플레이(530)의 제 1 영역(532)이 하우징(510)의 내부 공간으로 슬라이드 인 되어 시각적으로 보이지 않고, 제 2 영역(531)만 전자 장치(500)의 외부에서 시각적으로 보여지는 상태이고, 전자 장치(500)는 제 1 상태인 동안에 디스플레이(530)를 제 1 픽셀(P1)들을 비활성화하고, 제 2 픽셀(P2)만을 활성화하는 "부분 표시 상태"로 제어할 수 있다.
일 실시예에 따르면, 전자 장치(500)는 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에, 각 프레임을 A1 기간, A2 기간, A3 기간, A4 기간, 및 A5 기간으로 나누어서 제 2 픽셀(P2)들을 구동할 수 있다.
도 16 및 도 17의 A1 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 제 4 게이트 신호(GB)를 공급함으로써, 제 2 픽셀(P2)의 제 7 TFT(T7)를 턴온시킬 수 있다. 예를 들면, A1 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 7 TFT(T7)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A1 기간에 제 2 픽셀(P2)은, 도 16의 화살표 1611과 같이, 제 7 TFT(T7)가 턴온됨에 따라 OLED의 애노드(즉, 제 4 노드(n4))를 제 2 초기화 전압(AVint)으로 초기화할 수 있다.
도 16 및 도 17의 A2 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 제 3 게이트 신호(Gl_O)를 공급함으로써, 제 2 픽셀(P2)의 제 4 TFT(T4)를 턴온시킬 수 있다. 예를 들면, A2 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 4 TFT(T4)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A2 기간에 제 2 픽셀(P2)은, 도 16의 화살표 1612와 같이, 제 4 TFT(T4)가 턴온됨에 따라 제 1 TFT(T1)(예: 구동 TFT)의 게이트(즉, 제 1 노드(n1))를 제 1 초기화 전압(Vint)으로 초기화할 수 있다.
도 16 및 도 17의 A3 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 제 1 게이트 신호(GW) 및 제 2 게이트 신호(GW_O)를 공급함으로써, 제 2 픽셀(P2)의 제 2 TFT(T2) 및 제 3 TFT(T3)를 턴온시킬 수 있다. 예를 들면, A3 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 2 TFT(T2) 및 제 3 TFT(T3)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A3 기간에 제 2 픽셀(P2)은, 도 16의 화살표 1613과 같이, 제 2 TFT(T2)가 턴온됨에 따라 데이터 전압(Data)을 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2))에 입력할 수 있다. A3 기간에 제 2 픽셀(P2)은, 도 16의 화살표 1614와 같이, 제 3 TFT(T3)가 턴온됨에 따라 제 1 TFT(T1)의 드레인(즉, 제 3 노드(n3))과 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))가 다이오드 연결될 수 있다. 제 2 픽셀(P2)은, 제 1 TFT(T1)가 다이오드 연결됨에 따라, 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))에 제 1 TFT(T1)의 문턱 전압(Vth) 및 데이터 전압(Data)(예: Vdata)의 합에 대응하는 전압(예: Vdata+Vth)이 저장할 수 있다. 이때, 제 1 TFT(T1)의 게이트(즉, 제 1 노드(n1))에 저장된 전압(예: Vdata+Vth)은 스토리지 커패시터(Cstg)에 의해 한 프레임 기간 동안 유지될 수 있다.
도 16 및 도 17의 A4 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 제 4 게이트 신호(GB)를 공급함으로써, 제 2 픽셀(P2)의 제 7 TFT(T7)를 턴온시킬 수 있다. 예를 들면, A4 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 7 TFT(T7)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A4 기간에 제 2 픽셀(P2)은, 도 16의 화살표 1611과 같이, 제 7 TFT(T7)가 턴온됨에 따라 OLED의 애노드(즉, 제 4 노드(n4))를 제 2 초기화 전압(AVint)으로 초기화할 수 있다. 다양한 실시예들에 따르면, 전자 장치(500)는 A4 기간에 따른 동작을 생략할 수 있다.
도 16 및 도 17의 A5 기간을 참조하면, 전자 장치(500)는, 제 2 픽셀(P2)에 제 3 발광 신호(EM3) 및 제 4 발광 신호(EM4)를 공급함으로써, 제 2 픽셀(P2)의 제 5 TFT(T5) 및 제 6 TFT(T6)를 턴온시킬 수 있다. 예를 들면, A5 기간에 제 2 픽셀(P2)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 1 TFT(T1), 제 5 TFT(T5), 및 제 6 TFT(T6)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. A5 기간에 제 2 픽셀(P2)은, 도 16의 화살표 1615와 같이, 제 5 TFT(T5)가 턴온됨에 따라 ELVDD 전압이 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2))에 인가되고, 제 1 TFT(T1)는 데이터 전압(Data)에 대응하는 구동 전류를 턴온된 제 6 TFT(T6)를 통해 OLED에 공급할 수 있다. 예를 들어, A5 기간에 제 1 TFT(T1)의 게이트 전압(Vdata+Vth) 및 제 1 TFT(T1)의 소스 전압(ELVDD)의 차이 값(예: Vgs)은 "Vdata+Vth-ELVDD"가 되고, 제 1 TFT(T1)는 해당 값을 기반으로 구동 전류를 OLED에 공급할 수 있다. A5 기간에 OLED는 제 6 TFT(T6)를 통해 입력된 구동 전류에 기반하여 데이터 전압(Data)에 대응하는 지정된 계조를 표시할 수 있다.
도 18은 다른 실시예에 따른 전자 장치(500)가 제 1 상태인 동안 제 1 픽셀(P1)을 구동하는 픽셀 구동 회로(400)의 동작을 나타내는 회로도이다.
도 19는 다른 실시예에 따른 전자 장치(500)가 제 1 상태인 동안 제 1 픽셀(P1)을 구동하는 픽셀 구동 회로에 공급되는 게이트 신호 및 발광 신호를 나타낸 파형도이다.
도 18 및 도 19를 참조하면, 다른 실시예에 따른 전자 장치(500)는, 제 1 상태에서 제 1 픽셀(P1)들을 비활성화하고, 제 2 픽셀(P2)만을 활성화할 수 있다. 다른 실시예에 따르면, 제 1 상태는, 도 5를 참조하여 전술한 바와 같이, 디스플레이(530)의 제 1 영역(532)이 하우징(510)의 내부 공간으로 슬라이드 인 되어 시각적으로 보이지 않고, 제 2 영역(531)만 전자 장치(500)의 외부에서 시각적으로 보여지는 상태이고, 전자 장치(500)는 제 1 상태인 동안에 디스플레이(530)를 제 1 픽셀(P1)들을 비활성화하고, 제 2 픽셀(P2)만을 활성화하는 "부분 표시 상태"로 제어할 수 있다.
일 실시예에 따르면, 전자 장치(500)는 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에, 제 2 게이트 신호(GW_O)를 제 1 픽셀(P1)에 공급하지 않음으로써, 제 1 픽셀(P1)의 제 3 TFT(T3)가 턴오프 상태를 유지하도록 제어할 수 있다.
일 실시예에 따르면, 전자 장치(500)는 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에, 각 프레임을 C1 기간, C2 기간, C3 기간, C4 기간, 및 C5 기간으로 나누어서 제 1 픽셀(P1)들을 구동할 수 있다. 다양한 실시예들에 따르면, 도 19에 도시된 C1 기간, C2 기간, C3 기간, C4 기간, 및 C5 기간은, 도 17에 도시된 A1 기간, A2 기간, A3 기간, A4 기간, 및 A5 기간과 실질적으로 동일하거나 또는 유사할 수 있다.
도 18 및 도 19의 C1 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 4 게이트 신호(GB)를 공급함으로써, 제 1 픽셀(P1)의 제 7 TFT(T7)를 턴온시킬 수 있다. 예를 들면, C1 기간에 제 1 픽셀(P1)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 7 TFT(T7)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. C1 기간에 제 1 픽셀(P1)은, 도 18의 화살표 1811과 같이, 제 7 TFT(T7)가 턴온됨에 따라 OLED의 애노드(즉, 제 4 노드(n4))를 제 2 초기화 전압(AVint)으로 초기화할 수 있다.
도 18 및 도 19의 C2 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 3 게이트 신호(Gl_O)를 공급함으로써, 제 1 픽셀(P1)의 제 4 TFT(T4)를 턴온시킬 수 있다. 예를 들면, C2 기간에 제 1 픽셀(P1)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 4 TFT(T4)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. C2 기간에 제 1 픽셀(P1)은, 도 18의 화살표 1812와 같이, 제 4 TFT(T4)가 턴온됨에 따라 제 1 TFT(T1)(예: 구동 TFT)의 게이트(즉, 제 1 노드(n1))를 제 1 초기화 전압(Vint)으로 초기화할 수 있다.
도 18 및 도 19의 C3 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 1 게이트 신호(GW)를 공급함으로써, 제 1 픽셀(P1)의 제 2 TFT(T2)를 턴온시킬 수 있다. 예를 들면, C3 기간에 제 1 픽셀(P1)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 2 TFT(T2)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. C3 기간에 제 1 픽셀(P1)은, 도 18의 화살표 1813과 같이, 제 2 TFT(T2)가 턴온됨에 따라 비활성화 상태에 대응하는 데이터 전압(Data)을 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2))에 입력할 수 있다. 일 실시예에서, 상기 비활성화 상태에 대응하는 데이터 전압(Data)은, 예를 들면, 0 계조에 해당되는 데이터 전압(Data)일 수 있다. 다른 실시예에서, 상기 비활성화 상태에 대응하는 데이터 전압(Data)은, 디스플레이(530)의 제 1 영역(532)의 휘도 편차를 줄이기 위한 보상 이미지를 표시하기 위한 전압으로서, 보상 이미지에 대응하는 지정된 계조에 대응하는 전압일 수 있다.
도 18 및 도 19의 C4 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 4 게이트 신호(GB)를 공급함으로써, 제 1 픽셀(P1)의 제 7 TFT(T7)를 턴온시킬 수 있다. 예를 들면, C4 기간에 제 1 픽셀(P1)은 제 1 TFT 내지 제 7 TFT(T1, T2, T3, T4, T5, T6, T7) 중에서 제 7 TFT(T7)만 턴온되고, 나머지 TFT들은 턴오프될 수 있다. C4 기간에 제 1 픽셀(P1)은, 도 18의 화살표 1811과 같이, 제 7 TFT(T7)가 턴온됨에 따라 OLED의 애노드(즉, 제 4 노드(n4))를 제 2 초기화 전압(AVint)으로 초기화할 수 있다. 다양한 실시예들에 따르면, 전자 장치(500)는 C4 기간에 따른 동작을 생략할 수 있다.
도 18 및 도 19의 C5 기간을 참조하면, 전자 장치(500)는, 제 1 픽셀(P1)에 제 1 발광 신호(EM1) 및 제 2 발광 신호(EM2) 중에서 제 1 발광 신호(EM1)만을 공급함으로써, 제 1 픽셀(P1)의 제 5 TFT(T5)를 턴온시키고, 제 6 TFT(T6)를 턴오프시킬 수 있다. C5 기간에 제 1 픽셀(P1)은, 도 18의 화살표 1814와 같이, 제 5 TFT(T5)가 턴온됨에 따라 ELVDD 전압이 제 1 TFT(T1)의 소스(즉, 제 2 노드(n2))에 인가될 수 있다. 이에 따라, C5 기간에 제 1 픽셀(P1)의 제 1 TFT(T1)는, 제 1 TFT(T1)의 게이트 전압(즉, 제 1 초기화 전압(Vint)) 및 제 1 TFT(T1)의 소스 전압(ELVDD)의 차이 값(예: Vgs)은 "Vint -ELVDD"가 되는 바이어스 상태를 유지할 수 있다.
다른 실시예에서, 전자 장치(500)는 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에, 제 1 픽셀(P1)에 제 2 발광 신호(EM2)를 공급하지 않을 수 있다. 이에 따라, 전자 장치(500)의 디스플레이(530)가 부분 표시 상태로 제어되는 동안에, 제 1 픽셀(P1)의 제 6 TFT(T6)는 턴오프되고 OLED는 발광하지 않을 수 있다.
다양한 실시예들에 따른 전자 장치(500)는, 디스플레이(530)(또는 도 3의 디스플레이 패널(310))가 부분 표시 상태로 제어되는 동안에 비활성화되는 제 1 픽셀(P1)의 구동 TFT(즉, 제 1 TFT(T1))가 바이어스 상태를 유지하도록 함으로써, 제 1 픽셀(P1)을 장시간 비활성화하더라도 제 1 픽셀(P1)의 특성(예: 휘도, 색감)과 제 2 픽셀(P2)의 특성(예: 휘도, 색감)의 편차를 줄이고, 잔상을 줄일 수 있다.

Claims (20)

  1. 전자 장치에 있어서,
    하우징;
    복수의 픽셀들을 포함하는 디스플레이 패널이 제 1 영역 및 제 2 영역으로 구분되는 디스플레이;
    상기 디스플레이 패널을 구동하는 DDI(display driver integrated circuit); 및
    프로세서를 포함하고,
    상기 복수의 픽셀들 각각은,
    제 1 TFT;
    제 1 게이트 신호에 기반하여 데이터 전압이 공급되는 상기 디스플레이 패널의 데이터 라인과 상기 제 1 TFT의 소스 사이의 연결을 스위칭하는 제 2 TFT;
    제 2 게이트 신호에 기반하여 상기 제 1 TFT의 게이트와 상기 제 1 TFT의 드레인 사이의 연결을 스위칭하는 제 3 TFT;
    제 3 게이트 신호에 기반하여 상기 제 1 TFT의 상기 게이트에 제 1 초기화 전압을 공급하는 제 4 TFT;
    발광 신호에 기반하여 ELVDD 전압이 공급되는 상기 디스플레이 패널의 ELVDD 라인과 상기 제 1 TFT의 상기 소스 사이의 연결을 스위칭하는 제 5 TFT;
    상기 발광 신호에 기반하여 상기 제 1 TFT의 상기 드레인과 OLED의 애노드 사이를 연결하는 제 6 TFT;
    제 4 게이트 신호에 기반하여 상기 OLED의 상기 애노드에 제 2 초기화 전압을 공급하는 제 7 TFT; 및
    상기 제 1 TFT의 상기 게이트와 상기 ELVDD 라인 사이에 배치되는 스토리지 커패시터를 포함하고,
    상기 프로세서는,
    지정된 이벤트에 응답하여, 상기 디스플레이 패널을 상기 제 1 영역이 비활성화되고 상기 제 2 영역이 활성화되는 부분 표시 상태로 제어하고,
    상기 디스플레이 패널이 상기 부분 표시 상태로 제어되는 동안에 각 프레임을 제 1 서브 기간 및 제 2 서브 기간으로 나누어서 상기 제 1 영역에 대응하는 제 1 픽셀들을 제어하고;
    상기 제 1 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 상기 제 2 TFT를 통해 비활성화 상태에 대응하는 데이터 전압을 입력받도록 제어하고, 및
    상기 제 2 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 상기 제 2 TFT를 통해 바이어스 전압을 입력받도록 제어하고,
    상기 제 1 픽셀들은 상기 제 2 서브 기간에 상기 바이어스 전압을 입력받음으로써, 상기 제 1 TFT를 바이어스 상태로 유지하는,
    전자 장치.
  2. 제 1 항에 있어서,
    상기 바이어스 상태는, 상기 제 1 TFT의 게이트 전압과 상기 제 1 TFT의 소스 전압의 차이가 "Vdata + Vth - Vbias"가 되는 상태이고,
    상기 수식에서 Vdata는 상기 데이터 전압에 대응하는 값이고, Vth는 상기 제 1 TFT의 문턱 전압이고, Vbias는 상기 바이어스 전압에 대응하는 값인,
    전자 장치.
  3. 제 2 항에 있어서,
    상기 바이어스 전압은, 상기 ELVDD 전압과 같은,
    전자 장치.
  4. 제 1 항에 있어서,
    상기 디스플레이 패널의 비표시 영역에는,
    상기 제 1 영역에 대응하는 제 1 픽셀들에게 상기 제 1 게이트 신호 내지 상기 제 4 게이트 신호 및 상기 발광 신호를 공급하기 위한 제 1 게이트 구동 회로;
    상기 제 2 영역에 대응하는 제 2 픽셀들에게 상기 제 1 게이트 신호 내지 상기 제 4 게이트 신호 및 상기 발광 신호를 공급하기 위한 제 2 게이트 구동 회로;
    상기 DDI로부터 출력된 제 1 GW 스타트 신호를 상기 제 1 게이트 구동 회로로 전달하기 위한 제 1 GW 스타트 신호 라인; 및
    상기 DDI로부터 출력된 제 2 GW 스타트 신호를 상기 제 2 게이트 구동 회로로 전달하기 위한 제 2 GW 스타트 신호 라인이 배치되는,
    전자 장치.
  5. 제 4 항에 있어서,
    상기 DDI는, 상기 제 1 서브 기간이 시작될 때 상기 제 1 GW 스타트 신호를 출력하고,
    상기 제 1 게이트 구동 회로는, 상기 제 1 서브 기간 동안 상기 제 1 GW 스타트 신호 라인을 통해 입력된 상기 제 1 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 1 픽셀들에게 순차적으로 공급하고,
    상기 DDI는, 상기 제 2 서브 기간이 시작될 때 상기 제 1 GW 스타트 신호를 출력하고,
    상기 제 1 게이트 구동 회로는, 상기 제 2 서브 기간 동안 상기 제 1 GW 스타트 신호 라인을 통해 입력된 상기 제 1 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 1 픽셀들에게 순차적으로 공급하는,
    전자 장치.
  6. 제 4 항에 있어서,
    상기 DDI는, 각 프레임이 시작될 때 상기 제 2 GW 스타트 신호를 출력하고,
    상기 제 1 게이트 구동 회로는, 상기 제 2 GW 스타트 신호 라인을 통해 입력된 상기 제 2 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 2 픽셀들에게 순차적으로 공급하는,
    전자 장치.
  7. 제 4 항에 있어서,
    상기 디스플레이 패널의 비표시 영역에는,
    상기 DDI로부터 출력된 제 1 EM 스타트 신호를 상기 제 1 게이트 구동 회로로 전달하기 위한 제 1 EM 스타트 신호 라인; 및
    상기 DDI로부터 출력된 제 2 EM 스타트 신호를 상기 제 2 게이트 구동 회로로 전달하기 위한 제 2 EM 스타트 신호 라인이 더 배치되는,
    전자 장치.
  8. 제 7 항에 있어서,
    상기 DDI는, 상기 디스플레이 패널이 상기 부분 표시 상태로 제어되는 동안에 상기 제 1 EM 스타트 신호를 출력하지 않고,
    상기 제 1 게이트 구동 회로는, 상기 디스플레이 패널이 상기 부분 표시 상태로 제어되는 동안에 상기 제 1 EM 스타트 신호를 입력받지 않음으로써 상기 발광 신호를 상기 제 1 픽셀들에게 공급하지 않는,
    전자 장치.
  9. 제 7 항에 있어서,
    상기 DDI는, 각 프레임이 시작될 때 상기 제 2 EM 스타트 신호를 출력하고,
    상기 제 2 게이트 구동 회로는, 상기 제 2 EM 스타트 신호 라인을 통해 입력된 상기 제 2 EM 스타트 신호에 응답하여 상기 발광 신호를 상기 제 2 픽셀들에게 순차적으로 공급하는,
    전자 장치.
  10. 제 1 항에 있어서,
    상기 디스플레이의 상기 제 1 영역은, 상기 하우징의 적어도 일부분이 제 1 방향으로 움직이는 것에 연동하여 상기 하우징의 내부 공간으로부터 슬라이드 아웃 되고,
    상기 디스플레이의 상기 제 1 영역은, 상기 하우징의 적어도 일부분이 상기 제 1 방향과 반대인 제 2 방향으로 움직이는 것에 연동하여 상기 하우징의 내부 공간으로 슬라이드 인 되고, 및
    상기 디스플레이의 상기 제 2 영역은, 상기 하우징의 움직임에 상관없이 고정적으로 외부에서 시각적으로 보여지는,
    전자 장치.
  11. 제 10 항에 있어서,
    상기 지정된 이벤트는, 상기 프로세서가 상기 디스플레이의 상기 제 1 영역이 상기 하우징의 내부 공간으로 슬라이드 인 된 상태를 감지하는 동작을 포함하는,
    전자 장치.
  12. 복수의 픽셀들을 포함하는 디스플레이 패널이 제 1 영역 및 제 2 영역으로 구분되는 디스플레이를 포함하는 전자 장치의 구동 방법에 있어서,
    지정된 이벤트에 응답하여, 상기 디스플레이 패널을 상기 제 1 영역이 비활성화되고 상기 제 2 영역이 활성화되는 부분 표시 상태로 제어하는 동작; 및
    상기 디스플레이 패널이 상기 부분 표시 상태로 제어되는 동안에 각 프레임을 제 1 서브 기간 및 제 2 서브 기간으로 나누어서 상기 제 1 영역에 대응하는 제 1 픽셀들을 제어하는 동작;
    상기 제 1 서브 기간에 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 비활성화 상태에 대응하는 데이터 전압을 입력받도록 제어하는 동작; 및
    상기 제 2 서브 기간에 상기 제 1 게이트 신호를 상기 제 1 픽셀들에 공급함으로써, 상기 제 1 픽셀들이 바이어스 전압을 입력받도록 제어하는 동작을 포함하고,
    상기 제 1 픽셀들 각각은 상기 제 2 서브 기간에 상기 바이어스 전압을 입력받음으로써, 구동 TFT를 바이어스 상태로 유지하는,
    방법.
  13. 제 12 항에 있어서,
    상기 바이어스 상태는, 상기 구동 TFT의 게이트 전압과 상기 구동 TFT의 소스 전압의 차이가 "Vdata + Vth - Vbias"가 되는 상태이고,
    상기 수식에서 Vdata는 상기 데이터 전압에 대응하는 값이고, Vth는 상기 구동 TFT의 문턱 전압이고, Vbias는 상기 바이어스 전압에 대응하는 값인,
    방법.
  14. 제 13 항에 있어서,
    상기 바이어스 전압은, 상기 ELVDD 전압과 같은,
    방법.
  15. 제 12 항에 있어서,
    상기 디스플레이 패널을 구동하는 DDI(display driver integrated circuit)가 상기 제 1 서브 기간이 시작될 때 제 1 GW 스타트 신호를 출력하는 동작;
    제 1 게이트 구동 회로가 상기 제 1 서브 기간 동안 상기 제 1 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 1 픽셀들에게 순차적으로 공급하는 동작;
    상기 DDI가 상기 제 2 서브 기간이 시작될 때 상기 제 1 GW 스타트 신호를 출력하는 동작;
    상기 제 1 게이트 구동 회로가 상기 제 2 서브 기간 동안 상기 제 1 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 1 픽셀들에게 순차적으로 공급하는 동작을 더 포함하는,
    방법.
  16. 제 15 항에 있어서,
    상기 DDI가 각 프레임이 시작될 때 제 2 GW 스타트 신호를 출력하는 동작;
    제 2 게이트 구동 회로가 상기 각 프레임 동안 상기 제 2 GW 스타트 신호에 응답하여 상기 제 1 게이트 신호를 상기 제 2 픽셀들에게 순차적으로 공급하는 동작을 더 포함하는,
    방법.
  17. 제 15 항에 있어서,
    상기 디스플레이 패널이 상기 부분 표시 상태로 제어되는 동안에, 상기 DDI가 제 1 EM 스타트 신호를 출력하지 않는 동작;
    상기 디스플레이 패널이 상기 부분 표시 상태로 제어되는 동안에, 상기 제 1 게이트 구동 회로가 상기 제 1 EM 스타트 신호를 입력받지 않음으로써 발광 신호를 상기 제 1 픽셀들에게 공급하지 않는 동작을 더 포함하는,
    방법.
  18. 제 16 항에 있어서,
    각 프레임이 시작될 때 상기 DDI가 제 2 EM 스타트 신호를 출력하는 동작;
    상기 제 2 게이트 구동 회로가 상기 제 2 EM 스타트 신호에 응답하여 발광 신호를 상기 제 2 픽셀들에게 순차적으로 공급하는 동작을 더 포함하는,
    전자 장치.
  19. 제 12 항에 있어서,
    상기 디스플레이의 상기 제 1 영역은, 상기 전자 장치의 하우징의 적어도 일부분이 제 1 방향으로 움직이는 것에 연동하여 상기 하우징의 내부 공간으로부터 슬라이드 아웃 되고,
    상기 디스플레이의 상기 제 1 영역은, 상기 하우징의 적어도 일부분이 상기 제 1 방향과 반대인 제 2 방향으로 움직이는 것에 연동하여 상기 하우징의 내부 공간으로 슬라이드 인 되고, 및
    상기 디스플레이의 상기 제 2 영역은, 상기 하우징의 움직임에 상관없이 고정적으로 외부에서 시각적으로 보여지는,
    방법.
  20. 제 19 항에 있어서,
    상기 지정된 이벤트는, 상기 디스플레이의 상기 제 1 영역이 상기 하우징의 내부 공간으로 슬라이드 인 된 상태를 감지하는 동작을 포함하는,
    방법.
KR1020210081675A 2021-02-09 2021-06-23 디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법 KR20220115030A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2022/001719 WO2022173166A1 (ko) 2021-02-09 2022-02-03 디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법
US18/351,110 US20230351953A1 (en) 2021-02-09 2023-07-12 Electronic device and method capable of reducing afterimage of display

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210018148 2021-02-09
KR1020210018148 2021-02-09

Publications (1)

Publication Number Publication Date
KR20220115030A true KR20220115030A (ko) 2022-08-17

Family

ID=83110954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210081675A KR20220115030A (ko) 2021-02-09 2021-06-23 디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20220115030A (ko)

Similar Documents

Publication Publication Date Title
KR102257370B1 (ko) 화면의 크기가 가변적인 디스플레이를 포함하는 전자 장치 및 그 디스플레이의 열화를 보상하는 방법
KR102657681B1 (ko) 화면의 부분 영역을 빠르게 업데이트하는 전자 장치 및 방법
US20220189408A1 (en) Electronic device and method for controlling refresh rate of display
US20230335064A1 (en) Electronic device for driving plurality of display areas of display at different driving frequencies
US11955077B2 (en) Electronic device comprising display, and method for driving display
US11705060B2 (en) Electronic device and method for predicting residual image of display and compensating for residual image of the display
US11741870B2 (en) Electronic device, method, and computer-readable storage medium for reducing afterimage in display area
KR20220115030A (ko) 디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법
KR20220077846A (ko) 전자 장치 및 이의 동작 방법
US20230351953A1 (en) Electronic device and method capable of reducing afterimage of display
KR20220017180A (ko) 디스플레이를 포함하는 전자 장치 및 그의 동작 방법
KR20220022810A (ko) 플렉서블 디스플레이를 구비한 전자 장치
US20220293025A1 (en) Electronic device and method of operating the same
KR20220127024A (ko) 전자 장치 및 이의 동작 방법
KR20230149688A (ko) 픽셀의 방전을 위해 감마 전압을 스왑하는 전자 장치 및 방법
EP4310824A1 (en) Electronic device comprising display, and operation method therefor
KR20220170610A (ko) 서로 다른 발광 신호들에 기반하여 서로 다른 표시 영역들을 제어하기 위한 전자 장치 및 그의 방법
US20230114167A1 (en) Electronic device and synchronization method based on display driving signal in electronic device
KR20230158375A (ko) 전자 장치 및 이의 동작 방법
KR20220105892A (ko) 디스플레이를 다중 구동 주파수로 구동하는 방법 및 이를 수행하는 전자 장치
KR20220079381A (ko) 디스플레이의 잔상을 예측 및 보상하는 전자 장치 및 방법
KR20220060776A (ko) 디스플레이의 형태에 기반하여 디스플레이 영역을 조정하는 전자 장치
KR20220164431A (ko) 터치스크린을 포함하는 전자 장치와 이의 동작 방법
KR20240047281A (ko) 클럭 레이트를 제어하는 디스플레이 구동 회로를 포함하는 전자 장치
KR20220170609A (ko) 표시 영역 내의 잔상을 감소시키기 위한 전자 장치, 방법, 및 컴퓨터 판독가능 저장 매체