KR20230158375A - 전자 장치 및 이의 동작 방법 - Google Patents
전자 장치 및 이의 동작 방법 Download PDFInfo
- Publication number
- KR20230158375A KR20230158375A KR1020220068259A KR20220068259A KR20230158375A KR 20230158375 A KR20230158375 A KR 20230158375A KR 1020220068259 A KR1020220068259 A KR 1020220068259A KR 20220068259 A KR20220068259 A KR 20220068259A KR 20230158375 A KR20230158375 A KR 20230158375A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- pixel
- driving circuit
- signal
- terminal
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 48
- 239000003990 capacitor Substances 0.000 claims abstract description 103
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 146
- 230000000052 comparative effect Effects 0.000 description 52
- 238000004891 communication Methods 0.000 description 46
- 230000006870 function Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 9
- 238000013528 artificial neural network Methods 0.000 description 8
- 238000004088 simulation Methods 0.000 description 8
- 238000013473 artificial intelligence Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000004590 computer program Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000000638 stimulation Effects 0.000 description 3
- 238000013527 convolutional neural network Methods 0.000 description 2
- 238000010801 machine learning Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000306 recurrent effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 1
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003155 kinesthetic effect Effects 0.000 description 1
- 230000001537 neural effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/30—Driver circuits
- H05B45/32—Pulse-control circuits
- H05B45/325—Pulse-width modulation [PWM]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 개시의 다양한 실시 예에 따른 전자 장치는, 발광 소자를 포함하는 복수의 픽셀들 및 상기 발광 소자의 발광을 위한 픽셀 구동 회로를 포함하는 디스플레이; 상기 디스플레이를 구동하는 DDI(display driver integrated circuit); 및 상기 DDI와 작동적으로 연결된 프로세서; 상기 프로세서와 작동적으로 연결된 메모리;를 포함하고, 상기 복수의 픽셀들 각각은, 상기 발광 소자의 구동 타이밍을 제어하기 위한 PWM(pulse width modulation) 신호를 생성하는 제1 픽셀 구동 회로 블록 및 상기 발광 소자에 공급되는 전류의 세기를 조절하는 제2 픽셀 구동 회로 블록을 포함하고, 상기 제1 픽셀 구동 회로 블록은 복수의 트랜지스터들 및 제1 커패시터를 포함하고, 상기 제2 픽셀 구동 회로 블록은 복수의 트랜지스터들 및 제2 커패시터를 포함할 수 있다.
Description
본 개시의 다양한 실시 예들은 디스플레이의 표시 품질을 향상시킬 수 있는 전자 장치 및 이의 동작 방법에 관한 것이다.
디스플레이는 OLED(organic light emitting diode)를 포함할 수 있다. OLED를 포함한 디스플레이는 픽셀들에 배치된 OLED의 계조 표현을 PAM(Pulse Amplitude Modulation) 방식으로 구현할 수 있다. PAM 방식으로 OLED의 계조를 표현 시, 계조 데이터 전압에 따라 디스플레이의 휘도의 높낮이를 조절하는 구동 회로를 포함할 수 있다.
마이크로(micro) LED 또는 OLED가 적용되는 디스플레이의 경우, 휘도(휘도는 소자에 흐르는 Current양에 비례함)에 따라 파장 이동(wavelength shift) 현상이 발생하여, 계조에 따라 색감이 변경되는 화질 특성을 가질 수 있다.
본 개시의 다양한 실시 예 들에 따르면, 디스플레이의 화질 특성을 향상시킬 수 있는 전자 장치 및 의이 동작 방법을 제공할 수 있다. 디스플레이의 픽셀에 배치된 마이크로(micro) LED(또는 OLED)의 구동을 위한 구동 회로에 PWM(Pulse Width Modulation) 신호 생성 회로가 포함되어, PWM 방식으로 마이크로(micro) LED(또는 OLED)의 휘도를 제어하여 디스플레이의 구동 시 계조에 따라 색감이 변경되는 것을 방지할 수 있다.
본 문서에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 문서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있다.
본 개시의 다양한 실시 예에 따른 전자 장치는, 발광 소자를 포함하는 복수의 픽셀들 및 상기 발광 소자의 발광을 위한 픽셀 구동 회로를 포함하는 디스플레이; 상기 디스플레이를 구동하는 DDI(display driver integrated circuit); 및 상기 DDI와 작동적으로 연결된 프로세서; 및 상기 프로세서와 작동적으로 연결된 메모리;를 포함하고, 상기 복수의 픽셀들 각각은, 상기 발광 소자의 구동 타이밍을 제어하기 위한 PWM(pulse width modulation) 신호를 생성하는 제1 픽셀 구동 회로 블록 및 상기 발광 소자에 공급되는 전류의 세기를 조절하는 제2 픽셀 구동 회로 블록을 포함하고, 상기 제1 픽셀 구동 회로 블록은 복수의 트랜지스터들 및 제1 커패시터를 포함하고, 상기 제2 픽셀 구동 회로 블록은 복수의 트랜지스터들 및 제2 커패시터를 포함할 수 있다.
본 개시의 다양한 실시 예들에 따른 전자 장치 및 이의 동작 방법은, 디스플레이의 구동 시 계조에 따라 색감이 변경되는 것을 방지하여, 디스플레이의 화질 특성을 향상시킬 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 본 개시의 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다.
도 2는 다양한 실시예들에 따른 디스플레이 모듈의 블록도이다.
도 3은 일 실시 예에 따른 디스플레이 모듈의 블록도이다.
도 4는 일 실시 예에 따른 각 픽셀의 픽셀 구동 회로를 나타낸 회로도이다.
도 5는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제1 기간의 동작 방법을 나타내는 도면이다.
도 6은 제1 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 7은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제2 기간의 동작 방법을 나타내는 도면이다.
도 8은 제2 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 9는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제3 기간의 동작 방법을 나타내는 도면이다.
도 10은 제3 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 11은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제4 기간의 동작 방법을 나타내는 도면이다.
도 12는 제4 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 13은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제5 기간의 동작 방법을 나타내는 도면이다.
도 14는 제5 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 15는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제6 기간의 동작 방법을 나타내는 도면이다.
도 16은 제6 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 17은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제7 기간의 동작 방법을 나타내는 도면이다.
도 18은 제7 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 19는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제8 기간의 동작 방법을 나타내는 도면이다.
도 20은 제8 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 21은 픽셀 구동 회로의 동작의 시뮬레이션 결과로써, 따른 2 싸이클의 전체 파형을 나타내는 도면이다.
도 22는 픽셀 구동 회로의 동작의 시뮬레이션 결과로써, 1 듀티(duty)의 파형을 나타내는 도면이다.
도 23은 본 개시의 전자 장치의 픽셀의 동작 결과와 비교 예의 픽셀의 동작 결과를 비교하여 나타내는 도면이다.
도 24는 본 개시의 전자 장치의 픽셀의 동작 결과의 파형을 나타내는 도면이다.
도 25는 비교 예의 픽셀의 동작 결과를 비교하여 나타내는 도면이다.
도 26은 본 개시의 전자 장치의 픽셀의 동작 시 마이크로 LED(또는 OLED)의 계조 제어가 정상적으로 이루어지는 것을 나타내는 도면이다.
도 27은 본 개시의 전자 장치의 픽셀의 동작 결과의 파형을 나타내는 도면이다.
도 28은 비교 예의 픽셀의 동작 결과를 비교하여 나타내는 도면이다.
도 29는 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 Vth 특성 보상 값을 나타내는 도면이다.
도 30은 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면이다.
도 31은 비교 예의 픽셀의 동작 시 드라이빙 트랜지스터의 Vth 특성 보상 값을 나타내는 도면이다.
도 32는 비교 예의 드라이빙 트랜지스터의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면이다.
도 33은 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 특성 보상 값을 나타내는 도면이다.
도 34는 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면이다.
도 35는 비교 예의 픽셀의 동작 시 드라이빙 트랜지스터의 Vth 특성 보상 값을 나타내는 도면이다.
도 36은 비교 예의 드라이빙 트랜지스터의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면이다.
도 37은 일 실시 예에 따른 각 픽셀의 픽셀 구동 회로를 나타낸 회로도이다.
도 38은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제1 기간의 동작 방법을 나타내는 도면이다.
도 39는 제1 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 40은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제2 기간의 동작 방법을 나타내는 도면이다.
도 41은 제2 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 42는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제3 기간의 동작 방법을 나타내는 도면이다.
도 43은 제3 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 44는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제4 기간의 동작 방법을 나타내는 도면이다.
도 45는 제4 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 46은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제5 기간의 동작 방법을 나타내는 도면이다.
도 47은 제5 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 48은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제6 기간의 동작 방법을 나타내는 도면이다.
도 49는 제6 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 50은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제7 기간의 동작 방법을 나타내는 도면이다.
도 51은 제7 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 52는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제8 기간의 동작 방법을 나타내는 도면이다.
도 53은 제8 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 54는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제9 기간의 동작 방법을 나타내는 도면이다.
도 55는 제9 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 56은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제10 기간의 동작 방법을 나타내는 도면이다.
도 57은 제10 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 58은 픽셀 구동 회로의 동작의 시뮬레이션 결과로써, 따른 2 싸이클의 전체 파형을 나타내는 도면이다.
도 59는 픽셀 구동 회로의 동작의 시뮬레이션 결과로써, 1 듀티(duty)의 파형을 나타내는 도면이다.
도 60은 본 개시의 전자 장치의 픽셀의 동작 결과와 비교 예의 픽셀의 동작 결과를 비교하여 나타내는 도면이다.
도 61은 본 개시의 전자 장치의 픽셀의 동작 결과의 파형을 나타내는 도면이다.
도 62는 비교 예의 픽셀의 동작 결과를 비교하여 나타내는 도면이다.
도 63은 본 개시의 전자 장치의 픽셀의 동작 시 마이크로 LED(또는 OLED)의 계조 제어가 정상적으로 이루어지는 것을 나타내는 도면이다.
도 64는 본 개시의 전자 장치의 픽셀의 동작 결과의 파형을 나타내는 도면이다.
도 65는 비교 예의 픽셀의 동작 결과를 비교하여 나타내는 도면이다.
도 66은 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 Vth 특성 보상 값을 나타내는 도면이다.
도 67은 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면이다.
도 68은 비교 예의 픽셀의 동작 시 드라이빙 트랜지스터의 Vth 특성 보상 값을 나타내는 도면이다.
도 69는 비교 예의 드라이빙 트랜지스터의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면이다.
도 70은 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 특성 보상 값을 나타내는 도면이다.
도 71은 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면이다.
도 72는 비교 예의 픽셀의 동작 시 드라이빙 트랜지스터의 Vth 특성 보상 값을 나타내는 도면이다.
도 73은 비교 예의 드라이빙 트랜지스터의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면이다.
도 2는 다양한 실시예들에 따른 디스플레이 모듈의 블록도이다.
도 3은 일 실시 예에 따른 디스플레이 모듈의 블록도이다.
도 4는 일 실시 예에 따른 각 픽셀의 픽셀 구동 회로를 나타낸 회로도이다.
도 5는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제1 기간의 동작 방법을 나타내는 도면이다.
도 6은 제1 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 7은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제2 기간의 동작 방법을 나타내는 도면이다.
도 8은 제2 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 9는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제3 기간의 동작 방법을 나타내는 도면이다.
도 10은 제3 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 11은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제4 기간의 동작 방법을 나타내는 도면이다.
도 12는 제4 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 13은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제5 기간의 동작 방법을 나타내는 도면이다.
도 14는 제5 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 15는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제6 기간의 동작 방법을 나타내는 도면이다.
도 16은 제6 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 17은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제7 기간의 동작 방법을 나타내는 도면이다.
도 18은 제7 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 19는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제8 기간의 동작 방법을 나타내는 도면이다.
도 20은 제8 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 21은 픽셀 구동 회로의 동작의 시뮬레이션 결과로써, 따른 2 싸이클의 전체 파형을 나타내는 도면이다.
도 22는 픽셀 구동 회로의 동작의 시뮬레이션 결과로써, 1 듀티(duty)의 파형을 나타내는 도면이다.
도 23은 본 개시의 전자 장치의 픽셀의 동작 결과와 비교 예의 픽셀의 동작 결과를 비교하여 나타내는 도면이다.
도 24는 본 개시의 전자 장치의 픽셀의 동작 결과의 파형을 나타내는 도면이다.
도 25는 비교 예의 픽셀의 동작 결과를 비교하여 나타내는 도면이다.
도 26은 본 개시의 전자 장치의 픽셀의 동작 시 마이크로 LED(또는 OLED)의 계조 제어가 정상적으로 이루어지는 것을 나타내는 도면이다.
도 27은 본 개시의 전자 장치의 픽셀의 동작 결과의 파형을 나타내는 도면이다.
도 28은 비교 예의 픽셀의 동작 결과를 비교하여 나타내는 도면이다.
도 29는 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 Vth 특성 보상 값을 나타내는 도면이다.
도 30은 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면이다.
도 31은 비교 예의 픽셀의 동작 시 드라이빙 트랜지스터의 Vth 특성 보상 값을 나타내는 도면이다.
도 32는 비교 예의 드라이빙 트랜지스터의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면이다.
도 33은 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 특성 보상 값을 나타내는 도면이다.
도 34는 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면이다.
도 35는 비교 예의 픽셀의 동작 시 드라이빙 트랜지스터의 Vth 특성 보상 값을 나타내는 도면이다.
도 36은 비교 예의 드라이빙 트랜지스터의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면이다.
도 37은 일 실시 예에 따른 각 픽셀의 픽셀 구동 회로를 나타낸 회로도이다.
도 38은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제1 기간의 동작 방법을 나타내는 도면이다.
도 39는 제1 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 40은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제2 기간의 동작 방법을 나타내는 도면이다.
도 41은 제2 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 42는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제3 기간의 동작 방법을 나타내는 도면이다.
도 43은 제3 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 44는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제4 기간의 동작 방법을 나타내는 도면이다.
도 45는 제4 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 46은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제5 기간의 동작 방법을 나타내는 도면이다.
도 47은 제5 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 48은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제6 기간의 동작 방법을 나타내는 도면이다.
도 49는 제6 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 50은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제7 기간의 동작 방법을 나타내는 도면이다.
도 51은 제7 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 52는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제8 기간의 동작 방법을 나타내는 도면이다.
도 53은 제8 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 54는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제9 기간의 동작 방법을 나타내는 도면이다.
도 55는 제9 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 56은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제10 기간의 동작 방법을 나타내는 도면이다.
도 57은 제10 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 58은 픽셀 구동 회로의 동작의 시뮬레이션 결과로써, 따른 2 싸이클의 전체 파형을 나타내는 도면이다.
도 59는 픽셀 구동 회로의 동작의 시뮬레이션 결과로써, 1 듀티(duty)의 파형을 나타내는 도면이다.
도 60은 본 개시의 전자 장치의 픽셀의 동작 결과와 비교 예의 픽셀의 동작 결과를 비교하여 나타내는 도면이다.
도 61은 본 개시의 전자 장치의 픽셀의 동작 결과의 파형을 나타내는 도면이다.
도 62는 비교 예의 픽셀의 동작 결과를 비교하여 나타내는 도면이다.
도 63은 본 개시의 전자 장치의 픽셀의 동작 시 마이크로 LED(또는 OLED)의 계조 제어가 정상적으로 이루어지는 것을 나타내는 도면이다.
도 64는 본 개시의 전자 장치의 픽셀의 동작 결과의 파형을 나타내는 도면이다.
도 65는 비교 예의 픽셀의 동작 결과를 비교하여 나타내는 도면이다.
도 66은 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 Vth 특성 보상 값을 나타내는 도면이다.
도 67은 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면이다.
도 68은 비교 예의 픽셀의 동작 시 드라이빙 트랜지스터의 Vth 특성 보상 값을 나타내는 도면이다.
도 69는 비교 예의 드라이빙 트랜지스터의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면이다.
도 70은 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 특성 보상 값을 나타내는 도면이다.
도 71은 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면이다.
도 72는 비교 예의 픽셀의 동작 시 드라이빙 트랜지스터의 Vth 특성 보상 값을 나타내는 도면이다.
도 73은 비교 예의 드라이빙 트랜지스터의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면이다.
도 1은 본 개시의 다양한 실시 예들에 따른 네트워크 환경 내의 전자 장치의 블록도이다.
도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108) 중 적어도 하나와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시 예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시 예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
다양한 실시 예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시 예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시 예에 따르면, 명령 또는 데이터는 제2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시 예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시 예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 개시의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정일 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제1", "제2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 개시의 다양한 실시 예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 개시의 다양한 실시 예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
일 실시 예에 따르면, 디스플레이 모듈(160)은, 접히거나 펼치질 수 있도록 구성된 플렉서블 디스플레이를 포함할 수 있다.
일 실시 예에 따르면, 디스플레이 모듈(160)은, 슬라이딩 가능하게 배치되어 화면(예: 디스플레이 화면)을 제공하는 플렉서블 디스플레이를 포함할 수 있다.
일 실시 예에 따르면, 디스플레이 모듈(160)은 가변형 디스플레이(예: stretchable display), 익스펜더블 디스플레이(expandable display) 또는 슬라이드 아웃 디스플레이(slide-out display)로 지칭될 수도 있다.
일 실시 예에 따르면, 디스플레이 모듈(160)은 바형(bar type), 또는 평판형(plate type)의 디스플레이를 포함할 수도 있다.
도 2는 다양한 실시예들에 따른 디스플레이 모듈(160)의 블록도(200)이다.
도 2를 참조하면, 디스플레이 모듈(160)은 디스플레이(210), 및 이를 제어하기 위한 디스플레이 드라이버 IC(display driver IC)(DDI)(230)를 포함할 수 있다.
일 실시 예에 따르면, DDI(230)는 인터페이스 모듈(231), 메모리(233)(예: 버퍼 메모리(350)), 이미지 처리 모듈(235), 또는 맵핑 모듈(237)을 포함할 수 있다.
일 실시 예로써, DDI(230)는 예를 들면, 영상 데이터, 또는 상기 영상 데이터를 제어하기 위한 명령에 대응하는 영상 제어 신호를 포함하는 영상 정보를 인터페이스 모듈(231)을 통해 전자 장치(예: 도 1의 전자 장치(101))의 다른 구성요소로부터 수신할 수 있다.
일 실시 예에 따르면, 영상 정보는 프로세서(예: 도 1의 프로세서(120))(예: 도 1의 메인 프로세서(121))(예: 어플리케이션 프로세서) 또는 메인 프로세서(121)의 기능과 독립적으로 운영되는 보조 프로세서(예: 도 1의 보조 프로세서(123))(예: 그래픽 처리 장치)로부터 수신될 수 있다.
일 실시 예에 따르면, DDI(230)는 터치 회로(250) 또는 센서 모듈(176)과 인터페이스 모듈(231)을 통하여 커뮤니케이션할 수 있다. 또한, DDI(230)는 수신된 영상 정보 중 적어도 일부를 메모리(233)에 저장할 수 있다. 일 예로서, DDI(230)는 수신된 영상 정보 중 적어도 일부를 메모리(233)에 프레임 단위로 저장할 수 있다.
일 실시 예에 따르면, 이미지 처리 모듈(235)은 상기 영상 데이터의 적어도 일부를 상기 영상 데이터의 특성 또는 디스플레이(200)의 특성에 적어도 기반하여 전처리 또는 후처리(예: 해상도, 밝기, 또는 크기 조정)를 수행할 수 있다.
일 실시 예에 따르면, 맵핑 모듈(237)은 이미지 처리 모듈(135)를 통해 전처리 또는 후처리된 상기 영상 데이터에 대응하는 전압 값 또는 전류 값을 생성할 수 있다. 일 실시 예에 따르면, 전압 값 또는 전류 값의 생성은 예를 들면, 디스플레이(210)의 픽셀들의 속성(예: 픽셀들의 배열(RGB stripe 또는 pentile 구조), 또는 서브 픽셀들 각각의 크기)에 적어도 일부 기반하여 수행될 수 있다.
일 실시 예에 따르면, 디스플레이(210)의 적어도 일부 픽셀들은, 예를 들면, 상기 전압 값 또는 전류 값에 적어도 일부 기반하여 구동됨으로써 상기 영상 데이터에 대응하는 시각적 정보(예: 텍스트, 이미지, 또는 아이콘)가 디스플레이(210)를 통해 표시될 수 있다.
일 실시 예에 따르면, 디스플레이 모듈(160)은 터치 회로(250)를 더 포함할 수 있다. 터치 회로(250)는 터치 센서(251) 및 상기 터치 센서(251)를 제어하기 위한 터치 센서 IC(253)를 포함할 수 있다.
일 실시 예로써, 터치 센서 IC(253)는, 디스플레이(210)의 특정 위치에 대한 터치 입력 또는 호버링 입력을 감지하기 위해 터치 센서(251)를 제어할 수 있다. 예를 들면, 터치 센서 IC(253)는 디스플레이(210)의 특정 위치에 대한 신호(예: 전압, 광량, 저항, 또는 전하량)의 변화를 측정함으로써 터치 입력 또는 호버링 입력을 감지할 수 있다. 터치 센서 IC(253)는 감지된 터치 입력 또는 호버링 입력에 관한 정보(예: 위치, 면적, 압력, 또는 시간)를 프로세서(예: 도 1의 프로세서(120))에 제공할 수 있다.
일 실시 예에 따르면, 터치 회로(250)의 적어도 일부(예: 터치 센서 IC(253))는 디스플레이 드라이버 IC(230) 또는 디스플레이(200)의 일부로 포함될 수 있다.
일 실시 예에 따르면, 터치 회로(250)의 적어도 일부(예: 터치 센서 IC(253))는 디스플레이 모듈(160)의 외부에 배치된 다른 구성요소(예: 보조 프로세서(123))의 일부로 포함될 수 있다.
일 실시 예에 따르면, 디스플레이 모듈(160)은 센서 모듈(176)의 적어도 하나의 센서(예: 지문 센서, 홍채 센서, 압력 센서 또는 조도 센서), 또는 이에 대한 제어 회로를 더 포함할 수 있다. 이 경우, 상기 적어도 하나의 센서 또는 이에 대한 제어 회로는 디스플레이 모듈(160)의 일부(예: 디스플레이(210) 또는 DDI(230)) 또는 터치 회로(250)의 일부에 임베디드될 수 있다. 예를 들면, 디스플레이 모듈(160)에 임베디드된 센서 모듈(176)이 생체 센서(예: 지문 센서)를 포함할 경우, 상기 생체 센서는 디스플레이(210)의 일부 영역을 통해 터치 입력과 연관된 생체 정보(예: 지문 이미지)를 획득할 수 있다. 다른 예를 들면, 디스플레이 모듈(160)에 임베디드된 센서 모듈(176)이 압력 센서를 포함할 경우, 상기 압력 센서는 디스플레이(210)의 일부 또는 전체 영역을 통해 터치 입력과 연관된 압력 정보를 획득할 수 있다. 일 실시 예에 따르면, 터치 센서(251) 또는 센서 모듈(176)은 디스플레이(210)의 픽셀 레이어의 픽셀들 사이에, 또는 상기 픽셀 레이어의 위에 또는 아래에 배치될 수 있다.
도 3은 일 실시 예에 따른 디스플레이 모듈(160)의 블록도이다.
도 3에 도시된 디스플레이 모듈(160)은 도 1 및/또는 도 2에 도시된 디스플레이 모듈(160)과 적어도 일부가 유사하거나 다른 실시예를 포함할 수 있다. 이하, 도 3을 결부하여, 미설명되거나 달라진 디스플레이 모듈(160)의 특징을 위주로 기재한다.
도 3을 참조하면, 일 실시 예에 따른 디스플레이 모듈(160)은, 디스플레이 패널(310), 데이터 제어부(320), 게이트 제어부(330), 타이밍 제어부(340), 및/또는 메모리(233)(예: 도 2의 메모리(233))를 포함할 수 있다.
일 실시 예에 따르면, DDI(예: 도 2의 DDI(230))는, 데이터 제어부(320), 게이트 제어부(330), 타이밍 제어부(340), 전원 공급 장치(350), 및/또는 메모리(233)(예: 도 1의 메모리(130), 도 2의 메모리(233))를 포함할 수 있다.
다양한 실시예들에 따르면, 데이터 제어부(320), 게이트 제어부(330), 타이밍 제어부(340), 및/또는 메모리(233)(예: 도 2의 메모리(233)) 중에서 적어도 일부는 DDI(230)(예: 도 2의 DDI(230))에 포함될 수 있다.
일 실시 예에 따르면, 데이터 제어부(320), 타이밍 제어부(340), 및/또는 메모리(233)(예: 도 2의 메모리(233))는 DDI(230)(예: 도 2의 DDI(230))에 포함되고, 게이트 제어부(330)는 디스플레이 패널(310)의 비표시 영역(예: 베젤 영역)에 배치될 수 있다.
일 실시 예에 따르면, 디스플레이 패널(310)은, 복수의 게이트 라인(GL)들과, 복수의 데이터 라인(DL)들을 포함할 수 있다. 예로써, 복수의 데이터 라인(DL)들은, 예를 들면, 제1 방향(예: y축 방향, 도 3에서 세로 방향)으로 형성되고, 지정된 간격을 두고 배치될 수 있다. 예로써, 복수의 게이트 라인(GL)들은, 상기 제1 방향에 실질적으로 수직된 제2 방향(예: x축 방향, 도 5에서 가로 방향)으로 형성되고, 지정된 간격을 두고 배치될 수 있다.
일 실시 예에 따르면, 복수의 게이트 라인(GL)들과 복수의 데이터 라인(DL)들이 교차하는 디스플레이 패널(310)의 일부 영역들 각각에는 픽셀(P)이 배치될 수 있다.
일 실시 예에 따르면, 각 픽셀(P)은 게이트 라인(GL) 및 데이터 라인(DL)과 전기적으로 연결됨에 따라 지정된 계조를 표시할 수 있다.
일 실시 예로서, 전원 공급 장치(350)는 디스플레이 패널(310)에 배치된 복수의 픽셀(P)들을 발광하기 위한 구동 전압(ELVDD, ELVSS)을 생성할 수 있다. 전원 공급 장치(350)는 구동 전압(ELVDD, ELVSS)을 디스플레이 패널(310)에 공급할 수 있다.
일 실시 예에 따르면, 픽셀(P)들은, 게이트 라인(GL)을 통해 스캔 신호들(예: 도 4의 Scan[n], SPWM[n])) 및 발광 신호들(예: 도 4의 발광 신호들(EM1, EM2))를 입력받고, 데이터 라인(DL)을 통해 데이터 신호를 입력받을 수 있다. 일 실시 예에 따르면, 픽셀(P)들은 마이크로 LED(light emitting diode)(또는 OLED(organic light emitting diode))를 구동하기 위한 전원으로서 고전위 전압(예: ELVDD 전압) 및 저전위 전압(예: ELVSS 전압)을 입력받을 수 있다.
일 실시 예에 따르면, 각 픽셀(P)은 마이크로 LED(예: 도 4의 마이크로 LED(410)) 및 상기 마이크로 LED(410)를 구동하기 위한 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))를 포함할 수 있다.
일 실시 예에 따르면, 각 픽셀(P)에 배치된 픽셀 구동 회로(420, 430)는, 스캔 신호들(Scan[n], SPWM[n]) 및 발광 신호들(EM1, EM2)에 기반하여 마이크로 LED(410)의 온(예: 활성화 상태) 또는 오프(예: 비활성화 상태)를 제어할 수 있다. 일 실시 예에 따르면, 각 픽셀(P)의 마이크로 LED(410)는 온 상태(예: 활성화 상태)가 되면, 데이터 신호에 대응하는 계조(예: 휘도)를 1 프레임 기간 동안(또는 1 프레임 기간 중 일부 동안) 표시할 수 있다.
일 실시 예에 따르면, 데이터 제어부(320)는 복수의 데이터 라인(DL)들을 구동할 수 있다. 일 실시 예에 따르면, 데이터 제어부(320)는 타이밍 제어부(340) 또는 프로세서(예: 도 1의 프로세서(120))로부터 적어도 하나의 동기 신호, 및 데이터 신호(예: 디지털 영상 데이터)를 입력받을 수 있다. 일 실시 예에 따르면, 데이터 제어부(320)는 기준 감마 전압 및 지정된 감마 커브를 이용하여 입력된 데이터 신호에 대응하는 데이터 전압(Data)(예: 아날로그 영상 데이터)을 결정할 수 있다. 일 실시 예에 따르면, 데이터 제어부(320)는 데이터 전압(Data)을 복수의 데이터 라인(DL)들에 인가함으로써, 상기 데이터 전압(Data)을 각 픽셀(P)에 공급할 수 있다.
일 실시 예에 따르면, 게이트 제어부(330)는 복수의 게이트 라인(GL)들을 구동할 수 있다. 일 실시 예에 따르면, 게이트 제어부(330)는 타이밍 제어부(340) 또는 프로세서(120)로부터 적어도 하나의 동기 신호를 입력받을 수 있다. 일 실시 예에 따르면, 게이트 제어부(330)는 상기 동기 신호에 기반하여 복수의 게이트 신호(Scan[n])들을 순차적으로 생성하고, 복수의 발광 신호들(EM1, EM2)을 순차적으로 생성할 수 있다. 게이트 제어부(330)는 생성된 게이트 신호(Scan[n])들 및 발광 신호들(EM1, EM2)을 게이트 라인(GL)들을 통해 제 1 픽셀(P1) 및 제 2 픽셀(P2)들에 순차적으로 공급할 수 있다.
예를 들면, 각 게이트 라인(GL)은 스캔 신호(Scan[n], SPWlM[n])들 인가되는 스캔 신호 라인들 및 발광 신호들이 인가되는 발광 신호 라인들을 포함할 수 있다.
일 실시 예에 따르면, 타이밍 제어부(340)는 게이트 제어부(330) 및 데이터 제어부(320)의 구동 타이밍을 제어할 수 있다. 일 실시 예에 따르면, 타이밍 제어부(540)는 프로세서(120)로부터 1 프레임 분량의 데이터 신호를 수신할 수 있다. 일 실시 예에 따르면, 타이밍 제어부(340)는 프로세서(120)로부터 입력된 데이터 신호(예: 디지털 영상 데이터)를 디스플레이 패널(310)의 해상도에 대응하도록 변환하고, 변환된 데이터 신호를 데이터 제어부(320)에 공급할 수 있다.
도 4는 일 실시 예에 따른 각 픽셀의 픽셀 구동 회로를 나타낸 회로도이다.
도 3 및 도 4를 참조하면, 일 실시 예에 따른 복수의 픽셀(400)들 각각은 픽셀 구동 회로(420, 430) 및 마이크로 LED(410)(또는 OLED)를 포함할 수 있다. 예로써, 픽셀 구동 회로(420, 430)는 마이크로 LED(410)를 구동하기 위한 제1 픽셀 구동 회로(420) 및 제2 픽셀 구동 회로(430)를 포함할 수 있다. 일 실시 예로써, 복수의 픽셀(400)들은 발광에서 비발광 구조(발광→비발광)로 동작할 수 있다.
일 실시 예에 따르면, 제1 픽셀 구동 회로(420)(예: PWM(plus width modulation) 신호 블록)는 복수의 TFT(thin film transistor) 및 적어도 하나의 커패시터를 포함할 수 있다. 제1 픽셀 구동 회로(420)는 마이크로 LED(410)의 발광 타이밍을 제어하기 위한 PWM 신호를 생성하고, PWM 신호를 제2 픽셀 구동 회로(430)에 공급할 수 있다.
일 실시 예에 따르면, 제2 픽셀 구동 회로(430)(예: CCG(constant current generation) 블록)는 복수의 TFT(thin film transistor) 및 적어도 하나의 커패시터를 포함할 수 있다. 제2 픽셀 구동 회로(430)는 입력되는 발광 신호들(EM1, EM2) 및 데이터 전압(Data)을 마이크로 LED(410)에 인가하여, 마이크로 LED(410)를 데이터 전압(Data)에 해당하는 계조로 발광시킬 수 있다.
일 실시 예에 따르면, 각 픽셀(400)의 픽셀 구동 회로(420, 430)는 11개의 트랜지스터(T1~T11) 및 2개의 커패시터(C1, C2)를 포함할 수 있다.
일 실시 예에 따르면, 각 픽셀(400)의 제1 픽셀 구동 회로(420)(예: PWM 신호 블록)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 및 제1 커패시터(C1)을 포함할 수 있다.
일 실시 예에 따르면, 각 픽셀(400)의 제2 픽셀 구동 회로(430)(예: CCG 블록)는 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 제10 트랜지스터(T10), 제11 트랜지스터(T11), 및 제2 커패시터(C2)(예: 스토리지 커패시터)를 포함할 수 있다.
다양한 실시예들에 따르면, 제1 트랜지스터(T1) 내지 제 11 트랜지스터(T11) 각각은 PMOS 트랜지스터와 NMOS 트랜지스터 중 어느 하나일 수 있다. 예로써, 제1 트랜지스터(T1) 내지 제 11 트랜지스터(T11)들은 동일한 극성 타입의 PMOS 트랜지스터일 수 있다. 다른 예로써, 제1 트랜지스터(T1) 내지 제 11 트랜지스터(T11)들은 동일한 극성 타입의 NMOS 트랜지스터일 수 있다.
다양한 실시예들에 따르면, 제1 트랜지스터(T1) 내지 제 11 트랜지스터(T11)들은, 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) TFT, 산화물 TFT, 또는 저온 폴리 옥사이드(Low Temperature Polycrystalline Oxide; LTPO) TFT 중에서 어느 하나로 구현될 수 있다.
일 실시 예에 따르면, 제1 픽셀 구동 회로(420)(예: PWM 신호 블록)의 제1 트랜지스터(T1)의 제1 단자(T1a)는 제1 발광 신호(EM1[n])가 공급되는 제1 발광 신호 라인과 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)의 제2 단자(T1b)는 VDD_PWM 신호 라인과 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)의 제3 단자(T1c)는 제2 트랜지스터(T2)의 제3 단자(T2c) 및 제3 트랜지스터(T3)의 제2 단자(T3b)와 전기적으로 연결될 수 있다. 일 실시 예로써, 제1 트랜지스터(T1)의 제1 단자(T1a)에는 제1 발광 신호(EM1[n])가 공급될 수 있다. 제1 트랜지스터(T1)의 제2 단자(T1b)에는 제6 트랜지스터(T6)의 제1 단자(T6a)의 노드(예: 게이트 노드)에 하이(high) 신호를 인가해주기 위한 DC 신호가 공급될 수 있다.
일 실시 예로써, 제1 트랜지스터(T1)는 데이터 라인을 통해 입력되는 데이터(data) 신호(예: 계조 데이터)를 제3 트랜지스터(T3)의 제1 단자(T3a)의 노드(예: T3의 게이트 노드)로 전달하기 위해 VDD 전압을 차단할 수 있다.
일 실시 예에 따르면, 제1 픽셀 구동 회로(420)(예: PWM 신호 블록)의 제2 트랜지스터(T2)의 제1 단자(T2a)는 제1 스캔 신호(scan[n])가 공급되는 제1 신호 라인과 전기적으로 연결될 수 있다. 제2 트랜지스터(T2)의 제2 단자(T2b)는 데이터(data) 신호가 공급되는 데이터 라인과 전기적으로 연결될 수 있다. 제2 트랜지스터(T2)의 제3 단자(T2c)는 제1 트랜지스터(T1)의 제3 단자(T1c) 및 제3 트랜지스터(T3)의 제2 단자(T3b)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제2 트랜지스터(T2)는 데이터 라인을 통해 입력되는 데이터(data) 신호(예: 계조 데이터)를 각 라인 별로 선택할 수 있도록 할 수 있다. 제2 트랜지스터(T2)는 데이터(data) 신호(예: 계조 데이터)를 제3 트랜지스터(T3)에 공급할 수 있다.
일 실시 예에 따르면, 제1 픽셀 구동 회로(420)(예: PWM 신호 블록)의 제3 트랜지스터(T3)의 제1 단자(T3a)는 제1 커패시터(C1)의 제2 단자 및 제4 트랜지스터(T4)의 제2 단자(T4b)와 전기적으로 연결될 수 있다. 제3 트랜지스터(T3)의 제2 단자(T3b)는 제1 트랜지스터(T1)의 제3 단자(T1c) 및 제2 트랜지스터(T2)의 제3 단자(T2c)와 전기적으로 연결될 수 있다. 제3 트랜지스터(T3)의 제3 단자(T3c)는 제4 트랜지스터(T4)의 제3 단자(T4c), 제5 트랜지스터(T5)의 제2 단자(T5b), 및 제8 트랜지스터(T8)의 제3 단자(T8c)와 전기적으로 연결될 수 있다. 제3 트랜지스터(T3)의 제1 단자(T3a)에는 스위프(sweep) 신호(예: 도 6의 Sweep) 신호)가 공급될 수 있다.
일 실시 예로써, 제3 트랜지스터(T3)는 제1 픽셀 구동 회로(420)(예: PWM 신호 블록)의 드라이빙 트랜지스터로 동작할 수 있다. 제3 트랜지스터(T3)는 입력된 데이터(data) 신호(예: 계조 데이터)에 따라 VDD에서 제6 트랜지스터(T6)의 제1 단자(T6a)의 노드(예: T6의 게이트 노드)로 흐르는 전류의 양을 제어할 수 있다.
일 실시 예에 따르면, 제1 픽셀 구동 회로(420)(예: PWM 신호 블록)의 제4 트랜지스터(T4)의 제1 단자(T4a)는 제2 스캔 신호(스캔 PWM(SPWM) 신호)가 공급되는 제2 스캔 신호 라인과 전기적으로 연결될 수 있다. 제4 트랜지스터(T4)의 제2 단자(T4b)는 제1 커패시터(C1) 및 제3 트랜지스터(T3)의 제1 단자(T3a)와 전기적으로 연결될 수 있다. 제4 트랜지스터(T4)의 제3 단자(T4c)는 제3 트랜지스터(T3)의 제3 단자(T3c), 제5 트랜지스터(T5)의 제2 단자(T5b), 및 제8 트랜지스터(T8)의 제3 단자(T8c)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제4 트랜지스터(T4)는 제3 트랜지스터(T3)의 Vth 특성을 보상하기 위해, 제3 트랜지스터(T3)와 다이오드 커넥션(diode connection) 회로를 구성할 수 있다.
일 실시 예에 따르면, 제1 픽셀 구동 회로(420)(예: PWM 신호 블록)의 제5 트랜지스터(T5)의 제1 단자(T5a)는 제2 발광 신호(EM2[n])가 공급되는 제2 발광 신호 라인과 전기적으로 연결될 수 있다. 제5 트랜지스터(T5)의 제2 단자(T5b)는 제3 트랜지스터(T3)의 제3 단자(T3c), 제4 트랜지스터(T4)의 제3 단자(T4c), 및 제8 트랜지스터(T8)의 제3 단자(T8c)와 전기적으로 연결될 수 있다. 제5 트랜지스터(T5)의 제3 단자(T5c)는 제6 트랜지스터(T6)의 제1 단자(T6a)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제5 트랜지스터(T5)는 입력되는 제2 발광 신호(EM2[n])에 기초하여 온(on)/오프(off)되어, VDD_PWM 신호 라인으로부터 제1 트랜지스터(T1), 제3 트랜지스터(T3), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)를 경유하여 흐르는 전류는 제어할 수 있다.
일 실시 예에 따르면, 제1 커패시터(C1)의 제1 단자는 스위프(sweep) 신호가 공급되는 스위프 신호 라인에 전기적으로 연결될 수 있다. 제1 커패시터(C1)의 제2 단자는 제3 트랜지스터(T3)의 제1 단자(T3a) 및 제4 트랜지스터(T4)의 제2 단자(T4b)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제1 커패시터(C1)는 제3 트랜지스터(T3)의 제1 단자(T3a)의 노드(예: T3의 게이트 노드)의 전압을 1 프레임 동안 저장하는 스토리지 커패시터로 동작할 수 있다. 또한, 제1 커패시터(C1)는 입력되는 스위프(sweep) 신호에 따라 제3 트랜지스터(T3)의 제1 단자(T3a)의 노드(예: T3의 게이트 노드)의 전압을 변경해주는 커플링 커패시터로 동작할 수 있다.
일 실시 예에 따르면, 제2 픽셀 구동 회로(430)(예: CCG 블록)의 제6 트랜지스터(T6)의 제1 단자(T6a)는 제2 커패시터(C2)(예: 스토리지 커패시터)의 제2 단자 및 제7 트랜지스터(T7)의 제2 단자(T7b)와 전기적으로 연결될 수 있다. 제6 트랜지스터(T6)의 제2 단자(T6b)는 제9 트랜지스터(T9)의 제3 단자(T9c) 및 제11 트랜지스터(T11)의 제3 단자(T11c)와 전기적으로 연결될 수 있다. 제6 트랜지스터(T6)의 제3 단자(T6c)는 제7 트랜지스터(T7)의 제3 단자(T7c)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제6 트랜지스터(T6)는 제2 픽셀 구동 회로(430)(예: CCG 블록)의 드라이빙 트랜지스터로 동작할 수 있다. 제6 트랜지스터(T6)는 VDD 라인(401)으로부터 마이크로 LED(410)를 경유하여 VSS 라인(402)까지 흐르는 전류를 제어할 수 있다. 즉, 제6 트랜지스터(T6)는 발광 패스에 흐르는 전류를 제어하여 마이크로 LED(410)의 발광 및 계조를 제어할 수 있다.
일 실시 예에 따르면, 제2 픽셀 구동 회로(430)(예: CCG 블록)의 제7 트랜지스터(T7)의 제1 단자(T7a)는 제2 SCCG(scan constant current generation) 신호(SCCG2[n])가 공급되는 제2 SCCG 신호 라인과 전기적으로 연결될 수 있다. 제7 트랜지스터(T7)의 제2 단자(T7b)는 제2 커패시터(C2)의 제2 단자, 제5 트랜지스터(T5)의 제3 단자(T5c), 및 제 6 트랜지스터(T6)의 제1 단자(T6a)와 전기적으로 연결될 수 있다. 제7 트랜지스터(T7)의 제3 단자(T7c)는 제6 트랜지스터(T6)의 제3 단자(T6c) 및 제10 트랜지스터(T10)의 제2 단자(T10b)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제7 트랜지스터(T7)는 제6 트랜지스터(T6)의 Vth 특성을 보상하기 위해, 제6 트랜지스터(T6)와 다이오드 커넥션(diode connection) 회로를 구성할 수 있다.
일 실시 예에 따르면, 제2 픽셀 구동 회로(430)(예: CCG 블록)의 제8 트랜지스터(T8)의 제1 단자(T8a)는 리셋 신호(VST[n])가 공급되는 리셋 신호 라인에 전기적으로 접속될 수 있다. 제8 트랜지스터(T8)의 제2 단자(T8b)는 초기화 전압 신호(VINT)가 공급되는 초기화 전압 신호 라인에 전기적으로 접속될 수 있다. 제8 트랜지스터(T8)의 제3 단자(T8c)는 제3 트랜지스터(T3)의 제3 단자(T3c), 제4 트랜지스터(T4)의 제3 단자(T4c), 및 제5 트랜지스터(T5)의 제2 단자(T5b)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제8 트랜지스터(T8)는 입력되는 리셋 신호(VST[n])에 기초하여 온(on)/오프(off)되어, 제3 트랜지스터(T3)의 제1 단자(T3a)의 노드(예: T3의 게이트 노드)를 초기화 및 바이어스(bias)를 인가할 수 있다.
일 실시 예에 따르면, 제2 픽셀 구동 회로(430)(예: CCG 블록)의 제9 트랜지스터(T9)의 제1 단자(T9a)는 제1 발광 신호(EM1[n])가 공급되는 제1 발광 신호 라인 및 제10 트랜지스터(T10)의 제1 단자(T10a)와 전기적으로 연결될 수 있다. 제9 트랜지스터(T9)의 제2 단자(T9b)는 마이크로 LED(410)의 캐소드 단자와 전기적으로 연결될 수 있다. 제9 트랜지스터(T9)의 제3 단자(T9c)는 제6 트랜지스터(T6)의 제2 단자(T6b) 및 제11 트랜지스터(T11)의 제3 단자(T11c)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제9 트랜지스터(T9)는 입력되는 제1 발광 신호(EM1[n]에 기초하여 온(on)/오프(off)되어, VDD 라인(401)으로부터 시작하여 마이크로 LED(410), 제6 트랜지스터(T6), 제10 트랜지스터(T10)를 경유하여 VSS 라인(402)까지 흐르는 전류를 제어할 수 있다. 즉, 제9 트랜지스터(T9)는 발광 패스에 흐르는 전류를 제어할 수 있다.
일 실시 예에 따르면, 제2 픽셀 구동 회로(430)(예: CCG 블록)의 제10 트랜지스터(T10)의 제1 단자(T10a)는 제1 발광 신호(EM1[n])가 공급되는 제1 발광 신호 라인 및 제9 트랜지스터(T9)의 제1 단자(T9a)와 전기적으로 연결될 수 있다. 제10 트랜지스터(T10)의 제2 단자(T10b)는 제6 트랜지스터(T6)의 제3 단자(T6c) 및 제7 트랜지스터(T7)의 제3 단자(T7c)와 전기적으로 연결될 수 있다. 제10 트랜지스터(T10)의 제3 단자(T10c)는 VSS 전압이 공급되는 VSS 라인(402)과 전기적으로 연결될 수 있다.
일 실시 예로써, 제10 트랜지스터(T10)는 제1 발광 신호(EM1[n])에 기초하여 온(on)/오프(off)되어, VDD 라인(401)으로부터 시작하여 마이크로 LED(410), 제9 트랜지스터(T9), 제6 트랜지스터(T6)를 경유하여 VSS 라인(402)까지 흐르는 전류를 제어할 수 있다. 즉, 제10 트랜지스터(T10)는 발광 패스에 흐르는 전류를 제어할 수 있다.
일 실시 예에 따르면, 제2 픽셀 구동 회로(430)(예: CCG 블록)의 제11 트랜지스터(T11)의 제1 단자(T11a)는 제1 SCCG(scan constant current generation) 신호(SCCG1[n])가 공급되는 제1 SCCG 신호 라인과 전기적으로 연결될 수 있다. 제11 트랜지스터(T11)의 제2 단자(T11b)는 제6 트랜지스터(T6)의 Vth 특성 보상을 하기 위한 보상전압(Vref)이 공급되는 보상전압 라인과 전기적으로 연결될 수 있다. 제11 트랜지스터(T11)의 제3 단자(T11c)는 제6 트랜지스터(T6)의 제2 단자(T6b) 및 제9 트랜지스터(T9)의 제3 단자(T9c)와 전기적으로 연결될 수 있다. 일 예로써, 제6 트랜지스터(T6)의 Vth 특성 보상을 하기 위한 보상전압(Vref)은 레드 픽셀, 그린 픽셀, 블루 픽셀 별로 각각 입력될 수 있다. 다른 예로써, 제6 트랜지스터(T6)의 Vth 특성 보상을 하기 위한 보상전압(Vref)은 레드 픽셀, 그린 픽셀, 블루 픽셀에 공통으로 입력될 수 있다.
일 실시 예에 따르면, 제2 커패시터(C2)의 제1 단자는 VDD 전압이 공급되는 VDD 라인(401)과 전기적으로 연결될 수 있다. 제2 커패시터(C2)의 제2 단자는 제5 트랜지스터(T5)의 제3 단자(T5c), 제6 트랜지스터(T6)의 제1 단자(T6a), 및 제7 트랜지스터(T7)의 제2 단자(T7b)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제2 커패시터(C2)는 제6 트랜지스터(T6)의 제1 단자(T6a)의 노드(예: T6의 게이트 노드)의 전압을 1 프레임 동안 홀딩(holding)할 수 있다.
일 실시 예로써, 제2 커패시터(C2)는 제1 커패시터(C1) 대비 커패시터 용량이 2배 이상 크게 형성될 수 있다.
다양한 실시예들에 따르면, 마이크로 LED(410)는 제2 픽셀 구동 회로(430)(예: CCG 블록)가 형성된 영역에 배치될 수 있다.
일 실시 예로써, LED(410)는 VDD 라인(401)로부터 시작하여 제9 트랜지스터(T9), 제 6 트랜지스터(T6), 및 제10 트랜지스터(T10)를 경유하고, VSS 라인(402)까지 이어지는 발광 패스 중에서 어느 한 곳에 위치할 수 있다.
일 실시 예로써, 마이크로 LED(410)는 VDD 라인(401)로부터 시작하여 제9 트랜지스터(T9), 제 6 트랜지스터(T6), 및 제10 트랜지스터(T10)를 경유하고, VSS 라인(402)까지 이어지는 발광 패스 중에서 제 9 트랜지스터(T9)와 전기적으로 연결될 수 있고, 제 9 트랜지스터(T9)와 인접한 위치에 배치될 수 있다. 일 예로써, 마이크로 LED(410)의 애노드 단자는 VDD 전압이 공급되는 VDD 라인(401)과 전기적으로 연결될 수 있다. 마이크로 LED(410)의 캐소드 단자는 제9 트랜지스터(T9)의 제2 단자(T9b)와 전기적으로 연결될 수 있다.
다른 실시 예로써, 마이크로 LED(410)는 VDD 라인(401)로부터 시작하여 제9 트랜지스터(T9), 제 6 트랜지스터(T6), 및 제10 트랜지스터(T10)를 경유하고, VSS 라인(402)까지 이어지는 발광 패스 중에서 제10 트랜지스터(T10)와 전기적으로 연결될 수 있고, 제 10 트랜지스터(T10)와 인접한 위치에 배치될 수 있다. 일 예로써, 마이크로 LED(410)의 애노드 단자는 제10 트랜지스터(T10)의 제3 단자(T10c)와 전기적으로 연결될 수 있다. 마이크로 LED(410)의 캐소드 단자는 VSS 전압이 공급되는 VSS 라인(402)과 전기적으로 연결될 수 있다.
일 실시 예에 따르면, 데이터(data) 신호(예: 계조 데이터)는 이미지에 따른 전압값을 입력하는 신호로써, 데이터 라인(DL)을 통해 제2 트랜지스터(T2)에 공급될 수 있다.
일 실시 예에 따르면, 스위프(sweep) 신호(예: 도 6의 Sweep) 신호)는 제1 픽셀 구동 회로(420)(예: PWM 신호 블록)의 동작을 위한 삼각 형태 또는 일정한 기울기를 가지는 파형일 수 있다.
일 실시 예에 따르면, 제1 발광 신호(EM1[n]) 및 제2 발광 신호(EM2[n])는 발광 패스를 제어하여, 픽셀(400)의 발광 및 비발광 조건을 제어할 수 있다.
일 실시 예에 따르면, 제1 스캔 신호(Scan[n])는 각 라인 별로 데이터(data) 신호(예: 계조 데이터)를 선택할 수 있도록 제2 트랜지스터(T2)에 공급될 수 있다.
일 실시 예에 따르면, 리셋 신호(VST[n])는 제8 트랜지스터(T8)에 입력되어 제3 트랜지스터(T3)의 제1 단자(T3a)의 노드(예: T3의 게이트 노드)를 초기화 시킬 수 있다.
일 실시 예에 따르면, 제1 SCCG(constant current generation) 신호(SCCG1[n])는 제11 트랜지스터(T11)에 공급되어, 제6 트랜지스터(T6)의 Vth 특성 보상 시 보상전압(Vref)이 제6 트랜지스터(T6)의 제3 단자(T6c)(예: 소스 단자)로 공급되도록 할 수 있다.
일 실시 예에 따르면, 제2 SCCG(constant current generation) 신호(SCCG2[n])는 제6 트랜지스터(T6)의 Vth 특성 보상 시 제7 트랜지스터(T7)에 공급되어, 제6 트랜지스터(T6)와 제7 트랜지스터(T7)가 다이오드 커넥션(diode connection) 회로를 구성되도록 할 수 있다.
일 실시 예에 따르면, VDD_PAM 신호는 VDD 라인(401)에 공급되어 마이크로 LED(410)로 흐르는 전류의 소스 전원 신호일 수 있다.
일 실시 예에 따르면, VDD_PWM 신호는 제6 트랜지스터(T6)의 제1 단자(T6a)의 노드(예: T6의 게이트 노드)를 하이(high)로 인가해주기 위한 DC 신호일 수 있다.
일 실시 예에 따르면, VSS는 마이크로 LED(410)의 발광에 사용된 전류의 저전위 전원 신호일 수 있다.
일 실시 예에 따르면, 초기화 전압 신호(VINT)는 제3 트랜지스터(T3)의 제1 단자(T3a)의 노드(예: T3의 게이트 노드) 및 제6 트랜지스터(T6)의 제1 단자(T6a)의 노드(T6)(예: T6의 게이트 노드)의 초기화 전압을 결정하는 신호일 수 있다.
일 실시 예에 따르면, 보상전압(Vref)은 제6 트랜지스터(T6)의 Vth를 보상하기 위한 기준전압일 수 있다. 보상전압(Vref)은 레드 픽셀, 그린 픽셀, 블루 픽셀 각각에 별도로 입력되거나, 또는 레드 픽셀, 그린 픽셀, 블루 픽셀에 공통으로 입력될 수도 있다.
도 5는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제1 기간의 동작 방법을 나타내는 도면이다. 도 6은 제1 기간에 픽셀에 입력되는 파형들을 나타내는 도면(600)이다.
도 21은 픽셀 구동 회로의 동작의 시뮬레이션 결과로써, 따른 2 싸이클의 전체 파형을 나타내는 도면(2100)이다. 도 22는 픽셀 구동 회로의 동작의 시뮬레이션 결과로써, 1 듀티(duty)의 파형을 나타내는 도면(2200)이다.
도 4, 도 5, 도 6, 도 21, 및 도 22를 참조하면, 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 중 제1 기간에, 발광 패스를 차단할 수 있다.
일 실시 예로써, 제1 기간에는 도 6에 도시된 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)가 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))에 공급될 수 있다.
일 실시 예로써, 제1 기간에는 제5 트랜지스터(T5)가 온(on) 상태가 될 수 있다. 제1 기간에는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 제10 트랜지스터(T10), 및 제11 트랜지스터(T11)가 오프(off) 상태가 될 수 있다.
일 실시 예로써, 제1 발광 신호(EM1[n])가 하이(high)로 전압으로 공급되어 VDD 라인(401)으로부터 시작하여 제6 트랜지스터(T6)를 경유하여 VSS 라인(402)까지의 발광 패스의 전류를 차단할 수 있다.
도 7은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제2 기간의 동작 방법을 나타내는 도면이다. 도 8은 제2 기간에 픽셀에 입력되는 파형들을 나타내는 도면(800)이다.
도 4, 도 7, 도 8, 도 21, 및 도 22를 참조하면, 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 중 제2 기간에, 제1 픽셀 구동 회로(420)(예: PWM 신호 블록)의 드라이빙 트랜지스터인 제3 트랜지스터(T3)의 게이트 노드 및 제2 픽셀 구동 회로(430)(예: CCG 블록)의 드라이빙 트랜지스터인 제6 트랜지스터(T6)의 게이트 노드를 초기화할 수 있다.
일 실시 예로써, 제2 기간에는 도 8에 도시된 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)가 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))에 공급될 수 있다.
일 실시 예로써, 제2 기간에는 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 및 제8 트랜지스터(T8)가 온(on) 상태가 될 수 있다. 제2 기간에는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제7 트랜지스터(T7), 제9 트랜지스터(T9), 제10 트랜지스터(T10), 및 제11 트랜지스터(T11)가 오프(off) 상태가 될 수 있다.
일 실시 예로써, 제2 기간에는 리셋 신호(VST) 및 제2 스캔 신호(SPWM)를 로우(low)로 공급하여, 제3 트랜지스터(T3)의 게이트 노드 및 제6 트랜지스터(T6)의 게이트 노드를 초기화활 수 있다. 이때, 제3 트랜지스터(T3) 및 제6 트랜지스터(T6)는 모드 온(on) 상태가 될 수 있다.
도 9는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제3 기간의 동작 방법을 나타내는 도면이다. 도 10은 제3 기간에 픽셀에 입력되는 파형들을 나타내는 도면(1000)이다.
도 4, 도 9, 도 10, 도 21, 및 도 22를 참조하면, 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 중 제3 기간에, 제3 트랜지스터(T3) 및 제6 트랜지스터(T6)의 Vth 특성을 보상하고, 데이터(data) 신호(예: 계조 데이터)를 공급할 수 있다.
일 실시 예로써, 제3 기간에는 도 10에 도시된 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)가 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))에 공급될 수 있다.
일 실시 예로써, 제3 기간에는 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 및 제 11 트랜지스터(T11)가 온(on) 상태가 될 수 있다. 제3 기간에는 제1 트랜지스터(T1), 제5 트랜지스터(T5), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 및 제10 트랜지스터(T10)가 오프(off) 상태가 될 수 있다.
일 실시 예로써, 제3 기간에서 제3 트랜지스터(T3)의 Vth 특성을 보상할 때, 제3 트랜지스터(T3)의 Vth 특성 보상 값을 데이터 라인을 통해 입력되는 PWM 계조 데이터(data) 신호에 반영하여 제1 커패시터(C1)에 저장될 수 있다. 제6 트랜지스터(T6)의 제2 단자(T6b)와 제11 트랜지스터(T11)가 연결되어 제6 트랜지스터(T6)의 Vth 값이 반영된 데이터(data) 신호가 제2 커패시터(C2)에 저장될 수 있다. 이를 통해, 제1 커패시터(C1)에는 제3 트랜지스터(T3)의 Vth 특성이 보상된 값이 반영된 데이터(data) 전압이 저장되고, 제2 커패시터(C2)에는 제6 트랜지스터(T6)의 Vth 특성이 반영된 데이터 전압이 저장될 수 있다.
도 11은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제4 기간의 동작 방법을 나타내는 도면이다. 도 12는 제4 기간에 픽셀에 입력되는 파형들을 나타내는 도면(1200)이다.
도 4, 도 11, 도 12, 도 21, 및 도 22를 참조하면, 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 중 제4 기간에, 발광 패스를 온(on)시키고 스위프(sweep) 신호를 공급할 수 있다.
일 실시 예로써, 제4 기간에는 도 12에 도시된 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)가 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))에 공급될 수 있다.
일 실시 예로써, 제4 기간에는 제1 트랜지스터(T1), 제3 트랜지스터(T3), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제9 트랜지스터(T9), 및 제 10 트랜지스터(T11)가 온(on) 상태가 될 수 있다. 제4 기간에는 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 및 제10 트랜지스터(T10)가 오프(off) 상태가 될 수 있다.
일 실시 예로써, 제4 기간에서 제1 발광 신호(ElM1) 및 제2 발광 신호(EM2)가 로우(low) 전압으로 공급되어, VDD 라인(401), 마이크로 LED(410), 제6 트랜지스터(T6), 및 VSS 라인(402)을 경유하여 전류가 흐르도록 할 수 있다. 스위프(sweep) 신호의 전압에 따라 제1 커패시터(C1)에 저장되어 있는 제3 트랜지스터(T3)의 게이트 전업이 커플링되어 점차적으로 전압이 점점 내려가며, 특정 시간에 도달하면 제3 트랜지스터(T3)가 온(on) 상태가 되도록 할 수 있다. 제3 트랜지스터(T3)가 온(on) 상태가 되어 데이터(data) 신호(예: 계조 데이터)를 이용하여 발광 시간을 조절 하는 PWM 구동이 되도록 할 수 있다.
도 13은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제5 기간의 동작 방법을 나타내는 도면이다. 도 14는 제5 기간에 픽셀에 입력되는 파형들을 나타내는 도면(1400)이다.
도 4, 도 13, 도 14, 도 21, 및 도 22를 참조하면, 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 중 제5 기간에, 듀티(duty) 구동을 통해 발광 패스를 차단할 수 있다.
일 실시 예로써, 제5 기간에는 도 14에 도시된 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)가 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))에 공급될 수 있다.
일 실시 예로써, 제5 기간에는 제3 트랜지스터(T3) 및 제5 트랜지스터(T5)가 온(on) 상태가 될 수 있다. 제5 기간에는 제1 트랜지스터(T1), 제2트랜지스터(T2), 제4 트랜지스터(T4), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 제 10 트랜지스터(T10), 및 제11 트랜지스터(T11)가 오프(off) 상태가 될 수 있다.
일 실시 예로써, 제5 기간에서 제1 발광 신호(EM1)가 하이(high)로 전압으로 공급되어 발광 패스가 차단될 수 있다. 일 실시 예로써, 1 프레임에 2~6 듀티(duty) 구동을 하기 위하여 매 듀티 마다 제5 기간 및 후술되는 제6 내지 제8 기간의 동작을 반복하여 수행할 수 있다.
도 15는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제6 기간의 동작 방법을 나타내는 도면이다. 도 16은 제6 기간에 픽셀에 입력되는 파형들을 나타내는 도면(1600)이다.
도 4, 도 15, 도 16, 도 21, 및 도 22를 참조하면, 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 중 제6 기간에, 듀티 구동을 수행하여 제1 픽셀 구동 회로(420)(예: PWM 신호 블록)의 제6 트랜지스터(T6)의 게이트 노드를 초기화할 수 있다.
일 실시 예로써, 제6 기간에는 도 16에 도시된 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)가 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))에 공급될 수 있다.
일 실시 예로써, 제6 기간에는 제3 트랜지스터(T3), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 및 제8 트랜지스터(T8)가 온(on) 상태가 될 수 있다. 제6 기간에는 제1 트랜지스터(T1), 제2트랜지스터(T2), 제4 트랜지스터(T4), 제7 트랜지스터(T7), 제9 트랜지스터(T9), 제 10 트랜지스터(T10), 및 제11 트랜지스터(T11)가 오프(off) 상태가 될 수 있다.
일 실시 예로써, 제6 기간에서 제5 트랜지스터(T5) 및 제8 트랜지스터(T8)이 온(on) 상태가 되어, 초기화 전압(VINT)이 제6 트랜지스터(T6)의 게이트 노드로 공급될 수 있다. 이때, 제6 트랜지스터(T6)는 다시 오프(off) 상태가 될 수 있다.
도 17은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제7 기간의 동작 방법을 나타내는 도면이다. 도 18은 제7 기간에 픽셀에 입력되는 파형들을 나타내는 도면(1800)이다.
도 4, 도 17, 도 18, 도 21, 및 도 22를 참조하면, 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 중 제7 기간에, 듀티 구동을 수행하여 제6 트랜지스터(T6)의 Vth 특성을 보상할 수 있다.
일 실시 예로써, 제7 기간에는 도 18에 도시된 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)가 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))에 공급될 수 있다.
일 실시 예로써, 제7 기간에는 제3 트랜지스터(T3), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 및 제11 트랜지스터(T11)가 온(on) 상태가 될 수 있다. 제7 기간에는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 및 제10 트랜지스터(T10)가 오프(off) 상태가 될 수 있다.
일 실시 예로써, 제7 기간에서 제2 발광 신호(EM2)가 하이(high)로 전압으로 공급되어 발광 패스가 차단될 수 있다. 제7 트랜지스터( T7) 및 도 11 트랜지스터(T11)가 온(on)되어 보상전압(Vref)에서 제6 트랜지스터(T6)의 Vth 특성이 반영된 전압이 제2 커패시터(C2)에 저장될 수 있다.
도 19는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제8 기간의 동작 방법을 나타내는 도면이다. 도 20은 제8 기간에 픽셀에 입력되는 파형들을 나타내는 도면(2000)이다.
도 4, 도 19, 도 20, 도 21, 및 도 22를 참조하면, 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 중 제8 기간에, 듀티 구동을 수행하여 마이크로 LED(410)를 발광시킬 수 있다.
일 실시 예로써, 제8 기간에는 도 20에 도시된 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)가 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))에 공급될 수 있다.
일 실시 예로써, 제8 기간에는 제1 트랜지스터(T1), 제3 트랜지스터(T3), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제9 트랜지스터(T9), 및 제10 트랜지스터(T10)가 온(on) 상태가 될 수 있다. 제8 기간에는 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 및 제11 트랜지스터(T11)가 오프(off) 상태가 될 수 있다.
일 실시 예로써, 제8 기간에서 제1 발광 신호(EM1) 및 제2 발광 신호(EM2)가 로우(low) 전압으로 공급되어 발광 패스가 오픈(open)되고, 마이크로 LED(410)가 발광할 수 있다.
도 21 및 도 22를 참조하면, 도 4에 도시된 픽셀(400)의 픽셀 구동 회로(420, 430)에 2 싸이클 동안 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)를 입력한 결과, 픽셀의 색감이 변경되는 것을 방지하고, 디스플레이의 화질 특성이 향상될 수 있다.
본 개시의 실시 예에 따른 픽셀 구동 회로(420, 430) 및 마이크로 LED(410)를 포함하는 픽셀(400)들이 적용된 전자 장치는, 제2 픽셀 구동 회로(430)(예: CCG 블록)에 배치된 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 소스 단자에 공급되는 보상전압(Vref)이 레드 픽셀, 그린 픽셀, 블루 픽셀 각각에 별도로 입력되거나, 또는 레드 픽셀, 그린 픽셀, 블루 픽셀에 공통으로 입력될 수도 있다. 마이크로 LED(410)의 발광 시 컬러 별로 다른 픽셀 전류가 흐르도록 할 수 있다.
본 개시의 실시 예에 따른 픽셀 구동 회로(420, 430) 및 마이크로 LED(410)를 포함하는 픽셀(400)들이 적용된 전자 장치는, 제2 픽셀 구동 회로(430)(예: CCG 블록)에 배치된 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 특성을 보상하기 위하여 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 소스 단자에 제11 트랜지스터(T11)을 연결하여 보상전압(Vref)이 공급되도록 할 수 있다. 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))와 제7 트랜지스터(T7)를 다이오드 커넥션(diode connection) 회로로 구성할 수 있다.
본 개시의 실시 예에 따른 픽셀 구동 회로(420, 430) 및 마이크로 LED(410)를 포함하는 픽셀(400)들이 적용된 전자 장치는, 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제8 트랜지스터(T8)를 이용하여 초기화 전압(VINT)으로 제1 픽셀 구동 회로(420)(예: PWM 신호 블록)에 배치된 드라이빙 트랜지스터(예: 제3 트랜지스터(T3)) 및 제2 픽셀 구동 회로(430)(예: CCG 블록)에 배치된 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 게이트 노드들을 함께 초기화할 수 있다.
본 개시의 실시 예에 따른 픽셀 구동 회로(420, 430) 및 마이크로 LED(410)를 포함하는 픽셀(400)들이 적용된 전자 장치는, 마이크로 LED(410)가 발광 패스 중 어느 한 위치에 배치될 수 있다. VDD 라인(401)과 인접한 위치에 마이크로 LED(410)가 배치될 수도 있고, VSS 라인(V402)과 인접한 위치에 마이크로 LED(410)가 배치될 수도 있다.
본 개시의 실시 예에 따른 픽셀 구동 회로(420, 430) 및 마이크로 LED(410)를 포함하는 픽셀(400)들이 적용된 전자 장치는, 듀티(duty) 구동 마다 제2 픽셀 구동 회로(430)(예: CCG 블록)에 배치된 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 게이트 노드를 초기화하고, Vth 특성 보상 동작이 반복하여 수행되도록 할 수 있다. 제1 커패시터(C1)에 저장된 전압은 프레임 단위로 초기화 될 수 있다. 제3 트랜지스터(T3)의 Vth 특성 보상, 스위프(Sweep) 커플링이 반복하여 수행될 수 있다. 제2 커패시터(C2)에 저장된 전압값은 듀티(duty) 단위로 초기화, 제6 트랜지스터(T6)의 Vth 특성 보상, 보상전압(Vref)의 입력 동작이 반복하여 수행될 수 있다.
본 개시의 실시 예에 따른 픽셀 구동 회로(420, 430) 및 마이크로 LED(410)를 포함하는 픽셀(400)들이 적용된 전자 장치는, 듀티(duty) 구동 마다 제2 픽셀 구동 회로(430)(예: CCG 블록)에 배치된 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 특성 보상이 반복하여 수행될 수 있다.
본 개시의 실시 예에 따른 픽셀 구동 회로(420, 430) 및 마이크로 LED(410)를 포함하는 픽셀(400)들이 적용된 전자 장치는, 프레임 당 제1 픽셀 구동 회로(420)(예: PWM 신호 블록)에 배치된 드라이빙 트랜지스터(예: 제3 트랜지스터(T3)) 및 제2 픽셀 구동 회로(430)(예: CCG 블록)에 배치된 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 초기화 및 Vth 특성 보상의 동작의 횟수가 상이할 수 있다.
본 개시의 실시 예에 따른 픽셀 구동 회로(420, 430) 및 마이크로 LED(410)를 포함하는 픽셀(400)들이 적용된 전자 장치는, 제2 픽셀 구동 회로(430)(예: CCG 블록)에 배치된 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 특성 보상 값을 유지할 수 있다. 이를 위해, 제1 픽셀 구동 회로(420)(예: PWM 신호 블록)에 배치된 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 드레인 단자에 전기적으로 연결된 제1 커패시터(C1)의 용량에 대비하여 제2 커패시터(C2)의 용량을 2배 이상 크게 형성할 수 있다.
도 23은 본 개시의 전자 장치의 픽셀의 동작 결과와 비교 예의 픽셀의 동작 결과를 비교하여 나타내는 도면이다. 도 24는 본 개시의 전자 장치의 픽셀의 동작 결과의 파형을 나타내는 도면(2400)이다. 도 25는 비교 예의 픽셀의 동작 결과를 비교하여 나타내는 도면(2500)이다.
도 23 내지 도 25를 참조하면, 본 개시의 전자 장치의 픽셀(예: 도 4의 픽셀(400))의 동작 시, 보상전압(Vref)을 -3V, -2V, -1V, 0V, 1V, 2V, 3V, 4V로 변경 시, 마이크로 LED(또는 OLED)의 휘도 제어가 정상적으로 이루어지는 것을 확인할 수 있다. 예로써, 도 24에서 2410은 보상전압(Vref)이 -3V인 경우의 파형, 2420은 보상전압(Vref)이 -2인 경우의 파형, 2430은 보상전압(Vref)이 -1V인 경우의 파형, 2440은 보상전압(Vref)이 0V인 경우의 파형, 2450은 보상전압(Vref)이 1V인 경우의 파형, 2460은 보상전압(Vref)이 2~4V인 경우의 파형을 나타낸다. 예로써, 도 25에서 2510은 보상전압(Vref)이 -3V인 경우의 파형, 2520은 보상전압(Vref)이 -2V인 경우의 파형, 2530은 보상전압(Vref)이 -1V인 경우의 파형, 2540은 보상전압(Vref)이 0V인 경우의 파형을 나타낸다.
본 개시의 전자 장치의 픽셀(400)의 동작 결과와 비교 예의 픽셀(9TR-2Cap)의 동작 결과를 비교하면, 본 개시의 전자 장치의 픽셀(400)은 마이크로 LED(또는 OLED)의 휘도 제어가 정상적으로 이루어지는 반면, 비교 예는 마이크로 LED(또는 OLED)의 휘도 제어가 정상적으로 유지되지 않는 것을 확인할 수 있다.
도 26은 본 개시의 전자 장치의 픽셀의 동작 시 마이크로 LED(또는 OLED)의 계조 제어가 정상적으로 이루어지는 것을 나타내는 도면이다. 도 27은 본 개시의 전자 장치의 픽셀의 동작 결과의 파형을 나타내는 도면(2700)이다. 도 28은 비교 예의 픽셀의 동작 결과를 비교하여 나타내는 도면(2800)이다.
도 26 내지 도 28을 참조하면, 본 개시의 전자 장치의 픽셀(예: 도 4의 픽셀(400))의 동작 시, 보상전압(Vref)을 -2V로 공급하고, 데이터(data)(예: 계조 데이터) 전압(Vdata)을 2~8V로 공급한 경우에 타겟 전류 값이 6.3uA로 유지되어 마이크로 LED(또는 OLED)의 휘도 제어가 정상적으로 이루어지는 것을 확인할 수 있다.
예로써, 도 27에서 2710은 데이터(data)(예: 계조 데이터) 전압(Vdata)이 2V인 경우의 파형, 2720은 데이터(data)(예: 계조 데이터) 전압(Vdata)이 3V인 경우의 파형, 2730은 데이터(data)(예: 계조 데이터) 전압(Vdata)이 4V인 경우의 파형, 2740은 데이터(data)(예: 계조 데이터) 전압(Vdata)이 5V인 경우의 파형, 2750은 데이터(data)(예: 계조 데이터) 전압(Vdata)이 6V인 경우의 파형, 2760은 데이터(data)(예: 계조 데이터) 전압(Vdata)이 7V인 경우의 파형, 2770은 데이터(data)(예: 계조 데이터) 전압(Vdata)이 8V인 경우의 파형을 나타낸다.
본 개시의 전자 장치의 픽셀(400)의 동작 결과와 비교 예의 픽셀(9TR-2Cap)의 동작 결과를 비교하면, 본 개시의 전자 장치의 픽셀(400)은 마이크로 LED(또는 OLED)의 휘도 제어가 정상적으로 이루어지는 반면, 비교 예는 마이크로 LED(또는 OLED)의 휘도 제어가 정상적으로 유지되지 않는 것을 확인할 수 있다.
도 29는 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 Vth 특성 보상 값을 나타내는 도면이다. 도 30은 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면(3000)이다. 도 31은 비교 예의 픽셀의 동작 시 드라이빙 트랜지스터의 Vth 특성 보상 값을 나타내는 도면이다. 도 32는 비교 예의 드라이빙 트랜지스터의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면(3200)이다.
도 29 내지 도 32를 참조하면, 본 개시의 전자 장치의 픽셀(예: 도 4의 픽셀(400))의 동작 시, 제1 픽셀 구동 회로(420)(예: 신호 블록)에 배치된 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 Vth 편차, 평균 전류(I_Avg), 및 편차(del%)를 확인한 결과, Vth 편차가 최대 0.3% 이하의 차이가 발생하는 것을 확인할 수 있다. 반면, 비교 예는 드라이빙 트랜지스터의 Vth 편차, 평균 전류(I_Avg), 및 편차(del%)를 확인한 결과, Vth 편차가 최대 8.1%의 차이가 발생하는 것을 확인할 수 있다. 예로써, 도 30에서 3010은 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 Vth 편차가 0.6V인 경우의 파형, 3020은 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 Vth 편차가 -0.6V인 경우의 파형을 나타낸다. 예로써, 도 32에서 3210은 비교 예의 드라이빙 트랜지스터의 Vth 편차가 0.6V인 경우의 파형, 3220은 비교 예의 드라이빙 트랜지스터의 Vth 편차가 -0.6V인 경우의 파형을 나타낸다. 따라서, 비교 예의 픽셀보다 본 개시의 전자 장치의 픽셀(예: 도 4의 픽셀(400))의 Vth 편차가 더 적에 발생하여, 디스플레이의 표시 품질을 향상시킬 수 있다.
도 33은 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 특성 보상 값을 나타내는 도면이다. 도 34는 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면(3400)이다. 도 35는 비교 예의 픽셀의 동작 시 드라이빙 트랜지스터의 Vth 특성 보상 값을 나타내는 도면이다. 도 36은 비교 예의 드라이빙 트랜지스터의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면(3600)이다.
도 33 내지 도 36을 참조하면, 본 개시의 전자 장치의 픽셀(예: 도 4의 픽셀(400))의 동작 시, 제2 픽셀 구동 회로(430)(예: CCG 블록)에 배치된 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 편차, 평균 전류(I_Avg), 및 편차(del%)를 확인한 결과, Vth 편차가 최대 12% 이하의 차이가 발생하는 것을 확인할 수 있다. 반면, 비교 예는 드라이빙 트랜지스터의 Vth 편차, 평균 전류(I_Avg), 및 편차(del%)를 확인한 결과, Vth 편차가 최대 63%의 차이가 발생하는 것을 확인할 수 있다. 예로써, 도 34에서 3410은 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 편차가 0.6V인 경우의 파형, 3420은 드라이빙 트랜지스터(예: 제6 트랜지스터(T3))의 Vth 편차가 -0.6V인 경우의 파형을 나타낸다. 예로써, 도 36에서 3610은 비교 예의 드라이빙 트랜지스터의 Vth 편차가 0.6V인 경우의 파형, 3620은 비교 예의 드라이빙 트랜지스터의 Vth 편차가 -0.6V인 경우의 파형을 나타낸다. 따라서, 비교 예의 픽셀보다 본 개시의 전자 장치의 픽셀(예: 도 4의 픽셀(400))의 Vth 편차가 더 적에 발생하여, 디스플레이의 표시 품질을 향상시킬 수 있다.
도 37은 일 실시 예에 따른 각 픽셀의 픽셀 구동 회로를 나타낸 회로도이다.
도 3 및 도 37을 참조하면, 일 실시 예에 따른 복수의 픽셀(3700)들 각각은 픽셀 구동 회로(3720, 3730) 및 마이크로 LED(3710)(또는 OLED)를 포함할 수 있다. 예로써, 픽셀 구동 회로(3720, 3730)는 마이크로 LED(3710)를 구동하기 위한 제1 픽셀 구동 회로(3720) 및 제2 픽셀 구동 회로(3730)를 포함할 수 있다. 일 실시 예로써, 복수의 픽셀(3700)들은 비발광에서 발광 구조(비발광→발광)로 동작할 수 있다.
일 실시 예에 따르면, 제1 픽셀 구동 회로(3720)(예: PWM(plus width modulation) 신호 블록)는 복수의 TFT(thin film transistor) 및 적어도 하나의 커패시터를 포함할 수 있다. 제1 픽셀 구동 회로(3720)는 마이크로 LED(3710)의 발광 타이밍을 제어하기 위한 PWM 신호를 생성하고, PWM 신호를 제2 픽셀 구동 회로(3730)에 공급할 수 있다.
일 실시 예에 따르면, 제2 픽셀 구동 회로(3730)(예: CCG(constant current generation) 블록)는 복수의 TFT(thin film transistor) 및 적어도 하나의 커패시터를 포함할 수 있다. 제2 픽셀 구동 회로(3730)는 입력되는 발광 신호들(EM1, EM2) 및 데이터 전압(Data)을 마이크로 LED(3710)에 인가하여, 마이크로 LED(3710)를 데이터 전압(Data)에 해당하는 계조로 발광시킬 수 있다.
일 실시 예에 따르면, 각 픽셀(3700)의 픽셀 구동 회로(3720, 3730)는 12개의 트랜지스터(T1~T12) 및 3개의 커패시터(C1, C2, C3)를 포함할 수 있다.
일 실시 예에 따르면, 각 픽셀(3700)의 제1 픽셀 구동 회로(3720)(예: PWM 신호 블록)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 및 제1 커패시터(C1)을 포함할 수 있다.
일 실시 예에 따르면, 각 픽셀(3700)의 제2 픽셀 구동 회로(3730)(예: CCG 블록)는 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 제10 트랜지스터(T10), 제11 트랜지스터(T11), 제12 트랜지스터(T12), 제2 커패시터(C2), 및 제3 커패시터(C3)(예: 스토리지 커패시터)를 포함할 수 있다.
다양한 실시예들에 따르면, 제1 트랜지스터(T1) 내지 제 12 트랜지스터(T12) 각각은 PMOS 트랜지스터와 NMOS 트랜지스터 중 어느 하나일 수 있다.
예로써, 제1 트랜지스터(T1) 내지 제 12 트랜지스터(T12)들은 동일한 극성 타입의 PMOS 트랜지스터일 수 있다.
예로써, 제1 픽셀 구동 회로(3720)(예: PWM 신호 블록)에 배치된 제1 트랜지스터 내지 제5 트랜지스터(T1~T5)와 제2 픽셀 구동 회로(3730)(예: CCG 블록)에 배치된 제6 트랜지스터 내지 제12 트랜지스터(T6~T12)는 서로 다른 극성 타입의 트랜지스터일 수 있다.
예로써, 제1 픽셀 구동 회로(3720)(예: PWM 신호 블록)에 배치된 제1 트랜지스터 내지 제5 트랜지스터(T1~T5)는 NMOS 트랜지스터일 수 있다.
예로써, 제2 픽셀 구동 회로(3730)(예: CCG 블록)에 배치된 제6 트랜지스터 내지 제12 트랜지스터(T6~T12)는 PMOS 트랜지스터일 수 있다.
다른 예로써, 제1 픽셀 구동 회로(3720)(예: PWM 신호 블록)에 배치된 제1 트랜지스터 내지 제5 트랜지스터(T1~T5)는 PMOS 트랜지스터일 수 있다.
다른 예로써, 제2 픽셀 구동 회로(3730)(예: CCG 블록)에 배치된 제6 트랜지스터 내지 제12 트랜지스터(T6~T12)는 NMOS 트랜지스터일 수 있다.
다양한 실시예들에 따르면, 제1 트랜지스터(T1) 내지 제 12 트랜지스터(T12)들은, 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) TFT, 산화물 TFT, 또는 저온 폴리 옥사이드(Low Temperature Polycrystalline Oxide; LTPO) TFT 중에서 어느 하나로 구현될 수 있다.
일 실시 예에 따르면, 제1 픽셀 구동 회로(3720)(예: PWM 신호 블록)의 제1 트랜지스터(T1)의 제1 단자(T1a)는 제1 발광 신호(EM1[n])가 공급되는 제1 발광 신호 라인과 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)의 제2 단자(T1b)는 PAM_RGB 신호 라인과 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)의 제3 단자(T1c)는 제2 트랜지스터(T2)의 제3 단자(T2c) 및 제3 트랜지스터(T3)의 제2 단자(T3b)와 전기적으로 연결될 수 있다. 일 실시 예로써, 제1 트랜지스터(T1)의 제1 단자(T1a)에는 제1 발광 신호(EM1[n])가 공급될 수 있다. 제1 트랜지스터(T1)의 제2 단자(T1b)에는 PAM_RGB 신호가 공급될 수 있다.
일 실시 예로써, 제1 트랜지스터(T1)는 데이터 라인을 통해 입력되는 데이터(data) 신호(예: 계조 데이터)를 제3 트랜지스터(T3)의 제1 단자(T3a)의 노드(예: T3의 게이트 노드)로 전달하기 위해 PAM_RGB 전압을 차단할 수 있다.
일 실시 예에 따르면, 제1 픽셀 구동 회로(3720)(예: PWM 신호 블록)의 제2 트랜지스터(T2)의 제1 단자(T2a)는 제1 스캔 신호(scan[n])가 공급되는 제1 신호 라인과 전기적으로 연결될 수 있다. 제2 트랜지스터(T2)의 제2 단자(T2b)는 데이터(data) 신호가 공급되는 데이터 라인과 전기적으로 연결될 수 있다. 제2 트랜지스터(T2)의 제3 단자(T2c)는 제1 트랜지스터(T1)의 제3 단자(T1c) 및 제3 트랜지스터(T3)의 제2 단자(T3b)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제2 트랜지스터(T2)는 데이터 라인을 통해 입력되는 데이터(data) 신호(예: 계조 데이터)를 각 라인 별로 선택할 수 있도록 할 수 있다. 제2 트랜지스터(T2)는 데이터(data) 신호(예: 계조 데이터)를 제3 트랜지스터(T3)에 공급할 수 있다.
일 실시 예에 따르면, 제1 픽셀 구동 회로(3720)(예: PWM 신호 블록)의 제3 트랜지스터(T3)의 제1 단자(T3a)는 제1 커패시터(C1)의 제2 단자 및 제4 트랜지스터(T4)의 제2 단자(T4b)와 전기적으로 연결될 수 있다. 제3 트랜지스터(T3)의 제2 단자(T3b)는 제1 트랜지스터(T1)의 제3 단자(T1c) 및 제2 트랜지스터(T2)의 제3 단자(T2c)와 전기적으로 연결될 수 있다. 제3 트랜지스터(T3)의 제3 단자(T3c)는 제4 트랜지스터(T4)의 제3 단자(T4c), 제5 트랜지스터(T5)의 제2 단자(T5b), 제8 트랜지스터(T8)의 제3 단자(T8c), 및 제2 커패시터(C2)의 제1 단자와 전기적으로 연결될 수 있다. 제3 트랜지스터(T3)의 제1 단자(T3a)에는 스위프(sweep) 신호(예: 도 6의 Sweep) 신호)가 공급될 수 있다.
일 실시 예로써, 제3 트랜지스터(T3)는 제1 픽셀 구동 회로(3720)(예: PWM 신호 블록)의 드라이빙 트랜지스터로 동작할 수 있다. 제3 트랜지스터(T3)는 입력된 데이터(data) 신호(예: 계조 데이터)에 따라 PAM_RGB에서 제2 커패시터(C2)의 제1 단자의 노드로 흐르는 전류의 양을 제어할 수 있다.
일 실시 예에 따르면, 제1 픽셀 구동 회로(3720)(예: PWM 신호 블록)의 제4 트랜지스터(T4)의 제1 단자(T4a)는 제2 스캔 신호(스캔 PWM(SPWM) 신호)가 공급되는 제2 스캔 신호 라인과 전기적으로 연결될 수 있다. 제4 트랜지스터(T4)의 제2 단자(T4b)는 제1 커패시터(C1)의 제2 단자 및 제3 트랜지스터(T3)의 제1 단자(T3a)와 전기적으로 연결될 수 있다. 제4 트랜지스터(T4)의 제3 단자(T4c)는 제3 트랜지스터(T3)의 제3 단자(T3c), 및 제5 트랜지스터(T5)의 제2 단자(T5b)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제4 트랜지스터(T4)는 제3 트랜지스터(T3)의 Vth 특성을 보상하기 위해, 제3 트랜지스터(T3)와 다이오드 커넥션(diode connection) 회로를 구성할 수 있다.
일 실시 예에 따르면, 제1 픽셀 구동 회로(3720)(예: PWM 신호 블록)의 제5 트랜지스터(T5)의 제1 단자(T5a)는 제2 발광 신호(EM2[n])가 공급되는 제2 발광 신호 라인과 전기적으로 연결될 수 있다. 제5 트랜지스터(T5)의 제2 단자(T5b)는 제3 트랜지스터(T3)의 제3 단자(T3c), 및 제4 트랜지스터(T4)의 제3 단자(T4c))와 전기적으로 연결될 수 있다. 제5 트랜지스터(T5)의 제3 단자(T5c)는 제8 트랜지스터(T6)의 제3 단자(T8ac), 및 제2 커패시터(C2)의 제1 단자와 전기적으로 연결될 수 있다.
일 실시 예로써, 제5 트랜지스터(T5)는 입력되는 제2 발광 신호(EM2[n])에 기초하여 온(on)/오프(off)되어, PAM_RGB 신호 라인으로부터 제1 트랜지스터(T1), 제3 트랜지스터(T3), 제5 트랜지스터(T5), 및 제2 커패시터(C2)를 경유하여 흐르는 전류는 제어할 수 있다.
일 실시 예에 따르면, 제1 커패시터(C1)의 제1 단자는 스위프(sweep) 신호가 공급되는 스위프 신호 라인에 전기적으로 연결될 수 있다. 제1 커패시터(C1)의 제2 단자는 제3 트랜지스터(T3)의 제1 단자(T3a) 및 제4 트랜지스터(T4)의 제2 단자(T4b)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제1 커패시터(C1)는 제3 트랜지스터(T3)의 제1 단자(T3a)의 노드(예: T3의 게이트 노드)의 전압을 1 프레임 동안 저장하는 스토리지 커패시터로 동작할 수 있다. 또한, 제1 커패시터(C1)는 입력되는 스위프(sweep) 신호에 따라 제3 트랜지스터(T3)의 제1 단자(T3a)의 노드(예: T3의 게이트 노드)의 전압을 변경해주는 커플링 커패시터로 동작할 수 있다.
일 실시 예에 따르면, 제2 픽셀 구동 회로(3730)(예: CCG 블록)의 제6 트랜지스터(T6)의 제1 단자(T6a)는 제2 커패시터(C2)의 제2 단자, 제3 커패시터(C3)(예: 스토리지 커패시터)의 제2 단자, 및 제7 트랜지스터(T7)의 제2 단자(T7b)와 전기적으로 연결될 수 있다. 제6 트랜지스터(T6)의 제2 단자(T6b)는 제9 트랜지스터(T9)의 제3 단자(T9c), 및 제10 트랜지스터(T10)의 제3 단자(T12c)와 전기적으로 연결될 수 있다. 제6 트랜지스터(T6)의 제3 단자(T6c)는 제7 트랜지스터(T7)의 제3 단자(T7c), 제11 트랜지스터(T11)의 제2 단자(T11b), 및 제12 트랜지스터(T12)의 제3 단자(T12c)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제6 트랜지스터(T6)는 제2 픽셀 구동 회로(3730)(예: CCG 블록)의 드라이빙 트랜지스터로 동작할 수 있다. 제6 트랜지스터(T6)는 VDD 라인(401)으로부터 마이크로 LED(3710)(또는 OLED)를 경유하여 VSS 라인(3702)까지 흐르는 전류를 제어할 수 있다. 즉, 제6 트랜지스터(T6)는 발광 패스에 흐르는 전류를 제어하여 마이크로 LED(3710)(또는 OLED)의 발광 및 계조를 제어할 수 있다.
일 실시 예에 따르면, 제2 픽셀 구동 회로(3730)(예: CCG 블록)의 제7 트랜지스터(T7)의 제1 단자(T7a)는 제2 SCCG(scan constant current generation) 신호(SCCG2[n])가 공급되는 제2 SCCG 신호 라인과 전기적으로 연결될 수 있다. 제7 트랜지스터(T7)의 제2 단자(T7b)는 제2 커패시터(C2)의 제2 단자, 제3 커패시터(C3)의 제2 단자, 제6 트랜지스터(T6)의 제1 단자(T6a)와 전기적으로 연결될 수 있다. 제7 트랜지스터(T7)의 제3 단자(T7c)는 제6 트랜지스터(T6)의 제3 단자(T6c) 및 제11 트랜지스터(T11)의 제2 단자(T11b), 및 제12 트랜지스터(T12)의 제3 단자(T12c)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제7 트랜지스터(T7)는 제6 트랜지스터(T6)의 Vth 특성을 보상하기 위해, 제6 트랜지스터(T6)와 다이오드 커넥션(diode connection) 회로를 구성할 수 있다.
일 실시 예에 따르면, 제2 픽셀 구동 회로(3730)(예: CCG 블록)의 제8 트랜지스터(T8)의 제1 단자(T8a)는 리셋 신호(VST[n])가 공급되는 리셋 신호 라인에 전기적으로 접속될 수 있다. 제8 트랜지스터(T8)의 제2 단자(T8b)는 제2 초기화 전압 신호(VINT2)가 공급되는 제2 초기화 전압 신호 라인에 전기적으로 접속될 수 있다. 제8 트랜지스터(T8)의 제3 단자(T8c)는 제5 트랜지스터(T5)의 제3 단자(T5c)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제8 트랜지스터(T8)는 입력되는 리셋 신호(VST[n])에 기초하여 온(on)/오프(off)되어, 제3 트랜지스터(T3)의 게이트 단자 및 드레인 단자의 노드를 초기화하고, 제2 커패시터(C2)를 초기화할 수 있다.
일 실시 예에 따르면, 제2 픽셀 구동 회로(3730)(예: CCG 블록)의 제9 트랜지스터(T9)의 제1 단자(T9a)는 제1 발광 신호(EM1[n])가 공급되는 제1 발광 신호 라인과 전기적으로 연결될 수 있다. 제9 트랜지스터(T9)의 제2 단자(T9b)는 VDD 라인(3701)과 전기적으로 연결될 수 있다. 제9 트랜지스터(T9)의 제3 단자(T9c)는 제6 트랜지스터(T6)의 제2 단자(T6b) 및 제10 트랜지스터(T11)의 제3 단자(T10c)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제9 트랜지스터(T9)는 입력되는 제1 발광 신호(EM1[n]에 기초하여 온(on)/오프(off)되어, VDD 라인(401)으로부터 시작하여 마이크로 LED(3710), 제6 트랜지스터(T6), 제11 트랜지스터(T11)를 경유하여 VSS 라인(3702)까지 흐르는 전류를 제어할 수 있다. 즉, 제9 트랜지스터(T9)는 발광 패스에 흐르는 전류를 제어할 수 있다.
일 실시 예에 따르면, 제2 픽셀 구동 회로(3730)(예: CCG 블록)의 제10 트랜지스터(T10)의 제1 단자(T10a)는 제3 SCCG(scan constant current generation) 신호(SCCG3[n])가 공급되는 제3 SCCG 신호 라인과 전기적으로 연결될 수 있다. 제10 트랜지스터(T10)의 제2 단자(T10b)는 보상전압(Vref)이 공급되는 보상전압 라인과 전기적으로 연결될 수 있다. 제10 트랜지스터(T10)의 제3 단자(T10c)는 제6 트랜지스터(T6)의 제2 단자(T6b), 및 제9 트랜지스터(T9)의 제3 단자(T9c)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제10 트랜지스터(T10)는 제3 SCCG 신호(SCCG3[n])에 기초하여 온(on)/오프(off)되어, 제6 트랜지스터(T6)의 Vth 특성 보상 시 보상전압(Vref)을 제6 트랜지스터(T6)의 소스 단자(예: 제2 단자(T6b)로 공급할 수 있다.
일 실시 예로써, 제6 트랜지스터(T6)의 Vth 특성 보상을 하기 위한 보상전압(Vref)은 레드 픽셀, 그린 픽셀, 블루 픽셀 별로 각각 입력될 수 있다. 다른 예로써, 제6 트랜지스터(T6)의 Vth 특성 보상을 하기 위한 보상전압(Vref)은 레드 픽셀, 그린 픽셀, 블루 픽셀에 공통으로 입력될 수 있다.
일 실시 예에 따르면, 제2 픽셀 구동 회로(3730)(예: CCG 블록)의 제11 트랜지스터(T11)의 제1 단자(T11a)는 제1 발광 신호(EM1[n])가 공급되는 제1 발광 신호 라인에 전기적으로 연결될 수 있다. 제11 트랜지스터(T11)의 제2 단자(T11b)는 제6 트랜지스터(T6)의 제3 단자(V6c), 제7 트랜지스터(T7)의 제3 단자(T7c), 및 제1 초기화 전압 신호(VINT1)가 공급되는 제1 초기화 전압 신호 라인에 전기적으로 접속될 수 있다. 제11 트랜지스터(T11)의 제3 단자(T11c)는 마이크로 LED(3710)의 애노드 단자에 전기적으로 연결될 수 있다.
일 예로써, 제11 트랜지스터(T11)는 제1 발광 신호(EM1[n]에 기초하여 온(on)/오프(off)되어, VDD 라인(3701)에서부터 제6 트랜지스터(T6) 경유하여 VSS 라인(3702)으로 흐르는 전류를 제어할 수 있다.
일 실시 예에 따르면, 제2 픽셀 구동 회로(3730)(예: CCG 블록)의 제12 트랜지스터(T12)의 제1 단자(T11a)는 제1 SCCG(scan constant current generation) 신호(SCCG1[n])가 공급되는 제1 SCCG 신호 라인과 전기적으로 연결될 수 있다. 제12 트랜지스터(T12)의 제2 단자(T12b)는 제1 초기화 전압 신호(VINT1)가 공급되는 제1 초기화 전압 신호 라인에 전기적으로 접속될 수 있다. 제12 트랜지스터(T12)의 제3 단자(T12c)는 제6 트랜지스터(T6)의 제3 단자(T6c), 제7 트랜지스터(T7)의 제3 단자(T9c), 및 제11 트랜지스터(T11)의 제2 단자(T11b)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제12 트랜지스터(T12)는 제6 트랜지스터(T6)의 게이트 노드를 초기화하고, 제1 초기화 전압(VINT1)을 공급할 수 있다.
일 실시 예에 따르면, 제2 커패시터(C2)의 제1 단자는 제5 트랜지스터(T5)의 제3 단자(T5c)와 전기적으로 연결될 수 있다. 제2 커패시터(C2)의 제2 단자는 제3 커패시터(C2)의 제2 단자, 제6 트랜지스터(T6)의 제1 단자(T6a), 및 제7 트랜지스터(T7)의 제2 단자(T7b)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제2 커패시터(C2)는 제1 픽셀 구동 회로(3720) 신호 블록)과 제2 픽셀 구동 회로(3730)(예: CCG 블록) 사이에 배치될 수 있다. 제2 커패시터(C2)는 제6 트랜지스터(T6)의 게이트 노드의 전압을 커플링(coupling)하여 제6 트랜지스터(T6)를 온(on) 상태로 변환시킬 수 있다.
일 실시 예에 따르면, 제3 커패시터(C3)의 제1 단자는 VDD 전압이 공급되는 VDD 라인(3701)과 전기적으로 연결될 수 있다. 제3 커패시터(C3)의 제2 단자는 제2 커패시터(C2)의 제2 단자, 제6 트랜지스터(T6)의 제1 단자(T6a), 및 제7 트랜지스터(T7)의 제2 단자(T7b)와 전기적으로 연결될 수 있다.
일 실시 예로써, 제2 커패시터(C3)는 제6 트랜지스터(T6)의 제1 단자(T6a)의 노드(예: T6의 게이트 노드)의 전압을 1 프레임 동안 홀딩(holding)할 수 있다.
일 실시 예로써, 제3 커패시터(C3)는 제1 커패시터(C1) 대비 커패시터 용량이 2배 이상 크게 형성될 수 있다.
다양한 실시예들에 따르면, 마이크로 LED(3710)는 제2 픽셀 구동 회로(3730)(예: CCG 블록)가 형성된 영역에 배치될 수 있다.
일 실시 예로써, LED(3710)는 VDD 라인(3701)로부터 시작하여 제9 트랜지스터(T9), 제 6 트랜지스터(T6), 및 제11 트랜지스터(T11)를 경유하고, VSS 라인(3702)까지 이어지는 발광 패스 중에서 어느 한 곳에 위치할 수 있다.
일 실시 예로써, 마이크로 LED(3710)는 VDD 라인(3701)로부터 시작하여 제9 트랜지스터(T9), 제 6 트랜지스터(T6), 및 제11 트랜지스터(T11)를 경유하고, VSS 라인(3702)까지 이어지는 발광 패스 중에서 제11 트랜지스터(T11)와 전기적으로 연결될 수 있고, 제11 트랜지스터(T11)와 인접한 위치에 배치될 수 있다.
일 실시 예에 따르면, 데이터(data) 신호(예: 계조 데이터)는 이미지에 따른 전압값을 입력하는 신호로써, 데이터 라인(DL)을 통해 제2 트랜지스터(T2)에 공급될 수 있다.
일 실시 예에 따르면, 스위프(sweep) 신호(예: 도 39의 Sweep) 신호)는 제1 픽셀 구동 회로(3720)(예: PWM 신호 블록)의 동작을 위한 삼각 형태 또는 일정한 기울기를 가지는 파형일 수 있다.
일 실시 예에 따르면, 제1 발광 신호(EM1[n]) 및 제2 발광 신호(EM2[n])는 발광 패스를 제어하여, 픽셀(3700)의 발광 및 비발광 조건을 제어할 수 있다.
일 실시 예에 따르면, 제1 스캔 신호(Scan[n])는 각 라인 별로 데이터(data) 신호(예: 계조 데이터)를 선택할 수 있도록 제2 트랜지스터(T2)에 공급될 수 있다.
일 실시 예에 따르면, 리셋 신호(VST[n])는 제8 트랜지스터(T8)에 입력되어 제6 트랜지스터(T5)의 게이트 노드를 초기화 시킬 수 있다.
일 실시 예에 따르면, 제1 SCCG(constant current generation) 신호(SCCG1[n])는 제12 트랜지스터(T12)에 공급되어, 제6 트랜지스터(T6)의 게이트 노드를 초기화 시키고, 제1 초기화 전압(VINT1)을 공급할 수 있다.
일 실시 예에 따르면, 제2 SCCG(constant current generation) 신호(SCCG2[n])는 제6 트랜지스터(T6)의 Vth 특성 보상 시 제7 트랜지스터(T7)에 공급되어, 제6 트랜지스터(T6)와 제7 트랜지스터(T7)가 다이오드 커넥션(diode connection) 회로를 구성되도록 할 수 있다.
일 실시 예에 따르면, 제3 SCCG(constant current generation) 신호(SCCG3[n])는 제6 트랜지스터(T6)의 Vth 특성 보상 시, 보상전압(Vref)이 제6 트랜지스터(T6)의 소스 노드(예: 제2 단자(T6b)의 노드)로 공급되도록 할 수 있다.
일 실시 예에 따르면, SPWM 신호는 제3 트랜지스터(T3)의 Vth 특성 보상 시, 제4 트랜지스터(T4)를 온(on)/오프(off)시켜 제3 트랜지스터(T3)와 제4 트랜지스터(T4)가 다이오드 커넥션(diode connection) 회로로 동작하도록 할 수 있다.
일 실시 예에 따르면, VDD1 신호는 VDD 라인(3701)에 공급되어 마이크로 LED(3710)로 흐르는 전류의 소스 전원 신호일 수 있다.
일 실시 예로써, VSS는 마이크로 LED(3710)의 발광에 사용된 전류의 저전위 전원 신호일 수 있다.
일 실시 예에 따르면, 보상전압(Vref)은 제6 트랜지스터(T6)의 Vth를 보상하기 위한 기준전압일 수 있다. 보상전압(Vref)은 레드 픽셀, 그린 픽셀, 블루 픽셀 각각에 별도로 입력되거나, 또는 레드 픽셀, 그린 픽셀, 블루 픽셀에 공통으로 입력될 수도 있다.
도 38은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제1 기간의 동작 방법을 나타내는 도면이다. 도 39는 제1 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 58은 픽셀 구동 회로의 동작의 시뮬레이션 결과로써, 따른 2 싸이클의 전체 파형을 나타내는 도면이다. 도 59는 픽셀 구동 회로의 동작의 시뮬레이션 결과로써, 1 듀티(duty)의 파형을 나타내는 도면이다.
도 37, 도 38, 도 39, 도 58, 및 도 59를 참조하면, 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 중 제1 기간에, 발광 패스를 차단할 수 있다.
일 실시 예로써, 제1 기간에는 도 39에 도시된 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)가 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))에 공급될 수 있다.
일 실시 예로써, 제1 기간에는 제3 트랜지스터(T3), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)가 온(on) 상태가 될 수 있다. 제1 기간에는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 제10 트랜지스터(T10), 제11 트랜지스터(T11), 및 제12 트랜지스터(T12)가 오프(off) 상태가 될 수 있다.
일 실시 예로써, 제1 발광 신호(EM1[n])가 하이(high)로 전압으로 공급되어 VDD 라인(3701)으로부터 시작하여 제6 트랜지스터(T6)를 경유하여 VSS 라인(3702)까지의 발광 패스의 전류를 차단할 수 있다.
도 40은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제2 기간의 동작 방법을 나타내는 도면이다. 도 41은 제2 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 37, 도 40, 도 41, 도 58, 및 도 59를 참조하면, 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 중 제2 기간에, 제1 픽셀 구동 회로(3720)(예: PWM 신호 블록)의 드라이빙 트랜지스터인 제3 트랜지스터(T3)의 게이트 노드 및 제2 픽셀 구동 회로(3730)(예: CCG 블록)의 드라이빙 트랜지스터인 제6 트랜지스터(T6)의 게이트 노드를 초기화할 수 있다.
일 실시 예로써, 제2 기간에는 도 41에 도시된 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)가 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))에 공급될 수 있다.
일 실시 예로써, 제2 기간에는 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제12 트랜지스터(T12)가 온(on) 상태가 될 수 있다. 제2 기간에는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제9 트랜지스터(T9), 제10 트랜지스터(T10), 및 제11 트랜지스터(T11)가 오프(off) 상태가 될 수 있다.
일 실시 예로써, 제2 기간에는 리셋 신호(VST) 및 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG2), 제2 발광 신호(EM2)를 로우(low)로 공급하여, 제3 트랜지스터(T3)의 게이트 노드 및 제6 트랜지스터(T6)의 게이트 노드를 초기화할 수 있다. 이때, 제2 발광 신호(EM2)가 로우(low) 전압으로 공급되어 제5 트랜지스터(T5)가 온(on)되고, 초기화 전압(VINT) 제2 커패시터로 공급되어 2 커패시터(C2)의 앙단 전압은 각각 Vint와 Vref 전압으로 초기화될 수 있다.
도 42는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제3 기간의 동작 방법을 나타내는 도면이다. 도 43은 제3 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 37, 도 42, 도 43, 도 58, 및 도 59를 참조하면, 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 중 제3 기간에, 제3 트랜지스터(T3) 및 제6 트랜지스터(T6)의 Vth 특성을 보상하고, 데이터(data) 신호(예: 계조 데이터)를 공급할 수 있다.
일 실시 예로써, 제3 기간에는 도 43에 도시된 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)가 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))에 공급될 수 있다.
일 실시 예로써, 제3 기간에는 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 및 제10 트랜지스터(T10)가 온(on) 상태가 될 수 있다. 제3 기간에는 제1 트랜지스터(T1), 제5 트랜지스터(T5), 제9 트랜지스터(T9), 제11 트랜지스터(T11), 및 제12 트랜지스터(T12)가 오프(off) 상태가 될 수 있다.
일 실시 예로써, 제3 기간에서 SCCG2 및 SCCG3 신호가 로우(low) 전압으로 공급되어, 제7 트랜지스터(T7), 및 제10 트랜지스터(T10)를 온(on)시킬 수 있다. 보상전압(Vref)이 제6 트랜지스터(T6) Vth 특성을 반영하여 제2 커패시터(C2)에 저장될 수 있다. 이때 제2 커패시터(C2)의 반대편 전압은 VINT 전압으로 일정하게 유지될 수 있다. 제2 픽셀 구동 회로(3730)(예: CCG 블록)에 배치된 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 특성 보상 시, 제2 발광 신호(EM2)로 제어되는 제5 트랜지스터(T5)는 온(on) 상태를 유지할 수 있다. 제2 커패시터(C2)의 양단 전압이 한쪽은 VINT, 다른 한쪽은 Vth 특성이 반영된 전압이 저장될 수 있다. 예로써, PWM 동작 시 비발광에서 발광을 시키는 동작을 함에 따라 보상전압(Vref)은 제6 트랜지스터(T6)를 비발광 상태로 만들 수 있는 전압일 수 있다. Scan1, SPWM을 로우(low) 전압으로 인가하여 PWM 계조 데이터에서 제3 트랜지스터(T3) Vth 특성을 보상하여 제1 커패시터(C1)에 저장할 수 있다.
도 44는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제4 기간의 동작 방법을 나타내는 도면이다. 도 45는 제4 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 37, 도 44, 도 45, 도 58, 및 도 59를 참조하면, 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 중 제4 기간에, 발광 패스를 온(on)시키고 스위프(sweep) 신호를 공급할 수 있다.
일 실시 예로써, 제4 기간에는 도 45에 도시된 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)가 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))에 공급될 수 있다.
일 실시 예로써, 제4 기간에는 제1 트랜지스터(T1), 제3 트랜지스터(T3), 제6 트랜지스터(T6), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 및 제 11 트랜지스터(T11)가 온(on) 상태가 될 수 있다. 제4 기간에는 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제7 트랜지스터(T7), 제10 트랜지스터(T10) 및 제12 트랜지스터(T12)가 오프(off) 상태가 될 수 있다.
일 실시 예로써, 제4 기간에서 제1 발광 신호(ElM1)가 로우(low) 전압으로 공급되어, VDD 라인(3701), 마이크로 LED(3710), 제6 트랜지스터(T6), 및 VSS 라인(3702)을 경유하여 전류가 흐르도록 할 수 있다.
도 46은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제5 기간의 동작 방법을 나타내는 도면이다. 도 47은 제5 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 37, 도 46, 도 47, 도 58, 및 도 59를 참조하면, 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 중 제5 기간에, 스위프(Sweep) 신호가 공급되어 발광 패스가 오픈될 수 있다.
일 실시 예로써, 제5 기간에는 도 47에 도시된 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)가 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))에 공급될 수 있다.
일 실시 예로써, 제5 기간에는 제1 트랜지스터(T1), 제3 트랜지스터(T3), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제9 트랜지스터(T9), 및 제11 트랜지스터(T11)가 온(on) 상태가 될 수 있다. 제5 기간에는 제2트랜지스터(T2), 제4 트랜지스터(T4), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제 10 트랜지스터(T10), 및 제12 트랜지스터(T12)가 오프(off) 상태가 될 수 있다.
일 실시 예로써, 제5 기간에서 제2 발광 신호(EM2)가 로우(Low) 전압으로 공급되어 발광 패스가 오픈될 수 있다. Sweep 신호가 입력됨에 따라 제1 커패시터(C1)를 통한 커플링에 따라 제3 트랜지스터(T3)의 게이트 전압이 상승하며 제3 트랜지스터(T3)에 저장되어 있던 계조 전압 변경에 따라, 점차 온(on) 상태로 변경될 수 있다. 이를 이용하여 PWM 구동이 이루어질 수 있다. 제3 트랜지스터(T3)가 완전히 온(on)되면 제2 커패시터(C2)의 한쪽이 PAM_R,G,B 신호가 Red, Green, Blue 화소에 각각 인가 됨에 따라 시간에 따라 제6 트랜지스터(T6)에 흐르는 전류의 양을 조절할 수 있다.
도 48은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제6 기간의 동작 방법을 나타내는 도면이다. 도 49는 제6 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 37, 도 48, 도 49, 도 58, 및 도 59를 참조하면, 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 중 제6 기간에, 듀티 구동을 수행하여 발광 패스를 차단할 수 있다.
일 실시 예로써, 제6 기간에는 도 49에 도시된 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)가 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))에 공급될 수 있다.
일 실시 예로써, 제6 기간에는 제3 트랜지스터(T3), 제5 트랜지스터(T5), 제6 트랜지스터(T6)가 온(on) 상태가 될 수 있다. 제6 기간에는 제1 트랜지스터(T1), 제2트랜지스터(T2), 제4 트랜지스터(T4), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 제 10 트랜지스터(T10), 제11 트랜지스터(T11), 및 제12 트랜지스터(T12)가 오프(off) 상태가 될 수 있다.
일 실시 예로써, 제6 기간에서 제1 발광 신호(EM1)가 하이(High) 전압으로 공급되어 발과 패스가 차단될 수 있다. 제6 기간에서 1 프레임에 2~6 듀티(duty) 구동을 하기 위하여 듀티 마다 제6 기간 내지 제10 기간의 동작을 반복하여 수행할 수 있다.
도 50은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제7 기간의 동작 방법을 나타내는 도면이다. 도 51은 제7 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 37, 도 50, 도 51, 도 58, 및 도 59를 참조하면, 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 중 제7 기간에, 듀티 구동을 수행하여 제6 트랜지스터(T6)의 게이트 노드를 초기화할 수 있다.
일 실시 예로써, 제7 기간에는 도 59에 도시된 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)가 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))에 공급될 수 있다.
일 실시 예로써, 제7 기간에는 제3 트랜지스터(T3), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 및 제12 트랜지스터(T12)가 온(on) 상태가 될 수 있다. 제7 기간에는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제9 트랜지스터(T9), 제10 트랜지스터(T10) 및 제11 트랜지스터(T11)가 오프(off) 상태가 될 수 있다.
일 실시 예로써, 제7 기간에서 EM2, VST, SCCG1, SCCG2 신호들이 로우(Low) 전압으로 공급되어, 제5 트랜지스터(T5), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 및 제12 트랜지스터(T12)가 온(on) 상태가 되고, 제1 커패시터(C1)의 양단에 Vint1, Vref 전압이 각각 공급될 수 있다.
도 52는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제8 기간의 동작 방법을 나타내는 도면이다. 도 53은 제8 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 37, 도 52, 도 53, 도 58, 및 도 59를 참조하면, 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 중 제8 기간에, 듀티 구동을 수행하여 제2 픽셀 구동 회로(3730)(예: CCG 블록)의 드라이빙 트랜지스터(예: 제6 트랜지스터(T6)의 Vth 특성을 보상할 수 있다.
일 실시 예로써, 제8 기간에는 도 53에 도시된 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)가 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))에 공급될 수 있다.
일 실시 예로써, 제8 기간에는 제3 트랜지스터(T3), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 및 제10 트랜지스터(T10)가 온(on) 상태가 될 수 있다. 제8 기간에는
제1 트랜지스터(T1), 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제9 트랜지스터(T9), 제11 트랜지스터(T11), 및 제12 트랜지스터(T12)가 오프(off) 상태가 될 수 있다.
일 실시 예로써, 제8 기간에서 SCCG2 및 SCCG3 신호가 로우(low) 전압으로 공급되어, 제6 트랜지스터(T6)의 게이트 노드의 특성이 반영된 보상전압(Vref)이 제2 커패시터(C2)에 저장될 수 있다.
도 54는 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제9 기간의 동작 방법을 나타내는 도면이다. 도 55는 제9 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 37, 도 54, 도 55, 도 58, 및 도 59를 참조하면, 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 중 제9 기간에, 듀티 구동을 수행하여 발광 패스를 오픈시킬 수 있다.
일 실시 예로써, 제9 기간에는 도 55에 도시된 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)가 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))에 공급될 수 있다.
일 실시 예로써, 제9 기간에는 제1 트랜지스터(T1), 제3 트랜지스터(T3), 제6 트랜지스터(T6), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 및 제11 트랜지스터(T11)가 온(on) 상태가 될 수 있다. 제8 기간에는 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제7 트랜지스터(T7), 제10 트랜지스터(T10), 및 제12 트랜지스터(T12)가 오프(off) 상태가 될 수 있다.
일 실시 예로써, 제9 기간에서 제1 발광 신호(EM1)가 로우(Low) 전압으로 공급되어 발광 패스가 오픈될 수 있다.
도 56은 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 시, 제10 기간의 동작 방법을 나타내는 도면이다. 도 57은 제10 기간에 픽셀에 입력되는 파형들을 나타내는 도면이다.
도 37, 도 56, 도 57, 도 58, 및 도 59를 참조하면, 본 개시의 다양한 실시 예들에 따른 픽셀의 동작 중 제10 기간에, 듀티 구동을 수행하여 스위프(Sweep) 구동 및 마이크로 LED(3710)를 발광시킬 수 있다.
일 실시 예로써, 제10 기간에는 도 57에 도시된 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)가 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))에 공급될 수 있다.
일 실시 예로써, 제10 기간에는 제1 트랜지스터(T1), 제3 트랜지스터(T3), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제9 트랜지스터(T9), 및 제11 트랜지스터(T11)가 온(on) 상태가 될 수 있다. 제8 기간에는 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제10 트랜지스터(T10), 및 제12 트랜지스터(T12)가 오프(off) 상태가 될 수 있다.
일 실시 예로써, 제10 기간에서 제2 발광 신호(EM2)가 로우(Low) 전압으로 공급되어 발광 패스가 오픈될 수 있다. 이때, 스위프(Sweep) 신호를 듀티 마다 반복 구동할 수 있다.
도 58 및 도 59를 참조하면, 도 37에 도시된 픽셀(3700)의 픽셀 구동 회로(3720, 3730)에 2 싸이클 동안 리셋 신호(VST), 제1 스캔 신호(Scan), 제2 스캔 신호(SPWM), 제1 SCCG 신호(SCCG1), 제2 SCCG 신호(SCCG1), 스위프(sweep) 신호, 데이터(data) 신호(예: 계조 데이터), 제1 발광 신호(EM1), 및 제2 발광 신호(EM2)를 입력한 결과, 픽셀의 색감이 변경되는 것을 방지하고, 디스플레이의 화질 특성이 향상될 수 있다.
본 개시의 실시 예에 따른 픽셀 구동 회로(3720, 3730) 및 마이크로 LED(3710)를 포함하는 픽셀(3700)들이 적용된 전자 장치는, 마이크로 LED(3710)의 발광 타이밍을 조절하는 제1 픽셀 구동 회로(3720)(예: PWM 신호 블록)과 마이크로 LED(3710)의 발광 계조를 조절하는 제2 픽셀 구동 회로(430)(예: CCG 블록)을 포함할 수 있다. 제1 픽셀 구동 회로(3720)(예: PWM 신호 블록)과 제2 픽셀 구동 회로(430)(예: CCG 블록) 사이에는 제2 커패시터(C2)가 배치될 수 있다.
본 개시의 실시 예에 따른 픽셀 구동 회로(3720, 3730) 및 마이크로 LED(3710)를 포함하는 픽셀(3700)들이 적용된 전자 장치는, 제2 픽셀 구동 회로(430)(예: CCG 블록)에 배치되는 드라이빙 트랜지스터(예: 제6 트랜지스터(T6)의 Vth 특성 보상 동작과 초기화 동작 시, 제8 트랜지스터가 계속 온(on) 상태가 되어 제2 커패시터(C2)의 양단 전압이 플로팅(floating)되지 않도록 할 수 있다. 이때, 해당 동작 기간에서 제2 커패시터의 일측에 VINT2 전압이 공급될 수 있다.
본 개시의 실시 예에 따른 픽셀 구동 회로(3720, 3730) 및 마이크로 LED(3710)를 포함하는 픽셀(3700)들이 적용된 전자 장치는, 비발광 상태로 시작을 함으로써 보상전압(Vref)은 제2 픽셀 구동 회로(430)(예: CCG 블록)에 배치되는 드라이빙 트랜지스터(예: 제6 트랜지스터(T6)를 오프(off)하는 전압을 레드 픽셀, 그린 픽셀, 및 블루 픽셀이 공통으로 사용할 수 있다. 다른 예로써, 보상전압(Vref)은 레드 픽셀, 그린 픽셀, 및 블루 픽셀 각각에 서로 다른 전압으로 공급될 수도 있다. 일 실시 예로써, 레드 픽셀, 그린 픽셀, 및 블루 픽셀 각각에 PAM_RGB 신호가 공급되어 마이크로 LED(3710)의 발 시 픽셀 전류를 컬러 별로 조절할 수 있다.
본 개시의 실시 예에 따른 픽셀 구동 회로(3720, 3730) 및 마이크로 LED(3710)를 포함하는 픽셀(3700)들이 적용된 전자 장치는, 초기 동작 시, 제6 트랜지스터(T6)가 비발광 동작으로 시작하여, 스위프(Sweep) 신호가 인가됨에 따라 제2 커패시터(C2)에 의하여 제6 트랜지스터(T6)가 시간에 따라 온(on)될 수 있다. 이를 통해, PWM 구동 방식으로 마이크로 LED(3710)의 계조를 조절할 수 있다.
본 개시의 실시 예에 따른 픽셀 구동 회로(3720, 3730) 및 마이크로 LED(3710)를 포함하는 픽셀(3700)들이 적용된 전자 장치는, 듀티(duty) 구동 마다 제6 트랜지스터(T6)의 Vth 특성 보상 동작이 반복 수행될 수 있다. 제7 트랜지스터(T7) 및 제12 트랜지스터(T12)가 온(on)되어, 제6 트랜지스터(T6)의 게이트 노드를 초기화할 수 있다. 제7 트랜지스터(T7) 및 제10 트랜지스터(T10)가 온(on)되어, 제6 트랜지스터(T6)의 Vth 특성 보상 동작이 듀티 마다 반복 수행될 수 있다.
본 개시의 실시 예에 따른 픽셀 구동 회로(3720, 3730) 및 마이크로 LED(3710)를 포함하는 픽셀(3700)들이 적용된 전자 장치는, 제2 발광 신호(EM2)에 의해 온(on)/오프(off)가 제어되는 제5 트랜지스터(T5)에 의해서 VINT 전압을 제1 픽셀 구동 회로(3720)(예: PWM 신호 블록)과 제2 픽셀 구동 회로(3730)(예: CCG 블록)이 공통으로 이용할 수 있다.
본 개시의 실시 예에 따른 픽셀 구동 회로(3720, 3730) 및 마이크로 LED(3710)를 포함하는 픽셀(3700)들이 적용된 전자 장치는, 제1 픽셀 구동 회로(3720)(예: PWM 신호 블록)에 배치된 드라이빙 트랜지스터(예: 제3 트랜지스터(T3)의 제2 픽셀 구동 회로(3730)(예: CCG 블록)에 배치된 드라이빙 트랜지스터(예: 제6 트랜지스터(T6)의 다른 극성 타입이 상이할 수 있다. 예로써, 제1 픽셀 구동 회로(3720)(예: PWM 신호 블록)에 배치된 제1 트랜지스터 내지 제5 트랜지스터(T1~T5)는 NMOS 트랜지스터일 수 있다. 예로써, 제2 픽셀 구동 회로(3730)(예: CCG 블록)에 배치된 제6 트랜지스터 내지 제12 트랜지스터(T6~T12)는 PMOS 트랜지스터일 수 있다. 다른 예로써, 제1 픽셀 구동 회로(3720)(예: PWM 신호 블록)에 배치된 제1 트랜지스터 내지 제5 트랜지스터(T1~T5)는 PMOS 트랜지스터일 수 있다. 다른 예로써, 제2 픽셀 구동 회로(3730)(예: CCG 블록)에 배치된 제6 트랜지스터 내지 제12 트랜지스터(T6~T12)는 NMOS 트랜지스터일 수 있다.
도 60은 본 개시의 전자 장치의 픽셀의 동작 결과와 비교 예의 픽셀의 동작 결과를 비교하여 나타내는 도면이다. 도 61은 본 개시의 전자 장치의 픽셀의 동작 결과의 파형을 나타내는 도면(6100)이다. 도 62는 비교 예의 픽셀의 동작 결과를 비교하여 나타내는 도면(6200)이다.
도 60 내지 도 62를 참조하면, 본 개시의 전자 장치의 픽셀(예: 도 37의 픽셀(3700))의 동작 시, 보상전압(Vref)을 6V, 7V, 9V, 11V로 변경 시, 마이크로 LED(또는 OLED)의 휘도 제어가 정상적으로 이루어지는 것을 확인할 수 있다. 본 개시의 전자 장치의 픽셀(3700)의 동작 결과와 비교 예의 픽셀(9TR-2Cap)의 동작 결과를 비교하면, 본 개시의 전자 장치의 픽셀(3700)은 마이크로 LED(또는 OLED)의 휘도 제어가 정상적으로 이루어지는 반면, 비교 예는 마이크로 LED(또는 OLED)의 휘도 제어가 정상적으로 유지되지 않는 것을 확인할 수 있다.
도 63은 본 개시의 전자 장치의 픽셀의 동작 시 마이크로 LED(또는 OLED)의 계조 제어가 정상적으로 이루어지는 것을 나타내는 도면이다. 도 64는 본 개시의 전자 장치의 픽셀의 동작 결과의 파형(6400)을 나타내는 도면이다. 도 65는 비교 예의 픽셀의 동작 결과를 비교하여 나타내는 도면(6500)이다.
도 63 내지 도 65을 참조하면, 본 개시의 전자 장치의 픽셀(예: 도 4의 픽셀(400))의 동작 시, 보상전압(Vref)을 7V로 공급하고, 데이터(data)(예: 계조 데이터) 전압(Vdata)을 -5~7V로 공급한 경우에 타겟 전류 값이 1.75uA로 유지되어 마이크로 LED(또는 OLED)의 휘도 제어가 정상적으로 이루어지는 것을 확인할 수 있다. 본 개시의 전자 장치의 픽셀(3700)의 동작 결과와 비교 예의 픽셀(9TR-2Cap)의 동작 결과를 비교하면, 본 개시의 전자 장치의 픽셀(3700)은 마이크로 LED(또는 OLED)의 휘도 제어가 정상적으로 이루어지는 반면, 비교 예는 마이크로 LED(또는 OLED)의 휘도 제어가 정상적으로 유지되지 않는 것을 확인할 수 있다. 예로써, 도 64에서 6410은 데이터(data)(예: 계조 데이터) 전압(Vdata)이 -5V인 경우의 파형, 6420은 데이터(data)(예: 계조 데이터) 전압(Vdata)이 -7V인 경우의 파형을 나타낸다.
도 66은 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 Vth 특성 보상 값을 나타내는 도면이다. 도 67은 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면(6700)이다. 도 68은 비교 예의 픽셀의 동작 시 드라이빙 트랜지스터의 Vth 특성 보상 값을 나타내는 도면이다. 도 69는 비교 예의 드라이빙 트랜지스터의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면(6900)이다.
도 66 내지 도 69를 참조하면, 본 개시의 전자 장치의 픽셀(예: 도 4의 픽셀(3700))의 동작 시, 제1 픽셀 구동 회로(3720)(예: 신호 블록)에 배치된 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 Vth 편차, 평균 전류(I_Avg), 및 편차(del%)를 확인한 결과, Vth 편차가 최대 1.44% 이하의 차이가 발생하는 것을 확인할 수 있다. 반면, 비교 예는 드라이빙 트랜지스터의 Vth 편차, 평균 전류(I_Avg), 및 편차(del%)를 확인한 결과, Vth 편차가 최대 18.3%의 차이가 발생하는 것을 확인할 수 있다. 예로써, 도 67에서 6710은 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 Vth 편차가 0.6V인 경우의 파형, 6720은 드라이빙 트랜지스터(예: 제3 트랜지스터(T3))의 Vth 편차가 -0.6V인 경우의 파형을 나타낸다. 예로써, 도 69에서 6910은 비교 예의 드라이빙 트랜지스터의 Vth 편차가 0.6V인 경우의 파형, 6920은 비교 예의 드라이빙 트랜지스터의 Vth 편차가 -0.6V인 경우의 파형을 나타낸다. 따라서, 비교 예의 픽셀보다 본 개시의 전자 장치의 픽셀(예: 도 37의 픽셀(3700))의 Vth 편차가 더 적에 발생하여, 디스플레이의 표시 품질을 향상시킬 수 있다.
도 70은 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 특성 보상 값을 나타내는 도면이다. 도 71은 본 개시의 전자 장치의 픽셀의 동작 시 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면(7100)이다. 도 72는 비교 예의 픽셀의 동작 시 드라이빙 트랜지스터의 Vth 특성 보상 값을 나타내는 도면이다. 도 73은 비교 예의 드라이빙 트랜지스터의 Vth 특성 보상 시 동작 결과의 파형을 나타내는 도면(7300)이다.
도 70 내지 도 73을 참조하면, 본 개시의 전자 장치의 픽셀(예: 도 37의 픽셀(3700))의 동작 시, 제2 픽셀 구동 회로(3730)(예: CCG 블록)에 배치된 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 편차, 평균 전류(I_Avg), 및 편차(del%)를 확인한 결과, Vth 편차가 최대 7.37% 이하의 차이가 발생하는 것을 확인할 수 있다. 반면, 비교 예는 드라이빙 트랜지스터의 Vth 편차, 평균 전류(I_Avg), 및 편차(del%)를 확인한 결과, Vth 편차가 최대 80.78%의 차이가 발생하는 것을 확인할 수 있다. 예로써, 도 71에서 7110은 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 편차가 0.6V인 경우의 파형, 7120은 드라이빙 트랜지스터(예: 제6 트랜지스터(T6))의 Vth 편차가 -0.6V인 경우의 파형을 나타낸다. 예로써, 도 73에서 7310은 비교 예의 드라이빙 트랜지스터의 Vth 편차가 0.6V인 경우의 파형, 7320은 비교 예의 드라이빙 트랜지스터의 Vth 편차가 -0.6V인 경우의 파형을 나타낸다. 따라서, 비교 예의 픽셀보다 본 개시의 전자 장치의 픽셀(예: 도 4의 픽셀(400))의 Vth 편차가 더 적에 발생하여, 디스플레이의 표시 품질을 향상시킬 수 있다.
본 개시의 다양한 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101))는, 발광 소자(예: 도 4의 마이크로 LED(410))를 포함하는 복수의 픽셀(예: 도 4의 복수의 픽셀(400))들 및 상기 발광 소자(예: 도 4의 마이크로 LED(410))의 발광을 위한 픽셀 구동 회로(예: 도 4의 픽셀 구동 회로(420, 430))를 포함하는 디스플레이(예: 도 2의 디스플레이(210)); 상기 디스플레이(210)를 구동하는 DDI(display driver integrated circuit)(예: 도 2의 디스플레이 드라이버 IC(230)); 및 상기 DDI(230)와 작동적으로 연결된 프로세서(예: 도 1의 프로세서(120)); 상기 프로세서(120)와 작동적으로 연결된 메모리(예: 도 1의 메모리(130));를 포함하고, 상기 복수의 픽셀(400)들 각각은, 상기 발광 소자(예: 도 4의 마이크로 LED(410))의 구동 타이밍을 제어하기 위한 PWM(pulse width modulation) 신호를 생성하는 제1 픽셀 구동 회로 블록(예: 도 4의 제1 픽셀 구동 회로(420)) 및 상기 발광 소자(예: 도 4의 마이크로 LED(410))에 공급되는 전류의 세기를 조절하는 제2 픽셀 구동 회로 블록(예: 도 4의 제2 픽셀 구동 회로(430))을 포함하고, 상기 제1 픽셀 구동 회로 블록(예: 도 4의 제1 픽셀 구동 회로(420))은 복수의 트랜지스터들(예: 도 4의 T1~T5) 및 제1 커패시터(예: 도 4의 제1 커패시터(C1))를 포함하고, 상기 제2 픽셀 구동 회로 블록(예: 도 4의 제2 픽셀 구동 회로(430))은 복수의 트랜지스터들(예: 도 4의 T6~T11) 및 제2 커패시터(예: 도 4의 제2 커패시터(C2))를 포함할 수 있다.
일 실시 예에 따르면, 상기 프로세서는, 상기 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 소스 단자에 공급되는 보상전압(Vref)이 레드 픽셀, 그린 픽셀, 블루 픽셀 각각에 별도로 입력되도록 제어할 수 있다.
일 실시 예에 따르면, 상기 프로세서는, 상기 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 소스 단자에 공급되는 보상전압(Vref)이 레드 픽셀, 그린 픽셀, 블루 픽셀에 공통으로 입력되도록 제어할 수 있다.
일 실시 예에 따르면, 상기 프로세서는, 상기 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 소스 단자에 Vth 특성 보상을 위한 보상전압이 공급되도록 제어할 수 있다.
일 실시 예에 따르면, 상기 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 드레인 단자 및 게이트 단자에 다이오드 커넥션 회로로 연결된 스위칭 트랜지스터를 포함할 수 있다.
일 실시 예에 따르면, 상기 프로세서는, 초기화 전압이 상기 제1 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 게이트 노드 및 상기 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 게이트 노드에 공급되도록 제어할 수 있다.
일 실시 예에 따르면, 상기 프로세서는, 상기 제1 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 게이트 노드 및 상기 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 게이트 노드를 함께 초기화하도록 제어할 수 있다.
일 실시 예에 따르면, 상기 발광 소자는 VDD 전압이 공급되는 제1 노드로부터 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터를 경유하여 상기 VSS 전압이 공급되는 제2 노드를 포함하는 발광 패스 중 어느 한 곳에 위치할 수 있다.
일 실시 예에 따르면, 상기 프로세서는, 듀티(duty) 구동 마다 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 게이트 노드를 초기화하고, Vth 특성 보상 동작이 반복하여 수행되도록 제어할 수 있다.
일 실시 예에 따르면, 상기 프로세서는, 상기 제1 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 Vth 특성 보상, 스위프(Sweep) 커플링이 반복하여 수행되도록 제어할 수 있다.
일 실시 예에 따르면, 상기 프로세서는, 상기 제1 커패시터에 저장된 전압을 프레임 단위로 초기화되도록 제어할 수 있다.
일 실시 예에 따르면, 상기 프로세서는, 상기 제2 커패시터에 저장된 전압값이 듀티 단위로 초기화되도록 제어할 수 있다.
일 실시 예에 따르면, 상기 프로세서는, 상기 제1 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 Vth 특성 보성과 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 Vth 특성 보상의 동작 횟수를 상이하게 제어할 수 있다.
일 실시 예에 따르면, 상기 프로세서는, 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 Vth 특성 보상 값이 일정 기간 동을 유지도록 제어할 수 있다.
일 실시 예에 따르면, 상기 제1 커패시터의 용량 대비 상기 제2 커패시터의 용량이 2배 이상일 수 있다.
101: 전자 장치
120: 프로세서
130: 메모리
210: 디스플레이
400, 3710: 픽셀
410, 3710: 마이크로 LED
420: 제1 픽셀 구동 회로
430: 제2 픽셀 구동 회로
T1~T12: 트랜지스터
C1: 제1 커패시터
C2: 제2 커패시터
C3: 제3 커패시터
120: 프로세서
130: 메모리
210: 디스플레이
400, 3710: 픽셀
410, 3710: 마이크로 LED
420: 제1 픽셀 구동 회로
430: 제2 픽셀 구동 회로
T1~T12: 트랜지스터
C1: 제1 커패시터
C2: 제2 커패시터
C3: 제3 커패시터
Claims (15)
- 전자 장치에 있어서,
발광 소자를 포함하는 복수의 픽셀들 및 상기 발광 소자의 발광을 위한 픽셀 구동 회로를 포함하는 디스플레이;
상기 디스플레이를 구동하는 DDI(display driver integrated circuit); 및
상기 DDI와 작동적으로 연결된 프로세서;
상기 프로세서와 작동적으로 연결된 메모리;를 포함하고,
상기 복수의 픽셀들 각각은,
상기 발광 소자의 구동 타이밍을 제어하기 위한 PWM(pulse width modulation) 신호를 생성하는 제1 픽셀 구동 회로 블록 및 상기 발광 소자에 공급되는 전류의 세기를 조절하는 제2 픽셀 구동 회로 블록을 포함하고,
상기 제1 픽셀 구동 회로 블록은 복수의 트랜지스터들 및 제1 커패시터를 포함하고,
상기 제2 픽셀 구동 회로 블록은 복수의 트랜지스터들 및 제2 커패시터를 포함하는,
전자 장치. - 제1 항에 있어서,
상기 프로세서는,
상기 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 소스 단자에 공급되는 보상전압(Vref)이 레드 픽셀, 그린 픽셀, 블루 픽셀 각각에 별도로 입력되도록 제어하는,
전자 장치. - 제1 항에 있어서,
상기 프로세서는,
상기 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 소스 단자에 공급되는 보상전압(Vref)이 레드 픽셀, 그린 픽셀, 블루 픽셀에 공통으로 입력되도록 제어하는, 전자 장치. - 제1 항에 있어서,
상기 프로세서는,
상기 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 소스 단자에 Vth 특성 보상을 위한 보상전압이 공급되도록 제어하는,
전자 장치. - 제4 항에 있어서,
상기 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 드레인 단자 및 게이트 단자에 다이오드 커넥션 회로로 연결된 스위칭 트랜지스터를 포함하는,
전자 장치. - 제5 항에 있어서,
상기 프로세서는,
초기화 전압이 상기 제1 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 게이트 노드 및 상기 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 게이트 노드에 공급되도록 제어하는,
전자 장치. - 제6 항에 있어서,
상기 프로세서는,
상기 제1 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 게이트 노드 및 상기 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 게이트 노드를 함께 초기화하도록 제어하는,
전자 장치. - 제7 항에 있어서,
상기 발광 소자는 VDD 전압이 공급되는 제1 노드로부터 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터를 경유하여 상기 VSS 전압이 공급되는 제2 노드를 포함하는 발광 패스 중 어느 한 곳에 위치하는,
전자 장치. - 제7 항에 있어서,
상기 프로세서는,
듀티(duty) 구동 마다 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 게이트 노드를 초기화하고, Vth 특성 보상 동작이 반복하여 수행되도록 제어하는,
전자 장치. - 제9 항에 있어서,
상기 프로세서는,
상기 제1 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 Vth 특성 보상, 스위프(Sweep) 커플링이 반복하여 수행되도록 제어하는,
전자 장치. - 제10 항에 있어서,
상기 프로세서는,
상기 제1 커패시터에 저장된 전압을 프레임 단위로 초기화되도록 제어하는,
전자 장치. - 제10 항에 있어서,
상기 프로세서는,
상기 제2 커패시터에 저장된 전압값이 듀티 단위로 초기화되도록 제어하는,
전자 장치. - 제6 항에 있어서,
상기 프로세서는,
상기 제1 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 Vth 특성 보성과 제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 Vth 특성 보상의 동작 횟수를 상이하게 제어하는,
전자 장치. - 제6 항에 있어서,
상기 프로세서는,
제2 픽셀 구동 회로 블록에 배치된 드라이빙 트랜지스터의 Vth 특성 보상 값이 일정 기간 동을 유지도록 제어하는,
전자 장치. - 제6 항에 있어서,
상기 제1 커패시터의 용량 대비 상기 제2 커패시터의 용량이 2배 이상인,
전자 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/KR2023/005767 WO2023219310A1 (ko) | 2022-05-11 | 2023-04-27 | 전자 장치 및 이의 동작 방법 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20220057838 | 2022-05-11 | ||
| KR1020220057838 | 2022-05-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230158375A true KR20230158375A (ko) | 2023-11-20 |
Family
ID=88974329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220068259A KR20230158375A (ko) | 2022-05-11 | 2022-06-03 | 전자 장치 및 이의 동작 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20230158375A (ko) |
-
2022
- 2022-06-03 KR KR1020220068259A patent/KR20230158375A/ko unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10762850B2 (en) | Display device and driving method thereof | |
| CN111402726B (zh) | 可折叠显示器以及用于可折叠显示器的驱动方法 | |
| US10847088B2 (en) | Display device and driving method thereof | |
| TWI761407B (zh) | 顯示裝置 | |
| KR20190134311A (ko) | 표시 영역에 의해 둘러싸인 공백 영역이 형성된 디스플레이 패널을 구동하는 주사 구동 회로를 포함하는 디스플레이 장치 | |
| US20230335064A1 (en) | Electronic device for driving plurality of display areas of display at different driving frequencies | |
| US20190147800A1 (en) | Display device and method for controlling independently by a group of pixels | |
| US11955077B2 (en) | Electronic device comprising display, and method for driving display | |
| US11681350B2 (en) | Display device and luminance control method thereof and mobile terminal using the same | |
| KR20230158375A (ko) | 전자 장치 및 이의 동작 방법 | |
| US11579717B2 (en) | Touch display device and method for driving the same | |
| EP4310824A1 (en) | Electronic device comprising display, and operation method therefor | |
| US12008956B2 (en) | Electronic device and method capable of reducing afterimage of display | |
| US20230351953A1 (en) | Electronic device and method capable of reducing afterimage of display | |
| KR20220115030A (ko) | 디스플레이의 잔상을 줄일 수 있는 전자 장치 및 방법 | |
| KR102467180B1 (ko) | 유기발광표시장치 및 유기발광표시장치의 구동 방법 | |
| KR20230149688A (ko) | 픽셀의 방전을 위해 감마 전압을 스왑하는 전자 장치 및 방법 | |
| US20220293025A1 (en) | Electronic device and method of operating the same | |
| KR20220147959A (ko) | 유기 발광 디스플레이 장치를 포함하는 전자 장치 | |
| US20240135863A1 (en) | Display device and method of driving the same | |
| CN114067737B (zh) | 显示面板及显示装置 | |
| US20240135858A1 (en) | Display device and method of driving the same | |
| KR20240047878A (ko) | 디스플레이를 포함하는 전자 장치 및 이의 동작 방법 | |
| KR20240082119A (ko) | 서로 다른 주파수들에 따른 표시를 위한 전자 장치 | |
| KR20230029235A (ko) | 전자 장치 및 그 제어 방법 |