KR20240047878A

KR20240047878A - 디스플레이를 포함하는 전자 장치 및 이의 동작 방법

Info

Publication number: KR20240047878A
Application number: KR1020220145927A
Authority: KR
Inventors: 김홍석; 윤종민; 조정민; 김광태
Original assignee: 삼성전자주식회사
Priority date: 2022-10-05
Filing date: 2022-11-04
Publication date: 2024-04-12

Abstract

본 개시의 일 실시 예에 따른 전자 장치는, 복수의 픽셀들이 배치된 디스플레이, 상기 복수의 픽셀들을 발광하기 위한 데이터 전압 정보들이 저장되는 복수의 픽셀 메모리들이 배치된 디스플레이 스토리지, 상기 디스플레이 및 상기 디스플레이 스토리지를 동작하는 디스플레이 드라이버, 상기 디스플레이 드라이버의 동작을 제어하는 프로세서, 및 상기 프로세서와 작동적으로 연결되는 메모리를 포함할 수 있다. 상기 메모리는 상기 프로세서가 실행 시에, 한 프레임 기간 중 상기 디스플레이 스토리지에 상기 데이터 전압 정보들을 저장 및 저장된 상기 데이터 전압 정보들을 로딩하도록 하는 인스트력션들을 포함할 수 있다. 그 외에도 다양한 실시 예들이 가능하다.

Description

디스플레이를 포함하는 전자 장치 및 이의 동작 방법{ELECTRONIC DEVICE INCLUDING A DISPLAY AND METHOD OF OPERATING THE SAME}

본 개시(disclosure)의 실시 예는 디스플레이를 포함하는 전자 장치 및 이의 동작 방법에 관한 것이다.

전자 장치의 디스플레이는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 예를 들면, 유기 발광 다이오드(OLED: organic light emitting diode) 디스플레이는 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 각광받고 있다. OLED 디스플레이는 다수의 픽셀(pixel)들이 매트릭스 형태로 배열되어 화상을 표시할 수 있다. 상기 각 픽셀은 발광 소자와, 발광 소자를 독립적으로 구동하는 복수의 구동 소자(예: 박막트랜지스터(TFT: thin film transistor)) 및 적어도 하나의 스토리지 커패시터를 포함할 수 있다.

위에서 기재된 내용들은 본 개시의 실시 예들의 이해를 돕기 위한 배경 정보로서만 제공된다. 위의 내용 중 어느 것이 본 개시와 관련하여 선행 기술로 적용될 수 있는지 여부에 대한 결정이 내려지지 않았으며, 어떠한 주장도 이루어지지 않았다.

OLED 디스플레이는 복수의 픽셀들을 포함할 수 있고, 각 픽셀은 OLED 및 픽셀 구동 회로를 포함할 수 있다. 픽셀 구동 회로는 OLED를 발광하기 위한 복수의 TFT(thin film transistor)들 및 적어도 하나의 커패시터(cst)를 포함할 수 있다. 픽셀의 정보(예: 발광 데이터)는 스토리지 커패시터(cst)에 저장될 수 있는데, 스토리지 커패시터(cst)는 저장된 전하가 시간에 따라 누설(leakage)되는 특성을 가진다. OLED 디스플레이가 1~10Hz와 같은 낮은 주파수로 구동할 경우에는 스토리지 커패시터(cst)에 누설이 발생할 수 있다. 스토리지 커패시터(cst)의 누설에 의해서 픽셀 값(예: 발광 데이터)에 변화가 나타날 수 있다. 이러한 스토리지 커패시터(cst)의 누설에 따른 문제점을 개선하기 위해서는 스토리지 커패시터(cst)를 추가 배치하거나, 또는 스토리지 커패시터(cst)의 크기를 증가(예: 용량을 증가)시켜야 하지만 공간의 제약으로 인해 스토리지 커패시터(cst)의 크기를 증가시키는 것에 한계가 있을 수 있다.

본 개시의 실시 예에 따르면, 비휘발성의 특성을 가지는 디스플레이 스토리지(예: PCM(phase change memory))로 스토리지 커패시터를 대체하여, 디스플레이 스토리지(예: PCM)에 OLED 디스플레이의 각 픽셀의 발광 데이터(예: 데이터 전압)을 저장할 수 있는 전자 장치 및 이의 동작 방법을 제공할 수 있다.

본 개시의 실시 예에 따르면, 디스플레이 스토리지(예: PCM)에 OLED 디스플레이의 각 픽셀의 발광 데이터(예: 데이터 전압)을 저장할 수 있다. 이를 통해, OLED 디스플레이의 구동 주파수에 상관 없이 각 픽셀의 데이터 전압을 하나의 프레임 및/또는 복수의 프레임 동안 유지할 수 있는 전자 장치 및 이의 동작 방법을 제공할 수 있다.

본 개시의 실시 예에 따르면, OLED 디스플레이를 1Hz와 같이 낮은 주사율의 구동하는 고정된(static) 화면에서도 OLED를 원화는 계조로 발광할 수 있는 전자 장치 및 이의 동작 방법을 제공할 수 있다.

본 개시의 실시 예에 따르면, OLED 디스플레이를 낮은 주사율로 동작하거나 또는 고정된 화면을 표시하는 동작 시, 데이터 전압의 지속적인 쓰기(write) 동작을 생략(skip)하여 소모 전력을 줄일 수 있는 전자 장치 및 이의 동작 방법을 제공할 수 있다.

본 개시의 실시 예에 따르면, 제1 픽셀(P1)에 발광 데이터(예: 데이터 전압 정보)를 저장(예: 쓰기)하는 동작과 제2 픽셀(P2)에 저장된 발광 데이터(예: 데이터 전압 정보)를 로딩(예: 읽기)하는 동작을 동시에 수행하여 데이터(데이터 전압 정보)를 저장(예: 쓰기) 및 로딩(예: 읽기)시, 딜레이(delay)를 줄일 수 있는 전자 장치 및 이의 동작 방법을 제공할 수 있다.

본 문서에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한도지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 문서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 개시의 일 실시 예에 따른 전자 장치는, 복수의 픽셀들이 배치된 디스플레이, 상기 복수의 픽셀들을 발광하기 위한 데이터 전압 정보들이 저장되는 복수의 픽셀 메모리들이 배치된 디스플레이 스토리지, 상기 디스플레이 및 상기 디스플레이 스토리지를 동작하는 디스플레이 드라이버, 상기 디스플레이 드라이버의 동작을 제어하는 프로세서, 및 상기 프로세서와 작동적으로 연결되는 메모리를 포함할 수 있다. 상기 메모리는 상기 프로세서가 실행 시에, 한 프레임 기간 중 상기 디스플레이 스토리지에 상기 데이터 전압 정보들을 저장 및 저장된 상기 데이터 전압 정보들을 로딩하도록 하는 인스트력션들을 포함할 수 있다.

본 개시의 일 실시 예에 따른 전자 장치의 동작 방법은, 한 프레임 기간 중 디스플레이에 배치된 디스플레이 스토리지에 복수의 픽셀들에 배치된 OLED(organic light emitting diode)를 발광하기 위한 데이터 전압 정보들을 저장할 수 있다. 상기 한 프레임 기간 중 상기 디스플레이 스토리지에 저장된 상기 데이터 전압 정보들을 로딩할 수 있다. 상기 데이터 전압 정보들에 다른 계조로 복수의 픽셀들에 배치된 OLED를 발광할 수 있다.

본 개시의 일 실시 예에 따른 전자 장치 및 이의 동작 방법은, 비휘발성의 특성을 가지는 디스플레이 스토리지(예: PCM(phase change memory))로 스토리지 커패시터를 대체하여, 디스플레이 스토리지(예: PCM)에 OLED 디스플레이의 각 픽셀의 데이터 전압을 저장할 수 있다. 디스플레이 스토리지(예: PCM)에 OLED 디스플레이의 각 픽셀의 데이터 전압을 저장함으로써, OLED 디스플레이의 구동 주파수에 상관 없이 각 픽셀의 데이터 전압을 하나의 프레임 및/또는 복수의 프레임 동안 유지할 수 있다. 이를 통해, OLED 디스플레이를 1Hz와 같이 낮은 주사율의 구동하는 고정된(static) 화면에서도 OLED를 원화는 계조로 발광할 수 있다. 또한, OLED 디스플레이를 낮은 주사율로 동작하거나 또는 고정된 화면을 표시하는 동작 시, 데이터 전압의 지속적인 쓰기(write) 동작을 생략(skip)하여 소모 전력을 줄일 수 있다.

본 개시의 일 실시 예에 따른 전자 장치 및 이의 동작 방법은, 제1 픽셀(P1)에 데이터(데이터 전압 정보)를 저장(예: 쓰기)하는 동작과 제2 픽셀(P2)에 저장된 데이터(데이터 전압 정보)를 로딩(예: 읽기)하는 동작을 동시에 수행할 수 있다. 이를 통해, 디스플레이 스토리지에 데이터(데이터 전압 정보)를 저장(예: 쓰기) 및 로딩(예: 읽기)시, 딜레이(delay)를 줄일 수 있다.

본 개시의 일 실시 예에 따른 전자 장치 및 이의 동작 방법은, 제1 픽셀(P1)에 데이터(데이터 전압 정보)를 저장(예: 쓰기)하고, 이후 일정 개수의 게이트 라인들의 픽셀들에 데이터(데이터 전압 정보)를 저장(예: 쓰기)한 후에 제1 픽셀(P1)에 저장된 데이터(데이터 전압 정보)의 로딩(예: 읽기)을 수행할 수 있다. 이를 통해, 동일한 픽셀에 대한 데이터(데이터 전압 정보)의 저장(예: 쓰기) 및 로딩(예: 읽기)에 따른 딜레이를 줄일 수 있다.

본 개시의 일 실시 예에 따른 디스플레이 스토리지를 포함하는 OLED 디스플레이를 VR(Virtual Reality) 장치 및 AR(Augmented Reality) 장치에 적용할 경우, MTP(Motion to Photon latency)의 영향을 줄 일 수 있다.

본 개시에서 얻을 수 있는 효과를 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술분야에서 통상적인 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도면의 설명과 관련하여, 동일 또는 유사한 구성 요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.
도 1은 본 개시의 일 실시 예에 따른 네트워크 환경 내의 전자 장치의 블럭도이다.
도 2a는 본 개시의 일 실시 예에 따른 전자 장치의 전면의 사시도이다.
도 2b는 본 개시의 일 실시 예에 따른 전자 장치의 후면의 사시도이다.
도 3a는 본 개시의 일 실시 예에 따른 전자 장치의 제1 상태(예: 펼침 상태, 열림 상태)를 도시한 도면이다.
도 3b는 본 개시의 일 실시 예에 따른 전자 장치의 제2 상태(예: 접힘 상태, 닫힘 상태)를 도시한 도면이다.
도 4는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 블록도이다.
도 5는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 블록도이다.
도 6은 OLED 디스플레이의 픽셀 구동 회로의 일 예를 나타내는 도면이다.
도 7은 픽셀 구동 회로에 포함된 스토리지 커패시터의 누설(leakage) 특성을 나타내는 도면이다.
도 8 및 도 9는 OLED 디스플레이의 픽셀 회로 및 픽셀 회로를 구동하기 위한 신호들을 나타내는 도면이다.
도 10은 본 개시의 일 실시 예에 따른 디스플레이에 배치되는 디스플레이 스토리지(예: PCM(phase change memory))를 나타내는 도면이다.
도 11은 본 개시의 일 실시 예에 따른 디스플레이 스토리지(예: PCM)의 라인들의 배치 구조를 나타내는 도면이다.
도 12는 본 개시의 일 실시 예에 따른 디스플레이 스토리지(예: PCM)의 블록도이다.
도 13은 본 개시의 일 실시 예에 따른 디스플레이 스토리지(예: PCM)를 포함하는 디스플레이의 블록도이다.
도 14는 본 개시의 일 실시 예에 따른 디스플레이 스토리지(예: PCM)의 구동 회로를 나타내는 도면이다.
도 15는 본 개시의 일 실시 예에 따른 디스플레이 스토리지(예: PCM)의 픽셀 메모리에 '0' 및 '1'를 기록했을 때의 Vdata를 나타내는 도면이다.
도 16은 디스플레이 스토리지(예: PCM)의 데이터 읽기(read)와 쓰기(write)의 시간 차이를 설명하기 위한 도면이다.
도 17은 본 개시의 일 실시 예에 따른 디스플레이 스토리지(예: PCM)의 8비트로 블랙(예: 0계조)을 포함하는 256 계조를 표현하는 일 예를 나타내는 도면이다.
도 18은 본 개시의 일 실시 예에 따른 DDI(display driver IC)의 블록도이다.
도 19는 본 개시의 일 실시 예에 따른 디스플레이 스토리지(PCM)과 DRAM(dynamic　random　access　memory)의 동작 속도의 차이를 나타내는 도면이다.
도 20은 본 개시의 일 실시 예에 따른 디스플레이 스토리지(예: PCM)의 읽기(read)와 쓰기(write)의 지연(delay)를 보상하는 방법을 나타내는 도면이다.
도면 전체에 걸쳐, 동일한 참조 번호가 동일하거나 유사한 요소, 특징 및 구조를 묘사하는 데 사용된다는 점에 유의해야 한다.

첨부된 도면을 참조한 다음의 설명은 청구범위 및 그 균등물에 의해 정의된 바와 같은 개시 내용의 다양한 실시 예의 포괄적인 이해를 돕기 위해 제공된다. 여기에는 이해를 돕기 위한 다양한 특정 세부 사항이 포함되어 있지만 이는 단지 예시적인 것으로 간주되어야 한다. 따라서, 본 기술분야의 통상의 지식을 가진 자는 본 개시 내용의 범위 및 사상을 벗어나지 않고 본 명세서에 기재된 다양한 실시 예의 다양한 변경 및 수정이 이루어질 수 있음을 인식할 것이다. 또한, 명료함과 간결함을 위해 잘 알려진 기능 및 구성에 대한 설명은 생략할 수 있다.

하기 설명 및 청구범위에 사용된 용어 및 단어들은 문헌상의 의미에 한정되지 않으며, 본 문서의 명확하고 일관된 이해를 가능하게 하기 위해 출원인이 사용한 것에 불과하다. 따라서, 본 문서의 다양한 실시 예에 대한 다음 설명은 첨부된 청구범위 및 그 균등물에 의해 정의된 바와 같은 본 문서를 제한하기 위한 것이 아니라 단지 예시의 목적으로 제공된다는 것이 당업자에게 명백해야 한다.

단수 형태는 문맥이 명백하게 달리 지시하지 않는 한 복수 지시 대상을 포함하는 것으로 이해되어야 한다. 따라서, 예를 들어 "구성요소 표면"에 대한 언급은 그러한 표면 중 하나 이상에 대한 언급을 포함할 수 있다.

도 1은 다양한 실시 예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다.

도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.

프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.

보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.

메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.

프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.

입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.

음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.

디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.

오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.

센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.

인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.

연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.

햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.

카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.

전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.

배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.

통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.

무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시 예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.

안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 일 실시 예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.

다양한 실시 예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시 예에 따르면, mmWave 안테나 모듈은 인쇄회로기판, 상기 인쇄회로기판의 제1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄회로기판의 제2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.

상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.

일 실시 예에 따르면, 명령 또는 데이터는 제2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 일 실시 예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시 예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.

본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.

본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제1", "제2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.

본 문서의 다양한 실시 예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.

본 문서의 다양한 실시 예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.

일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어^TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.

다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

일 실시 예에 따르면, 도 1에 도시된 디스플레이 모듈(160)이 폴더블 디스플레이 또는 플렉서블 디스플레이를 포함하는 것으로 설명하고 있지만, 이에 한정되지 않는다. 디스플레이 모듈(160)은, 바형(bar type), 또는 평판형(plate type)의 디스플레이(예: OLED(organic light emitting diode) 디스플레이)를 포함할 수도 있다.

일 실시 예에 따르면, 도 1에 도시된 디스플레이 모듈(160)은, 화면(예: 디스플레이 화면)을 접히거나 펼쳐질 수 있도록 구성된 플렉서블 디스플레이(예: 플렉서블 OLED 디스플레이)를 포함할 수 있다.

일 실시 예에 따르면, 도 1에 도시된 디스플레이 모듈(160)은, 슬라이딩 가능하게 배치되어 화면(예: 디스플레이 화면)을 제공하는 플렉서블 디스플레이(예: 플렉서블 OLED 디스플레이)를 포함할 수 있다.

도 2a는 본 개시의 일 실시 예에 따른 전자 장치의 전면의 사시도이다. 도 2b는 본 개시의 일 실시 예에 따른 전자 장치의 후면의 사시도이다.

도 2a 및 도 2b를 참조하면, 본 개시의 일 실시 예에 따른 전자 장치(200)(예: 도 1의 전자 장치(101))는, 제1 면(또는 전면)(210A), 제2 면(또는 후면)(210B), 및 하우징(210)을 포함할 수 있다. 하우징(210)에 의해 형성된 공간에 디스플레이(201)(예: 도 3a의 디스플레이(320), 도 4의 디스플레이(410), 도 5의 디스플레이(410))가 배치될 수 있다. 하우징(210)은, 제1 면(210A)과 제2 면(210B) 사이의 공간을 둘러싸는 측면(210C)을 포함할 수 있다. 일 실시 예에 따르면, 하우징(210)은 제1 면(210A), 제2 면(210B) 및 측면(210C)들 중 일부를 형성하는 구조를 지칭할 수도 있다.

일 실시 예에 따르면, 본 개시의 일 실시 예에 따른 전자 장치(200)는 디스플레이 스토리지(예: 도 10의 디스플레이 스토리지(1000), 도 12의 디스플레이 스토리지(1200)를 포함할 수 있다. 디스플레이 스토리지(1000, 1200)로 OLED 디스플레이의 스토리지 커패시터(예: 도 6의 스토리지 커패시터(cst1, cst2))를 대체하여, 디스플레이 스토리지(1000, 1200)에 OLED 디스플레이의 각 픽셀의 데이터 전압 정보를 저장할 수 있다. 디스플레이 스토리지(1000, 1200)는 비휘발성(non-volatile) 특성을 가지며, OLED 디스플레이의 구동 주파수에 상관 없이 각 픽셀의 데이터 전압 정보를 하나의 프레임 및/또는 복수의 프레임 동안 유지할 수 있다.

일 실시 예에 따르면, 제1 면(210A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(202)(예: 다양한 코팅 레이어들을 포함하는 글래스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있다.

일 실시 예에 따르면, 제2 면(210B)은 실질적으로 불투명한 후면 플레이트(211)에 의하여 형성될 수 있다. 상기 후면 플레이트(211)는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 그러나, 이에 한정되지 않고, 후면 플레이트(211)는 투명한 글래스에 의하여 형성될 수도 있다.

일 실시 예에 따르면, 측면(210C)은, 전면 플레이트(202) 및 후면 플레이트(211)와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 베젤 구조(218)(또는 "측면 부재")에 의하여 형성될 수 있다. 일 실시 예에 따르면, 후면 플레이트(211) 및 측면 베젤 구조(218)는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다.

일 실시 예에 따르면, 전면 플레이트(202)는, 상기 제1 면(210A)으로부터 상기 후면 플레이트(211) 쪽으로 휘어져 심리스하게(seamless) 연장된 2개의 제1 영역(210D)들을 포함할 수 있다. 2개의 제1 영역(210D)들은 전면 플레이트(202)의 긴 엣지(long edge) 양단에 배치될 수 있다.

일 실시 예에 따르면, 후면 플레이트(211)는, 상기 제2 면(210B)으로부터 상기 전면 플레이트(202) 쪽으로 휘어져 심리스하게 연장된 2개의 제2 영역(210E)들을 포함할 수 있다.

일 실시 예에 따르면, 상기 전면 플레이트(202)(또는 상기 후면 플레이트(211))가 상기 제1 영역(210D)들(또는 상기 제2 영역(210E)들) 중 하나만을 포함할 수 있다. 일 실시 예에 따르면, 상기 제1 영역(210D)들 또는 제2 영역(210E)들 중 일부가 포함되지 않을 수 있다. 실시 예들에서, 상기 전자 장치(200)의 측면에서 볼 때, 측면 베젤 구조(218)는, 상기와 같은 제1 영역(210D)들 또는 제2 영역(210E)들이 포함되지 않는 측면 쪽에서는 제1 두께(또는 폭)를 가지고, 상기 제1 영역(210D)들 또는 제2 영역(210E)들을 포함한 측면 쪽에서는 상기 제1 두께보다 얇은 제2 두께를 가질 수 있다.

일 실시 예에 따르면, 전자 장치(200)는, 디스플레이(201)(예: 도 1의 디스플레이 모듈(160), 도 4의 디스플레이 모듈(160), 도 5의 디스플레이 모듈(160)), 음향 입력 장치(203)(예: 도 1의 입력 모듈(150)), 음향 출력 장치(207, 214)(예: 도 1의 음향 출력 모듈(155)), 센서 모듈(204, 219)(예: 도 1의 센서 모듈(176)), 카메라 모듈(205, 212)(예: 도 1의 카메라 모듈(180)), 플래시(213), 키 입력 장치(217), 인디케이터(미도시), 및 커넥터들(208, 209) 중 적어도 하나 이상을 포함할 수 있다. 일 실시 예에 따르면, 상기 전자 장치(200)는, 구성 요소들 중 적어도 하나(예: 키 입력 장치(217))를 생략하거나 다른 구성 요소를 추가적으로 포함할 수 있다.

일 실시 예에 따르면, 디스플레이(201)(예: 도 3a의 디스플레이(320), 도 4의 디스플레이(410), 도 5의 디스플레이(410))는, 전면 플레이트(202)의 상단 부분을 통하여 시각적으로 보일 수 있다. 예를 들면, 디스플레이(210)는 OLED 디스플레이를 포함할 수 있다.

일 실시 예에 따르면, 제1 면(210A), 및 측면(210C)의 제1 영역(210D)을 형성하는 전면 플레이트(202)를 통하여 디스플레이(201)의 적어도 일부가 보일 수 있다. 디스플레이(201)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 일 실시 예에 따르면, 센서 모듈(204, 219)의 적어도 일부, 및/또는 키 입력 장치(217)의 적어도 일부가, 상기 제1 영역(210D), 및/또는 상기 제2 영역(210E)에 배치될 수 있다.

일 실시 예에 따르면, 디스플레이(201)의 화면 표시 영역의 배면에, 센서 모듈(204), 카메라 모듈들(205)(예: 이미지 센서), 오디오 모듈(214), 및 지문 센서 중 적어도 하나 이상을 포함할 수 있다.

일 실시 예에 따르면, 디스플레이(201)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다.

일 실시 예에 따르면, 센서 모듈(204, 219)의 적어도 일부, 및/또는 키 입력 장치(217)의 적어도 일부가, 상기 제1 영역(210D)들, 및/또는 상기 제2 영역(210E)들에 배치될 수 있다.

일 실시 예에 따르면, 음향 입력 장치(203)는, 마이크를 포함할 수 있다. 일 실시 예에 따르면, 입력 장치(203)는 소리의 방향을 감지할 수 있도록 배치되는 복수개의 마이크를 포함할 수 있다. 음향 출력 장치(207, 214)는, 외부 스피커(207) 및 통화용 리시버(예: 오디오 모듈(214))를 포함할 수 있다. 어떤 실시 예에서는 음향 입력 장치(203, 예: 마이크), 음향 출력 장치(207, 214) 및 커넥터들(208, 209)은 전자 장치(200)의 내부 공간에 배치되고, 하우징(210)에 형성된 적어도 하나의 홀을 통하여 외부 환경에 노출될 수 있다. 어떤 실시 예에서는 하우징(210)에 형성된 홀은 음향 입력 장치(203, 예: 마이크) 및 음향 출력 장치(207, 214)를 위하여 공용으로 사용될 수 있다. 어떤 실시 예에서는 음향 출력 장치(207, 214)는 하우징(210)에 형성된 홀이 배제된 채 동작되는 스피커(예: 피에조 스피커)를 포함할 수 있다.

일 실시 예에 따르면, 센서 모듈(204, 219)(예: 도 1의 센서 모듈(176))은, 전자 장치(200)의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(204, 219)은, 예를 들어, 하우징(210)의 제1 면(210A)에 배치된 제1 센서 모듈(204)(예: 근접 센서) 및/또는 상기 하우징(210)의 제2 면(210B)에 배치된 제2 센서 모듈(219)(예: HRM 센서) 및/또는 제3 센서 모듈(미도시)(예: 지문 센서)을 포함할 수 있다. 예로써, 상기 지문 센서는 하우징(210)의 제1 면(210A)(예: 디스플레이(201)) 및/또는 제2 면(210B)에 배치될 수도 있다. 전자 장치(200)는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서 중 적어도 하나를 더 포함할 수 있다.

일 실시 예에 따르면, 카메라 모듈들(205, 212)은, 전자 장치(200)의 제1 면(210A)에 배치된 제1 카메라 모듈(205), 및 제2 면(210B)에 배치된 제2 카메라 모듈(212)을 포함할 수 있다. 카메라 모듈들(205, 212)의 주변에 플래시(213)가 배치될 수 있다. 카메라 모듈들(205, 212)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시(213)는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다.

일 실시 예에 따르면, 제1 카메라 모듈(205)은 언더 디스플레이 카메라(UDC: under display camera) 방식으로 디스플레이(201)의 디스플레이 패널의 하부에 배치될 수 있다. 일 실시 예에 따르면, 2개 이상의 렌즈들(광각 및 망원 렌즈) 및 이미지 센서들이 상기 전자 장치(200)의 하나의 면에 배치될 수 있다. 일 실시 예에 따르면, 전자 장치(200)의 제1 면(예로써, 화면이 표시되는 면)에 복수의 제1 카메라 모듈(205)들이 언더 디스플레이 카메라(UDC) 방식으로 배치될 수 있다.

일 실시 예에 따르면, 키 입력 장치(217)는, 하우징(210)의 측면(210C)에 배치될 수 있다. 일 실시 예에 따르면, 전자 장치(200)는 상기 언급된 키 입력 장치(217) 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치(217)는 디스플레이(201) 상에 소프트 키 등 다른 형태로 구현될 수 있다. 일 실시 예에 따르면, 키 입력 장치(217)는 디스플레이(201)에 포함된 압력 센서를 이용하여 구현될 수 있다.

일 실시 예에 따르면, 커넥터들(208, 209)은, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터(예를 들어, USB 커넥터)를 수용할 수 있는 제1 커넥터 홀(208), 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 커넥터를 위한 수용할 수 있는 제2 커넥터 홀(209, 또는 이어폰 잭)을 포함할 수 있다. 제1 커넥터 홀(208)은 USB(universal serial bus) A타입 또는 USB C타입의 포트를 포함할 수 있다. 제1 커넥터 홀(208)이 USB C타입을 지원하는 경우 전자 장치(200, 예: 도 1의 전자 장치(101))는 USB PD(power delivery) 충전을 지원할 수 있다.

일 실시 예에 따르면, 카메라 모듈들(205, 212) 중 일부 제1 카메라 모듈(205) 및/또는 센서 모듈(204, 219)들 중 일부 센서 모듈(204)은, 디스플레이(201)를 통해 시각적으로 보이도록 배치될 수 있다.

일 실시 예에 따르면, 제1 카메라 모듈(205)이 언더 디스플레이 카메라(UDC: under display camera) 방식으로 배치되는 경우, 제1 카메라 모듈(205)은 외부에 시각적으로 보이지 않을 수 있다.

일 실시 예에 따르면, 제1 카메라 모듈(205)은 디스플레이 영역과 중첩되어 배치될 수 있고, 재1 카메라 모듈(205)과 대응하는 디스플레이 영역에서도 화면을 표시할 수 있다. 일부 센서 모듈(204)은 전자 장치의 내부 공간에서 전면 플레이트(202)를 통해 시각적으로 노출되지 않고 그 기능을 수행하도록 배치될 수도 있다.

도 3a는 본 개시의 일 실시 예에 따른 전자 장치의 제1 상태(예: 펼침 상태, 열림 상태)를 도시한 도면이다. 도 3b는 본 개시의 일 실시 예에 따른 전자 장치의 제2 상태(예: 접힘 상태, 닫힘 상태)를 도시한 도면이다.

도 3a 및 도 3b를 참조하면, 전자 장치(300)(예: 도 1의 전자 장치(101), 도 2a 및 도 2b의 전자 장치(200))는, 하우징(310), 및 상기 하우징(310)에 의해 지지되는 디스플레이(320)(예: 도 4의 디스플레이(410), 도 5의 디스플레이(410))를 포함할 수 있다.

일 실시 예에 따르면, 디스플레이(320)는 플렉서블(flexible) 디스플레이 또는 폴더블(foldable) 디스플레이를 포함할 수 있다. 예들 들면, 디스플레이(320)는 플렉서블 OLED 디스플레이를 포함할 수 있다.

일 실시 예에 따르면, 본 개시의 일 실시 예에 따른 전자 장치(300)는 디스플레이 스토리지(예: 도 10의 디스플레이 스토리지(1000), 도 12의 디스플레이 스토리지(1200)를 포함할 수 있다. 디스플레이 스토리지(1000, 1200)로 OLED 디스플레이의 스토리지 커패시터(예: 도 6의 스토리지 커패시터(cst1, cst2))를 대체하여, 디스플레이 스토리지(1000, 1200)에 OLED 디스플레이의 각 픽셀의 데이터 전압 정보를 저장할 수 있다. 디스플레이 스토리지(1000, 1200)는 비휘발성(non-volatile) 특성을 가지며, OLED 디스플레이의 구동 주파수에 상관 없이 각 픽셀의 데이터 전압 정보를 하나의 프레임 및/또는 복수의 프레임 동안 유지할 수 있다.

일 실시 예에 따르면, 디스플레이(320)가 배치된 면을 제1 면 또는 전자 장치(300)의 전면(예: 펼쳤을 때 화면이 표시되는 면)으로 정의할 수 있다. 그리고, 전면의 반대 면을 제2 면 또는 전자 장치(300)의 후면으로 정의할 수 있다. 또한, 전면과 후면 사이의 공간을 둘러싸는 면을 제3 면 또는 전자 장치(300)의 측면으로 정의할 수 있다. 예를 들어, 전자 장치(300)는 폴딩 축(예: A축)을 기준으로 폴딩 영역(323)이 제1 방향(예: x축 방향)으로 접히거나, 펼쳐질 수 있다.

일 실시 예에 따르면, 상기 하우징(310)은, 제1 하우징 구조물(311), 센서 영역(324)을 포함하는 제2 하우징 구조물(312), 제1 후면 커버(380), 및/또는 제2 후면 커버(390)를 포함할 수 있다. 전자 장치(300)의 하우징(310)은 도 3a 및 도 3b에 도시된 형태 및 결합으로 제한되지 않으며, 다른 형상이나 부품의 조합 및/또는 결합에 의해 구현될 수 있다.

일 실시 예에 따르면, 제1 하우징 구조물(311)과 제1 후면 커버(380)가 일체로 형성될 수 있고, 제2 하우징 구조물(312)과 제2 후면 커버(390)가 일체로 형성될 수 있다.

일 실시 예에 따르면, 제1 하우징 구조물(311)과 제2 하우징 구조물(312)은 폴딩 축(A)을 중심으로 양측에 배치되고, 상기 폴딩 축(A)에 대하여 전체적으로 대칭인 형상을 가질 수 있다. 제1 하우징 구조물(311) 및 제2 하우징 구조물(312)은 전자 장치(300)의 상태가 제1 상태(예: 펼침 상태)인지, 제2 상태(예: 접힘 상태)인지, 또는 제3 상태(예: 펼침과 접힘의 중간 상태)인지 여부에 따라 서로 이루는 각도가 달라질 수 있다.

일 실시 예에 따르면, 제2 하우징 구조물(312)은, 제1 하우징 구조물(311)과 달리, 다양한 센서들(예: 조도 센서, 홍채 센서, 및/또는 이미지 센서)이 배치되는 상기 센서 영역(324)을 추가로 포함하지만, 이외의 영역에서는 상호 대칭적인 형상을 가질 수 있다. 또 다른 예로, 상기 센서 영역(324)은 제1 하우징 구조물(311)에 배치되거나, 생략될 수도 있다.

일 실시 예에 따르면, 상기 센서 영역(324)뿐만 아니라 디스플레이의 하부 및/또는 베젤 영역에 적어도 하나의 센서(예: 카메라 모듈, 조도 센서, 홍채 센서, 및/또는 이미지 센서)가 배치될 수 있다.

일 실시 예에 따르면, 제1 하우징 구조물(311)과 제2 하우징 구조물(312)은 디스플레이(320)를 수용하는 리세스를 형성할 수 있다. 도시된 실시 예에서는, 상기 센서 영역(324)으로 인해, 상기 리세스는 폴딩 축(A)에 대해 직교하는 방향(예: x축 방향)으로 서로 다른 2개 이상의 폭을 가질 수 있다.

예를 들어, 상기 리세스는 제1 하우징 구조물(311)의 제1 부분(311a)과 제2 하우징 구조물(312) 중 센서 영역(324)의 가장자리에 형성되는 제2 하우징 구조물(312)의 제1 부분(312a) 사이의 제1 폭(W1)을 가질 수 있다. 상기 리세스는 제1 하우징 구조물(311) 중 폴딩 축(A)에 실질적으로 평행한 제1 하우징 구조물(311)의 제2 부분(311b)과 제2 하우징 구조물(312) 중 센서 영역(324)에 해당하지 않으면서 폴딩 축(A)에 실질적으로 평행한 제2 하우징 구조물(312)의 제2 부분(312b)에 의해 형성되는 제2 폭(W2)을 가질 수 있다. 이 경우, 제2 폭(W2)은 제1 폭(W1)보다 길게 형성될 수 있다. 다시 말해서, 상호 비대칭 형상을 갖는 제1 하우징 구조물(311)의 제1 부분(311a)과 제2 하우징 구조물(312)의 제1 부분(312a)은 상기 리세스의 제1 폭(W1)을 형성할 수 있다. 상호 대칭 형상을 갖는 제1 하우징 구조물(311)의 제2 부분(311b)과 제2 하우징 구조물(312)의 제2 부분(312b)은 상기 리세스의 제2 폭(W2)을 형성할 수 있다.

일 실시 예에 따르면, 제2 하우징 구조물(312)의 제1 부분(312a) 및 제2 부분(312b)은 상기 폴딩 축(A)으로부터의 거리가 서로 상이할 수 있다. 리세스의 폭은 도시된 예시로 한정되지 아니한다. 다양한 실시 예에서, 센서 영역(324)의 형태 또는 제1 하우징 구조물(311) 및 제2 하우징 구조물(312)의 비대칭 형상을 갖는 부분에 의해 리세스는 복수 개의 폭을 가질 수 있다.

일 실시 예에 따르면, 제1 하우징 구조물(311) 및 제2 하우징 구조물(312)의 적어도 일부는 디스플레이(320)를 지지하기 위해 선택된 크기의 강성을 갖는 금속 재질이나 비금속 재질로 형성될 수 있다.

일 실시 예에 따르면, 상기 센서 영역(324)은 제2 하우징 구조물(312)의 일 코너에 인접하여 소정 영역을 가지도록 형성될 수 있다. 다만 센서 영역(324)의 배치, 형상, 및 크기는 도시된 예시에 한정되지 아니한다. 예를 들어, 센서 영역(324)은 제2 하우징 구조물(312)의 다른 코너 혹은 상단 코너와 하단 코너 사이의 임의의 영역에 제공될 수 있다.

일 실시 예에 따르면, 전자 장치(300)에 내장된 다양한 기능을 수행하기 위한 부품들(components)이 센서 영역(324)을 통해, 또는 센서 영역(324)에 마련된 하나 이상의 개구(opening)를 통해 전자 장치(300)의 전면에 노출될 수 있다. 다양한 실시 예에서, 상기 부품들은 다양한 종류의 센서들을 포함할 수 있다. 상기 센서는, 예를 들어, 조도 센서, 전면 카메라(예: 카메라 모듈), 리시버 또는 근접 센서 중 적어도 하나를 포함할 수 있다.

일 실시 예에 따르면, 상기 제1 후면 커버(380)는 상기 전자 장치(300)의 후면에 상기 폴딩 축(A)의 일편에 배치되고, 예를 들어, 실질적으로 직사각형인 가장자리(periphery)를 가질 수 있으며, 제1 하우징 구조물(311)에 의해 상기 가장자리가 감싸질 수 있다. 또 다른 예로, 상기 제2 후면 커버(390)는 상기 전자장치의 후면의 상기 폴딩 축(A)의 다른 편에 배치되고, 제2 하우징 구조물(312)에 의해 그 가장자리가 감싸질 수 있다.

일 실시 예에 따르면, 제1 후면 커버(380) 및 제2 후면 커버(390)는 상기 폴딩 축(A)을 중심으로 실질적으로 대칭적인 형상을 가질 수 있다. 다만, 제1 후면 커버(380) 및 제2 후면 커버(390)가 반드시 상호 대칭적인 형상을 가지는 것은 아니며, 일 실시 예에 따르면, 전자 장치(300)는 다양한 형상의 제1 후면 커버(380) 및 제2 후면 커버(390)를 포함할 수 있다. 또 일 실시 예에 따르면, 제1 후면 커버(380)는 제1 하우징 구조물(311)과 일체로 형성될 수 있고, 제2 후면 커버(390)는 제2 하우징 구조물(312)과 일체로 형성될 수 있다.

일 실시 예에 따르면, 제1 후면 커버(380), 제2 후면 커버(390), 제1 하우징 구조물(311), 및 제2 하우징 구조물(312)은, 전자 장치(300)의 다양한 부품들(예: 인쇄회로기판, 또는 배터리)이 배치될 수 있는 공간을 형성할 수 있다. 일 실시 예에 따르면, 전자 장치(300)의 후면에는 하나 이상의 부품(components)이 배치되거나 시각적으로 노출될 수 있다. 예를 들어, 제1 후면 커버(380)의 제1 후면 영역(382)을 통해 서브 디스플레이(330)의 적어도 일부가 시각적으로 노출될 수 있다. 일 실시 예에 따르면, 제2 후면 커버(390)의 제2 후면 영역(392)을 통해 하나 이상의 부품 또는 센서가 시각적으로 노출될 수 있다. 다양한 실시 예에서 상기 센서는 조도 센서, 근접 센서 및/또는 후면 카메라를 포함할 수 있다.

일 실시 예에 따르면, 힌지 커버(313)는, 제1 하우징 구조물(311)과 제2 하우징 구조물(312) 사이에 배치되어, 내부 부품 (예를 들어, 힌지 구조)을 가릴 수 있도록 구성될 수 있다. 힌지 커버(313)는, 전자 장치(300)의 펼침과 접힘에 의해서 제1 하우징 구조물(311) 및 제2 하우징 구조물(312)이 맞닿는 부분을 커버할 수 있다.

일 실시 예에 따르면, 힌지 커버(313)는, 상기 전자 장치(300)의 제1 상태(예: 펼침 상태) 또는 제2 상태(예: 접힘 상태)에 따라, 제1 하우징 구조물(311) 및 제2 하우징 구조물(312)의 일부에 의해 가려지거나, 외부로 노출될 수 있다. 일 실시 예에 따르면, 전자 장치(300)가 제1 상태(예: 펼침 상태)인 경우, 힌지 커버(313)는 제1 하우징 구조물(311) 및 제2 하우징 구조물(312)에 의해 가려져 노출되지 않을 수 있다.

일 실시 예에 따르면, 전자 장치(300)가 제2 상태(예: 접힘 상태)(예: 완전 접힘 상태(fully folded state))인 경우, 힌지 커버(313)는 제1 하우징 구조물(311) 및 제2 하우징 구조물(312) 사이에서 외부로 노출될 수 있다. 일 실시 예에 따르면, 제1 하우징 구조물(311) 및 제2 하우징 구조물(312)이 소정의 각도를 이루는(folded with a certain angle) 제3 상태(예: 중간 상태(intermediate state))인 경우, 힌지 커버(313)는 제1 하우징 구조물(311) 및 제2 하우징 구조물(312)의 사이에서 외부로 일부 노출될 수 있다. 다만 이 경우 노출되는 영역은 완전히 접힌 상태보다 적을 수 있다. 일 실시 예에 따르면, 힌지 커버(313)는 곡면을 포함할 수 있다.

일 실시 예에 따르면, 디스플레이(320)는 상기 하우징(310)에 의해 형성된 공간 상에 배치될 수 있다. 디스플레이(320)는 상기 하우징(310)에 의해 지지되도록 배치될 수 있다. 예를 들어, 디스플레이(320)는 하우징(310)에 의해 형성되는 리세스(recess) 상에 안착되며, 전자 장치(300)의 전면의 대부분을 형성할 수 있다.

일 실시 예에 따르면, 전자 장치(300)의 전면은 디스플레이(320) 및 디스플레이(320)에 인접한 제1 하우징 구조물(311)의 일부 영역 및 제2 하우징 구조물(312)의 일부 영역을 포함할 수 있다. 그리고, 전자 장치(300)의 후면은 제1 후면 커버(380), 제1 후면 커버(380)에 인접한 제1 하우징 구조물(311)의 일부 영역, 제2 후면 커버(390) 및 제2 후면 커버(390)에 인접한 제2 하우징 구조물(312)의 일부 영역을 포함할 수 있다.

일 실시 예에 따르면, 상기 디스플레이(320)는, 적어도 일부 영역이 평면 또는 곡면으로 변형될 수 있는 디스플레이를 의미할 수 있다. 일 실시 예에 따르면, 디스플레이(320)는 폴딩 영역(323), 폴딩 영역(323)을 기준으로 일측(예: 도 3a에서 좌측)에 배치되는 제1 영역(321) 및 타측(예: 도 3a에서 우측)에 배치되는 제2 영역(322)을 포함할 수 있다.

일 실시 예에 따르면, 디스플레이(320)는 전면 발광(top emission) 또는 후면 발광(bottom emission) 방식의 OLED 디스플레이를 포함할 수 있다. OLED 디스플레이는 편광 필름(polarizing film)(또는 편광층), 윈도우 글래스(예: 초박막 강화유리(UTG: ultra-thin glass) 또는 폴리머 윈도우) 및/또는 광학보상 필름(예: OCF: optical compensation film)을 포함할 수 있다. 여기서, OLED 디스플레이는 LTCF(low temperature color filter)층을 포함할 수 있고, LTCF층으로 편광 필름(polarizing film)(또는 편광층)을 대체할 수 있다.

디스플레이(320)의 영역 구분은 예시적인 것이며, 디스플레이(320)는 구조 또는 기능에 따라 복수(예를 들어, 2개 이상)의 영역으로 구분될 수도 있다. 일 실시 예에 따르면, y축에 평행하게 연장되는 폴딩 영역(323) 또는 폴딩 축(A)에 의해 디스플레이(320)의 영역이 구분될 수 있으나, 일 실시 예에서 디스플레이(320)는 다른 폴딩 영역(예: x 축에 평행한 폴딩 영역) 또는 다른 폴딩 축(예: x 축에 평행한 폴딩 축)을 기준으로 영역이 구분될 수도 있다.

일 실시 예에 따르면, 제1 영역(321)과 제2 영역(322)은 폴딩 영역(323)을 중심으로 전체적으로 대칭인 형상을 가질 수 있다.

이하, 전자 장치(300)의 상태(예: 펼침 상태(flat state) 및 접힘 상태(folded state))에 따른 제1 하우징 구조물(311) 및 제2 하우징 구조물(312)의 동작과 디스플레이(320)의 각 영역을 설명한다.

일 실시 예에 따르면, 전자 장치(300)가 펼침 상태(flat state)(예: 도 3a)인 경우, 제1 하우징 구조물(311) 및 제2 하우징 구조물(312)은 대략 180도의 각도를 이루며 실질적으로 동일 방향을 향하도록 배치될 수 있다. 디스플레이(320)의 제1 영역(321)의 표면과 제2 영역(322)의 표면은 서로 약 180도를 형성하며, 실질적으로 동일한 방향(예: 전자 장치의 전면 방향)을 향할 수 있다. 폴딩 영역(323)은 제1 영역(321) 및 제2 영역(322)과 실질적으로 동일 평면을 형성할 수 있다.

일 실시 예에 따르면, 전자 장치(300)가 접힘 상태(folded state)(예: 도 3b)인 경우, 제1 하우징 구조물(311) 및 제2 하우징 구조물(312)은 서로 마주보게 배치될 수 있다. 디스플레이(320)의 제1 영역(321)의 표면과 제2 영역(322)의 표면은 서로 좁은 각도(예: 약 0도에서 약 10도 사이)를 형성하며, 서로 마주볼 수 있다. 폴딩 영역(323)은 적어도 일부가 소정의 곡률을 가지는 곡면으로 이루어질 수 있다.

일 실시 예에 따르면, 전자 장치(300)가 중간 상태(half folded state)인 경우, 제1 하우징 구조물(311) 및 제2 하우징 구조물(312)은 서로 소정의 각도(a certain angle)로 배치될 수 있다. 디스플레이(320)의 제1 영역(321)의 표면과 제2 영역(322)의 표면은 접힘 상태보다 크고 펼침 상태보다 작은 각도를 형성할 수 있다. 폴딩 영역(323)은 적어도 일부가 소정의 곡률을 가지는 곡면으로 이루어질 수 있으며, 이 때의 곡률은 접힘 상태(folded state)인 경우보다 작을 수 있다.

본 개시의 일 실시 예에 따른 전자 장치는 바 타입, 폴더블 타입, 롤러블 타입, 슬라이딩 타입, 웨어러블 타입, 태블릿 PC 및/또는 노트북 PC와 같은 전자 장치를 포함할 수 있다. 본 개시의 일 실시 예에 따른 전자 장치는 상술한 예에 한정되지 않고, 다른 다양한 전자 장치를 포함할 수 있다.

도 4는 본 개시의 일 실시 예에 따른 디스플레이 모듈(160)의 블록도이다.

도 4를 참조하면, 디스플레이 모듈(160)(예: 도 1의 디스플레이 모듈(160))은 디스플레이(410)(예: 도 2a의 디스플레이(201), 도 3a의 디스플레이(320)), 및 디스플레이(410)를 구동하기 위한 디스플레이 드라이버 IC(display driver IC)(430)(예: 디스플레이 구동 회로)(이하, 'DDI'라 함)를 포함할 수 있다.

일 실시 예에 따르면, 본 개시의 일 실시 예에 따른 디스플레이 모듈(160)은 디스플레이 스토리지(예: 도 10의 디스플레이 스토리지(1000), 도 12의 디스플레이 스토리지(1200)를 포함할 수 있다. 디스플레이 스토리지(1000, 1200)로 OLED 디스플레이의 스토리지 커패시터를 대체하여, 디스플레이 스토리지(1000, 1200)에 OLED 디스플레이의 각 픽셀의 데이터 전압 정보를 저장할 수 있다. 디스플레이 스토리지(1000, 1200)는 비휘발성(non-volatile) 특성을 가지며, OLED 디스플레이의 구동 주파수에 상관 없이 각 픽셀의 데이터 전압 정보를 하나의 프레임 및/또는 복수의 프레임 동안 유지할 수 있다.

일 실시 예에 따르면, DDI(430)는 인터페이스 모듈(431), 메모리(433)(예: 버퍼 메모리), 이미지 처리 모듈(435), 또는 맵핑 모듈(437)을 포함할 수 있다.

일 실시 예에 따르면, DDI(430)는 영상 데이터, 또는 상기 영상 데이터를 제어하기 위한 명령에 대응하는 영상 제어 신호를 포함하는 영상 정보를 인터페이스 모듈(431)을 통해 전자 장치(예: 도 1의 전자 장치(101), 도 2a 및 도 2b의 전자 장치(200))의 다른 구성요소로부터 수신할 수 있다.

일 실시 예에 따르면, 영상 정보는 프로세서(예: 도 1의 프로세서(120))(예: 도 1의 메인 프로세서(121))(예: 어플리케이션 프로세서) 또는 메인 프로세서(121)의 기능과 독립적으로 운영되는 보조 프로세서(예: 도 1의 보조 프로세서(123))(예: 그래픽 처리 장치)로부터 수신될 수 있다.

일 실시 예에 따르면, DDI(430)는 터치 회로(450) 또는 센서 모듈(176)과 인터페이스 모듈(431)을 통하여 커뮤니케이션할 수 있다. 또한, DDI(430)는 수신된 영상 정보 중 적어도 일부를 메모리(433)에 저장할 수 있다. 일 예로써, DDI(430)는 수신된 영상 정보 중 적어도 일부를 메모리(433)에 프레임 단위로 저장할 수 있다.

일 실시 예에 따르면, 이미지 처리 모듈(435)은 상기 영상 데이터의 적어도 일부를 상기 영상 데이터의 특성 또는 디스플레이(410)의 특성에 적어도 기반하여 전처리 또는 후처리(예: 해상도, 밝기, 또는 크기 조정)를 수행할 수 있다.

일 실시 예에 따르면, 맵핑 모듈(437)은 이미지 처리 모듈(435)를 통해 전처리 또는 후처리된 상기 영상 데이터에 대응하는 전압 값 또는 전류 값을 생성할 수 있다. 일 실시 예에 따르면, 전압 값 또는 전류 값의 생성은 예를 들면, 디스플레이(410)의 픽셀들의 속성(예: 픽셀들의 배열(RGB stripe 또는 pentile 구조), 또는 서브 픽셀들 각각의 크기)에 적어도 일부 기반하여 수행될 수 있다.

일 실시 예에 따르면, 디스플레이(410)는 OLED 디스플레이 또는 플렉서블 OLED 디스플레이를 포함할 수 있다. 디스플레이(410)의 적어도 일부 픽셀들은, 예를 들면, 상기 전압 값 또는 전류 값에 적어도 일부 기반하여 구동될 수 있다. 이를 통해, 상기 영상 데이터에 대응하는 시각적 정보(예: 텍스트, 이미지, 또는 아이콘)가 디스플레이(410)를 통해 표시될 수 있다.

일 실시 예에 따르면, 디스플레이 모듈(160)은 터치 회로(450)를 더 포함할 수 있다. 터치 회로(450)는 터치 센서(451) 및 상기 터치 센서(451)를 제어하기 위한 터치 센서 IC(453)를 포함할 수 있다.

일 실시 예에 따르면, 터치 센서 IC(453)는, 디스플레이(410)의 특정 위치에 대한 터치 입력 또는 호버링 입력을 감지하기 위해 터치 센서(451)를 제어할 수 있다. 예를 들면, 터치 센서 IC(453)는 디스플레이(410)의 특정 위치에 대한 신호(예: 전압, 광량, 저항, 또는 전하량)의 변화를 측정함으로써 터치 입력 또는 호버링 입력을 감지할 수 있다. 터치 센서 IC(453)는 감지된 터치 입력 또는 호버링 입력에 관한 정보(예: 위치, 면적, 압력, 또는 시간)를 프로세서(예: 도 1의 프로세서(120))에 제공할 수 있다.

일 실시 예에 따르면, 터치 회로(450)의 적어도 일부(예: 터치 센서 IC(453))는 DDI(430) 또는 디스플레이(410)의 일부로 포함될 수 있다.

일 실시 예에 따르면, 터치 회로(450)의 적어도 일부(예: 터치 센서 IC(453))는 디스플레이 모듈(160)의 외부에 배치된 다른 구성요소(예: 보조 프로세서(123))의 일부로 포함될 수 있다.

일 실시 예에 따르면, 디스플레이 모듈(160)은 센서 모듈(176)의 적어도 하나의 센서(예: 지문 센서, 홍채 센서, 압력 센서 또는 조도 센서), 또는 이에 대한 제어 회로를 더 포함할 수 있다. 이 경우, 상기 적어도 하나의 센서 또는 이에 대한 제어 회로는 디스플레이 모듈(160)의 일부(예: 디스플레이(410) 또는 DDI(430)) 또는 터치 회로(450)의 일부에 임베디드될 수 있다. 예를 들면, 디스플레이 모듈(160)에 임베디드된 센서 모듈(176)이 생체 센서(예: 지문 센서)를 포함할 경우, 상기 생체 센서는 디스플레이(410)의 일부 영역을 통해 터치 입력과 연관된 생체 정보(예: 지문 이미지)를 획득할 수 있다. 다른 예를 들면, 디스플레이 모듈(160)에 임베디드된 센서 모듈(176)이 압력 센서를 포함할 경우, 상기 압력 센서는 디스플레이(410)의 일부 또는 전체 영역을 통해 터치 입력과 연관된 압력 정보를 획득할 수 있다. 일 실시 예에 따르면, 터치 센서(451) 또는 센서 모듈(176)은 디스플레이(410)의 픽셀 레이어의 픽셀들 사이에, 또는 상기 픽셀 레이어의 위에 또는 아래에 배치될 수 있다.

도 5는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 블록도이다.

도 5에 도시된 디스플레이 모듈(160)은 도 1에 도시된 디스플레이 모듈(160) 및/또는 도 4에 도시된 디스플레이 모듈(160)과 적어도 일부가 유사하거나 동일할 수 있다. 도 5에 도시된 디스플레이 모듈(160)은 도 1에 도시된 디스플레이 모듈(160) 및/또는 도 4에 도시된 디스플레이 모듈(160)과 다른 실시 예를 포함할 수 있다.

도 5를 참조하면, 디스플레이 모듈(160)은 디스플레이(410)(예: 도 2a의 디스플레이(201), 도 3a의 디스플레이(320), 도 4의 디스플레이(410)), 디스플레이(410)를 구동하기 위한 DDI(430), 및 디스플레이(410)에 전원(ELVDD, ELVSS)를 공급하기 위한 전원 공급 장치(550)를 포함할 수 있다.

일 실시 예에 따르면, 본 개시의 일 실시 예에 따른 디스플레이 모듈(160)은 디스플레이 스토리지(예: 도 10의 디스플레이 스토리지(1000), 도 12의 디스플레이 스토리지(1200)를 포함할 수 있다. 디스플레이 스토리지(1000, 1200)로 OLED 디스플레이의 스토리지 커패시터(예: 도 6의 스토리지 커패시터(cst1, cst2))를 대체하여, 디스플레이 스토리지(1000, 1200)에 OLED 디스플레이의 각 픽셀의 데이터 전압 정보를 저장할 수 있다. 디스플레이 스토리지(1000, 1200)는 비휘발성(non-volatile) 특성을 가지며, OLED 디스플레이의 구동 주파수에 상관 없이 각 픽셀의 데이터 전압 정보를 하나의 프레임 및/또는 복수의 프레임 동안 유지할 수 있다.

일 실시 예에 따르면, 디스플레이(410)는 디스플레이 기판 및 상기 디스플레이 기판 상에 배치되어 이미지를 표시하는 액티브층을 포함할 수 있다.

일 실시 예에 따르면, DDI(430)는 메모리(433), 데이터 제어부(520), 게이트 제어부(530), 및 타이밍 제어부(540)를 포함할 수 있다.

예로써, 메모리(433), 데이터 제어부(520), 게이트 제어부(530), 및 타이밍 제어부(540) 중에서 적어도 일부는 디스플레이(410)가 형성된 기판에 배치될 수 있고, 나머지 일부는 DDI(430)에 포함할 수 있다.

예로써, 메모리(433), 데이터 제어부(520), 게이트 제어부(530), 및 타이밍 제어부(540) 중에서 적어도 일부는 디스플레이(410)에 포함될 수 있다. 메모리(433), 데이터 제어부(520), 게이트 제어부(530), 및 타이밍 제어부(540) 중에서 적어도 일부가 디스플레이(410)에 포함되는 경우, 디스플레이(410)의 비표시 영역(예: 베젤 영역)에 배치될 수 있다.

일 실시 예에 따르면, 디스플레이(410)(예: OLED 디스플레이 또는 플렉서블 OLED 디스플레이)는, 복수의 게이트 라인(GL)들과, 복수의 데이터 라인(DL)들을 포함할 수 있다. 예로써, 복수의 게이트 라인(GL)들은, 제1 방향(예: x축 방향, 도 5에서 가로 방향)으로 형성되고, 지정된 간격을 두고 배치될 수 있다. 예로써, 복수의 데이터 라인(DL)들은, 상기 제1 방향에 실질적으로 수직된 제2 방향(예: y축 방향, 도 5에서 세로 방향)으로 형성되고, 지정된 간격을 두고 배치될 수 있다.

본 개시의 실시 예에서, “디스플레이(410)의 스캔 방향”은 게이트 라인(GL)들이 형성되는 방향(예: 수평 방향, x축 방향)에 수직된 방향(예: 수직 방향, y축 방향)으로 정의될 수 있다. 예를 들면, 복수의 게이트 라인(GL)들이 제1 방향(예: 도 5에서 가로 방향, x축 방향)으로 형성되는 경우, 디스플레이(410)의 스캔 방향은 상기 제1 방향에 수직된 제2 방향(예: 도 5에서 세로 방향, y축 방향)인 것으로 정의될 수 있다.

일 실시 예에 따르면, 복수의 게이트 라인(GL)들과 복수의 데이터 라인(DL)들이 교차하는 디스플레이(410)의 일부 영역들 각각에는 픽셀(P)이 배치될 수 있다.

일 실시 예에 따르면, 각 픽셀(P)은 게이트 라인(GL) 및 데이터 라인(DL)과 전기적으로 연결됨에 따라 지정된 계조를 표시할 수 있다.

일 실시 예에 따르면, 전원 공급 장치(550)는 디스플레이(410)에 배치된 복수의 픽셀(P)들을 발광하기 위한 구동 전압(ELVDD, ELVSS)을 생성할 수 있다. 전원 공급 장치(550)는 구동 전압(ELVDD, ELVSS)을 디스플레이(410)에 공급할 수 있다.

일 실시 예에 따르면, 픽셀(P)들은, 게이트 라인(GL)을 통해 스캔(scan) 신호들 및 발광(EM) 신호들을 입력받고, 데이터 라인(DL)을 통해 데이터 신호를 입력받을 수 있다. 일 실시 예에 따르면, 픽셀(P)들은 마이크로 LED(light emitting diode)(또는 OLED(organic light emitting diode))를 구동하기 위한 전원으로서 고전위 전압(예: ELVDD 전압) 및 저전위 전압(예: ELVSS 전압)을 입력받을 수 있다.

일 실시 예에 따르면, 각 픽셀(P)은 OLED(또는 마이크로 LED), 상기 OLED(또는 마이크로 LED)를 구동하기 위한 픽셀 구동 회로(예: 복수의 트랜지스터, 복수의 커패시터)를 포함할 수 있다.

일 실시 예에 따르면, 각 픽셀(P)에 배치된 픽셀 구동 회로는, 스캔 신호들 및 발광 신호들에 기반하여 OLED(또는 마이크로 LED)의 온(예: 활성화 상태) 또는 오프(예: 비활성화 상태)를 제어할 수 있다.

일 실시 예에 따르면, 각 픽셀(P)의 OLED(또는 마이크로 LED)는 온 상태(예: 활성화 상태)가 되면, 데이터 신호에 대응하는 계조(예: 휘도)를 1 프레임 기간 동안(또는 1 프레임 기간 중 일부 동안) 표시할 수 있다.

일 실시 예에 따르면, 데이터 제어부(520)는 복수의 데이터 라인(DL)들을 구동할 수 있다. 일 실시 예에 따르면, 데이터 제어부(520)는 타이밍 제어부(540) 또는 프로세서(예: 도 1의 프로세서(120))로부터 적어도 하나의 동기 신호, 및 데이터 신호(예: 디지털 영상 데이터)를 입력받을 수 있다. 일 실시 예에 따르면, 데이터 제어부(520)는 기준 감마 전압 및 지정된 감마 커브를 이용하여 입력된 데이터 신호에 대응하는 데이터 전압(data)(예: 아날로그 영상 데이터)을 결정할 수 있다. 일 실시 예에 따르면, 데이터 제어부(520)는 데이터 전압(data)을 복수의 데이터 라인(DL)들에 인가함으로써, 상기 데이터 전압(data)을 각 픽셀(P)에 공급할 수 있다.

일 실시 예에 따르면, 프로세서(120)는, 어플리케이션의 설정에 따라 디스플레이(410)가 제1 주파수(예: 240Hz)로 동작하도록 DDI(430)를 제어할 수 있다. DDI(430)는 프로세서(120)의 제어에 기초하여 제1 주파수(예: 240Hz)로 디스플레이(410)를 동작하기 위한 복수의 동기 신호들을 생성할 수 있다.

일 실시 예에 따르면, 프로세서(120)는, 어플리케이션의 설정에 따라 디스플레이(410)가 제2 주파수(예: 120Hz)로 동작하도록 DDI(430)를 제어할 수 있다. DDI(430)는 프로세서(120)의 제어에 기초하여 제2 주파수(예: 120Hz)로 디스플레이(410)를 동작하기 위한 복수의 동기 신호들을 생성할 수 있다.

일 실시 예에 따르면, 프로세서(120)는, 어플리케이션의 설정에 따라 디스플레이(410)가 제3 주파수(예: 90Hz)로 동작하도록 DDI(430)를 제어할 수 있다. DDI(430)는 프로세서(120)의 제어에 기초하여 제3 주파수(예: 90Hz)로 디스플레이(410)를 동작하기 위한 복수의 동기 신호들을 생성할 수 있다.

일 실시 예에 따르면, 프로세서(120)는, 어플리케이션의 설정에 따라 디스플레이(410)가 제4 주파수(예: 60Hz)로 동작하도록 DDI(430)를 제어할 수 있다. DDI(430)는 프로세서(120)의 제어에 기초하여 제4 주파수(예: 60Hz)로 디스플레이(410)를 동작하기 위한 복수의 동기 신호들을 생성할 수 있다.

일 실시 예에 따르면, 프로세서(120)는, 어플리케이션의 설정에 따라 디스플레이(410)가 제5 주파수(예: 30Hz)로 동작하도록 DDI(430)를 제어할 수 있다. DDI(430)는 프로세서(120)의 제어에 기초하여 제5 주파수(예: 30Hz)로 디스플레이(410)를 동작하기 위한 복수의 동기 신호들을 생성할 수 있다.

일 실시 예에 따르면, 프로세서(120)는, 어플리케이션의 설정에 따라 디스플레이(410)가 제6 주파수(예: 10Hz)로 동작하도록 DDI(430)를 제어할 수 있다. DDI(430)는 프로세서(120)의 제어에 기초하여 제6 주파수(예: 10Hz)로 디스플레이(410)를 동작하기 위한 복수의 동기 신호들을 생성할 수 있다.

이에 한정되지 않고, 프로세서(120)는, 어플리케이션의 설정에 따라 디스플레이(410)가 10Hz 미만으로 동작하도록 DDI(430)를 제어할 수 있다. DDI(430)는 프로세서(120)의 제어에 기초하여 10Hz 미만으로 디스플레이(410)를 동작하기 위한 복수의 동기 신호들을 생성할 수도 있다.

일 실시 예에 따르면, 데이터 제어부(520)는, 타이밍 제어부(540) 또는 프로세서(예: 도 1의 프로세서(120))로부터 프레임 단위로 동일한 주파수를 갖는 복수의 동기 신호들을 입력받을 수 있다. 예로써, 연속되는 제1 프레임과 제2 프레임은 동일한 주파수를 갖는 복수의 동기 신호들에 기초하여 구동될 수 있다.

일 실시 예에 따르면, 데이터 제어부(520)는, 타이밍 제어부(540) 또는 프로세서(예: 도 1의 프로세서(120))로부터 프레임 단위로 서로 다른 주파수를 갖는 복수의 동기 신호들을 입력받을 수 있다. 예로써, 연속되는 제1 프레임과 제2 프레임은 서로 다른 주파수르 갖는 복수의 동기 신호들에 기초하여 구동될 수 있다.

일 실시 예에 따르면, 데이터 제어부(520)는 제1 주파수(예: 240Hz)를 갖는 제1 동기 신호를 타이밍 제어부(540)로부터 입력받을 수 있다.

일 실시 예에 따르면, 데이터 제어부(520)는 제1 주파수보다 작은 제2 주파수(예: 120Hz)를 갖는 제2 동기 신호를 타이밍 제어부(540)로부터 입력받을 수 있다.

일 실시 예에 따르면, 데이터 제어부(520)는 제2 주파수보다 작은 제3 주파수(예: 90Hz)를 갖는 제3 동기 신호를 타이밍 제어부(540)로부터 입력받을 수 있다.

일 실시 예에 따르면, 데이터 제어부(520)는 제3 주파수보다 작은 제4 주파수(예: 60Hz)를 갖는 제4 동기 신호를 타이밍 제어부(540)로부터 입력받을 수 있다.

일 실시 예에 따르면, 데이터 제어부(520)는 제4 주파수보다 작은 제5 주파수(예: 30Hz)를 갖는 제4 동기 신호를 타이밍 제어부(540)로부터 입력받을 수 있다.

일 실시 예에 따르면, 데이터 제어부(520)는 제5 주파수보다 작은 제6 주파수(예: 10Hz)를 갖는 제4 동기 신호를 타이밍 제어부(540)로부터 입력받을 수 있다.

일 실시 예에 따르면, 게이트 제어부(530)는 복수의 게이트 라인(GL)들을 구동할 수 있다. 일 실시 예에 따르면, 게이트 제어부(530)는 타이밍 제어부(540) 또는 프로세서(예: 도 1의 프로세서(120))로부터 적어도 하나의 동기 신호를 입력받을 수 있다.

일 실시 예에 따르면, 각 게이트 라인(GL)은 스캔 신호들이 인가되는 스캔 신호 라인(SCL)들 및 발광 신호들이 인가되는 발광 신호 라인(EML)들을 포함할 수 있다.

일 실시 예에 따르면, 게이트 제어부(530)는 상기 동기 신호에 기반하여 복수의 스캔 신호들을 순차적으로 생성하고, 생성된 복수의 스캔 신호들을 스캔 신호 라인(SCL)에 공급하는 스캔 제어부(531)를 포함할 수 있다.

일 실시예에 따르면, 게이트 제어부(530)는, 상기 동기 신호에 기반하여 복수의 발광(EM) 신호들을 순차적으로 생성하고, 생성된 복수의 발광(EM) 신호들을 발광 신호 라인(EML)들에 공급하는 발광 제어부(532)를 더 포함할 수 있다.

일 실시예에 따르면, 게이트 제어부(530)는, 타이밍 제어부(540) 또는 프로세서(예: 도 1의 프로세서(120))로부터 마스킹 신호를 입력받을 수 있다.

일 실시예에 따르면, 게이트 제어부(530)는, 마스킹 신호에 기반하여 디스플레이(410)의 적어도 일부 게이트 라인(GL)들에는 스캔 신호 및/또는 발광 신호 중에서 적어도 하나를 공급하지 않을 수 있다. 예를 들면, 게이트 제어부(530)는, 마스킹 신호에 기반하여, 복수의 게이트 라인(GL)들 중에서 적어도 일부에만 스캔 신호 및/또는 발광 신호를 공급하고, 나머지 게이트 라인(GL)들에는 스캔 신호 및/또는 발광 신호를 공급하지 않을 수 있다.

일 실시예에 따르면, 디스플레이(410)에 배치된 복수의 픽셀들 중에서, 스캔 신호 및/또는 발광 신호가 공급되지 않는 게이트 라인(GL)들과 연결된 픽셀들은 해당 프레임 기간 동안 오프(예: 비활성화 상태)될 수 있다. 일 실시 예에서, 게이트 제어부(530)가 타이밍 제어부(540) 또는 프로세서(120)로부터 마스킹 신호를 입력 받는 동작은 생략될 수 있다.

일 실시 예에 따르면, 타이밍 제어부(540)는 데이터 제어부(520) 및 게이트 제어부(530)의 구동 타이밍을 제어할 수 있다. 일 실시 예에 따르면, 타이밍 제어부(540)는 프로세서(120)로부터 1 프레임 단위로 데이터 신호들을 수신할 수 있다. 일 실시 예에 따르면, 타이밍 제어부(540)는 프로세서(120)로부터 입력된 데이터 신호(예: 디지털 영상 데이터)를 디스플레이(410)의 해상도에 대응하도록 변환하고, 변환된 데이터 신호를 데이터 제어부(520)에 공급할 수 있다.

도 6은 OLED 디스플레이의 픽셀 구동 회로의 일 예를 나타내는 도면(600)이다. 도 7은 픽셀 구동 회로에 포함된 스토리지 커패시터의 누설(leakage) 특성을 나타내는 도면(700)이다.

도 6 및 도 7을 참조하면, OLED 디스플레이의 한 픽셀은 OLED 및 픽셀 구동 회로를 포함할 수 있다. 픽셀 구동 회로는 OLED를 발광하기 위한 복수의 TFT(thin film transistor)들 적어도 하나의 커패시터(cst1, cst2)를 포함할 수 있다. 복수의 TFT들은 산화물 TFT(oxide TFT)일 수 있다. 예를 들면, OLED를 구동하기 위한 픽셀 구동 회로는, 제1 스위치(SW1), 제2 스위치(SW2), 드라이빙 TFT(D-TFT), 제1 스토리지 커패시터(Cst1), 및 제2 스토리지 커패시터(Cst2)를 포함할 수 있다. 예를 들면, 제1 스위치(SW1)의 게이트 단자에 스캔(Scan) 신호가 인가되면 제1 스위치(SW1)가 턴온(turn)될 수 있다. 제1 스위치(SW1)가 턴온되면 데이터 전압(Vdata)이 드라이빙 TFT(D-TFT)의 게이트 노드(N)에 인가될 수 있다. 제2 스위치(SW2)의 게이트 단자에 센스(Sense) 신호가 인가되면, 제2 스위치(SW2)가 턴온되어 스토리지 커패시터에 데이터 전압이 저장(또는 기록)될 수 있다. 제2 스위치(SW2)가 턴온되면 기준 전압(Vref)이 드라이빙 TFT(D-TFT)의 출력단자에 공급되어 OLED의 애노드(예: 양극)이 방전될 수 있다.일 실시 예에 따르면, OLED 디스플레이의 한 픽셀의 구동 방법을 살펴보면, (1) 스토리지 커패시터에 저장된 전압에 의해 결정된 전류가 OLED로 흘러 OLED가 발광하는 발광(emission) 구동, (2) 스토리지 커패시터의 전압을 초기화하는 초기화(initialization) 구동, (3) 제1 스위치(SW1)가 스캔(Scan) 신호에 의해 턴온되어 스토리지 커패시터에 데이터 전압을 저장(또는 기록)하는 데이터 쓰기(data write) 및 드라이빙 TFT(D-TFT)의 Vth 보상(ΔVt compensation) 구동, (4) 드라이빙 TFT(D-TFT)의 Vth 보상(ΔVt compensation) 및 제2 스위치(SW2)가 센스(Sense) 신호에 의해 턴온되어 OLED의 애노드(예: 양극)을 방전하는 OLED 방전(OLED discharging) 구동, (5) 드라이빙 TFT(D-TFT)의 Vth 보상(ΔVt compensation) 구동, (6) 스토리지 커패시터에 저장된 전압에 의해 결정된 전류가 OLED로 흘러 OLED가 발광하는 발광(emission) 구동이 반복적으로 수행될 수 있다.

예들 들면, 도 7의 가로축은 시간 스토리지 커패시터(cst1, cst2)에 픽셀의 정보(예: 발광 데이터, 데이터 전압)가 저장된 이후의 시간을 나타내고, 세로축은 스토리지 커패시터(cst1, cst2)에 저장된 데이터 전압의 크기를 나타낼 수 있다. 픽셀의 정보(예: 발광 데이터, 데이터 전압)는 스토리지 커패시터(cst1, cst2)에 저장될 수 있고, 스토리지 커패시터(cst1, cst2)는 저장된 전하가 시간에 따라 누설(leakage)되는 특성을 가진다. 예를 들면, 스토리지 커패시터(cst1, cst2)가 1μF의 용량을 가지고, 노드의 저항이 매우 큰(예: 10TΩ) 경우에는 스토리지 커패시터(cst1, cst2)에 저장된 전하의 전압 값(710)은 일정하게 유지되고, 전하의 누설이 발생하지 않는다. 반면, 스토리지 커패시터(cst1, cst2)는 전위차를 저장하는 소자이고, 시간의 흐름에 따라 저장된 전하가 소실되는 특성을 가짐으로, 시간의 흐름에 따라 스토리지 커패시터(cst1, cst2)에 저장된 전하의 전압 값(720)이 감소되는 누설 특성을 가지게 된다. 따라서, OLED 디스플레이가 1Hz~10Hz와 같은 낮은 주파수로 구동할 경우에는 각 픽셀의 스토리지 커패시터(cst1, cst2)에 누설이 발생하게 되고, 스토리지 커패시터(cst1, cst2)의 누설에 의해서 픽셀의 정보(예: 발광 데이터, 데이터 전압)에 변화가 나타날 수 있다. 이러한 스토리지 커패시터(cst1, cst2)의 누설에 따른 문제점을 개선하기 위해서는 스토리지 커패시터(cst1, cst2)를 추가 배치하거나, 또는 스토리지 커패시터(cst1, cst2)의 크기를 증가(예: 용량을 증가)시켜야 하지만 공간의 제약으로 인해 한계가 있을 수 있다.

도 8 및 도 9는 OLED 디스플레이의 픽셀 회로(800) 및 픽셀 회로(800)를 구동하기 위한 신호들을 나타내는 도면(900)이다.

도 8 및 도 9를 참조하면, OLED 디스플레이에 포함된 복수의 픽셀들 중 하나의 픽셀을 도시하고 있다. 일 실시 예에 따르면, 1수평(1H) 기간 동안에 각 픽셀에 배치된 픽셀 회로(800)들의 스위칭 TFT(T2)에 스캔 신호들(910, 920)이 순차적으로 입력될 수 있다. 스토리지 커패시터(cst)에 데이터를 입력하고 1프레임(1fram) 동안 데이터 전압을 유지시킬 수 있다. 스토리지 커패시터(cst)에 저장된 데이터 전압으로 드라이빙 TFT(T1)에 흐르는 전류 량을 제어하여 OLED를 발광할 수 있다. 이러한 픽셀 회로(800)의 동작은 모든 프레임에도 동일하게 수행되고, 이전과 동일한 화면을 재생하는 경우에도 동일한 동작이 반복될 수 있다. 따라서, OLED 디스플레이를 1Hz와 같이 낮은 주사율의 구동하는 고정된(static) 화면에서도 스토리지 커패시터에 데이터 전압을 저장(또는 기록)하는 동작이 지속되어야 하고, 이로 인해 전체 동작 시간 및/또는 소모 전력이 증가될 수 있다.

도 10은 본 개시의 일 실시 예에 따른 디스플레이에 배치되는 디스플레이 스토리지(예: PCM(phase change memory))를 나타내는 도면이다.

도 10을 참조하면, 본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101), 도 2a 및 도 2b의 전자 장치(200), 도 3a 및 도 3b의 전자 장치(300))의 OLED 디스플레이(예: 도 2a의 디스플레이(201), 도 3a의 디스플레이(320))는 디스플레이 스토리지(1000)(예: PCM(phase change memory))를 포함할 수 있다.

본 개시의 일 실시 예에 따른 디스플레이 스토리지(1000)로 OLED 디스플레이의 스토리지 커패시터를 대체하여, 디스플레이 스토리지(1000)에 OLED 디스플레이의 각 픽셀의 데이터 전압을 저장할 수 있다. 디스플레이 스토리지(1000)는 비휘발성(non-volatile) 특성을 가지며, OLED 디스플레이의 구동 주파수에 상관 없이 각 픽셀의 데이터 전압을 하나의 프레임 및/또는 복수의 프레임 동안 유지할 수 있다.

일 실시 예에 따르면, 디스플레이 스토리지(1000)(예: PCM)는 복수의 픽셀 메모리(M)들을 포함할 수 있다. 디스플레이 스토리지(1000)(예: PCM)는 제1 방향(예: x축 방향, 도 10에서 가로 방향)으로 배치되는 복수의 제1 메모리 라인들(1010, 1030), 상기 제1 방향과 직교하는 제2 방향(예: y축 방향, 도 10에서 세로 방향)으로 배치되는 복수의 제2 메모리 라인들(1020, 1040)을 포함할 수 있다. 복수의 제1 메모리 라인들(1010, 1030)과 복수의 제2 메모리 라인들(1020, 1040)은 직교하도록 배치되고, 전기적으로 연결되지 않도록(비접촉 하도록) 배치될 수 있다. 복수의 제1 메모리 라인들(1010, 1030)과 복수의 제2 메모리 라인들(1020, 1040)이 교차하는 부분마다 상변환 물질(예: phase change material)(예: 도 12의 상변환 물질(1243))이 배치되어 복수의 픽셀 메모리(M)들이 형성될 수 있다.

일 실시 예에 따르면, 복수의 제1 메모리 라인들(1010, 1030)과 복수의 제2 메모리 라인들(1020, 1040)이 교차하는 부분에 제1 픽셀(1001)(예: 레드 픽셀), 제2 픽셀(1002)(예: 그린 픽셀), 및 제3 픽셀(1003)(예: 블루 픽셀) 각각에 대응하는 픽셀 메모리(M)가 형성될 수 있다.

예를 들면, 레드 픽셀, 그린 픽셀 및 블루 픽셀 각각은 0~255(예: 256 단계)의 계조를 표현할 수 있으며, 각 픽셀들이 0~255 계조를 표현하기 위해서 데이터 전압 정보를 기록하기 위한 8비트의 메모리가 필요할 수 있다.

예를 들면, 3개의 제1 메모리 라인들(1010)과 3개의 제2 메모리 라인들(1020)이 교차하는 부분에 9개의 교차점(예: 도 11의 교차점(P1, P2))이 형성될 수 있다. 9개의 교차점 각각이 '0 또는 1'을 저장하는 1비트의 메모리 공간이 될 수 있다. 3개의 제1 메모리 라인들(1010)과 3개의 제2 메모리 라인들(1020)을 이용하여 각 픽셀의 데이터 전압을 저장할 수 있는 총 9비트의 픽셀 메모리(M)가 형성될 수 있다. 픽셀 메모리(M)의 9비트 중 8개 비트는 계조 표현을 위해 사용되고, 나머지 1비트는 메모리 공간의 에러를 위한 여유 비트로 활용하거나, 또는 에러 검사를 위한 패리티 검사(parity check)를 위한 패리티 비트로 활용할 수도 있다.

예를 들면, DDI(예: 도 4 및 도 5의 DDI(430), 도 18의 DDI(430))와 디스플레이 스토리지(1000)(예: PCM)가 전기적으로 연결될 수 있다. DDI(430)는 프로세서(예: 도 1의 프로세서(120))의 제어에 기초하여, 각 픽셀의 픽셀 메모리(M)의 각 비트(예: 제1 메모리 라인들(1010)과 제2 메모리 라인들(1020)의 교차점)에 픽셀 데이터(예: 데이터 전압)를 입력(쓰기)하는 동작 및 저장된 픽셀 데이터를 로딩(읽기)하는 동작을 수행할 수 있다.

예를 들면, DDI(430)는 프로세서(예: 도 1의 프로세서(120))의 제어에 기초하여, 어느 한 프레임(예: 제1 프레임)에서 각 픽셀의 픽셀 메모리(M)에 픽셀 데이터를 입력(쓰기)할 수 있다. DDI(430)는 어느 한 프레임에서 각 픽셀의 픽셀 메모리(M)에 픽셀 데이터를 입력(쓰기)한 후, 다음 프레임(예: 제2 프레임)에서 픽셀 데이터의 변화가 없는 경우에는 다음 프레임의 픽셀 데이터를 픽셀 메모리(M)에 입력(쓰기)하는 동작을 생략할 수 있다.

일 실시 예에 따르면, 각 픽셀에 대응하는 제1 메모리 라인들(1010, 1030) 및/또는 제2 메모리 라인들(1020, 1040)의 개수를 변경하면, 각 픽셀 마다 픽셀 메모리(M)의 비트 수를 다양하게 변경할 수 있다.

예를 들면, 3개의 제1 메모리 라인들(1010)과 4개의 제2 메모리 라인들(1020)로 픽셀 메모리(M)를 구성하면, 총 12비트의 픽셀 메모리(M)를 형성할 수 있다. 총 12비트의 픽셀 메모리(M)를 구성하면, 증가된 비트 수에 비례하여 표현 가능한 계조를 증가시킬 수 있다.

예를 들면, 4개의 제1 메모리 라인들(1010)과 3개의 제2 메모리 라인들(1020)로 픽셀 메모리(M)를 구성하면, 총 12비트의 픽셀 메모리(M)를 형성할 수 있다. 총 12비트의 픽셀 메모리(M)를 구성하면, 증가된 비트 수에 비례하여 표현 가능한 계조를 증가시킬 수 있다.

예를 들면, 4개의 제1 메모리 라인들(1010)과 4개의 제2 메모리 라인들(1020)로 픽셀 메모리(M)를 구성하면, 총 16비트의 픽셀 메모리(M)를 형성할 수 있다. 총 16비트의 픽셀 메모리(M)를 구성하면, 증가된 비트 수에 비례하여 표현 가능한 계조를 증가시킬 수 있다.

예를 들면, 각 픽셀 메모리(M)가 12비트 또는 16비트의 메모리 공간을 포함하는 경우, 12비트 또는 16비트 중 10비트를 계조 표현에 사용하면, 총 1024 계조(예: 0~1023 계조)를 표현할 수 있다. 12비트 또는 16비트 중 11비트를 계조 표현에 사용하면, 총 2048 계조(예: 0~2047 계조)를 표현할 수 있다. 12비트 또는 16비트 중 12비트를 계조 표현에 사용하면, 총 4096 계조(예: 0~4095 계조)를 표현할 수 있다.

도 11은 본 개시의 일 실시 예에 따른 디스플레이 스토리지(예: PCM)의 라인들의 배치 구조를 나타내는 도면이다.

도 11을 참조하면, 일 실시 예에 따르면, 제1 픽셀의 픽셀 메모리(M)를 구성하기 위한 제1 메모리 라인(1110)이 제1 방향(예: x축 방향, 도 11에서 가로 방향)으로 배치되고, 제2 메모리 라인(1120)이 제1 방향과 직교하는 제2 방향(예: y축 방향, 도 11에서 세로 방향)으로 배치될 수 있다. 제1 메모리 라인(1110)과 제2 메모리 라인(1120)은 전기적으로 연결되지 않도록(비접촉 하도록) 배치될 수 있다. 제1 메모리 라인(1110)과 제2 메모리 라인(1120)이 교차하는 부분마다 상변환 물질(예: phase change material)(예: 도 12의 상변환 물질(1243))이 배치될 수 있다. 제2 픽셀의 픽셀 메모리(M)를 구성하기 위한 제3 메모리 라인(1130)이 제1 방향(예: x축 방향, 도 11에서 가로 방향)으로 배치되고, 제2 메모리 라인(1120)이 제1 방향과 직교하는 제2 방향(예: y축 방향, 도 11에서 세로 방향)으로 배치될 수 있다. 제3 메모리 라인(1130)과 제2 메모리 라인(1120)은 전기적으로 연결되지 않도록(비접촉 하도록) 배치될 수 있다. 제1 메모리 라인(1110)과 제2 메모리 라인(1120)이 교차하는 부분마다 상변환 물질(예: 도 12의 상변환 물질(1243))이 배치될 수 있다.

일 실시 예에 따르면, DDI(예: 도 4 및 도 5의 DDI(430), 도 18의 DDI(430))는 제1 픽셀의 픽셀 메모리(M)에 데이터 전압의 정보를 입력(쓰기)할 수 있다. 예를 들면, DDI(430)는 x축 방향으로 배치된 제1 메모리 라인(1110)에 제1 전압을 공급하고, y축 방향으로 배치된 제2 메모리 라인(1120)에 제2 전압을 공급할 수 있다. 이를 통해, DDI(430)는 제1 메모리 라인(1110)과 제2 메모리 라인(1120)이 교차하는 제1 교차점(P1)에 형성되는 1 비트의 제1 메모리 공간에 데이터 전압의 정보(예: 8비트의 데이터 전압의 정보 중 1비트에 해당하는 '0 또는 1”)를 입력(쓰기)할 수 있다. 본 개시의 일 실시 예에 따른 디스플레이 스토리지(예: 도 10의 디스플레이 스토리지(1000))는 제1 메모리 라인(1110)과 제2 메모리 라인(1120) 간의 낮은 전위차로도 상변환 물질(예: 도 12의 상변환 물질(1243))을 이용하여 제1 교차점(P1)에 형성되는 1 비트의 메모리 공간에 '0 또는 1”을 저장(또는 기록)할 수 있다.

일 실시 예에 따르면, DDI(430)는 제2 픽셀의 픽셀 메모리(M)에 데이터 전압의 정보를 입력(쓰기)할 수 있다. 예를 들면, DDI(430)는 x축 방향으로 배치된 제3 메모리 라인(1110)에 제3 전압을 공급하고, y축 방향으로 배치된 제2 메모리 라인(1120)에 제2 전압을 공급할 수 있다. 이를 통해, DDI(430)는 제2 메모리 라인(1120)과 제3 메모리 라인(1130)이 교차하는 제2 교차점(P2)에 형성되는 1 비트의 제2 메모리 공간에 데이터 전압의 정보(예: 8비트의 데이터 전압의 정보 중 1비트에 해당하는 '0 또는 1”)를 입력(쓰기)할 수 있다. 본 개시의 일 실시 예에 따른 디스플레이 스토리지(예: 도 10의 디스플레이 스토리지(1000))는 제2 메모리 라인(1120)과 제3 메모리 라인(1130)과 간의 낮은 전위차로도 상변환 물질(예: 도 12의 상변환 물질(1243))을 이용하여 제2 교차점(P2)에 형성되는 1 비트의 메모리 공간에 '0 또는 1”을 저장(또는 기록)할 수 있다.

일 실시 예에 따르면, DDI(430)는 y축 방향으로 배치된 제2 메모리 라인(1120)에 제2 전압을 동일하게 공급하고, 제1 메모리 라인(1110)과 제3 메모리 라인(1130)에 서로 다른 전압을 공급함으로써, 제1 픽셀의 데이터 전압의 정보를 입력(쓰기)하는 동작과 제2 픽셀의 데이터 전압을 로딩(읽기)하는 동작을 동시에 수행되도록 할 수 있다. 반대로, DDI(430)는 y축 방향으로 배치된 제2 메모리 라인(1120)에 제2 전압을 동일하게 공급하고, 제1 메모리 라인(1110)과 제3 메모리 라인(1130)에 서로 다른 전압을 공급함으로써, 제1 픽셀의 데이터 전압의 정보를 로딩(읽기)하는 동작과 제2 픽셀의 데이터 전압을 입력(쓰기)하는 동작을 동시에 수행되도록 할 수 있다. 이를 통해, 복수의 픽셀들의 데이터 전압의 입력(쓰기) 및 로딩(읽기)이 동시에 이루어지도록 함으로써, 픽셀들의 데이터 전압의 정보를 입력(쓰기) 및 로딩(읽기)에 따른 지연(delay)을 줄 일 수 있다.

도 12는 본 개시의 일 실시 예에 따른 디스플레이 스토리지(1200)(예: PCM)의 블록도이다. 도 13은 본 개시의 일 실시 예에 따른 디스플레이 스토리지(예: PCM)를 포함하는 디스플레이(1300)의 블록도이다.

도 12 및 도 13을 참조하면, 본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101), 도 2a 및 도 2b의 전자 장치(200), 도 3a 및 도 3b의 전자 장치(300))는 OLED 디스플레이(1300) 및 DDI(1250)(예: 도 4 및 도 5의 DDI(430), 도 18의 DDI(430))를 포함할 수 있다.

일 실시 예에 따르면, OLED 디스플레이(1300)는 디스플레이 스토리지(1200)(예: 도 10의 디스플레이 스토리지(1000))를 포함할 수 있다.

일 실시 예에 따르면, 디스플레이 스토리지(1200)는 OLED 디스플레이의 제1 픽셀(1210)(예: 레드 픽셀), 제2 픽셀(1220)(예: 그린 픽셀), 및 제3 픽셀(1230)(예: 블루 픽셀)들의 데이터 전압 정보를 저장(또는 기록)하기 위한 복수의 픽셀 메모리(1240)(예: 픽셀 메모리(M))들을 포함할 수 있다.

예를 들면, 복수의 픽셀 메모리(1240)들 각각은 제1 방향(예: 도 10 및 도 11의 x축 방향, 도 10 및 도 11에서 가로 방향)으로 배치되는 복수의 제1 메모리 라인들(1241)(예: 도 10의 복수의 제1 메모리 라인들(1010, 1030)), 상기 제1 방향과 직교하는 제2 방향(예: 도 10 및 도 11의 y축 방향, 도 10 및 도 11에서 세로 방향)으로 배치되는 복수의 제2 메모리 라인들(1242)(예: 도 10의 복수의 제2 메모리 라인들(1020, 1040)), 및 복수의 제1 메모리 라인들(1241)과 복수의 제2 메모리 라인들(1242)이 교차하는 부분마다 배치되는 상변환 물질(1243, phase change material)들을 포함할 수 있다.

일 실시 예에 따르면, 복수의 제1 메모리 라인들(1241, X)과 복수의 제2 메모리 라인들(1242, Y)은 직교하도록 배치되고, 전기적으로 연결되지 않도록(비접촉 하도록) 배치될 수 있다. 복수의 제1 메모리 라인들(1241, X)과 복수의 제2 메모리 라인들(1242, Y)의 사이에 상변환 물질(1243)들이 배치될 수 있다.

일 실시 예에 따르면, 레드 픽셀(1210), 그린 픽셀(1220), 및 블루 픽셀(1230)들 각각에 대응하는 픽셀 메모리(1240)가 형성될 수 있다. 픽셀 메모리(1240)가 9비트의 메모리 공간을 포함하는 경우, 9비트 중 8비트로 0~255 계조를 표현하기 위해서 데이터 전압 정보를 저장(또는 기록) 및 로딩(또는 읽기)할 수 있다. 9비트 중 나머지 1비트는 메모리 공간의 에러를 위한 여유 비트로 활용하거나, 또는 에러 검사를 위한 패리티 검사(parity check)를 위한 패리티 비트로 활용할 수도 있다.

일 실시 예에 따르면, DDI(1250)(예: 도 4 및 도 5의 DDI(430), 도 18의 DDI(430))의 주변부(peripheral)에는 디스플레이 스토리지(1200)의 복수의 픽셀 메모리(1240)들을 구동하기 위한 구동 회로가 배치될 수 있다.

예를 들면, DDI(1250)는 프로세서(예: 도 1의 프로세서(120))의 제어에 기초하여, 각 픽셀의 픽셀 메모리(1240)에 데이터 전압 정보(예: 픽셀 데이터)를 입력(쓰기) 및 로딩(읽기)할 수 있다. DDI(1250)는 제1 픽셀의 데이터 전압 정보를 입력(쓰기)하는 동작과 제2 픽셀의 데이터 전압(예: 픽셀 데이터)을 로딩(읽기)하는 동작을 동시에 수행할 수 있다. 이를 통해, 복수의 픽셀들의 데이터 전압 정보(예: 픽셀 데이터)의 입력(쓰기) 및 로딩(읽기)이 동시에 이루어지도록 함으로써, 복수의 픽셀들의 데이터 전압 정보(예: 픽셀 데이터)에 지연(delay)을 줄 일 수 있다.

예를 들면, DDI(1250)는 프로세서(120)의 제어에 기초하여, 제1 프레임 기간에 제1 픽셀의 픽셀 메모리(1240)에 데이터 전압 정보(예: 픽셀 데이터)를 입력(쓰기)할 수 있다. DDI(1250)는 제1 프레임 이후, 제2 프레임에서 제1 픽셀의 데이터 전압 정보(예: 픽셀 데이터)에 변화가 없는 경우, 제2 프레임 기간에 제1 픽셀의 데이터 전압 정보(예: 픽셀 데이터)를 입력(쓰기) 및/또는 로딩(읽기)하는 동작을 생략할 수 있다.

일 실시 예에 따르면, 데이터 전압 정보의 쓰기(write) 동작 시, DDI(1250)는 제1 TFT(T1)(예: 제1 스위치(Vsw))를 오프(off)시켜 OLED(1310)로의 전류 흐름을 차단할 수 있다. DDI(1250)는 제2 TFT(T2)를 온(on)시켜 제1 메모리 라인들(1241, X)에 제1 전압(V_wdata)을 입력하고, 제2 메모리 라인들(1242, Y)에 제2 전압(Vpcm)을 입력할 수 있다. 제1 메모리 라인들(1241, X)에 입력된 제1 전압(V_wdata)과 제2 메모리 라인들(1242, Y)에 입력된 제2 전압(Vpcm)의 전위 차이를 이용하여 상변환 물질(1243)의 상(phase)을 변화시켜 1비트('0 또는 1')의 데이터 전압 정보(V_rdata)를 저장할 수 있다.

일 실시 예에 따르면, 데이터 전압 정보의 읽기(read)(또는 로딩) 동작 시, DDI(1250)는 제2 TFT(T2)를 오프(off)시키고, 제1 TFT(T1)(예: 제1 스위치(Vsw))를 온(on)시켜 데이터 전압의 정보(V_rdata)로 OLED(1310)로 흐르는 전류를 제어할 수 있다.

일 실시 예에 따르면, DDI(1250)는 발광 기간에 제3 TFT(T3)(예: 드라이빙 TFT)를 온(on)시켜 데이터 전압의 정보(V_rdata)에 따른 계조 값으로 OLED(1310)를 발광시킬 수 있다.

본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101), 도 2a 및 도2b의 전자 장치(200), 도 3a 및 도 3b의 전자 장치(300))의 메모리(예: 도 1의 메모리(130))는 프로세서(예: 도 1의 프로세서(120))가 도 12 및 도 13에 따른 동작들을 수행하도록 하는 인스트럭션들을 포함할 수 있다.

도 14는 본 개시의 일 실시 예에 따른 디스플레이 스토리지(예: PCM)의 구동 회로를 나타내는 도면이다. 도 15는 본 개시의 일 실시 예에 따른 디스플레이 스토리지(예: PCM)의 픽셀 메모리에 '0' 및 '1'를 기록했을 때의 Vdata를 나타내는 도면(1500)이다.

도 12, 도 14, 및 도 15를 참조하면, 데이터 전압 정보(예: 픽셀 데이터)의 입력(쓰기) 및 읽기(read)(또는 로딩) 동작 시, DDI(1250)(예: 도 4 및 도 5의 DDI(430), 도 18의 DDI(430))는 프로세서(예: 도 1의 프로세서(120))의 제어에 기초하여 디스플레이 스토리지(예: PCM)의 구동 회로(1400)를 동작할 수 있다. WL_data 전압에 따라 데이터 전압 정보(예: 픽셀 데이터)의 읽기(read)와 쓰기(write)를 구분할 수 있다.

일 실시 예에 따르면, '0'의 데이터 전압 정보(예: 픽셀 데이터)의 입력(쓰기) 동작 시, DDI(1250)는 Y_sel에 0V를 입력하고, V_data를　Vdd로　프리차지(precharge)할 수 있다. 이어서, DDI(1250)는 WL_data에 하이 전압(high_voltage)(예: 하이 전압= Vdd)을 입력하고, Y_sel에　하이 전압(high_voltage)(예: 하이 전압= Vdd)을 입력할 수 있다. DDI(1250)는 하이 전압(high_voltage)(예: 하이 전압= Vdd)이 일정 시간(예: 3ns) 동안 유지되도록 할 수 있다. 이어서, DDI(1250)는 TR_Y에서 TR_WL로 하이 전류(high　current)가　흘러 R_data(PCM)에 reset('0')을 기록할 수 있다. 이어서, DDI(1250)는 Y_sel에 ‘0V’를 입력하고, V_data를　Vdd로　프리차지(precharge)할 수 있다. R_data(PCM)에 'reset'(예: '0')이 기록(1520)될 수 있다.

일 실시 예에 따르면, '1'의 데이터 전압 정보(예: 픽셀 데이터)의 입력(쓰기) 동작 시, DDI(1250)는 Y_sel에 0V를 입력하고, V_data를　Vdd로　프리차지(precharge)할 수 있다. 이어서, DDI(1250)는 WL_data에　로우 전압(low_voltage)(예: 로우 전압=(Vdd+V_th)/2))을 입력하고, 하이 전압(high_voltage)(예: 하이 전압= Vdd)을 입력할 수 있다. DDI(1250)는 로우 전압(low_voltage)(예: 로우 전압=(Vdd+V_th)/2)) 및 하이 전압(high_voltage)(예: 하이 전압= Vdd)이 일정 시간(예: 10ns) 동안 유지되도록 할 수 있다. 이어서, DDI(1250)는 TR_Y에서 TR_WL로　노멀 전류(normal　current)가　흘러 R_data(PCM)에 set('1')을 기록할 수 있다. 이어서, DDI(1250)는 Y_sel에 0V를 입력하고, V_data를　Vdd로　프리차지(precharge)할 수 있다. R_data(PCM)에 'set'(예: '1')이 기록(1510)될 수 있다.

일 실시 예에 따르면, R_data(PCM)에 저장되어 있는 데이터 전압의 정보에 따라 Y_sel 및 WL_data 인가 후, V_out이 달라질 수 있다. 데이터 전압 정보(예: 픽셀 데이터)의 읽기(또는 로딩) 동작 시, V_out 전압으로 PCM에 저장된 데이터 전압 정보(예: 픽셀 데이터)가 '1'이 기록(1510)되었는지, '0'이 기록(1520)되었는지 확인할 수 있다.

일 실시 예에 따르면, 데이터 전압 정보(예: 픽셀 데이터)의 읽기(또는 로딩) 동작 시, DDI(1250)는 Y_sel에 0V를 입력하고, V_data를　Vdd로　프리차지(precharge)할 수 있다. 이어서, DDI(1250)는 Y_sel에　드라이빙 TFT의 문턱 전압(V_th) 및 WL_data에　드라이빙 TFT의 문턱 전압(V_th)을 입력할 수 있다. DDI(1250)는 Y_sel에　입력되는 드라이빙 TFT의 문턱 전압(V_th) 및 WL_data에 입력되는 드라이빙 TFT의 문턱 전압(V_th)이 일정 시간(예: 3ns) 동안 유지되도록 할 수 있다.

이어서, DDI(1250)는 TR_Y 및 TR_WL에 최소　전류가　흘러 R_data(PCM)에 걸리는　전압이　V_data가 되도록 한다. 예를 들면, R_data가　‘reset’ 상태일 경우, R_data(PCM)에 전압이 거의 걸리지 않게되어 DDI(1250)는 '0' 값을 센싱(sensing)할 수 있다. 예를 들면, R_data가 'set' 상태일 경우, R_data(PCM)에 V_dd가 걸리게 되어 DDI(1250)는 '1' 값을 센싱(sensing)할 수 있다.

일 실시 예에 따르면, 픽셀 메모리(예: 도 13의 픽셀 메모리(1240))(예: 도 14의 R_data(PCM))에 저장되어 있는 데이터 전압 정보(예: 픽셀 데이터)가 '0'이든 '1'이든 상관 없이, Vdata는 Vdd가 인가된 후 약 1.0ns 후에 데이터 전압 정보(예: 픽셀 데이터)가 출력될 수 있다. 이러한 출력 시간은 OLED 디스플레이의 해상도가 2560*2560이고 구동 주파수가 120Hz일 때, 1픽셀의 최대 억세스(access) 가능 시간인 1.27ns 보다 작을 수 있다. 따라서, PCM의 읽기(read) 지연(latency) 시간이 1.0ns임으로 PCM의 읽기 지연 시간을 고려했을 때, OLED 디스플레이에 디스플레이 스토리지(예: 도 10의 디스플레이 스토리지(1000))(예: 도 12의 디스플레이 스토리지(1200))를 적용하는 것에 제약이 없을 수 있다.

본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101), 도 2a 및 도2b의 전자 장치(200), 도 3a 및 도 3b의 전자 장치(300))의 메모리(예: 도 1의 메모리(130))는 프로세서(예: 도 1의 프로세서(120))가 도 14에 따른 동작들을 수행하도록 하는 인스트럭션들을 포함할 수 있다.

도 16은 디스플레이 스토리지(예: PCM)의 데이터 읽기(read)와 쓰기(write)의 시간 차이를 설명하기 위한 도면(1600)이다.

도 16을 참조하면, 픽셀 메모리(예: 도 13의 픽셀 메모리(1240))(예: 도 14의 R_data(PCM))에 데이터 전압 정보(예: 픽셀 데이터)를 쓰는(write) 시간(1610, 1630)과 읽는(read) 시간(1620)의 차이를 확인할 수 있다.

예를 들면, 픽셀 메모리(1240)(PCM)에 'reset'(예: '0')를 쓰는 시간(1610)보다 데이터 전압 정보(예: 픽셀 데이터)를 읽는(read) 시간(1620)이 더 적을 수 있다. 예를 들면, 픽셀 메모리(1240)(PCM)에 'set'(예: '1')를 쓰는 시간(1630)보다 데이터 전압 정보(예: 픽셀 데이터)를 읽는(read) 시간(1620)이 더 적을 수 있다. 픽셀 메모리(1240)(PCM)의 전체 구동 시간 중 픽셀 메모리(1240)(PCM)에 'set'(예: '1')를 쓰는 시간(1630)이 가장 많이 소요(dominant)될 수 있다.

도 17은 본 개시의 일 실시 예에 따른 디스플레이 스토리지(예: PCM)의 8비트로 블랙(예: 0계조)을 포함하는 256 계조를 표현하는 일 예를 나타내는 도면이다. 도 18은 본 개시의 일 실시 예에 따른 DDI(display driver IC)의 블록도이다.

도 17 및 도 18을 참조하면, 일 실시 예에 따르면, DDI(430)는 프로세서(예: 도 1의 프로세서(120))의 제어에 기초하여, 한 픽셀의 데이터 전압 정보(예: 픽셀 데이터)를 픽셀 메모리(1700)에 저장(예: 쓰기) 및 로딩(예: 읽기)할 수 있다.

일 실시 예에 따르면, 일 실시 예에 따르면, DDI(430)는 V_OLED 인에이블(enable) 신호가 있는 기간에 픽셀 메모리(1700)의 제1 비트(b0) 내지 제8 비트(b7)에 데이터 전압 정보(예: 픽셀 데이터)를 저장(예: 기록)할 수 있다. 예를 들면, DDI(430)는 타이밍 제어부(1810)(예: 도 5의 타이밍 제어부(540))에 포함된 카운터(1812)를 동작시켜, 인에이블(enable) 신호에 맞춰 디스플레이 스토리지(예: 도 10의 디스플레이 스토리지(1000))에 제1 방향(예: x축 방향, 도 10에서 가로 방향)으로 배치되는 복수의 제1 메모리 라인들(X_sel)(예: 도 10의 복수의 제1 메모리 라인(1010)들)에 제1 전압을 공급하고, 상기 제1 방향과 직교하는 제2 방향(예: y축 방향, 도 10에서 세로 방향)으로 배치되는 복수의 제2 메모리 라인들(Y_sel)(예: 도 10의 제2 메모리 라인(1020)들)에 제2 전압을 공급할 수 있다. 예를 들면, 카운터(1812)에 의해 정해진 시간에 맞춰 자동으로 복수의 제1 메모리 라인들(X_sel)에 제1 전압이 공급되고, 제2 방향(예: y축 방향, 도 10에서 세로 방향)으로 배치되는 복수의 제2 메모리 라인들(Y_sel)에 제2 전압이 공급될 수 있다. 예를 들면, 복수의 제1 메모리 라인들(X_sel)에 공급된 제1 전압과 복수의 제2 메모리 라인들(Y_sel)에 공급된 제2 전압의 전위 차이에 의해서, 픽셀 메모리(1700)의 제1 비트(b0)부터 제8 비트(b7)에 데이터 전압 정보(예: 픽셀 데이터)(예: '0' 또는 '1')가 저장(예: 기록)될 수 있다. 예를 들면, DDI(430)는 픽셀 메모리(1700)의 제1 비트(b0)부터 제8 비트(b7)에 저장된 값('0' 또는 '1')을 로딩(예: 읽기)할 수 있다. DDI(430)는 디지털-아날로그 컨버터(1820, DAC)를 통해 픽셀 메모리(1700)의 제1 비트(b0)부터 제8 비트(b7)에 저장된 값('0' 또는 '1') 8비트의 값을 아날로그 값(예: 아날로그 데이터 전압 값)으로 변환할 수 있다. DDI(430)는 아날로그 값(예: 아날로그 데이터 전압 값)의 데이터 전압 정보를 픽셀에 공급하여 OLED(1830)로 흐르는 전류량을 제어함으로써, 데이터 전압 정보에 따른 계조로 OLED(1830)를 발광할 수 있다.

일 실시 예에 따르면, DDI(430)는 V_OLED 인에이블(enable) 신호가 없는 기간에 V_OLED 전압을 0V로 출력하여, OLED(1830)가 오프(off)되어 블랙(예: 0계조)표현되도록 할 수 있다.

예를 들면, DDI(430)는 프로세서(120)의 제어에 기초하여, V_OLED_ENABLE 신호가 '1'인 동안에 디지털-아날로그 컨버터(1820, DAC)가 동작하도록 할 수 있다. V_OLED_ENABLE 신호가 '1'인 동안에 OLED(1830)에 데이터 전압 정보에 따른 V_OLED 전압이 공급되도록 할 수 있다. 이를 통해, OLED(1830)가 데이터 전압 정보에 따른 계조를 표현할 수 있다.

예를 들면, DDI(430)는 프로세서(120)의 제어에 기초하여, V_OLED_ENABLE 신호가 '0'인 동안에 디지털-아날로그 컨버터(1820, DAC)가 동작하도록 할 수 있다. V_OLED_ENABLE 신호가 '0'인 동안에 OLED(1830)에 0V의 V_OLED 전압이 공급되도록 할 수 있다. 이를 통해, OLED(1830)가 오프(off)되어 블랙(예: 0계조)을 표현할 수 있다.

예를 들면, 제1 픽셀에 배치된 OLED(1830)가 블랙(예: 0계조)을 표현하는 경우, DDI(430)는 프로세서(120)의 제어에 기초하여 제1 픽셀에 대응하는 제1 픽셀 메모리(예: 픽셀 메모리(1700))에서 8비트의 데이터 전압 정보를 로딩(예: 읽는)하는 동작을 생략할 수 있다.

예를 들면, 레드 픽셀, 그린 픽셀, 및/또는 블루 픽셀의 데이터 전압의 정보의 8비트 값이 '0'인 경우에 DDI(430)는 프로세서(120)의 제어에 기초하여, V_OLED_ENABLE 신호가 '0'이 되도록 하여 픽셀 메모리(1700))에서 8비트의 데이터 전압 정보를 로딩(예: 읽는)하는 동작을 생략할 수 있다.

본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101), 도 2a 및 도2b의 전자 장치(200), 도 3a 및 도 3b의 전자 장치(300))의 메모리(예: 도 1의 메모리(130))는 프로세서(예: 도 1의 프로세서(120))가 도 17 및 도 18에 따른 동작들을 수행하도록 하는 인스트럭션들을 포함할 수 있다.

도 19는 본 개시의 일 실시 예에 따른 디스플레이 스토리지(PCM)과 DRAM(dynamic　random　access　memory)의 동작 속도의 차이를 나타내는 도면(1900)이다.

도 19를 참조하면, 전자 장치(예: 도 1의 전자 장치(101), 도 2a 및 도 2b의 전자 장치(200), 도 3a 및 도 3b의 전자 장치(300))는 1프레임 기간 동안에 디스플레이 스토리지(예: 도 10의 디스플레이 스토리지(1000), 도 12의 디스플레이 스토리지(1200))의 픽셀 메모리(예: 도 12 및 도 13의 픽셀 메모리(1240), 도 17의 픽셀 메모리(1700))에 데이터 전압 정보를 저장(예: 쓰기)한 후, 로딩(예: 읽기)함으로 DRAM의 동작과는 차이가 있을 수 있다.

예를 들면, DRAM의 경우 스토리지에 데이터를 저장(예: 쓰기)한 후, 데이터의 로딩(예: 읽기)하기까지의 지연(latency)을 tWTR로 나타낼 수 있다. 본 개시의 일 실시 예에 따른 디스플레이 스토리지(1200)와 DRAM의 지연이 3cycle로 실질적으로 동일한 것을 확인할 수 있다.

본 개시의 일 실시 예에 따른 디스플레이 스토리지(1200)에 포함된 PCM 물질에 따라서 데이터(데이터 전압 정보)를 저장(예: 쓰기)한 후, 로딩(예: 읽기)까지의 지연은 달라질 수 있으나, 본 개시의 일 실시 예에 따른 디스플레이 스토리지(1200)는 약 400ns 미만의 지연을 가질 수 있다. 예를 들면, 본 개시의 일 실시 예에 따른 디스플레이 스토리지(1200)에 데이터를 저장(예: 쓰기) 시, 소모 전력을 감소시키기 위해 DDI(예: 도 18의 DDI(430))는 Bit-Flip, Set to Set, Reset to reset detection 방식을 이용할 수 있다. DDI(430)는 Bit-Flip, Set to Set, Reset to reset detection 방식을 구동하기 위한 회로들을 주변부(peripheral)에 포함할 수 있다.

도 20은 본 개시의 일 실시 예에 따른 디스플레이 스토리지(예: PCM)의 읽기(read)와 쓰기(write)의 지연(delay)를 보상하는 방법을 나타내는 도면(2000)이다.

도 18 및 도 20을 참조하면, 본 개시의 일 실시 예에 따른 디스플레이 스토리지(예: 도 10의 디스플레이 스토리지(1000), 도 12의 디스플레이 스토리지(1200))에 데이터(데이터 전압 정보)를 저장(예: 쓰기) 및 로딩(예: 읽기)시, 딜레이(delay)를 보상할 수 있다.

일 실시 예에 따르면, DDI(430)는 프로세서(예: 도 1의 프로세서(120))의 제어에 기초하여, OLED 디스플레이(2010)에 배치된 복수의 픽셀들 중 제1 픽셀(P1)에 데이터(데이터 전압 정보)를 저장(예: 쓰기)하는 동작과 제2 픽셀(P2)에 저장된 데이터(데이터 전압 정보)를 로딩(예: 읽기)하는 동작을 동시에 수행할 수 있다. 이를 통해, 디스플레이 스토리지(1000, 1200)에 데이터(데이터 전압 정보)를 저장(예: 쓰기) 및 로딩(예: 읽기)시, 딜레이(delay)를 줄일 수 있다.

예를 들면, 제1 픽셀(P1)에 데이터(데이터 전압 정보)를 저장(예: 쓰기)하고, 이후 일정 개수의 게이트 라인들의 픽셀들에 데이터(데이터 전압 정보)를 저장(예: 쓰기)한 후에 제1 픽셀(P1)에 저장된 데이터(데이터 전압 정보)의 로딩(예: 읽기)을 수행할 수 있다. 이를 통해, 동일한 픽셀에 대한 데이터(데이터 전압 정보)의 저장(예: 쓰기) 및 로딩(예: 읽기)에 따른 딜레이를 줄일 수 있다.

예를 들면, DDI(430)는 디스플레이 스토리지(예: 도 10의 디스플레이 스토리지(1000), 도 12의 디스플레이 스토리지(1200))에서 Y 축 방향으로 배치된 제2 메모리 라인(예: 도 11의 제2 메모리 라인(1120))에 제2 전압을 동일하게 공급하고, X축 방향으로 배치된 제1 메모리 라인(예: 도 11의 제1 메모리 라인(1110))과 제3 메모리 라인(예: 도 11의 제3 메모리 라인(1130))에 서로 다른 전압을 공급할 수 있다. 이를 통해, 제1 픽셀의 데이터 전압의 정보를 입력(쓰기)하는 동작과 제2 픽셀의 데이터 전압을 로딩(읽기)하는 동작을 동시에 수행되도록 할 수 있다. 제1 픽셀 및 제2 픽셀의 데이터 전압을 입력(쓰기)하는 동작을 동시에 수행되도록 함으로써, 픽셀들의 데이터 전압의 정보를 입력(쓰기) 및 로딩(읽기)에 따른 지연(delay)을 줄 일 수 있다. 제1 픽셀 및 제2 픽셀의 데이터 전압을 입력(쓰기)하는 동작을 수행하고, 일정 게이트 라인들을 진행한 후에 로딩(읽기) 동작을 수행함으로 동일 픽셀에 대한 Write to Read 딜레이(Delay)를 보상할 수 있다.예를 들면, OLED 디스플레이(2010)가 2560*2560 픽셀의 해상도 및 120Hz 구동 주파수로 동작하는 경우, 한 개 픽셀이 보장받을 수 있는 최대 시간은 1.27ns가 될 수 있다. 이때, 2560*1280 픽셀까지의 소요 시간은 4,166us가 될 수 있다. PCM 물질에 따라 시간에 차이가 있으나, 본 개시의 일 실시 예에 따른 디스플레이 스토리지(1000, 1200)는 데이터(데이터 전압 정보)의 저장(예: 쓰기) 및 로딩(예: 읽기)에 따른 딜레이가 약 400ns가 될 수 있다. 데이터(데이터 전압 정보)의 저장(예: 쓰기) 이후 로딩(예: 읽기)까지의 딜레이를 줄이는 경우, 데이터(데이터 전압 정보)의 저장(예: 쓰기) 및 로딩(예: 읽기)에 따른 딜레이에 제약없이 OLED 디스플레이(2010)를 구동할 수 있다. 또한, 픽셀들에 저장된 데이터(데이터 전압 정보)의 로딩(예: 읽기) 동작이 시작되는 시점을 조절할 수 있어, 데이터(데이터 전압 정보)의 저장(예: 쓰기) 및 로딩(예: 읽기)에 따른 딜레이에 제약없이 OLED 디스플레이(2010)를 구동할 수 있다. VR(Virtual Reality) 장치 및 AR(Augmented Reality) 장치는 디스플레이의 딜레이가 중요한 요인(factor)임으로, VR 장치 및 AR 장치에 본 개시의 일 실시 예에 따른 디스플레이 스토리지(1000, 1200)를 포함하는 OLED 디스플레이(2010)를 적용할 경우, MTP(Motion to Photon latency)의 영향을 줄 일 수 있다.

본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101), 도 2a 및 도2b의 전자 장치(200), 도 3a 및 도 3b의 전자 장치(300))의 메모리(예: 도 1의 메모리(130))는 프로세서(예: 도 1의 프로세서(120))가 도 20에 따른 동작들을 수행하도록 하는 인스트럭션들을 포함할 수 있다.

본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101), 도 2a 및 도 2b의 전자 장치(200), 도 3a 및 도 3b의 전자 장치(300))는, 복수의 픽셀들이 배치된 디스플레이(예: 도 4 및 도 5의 디스플레이(410)), 상기 복수의 픽셀들을 발광하기 위한 데이터 전압 정보들이 저장되는 복수의 픽셀 메모리(예: 도 12 및 도 13의 픽셀 메모리(1240), 도 17의 픽셀 메모리(1700))들이 배치된 디스플레이 스토리지(1000, 1200), 상기 디스플레이(410) 및 상기 디스플레이 스토리지(1000, 1200)를 동작하는 디스플레이 드라이버(예: 도 4 및 도 5의 DDI(430), 도 18의 DDI(430)), 상기 디스플레이 드라이버(430)의 동작을 제어하는 프로세서(예: 도 1의 프로세서(120)), 및 상기 프로세서(120)와 작동적으로 연결되는 메모리(예: 도 1의 메모리(130))를 포함할 수 있다. 상기 메모리(130)는 상기 프로세서(120)가 실행 시에, 한 프레임 기간 중 상기 디스플레이 스토리지(예: 도 10의 디스플레이 스토리지(1000), 도 12의 디스플레이 스토리지(1200))에 상기 데이터 전압 정보들을 저장 및 저장된 상기 데이터 전압 정보들을 로딩하도록 하는 인스트력션들을 포함할 수 있다.

일 실시 예에 따르면, 상기 디스플레이 스토리지(1000, 1200)는, 상기 복수의 픽셀 메모리(1240, 1700)들을 형성하기 위해 제1 방향으로 배치되는 복수의 제1 메모리 라인들(도 10의 제1 메모리 라인들(1010)), 상기 제1 방향과 직교하는 제2 방향으로 배치도는 복수의 제2 메모리 라인들(예: 도 10의 제2 메모리 라인들(1020)), 및 상기 복수의 제1 메모리 라인들(1010)과 상기 복수의 제2 메모리 라인들(1020)이 사이에 배치되는 상변환 물질들(예: 도 12 및 도 13의 상변환 물질(1243)들)을 포함할 수 있다. 상기 복수의 픽셀들 각각에 대응하는 적어도 하나의 픽셀 메모리(1240, 1700)가 배치될 수 있다.

일 실시 예에 따르면, 상기 복수의 제1 메모리 라인들(1010)과 상기 복수의 제2 메모리 라인들(1020)이 교차하는 부분마다 1비트의 메모리가 형성될 수 있다. 상기 복수의 픽셀 메모리(1240, 1700)들 각각은 적어도 8비트의 메모리를 포함할 수 있다.

일 실시 예에 따르면, 상기 프로세서(120)는 실행 시에, 한 프레임 기간 중 데이터 전압 정보들을 저장 시, 상기 프로세서(120)는 상기 DDI를 동작하는 인스트럭션들을 저장할 수 있다. 상기 메모리는 상기 프로세서(120)가 실행 시에, 상기 복수의 픽셀들에 배치된 OLED(organic light emitting diode)들의 발광 계조에 따른 상기 데이터 전압 정보들을 상기 복수의 픽셀 메모리(1240, 1700)들에 저장하도록 할 수 있다.

일 실시 예에 따르면, 상기 프로세서(120)는 실행 시에, 한 프레임 기간 중 데이터 전압 정보들을 로딩 시 상기 프로세서(120)는 상기 DDI를 동작하여, 상기 복수의 픽셀 메모리(1240, 1700)들에 저장된 상기 데이터 전압 정보들을 로딩하도록 할 수 있다.

일 실시 예에 따르면, 상기 프로세서(120)는 실행 시에, 상기 복수의 픽셀 메모리(1240, 1700)들에서 로딩된 상기 데이터 전압 정보들을 아날로그디지털 컨버터를 통해 아날로그 값으로 변환하여, 상기 복수의 픽셀에 공급하도록 하도록 할 수 있다.

일 실시 예에 따르면, 3개의 제1 메모리 라인들(1010), 3개의 제2 메모리 라인들(1020), 및 상기 제1 메모리 라인들(1010)과 상기 3개의 제2 메모리 라인들(1020) 교차하는 부분에 배치되는 상변환 물질들(1243)로 9비트의 메모리를 포함하는 하나의 픽셀 메모리(1240, 1700)가 형성될 수 있다. 상기 프로세서(120)는 실행 시에, 상기 9비트 메모리 중 8비트 메모리에 256 계조를 표현하기 위한 상기 데이터 전압 정보들을 저장하고, 1비트 메모리는 에러 검사를 위한 패리티 검사(parity check) 비트로 이용할 수 있다.

일 실시 예에 따르면, 상기 프로세서(120)는 실행 시에, 제1 픽셀의 제1 데이터 전압 정보를 제1 픽셀 메모리(1240, 1700)에 저장하는 동작 및 제2 픽셀 메모리(1240, 1700)에서 제2 픽셀의 제2 데이터 전압 정보를 로딩하는 동작을 동시에 수행하도록 할 수 있다.

일 실시 예에 따르면, 상기 프로세서(120)는 실행 시에, 제1 프레임 기간에 제1 픽셀의 제1 데이터 전압 정보를 제1 픽셀 메모리(1240, 1700)에 저장할 수 있다. 상기 프로세서(120)는 실행 시에, 제2 프레임 기간에서 상기 제1 픽셀의 데이터 전압 정보에 변화가 없는 경우, 상기 제2 프레임 기간에 제1 픽셀의 데이터 전압 정보를 저장 및/또는 로딩하는 동작을 생략하도록 할 수 있다.

일 실시 예에 따르면, 상기 프로세서(120)는 실행 시에, 제1 픽셀에 배치된 제1 OLED가 블랙을 표현 시, 상기 데이터 전압 정보의 저장 및/또는 로딩을 지시하는 인에이블 신호가 출력되지 않도록 할 수 있다. 상기 프로세서(120)는 실행 시에, 제1 픽셀에 배치된 제1 OLED가 블랙을 표현 시, 상기 제1 픽셀에 0V의 구동 전압이 공급되도록 할 수 있다.

본 개시의 일 실시 예에 따른 전자 장치(101, 200, 300)의 동작 방법은, 한 프레임 기간 중 디스플레이에 배치된 디스플레이 스토리지(1000, 1200)에 복수의 픽셀들에 배치된 OLED(organic light emitting diode)를 발광하기 위한 데이터 전압 정보들을 저장할 수 있다. 상기 한 프레임 기간 중 상기 디스플레이 스토리지(1000, 1200)에 저장된 상기 데이터 전압 정보들을 로딩할 수 있다. 상기 데이터 전압 정보들에 다른 계조로 복수의 픽셀들에 배치된 OLED를 발광할 수 있다.

일 실시 예에 따르면, 상기 디스플레이 스토리지(1000, 1200)는 상기 복수의 픽셀들 각각에 대응하는 적어도 하나의 픽셀 메모리(1240, 1700)가 배치될 수 있다. 상기 복수의 픽셀들 각각에 대응하는 적어도 하나의 픽셀 메모리(1240, 1700)에 상기 데이터 전압 정보들을 저장 및 로딩할 수 있다.

일 실시 예에 따르면, 상기 복수의 픽셀 메모리(1240, 1700)들 각각은 적어도 8비트의 메모리를 포함할 수 있다. 8비트의 메모리에 상기 데이터 전압 정보들을 저장 및 로딩할 수 있다.

일 실시 예에 따르면, 한 프레임 기간 중 데이터 전압 정보들을 저장 시, 상기 복수의 픽셀들에 배치된 OLED들의 발광 계조에 따른 상기 데이터 전압 정보들을 상기 복수의 픽셀 메모리(1240, 1700)들에 저장할 수 있다.

일 실시 예에 따르면, 한 프레임 기간 중 데이터 전압 정보들을 로딩 시, 기 복수의 픽셀 메모리(1240, 1700)들에 저장된 상기 데이터 전압 정보들을 로딩할 수 있다.

일 실시 예에 따르면, 상기 복수의 픽셀 메모리(1240, 1700)들에서 로딩된 상기 데이터 전압 정보들을 아날로그디지털 컨버터를 통해 아날로그 값으로 변환할 수 있다. 상기 아날로그 값을 상기 복수의 픽셀에 공급하도록 할 수 있다.

일 실시 예에 따르면, 3개의 제1 메모리 라인들(1010), 3개의 제2 메모리 라인들(1020), 및 상기 제1 메모리 라인들(1010)과 상기 3개의 제2 메모리 라인들(1020) 교차하는 부분에 배치되는 상변환 물질들(1243)로 9비트의 메모리를 포함하는 하나의 픽셀 메모리(1240, 1700)를 구성할 수 있다. 상기 9비트 메모리 중 8비트 메모리에 256 계조를 표현하기 위한 상기 데이터 전압 정보들을 저장할 수 있다. 1비트 메모리는 에러 검사를 위한 패리티 검사(parity check) 비트로 이용할 수 있다.

일 실시 예에 따르면, 제1 픽셀의 제1 데이터 전압 정보를 제1 픽셀 메모리(1240, 1700)에 저장하는 동작 및 제2 픽셀 메모리(1240, 1700)에서 제2 픽셀의 제2 데이터 전압 정보를 로딩하는 동작을 동시에 수행할 수 있다.

일 실시 예에 따르면, 제1 프레임 기간에 제1 픽셀의 제1 데이터 전압 정보를 제1 픽셀 메모리(1240, 1700)에 저장할 수 있다. 제2 프레임 기간에서 상기 제1 픽셀의 데이터 전압 정보에 변화가 없는 경우, 상기 제2 프레임 기간에 제1 픽셀의 데이터 전압 정보를 저장 및/또는 로딩하는 동작을 생략하도록 할 수 있다.

일 실시 예에 따르면, 제1 픽셀에 배치된 제1 OLED가 블랙을 표현 시, 상기 데이터 전압 정보의 저장 및/또는 로딩을 지시하는 인에이블 신호가 출력되지 않도록 하고, 상기 제1 픽셀에 0V의 구동 전압을 공급할 수 있다.

본 개시의 일 실시 예에 따른 전자 장치 및 이의 동작 방법은, 제1 픽셀(P1)에 데이터(데이터 전압 정보)를 저장(예: 쓰기)하는 동작과 제2 픽셀(P2)에 저장된 데이터(데이터 전압 정보)를 로딩(예: 읽기)하는 동작을 동시에 수행할 수 있다. 이를 통해, 디스플레이 스토리지(1200)에 데이터(데이터 전압 정보)를 저장(예: 쓰기) 및 로딩(예: 읽기)시, 딜레이(delay)를 줄일 수 있다.

Claims

전자 장치에 있어서,
복수의 픽셀들이 배치된 디스플레이;
상기 복수의 픽셀들을 발광하기 위한 데이터 전압 정보들이 저장되는 복수의 픽셀 메모리들이 배치된 디스플레이 스토리지;
상기 디스플레이 및 상기 디스플레이 스토리지를 동작하는 디스플레이 드라이버;
상기 디스플레이 드라이버의 동작을 제어하는 프로세서; 및
상기 프로세서와 작동적으로 연결되는 메모리;를 포함하고,
상기 메모리는 상기 프로세서가 실행 시에,
한 프레임 기간 중 상기 디스플레이 스토리지에 상기 데이터 전압 정보들을 저장 및 저장된 상기 데이터 전압 정보들을 로딩하도록 하는 인스트력션들을 포함하는,
전자 장치.
제1 항에 있어서,
상기 디스플레이 스토리지는,
상기 복수의 픽셀 메모리들을 형성하기 위해 제1 방향으로 배치되는 복수의 제1 메모리 라인들, 상기 제1 방향과 직교하는 제2 방향으로 배치도는 복수의 제2 메모리 라인들, 및 상기 복수의 제1 메모리 라인들과 상기 복수의 제2 메모리 라인들이 사이에 배치되는 상변환 물질들을 포함하고,
상기 복수의 픽셀들 각각에 대응하는 적어도 하나의 픽셀 메모리가 배치되는,
전자 장치.
제1항 내지 2 항 중 어느 한 항에 있어서,
상기 복수의 제1 메모리 라인들과 상기 복수의 제2 메모리 라인들이 교차하는 부분마다 1비트의 메모리가 형성되고,
상기 복수의 픽셀 메모리들 각각은 적어도 8비트의 메모리를 포함하는,
전자 장치.
제1 항 내지 제3 항 중 어느 한 항에 있어서,
한 프레임 기간 중 데이터 전압 정보들을 저장 시, 상기 프로세서는 상기 DDI를 동작하여,
상기 복수의 픽셀들에 배치된 OLED(organic light emitting diode)들의 발광 계조에 따른 상기 데이터 전압 정보들을 상기 복수의 픽셀 메모리들에 저장하는,
전자 장치.
제1 항 내지 제4 항 중 어느 한 항에 있어서,
한 프레임 기간 중 데이터 전압 정보들을 로딩 시 상기 프로세서는 상기 DDI를 동작하여,
상기 복수의 픽셀 메모리들에 저장된 상기 데이터 전압 정보들을 로딩하는,
전자 장치.
제1 항 내지 제5 항 중 어느 한 항에 있어서,
상기 복수의 픽셀 메모리들에서 로딩된 상기 데이터 전압 정보들을 아날로그디지털 컨버터를 통해 아날로그 값으로 변환하여, 상기 복수의 픽셀에 공급하도록 하는,
전자 장치.
제2 항 내지 제6 항 중 어느 한 항에 있어서,
3개의 제1 메모리 라인들, 3개의 제2 메모리 라인들, 및 상기 제1 메모리 라인들과 상기 3개의 제2 메모리 라인들 교차하는 부분에 배치되는 상변환 물질들로 9비트의 메모리를 포함하는 하나의 픽셀 메모리가 형성되고,
상기 9비트 메모리 중 8비트 메모리에 256 계조를 표현하기 위한 상기 데이터 전압 정보들을 저장하고, 1비트 메모리는 에러 검사를 위한 패리티 검사(parity check) 비트로 이용하는,
전자 장치.
제2 항 내지 제7 항 중 어느 한 항에 있어서,
상기 프로세서는 실행 시에,
제1 픽셀의 제1 데이터 전압 정보를 제1 픽셀 메모리에 저장하는 동작 및 제2 픽셀 메모리에서 제2 픽셀의 제2 데이터 전압 정보를 로딩하는 동작을 동시에 수행하도록 하는,
전자 장치.
제2 항 내지 제7 항 중 어느 한 항에 있어서,
상기 프로세서는 실행 시에,
제1 프레임 기간에 제1 픽셀의 제1 데이터 전압 정보를 제1 픽셀 메모리에 저장하고,
제2 프레임 기간에서 상기 제1 픽셀의 데이터 전압 정보에 변화가 없는 경우, 상기 제2 프레임 기간에 제1 픽셀의 데이터 전압 정보를 저장 및/또는 로딩하는 동작을 생략하도록 하는,
전자 장치.
제2 항 내지 제7 항 중 어느 한 항에 있어서,
상기 프로세서는 실행 시에,
제1 픽셀에 배치된 제1 OLED가 블랙을 표현 시,
상기 데이터 전압 정보의 저장 및/또는 로딩을 지시하는 인에이블 신호가 출력되지 않도록 하고,
상기 제1 픽셀에 0V의 구동 전압이 공급되도록 하는,
전자 장치.
전자 장치의 동작 방법에 있어서,
한 프레임 기간 중 디스플레이에 배치된 디스플레이 스토리지에 복수의 픽셀들에 배치된 OLED(organic light emitting diode)를 발광하기 위한 데이터 전압 정보들을 저장하고,
상기 한 프레임 기간 중 상기 디스플레이 스토리지에 저장된 상기 데이터 전압 정보들을 로딩하고,
상기 데이터 전압 정보들에 다른 계조로 복수의 픽셀들에 배치된 OLED를 발광하는,
전자 장치의 동작 방법.
제11 항에 있어서,
상기 디스플레이 스토리지는 상기 복수의 픽셀들 각각에 대응하는 적어도 하나의 픽셀 메모리가 배치되고,
상기 복수의 픽셀들 각각에 대응하는 적어도 하나의 픽셀 메모리에 상기 데이터 전압 정보들을 저장 및 로딩하는,
전자 장치의 동작 방법.
제11항 내지 12 항 중 어느 한 항에 있어서,
상기 복수의 픽셀 메모리들 각각은 적어도 8비트의 메모리를 포함하고,
8비트의 메모리에 상기 데이터 전압 정보들을 저장 및 로딩하는,
전자 장치의 동작 방법.
제11 항 내지 제13 항 중 어느 한 항에 있어서,
한 프레임 기간 중 데이터 전압 정보들을 저장 시,
상기 복수의 픽셀들에 배치된 OLED들의 발광 계조에 따른 상기 데이터 전압 정보들을 상기 복수의 픽셀 메모리들에 저장하는,
전자 장치의 동작 방법.
제11 항 내지 제14 항 중 어느 한 항에 있어서,
한 프레임 기간 중 데이터 전압 정보들을 로딩 시,
상기 복수의 픽셀 메모리들에 저장된 상기 데이터 전압 정보들을 로딩하는,
전자 장치의 동작 방법.
제11 항 내지 제15 항 중 어느 한 항에 있어서,
상기 복수의 픽셀 메모리들에서 로딩된 상기 데이터 전압 정보들을 아날로그디지털 컨버터를 통해 아날로그 값으로 변환하고,
상기 아날로그 값을 상기 복수의 픽셀에 공급하도록 하는,
전자 장치의 동작 방법.
제12 항 내지 제16 항 중 어느 한 항에 있어서,
3개의 제1 메모리 라인들, 3개의 제2 메모리 라인들, 및 상기 제1 메모리 라인들과 상기 3개의 제2 메모리 라인들 교차하는 부분에 배치되는 상변환 물질들로 9비트의 메모리를 포함하는 하나의 픽셀 메모리를 구성하고,
상기 9비트 메모리 중 8비트 메모리에 256 계조를 표현하기 위한 상기 데이터 전압 정보들을 저장하고, 1비트 메모리는 에러 검사를 위한 패리티 검사(parity check) 비트로 이용하는,
전자 장치의 동작 방법.
제12 항 내지 제17 항 중 어느 한 항에 있어서,
제1 픽셀의 제1 데이터 전압 정보를 제1 픽셀 메모리에 저장하는 동작 및 제2 픽셀 메모리에서 제2 픽셀의 제2 데이터 전압 정보를 로딩하는 동작을 동시에 수행하는,
전자 장치의 동작 방법.
제12 항 내지 제17 항 중 어느 한 항에 있어서,
제1 프레임 기간에 제1 픽셀의 제1 데이터 전압 정보를 제1 픽셀 메모리에 저장하고,
제2 프레임 기간에서 상기 제1 픽셀의 데이터 전압 정보에 변화가 없는 경우, 상기 제2 프레임 기간에 제1 픽셀의 데이터 전압 정보를 저장 및/또는 로딩하는 동작을 생략하도록 하는,
전자 장치의 동작 방법.
제12 항 내지 제17 항 중 어느 한 항에 있어서,
제1 픽셀에 배치된 제1 OLED가 블랙을 표현 시,
상기 데이터 전압 정보의 저장 및/또는 로딩을 지시하는 인에이블 신호가 출력되지 않도록 하고,
상기 제1 픽셀에 0V의 구동 전압을 공급하는,
전자 장치의 동작 방법.