WO2022124559A1 - 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법 - Google Patents

반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
WO2022124559A1
WO2022124559A1 PCT/KR2021/014480 KR2021014480W WO2022124559A1 WO 2022124559 A1 WO2022124559 A1 WO 2022124559A1 KR 2021014480 W KR2021014480 W KR 2021014480W WO 2022124559 A1 WO2022124559 A1 WO 2022124559A1
Authority
WO
WIPO (PCT)
Prior art keywords
polishing
polishing composition
composition
accelerator
semiconductor
Prior art date
Application number
PCT/KR2021/014480
Other languages
English (en)
French (fr)
Inventor
박한터
한덕수
권장국
홍승철
Original Assignee
에스케이씨솔믹스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이씨솔믹스 주식회사 filed Critical 에스케이씨솔믹스 주식회사
Priority to US18/255,600 priority Critical patent/US20240043718A1/en
Priority to CN202180082951.6A priority patent/CN116568771A/zh
Priority claimed from KR1020210138195A external-priority patent/KR102681990B1/ko
Publication of WO2022124559A1 publication Critical patent/WO2022124559A1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Definitions

  • the present invention relates to a polishing composition for a semiconductor process, a method of manufacturing the polishing composition, and a method of manufacturing a semiconductor device to which the polishing composition is applied.
  • CMP chemical mechanical polishing
  • the substrate is pressed and rotated while the slurry is supplied to the polishing pad, and the surface is polished.
  • the target to be planarized varies according to the stage of the process, and there are also differences in the physical properties of the slurry applied at this time.
  • the CMP process has been applied to planarization of dielectrics such as silicon oxide film (SiO 2 ) and silicon nitride film (SiN), and is essentially used for planarization process for metal wiring such as tungsten (W) and copper (Cu).
  • dielectrics such as silicon oxide film (SiO 2 ) and silicon nitride film (SiN)
  • metal wiring such as tungsten (W) and copper (Cu).
  • films of various materials having different etch selectivity characteristics are required.
  • a carbon-based organic film has good etch selectivity with respect to other silicon-containing films, and thus can be used as a mask film or a sacrificial film.
  • Another object of the present invention is to be applied to a polishing process of an amorphous carbon layer (ACL), thereby exhibiting a high polishing rate, and preventing carbon residue from adsorption on a semiconductor substrate during the polishing process to prevent defects It is to provide a polishing composition for a semiconductor process that prevents the occurrence.
  • ACL amorphous carbon layer
  • Another object of the present invention is to provide a method of manufacturing a polishing composition for a semiconductor process that maintains polishing performance at high temperatures and has high storage stability through stabilization of an accelerator in the polishing composition.
  • Another object of the present invention is to provide a method of manufacturing a semiconductor device to which a polishing composition for a semiconductor process is applied.
  • the polishing composition for a semiconductor process is abrasive particles; accelerator; and stabilizers.
  • a method of manufacturing a polishing composition for a semiconductor process comprises: a) preparing a polishing solution by mixing a stabilizer and an accelerator in a solvent; b) adjusting the pH of the polishing solution to 2 to 5 by adding a pH adjuster to the polishing solution; and c) mixing a surfactant and abrasive particles in the abrasive solution having a pH of 2 to 5.
  • a method of manufacturing a semiconductor device includes the steps of: 1) providing a polishing pad including a polishing layer; 2) supplying a polishing composition for a semiconductor process to the polishing pad; and 3) grinding the polishing object while relatively rotating so that the polishing surface of the polishing object comes into contact with the polishing surface of the polishing layer, wherein the polishing surface is an amorphous carbon film, and the polishing composition includes abrasive particles; accelerator; and stabilizers.
  • the present invention can be applied to a polishing process of an amorphous carbon layer (ACL) film, can exhibit a high polishing rate, and prevent the occurrence of defects by preventing adsorption of a semiconductor substrate by carbon residue during the polishing process and excellent maintenance of polishing performance and storage stability at high temperatures.
  • ACL amorphous carbon layer
  • FIG. 1 is a schematic process diagram of a semiconductor device manufacturing process according to an embodiment of the present invention.
  • the present invention provides abrasive particles; Accelerator; And it relates to a polishing composition for a semiconductor process comprising a stabilizer (stabilizer).
  • B is located on A means that B is located directly abutting on A or B is located on A while another layer is located in between, and B is located in contact with the surface of A It is not construed as being limited to
  • the complexity of the surface structure means that the line width of the semiconductor is narrowed, and the aspect ratio (horizontal to vertical ratio) is also gradually increasing, and in order to meet the increasing aspect ratio, the photoresist is getting thinner.
  • the thin and elongated photoresist does not withstand the etching process and collapses. In order to prevent this, a hardmask process has been introduced.
  • amorphous carbon and SiON were used as the hard mask material.
  • the amorphous carbon has excellent etching resistance when used as a hard mask, when a chemical mechanical polishing process is applied using a conventional polishing composition, a low removal rate and generation of carbon residue causes carbon residue It adsorbs to the film-like surface, causing a problem of generating defects in the semiconductor substrate.
  • the polishing composition for a semiconductor process of the present invention not only exhibits a high polishing rate for the amorphous carbon film, but also prevents re-adsorption of carbon residues, thereby preventing the occurrence of defects in the semiconductor substrate.
  • the polishing composition supplied to the polishing process of an amorphous carbon layer may include abrasive particles, an accelerator, and a stabilizer.
  • the accelerator and stabilizer may be included in a weight ratio of 0.5:1 to 3:1.
  • the conventional polishing composition used for the polishing process for the amorphous carbon film has a low polishing rate, so there is a problem in that the efficiency of the polishing process is lowered.
  • the polishing rate for the amorphous carbon film was improved by including the accelerator in the conventional polishing composition.
  • the accelerator carbon remains on the semiconductor substrate independently of the polishing rate of the polishing process of the amorphous carbon film
  • the present invention it is possible to provide a polishing composition that can increase the polishing rate of the amorphous carbon film, prevent contamination of the polishing pad, prevent deterioration of polishing performance at high temperature, and have excellent long-term storage stability.
  • the polishing composition of the present invention includes abrasive particles, an accelerator, and a stabilizer, and as it includes both the accelerator and the stabilizer, the polishing rate of the amorphous carbon film by the accelerator increases and polishing by the stabilizer It is possible to increase the stability of the composition.
  • the accelerator and stabilizer may be included in a weight ratio of 0.5:1 to 3:1, 0.5:1 to 2:1, 0.55:1 to 1.9:1.
  • the polishing rate for the amorphous carbon film is high, and carbon residues can be prevented from adsorbing to the semiconductor substrate during the polishing process.
  • the accelerator may be selected from the group consisting of anionic low molecular weight, anionic polymer, hydroxyl acid, amino acid and cerium salt.
  • the cerium salt may be a trivalent cerium salt or a tetravalent cerium salt, and more specifically
  • the tetravalent cerum salt may be selected from the group consisting of cerium(IV) sulfate (Ce(SO 4 ) 2 ), cerium ammonium sulfate dihydrate, and cerium ammonium nitrate, but is not limited thereto.
  • the accelerator may be included in the polishing composition to facilitate removal of the surface layer of the amorphous carbon film by oxidizing the surface layer of the amorphous carbon film with an oxide or ions.
  • residues of the organic film material present in the polishing stop layer can be easily removed, there is an advantage of enabling more uniform polishing.
  • the cerium ammonium nitrite may be present in the slurry composition in the form of an ionic compound or a chelate compound, and when used in the form, it is possible to provide a high polishing rate for the amorphous carbon film.
  • the stabilizer increases the stability of the polishing composition and prevents defects from occurring during the polishing process.
  • the stabilizer is an amino acid, and more specifically, the amino acid is arginine, histidine, and lysine. , Aspartic acid, Glutamic acid, Glutamine, Cysteine, Proline, Asparagine, threonine Alanine, Glycine ), valine, leucine, isoleucine, and mixtures thereof may be selected from the group consisting of, preferably alanine, but is not limited to the above examples. Any amino acid capable of increasing stability and suppressing the occurrence of defects in the polishing process may be used without limitation.
  • the polishing composition for a semiconductor process may have a polishing performance reduction rate (PPR) of 0% to 60% represented by Equation 1 below:
  • the amorphous carbon layer (ACL) having a thickness of 2,000 ⁇ was polished for 60 seconds at 2 psi, carrier speed 87 rpm, platen speed 93 rpm, and the inflow flow rate of the polishing composition was 200 ml/min.
  • A0 is a polishing rate measured by using the polishing composition in the polishing process under the polishing conditions
  • A1 is a polishing rate measured by the polishing process after leaving the polishing composition at a temperature of 60° C. for 40 hours and cooling it at 20 to 25° C. under the polishing conditions.
  • the polishing composition for a semiconductor process is often used in an actual polishing process after being manufactured and stored for a considerable amount of time before being put into an actual polishing process, so it must have excellent storage stability. That is, after the polishing composition is prepared, it is not immediately used in the polishing process, and several days may be consumed in the transport process and the storage process up to the time it is put into the actual polishing process.
  • the abrasive composition prepared as described above is stored for a considerable period of time, aggregation may occur in the abrasive composition or between the abrasive particles, or a problem of reduced polishing performance may occur due to a change in components.
  • the above problems will be said to be related to whether or not stability by long-term storage is secured.
  • the polishing composition was placed in a high temperature state of 60° C. and left to stand for 40 hours to confirm the degree of deterioration in polishing performance.
  • Leaving the polishing composition at 60° C. is to evaluate stability under severe conditions, and leaving the polishing composition at 60° C. for 1 hour is similar to storage at 15 to 25° C., which is room temperature, for about 1 day. Therefore, leaving it at 60° C. for 40 hours as described above means the polishing composition after storage for about 40 days.
  • the polishing composition of the present invention has a polishing performance reduction rate (PPR) of 0% to 60%, or 0% to 30%, or 0% to 10%, even after being left for 40 hours at 60° C., which is a severe condition, or 0% to 5%, and exhibiting a reduction rate of polishing performance within the above range means exhibiting excellent stability according to long-term storage.
  • PPR polishing performance reduction rate
  • the abrasive particles are abrasive particles that can be applied to the polishing composition for a semiconductor process, and for example, may be selected from the group consisting of metal oxides, organic particles, organic-inorganic composite particles, and mixtures thereof.
  • the metal oxide may be selected from the group consisting of colloidal silica, fumed silica, ceria, alumina, titania, zirconia, zeolite, and mixtures thereof, but the abrasive particles selectable by those skilled in the art are not limited to the above examples. can be used without limitation.
  • the organic particles include polystyrene, styrene-based copolymer, poly(meth)acrylate, (meth)acrylate-based copolymer, polyvinyl chloride, polyamide, polycarbonate, polyimide polymer;
  • a core/shell structure in which the polymer constitutes a core, a shell, or both, and these may be used alone or in combination, and the organic particles may be prepared by an emulsion polymerization method, a suspension polymerization method, or the like.
  • the abrasive particles of the present invention may be specifically selected from the group consisting of colloidal silica, fumed silica, ceria, and mixtures thereof.
  • the abrasive particles may have a diameter (D50) of 10 to 120 nm, preferably a diameter (D50) of 20 to 100 nm, and more preferably a diameter (D50) of 20 to 80 nm.
  • D50 diameter of 10 to 120 nm
  • D50 diameter of 20 to 100 nm
  • D50 diameter of 20 to 80 nm.
  • the polishing composition may further include a surfactant and a pH adjusting agent.
  • a surfactant is included in the polishing composition to reduce the surface tension of the polishing composition, and according to the decrease in the surface tension, re-adsorption of carbon residues to the substrate surface is prevented, and contamination of the polishing pad problems can be avoided.
  • the surfactant may include a nonionic fluorine-based polymer compound.
  • the surfactant includes a fluorine-based polymer compound, and when used in a polishing process for the amorphous carbon film, it is possible to prevent re-adsorption of carbon residues generated on the surface of the semiconductor substrate.
  • the surfactant contains fluorine, it is possible to suppress the growth of microorganisms such as bacteria and mold.
  • bacteria and mold may occur, and the polishing composition in which the bacteria and mold are generated cannot be used in the polishing process and should be discarded.
  • the surfactant includes a nonionic fluorine-based polymer compound, and when the polishing composition is stored for a long time, the generation of bacteria and mold can be prevented, and long-term storage stability can be improved.
  • the surfactant of the present invention may be selected from the group consisting of FS-30, FS-31, FS-34, ET-3015, ET-3150, ET-3050, and mixtures thereof, manufactured by Chemours tm . It is not particularly limited as long as it is a material that serves to prevent re-adsorption of carbon residues on the surface of the semiconductor substrate in the process.
  • the surfactant of the present invention is a nonionic surfactant, and a surfactant including a nonionic fluorine-based polymer compound may be used alone or mixed with other nonionic surfactants.
  • the nonionic surfactant is polyethylene glycol, polypropylene glycol, polyethylene-propylene copolymer, polyalkyl oxide, polyoxyethylene oxide; PEO ), polyethylene oxide, polypropylene oxide, fluorine-based surfactants are sodium sulfonate fluorosurfactant, phosphate ester fluorosurfactant, amine oxide fluorosurfactant oxide fluorosurfactant, betaine fluorosurfactant, ammonium carboxylate fluorosurfactant, stearate ester fluorosurfactant, quaternary ammonium fluorosurfactant, ethylene It may be selected from the group consisting of oxide/propylene oxide fluorosurfactants (ethylene oxide/propylene oxide fluorosurfactant) and polyoxyethylene fluorosurfactant.
  • the pH adjusting agent is hydrochloric acid, phosphoric acid, sulfuric acid, hydrofluoric acid, nitric acid, hydrobromic acid, iodic acid, formic acid, malonic acid, maleic acid, oxalic acid, acetic acid, adipic acid, citric acid, adipic acid, acetic acid, propionic acid, fumaric acid, lactic acid, salicylic acid , pimeline, benzoic acid, succinic acid, phthalic acid, butyric acid, glutaric acid, glutamic acid, glycolic acid, lactic acid, aspartic acid, may be at least one selected from the group consisting of tartaric acid and potassium hydroxide.
  • the pH adjusting agent may represent a pH of the polishing composition for a semiconductor process of 2 to 5, preferably 2 to 4.
  • the acidic environment is maintained within this range, the polishing rate and quality can be maintained above a certain level while preventing excessive corrosion of metal components or polishing equipment.
  • the polishing composition for a semiconductor process includes 0.1 wt% to 0.5 wt% of abrasive particles, 1 wt% to 2 wt% of an accelerator, 1 wt% to 2 wt% of a stabilizer, and 0.001 wt% to a surfactant 0.01% by weight and the remainder of the solvent.
  • the accelerator is stabilized by the stabilizer, the polishing rate by the accelerator in the polishing composition can be increased, and the occurrence of defects in the polishing process is prevented by the stabilizer and the surfactant can do.
  • the solvent is ultrapure water, it is not limited to the above example, and any solvent that can be used as a solvent of the polishing composition can be used without limitation.
  • the surfactant When the surfactant is included below the range value, the occurrence of surface defects of the semiconductor substrate increases during the polishing process. .
  • the polishing composition is supplied to a polishing process of an amorphous carbon layer (ACL), and the polishing rate of the amorphous carbon layer may be 190 ⁇ /min or more. As described above, when the polishing rate of the amorphous carbon film is 190 ⁇ /min or more, it will be said that the polishing efficiency of the amorphous carbon film is excellent.
  • the weight ratio of the accelerator and the stabilizer included in the above-described polishing composition is within the scope of the present invention, when the content of the accelerator to the abrasive particles is less than the content of the accelerator, the content of the accelerator is small and the polishing rate is low may occur. Accordingly, in order to exhibit a high polishing rate for an amorphous carbon film like the polishing composition of the present invention, to prevent the occurrence of defects in the polishing process, to prevent contamination of the polishing pad, and to increase the stability of the polishing composition, accelerators and stabilizers In addition to satisfying the weight ratio range of
  • the manufacturing method for the polishing composition of the present invention comprises the steps of: a) preparing a polishing solution by mixing a stabilizer and an accelerator in a solvent; b) adjusting the pH of the polishing solution to 2 to 5 by adding a pH adjuster to the polishing solution; and d) mixing a surfactant and abrasive particles in the abrasive solution having a pH of 2 to 5.
  • the first solvent may be prepared by mixing the stabilizer with the solvent, and then the accelerator may be mixed to prepare a polishing solution.
  • the accelerator When the accelerator is prepared by mixing other stabilizers, pH adjusters, surfactants and abrasive particles in ultrapure water as a solvent, the accelerator is not stabilized in the abrasive composition, so that it is difficult to store for a long time or in the abrasive composition. In this case, the effect of increasing the polishing rate by the accelerator may not appear.
  • a first solution is prepared by mixing a stabilizer in a solvent, an accelerator is dissolved in the first solution to prepare a polishing solution, and a polishing composition is prepared by the following steps.
  • a method of manufacturing a semiconductor device includes: 1) providing a polishing pad including a polishing layer; 2) supplying a polishing composition for a semiconductor process to the polishing pad; and 3) grinding the polishing object while relatively rotating so that the polishing surface of the polishing object is in contact with the polishing surface of the polishing layer, wherein the polishing surface is an amorphous carbon film, and the polishing composition includes metal oxide particles, It includes an accelerator and a stabilizer, and the accelerator and the stabilizer may be included in a weight ratio of 0.5:1 to 2:1.
  • FIG. 1 is a schematic flowchart of a semiconductor device manufacturing process according to an exemplary embodiment.
  • a semiconductor substrate 130 to be polished is disposed on the polishing pad 110 .
  • the polishing slurry 150 is sprayed on the polishing pad 110 through the nozzle 140 .
  • the flow rate of the polishing slurry 150 supplied through the nozzle 140 may be selected according to the purpose within the range of about 10 cm 3 /min to about 1,000 cm 3 /min, for example, from about 50 cm 3 /min to It may be about 500 cm3 / min, but is not limited thereto.
  • the to-be-polished surface of the semiconductor substrate 130 is in direct contact with the polishing surface of the polishing pad 110 .
  • the semiconductor substrate 130 and the polishing pad 110 may be rotated relative to each other, so that the surface of the semiconductor substrate 130 may be polished.
  • the rotation direction of the semiconductor substrate 130 and the rotation direction of the polishing pad 110 may be in the same direction or in opposite directions.
  • the rotation speed of the semiconductor substrate 130 and the polishing pad 110 may be selected depending on the purpose in the range of about 10 rpm to about 500 rpm, respectively, for example, it may be about 30 rpm to about 200 rpm, However, the present invention is not limited thereto.
  • polishing the substrate is an organic layer, and may be applied to a polishing process for a carbon-based organic layer.
  • the carbon-based organic film may be exemplified by a C-SOH (spin on hardmask) film, an amorphous carbon layer, or an NCP film, and preferably has an excellent selective polishing effect and can exhibit a high polishing rate. It is an amorphous carbon film.
  • polishing composition for a semiconductor process Since the detailed description of the polishing composition for a semiconductor process overlaps with the description above, the description thereof will be omitted.
  • the semiconductor substrate 130 is polished and the conditioner 170 is used simultaneously with the polishing.
  • the method may further include processing the polishing surface of the pad 110 .
  • a mixed solution was prepared by mixing alanine as a stabilizer in ultrapure water, and a polishing solution was prepared by mixing cerium ammonium nitrite.
  • a polishing composition was prepared by mixing nitric acid with the polishing solution to adjust the pH to 2.1, and mixing FS-30 manufactured by Chemours tm as a surfactant and colloidal silica having a diameter of 75 nm.
  • abrasive grain Accelerator (ACC) Stabilizer (STA) Surfactants ACC:STA Example 1 0.25 1.3 1.19 0.005 1.09:1
  • Example 2 0.25 2 1.92 0.005 1.04:1
  • Example 3 0.25 1.3 2.22 0.005 0.59:1
  • Example 4 0.25 2.23 1.19 0.005 1.87:1
  • Example 5 0.25 0.6 0.46 0.005 1.3:1 Comparative Example 1 0.25 1.3 0.16 0.005 8.13:1 Comparative Example 2 0.25 0.6 1.92 0.005 0.31:1 Comparative Example 3 0.25 1.55 0.46 0.005 3.37:1
  • the polishing rate was measured by performing the polishing process, and the occurrence of surface defects was confirmed.
  • the polishing process conditions are, specifically, an amorphous carbon layer (ACL) having a thickness of 2,000 ⁇ for 60 seconds at 2 psi, a carrier speed of 87 rpm, a platen speed of 93 rpm, and an inflow flow rate of the polishing composition is 200 ml/min.
  • ACL amorphous carbon layer
  • the polishing rate of the amorphous carbon film under the above polishing conditions was measured (A0), and the occurrence of defects was confirmed using KLA Tencor AIT-XP+.
  • polishing compositions of Examples and Comparative Examples were placed in an oven heated to 60° C., maintained for 40 hours, cooled at 20 to 25° C., and then the polishing process was performed under the same conditions as above to measure the polishing rate for the amorphous carbon film ( A1) was done.
  • polishing performance reduction rate (PPR) expressed by the following Equation 1 was calculated using the measured polishing rate:
  • the amorphous carbon layer (ACL) having a thickness of 2,000 ⁇ was polished for 60 seconds at 2 psi, carrier speed 87 rpm, platen speed 93 rpm, and the inflow flow rate of the polishing composition was 200 ml/min.
  • A0 is a polishing rate measured by using the polishing composition in the polishing process under the polishing conditions
  • A1 is a polishing rate measured by the polishing process after leaving the polishing composition at a temperature of 60° C. for 40 hours and cooling it at 20 to 25° C. under the polishing conditions.
  • Example 1 203 199 2 11089
  • Example 2 266 261 2 12274
  • Example 3 194 194 0 15122
  • Example 4 258 258 0 8056
  • Example 5 124 25 80 40630 Comparative Example 1 172 41 76 15137 Comparative Example 2 182 182 0 35614 Comparative Example 3 172 55 68 16620
  • Table 2 shows the results of confirming the polishing rate, the polishing performance reduction rate (PRR) and the occurrence of defects in Examples 1 to 5 and Comparative Examples 1 to 3 .
  • the polishing compositions of Examples 1 to 4 had excellent polishing rates for the amorphous carbon film, with a polishing rate of at least 194 ⁇ /min to 266 ⁇ /min, and a polishing rate for an amorphous carbon film of 190 ⁇ /min or more. , after heating and cooling at a high temperature of 60 °C, even when the polishing process was performed, the polishing rate was all confirmed to be 190 ⁇ /min or more, and there was no decrease in polishing performance or a very small value, indicating excellent stability of the polishing composition became
  • Example 5 Although the accelerator and the stabilizer were included within the weight ratio range of the present invention, the content range of the accelerator and the stabilizer in the polishing composition was not included within the scope of the present invention, so the polishing rate This was low, and the reduction rate was large even when the polishing rate was measured after heating to a high temperature, and it was confirmed that the stability was deteriorated.
  • Comparative Example 1 had a polishing rate of 172 ⁇ /min before heating, and 41 ⁇ /min after heating, confirming that the value of Equation 1 was 76%.
  • the polishing rate before heating was 182 ⁇ /min, and there was no change to 182 ⁇ /min after heating, but the polishing rate for the amorphous carbon film was confirmed to be 190 ⁇ /min or less, and 35,614 defects were generated. confirmed to be
  • Comparative Example 3 it was confirmed that the polishing rate before heating was 172 ⁇ /min and after heating 55 ⁇ /min. In the case of the comparative examples, when there was a large difference between the polishing rate before heating and after heating, or there was no difference in the polishing rate, a defect was a problem.
  • the present invention relates to a polishing composition for a semiconductor process, a method of manufacturing the polishing composition, and a method of manufacturing a semiconductor device to which the polishing composition is applied.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법에 관한 것으로, 비정질탄소막(Amorphous carbon layer)의 연마 공정에 적용되어, 높은 연마율을 나타내고, 연마 공정 상에서의 탄소 잔여물(Carbon residue)의 반도체 기판에 대한 재흡착의 방지을 방지하여 결함 발생을 방지하고, 보관 안정성이 우수하다. 또한, 반도체 공정용 연마 조성물을 적용한 반도체 소자의 제조 방법을 제공할 수 있다.

Description

반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법
본 발명은 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자는 더욱 미세화, 고밀도화됨에 따라 더욱 미세한 패턴 형성 기술이 사용되고 있으며, 그에 따라 반도체 소자의 표면 구조가 더욱 복잡해지고 층간 막들의 단차도 더욱 커지고 있다. 반도체 소자를 제조하는 데 있어서 기판 상에 형성된 특정한 막에서의 단차를 제거하기 위한 평탄화 기술로서 화학적 기계적 연마(Chemical Mechanical Polishing: 이하 "CMP"라 칭함) 공정이 이용된다.
CMP 공정은 연마패드에 슬러리가 제공되면서 기판이 가압, 회전하며 표면이 연마된다. 공정의 단계에 따라 평탄화하고자 하는 대상이 달라지고, 이 때에 적용되는 슬러리의 물성에도 차이가 있다.
구체적으로 CMP 공정은 실리콘산화막(SiO2), 실리콘질화막(SiN) 등 유전체의 평탄화에 적용되어 왔을 뿐만 아니라 텅스텐(W), 구리(Cu) 등의 금속 배선에 대한 평탄화 공정에도 필수적으로 사용된다.
반도체 장치가 고집적화됨에 따라, 보다 미세한 패턴의 형성과 다층 구조의 회로 등이 요구되고 있다.
이를 위하여 식각 선택비 특성이 서로 다른 다양한 물질의 막들을 필요로 한다. 이러한 다양한 물질의 막들 중에 탄소 계열의 유기막은 다른 실리콘 함유막에 대하여 식각 선택비 특성이 좋아 마스크막이나 희생막으로 사용될 수 있다.
반도체 제조 공정에서 유기막에 대하여 화학적 기계적 연마(Chemical mechanical polishing) 공정을 진행하여 제거하는 것이 요구되고 있다. 그러나 반도체 제조 공정에서 적용되는 유기막에 대해, CMP 공정을 적용하여 효율적으로 연마할 수 있는 연마 조성물이 개발되지 못하고 있다.
상기의 문제를 해결할 수 있는 반도체 공정용 연마 조성물의 개발이 필요하다.
본 발명의 목적은 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 비정질탄소막(ACL, Amorphous carbon layer)의 연마 공정에 적용되어, 높은 연마율을 나타낼 수 있고, 연마 공정 상에서의 탄소 잔여물(Carbon residue)의 반도체 기판 상의 흡착을 방지하여 결함 발생을 방지하는 반도체 공정용 연마 조성물을 제공하는 것이다.
본 발명의 다른 목적은 연마 조성물 내 가속화제의 안정화를 통해, 고온에서의 연마 성능 유지 및 보관 안정성이 높은 반도체 공정용 연마 조성물의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 반도체 공정용 연마 조성물을 적용한 반도체 소자의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 반도체 공정용 연마 조성물은 연마 입자; 가속화제; 및 안정화제를 포함할 수 있다.
본 발명의 다른 일 실시예에 따른 반도체 공정용 연마 조성물의 제조 방법은 a) 용매에 안정화제 및 가속화제를 넣고 혼합하여 연마 용액을 제조하는 단계; b) 상기 연마 용액에 pH 조절제를 넣어 연마 용액의 pH를 2 내지 5로 조정하는 단계; 및 c) 상기 pH가 2 내지 5인 연마 용액에 계면활성제 및 연마 입자를 혼합하는 단계를 포함할 수 있다.
본 발명의 다른 일 실시예에 따른 반도체 소자의 제조 방법은 1) 연마층을 포함하는 연마패드를 제공하는 단계; 2) 상기 연마패드로 반도체 공정용 연마 조성물을 공급하는 단계; 및 3) 상기 연마층의 연마면에 연마 대상의 피연마면이 맞닿도록 상대 회전시키면서 상기 연마 대상을 연마시키는 단계;를 포함하며, 상기 연마면은 비정질탄소막이며, 상기 연마 조성물은 연마 입자; 가속화제; 및 안정화제를 포함할 수 있다.
본 발명은 비정질탄소막(ACL, Amorphous carbon layer) 막의 연마 공정에 적용되어, 높은 연마율을 나타낼 수 있고, 연마 공정 상에서의 탄소 잔여물(Carbon residue)의 반도체 기판의 흡착을 방지하여 결함 발생을 방지하고, 고온에서의 연마 성능 유지 및 보관 안정성이 우수하다.
또한, 반도체 공정용 연마 조성물을 적용한 반도체 소자의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자 제조 공정의 개략적인 공정도이다.
본 발명은 연마 입자; 가속화제(Accelerator); 및 안정화제(stabilizer)를 포함하는 반도체 공정용 연마 조성물에 관한 것이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 명세서에서, 어떤 구성이 다른 구성을 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한, 그 외 다른 구성을 제외하는 것이 아니라 다른 구성들을 더 포함할 수도 있음을 의미한다.
본 명세서에서, 어떤 구성이 다른 구성과 "연결"되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우만이 아니라, '그 중간에 다른 구성을 사이에 두고 연결'되어 있는 경우도 포함한다.
본 명세서에서, A 상에 B가 위치한다는 의미는 A 상에 직접 맞닿게 B가 위치하거나 그 사이에 다른 층이 위치하면서 A 상에 B가 위치하는 것을 의미하며 A의 표면에 맞닿게 B가 위치하는 것으로 한정되어 해석되지 않는다.
본 명세서에서, 마쿠시 형식의 표현에 포함된 "이들의 조합"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본 명세서에서, "A 및/또는 B"의 기재는, "A, B, 또는, A 및 B" 를 의미한다.
본 명세서에서, “제1”, “제2” 또는 “A”, “B”와 같은 용어는 특별한 설명이 없는 한 동일한 용어를 서로 구별하기 위하여 사용된다.
본 명세서에서 단수 표현은 특별한 설명이 없으면 문맥상 해석되는 단수 또는 복수를 포함하는 의미로 해석된다.
이하, 본 발명을 보다 상세하게 설명한다.
반도체 소자는 더욱 미세화되고, 고밀도화됨에 따라, 표면 구조가 더욱 복잡해지고 있다. 상기 표면 구조의 복잡화는 반도체의 선폭이 좁아짐을 의미하는 것으로, Aspect ratio(가로 대 세로 비율)도 점점 증가되고 있고, 증가되는 Aspect ratio를 맞추기 위해, 포토레지스트(Photoresist)가 점점 얇아지고 있다.
다만, 얇고 길어진 포토레지스트는 에칭(Etching) 공정에서 견디지 못하고 무너지는 현상이 나타나며, 이를 방지하기 위해, 하드 마스크(Hardmask) 공정이 도입되었다.
상기 하드 마스크 재료로, 비정질탄소(Amorphous carbon) 및 SiON이 사용되었다.
상기 비정질탄소는 하드마스크로 사용 시 우수한 에칭 내성을 갖고 있음에도 불구하고, 종래 연마 조성물을 이용하여 화학 기계적 연마 공정을 적용하면, 낮은 연마율 및 탄소 잔여물(Carbon residue)의 발생으로, 탄소 잔여물이 막질 표면에 흡착하여, 반도체 기판의 결함을 발생시키는 문제를 발생한다.
이에 본 발명의 반도체 공정용 연마 조성물은 비정질탄소막에 대한 높은 연마율을 나타낼 뿐 아니라, 탄소 잔여물에 대한 재흡착을 방지하여, 반도체 기판의 결함 발생을 방지할 수 있다.
구체적으로, 비정질탄소막(ACL, Amorphous carbon layer)의 연마 공정에 공급되는 연마 조성물로, 연마 입자, 가속화제(Accelerator) 및 안정화제(stabilizer)를 포함할 수 있다.
상기 가속화제 및 안정화제는 0.5:1 내지 3:1의 중량 비율로 포함될 수 있다.
앞서 설명한 바와 같이, 종래 비정질탄소막에 대해 연마 공정을 위해 사용되었던 연마 조성물은 연마율이 낮아, 연마 공정의 효율이 떨어지는 문제가 있다.
이러한 문제를 개선하기 위해 종래 연마 조성물 내 가속화제를 포함하여, 비정질탄소막에 대한 연마율을 향상시켰으나, 가속화제의 포함에 따라, 비정질탄소막의 연마 공정의 연마율과 별개로, 반도체 기판에 탄소 잔류물의 흡착이 발생하는 등의 결함 수가 증가하였을 뿐 아니라, 연마 패드의 오염이 발생하였다.
또한, 60℃ 이상에서 연마 공정을 진행하게 되면, 연마율이 저하되는 문제가 발생하였고, 장기간 보관 후 연마 공정에 적용 시에도 연마율이 저하되는 문제되어 연마 조성물의 안정성이 떨어지는 문제가 있다.
이에, 본 발명에서는 비정질탄소막에 대한 연마율을 높일 수 있고, 연마 패드의 오염을 방지하며, 고온에서의 연마 성능 저하 방지 및 장시간 보관 안정성이 우수한 연마 조성물을 제공할 수 있다.
구체적으로, 상기 본 발명의 연마 조성물은 연마 입자, 가속화제 및 안정화제를 포함하며, 상기 가속화제 및 안정화제를 모두 포함함에 따라, 가속화제에 의한 비정질탄소막의 연마율 상승 및 안정화제에 의해 연마 조성물의 안정성을 높일 수 있다.
구체적으로, 상기 가속화제 및 안정화제는 중량 비율이 0.5:1 내지 3:1, 0.5:1 내지 2:1, 0.55:1 내지 1.9:1로 포함될 수 있다. 상기 범위 내로 혼합하여 사용 시, 비정질탄소막에 대한 연마율이 높을 뿐 아니라, 연마 공정 상에서 탄소 잔여물이 반도체 기판에 흡착되는 것을 방지할 수 있다. 또한, 60℃ 이상에서 진행되는 연마 공정에서도 연마율의 저하 문제를 방지할 수 있고, 장기간 보관 시에도 연마율 저하를 방지할 수 있다.
상기 가속화제는 음이온계 저분자, 음이온계 고분자, 하이드록실산, 아미노산 및 세륨염으로 이루어진 군으로부터 선택될 수 있으며, 구체적으로 상기 세륨염은 3가 세륨염 또는 4가 세륨염일 수 있고, 보다 구체적으로 상기 4가 세룸염은 황산세륨(Ⅳ)(Ce(SO4)2), 암모늄세륨설페이트디하이드레이트 및 세륨암모늄나이트라이트(Cerium Ammonium Nitrate)로 이루어진 군으로부터 선택될 수 있으나 상기 예시에 국한되지 않는다.
상기 가속화제는 연마 조성물에 포함되어 비정질탄소막의 표면층을 산화물 또는 이온으로 산화시켜 비정질탄소막의 표면층의 제거를 용이하게 하게 할 수 있다. 또한, 연마 정지막층에 존재하는 유기막 물질의 잔류물(Residue)이 쉽게 제거될 수 있게 함으로써 보다 균일한 연마를 가능하게 하는 장점이 있다.
상기 세륨암모늄나이트라이트는 이온 화합물 또는 킬레이트 화합물 형태로 슬러리 조성물 내 존재할 수 있으며, 상기 형태로 사용하는 경우 비정질탄소막에 대하여 높은 연마 속도를 제공할 수 있다.
상기 안정화제는 연마 조성물의 안정성을 높이며, 연마 공정 상에서의 결함 발생을 방지하기 위한 것으로, 상기 안정화제는 아미노산이며, 보다 구체적으로 상기 아미노산은 아르기닌(Arginine), 히스티딘(Histidine), 리신(Lysine), 아스파트산(Aspartic acid), 글루타믹 산(Glutamic acid), 글루타민(Glutamine), 시스테인(Cysteine), 프로린(Proline), 아스파라긴(Asparagine), 트레오닌(threonine) 알라닌(Alanine), 글리신(Glycine), 발린(Valine), 류신(Leucine), 이소류신(Isoleucine) 및 이들의 혼합으로 이루어진 군으로부터 선택될 수 있으며, 바람직하게는 알라닌이지만 상기 예시에 국한되지 않고 가속화제화 함께 혼합하여 사용하여 연마 조성물의 안정성을 높일 수 있고, 연마 공정 상에서 결함 발생을 억제할 수 있는 아미노산은 제한 없이 모두 사용 가능하다.
보다 구체적으로, 상기 반도체 공정용 연마 조성물은 하기의 식 1로 표시되는 연마 성능 감소율(PPR)이 0% 내지 60%일 수 있다:
[식 1]
Figure PCTKR2021014480-appb-img-000001
여기서,
두께가 2,000Å인 비정질탄소막(ACL, Amorphous carbon layer)을 60초 동안 2 psi, 캐리어 속도 87rpm, 플레이튼 속도 93rpm 및 연마 조성물의 유입 유속이 200ml/min인 연마 조건에서 연마 공정을 진행하였으며,
상기 A0는 상기 연마 조건에서 연마 조성물을 연마 공정에 이용하여 측정된 연마율이고,
상기 A1은 상기 연마 조건에서 상기 연마 조성물을 60℃의 온도에서 40시간 동안 방치하고, 20 내지 25℃에서 식인 후, 연마 공정에 이용하여 측정된 연마율이다.
상기 반도체 공정용 연마 조성물은 제조 후, 실제 연마 공정에 투입되기까지 상당 시간 동안 보관 후, 실제 연마 공정에 이용되는 경우가 많아 보관 안정성이 우수해야 한다. 즉, 연마 조성물을 제조한 후, 이를 바로 연마 공정에 이용하는 것이 아니며, 이송 과정, 실제 연마 공정에 투입되는 시기까지의 보관 과정 등에서 수일이 소모될 수 있다. 이와 같이 제조된 연마 조성물이 상당한 기간 동안 보관 시에, 연마 조성물 내, 연마 입자 간에 뭉침 현상이 발생하거나, 성분의 변화 등으로 인해 연마 성능이 감소하는 문제가 발생할 수 있다. 상기와 같은 문제는 장기간 보관에 의한 안정성이 확보되는 지 여부와 관련성이 있다고 할 것이다.
상기 안정성을 평가하기 위해서는, 장시간 보관 후, 연마 성능의 변화 정도를 확인해야 한다.
상기 안정성을 확인하기 위해, 본 발명의 경우, 연마 조성물을 60℃의 고온 상태에 놓고, 40시간 방치시켜, 연마 성능의 저하 정도를 확인하였다.
상기 60℃에서 연마 조성물을 방치하는 것은, 가혹 조건 하에서 안정성을 평가하는 것으로, 60℃에서 1시간 동안 방치하는 것은 상온 조건인 15 내지 25℃에서 1일 정도 보관하는 것과 유사하다. 이에 상기와 같이 60℃에서 40시간 방치하는 것은 40일 정도 보관 후의 연마 조성물을 의미한다.
본 발명의 연마 조성물은 가혹 조건인 60℃에서 40시간 동안 방치된 후에도, 연마 성능 감소율(PPR)이 0% 내지 60%이며, 또는 0% 내지 30%이며, 또는 0% 내지 10%이며, 또는 0% 내지 5%이며, 상기 범위 내의 연마 성능 감소율을 나타내는 것은, 장시간 보관에 따른 우수한 안정성을 나타냄을 의미한다.
상기 연마 입자는 반도체 공정용 연마 조성물에 적용될 수 있는 연마 입자로, 예를 들어, 금속 산화물, 유기 입자, 유기-무기 복합 입자 및 이들의 혼합으로 이루어진 군으로부터 선택될 수 있다.
구체적으로 상기 금속 산화물은 콜로이달 실리카, 흄드 실리카, 세리아, 알루미나, 티타니아, 지르코니아, 제올라이트 및 이들의 혼합으로 이루어진 군으로부터 선택될 수 있으나, 상기 예시에 국한되지 않고 통상의 기술자에 의해 선택 가능한 연마 입자는 제한 없이 모두 사용 가능하다.
상기 유기 입자는 폴리스티렌, 스티렌계 공중합체, 폴리(메타)아크릴레이트, (메타)아크릴레이트계 공중 합체, 폴리염화비닐, 폴리아미드, 폴리카보네이트, 폴리이미드 고분자; 또는 상기 고분자가 코어, 쉘, 또는 둘 다를 구성하는 코어/쉘 구조의 입자가 있으며, 이들은 단독 또는 혼합 사용될 수 있으며, 상기 유기 입자는 유화 중합법, 현탁 중합법 등에 의해 제조될 수 있다.
상기 본 발명의 연마 입자는 구체적으로 콜로이달 실리카, 흄드 실리카, 세리아 및 이들의 혼합으로 이루어진 군으로부터 선택될 수 있다.
상기 연마 입자는 직경(D50)이 10 내지 120 nm이며, 바람직하게는 직경(D50)이 20 내지 100 nm이며, 보다 바람직하게는 직경(D50)이 20 내지 80 nm일 수 있다. 상기 금속산화물 입자가 120 nm를 초과하는 경우에는 연마대상 기판 등에 스크레치 등 결함을 발생시킬 가능성이 커지고, 상기 직경이 20 nm 미만인 경우에는 입자의 분산성이 나빠질 수 있다.
상기 연마 조성물은 계면활성제 및 pH 조절제를 추가로 포함할 수 있다.
상기 비정질탄소막에 대한 연마율을 높이기 위해, 연마 조성물에 가속화제를 포함하는 경우, 연마율은 상승하게 되지만, 연마 공정 상에서 발생되는 탄소 잔여물(Carbon residue)이 반도체 기판에 흡착하는 문제 및 연마 패드의 오염이 발생하는 문제가 있다.
상기 문제를 해결하기 위해서는, 연마 조성물에 계면활성제를 포함시켜, 연마 조성물의 표면 장력을 감소시키고, 상기 표면 장력의 감소에 따라, 탄소잔여물의 기판 표면에 대한 재흡착을 방지하고, 연마패드의 오염 문제를 방지할 수 있다.
구체적으로, 상기 계면활성제는 비이온성 불소계 고분자 화합물을 포함할 수 있다. 상기 계면활성제는 불소계 고분자 화합물을 포함하며, 비정질탄소막에 대한 연마 공정에 이용 시, 발생되는 탄소 잔여물이 반도체 기판의 표면에 재흡착되는 것을 방지할 수 있다.
또한, 상기 계면활성제는, 불소를 포함하고 있어, 세균 및 곰팡이와 같은 미생물의 번식을 억제할 수 있다. 연마 조성물은 장시간 보관 시, 세균 및 곰팡이가 발생할 수 있고, 상기 세균 및 곰팡이가 발생한 연마 조성물은 연마 공정에 이용이 불가하여 폐기해야 한다.
본 발명의 연마 조성물은 상기 계면활성제가 비이온성 불소계 고분자 화합물을 포함하는 것으로, 연마 조성물을 장시간 보관 시, 세균 및 곰팡이 발생을 방지하여, 장시간 보관 안정성을 높일 수 있다.
상기 본 발명의 계면활성제는 구체적으로, Chemourstm 사의 FS-30, FS-31, FS-34, ET-3015, ET-3150, ET-3050 및 이들의 혼합으로 이루어진 군으로부터 선택될 수 있으나, 연마 공정에서 탄소 잔여물이 반도체 기판의 표면에 재흡착되는 것을 방지하는 역할을 하는 물질이면 특별히 제한되지 않는다.
상기 본 발명의 계면활성제는 비이온성 계면활성제로, 비이온성 불소계 고분자 화합물을 포함하는 계면활성제를 단독으로 사용할 수도 있으며, 다른 비이온성 계면활성제와 혼합하여 사용도 가능하다.
상기 비이온성 계면활성제는 폴리에틸렌글리콜(polyethylen glycol), 폴리프로필렌글리콜(polypropylene glycol), 폴리에틸렌-프로필렌 공중 합체(polyethylene-propylene copolymer), 폴리알킬 옥사이드(polyalkyl oxide), 폴리옥시에틸렌 옥사이드 (polyoxyethylene oxide; PEO), 폴리에틸렌 옥사이드(polyethylene oxide), 폴리프로필렌 옥사이드(polypropylene oxide), 불소계 계면활성제는 술폰산 나트륨 불소계 계면활성제(sodium sulfonate fluorosurfactant), 인산 에스테르 불소계 계면활성제(phosphate ester fluorosurfactant), 산화 아민 불소계 계면활성제(amine oxide fluorosurfactant), 베타인 불소계 계면활성제(betaine fluorosurfactant), 카르복시산 암모늄 불소계 계면활성제(ammonium carboxylate fluorosurfactant), 스테아르산 에스테르 불소계 계면활성제(stearate ester fluorosurfactant), 4급 암모늄 불소계 계면활성제(quaternary ammonium fluorosurfactant), 에틸렌옥사이드/프로필렌옥사이드 불소계 계면활성제(ethylene oxide/propylene oxide fluorosurfactant) 및 폴리옥시에틸렌 불소계 계면활성제(polyoxyethylene fluorosurfactant)로 이루어진 군에서 선택될 수 있다.
상기 pH 조절제는 염산, 인산, 황산, 불산, 질산, 브롬산, 요오드산, 포름산, 말론산, 말레인산, 옥살산, 초산, 아디프산, 구연산, 아디프산, 아세트산, 프로피온산, 푸마르산, 유산, 살리실산, 피멜린, 벤조산, 숙신산, 프탈산, 부티르산, 글루타르산, 글루타민산, 글리콜산, 락트산, 아스파라긴산, 타르타르산 및 수산화칼륨으로 이루어진 군으로부터 선택되는 적어도 어느 하나일 수 있다.
상기 pH 조절제는 반도체공정용 연마 조성물의 pH를 2 내지 5이거나, 바람직하게는 2 내지 4로 나타낼 수 있다. 이러한 범위로 산성 환경을 유지하는 경우, 금속성분이나 연마장치의 지나친 부식은 방지하면서 연마속도와 품질을 일정 수준 이상으로 유지할 수 있다.
상기 반도체 공정용 연마 조성물은 상기 반도체 공정용 연마 조성물은 연마입자 0.1 중량% 내지 0.5 중량%, 가속화제 1 중량% 내지 2 중량%, 안정화제 1 중량% 내지 2 중량%, 계면활성제 0.001 중량% 내지 0.01 중량% 및 나머지 용매로 포함될 수 있다. 상기 범위 내에서 연마 조성물에 포함되는 경우, 안정화제에 의해 가속화제가 안정화되어, 연마 조성물 내에서 가속화제에 의한 연마율이 높아질 수 있고, 안정화제 및 계면활성제에 의해 연마 공정 상에서의 결함 발생을 방지할 수 있다.
상기 용매는 초순수이지만, 상기 예시에 국한되지 않고, 연마 조성물의 용매로 사용될 수 있는 것은 제한없이 모두 사용 가능하다.
상기 계면활성제는 범위 값 미만으로 포함하는 경우, 연마 공정 상에서 반도체 기판의 표면 결함의 발생이 증가하게 되며, 상기 범위 값을 초과하여 포함하는 경우에는 연마 조성물의 제조 시 거품이 다량 발생하는 문제가 있다.
상기 연마 조성물은 비정질탄소막(ACL, Amorphous carbon layer)의 연마 공정에 공급되며, 상기 비정질탄소막의 연마율이 190 Å/min이상일 수 있다. 상기와 같이 비정질탄소막의 연마율이 190 Å/min이상인 경우, 비정질탄소막에 대한 연마 효율이 우수하다고 할 것이다.
앞서 설명한 연마 조성물에 포함되는 가속화제 및 안정화제의 중량 비율이 본 발명의 범위 내로 포함된다 하더라도, 연마 입자 대비 가속화제의 함량 미만으로 포함되는 경우에는 가속화제의 함량이 작아, 연마율이 낮은 문제가 발생할 수 있다. 따라서, 본 발명의 연마 조성물과 같이 비정질탄소막에 대한 높은 연마율을 나타내며, 연마 공정 상에서의 결함 발생을 방지하고, 연마 패드의 오염을 방지하며, 연마 조성물의 안정성을 높이기 위해서는, 가속화제 및 안정화제의 중량 비율 범위를 충족시킬 뿐 아니라, 앞서 본 발명의 연마 조성물에 대한 함량 범위를 모두 충족시켜야 한다.
본 발명의 연마 조성물에 대한 제조 방법은, a) 용매에 안정화제 및 가속화제를 넣고 혼합하여 연마 용액을 제조하는 단계; b) 상기 연마 용액에 pH 조절제를 넣어 연마 용액의 pH를 2 내지 5로 조정하는 단계; 및 d) 상기 pH가 2 내지 5인 연마 용액에 계면활성제 및 연마 입자를 혼합하는 단계를 포함할 수 있다.
상기 a) 단계는 가속화제의 안정화를 위해, 용매에 안정화제를 혼합하여 제1 용매로 제조하고, 이후 가속화제를 혼합하여 연마 용액으로 제조할 수 있다.
상기 가속화제는 용매인 초순수에 다른 안정화제, pH 조절제, 계면활성제 및 연마 입자와 혼합하여 제조하게 되면, 연마 조성물 내에서 가속화제가 안정화되지 않아 연마 조성물로 제조 시 장시간 보관이 어렵거나, 연마 조성물 내에서 가속화제에 의한 연마율 상승 효과가 나타나지 않을 수 있다.
이러한 문제를 방지하기 위해, 용매에 안정화제를 혼합하여 제1 용액을 제조한 후, 상기 제1 용액에 가속화제를 용해시켜 연마 용액으로 제조한 후, 이후 단계에 의해 연마 조성물을 제조하게 된다.
본 발명의 다른 일 실시예에 따른 반도체 소자의 제조 방법은, 1) 연마층을 포함하는 연마패드를 제공하는 단계; 2) 상기 연마패드로 반도체 공정용 연마 조성물을 공급하는 단계; 및 3) 상기 연마층의 연마면에 연마 대상의 피연마면이 맞닿도록 상대 회전시키면서 상기 연마 대상을 연마시키는 단계;를 포함하며, 상기 연마면은 비정질탄소막이며, 상기 연마 조성물은 금속 산화물 입자, 가속화제(Accelerator) 및 안정화제(stabilizer)를 포함하며, 상기 가속화제 및 안정화제는 0.5:1 내지 2:1의 중량 비율로 포함할 수 있다.
도 1는 일 실시예에 따른 반도체 소자 제조 공정의 개략적인 공정도를 도시한 것이다. 도 1을 참조할 때, 상기 일 실시예에 따른 연마패드(110)를 정반(120) 상에 장착한 후, 연마 대상인 반도체 기판(130)을 상기 연마패드(110) 상에 배치한다. 연마를 위해 상기 연마패드(110) 상에 노즐(140)을 통해, 연마 슬러리(150)이 분사된다.
상기 상기 노즐(140)을 통하여 공급되는 연마 슬러리(150)의 유량은 약 10 ㎤/분 내지 약 1,000 ㎤/분 범위 내에서 목적에 따라 선택될 수 있으며, 예를 들어, 약 50 ㎤/분 내지 약 500 ㎤/분일 수 있으나, 이에 제한되는 것은 아니다.
상기 반도체 기판(130)의 피연마면은 상기 연마패드(110)의 연마면에 직접 접촉된다.
이후, 상기 반도체 기판(130)과 상기 연마패드(110)는 서로 상대 회전하여, 상기 반도체 기판(130)의 표면이 연마될 수 있다. 이때, 상기 반도체 기판(130)의 회전 방향 및 상기 연마패드(110)의 회전 방향은 동일한 방향일 수도 있고, 반대 방향일 수도 있다. 상기 반도체 기판(130)과 상기 연마패드(110)의 회전 속도는 각각 약 10 rpm 내지 약 500 rpm 범위에서 목적에 따라 선택될 수 있으며, 예를 들어, 약 30 rpm 내지 약 200 rpm 일 수 있으나, 이에 제한되는 것은 아니다.
상기 기판 연마 공정에 대한 일 예시로, 기판을 연마하는 것은 유기막으로, 탄소 계열의 유기막에 대한 연마 공정에 적용될 수 있다.
구체적으로 상기 탄소 계열의 유기막은 C-SOH(spin on hardmask)막, 비정질탄소막(amorphous carbon layer) 또는 NCP막을 예시할 수 있으며,　바람직하게는 선택적인 연마 효과가 우수하며, 높은 연마율을 나타낼 수 있는 비정질탄소막이다.
반도체공정용 연마 조성물에 대한 구체적인 설명은 위에서 한 설명과 중복되므로 그 기재를 생략한다.
일 구현예에서, 상기 반도체 소자의 제조 방법은, 상기 연마패드(110)의 연마면을 연마에 적합한 상태로 유지시키기 위하여, 상기 반도체 기판(130)의 연마와 동시에 컨디셔너(170)를 통해 상기 연마패드(110)의 연마면을 가공하는 단계를 더 포함할 수 있다.
반도체 연마용 조성물의 제조
실시예 1
초순수에 안정화제로 알라닌을 혼합하여 혼합 용액을 제조하고, 세륨암모늄나이트라이트를 혼합하여 연마 용액을 제조하였다.
상기 연마 용액에 질산을 혼합하여 pH가 2.1이 되도록 조정하고, 계면활성제인 Chemourstm 사의 FS-30 및 직경이 75nm인 콜로이달 실리카를 혼합하여 연마 조성물을 제조하였다.
상기 실시예 및 비교예의 가속화제 및 안정화제의 중량 비율은 하기 표 1과 같다.
연마입자 가속화제(ACC) 안정화제(STA) 계면활성제 ACC:STA
실시예1 0.25 1.3 1.19 0.005 1.09:1
실시예2 0.25 2 1.92 0.005 1.04:1
실시예3 0.25 1.3 2.22 0.005 0.59:1
실시예4 0.25 2.23 1.19 0.005 1.87:1
실시예5 0.25 0.6 0.46 0.005 1.3:1
비교예1 0.25 1.3 0.16 0.005 8.13:1
비교예2 0.25 0.6 1.92 0.005 0.31:1
비교예3 0.25 1.55 0.46 0.005 3.37:1
(단위 중량%, 나머지 초순수이다)
실험예
연마율 및 반도체 기판의 표면 결함 발생 여부
본 발명의 연마 조성물을 연마 공정 상에 적용하는 경우의 연마율 및 반도체 기판의 표면 결함 발생 여부를 확인하기 위하여 연마 공정을 진행하여 연마율을 측정하였으며, 표면 결함의 발생 여부를 확인하였다.
연마 공정 조건은, 구체적으로 두께가 2,000Å인 비정질탄소막(ACL, Amorphous carbon layer)을 60초 동안 2 psi, 캐리어 속도 87rpm, 플레이튼 속도 93rpm 및 연마 조성물의 유입 유속이 200ml/min이다.
상기 연마 조건 하에서의 비정질탄소막의 연마율을 측정(A0)하고, KLA Tencor AIT-XP+ 를 사용하여 결함 발생을 확인하였다.
또한, 상기 실시예 및 비교예의 연마 조성물을 60℃로 가열된 오븐에 넣고 40시간 유지 후, 20 내지 25℃에서 식인 후, 상기 조건과 동일한 연마 공정을 진행하여 비정질탄소막에 대한 연마율을 측정(A1)하였다.
상기 측정된 연마율을 이용하여 하기 식 1로 표시되는 연마 성능 감소율(PPR)을 계산하였다:
[식 1]
Figure PCTKR2021014480-appb-img-000002
여기서,
두께가 2,000Å인 비정질탄소막(ACL, Amorphous carbon layer)을 60초 동안 2 psi, 캐리어 속도 87rpm, 플레이튼 속도 93rpm 및 연마 조성물의 유입 유속이 200ml/min인 연마 조건에서 연마 공정을 진행하였으며,
상기 A0는 상기 연마 조건에서 연마 조성물을 연마 공정에 이용하여 측정된 연마율이고,
상기 A1은 상기 연마 조건에서 상기 연마 조성물을 60℃의 온도에서 40시간 동안 방치하고, 20 내지 25℃에서 식인 후, 연마 공정에 이용하여 측정된 연마율이다.
A0
(Å/min)		 A1
(Å/min)		 PPR
(%)		 Defect
(ea)
실시예 1 203 199 2 11089
실시예 2 266 261 2 12274
실시예 3 194 194 0 15122
실시예 4 258 258 0 8056
실시예 5 124 25 80 40630
비교예 1 172 41 76 15137
비교예 2 182 182 0 35614
비교예 3 172 55 68 16620
상기 표 2는 실시예 1 내지 5 및 비교예 1 내지 3의 연마율, 연마 성능 감소율(PRR) 및 결함 발생을 확인한 결과이다. 상기 실시예 1 내지 4의 연마 조성물은 연마율이 최저 194 Å/min에서 266 Å/min으로, 비정질탄소막에 대한 연마율이 모두 190 Å/min 이상으로 비정질탄소막에 대한 연마율이 우수하다.또한, 고온인 60℃에서 가열하고 식힌 후, 연마 공정을 진행한 경우에도 연마율이 모두 190 Å/min 이상으로 확인되었으며, 연마 성능 감소가 없거나, 매우 적은 값을 나타내 연마 조성물의 안정성이 우수한 것으로 확인되었다.
다만, 실시예 5의 경우에는, 본 발명의 중량 비율 범위 내에서 가속화제 및 안정화제를 포함하고 있으나, 연마 조성물 내 가속화제 및 안정화제의 함량 범위가 본 발명의 범위 내로 포함되지 않아, 연마율이 낮고, 고온으로 가열한 후 연마율을 측정한 결과에서도 감소율이 크게 나타나, 안정성이 떨어짐을 확인하였다.
비교예 1은 가열 전 연마율이 172 Å/min이며, 가열 후에는 41 Å/min로 식 1의 값이 76%로 확인되었다. 비교예 2의 경우 가열 전 연마율이 182 Å/min이고, 가열 후에는 182 Å/min로 변화는 없었으나, 비정질탄소막에 대한 연마율이 190 Å/min 이하로 확인되었으며, 35,614개의 결함이 발생한 것으로 확인되었다. 비교예 3의 경우, 가열 전 연마율이 172 Å/min이고, 가열 후 55 Å/min으로 식 1의 값이 68%로 매우 큰 폭의 연마율 감소가 나타나는 것으로 확인되었다. 비교예들의 경우, 가열 전과 가열 후의 연마율이 크게 차이가 나타나거나, 연마율에서 차이가 없는 경우는 결함이 문제되었다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 연마패드
120: 정반
130: 반도체 기판
140: 노즐
150: 연마 슬러리
160: 연마 헤드
170: 컨디셔너
본 발명은 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법에 관한 것이다.

Claims (11)

  1. 연마 입자;
    가속화제(Accelerator); 및
    안정화제(stabilizer)를 포함하는
    반도체 공정용 연마 조성물.
  2. 제 1 항에 있어서,
    상기 가속화제 및 안정화제가 0.5:1 내지 3:1의 중량 비율로 포함되는
    반도체 공정용 연마 조성물.
  3. 제 1 항에 있어서,
    상기 연마 조성물은 하기의 식 1로 표시되는 연마 성능 감소율(PPR)이 0% 내지 60%인
    반도체 공정용 연마 조성물:
    [식 1]
    Figure PCTKR2021014480-appb-img-000003
    여기서,
    두께가 2,000Å인 비정질탄소막(ACL, Amorphous carbon layer)을 60초 동안 2 psi, 캐리어 속도 87rpm, 플레이튼 속도 93rpm 및 연마 조성물의 유입 유속이 200ml/min인 연마 조건에서 연마 공정을 진행하였으며,
    상기 A0는 상기 연마 조건에서 연마 조성물을 연마 공정에 이용하여 측정된 연마율이고,
    상기 A1은 상기 연마 조건에서 상기 연마 조성물을 60℃의 온도에서 40시간 동안 방치하고, 20 내지 25℃에서 식인 후, 연마 공정에 이용하여 측정된 연마율이다.
  4. 제1항에 있어서,
    상기 가속화제는 음이온계 저분자, 음이온계 고분자, 하이드록실산, 아미노산 및 세륨염으로 이루어진 군으로부터 선택되는
    반도체 공정용 연마 조성물.
  5. 제1항에 있어서,
    상기 안정화제는 아미노산인
    반도체 공정용 연마 조성물.
  6. 제1항에 있어서,
    상기 연마 입자는 금속 산화물, 유기 입자, 유기-무기 복합 입자 및 이들의 혼합으로 이루어진 군으로부터 선택되는
    반도체 공정용 연마 조성물.
  7. 제1항에 있어서,
    상기 연마 조성물은 계면활성제 및 pH 조절제를 포함하는
    반도체 공정용 연마 조성물.
  8. a) 용매에 안정화제 및 가속화제를 넣고 혼합하여 연마 용액을 제조하는 단계;
    b) 상기 연마 용액에 pH 조절제를 넣어 연마 용액의 pH를 2 내지 5로 조정하는 단계; 및
    c) 상기 pH가 2 내지 5인 연마 용액에 계면활성제 및 연마 입자를 혼합하는 단계를 포함하는
    반도체 공정용 연마 조성물의 제조 방법.
  9. 제8항에 있어서,
    상기 a) 단계는 용매에 안정화제를 혼합하여 혼합 용액으로 제조하고,
    상기 혼합 용액에 가속화제를 혼합하여 연마 용액으로 제조하는 것인
    반도체 공정용 연마 조성물의 제조 방법.
  10. 1) 연마층을 포함하는 연마패드를 제공하는 단계;
    2) 상기 연마패드로 반도체 공정용 연마 조성물을 공급하는 단계; 및
    3) 상기 연마층의 연마면에 연마 대상의 피연마면이 맞닿도록 상대 회전시키면서 상기 연마 대상을 연마시키는 단계를 포함하며,
    상기 연마 조성물은 연마 입자; 가속화제; 및 안정화제를 포함하는
    반도체 소자의 제조 방법.
  11. 제10항에 있어서,
    상기 반도체 공정용 연마 조성물은 하기의 식 1로 표시되는 연마 성능 감소율(PPR)이 0% 내지 60%인
    반도체 소자의 제조 방법:
    [식 1]
    Figure PCTKR2021014480-appb-img-000004
    여기서,
    두께가 2,000Å인 비정질탄소막(ACL, Amorphous carbon layer)을 60초 동안 2 psi, 캐리어 속도 87rpm, 플레이튼 속도 93rpm 및 연마 조성물의 유입 유속이 200ml/min인 연마 조건에서 연마 공정을 진행하였으며,
    상기 A0는 상기 연마 조건에서 연마 조성물을 연마 공정에 이용하여 측정된 연마율이고,
    상기 A1은 상기 연마 조건에서 상기 연마 조성물을 60℃의 온도에서 40시간 동안 방치하고, 20 내지 25℃에서 식인 후, 연마 공정에 이용하여 측정된 연마율이다.
PCT/KR2021/014480 2020-12-09 2021-10-18 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법 WO2022124559A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/255,600 US20240043718A1 (en) 2020-12-09 2021-10-18 Polishing composition for semiconductor processing,method for preparing polishing composition, and method for manufacturing semiconductor element to which polishing composition is applied
CN202180082951.6A CN116568771A (zh) 2020-12-09 2021-10-18 半导体工艺用抛光组合物、抛光组合物的制备方法以及适用抛光组合物的半导体器件的制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20200170997 2020-12-09
KR10-2020-0170997 2020-12-09
KR10-2021-0138195 2021-10-18
KR1020210138195A KR102681990B1 (ko) 2020-12-09 2021-10-18 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
WO2022124559A1 true WO2022124559A1 (ko) 2022-06-16

Family

ID=81973671

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/014480 WO2022124559A1 (ko) 2020-12-09 2021-10-18 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US20240043718A1 (ko)
WO (1) WO2022124559A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643628B1 (ko) * 2005-11-04 2006-11-10 제일모직주식회사 다결정 실리콘 연마용 ｃｍｐ 슬러리 조성물 및 이의 제조방법
KR20180064018A (ko) * 2016-12-05 2018-06-14 솔브레인 주식회사 화학적 기계적 연마 슬러리 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20190053739A (ko) * 2017-11-10 2019-05-20 삼성에스디아이 주식회사 유기막 ｃｍｐ 슬러리 조성물 및 이를 이용한 연마 방법
KR20200057566A (ko) * 2018-11-16 2020-05-26 삼성에스디아이 주식회사 비정질탄소막용 cmp 슬러리 조성물 및 이를 이용한 연마 방법
KR20200062732A (ko) * 2018-11-27 2020-06-04 주식회사 케이씨텍 연마용 슬러리 조성물

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643628B1 (ko) * 2005-11-04 2006-11-10 제일모직주식회사 다결정 실리콘 연마용 ｃｍｐ 슬러리 조성물 및 이의 제조방법
KR20180064018A (ko) * 2016-12-05 2018-06-14 솔브레인 주식회사 화학적 기계적 연마 슬러리 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20190053739A (ko) * 2017-11-10 2019-05-20 삼성에스디아이 주식회사 유기막 ｃｍｐ 슬러리 조성물 및 이를 이용한 연마 방법
KR20200057566A (ko) * 2018-11-16 2020-05-26 삼성에스디아이 주식회사 비정질탄소막용 cmp 슬러리 조성물 및 이를 이용한 연마 방법
KR20200062732A (ko) * 2018-11-27 2020-06-04 주식회사 케이씨텍 연마용 슬러리 조성물

Also Published As

Publication number Publication date
US20240043718A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
JP3490038B2 (ja) 金属配線形成方法
TWI805556B (zh) 表面處理組合物
KR20090093805A (ko) 화학적 기계적 연마용 수계 슬러리 조성물 및 화학적 기계적 연마 방법
KR102343437B1 (ko) 비정질탄소막용 cmp 슬러리 조성물 및 이를 이용한 연마 방법
WO2013100451A1 (ko) Cmp 슬러리 조성물 및 이를 이용한 연마 방법
WO2017052280A1 (ko) Cmp용 슬러리 조성물 및 이를 이용한 연마방법
WO2022124559A1 (ko) 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법
WO2011010819A2 (ko) 멀티 선택비를 갖는 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법
WO2020130332A1 (ko) 연마 슬러리 조성물
WO2024010249A1 (ko) 구리 배리어층 연마용 cmp 슬러리 조성물
WO2015060610A1 (ko) 금속막 연마 슬러리 조성물 및 이를 이용한 금속막 연마 시 발생하는 스크래치의 감소 방법
WO2017057906A1 (ko) 유기막 연마용 ｃｍｐ 슬러리 조성물 및 이를 이용한 연마방법
WO2022145653A1 (ko) 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법
WO2011081503A2 (en) Chemical mechanical polishing slurry compositions and polishing method using the same
WO2020101134A1 (ko) 연마 슬러리 조성물 및 그의 제조방법
KR20090026984A (ko) 절연막의 화학기계적 연마용 슬러리 조성물
WO2022045866A1 (ko) 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법
WO2016148409A1 (ko) 연마입자 및 그를 포함하는 연마 슬러리 조성물
KR102681990B1 (ko) 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법
WO2020130251A1 (ko) 연마 슬러리 조성물
WO2021086015A1 (ko) 텅스텐 패턴 웨이퍼 연마용 cmp 슬러리 조성물 및 이를 이용한 텅스텐 패턴웨이퍼 연마 방법
KR101470977B1 (ko) 슬러리 조성물
WO2022145654A1 (ko) 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법
KR102681976B1 (ko) 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법
WO2024162831A1 (ko) 텅스텐 연마용 슬러리 조성물

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21903606

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18255600

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202180082951.6

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21903606

Country of ref document: EP

Kind code of ref document: A1