WO2022085825A1 - 반도체 발광 소자 및 이를 포함하는 디스플레이 장치 - Google Patents

반도체 발광 소자 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
WO2022085825A1
WO2022085825A1 PCT/KR2020/014531 KR2020014531W WO2022085825A1 WO 2022085825 A1 WO2022085825 A1 WO 2022085825A1 KR 2020014531 W KR2020014531 W KR 2020014531W WO 2022085825 A1 WO2022085825 A1 WO 2022085825A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
emitting device
semiconductor light
type semiconductor
Prior art date
Application number
PCT/KR2020/014531
Other languages
English (en)
French (fr)
Inventor
방규현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020237012988A priority Critical patent/KR20230070473A/ko
Priority to PCT/KR2020/014531 priority patent/WO2022085825A1/ko
Priority to US18/032,594 priority patent/US20230395768A1/en
Publication of WO2022085825A1 publication Critical patent/WO2022085825A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Definitions

  • the present invention relates to a semiconductor light emitting device and a display device including the same.
  • LCD Liguid Crystal Display
  • AMOLED Active Matrix Organic Light Emitting Diodes
  • a light emitting diode (Light Emitting Diode: LED) is a well-known semiconductor light emitting device that converts electric current into light. It has been used as a light source for display images of electronic devices including communication devices. Accordingly, a method for solving the above problems by implementing a flexible display using the semiconductor light emitting device can be proposed.
  • the size of the driving current for driving the semiconductor light emitting device is limited according to the development of technology and the demands of consumers for a large screen, low power and high resolution.
  • the size of the driving current decreases, causing a problem with respect to the light emitting efficiency of the semiconductor light emitting device.
  • One object of the present invention is to provide a semiconductor light emitting device capable of solving a problem of a decrease in luminous efficiency of a semiconductor light emitting device, which may be caused when a driving current is lowered, and a display device including the same.
  • a semiconductor light emitting device for achieving the above object, a first conductivity type semiconductor layer and a second conductivity type semiconductor layer; an active layer positioned between the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer; a metal-semiconductor (MS) contact layer formed on one surface of the second conductivity type semiconductor layer spaced apart from the active layer; and a first metal layer formed on the first conductivity type semiconductor layer and a second metal layer formed to cover the MS contact layer, wherein one surface of the second conductivity type semiconductor layer and the MS contact layer are The contact area is different from the area of the active layer.
  • MS metal-semiconductor
  • An area of one surface of the second conductivity type semiconductor layer may be different from an area of the other surface in contact with the active layer.
  • the second conductivity type semiconductor layer may have a mesa structure.
  • An area of one surface of the second conductivity type semiconductor layer may correspond to an effective light emitting area.
  • a horizontal projection area of the first metal layer and the second metal layer may be the same.
  • a cross-sectional area of the first metal layer and the second metal layer may be the same.
  • the MS contact layer may be formed as an ohmic contact.
  • a display device for achieving the above object is a display device including a plurality of pixels connected to a data line and a scan line, respectively, the plurality of Each pixel includes: a light emitting unit including at least one semiconductor light emitting device; and a driver supplying a driving current to the semiconductor light emitting device, wherein an inverse relationship between the size of the semiconductor light emitting device and the current density of the driving current is not established.
  • the semiconductor light emitting device may include: a first conductivity type semiconductor layer and a second conductivity type semiconductor layer; an active layer positioned between the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer; an ohmic contact layer stacked on one surface of the second conductivity-type semiconductor layer spaced apart from the active layer; and a first metal layer formed on the first conductivity type semiconductor layer and a second metal layer formed to cover the ohmic contact layer, wherein one surface of the second conductivity type semiconductor layer and the ohmic contact layer are The contact area may be different from the area of the active layer.
  • the second conductivity type semiconductor layer may have a mesa structure.
  • a current density of the driving current may be inversely proportional to a contact area between the second conductivity-type semiconductor layer and the ohmic contact layer.
  • a horizontal projection area or a cross-sectional area of the first metal layer and the second metal layer may be the same.
  • the first conductivity-type semiconductor layer is formed to have a step difference in a second region in a first direction with respect to the first region, the active layer is formed in the second region, and the first region and the second region have an area can be the same.
  • the first metal layer and the second metal layer may be formed to face each other in a second direction.
  • Each of the plurality of pixels may further include a switching unit connected to the data line and the scan line to change activation of the driving unit.
  • the semiconductor light emitting device and the display device including the same it is possible to increase the current density of the driving current regardless of the chip size of the semiconductor light emitting device, thereby improving the light emitting efficiency of the semiconductor light emitting device, in particular, external quantum efficiency.
  • the semiconductor light emitting device and the display device including the same it is possible to maintain a linear luminance characteristic when the display device expresses a low gray scale according to an increase in current density.
  • the semiconductor light emitting device and the display device including the same it is not necessary to reduce the chip size of the semiconductor light emitting device while increasing the luminous efficiency in a state where the driving current is fixed, thereby reducing the process difficulty and improving the product yield while producing cost can be reduced.
  • FIG. 1 is a conceptual diagram illustrating an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • FIG. 2 is a partially enlarged view of part A of FIG. 1
  • FIGS. 3A and 3B are cross-sectional views taken along lines B-B and C-C of FIG. 2 .
  • FIG. 4 is a conceptual diagram illustrating the flip-chip type semiconductor light emitting device of FIG. 3 .
  • 5A to 5C are conceptual views illustrating various forms of implementing colors in relation to a flip-chip type semiconductor light emitting device.
  • FIG. 6 is a cross-sectional view illustrating a method of manufacturing a display device using a semiconductor light emitting device of the present invention.
  • FIG. 7 is a perspective view illustrating another embodiment of a display device using a semiconductor light emitting device of the present invention.
  • Fig. 8 is a cross-sectional view taken along line D-D of Fig. 7;
  • FIG. 9 is a conceptual diagram illustrating the vertical semiconductor light emitting device of FIG. 8 .
  • FIG. 10 is a diagram conceptually illustrating a shape of a semiconductor light emitting device according to an embodiment of the present invention when viewed from the front.
  • FIG. 11 is a diagram conceptually illustrating a shape of a semiconductor light emitting device according to an embodiment of the present invention as viewed from above.
  • FIG. 12 is a diagram conceptually illustrating a shape of a semiconductor light emitting device according to another exemplary embodiment when viewed from the front.
  • FIG. 13 is a view showing a second conductivity type semiconductor layer according to an embodiment of the present invention.
  • FIG. 14 is a graph illustrating a relationship between external quantum efficiency and current density of a semiconductor light emitting device according to an embodiment of the present invention and a driving current.
  • 15 is a graph illustrating the relationship between external quantum efficiency and driving current according to the size of a chip of a general semiconductor light emitting device.
  • 16 is a diagram illustrating a display device according to an embodiment of the present invention.
  • the display device described in this specification includes a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, a personal digital assistant (PDA), a portable multimedia player (PMP), a navigation system, and a slate PC. , Tablet PC, Ultra Book, digital TV, desktop computer, and the like.
  • PDA personal digital assistant
  • PMP portable multimedia player
  • slate PC slate PC
  • Tablet PC Ultra Book
  • digital TV desktop computer
  • FIG. 1 is a conceptual diagram illustrating an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • information processed by the control unit of the display apparatus 100 may be displayed using a flexible display.
  • the flexible display includes a display that can be bent, bent, twisted, folded, or rolled by an external force.
  • the flexible display may be a display manufactured on a thin and flexible substrate that can be bent, bent, folded, or rolled like paper while maintaining the display characteristics of a conventional flat panel display.
  • the display area of the flexible display becomes a flat surface.
  • the display area may be a curved surface.
  • the information displayed in the second state may be visual information output on the curved surface.
  • Such visual information is implemented by independently controlling the emission of sub-pixels arranged in a matrix form.
  • the unit pixel means a minimum unit for realizing one color.
  • the unit pixel of the flexible display may be implemented by a semiconductor light emitting device.
  • a light emitting diode LED
  • the light emitting diode is formed to have a small size, so that it can serve as a unit pixel even in the second state.
  • FIG. 2 is a partially enlarged view of part A of FIG. 1
  • FIGS. 3A and 3B are cross-sectional views taken along lines B-B and C-C of FIG. 2
  • FIG. 4 is a conceptual diagram showing the flip-chip type semiconductor light emitting device of FIG. 3A
  • 5A to 5C are conceptual views illustrating various forms of implementing colors in relation to a flip-chip type semiconductor light emitting device.
  • the display device 100 using a passive matrix (PM) type semiconductor light emitting device is exemplified as the display device 100 using a semiconductor light emitting device.
  • PM passive matrix
  • AM active matrix
  • the display device 100 includes a substrate 110 , a first electrode 120 , a conductive adhesive layer 130 , a second electrode 140 , and a plurality of semiconductor light emitting devices 150 .
  • the substrate 110 may be a flexible substrate.
  • the substrate 110 may include glass or polyimide (PI).
  • PI polyimide
  • any material such as polyethylene naphthalate (PEN) or polyethylene terephthalate (PET) may be used as long as it has insulating properties and is flexible.
  • the substrate 110 may be made of either a transparent material or an opaque material.
  • the substrate 110 may be a wiring substrate on which the first electrode 120 is disposed, and thus the first electrode 120 may be located on the substrate 110 .
  • the insulating layer 160 may be disposed on the substrate 110 on which the first electrode 120 is positioned, and the auxiliary electrode 170 may be positioned on the insulating layer 160 .
  • a state in which the insulating layer 160 is laminated on the substrate 110 may be a single wiring board.
  • the insulating layer 160 is made of an insulating and flexible material such as polyimide (PI, Polyimide), PET, PEN, etc., and is integrally formed with the substrate 110 to form a single substrate.
  • the auxiliary electrode 170 is an electrode that electrically connects the first electrode 120 and the semiconductor light emitting device 150 , is located on the insulating layer 160 , and is disposed to correspond to the position of the first electrode 120 .
  • the auxiliary electrode 170 may have a dot shape and may be electrically connected to the first electrode 120 by an electrode hole 171 penetrating the insulating layer 160 .
  • the electrode hole 171 may be formed by filling the via hole with a conductive material.
  • the conductive adhesive layer 130 is formed on one surface of the insulating layer 160 , but the present invention is not necessarily limited thereto.
  • a layer performing a specific function is formed between the insulating layer 160 and the conductive adhesive layer 130 , or the conductive adhesive layer 130 is disposed on the substrate 110 without the insulating layer 160 .
  • the conductive adhesive layer 130 may serve as an insulating layer.
  • the conductive adhesive layer 130 may be a layer having adhesiveness and conductivity, and for this purpose, a material having conductivity and a material having adhesiveness may be mixed in the conductive adhesive layer 130 .
  • the conductive adhesive layer 130 has flexibility, thereby enabling a flexible function in the display device.
  • the conductive adhesive layer 130 may be an anisotropic conductive film (ACF), an anisotropic conductive paste, a solution containing conductive particles, or the like.
  • the conductive adhesive layer 130 may be configured as a layer that allows electrical interconnection in the Z direction passing through the thickness, but has electrical insulation in the horizontal X-Y direction. Accordingly, the conductive adhesive layer 130 may be referred to as a Z-axis conductive layer (however, hereinafter referred to as a 'conductive adhesive layer').
  • the anisotropic conductive film is a film in which an anisotropic conductive medium is mixed with an insulating base member, and when heat and pressure are applied, only a specific portion has conductivity by the anisotropic conductive medium.
  • heat and pressure are applied to the anisotropic conductive film, but other methods are also possible in order for the anisotropic conductive film to have partial conductivity. In this method, for example, only one of the heat and pressure may be applied or UV curing may be performed.
  • the anisotropic conductive medium may be, for example, conductive balls or conductive particles.
  • the anisotropic conductive film is a film in which conductive balls are mixed with an insulating base member, and when heat and pressure are applied, only a specific portion has conductivity by the conductive balls.
  • the anisotropic conductive film may be in a state in which the core of the conductive material contains a plurality of particles covered by an insulating film made of a polymer material. . At this time, the shape of the core may be deformed to form a layer in contact with each other in the thickness direction of the film.
  • heat and pressure are applied as a whole to the anisotropic conductive film, and an electrical connection in the Z-axis direction is partially formed by a height difference of a counterpart adhered by the anisotropic conductive film.
  • the anisotropic conductive film may be in a state in which an insulating core contains a plurality of particles coated with a conductive material.
  • the conductive material is deformed (compressed) in the portion to which heat and pressure are applied, so that it has conductivity in the thickness direction of the film.
  • a form in which the conductive material penetrates the insulating base member in the Z-axis direction to have conductivity in the thickness direction of the film is also possible.
  • the conductive material may have a pointed end.
  • the anisotropic conductive film may be a fixed array anisotropic conductive film (ACF) in which conductive balls are inserted into one surface of the insulating base member.
  • ACF fixed array anisotropic conductive film
  • the insulating base member is formed of a material having an adhesive property, and the conductive balls are intensively disposed on the bottom of the insulating base member, and when heat and pressure are applied from the base member, it is deformed together with the conductive balls. Accordingly, it has conductivity in the vertical direction.
  • the present invention is not necessarily limited thereto, and the anisotropic conductive film has a form in which conductive balls are randomly mixed in an insulating base member, or is composed of a plurality of layers and conductive balls are arranged on one layer (double- ACF) are all possible.
  • the anisotropic conductive paste is a combination of a paste and a conductive ball, and may be a paste in which a conductive ball is mixed with an insulating and adhesive base material. Also, a solution containing conductive particles may be a solution containing conductive particles or nano particles.
  • the second electrode 140 is spaced apart from the auxiliary electrode 170 and is positioned on the insulating layer 160 . That is, the conductive adhesive layer 130 is disposed on the insulating layer 160 in which the auxiliary electrode 170 and the second electrode 140 are located.
  • the semiconductor light emitting device 150 is connected in a flip-chip form by applying heat and pressure. In this case, the semiconductor light emitting device 150 is electrically connected to the first electrode 120 and the second electrode 140 .
  • the semiconductor light emitting device may be a flip chip type light emitting device.
  • the semiconductor light emitting device includes a p-type electrode 156 , a p-type semiconductor layer 155 on which the p-type electrode 156 is formed, an active layer 154 formed on the p-type semiconductor layer 155 , an active layer ( It includes an n-type semiconductor layer 153 formed on the 154 , and an n-type electrode 152 spaced apart from the p-type electrode 156 in the horizontal direction on the n-type semiconductor layer 153 .
  • the p-type electrode 156 may be electrically connected to the auxiliary electrode 170 and the conductive adhesive layer 130
  • the n-type electrode 152 may be electrically connected to the second electrode 140 .
  • the auxiliary electrode 170 is formed to be elongated in one direction, so that one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150 .
  • one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150 .
  • p-type electrodes of left and right semiconductor light emitting devices with respect to the auxiliary electrode may be electrically connected to one auxiliary electrode.
  • the semiconductor light emitting device 150 is press-fitted into the conductive adhesive layer 130 by heat and pressure, through which the p-type electrode 156 and the auxiliary electrode 170 of the semiconductor light emitting device 150 are pressed. Only a portion and a portion between the n-type electrode 152 and the second electrode 140 of the semiconductor light emitting device 150 have conductivity, and there is no press-fitting of the semiconductor light emitting device in the remaining portion, so that the semiconductor light emitting device does not have conductivity.
  • the conductive adhesive layer 130 not only interconnects the semiconductor light emitting device 150 and the auxiliary electrode 170 and between the semiconductor light emitting device 150 and the second electrode 140 , but also forms an electrical connection.
  • the plurality of semiconductor light emitting devices 150 constitute a light emitting device array
  • the phosphor layer 180 is formed on the light emitting device array.
  • the light emitting device array may include a plurality of semiconductor light emitting devices having different luminance values.
  • Each semiconductor light emitting device 150 constitutes a unit pixel and is electrically connected to the first electrode 120 .
  • the semiconductor light emitting devices may be arranged in, for example, several columns, and the semiconductor light emitting devices in each column may be electrically connected to any one of the plurality of first electrodes.
  • the semiconductor light emitting devices are connected in a flip-chip form, semiconductor light emitting devices grown on a transparent dielectric substrate can be used.
  • the semiconductor light emitting devices may be, for example, nitride semiconductor light emitting devices. Since the semiconductor light emitting device 150 has excellent luminance, individual unit pixels can be configured even with a small size.
  • barrier ribs 190 may be formed between the semiconductor light emitting devices 150 .
  • the partition wall 190 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 130 .
  • the base member of the anisotropic conductive film may form the barrier rib.
  • the barrier rib 190 may have reflective properties and increase contrast even without a separate black insulator.
  • a reflective barrier rib may be separately provided as the barrier rib 190 .
  • the barrier rib 190 may include a black or white insulator depending on the purpose of the display device. When the barrier rib of the white insulator is used, it is possible to increase reflectivity, and when the barrier rib of the black insulator is used, it is possible to have reflective properties and increase the contrast.
  • the phosphor layer 180 may be located on the outer surface of the semiconductor light emitting device 150 .
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light
  • the phosphor layer 180 performs a function of converting the blue (B) light into a color of a unit pixel.
  • the phosphor layer 180 may be a red phosphor 181 or a green phosphor 182 constituting an individual pixel.
  • a red phosphor 181 capable of converting blue light into red (R) light may be stacked on the blue semiconductor light emitting device 151 at a position forming a unit pixel of red color, and a position constituting a unit pixel of green color
  • a green phosphor 182 capable of converting blue light into green (G) light may be stacked on the blue semiconductor light emitting device 151 .
  • only the blue semiconductor light emitting device 151 may be used alone in the portion constituting the blue unit pixel.
  • unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • a phosphor of one color may be stacked along each line of the first electrode 120 . Accordingly, one line in the first electrode 120 may be an electrode for controlling one color. That is, red (R), green (G), and blue (B) may be sequentially disposed along the second electrode 140 , thereby realizing a unit pixel.
  • the present invention is not necessarily limited thereto, and instead of the phosphor, the semiconductor light emitting device 150 and the quantum dot (QD) are combined to implement unit pixels of red (R), green (G), and blue (B). there is.
  • a black matrix 191 may be disposed between each of the phosphor layers to improve contrast. That is, the black matrix 191 may improve contrast of light and dark.
  • the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green colors may be applied.
  • each of the semiconductor light emitting devices 150 mainly uses gallium nitride (GaN), and indium (In) and/or aluminum (Al) are added together to emit a variety of light including blue light. It can be implemented as a device.
  • GaN gallium nitride
  • Al aluminum
  • the semiconductor light emitting device 150 may be a red, green, and blue semiconductor light emitting device to form a sub-pixel, respectively.
  • red, green, and blue semiconductor light emitting devices R, G, and B are alternately arranged, and unit pixels of red, green, and blue colors by the red, green and blue semiconductor light emitting devices The pixels form one pixel, through which a full-color display can be realized.
  • the semiconductor light emitting device may include a white light emitting device W in which a yellow phosphor layer is provided for each device.
  • a red phosphor layer 181 , a green phosphor layer 182 , and a blue phosphor layer 183 may be provided on the white light emitting device W to form a unit pixel.
  • a unit pixel may be formed on the white light emitting device W by using a color filter in which red, green, and blue are repeated.
  • the semiconductor light emitting device can be used in the entire region not only for visible light but also for ultraviolet (UV) light, and can be extended in the form of a semiconductor light emitting device in which ultraviolet (UV) can be used as an excitation source of the upper phosphor. .
  • the semiconductor light emitting device 150 is positioned on the conductive adhesive layer 130 to constitute a unit pixel in the display device. Since the semiconductor light emitting device 150 has excellent luminance, individual unit pixels can be configured even with a small size.
  • the size of the individual semiconductor light emitting device 150 may have a side length of 80 ⁇ m or less, and may be a rectangular or square device. In the case of a rectangle, the size may be 20X80 ⁇ m or less.
  • a square semiconductor light emitting device 150 having a side length of 10 ⁇ m is used as a unit pixel, sufficient brightness to form a display device appears. Accordingly, for example, when the unit pixel is a rectangular pixel having one side of 600 ⁇ m and the other side of 300 ⁇ m, the distance between the semiconductor light emitting devices is relatively large. Accordingly, in this case, it is possible to implement a flexible display device having HD image quality.
  • the display device using the semiconductor light emitting device described above can be manufactured by a new type of manufacturing method. Hereinafter, the manufacturing method will be described with reference to FIG. 6 .
  • FIG. 6 is a cross-sectional view illustrating a method of manufacturing a display device using a semiconductor light emitting device of the present invention.
  • the conductive adhesive layer 130 is formed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are positioned.
  • An insulating layer 160 is laminated on the first substrate 110 to form one substrate (or wiring board), and the wiring substrate includes a first electrode 120 , an auxiliary electrode 170 , and a second electrode 140 . this is placed In this case, the first electrode 120 and the second electrode 140 may be disposed in a mutually orthogonal direction.
  • the first substrate 110 and the insulating layer 160 may each include glass or polyimide (PI).
  • the conductive adhesive layer 130 may be implemented by, for example, an anisotropic conductive film, and for this purpose, the anisotropic conductive film may be applied to the substrate on which the insulating layer 160 is positioned.
  • the second substrate 112 corresponding to the positions of the auxiliary electrode 170 and the second electrodes 140 and on which the plurality of semiconductor light emitting devices 150 constituting individual pixels are located is formed with the semiconductor light emitting device 150 .
  • the semiconductor light emitting device 150 is disposed to face the auxiliary electrode 170 and the second electrode 140 .
  • the second substrate 112 is a growth substrate on which the semiconductor light emitting device 150 is grown, and may be a sapphire substrate or a silicon substrate.
  • the semiconductor light emitting device When the semiconductor light emitting device is formed in units of wafers, the semiconductor light emitting device can be effectively used in a display device by having an interval and a size that can form a display device.
  • the wiring board and the second board 112 are thermocompression-bonded.
  • the wiring substrate and the second substrate 112 may be thermocompression-bonded by applying an ACF press head.
  • the wiring substrate and the second substrate 112 are bonded by the thermocompression bonding. Due to the properties of the anisotropic conductive film having conductivity by thermocompression bonding, only the portion between the semiconductor light emitting device 150 and the auxiliary electrode 170 and the second electrode 140 has conductivity, and through this, the electrodes and the semiconductor light emission.
  • the device 150 may be electrically connected. At this time, the semiconductor light emitting device 150 is inserted into the anisotropic conductive film, and through this, a barrier rib may be formed between the semiconductor light emitting devices 150 .
  • the second substrate 112 is removed.
  • the second substrate 112 may be removed using a laser lift-off (LLO) method or a chemical lift-off (CLO) method.
  • LLO laser lift-off
  • CLO chemical lift-off
  • a transparent insulating layer may be formed by coating silicon oxide (SiOx) or the like on the wiring board to which the semiconductor light emitting device 150 is coupled.
  • the method may further include forming a phosphor layer on one surface of the semiconductor light emitting device 150 .
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light, and a red or green phosphor for converting the blue (B) light into the color of the unit pixel is the blue semiconductor light emitting device.
  • a layer may be formed on one surface of the device.
  • the manufacturing method or structure of the display device using the semiconductor light emitting device described above may be modified in various forms.
  • a vertical semiconductor light emitting device may also be applied to the display device described above.
  • a vertical structure will be described with reference to FIGS. 5 and 6 .
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention
  • FIG. 8 is a cross-sectional view taken along line D-D of FIG. 7
  • FIG. 9 is a conceptual view showing the vertical semiconductor light emitting device of FIG. 8 am.
  • the display device may be a display device using a passive matrix (PM) type vertical semiconductor light emitting device.
  • PM passive matrix
  • the display device includes a substrate 210 , a first electrode 220 , a conductive adhesive layer 230 , a second electrode 240 , and a plurality of semiconductor light emitting devices 250 .
  • the substrate 210 is a wiring substrate on which the first electrode 220 is disposed, and may include polyimide (PI) to implement a flexible display device.
  • PI polyimide
  • any material that has insulating properties and is flexible may be used.
  • the first electrode 220 is positioned on the substrate 210 and may be formed as a bar-shaped electrode long in one direction.
  • the first electrode 220 may serve as a data electrode.
  • the conductive adhesive layer 230 is formed on the substrate 210 on which the first electrode 220 is positioned.
  • the conductive adhesive layer 230 is an anisotropic conductive film (ACF), an anisotropic conductive paste, and a solution containing conductive particles. ), and so on.
  • ACF anisotropic conductive film
  • anisotropic conductive paste an anisotropic conductive paste
  • solution containing conductive particles a solution containing conductive particles.
  • the semiconductor light emitting device 250 After the anisotropic conductive film is positioned on the substrate 210 in a state where the first electrode 220 is positioned, when the semiconductor light emitting device 250 is connected by applying heat and pressure, the semiconductor light emitting device 250 becomes the first It is electrically connected to the electrode 220 .
  • the semiconductor light emitting device 250 is preferably disposed on the first electrode 220 .
  • the electrical connection is created because, as described above, when heat and pressure are applied to the anisotropic conductive film, it partially has conductivity in the thickness direction. Accordingly, the anisotropic conductive film is divided into a conductive portion and a non-conductive portion in the thickness direction.
  • the conductive adhesive layer 230 implements not only electrical connection but also mechanical bonding between the semiconductor light emitting device 250 and the first electrode 220 .
  • the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230 and constitutes individual pixels in the display device through this. Since the semiconductor light emitting device 250 has excellent luminance, individual unit pixels can be configured even with a small size.
  • the size of the individual semiconductor light emitting device 250 may have a side length of 80 ⁇ m or less, and may be a rectangular or square device. In the case of a rectangle, the size may be 20X80 ⁇ m or less.
  • the semiconductor light emitting device 250 may have a vertical structure.
  • a plurality of second electrodes 240 disposed in a direction crossing the longitudinal direction of the first electrode 220 and electrically connected to the vertical semiconductor light emitting device 250 are positioned between the vertical semiconductor light emitting devices.
  • the vertical semiconductor light emitting device includes a p-type electrode 256 , a p-type semiconductor layer 255 formed on the p-type electrode 256 , and an active layer 254 formed on the p-type semiconductor layer 255 . ), an n-type semiconductor layer 253 formed on the active layer 254 , and an n-type electrode 252 formed on the n-type semiconductor layer 253 .
  • the lower p-type electrode 256 may be electrically connected to the first electrode 220 and the conductive adhesive layer 230
  • the upper n-type electrode 252 may be a second electrode 240 to be described later.
  • the vertical semiconductor light emitting device 250 has a great advantage in that it is possible to reduce the chip size because electrodes can be arranged up and down.
  • a phosphor layer 280 may be formed on one surface of the semiconductor light emitting device 250 .
  • the semiconductor light emitting device 250 is a blue semiconductor light emitting device 251 that emits blue (B) light, and a phosphor layer 280 for converting the blue (B) light into the color of a unit pixel is provided.
  • the phosphor layer 280 may be a red phosphor 281 and a green phosphor 282 constituting individual pixels.
  • a red phosphor 281 capable of converting blue light into red (R) light may be stacked on the blue semiconductor light emitting device 251 at a position forming a unit pixel of red color, and a position constituting a unit pixel of green color
  • a green phosphor 282 capable of converting blue light into green (G) light may be stacked on the blue semiconductor light emitting device 251 .
  • only the blue semiconductor light emitting device 251 may be used alone in the portion constituting the blue unit pixel. In this case, unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • the present invention is not necessarily limited thereto, and as described above in a display device to which a flip chip type light emitting device is applied, other structures for implementing blue, red, and green colors may be applied.
  • the second electrode 240 is positioned between the semiconductor light emitting devices 250 and is electrically connected to the semiconductor light emitting devices 250 .
  • the semiconductor light emitting devices 250 may be arranged in a plurality of columns, and the second electrode 240 may be positioned between the columns of the semiconductor light emitting devices 250 .
  • the second electrode 240 may be positioned between the semiconductor light emitting devices 250 .
  • the second electrode 240 may be formed as a bar-shaped electrode long in one direction, and may be disposed in a direction perpendicular to the first electrode.
  • the second electrode 240 and the semiconductor light emitting device 250 may be electrically connected to each other by a connection electrode protruding from the second electrode 240 .
  • the connection electrode may be an n-type electrode of the semiconductor light emitting device 250 .
  • the n-type electrode is formed as an ohmic electrode for ohmic contact, and the second electrode covers at least a portion of the ohmic electrode by printing or deposition. Through this, the second electrode 240 and the n-type electrode of the semiconductor light emitting device 250 may be electrically connected.
  • the second electrode 240 may be positioned on the conductive adhesive layer 230 .
  • a transparent insulating layer (not shown) including silicon oxide (SiOx) may be formed on the substrate 210 on which the semiconductor light emitting device 250 is formed.
  • SiOx silicon oxide
  • the second electrode 240 is positioned after the transparent insulating layer is formed, the second electrode 240 is positioned on the transparent insulating layer.
  • the second electrode 240 may be formed to be spaced apart from the conductive adhesive layer 230 or the transparent insulating layer.
  • the present invention has the advantage of not using a transparent electrode such as ITO by locating the second electrode 240 between the semiconductor light emitting devices 250 . Therefore, it is possible to improve light extraction efficiency by using a conductive material having good adhesion to the n-type semiconductor layer as a horizontal electrode without being limited by the selection of a transparent material.
  • a transparent electrode such as indium tin oxide (ITO)
  • a barrier rib 290 may be positioned between the semiconductor light emitting devices 250 . That is, a barrier rib 290 may be disposed between the vertical semiconductor light emitting devices 250 to isolate the semiconductor light emitting devices 250 constituting individual pixels.
  • the partition wall 290 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 230 . For example, by inserting the semiconductor light emitting device 250 into the anisotropic conductive film, the base member of the anisotropic conductive film may form the partition wall.
  • the barrier rib 290 may have reflective properties and increase contrast even without a separate black insulator.
  • a reflective barrier rib may be separately provided.
  • the barrier rib 290 may include a black or white insulator depending on the purpose of the display device.
  • the barrier rib 290 is formed between the vertical semiconductor light emitting device 250 and the second electrode 240 .
  • the barrier rib 290 is formed between the vertical semiconductor light emitting device 250 and the second electrode 240 .
  • individual unit pixels can be configured with a small size by using the semiconductor light emitting device 250 , and the distance between the semiconductor light emitting devices 250 is relatively large enough to connect the second electrode 240 to the semiconductor light emitting device 250 . ), and there is an effect of realizing a flexible display device having HD picture quality.
  • a black matrix 291 may be disposed between each phosphor to improve contrast. That is, the black matrix 291 may improve contrast of light and dark.
  • the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230 and constitutes individual pixels in the display device through this. Since the semiconductor light emitting device 250 has excellent luminance, individual unit pixels can be configured even with a small size. Accordingly, a full-color display in which unit pixels of red (R), green (G), and blue (B) constitute one pixel may be implemented by the semiconductor light emitting device.
  • the wiring board of the display device described above may be implemented differently according to a driving method, that is, a passive matrix (PM) driving or an active matrix (AM) driving.
  • a driving method that is, a passive matrix (PM) driving or an active matrix (AM) driving.
  • the AM driving method it may be implemented as a backplane in which a thin film transistor (TFT) of amorphous silicon is formed.
  • TFT thin film transistor
  • the size of the driving current applied to the individual pixels may be limited according to the channel size and wiring resistance of the TFT. Even in a situation where the magnitude of the driving current is limited, there is a high level of demand for the luminous efficiency of the semiconductor light emitting device in relation to power consumption and lifespan of the product.
  • FIG. 10 is a diagram conceptually illustrating a shape of a semiconductor light emitting device according to an embodiment of the present invention when viewed from the front
  • FIG. 11 is a diagram conceptually illustrating a shape of a semiconductor light emitting device according to an embodiment of the present invention as viewed from above. .
  • the semiconductor light emitting device 1000 includes a first conductivity type semiconductor layer 1010 , a second conductivity type semiconductor layer 1020 , an active layer 1030 , and MS It includes a contact layer (Metal-Semiconductor contact layer, 1040), and metal layers (EELTa, EELTb).
  • the first conductivity-type semiconductor layer 1010 and the second conductivity-type semiconductor layer 1020 may be an n-type semiconductor layer and a p-type semiconductor layer, respectively. That is, the first conductivity-type semiconductor layer 1010 and the second conductivity-type semiconductor layer 1020 may be formed by doping n-type and p-type impurities into a semiconductor crystal grown on the growth substrate GSUB, respectively.
  • the growth substrate GSUB may be a sapphire substrate, and the first conductivity type semiconductor layer 1010 and the second conductivity type semiconductor layer 1020 may be an n-type GaN layer and a p-type GaN layer, respectively.
  • a buffer layer may be formed between the growth substrate GSUB and the first conductivity type semiconductor layer 1010 .
  • the buffer layer may be formed of GaN undoped with impurities, and may function to protect the active layer 1030 when the growth substrate GSUB is separated in a transfer process to be described later.
  • the semiconductor light emitting device 1000 is a vertical semiconductor light emitting device as shown in FIG. 9 , and a first conductivity type semiconductor layer 1010 ) and the second conductivity-type semiconductor layer 1020 may be formed like the n-type semiconductor layer 253 and the p-type semiconductor layer 255 of FIG. 9 , respectively.
  • one surface of the first conductivity type semiconductor layer 1010 may be divided into a first region and a second region having the same area.
  • the first conductivity type semiconductor layer 1010 may be formed to have a step difference between the first region and the second region.
  • the step may be about 0.5 to 2 ⁇ m.
  • the first conductivity type semiconductor layer A step may be formed by exposing a portion corresponding to the first region of the layer 1010 by etching.
  • the active layer 1030 which is positioned between the first conductivity type semiconductor layer 1010 and the second conductivity type semiconductor layer 1020 and emits light, may be formed on a part of one surface of the first conductivity type semiconductor layer 1010 . However, for example, it may be located in the second area formed to be higher than the first area by a step.
  • the area of one surface of the second conductivity-type semiconductor layer 1020 may be different from the area of the other surface of the second conductivity-type semiconductor layer 1020 in which the second conductivity-type semiconductor layer 1020 contacts the active layer 1030 .
  • the other surface of the second conductivity-type semiconductor layer 1020 may have the same or similar area as the active layer 1030 .
  • the second conductivity type semiconductor layer 1020 may have a mesa structure.
  • the second conductivity type semiconductor layer 1020 according to the embodiment of the present invention includes an upper end portion 1022 and a lower end portion 1024 as shown in FIG. 13 , and the cross-sectional area of the lower end portion 1024 is the cross-sectional area of the upper end portion 1022 . It may be formed into a wider mesa structure.
  • the area and height of the upper part 1022 acts to form an effective light emitting area E, which will be described later, corresponding to the area of the upper part 1022, the second conductivity type semiconductor layer 1020.
  • an effective light emitting area E which will be described later, corresponding to the area of the upper part 1022, the second conductivity type semiconductor layer 1020.
  • a photoresist having a smaller area than that of the other surface of the second conductivity-type semiconductor layer 1020 is formed on one surface of the second conductivity-type semiconductor layer 1020 . It can be formed by etching it.
  • the second conductivity-type semiconductor layer 1020 may be formed in various shapes in which an area of one surface and the MS contact layer 1040 may be different from an area of the active layer 1030 .
  • the second conductivity type semiconductor layer 1020 may be formed in a truncated pyramid shape with a lower surface wider than an upper surface.
  • the MS contact layer 1040 is formed on one surface of the second conductivity type semiconductor layer 1020 .
  • the MS contact layer 1040 may be formed on the upper surface of the upper end 1022 of the mesa structure.
  • the area in which one surface of the second conductivity-type semiconductor layer 1020 and the MS contact layer 1040 are in contact is the same as the area of the upper surface of the upper end 1022 of the mesa structure and is different from the area of the active layer 1030 .
  • the MS contact layer 1040 may be formed by controlling the materials contained in the adjacent semiconductor layer and the metal layer, or may be formed by stacking them as separate layers. For example, when the second conductivity-type semiconductor layer 1020 is a p-type semiconductor layer, the MS contact layer 1040 is formed on the second conductivity-type semiconductor layer 1020 by ITO or ohmic metal (eg, Pt). , Pd, NiAu alloy, etc.) may be stacked to form an ohmic contact.
  • ITO ohmic metal
  • the metal layers EELTa and EELTb include a first metal layer EELTa formed on the first conductivity type semiconductor layer 1010 and a second metal layer EELTb formed by covering the MS contact layer 1040 .
  • first conductivity-type semiconductor layer 1010 is an n-type semiconductor layer and the first metal layer EELTa includes Ti, Cr, or the like, an ohmic contact may be formed without an additional structure.
  • the second metal layer EELTb may cover the MS contact layer 1040 and further be formed in a peripheral region of the MS contact layer 1040 .
  • the second metal layer EELTb includes the MS contact layer 1040 and sidewalls of the upper portion 1022 , and the lower portion 1024 ) can be laminated to cover part or all of the upper surface of the
  • the area of the first metal layer EELTa and the second metal layer EELTb when viewed from above, that is, the horizontal projection area may be the same.
  • an entire cross-sectional area of the second metal layer EELTb having a mesa structure like the second conductivity-type semiconductor layer 1020 may be the same as that of the first metal layer EELTa. That is, in setting the current density of the driving current for which the luminous efficiency of the semiconductor light emitting device 1000 can be optimized, the chip size can be maintained at a constant size, so that the size of other components such as the metal layer can also be maintained at a constant size. there is.
  • the semiconductor light emitting device 1000 is implemented with the above structure, and under a condition in which the driving current for the semiconductor light emitting device 1000 is limited, regardless of the chip size of the semiconductor light emitting device 1000, The luminous efficiency of the semiconductor light emitting device 1000 may be improved. For example, in a state where the size of the driving current is the same, the inverse proportion between the chip size of the semiconductor light emitting device 1000 and the driving current for the semiconductor light emitting device 1000 is not established. That is, it is possible to adjust the current density of the driving current by adjusting the effective light emitting area E of the semiconductor light emitting device 1000 while maintaining the chip size of the semiconductor light emitting device 1000 . This will be described in more detail.
  • FIG. 14 is a graph illustrating a relationship between external quantum efficiency and current density of a general semiconductor light emitting device and a driving current.
  • the relationship between the current density and external quantum efficiency according to the driving current supplied to the semiconductor light emitting device is divided into three sections as follows.
  • the driving current supplied to the semiconductor light emitting device As the driving current supplied to the semiconductor light emitting device is applied, the current density of the driving current will increase, and the external quantum efficiency will also increase.
  • the external quantum efficiency in the active layer 1030 of FIG. 10 may correspond to a luminance value when the same energy is given. That is, when the external quantum efficiency is high, it means that the luminance value is high under the same energy, and thus the power consumption of the display device having the same can be reduced and the lifespan can be increased.
  • the external quantum efficiency may vary depending on the substrate, electrode, and organic material of the semiconductor light emitting device, but only the relationship with the driving current is described herein.
  • the driving current should be set to a value corresponding to the second section ( ⁇ ).
  • the driving current value may be set to be located in the first section ( ⁇ ). Since the semiconductor light emitting device operates in the first section ( ⁇ ) instead of in the second section ( ⁇ ), the light emitting efficiency of the semiconductor light emitting device may decrease. In this case, by reducing the chip size of the semiconductor light emitting device 1000 , it is possible to control the semiconductor light emitting device to operate in the second section ⁇ even though the size of the driving current is limited.
  • 15 is a graph illustrating the relationship between external quantum efficiency and driving current according to the size of a chip of a general semiconductor light emitting device.
  • the chip size of the semiconductor light emitting device 1000 may increase the difficulty of the process in the above-described transfer process and eventually cause a problem of yield.
  • the semiconductor light emitting device 1000 Since the semiconductor light emitting device 1000 according to the embodiment of the present invention has the above-described structure, luminous efficiency can be optimized while maintaining the chip size.
  • the effective light emitting area E may be set to correspond to an area between one surface of the second conductivity type semiconductor layer 1020 and the MS contact layer 1040 .
  • the second conductivity-type semiconductor layer 1020 is formed in a mesa structure as shown in FIG. 13 , the average thickness of the second conductivity-type semiconductor layer 1020 is reduced, so that the lateral direction ( The sheet resistance in the horizontal direction) increases.
  • the driving current does not flow in the lateral direction of the second conductivity type semiconductor layer 1020 , so that the effective light emitting area E is formed only as much as the area in contact between the second conductivity type semiconductor layer 1020 and the MS contact layer 1040 . That is, the effective light emitting area E may be formed to correspond to the area in contact between the second conductivity type semiconductor layer 1020 and the MS contact layer 1040 , that is, the area of the upper surface of the upper end 1022 of the mesa structure.
  • the sheet resistance in the lateral direction of the second conductivity type semiconductor layer 1020 may be adjusted according to the height t of the sidewall of the lower end portion 1024 of the second conductivity type semiconductor layer 1020 , and thus the effective light emitting area (E) can be formed precisely to the required size.
  • the driving current can be operated in the second section ( ⁇ ) in the graph of FIG. 14 despite the limitation of the size.
  • the semiconductor second metal layer EELTb may be formed to have the same size as or similar to that of the first metal layer EELTa.
  • the semiconductor light emitting device 1000 it is not necessary to reduce the chip size of the semiconductor light emitting device in order to increase the luminous efficiency while the driving current is fixed, thereby reducing the process difficulty and improving the yield of the product. production cost can be reduced.
  • 16 is a diagram illustrating a display device according to an embodiment of the present invention.
  • a display apparatus 1600 includes a plurality of pixels PX connected to a data line DL and a scan line SL. 16 illustrates only one pixel PX for convenience, a plurality of pixels having the same structure will be formed in the form of an array.
  • the pixel PX may display a color corresponding to one of the plurality of color signals.
  • the display device 1600 displays an image using color signals of R (Red), G (Green), and B (Blue), one of R, G, and B is displayed.
  • a digital value of a point of an image displayed by the three pixels PX representing may be determined.
  • the pixel PX includes a light emitting unit 1620 and a driving unit 1640 .
  • the light emitting unit 1620 includes at least one of the above-described semiconductor light emitting devices 1000 and emits light in a corresponding color.
  • the semiconductor light emitting device 1000 itself may emit a corresponding color, or a corresponding color may be displayed by a separate color filter provided in the display device 1600 .
  • One or more semiconductor light emitting devices 1000 may be provided for one pixel PX.
  • four semiconductor light emitting devices 1000 may be provided for one pixel PX.
  • the four semiconductor light emitting devices 1000 may be positioned to be equally spaced from each other in the pixel PX.
  • the driver 1640 supplies a driving current to the semiconductor light emitting device 1000 .
  • the driver 1640 may include a thin film transistor Q 2 and a capacitor C.
  • the present invention is not limited thereto and may be implemented in various forms to correspond to operating characteristics required for the display device 1600 .
  • the semiconductor light emitting device 1000 can be expected to increase the current density or improve the external quantum efficiency regardless of the chip size. That is, under the premise that the driving current is fixed in the display device 1600 according to the embodiment of the present invention, an inverse relationship between the size of the semiconductor light emitting device 1000 and the current density of the driving current is not established. In the display device 1600 according to the embodiment of the present invention, the current density of the driving current is inversely proportional to the effective light emitting area E of FIG. 10 and the like.
  • the display device 1600 can increase the current density of the driving current regardless of the chip size of the semiconductor light emitting device 1000 , thereby improving the light emitting efficiency of the semiconductor light emitting device 1000 , particularly the external quantum efficiency. can be improved, and as the current density increases, the luminance characteristic can be maintained when the display device expresses low grayscale, and it is not necessary to reduce the chip size of the semiconductor light emitting device while increasing the luminous efficiency while the driving current is fixed, It is possible to reduce the production cost while improving the product yield by lowering the process difficulty.
  • each of the pixels PX of the display device 1600 may be individually driven.
  • each pixel PX may further include a switching unit 1660 .
  • the switching unit 1660 is turned on or off according to the data voltage applied to the data line DL and the scan voltage applied to the scan line SL.
  • the switching unit 1660 may include a thin film transistor Q 1 that performs the on-off operation. 16 illustrates that the switching unit 1660 includes only one thin film transistor Q 1 for convenience of description, but is not limited thereto.
  • the switching unit 1660 may include two or more thin film transistors, a device other than a thin film transistor, or a parasitic capacitor, in response to operating characteristics required for the display device 1600 .
  • the display device 1600 may be implemented to be driven in a passive matrix mode.
  • the display device using the semiconductor light emitting device described above is not limited to the configuration and method of the above-described embodiments, but all or part of each embodiment may be selectively combined so that various modifications may be made. may be

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

반도체 발광 소자 및 이를 포함하는 디스플레이 장치가 개시된다. 본 발명의 실시예에 따른 반도체 발광 소자는, 제1 도전형 반도체층 및 제2 도전형 반도체층; 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 사이에 위치하는 활성층; 상기 제2 도전형 반도체층의 상기 활성층과 이격하여 위치하는 일면에 형성되는 MS(Metal-Semiconductor) 컨택층; 및 제1 도전형 반도체층에 형성되는 제1 금속층 및 상기 MS 컨택층을 커버(cover)하여 형성되는 제2 금속층;을 포함하고, 상기 제2 도전형 반도체층의 일면과 상기 MS 컨택층이 접하는 면적은 상기 활성층의 면적과 다르다.

Description

반도체 발광 소자 및 이를 포함하는 디스플레이 장치
본 발명은 반도체 발광 소자 및 이를 포함하는 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liguid Crystal Display)와 AMOLED(Active Matrix Organic Light Emitting Diodes)로 대표되고 있다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 플렉서블 디스플레이를 구현하여, 상기의 문제점을 해결하는 방안이 제시될 수 있다.
기술의 발전 및 소비자의 대화면, 저전력 및 고해상도 등의 요구에 따라 반도체 발광 소자를 구동하는 구동 전류의 크기가 제한된다. 반도체 발광 소자의 칩 사이즈가 동일하다고 할 때, 구동 전류의 크기가 감소하면서 반도체 발광 소자의 발광 효율에 대한 문제를 야기한다.
본 발명의 일 목적은 구동 전류가 낮아지는 경우 야기될 수 있는 반도체 발광 소자의 발광 효율이 감소하는 문제를 해결할 수 있는 반도체 발광 소자 및 이를 포함하는 디스플레이 장치를 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 발광 소자는, 제1 도전형 반도체층 및 제2 도전형 반도체층; 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 사이에 위치하는 활성층; 상기 제2 도전형 반도체층의 상기 활성층과 이격하여 위치하는 일면에 형성되는 MS(Metal-Semiconductor) 컨택층; 및 상기 제1 도전형 반도체층에 형성되는 제1 금속층 및 상기 MS 컨택층을 커버(cover)하여 형성되는 제2 금속층;을 포함하고, 상기 제2 도전형 반도체층의 일면과 상기 MS 컨택층이 접하는 면적은 상기 활성층의 면적과 다르다.
상기 제2 도전형 반도체층의 일면의 면적은 상기 활성층과 접하는 타면의 면적과 다를 수 있다.
상기 제2 도전형 반도체층은 메사(mesa) 구조로 형성될 수 잇다.
상기 제2 도전형 반도체층의 일면의 면적은 유효발광면적에 대응될 수 있다.
상기 제1 금속층 및 상기 제2 금속층의 수평투영면적이 동일할 수 있다.
상기 제1 금속층 및 상기 제2 금속층의 단면적이 동일할 수 있다.
상기 MS 컨택층은 오믹 컨택(ohmic contact)으로 형성될 수 있다.
상술한 목적을 달성하기 위한 본 발명의 실시예에 따른 디스플레이 장치는, 각각, 데이터 라인(data line) 및 스캔 라인(scan line)에 연결되는 다수의 픽셀을 포함하는 디스플레이 장치에 있어서, 상기 다수의 픽셀은 각각, 반도체 발광 소자를 적어도 하나 이상 포함하는 발광부; 및 상기 반도체 발광 소자로 구동 전류를 공급하는 구동부;를 포함하고, 상기 반도체 발광 소자의 크기와 상기 구동 전류의 전류 밀도 사이에 반비례 관계가 성립되지 않는다.
상기 반도체 발광 소자는, 제1 도전형 반도체층 및 제2 도전형 반도체층; 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 사이에 위치하는 활성층; 상기 제2 도전형 반도체층의 상기 활성층과 이격하여 위치하는 일면에 적층되는 오믹(ohmic contact) 컨택층; 및 상기 제1 도전형 반도체층에 형성되는 제1 금속층 및 상기 오믹 컨택층을 커버(cover)하여 형성되는 제2 금속층;을 포함하고, 상기 제2 도전형 반도체층의 일면과 상기 오믹 컨택층이 접하는 면적은 상기 활성층의 면적과 다를 수 있ㄷ.
상기 제2 도전형 반도체층은 메사(mesa) 구조로 형성될 수 있다.
상기 구동 전류의 전류 밀도는 상기 제2 도전형 반도체층과 상기 오믹 컨택층이 접하는 면적에 반비례할 수 있다.
상기 제1 금속층 및 상기 제2 금속층의 수평투영면적 또는 단면적이 동일할 수 있다.
상기 제1 도전형 반도체층은 제1 영역에 대해 제1 방향으로 제2 영역이 단차를 갖게 형성되고, 상기 활성층은 상기 제2 영역에 형성되고, 상기 제1 영역 및 상기 제2 영역은 면적이 동일할 수 있다.
상기 제1 금속층 및 상기 제2 금속층은 제2 방향으로 대향하여 형성될 수 있다.
상기 다수의 픽셀은 각각, 상기 데이터 라인 및 상기 스캔 라인과 연결되어 상기 구동부의 활성화를 달리하는 스위칭부;를 더 포함할 수 있다.
본 발명에 따른 반도체 발광 소자 및 이를 포함하는 디스플레이 장치에 의하면, 반도체 발광 소자의 칩 사이즈와 무관하게 구동 전류의 전류 밀도를 증가시킬 수 있어, 반도체 발광 소자의 발광 효율, 특히 외부 양자 효율을 개선할 수 있다.
본 발명에 따른 반도체 발광 소자 및 이를 포함하는 디스플레이 장치에 의하면, 전류 밀도의 증가에 따라 디스플레이 장치가 저계조를 표현함에 있어 선형적 휘도 특성을 유지할 수 있다.
본 발명에 따른 반도체 발광 소자 및 이를 포함하는 디스플레이 장치에 의하면, 구동 전류가 고정된 상태에서 발광 효율을 높이면서도 반도체 발광 소자의 칩 사이즈를 줄이지 않아도 되어, 공정 난이도를 낮춰 제품의 수율을 향상시키면서도 생산 비용을 줄일 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법을 나타낸 단면도들이다.
도 7은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 취한 단면도이다.
도 9는 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
도 10은 본 발명의 실시예에 따른 반도체 발광 소자를 정면에서 본 형상을 개념적으로 도시한 도면이다.
도 11은 본 발명의 실시예에 따른 반도체 발광 소자를 위에서 본 형상을 개념적으로 도시한 도면이다.
도 12는 본 발명의 다른 실시예에 따른 반도체 발광 소자를 정면에서 본 형상을 개념적으로 도시한 도면이다.
도 13는 본 발명의 실시예에 따른 제2 도전형 반도체층을 나타내는 도면이다.
도 14는 본 발명의 실시예에 따른 반도체 발광 소자의 외부 양자 효율 및 전류 밀도의 구동 전류와의 관계를 나타내는 그래프이다.
도 15는 일반적인 반도체 발광 소자의 칩 사이즈의 크기에 따른 외부 양자 효율과 구동 전류의 관계를 나타내는 그래프이다.
도 16은 본 발명의 실시예에 따른 디스플레이 장치를 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
이하, 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 도면을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A 부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이며, 도 4는 도 3a의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
본 도면들을 참조하면, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법도 가능하다. 이러한 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 도시에 의하면, 본 예시에서 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
도시에 의하면, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)가 될 수 있다. 보다 구체적으로, 절연성 베이스부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스부재의 바닥부분에 집중적으로 배치되며, 상기 베이스부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 particle 혹은 nano 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며, 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.
도시에 의하면, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(151) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(151) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(151)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전영역에 사용가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자(150)는 전도성 접착층(130) 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(150)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다. 따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다. 따라서, 이러한 경우, HD화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조 방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조 방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법을 나타낸 단면도들이다.
본 도면을 참조하면, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)과 대향하도록 배치한다.
이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head 를 적용하여 열압착될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광 소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법이나 구조는 여러 가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 복수의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분과 전도성을 가지지 않는 부분으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(251) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(251) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(251)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
도시에 의하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
도시에 의하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도시에 의하면, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기 설명과 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 따라서, 반도체 발광 소자에 의하여 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이루는 풀 칼라 디스플레이가 구현될 수 있다.
이상에서 설명된 디스플레이 장치의 배선 기판은 구동 방식, 즉 PM(Passive Matrix) 구동 또는 AM(Active Matrix) 구동에 따라 달리 구현될 수 있다. 예를 들어, AM 구동 방식의 경우, 비정질 실리콘의 박막 트랜지스터(TFT)가 형성된 백플레인(backplane)으로 구현될 수 있다. 이 경우, TFT의 채널 크기 및 배선 저항 등에 따라 개별 화소로 인가되는 구동 전류의 크기가 제한될 수 있다. 구동 전류의 크기가 제한되는 상황에서도, 제품의 소비 전력 및 수명 등의 관계에서 반도체 발광 소자의 발광 효율에 대해 높은 수준의 요구가 존재한다.
이하에서는, 구동 전류가 제한된 조건 하에서도 반도체 발광 소자의 발광 효율을 개선할 수 있는 방안에 대해 설명한다.
도 10은 본 발명의 실시예에 따른 반도체 발광 소자를 정면에서 본 형상을 개념적으로 도시한 도면이고, 도 11은 본 발명의 실시예에 따른 반도체 발광 소자를 위에서 본 형상을 개념적으로 도시한 도면이다.
도 10 및 도 11을 참조하면, 본 발명의 실시예에 따른 반도체 발광 소자(1000)는, 제1 도전형 반도체층(1010), 제2 도전형 반도체층(1020), 활성층(1030), MS 컨택층(Metal-Semiconductor contact layer, 1040), 및 금속층(EELTa, EELTb)을 포함한다.
제1 도전형 반도체층(1010) 및 제2 도전형 반도체층(1020)은 각각, n형 반도체층 및 p형 반도체층일 수 있다. 즉, 제1 도전형 반도체층(1010) 및 제2 도전형 반도체층(1020)은 각각, 성장 기판(GSUB) 상에서 성장된 반도체 결정에 n형 및 p형 불순물을 도핑하여 형성될 수 있다. 성장 기판(GSUB)은 사파이어 기판일 수 있고, 제1 도전형 반도체층(1010) 및 제2 도전형 반도체층(1020)은 각 n형 GaN층 및 p형 GaN층일 수 있다.
도시되지는 않았으나, 성장 기판(GSUB)과 제1 도전형 반도체층(1010) 사이에는 버퍼층이 형성될 수 있다. 버퍼층은 불순물이 도핑되지 않은 GaN로 형성되고, 후술되는 전사 과정에서 성장 기판(GSUB)이 분리되는 때에 활성층(1030)을 보호하는 기능 등을 수행할 수 있다.
도 10 및 도 11은 도 4의 플립 칩 타입(수평형)의 반도체 발광 소자와 같이 제1 도전형 반도체층(1010) 및 제2 도전형 반도체층(1020)이 형성되는 예를 도시하고 있다. 그러나, 이에 한정되지는 않는다. 본 발명의 다른 실시예에 따른 반도체 발광 소자(1000)를 나타내는 도 12에 도시된 바와 같이, 반도체 발광 소자(1000)는 도 9와 같이 수직형 반도체 발광 소자이고, 제1 도전형 반도체층(1010) 및 제2 도전형 반도체층(1020)은 각각, 도 9의 n형 반도체층(253) 및 p형 반도체층(255)과 같이 형성될 수 있다.
다만, 이하에서는 설명의 편의를 위해, 달리 언급하지 않는 한, 플립 칩 타입의 예를 위주로 기술되고, 이는 수직형 반도체 발광 소자의 경우에도 그대로 적용될 것이다.
계속해서 도 10 및 도 11을 참조하면, 제1 도전형 반도체층(1010)의 일면은 동일한 면적의 제1 영역 및 제2 영역으로 구분될 수 있다. 제1 도전형 반도체층(1010)은 제1 영역 및 제2 영역은 서로 단차를 갖도록 형성될 수 있다. 예를 들어, 단차는 약 0.5~2μm 정도일 수 있다. 예를 들어, 성장 기판(GSUB) 상에 동일 면적의 제1 도전형 반도체층(1010), 활성층(1030) 및 제2 도전형 반도체층(1020)이 순차적으로 적층된 후, 제1 도전형 반도체층(1010)의 제1 영역에 해당하는 부분을 식각하여 노출되게 함으로써 단차가 형성될 수 있다.
제1 도전형 반도체층(1010) 및 제2 도전형 반도체층(1020) 사이에 위치하여 빛을 발광하는 활성층(1030)은, 제1 도전형 반도체층(1010)의 일면의 일부에 형성될 수 있는데, 예를 들어, 제1 영역보다 단차 만큼 높게 형성되는 제2 영역에 위치할 수 있다.
제2 도전형 반도체층(1020)의 일면의 면적은 제2 도전형 반도체층(1020)이 활성층(1030)과 접하는 제2 도전형 반도체층(1020)의 타면의 면적과 다를 수 있다. 제2 도전형 반도체층(1020)의 타면은 활성층(1030)과 동일하거나 유사한 면적으로 형성될 수 있다. 예를 들어, 제2 도전형 반도체층(1020)은 메사(mesa) 구조로 구현될 수 있다. 특히, 본 발명의 실시예에 따른 제2 도전형 반도체층(1020)은 도 13과 같이, 상단부(1022) 및 하단부(1024)을 포함하고, 하단부(1024)의 단면적이 상단부(1022)의 단면적보다 넓은 메사 구조로 형성될 수 있다.
상단부(1022)의 면적 및 높이(또는 하단부(1024)의 높이)는 후술되는 유효발광 면적(E)이 상단부(1022)의 면적에 대응되어 형성되는데 작용하는, 제2 도전형 반도체층(1020)의 측면 방향(수평 방향)으로의 면저항과의 관계에서 설정될 수 있다. 예를 들어, 상단부(1022)의 면적이 좁아질수록 제2 도전형 반도체층(1020)의 측면 방향의 면저항이 커지게 되어, 유효발광 면적(E)은 상단부(1022)의 면적과 동일하거나 유사한 면적으로 형성될 수 있다.
이러한 메사 구조는 제2 도전형 반도체층(1020)이 형성된 후, 제2 도전형 반도체층(1020)의 일면에 제2 도전형 반도체층(1020)의 타면보다 좁은 면적의 포토 레지스터를 형성한 후 이를 식각하여 형성할 수 있다.
다만, 이에 한정되는 것은 아니다. 본 발명의 실시예에 따른 제2 도전형 반도체층(1020)은, 그 일면과 MS 컨택층(1040)이 접하는 면적은 활성층(1030)의 면적과 다를 수 있는 다양한 형상으로 형성될 수 있다. 예를 들어, 제2 도전형 반도체층(1020)은 밑면이 윗면보다 넓은 각뿔대 형상으로 형성될 수 있다.
계속해서 도 10 및 도 11을 참조하면, MS 컨택층(1040)은 제2 도전형 반도체층(1020)의 일면에 형성된다. 예를 들어, 제2 도전형 반도체층(1020)이 도 13의 메사 구조로 형성되는 경우, MS 컨택층(1040)은 메사 구조의 상단부(1022)의 상부면에 형성될 수 있다. 이 경우, 제2 도전형 반도체층(1020)의 일면과 MS 컨택층(1040)이 접하는 면적은 메사 구조의 상단부(1022)의 상부면의 면적과 동일하고 활성층(1030)의 면적과 다르다.
MS 컨택층(1040)은 인접하는 반도체층과 금속층이 함유하는 물질을 조절하여 형성되거나 별도의 레이어로 적층되어 형성될 수 있다. 예를 들어, 제2 도전형 반도체층(1020)이 p형 반도체층인 경우, MS 컨택층(1040)은 제2 도전형 반도체층(1020) 상에 ITO, 또는 오믹 메탈(예를 들어, Pt, Pd, NiAu합금 등)을 적층하여 오믹 컨택(ohmic contact)을 형성함으로써 구현될 수 있다.
금속층(EELTa, EELTb)은 제1 도전형 반도체층(1010)에 형성되는 제1 금속층(EELTa) 및 MS 컨택층(1040)을 커버(cover)하여 형성되는 제2 금속층(EELTb)을 포함한다. 제1 도전형 반도체층(1010)이 n형 반도체층이고 제1 금속층(EELTa)이 Ti, Cr 등을 포함하는 경우, 추가적인 구조 없이 오믹 컨택이 형성될 수 있다.
제2 금속층(EELTb)은 MS 컨택층(1040)을 커버하고 나아가 MS 컨택층(1040)의 주변 영역에 더 형성될 수 있다. 예를 들어, 제2 도전형 반도체층(1020)이 도 13과 같은 메사 구조로 형성되는 경우, 제2 금속층(EELTb)은 MS 컨택층(1040) 및 상단부(1022)의 측벽, 그리고 하단부(1024)의 상부면의 일부 또는 전부를 커버하여 적층될 수 있다.
이때, 도 11에 도시되는 바와 같이, 위에서 봤을 때의 제1 금속층(EELTa) 및 제2 금속층(EELTb)의 면적, 즉 수평투영면적이 동일할 수 있다. 또는, 제2 도전형 반도체층(1020)과 같이 메사 구조를 갖는 제2 금속층(EELTb) 전체의 단면적은 제1 금속층(EELTa)의 단면적과 동일할 수 있다. 즉, 반도체 발광 소자(1000)의 발광 효율이 최적화될 수 있는 구동 전류의 전류 밀도를 설정함에 있어, 칩 사이즈를 일정 크기로 유지할 수 있으므로, 금속층 등 다른 구성 요소의 크기 또한 일정 크기로 유지될 수 있다.
본 발명의 실시예에 따른 반도체 발광 소자(1000)는 상기와 같은 구조로 구현되어, 반도체 발광 소자(1000)에 대한 구동 전류가 제한된 조건 하에, 반도체 발광 소자(1000)의 칩 사이즈와 무관하게, 반도체 발광 소자(1000)의 발광 효율을 개선할 수 있다. 예를 들어, 구동 전류의 크기가 동일한 상태에서 반도체 발광 소자(1000)의 칩 사이즈와 반도체 발광 소자(1000)에 대한 구동 전류가 반비례 비례가 성립되지 않는다. 즉, 반도체 발광 소자(1000)의 칩 사이즈를 유지하면서도, 반도체 발광 소자(1000)의 유효발광 면적(E)을 조율하여 구동 전류의 전류 밀도를 조율할 수 있다. 이에 대하여 더 자세히 설명한다.
도 14는 일반적인 반도체 발광 소자의 외부 양자 효율 및 전류 밀도의 구동 전류와의 관계를 나타내는 그래프이다.
도 14를 참조하면, 일반적인 반도체 발광 소자의 칩 사이즈가 고정된 값을 갖는 상황에서, 반도체 발광 소자에 공급되는 구동전류에 따라 전류밀도와 외부 양자 효율의 관계를 다음과 같이 3구간으로 구분하여 나타낼 수 있다.
첫 번째 구간(↘) 동안, 반도체 발광 소자에 공급되는 구동 전류가 인가됨에 따라 구동 전류의 전류 밀도도 증가되고, 마찬가지로 외부 양자 효율도 증가될 것이다.
도 10 등의 활성층(1030)에서의 외부 양자 효율은 동일한 에너지가 주어졌을 때의 휘도 값에 대응될 수 있다. 즉, 외부 양자 효율이 높으면 동일한 에너지 하에서 휘도 값이 높은 것을 의미하고, 따라서 이를 구비하는 디스플레이 장치의 소비 전력을 줄이고, 수명이 증가될 수 있다. 참고로, 외부 양자 효율은, 반도체 발광 소자의 기판, 전극, 및 유기 물질 등에 따라 달라질 수도 있으나, 본원에서는 구동 전류와의 관계에 한해 설명된다.
두 번째 구간(♭)에서 외부 양자 효율의 피크값(최대값)이 존재한다. 즉, 구동 전류가 증가하더라도 두 번째 구간(♭) 중 임의의 지점에서 외부 양자 효율을 감소하기 시작한다. 그 후 세 번째(♩) 구간에는 구동 전류가 증가하더라도 외부 양자 효율이 일괄적으로 감소한다. 따라서, 저전력 특성을 구현하기 위해서 구동 전류는 두 번째 구간(♭)에 해당하는 값으로 설정되어야 할 것이다.
그런데, 전술한 구동 전류의 제한에 의해, 즉 구동 전류의 크기가 매우 작은 값으로 제한됨으로써, 구동 전류 값이 첫 번째 구간(↘)에 위치하게 설정될 수 있다. 반도체 발광 소자가 두 번째 구간(♭)이 아닌, 첫 번째 구간(↘)에서 동작하므로, 반도체 발광 소자의 발광 효율이 감소될 수 있다. 이때, 반도체 발광 소자(1000)의 칩 사이즈를 줄여 비록 구동 전류의 크기가 제한되더라도 반도체 발광 소자가 두 번째 구간(♭)에서 동작하도록 제어할 수 있다.
이는 외부 양자 효율이 반도체 발광 소자의 칩 사이즈에 따라 구동 전류의 전류 밀도에 대해 다른 값을 갖기 때문이다.
도 15는 일반적인 반도체 발광 소자의 칩 사이즈의 크기에 따른 외부 양자 효율과 구동 전류의 관계를 나타내는 그래프이다.
도 14 및 도 15를 참조하면, 칩 사이즈가 작은 경우(A), 칩 사이즈가 큰 경우(B) 보다 특정 전류값 이하에서는 외부 양자 효율의 값이 커지는 구간이 발생 할 수 있다. 따라서, 반도체 발광 소자의 칩 사이즈를 줄이는 경우, 비록 구동 전류의 크기가 제한되더라도, 반도체 발광 소자는 두 번째 구간(♭)에서 동작하여, 그 발광 효율을 최적화할 수 있다.
그런데, 반도체 발광 소자(1000)의 칩 사이즈는 전술된 전사 과정에서의 공정 난이도를 증가시키고 결국 수율의 문제를 야기할 수 있다.
본 발명의 실시예에 따른 반도체 발광 소자(1000)는 전술된 구조로 구비됨으로써, 그 칩 사이즈를 유지하면서도 발광 효율을 최적화할 수 있다.
다시 도 10을 참조하면, 유효발광면적(E)은 제2 도전형 반도체층(1020)의 일면과 MS 컨택층(1040)이 접하는 면적에 대응하여 설정될 수 있다. 제2 도전형 반도체층(1020)이 도 13과 같이 메사 구조로 형성될 경우, 제2 도전형 반도체층(1020)의 평균 두께가 감소됨으로써, 제2 도전형 반도체층(1020)의 측면 방향(수평 방향)으로의 면저항이 증가하게 된다.
따라서, 구동 전류는 제2 도전형 반도체층(1020)의 측면 방향으로 흐르지 못해 유효발광면적(E)은 제2 도전형 반도체층(1020)과 MS 컨택층(1040)이 접하는 면적만큼만 형성된다. 즉, 유효발광면적(E)은 제2 도전형 반도체층(1020)과 MS 컨택층(1040)이 접하는 면적, 즉 메사 구조 중 상단부(1022)의 상부면의 면적에 대응되어 형성될 수 있다.
이때, 제2 도전형 반도체층(1020)의 하단부(1024)의 측벽 높이(t)에 따라 제2 도전형 반도체층(1020)의 측면 방향으로의 면저항을 조율할 수 있고, 이에 따라 유효발광면적(E)이 요구되는 크기로 정확히 형성되게 할 수 있다.
이에 따라, 칩 사이즈의 축소에 따른 공정 마진이 감소하는 리스크 방지할 수 있다. 즉, 전술된 바와 같이, 반도체 발광 소자(1000)의 각 구성 요소의 크기를 유지하면서, 구동 전류가 그 크기의 제한에도 불구하고 도 14의 그래프 상 두 번째 구간(♭)에서 동작하게 할 수 있다. 예를 들어, 반도체 제2 금속층(EELTb)이 제1 금속층(EELTa)과 동일하거나 유사한 크기로 형성될 수 있다.
따라서, 본 발명의 실시예에 따른 반도체 발광 소자(1000)는 구동 전류가 고정된 상태에서 발광 효율을 높이면서도 위해 반도체 발광 소자의 칩 사이즈를 줄이지 않아도 되어, 공정 난이도를 낮춰 제품의 수율을 향상시키면서도 생산 비용을 줄일 수 있다.
도 16은 본 발명의 실시예에 따른 디스플레이 장치를 나타내는 도면이다.
도 16을 참조하면, 본 발명의 실시예에 따른 디스플레이 장치(1600)는 데이터 라인(data line, DL) 및 스캔 라인(scan line, SL)에 연결되는 픽셀(PX)을 다수 포함한다. 도 16은 편의 상 하나의 픽셀(PX)만을 도시하였으나, 동일한 구조의 픽셀이 어레이의 형태로 다수 형성될 것이다.
데이터 라인(DL)으로 인가되는 데이터 신호가 다수의 컬러 신호를 포함하는 경우, 픽셀(PX)은 다수의 컬러 신호 중 하나에 대응되는 컬러를 나타낼 수 있다. 예를 들어, 본 발명의 실시예에 따른 디스플레이 장치(1600)가 R(Red), G(Green), B(Blue)의 컬러 신호로 이미지를 디스플레이하는 경우, 각각 R, G, B 중 하나를 나타내는 3개의 픽셀(PX)에 의해 디스플레이되는 이미지의 한 점의 디지털 값이 결정될 수 있다.
픽셀(PX)은 발광부(1620) 및 구동부(1640)를 포함한다.
발광부(1620)는 전술된 반도체 발광 소자(1000)를 적어도 하나 이상 포함하고, 대응되는 컬러로 발광한다. 이때, 반도체 발광 소자(1000) 자체가 대응되는 컬러를 발광하거나, 디스플레이 장치(1600)에 구비되는 별도의 컬러 필터에 의해 대응되는 컬러를 나타낼 수 있다.
반도체 발광 소자(1000)는 하나의 픽셀(PX)에 대해, 하나 또는 다수로 구비될 수 있다. 예를 들어, 하나의 픽셀(PX)에 대해, 4개의 반도체 발광 소자(1000)가 구비될 수 있다. 이때, 4개의 반도체 발광 소자(1000)는 픽셀(PX) 내에서 서로 등간격이 되도록 위치할 수 있다.
구동부(1640)는 반도체 발광 소자(1000)로 구동 전류를 공급한다. 구동부(1640)는 박막 트랜지스터(Q 2) 및 커패시터(C)를 포함할 수 있다. 다만, 이에 한정되는 것은 아니고 디스플레이 장치(1600)에 요구되는 동작 특성에 대응되어 다양한 형태로 구현될 수 있다.
전술된 바와 같이, 반도체 발광 소자(1000)가 칩 사이즈와 무관하게 전류 밀도의 증가 또는 외부 양자 효율의 개선을 기대할 수 있다. 즉, 본 발명의 실시예에 따른 디스플레이 장치(1600)에서 구동 전류가 고정된 전제 하에, 반도체 발광 소자(1000)의 크기와 구동 전류의 전류 밀도 사이에 반비례 관계가 성립되지 않는다. 본 발명의 실시예에 따른 디스플레이 장치(1600)에서 구동 전류의 전류 밀도는 도 10 등의 유효발광면적(E)에 반비례한다.
따라서, 본 발명에 따른 디스플레이 장치(1600)는 반도체 발광 소자(1000)의 칩 사이즈와 무관하게 구동 전류의 전류 밀도를 증가시킬 수 있어, 반도체 발광 소자(1000)의 발광 효율, 특히 외부 양자 효율을 개선할 수 있고, 전류 밀도가 커짐에 따라 디스플레이 장치가 저계조를 표현함에 있어 휘도 특성을 유지할 수 있으며, 구동 전류가 고정된 상태에서 발광 효율을 높이면서도 반도체 발광 소자의 칩 사이즈를 줄이지 않아도 되어, 공정 난이도를 낮춰 제품의 수율을 향상시키면서도 생산 비용을 줄일 수 있다.
계속해서 도 16을 참조하면, 본 발명의 실시예에 따른 디스플레이 장치(1600)의 픽셀(PX) 각각은 개별적으로 구동될 수 있다. 이를 위해, 각각의 픽셀(PX)은 스위칭부(1660)를 더 포함할 수 있다. 스위칭부(1660)는 데이터 라인(DL)으로 인가되는 데이터 전압과 스캔 라인(SL)으로 인가되는 스캔 전압에 따라 온(on) 또는 오프(off)된다.
스위칭부(1660)는 상기의 온-오프 동작을 수행하는 박막 트랜지스터(Q 1)를 포함할 수 있다. 도 16은 설명의 편의를 위해 스위칭부(1660)가 하나의 박막 트랜지스터(Q 1)만을 구비하는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 스위칭부(1660)는 디스플레이 장치(1600)에 요구되는 동작 특성에 대응되어, 2개 이상의 박막 트랜지스터를 포함하거나, 박막 트랜지스터가 아닌 다른 소자를 포함하거나, 기생 커패시터 등을 포함할 수 있다.
디스플레이 장치(1600)는 도 16과 달리 패시브 매트릭스 모드로 구동되도록 구현될 수도 있다.
이상에서 설명한 반도체 발광 소자를 이용한 디스플레이 장치는 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.

Claims (15)

  1. 제1 도전형 반도체층 및 제2 도전형 반도체층;
    상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 사이에 위치하는 활성층;
    상기 제2 도전형 반도체층의 상기 활성층과 이격하여 위치하는 일면에 형성되는 MS(Metal-Semiconductor) 컨택층; 및
    상기 제1 도전형 반도체층에 형성되는 제1 금속층 및 상기 MS 컨택층을 커버(cover)하여 형성되는 제2 금속층;을 포함하고,
    상기 제2 도전형 반도체층의 일면과 상기 MS 컨택층이 접하는 면적은 상기 활성층의 면적과 다른 반도체 발광 소자.
  2. 제1항에 있어서,
    상기 제2 도전형 반도체층의 일면의 면적은 상기 활성층과 접하는 타면의 면적과 다른 반도체 발광 소자.
  3. 제1항에 있어서,
    상기 제2 도전형 반도체층은 메사(mesa) 구조로 형성되는 반도체 발광 소자.
  4. 제1항에 있어서,
    상기 제2 도전형 반도체층의 일면의 면적은 유효발광면적에 대응되는 반도체 발광 소자.
  5. 제1항에 있어서,
    상기 제1 금속층 및 상기 제2 금속층의 수평투영면적이 동일한 반도체 발광 소자.
  6. 제1항에 있어서,
    상기 제1 금속층 및 상기 제2 금속층의 단면적이 동일한 반도체 발광 소자.
  7. 제1항에 있어서,
    상기 MS 컨택층은 오믹 컨택(ohmic contact)으로 형성되는 반도체 발광 소자.
  8. 각각, 데이터 라인(data line) 및 스캔 라인(scan line)에 연결되는 다수의 픽셀을 포함하는 디스플레이 장치에 있어서,
    상기 다수의 픽셀은 각각,
    반도체 발광 소자를 적어도 하나 이상 포함하는 발광부; 및
    상기 반도체 발광 소자로 구동 전류를 공급하는 구동부;를 포함하고,
    상기 반도체 발광 소자의 크기와 상기 구동 전류의 전류 밀도 사이에 반비례 관계가 성립되지 않는 디스플레이 장치.
  9. 제8항에 있어서,
    상기 반도체 발광 소자는,
    제1 도전형 반도체층 및 제2 도전형 반도체층;
    상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 사이에 위치하는 활성층;
    상기 제2 도전형 반도체층의 상기 활성층과 이격하여 위치하는 일면에 적층되는 오믹(ohmic contact) 컨택층; 및
    상기 제1 도전형 반도체층에 형성되는 제1 금속층 및 상기 오믹 컨택층을 커버(cover)하여 형성되는 제2 금속층;을 포함하고,
    상기 제2 도전형 반도체층의 일면과 상기 오믹 컨택층이 접하는 면적은 상기 활성층의 면적과 다른 디스플레이 장치.
  10. 제9항에 있어서,
    상기 제2 도전형 반도체층은 메사(mesa) 구조로 형성되는 디스플레이 장치.
  11. 제9항에 있어서,
    상기 구동 전류의 전류 밀도는 상기 제2 도전형 반도체층과 상기 오믹 컨택층이 접하는 면적에 반비례하는 디스플레이 장치.
  12. 제9항에 있어서,
    상기 제1 금속층 및 상기 제2 금속층의 수평투영면적 또는 단면적이 동일한 디스플레이 장치.
  13. 제9항에 있어서,
    상기 제1 도전형 반도체층은 제1 영역에 대해 제1 방향으로 제2 영역이 단차를 갖게 형성되고,
    상기 활성층은 상기 제2 영역에 형성되고,
    상기 제1 영역 및 상기 제2 영역은 면적이 동일한 디스플레이 장치.
  14. 제9항에 있어서,
    상기 제1 금속층 및 상기 제2 금속층은 제2 방향으로 대향하여 형성되는 디스플레이 장치.
  15. 제8항에 있어서,
    상기 다수의 픽셀은 각각,
    상기 데이터 라인 및 상기 스캔 라인과 연결되어 상기 구동부의 활성화를 달리하는 스위칭부;를 더 포함하는 디스플레이 장치.
PCT/KR2020/014531 2020-10-22 2020-10-22 반도체 발광 소자 및 이를 포함하는 디스플레이 장치 WO2022085825A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020237012988A KR20230070473A (ko) 2020-10-22 2020-10-22 반도체 발광 소자 및 이를 포함하는 디스플레이 장치
PCT/KR2020/014531 WO2022085825A1 (ko) 2020-10-22 2020-10-22 반도체 발광 소자 및 이를 포함하는 디스플레이 장치
US18/032,594 US20230395768A1 (en) 2020-10-22 2020-10-22 Semiconductor light-emitting device and display apparatus comprising same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/014531 WO2022085825A1 (ko) 2020-10-22 2020-10-22 반도체 발광 소자 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2022085825A1 true WO2022085825A1 (ko) 2022-04-28

Family

ID=81290539

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/014531 WO2022085825A1 (ko) 2020-10-22 2020-10-22 반도체 발광 소자 및 이를 포함하는 디스플레이 장치

Country Status (3)

Country Link
US (1) US20230395768A1 (ko)
KR (1) KR20230070473A (ko)
WO (1) WO2022085825A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083035A (ko) * 2013-12-27 2016-07-11 럭스뷰 테크놀로지 코포레이션 내부적으로 한정된 전류 주입 영역을 갖는 led
WO2016125344A1 (ja) * 2015-02-03 2016-08-11 ソニー株式会社 発光ダイオード
WO2018174434A1 (ko) * 2017-03-23 2018-09-27 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
KR20190012853A (ko) * 2017-07-28 2019-02-11 엘지이노텍 주식회사 반도체 소자
KR20190109848A (ko) * 2018-03-19 2019-09-27 엘지이노텍 주식회사 반도체 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083035A (ko) * 2013-12-27 2016-07-11 럭스뷰 테크놀로지 코포레이션 내부적으로 한정된 전류 주입 영역을 갖는 led
WO2016125344A1 (ja) * 2015-02-03 2016-08-11 ソニー株式会社 発光ダイオード
WO2018174434A1 (ko) * 2017-03-23 2018-09-27 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
KR20190012853A (ko) * 2017-07-28 2019-02-11 엘지이노텍 주식회사 반도체 소자
KR20190109848A (ko) * 2018-03-19 2019-09-27 엘지이노텍 주식회사 반도체 소자

Also Published As

Publication number Publication date
US20230395768A1 (en) 2023-12-07
KR20230070473A (ko) 2023-05-23

Similar Documents

Publication Publication Date Title
WO2017142315A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2017126762A1 (en) Display device using semiconductor light emitting device
WO2017007215A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2015133709A1 (en) Display device using semiconductor light emitting device
WO2019151550A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2017073865A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2018135704A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020179989A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2016122125A1 (en) Display device using semiconductor light emitting devices and method for manufacturing the same
WO2020166777A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021107270A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020096314A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020175756A1 (ko) 반도체 발광 소자를 디스플레이 패널에 조립하는 조립 장치
WO2016186376A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2016186328A1 (en) Display device using semiconductor light emitting diode
WO2020256250A1 (ko) 마이크로 엘이디를 이용한 디스플레이 장치
WO2020159046A1 (en) Semiconductor light emitting element, manufacturing method thereof, and display device including the same
WO2020085640A1 (ko) 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
WO2020009262A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2018182108A1 (en) Display device using semiconductor light emitting device
WO2016195165A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020036385A1 (en) Display device using semiconductor light emitting diode and method for manufacturing the same
WO2020251070A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2020009275A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020013379A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20958776

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20237012988

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18032594

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20958776

Country of ref document: EP

Kind code of ref document: A1