WO2022071010A1 - 高周波モジュールおよび通信装置 - Google Patents

高周波モジュールおよび通信装置 Download PDF

Info

Publication number
WO2022071010A1
WO2022071010A1 PCT/JP2021/034466 JP2021034466W WO2022071010A1 WO 2022071010 A1 WO2022071010 A1 WO 2022071010A1 JP 2021034466 W JP2021034466 W JP 2021034466W WO 2022071010 A1 WO2022071010 A1 WO 2022071010A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
amplifier circuit
power amplifier
high frequency
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/034466
Other languages
English (en)
French (fr)
Inventor
孝治 降谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN202180049996.3A priority Critical patent/CN116235292A/zh
Publication of WO2022071010A1 publication Critical patent/WO2022071010A1/ja
Priority to US18/157,871 priority patent/US12341548B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21103—An impedance adaptation circuit being added at the input of a power amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21139—An impedance adaptation circuit being added at the output of a power amplifier stage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present invention relates to a high frequency module and a communication device.
  • a module board, a low noise amplifier, a power amplifier and a switch IC mounted on one main surface of the module board, and a plurality of ceramics mounted on the other main surface of the module board are laminated.
  • a module including a low temperature co-fired ceramic component having the above structure is disclosed. With such a configuration, the module can be miniaturized.
  • a metal via penetrating the laminated substrate may be connected to such a component to dissipate heat through the metal via.
  • a metal via penetrating the laminated substrate may be connected to such a component to dissipate heat through the metal via.
  • the laminated substrate a plurality of layers are laminated, and the length of the metal via penetrating the plurality of layers tends to be long. That is, the heat dissipation path tends to be long, and there is a possibility that sufficient heat dissipation cannot be obtained.
  • an object of the present invention is to provide a high frequency module and a communication device capable of improving the heat dissipation of the laminated substrate.
  • the high-frequency module comprises a laminated substrate in which a plurality of layers are laminated and has a first main surface and a second main surface, a first semiconductor element, a second semiconductor element, and a metal layer.
  • the first main surface is provided with a first recess
  • the first semiconductor element is mounted on the bottom surface of the first recess
  • the second semiconductor element is mounted on the first main surface so as to straddle the first recess.
  • the first semiconductor element is connected to a metal via penetrating from the bottom surface of the first recess to the second main surface, and the metal layer straddles the first recess between the first semiconductor element and the second semiconductor element. It is provided as follows.
  • the communication device includes an RF signal processing circuit that processes high-frequency signals transmitted and received by an antenna, and the above-mentioned high-frequency module that propagates high-frequency signals between the antenna and the RF signal processing circuit. ..
  • the heat dissipation of the laminated substrate can be improved.
  • FIG. 1A is an external perspective view showing an example of a high frequency module according to an embodiment.
  • FIG. 1B is a cross-sectional view showing an example of a high frequency module according to an embodiment.
  • FIG. 1C is a cross-sectional view showing another example of the high frequency module according to the embodiment.
  • FIG. 2 is a circuit configuration diagram showing a first example of the communication device according to the embodiment.
  • FIG. 3 is a circuit configuration diagram showing an example of the bias adjusting circuit according to the embodiment.
  • FIG. 4 is a circuit configuration diagram showing a second example of the communication device according to the embodiment.
  • FIG. 5 is a circuit configuration diagram showing a third example of the communication device according to the embodiment.
  • FIG. 6 is a circuit configuration diagram showing a fourth example of the communication device according to the embodiment.
  • the upper surface of the paper surface such as elements, substrates and layers is referred to as a top surface
  • the lower surface of the paper surface is referred to as a bottom surface
  • the lower surface of the concave surface is referred to as a bottom surface.
  • FIG. 1A is an external perspective view showing an example of the high frequency module 1 according to the embodiment.
  • FIG. 1B is a cross-sectional view showing an example of the high frequency module 1 according to the embodiment.
  • the high frequency module 1 is, for example, a module for processing (for example, amplification, etc.) a high frequency signal.
  • the high frequency module 1 includes a laminated substrate 30, a first semiconductor element 10, a second semiconductor element 20, a mounting component 60, a mold layer 70, and a shield layer 80. To prepare for. In FIG. 1A, the mold layer 70 and the shield layer 80 are made transparent.
  • the laminated substrate 30 is formed by laminating a plurality of layers and has a first main surface 31 and a second main surface 32.
  • Examples of the laminated substrate 30 include a low temperature co-fired ceramics (LTCC) substrate in which a plurality of dielectric layers are laminated, a high temperature co-fired ceramics (HTCC) substrate, and the like.
  • LTCC low temperature co-fired ceramics
  • HTCC high temperature co-fired ceramics
  • RDL redistribution layer
  • the first main surface 31 is provided with a terminal for mounting a component or the like on the high frequency module 1
  • the second main surface 32 is provided with a terminal for mounting the high frequency module 1 on a mother board or the like.
  • the first main surface 31 is provided with a first recess 40 and a second recess 50.
  • the second recess 50 is shallower than the first recess 40.
  • the depth refers to the size along the thickness direction of the laminated substrate 30 (the direction orthogonal to the first main surface 31 and the second main surface 32 of the laminated substrate 30).
  • conductors for example, conductor film, metal vias, terminals, etc.
  • Al, Cu, Au, Ag, or a metal containing an alloy thereof as a main component is used.
  • the first semiconductor element 10 is substantially parallel to the bottom surface of the first recess 40 provided on the first main surface 31 of the laminated substrate 30 (the surface of the first main surface 31 of the laminated substrate 30 where the first recess 40 is not provided). It is an element mounted on a surface).
  • the first semiconductor element 10 is mounted on a terminal or a conductor film provided in the first recess 40 by a solder bump or the like.
  • the first semiconductor element 10 includes a power amplifier circuit.
  • the power amplifier circuit included in the first semiconductor element 10 is also referred to as a first power amplifier circuit.
  • the first semiconductor element 10 has a compound semiconductor substrate.
  • the first semiconductor element 10 may include a first power amplifier circuit. ..
  • the compound semiconductor substrate is composed of, for example, at least one of GaAs, SiGe, and GaN.
  • the first power amplifier circuit excellent in amplification performance and noise performance can be realized by the first semiconductor element 10. Since the power amplifier circuit is a circuit that easily generates heat, it can be said that the first semiconductor element 10 is an element that easily generates heat. Alternatively, since the compound semiconductor substrate has poor heat dissipation, it can be said that the first semiconductor element 10 is an element that easily generates heat.
  • the first semiconductor element 10 is connected to a metal via 33 penetrating from the bottom surface of the first recess 40 to the second main surface 32.
  • the metal via 33 is connected to a ground terminal provided on the second main surface 32.
  • the metal vias 33 may not be integrally formed, and may be formed by connecting the metal vias formed for each layer of the laminated substrate 30 to each other. Since the thickness of the portion of the laminated substrate 30 where the first recess 40 is provided is reduced by the depth of the first recess 40, the metal via 33 penetrating from the bottom surface of the first recess 40 to the second main surface 32. Is shortened by that amount.
  • the second semiconductor element 20 is an element mounted on the first main surface 31 of the laminated substrate 30 so as to straddle the first recess 40 on which the first semiconductor element 10 is mounted.
  • the second semiconductor element 20 may be mounted so as to cover all the first recesses 40 when the high frequency module 1 is viewed from above (when the laminated substrate 30 is viewed from the first main surface 31 side). However, it may be mounted so as to cover a part of the first recess 40. In other words, when the high frequency module 1 is viewed from above, the first recess 40 may be completely blocked by the second semiconductor element 20 so that it cannot be seen, or a part of the first recess 40 may be invisible. It may be in a state where it can be seen protruding from the semiconductor element 20.
  • the second semiconductor element 20 includes at least one of a low noise amplifier circuit, a switch circuit, and a control circuit.
  • the second semiconductor element 20 has a Si semiconductor substrate, and for example, by forming at least one of a low noise amplifier circuit, a switch circuit, and a control circuit on the Si semiconductor substrate, the second semiconductor element 20 is a low noise amplifier circuit. It may include at least one of a switch circuit and a control circuit.
  • the Si semiconductor substrate may be an SOI substrate formed by an SOI (Silicon On Insulator) process, or may be a substrate using CMOS (Complementary Metal Oxide Semiconductor) that does not include an insulating film. This makes it possible to manufacture the second semiconductor element 20 at low cost.
  • the second semiconductor element 20 is an element that is less likely to generate heat.
  • the Si semiconductor substrate has better heat dissipation than the compound semiconductor substrate, it can be said that the second semiconductor element 20 is an element that does not easily generate heat.
  • the metal layer 90 is provided between the first semiconductor element 10 and the second semiconductor element 20 so as to straddle the first recess 40.
  • the metal layer 90 is provided so as to straddle the first recess 40, and the second semiconductor element 20 straddles the first recess 40 and the metal layer 90. Is implemented in.
  • the metal layer 90 can be provided between the first semiconductor element 10 and the second semiconductor element 20 so as to straddle the first recess 40.
  • the metal layer 90 is sandwiched between the first semiconductor element 10 and the second semiconductor element 20.
  • the metal layer 90 may be provided so as to cover the entire first recess 40, or may be provided so as to cover a part of the first recess 40.
  • the first recess 40 may be completely blocked by the metal layer 90 so that it cannot be seen, or a part of the first recess 40 is formed from the metal layer 90. It may be in a state where it can be seen protruding. Further, for example, the metal layer 90 is connected to the ground.
  • the second semiconductor element 20 is connected to the metal layer 90 via a metal via 91 provided between the bottom surface of the second semiconductor element 20 and the top surface of the metal layer 90.
  • the bottom surface of the second semiconductor element 20 is the surface of the second semiconductor element on the first main surface 31 side
  • the top surface of the metal layer 90 is the surface of the metal layer 90 on the second semiconductor element 20 side. Since the metal layer 90 is connected to the ground, the heat generated by the second semiconductor element 20 can be dissipated to the ground.
  • the laminated substrate 30 is formed at least inside the laminated substrate 30 and has a conductor that electrically connects the first semiconductor element 10 and the second semiconductor element 20.
  • the laminated substrate 30 extends from the inside of the laminated substrate 30 to the bottom surface of the first recess 40 as the conductor, and is connected to the terminal of the first semiconductor element 10 at the bottom surface of the first recess 40, and the conductor film 35.
  • It has a metal via 36 that is connected to the conductor film 35 inside the laminated substrate 30, extends from the conductor film 35 to the first main surface 31, and is connected to the terminal of the second semiconductor element 20 on the first main surface 31.
  • the conductor enables information or signals to be exchanged between the first semiconductor element 10 and the second semiconductor element 20.
  • the mounting component 60 is a surface substantially parallel to the bottom surface of the second recess 50 provided on the first main surface 31 of the laminated board 30 (the surface of the first main surface 31 of the laminated board 30 where the second recess 50 is not provided). ) Is a component mounted. For example, solder is printed on the bottom surface of the second recess 50 by a metal mask, and the mounting component 60 is mounted on the bottom surface of the second recess 50 by soldering.
  • the mounting component 60 is an inductor or a capacitor constituting a matching circuit connected to an amplifier circuit or the like, a bypass capacitor connected to a control circuit 141 described later, a capacitor for DC cutting, or the like. Many of such components are relatively large in size, and the mounting component 60 has a thickness larger than that of the second semiconductor element 20.
  • the mold layer 70 seals at least the second semiconductor element 20.
  • the mold layer 70 has a first mold layer 71 and a second mold layer 72.
  • the first mold layer 71 seals the first semiconductor element 10.
  • the first mold layer 71 is a surface on the top surface of the first semiconductor element 10 (a surface opposite to the surface on the bottom surface side of the first recess 40 of the first semiconductor element 10, and is the second surface of the first semiconductor element 10. It covers the entire first semiconductor element 10 including the surface on the semiconductor element 20 side).
  • the resin member to be the first mold layer 71 is injected into the first recess 40 until the top surface of the first semiconductor element 10 becomes invisible. Then, the first semiconductor element 10 can be sealed so as to cover the top surface of the first semiconductor element 10 by the first mold layer 71.
  • the first mold layer 71 does not have to cover the top surface of the first semiconductor element 10.
  • the resin member to be the first mold layer 71 is injected into the first recess 40 so that the top surface of the first semiconductor element 10 can be seen.
  • the first semiconductor element 10 can be sealed so as not to cover the top surface of the first semiconductor element 10 with the first mold layer 71.
  • the second mold layer 72 seals the second semiconductor element 20.
  • the resin member to be the second mold layer 72 is mounted on the first main surface 31 so as to straddle the first recess 40 provided with the metal layer 90.
  • the resin member to be the second mold layer 72 is mounted on the first main surface 31.
  • the second mold layer 72 may seal the mounting component 60 mounted on the first main surface 31 together with the second semiconductor element 20.
  • the resin member to be the second mold layer 72 is injected onto the first main surface 31 to form a second mold.
  • the second semiconductor element 20 and the mounting component 60 can be sealed by the layer 72.
  • the material of the first mold layer 71 and the material of the second mold layer 72 are different.
  • the material of the first mold layer 71 may be a material that dissipates heat more easily than the material of the second mold layer 72, and the thermal conductivity of the first mold layer 71 is the thermal conductivity of the second mold layer 72. May be higher.
  • the material of the second mold layer 72 may be a material that is easier to process (for example, easier to dice) than the material of the first mold layer 71.
  • the material of the first mold layer 71 may be a resin containing an additive such as alumina
  • the material of the second mold layer 72 may be a resin containing no additive such as alumina.
  • the shield layer 80 is formed on the mold layer 70 so as to cover the mold layer 70 (second mold layer 72).
  • the shield layer 80 is, for example, a metal thin film formed by a sputtering method.
  • the mold layer 70 does not have to cover the top surface, which is the surface opposite to the surface on the first main surface 31 side of the second semiconductor element 20, and the shield layer 80 does not have to cover the top surface of the second semiconductor element 20. It may be in contact with the top surface. This will be described with reference to FIG. 1C.
  • FIG. 1C is a cross-sectional view showing another example of the high frequency module 1 according to the embodiment.
  • the mold layer 70 (second mold layer 72) does not cover the top surface of the second semiconductor element 20.
  • the top surface of the mold layer 70 is, for example, chemically polished (Chemical). By polishing with mechanical polishing), the top surface of the second semiconductor element 20 can be exposed from the mold layer 70.
  • the shield layer 80 is directly formed on the top surface of the second semiconductor element 20. can do. As a result, the shield layer 80 is in contact with the top surface of the second semiconductor element 20. Since the shield layer 80 is connected to the ground, for example, the heat generated by the second semiconductor element 20 can be dissipated to the ground.
  • circuit configuration of communication device 1st example
  • the circuit configuration of the communication device 5 including the high frequency module 1 will be described.
  • FIG. 2 is a circuit configuration diagram showing a first example of the communication device 5 according to the embodiment.
  • the communication device 5 includes a high frequency module 1, an antenna 2, an RF signal processing circuit (RFIC) 3, and a baseband signal processing circuit (BBIC) 4.
  • RFIC RF signal processing circuit
  • BBIC baseband signal processing circuit
  • the RFIC 3 is an RF signal processing circuit that processes high frequency signals transmitted and received by the antenna 2. Specifically, the RFIC 3 processes the high frequency reception signal input via the reception signal path of the high frequency module 1 by down-conversion or the like, and outputs the reception signal generated by the signal processing to the BBIC 4. Further, the RFIC 3 processes the transmission signal input from the BBIC 4 by up-conversion or the like, and outputs the high frequency transmission signal generated by the signal processing to the transmission signal path of the high frequency module 1.
  • the BBIC 4 is a circuit that processes a signal using an intermediate frequency band having a lower frequency than the high frequency signal propagating in the high frequency module 1.
  • the signal processed by the BBIC 4 is used, for example, as an image signal for displaying an image, or as an audio signal for a call via a speaker.
  • the antenna 2 is connected to the high frequency module 1 and emits a high frequency signal output from the high frequency module 1, and also receives a high frequency signal from the outside and outputs it to the high frequency module 1.
  • the antenna 2 and the BBIC 4 are not essential components. That is, the communication device 5 does not have to include at least one of the antenna 2 and the BBIC 4.
  • the high frequency module 1 includes a switch circuit 101, matching circuits 111, 112, 113, 114, 115 and 116, a low noise amplifier circuit 121, power amplifier circuits 131, 132 and 133, and a control circuit 141. ..
  • the first semiconductor element 10 includes the power amplifier circuits 131, 132 and 133 and the matching circuits 113, 114, 115 and 116, and the second semiconductor element 20 has low noise. It includes an amplifier circuit 121, a switch circuit 101, a control circuit 141 and matching circuits 111 and 112.
  • the switch circuit 101 has a common terminal and two selection terminals, the common terminal is connected to the antenna 2, one of the two selection terminals is connected to the matching circuit 111 in the received signal path, and the other.
  • the selection terminal is connected to the matching circuit 113 in the transmission signal path.
  • the matching circuit 111 is a circuit connected between the switch circuit 101 and the low noise amplifier circuit 121 to achieve impedance matching between the switch circuit 101 and the low noise amplifier circuit 121.
  • the matching circuit 112 is a circuit connected between the low noise amplifier circuit 121 and the RFIC3 to achieve impedance matching between the low noise amplifier circuit 121 and the RFIC3.
  • the matching circuit 113 is a circuit connected between the switch circuit 101 and the power amplifier circuit 131 to achieve impedance matching between the switch circuit 101 and the power amplifier circuit 131.
  • the matching circuit 114 is a circuit connected between the power amplifier circuit 131 and the power amplifier circuit 132 to achieve impedance matching between the power amplifier circuit 131 and the power amplifier circuit 132.
  • the matching circuit 115 is a circuit connected between the power amplifier circuit 132 and the power amplifier circuit 133 to achieve impedance matching between the power amplifier circuit 132 and the power amplifier circuit 133.
  • the matching circuit 116 is a circuit connected between the power amplifier circuit 133 and the RFIC 3 to achieve impedance matching between the power amplifier circuit 133 and the RFIC 3.
  • the low noise amplifier circuit 121 is an amplifier circuit that amplifies the input high frequency received signal with low noise.
  • the input terminal of the low noise amplifier circuit 121 is connected to the matching circuit 111, and the output terminal of the low noise amplifier circuit 121 is connected to the matching circuit 112.
  • the power amplifier circuit 131 is an amplifier circuit that amplifies the input high frequency transmission signal.
  • the input terminal of the power amplifier circuit 131 is connected to the matching circuit 114, and the output terminal of the power amplifier circuit 131 is connected to the matching circuit 113.
  • the power amplifier circuit 132 is an amplifier circuit that amplifies the input high frequency transmission signal.
  • the input terminal of the power amplifier circuit 132 is connected to the matching circuit 115, and the output terminal of the power amplifier circuit 132 is connected to the matching circuit 114.
  • the power amplifier circuit 133 is an amplifier circuit that amplifies the input high frequency transmission signal.
  • the input terminal of the power amplifier circuit 133 is connected to the matching circuit 116, and the output terminal of the power amplifier circuit 133 is connected to the matching circuit 115.
  • the power amplifier circuits 131, 132 and 133 are vertically connected to each other.
  • the power amplifier circuit 131 is a power amplifier circuit connected to the final stage of the power amplifier circuits 131, 132, and 133 connected in sequence.
  • the power amplifier circuits 131, 132 and 133 are examples of the first power amplifier circuit included in the first semiconductor element 10.
  • the first semiconductor element 10 includes a detector circuit (not shown) that detects characteristic parameters of the power amplifier circuits 131, 132, and 133, and the second semiconductor element 20 is based on the characteristic parameters detected by the detector circuit. It also includes a characteristic adjustment circuit that adjusts the characteristic parameter. Since the first semiconductor element 10 and the second semiconductor element 20 are electrically connected by a conductor, the characteristic adjustment circuit can adjust the characteristic parameters based on the characteristic parameters detected by the detector circuit. It is possible.
  • the characteristic parameter includes at least one of impedance, phase and power of the power amplifier circuits 131, 132 and 133.
  • the detector circuit is, for example, a coupler.
  • the control circuit 141 is an example of a characteristic adjustment circuit.
  • the control circuit 141 is a circuit that controls a switch circuit 101, a matching circuit 111, 112, 113, 114, 115 and 116, a low noise amplifier circuit 121, and a power amplifier circuit 131, 132 and 133.
  • control circuit 141 switches the connection between the antenna 2 and the received signal path and the connection between the antenna 2 and the transmitted signal path by controlling the connection between the common terminal and the two selection terminals in the switch circuit 101. ..
  • each matching circuit includes one or more inductors, one or more capacitors, and one or more switches that switch the connection of each of one or more inductors and one or more capacitors.
  • the control circuit 141 adjusts the connection relationship (that is, matching parameter) of one or more inductors and one or more capacitors by controlling the one or more switches, and the low noise amplifier circuit 121 to which each matching circuit is connected. Also, the input / output impedances of the power amplifier circuits 131, 132 and 133 are adjusted. Further, the control circuit 141 can adjust the phases of the low noise amplifier circuit 121 and the power amplifier circuits 131, 132 and 133 by controlling each matching circuit.
  • control circuit 141 controls the gains of the low noise amplifier circuit 121 and the power amplifier circuits 131, 132 and 133. Thereby, the control circuit 141 can adjust the power of the low noise amplifier circuit 121 and the power amplifier circuits 131, 132 and 133.
  • a phase device may be connected to the low noise amplifier circuit 121 and the power amplifier circuits 131, 132 and 133, and the control circuit 141 controls the phase device to control the low noise amplifier circuit 121 and the power amplifier circuit 131.
  • 132 and 133 may be controlled.
  • the first semiconductor element 10 includes a temperature sensor that detects the temperature of the power amplifier circuit 131, and the second semiconductor element 20 provides a bias to be supplied to the power amplifier circuit 131 based on the temperature detected by the temperature sensor. Includes a bias adjustment circuit to adjust.
  • the control circuit 141 is an example of a bias adjustment circuit. This will be described with reference to FIG.
  • FIG. 3 is a circuit configuration diagram showing an example of the control circuit 141 (bias adjustment circuit) according to the embodiment. Note that FIG. 3 shows a power amplifier circuit 131 and a temperature sensor 201 in addition to the control circuit 141.
  • the temperature sensor 201 is thermally coupled to the power amplifier circuit 131 to generate a temperature detection signal Vdi according to the temperature of the power amplifier circuit 131. That is, the temperature sensor 201 receives (detects) the heat generated in the power amplifier circuit 131, and generates a temperature detection signal Vdi according to the temperature of the power amplifier circuit 131.
  • the control circuit 141 outputs the bias control signal PAen to the power amplifier circuit 131 based on the temperature detection signal Vdi.
  • the control circuit 141 includes an operational amplifier OP, a capacitor C, and a switch SW.
  • a temperature sensor 201 is connected to the first input terminal T1 of the operational amplifier OP, and a capacitor C is connected to the second input terminal T2 of the operational amplifier OP.
  • the switch SW is connected to the output of the operational amplifier OP, and switches between a state in which the output voltage of the operational amplifier OP is charged to the capacitor C and a state in which the output voltage is output to the power amplifier circuit 131 as a bias control signal PAen.
  • the switch SW is in a state of charging the output voltage of the operational amplifier OP to the capacitor C at the start of operation of the power amplifier circuit 131.
  • the voltage of the temperature detection signal Vdi input from the temperature sensor 201 to the first input terminal T1 at the start of operation of the power amplifier circuit 131 is used as the voltage indicating the reference temperature at the start of operation of the power amplifier circuit 131, and the capacitor C is used.
  • the switch SW is in a state of outputting the output voltage of the operational amplifier OP to the power amplifier circuit 131 as a bias control signal PAen.
  • the voltage of the temperature detection signal Vdi input from the first input terminal T1 of the operational amplifier OP and the reference temperature charged to the capacitor C input from the second input terminal T2 are shown.
  • the output voltage from the operational amplifier OP which is the result of comparison with the voltage, is output to the power amplifier circuit 131 as a bias control signal PAen.
  • the amplification factor increases as the voltage of the bias control signal PAen increases. Therefore, the power amplifier circuit 131 can be controlled so that the decrease in the amplification factor of the power amplifier circuit 131 due to the temperature rise is suppressed and an appropriate amplification factor is maintained by the above configuration and operation.
  • control circuit 141 may be provided in the RFIC 3.
  • circuit configuration of communication device 2nd example
  • the power amplifier circuits 132 and 133 and the matching circuits 114, 115 and 116 connected to the power amplifier circuits 132 and 133 will be described. However, these may be included in the second semiconductor element 20. This will be described with reference to FIG. 4 as a second example of the communication device 5.
  • FIG. 4 is a circuit configuration diagram showing a second example of the communication device 5 according to the embodiment.
  • the first semiconductor element 10 includes a power amplifier circuit 131 and a matching circuit 113
  • the second semiconductor element 20 is a low noise amplifier circuit 121, a switch circuit 101, and a control circuit.
  • power amplifier circuits 132 and 133 and matching circuits 111, 112, 114, 115 and 116 are included. Since other points are the same as in the first example, the description thereof will be omitted.
  • the power amplifier circuit 131 is an example of the first power amplifier circuit included in the first semiconductor element 10, and the power amplifier circuits 132 and 133 are the second semiconductor element.
  • 20 is an example of a second power amplifier circuit included in 20 and connected in series with the first power amplifier circuit. As shown in FIG. 4, not all of the power amplifier circuits 131, 132 and 133 connected in cascade are formed in the first semiconductor element 10, and only the power amplifier circuit 131 in the final stage is formed in the first semiconductor element 10. , Power amplifier circuits 132 and 133 may be formed in the second semiconductor element 20.
  • circuit configuration of communication device 3rd example
  • the matching circuits 113 and 114 connected to the power amplifier circuit 131 are included in the first semiconductor element 10
  • these are included in the laminated substrate 30. May be. This will be described with reference to FIG. 5 as a third example of the communication device 5.
  • FIG. 5 is a circuit configuration diagram showing a third example of the communication device 5 according to the embodiment.
  • the first semiconductor element 10 includes a power amplifier circuit 131
  • the second semiconductor element 20 includes a low noise amplifier circuit 121, a switch circuit 101, a control circuit 141, and a power amplifier.
  • the laminated substrate 30 includes matching circuits 113 and 114. Since other points are the same as in the first example, the description thereof will be omitted.
  • the power amplifier circuit 131 is an example of the first power amplifier circuit included in the first semiconductor element 10, and the power amplifier circuits 132 and 133 are the second semiconductor element. 20 is an example of a second power amplifier circuit included in 20 and connected in series with the first power amplifier circuit.
  • the matching circuits 113 and 114 connected to the power amplifier circuit 131 may not be built in the first semiconductor element 10 but may be built in the laminated substrate 30. Both the matching circuit 114 connected to the input side of the power amplifier circuit 131 and the matching circuit 113 connected to the output side of the power amplifier circuit 131 do not have to be built in the laminated board 30, and only one of them needs to be built in. It may be built in the laminated substrate 30.
  • the first semiconductor element 10 may include a power amplifier circuit in a 2 GHz band
  • the second semiconductor element 20 may include an amplifier circuit in a 5 GHz band
  • the first semiconductor element 10 may include an amplifier circuit in the 5 GHz band
  • the second semiconductor element 20 may include a power amplifier circuit in the 2 GHz band.
  • the amplifier circuit may be a low noise amplifier circuit or a power amplifier circuit. This will be described with reference to FIG.
  • FIG. 6 is a circuit configuration diagram showing a fourth example of the communication device 5 according to the embodiment.
  • the circuit configuration of the high frequency module 1 is different from the first to third examples. Therefore, here, the circuit configuration of the high frequency module 1 in the fourth example will be mainly focused. explain.
  • the high frequency module 1 includes a diplexer 301, filters 302 and 303, switch circuits 311 and 312, low noise amplifier circuits 321 and 322, and power amplifier circuits 331, 332, 333 and 334.
  • the matching circuit is not shown here.
  • the diplexer 301 is composed of a high-pass filter and a low-pass filter.
  • a high-pass filter is a filter that passes a signal in a frequency band including at least 5 GHz band above a predetermined frequency
  • a low-pass filter is a filter that passes a signal in a frequency band including at least 2 GHz band below a predetermined frequency.
  • the high-pass filter is connected to the filter 302 and the low-pass filter is connected to the filter 303. Further, the high-pass filter and the low-pass filter are commonly connected to the antenna 2.
  • the high-pass filter and the low-pass filter constituting the diplexer 301 are LC filters composed of an inductor, a capacitor, and the like.
  • the filter 302 is arranged in the path connecting the high-pass filter and the switch circuit 311 in the diplexer 301, and passes a signal in a specific frequency band.
  • the filter 302 is a filter that passes a signal in the 5 GHz band.
  • the filter 303 is arranged in the path connecting the low-pass filter in the diplexer 301 and the switch circuit 312, and passes a signal in a specific frequency band.
  • the filter 303 is a filter that passes a signal in the 2 GHz band.
  • the filters 302 and 303 may be, for example, any of a surface acoustic wave filter, a surface acoustic wave filter using BAW (Bulk Acoustic Wave), an LC filter, and a dielectric filter, and are not limited thereto. ..
  • the switch circuit 311 has a common terminal and two selection terminals, the common terminal is connected to the filter 302, one of the two selection terminals is connected to the low noise amplifier circuit 321 in the received signal path, and the other.
  • the selection terminal of is connected to the power amplifier circuit 331 in the transmission signal path.
  • the switch circuit 312 has a common terminal and three selection terminals, the common terminal is connected to the filter 303, and the first selection terminal of the three selection terminals is connected to the low noise amplifier circuit 322 in the received signal path.
  • the 2 selection terminal is connected to the RFIC 3, and the 3rd selection terminal is connected to the power amplifier circuit 333 in the transmission signal path.
  • the low noise amplifier circuit 321 is an amplifier circuit that amplifies the input high frequency received signal with low noise.
  • the input terminal of the low noise amplifier circuit 321 is connected to the switch circuit 311 and the output terminal of the low noise amplifier circuit 321 is connected to the RFIC 3.
  • the low noise amplifier circuit 321 is an amplifier circuit in the 5 GHz band.
  • the low noise amplifier circuit 322 is an amplifier circuit that amplifies the input high frequency received signal with low noise.
  • the input terminal of the low noise amplifier circuit 322 is connected to the switch circuit 312, and the output terminal of the low noise amplifier circuit 322 is connected to the RFIC 3.
  • the low noise amplifier circuit 322 is an amplifier circuit in a 2 GHz band.
  • the power amplifier circuit 331 is an amplifier circuit that amplifies the input high frequency transmission signal.
  • the input terminal of the power amplifier circuit 331 is connected to the power amplifier circuit 332, and the output terminal of the power amplifier circuit 331 is connected to the switch circuit 311.
  • the power amplifier circuit 331 is an amplifier circuit in the 5 GHz band.
  • the power amplifier circuit 332 is an amplifier circuit that amplifies the input high frequency transmission signal.
  • the input terminal of the power amplifier circuit 332 is connected to RFIC3, and the output terminal of the power amplifier circuit 332 is connected to the power amplifier circuit 331.
  • the power amplifier circuit 332 is an amplifier circuit in the 5 GHz band.
  • the power amplifier circuits 331 and 332 are connected in cascade to each other.
  • the power amplifier circuit 333 is an amplifier circuit that amplifies the input high frequency transmission signal.
  • the input terminal of the power amplifier circuit 333 is connected to the power amplifier circuit 334, and the output terminal of the power amplifier circuit 333 is connected to the switch circuit 312.
  • the power amplifier circuit 333 is an amplifier circuit in the 2 GHz band.
  • the power amplifier circuit 334 is an amplifier circuit that amplifies the input high frequency transmission signal.
  • the input terminal of the power amplifier circuit 334 is connected to RFIC3, and the output terminal of the power amplifier circuit 334 is connected to the power amplifier circuit 333.
  • the power amplifier circuit 334 is an amplifier circuit in a 2 GHz band.
  • the power amplifier circuits 333 and 334 are connected in cascade to each other.
  • the first semiconductor device 10 includes a 2 GHz band power amplifier circuit (for example, at least one of power amplifier circuits 333 and 334), and the second semiconductor element 20 includes a 5 GHz band amplifier circuit (for example, low noise amplifier circuit 321). And at least one of the power amplifier circuits 331 and 332) may be included.
  • the first semiconductor element 10 includes an amplifier circuit in the 5 GHz band (for example, at least one of a low noise amplifier circuit 321 and a power amplifier circuit 331 and 332), and the second semiconductor element 20 is a power amplifier in the 2 GHz band. It may include a circuit (eg, at least one of the power amplifier circuits 333 and 334).
  • the amplifier circuit that handles the signal in the 5 GHz band is included in one of the first semiconductor element 10 and the second semiconductor element 20, and the power amplifier circuit that handles the signal in the 2 GHz band is included in the first semiconductor element 10 and the second semiconductor. It may be contained in the other of the elements 20.
  • the high-frequency module 1 comprises a laminated substrate 30 in which a plurality of layers are laminated and has a first main surface 31 and a second main surface 32, a first semiconductor element 10, a second semiconductor element 20, and a metal layer 90. Be prepared.
  • the first main surface 31 is provided with a first recess 40.
  • the first semiconductor element 10 is mounted on the bottom surface of the first recess 40, and the second semiconductor element 20 is mounted on the first main surface 31 so as to straddle the first recess 40.
  • the first semiconductor element 10 is connected to a metal via 33 that penetrates from the bottom surface of the first recess 40 to the second main surface 32.
  • the metal layer 90 is provided between the first semiconductor element 10 and the second semiconductor element 20 so as to straddle the first recess 40.
  • the thickness of the portion of the laminated substrate 30 where the first recess 40 is provided is reduced by the depth of the first recess 40, so that the bottom surface of the first recess 40 to the second main surface 32 can be covered.
  • the penetrating metal via 33 can also be shortened accordingly. That is, the heat dissipation path by the metal via 33 is shortened, and the heat dissipation property of the laminated substrate 30 can be improved. In other words, the heat generated by the first semiconductor element 10 can be effectively dissipated through the metal via 33. Further, when the metal via 33 is formed for each layer of the laminated substrate 30, the metal via 33 is shortened, so that the manufacturing time and effort and the manufacturing cost can be reduced.
  • the first semiconductor element 10 is mounted in the first recess 40
  • the second semiconductor element 20 is mounted on the first main surface 31 so as to straddle the first recess 40 in which the first semiconductor element 10 is mounted.
  • the size of the high frequency module 1 can be reduced as compared with the case where the first semiconductor element 10 and the second semiconductor element 20 are mounted on the same plane.
  • the first semiconductor element 10 mounted in the first recess 40 and the second semiconductor element 20 mounted so as to straddle the first recess 40 can be arranged so as to be vertically overlapped with each other, the first semiconductor element 10 and the second semiconductor element 20 may be in close proximity to each other. Therefore, the signal handled by the first semiconductor element 10 and the signal handled by the second semiconductor element 20 may interfere with each other, and the isolation characteristics between the first semiconductor element 10 and the second semiconductor element 20 may deteriorate. .. Therefore, by providing the metal layer 90 between the first semiconductor element 10 and the second semiconductor element 20, the interference can be suppressed, and the isolation characteristics between the first semiconductor element 10 and the second semiconductor element 20 deteriorate. Can be suppressed.
  • the metal layer 90 may be connected to the ground.
  • the deterioration of the isolation characteristics between the first semiconductor element 10 and the second semiconductor element 20 can be further suppressed by the metal layer 90 connected to the ground.
  • the second semiconductor element 20 is provided between the bottom surface of the second semiconductor element 20 on the first main surface 31 side and the top surface of the metal layer 90 on the second semiconductor element 20 side. It may be connected to the metal layer 90 via the metal via 91.
  • the heat generated in the second semiconductor element 20 is dissipated to the ground via the metal via 91 and the metal layer 90. be able to.
  • the high frequency module 1 may further include a mold layer 70 for sealing at least the second semiconductor element 20 and a shield layer 80 for covering the mold layer 70.
  • the shield layer 80 can suppress the entry of external noise into the high frequency module 1.
  • the mold layer 70 does not have to cover the top surface, which is the surface opposite to the surface on the first main surface 31 side of the second semiconductor element 20, and the shield layer 80 does not have to cover the top surface of the second semiconductor element 20. It may be in contact with the top surface.
  • the heat generated by the second semiconductor element 20 can be dissipated through the shield layer 80.
  • the heat generated by the first semiconductor element 10 can be dissipated mainly from the metal via 33, and the heat generated by the second semiconductor element 20 can be dissipated mainly from the shield layer 80, and each has a different heat dissipation path. Since heat can be dissipated in, the heat generation of the high frequency module 1 can be effectively suppressed.
  • the second semiconductor element 20 including the top surface is sealed by the mold layer 70, and then the mold layer 70 is formed. By polishing the top surface, the top surface of the second semiconductor element 20 is exposed. Therefore, the height of the high frequency module 1 can be reduced by the amount that the mold layer 70 is polished.
  • the mold layer 70 may include a first mold layer 71 for sealing the first semiconductor element 10 and a second mold layer 72 for sealing the second semiconductor element 20, and the mold layer 70 may include the first mold layer 71.
  • the material and the material of the second mold layer 72 may be different.
  • the high frequency module 1 can be produced by dicing a wafer or the like in which a plurality of high frequency modules 1 are assembled.
  • the material of the second mold layer 72 that seals the second semiconductor element 20 is a material that is easy to process (for example, easy to dice).
  • the first mold layer 71 that seals the first semiconductor element 10 in the first recess 40 is not desired to be a material that is easy to process, and is desired to be, for example, a material that easily dissipates heat.
  • the heat dissipation of the high frequency module 1 can be improved, but the wafer or the like is warped and the wafer or the like is warped. Processing may be difficult.
  • the material of the first mold layer 71 and the material of the second mold layer 72 are made of the same easy-to-process material, it becomes easy to process a wafer or the like, but the heat dissipation of the high-frequency module 1 deteriorates. There is a risk. Therefore, by making the material of the first mold layer 71 different from the material of the second mold layer 72, it is possible to achieve both ease of processing and ease of heat dissipation.
  • the thermal conductivity of the first mold layer 71 may be higher than the thermal conductivity of the second mold layer 72.
  • the heat dissipation property in the first recess 40 of the laminated substrate 30 can be improved.
  • the first semiconductor element 10 may include a power amplifier circuit in a 2 GHz band
  • the second semiconductor element 20 may include an amplifier circuit in a 5 GHz band
  • the first semiconductor element 10 may include an amplifier circuit in a 5 GHz band
  • the second semiconductor element 20 may include a power amplifier circuit in a 2 GHz band.
  • the signal in the 5 GHz band amplified in the amplifier circuit of the second semiconductor element 20 is the first. It is easily affected by a signal in the 2 GHz band that is greatly amplified by the power amplifier of the semiconductor element 10.
  • the signal in the 5 GHz band amplified in the amplifier circuit of the first semiconductor element 10 is It is easily affected by the signal in the 2 GHz band that is greatly amplified in the power amplifier of the second semiconductor element 20.
  • the metal layer 90 is provided between the first semiconductor element 10 and the second semiconductor element 20, the above influence can be suppressed, and the first semiconductor element 10 and the second semiconductor element 20 It is possible to suppress the deterioration of the isolation characteristics of.
  • the first semiconductor element 10 may have a compound semiconductor substrate
  • the second semiconductor element 20 may have a Si semiconductor substrate.
  • the first semiconductor element 10 having a compound semiconductor substrate has poor heat dissipation and is more likely to generate heat than the second semiconductor element 20 having a Si semiconductor substrate.
  • the first semiconductor element 10 which generates heat more easily than the second semiconductor element 20 is connected to the metal via 33 in the first recess 40, so that the second semiconductor element 20 is connected to the metal via 33 in the first recess 40. More than this, the heat generation of the high frequency module 1 can be suppressed.
  • the second semiconductor element 20 may include at least one of a low noise amplifier circuit 121, a switch circuit 101, and a control circuit 141.
  • the first semiconductor element 10 may include a first power amplifier circuit.
  • the first semiconductor element 10 including the first power amplifier circuit is an element that generates heat more easily than the second semiconductor element 20 including at least one of the low noise amplifier circuit 121, the switch circuit 101, and the control circuit 141.
  • the first semiconductor element 10 which generates heat more easily than the second semiconductor element 20 is connected to the metal via 33 in the first recess 40, so that the second semiconductor element 20 is connected to the metal via 33 in the first recess 40. More than this, the heat generation of the high frequency module 1 can be suppressed.
  • the laminated substrate 30 has a conductor (for example, a conductor film 35 and a metal via 36) that is formed at least inside the laminated substrate 30 and electrically connects the first semiconductor element 10 and the second semiconductor element 20. May be.
  • a conductor for example, a conductor film 35 and a metal via 36
  • information or a signal can be exchanged between the first semiconductor element 10 and the second semiconductor element 20, for example, a circuit included in the first semiconductor element 10 based on the exchanged information or signal.
  • the characteristics of the circuit included in the second semiconductor element 20 can be compensated.
  • the conductor is formed at least inside the laminated substrate 30, the size of the high frequency module 1 is smaller than that when all the conductors are formed outside the laminated substrate 30 (for example, when wire bonding is used). It can be miniaturized.
  • first semiconductor element 10 mounted in the first recess 40 and the second semiconductor element 20 mounted so as to straddle the first recess 40 can be arranged so as to be vertically overlapped with each other, the first semiconductor element The conductor connecting the 10 and the second semiconductor element 20 can be shortened, and the transmission loss in the conductor can be suppressed.
  • the first semiconductor element 10 may further include a temperature sensor 201 for detecting the temperature of the first power amplifier circuit
  • the second semiconductor element 20 may include the temperature sensor 201 based on the temperature detected by the temperature sensor 201.
  • a control circuit 141 bias adjustment circuit for adjusting the bias supplied to the first power amplifier circuit may be included.
  • the amplification factor of the first power amplifier circuit may change with the passage of time due to the heat generated by the first power amplifier circuit itself. Therefore, the bias supplied to the first power amplifier circuit is adjusted based on the temperature of the first power amplifier circuit detected by the temperature sensor 201. That is, even if the temperature of the first power amplifier circuit changes, the bias corresponding to the temperature of the first power amplifier circuit is supplied to the first power amplifier circuit, so that the amplification factor of the first power amplifier circuit is appropriate. The amplification factor can be maintained.
  • the first semiconductor device 10 may further include a detector circuit for detecting the characteristic parameters of the first power amplifier circuit, and the second semiconductor element 20 may include the detector circuit based on the characteristic parameters detected by the detector circuit. It may include a characteristic adjustment circuit for adjusting characteristic parameters.
  • the characteristic parameter may include at least one of the impedance, phase and power of the first power amplifier circuit.
  • characteristic parameters such as impedance, phase or power of the first power amplifier circuit can be adjusted or compensated according to the situation.
  • the second semiconductor element 20 may further include a second power amplifier circuit (for example, a power amplifier circuit 132 or 133) that is longitudinally connected to the first power amplifier circuit.
  • a second power amplifier circuit for example, a power amplifier circuit 132 or 133
  • the size of the first semiconductor element 10 can be reduced.
  • the first semiconductor element 10 having a compound semiconductor substrate is often expensive, and the size of the first semiconductor element 10 can be reduced, so that the high frequency module 1 can be reduced in cost.
  • the power amplifier circuit in the final stage is most likely to generate heat among the power amplifier circuits connected in series, at least the power amplifier circuit in the final stage is the first semiconductor element to which the metal via 33 is connected as the first power amplifier circuit. By including it in 10, the heat generation of the high frequency module 1 can be suppressed.
  • the heat generation amount of the high frequency module 1 becomes large. It is difficult and the heat generation of the high frequency module 1 can be suppressed.
  • the laminated board 30 may include a matching circuit (for example, matching circuit 113 or 114) connected to the first power amplifier circuit.
  • a matching circuit for example, matching circuit 113 or 114 connected to the first power amplifier circuit.
  • the size of the first semiconductor element 10 is reduced by incorporating the matching circuit connected to the first power amplifier circuit in the laminated substrate 30 instead of the first semiconductor element 10 including the first power amplifier circuit.
  • the size can be reduced, and as described above, the cost of the high frequency module 1 can be reduced.
  • the high frequency module 1 may further include a mounting component 60 having a thickness larger than that of the second semiconductor element 20.
  • the first main surface 31 may be provided with a second recess 50, and the mounting component 60 may be mounted on the bottom surface of the second recess 50.
  • the thickness of the entire high frequency module 1 is increased by the mounting component 60 having a thickness larger than that of the second semiconductor element 20. It gets thicker. Therefore, by mounting the mounting component 60 on the bottom surface of the second recess 50, it is possible to reduce the height of the high frequency module 1 by the depth of the second recess 50.
  • the second recess 50 may be shallower than the first recess 40.
  • the mounting component 60 for example, a chip component
  • solder is printed on the laminated board 30, but if the depth of the second recess 50 is deep, the second recess 50 is printed. 2 It becomes difficult to print solder on the bottom surface of the recess 50. Therefore, by making the depth of the second recess 50 shallower than that of the first recess 40, it becomes easier to print solder on the bottom surface of the second recess 50, and the ease of mounting can be improved.
  • the communication device 5 includes an RFIC 3 that processes a high-frequency signal transmitted and received by the antenna 2, and a high-frequency module 1 that propagates the high-frequency signal between the antenna 2 and the RFIC 3.
  • the metal layer 90 may not be connected to the ground.
  • the second semiconductor element 20 is connected to the metal layer 90 via a metal via 91 provided between the bottom surface of the second semiconductor element 20 and the top surface of the metal layer 90.
  • the metal via 91 may not be provided between the bottom surface of the second semiconductor element 20 and the top surface of the metal layer 90.
  • the high frequency module 1 includes the shield layer 80
  • the high frequency module 1 does not have to include the shield layer 80.
  • the high frequency module 1 includes the mold layer 70
  • the high frequency module 1 does not have to include the mold layer 70.
  • the high frequency module 1 may not include the first mold layer 71 but may include a second mold layer 72.
  • the first recess 40 may be completely covered by the metal layer 90, and when the second mold layer 72 is formed, the resin member injected into the first main surface 31 fills the first recess 40. It may be prevented from flowing in.
  • the high frequency module 1 may not include the second mold layer 72 but may include the first mold layer 71.
  • the first semiconductor element 10 includes a first power amplifier circuit and the first semiconductor element 10 has a compound semiconductor substrate has been described, but the present invention is not limited to this.
  • the first semiconductor element 10 may not include the first power amplifier circuit, and may not have the compound semiconductor substrate.
  • the second semiconductor element 20 includes at least one of a low noise amplifier circuit, a switch circuit, and a control circuit, and the second semiconductor element 20 has a Si semiconductor substrate.
  • the second semiconductor element 20 may not include at least one of a low noise amplifier circuit, a switch circuit, and a control circuit, and may not have a Si semiconductor substrate.
  • the first semiconductor element 10 includes a temperature sensor that detects the temperature of the first power amplifier circuit, and the second semiconductor element 20 has a bias that adjusts the bias supplied to the first power amplifier circuit.
  • a temperature sensor that detects the temperature of the first power amplifier circuit
  • the second semiconductor element 20 has a bias that adjusts the bias supplied to the first power amplifier circuit.
  • An example including an amplifier circuit has been described, but the present invention is not limited to this.
  • the first semiconductor element 10 may not include the temperature sensor, and the second semiconductor element 20 may not include the bias adjustment circuit.
  • the first semiconductor element 10 includes a detector circuit for detecting the characteristic parameter of the first power amplifier circuit
  • the second semiconductor element 20 includes a characteristic adjustment circuit for adjusting the characteristic parameter. I explained, but it is not limited to this.
  • the first semiconductor element 10 may not include a detector circuit
  • the second semiconductor element 20 may not include a characteristic adjustment circuit.
  • the laminated substrate 30 is formed at least inside the laminated substrate 30 and has a conductor that electrically connects the first semiconductor element 10 and the second semiconductor element 20 has been described.
  • the laminated substrate 30 does not have to have a conductor that electrically connects the first semiconductor element 10 and the second semiconductor element 20.
  • the conductor that electrically connects the first semiconductor element 10 and the second semiconductor element 20 may be formed on the outside of the laminated substrate 30 (for example, wire bonding may be used).
  • the high frequency module 1 may not be provided with a conductor that electrically connects the first semiconductor element 10 and the second semiconductor element 20.
  • the high frequency module 1 includes the mounting component 60
  • the high frequency module 1 does not have to include the mounting component 60.
  • the first main surface 31 of the laminated substrate 30 may not be provided with the second recess 50.
  • the present invention can be widely used in devices that require heat dissipation.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transmitters (AREA)
  • Transceivers (AREA)
  • Amplifiers (AREA)

Abstract

高周波モジュール（１）は、複数の層が積層され、第１主面（３１）および第２主面（３２）を有する積層基板（３０）と、第１半導体素子（１０）と、第２半導体素子（２０）と、メタル層（９０）と、を備え、第１主面（３１）には第１凹部（４０）が設けられ、第１半導体素子（１０）は、第１凹部（４０）の底面に実装され、第２半導体素子（２０）は、第１凹部（４０）をまたぐように第１主面（３１）に実装され、第１半導体素子（１０）は、第１凹部（４０）の底面から第２主面（３２）までを貫通する金属ビア（３３）と接続され、メタル層（９０）は、第１半導体素子（１０）と第２半導体素子（２０）との間で、第１凹部（４０）をまたぐように設けられる。

Description

高周波モジュールおよび通信装置
　本発明は、高周波モジュールおよび通信装置に関する。
　例えば、特許文献１には、モジュール基板と、モジュール基板の一方の主面に実装されたローノイズアンプ、パワーアンプおよびスイッチＩＣと、モジュール基板の他方の主面に実装され、複数のセラミックが積層された構造からなる低温焼成セラミック部品と、を含むモジュールが開示されている。このような構成により、モジュールの小型化が可能となっている。
特開２０１２－１９１０３９号公報
　特許文献１に開示されたような積層基板における部品には発熱するものがあり、このような部品に、積層基板を貫通する金属ビアが接続されて当該金属ビアを介して放熱が行われることがある。しかしながら、積層基板では、複数の層が積層されており、複数の層を貫通する金属ビアの長さが長くなりやすい。すなわち、放熱経路が長くなりやすく、十分な放熱性を得られないおそれがある。
　そこで、本発明は、積層基板の放熱性を向上することができる高周波モジュールおよび通信装置を提供することを目的とする。
　本発明の一態様に係る高周波モジュールは、複数の層が積層され、第１主面および第２主面を有する積層基板と、第１半導体素子と、第２半導体素子と、メタル層と、を備え、第１主面には第１凹部が設けられ、第１半導体素子は、第１凹部の底面に実装され、第２半導体素子は、第１凹部をまたぐように第１主面に実装され、第１半導体素子は、第１凹部の底面から第２主面までを貫通する金属ビアと接続され、メタル層は、第１半導体素子と第２半導体素子との間で、第１凹部をまたぐように設けられる。
　本発明の一態様に係る通信装置は、アンテナで送受信される高周波信号を処理するＲＦ信号処理回路と、アンテナとＲＦ信号処理回路との間で高周波信号を伝搬する上記の高周波モジュールと、を備える。
　本発明に係る高周波モジュール等によれば、積層基板の放熱性を向上することができる。
図１Ａは、実施の形態に係る高周波モジュールの一例を示す外観斜視図である。 図１Ｂは、実施の形態に係る高周波モジュールの一例を示す断面図である。 図１Ｃは、実施の形態に係る高周波モジュールの他の一例を示す断面図である。 図２は、実施の形態に係る通信装置の第１例を示す回路構成図である。 図３は、実施の形態に係るバイアス調整回路の一例を示す回路構成図である。 図４は、実施の形態に係る通信装置の第２例を示す回路構成図である。 図５は、実施の形態に係る通信装置の第３例を示す回路構成図である。 図６は、実施の形態に係る通信装置の第４例を示す回路構成図である。
　以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさ、または大きさの比は、必ずしも厳密ではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する場合がある。また、以下の実施の形態において、「接続される」とは、直接接続される場合だけでなく、他の素子等を介して電気的に接続される場合も含まれる。
　また、便宜上、以下で説明する各図面における、素子、基板および層等の紙面上側の面を天面、紙面下側の面を底面と呼び、凹部の紙面下側の面を底面と呼ぶ。
　（実施の形態）
　実施の形態について、以下図面を用いて説明する。
　［高周波モジュールの構成］
　まず、高周波モジュール１の構成について説明する。
　図１Ａは、実施の形態に係る高周波モジュール１の一例を示す外観斜視図である。
　図１Ｂは、実施の形態に係る高周波モジュール１の一例を示す断面図である。
　高周波モジュール１は、例えば、高周波信号を処理（例えば増幅等）するためのモジュールである。図１Ａおよび図１Ｂに示されるように、高周波モジュール１は、積層基板３０と、第１半導体素子１０と、第２半導体素子２０と、実装部品６０と、モールド層７０と、シールド層８０と、を備える。なお、図１Ａでは、モールド層７０およびシールド層８０を透明にしている。
　積層基板３０は、複数の層が積層されて形成され、第１主面３１および第２主面３２を有する。積層基板３０としては、例えば、複数の誘電体層が積層されて成る低温同時焼成セラミックス（Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｃｏ－ｆｉｒｅｄ　Ｃｅｒａｍｉｃｓ：ＬＴＣＣ）基板、高温同時焼成セラミックス（Ｈｉｇｈ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｃｏ－ｆｉｒｅｄ　Ｃｅｒａｍｉｃｓ：ＨＴＣＣ）基板、部品内蔵基板、再配線層（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ　Ｌａｙｅｒ：ＲＤＬ）を有する基板、または、プリント基板等が用いられる。第１主面３１には、高周波モジュール１に部品等を実装するための端子が設けられ、第２主面３２には、マザー基板等に高周波モジュール１を実装するための端子が設けられる。第１主面３１には、第１凹部４０および第２凹部５０が設けられる。例えば、第２凹部５０は、第１凹部４０よりも深さが浅い。なお、深さとは、積層基板３０の厚み方向（積層基板３０の第１主面３１と第２主面３２に直交する方向）に沿った大きさを指す。積層基板３０における各種導体（例えば導体膜、金属ビアおよび端子等）としては、例えば、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、または、これらの合金を主成分とする金属が用いられる。
　第１半導体素子１０は、積層基板３０の第１主面３１に設けられた第１凹部４０の底面（積層基板３０の第１主面３１における第１凹部４０が設けられていない面と略平行な面）に実装される素子である。例えば、第１半導体素子１０は、半田バンプ等により、第１凹部４０に設けられた端子または導体膜上に実装される。第１半導体素子１０は、パワーアンプ回路を含む。第１半導体素子１０に含まれるパワーアンプ回路を第１パワーアンプ回路とも呼ぶ。第１半導体素子１０は、化合物半導体基板を有し、例えば、化合物半導体基板に第１パワーアンプ回路が形成されることで、第１半導体素子１０は、第１パワーアンプ回路を含んでいてもよい。化合物半導体基板は、例えば、ＧａＡｓ、ＳｉＧｅおよびＧａＮの少なくともいずれかで構成されている。これにより、増幅性能および雑音性能に優れた第１パワーアンプ回路を第１半導体素子１０によって実現することができる。パワーアンプ回路は発熱しやすい回路であるため、第１半導体素子１０は、発熱しやすい素子であるといえる。あるいは、化合物半導体基板は放熱性が悪いため、第１半導体素子１０は、発熱しやすい素子であるといえる。
　第１半導体素子１０は、第１凹部４０の底面から第２主面３２までを貫通する金属ビア３３と接続されている。例えば、金属ビア３３は、第２主面３２に設けられたグランド端子に接続される。なお、金属ビア３３は、一体的に形成されていなくてもよく、積層基板３０の層ごとに形成された金属ビアが互いに接続されることにより、形成されていてもよい。積層基板３０における第１凹部４０が設けられた部分の厚みは、第１凹部４０の深さ分薄くなっているため、第１凹部４０の底面から第２主面３２までを貫通する金属ビア３３もその分短くなっている。
　第２半導体素子２０は、第１半導体素子１０が実装された第１凹部４０をまたぐように積層基板３０の第１主面３１に実装される素子である。なお、高周波モジュール１を上面視したときに（積層基板３０を第１主面３１側から見たときに）、第２半導体素子２０は、第１凹部４０を全て覆うように実装されてもよいし、第１凹部４０の一部を覆うように実装されてもよい。言い換えると、高周波モジュール１を上面視したときに、第１凹部４０が第２半導体素子２０によって全て塞がれて見えない状態になっていてもよいし、第１凹部４０の一部が第２半導体素子２０からはみ出て見える状態になっていてもよい。第２半導体素子２０は、ローノイズアンプ回路、スイッチ回路および制御回路の少なくとも１つを含む。第２半導体素子２０は、Ｓｉ半導体基板を有し、例えば、Ｓｉ半導体基板にローノイズアンプ回路、スイッチ回路および制御回路の少なくとも１つが形成されることで、第２半導体素子２０は、ローノイズアンプ回路、スイッチ回路および制御回路の少なくとも１つを含んでいてもよい。Ｓｉ半導体基板は、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）プロセスにより形成されるＳＯＩ基板であってもよく、絶縁膜を内包しないＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いた基板であってもよい。これにより、第２半導体素子２０を安価に製造することが可能となる。ローノイズアンプ回路、スイッチ回路および制御回路は、パワーアンプ回路と比べて発熱しにくい回路であるため、第２半導体素子２０は、発熱しにくい素子であるといえる。あるいは、Ｓｉ半導体基板は化合物半導体基板よりも放熱性が良いため、第２半導体素子２０は、発熱しにくい素子であるといえる。
　メタル層９０は、第１半導体素子１０と第２半導体素子２０との間で、第１凹部４０をまたぐように設けられる。例えば、第１半導体素子１０が第１凹部４０に実装された後に、メタル層９０が第１凹部４０をまたぐように設けられ、第２半導体素子２０が第１凹部４０およびメタル層９０をまたぐように実装される。これにより、第１半導体素子１０と第２半導体素子２０との間で、第１凹部４０をまたぐようにメタル層９０を設けることができる。高周波モジュール１を上面視したときに、第２半導体素子２０、メタル層９０および第１半導体素子１０が重複している。言い換えると、第１半導体素子１０と第２半導体素子２０との間にメタル層９０が挟まれている。なお、高周波モジュール１を上面視したときに、メタル層９０は、第１凹部４０を全て覆うように設けられてもよいし、第１凹部４０の一部を覆うように設けられてもよい。言い換えると、高周波モジュール１を上面視したときに、第１凹部４０がメタル層９０によって全て塞がれて見えない状態になっていてもよいし、第１凹部４０の一部がメタル層９０からはみ出て見える状態になっていてもよい。また、例えば、メタル層９０は、グランドに接続されている。
　第２半導体素子２０は、第２半導体素子２０の底面とメタル層９０の天面との間に設けられた金属ビア９１を介してメタル層９０と接続される。第２半導体素子２０の底面は、第２半導体素子の第１主面３１側の面であり、メタル層９０の天面は、メタル層９０の第２半導体素子２０側の面である。メタル層９０はグランドに接続されるため、第２半導体素子２０で発生した熱をグランドへ放熱することができる。
　積層基板３０は、少なくとも積層基板３０の内部に形成され、第１半導体素子１０と第２半導体素子２０とを電気的に接続する導電体を有する。例えば、積層基板３０は、当該導電体として、積層基板３０の内部から第１凹部４０の底面へ延び、第１凹部４０の底面において第１半導体素子１０の端子と接続される導体膜３５、および、積層基板３０の内部において導体膜３５と接続され、導体膜３５から第１主面３１へ延び、第１主面３１において第２半導体素子２０の端子と接続される金属ビア３６を有する。当該導電体によって、第１半導体素子１０と第２半導体素子２０との間で情報または信号の授受が可能となる。
　実装部品６０は、積層基板３０の第１主面３１に設けられた第２凹部５０の底面（積層基板３０の第１主面３１における第２凹部５０が設けられていない面と略平行な面）に実装される部品である。例えば、第２凹部５０の底面には、メタルマスクにより半田が印刷されており、実装部品６０は、半田によって第２凹部５０の底面に実装される。実装部品６０は、アンプ回路等に接続される整合回路を構成するインダクタもしくはキャパシタ、後述する制御回路１４１に接続されるパスコン、または、ＤＣカット用のキャパシタ等である。このような部品は、比較的サイズの大きいものが多く、実装部品６０は、第２半導体素子２０よりも大きい厚みを有する。
　モールド層７０は、少なくとも第２半導体素子２０を封止する。例えば、ここでは、モールド層７０は、第１モールド層７１と、第２モールド層７２とを有する。
　第１モールド層７１は、第１半導体素子１０を封止する。例えば、第１モールド層７１は、第１半導体素子１０の天面（第１半導体素子１０の第１凹部４０の底面側の面とは反対側の面であり、第１半導体素子１０の第２半導体素子２０側の面）を含めて、第１半導体素子１０全体を覆っている。例えば、第１凹部４０に第１半導体素子１０が実装された後、第１半導体素子１０の天面が見えなくなるまで、第１モールド層７１となる樹脂部材が第１凹部４０に注入されることで、第１モールド層７１によって第１半導体素子１０の天面を覆うように第１半導体素子１０を封止することができる。なお、第１モールド層７１は、第１半導体素子１０の天面を覆っていなくてもよい。この場合、第１凹部４０に第１半導体素子１０が実装された後、第１半導体素子１０の天面が見える程度に、第１モールド層７１となる樹脂部材が第１凹部４０に注入されることで、第１モールド層７１によって第１半導体素子１０の天面を覆わないように第１半導体素子１０を封止することができる。
　第２モールド層７２は、第２半導体素子２０を封止する。例えば、第２半導体素子２０が、メタル層９０が設けられた第１凹部４０をまたぐように第１主面３１に実装された後、第２モールド層７２となる樹脂部材が第１主面３１上に注入されることで、第２モールド層７２によって第２半導体素子２０を封止することができる。例えば、第２モールド層７２は、第１主面３１に実装された実装部品６０を第２半導体素子２０と共に封止してもよい。この場合、第２半導体素子２０および実装部品６０が第１主面３１に実装された後、第２モールド層７２となる樹脂部材が第１主面３１上に注入されることで、第２モールド層７２によって第２半導体素子２０および実装部品６０を封止することができる。
　第１モールド層７１の材料と第２モールド層７２の材料とは異なる。
　例えば、第１モールド層７１の材料は、第２モールド層７２の材料よりも放熱しやすい材料であってもよく、第１モールド層７１の熱伝導率は、第２モールド層７２の熱伝導率より高くてもよい。
　また、例えば、第２モールド層７２の材料は、第１モールド層７１の材料よりも加工しやすい（例えばダイシングしやすい）材料であってもよい。例えば、第１モールド層７１の材料はアルミナなどの添加物を含む樹脂であってもよく、第２モールド層７２の材料はアルミナなどの添加物を含まない樹脂であってもよい。
　シールド層８０は、モールド層７０（第２モールド層７２）を覆うようにモールド層７０上に形成される。シールド層８０は、例えば、スパッタ法により形成された金属薄膜である。
　なお、モールド層７０は、第２半導体素子２０の第１主面３１側の面とは反対側の面である天面を覆っていなくてもよく、シールド層８０は、第２半導体素子２０の天面と接触していてもよい。これについて、図１Ｃを用いて説明する。
　図１Ｃは、実施の形態に係る高周波モジュール１の他の一例を示す断面図である。
　図１Ｃに示されるように、モールド層７０（第２モールド層７２）は、第２半導体素子２０の天面を覆っていない。製造工程において、第２半導体素子２０を第２半導体素子２０の天面を含めて封止するようにモールド層７０が形成された時点で、モールド層７０の天面を、例えば化学機械研磨（Ｃｈｅｍｉｃａｌ　ｍｅｃｈａｎｉｃａｌ　ｐｏｌｉｓｈｉｎｇ）により研磨することで、第２半導体素子２０の天面をモールド層７０から露出させることができる。
　製造工程において、シールド層８０が形成される前の時点では、第２半導体素子２０の天面はモールド層７０から露出しているため、第２半導体素子２０の天面に直接シールド層８０を形成することができる。これにより、シールド層８０は、第２半導体素子２０の天面と接触している。シールド層８０は例えばグランドに接続されるため、第２半導体素子２０で発生した熱をグランドへ放熱することができる。
　［通信装置の回路構成：第１例］
　次に、高周波モジュール１を備える通信装置５の回路構成について説明する。
　図２は、実施の形態に係る通信装置５の第１例を示す回路構成図である。図２に示されるように、通信装置５は、高周波モジュール１と、アンテナ２と、ＲＦ信号処理回路（ＲＦＩＣ）３と、ベースバンド信号処理回路（ＢＢＩＣ）４と、を備える。
　ＲＦＩＣ３は、アンテナ２で送受信される高周波信号を処理するＲＦ信号処理回路である。具体的には、ＲＦＩＣ３は、高周波モジュール１の受信信号経路を介して入力された高周波受信信号を、ダウンコンバートなどにより信号処理し、当該信号処理して生成された受信信号をＢＢＩＣ４へ出力する。また、ＲＦＩＣ３は、ＢＢＩＣ４から入力された送信信号をアップコンバートなどにより信号処理し、当該信号処理して生成された高周波送信信号を、高周波モジュール１の送信信号経路に出力する。
　ＢＢＩＣ４は、高周波モジュール１を伝搬する高周波信号よりも低周波の中間周波数帯域を用いて信号処理する回路である。ＢＢＩＣ４で処理された信号は、例えば、画像表示のための画像信号として使用され、または、スピーカを介した通話のために音声信号として使用される。
　アンテナ２は、高周波モジュール１に接続され、高周波モジュール１から出力された高周波信号を放射し、また、外部からの高周波信号を受信して高周波モジュール１へ出力する。なお、本実施の形態に係る通信装置５において、アンテナ２およびＢＢＩＣ４は、必須の構成要素ではない。つまり、通信装置５は、アンテナ２およびＢＢＩＣ４の少なくとも一方を備えていなくてもよい。
　次に、高周波モジュール１の詳細な構成について説明する。
　図２に示されるように、高周波モジュール１は、スイッチ回路１０１、整合回路１１１、１１２、１１３、１１４、１１５および１１６、ローノイズアンプ回路１２１、パワーアンプ回路１３１、１３２および１３３ならびに制御回路１４１を備える。図２に示される通信装置５の第１例では、第１半導体素子１０は、パワーアンプ回路１３１、１３２および１３３ならびに整合回路１１３、１１４、１１５および１１６を含み、第２半導体素子２０は、ローノイズアンプ回路１２１、スイッチ回路１０１、制御回路１４１ならびに整合回路１１１および１１２を含む。
　スイッチ回路１０１は、共通端子および２つの選択端子を有し、共通端子がアンテナ２に接続され、２つの選択端子のうちの一方の選択端子が受信信号経路における整合回路１１１に接続され、他方の選択端子が送信信号経路における整合回路１１３に接続される。
　整合回路１１１は、スイッチ回路１０１とローノイズアンプ回路１２１との間に接続され、スイッチ回路１０１とローノイズアンプ回路１２１とのインピーダンス整合を取る回路である。
　整合回路１１２は、ローノイズアンプ回路１２１とＲＦＩＣ３との間に接続され、ローノイズアンプ回路１２１とＲＦＩＣ３とのインピーダンス整合を取る回路である。
　整合回路１１３は、スイッチ回路１０１とパワーアンプ回路１３１との間に接続され、スイッチ回路１０１とパワーアンプ回路１３１とのインピーダンス整合を取る回路である。
　整合回路１１４は、パワーアンプ回路１３１とパワーアンプ回路１３２との間に接続され、パワーアンプ回路１３１とパワーアンプ回路１３２とのインピーダンス整合を取る回路である。
　整合回路１１５は、パワーアンプ回路１３２とパワーアンプ回路１３３との間に接続され、パワーアンプ回路１３２とパワーアンプ回路１３３とのインピーダンス整合を取る回路である。
　整合回路１１６は、パワーアンプ回路１３３とＲＦＩＣ３との間に接続され、パワーアンプ回路１３３とＲＦＩＣ３とのインピーダンス整合を取る回路である。
　ローノイズアンプ回路１２１は、入力された高周波受信信号を低雑音で増幅する増幅回路である。ローノイズアンプ回路１２１の入力端子は整合回路１１１に接続され、ローノイズアンプ回路１２１の出力端子は整合回路１１２に接続される。
　パワーアンプ回路１３１は、入力された高周波送信信号を増幅する増幅回路である。パワーアンプ回路１３１の入力端子は整合回路１１４に接続され、パワーアンプ回路１３１の出力端子は整合回路１１３に接続される。
　パワーアンプ回路１３２は、入力された高周波送信信号を増幅する増幅回路である。パワーアンプ回路１３２の入力端子は整合回路１１５に接続され、パワーアンプ回路１３２の出力端子は整合回路１１４に接続される。
　パワーアンプ回路１３３は、入力された高周波送信信号を増幅する増幅回路である。パワーアンプ回路１３３の入力端子は整合回路１１６に接続され、パワーアンプ回路１３３の出力端子は整合回路１１５に接続される。
　パワーアンプ回路１３１、１３２および１３３は、互いに縦続接続されている。パワーアンプ回路１３１は、縦続接続されたパワーアンプ回路１３１、１３２および１３３のうち、最終段に接続されたパワーアンプ回路である。図２に示される通信装置５の第１例では、パワーアンプ回路１３１、１３２および１３３は、第１半導体素子１０に含まれる第１パワーアンプ回路の一例である。
　例えば、第１半導体素子１０は、パワーアンプ回路１３１、１３２および１３３の特性パラメータを検知するディテクタ回路（図示せず）を含み、第２半導体素子２０は、ディテクタ回路で検知された特性パラメータに基づいて、当該特性パラメータを調整する特性調整回路を含む。第１半導体素子１０と第２半導体素子２０とが導電体によって電気的に接続されているため、特性調整回路は、ディテクタ回路で検知された特性パラメータに基づいて、当該特性パラメータを調整することが可能となっている。特性パラメータは、パワーアンプ回路１３１、１３２および１３３のインピーダンス、位相および電力の少なくとも１つを含む。ディテクタ回路は、例えばカプラである。制御回路１４１は、特性調整回路の一例である。
　制御回路１４１は、スイッチ回路１０１、整合回路１１１、１１２、１１３、１１４、１１５および１１６、ローノイズアンプ回路１２１ならびにパワーアンプ回路１３１、１３２および１３３を制御する回路である。
　例えば、制御回路１４１は、スイッチ回路１０１における共通端子と２つの選択端子との接続を制御することで、アンテナ２と受信信号経路との接続、および、アンテナ２と送信信号経路との接続を切り替える。
　また、例えば、各整合回路には、１以上のインダクタ、１以上のキャパシタ、ならびに、１以上のインダクタおよび１以上のキャパシタのそれぞれの接続を切り替える１以上のスイッチが含まれている。例えば、制御回路１４１は、当該１以上のスイッチを制御することで、１以上のインダクタおよび１以上のキャパシタの接続関係（すなわち整合パラメータ）を調整し、各整合回路が接続されたローノイズアンプ回路１２１ならびにパワーアンプ回路１３１、１３２および１３３の入出力インピーダンスを調整する。また、制御回路１４１は、各整合回路を制御することで、ローノイズアンプ回路１２１ならびにパワーアンプ回路１３１、１３２および１３３の位相を調整することができる。
　また、例えば、制御回路１４１は、ローノイズアンプ回路１２１ならびにパワーアンプ回路１３１、１３２および１３３の利得を制御する。これにより、制御回路１４１は、ローノイズアンプ回路１２１ならびにパワーアンプ回路１３１、１３２および１３３の電力を調整することができる。
　また、例えば、ローノイズアンプ回路１２１ならびにパワーアンプ回路１３１、１３２および１３３に位相器が接続されていてもよく、制御回路１４１は、位相器を制御することで、ローノイズアンプ回路１２１ならびにパワーアンプ回路１３１、１３２および１３３の位相を制御してもよい。
　また、第１半導体素子１０は、パワーアンプ回路１３１の温度を検知する温度センサを含み、第２半導体素子２０は、温度センサで検知された温度に基づいて、パワーアンプ回路１３１に供給するバイアスを調整するバイアス調整回路を含む。制御回路１４１は、バイアス調整回路の一例である。これについて、図３を用いて説明する。
　［バイアス調整回路の回路構成］
　図３は、実施の形態に係る制御回路１４１（バイアス調整回路）の一例を示す回路構成図である。なお、図３には、制御回路１４１の他にパワーアンプ回路１３１および温度センサ２０１を示している。
　温度センサ２０１は、パワーアンプ回路１３１と熱的に結合して、パワーアンプ回路１３１の温度に応じた温度検知信号Ｖｄｉを発生する。すなわち、温度センサ２０１は、パワーアンプ回路１３１に生じる熱を受けとって（検知して）、パワーアンプ回路１３１の温度に応じた温度検知信号Ｖｄｉを発生する。
　制御回路１４１は、温度検知信号Ｖｄｉに基づいて、バイアス制御信号ＰＡｅｎをパワーアンプ回路１３１へと出力する。制御回路１４１は、オペアンプＯＰ、キャパシタＣおよびスイッチＳＷを備える。オペアンプＯＰの第１入力端子Ｔ１には温度センサ２０１が接続され、オペアンプＯＰの第２入力端子Ｔ２にはキャパシタＣが接続されている。スイッチＳＷは、オペアンプＯＰの出力に接続され、オペアンプＯＰの出力電圧を、キャパシタＣへチャージする状態と、パワーアンプ回路１３１へバイアス制御信号ＰＡｅｎとして出力する状態とを切り替える。
　まず、スイッチＳＷはパワーアンプ回路１３１の動作開始時にオペアンプＯＰの出力電圧をキャパシタＣへチャージする状態となる。言い換えれば、パワーアンプ回路１３１の動作開始時に温度センサ２０１から第１入力端子Ｔ１に入力された温度検知信号Ｖｄｉの電圧を、パワーアンプ回路１３１の動作開始時の基準温度を示す電圧として、キャパシタＣへチャージする。次に、スイッチＳＷはオペアンプＯＰの出力電圧をパワーアンプ回路１３１へバイアス制御信号ＰＡｅｎとして出力する状態となる。すなわち、パワーアンプ回路１３１の動作開始後、オペアンプＯＰの第１入力端子Ｔ１から都度入力される温度検知信号Ｖｄｉの電圧と第２入力端子Ｔ２から入力されるキャパシタＣにチャージされた基準温度を示す電圧とを比較した結果であるオペアンプＯＰからの出力電圧を、パワーアンプ回路１３１へバイアス制御信号ＰＡｅｎとして出力する。
　パワーアンプ回路１３１は、上記バイアス制御信号ＰＡｅｎの電圧が上昇するほど増幅率が増大する。そのため、上記構成および作用によって、温度上昇に伴うパワーアンプ回路１３１の増幅率の低下が抑制されて適正な増幅率が維持されるようにパワーアンプ回路１３１を制御できる。
　なお、制御回路１４１の機能の全てまたは一部は、ＲＦＩＣ３に設けられていてもよい。
　［通信装置の回路構成：第２例］
　図２に示される通信装置５の第１例では、パワーアンプ回路１３２および１３３ならびにパワーアンプ回路１３２および１３３に接続された整合回路１１４、１１５および１１６が第１半導体素子１０に含まれる例について説明したが、これらが第２半導体素子２０に含まれていてもよい。これについて、通信装置５の第２例として図４を用いて説明する。
　図４は、実施の形態に係る通信装置５の第２例を示す回路構成図である。
　図４に示される通信装置５の第２例では、第１半導体素子１０は、パワーアンプ回路１３１および整合回路１１３を含み、第２半導体素子２０は、ローノイズアンプ回路１２１、スイッチ回路１０１、制御回路１４１、パワーアンプ回路１３２および１３３ならびに整合回路１１１、１１２、１１４、１１５および１１６を含む。その他の点については、第１例と同じであるため、説明を省略する。
　図４に示される通信装置５の第２例では、パワーアンプ回路１３１は、第１半導体素子１０に含まれる第１パワーアンプ回路の一例であり、パワーアンプ回路１３２および１３３は、第２半導体素子２０に含まれ、第１パワーアンプ回路と縦続接続される第２パワーアンプ回路の一例である。図４に示されるように、縦続接続されたパワーアンプ回路１３１、１３２および１３３の全てが第１半導体素子１０に形成されず、最終段のパワーアンプ回路１３１のみが第１半導体素子１０に形成され、パワーアンプ回路１３２および１３３が第２半導体素子２０に形成されてもよい。
　［通信装置の回路構成：第３例］
　図２に示される通信装置５の第１例では、パワーアンプ回路１３１に接続された整合回路１１３および１１４が第１半導体素子１０に含まれる例について説明したが、これらが積層基板３０に含まれていてもよい。これについて、通信装置５の第３例として図５を用いて説明する。
　図５は、実施の形態に係る通信装置５の第３例を示す回路構成図である。
　図５に示される通信装置５の第３例では、第１半導体素子１０は、パワーアンプ回路１３１を含み、第２半導体素子２０は、ローノイズアンプ回路１２１、スイッチ回路１０１、制御回路１４１、パワーアンプ回路１３２および１３３ならびに整合回路１１１、１１２、１１５および１１６を含み、積層基板３０は、整合回路１１３および１１４を含む。その他の点については、第１例と同じであるため、説明を省略する。
　図５に示される通信装置５の第３例では、パワーアンプ回路１３１は、第１半導体素子１０に含まれる第１パワーアンプ回路の一例であり、パワーアンプ回路１３２および１３３は、第２半導体素子２０に含まれ、第１パワーアンプ回路と縦続接続される第２パワーアンプ回路の一例である。図５に示されるように、パワーアンプ回路１３１に接続される整合回路１１３および１１４が第１半導体素子１０に内蔵されず、積層基板３０に内蔵されてもよい。なお、パワーアンプ回路１３１の入力側に接続された整合回路１１４およびパワーアンプ回路１３１の出力側に接続された整合回路１１３の両方が積層基板３０に内蔵されなくてもよく、いずれか一方のみが積層基板３０に内蔵されていてもよい。
　［通信装置の回路構成：第４例］
　例えば、第１半導体素子１０は、２ＧＨｚ帯域のパワーアンプ回路を含み、第２半導体素子２０は、５ＧＨｚ帯域の増幅回路を含んでいてもよい。あるいは、第１半導体素子１０は、５ＧＨｚ帯域の増幅回路を含み、第２半導体素子２０は、２ＧＨｚ帯域のパワーアンプ回路を含んでいてもよい。増幅回路は、ローノイズアンプ回路であってもよいし、パワーアンプ回路であってもよい。これについて、図６を用いて説明する。
　図６は、実施の形態に係る通信装置５の第４例を示す回路構成図である。図６に示される通信装置５の第４例では、高周波モジュール１の回路構成が第１例から第３例と異なっているため、ここでは、第４例における高周波モジュール１の回路構成を中心に説明する。
　第４例では、高周波モジュール１は、ダイプレクサ３０１、フィルタ３０２および３０３、スイッチ回路３１１および３１２、ローノイズアンプ回路３２１および３２２、ならびに、パワーアンプ回路３３１、３３２、３３３および３３４を備える。なお、ここでは、整合回路の図示を省略している。
　ダイプレクサ３０１は、ハイパスフィルタおよびローパスフィルタから構成される。ハイパスフィルタは所定の周波数以上の、少なくとも５ＧＨｚ帯域を含む周波数帯域の信号を通過させるフィルタであり、ローパスフィルタは所定の周波数未満の、少なくとも２ＧＨｚ帯域を含む周波数帯域の信号を通過させるフィルタである。ハイパスフィルタはフィルタ３０２に接続され、ローパスフィルタはフィルタ３０３に接続される。また、ハイパスフィルタおよびローパスフィルタは、共通してアンテナ２に接続される。例えば、ダイプレクサ３０１を構成するハイパスフィルタおよびローパスフィルタは、インダクタおよびキャパシタ等で構成されたＬＣフィルタである。
　フィルタ３０２は、ダイプレクサ３０１におけるハイパスフィルタとスイッチ回路３１１とを結ぶ経路に配置され、特定の周波数帯域の信号を通過させる。例えば、フィルタ３０２は、５ＧＨｚ帯域の信号を通過させるフィルタである。
　フィルタ３０３は、ダイプレクサ３０１におけるローパスフィルタとスイッチ回路３１２とを結ぶ経路に配置され、特定の周波数帯域の信号を通過させる。例えば、フィルタ３０３は、２ＧＨｚ帯域の信号を通過させるフィルタである。
　なお、フィルタ３０２および３０３は、例えば、弾性表面波フィルタ、ＢＡＷ（Ｂｕｌｋ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）を用いた弾性波フィルタ、ＬＣフィルタおよび誘電体フィルタのいずれであってもよく、さらには、これらには限定されない。
　スイッチ回路３１１は、共通端子および２つの選択端子を有し、共通端子がフィルタ３０２に接続され、２つの選択端子のうちの一方の選択端子が受信信号経路におけるローノイズアンプ回路３２１に接続され、他方の選択端子が送信信号経路におけるパワーアンプ回路３３１に接続される。
　スイッチ回路３１２は、共通端子および３つの選択端子を有し、共通端子がフィルタ３０３に接続され、３つの選択端子のうちの第１選択端子が受信信号経路におけるローノイズアンプ回路３２２に接続され、第２選択端子がＲＦＩＣ３に接続され、第３選択端子が送信信号経路におけるパワーアンプ回路３３３に接続される。
　ローノイズアンプ回路３２１は、入力された高周波受信信号を低雑音で増幅する増幅回路である。ローノイズアンプ回路３２１の入力端子はスイッチ回路３１１に接続され、ローノイズアンプ回路３２１の出力端子はＲＦＩＣ３に接続される。ローノイズアンプ回路３２１は、５ＧＨｚ帯域の増幅回路である。
　ローノイズアンプ回路３２２は、入力された高周波受信信号を低雑音で増幅する増幅回路である。ローノイズアンプ回路３２２の入力端子はスイッチ回路３１２に接続され、ローノイズアンプ回路３２２の出力端子はＲＦＩＣ３に接続される。ローノイズアンプ回路３２２は、２ＧＨｚ帯域の増幅回路である。
　パワーアンプ回路３３１は、入力された高周波送信信号を増幅する増幅回路である。パワーアンプ回路３３１の入力端子はパワーアンプ回路３３２に接続され、パワーアンプ回路３３１の出力端子はスイッチ回路３１１に接続される。パワーアンプ回路３３１は、５ＧＨｚ帯域の増幅回路である。
　パワーアンプ回路３３２は、入力された高周波送信信号を増幅する増幅回路である。パワーアンプ回路３３２の入力端子はＲＦＩＣ３に接続され、パワーアンプ回路３３２の出力端子はパワーアンプ回路３３１に接続される。パワーアンプ回路３３２は、５ＧＨｚ帯域の増幅回路である。パワーアンプ回路３３１および３３２は、互いに縦続接続されている。
　パワーアンプ回路３３３は、入力された高周波送信信号を増幅する増幅回路である。パワーアンプ回路３３３の入力端子はパワーアンプ回路３３４に接続され、パワーアンプ回路３３３の出力端子はスイッチ回路３１２に接続される。パワーアンプ回路３３３は、２ＧＨｚ帯域の増幅回路である。
　パワーアンプ回路３３４は、入力された高周波送信信号を増幅する増幅回路である。パワーアンプ回路３３４の入力端子はＲＦＩＣ３に接続され、パワーアンプ回路３３４の出力端子はパワーアンプ回路３３３に接続される。パワーアンプ回路３３４は、２ＧＨｚ帯域の増幅回路である。パワーアンプ回路３３３および３３４は、互いに縦続接続されている。
　例えば、第１半導体素子１０は、２ＧＨｚ帯域のパワーアンプ回路（例えばパワーアンプ回路３３３および３３４の少なくとも１つ）を含み、第２半導体素子２０は、５ＧＨｚ帯域の増幅回路（例えば、ローノイズアンプ回路３２１ならびにパワーアンプ回路３３１および３３２の少なくとも１つ）を含んでいてもよい。あるいは、例えば、第１半導体素子１０は、５ＧＨｚ帯域の増幅回路（例えば、ローノイズアンプ回路３２１ならびにパワーアンプ回路３３１および３３２の少なくとも１つ）を含み、第２半導体素子２０は、２ＧＨｚ帯域のパワーアンプ回路（例えばパワーアンプ回路３３３および３３４の少なくとも１つ）を含んでいてもよい。すなわち、５ＧＨｚ帯域の信号を扱う増幅回路が、第１半導体素子１０および第２半導体素子２０のうちの一方に含まれ、２ＧＨｚ帯域の信号を扱うパワーアンプ回路が第１半導体素子１０および第２半導体素子２０のうちの他方に含まれていてもよい。
　［まとめ］
　高周波モジュール１は、複数の層が積層され、第１主面３１および第２主面３２を有する積層基板３０と、第１半導体素子１０と、第２半導体素子２０と、メタル層９０と、を備える。第１主面３１には第１凹部４０が設けられる。第１半導体素子１０は、第１凹部４０の底面に実装され、第２半導体素子２０は、第１凹部４０をまたぐように第１主面３１に実装される。第１半導体素子１０は、第１凹部４０の底面から第２主面３２までを貫通する金属ビア３３と接続されている。メタル層９０は、第１半導体素子１０と第２半導体素子２０との間で、第１凹部４０をまたぐように設けられる。
　これによれば、積層基板３０における第１凹部４０が設けられた部分の厚みは、第１凹部４０の深さ分薄くなっているため、第１凹部４０の底面から第２主面３２までを貫通する金属ビア３３もその分短くすることができる。すなわち、金属ビア３３による放熱経路が短くなり、積層基板３０の放熱性を向上することができる。言い換えると、第１半導体素子１０で発生する熱を、金属ビア３３を介して効果的に放熱することができる。また、金属ビア３３が積層基板３０の層毎に形成される場合、金属ビア３３が短くなることで、製造の手間ひいては製造コストを低下させることができる。さらに、第１半導体素子１０が第１凹部４０内に実装され、第１半導体素子１０が実装された第１凹部４０をまたぐように第２半導体素子２０が第１主面３１に実装されるため、第１半導体素子１０および第２半導体素子２０が同一平面に実装される場合と比べて高周波モジュール１のサイズを小型化することができる。
　また、第１凹部４０内に実装された第１半導体素子１０と、第１凹部４０をまたぐように実装された第２半導体素子２０とは上下に重なるように配置され得るため、第１半導体素子１０と第２半導体素子２０とが近接し得る。このため、第１半導体素子１０において扱われる信号と第２半導体素子２０において扱われる信号とが干渉して、第１半導体素子１０と第２半導体素子２０とのアイソレーション特性が劣化する場合がある。そこで、第１半導体素子１０と第２半導体素子２０との間にメタル層９０が設けられることで、上記干渉を抑制でき、第１半導体素子１０と第２半導体素子２０とのアイソレーション特性の劣化を抑制することができる。
　例えば、メタル層９０は、グランドに接続されていてもよい。
　これによれば、グランドに接続されたメタル層９０によって、第１半導体素子１０と第２半導体素子２０とのアイソレーション特性の劣化をさらに抑制することができる。
　例えば、第２半導体素子２０は、第２半導体素子２０の第１主面３１側の面である底面とメタル層９０の第２半導体素子２０側の面である天面との間に設けられた金属ビア９１を介してメタル層９０と接続されていてもよい。
　これによれば、第２半導体素子２０がグランドに接続されたメタル層９０に接続されるため、第２半導体素子２０で発生する熱を、金属ビア９１およびメタル層９０を介してグランドへ放熱することができる。
　例えば、高周波モジュール１は、さらに、少なくとも第２半導体素子２０を封止するモールド層７０と、モールド層７０を覆うシールド層８０と、を備えていてもよい。
　これによれば、シールド層８０によって、外来ノイズの高周波モジュール１内への進入を抑制することができる。
　例えば、モールド層７０は、第２半導体素子２０の第１主面３１側の面とは反対側の面である天面を覆っていなくてもよく、シールド層８０は、第２半導体素子２０の天面と接触していてもよい。
　これによれば、第２半導体素子２０の天面がシールド層８０と接触しているため、第２半導体素子２０で発生する熱を、シールド層８０を介して放熱することができる。第１半導体素子１０で発生する熱は、主に金属ビア３３から放熱することができ、第２半導体素子２０で発生する熱は、主にシールド層８０から放熱することができ、それぞれ異なる放熱経路で放熱することができるため、高周波モジュール１の発熱を効果的に抑制することができる。また、第２半導体素子２０の天面とシールド層８０とを接触させるために、製造工程において、モールド層７０によって天面を含めて第２半導体素子２０が封止された後、モールド層７０の天面を研磨することで、第２半導体素子２０の天面が露出される。したがって、モールド層７０が研磨された分、高周波モジュール１を低背化できる。
　例えば、モールド層７０は、第１半導体素子１０を封止する第１モールド層７１と、第２半導体素子２０を封止する第２モールド層７２を含んでいてもよく、第１モールド層７１の材料と第２モールド層７２の材料とは異なっていてもよい。
　例えば、複数の高周波モジュール１が集合して成るウエハ等がダイシングされることで、高周波モジュール１の生産が行われ得る。その際に、第２半導体素子２０を封止する第２モールド層７２の材料は、加工しやすい（例えばダイシングしやすい）材料であることが望まれる。一方で、第１凹部４０において第１半導体素子１０を封止する第１モールド層７１は、加工しやすい材料であることは望まれず、例えば、放熱しやすい材料であることが望まれる。第１モールド層７１の材料と、第２モールド層７２の材料とを同じ放熱しやすい材料とした場合、高周波モジュール１の放熱性を向上することができるが、ウエハ等が反ってしまいウエハ等の加工が難しくなるおそれがある。一方で、第１モールド層７１の材料と、第２モールド層７２の材料とを同じ加工しやすい材料とした場合、ウエハ等を加工しやすくなるが、高周波モジュール１の放熱性が低下してしまうおそれがある。そこで、第１モールド層７１の材料と、第２モールド層７２の材料とを異ならせることで、加工のしやすさと放熱のしやすさとを両立することができる。
　例えば、第１モールド層７１の熱伝導率は、第２モールド層７２の熱伝導率より高くてもよい。
　これによれば、積層基板３０の第１凹部４０における放熱性を向上することができる。
　例えば、第１半導体素子１０は、２ＧＨｚ帯域のパワーアンプ回路を含んでいてもよく、第２半導体素子２０は、５ＧＨｚ帯域の増幅回路を含んでいてもよい。あるいは、第１半導体素子１０は、５ＧＨｚ帯域の増幅回路を含んでいてもよく、第２半導体素子２０は、２ＧＨｚ帯域のパワーアンプ回路を含んでいてもよい。
　第１半導体素子１０が２ＧＨｚ帯域のパワーアンプ回路を含み、第２半導体素子２０が５ＧＨｚ帯域の増幅回路を含む場合、第２半導体素子２０の増幅回路において増幅される５ＧＨｚ帯域の信号は、第１半導体素子１０のパワーアンプにおいて大きく増幅される２ＧＨｚ帯域の信号の影響を受けやすい。あるいは、第１半導体素子１０が５ＧＨｚ帯域の増幅回路を含み、第２半導体素子２０が２ＧＨｚ帯域のパワーアンプ回路を含む場合、第１半導体素子１０の増幅回路において増幅される５ＧＨｚ帯域の信号は、第２半導体素子２０のパワーアンプにおいて大きく増幅される２ＧＨｚ帯域の信号の影響を受けやすい。これに対して、本発明では、第１半導体素子１０と第２半導体素子２０との間にメタル層９０が設けられるため、上記影響を抑制でき、第１半導体素子１０と第２半導体素子２０とのアイソレーション特性の劣化を抑制することができる。
　例えば、第１半導体素子１０は、化合物半導体基板を有していてもよく、第２半導体素子２０は、Ｓｉ半導体基板を有していてもよい。
　化合物半導体基板を有する第１半導体素子１０は、Ｓｉ半導体基板を有する第２半導体素子２０よりも放熱性が悪く発熱しやすい素子となっている。第２半導体素子２０よりも発熱しやすい第１半導体素子１０が第１凹部４０における金属ビア３３に接続されることで、第２半導体素子２０が第１凹部４０における金属ビア３３に接続される場合よりも、高周波モジュール１の発熱を抑制することができる。
　例えば、第２半導体素子２０は、ローノイズアンプ回路１２１、スイッチ回路１０１および制御回路１４１の少なくとも１つを含んでいてもよい。例えば、第１半導体素子１０は、第１パワーアンプ回路を含んでいてもよい。
　第１パワーアンプ回路を含む第１半導体素子１０は、ローノイズアンプ回路１２１、スイッチ回路１０１および制御回路１４１の少なくとも１つを含む第２半導体素子２０よりも発熱しやすい素子となっている。第２半導体素子２０よりも発熱しやすい第１半導体素子１０が第１凹部４０における金属ビア３３に接続されることで、第２半導体素子２０が第１凹部４０における金属ビア３３に接続される場合よりも、高周波モジュール１の発熱を抑制することができる。
　例えば、積層基板３０は、少なくとも積層基板３０の内部に形成され、第１半導体素子１０と第２半導体素子２０とを電気的に接続する導電体（例えば導体膜３５および金属ビア３６）を有していてもよい。
　これによれば、第１半導体素子１０と第２半導体素子２０との間で情報または信号の授受が可能となり、例えば当該授受された情報または信号に基づいて、第１半導体素子１０に含まれる回路または第２半導体素子２０に含まれる回路の特性の補償等ができる。また、導電体が少なくとも積層基板３０の内部に形成されるため、導電体が全て積層基板３０の外部に形成される場合（例えばワイヤボンディングを用いる場合等）と比べて、高周波モジュール１のサイズを小型化することができる。また、第１凹部４０内に実装された第１半導体素子１０と、第１凹部４０をまたぐように実装された第２半導体素子２０とは上下に重なるように配置され得るため、第１半導体素子１０と第２半導体素子２０とを接続する導電体を短くすることができ、導電体における伝送損失を抑制できる。
　例えば、第１半導体素子１０は、さらに、第１パワーアンプ回路の温度を検知する温度センサ２０１を含んでいてもよく、第２半導体素子２０は、温度センサ２０１で検知された温度に基づいて、第１パワーアンプ回路に供給するバイアスを調整する制御回路１４１（バイアス調整回路）を含んでいてもよい。
　第１パワーアンプ回路の増幅率は、第１パワーアンプ回路自体が発する熱によって、時間経過と共に変化し得る。そこで、温度センサ２０１で検知された第１パワーアンプ回路の温度に基づいて第１パワーアンプ回路に供給されるバイアスが調整される。すなわち、第１パワーアンプ回路の温度が変化しても、第１パワーアンプ回路に、第１パワーアンプ回路の温度に応じたバイアスが供給されるため、第１パワーアンプ回路の増幅率を適正な増幅率に維持することができる。
　例えば、第１半導体素子１０は、さらに、第１パワーアンプ回路の特性パラメータを検知するディテクタ回路を含んでいてもよく、第２半導体素子２０は、ディテクタ回路で検知された特性パラメータに基づいて、特性パラメータを調整する特性調整回路を含んでいてもよい。例えば、特性パラメータは、第１パワーアンプ回路のインピーダンス、位相および電力の少なくとも１つを含んでいてもよい。
　これによれば、第１パワーアンプ回路のインピーダンス、位相または電力等の特性パラメータを状況に応じて調整または補償することができる。
　例えば、第２半導体素子２０は、さらに、第１パワーアンプ回路と縦続接続される第２パワーアンプ回路（例えばパワーアンプ回路１３２または１３３）を含んでいてもよい。
　これによれば、縦続接続されたパワーアンプ回路の全てを第１半導体素子１０に形成せず、第１パワーアンプ回路に縦続接続された第２パワーアンプ回路を第２半導体素子２０に形成することで、第１半導体素子１０のサイズを小型化することができる。例えば、化合物半導体基板を有する第１半導体素子１０は、高価である場合が多く、第１半導体素子１０のサイズを小型化することができることで、高周波モジュール１を低コスト化することができる。また、縦続接続されたパワーアンプ回路のうち最終段のパワーアンプ回路が最も発熱しやすいため、少なくとも最終段のパワーアンプ回路が、第１パワーアンプ回路として金属ビア３３が接続される第１半導体素子１０に含まれるようにすることで、高周波モジュール１の発熱を抑制することができる。言い換えると、縦続接続されたパワーアンプ回路のうち最終段の第１パワーアンプ回路以外の第２パワーアンプ回路が第１半導体素子１０に含まれていなくても、高周波モジュール１の発熱量は大きくなりにくく、高周波モジュール１の発熱を抑制することができる。
　例えば、積層基板３０は、第１パワーアンプ回路に接続される整合回路（例えば整合回路１１３または１１４）を内蔵していてもよい。
　これによれば、第１パワーアンプ回路に接続される整合回路を、第１パワーアンプ回路を含む第１半導体素子１０ではなく、積層基板３０に内蔵することで、第１半導体素子１０のサイズを小型化することができ、上述したように、高周波モジュール１を低コスト化することができる。
　例えば、高周波モジュール１は、第２半導体素子２０よりも大きい厚みを有する実装部品６０をさらに備えていてもよい。第１主面３１には、第２凹部５０が設けられていてもよく、実装部品６０は、第２凹部５０の底面に実装されてもよい。
　第２半導体素子２０よりも大きい厚みを有する実装部品６０がそのまま第１主面３１に実装される場合、第２半導体素子２０よりも大きい厚みを有する実装部品６０によって、高周波モジュール１全体の厚みが厚くなる。そこで、実装部品６０が第２凹部５０の底面に実装されることで、第２凹部５０の深さ分、高周波モジュール１の低背化が可能となる。
　例えば、第２凹部５０は、第１凹部４０よりも深さが浅くてもよい。
　例えば、実装部品６０（例えばチップ部品）が積層基板３０の第２凹部５０の底面に実装される際に、積層基板３０に半田が印刷されるが、第２凹部５０の深さが深いと第２凹部５０の底面に半田を印刷することが難しくなる。そこで、第２凹部５０の深さを第１凹部４０よりも浅くすることで、第２凹部５０の底面に半田を印刷しやすくなり、実装のしやすさを向上させることができる。
　通信装置５は、アンテナ２で送受信される高周波信号を処理するＲＦＩＣ３と、アンテナ２とＲＦＩＣ３との間で高周波信号を伝搬する高周波モジュール１と、を備える。
　これによれば、積層基板３０の放熱性を向上することができる通信装置５を提供することができる。
　（その他の実施の形態）
　以上、本発明に係る高周波モジュール１および通信装置５について、実施の形態を挙げて説明したが、本発明は、上記実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る高周波モジュール１または通信装置５を内蔵した各種機器も本発明に含まれる。
　例えば、上記実施の形態では、メタル層９０がグランドに接続されている例について説明したが、メタル層９０がグランドに接続されていなくてもよい。
　例えば、上記実施の形態では、第２半導体素子２０が、第２半導体素子２０の底面とメタル層９０の天面との間に設けられた金属ビア９１を介してメタル層９０と接続される例について説明したが、これに限らない。第２半導体素子２０の底面とメタル層９０の天面との間に金属ビア９１が設けられなくてもよい。
　例えば、上記実施の形態では、高周波モジュール１がシールド層８０を備える例について説明したが、高周波モジュール１は、シールド層８０を備えていなくてもよい。
　例えば、上記実施の形態では、高周波モジュール１がモールド層７０を備える例について説明したが、高周波モジュール１は、モールド層７０を備えていなくてもよい。あるいは、高周波モジュール１は、第１モールド層７１を備えず、第２モールド層７２を備えていてもよい。この場合、メタル層９０によって第１凹部４０が完全に覆われていてもよく、第２モールド層７２が形成される際に、第１主面３１に注入された樹脂部材が第１凹部４０に流れ込まないようにされていてもよい。あるいは、高周波モジュール１は、第２モールド層７２を備えず、第１モールド層７１を備えていてもよい。
　例えば、上記実施の形態では、第１半導体素子１０が第１パワーアンプ回路を含み、かつ、第１半導体素子１０が化合物半導体基板を有する例について説明したが、これに限らない。例えば、第１半導体素子１０は、第１パワーアンプ回路を含んでいなくてもよく、化合物半導体基板を有していなくてもよい。
　例えば、上記実施の形態では、第２半導体素子２０がローノイズアンプ回路、スイッチ回路および制御回路の少なくとも１つを含み、かつ、第２半導体素子２０がＳｉ半導体基板を有する例について説明したが、これに限らない。例えば、第２半導体素子２０は、ローノイズアンプ回路、スイッチ回路および制御回路の少なくとも１つを含んでいなくてもよく、Ｓｉ半導体基板を有していなくてもよい。
　例えば、上記実施の形態では、第１半導体素子１０は、第１パワーアンプ回路の温度を検知する温度センサを含み、第２半導体素子２０は、第１パワーアンプ回路に供給するバイアスを調整するバイアス調整回路を含む例について説明したが、これに限らない。例えば、第１半導体素子１０は、温度センサを含んでいなくてもよく、第２半導体素子２０は、バイアス調整回路を含んでいなくてもよい。
　例えば、上記実施の形態では、第１半導体素子１０は、第１パワーアンプ回路の特性パラメータを検知するディテクタ回路を含み、第２半導体素子２０は、特性パラメータを調整する特性調整回路を含む例について説明したが、これに限らない。例えば、第１半導体素子１０は、ディテクタ回路を含んでいなくてもよく、第２半導体素子２０は、特性調整回路を含んでいなくてもよい。
　例えば、上記実施の形態では、積層基板３０は、少なくとも積層基板３０の内部に形成され、第１半導体素子１０と第２半導体素子２０とを電気的に接続する導電体を有する例について説明したが、これに限らない。例えば、積層基板３０は、第１半導体素子１０と第２半導体素子２０とを電気的に接続する導電体を有していなくてもよい。例えば、第１半導体素子１０と第２半導体素子２０とを電気的に接続する導電体は、積層基板３０の外部に形成されてもよい（例えば、ワイヤボンディングが用いられてもよい）。あるいは、第１半導体素子１０と第２半導体素子２０とを電気的に接続する導電体が高周波モジュール１に設けられていなくてもよい。
　例えば、上記実施の形態では、高周波モジュール１が実装部品６０を備える例について説明したが、高周波モジュール１は、実装部品６０を備えていなくてもよい。この場合、積層基板３０の第１主面３１には、第２凹部５０が設けられていなくてもよい。
　本発明は、放熱性を要求される機器に広く利用できる。
　１　高周波モジュール
　２　アンテナ
　３　ＲＦＩＣ
　４　ＢＢＩＣ
　５　通信装置
　１０　第１半導体素子
　２０　第２半導体素子
　３０　積層基板
　３１　第１主面
　３２　第２主面
　３３、３６、９１　金属ビア
　３５　導体膜
　４０　第１凹部
　５０　第２凹部
　６０　実装部品
　７０　モールド層
　７１　第１モールド層
　７２　第２モールド層
　８０　シールド層
　９０　メタル層
　１０１、３１１、３１２　スイッチ回路
　１１１、１１２、１１３、１１４、１１５、１１６　整合回路
　１２１、３２１、３２２　ローノイズアンプ回路
　１３１、１３２、１３３、３３１、３３２、３３３、３３４　パワーアンプ回路
　１４１　制御回路
　２０１　温度センサ
　３０１　ダイプレクサ
　３０２、３０３　フィルタ
　Ｃ　キャパシタ
　ＯＰ　オペアンプ
　ＳＷ　スイッチ
　Ｔ１　第１入力端子
　Ｔ２　第２入力端子

Claims (20)

  1. 　複数の層が積層され、第１主面および第２主面を有する積層基板と、
    　第１半導体素子と、
    　第２半導体素子と、
    　メタル層と、を備え、
    　前記第１主面には第１凹部が設けられ、
    　前記第１半導体素子は、前記第１凹部の底面に実装され、
    　前記第２半導体素子は、前記第１凹部をまたぐように前記第１主面に実装され、
    　前記第１半導体素子は、前記第１凹部の底面から前記第２主面までを貫通する金属ビアと接続され、
    　前記メタル層は、前記第１半導体素子と前記第２半導体素子との間で、前記第１凹部をまたぐように設けられる、
    　高周波モジュール。
  2. 　前記メタル層は、グランドに接続されている、
    　請求項１に記載の高周波モジュール。
  3. 　前記第２半導体素子は、前記第２半導体素子の前記第１主面側の面である底面と前記メタル層の前記第２半導体素子側の面である天面との間に設けられた金属ビアを介して前記メタル層と接続される、
    　請求項２に記載の高周波モジュール。
  4. 　さらに、少なくとも前記第２半導体素子を封止するモールド層と、
    　前記モールド層を覆うシールド層と、を備える、
    　請求項１～３のいずれか１項に記載の高周波モジュール。
  5. 　前記モールド層は、前記第２半導体素子の前記第１主面側の面とは反対側の面である天面を覆っておらず、
    　前記シールド層は、前記第２半導体素子の前記天面と接触している、
    　請求項４に記載の高周波モジュール。
  6. 　前記モールド層は、前記第１半導体素子を封止する第１モールド層と、前記第２半導体素子を封止する第２モールド層を含み、
    　前記第１モールド層の材料と前記第２モールド層の材料とは異なる、
    　請求項４または５に記載の高周波モジュール。
  7. 　前記第１モールド層の熱伝導率は、前記第２モールド層の熱伝導率より高い、
    　請求項６に記載の高周波モジュール。
  8. 　前記第１半導体素子は、２ＧＨｚ帯域のパワーアンプ回路を含み、
    　前記第２半導体素子は、５ＧＨｚ帯域の増幅回路を含む、
    　あるいは、
    　前記第１半導体素子は、５ＧＨｚ帯域の増幅回路を含み、
    　前記第２半導体素子は、２ＧＨｚ帯域のパワーアンプ回路を含む、
    　請求項１～７のいずれか１項に記載の高周波モジュール。
  9. 　前記第１半導体素子は、化合物半導体基板を有し、
    　前記第２半導体素子は、Ｓｉ半導体基板を有する、
    　請求項１～８のいずれか１項に記載の高周波モジュール。
  10. 　前記第２半導体素子は、ローノイズアンプ回路、スイッチ回路および制御回路の少なくとも１つを含む、
    　請求項１～９のいずれか１項に記載の高周波モジュール。
  11. 　前記第１半導体素子は、第１パワーアンプ回路を含む、
    　請求項１～１０のいずれか１項に記載の高周波モジュール。
  12. 　前記積層基板は、少なくとも前記積層基板の内部に形成され、前記第１半導体素子と前記第２半導体素子とを電気的に接続する導電体を有する、
    　請求項１１に記載の高周波モジュール。
  13. 　前記第１半導体素子は、さらに、前記第１パワーアンプ回路の温度を検知する温度センサを含み、
    　前記第２半導体素子は、前記温度センサで検知された温度に基づいて、前記第１パワーアンプ回路に供給するバイアスを調整するバイアス調整回路を含む、
    　請求項１２に記載の高周波モジュール。
  14. 　前記第１半導体素子は、さらに、前記第１パワーアンプ回路の特性パラメータを検知するディテクタ回路を含み、
    　前記第２半導体素子は、前記ディテクタ回路で検知された前記特性パラメータに基づいて、前記特性パラメータを調整する特性調整回路を含む、
    　請求項１２または１３に記載の高周波モジュール。
  15. 　前記特性パラメータは、前記第１パワーアンプ回路のインピーダンス、位相および電力の少なくとも１つを含む、
    　請求項１４に記載の高周波モジュール。
  16. 　前記第２半導体素子は、さらに、前記第１パワーアンプ回路と縦続接続される第２パワーアンプ回路を含む、
    　請求項１１～１５のいずれか１項に記載の高周波モジュール。
  17. 　前記積層基板は、前記第１パワーアンプ回路に接続される整合回路を内蔵する、
    　請求項１１～１６のいずれか１項に記載の高周波モジュール。
  18. 　前記第２半導体素子よりも大きい厚みを有する実装部品をさらに備え、
    　前記第１主面には、第２凹部が設けられ、
    　前記実装部品は、前記第２凹部の底面に実装される、
    　請求項１～１７のいずれか１項に記載の高周波モジュール。
  19. 　前記第２凹部は、前記第１凹部よりも深さが浅い、
    　請求項１８に記載の高周波モジュール。
  20. 　アンテナで送受信される高周波信号を処理するＲＦ信号処理回路と、
    　前記アンテナと前記ＲＦ信号処理回路との間で前記高周波信号を伝搬する請求項１～１９のいずれか１項に記載の高周波モジュールと、を備える、
    　通信装置。
PCT/JP2021/034466 2020-09-30 2021-09-21 高周波モジュールおよび通信装置 Ceased WO2022071010A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180049996.3A CN116235292A (zh) 2020-09-30 2021-09-21 高频模块以及通信装置
US18/157,871 US12341548B2 (en) 2020-09-30 2023-01-23 Radio-frequency module and communication apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-165329 2020-09-30
JP2020165329 2020-09-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/157,871 Continuation US12341548B2 (en) 2020-09-30 2023-01-23 Radio-frequency module and communication apparatus

Publications (1)

Publication Number Publication Date
WO2022071010A1 true WO2022071010A1 (ja) 2022-04-07

Family

ID=80951617

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/034466 Ceased WO2022071010A1 (ja) 2020-09-30 2021-09-21 高周波モジュールおよび通信装置

Country Status (3)

Country Link
US (1) US12341548B2 (ja)
CN (1) CN116235292A (ja)
WO (1) WO2022071010A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128029A (ja) * 2002-09-30 2004-04-22 Sony Corp 高周波モジュール装置の製造方法。
JP2004128288A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置および電子装置
JP2004273570A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2007295327A (ja) * 2006-04-26 2007-11-08 Hitachi Metals Ltd 高周波回路、高周波部品及び通信装置
JP2010267944A (ja) * 2008-11-05 2010-11-25 Renesas Electronics Corp 半導体装置およびその製造方法
WO2017187559A1 (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 高周波回路
JP2019186344A (ja) * 2018-04-06 2019-10-24 ローム株式会社 電子部品およびその製造方法
WO2020054004A1 (ja) * 2018-09-12 2020-03-19 三菱電機株式会社 マイクロ波デバイス及び空中線

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004032928B4 (de) * 2004-07-07 2013-03-07 Epcos Ag RF-Modul mit verbesserter Integration
EP1850491A3 (en) 2006-04-26 2012-02-22 Hitachi Metals, Ltd. High-frequency circuit, high-frequency device and communications apparatus
KR100838491B1 (ko) * 2006-12-27 2008-06-16 동부일렉트로닉스 주식회사 반도체 소자 제조방법
KR100861223B1 (ko) * 2006-12-27 2008-09-30 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US8492878B2 (en) * 2010-07-21 2013-07-23 International Business Machines Corporation Metal-contamination-free through-substrate via structure
JP2012191039A (ja) 2011-03-11 2012-10-04 Sharp Corp 電子回路モジュールおよび低温焼成セラミック部品
US10438862B2 (en) * 2015-12-24 2019-10-08 Mitsubishi Electric Corporation Electromagnetic shield structure of high frequency circuit and high frequency module
KR20170120752A (ko) * 2016-04-21 2017-11-01 한국전자통신연구원 반도체 소자 및 그 제조 방법
US10879146B2 (en) 2018-04-06 2020-12-29 Rohm Co., Ltd. Electronic component and manufacturing method thereof
JP2021150574A (ja) * 2020-03-23 2021-09-27 キオクシア株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128029A (ja) * 2002-09-30 2004-04-22 Sony Corp 高周波モジュール装置の製造方法。
JP2004128288A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置および電子装置
JP2004273570A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2007295327A (ja) * 2006-04-26 2007-11-08 Hitachi Metals Ltd 高周波回路、高周波部品及び通信装置
JP2010267944A (ja) * 2008-11-05 2010-11-25 Renesas Electronics Corp 半導体装置およびその製造方法
WO2017187559A1 (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 高周波回路
JP2019186344A (ja) * 2018-04-06 2019-10-24 ローム株式会社 電子部品およびその製造方法
WO2020054004A1 (ja) * 2018-09-12 2020-03-19 三菱電機株式会社 マイクロ波デバイス及び空中線

Also Published As

Publication number Publication date
US20230155620A1 (en) 2023-05-18
US12341548B2 (en) 2025-06-24
CN116235292A (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
JP6947153B2 (ja) 高周波モジュールおよび通信装置
CN114342073B (zh) 高频模块以及通信装置
WO2021002296A1 (ja) 高周波モジュール及び通信装置
CN216699995U (zh) 高频模块和通信装置
WO2020090230A1 (ja) 高周波モジュールおよび通信装置
JP2022018955A (ja) 高周波モジュール及び通信装置
US11871508B2 (en) Radio-frequency module and communication device
JP2021145283A (ja) 高周波モジュールおよび通信装置
WO2022034821A1 (ja) 高周波モジュール及び通信装置
JP2021145290A (ja) 高周波モジュールおよび通信装置
WO2022124262A1 (ja) 高周波モジュール及び通信装置
WO2022118891A1 (ja) 高周波モジュール及び通信装置
WO2022123892A1 (ja) 高周波モジュールおよび通信装置
WO2022071010A1 (ja) 高周波モジュールおよび通信装置
CN116783828B (zh) 高频模块以及通信装置
WO2022071009A1 (ja) 高周波モジュールおよび通信装置
US12283760B2 (en) Radio-frequency module and communication apparatus
JP2024085244A (ja) 高周波モジュール
WO2022071008A1 (ja) 高周波モジュールおよび通信装置
US12015212B2 (en) Radio-frequency module and communication apparatus
CN116157879B (zh) 高频模块以及通信装置
US12471206B2 (en) Radio frequency module and communication device
US20250175161A1 (en) Resin-sealed component and high frequency module
WO2022209737A1 (ja) 高周波モジュール及び通信装置
WO2022014337A1 (ja) 高周波モジュール及び通信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21875312

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21875312

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP