WO2022065139A1 - 半導体モジュール、その製造方法及び電力変換装置 - Google Patents

半導体モジュール、その製造方法及び電力変換装置 Download PDF

Info

Publication number
WO2022065139A1
WO2022065139A1 PCT/JP2021/033772 JP2021033772W WO2022065139A1 WO 2022065139 A1 WO2022065139 A1 WO 2022065139A1 JP 2021033772 W JP2021033772 W JP 2021033772W WO 2022065139 A1 WO2022065139 A1 WO 2022065139A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor module
frame pattern
fin
caulking
fins
Prior art date
Application number
PCT/JP2021/033772
Other languages
English (en)
French (fr)
Inventor
弘行 芳原
祐介 石山
泰之 三田
建一 林
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2022551908A priority Critical patent/JP7493605B2/ja
Priority to DE112021005020.6T priority patent/DE112021005020T5/de
Priority to US18/043,605 priority patent/US20230275035A1/en
Priority to CN202180063575.6A priority patent/CN116171492A/zh
Publication of WO2022065139A1 publication Critical patent/WO2022065139A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Definitions

  • This disclosure relates to a semiconductor module, its manufacturing method, and a power conversion device.
  • Patent Document 1 describes a power module with an integrated heat sink.
  • the heat sink integrated power module described in Patent Document 1 has a fin base, first fins and second fins, an insulating sheet, a lead frame, a power semiconductor element, and a mold resin.
  • the fin base has a first surface and a second surface opposite to the first surface.
  • An insulating sheet is arranged on the first surface.
  • a part of the lead frame is arranged on the insulating sheet (hereinafter, the portion of the lead frame arranged on the first surface is referred to as a frame pattern).
  • Power semiconductor elements are arranged on the frame pattern.
  • the lead frame includes an external terminal.
  • a first fin insertion groove and a second fin insertion groove are formed on the second surface.
  • the first fin insertion groove and the second fin insertion groove extend along the first direction and are separated from each other in the second direction orthogonal to the first direction.
  • a caulking portion is formed between the first fin insertion groove and the second fin insertion groove.
  • a groove extending along the first direction (hereinafter referred to as "caulking groove") is formed on the upper surface of the caulked portion.
  • the first fin and the second fin are crimped by the caulking portion.
  • the mold resin seals the fin base, the lead frame, the insulating sheet, and the power semiconductor element so that the external terminal and the second surface are exposed from the mold resin.
  • the caulking portion When the jig is inserted into the caulking groove, the caulking portion is plastically deformed and the width of the caulking groove is widened along the second direction. As a result, the first fin and the second fin are crimped by the caulking portion.
  • the heat sink integrated power module described in Patent Document 1 is warped convexly along the direction from the first surface to the second surface before attaching the first fin and the second fin. Sometimes.
  • the above warp is forcibly flattened by the load when the jig is inserted into the caulking groove.
  • the edge of the frame pattern and the insulating sheet may be peeled off or cracks may occur in the insulating sheet. Due to peeling of the insulating sheet and cracks in the insulating sheet, the insulating property of the heat sink integrated power module described in Patent Document 1 is deteriorated.
  • the present disclosure provides a semiconductor module capable of suppressing a decrease in insulating property due to peeling of an insulating sheet or generation of cracks in the insulating sheet.
  • the semiconductor module of the present disclosure has a fin base having a first surface and a second surface opposite to the first surface, an insulating sheet arranged on the first surface, and a first surface via an insulating sheet.
  • a plurality of frame patterns arranged on a surface and a semiconductor element arranged on at least one of the plurality of frame patterns are crimped to the second surface so as to be separated from each other in the first direction. It has multiple fins.
  • On the second surface a plurality of standing wall portions extending along the second direction intersecting the first direction and separated from each other in the first direction, and each of the plurality of standing wall portions.
  • a plurality of caulked portions extending along the second direction are formed between them. At least one of the plurality of caulked portions includes a contact portion that is in contact with each of the plurality of fins and a separation portion that is separated from each of the plurality of fins.
  • the semiconductor module of the present disclosure it is possible to suppress deterioration of the insulating property due to peeling of the insulating sheet or generation of cracks in the insulating sheet.
  • semiconductor module 100 the semiconductor module according to the first embodiment (hereinafter referred to as “semiconductor module 100”) will be described.
  • FIG. 1 is a plan view of the semiconductor module 100.
  • the semiconductor element 50, the wire 60, and the mold resin 80 are not shown.
  • FIG. 2 is a cross-sectional view taken along the line II-II of FIG.
  • FIG. 3 is a bottom view of the semiconductor module 100.
  • the frame pattern 41a and the frame pattern 41b are shown by dotted lines.
  • FIG. 4 is a cross-sectional view taken along the line IV-IV of FIG.
  • the semiconductor module 100 includes a fin base 10, a plurality of fins 20, an insulating sheet 30, a lead frame 40, a semiconductor element 50, and a wire 60. And a panel 70 and a mold resin 80.
  • the fin base 10 has a first surface 10a and a second surface 10b.
  • the first surface 10a and the second surface 10b are end faces of the fin base 10 in the thickness direction.
  • the second surface 10b is the opposite surface of the first surface 10a.
  • the fin base 10 is made of, for example, a metal material. This metal material is aluminum, an aluminum alloy, copper, a copper alloy, or the like.
  • the fin base 10 has a rectangular shape in a plan view (when viewed from a direction orthogonal to the first surface 10a).
  • the first surface 10a has a first end 10aa and a second end 10ab in the first direction DR1.
  • the second end 10ab is the opposite end of the first end 10aa.
  • the first direction DR1 is along the longitudinal direction of the fin base 10.
  • a plurality of vertical wall portions 11 and a plurality of caulking portions 12 are formed on the second surface 10b.
  • the vertical wall portion 11 extends along the second direction DR2.
  • the second direction DR2 is a direction that intersects (preferably is orthogonal to) the first direction DR1.
  • the plurality of standing wall portions 11 are separated from each other in the first direction DR1.
  • the vertical wall portion 11 rises from the second surface 10b along the direction from the first surface 10a to the second surface 10b.
  • the plurality of caulking portions 12 extend along the second direction DR2 between two adjacent standing wall portions 11.
  • the caulking portion 12 rises from the second surface 10b along the direction from the first surface 10a to the second surface 10b.
  • a groove 12a is formed on the upper surface of the caulked portion 12.
  • the groove 12a extends along the second direction DR2. The details of the caulking portion 12 will be described later.
  • the fin 20 has a flat plate shape.
  • the thickness direction of the fin 20 is along the first direction DR1.
  • the plurality of fins 20 are adjacent to each other at intervals in the first direction DR1.
  • the fin 20 extends along the second direction DR2 in a plan view.
  • the fin 20 is made of, for example, a metal material. This metal material is aluminum, an aluminum alloy, copper, a copper alloy, or the like.
  • the fin 20 is arranged between the adjacent standing wall portion 11 and the caulking portion 12.
  • the fins 20 extend so that both ends in the second direction DR2 project from the outer edge of the fin base 10 in a plan view. However, the fin 20 is inside the outer edge of the panel 70 in a plan view.
  • the insulating sheet 30 is arranged on the first surface 10a.
  • the insulating sheet 30 is made of an insulating material. This insulating material is, for example, a resin material.
  • the lead frame 40 is made of, for example, a metal material. This metal material is aluminum, an aluminum alloy, copper, a copper alloy, or the like.
  • the lead frame 40 has a frame pattern 41 and a terminal portion 42.
  • the frame pattern 41 is arranged on the first surface 10a with the insulating sheet 30 interposed therebetween.
  • the terminal portion 42 is a portion used for connection with an external device.
  • the frame pattern 41 is located closer to the first surface 10a than the terminal portion 42. That is, a step is formed between the frame pattern 41 and the terminal portion 42.
  • the frame pattern 41 arranged on the central portion of the first surface 10a is referred to as a frame pattern 41a and a frame pattern 41b.
  • the frame pattern 41a and the frame pattern 41b extend along the first direction DR1.
  • the frame pattern 41a and the frame pattern 41b are arranged adjacent to each other with a gap in the second direction DR2. This gap is preferably larger than the thickness of the frame pattern 41a (frame pattern 41b).
  • the fin 20 closest to the first end 10aa is referred to as a fin 20a.
  • the fin 20 closest to the second end 10ab is referred to as a fin 20b.
  • Both ends of the frame pattern 41a and the frame pattern 41b in the first direction DR1 are outside the fins 20a and 20b, respectively. That is, the end of the frame pattern 41a on the first end 10aa side and the end of the frame pattern 41b on the first end 10aa side are closer to the first end 10aa than the fin 20a, and the end of the frame pattern 41a on the second end 10ab side. And the end of the frame pattern 41b on the second end 10ab side is closer to the second end 10ab than the fin 20b.
  • the frame pattern 41 has a portion located outside the standing wall portion 11 (caulking portion 12) on the most first end 10aa side and the standing wall portion 11 (caulking portion 12) on the most second end 10ab side. ing.
  • the frame pattern 41 may be located inside the standing wall portion 11 (caulking portion 12) on the most first end 10aa side and the standing wall portion 11 (caulking portion 12) on the most second end 10ab side.
  • FIG. 5 is a cross-sectional view of the frame pattern 41 in the vicinity of the end portion.
  • the frame pattern 41 has a first surface 41c, a second surface 41d, and a side surface 41e.
  • the first surface 41c and the second surface 41d are end faces of the frame pattern 41 in the thickness direction.
  • the first surface 41c is a surface on the semiconductor element 50 side.
  • the second surface 41d is the opposite surface of the first surface 41c and is the surface on the insulating sheet 30 side.
  • the side surface 41e is connected to the first surface 41c and the second surface 41d.
  • the intersecting ridgeline between the second surface 41d and the side surface 41e is defined as the corner portion 41f.
  • the corner portion 41f is preferably formed of a curved surface.
  • the semiconductor element 50 is formed on a semiconductor substrate.
  • This semiconductor substrate is made of silicon or a material having a wider bandgap than silicon (for example, silicon carbide, gallium nitride, diamond, etc.).
  • the semiconductor element 50 is arranged on the frame pattern 41.
  • the semiconductor element 50 and the frame pattern 41 are connected by, for example, soldering (not shown).
  • the semiconductor element 50 is a switching element such as a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) and an IGBT (Insulated Gate Bipolar Transistor).
  • the semiconductor element 50 may be a rectifying element such as a Schottky barrier diode or a fast recovery diode. That is, the semiconductor element 50 is a power semiconductor element.
  • the semiconductor element 50 may be a control element for controlling the power semiconductor element described above.
  • the wire 60 connects a plurality of frame patterns 41. As a result, the plurality of semiconductor elements 50 are electrically connected to each other.
  • the wire 60 is made of, for example, a metal material. This metal material is aluminum, aluminum alloy, copper, copper alloy, gold and the like.
  • the panel 70 has a flat plate shape.
  • the panel 70 is attached to the surface of the fin base 10 on the fin 20 side so as to surround the fin base 10.
  • a hole 71 is formed in the panel 70.
  • the hole 71 penetrates the panel 70 along the thickness direction.
  • the semiconductor module 100 is fixed to the housing by passing a fixing member (not shown) such as a screw through the hole 71 and screwing it into the housing (not shown) of another device.
  • a fixing member such as a screw
  • the fin 20 can be air-cooled by forming an air passage with the housing and the panel 70 and allowing the air from the air-cooling fan to flow through the air passage.
  • the mold resin 80 is formed of an insulating resin material.
  • This insulating resin material is, for example, a thermosetting resin such as an epoxy resin.
  • the insulating resin material may be a thermoplastic resin having a high hardness such as polyphenylene sulfide.
  • the mold resin 80 seals the fin base 10, the insulating sheet 30, the lead frame 40, the semiconductor element 50, and the wire 60 so that the second surface 10b and the terminal portion 42 are exposed.
  • the caulking portion 12 has a contact portion 12b and a separating portion 12c.
  • the contact portion 12b is a portion in contact with the fin 20.
  • the separating portion 12c is a portion separated from the fin 20. From another point of view, the contact portion 12b is a portion that is plastically deformed, and the separation portion 12c is a portion that is not plastically deformed. That is, the fin 20 is crimped between the contact portion 12b and the standing wall portion 11, but the fin 20 is not crimped between the separating portion 12c and the standing wall portion 11.
  • the separation portion 12c is located at a position overlapping the gap between the frame pattern 41a and the frame pattern 41b in a plan view.
  • the length of the contact portion 12b in the second direction DR2 is defined as the first length
  • the length of the separation portion 12c in the second direction DR2 is defined as the second length.
  • the value obtained by dividing the second length by the first length is preferably 0.3 or more and 0.6 or less.
  • the contact portion 12b and the separation portion 12c are integrally formed, but the contact portion 12b and the separation portion 12c may be separated from each other.
  • FIG. 6 is a process diagram showing a manufacturing method of the semiconductor module 100.
  • the method for manufacturing the semiconductor module 100 includes a semiconductor element mounting step S1, a wire bonding step S2, a molding step S3, a panel mounting step S4, and a caulking step S5.
  • solder is arranged on the frame pattern 41.
  • the solder is heated and melted in a state where the semiconductor element 50 is arranged on the solder. After that, cooling is performed, so that the connection between the semiconductor element 50 and the frame pattern 41 is achieved by soldering.
  • wire bonding step S2 wire bonding is performed between adjacent frame patterns 41 using the wire 60.
  • the mold resin 80 is formed.
  • the molding resin 80 is formed by, for example, a transfer mold. More specifically, first, the semiconductor module 100 that has been completed up to the wire bonding step S2 is arranged in the mold together with the fin base 10 having the insulating sheet 30 on the first surface 10a. Second, the mold is filled with the resin material and the resin material is cured.
  • the upper surface of the mold resin 80 of the semiconductor module 100 is convex downward (convex from the first surface 10a to the second surface 10b). May be warped. However, in the semiconductor module 100, the same effect can be obtained regardless of the direction of this warp.
  • the panel 70 is caulked and fixed to the surface of the fin base 10 on the fin 20 side.
  • FIG. 7 is a schematic cross-sectional view for explaining the caulking step S5. As shown in FIG. 7, in the caulking step S5, secondly, the fin 20 is caulked by the vertical wall portion 11 and the caulking portion 12.
  • FIG. 8 is a cross-sectional view of the caulking blade 200 parallel to the second direction DR2.
  • the caulking blade 200 has a tip 210.
  • the tip 210 has a first portion 211 and a second portion 212.
  • the width of the first portion 211 in the first direction DR1 is larger than the width of the groove 12a in the first direction DR1.
  • the width of the second portion 212 in the first direction DR1 is smaller than the width of the groove 12a in the first direction DR1.
  • the width of the second portion 212 in the first direction DR1 is 0, which is smaller than the width of the groove 12a in the first direction DR1. ..
  • the tip 210 is inserted into the groove 12a.
  • the caulking portion 12 is finned. It plastically deforms toward the 20 side and crimps the fin 20. That is, the portion into which the first portion 211 is inserted becomes the contact portion 12b.
  • the caulking portion 12 is the fin 20. Does not deform toward the side. That is, the portion into which the second portion 212 is inserted becomes the separation portion 12c.
  • the semiconductor module 100 before the fins 20 are crimped is warped due to the heat shrinkage of the mold resin 80. This warp is flattened by the load from the caulking blade 200 and the punch 220 when crimping the fin 20 to the second surface 10b. Due to the bending stress during flattening, there is a concern that peeling between the end portion of the frame pattern 41 and the insulating sheet 30 or generation of cracks in the insulating sheet 30 may occur.
  • the caulking portion 12 since the caulking portion 12 has the separating portion 12c (the tip 210 has the second portion 212), even if the load from the caulking blade 200 and the punch 220 is small, the load is small.
  • the surface pressure required for plastically deforming the contact portion 12b can be secured. Therefore, according to the semiconductor module 100, the bending stress generated when the above flattening is performed is reduced, which is caused by the peeling between the end portion of the frame pattern 41 and the insulating sheet 30 or the generation of cracks in the insulating sheet 30. The deterioration of the insulating property is suppressed.
  • the bending stress generated when the above flattening is performed remarkably acts on the frame pattern 41a and the frame pattern 41b.
  • the frame pattern 41a and the frame pattern 41b are arranged with a gap in the second direction DR2 and the separation portion 12c is at a position overlapping the gap in a plan view, the insulating sheet 30 at a location where stress concentration is likely to occur. Peeling or cracking in the insulating sheet 30 can be suppressed.
  • the insulating sheet 30 is peeled off or in the insulating sheet 30 while sufficiently ensuring the fixing force of the caulking to the fin 20. It is possible to suppress the deterioration of the insulating property due to the generation of cracks.
  • the contact portion 12b and the separation portion 12c are formed separately from each other, the contact portion 12b is likely to be plastically deformed, so that the load when crimping the fin 20 can be further reduced. As a result, it is possible to further suppress the deterioration of the insulating property due to the peeling of the insulating sheet 30 or the generation of cracks in the insulating sheet 30.
  • semiconductor module 100A the semiconductor module according to the second embodiment
  • semiconductor module 100A the semiconductor module according to the second embodiment
  • the differences from the semiconductor module 100 will be mainly described, and duplicated explanations will not be repeated.
  • the semiconductor module 100A includes a fin base 10, a plurality of fins 20, an insulating sheet 30, a lead frame 40, a semiconductor element 50, a wire 60, a panel 70, and a mold resin 80.
  • the configuration of the semiconductor module 100A is common to the configuration of the semiconductor module 100.
  • FIG. 9 is a bottom view of the semiconductor module 100A.
  • the caulking portion 12 adjacent to the fin 20a and the caulking portion 12 adjacent to the fin 20b are composed of only the contact portion 12b (having a separation portion 12c). do not have).
  • the caulking portion 12 that is not adjacent to either the fin 20a or the fin 20b has both a contact portion 12b and a separating portion 12c.
  • the configuration of the semiconductor module 100A is different from the configuration of the semiconductor module 100.
  • the method for manufacturing the semiconductor module 100A includes a semiconductor element mounting step S1, a wire bonding step S2, a molding step S3, a panel mounting step S4, and a caulking step S5.
  • the manufacturing method of the semiconductor module 100A is common to the manufacturing method of the semiconductor module 100.
  • the tip 210 of the structure shown in FIG. 8 is inserted into the groove 12a of the caulking portion 12 that is not adjacent to either the fin 20a or the fin 20b.
  • the tip 210 inserted into the groove 12a of the caulking portion 12 adjacent to the fin 20a and the groove 12a of the caulking portion 12 adjacent to the fin 20b does not have the second portion 212.
  • the caulking portion 12 adjacent to the fin 20a and the caulking portion 12 adjacent to the fin 20b do not have the separating portion 12c.
  • the manufacturing method of the semiconductor module 100A is different from the manufacturing method of the semiconductor module 100.
  • the fixing force may be reduced by applying an impact.
  • the caulking portion 12 adjacent to the fin 20a and the caulking portion 12 adjacent to the fin 20b do not have the separating portion 12c, and the contact area between the caulking portion 12 and the fin 20 is not provided. Increases resistance to external forces.
  • semiconductor module 100B the semiconductor module according to the third embodiment.
  • semiconductor module 100B the semiconductor module according to the third embodiment.
  • the differences from the semiconductor module 100 will be mainly described, and duplicated explanations will not be repeated.
  • the semiconductor module 100B has a fin base 10, a plurality of fins 20, an insulating sheet 30, a lead frame 40, a semiconductor element 50, a wire 60, a panel 70, and a mold resin 80.
  • the configuration of the semiconductor module 100B is common to the configuration of the semiconductor module 100.
  • FIG. 10 is a plan view of the semiconductor module 100B.
  • the semiconductor element 50, the wire 60, and the mold resin 80 are not shown.
  • FIG. 11 is a cross-sectional view taken along the line XI-XI of FIG.
  • the frame pattern 41a is divided into a first divided frame pattern 41aa and a second divided frame pattern 41ab in the first direction DR1.
  • the frame pattern 41b is divided into a first divided frame pattern 41ba and a second divided frame pattern 41bb in the first direction DR1.
  • the division of the frame pattern 41a is performed at the central portion of the frame pattern 41a in the first direction DR1.
  • the division of the frame pattern 41b is performed at the central portion of the frame pattern 41b in the first direction DR1.
  • the first divided frame pattern 41aa and the second divided frame pattern 41ab are connected by a wire 61.
  • the first divided frame pattern 41ba and the second divided frame pattern 41bb are connected by a wire 62.
  • the wire 61 and the wire 62 are made of, for example, a metal material. This metal material is aluminum, aluminum alloy, copper, copper alloy, gold and the like.
  • the wire 61 is in a position where it overlaps with the separation portion 12c in a plan view.
  • the wire 62 is located at a position overlapping the contact portion 12b in a plan view.
  • the loop heights of the wires 61 and 62 are preferably as low as possible in order to reduce the amount of mold resin 80.
  • the shapes of the wire 61 and the wire 62 are, for example, a round shape, a ribbon shape, and the like.
  • the first divided frame pattern 41aa and the second divided frame pattern 41ab are arranged with a gap in the first direction DR1.
  • the wire 61 passes over this gap in plan view.
  • the first divided frame pattern 41ba and the second divided frame pattern 41bb are arranged with a gap in the first direction DR1.
  • the wire 62 passes over this gap in plan view.
  • the first divided frame pattern 41aa and the second divided frame pattern 41ab have the same electrical function as the undivided frame pattern 41a, and the first divided frame pattern 41ba and the second divided frame pattern 41bb are divided. It has the same electrical function as the non-frame pattern 41b.
  • the configuration of the semiconductor module 100B is different from the configuration of the semiconductor module 100.
  • the method for manufacturing the semiconductor module 100A includes a semiconductor element mounting step S1, a wire bonding step S2, a molding step S3, a panel mounting step S4, and a caulking step S5.
  • the manufacturing method of the semiconductor module 100A is common to the manufacturing method of the semiconductor module 100.
  • the manufacturing method of the semiconductor module 100B is different from the manufacturing method of the semiconductor module 100.
  • semiconductor module 100C the semiconductor module according to the fourth embodiment.
  • semiconductor module 100C the semiconductor module according to the fourth embodiment.
  • the differences from the semiconductor module 100 will be mainly described, and duplicated explanations will not be repeated.
  • the semiconductor module 100C has a fin base 10, a plurality of fins 20, an insulating sheet 30, a lead frame 40, a semiconductor element 50, a wire 60, a panel 70, and a mold resin 80.
  • the configuration of the semiconductor module 100C is common to the configuration of the semiconductor module 100.
  • FIG. 12 is a plan view of the semiconductor module 100C.
  • the semiconductor element 50, the wire 60, and the mold resin 80 are not shown.
  • FIG. 13 is a cross-sectional view taken along the line XIII-XIII of FIG.
  • the frame pattern 41a has a first portion 41ac, a second portion 41ad, and a step portion 41ae.
  • the first portion 41ac and the second portion 41ad are arranged along the first direction DR1.
  • the step portion 41ae connects the first portion 41ac and the second portion 41ad.
  • the step portion 41ae projects toward the side opposite to the first surface 10a. That is, in the frame pattern 41a, a step is formed in the step portion 41ae in which the distance from the first surface 10a is larger than that of the first portion 41ac and the second portion 41ad.
  • the frame pattern 41b has a first portion 41bc, a second portion 41bd, and a stepped portion 41be.
  • the first portion 41bc and the second portion 41bd are aligned along the first direction DR1.
  • the step portion 41be connects the first portion 41bc and the second portion 41bd.
  • the step portion 41be projects toward the side opposite to the first surface 10a. That is, in the frame pattern 41b, a step is formed in the step portion 41be so that the distance from the first surface 10a is larger than that of the first portion 41bc and the second portion 41bd.
  • the configuration of the semiconductor module 100C is different from the configuration of the semiconductor module 100.
  • the frame pattern 41a (frame pattern 41b) is easily deformed by the stepped portion 41ae (stepped portion 41be), and the warp caused by heat shrinkage of the mold resin 80 is flattened at the time of caulking. Since the stress generated at the end of the frame pattern 41a is further reduced, the deterioration of the insulating property due to the peeling of the insulating sheet 30 or the generation of cracks in the insulating sheet 30 is further suppressed.
  • Embodiment 5 the semiconductor modules according to the above-described first to fourth embodiments are applied to a power conversion device.
  • the present disclosure is not limited to a specific power conversion device, the case where the present disclosure is applied to a three-phase inverter will be described below as the fifth embodiment.
  • the power conversion system according to the fifth embodiment will be referred to as a “power conversion system 300”.
  • FIG. 14 is a block diagram showing the configuration of the power conversion system 300.
  • the power conversion system shown in FIG. 14 includes a power supply 400, a power conversion device 500, and a load 600.
  • the power supply 400 is a DC power supply, and supplies DC power to the power conversion device 500.
  • the power supply 400 can be configured with various things, for example, it can be configured with a DC system, a solar cell, a storage battery, or it can be configured with a rectifier circuit or an AC / DC converter connected to an AC system. May be good.
  • the power supply 400 may be configured by a DC / DC converter that converts the DC power output from the DC system into a predetermined power.
  • the power conversion device 500 is a three-phase inverter connected between the power supply 400 and the load 600, converts the DC power supplied from the power supply 400 into AC power, and supplies AC power to the load 600. As shown in FIG. 14, the power conversion device 500 has a main conversion circuit 501 that converts DC power into AC power and outputs it, and a control circuit that outputs a control signal for controlling the main conversion circuit 501 to the main conversion circuit 501. It is equipped with 503.
  • the load 600 is a three-phase electric motor driven by AC power supplied from the power conversion device 500.
  • the load 600 is not limited to a specific application, and is an electric motor mounted on various electric devices, and is used as an electric motor for, for example, a hybrid vehicle, an electric vehicle, a railroad vehicle, an elevator, or an air conditioning device.
  • the main conversion circuit 501 includes a switching element and a freewheeling diode (not shown), and by switching the switching element, the DC power supplied from the power supply 400 is converted into AC power and supplied to the load 600.
  • the main conversion circuit 501 is a two-level three-phase full bridge circuit, and has six switching elements and their respective switching elements. It can be composed of six freewheeling diodes antiparalleled to.
  • each switching element and each freewheeling diode of the main conversion circuit 501 is a switching element or a freewheeling diode included in the semiconductor module 502 corresponding to the semiconductor module according to any one of the above-described first to fourth embodiments. be.
  • the six switching elements are connected in series for each of the two switching elements to form an upper and lower arm, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit. Then, the output terminals of each upper and lower arm, that is, the three output terminals of the main conversion circuit 501 are connected to the load 600.
  • the main conversion circuit 501 includes a drive circuit (not shown) for driving each switching element, but the drive circuit may be built in the semiconductor module 502, or the drive circuit may be provided separately from the semiconductor module 502. It may be.
  • the drive circuit generates a drive signal for driving the switching element of the main conversion circuit 501 and supplies it to the control electrode of the switching element of the main conversion circuit 501. Specifically, according to the control signal from the control circuit 503 described later, a drive signal for turning on the switching element and a drive signal for turning off the switching element are output to the control electrode of each switching element.
  • the drive signal When the switching element is kept on, the drive signal is a voltage signal (on signal) equal to or higher than the threshold voltage of the switching element, and when the switching element is kept off, the drive signal is a voltage equal to or lower than the threshold voltage of the switching element. It becomes a signal (off signal).
  • the control circuit 503 controls the switching element of the main conversion circuit 501 so that the desired power is supplied to the load 600. Specifically, the time (on time) for each switching element of the main conversion circuit 501 to be in the on state is calculated based on the power to be supplied to the load 600.
  • the main conversion circuit 501 can be controlled by PWM control that modulates the on-time of the switching element according to the voltage to be output.
  • a control command is output to the drive circuit provided in the main conversion circuit 501 so that an on signal is output to the switching element that should be turned on at each time point and an off signal is output to the switching element that should be turned off. Is output.
  • the drive circuit outputs an on signal or an off signal as a drive signal to the control electrode of each switching element according to this control signal.
  • the semiconductor modules according to the above-described first to fourth embodiments are applied as the semiconductor modules 502 constituting the main conversion circuit 501, it is possible to suppress the deterioration of the insulating property.
  • the present disclosure is not limited to this, and can be applied to various power conversion devices.
  • a two-level power conversion device is used, but a three-level or multi-level power conversion device may be used, and when power is supplied to a single-phase load, the present disclosure is disclosed to a single-phase inverter. You may apply it.
  • the present disclosure can be applied to a DC / DC converter or an AC / DC converter.
  • the power conversion device to which the present disclosure is applied is not limited to the case where the above-mentioned load is an electric motor, and is, for example, a power supply device of a discharge machine, a laser machine, an induction heating cooker, or a non-contact power supply system. It can also be used as a power conditioner for a photovoltaic power generation system, a power storage system, or the like.
  • 10 Fin base 10a 1st surface, 10a 1st end, 10ab 2nd end, 10b 2nd surface, 11 standing wall part, 12 caulking part, 12a groove, 12b contact part, 12c separation part, 20 fins, 20a fins, 20b Fins, 30 insulating sheets, 40 lead frames, 41 frame patterns, 41a frame patterns, 41aa first split frame patterns, 41ab second split frame patterns, 41ac first part, 41ad second part, 41ae stepped parts, 41b frame patterns, 41ba 1st division frame pattern, 41bb 2nd division frame pattern, 41bc 1st part, 41bd 2nd part, 41be stepped part, 41c 1st surface, 41d 2nd surface, 41e side surface, 41f corner part, 42 terminal part, 50
  • Semiconductor element 60 wire, 61 wire, 62 wire, 70 panel, 71 hole, 80 mold resin, 100 semiconductor module, 100A semiconductor module, 100B semiconductor module, 100C semiconductor module, 200 caulking blade, 210 tip,

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体モジュール（１００，１００Ａ，１００Ｂ，１００Ｃ）は、第１面（１０ａ）と第１面の反対面である第２面（１０ｂ）とを有するフィンベース（１０）と、第１面上に配置されている絶縁シート（３０）と、絶縁シートを介して第１面上に配置されている複数のフレームパターン（４１）と、複数のフレームパターンのうちの少なくともいずれかの上に配置されている半導体素子（５０）と、第１方向（ＤＲ１）において互いに離間するように第２面にかしめられている複数のフィン（２０）とを備えている。第２面には、第１方向に交差している第２方向（ＤＲ２）に沿って延在しており、かつ第１方向において互いに離間している複数の立壁部（１１）と、複数の立壁部の各々との間において第２方向に沿って延在している複数のかしめ部（１２）とが形成されている。

Description

半導体モジュール、その製造方法及び電力変換装置
　本開示は、半導体モジュール、その製造方法及び電力変換装置に関する。
　国際公開第２０１５／０４６０４０号（特許文献１）には、ヒートシンク一体型パワーモジュールが記載されている。特許文献１に記載のヒートシンク一体型パワーモジュールは、フィンベースと、第１フィン及び第２フィンと、絶縁シートと、リードフレームと、電力半導体素子と、モールド樹脂とを有している。
　フィンベースは、第１面と、第１面の反対面である第２面とを有している。第１面上には、絶縁シートが配置されている。絶縁シート上には、リードフレームの一部が配置されている（以下において、第１面上に配置されているリードフレームの部分を、フレームパターンという）。フレームパターン上には、電力半導体素子が配置されている。リードフレームは、外部端子を含んでいる。
　第２面には、第１フィン挿入溝と、第２フィン挿入溝が形成されている。第１フィン挿入溝及び第２フィン挿入溝は、第１方向に沿って延在しているとともに、第１方向に直交している第２方向において互いに離間している。第１フィン挿入溝と第２フィン挿入溝との間は、かしめ部になっている。かしめ部の上面には、第１方向に沿って延在している溝（以下においては、「かしめ溝」という）が形成されている。
　第１フィン及び第２フィンは、かしめ部によりかしめられている。モールド樹脂は、外部端子及び第２面がモールド樹脂から露出するように、フィンベース、リードフレーム、絶縁シート及び電力半導体素子を封止している。
国際公開第２０１５／０４６０４０号
　治具が、かしめ溝に挿入されることにより、かしめ部が塑性変形され、かしめ溝の幅が第２方向に沿って拡げられる。その結果、第１フィン及び第２フィンは、かしめ部によりかしめられる。
　モールド樹脂の熱収縮により、特許文献１に記載のヒートシンク一体型パワーモジュールは、第１フィン及び第２フィンを取り付ける前において、第１面から第２面に向かう方向に沿って凸に反っていることがある。
　治具をかしめ溝に挿入する際の荷重により、上記の反りは、強制的に平坦化される。この際、反りの平坦化に伴う曲げ応力により、フレームパターンの端部と絶縁シートとの間の剥離又は絶縁シート中のクラック発生が懸念される。絶縁シートの剥離及び絶縁シート中のクラックにより、特許文献１に記載のヒートシンク一体型パワーモジュールの絶縁性が低下する。
　本開示は、上記のような従来技術の問題点に鑑みてなされたものである。より具体的には、本開示は、絶縁シートの剥離又は絶縁シート中のクラック発生に起因した絶縁性の低下を抑制可能な半導体モジュールを提供するものである。
　本開示の半導体モジュールは、第１面と、第１面の反対面である第２面とを有するフィンベースと、第１面上に配置されている絶縁シートと、絶縁シートを介して第１面上に配置されている複数のフレームパターンと、複数のフレームパターンのうちの少なくともいずれかの上に配置されている半導体素子と、第１方向において互いに離間するように第２面にかしめられている複数のフィンとを備えている。第２面には、第１方向に交差している第２方向に沿って延在しており、かつ第１方向において互いに離間している複数の立壁部と、複数の立壁部の各々との間において第２方向に沿って延在している複数のかしめ部とが形成されている。複数のかしめ部のうちのすくなくとも１つは、複数のフィンの各々と接触している接触部と、複数のフィンの各々から離間している離間部とを含む。
　本開示の半導体モジュールによると、絶縁シートの剥離又は絶縁シート中のクラック発生に起因した絶縁性の低下を抑制することができる。
半導体モジュール１００の平面図である。 図１のＩＩ－ＩＩにおける断面図である。 半導体モジュール１００の底面図である。 図３のＩＶ－ＩＶにおける断面図である。 端部近傍におけるフレームパターン４１の断面図である。 半導体モジュール１００の製造方法を示す工程図である。 かしめ工程Ｓ５を説明するための模式的な断面図である。 第２方向ＤＲ２に平行なかしめ刃２００の断面図である。 半導体モジュール１００Ａの底面図である。 半導体モジュール１００Ｂの平面図である。 図１０のＸＩ－ＸＩにおける断面図である。 半導体モジュール１００Ｃの平面図である。 図１２のＸＩＩＩ－ＸＩＩＩにおける断面図である。 電力変換システム３００の構成を示すブロック図である。
　本開示の実施の形態を、図面を参照しながら説明する。以下の図面においては、同一又は相当する部分に同一の参照符号を付し、重複する説明は繰り返さないものとする。
　実施の形態１．
　以下に、実施の形態１に係る半導体モジュール（以下においては、「半導体モジュール１００」とする）を説明する。
　＜半導体モジュール１００の構成＞
　図１は、半導体モジュール１００の平面図である。図１中において、半導体素子５０、ワイヤ６０及びモールド樹脂８０の図示は、省略されている。図２は、図１のＩＩ－ＩＩにおける断面図である。図３は、半導体モジュール１００の底面図である。図３中において、フレームパターン４１ａ及びフレームパターン４１ｂは、点線により示されている。図４は、図３のＩＶ－ＩＶにおける断面図である。
　図１、図２、図３及び図４に示されるように、半導体モジュール１００は、フィンベース１０と、複数のフィン２０と、絶縁シート３０と、リードフレーム４０と、半導体素子５０と、ワイヤ６０と、パネル７０と、モールド樹脂８０とを有している。
　フィンベース１０は、第１面１０ａと、第２面１０ｂとを有している。第１面１０ａ及び第２面１０ｂは、厚さ方向におけるフィンベース１０の端面である。第２面１０ｂは、第１面１０ａの反対面である。フィンベース１０は、例えば、金属材料により形成されている。この金属材料は、アルミニウム、アルミニウム合金、銅、銅合金等である。フィンベース１０は、平面視において（第１面１０ａに直交する方向から見た際に）、矩形形状を有している。
　第１面１０ａは、第１方向ＤＲ１において、第１端１０ａａと、第２端１０ａｂとを有している。第２端１０ａｂは、第１端１０ａａの反対側の端である。第１方向ＤＲ１は、フィンベース１０の長手方向に沿っている。
　第２面１０ｂには、複数の立壁部１１と、複数のかしめ部１２とが形成されている。立壁部１１は、第２方向ＤＲ２に沿って延在している。第２方向ＤＲ２は、第１方向ＤＲ１に交差している（好ましくは、直交している）方向である。複数の立壁部１１は、第１方向ＤＲ１において、互いに離間している。立壁部１１は、第１面１０ａから第２面１０ｂに向かう方向に沿って第２面１０ｂから立ち上がっている。
　複数のかしめ部１２は、隣り合う２つの立壁部１１の間において、第２方向ＤＲ２に沿って延在している。かしめ部１２は、第１面１０ａから第２面１０ｂに向かう方向に沿って第２面１０ｂから立ち上がっている。かしめ部１２の上面には、溝１２ａが形成されている。溝１２ａは、第２方向ＤＲ２に沿って延在している。かしめ部１２の詳細については、後述する。
　フィン２０は、平板形状を有している。フィン２０の厚さ方向は、第１方向ＤＲ１に沿っている。複数のフィン２０は、第１方向ＤＲ１において間隔を空けて隣り合っている。フィン２０は、平面視において、第２方向ＤＲ２に沿って延在している。フィン２０は、例えば、金属材料により形成されている。この金属材料は、アルミニウム、アルミニウム合金、銅、銅合金等である。フィン２０は、隣り合う立壁部１１及びかしめ部１２の間に配置されている。
　フィン２０は、平面視において、第２方向ＤＲ２における両端がそれぞれフィンベース１０の外縁から突出するように延在している。但し、フィン２０は、平面視において、パネル７０の外縁よりは内側にある。
　絶縁シート３０は、第１面１０ａ上に配置されている。絶縁シート３０は、絶縁性の材料により形成されている。この絶縁性の材料は、例えば、樹脂材料である。
　リードフレーム４０は、例えば、金属材料により形成されている。この金属材料は、アルミニウム、アルミニウム合金、銅、銅合金等である。リードフレーム４０は、フレームパターン４１と、端子部４２とを有している。フレームパターン４１は、絶縁シート３０を介在させて、第１面１０ａ上に配置されている。端子部４２は、外部装置との接続に用いられる部分である。フレームパターン４１は、端子部４２よりも第１面１０ａに近い位置にある。すなわち、フレームパターン４１と端子部４２との間には、段差が形成されている。
　第１面１０ａの中央部上に配置されているフレームパターン４１を、フレームパターン４１ａ及びフレームパターン４１ｂとする。フレームパターン４１ａ及びフレームパターン４１ｂは、第１方向ＤＲ１に沿って延在している。フレームパターン４１ａとフレームパターン４１ｂとは、第２方向ＤＲ２において隙間を空けて隣り合って配置されている。この隙間は、フレームパターン４１ａ（フレームパターン４１ｂ）の厚さよりも大きいことが好ましい。
　第１端１０ａａの最も近くにあるフィン２０を、フィン２０ａとする。第２端１０ａｂの最も近くにあるフィン２０を、フィン２０ｂとする。フレームパターン４１ａ及びフレームパターン４１ｂの第１方向ＤＲ１における両端は、それぞれ、フィン２０ａ及びフィン２０ｂよりも外側にある。すなわち、フレームパターン４１ａの第１端１０ａａ側の端及びフレームパターン４１ｂの第１端１０ａａ側の端はフィン２０ａよりも第１端１０ａａの近くにあり、フレームパターン４１ａの第２端１０ａｂ側の端及びフレームパターン４１ｂの第２端１０ａｂ側の端はフィン２０ｂよりも第２端１０ａｂの近くにある。
　フレームパターン４１は、最も第１端１０ａａ側にある立壁部１１（かしめ部１２）及び最も第２端１０ａｂ側にある立壁部１１（かしめ部１２）よりも外側に位置している部分を有している。フレームパターン４１は、最も第１端１０ａａ側にある立壁部１１（かしめ部１２）及び最も第２端１０ａｂ側にある立壁部１１（かしめ部１２）より内側に位置していてもよい。
　図５は、端部近傍におけるフレームパターン４１の断面図である。図５に示されるように、フレームパターン４１は、第１面４１ｃと、第２面４１ｄと、側面４１ｅとを有している。第１面４１ｃ及び第２面４１ｄは、厚さ方向におけるフレームパターン４１の端面である。第１面４１ｃは、半導体素子５０側の面である。第２面４１ｄは、第１面４１ｃの反対面であり、絶縁シート３０側の面である。側面４１ｅは、第１面４１ｃ及び第２面４１ｄに連なっている。第２面４１ｄと側面４１ｅとの交差稜線を、角部４１ｆとする。角部４１ｆは、曲面により構成されていることが好ましい。
　半導体素子５０は、半導体基板に形成されている。この半導体基板は、シリコン又はシリコンよりもバンドギャップが広い材料（例えば、炭化珪素、窒化ガリウム、ダイヤモンド等）により形成されている。半導体素子５０は、フレームパターン４１上に配置されている。半導体素子５０とフレームパターン４１との接続は、例えば、ハンダ（図示せず）により行われている。
　半導体素子５０は、ＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor）、ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）等のスイッチング素子である。半導体素子５０は、ショットキーバリアダイオード、ファストリカバリダイオード等の整流素子であってもよい。すなわち、半導体素子５０は、電力半導体素子である。半導体素子５０は、上記の電力半導体素子を制御するための制御素子であってもよい。
　ワイヤ６０は、複数のフレームパターン４１を接続している。これにより、複数の半導体素子５０が互いに電気的に接続されている。ワイヤ６０は、例えば、金属材料により形成されている。この金属材料は、アルミニウム、アルミニウム合金、銅、銅合金、金等である。
　パネル７０は、平板形状を有している。パネル７０は、フィンベース１０を取り囲むように、フィンベース１０のフィン２０側の面に取り付けられている。パネル７０には、穴７１が形成されている。穴７１は、厚さ方向に沿ってパネル７０を貫通している。半導体モジュール１００は、ねじ等の固定部材（図示せず）を穴７１に通すとともに、他の装置の筐体（図示せず）に螺合させることにより、筐体に固定される。これにより、筐体とパネル７０とにより風路を形成し、風路に空冷ファンからの風を流すことにより、フィン２０を空冷することができる。
　モールド樹脂８０は、絶縁性の樹脂材料により形成されている。この絶縁性の樹脂材料は、例えば、エポキシ樹脂等の熱硬化性樹脂である。この絶縁性の樹脂材料は、ポリフェニレンスルファイド等の硬度の高い熱可塑性樹脂であってもよい。モールド樹脂８０は、第２面１０ｂ及び端子部４２が露出するように、フィンベース１０、絶縁シート３０、リードフレーム４０、半導体素子５０及びワイヤ６０を封止している。
　＜かしめ部１２の詳細＞
　かしめ部１２は、接触部１２ｂと、離間部１２ｃとを有している。接触部１２ｂは、フィン２０と接触している部分である。離間部１２ｃは、フィン２０から離間している部分である。このことを別の観点から言えば、接触部１２ｂは塑性変形している部分であり、離間部１２ｃは塑性変形していない部分である。すなわち、接触部１２ｂと立壁部１１との間ではフィン２０がかしめているが、離間部１２ｃと立壁部１１との間ではフィン２０がかしめられていない。
　離間部１２ｃは、平面視において、フレームパターン４１ａとフレームパターン４１ｂとの間の隙間と重なる位置にある。接触部１２ｂの第２方向ＤＲ２における長さを第１長さとし、離間部１２ｃの第２方向ＤＲ２における長さを第２長さとする。第２長さを第１長さで除した値は、０．３以上０．６以下であることが好ましい。図１～図４に示される例においては、接触部１２ｂと離間部１２ｃとが一体に形成されているが、接触部１２ｂと離間部１２ｃとは、互いに分離されていてもよい。
　＜半導体モジュール１００の製造方法＞
　図６は、半導体モジュール１００の製造方法を示す工程図である。図６に示されるように、半導体モジュール１００の製造方法は、半導体素子搭載工程Ｓ１と、ワイヤボンディング工程Ｓ２と、モールド工程Ｓ３と、パネル取り付け工程Ｓ４と、かしめ工程Ｓ５とを有している。
　半導体素子搭載工程Ｓ１においては、第１に、フレームパターン４１上にハンダが配置される。第２に、ハンダ上に半導体素子５０が配置された状態で、ハンダを加熱・溶融させる。その後冷却が行われることで、半導体素子５０とフレームパターン４１との接続がハンダにより達成される。ワイヤボンディング工程Ｓ２においては、ワイヤ６０を用いて隣り合うフレームパターン４１の間のワイヤボンディングが行われる。
　モールド工程Ｓ３においては、モールド樹脂８０の形成が行われる。モールド樹脂８０の形成は、例えば、トランスファーモールドにより行われる。より具体的には、第１に、ワイヤボンディング工程Ｓ２まで完了している半導体モジュール１００が、第１面１０ａ上に絶縁シート３０を有するフィンベース１０とともに、金型内に配置される。第２に、金型内に樹脂材料を充填するとともに、樹脂材料を硬化させる。
　なお、半導体モジュール１００を金型から取り出した後のモールド樹脂８０の熱収縮により、半導体モジュール１００は、モールド樹脂８０の上面が下に凸（第１面１０ａから第２面１０ｂに向かって凸）に反っていることがある。但し、半導体モジュール１００では、この反りの方向に拠らず、同様の効果が得られる。
　パネル取り付け工程Ｓ４においては、フィンベース１０のフィン２０側の面に、パネル７０がかしめて固定される。
　かしめ工程Ｓ５においては、フィン２０の第１面１０ａへのかしめが行われる。かしめ工程Ｓ５においては、第１に、フィン２０が立壁部１１とかしめ部１２との間に配置される。図７は、かしめ工程Ｓ５を説明するための模式的な断面図である。図７に示されるように、かしめ工程Ｓ５においては、第２に、フィン２０が立壁部１１とかしめ部１２とによりかしめられる。
　このかしめは、かしめ刃２００を用いて行われる。図８は、第２方向ＤＲ２に平行なかしめ刃２００の断面図である。図８に示されるように、かしめ刃２００は、先端２１０を有している。先端２１０は、第１部分２１１と、第２部分２１２とを有している。第１部分２１１の第１方向ＤＲ１における幅は、溝１２ａの第１方向ＤＲ１における幅よりも大きくなっている。第２部分２１２の第１方向ＤＲ１における幅は、溝１２ａの第１方向ＤＲ１における幅よりも小さくなっている。図８の例では、第２部分２１２が切り欠きになっているため、第２部分２１２の第１方向ＤＲ１における幅は０であり、溝１２ａの第１方向ＤＲ１における幅よりも小さくなっている。
　先端２１０は、溝１２ａに挿入される。上記のとおり、第１部分２１１の第１方向ＤＲ１における幅が溝１２ａの第１方向ＤＲ１における幅よりも大きくなっているため、第１部分２１１が挿入された部分において、かしめ部１２は、フィン２０側に向かって塑性変形し、フィン２０をかしめる。すなわち、第１部分２１１が挿入された部分は、接触部１２ｂとなる。
　他方で、第２部分２１２の第１方向ＤＲ１における幅が溝１２ａの第１方向ＤＲ１における幅よりも大きくなっているため、第２部分２１２が挿入された部分において、かしめ部１２は、フィン２０側に向かって変形しない。すなわち、第２部分２１２が挿入された部分は、離間部１２ｃとなる。
　先端２１０が溝１２ａに挿入される際、半導体モジュール１００には、モールド樹脂８０側から先端２１０の挿入方向とは逆方向に沿って、パンチ２２０からの荷重が加わる。この荷重により、モールド樹脂８０の反りは、平坦化されることになる。
　＜半導体モジュール１００の効果＞
　上記のとおり、モールド樹脂８０の加熱収縮に伴い、フィン２０がかしめられる前の半導体モジュール１００には、反りが生じている。この反りは、フィン２０を第２面１０ｂにかしめる際のかしめ刃２００及びパンチ２２０からの荷重により、平坦化される。この平坦化の際の曲げ応力により、フレームパターン４１の端部と絶縁シート３０との間の剥離又は絶縁シート３０中のクラック発生が懸念される。
　しかしながら、半導体モジュール１００においては、かしめ部１２が離間部１２ｃを有している（先端２１０が第２部分２１２を有している）ため、かしめ刃２００及びパンチ２２０からの荷重か小さくても、接触部１２ｂを塑性変形させるために必要な面圧を確保することができる。そのため、半導体モジュール１００によると、上記の平坦化が行われる際に発生する曲げ応力が低減され、フレームパターン４１の端部と絶縁シート３０との間の剥離又は絶縁シート３０中のクラック発生に起因した絶縁性の低下が抑制される。
　上記の平坦化が行われる際に発生する曲げ応力は、フレームパターン４１ａ及びフレームパターン４１ｂに顕著に作用する。フレームパターン４１ａ及びフレームパターン４１ｂが第２方向ＤＲ２において隙間を空けて配置されており、かつ離間部１２ｃが平面視においてその隙間と重なる位置にある場合、応力集中が発生しやすい箇所における絶縁シート３０の剥離又は絶縁シート３０中のクラック発生が抑制できる。
　第２長さを第１長さで除した値が０．３以上０．６以下である場合、フィン２０に対するかしめの固定力を十分に確保しながら、絶縁シート３０の剥離又は絶縁シート３０中のクラック発生に起因した絶縁性の低下を抑制することができる。
　接触部１２ｂと離間部１２ｃとが互いに分離して形成されている場合、接触部１２ｂが塑性変形しやすくなるため、フィン２０をかしめる際の荷重をさらに低減することができる。その結果、絶縁シート３０の剥離又は絶縁シート３０中のクラック発生に起因した絶縁性の低下をさらに抑制することができる。
　実施の形態２．
　以下に、実施の形態２に係る半導体モジュール（以下においては、「半導体モジュール１００Ａ」とする）を説明する。ここでは、半導体モジュール１００と異なる点を主に説明し、重複する説明は繰り返さないものとする。
　＜半導体モジュール１００Ａの構成＞
　半導体モジュール１００Ａは、フィンベース１０と、複数のフィン２０と、絶縁シート３０と、リードフレーム４０と、半導体素子５０と、ワイヤ６０と、パネル７０と、モールド樹脂８０とを有している。この点に関して、半導体モジュール１００Ａの構成は、半導体モジュール１００の構成と共通している。
　図９は、半導体モジュール１００Ａの底面図である。図９に示されるように、半導体モジュール１００Ａにおいて、フィン２０ａに隣接しているかしめ部１２及びフィン２０ｂに隣接しているかしめ部１２は、接触部１２ｂのみからなる（離間部１２ｃを有していない）。フィン２０ａ及びフィン２０ｂのいずれにも隣接していないかしめ部１２は、接触部１２ｂ及び離間部１２ｃの双方を有している。これらの点に関して、半導体モジュール１００Ａの構成は、半導体モジュール１００の構成と異なっている。
　＜半導体モジュール１００Ａの製造方法＞
　半導体モジュール１００Ａの製造方法は、半導体素子搭載工程Ｓ１と、ワイヤボンディング工程Ｓ２と、モールド工程Ｓ３と、パネル取り付け工程Ｓ４と、かしめ工程Ｓ５とを有している。この点に関して、半導体モジュール１００Ａの製造方法は、半導体モジュール１００の製造方法と共通している。
　フィン２０ａ及びフィン２０ｂのいずれにも隣接していないかしめ部１２の溝１２ａには、図８に示される構造の先端２１０が挿入される。他方で、フィン２０ａに隣接しているかしめ部１２の溝１２ａ及びフィン２０ｂに隣接しているかしめ部１２の溝１２ａに挿入される先端２１０は、第２部分２１２を有していない。その結果、フィン２０ａに隣接しているかしめ部１２及びフィン２０ｂに隣接しているかしめ部１２は、離間部１２ｃを有しないことになる。これらの点に関して、半導体モジュール１００Ａの製造方法は、半導体モジュール１００の製造方法と異なっている。
　＜半導体モジュール１００Ａの効果＞
　フィン２０ａ及びフィン２０ｂは、第１方向ＤＲ１において最も外側にあるフィン２０であるため、衝撃が加わることにより、固定力が小さくなることがある。半導体モジュール１００Ａにおいては、フィン２０ａに隣接しているかしめ部１２及びフィン２０ｂに隣接しているかしめ部１２が離間部１２ｃを有しておらず、かしめ部１２とフィン２０との間の接触面積が増加しているため、外力に対する耐性が向上する。
　実施の形態３．
　以下に、実施の形態３に係る半導体モジュール（以下においては、「半導体モジュール１００Ｂ」とする）を説明する。ここでは、半導体モジュール１００と異なる点を主に説明し、重複する説明は繰り返さないものとする。
　半導体モジュール１００Ｂは、フィンベース１０と、複数のフィン２０と、絶縁シート３０と、リードフレーム４０と、半導体素子５０と、ワイヤ６０と、パネル７０と、モールド樹脂８０とを有している。この点に関して、半導体モジュール１００Ｂの構成は、半導体モジュール１００の構成と共通している。
　図１０は、半導体モジュール１００Ｂの平面図である。図１０中において、半導体素子５０、ワイヤ６０及びモールド樹脂８０の図示は、省略されている。図１１は、図１０のＸＩ－ＸＩにおける断面図である。図１０及び図１１に示されるように、フレームパターン４１ａは、第１方向ＤＲ１において、第１分割フレームパターン４１ａａと、第２分割フレームパターン４１ａｂとに分割されている。フレームパターン４１ｂは、第１方向ＤＲ１において、第１分割フレームパターン４１ｂａと、第２分割フレームパターン４１ｂｂとに分割されている。
　フレームパターン４１ａの分割は、第１方向ＤＲ１におけるフレームパターン４１ａの中央部において行われている。フレームパターン４１ｂの分割は、第１方向ＤＲ１におけるフレームパターン４１ｂの中央部において行われている。
　第１分割フレームパターン４１ａａと第２分割フレームパターン４１ａｂとは、ワイヤ６１により接続されている。第１分割フレームパターン４１ｂａと第２分割フレームパターン４１ｂｂとは、ワイヤ６２により接続されている。ワイヤ６１及びワイヤ６２は、例えば、金属材料により形成されている。この金属材料は、アルミニウム、アルミニウム合金、銅、銅合金、金等である。
　ワイヤ６１は、平面視において、離間部１２ｃと重なる位置にある。ワイヤ６２は、平面視において、接触部１２ｂと重なる位置にある。ワイヤ６１及びワイヤ６２のループ高さは、モールド樹脂８０の量を減らすため、可能な限り低いことが好ましい。ワイヤ６１及びワイヤ６２の形状は、例えば、丸形状、リボン形状等である。
　第１分割フレームパターン４１ａａと第２分割フレームパターン４１ａｂとは、第１方向ＤＲ１において隙間を空けて配置されている。ワイヤ６１は、平面視において、この隙間の上を通っている。第１分割フレームパターン４１ｂａと第２分割フレームパターン４１ｂｂとは、第１方向ＤＲ１において隙間を空けて配置されている。ワイヤ６２は、平面視において、この隙間の上を通っている。
　第１分割フレームパターン４１ａａ及び第２分割フレームパターン４１ａｂが分割されていないフレームパターン４１ａと電気的には同様の機能を果たしており、第１分割フレームパターン４１ｂａ及び第２分割フレームパターン４１ｂｂは分割されていないフレームパターン４１ｂと電気的には同様の機能を果たしている。これらの点に関して、半導体モジュール１００Ｂの構成は、半導体モジュール１００の構成と異なっている。
　＜半導体モジュール１００Ｂの製造方法＞
　半導体モジュール１００Ａの製造方法は、半導体素子搭載工程Ｓ１と、ワイヤボンディング工程Ｓ２と、モールド工程Ｓ３と、パネル取り付け工程Ｓ４と、かしめ工程Ｓ５とを有している。この点に関して、半導体モジュール１００Ａの製造方法は、半導体モジュール１００の製造方法と共通している。
　半導体モジュール１００Ｂの製造方法では、ワイヤボンディング工程Ｓ２において、ワイヤ６０のワイヤボンディングのみならず、ワイヤ６１及びワイヤ６２のワイヤボンディングも行われる。この点に関して、半導体モジュール１００Ｂの製造方法は、半導体モジュール１００の製造方法と異なっている。
　＜半導体モジュール１００Ｂの効果＞
　半導体モジュール１００Ｂにおいては、フレームパターン４１ａ（フレームパターン４１ｂ）が分割されているため、モールド樹脂８０の熱収縮等に起因した反りがかしめ時に平坦化されることに伴ってフレームパターン４１ａの端部に生じる応力がさらに低減される。そのため、半導体モジュール１００Ｂによると、絶縁シート３０の剥離又は絶縁シート３０中のクラック発生に起因した絶縁性の低下がさらに抑制される。
　実施の形態４．
　以下に、実施の形態４に係る半導体モジュール（以下においては、「半導体モジュール１００Ｃ」とする）を説明する。ここでは、半導体モジュール１００と異なる点を主に説明し、重複する説明は繰り返さないものとする。
　半導体モジュール１００Ｃは、フィンベース１０と、複数のフィン２０と、絶縁シート３０と、リードフレーム４０と、半導体素子５０と、ワイヤ６０と、パネル７０と、モールド樹脂８０とを有している。この点に関して、半導体モジュール１００Ｃの構成は、半導体モジュール１００の構成と共通している。
　図１２は、半導体モジュール１００Ｃの平面図である。図１２中において、半導体素子５０、ワイヤ６０及びモールド樹脂８０の図示は、省略されている。図１３は、図１２のＸＩＩＩ－ＸＩＩＩにおける断面図である。図１２及び図１３に示されるように、フレームパターン４１ａは、第１部分４１ａｃと、第２部分４１ａｄと、段差部４１ａｅとを有している。第１部分４１ａｃと第２部分４１ａｄとは、第１方向ＤＲ１に沿って並んでいる。段差部４１ａｅは、第１部分４１ａｃと第２部分４１ａｄとを接続している。段差部４１ａｅは、第１面１０ａとは反対側に向かって、突出している。すなわち、フレームパターン４１ａには、段差部４１ａｅにおいて、第１部分４１ａｃ及び第２部分４１ａｄよりも第１面１０ａからの距離が大きくなる段差が形成されている。
　同様に、フレームパターン４１ｂは、第１部分４１ｂｃと、第２部分４１ｂｄと、段差部４１ｂｅとを有している。第１部分４１ｂｃと第２部分４１ｂｄとは、第１方向ＤＲ１に沿って並んでいる。段差部４１ｂｅは、第１部分４１ｂｃと第２部分４１ｂｄとを接続している。段差部４１ｂｅは、第１面１０ａとは反対側に向かって、突出している。すなわち、フレームパターン４１ｂには、段差部４１ｂｅにおいて、第１部分４１ｂｃ及び第２部分４１ｂｄよりも第１面１０ａからの距離が大きくなる段差が形成されている。これらの点に関して、半導体モジュール１００Ｃの構成は、半導体モジュール１００の構成と異なっている。
　＜半導体モジュール１００Ｃの製造方法＞
　半導体モジュール１００Ｃの製造方法は半導体モジュール１００の製造方法と同様であるため、半導体モジュール１００Ｃの製造方法についての説明は、省略する。
　＜半導体モジュール１００Ｃの効果＞
　半導体モジュール１００Ｃにおいては、フレームパターン４１ａ（フレームパターン４１ｂ）が段差部４１ａｅ（段差部４１ｂｅ）で変形しやすく、モールド樹脂８０の熱収縮等に起因した反りがかしめ時に平坦化されることに伴ってフレームパターン４１ａの端部に生じる応力がさらに低減されるため、絶縁シート３０の剥離又は絶縁シート３０中のクラック発生に起因した絶縁性の低下がさらに抑制される。
　実施の形態５．
　本実施の形態は、上述した実施の形態１～実施の形態４に係る半導体モジュールを電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下においては、実施の形態５として、三相のインバータに本開示を適用した場合について説明する。以下においては、実施の形態５に係る電力変換システムを、「電力変換システム３００」とする。
　図１４は、電力変換システム３００の構成を示すブロック図である。
　図１４に示す電力変換システムは、電源４００、電力変換装置５００、負荷６００から構成されている。電源４００は、直流電源であり、電力変換装置５００に直流電力を供給する。電源４００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源４００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
　電力変換装置５００は、電源４００と負荷６００の間に接続された三相のインバータであり、電源４００から供給された直流電力を交流電力に変換し、負荷６００に交流電力を供給する。電力変換装置５００は、図１４に示されるように、直流電力を交流電力に変換して出力する主変換回路５０１と、主変換回路５０１を制御する制御信号を主変換回路５０１に出力する制御回路５０３とを備えている。
　負荷６００は、電力変換装置５００から供給された交流電力によって駆動される三相の電動機である。なお、負荷６００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター若しくは空調機器向けの電動機として用いられる。
　以下、電力変換装置５００の詳細を説明する。主変換回路５０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源４００から供給される直流電力を交流電力に変換し、負荷６００に供給する。主変換回路５０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路５０１は、２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路５０１の各スイッチング素子及び各還流ダイオードの少なくともいずれかは、上述した実施の形態１～実施の形態４のいずれかに係る半導体モジュールに相当する半導体モジュール５０２が有するスイッチング素子又は還流ダイオードである。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路５０１の３つの出力端子は、負荷６００に接続される。
　主変換回路５０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体モジュール５０２に内蔵されていてもよいし、半導体モジュール５０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路５０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路５０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路５０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
　制御回路５０３は、負荷６００に所望の電力が供給されるよう主変換回路５０１のスイッチング素子を制御する。具体的には、負荷６００に供給すべき電力に基づいて主変換回路５０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御により主変換回路５０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路５０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
　電力変換装置５００では、主変換回路５０１を構成する半導体モジュール５０２として上述した実施の形態１～実施の形態４に係る半導体モジュールを適用するため、絶縁性の低下の抑制を実現することができる。
　本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。
　また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
　今回開示された実施の形態は全ての点で例示であり、制限的なものではないと考えられるべきである。本開示の基本的な範囲は、上記の実施の形態ではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
　１０　フィンベース、１０ａ　第１面、１０ａａ　第１端、１０ａｂ　第２端、１０ｂ　第２面、１１　立壁部、１２　かしめ部、１２ａ　溝、１２ｂ　接触部、１２ｃ　離間部、２０　フィン、２０ａ　フィン、２０ｂ　フィン、３０　絶縁シート、４０　リードフレーム、４１　フレームパターン、４１ａ　フレームパターン、４１ａａ　第１分割フレームパターン、４１ａｂ　第２分割フレームパターン、４１ａｃ　第１部分、４１ａｄ　第２部分、４１ａｅ　段差部、４１ｂ　フレームパターン、４１ｂａ　第１分割フレームパターン、４１ｂｂ　第２分割フレームパターン、４１ｂｃ　第１部分、４１ｂｄ　第２部分、４１ｂｅ　段差部、４１ｃ　第１面、４１ｄ　第２面、４１ｅ　側面、４１ｆ　角部、４２　端子部、５０　半導体素子、６０　ワイヤ、６１　ワイヤ、６２　ワイヤ、７０　パネル、７１　穴、８０　モールド樹脂、１００　半導体モジュール、１００Ａ　半導体モジュール、１００Ｂ　半導体モジュール、１００Ｃ　半導体モジュール、２００　かしめ刃、２１０　先端、２１１　第１部分、２１２　第２部分、２２０　パンチ、３００　電力変換システム、４００　電源、５００　電力変換装置、５０１　主変換回路、５０２　半導体モジュール、５０３　制御回路、６００　負荷、ＤＲ１　第１方向、ＤＲ２　第２方向、Ｓ１　半導体素子搭載工程、Ｓ２　ワイヤボンディング工程、Ｓ３　モールド工程、Ｓ４　パネル取り付け工程、Ｓ５　かしめ工程。

Claims (9)

  1. 　第１面と、前記第１面の反対面である第２面とを有するフィンベースと、
    　前記第１面上に配置されている絶縁シートと、
    　前記絶縁シートを介して前記第１面上に配置されている複数のフレームパターンと、
    　前記複数のフレームパターンのうちの少なくともいずれかの上に配置されている半導体素子と、
    　第１方向において互いに離間するように前記第２面にかしめられている複数のフィンとを備え、
    　前記第２面には、前記第１方向に交差している第２方向に沿って延在しており、かつ前記第１方向において互いに離間している複数の立壁部と、前記複数の立壁部の各々との間において前記第２方向に沿って延在している複数のかしめ部とが形成されており、
    　前記複数のかしめ部のうちのすくなくとも１つは、前記複数のフィンの各々と接触している接触部と、前記複数のフィンの各々から離間している離間部とを含む、半導体モジュール。
  2. 　前記第１方向は、前記フィンベースの長手方向に沿っており、
    　前記第１面は、前記第１方向において、第１端と、前記第１端の反対側の端である第２端とを含み、
    　前記複数のフレームパターンには、前記第１面の中央部上において前記第１方向に沿って延在しており、かつ前記第２方向において互いに隙間を空けて配置されている第１フレームパターン及び第２フレームパターンが含まれており、
    　前記第１フレームパターン及び前記第２フレームパターンの両端は、それぞれ前記複数のフィンのうちの最も前記第１端側にある第１フィン及び前記複数のフィンのうちの最も前記第２端側にある第２フィンよりも外側にあり、
    　前記離間部は、前記第１面に直交する方向から見た際に、前記第１フレームパターンと前記第２フレームパターンとの間の隙間と重なる位置にある、請求項１に記載の半導体モジュール。
  3. 　前記複数のかしめ部のうちの第１かしめ部及び第２かしめ部は、それぞれ前記第１フィン及び前記第２フィンに隣接しており、かつ前記接触部のみからなる、請求項２に記載の半導体モジュール。
  4. 　ワイヤをさらに備え、
    　前記第１フレームパターンは、前記第１方向において、第１分割フレームパターンと、第２分割フレームパターンとに分割されており、
    　前記第１分割フレームパターン及び前記第２分割フレームパターンは、前記ワイヤにより接続されている、請求項２又は請求項３に記載の半導体モジュール。
  5. 　前記第１フレームパターンは、第１部分と、第２部分と、前記第１部分と前記第２部分とを接続しており、かつ前記第１面とは反対側に突出している段差部とを有する、請求項２又は請求項３に記載の半導体モジュール。
  6. 　前記接触部の前記第２方向における長さである第１長さは、前記離間部の前記第２方向における長さである第２長さよりも大きい、請求項１～請求項５のいずれか１項に記載の半導体モジュール。
  7. 　前記第２長さを前記第１長さで除した値は、０．３以上０．６以下である、請求項６に記載の半導体モジュール。
  8. 　請求項１～請求項７のいずれか１項に記載の前記半導体モジュールを有し、入力される電力を変換して出力する主変換回路と、
    　前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備える、電力変換装置。
  9. 　複数のフレームパターンのうちの少なくともいずれかの上に半導体素子を配置する工程と、
    　フィンベースの第１面上にある絶縁シートを介して、前記第１面上に前記複数のフレームパターンを配置する工程と、
    　第１方向において互いに離間するように前記第１面の反対面である第２面に複数のフィンをかしめる工程とを備え、
    　前記第２面には、前記第１方向に交差している第２方向に沿って延在しており、かつ前記第１方向において互いに離間している複数の立壁部と、前記複数の立壁部の各々との間において前記第２方向に沿って延在している複数のかしめ部とが形成されており、
    　前記複数のかしめ部の各々の上面には、前記第２方向に沿って延在している溝が形成されており、
    　前記複数のフィンをかしめる工程は、前記溝にかしめ刃の先端を挿入して前記溝を前記第１方向に沿って拡幅することにより行われ、
    　前記先端は、前記第１方向の幅が前記溝よりも大きくなっている第１部分と、前記第１方向の幅が前記溝よりも小さくなっている第２部分とを含む、半導体モジュールの製造方法。
PCT/JP2021/033772 2020-09-25 2021-09-14 半導体モジュール、その製造方法及び電力変換装置 WO2022065139A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022551908A JP7493605B2 (ja) 2020-09-25 2021-09-14 半導体モジュール、その製造方法及び電力変換装置
DE112021005020.6T DE112021005020T5 (de) 2020-09-25 2021-09-14 Halbleitermodul, Verfahren zum Herstellen desselben und Leistungswandlungsgerät
US18/043,605 US20230275035A1 (en) 2020-09-25 2021-09-14 Semiconductor module, method for manufacturing the same, and power conversion device
CN202180063575.6A CN116171492A (zh) 2020-09-25 2021-09-14 半导体模块、半导体模块的制造方法和电力转换装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020160283 2020-09-25
JP2020-160283 2020-09-25

Publications (1)

Publication Number Publication Date
WO2022065139A1 true WO2022065139A1 (ja) 2022-03-31

Family

ID=80845316

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/033772 WO2022065139A1 (ja) 2020-09-25 2021-09-14 半導体モジュール、その製造方法及び電力変換装置

Country Status (4)

Country Link
US (1) US20230275035A1 (ja)
CN (1) CN116171492A (ja)
DE (1) DE112021005020T5 (ja)
WO (1) WO2022065139A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11290974A (ja) * 1998-04-09 1999-10-26 Ryosan Co Ltd ヒートシンク及びその製造方法、その製造に用いられるかしめ具
JP2011119488A (ja) * 2009-12-04 2011-06-16 Mitsubishi Electric Corp ヒートシンク及びヒートシンクの製造方法
WO2018097027A1 (ja) * 2016-11-24 2018-05-31 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105580134B (zh) 2013-09-27 2018-09-18 三菱电机株式会社 铆接散热器、散热器一体型功率模块、及它们的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11290974A (ja) * 1998-04-09 1999-10-26 Ryosan Co Ltd ヒートシンク及びその製造方法、その製造に用いられるかしめ具
JP2011119488A (ja) * 2009-12-04 2011-06-16 Mitsubishi Electric Corp ヒートシンク及びヒートシンクの製造方法
WO2018097027A1 (ja) * 2016-11-24 2018-05-31 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE112021005020T5 (de) 2023-07-27
CN116171492A (zh) 2023-05-26
US20230275035A1 (en) 2023-08-31
JPWO2022065139A1 (ja) 2022-03-31

Similar Documents

Publication Publication Date Title
JP6816825B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7196815B2 (ja) 半導体モジュール及び電力変換装置
US10971424B2 (en) Power module and power convertor
US10229869B2 (en) Semiconductor device and power conversion device including a bent control side frame
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
US11217514B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device
WO2022065139A1 (ja) 半導体モジュール、その製造方法及び電力変換装置
JP7094447B2 (ja) パワーモジュール及び電力変換装置
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
WO2022265003A1 (ja) パワー半導体装置およびその製造方法ならびに電力変換装置
JP7493605B2 (ja) 半導体モジュール、その製造方法及び電力変換装置
US20220181221A1 (en) Semiconductor module and power converter
WO2022239112A1 (ja) 半導体装置及び電力変換装置
JP5202366B2 (ja) 半導体装置
JP5202365B2 (ja) 半導体装置
JP7162739B2 (ja) 半導体装置および電力変換装置
WO2020148879A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
US20230187322A1 (en) Semiconductor device and power conversion device
WO2023022001A1 (ja) パワーモジュールおよび電力変換装置
US11887904B2 (en) Integrally bonded semiconductor device and power converter including the same
US11652032B2 (en) Semiconductor device having inner lead exposed from sealing resin, semiconductor device manufacturing method thereof, and power converter including the semiconductor device
WO2023223804A1 (ja) パワーモジュール、パワーモジュールの製造方法、および電力変換装置
US20230411253A1 (en) Semiconductor device, semiconductor device group, and power conversion apparatus
US20230070214A1 (en) Semiconductor device and power converter
JP2022067375A (ja) 電力用半導体装置およびその製造方法ならびに電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21872269

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022551908

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21872269

Country of ref document: EP

Kind code of ref document: A1