WO2022014623A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022014623A1
WO2022014623A1 PCT/JP2021/026375 JP2021026375W WO2022014623A1 WO 2022014623 A1 WO2022014623 A1 WO 2022014623A1 JP 2021026375 W JP2021026375 W JP 2021026375W WO 2022014623 A1 WO2022014623 A1 WO 2022014623A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
concentration
peak
semiconductor device
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/026375
Other languages
English (en)
French (fr)
Inventor
泰典 阿形
徹 白川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to CN202180007761.8A priority Critical patent/CN114902426A/zh
Priority to DE112021000205.8T priority patent/DE112021000205T5/de
Priority to JP2022536411A priority patent/JP7405261B2/ja
Publication of WO2022014623A1 publication Critical patent/WO2022014623A1/ja
Priority to US17/844,052 priority patent/US12414342B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors

Definitions

  • the present invention relates to a semiconductor device.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2015-135954
  • a first conductive type drift region provided on the semiconductor substrate, a first conductive type field stop region provided below the drift region and having one or more peaks, and the like.
  • a second conductive type collector region provided below the field stop region is provided, and the integrated concentration of the collector region is x [cm -2 ], and the shallowest of one or a plurality of peaks from the back surface of the semiconductor substrate. The depth of one peak is y1 [ ⁇ m].
  • Line A1: y1 (-7.4699E-01) ln (x) + (2.7810E + 01)
  • Line B1: y1 (-4.7772E-01) ln (x) + (1.7960E + 01)
  • the integrated concentration in the collector region may be 8.00E15 cm-2 or less.
  • the integrated concentration in the collector region may be 3.00E14 cm -2 or less.
  • the integrated concentration in the collector region may be 2.00E 14 cm -2 or less.
  • the integrated concentration in the collector region may be 1.00E14 cm -2 or less.
  • the integrated concentration in the collector region may be 5.00E 13 cm -2 or less.
  • the integrated concentration in the collector region may be 3.00E13 cm -2 or less.
  • the integrated concentration in the collector region may be 1.00E 13 cm -2 or less.
  • the depth of the first peak may be 0.5 ⁇ m or more and 7.2 ⁇ m or less.
  • the depth of the first peak may be 2.0 ⁇ m or more and 7.2 ⁇ m or less.
  • the depth of the second peak which is the second shallowest from the back surface of one or more peaks, is y2 [ ⁇ m].
  • Line A2: y2 (-3.1095E + 00) ln (x) + (1.1416E + 02)
  • Line B2: y2 (-1.9239E + 00) ln (x) + (7.1030E + 01)
  • the depth of the second peak and the integrated concentration may be in the range between the line A2 and the line B2.
  • the depth of the second peak may be 3.5 ⁇ m or more and 28 ⁇ m or less.
  • the stray inductance Ls of the circuit connected to the semiconductor device is Xc [nH], and the collector current reduction rate dIce / dt is Yc [A / ⁇ s].
  • Line C1: Yc 10000Xc -1 ,
  • the stray inductance Ls and the collector current reduction rate dIce / dt may be in a range larger than that of the line C1.
  • the dopant for one or more peaks may be hydrogen.
  • An active region provided on the semiconductor substrate and an outer peripheral region provided on the outer periphery of the active region in the top view of the semiconductor substrate may be provided.
  • a second conductive type contact region having a higher doping concentration than the base region and a plurality of gate trench portions provided on the semiconductor substrate may be provided.
  • the doping concentration at the boundary between the field stop region and the collector region may be 1E 16 cm -3 or less.
  • the doping concentration at the boundary between the field stop region and the collector region may be 5E15 cm -3 or less.
  • the doping concentration at the boundary between the field stop region and the collector region may be 2E15 cm -3 or less.
  • the hydrogen chemical concentration at the boundary between the field stop region and the collector region may be 1E18 cm -3 or less.
  • the hydrogen chemical concentration at the boundary between the field stop region and the collector region may be 1E17 cm -3 or less.
  • the hydrogen chemical concentration at the boundary between the field stop region and the collector region may be 1E15 cm -3 or higher.
  • the hydrogen chemical concentration at the boundary between the field stop region and the collector region may be 1E16 cm -3 or higher.
  • FIG. 1A It is a figure which shows an example of the aa'cross section in FIG. 1A. This is an example of a circuit at the time of a clamp withstand voltage test of the semiconductor device 100. It is a figure for demonstrating the clamp energy of the semiconductor device 100. The relationship between the doping concentration of the collector region 22 and the clamping energy is shown. The relationship between the doping concentration of the collector region 22 and the withstand voltage of the device is shown. An example of the current-voltage characteristics of the semiconductor device 100 according to the embodiment is shown. An example of the current-voltage characteristics of the semiconductor device 500 according to the comparative example is shown. An example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1 is shown.
  • Another example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1 is shown. Another example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1 is shown. Another example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1 is shown. Another example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1 is shown. Another example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1 is shown. Another example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1 is shown. Another example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1 is shown. Another example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1 is shown.
  • Another example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1 is shown.
  • the relationship between the integrated concentration of the collector region 22 and the depth of the second peak P2 is shown.
  • Another example of the relationship between the integrated concentration of the collector region 22 and the depth of the second peak P2 is shown.
  • the relationship between the integrated concentration of the collector region 22 and the depth of the second peak P2 is shown. It is a figure for demonstrating the relationship between a stray inductance Ls and a collector current reduction rate dIce / dt. It is a figure for demonstrating the relationship between the specific stray inductance Ls ⁇ A and the current density dJce / dt. It is a figure for demonstrating the relationship between the specific stray inductance Ls ⁇ A and the specific gate resistance Rg ⁇ A.
  • one side in the direction parallel to the depth direction of the semiconductor substrate is referred to as "upper”, and the other side is referred to as “lower”.
  • the upper surface is referred to as the upper surface and the other surface is referred to as the lower surface.
  • the directions of "top”, “bottom”, “front”, and “back” are not limited to the direction of gravity or the direction of mounting on a substrate or the like when mounting a semiconductor device.
  • orthogonal coordinate axes of X-axis, Y-axis, and Z-axis Orthogonal axes only specify the relative positions of the components and do not limit a particular direction.
  • the Z axis does not limit the height direction with respect to the ground.
  • the + Z-axis direction and the ⁇ Z-axis direction are opposite to each other. When positive or negative is not described and is described as the Z-axis direction, it means the direction parallel to the + Z-axis and the -Z-axis.
  • the plane parallel to the upper surface of the semiconductor substrate is referred to as the XY plane, and the orthogonal axes parallel to the upper and lower surfaces of the semiconductor substrate are referred to as the X axis and the Y axis.
  • the axis perpendicular to the upper surface and the lower surface of the semiconductor substrate is defined as the Z axis.
  • the depth direction of the semiconductor substrate may be referred to as the Z axis.
  • the case where the semiconductor substrate is viewed in the Z-axis direction is referred to as a plan view.
  • the direction parallel to the upper surface and the lower surface of the semiconductor substrate including the X-axis and the Y-axis may be referred to as a horizontal direction.
  • the first conductive type is N type and the second conductive type is P type, but the first conductive type may be P type and the second conductive type may be N type.
  • the conductive types such as the substrate, the layer, and the region in each embodiment have opposite polarities.
  • error When referred to as “same” or “equal” in the present specification, it may include a case where there is an error due to manufacturing variation or the like.
  • the error is, for example, within 10%.
  • the conductive type of the doping region doped with impurities is described as P type or N type.
  • an impurity may mean, in particular, either an N-type donor or a P-type acceptor, and may be referred to as a dopant.
  • doping means that a donor or acceptor is introduced into a semiconductor substrate to obtain a semiconductor showing an N-type conductive type or a semiconductor showing a P-type conductive type.
  • the doping concentration means the concentration of a donor or the concentration of an acceptor in a thermal equilibrium state.
  • the net doping concentration means the net concentration of the donor concentration as the concentration of positive ions and the acceptor concentration as the concentration of negative ions, including the polarity of the charge.
  • the donor concentration N D, the acceptor concentration and N A, the net doping concentration of the net at any position is N D -N A.
  • the donor has the function of supplying electrons to the semiconductor.
  • the acceptor has a function of receiving electrons from a semiconductor.
  • Donors and acceptors are not limited to the impurities themselves.
  • the VOH defect to which the pores (V), oxygen (O) and hydrogen (H) present in the semiconductor are bonded functions as a donor for supplying electrons.
  • VOH defects may be referred to simply as hydrogen donors.
  • P + type or N + type means that the doping concentration is higher than P type or N type
  • P-type or N-type means that the doping concentration is higher than P-type or N-type. It means that the concentration is low.
  • P ++ type or N ++ type in the present specification it means that the doping concentration is higher than that of P + type or N + type.
  • the chemical concentration refers to the atomic density of impurities measured regardless of the state of electrical activation.
  • the chemical concentration can be measured, for example, by secondary ion mass spectrometry (SIMS).
  • the net doping concentration described above can be measured by a voltage-capacity measurement method (CV method).
  • the carrier concentration measured by the spread resistance measurement method (SR method) may be used as the net doping concentration.
  • the carrier concentration measured by the CV method or the SR method may be a value in a thermal equilibrium state.
  • the donor concentration is sufficiently higher than the acceptor concentration, so the carrier concentration in the region may be used as the donor concentration.
  • the carrier concentration in the region may be used as the acceptor concentration.
  • Each concentration in the present invention may be a value at room temperature. As the value at room temperature, the value at 300 K (Kelvin) (about 26.9 ° C.) may be used as an example.
  • the peak value may be used as the concentration of the donor, acceptor or net doping in the region.
  • the concentration of the donor, the acceptor or the net doping is substantially uniform, the average value of the concentration of the donor, the acceptor or the net doping in the region may be used as the concentration of the donor, the acceptor or the net doping.
  • the carrier concentration measured by the SR method may be lower than the concentration of the donor or acceptor.
  • the carrier mobility of the semiconductor substrate may be lower than the value in the crystalline state. The decrease in carrier mobility occurs when carriers are scattered due to disorder of the crystal structure due to lattice defects or the like.
  • the concentration of the donor or acceptor calculated from the carrier concentration measured by the CV method or the SR method may be lower than the chemical concentration of the element indicating the donor or acceptor.
  • the donor concentration of phosphorus or arsenic as a donor in a silicon semiconductor, or the acceptor concentration of boron (boron) as an acceptor is about 99% of these chemical concentrations.
  • the donor concentration of hydrogen as a donor in a silicon semiconductor is, for example, about 0.1% to 10% of the chemical concentration of hydrogen.
  • the unit system of this specification is an SI unit system unless otherwise specified.
  • the unit of length may be displayed in cm or the like, but various calculations may be performed after converting to meters (m).
  • the doping concentration refers to the concentration of a donor or accepted dopant.
  • the unit is / cm 3.
  • the concentration difference between the donor and the acceptor (that is, the net doping concentration) may be referred to as the doping concentration.
  • the doping concentration can be measured by the SR method.
  • the chemical concentration of the donor and the acceptor may be used as the doping concentration.
  • the doping concentration can be measured by the SIMS method. Unless otherwise limited, any of the above may be used as the doping concentration. Unless otherwise limited, the peak value of the doping concentration distribution in the doping region may be used as the doping concentration in the doping region.
  • the dose amount means the number of ions per unit area injected into the wafer when ion implantation is performed. Therefore, the unit is / cm 2 .
  • the dose amount in the semiconductor region can be an integrated concentration obtained by integrating the doping concentration over the depth direction of the semiconductor region.
  • the unit of the integrated concentration is / cm 2 . Therefore, the dose amount and the integrated concentration may be treated as the same.
  • the integrated concentration may be an integrated value up to the full width at half maximum, and when it overlaps with the spectrum of another semiconductor region, it may be derived excluding the influence of the other semiconductor region.
  • the high and low doping concentrations can be read as the high and low dose amounts. That is, when the doping concentration in one region is higher than the doping concentration in the other region, it can be understood that the dose amount in the one region is higher than the dose amount in the other region.
  • FIG. 1A is an example of a top view of the semiconductor device 100.
  • the semiconductor device 100 includes an active region 110, an outer peripheral region 120, and a pad region 130.
  • the semiconductor device 100 is a semiconductor chip including a transistor unit 70 and a diode unit 80.
  • the semiconductor device 100 includes a temperature sense unit 76 and may be mounted on a module such as an IPM (Intelligent Power Module).
  • IPM Intelligent Power Module
  • the transistor unit 70 includes a transistor such as an IGBT (Insulated Gate Bipolar Transistor).
  • the diode section 80 includes a diode such as a freewheeling diode (FWD: Free Wheel Diode).
  • the semiconductor device 100 of this example is a reverse conduction IGBT (RC-IGBT: Reverse Control IGBT) having a transistor portion 70 and a diode portion 80 on the same chip.
  • the transistor of the transistor unit 70 is an IGBT.
  • the semiconductor substrate 10 may be a silicon substrate, a silicon carbide substrate, a nitride semiconductor substrate such as gallium nitride, or the like.
  • the semiconductor substrate 10 of this example is a silicon substrate.
  • the semiconductor substrate 10 has an active region 110 and an outer peripheral region 120.
  • the transistor portion 70 and the diode portion 80 may be alternately and periodically arranged periodically in the XY plane.
  • the semiconductor device 100 of this example includes a plurality of transistor units 70 and a plurality of diode units 80, respectively.
  • the transistor portion 70 and the diode portion 80 of this example have a trench portion extending in the Y-axis direction.
  • the transistor portion 70 and the diode portion 80 may have a trench portion extending in the X-axis direction.
  • the temperature sense unit 76 is provided above the active region 110.
  • the temperature sense unit 76 may be formed of single crystal or polycrystalline silicon.
  • the forward voltage of the current flowing through the temperature sense unit 76 changes.
  • the temperature of the semiconductor device 100 can be detected based on the change in the forward voltage.
  • the active region 110 has a transistor unit 70 and a diode unit 80.
  • the active region 110 is a region in which a main current flows between the front surface and the back surface of the semiconductor substrate 10 when the semiconductor device 100 is controlled to be in the ON state. That is, it is a region in which a current flows in the depth direction inside the semiconductor substrate 10 from the front surface to the back surface of the semiconductor substrate 10 or from the back surface to the front surface.
  • the transistor unit 70 and the diode unit 80 are referred to as element units or element regions, respectively.
  • the region sandwiched between the two element portions is also referred to as the active region 110.
  • the active region 110 also includes a region sandwiched between the element portions and provided with the gate runner 51.
  • the gate runner 51 may supply the gate potential supplied from the gate pad 131 of the pad region 130 to the gate conductive portion of the transistor portion 70.
  • the gate runner 51 is provided along the outer circumference of the active region 110 in top view.
  • the gate runner 51 may also be provided in the region between the transistor portion 70 and the diode portion 80 in a top view.
  • the outer peripheral region 120 is provided around the end portion of the semiconductor substrate 10 so as to surround the active region 110 and the pad region 130 in the top view. It is a region between the outer peripheral edge of the semiconductor substrate 10.
  • the outer peripheral region 120 is provided so as to surround the active region 110 in top view.
  • the outer peripheral region 120 may have an edge termination structure.
  • the edge terminal structure portion relaxes the electric field concentration on the front surface side of the semiconductor substrate 10.
  • the edge termination structure has a guard ring, a field plate, a resurf, and a combination thereof.
  • the pad area 130 includes a gate pad 131, a sense IGBT 132, a sense emitter pad 133, an anode pad 134, and a cathode pad 135.
  • the cathode pad 135, the anode pad 134, the gate pad 131, the sense IGBT 132, and the sense emitter pad 133 are provided side by side in this order in the X-axis direction.
  • Each pad may be an electrode pad containing gold (Au), silver (Ag), copper (Cu), aluminum (Al), or the like.
  • the gate pad 131 is electrically connected to the gate conductive portion of the transistor portion 70 via the gate runner 51.
  • the gate pad 131 is set to the gate potential.
  • the sense IGBT 132 is an IGBT for detecting the main current flowing through the transistor unit 70.
  • the main current of the transistor unit 70 can be detected by incorporating the sense current flowing through the sense IGBT 132 into a control circuit provided outside the semiconductor device 100.
  • the sense emitter pad 133 of this example has the same potential as the emitter of the sense IGBT 132.
  • the sense current may be taken into the above-mentioned control circuit from the sense emitter pad 133 via the sense IGBT 132.
  • the control circuit may detect the main current based on the sense current and cut off the current flowing through the transistor section 70 when the overcurrent is flowing through the transistor section 70.
  • the anode pad 134 is electrically connected to the temperature sense unit 76 and is set to the anode potential of the temperature sense unit 76.
  • the cathode pad 135 is electrically connected to the temperature sense unit 76 and is set to the cathode potential of the temperature sense unit 76.
  • the anode pad 134 and the cathode pad 135 can be used to detect the potential difference between the anode and the cathode of the temperature sensing unit 76.
  • FIG. 1B is an example of a top view of the semiconductor device 100 corresponding to the region A of FIG. 1A. That is, an enlarged view of the end portion of the active region 110 is shown.
  • the transistor portion 70 is a region in which a collector region 22 provided on the back surface side of the semiconductor substrate 10 is projected onto the front surface of the semiconductor substrate 10.
  • the collector region 22 has a second conductive type.
  • the collector area 22 of this example is a P + type as an example.
  • the transistor portion 70 includes a boundary portion 90 located at the boundary between the transistor portion 70 and the diode portion 80.
  • the diode portion 80 is a region in which the cathode region 82 provided on the back surface side of the semiconductor substrate 10 is projected onto the front surface of the semiconductor substrate 10.
  • the cathode region 82 has a first conductive type.
  • the cathode region 82 of this example is N + type as an example.
  • the semiconductor device 100 of this example has a gate trench portion 40, a dummy trench portion 30, an emitter region 12, a base region 14, a contact region 15, and a well region 17 on the front surface of the semiconductor substrate 10. Be prepared. Further, the semiconductor device 100 of this example includes an emitter electrode 52 and a gate metal layer 50 provided above the front surface of the semiconductor substrate 10.
  • the emitter electrode 52 is provided above the gate trench portion 40, the dummy trench portion 30, the emitter region 12, the base region 14, the contact region 15, and the well region 17. Further, the gate metal layer 50 is provided above the well region 17 and the gate runner 51. The emitter electrode 52 of this example is set to the emitter potential of the transistor portion 70.
  • the gate metal layer 50 is electrically connected to the gate conductive portion of the transistor portion 70, and supplies a gate voltage to the transistor portion 70.
  • the gate metal layer 50 is electrically connected to the gate pad 131.
  • the gate metal layer 50 is provided along the outer periphery of the active region 110 in top view.
  • the gate metal layer 50 may also be provided between the transistor portion 70 and the diode portion 80 when viewed from above.
  • the gate runner 51 connects the gate metal layer 50 and the gate conductive portion in the gate trench portion 40.
  • the gate runner 51 is not connected to the dummy conductive portion in the dummy trench portion 30.
  • the gate runner 51 is formed of polyether that is doped with impurities or the like.
  • the emitter electrode 52 and the gate metal layer 50 are formed of a material containing metal.
  • the emitter electrode 52 may be formed of aluminum, aluminum-silicon alloy, or aluminum-silicon-copper alloy.
  • the emitter electrode 52 may have a barrier metal formed of titanium, a titanium compound, or the like in the lower layer of a region formed of aluminum or the like.
  • the emitter electrode 52 and the gate metal layer 50 are provided separately from each other.
  • the emitter electrode 52 and the gate metal layer 50 are provided above the semiconductor substrate 10 with the interlayer insulating film 38 interposed therebetween.
  • the interlayer insulating film 38 is omitted in FIG. 1B.
  • the interlayer insulating film 38 is provided with a contact hole 54, a contact hole 55, and a contact hole 56 penetrating.
  • the contact hole 55 connects the gate metal layer 50 and the gate runner 51.
  • a plug made of tungsten or the like may be formed inside the contact hole 55.
  • the contact hole 55 may be provided along the gate runner 51.
  • the contact hole 56 connects the emitter electrode 52 and the dummy conductive portion in the dummy trench portion 30.
  • a plug made of tungsten or the like may be formed inside the contact hole 56.
  • connection portion 25 electrically connects the emitter electrode 52 and the plug inside the contact hole 56.
  • the connection portion 25 has a conductive material such as polysilicon doped with impurities.
  • the connection portion 25 of this example is polysilicon doped with N-type impurities.
  • the connecting portion 25 covers a larger area than the contact hole 56 in the top view.
  • the connecting portion 25 is provided above the front surface of the semiconductor substrate 10 via an insulating film such as an oxide film.
  • the gate trench portions 40 are arranged at predetermined intervals along a predetermined arrangement direction (X-axis direction in this example).
  • the gate trench portion 40 of this example has two stretched portions 41 and 2 that are parallel to the front surface of the semiconductor substrate 10 and stretched along a stretch direction (Y-axis direction in this example) perpendicular to the arrangement direction. It may have a connecting portion 43 connecting the two stretched portions 41.
  • the connecting portion 43 is formed in a curved shape.
  • the dummy trench portion 30 is a trench portion electrically connected to the emitter electrode 52. Similar to the gate trench portion 40, the dummy trench portions 30 are arranged at predetermined intervals along a predetermined arrangement direction (X-axis direction in this example). Like the gate trench portion 40, the dummy trench portion 30 of this example may have a U-shape on the front surface of the semiconductor substrate 10. That is, the dummy trench portion 30 may have two stretching portions 31 that stretch along the stretching direction and a connecting portion 33 that connects the two stretching portions 31.
  • the well region 17 is a second conductive type region provided on the front surface side of the semiconductor substrate 10 with respect to the drift region 18 described later.
  • the well region 17 is an example of a well region provided on the edge side of the semiconductor device 100.
  • the well region 17 is P + type as an example.
  • the well region 17 is formed in a predetermined range from the end of the active region 110 on the side where the gate metal layer 50 is provided.
  • the diffusion depth of the well region 17 may be deeper than the depth of the gate trench portion 40 and the dummy trench portion 30.
  • a part of the gate trench portion 40 and the dummy trench portion 30 on the gate metal layer 50 side is formed in the well region 17.
  • the bottom of the extending end of the gate trench 40 and the dummy trench 30 may be covered by the well region 17.
  • the contact hole 54 is formed in the transistor portion 70 above each region of the emitter region 12 and the contact region 15. Further, the contact hole 54 is provided above the base region 14 in the diode portion 80. The contact hole 54 is provided above the contact area 15 at the boundary portion 90. Neither contact hole 54 is provided above the well regions 17 provided at both ends in the stretching direction. As described above, one or a plurality of contact holes 54 are formed in the interlayer insulating film 38. The one or more contact holes 54 may be provided by being stretched in the stretching direction.
  • the boundary portion 90 is provided in the transistor portion 70 and is a region adjacent to the diode portion 80.
  • the boundary portion 90 has a contact region 15.
  • the boundary portion 90 of this example does not have an emitter region 12.
  • the boundary portion 90 of this example is arranged so that both ends in the arrangement direction are dummy trench portions 30.
  • the mesa portion 71, the mesa portion 91, and the mesa portion 81 are the mesa portions provided adjacent to the trench portion in the plane parallel to the front surface of the semiconductor substrate 10.
  • the mesa portion is a portion of the semiconductor substrate 10 sandwiched between two adjacent trench portions, and may be a portion from the front surface of the semiconductor substrate 10 to the depth of the deepest bottom of each trench portion. ..
  • the extended portion of each trench portion may be used as one trench portion. That is, the region sandwiched between the two stretched portions may be the mesa portion.
  • the mesa portion 71 is provided adjacent to at least one of the dummy trench portion 30 or the gate trench portion 40 in the transistor portion 70.
  • the mesa portion 71 has a well region 17, an emitter region 12, a base region 14, and a contact region 15 on the front surface of the semiconductor substrate 10.
  • the emitter region 12 and the contact region 15 are alternately provided in the stretching direction.
  • the mesa portion 91 is provided at the boundary portion 90.
  • the mesa portion 91 has a base region 14, a contact region 15, and a well region 17 on the front surface of the semiconductor substrate 10.
  • both ends in the arrangement direction are in contact with the dummy trench portion 30, but at least one of them may be in contact with the gate trench portion 40.
  • one mesa portion 91 is provided, but a plurality of mesa portions 91 may be provided.
  • the mesa portion 81 is provided in the diode portion 80 in a region sandwiched between adjacent dummy trench portions 30.
  • the mesa portion 81 has a base region 14 and a well region 17 on the front surface of the semiconductor substrate 10.
  • the base region 14 is a second conductive type region provided on the front surface side of the semiconductor substrate 10 in the transistor portion 70 and the diode portion 80.
  • the base region 14 is P-type as an example.
  • the base region 14 may be provided at both ends of the mesa portion 71 and the mesa portion 91 in the stretching direction on the front surface of the semiconductor substrate 10. Note that FIG. 1B shows only one end of the base region 14 in the stretching direction.
  • the emitter region 12 is a first conductive type region having a higher doping concentration than the drift region 18.
  • the emitter region 12 of this example is N + type as an example.
  • An example of a dopant in the emitter region 12 is arsenic (As).
  • the emitter region 12 is provided in contact with the gate trench portion 40 on the front surface of the mesa portion 71.
  • the emitter region 12 may be provided extending from one of the two trench portions sandwiching the mesa portion 71 to the other in the arrangement direction.
  • the emitter region 12 is also provided below the contact hole 54.
  • the emitter region 12 may or may not be in contact with the dummy trench portion 30.
  • the emitter region 12 of this example is in contact with the dummy trench portion 30.
  • the emitter region 12 does not have to be provided in the mesa portion 91 of the boundary portion 90.
  • the contact region 15 is a second conductive type region having a higher doping concentration than the base region 14.
  • the contact region 15 of this example is a P + type as an example.
  • the contact region 15 of this example is provided on the front surface of the mesa portion 71 and the mesa portion 91.
  • the contact region 15 may be provided in the arrangement direction from one of the two trench portions sandwiching the mesa portion 71 or the mesa portion 91 to the other.
  • the contact region 15 may or may not be in contact with the gate trench portion 40. Further, the contact region 15 may or may not be in contact with the dummy trench portion 30. In this example, the contact region 15 is in contact with the dummy trench portion 30 and the gate trench portion 40.
  • the contact area 15 is also provided below the contact hole 54.
  • the contact region 15 may also be provided in the mesa portion 81.
  • FIG. 1C is a diagram showing an example of a bb'cross section in FIG. 1B.
  • the bb'cross section is an XZ plane that passes through the emitter region 12 in the transistor portion 70.
  • the semiconductor device 100 of this example has a semiconductor substrate 10, an interlayer insulating film 38, an emitter electrode 52, and a collector electrode 24 in a bb'cross section.
  • the emitter electrode 52 is formed above the semiconductor substrate 10 and the interlayer insulating film 38.
  • the drift region 18 is a first conductive type region provided on the semiconductor substrate 10.
  • the drift region 18 of this example is N-type as an example.
  • the drift region 18 may be a region remaining in the semiconductor substrate 10 without forming another doping region. That is, the doping concentration of the drift region 18 may be the doping concentration of the semiconductor substrate 10.
  • the field stop region 20 is a first conductive type region provided below the drift region 18.
  • the field stop region 20 of this example is N-type as an example.
  • the doping concentration in the field stop region 20 is higher than the doping concentration in the drift region 18.
  • the field stop region 20 prevents the depletion layer extending from the lower surface side of the base region 14 from reaching the collector region 22 of the second conductive type and the cathode region 82 of the first conductive type.
  • the field stop region 20 may have one or more peaks.
  • the field stop region 20 of this example has four peaks, a first peak P1 to a fourth peak P4.
  • the dopant for one or more peaks may be hydrogen.
  • the first peak P1 to the fourth peak P4 are provided in this order from the back surface 23. That is, the first peak P1 is the peak closest to the back surface 23.
  • the doping concentration of the first peak P1 may be higher than the doping concentration of the other peaks. This makes it possible to slowly and surely stop the depletion layer when a voltage is applied.
  • the collector region 22 is provided below the field stop region 20 in the transistor portion 70.
  • the cathode region 82 is provided below the field stop region 20 in the diode portion 80.
  • the boundary between the collector region 22 and the cathode region 82 is the boundary between the transistor portion 70 and the diode portion 80.
  • the collector electrode 24 is formed on the back surface 23 of the semiconductor substrate 10.
  • the collector electrode 24 is made of a conductive material such as metal.
  • the base region 14 is a second conductive type region provided above the base region 14 in the mesa portion 71, the mesa portion 91, and the mesa portion 81.
  • the base region 14 is provided in contact with the gate trench portion 40.
  • the base region 14 may be provided in contact with the dummy trench portion 30.
  • the emitter region 12 is provided between the base region 14 and the front surface 21 in the mesa portion 71.
  • the emitter region 12 is provided in contact with the gate trench portion 40.
  • the emitter region 12 may or may not be in contact with the dummy trench portion 30.
  • the emitter region 12 does not have to be provided in the mesa portion 91.
  • the contact region 15 is provided above the base region 14 in the mesa portion 91.
  • the contact region 15 is provided in the mesa portion 91 in contact with the gate trench portion 40.
  • the contact region 15 may be provided on the front surface 21 of the mesa portion 71.
  • the storage region 16 is a first conductive type region provided on the front surface 21 side of the semiconductor substrate 10 with respect to the drift region 18.
  • the storage area 16 of this example is N + type as an example.
  • the storage region 16 is provided in the transistor portion 70 and the diode portion 80.
  • the storage area 16 of this example is also provided at the boundary portion 90.
  • the storage area 16 is provided in contact with the gate trench portion 40.
  • the storage region 16 may or may not be in contact with the dummy trench portion 30.
  • the doping concentration of the accumulation region 16 is higher than the doping concentration of the drift region 18.
  • One or more gate trench portions 40 and one or more dummy trench portions 30 are provided on the front surface 21.
  • Each trench portion is provided from the front surface 21 to the drift region 18.
  • each trench portion also penetrates these regions and reaches the drift region 18.
  • the fact that the trench portion penetrates the doping region is not limited to those manufactured in the order of forming the doping region and then forming the trench portion. Those in which the doping region is formed between the trench portions after the trench portion is formed are also included in those in which the trench portion penetrates the doping region.
  • the gate trench portion 40 has a gate trench formed on the front surface 21, a gate insulating film 42, and a gate conductive portion 44.
  • the gate insulating film 42 is formed so as to cover the inner wall of the gate trench.
  • the gate insulating film 42 may be formed by oxidizing or nitriding the semiconductor on the inner wall of the gate trench.
  • the gate conductive portion 44 is formed inside the gate trench and inside the gate insulating film 42.
  • the gate insulating film 42 insulates the gate conductive portion 44 and the semiconductor substrate 10.
  • the gate conductive portion 44 is formed of a conductive material such as polysilicon.
  • the gate trench portion 40 is covered with an interlayer insulating film 38 on the front surface 21.
  • the gate conductive portion 44 includes a region facing the adjacent base region 14 on the mesa portion 71 side with the gate insulating film 42 interposed therebetween in the depth direction of the semiconductor substrate 10.
  • a predetermined voltage is applied to the gate conductive portion 44, a channel due to an electron inversion layer is formed on the surface layer of the interface of the base region 14 in contact with the gate trench.
  • the dummy trench portion 30 may have the same structure as the gate trench portion 40.
  • the dummy trench portion 30 has a dummy trench formed on the front surface 21 side, a dummy insulating film 32, and a dummy conductive portion 34.
  • the dummy insulating film 32 is formed so as to cover the inner wall of the dummy trench.
  • the dummy conductive portion 34 is formed inside the dummy trench and inside the dummy insulating film 32.
  • the dummy insulating film 32 insulates the dummy conductive portion 34 and the semiconductor substrate 10.
  • the dummy trench portion 30 is covered with the interlayer insulating film 38 on the front surface 21.
  • the interlayer insulating film 38 is provided on the front surface 21.
  • An emitter electrode 52 is provided above the interlayer insulating film 38.
  • the interlayer insulating film 38 is provided with one or a plurality of contact holes 54 for electrically connecting the emitter electrode 52 and the semiconductor substrate 10. Similarly, the contact hole 55 and the contact hole 56 may be provided so as to penetrate the interlayer insulating film 38.
  • FIG. 1D is a diagram showing an example of a doping concentration distribution in the depth direction at the position of the c-c'line in FIG. 1B.
  • the cc'line passes from the emitter region 12 to the collector region 22 in the transistor portion 70.
  • the vertical axis of FIG. 1D is a logarithmic axis.
  • the doping concentration distribution of the field stop region 20 in the transistor unit 70 will be described, but the field stop region 20 in the diode unit 80 may also have the same doping concentration distribution.
  • the doping concentration of the drift region 18 of this example is the bulk donor concentration Db.
  • the first conductive type (N type) bulk donors are distributed throughout.
  • the bulk donor is a donor due to a dopant contained in the ingot substantially uniformly at the time of manufacturing the ingot that is the source of the semiconductor substrate 10.
  • the bulk donor in this example is an element other than hydrogen.
  • Bulk donor dopants are, but are not limited to, for example phosphorus, antimony, arsenic, selenium, sulfur.
  • the bulk donor in this example is phosphorus. Bulk donors are also included in the P-shaped region.
  • the semiconductor substrate 10 may be a wafer cut out from a semiconductor ingot, or may be a chip obtained by individualizing the wafer.
  • the semiconductor ingot may be manufactured by any one of a Czochralski method (CZ method), a magnetic field application type Czochralski method (MCZ method), and a float zone method (FZ method).
  • CZ method Czochralski method
  • MCZ method magnetic field application type Czochralski method
  • FZ method float zone method
  • the ingot in this example is manufactured by the MCZ method.
  • the bulk donor concentration Db may use the chemical concentration of the donor distributed throughout the semiconductor substrate 10, and may be a value between 90% and 100% of the chemical concentration.
  • the concentration peak is the peak of the donor concentration.
  • the plurality of concentration peaks can be formed by injecting an impurity such as hydrogen or phosphorus into a plurality of depth positions in the field stop region 20.
  • hydrogen may be used with the position of P1 as phosphorus and P2 to P4 as donors.
  • all of P1 to P4 are hydrogen as a donor.
  • the field stop region 20 may have a concentration peak of an impurity such as hydrogen or phosphorus at a position corresponding to the concentration peak. Impurity concentration peaks are peaks in the chemical concentration distribution of impurities.
  • FIG. 1E is an enlarged view of the doping concentration distribution in the field stop region 20 and the collector region 22 of FIG. 1C.
  • the vertical axis of FIG. 1E is a logarithmic axis.
  • the peak values of the doping concentrations of the plurality of concentration peaks P1, P2, P3, and P4 are d1, d2, d3, and d4, respectively.
  • the depth of the pn junction between the collector region 22 and the field stop region 20 is defined as J1.
  • the plurality of concentration peaks include the shallowest peak closest to the back surface 23 of the semiconductor substrate 10.
  • the concentration peak P1 corresponds to the shallowest peak.
  • the concentration peak P1 in this example is the concentration peak closest to the collector region 22.
  • the concentration peak P1 is the concentration peak closest to the cathode region 82.
  • the cathode region 82 may be formed by injecting an impurity different from the concentration peak.
  • the cathode region 82 has an impurity concentration peak such as phosphorus
  • the field stop region 20 has an impurity concentration peak such as hydrogen.
  • the plurality of concentration peaks include high concentration peaks arranged at positions farther from the back surface 23 than the shallowest peak (concentration peak P1).
  • the high concentration peak may be the concentration peak P2 closest to the shallowest peak, or may be another concentration peak.
  • the concentration peak P2 closest to the concentration peak P1 corresponds to the high concentration peak.
  • the plurality of concentration peaks are arranged at positions farther from the back surface 23 than the high concentration peak, and include a low concentration peak in which the peak value of the doping concentration is 1/5 or less of the peak value of the high concentration peak.
  • the low concentration peak may be the deepest peak (concentration peak P4 in this example) arranged farthest from the back surface 23 among the plurality of concentration peaks.
  • the low concentration peak may be a concentration peak other than the deepest peak. That is, the low concentration peak may be a concentration peak between the high concentration peak and the deepest peak.
  • two or more low concentration peaks may be provided.
  • the low concentration peaks are preferably arranged next to each other in the depth direction.
  • two or more concentration peaks arranged farthest from the back surface 23 may be low concentration peaks.
  • P2 is a low concentration peak.
  • a concentration peak other than the concentration peak closest to the back surface 23 may be regarded as a low concentration peak.
  • FIG. 1E the concentration peak P4 which is the deepest peak, the concentration peak P3 provided at a position away from the back surface 23 next to the deepest peak toward the back surface 23, and the concentration peak closest to the back surface 23 next to P3.
  • P2 is a low concentration peak.
  • a concentration peak other than the concentration peak closest to the back surface 23 may be regarded as a low concentration peak.
  • both the peak value d3 of the doping concentration of the concentration peak P3 and the peak value d4 of the doping concentration of the concentration peak P4 are 1/5 or less of the peak value d1 of the doping concentration of the concentration peak P1.
  • the concentration peaks d2 to d4 of the low concentration peaks P2 to P4 may be 1/10 or less of the peak value d1 of the concentration peak P1.
  • the peak value d3 of P3 is lower than the peak value d4 of P4.
  • the peak value d3 of P3 may be higher than the peak value d4 of P4. That is, the peak value of P2 to P4 may decrease toward the front surface 21.
  • a high voltage may be applied between the emitter / collector of the semiconductor device 100.
  • the electric field tends to concentrate in the vicinity of the deepest peak (concentration peak P4 in this example) in the field stop region 20. Therefore, if the doping concentration in the vicinity of the deepest peak is increased, as in the case of the concentration peak P3 and the concentration peak P4, the concentration of the electric field is promoted.
  • the gate voltage tends to vibrate at the time of turn-off of the semiconductor device 100 or the like.
  • the concentration peak of this example a low concentration peak having a sufficiently small doping concentration is provided at a position deeper than the high concentration peak (concentration peak P1). Therefore, the electric field concentration at the deep position of the field stop region 20 can be relaxed.
  • the number of low concentration peaks may be one or more, and a plurality of low concentration peaks may be provided.
  • the field stop region 20 having a relatively low concentration can be formed long on the drift region 18 side.
  • the field stop region 20 has three low concentration peaks, but in another example, the field stop region 20 may have four or more low concentration peaks.
  • the deepest peak may be provided on the front surface 21 side of the semiconductor substrate 10.
  • the peak value of the doping concentration of the low concentration peak may be 1/5 or less, 1/10 or less, or 1/20 or less of the peak value of the doping concentration of the high concentration peak.
  • the peak value of the doping concentration of the low concentration peak is higher than the bulk donor concentration Db.
  • the peak value of the doping concentration of the low concentration peak may be 50 times or less the bulk donor concentration Db of the semiconductor substrate 10.
  • the doping concentration of the drift region 18 may be used as the bulk donor concentration Db.
  • the peak value of the doping concentration of the low concentration peak may be 20 times or less of the bulk donor concentration Db, may be 10 times or less, may be 8 times or less, may be 5 times or less, and may be 3 times. It may be double or less, and may be double or less.
  • the minimum value of the doping concentration between the peaks of the low concentration peak may be higher than the bulk donor concentration Db, may be 5 times or less of the bulk donor concentration Db, and may be 3 times or less. It may be less than double.
  • the ratio of the minimum value between peaks to the peak concentration of either of the adjacent low concentration peaks may be 0.8 or less, 0.5 or less, 0.2 or less, and 0. .1 or more, 0.2 or more, 0.5 or more.
  • the positions of the concentration peaks P1, P2, P3, and P4 in the depth direction are Z1, Z2, Z3, and Z4, respectively.
  • the distance between the concentration peak P4 and the concentration peak P2 in the depth direction is Z4-Z2.
  • the distance between the concentration peak P1 and the concentration peak P2 in the depth direction is Z2-Z1.
  • the distance Z4-Z2 may be larger than the distance Z2-Z1.
  • the distance between the concentration peak P3 and the concentration peak P4 is Z4-Z3.
  • the distance between the concentration peak P3 and the concentration peak P2 is Z3-Z2.
  • the distance Z4-Z3 may be larger than the distance Z3-Z2. Further, the distance Z4-Z3 may be larger than the distance Z2-Z1.
  • the peak value of the doping concentration of the concentration peak P4 may be 1/5 or less, 1/10 or less, or 1/20 or less of the peak value of the doping concentration of the high concentration peak. ..
  • the peak value of the doping concentration of the concentration peak P4 is higher than the bulk donor concentration Db.
  • the average value of the peak values of the doping concentrations of the concentration peak P4 and the concentration peak P3 may be 50 times or less, 20 times or less, 10 times or less, and 8 times the bulk donor concentration Db. It may be double or less, may be 5 times or less, may be 3 times or less, and may be 2 times or less.
  • the donor concentration or acceptor concentration may be 1E16 / cm 3 or less, 5E15 / cm 3 or less, and 2E15 / cm. It may be 3 or less.
  • E is meant a power of 10, for example, 1E16 / cm 3 means 1 ⁇ 10 16 / cm 3.
  • FIG. 1F is a diagram showing an example of distribution of net doping concentration and hydrogen chemical concentration in the depth direction in the first concentration peak and the collector region 22.
  • the solid line represents an example of the distribution of the net doping concentration
  • the broken line represents an example of the distribution of the hydrogen chemical concentration.
  • the vertical axis of FIG. 1F is a logarithmic axis.
  • the region shown by diagonal lines in FIG. 1F is the integrated concentration of the collector region 22 in this example. That is, in the present specification, the integrated concentration of the collector region 22 is the concentration obtained by integrating the net doping concentration of the collector region 22 from the back surface to the pn junction position J1 with the field stop region 20 in the depth direction of the semiconductor substrate 10. Means.
  • the hydrogen chemical concentration Dh in the pn junction J1 between the collector region 22 and the field stop region 20 may be 1E18 / cm 3 or less, may be 1E17 / cm 3 or less, and may be 1E16 / cm 3 or more. It may be 1E15 / cm 3 or more.
  • FIG. 1G is an example of a top view of the semiconductor device 100 corresponding to the region B of FIG. 1A. In this example, an enlarged view of the end portion of the active region 110 is shown.
  • the region B is a region including the transistor portion 70 of the active region 110 and the gate runner 51.
  • the semiconductor device 100 of this example includes a dummy trench region 60 and a well contact region 65.
  • the dummy trench region 60 is an region having only the dummy trench portion 30 as the trench portion.
  • the dummy trench region 60 is provided between the gate trench portion 40 closest to the outer peripheral region 120 and the outer peripheral region 120 in the arrangement direction.
  • the dummy trench region 60 has a plurality of dummy trench portions 30 arranged apart from each other by a predetermined interval in the arrangement direction.
  • the well contact region 65 is provided in a part of the well region 17, and the hole injected from the collector region 22 is pulled out to the emitter electrode 52.
  • the well contact area 65 has a contact area 15.
  • a contact hole 54 is provided on the contact region 15 of the well contact region 65.
  • the contact region 15 is electrically connected to the emitter electrode 52 through a plurality of contact holes 54.
  • the semiconductor device 100 does not have to include the well contact region 65.
  • the mesa portion 61 is provided with a base region 14, a contact region 15, and a well region 17.
  • the contact region 15 is provided in the mesa portion 61 from one dummy trench portion 30 adjacent to each other in the arrangement direction to the other dummy trench portion 30. Since the mesa portion 61 of this example has the contact region 15, it becomes easier to pull out the hole as compared with the case where the contact region 15 is not provided. This prevents the semiconductor device 100 from being destroyed by the concentration of the avalanche current at the end of the well region 17.
  • the emitter electrode 52 is also provided above the dummy trench region 60 and the well contact region 65.
  • the emitter electrode 52 is electrically connected to the front surface 21 of the semiconductor substrate 10 in each of the dummy trench region 60, the well contact region 65, and the transistor portion 70 via the contact hole 54.
  • the well region 17 is provided on the outer peripheral side of the active region 110 in top view. The inner end of the well region 17 is shown by a broken line.
  • the storage region 16 is provided so as to extend from the transistor portion 70 to the dummy trench region 60.
  • the storage region 16 of this example is provided so as to extend from the transistor portion 70 to the mesa portion 61 in the middle of the dummy trench region 60.
  • FIG. 1H is a diagram showing an example of a'a'cross sections in FIG. 1A.
  • a cross-sectional view of a region straddling the active region 110 and the outer peripheral region 120 is shown.
  • the outer peripheral region 120 of this example has a guard ring structure and a channel stopper structure.
  • the guard ring structure may include a plurality of guard ring portions 92.
  • the guard ring structure of this example includes five guard ring portions 92.
  • Each guard ring portion 92 may be provided on the front surface 21 so as to surround the active region 110 and the pad region 130.
  • the guard ring structure may have a function of spreading the depletion layer generated in the active region 110 to the outside of the semiconductor substrate 10. This makes it possible to prevent electric field concentration inside the semiconductor substrate 10. Therefore, the withstand voltage of the semiconductor device 100 can be improved as compared with the case where the guard ring structure is not provided.
  • the guard ring portion 92 is a P + type semiconductor region formed by ion implantation in the vicinity of the front surface 21.
  • the guard ring portion 92 is electrically connected to the electrode layer 94.
  • the electrode layer 94 may be made of the same material as the gate metal layer 50 or the emitter electrode 52.
  • the plurality of guard ring portions 92 are electrically insulated from each other by the interlayer insulating film 38.
  • the depth of the bottom of the guard ring portion 92 may be the same as the depth of the bottom of the well region 17.
  • the depth of the bottom of the guard ring portion 92 may be deeper than the depth of the bottom of the gate trench portion 40 and the dummy trench portion 30.
  • the channel stopper structure has a channel stopper region 96 and an electrode layer 94.
  • the channel stopper region 96 is electrically connected to the electrode layer 94 through the opening of the interlayer insulating film 38.
  • the conductive type of the channel stopper region 96 may be the first conductive type or the second conductive type.
  • the conductive type of the channel stopper region 96 of this example is an N + type.
  • the channel stopper region 96 has a function of terminating the depletion layer generated in the active region 110 at the outer end portion of the semiconductor substrate 10.
  • the well region 17 may extend beyond the well contact region 65 in the arrangement direction and further to the outside.
  • the well region 17 of this example may be provided so that the innermost guard ring portion 92 in the outer peripheral region 120 and the outer end portion of the well region 17 are close to each other.
  • the base region 14 may be extended to the vicinity of the innermost guard ring portion 92 instead of the well region 17.
  • An oxide film 39 may be provided between the contact region 15 and the gate runner 51 above the well region 17.
  • the oxide film 39 may be formed in the same process as the dummy insulating film 32 or the gate insulating film 42.
  • the oxide film 39 may be formed by a process such as a field oxide film having a thicker film thickness.
  • FIG. 2A is an example of a circuit for a clamp withstand voltage test of the semiconductor device 100.
  • a gate voltage Vg is applied to the gate terminal of the semiconductor device 100 via a predetermined gate resistance Rg.
  • the rated current Ic is switched at a predetermined power supply voltage Vcc.
  • the power supply voltage Vcc may be about 60% of the rated voltage.
  • the stray inductance Ls is the stray inductance of the circuit to which the semiconductor device 100 is connected. Since the stray inductance Ls tries to maintain the current, a surge voltage is generated when the current is cut off. The stray inductance Ls is increased from a predetermined initial value for each switching, and the semiconductor device 100 is turned off. When the stray inductance Ls is increased, the jump voltage ⁇ V increases. By increasing the stray inductance Ls, the electric field strength inside the semiconductor device 100 increases, and the element is easily destroyed. Here, the result in the test immediately before the element is destroyed is referred to as the clamp energy (that is, the fracture tolerance).
  • FIG. 2B is a diagram for explaining the clamping energy of the semiconductor device 100.
  • the figure shows the behavior of the collector-emitter current Ice and the collector-emitter voltage Vce at turn-off.
  • the graph of this example shows the waveform immediately before the stray inductance Ls in which the element is destroyed by repeating the turn-off while increasing the stray inductance Ls in the clamp withstand voltage test. Due to the turn-off of the semiconductor device 100, the collector-emitter voltage Vce jumps up, and the voltage is held for a certain period of time. The period in which the voltage is constant is the clamping period.
  • Clamp energy is the integrated value in the range of current x voltage of 0 or more in the period from the jump of the collector-emitter voltage Vce to the settlement of the power supply voltage Vcc. That is, the clamp energy is represented by an integral value (that is, an energy value) of ⁇ Ice ⁇ Vce dt. The larger the clamp energy, the larger the fracture resistance at turn-off.
  • FIG. 3A shows the relationship between the doping concentration of the collector region 22 and the clamping energy.
  • the vertical axis represents the clamp energy [mJ]
  • the horizontal axis is the integrated value obtained by integrating the doping concentration of the collector region 22 over the depth from the back surface 23 to the PN junction between the collector region 22 and the field stop region 20 (hereinafter,). (Referred to as the integrated value of the doping concentration of the collector region 22) [cm -2 ] is shown.
  • the black square indicates the case where the acceleration energy of the proton is 400 keV.
  • the white square indicates the case where the acceleration energy of the proton is 300 keV.
  • Proton is one of the types of hydrogen ion. Hydrogen donors are formed, for example, by ion-implanting protons into a semiconductor substrate.
  • the integrated value of the doping concentration in the collector region 22 is about 1.00E + 14 [cm- 2 ], and the clamp energy becomes the maximum value.
  • the proton range of the first peak P1 is 3.13 ⁇ m.
  • 1.00E + 14 [cm -2 ] means 1.00 ⁇ 10 14 [cm -2 ].
  • the acceleration energy of the proton is 400 keV
  • the integrated value of the doping concentration in the collector region 22 is about 1.00E + 13 [cm -2 ], and the clamp energy becomes the maximum value.
  • the proton range is 4.52 ⁇ m.
  • the injection dose amount may be equal to the integrated value of the doping concentration in the collector region 22.
  • the clamp withstand voltage of the active region 110 is made smaller than the clamp withstand voltage of the outer peripheral region 120 by controlling the integrated concentration of the collector region 22 and the peak depth of the field stop region 20. Thereby, the clamping energy of the semiconductor device 100 can be improved.
  • FIG. 3B shows the relationship between the doping concentration of the collector region 22 and the withstand voltage of the device.
  • the vertical axis shows the withstand voltage [V] of the device, and the horizontal axis shows the doping concentration [cm -3 ] of the collector region 22.
  • the collector region 22 may comprise a doping concentration distribution with a peak.
  • the doping concentration in the collector region 22 may be the peak value of the doping concentration in the collector region 22.
  • the field stop region 20 has four peaks will be described.
  • Graph G1 shows an activity + edge model when the field stop region 20 has four peaks.
  • the activity + edge model is a simulation model that considers both the active region 110 and the outer peripheral region 120.
  • Graph G2 shows an activity model when the field stop region 20 has four peaks.
  • the activity model is a simulation model in which only the active region 110 is considered without considering the outer peripheral region 120.
  • the withstand voltage of the active region 110 is lower than the withstand voltage of the outer peripheral region 120. That is, the withstand voltage of the element is the withstand voltage of the active region 110. In this way, when the withstand voltage of the element is determined in the active region 110, the clamping energy increases.
  • the withstand voltage of the active region 110 is higher than the withstand voltage of the outer peripheral region 120. That is, the withstand voltage of the element is the withstand voltage of the outer peripheral region 120. In this way, when the withstand voltage of the element is determined in the outer peripheral region 120, the clamp energy is reduced.
  • the doping concentration of the collector region 22 may be 6 ⁇ 10 17 (/ cm 3 ) or less, and may be 5 ⁇ 10 17 (/ cm 3) or less.
  • FIG. 4A shows an example of the current-voltage characteristics of the semiconductor device 100 according to the embodiment.
  • the vertical axis shows the collector-emitter current Ice [A] and the collector-emitter voltage Vce [V], and the horizontal axis shows the time [s].
  • the regions where the electron current density is large are shown by broken lines at time T1 and time T2, respectively.
  • the doping concentration of the collector region 22 of this example is set in the range in which the clamp withstand voltage is determined in the active region 110 in FIG. 3B.
  • Time T1 is the time when the semiconductor device 100 is turned off and the collector-emitter voltage Vce rises. At time T1, the electron current is concentrated in the region indicated by the broken line in the active region 110. That is, the peak region of the electron current density is formed in a part of the region shown by the broken line of the active region 110.
  • Time T2 indicates the time when the collector-emitter voltage Vce rises and is clamped at around 800V.
  • the temperature of the avalanche breakdown point rises.
  • the lattice vibration becomes intense and electrons are scattered.
  • the peak region of the electron current density may move from the active region 110 toward the end of the well region 17 on the outer peripheral region 120 side.
  • the withstand voltage of the active region 110 is smaller than the withstand voltage of the outer peripheral region 120
  • the peak region of the electron current density formed on the active region 110 side moves to the outer peripheral region 120 side. This temporarily lowers the temperature of the active region 110.
  • the power that is, Ice ⁇ Vce
  • FIG. 4B shows an example of the current-voltage characteristics of the semiconductor device 500 according to the comparative example.
  • the vertical axis shows the collector-emitter current Ice [A] and the collector-emitter voltage Vce [V], and the horizontal axis shows the time [s]. Further, in this example, the peak regions of the electron current densities are shown by broken lines at time T3 and time T4, respectively.
  • the doping concentration of the collector region 22 of this example is set in the range in which the withstand voltage is determined in the outer peripheral region 120 in FIG. 3B.
  • the integrated concentration of the collector region 22 is set so that the withstand voltage of the outer peripheral region 120 is smaller than the withstand voltage of the active region 110. Due to the turn-off, avalanche breakdown occurs on the outer peripheral region 120 side of the well region 17, and the peak region of the electron current density is formed at the location indicated by the broken line. From time T3 to time T4, the peak region of the electron current density is stagnant at the position indicated by the broken line while the power is high. Therefore, the temperature continues to rise due to current concentration. As described above, in the semiconductor device 500, the element is easily broken and the clamp withstand capacity cannot be improved.
  • the carriers tend to concentrate on the contact hole end on the outer peripheral region 120 side, so that the avalanche breakdown is likely to occur.
  • the increase in the hole concentration on the back surface 23 side amplifies the avalanche breakdown during clamping.
  • the hole injection efficiency of the collector region 22 is lowered by appropriately setting the doping concentration of the collector region 22 and the depth of the first peak P1, and the clamp withstand voltage of the active region 110 is reduced. It is made smaller than the clamp withstand voltage of the outer peripheral region 120. As a result, after the avalanche breakdown occurs in the active region 110, the avalanche breakdown moves to the outer peripheral region 120, so that instantaneous fracture can be suppressed.
  • the doping concentration of the collector region 22 and the depth of the first peak P1 may be set so that the clamping energy is maximized. An appropriate range of the doping concentration of the collector region 22 and the depth of the first peak P1 will be described later.
  • the voltage is designed to have a withstand voltage higher than the surge voltage (the peak value of the voltage between the collector and emitter that is higher than the power supply voltage at turn-off) that is expected to prevent element destruction when the current is cut off. It is necessary to increase the thickness of the semiconductor substrate 10 in the depth direction and increase the area of the outer peripheral region 120.
  • the withstand voltage of the element may be designed to be lower than the surge voltage. In the semiconductor device 100 of this example, the avalanche breakdown is generated in the active region 110 at the time of turn-off, so that the chip cost can be reduced and the element destruction can be prevented.
  • the total dose amount of the field stop region 20 and the total dose amount of the collector region 22 may be determined so that the withstand voltage of the active region 110 is smaller than the withstand voltage of the outer peripheral region 120.
  • the total dose amount of the field stop region 20 may be 10 times or less the total dose amount of the collector region 22, and may be 5 times or less the total dose amount of the collector region 22.
  • FIG. 5A shows an example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1.
  • the vertical axis shows the depth y1 [ ⁇ m] of the first peak P1
  • the horizontal axis shows the integrated concentration x [cm -2 ] of the collector region 22.
  • the next reference line L1 was calculated based on the data of the two points where the acceleration energy of the shallowest proton and the maximum clamp energy were obtained in FIG. 3A.
  • Reference line L1: y1 (-6.3067E-01) ln (x) + (2.2590E + 01) That is, the reference line L1 shows the relationship between the integrated concentration of the collector region 22 where the clamping energy is maximized and the depth of the first peak P1 where the clamping energy is maximized.
  • the region R1 indicates a region in the range of ⁇ 15% of the reference line L1.
  • the region R1 of this example is a region between the line A1 and the line B1.
  • the line A1 and the line B1 of this example are represented by the following equations.
  • Line A1: y1 (-7.4699E-01) ln (x) + (2.7810E + 01)
  • Line B1: y1 (-4.7772E-01) ln (x) + (1.7960E + 01)
  • the depth of the first peak P1 and the integrated concentration of the collector region 22 belong to the region R1.
  • the hole injection efficiency of the collector region 22 can be suppressed and the clamp pressure resistance of the active region 110 can be made smaller than the clamp pressure resistance of the outer peripheral region 120.
  • Integral density of the collector region 22 may be at 1.00E16cm -2 or less, may be 8.00E15cm -2 or less.
  • the depth of the first peak P1 may be 0.5 ⁇ m or more and 7.2 ⁇ m or less.
  • the avalanche breakdown during clamping can be generated on the active region 110 side. This improves the clamp pressure resistance.
  • FIG. 5B shows another example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1.
  • the region R1 of this example indicates a region corresponding to ⁇ 10% of the reference line L1.
  • the reference line L1 is the same as the reference line L1 in FIG. 5A.
  • the line A1 and the line B1 of this example are represented by the following equations.
  • Line A1: y1 (-6.9487E-01) ln (x) + (2.5930E + 01)
  • Line B1: y1 (-5.2115E-01) ln (x) + (1.9540E + 01)
  • the depth of the first peak P1 and the integrated concentration of the collector region 22 may be set so as to belong to the region R1.
  • FIG. 5C shows another example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1.
  • the region R1 of this example indicates a region corresponding to ⁇ 5% of the reference line L1.
  • the reference line L1 is the same as the reference line L1 in FIG. 5A.
  • the line A1 and the line B1 of this example are represented by the following equations.
  • Line A1: y1 (-6.4710E-01) ln (x) + (2.4190E + 01)
  • Line B1: y1 (-5.6458E-01) ln (x) + (2.1130E + 01)
  • the depth of the first peak P1 and the integrated concentration of the collector region 22 may be set so as to belong to the region R1 of this example.
  • FIG. 6A shows another example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1.
  • the reference line L1, the line A, and the line B are the same as each line in FIG. 5A. That is, the region corresponding to ⁇ 15% of the reference line L1 is shown.
  • the region R1 of this example indicates a region in which the integrated concentration of the collector region 22 is 3.00E14 cm- 2 or less.
  • the depth of the first peak P1 may be 2.0 ⁇ m or more and 7.2 ⁇ m or less.
  • the depth of the first peak P1 and the integrated concentration of the collector region 22 may be set so as to belong to the region R1 of this example.
  • FIG. 6B shows another example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1.
  • the reference line L1, the line A, and the line B are the same as each line in FIG. 5A. That is, the region corresponding to ⁇ 15% of the reference line L1 is shown.
  • the region R1 of this example indicates a region in which the integrated concentration of the collector region 22 is 2.00E 14 cm -2 or less.
  • the depth of the first peak P1 may be 2.2 ⁇ m or more and 7.2 ⁇ m or less.
  • the depth of the first peak P1 and the integrated concentration of the collector region 22 may be set so as to belong to the region R1 of this example.
  • FIG. 6C shows another example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1.
  • the reference line L1, the line A, and the line B are the same as each line in FIG. 5A. That is, the region corresponding to ⁇ 15% of the reference line L1 is shown.
  • the region R1 of this example indicates a region in which the integrated concentration of the collector region 22 is 1.00E14 cm- 2 or less.
  • the depth of the first peak P1 may be 2.5 ⁇ m or more and 7.2 ⁇ m or less.
  • the depth of the first peak P1 and the integrated concentration of the collector region 22 may be set so as to belong to the region R1 of this example.
  • FIG. 6D shows another example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1.
  • the reference line L1, the line A, and the line B are the same as each line in FIG. 5A. That is, the region corresponding to ⁇ 15% of the reference line L1 is shown.
  • the region R1 of this example indicates a region in which the integrated concentration of the collector region 22 is 5.00E13 cm- 2 or less.
  • the depth of the first peak P1 may be 3.0 ⁇ m or more and 7.2 ⁇ m or less.
  • the depth of the first peak P1 and the integrated concentration of the collector region 22 may be set so as to belong to the region R1 of this example.
  • FIG. 6E shows another example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1.
  • the reference line L1, the line A, and the line B are the same as each line in FIG. 5A. That is, the region corresponding to ⁇ 15% of the reference line L1 is shown.
  • the region R1 of this example indicates a region in which the integrated concentration of the collector region 22 is 3.00E13 cm- 2 or less.
  • the depth of the first peak P1 may be 3.2 ⁇ m or more and 7.2 ⁇ m or less.
  • the depth of the first peak P1 and the integrated concentration of the collector region 22 may be set so as to belong to the region R1 of this example.
  • FIG. 6F shows another example of the relationship between the integrated concentration of the collector region 22 and the depth of the first peak P1.
  • the reference line L1, the line A, and the line B are the same as each line in FIG. 5A. That is, the region corresponding to ⁇ 15% of the reference line L1 is shown.
  • the region R1 of this example indicates a region in which the integrated concentration of the collector region 22 is 1.00E13 cm- 2 or less.
  • the depth of the first peak P1 may be 3.6 ⁇ m or more and 7.2 ⁇ m or less.
  • the depth of the first peak P1 and the integrated concentration of the collector region 22 may be set so as to belong to the region R1 of this example.
  • the range of the integrated concentration of the collector region 22 may be limited as shown in FIGS. 6A to 6F.
  • the region R1 may be a region in which the integrated concentration of the collector region 22 is 1.00E14cm- 2 or less, may be a region of 5.00E13cm- 2 or less, and may be 3.00E13cm ⁇ . It may be a region of 2 or less, and may be a region of 1.00E 13 cm -2 or less.
  • FIG. 7A shows the relationship between the integrated concentration of the collector region 22 and the depth of the second peak P2.
  • the vertical axis shows the depth y2 [ ⁇ m] of the second peak P2, and the horizontal axis shows the integrated concentration x [cm -2 ] of the collector region 22.
  • the next reference line L2 was calculated based on the data of the two points where the acceleration energy of the shallowest proton and the maximum clamp energy were obtained in FIG. 3A.
  • Reference line L2: y2 (-2.4885E + 00) ln (x) + (9.1580E + 01) That is, the reference line L2 shows the relationship between the integrated concentration of the collector region 22 where the clamping energy is maximized and the depth of the second peak P2 where the clamping energy is maximized.
  • the region R2 indicates a region in the range of ⁇ 15% of the reference line L2.
  • the region R2 of this example is a region between the line A2 and the line B2.
  • the line A2 and the line B2 of this example are represented by the following equations.
  • Line A2: y2 (-3.1095E + 00) ln (x) + (1.1416E + 02)
  • Line B2: y2 (-1.9239E + 00) ln (x) + (7.1030E + 01)
  • the depth of the second peak P2 and the integrated concentration of the collector region 22 belong to the region R2.
  • the clamping energy is sufficiently high.
  • the depth of the second peak P2 may be 3.5 ⁇ m or more and 28 ⁇ m or less.
  • FIG. 7B shows another example of the relationship between the integrated concentration of the collector region 22 and the depth of the second peak P2.
  • the region R2 of this example indicates a region corresponding to ⁇ 10% of the reference line L2.
  • the reference line L2 is the same as the reference line L2 in FIG. 7A.
  • the line A2 and the line B2 of this example are represented by the following equations.
  • Line A2: y2 (-2.8924E + 00) ln (x) + (1.0629E + 02)
  • Line B2: y2 (-2.1020E + 00) ln (x) + (7.7530E + 01)
  • the depth of the second peak P2 and the integrated concentration of the collector region 22 may be set so as to belong to the region R2.
  • FIG. 7C shows the relationship between the integrated concentration of the collector region 22 and the depth of the second peak P2.
  • the region R2 of this example indicates a region corresponding to ⁇ 5% of the reference line L2.
  • the reference line L2 is the same as the reference line L2 in FIG. 7A.
  • the line A2 and the line B2 of this example are represented by the following equations.
  • Line A2: y2 (-2.4885E + 00) ln (x) + (9.1580E + 01)
  • Line B2: y2 (-2.2931E + 00) ln (x) + (8.4470E + 01)
  • the depth of the second peak P2 and the integrated concentration of the collector region 22 may be set so as to belong to the region R2.
  • the range of the integrated concentration of the collector region 22 may be limited as shown in FIGS. 6A to 6F.
  • the area R2 can be a region integration density of 1.00E14cm -2 or less of the collector region 22 may be a 5.00E13cm -2 following areas, 3.00E13cm - It may be a region of 2 or less, and may be a region of 1.00E 13 cm -2 or less.
  • FIG. 8A is a diagram for explaining the relationship between the stray inductance Ls and the collector current reduction rate dIce / dt.
  • the stray inductance Ls is Xc [nH]
  • the collector current reduction rate dIce / dt is Yc [A / ⁇ s].
  • the stray inductance Ls and the collector current reduction rate dIce / dt are set in a range larger than that of the line C1.
  • the range larger than the line C1 refers to a region located above the line C1 in the graph showing the relationship between the stray inductance Ls and the collector current reduction rate dIce / dt.
  • the area larger than the line C1 is the area filled with the pattern.
  • the stray inductance Ls and the collector current reduction rate dIce / dt may be set in a range larger than that of the line C2.
  • the line C2 is represented by the following equation.
  • Line C2: Yc 20000Xc -1
  • the stray inductance Ls and the collector current reduction rate dIce / dt may be set in a range larger than that of the line C3.
  • the line C3 is represented by the following equation.
  • Line C3: Yc 50000Xc -1
  • the semiconductor device 100 of this example can prevent instantaneous fracture even when the stray inductance Ls and the collector current reduction rate dIce / dt are set in a range larger than any of the wires C1 to C3.
  • FIG. 8B is a diagram for explaining the relationship between the specific stray inductance Ls ⁇ A and the current density dJce / dt.
  • the specific stray inductance Ls ⁇ A is Xd [nH cm 2 ]
  • the current density dJce / dt is Yd [A / (cm 2 ⁇ s)].
  • the specific stray inductance Ls ⁇ A is a unique value obtained by multiplying the stray inductance Ls by the area A (cm 2) of the active region 110.
  • the current density dJce / dt is a value obtained by dividing the collector current reduction rate dIce / dt by the area A (cm 2) of the active region 110.
  • the specific stray inductance Ls ⁇ A and the current density dJce / dt are set in a range larger than the line D1.
  • the line D1 is represented by the following equation.
  • Line D1: Yd 10000Xd -1
  • the specific stray inductance Ls ⁇ A and the current density dJce / dt may be set in a range larger than the line D2.
  • the line D2 is represented by the following equation.
  • Line D2: Yd 20000Xd -1
  • the specific stray inductance Ls ⁇ A and the current density dJce / dt may be set in a range larger than the line D3.
  • the line D3 is represented by the following equation.
  • Line D3: Yd 50000Xd -1
  • the semiconductor device 100 of this example can prevent instantaneous fracture even when the stray inductance Ls and the collector current reduction rate dIce / dt are set in a range larger than any of the wires D1 to D3.
  • FIG. 9 is a diagram for explaining the relationship between the specific stray inductance Ls ⁇ A and the specific gate resistance Rg ⁇ A.
  • the specific stray inductance Ls ⁇ A is Xe [nH cm 2 ]
  • the specific gate resistance Rg ⁇ A is Ye [ ⁇ cm 2 ].
  • the specific gate resistance Rg ⁇ A is a unique value obtained by multiplying the gate resistance Rg of the drive circuit of the semiconductor device 100 by the area A (cm 2) of the active region 110.
  • the collector current reduction rate dIce / dt changes not only with the stray inductance Ls but also with the gate resistance Rg of the drive circuit of the semiconductor device 100. As the gate resistance Rg decreases, the collector current decrease rate dIce / dt tends to increase.
  • the specific stray inductance Ls ⁇ A and the specific gate resistance Rg ⁇ A may be set in a range of the line E1 or less.
  • the line E1 is represented by the following equation.
  • Line E1: Ye (4.00E-01) Xe
  • the specific stray inductance Ls ⁇ A and the specific gate resistance Rg ⁇ A may be set in a range of the line E2 or less.
  • the line E2 is expressed by the following equation.
  • Line E2: Ye (2.00E-01) Xe
  • the specific stray inductance Ls ⁇ A and the specific gate resistance Rg ⁇ A may be set in a range of the line E3 or less.
  • the line E3 is represented by the following equation.
  • Line E3: Ye (8.00E-02) Xe
  • the semiconductor device 100 of this example can prevent instantaneous fracture even when the specific stray inductance Ls ⁇ A and the specific gate resistance Rg ⁇ A are set in the range of any of the wires E1 to E3 or less.

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導体基板に設けられた第１導電型のドリフト領域と、ドリフト領域の下方に設けられ、１または複数のピークを有する第１導電型のフィールドストップ領域と、フィールドストップ領域の下方に設けられた第２導電型のコレクタ領域と、を備え、コレクタ領域の積分濃度をｘ［ｃｍ－２］とし、１または複数のピークのうち半導体基板の裏面から最も浅い第１ピークの深さをｙ１［μｍ］とし、線Ａ１：ｙ１＝（－７．４６９９Ｅ－０１）ｌｎ（ｘ）＋（２．７８１０Ｅ＋０１）、線Ｂ１：ｙ１＝（－４．７７７２Ｅ－０１）ｌｎ（ｘ）＋（１．７９６０Ｅ＋０１）とした場合に、第１ピークの深さおよび積分濃度が、線Ａ１と線Ｂ１との間の範囲にある半導体装置を提供する。

Description

半導体装置
　本発明は、半導体装置に関する。
　従来、フィールドストップ領域を備える半導体装置が知られている（例えば、特許文献１参照）。
　特許文献１　特開２０１５－１３５９５４号公報
解決しようとする課題
　電流遮断時のサージ電圧による素子の破壊を防止することが好ましい。
一般的開示
　本発明の第１の態様においては、半導体基板に設けられた第１導電型のドリフト領域と、ドリフト領域の下方に設けられ、１または複数のピークを有する第１導電型のフィールドストップ領域と、フィールドストップ領域の下方に設けられた第２導電型のコレクタ領域と、を備え、コレクタ領域の積分濃度をｘ［ｃｍ－２］とし、１または複数のピークのうち半導体基板の裏面から最も浅い第１ピークの深さをｙ１［μｍ］とし、
　線Ａ１：ｙ１＝（－７．４６９９Ｅ－０１）ｌｎ（ｘ）＋（２．７８１０Ｅ＋０１）
　線Ｂ１：ｙ１＝（－４．７７７２Ｅ－０１）ｌｎ（ｘ）＋（１．７９６０Ｅ＋０１）
　とした場合に、第１ピークの深さおよび積分濃度が、線Ａ１と線Ｂ１との間の範囲にある半導体装置を提供する。
　コレクタ領域の積分濃度は、８．００Ｅ１５ｃｍ－２以下であってよい。
　コレクタ領域の積分濃度は、３．００Ｅ１４ｃｍ－２以下であってよい。
　コレクタ領域の積分濃度は、２．００Ｅ１４ｃｍ－２以下であってよい。
　コレクタ領域の積分濃度は、１．００Ｅ１４ｃｍ－２以下であってよい。
　コレクタ領域の積分濃度は、５．００Ｅ１３ｃｍ－２以下であってよい。
　コレクタ領域の積分濃度は、３．００Ｅ１３ｃｍ－２以下であってよい。
　コレクタ領域の積分濃度は、１．００Ｅ１３ｃｍ－２以下であってよい。
　第１ピークの深さは、０．５μｍ以上、７．２μｍ以下であってよい。
　第１ピークの深さは、２．０μｍ以上、７．２μｍ以下であってよい。
　１または複数のピークのうち裏面から２番目に浅い第２ピークの深さをｙ２［μｍ］とし、
　線Ａ２：ｙ２＝（－３．１０９５Ｅ＋００）ｌｎ（ｘ）＋（１．１４１６Ｅ＋０２）
　線Ｂ２：ｙ２＝（－１．９２３９Ｅ＋００）ｌｎ（ｘ）＋（７．１０３０Ｅ＋０１）
　とした場合に、第２ピークの深さおよび積分濃度が、線Ａ２と線Ｂ２との間の範囲にあってよい。
　第２ピークの深さは、３．５μｍ以上、２８μｍ以下であってよい。
　半導体装置に接続された回路の浮遊インダクタンスＬｓをＸｃ［ｎＨ］、コレクタ電流減少率ｄＩｃｅ／ｄｔをＹｃ［Ａ／μｓ］とし、
　線Ｃ１：Ｙｃ＝１００００Ｘｃ－１
　とした場合に、浮遊インダクタンスＬｓおよびコレクタ電流減少率ｄＩｃｅ／ｄｔは、線Ｃ１よりも大きい範囲にあってよい。
　１または複数のピークのドーパントは水素であってよい。
　半導体基板に設けられた活性領域と、半導体基板の上面視において、活性領域の外周に設けられた外周領域とを備えてよい。
　ドリフト領域の上方に設けられた第２導電型のベース領域と、ベース領域の上方に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、ベース領域の上方に設けられ、ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と、半導体基板に設けられた複数のゲートトレンチ部とを備えてよい。
　フィールドストップ領域とコレクタ領域の境界におけるドーピング濃度は１Ｅ１６ｃｍ－３以下であってよい。
　フィールドストップ領域とコレクタ領域の境界におけるドーピング濃度は５Ｅ１５ｃｍ－３以下であってよい。
　フィールドストップ領域とコレクタ領域の境界におけるドーピング濃度は２Ｅ１５ｃｍ－３以下であってよい。
　フィールドストップ領域とコレクタ領域の境界における水素化学濃度は１Ｅ１８ｃｍ－３以下であってよい。
　フィールドストップ領域とコレクタ領域の境界における水素化学濃度は１Ｅ１７ｃｍ－３以下であってよい。
　フィールドストップ領域とコレクタ領域の境界における水素化学濃度は１Ｅ１５ｃｍ－３以上であってよい。
　フィールドストップ領域とコレクタ領域の境界における水素化学濃度は１Ｅ１６ｃｍ－３以上であってよい。
　なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の上面図の一例である。 図１Ａの領域Ａに対応する半導体装置１００の上面図の一例である。 図１Ｂにおけるｂ－ｂ'断面の一例を示す図である。 図１Ｃのｃ－ｃ'線の位置における、深さ方向のドーピング濃度分布の一例を示す図である。 図１Ｄにおけるフィールドストップ領域２０およびコレクタ領域２２の拡大図である。 第１の濃度ピークおよびコレクタ領域２２における、深さ方向のネット・ドーピング濃度及び水素化学濃度の分布の一例を示す図である。 図１Ａの領域Ｂに対応する半導体装置１００の上面図の一例である。 図１Ａにおけるａ－ａ'断面の一例を示す図である。 半導体装置１００のクランプ耐量試験時の回路の一例である。 半導体装置１００のクランプエネルギを説明するための図である。 コレクタ領域２２のドーピング濃度とクランプエネルギとの関係を示す。 コレクタ領域２２のドーピング濃度と素子の耐圧との関係を示す。 実施例に係る半導体装置１００の電流電圧特性の一例を示す。 比較例に係る半導体装置５００の電流電圧特性の一例を示す。 コレクタ領域２２の積分濃度と第１ピークＰ１の深さとの関係の例を示す。 コレクタ領域２２の積分濃度と第１ピークＰ１の深さとの関係の他の例を示す。 コレクタ領域２２の積分濃度と第１ピークＰ１の深さとの関係の他の例を示す。 コレクタ領域２２の積分濃度と第１ピークＰ１の深さとの関係の他の例を示す。 コレクタ領域２２の積分濃度と第１ピークＰ１の深さとの関係の他の例を示す。 コレクタ領域２２の積分濃度と第１ピークＰ１の深さとの関係の他の例を示す。 コレクタ領域２２の積分濃度と第１ピークＰ１の深さとの関係の他の例を示す。 コレクタ領域２２の積分濃度と第１ピークＰ１の深さとの関係の他の例を示す。 コレクタ領域２２の積分濃度と第１ピークＰ１の深さとの関係の他の例を示す。 コレクタ領域２２の積分濃度と第２ピークＰ２の深さとの関係を示す。 コレクタ領域２２の積分濃度と第２ピークＰ２の深さとの関係の他の例を示す。 コレクタ領域２２の積分濃度と第２ピークＰ２の深さとの関係を示す。 浮遊インダクタンスＬｓとコレクタ電流減少率ｄＩｃｅ／ｄｔとの関係を説明するための図である。 比浮遊インダクタンスＬｓ・Ａと電流密度ｄＪｃｅ／ｄｔとの関係を説明するための図である。 比浮遊インダクタンスＬｓ・Ａと比ゲート抵抗Ｒｇ・Ａとの関係を説明するための図である。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」、「おもて」、「裏」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
　本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
　本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。半導体基板の深さ方向をＺ軸と称する場合がある。なお、本明細書において、Ｚ軸方向に半導体基板を視た場合について平面視と称する。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
　各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
　本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
　本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
　本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。
　ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。ＶＯＨ欠陥を、単に水素ドナーと称する場合がある。
　本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
　本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。尚、本発明における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）のときの値を用いてよい。
　また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。
　ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
　ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度のたとえば０．１％から１０％程度である。
　本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍ等で表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
　本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化したドーパントの濃度を指す。したがって、その単位は、／ｃｍ３である。本明細書において、ドナーおよびアクセプタの濃度差（すなわちネットドーピング濃度）をドーピング濃度とする場合がある。この場合、ドーピング濃度はＳＲ法で測定できる。また、ドナーおよびアクセプタの化学濃度をドーピング濃度としてもよい。この場合、ドーピング濃度はＳＩＭＳ法で測定できる。特に限定していなければ、ドーピング濃度として、上記のいずれを用いてもよい。特に限定していなければ、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度としてよい。
　また、本明細書においてドーズ量とは、イオン注入を行う際に、ウェハに注入される単位面積あたりのイオンの個数をいう。したがって、その単位は、／ｃｍ２である。なお、半導体領域のドーズ量は、その半導体領域の深さ方向にわたってドーピング濃度を積分した積分濃度とすることができる。その積分濃度の単位は、／ｃｍ２である。したがって、ドーズ量と積分濃度とを同じものとして扱ってよい。積分濃度は、半値幅までの積分値としてもよく、他の半導体領域のスペクトルと重なる場合には、他の半導体領域の影響を除いて導出してよい。
　よって、本明細書では、ドーピング濃度の高低をドーズ量の高低として読み替えることができる。即ち、一の領域のドーピング濃度が他の領域のドーピング濃度よりも高い場合、当該一の領域のドーズ量が他の領域のドーズ量よりも高いものと理解することができる。
　図１Ａは、半導体装置１００の上面図の一例である。半導体装置１００は、活性領域１１０と、外周領域１２０と、パッド領域１３０とを備える。半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える半導体チップである。半導体装置１００は、温度センス部７６を備え、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ　Ｐｏｗｅｒ　Ｍｏｄｕｌｅ）等のモジュールに搭載されてよい。
　トランジスタ部７０は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタを含む。ダイオード部８０は、還流ダイオード（ＦＷＤ：Ｆｒｅｅ　Ｗｈｅｅｌ　Ｄｉｏｄｅ）等のダイオードを含む。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を同一のチップに有する逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Ｒｅｖｅｒｓｅ　Ｃｏｎｄｕｃｔｉｎｇ　ＩＧＢＴ）である。本例では、トランジスタ部７０のトランジスタは、ＩＧＢＴである。
　半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０は、シリコン基板である。半導体基板１０は、活性領域１１０および外周領域１２０を有する。
　トランジスタ部７０およびダイオード部８０は、ＸＹ平面内において交互に周期的に配列されてよい。本例の半導体装置１００は、複数のトランジスタ部７０および複数のダイオード部８０をそれぞれ備える。本例のトランジスタ部７０およびダイオード部８０は、Ｙ軸方向に延伸するトレンチ部を有する。但し、トランジスタ部７０およびダイオード部８０は、Ｘ軸方向に延伸するトレンチ部を有していてもよい。
　温度センス部７６は、活性領域１１０の上方に設けられる。温度センス部７６は、単結晶または多結晶のシリコンで形成されてよい。半導体装置１００の温度が変化すると、温度センス部７６に流れる電流の順方向電圧が変化する。順方向電圧の変化に基づいて、半導体装置１００の温度を検出することができる。
　活性領域１１０は、トランジスタ部７０およびダイオード部８０を有する。活性領域１１０は、半導体装置１００をオン状態に制御した場合に、半導体基板１０のおもて面と裏面との間で主電流が流れる領域である。即ち、半導体基板１０のおもて面から裏面、または裏面からおもて面に、半導体基板１０の内部を深さ方向に電流が流れる領域である。本明細書では、トランジスタ部７０およびダイオード部８０をそれぞれ素子部または素子領域と称する。
　なお、上面視において、２つの素子部に挟まれた領域も活性領域１１０とする。本例では、素子部に挟まれてゲートランナー５１が設けられている領域も活性領域１１０に含めている。
　ゲートランナー５１は、パッド領域１３０のゲートパッド１３１から供給されるゲート電位をトランジスタ部７０のゲート導電部に供給してよい。ゲートランナー５１は、上面視において、活性領域１１０の外周に沿って設けられている。ゲートランナー５１は、上面視において、トランジスタ部７０およびダイオード部８０の間の領域にも設けられてよい。
　外周領域１２０は、上面視において、活性領域１１０とパッド領域１３０を囲むように半導体基板１０の端部周辺に設けられる。半導体基板１０の外周端との間の領域である。外周領域１２０は、上面視において、活性領域１１０を囲んで設けられる。外周領域１２０は、エッジ終端構造部を有してよい。エッジ終端構造部は、半導体基板１０のおもて面側の電界集中を緩和する。例えば、エッジ終端構造部は、ガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
　パッド領域１３０は、ゲートパッド１３１、センスＩＧＢＴ１３２、センスエミッタパッド１３３、アノードパッド１３４およびカソードパッド１３５を有する。本例では、カソードパッド１３５、アノードパッド１３４、ゲートパッド１３１、センスＩＧＢＴ１３２およびセンスエミッタパッド１３３がこの順でＸ軸方向に並べて設けられる。各パッドは、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）またはアルミニウム（Ａｌ）等を含む電極パッドであってよい。
　ゲートパッド１３１は、ゲートランナー５１を介してトランジスタ部７０のゲート導電部と電気的に接続される。ゲートパッド１３１は、ゲート電位に設定されている。
　センスＩＧＢＴ１３２は、トランジスタ部７０に流れる主電流を検出するためのＩＧＢＴである。センスＩＧＢＴ１３２には、トランジスタ部７０に流れる主電流に比例した電流が流れる。センスＩＧＢＴ１３２に流れるセンス電流を、半導体装置１００の外部に設けられた制御回路に取り込むことにより、トランジスタ部７０の主電流を検出することができる。本例のセンスエミッタパッド１３３は、センスＩＧＢＴ１３２のエミッタと同じ電位を有する。センス電流は、センスＩＧＢＴ１３２を経てセンスエミッタパッド１３３から上述の制御回路に取り込まれてよい。制御回路はセンス電流に基づいて主電流を検知して、トランジスタ部７０に過電流が流れている場合にトランジスタ部７０に流れる電流を遮断してよい。
　アノードパッド１３４は、温度センス部７６と電気的に接続され、温度センス部７６のアノード電位に設定される。同様に、カソードパッド１３５は、温度センス部７６と電気的に接続され、温度センス部７６のカソード電位に設定される。アノードパッド１３４およびカソードパッド１３５を用いて、温度センス部７６のアノード‐カソード間の電位差を検知することができる。
　図１Ｂは、図１Ａの領域Ａに対応する半導体装置１００の上面図の一例である。即ち、活性領域１１０の端部の拡大図を示している。
　トランジスタ部７０は、半導体基板１０の裏面側に設けられたコレクタ領域２２を半導体基板１０のおもて面に投影した領域である。コレクタ領域２２は、第２導電型を有する。本例のコレクタ領域２２は、一例としてＰ＋型である。トランジスタ部７０は、トランジスタ部７０とダイオード部８０の境界に位置する境界部９０を含む。
　ダイオード部８０は、半導体基板１０の裏面側に設けられたカソード領域８２を半導体基板１０のおもて面に投影した領域である。カソード領域８２は、第１導電型を有する。本例のカソード領域８２は、一例としてＮ＋型である。
　本例の半導体装置１００は、半導体基板１０のおもて面において、ゲートトレンチ部４０と、ダミートレンチ部３０と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５と、ウェル領域１７とを備える。また、本例の半導体装置１００は、半導体基板１０のおもて面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。
　エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、ベース領域１４、コンタクト領域１５およびウェル領域１７の上方に設けられている。また、ゲート金属層５０は、ウェル領域１７およびゲートランナー５１の上方に設けられている。本例のエミッタ電極５２は、トランジスタ部７０のエミッタ電位に設定されている。
　ゲート金属層５０は、トランジスタ部７０のゲート導電部と電気的に接続され、トランジスタ部７０にゲート電圧を供給する。ゲート金属層５０は、ゲートパッド１３１と電気的に接続される。ゲート金属層５０は、上面視で、活性領域１１０の外周に沿って設けられる。ゲート金属層５０は、上面視で、トランジスタ部７０およびダイオード部８０の間にも設けられてよい。
　ゲートランナー５１は、ゲート金属層５０とゲートトレンチ部４０内のゲート導電部とを接続する。ゲートランナー５１は、ダミートレンチ部３０内のダミー導電部とは接続されない。例えば、ゲートランナー５１は、不純物がドープされたポリシリコン等で形成される。
　エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、エミッタ電極５２の少なくとも一部の領域は、アルミニウム、アルミニウム‐シリコン合金、またはアルミニウム‐シリコン‐銅合金で形成されてよい。エミッタ電極５２は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。
　エミッタ電極５２およびゲート金属層５０は、層間絶縁膜３８を挟んで、半導体基板１０の上方に設けられる。層間絶縁膜３８は、図１Ｂでは省略されている。層間絶縁膜３８には、コンタクトホール５４、コンタクトホール５５およびコンタクトホール５６が貫通して設けられている。
　コンタクトホール５５は、ゲート金属層５０とゲートランナー５１とを接続する。コンタクトホール５５の内部には、タングステン等で形成されたプラグが形成されてもよい。コンタクトホール５５は、ゲートランナー５１に沿って設けられてよい。
　コンタクトホール５６は、エミッタ電極５２とダミートレンチ部３０内のダミー導電部とを接続する。コンタクトホール５６の内部には、タングステン等で形成されたプラグが形成されてもよい。
　接続部２５は、エミッタ電極５２とコンタクトホール５６の内部のプラグとを電気的に接続する。接続部２５は、不純物がドープされたポリシリコン等の導電性材料を有する。本例の接続部２５は、Ｎ型の不純物がドープされたポリシリコンである。接続部２５は、上面視において、コンタクトホール５６よりも大きな範囲を覆う。接続部２５は、酸化膜等の絶縁膜等を介して、半導体基板１０のおもて面の上方に設けられる。
　ゲートトレンチ部４０は、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のゲートトレンチ部４０は、半導体基板１０のおもて面に平行であって配列方向と垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する２つの延伸部分４１と、２つの延伸部分４１を接続する接続部分４３を有してよい。
　接続部分４３は、少なくとも一部が曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分４１の端部を接続することで、延伸部分４１の端部における電界集中を緩和できる。ゲートトレンチ部４０の接続部分４３において、ゲートランナー５１がゲート導電部と接続されてよい。
　ダミートレンチ部３０は、エミッタ電極５２と電気的に接続されたトレンチ部である。ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に、半導体基板１０のおもて面においてＵ字形状を有してよい。即ち、ダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分３１と、２つの延伸部分３１を接続する接続部分３３を有してよい。
　ウェル領域１７は、後述するドリフト領域１８よりも半導体基板１０のおもて面側に設けられた第２導電型の領域である。ウェル領域１７は、半導体装置１００のエッジ側に設けられるウェル領域の一例である。ウェル領域１７は、一例としてＰ＋型である。ウェル領域１７は、ゲート金属層５０が設けられる側の活性領域１１０の端部から、予め定められた範囲で形成される。ウェル領域１７の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１７に形成される。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向の端の底は、ウェル領域１７に覆われてよい。
　コンタクトホール５４は、トランジスタ部７０において、エミッタ領域１２およびコンタクト領域１５の各領域の上方に形成される。また、コンタクトホール５４は、ダイオード部８０において、ベース領域１４の上方に設けられる。コンタクトホール５４は、境界部９０において、コンタクト領域１５の上方に設けられる。いずれのコンタクトホール５４も、延伸方向の両端に設けられたウェル領域１７の上方には設けられていない。このように、層間絶縁膜３８には、１または複数のコンタクトホール５４が形成されている。１または複数のコンタクトホール５４は、延伸方向に延伸して設けられてよい。
　境界部９０は、トランジスタ部７０に設けられ、ダイオード部８０と隣接する領域である。境界部９０は、コンタクト領域１５を有する。本例の境界部９０は、エミッタ領域１２を有さない。本例の境界部９０は、配列方向における両端がダミートレンチ部３０となるように配置されている。
　メサ部７１、メサ部９１およびメサ部８１は、半導体基板１０のおもて面と平行な面内において、トレンチ部に隣接して設けられたメサ部である。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板１０の部分であって、半導体基板１０のおもて面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を１つのトレンチ部としてよい。即ち、２つの延伸部分に挟まれる領域をメサ部としてよい。
　メサ部７１は、トランジスタ部７０において、ダミートレンチ部３０またはゲートトレンチ部４０の少なくとも１つに隣接して設けられる。メサ部７１は、半導体基板１０のおもて面において、ウェル領域１７と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５とを有する。メサ部７１では、エミッタ領域１２およびコンタクト領域１５が延伸方向において交互に設けられている。
　メサ部９１は、境界部９０に設けられている。メサ部９１は、半導体基板１０のおもて面において、ベース領域１４と、コンタクト領域１５と、ウェル領域１７とを有する。本例のメサ部９１は、配列方向の両端がダミートレンチ部３０と接しているが、少なくとも一方がゲートトレンチ部４０と接していてもよい。本例では、１つのメサ部９１が設けられているが、複数のメサ部９１が設けられてもよい。
　メサ部８１は、ダイオード部８０において、隣り合うダミートレンチ部３０に挟まれた領域に設けられる。メサ部８１は、半導体基板１０のおもて面において、ベース領域１４およびウェル領域１７を有する。
　ベース領域１４は、トランジスタ部７０およびダイオード部８０において、半導体基板１０のおもて面側に設けられた第２導電型の領域である。ベース領域１４は、一例としてＰ－型である。ベース領域１４は、半導体基板１０のおもて面において、メサ部７１およびメサ部９１の延伸方向における両端部に設けられてよい。なお、図１Ｂは、当該ベース領域１４の延伸方向の一方の端部のみを示している。
　エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度の高い第１導電型の領域である。本例のエミッタ領域１２は、一例としてＮ＋型である。エミッタ領域１２のドーパントの一例はヒ素（Ａｓ）である。エミッタ領域１２は、メサ部７１のおもて面において、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、配列方向に延伸して設けられてよい。エミッタ領域１２は、コンタクトホール５４の下方にも設けられている。
　また、エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。本例のエミッタ領域１２は、ダミートレンチ部３０と接している。エミッタ領域１２は、境界部９０のメサ部９１には設けられなくてよい。
　コンタクト領域１５は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のコンタクト領域１５は、一例としてＰ＋型である。本例のコンタクト領域１５は、メサ部７１およびメサ部９１のおもて面に設けられている。コンタクト領域１５は、メサ部７１またはメサ部９１を挟んだ２本のトレンチ部の一方から他方まで、配列方向に設けられてよい。コンタクト領域１５は、ゲートトレンチ部４０と接してもよいし、接しなくてもよい。また、コンタクト領域１５は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。本例においては、コンタクト領域１５が、ダミートレンチ部３０およびゲートトレンチ部４０と接する。コンタクト領域１５は、コンタクトホール５４の下方にも設けられている。なお、コンタクト領域１５は、メサ部８１にも設けられてよい。
　図１Ｃは、図１Ｂにおけるｂ－ｂ'断面の一例を示す図である。ｂ－ｂ'断面は、トランジスタ部７０において、エミッタ領域１２を通過するＸＺ面である。本例の半導体装置１００は、ｂ－ｂ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上方に形成される。
　ドリフト領域１８は、半導体基板１０に設けられた第１導電型の領域である。本例のドリフト領域１８は、一例としてＮ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。
　フィールドストップ領域２０は、ドリフト領域１８の下方に設けられた第１導電型の領域である。本例のフィールドストップ領域２０は、一例としてＮ型である。フィールドストップ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。フィールドストップ領域２０は、ベース領域１４の下面側から広がる空乏層が、第２導電型のコレクタ領域２２および第１導電型のカソード領域８２に到達することを防ぐ。
　フィールドストップ領域２０は、１または複数のピークを有してよい。本例のフィールドストップ領域２０は、第１ピークＰ１～第４ピークＰ４の４つのピークを有する。１または複数のピークのドーパントは水素であってよい。
　第１ピークＰ１～第４ピークＰ４は、この順で裏面２３から順に設けられる。即ち、第１ピークＰ１が最も裏面２３に近いピークである。第１ピークＰ１のドーピング濃度は、他のピークのドーピング濃度よりも高くてよい。これにより、電圧印加時の空乏層をゆっくりと確実に止めることができる。
　コレクタ領域２２は、トランジスタ部７０において、フィールドストップ領域２０の下方に設けられる。カソード領域８２は、ダイオード部８０において、フィールドストップ領域２０の下方に設けられる。コレクタ領域２２とカソード領域８２との境界は、トランジスタ部７０とダイオード部８０との境界である。
　コレクタ電極２４は、半導体基板１０の裏面２３に形成される。コレクタ電極２４は、金属等の導電材料で形成される。
　ベース領域１４は、メサ部７１、メサ部９１およびメサ部８１において、ベース領域１４の上方に設けられる第２導電型の領域である。ベース領域１４は、ゲートトレンチ部４０に接して設けられる。ベース領域１４は、ダミートレンチ部３０に接して設けられてよい。
　エミッタ領域１２は、メサ部７１において、ベース領域１４とおもて面２１との間に設けられる。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。なお、エミッタ領域１２は、メサ部９１に設けられなくてよい。
　コンタクト領域１５は、メサ部９１において、ベース領域１４の上方に設けられる。コンタクト領域１５は、メサ部９１において、ゲートトレンチ部４０に接して設けられる。他の断面において、コンタクト領域１５は、メサ部７１のおもて面２１に設けられてよい。
　蓄積領域１６は、ドリフト領域１８よりも半導体基板１０のおもて面２１側に設けられる第１導電型の領域である。本例の蓄積領域１６は、一例としてＮ＋型である。蓄積領域１６は、トランジスタ部７０およびダイオード部８０に設けられる。本例の蓄積領域１６は、境界部９０にも設けられている。
　また、蓄積領域１６は、ゲートトレンチ部４０に接して設けられる。蓄積領域１６は、ダミートレンチ部３０に接してもよいし、接しなくてもよい。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、トランジスタ部７０のオン電圧を低減できる。
　１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、おもて面２１に設けられる。各トレンチ部は、おもて面２１からドリフト領域１８まで設けられる。エミッタ領域１２、ベース領域１４、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられる領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
　ゲートトレンチ部４０は、おもて面２１に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部４０は、おもて面２１において層間絶縁膜３８により覆われる。
　ゲート導電部４４は、半導体基板１０の深さ方向において、ゲート絶縁膜４２を挟んでメサ部７１側で隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に予め定められた電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。
　ダミートレンチ部３０は、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、おもて面２１側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミートレンチ部３０は、おもて面２１において層間絶縁膜３８により覆われる。
　層間絶縁膜３８は、おもて面２１に設けられている。層間絶縁膜３８の上方には、エミッタ電極５２が設けられている。層間絶縁膜３８には、エミッタ電極５２と半導体基板１０とを電気的に接続するための１又は複数のコンタクトホール５４が設けられている。コンタクトホール５５およびコンタクトホール５６も同様に、層間絶縁膜３８を貫通して設けられてよい。
　図１Ｄは、図１Ｂのｃ－ｃ'線の位置における、深さ方向のドーピング濃度分布の一例を示す図である。ｃ－ｃ'線は、トランジスタ部７０において、エミッタ領域１２からコレクタ領域２２まで通過する。図１Ｄの縦軸は、対数軸である。なお、本例ではトランジスタ部７０におけるフィールドストップ領域２０のドーピング濃度分布を説明するが、ダイオード部８０におけるフィールドストップ領域２０も同様のドーピング濃度分布を有してよい。
　本例のドリフト領域１８のドーピング濃度は、バルク・ドナー濃度Ｄｂである。本例の半導体基板１０は、第１導電型（Ｎ型）のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板１０の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレン、硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板１０は、半導体のインゴットから切り出したウェハであってよく、ウェハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されよい。本例におけるインゴットは、ＭＣＺ法で製造されている。バルク・ドナー濃度Ｄｂは、半導体基板１０の全体に分布しているドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。
　本例では、フィールドストップ領域２０におけるドーピング濃度分布が、深さ方向において異なる位置に４つの濃度ピークＰ１、Ｐ２、Ｐ３、Ｐ４を有する場合について説明する。但し、濃度ピークの数はこれに限定されない。本例において濃度ピークは、ドナー濃度のピークである。複数の濃度ピークは、水素またはリン等の不純物を、フィールドストップ領域２０の複数の深さ位置に注入することで形成できる。一例として、Ｐ１の位置をリンとし、Ｐ２～Ｐ４をドナーとしての水素を用いてよい。本例ではＰ１～Ｐ４の全てがドナーとしての水素である。フィールドストップ領域２０は、濃度ピークと対応する位置に、水素またはリン等の不純物の濃度ピークを有していてよい。不純物の濃度ピークは、不純物の化学濃度分布におけるピークである。複数の濃度ピークを設けることで、空乏層がコレクタ領域２２に達することを、より抑制できる。
　図１Ｅは、図１Ｃのフィールドストップ領域２０およびコレクタ領域２２におけるドーピング濃度分布の拡大図である。図１Ｅの縦軸は、対数軸である。図１Ｅにおいて、複数の濃度ピークＰ１、Ｐ２、Ｐ３、Ｐ４のドーピング濃度のピーク値は、それぞれｄ１、ｄ２、ｄ３、ｄ４である。また、コレクタ領域２２とフィールドストップ領域２０との間のｐｎ接合の深さをＪ１とする。
　複数の濃度ピークは、半導体基板１０の裏面２３に最も近い最浅ピークを含む。本例では、濃度ピークＰ１が最浅ピークに相当する。本例の濃度ピークＰ１は、コレクタ領域２２に最も近い濃度ピークである。ダイオード部８０のフィールドストップ領域２０においては、濃度ピークＰ１は、カソード領域８２に最も近い濃度ピークである。カソード領域８２は、濃度ピークとは異なる不純物を注入することで形成されてよい。例えばカソード領域８２はリン等の不純物濃度ピークを有し、フィールドストップ領域２０は水素等の不純物濃度ピークを有する。
　複数の濃度ピークは、最浅ピーク（濃度ピークＰ１）よりも、裏面２３から離れた位置に配置された高濃度ピークを含む。高濃度ピークは、最浅ピークに最も近い濃度ピークＰ２であってよく、他の濃度ピークであってもよい。図１Ｅの例では、濃度ピークＰ１に最も近い濃度ピークＰ２が高濃度ピークに相当する。
　複数の濃度ピークは、高濃度ピークよりも裏面２３から離れた位置に配置され、ドーピング濃度のピーク値が高濃度ピークのピーク値の１／５以下である低濃度ピークを含む。低濃度ピークは、複数の濃度ピークのうち、裏面２３から最も離れて配置された最深ピーク（本例では濃度ピークＰ４）であってよい。低濃度ピークは、最深ピーク以外の濃度ピークであってもよい。つまり低濃度ピークは、高濃度ピークと最深ピークとの間の濃度ピークであってもよい。
　また、低濃度ピークが２つ以上設けられていてもよい。低濃度ピークは、深さ方向に隣り合って配置されることが好ましい。複数の濃度ピークのうち、裏面２３から最も遠くに配置された２つ以上の濃度ピークが、低濃度ピークであってよい。図１Ｅの例では、最深ピークである濃度ピークＰ４と、裏面２３に向かって最深ピークの次に裏面２３から離れた位置に設けられた濃度ピークＰ３と、Ｐ３の次に裏面２３に近い濃度ピークＰ２とが、低濃度ピークである。最も裏面２３に近い濃度ピーク以外の濃度ピークを、低濃度ピークとしてもよい。図１Ｅの例においては、濃度ピークＰ３のドーピング濃度のピーク値ｄ３と、濃度ピークＰ４のドーピング濃度のピーク値ｄ４のいずれもが、濃度ピークＰ１のドーピング濃度のピーク値ｄ１の１／５以下である。低濃度ピークＰ２～Ｐ４の濃度ピークｄ２～ｄ４が、濃度ピークＰ１のピーク値ｄ１の１／１０以下であってよい。なお、本例ではＰ３のピーク値ｄ３がＰ４のピーク値ｄ４よりも低くなっている。Ｐ３のピーク値ｄ３は、Ｐ４のピーク値ｄ４より高くてもよい。すなわち、Ｐ２からＰ４のピーク値は、おもて面２１に向かって低下してよい。
　直列に接続された２つの半導体装置１００が同時にオンする短絡状態等においては、半導体装置１００のエミッタ／コレクタ間に高電圧が印加される場合がある。この場合、フィールドストップ領域２０における最深ピーク（本例では濃度ピークＰ４）の近傍に、電界が集中しやすくなる。このため、濃度ピークＰ３および濃度ピークＰ４等のように、最深ピークの近傍におけるドーピング濃度を高くすると、電界の集中が促進されてしまう。電界が集中すると、半導体装置１００のターンオフ時等においてゲート電圧が振動しやすくなる。
　本例の濃度ピークは、高濃度ピーク（濃度ピークＰ１）よりも深い位置に、ドーピング濃度が十分小さい低濃度ピークを設けている。このため、フィールドストップ領域２０の深い位置における電界集中を緩和できる。上述したように、低濃度ピークは一以上であってよく、複数設けられていてもよい。これにより、比較的に低濃度のフィールドストップ領域２０を、ドリフト領域１８側に長く形成できる。図１Ｅの例では、フィールドストップ領域２０は３つの低濃度ピークを有しているが、他の例では、フィールドストップ領域２０は４つ以上の低濃度ピークを有していてもよい。また、最深ピークは、半導体基板１０のおもて面２１側に設けられていてもよい。フィールドストップ領域２０のドリフト領域１８側を低濃度領域としつつ、低濃度領域を深さ方向に長く形成することで、電界集中を緩和しつつ、フィールドストップ機能を維持しやすくなる。
　低濃度ピークのドーピング濃度のピーク値は、高濃度ピークのドーピング濃度のピーク値の１／５以下であってよく、１／１０以下であってよく、１／２０以下であってもよい。低濃度ピークのドーピング濃度を低くすることで、電界集中をより緩和できる。
　また、低濃度ピークのドーピング濃度のピーク値は、バルク・ドナー濃度Ｄｂよりも高い。低濃度ピークのドーピング濃度のピーク値は、半導体基板１０のバルク・ドナー濃度Ｄｂの５０倍以下であってもよい。ドリフト領域１８のドーピング濃度を、バルク・ドナー濃度Ｄｂとして用いてよい。低濃度ピークのドーピング濃度のピーク値は、バルク・ドナー濃度Ｄｂの２０倍以下であってよく、１０倍以下であってよく、８倍以下であってよく、５倍以下であってよく、３倍以下であってよく、２倍以下であってもよい。
　また、低濃度ピークのピーク間におけるドーピング濃度の極小値は、バルク・ドナー濃度Ｄｂよりも高くてよく、バルク・ドナー濃度Ｄｂの５倍以下であってよく、３倍以下であってよく、２倍以下であってよい。隣り合う低濃度ピークのどちらかのピーク濃度に対する、ピーク間の極小値の比は、０．８以下であってよく、０．５以下であってよく、０．２以下であってよく、０．１以上であってよく、０．２以上であってよく、０．５以上であってよい。
　濃度ピークＰ１、Ｐ２、Ｐ３、Ｐ４の深さ方向における位置を、それぞれＺ１、Ｚ２、Ｚ３、Ｚ４とする。濃度ピークＰ４と、濃度ピークＰ２との深さ方向における距離はＺ４－Ｚ２である。また、濃度ピークＰ１と、濃度ピークＰ２との深さ方向における距離はＺ２－Ｚ１である。距離Ｚ４－Ｚ２は、距離Ｚ２－Ｚ１より大きくてよい。また、濃度ピークＰ３と、濃度ピークＰ４との距離はＺ４－Ｚ３である。濃度ピークＰ３と、濃度ピークＰ２との距離はＺ３－Ｚ２である。距離Ｚ４－Ｚ３は、距離Ｚ３－Ｚ２より大きくてよい。また、距離Ｚ４－Ｚ３は、距離Ｚ２－Ｚ１より大きくてよい。
　また、濃度ピークＰ４のドーピング濃度のピーク値が、高濃度ピークのドーピング濃度のピーク値の１／５以下であってよく、１／１０以下であってよく、１／２０以下であってもよい。濃度ピークＰ４のドーピング濃度のピーク値は、バルク・ドナー濃度Ｄｂよりも高い。濃度ピークＰ４と、濃度ピークＰ３のドーピング濃度のピーク値の平均値が、バルク・ドナー濃度Ｄｂの５０倍以下であってよく、２０倍以下であってよく、１０倍以下であってよく、８倍以下であってよく、５倍以下であってよく、３倍以下であってよく、２倍以下であってもよい。最も深い２つの濃度ピークのドーピング濃度の平均値を小さくすることで、ドリフト領域１８の近傍のフィールドストップ領域２０における電界集中を緩和できる。
　本例において、コレクタ領域２２とフィールドストップ領域２０の間のｐｎ接合Ｊ１において、ドナー濃度またはアクセプタ濃度は、１Ｅ１６／ｃｍ３以下であってよく、５Ｅ１５／ｃｍ３以下であってよく、２Ｅ１５／ｃｍ３以下であってよい。なお、Ｅは１０のべき乗を意味し、例えば１Ｅ１６／ｃｍ３は１×１０１６／ｃｍ３を意味する。
　図１Ｆは、第１の濃度ピークおよびコレクタ領域２２における、深さ方向のネット・ドーピング濃度及び水素化学濃度の分布の一例を示す図である。実線がネット・ドーピング濃度の分布の一例を表しており、破線が水素化学濃度の分布の一例を表している。図１Ｆの縦軸は対数軸である。ここで、図１Ｆに斜線で示した領域が、本例におけるコレクタ領域２２の積分濃度である。すなわち、本明細書において、コレクタ領域２２の積分濃度とは、コレクタ領域２２のネット・ドーピング濃度を、裏面からフィールドストップ領域２０とのｐｎ接合位置Ｊ１まで半導体基板１０の深さ方向に積分した濃度を意味する。また、コレクタ領域２２とフィールドストップ領域２０の間のｐｎ接合Ｊ１における水素化学濃度Ｄｈは、１Ｅ１８／ｃｍ３以下であってよく、１Ｅ１７／ｃｍ３以下であってよく、１Ｅ１６／ｃｍ３以上であってよく、１Ｅ１５／ｃｍ３以上であってよい。
　図１Ｇは、図１Ａの領域Ｂに対応する半導体装置１００の上面図の一例である。本例では、活性領域１１０の端部の拡大図を示している。領域Ｂは、活性領域１１０のトランジスタ部７０およびゲートランナー５１を含む領域である。本例の半導体装置１００は、ダミートレンチ領域６０およびウェルコンタクト領域６５を備える。
　ダミートレンチ領域６０は、トレンチ部としてダミートレンチ部３０のみを有する領域である。ダミートレンチ領域６０は、配列方向において、外周領域１２０に最も近いゲートトレンチ部４０と外周領域１２０との間に設けられる。ダミートレンチ領域６０は、配列方向において所定の間隔だけ離間して配置された複数のダミートレンチ部３０を有する。
　ウェルコンタクト領域６５は、ウェル領域１７の一部に設けられ、コレクタ領域２２から注入されたホールをエミッタ電極５２へと引き抜く。ウェルコンタクト領域６５は、コンタクト領域１５を有する。ウェルコンタクト領域６５のコンタクト領域１５上には、コンタクトホール５４が設けられる。コンタクト領域１５は、複数のコンタクトホール５４を通じてエミッタ電極５２と電気的に接続される。なお、半導体装置１００は、ウェルコンタクト領域６５を備えなくてもよい。
　メサ部６１には、ベース領域１４、コンタクト領域１５およびウェル領域１７が設けられる。コンタクト領域１５は、メサ部６１において、配列方向において隣接する一方のダミートレンチ部３０から、他方のダミートレンチ部３０まで設けられる。本例のメサ部６１は、コンタクト領域１５を有するので、コンタクト領域１５を有さない場合と比較して、ホールを引き抜きやすくなる。これにより、ウェル領域１７の端部におけるアバランシェ電流の集中による半導体装置１００の破壊を防止する。
　エミッタ電極５２は、ダミートレンチ領域６０およびウェルコンタクト領域６５の上方にも設けられる。エミッタ電極５２は、コンタクトホール５４を介して、ダミートレンチ領域６０、ウェルコンタクト領域６５およびトランジスタ部７０のそれぞれにおいて、半導体基板１０のおもて面２１と電気的に接続されている。
　ウェル領域１７は、上面視において、活性領域１１０の外周側に設けられる。ウェル領域１７の内側端部を破線で示している。
　蓄積領域１６は、トランジスタ部７０からダミートレンチ領域６０に延伸して設けられている。本例の蓄積領域１６は、トランジスタ部７０からダミートレンチ領域６０の途中のメサ部６１まで延伸して設けられている。蓄積領域１６をトランジスタ部７０からダミートレンチ領域６０に延伸して設けることにより、蓄積領域１６の形成用のマスクにずれが生じた場合であっても、トランジスタ部７０に形成される蓄積領域１６への影響が小さくなる。これにより、ゲート閾値電圧（Ｖｔｈ）のばらつき、および、飽和電流のばらつきを抑制できる。蓄積領域１６の外側端部を破線で示している。
　図１Ｈは、図１Ａにおけるａ－ａ'断面の一例を示す図である。本例では、活性領域１１０および外周領域１２０にまたがる領域の断面図を示している。本例の外周領域１２０は、ガードリング構造およびチャネルストッパ構造を有する。
　ガードリング構造は、複数のガードリング部９２を含んでよい。本例のガードリング構造は５つのガードリング部９２を含む。各ガードリング部９２は、おもて面２１において活性領域１１０およびパッド領域１３０を囲むように設けられてよい。
　ガードリング構造は、活性領域１１０において発生した空乏層を半導体基板１０の外側へ広げる機能を有してよい。これにより、半導体基板１０内部における電界集中を防ぐことができる。それゆえ、ガードリング構造を設けない場合と比較して、半導体装置１００の耐圧を向上させることができる。
　ガードリング部９２は、おもて面２１近傍にイオン注入により形成されたＰ＋型の半導体領域である。ガードリング部９２は、電極層９４と電気的に接続される。電極層９４は、ゲート金属層５０またはエミッタ電極５２と同じ材料であってよい。
　複数のガードリング部９２は、層間絶縁膜３８によって互いに電気的に絶縁される。ガードリング部９２の底部の深さは、ウェル領域１７の底部と同じ深さであってよい。ガードリング部９２の底部の深さは、ゲートトレンチ部４０およびダミートレンチ部３０の底部の深さより深くてよい。
　チャネルストッパ構造は、チャネルストッパ領域９６および電極層９４を有する。チャネルストッパ領域９６は、層間絶縁膜３８の開口を通じて電極層９４と電気的に接続する。チャネルストッパ領域９６の導電型は、第１導電型であっても、第２導電型であってもよい。本例のチャネルストッパ領域９６の導電型は、Ｎ＋型である。チャネルストッパ領域９６は、活性領域１１０において発生した空乏層を半導体基板１０の外側端部において終端させる機能を有する。
　ウェル領域１７は、配列方向においてウェルコンタクト領域６５を超えて、さらに外側まで延伸してよい。本例のウェル領域１７は、外周領域１２０における最も内側のガードリング部９２とウェル領域１７の外側端部との距離が近接するように設けられてよい。なお、本例の変形例として、ウェル領域１７に代えて、ベース領域１４を最も内側のガードリング部９２の近傍まで拡張して設けてもよい。なお、ウェル領域１７の上方において、コンタクト領域１５とゲートランナー５１との間に酸化膜３９が設けられてよい。酸化膜３９は、ダミー絶縁膜３２またはゲート絶縁膜４２と同一の工程で形成されてもよい。あるいは、酸化膜３９は、より膜厚の厚いフィールド酸化膜等の工程で形成されてもよい。
　図２Ａは、半導体装置１００のクランプ耐量試験用の回路の一例である。半導体装置１００のゲート端子には予め定められたゲート抵抗Ｒｇを介して、ゲート電圧Ｖｇが与えられている。クランプ耐量試験では、定格電流Ｉｃを、予め定められた電源電圧Ｖｃｃでスイッチングさせる。電源電圧Ｖｃｃは、定格電圧の６割程度であってよい。
　浮遊インダクタンスＬｓは、半導体装置１００が接続される回路の浮遊インダクタンスである。浮遊インダクタンスＬｓが電流を維持しようとするため、電流遮断時にサージ電圧が発生する。浮遊インダクタンスＬｓを予め定められた初期値からスイッチング１回ごとに高くして、半導体装置１００をターンオフさせる。浮遊インダクタンスＬｓを増加させると、跳ね上がり電圧ΔＶが増加する。浮遊インダクタンスＬｓを増加させることにより、半導体装置１００の内部の電界強度が増加して、素子が破壊されやすくなる。ここで、素子が破壊に至る１つ前の試験における結果をクランプエネルギ（即ち、破壊耐量）とする。
　図２Ｂは、半導体装置１００のクランプエネルギを説明するための図である。同図は、ターンオフ時のコレクタ－エミッタ電流Ｉｃｅおよびコレクタ－エミッタ間電圧Ｖｃｅの挙動を示している。本例のグラフは、クランプ耐量試験において、浮遊インダクタンスＬｓを増加させながらターンオフを繰り返し、素子が破壊した浮遊インダクタンスＬｓの１つ前の波形を示している。半導体装置１００のターンオフによって、コレクタ－エミッタ間電圧Ｖｃｅが跳ね上がり、一定期間、電圧が保持されている。電圧が一定の期間がクランプ期間である。
　クランプエネルギは、コレクタ－エミッタ間電圧Ｖｃｅの跳ね上がりから電源電圧Ｖｃｃに落ち着くまでの期間で、電流×電圧が０以上の範囲における積分値である。即ち、クランプエネルギは、∫Ｉｃｅ×Ｖｃｅ　ｄｔの積分値（即ち、エネルギ値）で示される。クランプエネルギが大きいほどターンオフ時の破壊耐量が大きいことを示す。
　図３Ａは、コレクタ領域２２のドーピング濃度とクランプエネルギとの関係を示す。縦軸はクランプエネルギ［ｍＪ］を示し、横軸はコレクタ領域２２のドーピング濃度を、裏面２３から、コレクタ領域２２とフィールドストップ領域２０とのＰＮ接合までの深さにわたって積分した積分値（以下、コレクタ領域２２のドーピング濃度の積分値と称す）［ｃｍ－２］を示す。黒色の四角は、プロトンの加速エネルギが４００ｋｅＶの場合を示す。白色の四角は、プロトンの加速エネルギが３００ｋｅＶの場合を示す。プロトンは水素イオンの種類の一つである。水素ドナーは、たとえばプロトンを半導体基板にイオン注入することにより形成される。
　プロトンの加速エネルギが小さいほどプロトンの総ドーズ量が小さくなり、クランプエネルギが上昇しやすくなる。また、プロトンの総ドーズ量が小さいと、アバランシェ降伏時に裏面２３から注入される正孔濃度が増加して、活性領域１１０側でアバランシェ降伏が発生しやすくなる。このように、活性領域１１０のクランプ耐圧が外周領域１２０のクランプ耐圧よりも低下すると、後述の通り、外周領域１２０における瞬時破壊を防止しやすくなる。瞬時破壊とは、例えばターンオフ時に、電流が遮断される前に素子が破壊することである。
　例えば、プロトンの加速エネルギが３００ｋｅＶの場合、コレクタ領域２２のドーピング濃度の積分値がおよそ１．００Ｅ＋１４［ｃｍ－２］でクランプエネルギが最大値となる。この場合、例えば、第１ピークＰ１のプロトン飛程が３．１３μｍとなる。なお、１．００Ｅ＋１４［ｃｍ－２］とは、１．００×１０１４［ｃｍ－２］を示している。
　また、プロトンの加速エネルギが４００ｋｅＶの場合、コレクタ領域２２のドーピング濃度の積分値がおよそ１．００Ｅ＋１３［ｃｍ－２］でクランプエネルギが最大値となる。この場合、例えばプロトン飛程が４．５２μｍとなる。
　なお、コレクタ領域２２のドーピング濃度の積分値は、裏面ボロンの注入ドーズ量とおよそ等しいので、注入ドーズ量＝コレクタ領域２２のドーピング濃度の積分値としてよい。
　本例の半導体装置１００は、コレクタ領域２２の積分濃度とフィールドストップ領域２０のピーク深さを制御することにより、活性領域１１０のクランプ耐圧を外周領域１２０のクランプ耐圧よりも小さくする。これにより、半導体装置１００のクランプエネルギを向上することができる。
　図３Ｂは、コレクタ領域２２のドーピング濃度と素子の耐圧との関係を示す。縦軸は素子の耐圧［Ｖ］を示し、横軸はコレクタ領域２２のドーピング濃度［ｃｍ－３］を示す。コレクタ領域２２はピークを有するドーピング濃度分布を備えてよい。この場合、コレクタ領域２２のドーピング濃度は、コレクタ領域２２のドーピング濃度のピーク値であってよい。本例では、フィールドストップ領域２０が４つのピークを有する場合について説明する。
　グラフＧ１は、フィールドストップ領域２０が４つのピークを有する場合の活性＋エッジモデルを示す。活性＋エッジモデルは、活性領域１１０と外周領域１２０の両方を考慮したシミュレーションモデルである。グラフＧ２は、フィールドストップ領域２０が４つのピークを有する場合の活性モデルを示す。活性モデルは、外周領域１２０を考慮せず、活性領域１１０のみを考慮したシミュレーションモデルである。
　コレクタ領域２２のドーピング濃度を小さくすることにより、活性領域１１０の耐圧が外周領域１２０の耐圧よりも低下する。即ち、素子の耐圧は活性領域１１０の耐圧となる。このように、素子の耐圧が活性領域１１０で決定されるようになると、クランプエネルギが増加する。
　一方、コレクタ領域２２のドーピング濃度を大きくすることにより、活性領域１１０の耐圧が外周領域１２０の耐圧よりも増加する。即ち、素子の耐圧は外周領域１２０の耐圧となる。このように、素子の耐圧が外周領域１２０で決定されるようになると、クランプエネルギが低下する。以上により、クランプエネルギを高くするために、コレクタ領域２２のドーピング濃度は６×１０１７（／ｃｍ３）以下であってよく、５×１０１７（／ｃｍ３）以下であってよい。
　図４Ａは、実施例に係る半導体装置１００の電流電圧特性の一例を示す。縦軸はコレクタ－エミッタ電流Ｉｃｅ［Ａ］およびコレクタ－エミッタ間電圧Ｖｃｅ［Ｖ］を示し、横軸は時刻［ｓ］を示す。また、半導体装置１００の断面図では、時刻Ｔ１および時刻Ｔ２において、電子電流密度が大きな領域をそれぞれ破線で示している。本例のコレクタ領域２２のドーピング濃度は、図３Ｂにおいて、活性領域１１０でクランプ耐圧が決定される範囲に設定されている。
　時刻Ｔ１は、半導体装置１００がターンオフしてコレクタ－エミッタ間電圧Ｖｃｅが上昇したタイミングの時刻である。時刻Ｔ１では、活性領域１１０の破線で示す領域に電子電流が集中している。即ち、活性領域１１０の破線で示す領域の一部で、電子電流密度のピーク領域が形成されている。
　時刻Ｔ２は、コレクタ－エミッタ間電圧Ｖｃｅが上昇して、８００Ｖ前後でクランプされている時刻を示す。時刻Ｔ２において、アバランシェ降伏箇所の温度が上昇する。温度上昇により格子振動が激しくなり、電子が散乱する。電子の散乱により電流が流れにくくなると、電子電流密度のピーク領域が、活性領域１１０からウェル領域１７の外周領域１２０側の端部に向かって移動する場合がある。
　このように、活性領域１１０の耐圧が外周領域１２０の耐圧よりも小さい場合、活性領域１１０側に形成された電子電流密度のピーク領域が、外周領域１２０側に移動する。これにより一時的に活性領域１１０の温度が低下する。また、アバランシェ降伏による電子電流密度のピーク領域が外周領域１２０側に移動したときには、パワー（即ち、Ｉｃｅ×Ｖｃｅ）が低下している。したがって、半導体装置１００の温度上昇を緩和して、瞬時破壊を防止することができる。
　図４Ｂは、比較例に係る半導体装置５００の電流電圧特性の一例を示す。縦軸はコレクタ－エミッタ電流Ｉｃｅ［Ａ］およびコレクタ－エミッタ間電圧Ｖｃｅ［Ｖ］を示し、横軸は時刻［ｓ］を示す。また、本例では、時刻Ｔ３および時刻Ｔ４において、電子電流密度のピーク領域をそれぞれ破線で示している。本例のコレクタ領域２２のドーピング濃度は、図３Ｂにおいて、外周領域１２０で耐圧が決定される範囲に設定されている。
　半導体装置５００は、外周領域１２０の耐圧が活性領域１１０の耐圧よりも小さくなるように、コレクタ領域２２の積分濃度が設定されている。ターンオフにより、ウェル領域１７の外周領域１２０側でアバランシェ降伏が発生し、電子電流密度のピーク領域が破線で示す箇所に形成される。時刻Ｔ３から時刻Ｔ４において、パワーが高い状態で、電子電流密度のピーク領域は破線で示した位置に停滞している。このため、電流集中により温度が上昇し続ける。このように、半導体装置５００では、素子が破壊されやすくなり、クランプ耐量を向上することができない。
　外周領域１２０では、コレクタ領域２２の正孔注入効率に応じたアバランシェ降伏の増幅に加えて、外周領域１２０側のコンタクトホール端にキャリアが集中しやすいことにより、アバランシェ降伏が発生しやすくなる。裏面２３側の正孔濃度の上昇は、クランプ時のアバランシェ降伏を増幅させる。
　本例の半導体装置１００は、コレクタ領域２２のドーピング濃度と第１ピークＰ１の深さを適切に設定することにより、コレクタ領域２２の正孔注入効率を低下させて、活性領域１１０のクランプ耐圧を外周領域１２０のクランプ耐圧よりも小さくする。これにより、活性領域１１０でアバランシェ降伏が発生した後に、外周領域１２０へとアバランシェ降伏が移動するので、瞬時破壊を抑制できる。コレクタ領域２２のドーピング濃度と第１ピークＰ１の深さは、クランプエネルギが最大となるように設定されてよい。コレクタ領域２２のドーピング濃度と第１ピークＰ１の深さの適切な範囲については後述する。
　なお、電流遮断時の素子破壊を防止するために想定されるサージ電圧（ターンオフ時に、コレクタ・エミッタ間電圧が電源電圧よりも増加した電圧のピーク値のこと）以上の耐圧を持つように設計すると、半導体基板１０の深さ方向の厚みを厚くしたり、外周領域１２０の面積を大きくしたりする必要がある。チップコストを低減するために、素子の耐圧をサージ電圧以下に設計する場合がある。本例の半導体装置１００は、ターンオフ時に活性領域１１０でアバランシェ降伏を発生させることにより、チップコストを低減しつつ、素子破壊を防止することができる。
　また、活性領域１１０の耐圧が外周領域１２０の耐圧よりも小さくなるように、フィールドストップ領域２０の総ドーズ量と、コレクタ領域２２の総ドーズ量を決定してよい。例えば、フィールドストップ領域２０の総ドーズ量は、コレクタ領域２２の総ドーズ量の１０倍以下であってよく、コレクタ領域２２の総ドーズ量の５倍以下であってもよい。
　図５Ａは、コレクタ領域２２の積分濃度と第１ピークＰ１の深さとの関係の例を示す。縦軸は第１ピークＰ１の深さｙ１［μｍ］を示し、横軸はコレクタ領域２２の積分濃度ｘ［ｃｍ－２］を示す。
　ここで、図３Ａで得られたプロトン最浅の加速エネルギと、クランプエネルギが最大となる２点のデータに基づいて、次の基準線Ｌ１を算出した。
　基準線Ｌ１：ｙ１＝（－６．０３６７Ｅ－０１）ｌｎ（ｘ）＋（２．２５９０Ｅ＋０１）
　即ち、基準線Ｌ１は、クランプエネルギが最大となるコレクタ領域２２の積分濃度と、クランプエネルギが最大となる第１ピークＰ１の深さとの関係を示している。
　領域Ｒ１は、基準線Ｌ１の±１５％の範囲の領域を示す。本例の領域Ｒ１は、線Ａ１と線Ｂ１との間の領域である。本例の線Ａ１および線Ｂ１は、次式で示される。
　線Ａ１：ｙ１＝（－７．４６９９Ｅ－０１）ｌｎ（ｘ）＋（２．７８１０Ｅ＋０１）
　線Ｂ１：ｙ１＝（－４．７７７２Ｅ－０１）ｌｎ（ｘ）＋（１．７９６０Ｅ＋０１）
　この場合、第１ピークＰ１の深さおよびコレクタ領域２２の積分濃度が、領域Ｒ１に属する。領域Ｒ１であれば、コレクタ領域２２の正孔注入効率を抑制して、活性領域１１０のクランプ耐圧を外周領域１２０のクランプ耐圧よりも小さくすることができる。コレクタ領域２２の積分濃度は、１．００Ｅ１６ｃｍ－２以下であってよく、８．００Ｅ１５ｃｍ－２以下であってもよい。第１ピークＰ１の深さは、０．５μｍ以上、７．２μｍ以下であってよい。
　本例の半導体装置１００は、コレクタ領域２２の積分濃度と、第１ピークＰ１の深さを領域Ｒ１に設定することにより、クランピング時のアバランシェ降伏を活性領域１１０側で発生させることができる。これにより、クランプ耐圧が向上する。
　図５Ｂは、コレクタ領域２２の積分濃度と第１ピークＰ１の深さとの関係の他の例を示す。本例の領域Ｒ１は、基準線Ｌ１の±１０％に該当する領域を示している。
　基準線Ｌ１は、図５Ａの基準線Ｌ１と同一である。本例の線Ａ１および線Ｂ１は、次式で示される。
　線Ａ１：ｙ１＝（－６．９４８７Ｅ－０１）ｌｎ（ｘ）＋（２．５９３０Ｅ＋０１）
　線Ｂ１：ｙ１＝（－５．２１１５Ｅ－０１）ｌｎ（ｘ）＋（１．９５４０Ｅ＋０１）
　この場合も同様に、第１ピークＰ１の深さおよびコレクタ領域２２の積分濃度が、領域Ｒ１に属するように設定されてよい。
　図５Ｃは、コレクタ領域２２の積分濃度と第１ピークＰ１の深さとの関係の他の例を示す。本例の領域Ｒ１は、基準線Ｌ１の±５％に該当する領域を示している。
　基準線Ｌ１は、図５Ａの基準線Ｌ１と同一である。本例の線Ａ１および線Ｂ１は、次式で示される。
　線Ａ１：ｙ１＝（－６．４７１０Ｅ－０１）ｌｎ（ｘ）＋（２．４１９０Ｅ＋０１）
　線Ｂ１：ｙ１＝（－５．６４５８Ｅ－０１）ｌｎ（ｘ）＋（２．１１３０Ｅ＋０１）
　この場合も同様に、第１ピークＰ１の深さおよびコレクタ領域２２の積分濃度が、本例の領域Ｒ１に属するように設定されてよい。
　図６Ａは、コレクタ領域２２の積分濃度と第１ピークＰ１の深さとの関係の他の例を示す。基準線Ｌ１、線Ａおよび線Ｂは、図５Ａの各線と同一である。即ち、基準線Ｌ１の±１５％に該当する領域を示している。但し、本例の領域Ｒ１は、コレクタ領域２２の積分濃度が３．００Ｅ１４ｃｍ－２以下である領域を示している。第１ピークＰ１の深さは、２．０μｍ以上、７．２μｍ以下であってよい。第１ピークＰ１の深さおよびコレクタ領域２２の積分濃度が、本例の領域Ｒ１に属するように設定されてよい。
　図６Ｂは、コレクタ領域２２の積分濃度と第１ピークＰ１の深さとの関係の他の例を示す。基準線Ｌ１、線Ａおよび線Ｂは、図５Ａの各線と同一である。即ち、基準線Ｌ１の±１５％に該当する領域を示している。但し、本例の領域Ｒ１は、コレクタ領域２２の積分濃度が２．００Ｅ１４ｃｍ－２以下である領域を示している。第１ピークＰ１の深さは、２．２μｍ以上、７．２μｍ以下であってよい。第１ピークＰ１の深さおよびコレクタ領域２２の積分濃度が、本例の領域Ｒ１に属するように設定されてよい。
　図６Ｃは、コレクタ領域２２の積分濃度と第１ピークＰ１の深さとの関係の他の例を示す。基準線Ｌ１、線Ａおよび線Ｂは、図５Ａの各線と同一である。即ち、基準線Ｌ１の±１５％に該当する領域を示している。但し、本例の領域Ｒ１は、コレクタ領域２２の積分濃度が１．００Ｅ１４ｃｍ－２以下である領域を示している。第１ピークＰ１の深さは、２．５μｍ以上、７．２μｍ以下であってよい。第１ピークＰ１の深さおよびコレクタ領域２２の積分濃度が、本例の領域Ｒ１に属するように設定されてよい。
　図６Ｄは、コレクタ領域２２の積分濃度と第１ピークＰ１の深さとの関係の他の例を示す。基準線Ｌ１、線Ａおよび線Ｂは、図５Ａの各線と同一である。即ち、基準線Ｌ１の±１５％に該当する領域を示している。但し、本例の領域Ｒ１は、コレクタ領域２２の積分濃度が５．００Ｅ１３ｃｍ－２以下である領域を示している。第１ピークＰ１の深さは、３．０μｍ以上、７．２μｍ以下であってよい。第１ピークＰ１の深さおよびコレクタ領域２２の積分濃度が、本例の領域Ｒ１に属するように設定されてよい。
　図６Ｅは、コレクタ領域２２の積分濃度と第１ピークＰ１の深さとの関係の他の例を示す。基準線Ｌ１、線Ａおよび線Ｂは、図５Ａの各線と同一である。即ち、基準線Ｌ１の±１５％に該当する領域を示している。但し、本例の領域Ｒ１は、コレクタ領域２２の積分濃度が３．００Ｅ１３ｃｍ－２以下である領域を示している。第１ピークＰ１の深さは、３．２μｍ以上、７．２μｍ以下であってよい。第１ピークＰ１の深さおよびコレクタ領域２２の積分濃度が、本例の領域Ｒ１に属するように設定されてよい。
　図６Ｆは、コレクタ領域２２の積分濃度と第１ピークＰ１の深さとの関係の他の例を示す。基準線Ｌ１、線Ａおよび線Ｂは、図５Ａの各線と同一である。即ち、基準線Ｌ１の±１５％に該当する領域を示している。但し、本例の領域Ｒ１は、コレクタ領域２２の積分濃度が１．００Ｅ１３ｃｍ－２以下である領域を示している。第１ピークＰ１の深さは、３．６μｍ以上、７．２μｍ以下であってよい。第１ピークＰ１の深さおよびコレクタ領域２２の積分濃度が、本例の領域Ｒ１に属するように設定されてよい。
　なお、図５Ｂおよび図５Ｃについても、図６Ａ～図６Ｆのように、コレクタ領域２２の積分濃度の範囲を制限してもよい。例えば、図５Ｂおよび図５Ｃにおいて、領域Ｒ１は、コレクタ領域２２の積分濃度が１．００Ｅ１４ｃｍ－２以下の領域であってよく、５．００Ｅ１３ｃｍ－２以下の領域であってよく、３．００Ｅ１３ｃｍ－２以下の領域であってよく、１．００Ｅ１３ｃｍ－２以下の領域であってもよい。
　図７Ａは、コレクタ領域２２の積分濃度と第２ピークＰ２の深さとの関係を示す。縦軸は第２ピークＰ２の深さｙ２［μｍ］を示し、横軸はコレクタ領域２２の積分濃度ｘ［ｃｍ－２］を示す。
　ここで、図３Ａで得られたプロトン最浅の加速エネルギと、クランプエネルギが最大となる２点のデータに基づいて、次の基準線Ｌ２を算出した。
　基準線Ｌ２：ｙ２＝（－２．４８８５Ｅ＋００）ｌｎ（ｘ）＋（９．１５８０Ｅ＋０１）
　即ち、基準線Ｌ２は、クランプエネルギが最大となるコレクタ領域２２の積分濃度と、クランプエネルギが最大となる第２ピークＰ２の深さとの関係を示している。
　領域Ｒ２は、基準線Ｌ２の±１５％の範囲の領域を示す。本例の領域Ｒ２は、線Ａ２と線Ｂ２との間の領域である。本例の線Ａ２および線Ｂ２は、次式で示される。
　線Ａ２：ｙ２＝（－３．１０９５Ｅ＋００）ｌｎ（ｘ）＋（１．１４１６Ｅ＋０２）
　線Ｂ２：ｙ２＝（－１．９２３９Ｅ＋００）ｌｎ（ｘ）＋（７．１０３０Ｅ＋０１）
　この場合、第２ピークＰ２の深さおよびコレクタ領域２２の積分濃度が、領域Ｒ２に属する。領域Ｒ２であれば、クランプエネルギが十分高くなる。第２ピークＰ２の深さは、３．５μｍ以上、２８μｍ以下であってよい。
　図７Ｂは、コレクタ領域２２の積分濃度と第２ピークＰ２の深さとの関係の他の例を示す。本例の領域Ｒ２は、基準線Ｌ２の±１０％に該当する領域を示している。
　基準線Ｌ２は、図７Ａの基準線Ｌ２と同一である。本例の線Ａ２および線Ｂ２は、次式で示される。
　線Ａ２：ｙ２＝（－２．８９２４Ｅ＋００）ｌｎ（ｘ）＋（１．０６２９Ｅ＋０２）
　線Ｂ２：ｙ２＝（－２．１０２０Ｅ＋００）ｌｎ（ｘ）＋（７．７５３０Ｅ＋０１）
　この場合も同様に、第２ピークＰ２の深さおよびコレクタ領域２２の積分濃度が、領域Ｒ２に属するように設定されてよい。
　図７Ｃは、コレクタ領域２２の積分濃度と第２ピークＰ２の深さとの関係を示す。本例の領域Ｒ２は、基準線Ｌ２の±５％に該当する領域を示している。
　基準線Ｌ２は、図７Ａの基準線Ｌ２と同一である。本例の線Ａ２および線Ｂ２は、次式で示される。
　線Ａ２：ｙ２＝（－２．４８８５Ｅ＋００）ｌｎ（ｘ）＋（９．１５８０Ｅ＋０１）
　線Ｂ２：ｙ２＝（－２．２９３１Ｅ＋００）ｌｎ（ｘ）＋（８．４４７０Ｅ＋０１）
　この場合も同様に、第２ピークＰ２の深さおよびコレクタ領域２２の積分濃度が、領域Ｒ２に属するように設定されてよい。
　なお、図７Ａ～図７Ｃについても、図６Ａ～図６Ｆのように、コレクタ領域２２の積分濃度の範囲を制限してもよい。例えば、図７Ａ～図７Ｃにおいて、領域Ｒ２は、コレクタ領域２２の積分濃度が１．００Ｅ１４ｃｍ－２以下の領域であってよく、５．００Ｅ１３ｃｍ－２以下の領域であってよく、３．００Ｅ１３ｃｍ－２以下の領域であってよく、１．００Ｅ１３ｃｍ－２以下の領域であってもよい。
　図８Ａは、浮遊インダクタンスＬｓとコレクタ電流減少率ｄＩｃｅ／ｄｔとの関係を説明するための図である。浮遊インダクタンスＬｓをＸｃ［ｎＨ］とし、コレクタ電流減少率ｄＩｃｅ／ｄｔをＹｃ［Ａ／μｓ］としている。線Ｃ１は次式で示される。
　線Ｃ１：Ｙｃ＝１００００Ｘｃ－１
　浮遊インダクタンスＬｓおよびコレクタ電流減少率ｄＩｃｅ／ｄｔは、線Ｃ１よりも大きい範囲に設定される。線Ｃ１よりも大きい範囲とは、浮遊インダクタンスＬｓとコレクタ電流減少率ｄＩｃｅ／ｄｔとの関係を示したグラフにおいて、線Ｃ１の上側に位置する領域を指す。線Ｃ１よりも大きい範囲は、パターンで塗りつぶされた領域である。
　浮遊インダクタンスＬｓおよびコレクタ電流減少率ｄＩｃｅ／ｄｔは、線Ｃ２よりも大きい範囲に設定されてよい。線Ｃ２は次式で示される。
　線Ｃ２：Ｙｃ＝２００００Ｘｃ－１
　浮遊インダクタンスＬｓおよびコレクタ電流減少率ｄＩｃｅ／ｄｔは、線Ｃ３よりも大きい範囲に設定されてよい。線Ｃ３は次式で示される。
　線Ｃ３：Ｙｃ＝５００００Ｘｃ－１
　ここで、浮遊インダクタンスＬｓが大きくなるほど、電流を維持しやすくなり、電流遮断時にサージ電圧が大きくなる。また、コレクタ電流減少率ｄＩｃｅ／ｄｔが大きいほど、電流遮断時にサージ電圧が大きくなる。そのため、線Ｃ１～線Ｃ３のいずれかよりも大きい範囲に浮遊インダクタンスＬｓおよびコレクタ電流減少率ｄＩｃｅ／ｄｔを設定した場合、サージ電圧が跳ね上がりやすくなる。本例の半導体装置１００は、線Ｃ１～線Ｃ３のいずれかよりも大きい範囲に浮遊インダクタンスＬｓおよびコレクタ電流減少率ｄＩｃｅ／ｄｔを設定した場合であっても、瞬時破壊を防止できる。
　図８Ｂは、比浮遊インダクタンスＬｓ・Ａと電流密度ｄＪｃｅ／ｄｔとの関係を説明するための図である。比浮遊インダクタンスＬｓ・ＡをＸｄ［ｎＨ　ｃｍ２］とし、電流密度ｄＪｃｅ／ｄｔをＹｄ［Ａ／（ｃｍ２μｓ）］としている。
　比浮遊インダクタンスＬｓ・Ａは、浮遊インダクタンスＬｓに活性領域１１０の面積Ａ（ｃｍ２）を掛けた固有の値である。電流密度ｄＪｃｅ／ｄｔは、コレクタ電流減少率ｄＩｃｅ／ｄｔを活性領域１１０の面積Ａ（ｃｍ２）で割った値である。
　比浮遊インダクタンスＬｓ・Ａおよび電流密度ｄＪｃｅ／ｄｔは、線Ｄ１よりも大きい範囲に設定される。線Ｄ１は次式で示される。
　線Ｄ１：Ｙｄ＝１００００Ｘｄ－１
　比浮遊インダクタンスＬｓ・Ａおよび電流密度ｄＪｃｅ／ｄｔは、線Ｄ２よりも大きい範囲に設定されてよい。線Ｄ２は次式で示される。
　線Ｄ２：Ｙｄ＝２００００Ｘｄ－１
　比浮遊インダクタンスＬｓ・Ａおよび電流密度ｄＪｃｅ／ｄｔは、線Ｄ３よりも大きい範囲に設定されてよい。線Ｄ３は次式で示される。
　線Ｄ３：Ｙｄ＝５００００Ｘｄ－１
　ここで、比浮遊インダクタンスＬｓ・Ａまたは電流密度ｄＪｃｅ／ｄｔが大きいほど、電流遮断時にサージ電圧が大きくなる。そのため、線Ｄ１～線Ｄ３のいずれかよりも大きい範囲に比浮遊インダクタンスＬｓ・Ａまたは電流密度ｄＪｃｅ／ｄｔを設定した場合、サージ電圧が跳ね上がりやすくなる。本例の半導体装置１００は、線Ｄ１～線Ｄ３のいずれかよりも大きい範囲に浮遊インダクタンスＬｓおよびコレクタ電流減少率ｄＩｃｅ／ｄｔを設定した場合であっても、瞬時破壊を防止できる。
　図９は、比浮遊インダクタンスＬｓ・Ａと比ゲート抵抗Ｒｇ・Ａとの関係を説明するための図である。比浮遊インダクタンスＬｓ・ＡをＸｅ［ｎＨ　ｃｍ２］とし、比ゲート抵抗Ｒｇ・ＡをＹｅ［Ωｃｍ２］としている。比ゲート抵抗Ｒｇ・Ａは、半導体装置１００の駆動回路のゲート抵抗Ｒｇに、活性領域１１０の面積Ａ（ｃｍ２）を掛けた固有の値である。
　コレクタ電流減少率ｄＩｃｅ／ｄｔは、浮遊インダクタンスＬｓの他に、半導体装置１００の駆動回路のゲート抵抗Ｒｇによっても変化する。ゲート抵抗Ｒｇが減少すると、コレクタ電流減少率ｄＩｃｅ／ｄｔは増加する傾向にある。
　比浮遊インダクタンスＬｓ・Ａおよび比ゲート抵抗Ｒｇ・Ａは、線Ｅ１以下となる範囲に設定されてよい。線Ｅ１は次式で示される。
　線Ｅ１：Ｙｅ＝（４．０００Ｅ－０１）Ｘｅ
　比浮遊インダクタンスＬｓ・Ａおよび比ゲート抵抗Ｒｇ・Ａは、線Ｅ２以下となる範囲に設定されてよい。線Ｅ２は次式で示される。
　線Ｅ２：Ｙｅ＝（２．０００Ｅ－０１）Ｘｅ
　比浮遊インダクタンスＬｓ・Ａおよび比ゲート抵抗Ｒｇ・Ａは、線Ｅ３以下となる範囲に設定されてよい。線Ｅ３は次式で示される。
　線Ｅ３：Ｙｅ＝（８．０００Ｅ－０２）Ｘｅ
　ここで、比ゲート抵抗Ｒｇ・Ａが小さいほど、電流遮断時にサージ電圧が大きくなる。そのため、線Ｅ１～線Ｅ３のいずれか以下となる範囲に、比浮遊インダクタンスＬｓ・Ａおよび比ゲート抵抗Ｒｇ・Ａを設定した場合、サージ電圧が跳ね上がりやすくなる。本例の半導体装置１００は、線Ｅ１～線Ｅ３のいずれか以下となる範囲に、比浮遊インダクタンスＬｓ・Ａおよび比ゲート抵抗Ｒｇ・Ａを設定した場合であっても、瞬時破壊を防止できる。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・ウェル領域、１８・・・ドリフト領域、２０・・・フィールドストップ領域、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・コレクタ電極、２５・・・接続部、３０・・・ダミートレンチ部、３１・・・延伸部分、３２・・・ダミー絶縁膜、３３・・・接続部分、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・酸化膜、４０・・・ゲートトレンチ部、４１・・・延伸部分、４２・・・ゲート絶縁膜、４３・・・接続部分、４４・・・ゲート導電部、５０・・・ゲート金属層、５１・・・ゲートランナー、５２・・・エミッタ電極、５４・・・コンタクトホール、５５・・・コンタクトホール、５６・・・コンタクトホール、６０・・・ダミートレンチ領域、６１・・・メサ部、６５・・・ウェルコンタクト領域、７０・・・トランジスタ部、７１・・・メサ部、７６・・・温度センス部、８０・・・ダイオード部、８１・・・メサ部、８２・・・カソード領域、９０・・・境界部、９１・・・メサ部、９２・・・ガードリング部、９４・・・電極層、９６・・・チャネルストッパ領域、１００・・・半導体装置、１１０・・・活性領域、１２０・・・外周領域、１３０・・・パッド領域、１３１・・・ゲートパッド、１３２・・・センスＩＧＢＴ、１３３・・・センスエミッタパッド、１３４・・・アノードパッド、１３５・・・カソードパッド、５００・・・半導体装置

Claims (23)

  1. 　半導体基板に設けられた第１導電型のドリフト領域と、
    　前記ドリフト領域の下方に設けられ、１または複数のピークを有する第１導電型のフィールドストップ領域と、
    　前記フィールドストップ領域の下方に設けられた第２導電型のコレクタ領域と、
    　を備え、
    　前記コレクタ領域の積分濃度をｘ［ｃｍ－２］とし、前記１または複数のピークのうち前記半導体基板の裏面から最も浅い第１ピークの深さをｙ１［μｍ］とし、
    　線Ａ１：ｙ１＝（－７．４６９９Ｅ－０１）ｌｎ（ｘ）＋（２．７８１０Ｅ＋０１）
    　線Ｂ１：ｙ１＝（－４．７７７２Ｅ－０１）ｌｎ（ｘ）＋（１．７９６０Ｅ＋０１）
    　とした場合に、
    　前記第１ピークの深さおよび前記積分濃度が、線Ａ１と線Ｂ１との間の範囲にある
    　半導体装置。
  2. 　前記コレクタ領域の積分濃度は、８．００Ｅ１５ｃｍ－２以下である
    　請求項１に記載の半導体装置。
  3. 　前記コレクタ領域の積分濃度は、３．００Ｅ１４ｃｍ－２以下である
    　請求項１に記載の半導体装置。
  4. 　前記コレクタ領域の積分濃度は、２．００Ｅ１４ｃｍ－２以下である
    　請求項１に記載の半導体装置。
  5. 　前記コレクタ領域の積分濃度は、１．００Ｅ１４ｃｍ－２以下である
    　請求項１に記載の半導体装置。
  6. 　前記コレクタ領域の積分濃度は、５．００Ｅ１３ｃｍ－２以下である
    　請求項１に記載の半導体装置。
  7. 　前記コレクタ領域の積分濃度は、３．００Ｅ１３ｃｍ－２以下である
    　請求項１に記載の半導体装置。
  8. 　前記コレクタ領域の積分濃度は、１．００Ｅ１３ｃｍ－２以下である
    　請求項１に記載の半導体装置。
  9. 　前記第１ピークの深さは、０．５μｍ以上、７．２μｍ以下である
    　請求項１から８のいずれか一項に記載の半導体装置。
  10. 　前記第１ピークの深さは、２．０μｍ以上、７．２μｍ以下である
    　請求項１から８のいずれか一項に記載の半導体装置。
  11. 　前記１または複数のピークのうち前記裏面から２番目に浅い第２ピークの深さをｙ２［μｍ］とし、
    　線Ａ２：ｙ２＝（－３．１０９５Ｅ＋００）ｌｎ（ｘ）＋（１．１４１６Ｅ＋０２）
    　線Ｂ２：ｙ２＝（－１．９２３９Ｅ＋００）ｌｎ（ｘ）＋（７．１０３０Ｅ＋０１）
    　とした場合に、
    　前記第２ピークの深さおよび前記積分濃度が、線Ａ２と線Ｂ２との間の範囲にある
    　請求項１から１０のいずれか一項に記載の半導体装置。
  12. 　前記第２ピークの深さは、３．５μｍ以上、２８μｍ以下である
    　請求項１１に記載の半導体装置。
  13. 　前記半導体装置に接続された回路の浮遊インダクタンスＬｓをＸｃ［ｎＨ］、コレクタ電流減少率ｄＩｃｅ／ｄｔをＹｃ［Ａ／μｓ］とし、
    　線Ｃ１：Ｙｃ＝１００００Ｘｃ－１
    　とした場合に、
    　前記浮遊インダクタンスＬｓおよび前記コレクタ電流減少率ｄＩｃｅ／ｄｔは、線Ｃ１よりも大きい範囲にある
    　請求項１から１２のいずれか一項に記載の半導体装置。
  14. 　前記１または複数のピークのドーパントは水素である
    　請求項１から１３のいずれか一項に記載の半導体装置。
  15. 　前記半導体基板に設けられた活性領域と、
    　前記半導体基板の上面視において、前記活性領域の外周に設けられた外周領域と
    　を備える
    　請求項１から１４のいずれか一項に記載の半導体装置。
  16. 　前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    　前記ベース領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
    　前記ベース領域の上方に設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と、
    　前記半導体基板に設けられた複数のゲートトレンチ部と
    　を備える請求項１から１５のいずれか一項に記載の半導体装置。
  17. 　前記フィールドストップ領域と前記コレクタ領域の境界におけるドーピング濃度が１Ｅ１６ｃｍ－３以下である
    　請求項１から１６のいずれか一項に記載の半導体装置。
  18. 　前記フィールドストップ領域と前記コレクタ領域の境界におけるドーピング濃度が５Ｅ１５ｃｍ－３以下である
    　請求項１から１７のいずれか一項に記載の半導体装置。
  19. 　前記フィールドストップ領域と前記コレクタ領域の境界におけるドーピング濃度が２Ｅ１５ｃｍ－３以下である
    　請求項１から１８のいずれか一項に記載の半導体装置。
  20. 　前記フィールドストップ領域と前記コレクタ領域の境界における水素化学濃度が１Ｅ１８ｃｍ－３以下である
    　請求項１から１９のいずれか一項に記載の半導体装置。
  21. 　前記フィールドストップ領域と前記コレクタ領域の境界における水素化学濃度が１Ｅ１７ｃｍ－３以下である
    　請求項１から２０のいずれか一項に記載の半導体装置。
  22. 　前記フィールドストップ領域と前記コレクタ領域の境界における水素化学濃度が１Ｅ１５ｃｍ－３以上である
    　請求項１から２１のいずれか一項に記載の半導体装置。
  23. 　前記フィールドストップ領域と前記コレクタ領域の境界における水素化学濃度が１Ｅ１６ｃｍ－３以上である
    　請求項１から２２のいずれか一項に記載の半導体装置。
PCT/JP2021/026375 2020-07-15 2021-07-13 半導体装置 Ceased WO2022014623A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180007761.8A CN114902426A (zh) 2020-07-15 2021-07-13 半导体装置
DE112021000205.8T DE112021000205T5 (de) 2020-07-15 2021-07-13 Halbleitervorrichtung
JP2022536411A JP7405261B2 (ja) 2020-07-15 2021-07-13 半導体装置
US17/844,052 US12414342B2 (en) 2020-07-15 2022-06-20 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-121285 2020-07-15
JP2020121285 2020-07-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/844,052 Continuation US12414342B2 (en) 2020-07-15 2022-06-20 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2022014623A1 true WO2022014623A1 (ja) 2022-01-20

Family

ID=79554672

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/026375 Ceased WO2022014623A1 (ja) 2020-07-15 2021-07-13 半導体装置

Country Status (5)

Country Link
US (1) US12414342B2 (ja)
JP (1) JP7405261B2 (ja)
CN (1) CN114902426A (ja)
DE (1) DE112021000205T5 (ja)
WO (1) WO2022014623A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024232138A1 (ja) * 2023-05-11 2024-11-14 株式会社デンソー 半導体装置とその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7614986B2 (ja) * 2021-09-10 2025-01-16 株式会社東芝 半導体装置
JP7796611B2 (ja) * 2022-08-23 2026-01-09 三菱電機株式会社 半導体装置、半導体装置の製造方法、および電力変換装置
US20250254962A1 (en) * 2024-02-02 2025-08-07 Nanya Technology Corporation Semiconductor structure and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111500A1 (ja) * 2010-03-09 2011-09-15 富士電機システムズ株式会社 半導体装置
WO2016120999A1 (ja) * 2015-01-27 2016-08-04 三菱電機株式会社 半導体装置
WO2017047285A1 (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2020100995A1 (ja) * 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3523056B2 (ja) 1998-03-23 2004-04-26 株式会社東芝 半導体装置
JP3906076B2 (ja) 2001-01-31 2007-04-18 株式会社東芝 半導体装置
JP3687614B2 (ja) 2001-02-09 2005-08-24 富士電機デバイステクノロジー株式会社 半導体装置
JP3764343B2 (ja) 2001-02-28 2006-04-05 株式会社東芝 半導体装置の製造方法
US6777747B2 (en) * 2002-01-18 2004-08-17 Fairchild Semiconductor Corporation Thick buffer region design to improve IGBT self-clamped inductive switching (SCIS) energy density and device manufacturability
JP5034153B2 (ja) 2004-03-18 2012-09-26 富士電機株式会社 半導体素子の製造方法
JP5569532B2 (ja) * 2009-11-02 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5874723B2 (ja) 2011-05-18 2016-03-02 富士電機株式会社 半導体装置および半導体装置の製造方法
CN104054178B (zh) 2012-03-30 2017-09-08 富士电机株式会社 半导体装置的制造方法
US9560765B2 (en) * 2013-12-06 2017-01-31 Infineon Technologies Dresden Gmbh Electronic device, a method for manufacturing an electronic device, and a method for operating an electronic device
JP6421570B2 (ja) 2013-12-20 2018-11-14 株式会社デンソー 半導体装置
CN106062961B (zh) 2014-09-17 2020-02-11 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN107004716B (zh) * 2015-06-17 2020-12-18 富士电机株式会社 半导体装置
JP6428945B2 (ja) * 2015-09-16 2018-11-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6660611B2 (ja) * 2016-01-15 2020-03-11 ローム株式会社 半導体装置および半導体装置の製造方法
WO2018135448A1 (ja) * 2017-01-17 2018-07-26 富士電機株式会社 半導体装置
DE112019008041B4 (de) * 2018-10-18 2026-02-05 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren davon
CN112055887B (zh) * 2018-11-16 2024-06-25 富士电机株式会社 半导体装置及制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111500A1 (ja) * 2010-03-09 2011-09-15 富士電機システムズ株式会社 半導体装置
WO2016120999A1 (ja) * 2015-01-27 2016-08-04 三菱電機株式会社 半導体装置
WO2017047285A1 (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2020100995A1 (ja) * 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024232138A1 (ja) * 2023-05-11 2024-11-14 株式会社デンソー 半導体装置とその製造方法
JP2024162687A (ja) * 2023-05-11 2024-11-21 株式会社デンソー 半導体装置とその製造方法
JP7845270B2 (ja) 2023-05-11 2026-04-14 株式会社デンソー 半導体装置とその製造方法

Also Published As

Publication number Publication date
DE112021000205T5 (de) 2022-08-18
CN114902426A (zh) 2022-08-12
JP7405261B2 (ja) 2023-12-26
JPWO2022014623A1 (ja) 2022-01-20
US20220320288A1 (en) 2022-10-06
US12414342B2 (en) 2025-09-09

Similar Documents

Publication Publication Date Title
JP6835291B2 (ja) 半導体装置および半導体装置の製造方法
US12369370B2 (en) Semiconductor device and manufacturing method for semiconductor device
US12593500B2 (en) Semiconductor device
JP7405261B2 (ja) 半導体装置
JP2021073714A (ja) 半導体装置およびその製造方法
US20240006520A1 (en) Semiconductor device
WO2021010000A1 (ja) 半導体装置
WO2021029285A1 (ja) 半導体装置
WO2021145080A1 (ja) 半導体装置
US20240120412A1 (en) Semiconductor device
US20240162285A1 (en) Semiconductor device and manufacturing method of semiconductor device
US12593478B2 (en) Semiconductor device
US20230038712A1 (en) Semiconductor device
WO2018154963A1 (ja) 半導体装置
US20240128349A1 (en) Semiconductor device and manufacturing method of semiconductor device
WO2021145079A1 (ja) 半導体装置
JP7670132B2 (ja) 半導体装置および半導体装置の製造方法
US20260020293A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20250072103A1 (en) Semiconductor device
US20240055483A1 (en) Semiconductor device
US20240274698A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20240072110A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP7683287B2 (ja) 半導体装置および製造方法
WO2025177946A1 (ja) 半導体装置
JP2025184002A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21842456

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022536411

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21842456

Country of ref document: EP

Kind code of ref document: A1