WO2022003959A1 - 赤外線センサおよび赤外線センサの製造方法 - Google Patents

赤外線センサおよび赤外線センサの製造方法 Download PDF

Info

Publication number
WO2022003959A1
WO2022003959A1 PCT/JP2020/026226 JP2020026226W WO2022003959A1 WO 2022003959 A1 WO2022003959 A1 WO 2022003959A1 JP 2020026226 W JP2020026226 W JP 2020026226W WO 2022003959 A1 WO2022003959 A1 WO 2022003959A1
Authority
WO
WIPO (PCT)
Prior art keywords
main surface
infrared
semiconductor substrate
detection element
infrared sensor
Prior art date
Application number
PCT/JP2020/026226
Other languages
English (en)
French (fr)
Inventor
大介 藤澤
隆志 長永
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to EP20943789.6A priority Critical patent/EP4177962A4/en
Priority to CN202080102395.XA priority patent/CN115917761A/zh
Priority to PCT/JP2020/026226 priority patent/WO2022003959A1/ja
Priority to US17/924,115 priority patent/US20230187459A1/en
Priority to JP2020572565A priority patent/JP6932277B1/ja
Publication of WO2022003959A1 publication Critical patent/WO2022003959A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/0225—Shape of the cavity itself or of elements contained in or suspended over the cavity
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/04—Casings
    • G01J5/041—Mountings in enclosures or in a particular environment
    • G01J5/045—Sealings; Vacuum enclosures; Encapsulated packages; Wafer bonding structures; Getter arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J2005/0077—Imaging

Definitions

  • This disclosure relates to an infrared sensor and a method for manufacturing an infrared sensor.
  • Infrared sensors are roughly classified into quantum type (cooling type) and thermal type (non-cooling type).
  • the thermal infrared sensor converts the infrared rays absorbed by the infrared absorber into heat.
  • the thermal infrared sensor converts the temperature change caused by the converted heat into an electric signal.
  • the temperature change due to infrared rays occurs in the infrared detection unit of the thermal infrared sensor. Due to the heat insulating structure in which the infrared detector is thermally isolated from the substrate of the thermal infrared sensor, the temperature change of the infrared detector caused by the infrared detector absorbing the incident infrared rays becomes large.
  • the infrared detection unit may be held in the vacuumed internal space of the heat insulating structure.
  • the heat conduction by the gas in the internal space and the convection of the gas suppress the decrease in the thermal resistance of the heat insulating structure, so that the heat insulating property is further improved.
  • an infrared sensor in which an infrared sensor board and a signal processing circuit board are arranged so as to face each other is known.
  • the heat insulating structure is provided between the infrared sensor board and the signal processing circuit board.
  • the internal space of the heat insulating structure is configured to be insulated by being sealed in a sealed state.
  • the infrared sensor substrate includes a pixel array composed of a plurality of pixels including an infrared detection element.
  • the signal processing circuit board includes a signal processing circuit that processes an output signal from each infrared detection element.
  • the signal processing circuit is, for example, an analog / digital conversion circuit.
  • the photoelectric conversion unit infrared detection element
  • the photoelectric conversion unit faces a void (internal space) sealed in a sealed state.
  • the voids are the first main surface of the substrate (first semiconductor substrate) on which the photoelectric conversion unit is formed, the photoelectric conversion unit, the second main surface of the signal circuit processing unit (second semiconductor substrate), the sealing member, and the connection wiring ( It is sealed in a sealed state by the first connection portion).
  • the substrate, the signal processing circuit unit, and the connection wiring are sealed in a sealed state by the sealing member. ..
  • the void is formed by removing the sealing member. Therefore, in the optical device described in the above publication, the void is sealed and the electrical connection between the substrate and the signal processing circuit unit is performed separately. Therefore, the manufacturing cost of the infrared sensor increases.
  • the present disclosure has been made in view of the above problems, and an object thereof is to provide an infrared sensor and a method for manufacturing an infrared sensor that can suppress an increase in manufacturing cost.
  • the infrared sensor of the present disclosure includes a first semiconductor substrate, a second semiconductor substrate, a sealing frame, and a first connection portion.
  • the first semiconductor substrate includes a first main surface and an infrared detection element.
  • the infrared detection element is arranged on the first main surface.
  • the second semiconductor substrate includes a second main surface and a signal processing circuit. The second main surface faces the first main surface.
  • the signal processing circuit is configured to process the signal of the infrared detection element.
  • the sealing frame is connected to the first semiconductor substrate and the second semiconductor substrate.
  • the sealing frame surrounds the internal space with the first main surface, the infrared detection element, and the second main surface.
  • the first connection portion electrically connects the infrared detection element and the signal processing circuit.
  • the internal space is hermetically sealed by a first main surface, an infrared detection element, a second main surface and a sealing frame. Each of the sealing frame and the first connecting portion is sandwiched between the first main surface and the second main
  • the infrared sensor of the present disclosure it is possible to suppress an increase in the manufacturing cost of the infrared sensor.
  • FIG. 1 It is a perspective view which shows typically the other manufacturing method of the infrared sensor which concerns on Embodiment 1.
  • FIG. It is a circuit diagram which shows schematic structure of the infrared sensor which concerns on Embodiment 1.
  • FIG. It is a circuit diagram which shows schematic structure of the 1st semiconductor substrate which concerns on Embodiment 1.
  • FIG. It is a circuit diagram which shows schematic structure of the voltage adjustment circuit of the 1st semiconductor substrate which concerns on Embodiment 1.
  • FIG. It is sectional drawing which shows schematic the structure of the infrared sensor which concerns on Embodiment 3.
  • FIG. 4 It is sectional drawing which shows schematic the structure of the infrared sensor which concerns on Embodiment 4.
  • FIG. It is sectional drawing which shows schematic the structure of the infrared sensor which concerns on Embodiment 5. It is sectional drawing which shows schematic the structure of the infrared sensor which concerns on Embodiment 6. It is sectional drawing which shows schematic the structure of the infrared sensor which concerns on Embodiment 6.
  • FIG. 1 is a cross-sectional view taken along the line I-I of FIG.
  • the infrared sensor 100 is an infrared sensor for detecting an infrared IR incident on the infrared sensor 100.
  • the infrared sensor 100 according to this embodiment is a thermal infrared sensor.
  • the infrared sensor 100 includes a first semiconductor substrate 1, a second semiconductor substrate 2, a sealing frame 3, and a first connection portion 4.
  • the first semiconductor substrate 1 and the second semiconductor substrate 2 are overlapped with each other at intervals.
  • Each of the sealing frame 3 and the first connecting portion 4 is sandwiched between the first semiconductor substrate 1 and the second semiconductor substrate 2.
  • the Z-axis direction is a direction along the direction in which the first semiconductor substrate 1 and the second semiconductor substrate 2 are overlapped.
  • the Z-axis positive direction is a direction from the first semiconductor substrate 1 to the second semiconductor substrate 2 along the Z-axis direction.
  • the Z-axis negative direction is a direction from the second semiconductor substrate 2 toward the first semiconductor substrate 1 along the Z-axis direction.
  • the X-axis direction is orthogonal to the Z-axis direction and is a direction along the direction in which the first semiconductor substrate 1 extends.
  • the Y-axis direction is a direction orthogonal to each of the X-axis direction and the Z-axis direction.
  • the in-plane direction of the first semiconductor substrate 1 is a direction along the X-axis direction and the Y-axis direction.
  • the infrared IR is incident on the infrared sensor 100 along the negative direction of the Z axis.
  • the infrared sensor 100 is configured to detect infrared IR incident on the infrared sensor 100 along the negative direction of the Z axis.
  • the fact that the infrared IR is incident on the infrared sensor 100 along a certain direction means that the infrared IR having a main component along the direction is incident on the infrared sensor 100. Therefore, the infrared IR may have a component along a direction other than the direction concerned.
  • the first semiconductor substrate 1 includes a first main surface 1a, a first back surface 1b, an infrared detection element 11, and a control circuit 12.
  • the first semiconductor substrate 1 may include a plurality of infrared detection elements 11.
  • the first semiconductor substrate 1 includes a plurality of infrared detection elements 11.
  • the first main surface 1a projects outward from the sealing frame 3 along the in-plane direction (X-axis direction and Y-axis direction) of the first semiconductor substrate 1.
  • the first main surface 1a has a flat surface.
  • the first back surface 1b faces the first main surface 1a. Therefore, the first back surface 1b extends along the in-plane direction (X-axis direction and Y-axis direction) of the first main surface 1a on the side opposite to the second semiconductor substrate 2 with respect to the first main surface 1a. is doing.
  • the infrared detection element 11 is arranged on the first main surface 1a.
  • the infrared detection element 11 is configured to generate a detection signal when the infrared IR is incident on the infrared detection element 11.
  • the first semiconductor substrate 1 is configured as an infrared sensor substrate.
  • the infrared detection element 11 is an element using MEMS (Micro Electro Mechanical Systems) technology such as a diode, a resistance bolometer, a thin film strong dielectric, and a thermoelectric element.
  • MEMS Micro Electro Mechanical Systems
  • the infrared IR is incident on the infrared detection element 11 through the second semiconductor substrate 2 along the negative direction of the Z axis. Therefore, the infrared detection element 11 is arranged so as to face the second semiconductor substrate 2.
  • the infrared sensor 100 is configured to detect infrared IR incident on the infrared detection element 11 through the second semiconductor substrate 2. As will be described later, the infrared sensor 100 may be configured to detect the infrared IR incident on the infrared detection element 11 through the first back surface 1b of the first semiconductor substrate 1.
  • the pixel PX is configured with the two infrared detection elements 11 as one unit.
  • the plurality of pixels PX form a pixel array PXA.
  • the control circuit 12 is configured to control a plurality of infrared detection elements 11.
  • the control circuit 12 is configured to control a plurality of pixels PX. The detailed configuration and operation of the pixel PX and the control circuit 12 will be described later.
  • the first semiconductor substrate 1 may further include support legs (not shown).
  • the support legs are arranged on the first main surface 1a.
  • the infrared detection element 11 may be hollowly held above the first main surface 1a by the support legs. That is, the infrared detection element 11 may be arranged away from the first main surface 1a by the support legs.
  • the second semiconductor substrate 2 extends along the in-plane direction (X-axis direction and Y-axis direction) of the first main surface 1a.
  • the second semiconductor substrate 2 is arranged away from the first semiconductor substrate 1.
  • the second semiconductor substrate 2 faces the first semiconductor substrate 1.
  • the second semiconductor substrate 2 faces parallel to the first semiconductor substrate 1.
  • the distance between the first semiconductor substrate 1 and the second semiconductor substrate 2 along the Z-axis direction is the same as the dimensions of the sealing frame 3 and the first connection portion 4 along the Z-axis direction.
  • the second semiconductor substrate 2 includes a second main surface 2a, a second back surface 2b, and a signal processing circuit 21.
  • the second main surface 2a faces the first main surface 1a.
  • the second main surface 2a is separated from the first main surface 1a and faces the first main surface 1a.
  • the second main surface 2a projects outward from the sealing frame 3 along the in-plane direction (X-axis direction and Y-axis direction) of the first main surface 1a.
  • the second back surface 2b faces the second main surface 2a. Therefore, the second back surface 2b extends along the in-plane direction (X-axis direction and Y-axis direction) of the second main surface 2a on the side opposite to the first semiconductor substrate 1 with respect to the second main surface 2a. is doing.
  • the signal processing circuit 21 is configured to process the signal of the infrared detection element 11. Specifically, the signal processing circuit 21 is configured to process the detection signal transmitted from the infrared detection element 11. In the present embodiment, the signal processing circuit 21 is configured to process the detection signals transmitted from each of the plurality of infrared detection elements 11. As a result, the second semiconductor substrate 2 is configured as a signal processing circuit board.
  • the signal processing circuit 21 includes, for example, a read circuit, an amplifier, a sample hold, an analog / digital converter, a digital signal processing circuit, and the like.
  • the read circuit is configured to read output signals transmitted from each of the plurality of infrared detection elements 11.
  • the amplifier is configured to amplify the signal transmitted from each of the plurality of infrared detection elements 11. The detailed configuration and operation of the signal processing circuit 21 will be described later.
  • the second semiconductor substrate 2 includes a second substrate portion 22 and a second infrared ray transmitting portion IT2.
  • the second substrate portion 22 and the second infrared ray transmitting portion IT2 are configured to transmit infrared IR.
  • the second infrared ray transmitting portion IT2 is configured to transmit infrared rays IR more than the second substrate portion 22.
  • the second infrared transmission unit IT2 faces the infrared detection element 11.
  • the second infrared ray transmitting portion IT2 has, for example, a resistivity of 1 ⁇ ⁇ cm or more.
  • the absorption of infrared IR by the second infrared transmitting portion IT2 has a correlation with the resistivity of the second infrared transmitting portion IT2. Therefore, the higher the resistivity of the second infrared transmitting portion IT2, the more the infrared IR is not absorbed by the second infrared transmitting portion IT2. Therefore, when the resistivity of the second infrared ray transmitting portion IT2 is, for example, 1 ⁇ ⁇ cm or more, the infrared IR wavelength is suppressed from being absorbed by the second semiconductor substrate 2.
  • the sealing frame 3 is connected to the first semiconductor substrate 1 and the second semiconductor substrate 2.
  • the sealing frame 3 surrounds the internal space IS with the first main surface 1a, the infrared detection element 11, and the second main surface 2a.
  • the internal space IS is sealed in a sealed state by the first main surface 1a, the infrared detection element 11, the second main surface 2a, and the sealing frame 3.
  • the internal space IS is sandwiched along the Z-axis direction by the first main surface 1a, the infrared detection element 11, and the second main surface 2a.
  • Each of the infrared detection element 11 and the second infrared transmission unit IT2 faces the internal space IS.
  • the first connection portion 4, the control circuit 12, and the signal processing circuit 21 are arranged in an area outside the internal space IS.
  • the internal space IS is surrounded around the Z axis by the sealing frame 3.
  • the internal space IS is insulated.
  • the internal space IS is sealed in a vacuum state.
  • the internal space IS does not have to be sealed in a complete vacuum state.
  • the sealing frame 3 has a first semiconductor substrate 1 and a second semiconductor substrate along the direction in which the first semiconductor substrate 1 and the second semiconductor substrate 2 are overlapped (Z-axis direction). It is sandwiched between two.
  • the first end of the sealing frame 3 in the Z-axis direction is in contact with the first main surface 1a.
  • the second end of the sealing frame 3 in the Z-axis direction is in contact with the second main surface 2a.
  • the sealing frame 3 supports the first semiconductor substrate 1 and the second semiconductor substrate 2 along the Z-axis direction. Therefore, the sealing frame 3 mechanically connects the first semiconductor substrate 1 and the second semiconductor substrate 2.
  • the sealing frame 3 does not electrically connect the first semiconductor substrate 1 and the second semiconductor substrate 2.
  • the material of the sealing frame 3 has conductivity.
  • the material of the sealing frame 3 is, for example, metal.
  • the shape of the sealing frame 3 is annular.
  • the sealing frame 3 has, for example, a hollow prismatic shape. The shape and dimensions of the sealing frame 3 may be appropriately determined as long as they surround the infrared detection element 11.
  • the sealing frame 3 may further surround the control circuit 12, for example.
  • the first connection portion 4 electrically connects the first semiconductor substrate 1 and the second semiconductor substrate 2. Specifically, the first connection unit 4 electrically connects the infrared detection element 11 and the signal processing circuit 21.
  • the material of the first connecting portion 4 has conductivity.
  • the first connection portion 4 is configured as, for example, a bump.
  • the first connection portion 4 is sandwiched between the first semiconductor substrate 1 and the second semiconductor substrate 2 along the direction in which the first semiconductor substrate 1 and the second semiconductor substrate 2 are overlapped (Z-axis direction). ..
  • the first end of the first connecting portion 4 in the Z-axis direction is in contact with the first main surface 1a.
  • the second end of the first connecting portion 4 in the Z-axis direction is in contact with the second main surface 2a. Therefore, the first connection portion 4 supports the first semiconductor substrate 1 and the second semiconductor substrate 2 along the Z-axis direction.
  • the first connection portion 4 mechanically connects the first semiconductor substrate 1 and the second semiconductor substrate 2.
  • Each of the sealing frame 3 and the first connecting portion 4 is sandwiched between the first main surface 1a and the second main surface 2a.
  • Each of the sealing frame 3 and the first connecting portion 4 has the same dimensions as each other along the direction in which the first semiconductor substrate 1 and the second semiconductor substrate 2 are overlapped (Z-axis direction).
  • the material of the first connection portion 4 is the same as the material of the sealing frame 3. Therefore, the melting point of the first connecting portion 4 is the same as the melting point of the sealing frame 3.
  • the infrared sensor 100 further includes a second connection portion 5.
  • the second connecting portion 5 is sandwiched between the first main surface 1a and the second main surface 2a.
  • the first end of the second connecting portion 5 in the Z-axis direction is in contact with the first main surface 1a.
  • the second end of the second connecting portion 5 in the Z-axis direction is in contact with the second main surface 2a. Therefore, the second connection portion 5 supports the first semiconductor substrate 1 and the second semiconductor substrate 2 along the Z-axis direction.
  • the second connection portion 5 mechanically connects the first semiconductor substrate 1 and the second semiconductor substrate 2.
  • the second connection portion 5 does not electrically connect the first semiconductor substrate 1 and the second semiconductor substrate 2.
  • the second connection portion 5 is configured as a dummy bump.
  • the second connecting portion 5 has a melting point higher than that of the first connecting portion 4 and the sealing frame 3.
  • the material of the first connecting portion 4 and the sealing frame 3 is indium (In) or an indium alloy
  • the material of the second connecting portion 5 is nickel (Ni) or copper (Cu).
  • the infrared sensor 100 further includes an antireflection film 6.
  • the antireflection film 6 is arranged on the side opposite to the first semiconductor substrate 1 with respect to the second main surface 2a.
  • the antireflection film 6 covers the second back surface 2b.
  • the antireflection film 6 overlaps the infrared detection element 11 along the Z-axis direction. Therefore, the infrared IR enters the infrared detection element 11 through the antireflection film 6.
  • the antireflection film 6 is configured to prevent the reflection of infrared IR. In this embodiment, the antireflection film 6 does not have to completely prevent the reflection of infrared IR.
  • the antireflection film 6 may be configured to suppress the reflection of the infrared IR incident on the antireflection film 6.
  • the antireflection film 6 is, for example, an antireflection coating (AR coating, AR: Anti Reflection) such as diamond-like carbon (DLC: Diamond Like Carbon) or zinc sulfide (ZnS: Zinc Sulfide).
  • AR coating AR coating, AR: Anti Reflection
  • DLC Diamond Like Carbon
  • ZnS Zinc Sulfide
  • the first connection portion 4 includes a plurality of first connection portions 41.
  • Each of the plurality of first connection portions 41 electrically connects the first semiconductor substrate 1 and the second semiconductor substrate 2.
  • Each of the plurality of first connecting portions 41 has, for example, a cylindrical shape.
  • Each of the plurality of first connecting portions 41 may have the same outer diameter as each other.
  • the second connection portion 5 includes a plurality of second connection portions 51.
  • Each of the plurality of second connection portions 51 does not electrically connect the first semiconductor substrate 1 and the second semiconductor substrate 2.
  • Each of the plurality of second connecting portions 51 has, for example, a cylindrical shape.
  • Each of the plurality of second connecting portions 51 may have the same outer diameter as each other.
  • the second infrared transmission unit IT2 overlaps the infrared detection element 11 along the direction (Z-axis direction) in which the first semiconductor substrate 1 and the second semiconductor substrate 2 are overlapped.
  • the control circuit 12 and the signal processing circuit 21 do not overlap the infrared detection element 11 along the direction in which the first semiconductor substrate 1 and the second semiconductor substrate 2 are overlapped (Z-axis direction).
  • the signal processing circuit 21 is sandwiched between the first connection portion 4 and the second connection portion 5 along the Y-axis direction.
  • the in-plane direction (X-axis direction and Y-axis direction) of the first semiconductor substrate 1 is the in-plane direction (X-axis direction and Y-axis direction) of the second semiconductor substrate 2. It may be larger than the size of.
  • the control circuit 12 is arranged so as to overlap with the second semiconductor substrate 2 along the Z-axis direction.
  • the control circuit 12 may be arranged so as not to overlap with the second semiconductor substrate 2 along the Z-axis direction.
  • the infrared sensor 100 is shown in an appropriately simplified manner.
  • FIG. 4 is a cross-sectional view taken along the line IV-IV of FIG.
  • control circuit 12 As shown in FIG. 4, the control circuit 12 according to the modified example of the first embodiment faces the second main surface 2a. Specifically, the control circuit 12 faces the signal processing circuit 21. The control circuit 12 overlaps the signal processing circuit 21 along the Z-axis direction.
  • the control circuit 12 includes a first control circuit unit 12a and a second control circuit unit 12b.
  • the first control circuit unit 12a and the second control circuit unit 12b are electrically connected by wiring (not shown).
  • the first control circuit unit 12a and the signal processing circuit 21 are sandwiched between the first connection unit 4 and the second connection unit 5 along the Y-axis direction. As shown in FIGS. 5 and 4, the first control circuit unit 12a faces the signal processing circuit 21.
  • the dimensions of the first semiconductor substrate 1 along the X-axis direction and the Y-axis direction are along the X-axis direction and the Y-axis direction of the second semiconductor substrate 2, respectively. It may be the same as the dimensions.
  • the infrared sensor 100 is shown in an appropriately simplified manner.
  • the method for manufacturing the infrared sensor 100 includes a step S101 to be prepared and a step S102 to be electrically connected.
  • a first semiconductor substrate 1, a second semiconductor substrate 2, a sealing frame 3 and a first connection portion 4 are prepared.
  • the second connection portion 5 is further prepared.
  • the first semiconductor substrate 1 and the second semiconductor substrate 2 are specifically prepared according to the following process.
  • the pixel array PXA (see FIG. 1) and the control circuit 12 are formed by using the wafer process for the silicon (Si) substrate to be the first semiconductor substrate 1.
  • a metallize pattern is formed in each of the region where the sealing frame 3 of the silicon substrate to be the first semiconductor substrate 1 is arranged and the region where the sealing frame 3 of the silicon substrate to be the second semiconductor substrate 2 is arranged. To. The area where the sealing frame 3 is arranged is located outside the pixel array.
  • titanium (Ti) or chromium (Cr) and copper (Cu) are sequentially formed on the entire surface of the first main surface 1a of the first semiconductor substrate 1 by a sputtering method. After that, a resist pattern is formed by photolithography (lithography technology). Next, nickel (Ni) and gold (Au) are sequentially formed on the first main surface 1a by the electrolytic plating method. After that, the resist pattern is removed. The undercoat is removed. As a result, a metallize pattern is formed on the first semiconductor substrate 1.
  • a metallize pattern is formed in the same manner as in the first semiconductor substrate 1.
  • the second semiconductor substrate 2 may be manufactured in addition to the first semiconductor substrate 1.
  • the second semiconductor substrate 2 may be manufactured by a conventional general silicon wafer process.
  • silicon etching or the like is performed on each of the silicon substrate to be the first semiconductor substrate 1 and the silicon substrate to be the second semiconductor substrate 2 by the micromachining technology. As a result, the first semiconductor substrate 1 and the second semiconductor substrate 2 are manufactured.
  • each of the sealing frame 3 and the first connecting portion 4 is sandwiched between the first main surface 1a, the infrared detection element 11 and the second main surface 2a, so that the first main surface 1a, the infrared detection element 11, and the first 2
  • the internal space IS is surrounded by the main surface 2a and the sealing frame 3, and the internal space IS is sealed in a sealed state.
  • the second connecting portion 5 is sandwiched between the first main surface 1a and the second main surface 2a together with the sealing frame 3 and the first connecting portion 4.
  • the first end of the sealing frame 3 is joined to the first main surface 1a.
  • the first end of the first connecting portion 4 is joined to the first main surface 1a.
  • the second end of the sealing frame 3 is joined to the second main surface 2a.
  • the second end of the first connecting portion 4 is joined to the second main surface 2a.
  • the internal space IS is sealed.
  • the first semiconductor substrate 1 and the second semiconductor substrate 2 are connected to each other via the sealing frame 3, the first connecting portion 4, and the second connecting portion 5.
  • the first semiconductor substrate 1 and the second semiconductor substrate 2 are arranged apart by a dimension along the Z-axis direction of the sealing frame 3, the first connection portion 4, and the second connection portion 5.
  • the internal space IS is sealed in a sealed state by the first main surface 1a, the infrared detection element 11, the second main surface 2a, and the sealing frame 3 in a vacuum atmosphere. Specifically, in a vacuum atmosphere, the first main surface 1a and the second main surface 1a and the second main surface are held in a state where the temperature of the first semiconductor substrate 1 and the second semiconductor substrate 2 is maintained at a temperature equal to or higher than the melting point of the material of the sealing frame 3. The surface 2a is joined to the sealing frame 3.
  • the infrared detection element 11 and the signal processing circuit 21 are sandwiched by the first connection portion 4. And are electrically connected. Specifically, the first end of the first connection portion 4 is electrically connected to the infrared detection element 11 or a wiring (not shown) connected to the infrared detection element 11. The second end of the first connection unit 4 is electrically connected to a signal processing circuit 21 or a wiring (not shown) connected to the signal processing circuit 21.
  • the first wafer 10 to be the first semiconductor substrate 1 (see FIG. 1) and the second wafer 20 to be the second semiconductor substrate 2 (see FIG. 1) are used. May be good.
  • the first semiconductor substrate 1 (see FIG. 1) and the second semiconductor substrate 2 (see FIG. 1) may be manufactured by performing the processing in the wafer form.
  • FIG. 7 only one sealing frame 3, the first connecting portion 4 and the second connecting portion 5 are shown, but a plurality of sealing frames 3, the first connecting portion 4 and the second connecting portion 5 are shown. Is prepared.
  • the infrared sensor 100 is configured to convert the infrared IR absorbed by the infrared sensor 100 into heat.
  • the infrared detection element 11 is configured to convert the infrared IR absorbed by the infrared detection element 11 into heat.
  • the infrared sensor 100 is configured to convert a temperature change caused by the converted heat into an electric signal. Therefore, the infrared sensor 100 is configured to detect the infrared IR based on the temperature change of the infrared detection element 11.
  • the temperature change of the infrared detection element 11 due to the temperature change of the internal space IS is suppressed, and the sensitivity of the infrared sensor 100 is improved.
  • the infrared detection element 11 since the infrared detection element 11 faces the internal space IS, when the temperature of the internal space IS changes, the temperature of the infrared detection element 11 also changes.
  • the temperature of the interior space IS changes, for example, due to convection and heat conduction of the gas filled in the interior space IS.
  • the infrared sensor 100 When the internal space IS is sealed in a vacuum state, gas convection and heat conduction are suppressed. As a result, the temperature change of the infrared detection element 11 due to the temperature change of the internal space IS is suppressed. Therefore, the infrared sensor 100 according to the present embodiment has high sensitivity.
  • the first semiconductor substrate 1 includes a plurality of column signal lines 1C, a plurality of row signal lines 1L, and a plurality of pixels PX.
  • Each of the plurality of row signal lines 1C extends along the Y-axis direction (see FIG. 1).
  • a plurality of output terminals 4a are connected to one end of each of the plurality of column signal lines 1C.
  • Each of the plurality of output terminals 4a is connected to the second semiconductor substrate 2 by each of the plurality of first connection portions 41.
  • Each of the plurality of line signal lines 1L extends along the X-axis direction (see FIG. 1).
  • the plurality of pixels PX are arranged in a two-dimensional array along the Y-axis direction (see FIG. 1) and the X-axis direction (see FIG. 2). As a result, the pixel array PXA is formed.
  • Each of the plurality of pixels PX includes two infrared detection elements 11 connected to each other. One of the two infrared detection elements 11 is connected to one of the plurality of row signal lines 1C. The other of the two infrared detection elements 11 is connected to one row signal line 1L out of a plurality of row signal lines 1L.
  • the control circuit 12 includes a plurality of first switching elements S1, a plurality of first current sources P1, a first column selection circuit 106, a row selection circuit 107, and a voltage adjustment circuit 108.
  • Each of the plurality of first switching elements S1 is connected to each of the plurality of column signal lines 1C.
  • Each of the plurality of first current sources P1 is connected to each of the plurality of column signal lines 1C. Each of the plurality of first current sources P1 is connected to the column signal line 1C via the first switching element S1. Each of the plurality of first current sources P1 is connected to the plurality of pixels PX by the column signal line 1C.
  • the first row selection circuit 106 is configured to selectively connect each of the plurality of first current sources P1 to the infrared detection element 11 via the corresponding row signal line 1C.
  • the first row selection circuit 106 is configured to selectively connect each of the plurality of first current sources P1 to the corresponding infrared detection element 11 by the first switching element S1.
  • the row selection circuit 107 is configured to selectively apply a voltage to a plurality of infrared detection elements 11 by a plurality of row signal lines 1L.
  • the voltage adjusting circuit 108 is configured to apply a variable voltage to each of the two infrared detection elements 11 of the plurality of pixels PX via the plurality of row signal lines 1L.
  • the row selection circuit 107 and the voltage adjustment circuit 108 are configured as a first voltage source.
  • FIG. 10 is a circuit diagram in which the configuration of the voltage adjusting circuit 108 is illustrated in detail.
  • the voltage adjustment circuit 108 is shown on the right side of the paper with respect to the row selection circuit 107, but in FIG. 10, the voltage adjustment circuit 108 is shown on the left side of the paper with respect to the row selection circuit 107. There is.
  • the voltage adjusting circuit 108 includes a plurality of second switching elements S2, a plurality of first amplifiers A1, and a plurality of second amplifiers A2.
  • Each of the plurality of second switching elements S2, each of the plurality of first amplifiers A1, and each of the plurality of second amplifiers A2 are connected to each of the plurality of line signal lines 1L.
  • the plurality of second switching elements S2, the first amplifier A1, and the plurality of second amplifiers A2 are configured as a buffer circuit. The output voltage of the buffer circuit changes according to the voltage value input from the power supply of the pixel.
  • the first semiconductor substrate 1 has at least a means for applying a voltage to the pixel array PXA and allowing a current to flow through the pixel array PXA. That is, as shown in FIG. 8, the first semiconductor substrate 1 has a first current source P1, a first column selection circuit 106, a row selection circuit 107, and a means for applying a voltage to and passing a current to the pixel array PXA. It has a voltage adjusting circuit 108. A plurality of pixels PX arranged in a two-dimensional array can be selected one by one by the first column selection circuit 106 and the row selection circuit 107. A variable voltage may be applied to each of the two infrared detection elements 11 of the plurality of pixels PX by the row selection circuit 107 and the voltage adjustment circuit 108.
  • the second semiconductor substrate 2 includes a plurality of input terminals 4b, a plurality of third switching elements S3, a plurality of fourth switching elements S4, a plurality of second current sources P2, and a plurality of second semiconductor substrates 2. It includes an operational amplifier OA, a second column selection circuit 206, and a third amplifier A3.
  • Each of the plurality of input terminals 4b of the signal processing circuit 21 is connected to each of the plurality of output terminals 4a of the first semiconductor substrate 1 by the first connection portion 41.
  • Each of the plurality of third switching elements S3, each of the plurality of fourth switching elements S4, each of the plurality of second current sources P2, and each of the plurality of operational amplifiers OA are connected to each of the plurality of input terminals 4b, respectively. ing.
  • Each of the plurality of input terminals 4b is connected to the inverting input terminal of the operational amplifier OA.
  • Each of the plurality of input terminals 4b is connected to the non-inverting input terminal of the operational amplifier OA by the third switching element S3 and the second current source P2.
  • the plurality of second current sources P2 are two infrared detection elements of each of the plurality of pixels PX by the plurality of input terminals 4b, the plurality of first connection portions 41, the plurality of output terminals 4a, and the plurality of column signal lines 1C. It is connected to 11.
  • a bias voltage is applied to the non-inverting input terminal of the operational amplifier OA via the first external terminal 213.
  • the third switching element S3 connects or disconnects a plurality of input terminals 4b from the second power supply according to the control voltage input via the second external terminal 212.
  • the third switching element S3 is connected (on) when the infrared sensor 100 operates and takes an image.
  • the third external terminal 214 is connected to the outside.
  • the plurality of operational amplifiers OA are configured to operate as an integrating circuit.
  • the second column selection circuit 206 is configured to selectively send output signals from the plurality of operational amplifiers OA to the third amplifier A3 by the plurality of fourth switching elements S4.
  • the third amplifier A3 is configured to amplify the signal.
  • the third amplifier A3 is configured to finally output the amplified signal from the infrared sensor 100.
  • the plurality of pixels PX arranged in a two-dimensional array are one by the second column selection circuit 206 of the second semiconductor substrate 2 and the row selection circuit 107 of the first semiconductor substrate 1. Can be selected one by one.
  • the second current source P2 of the second semiconductor substrate 2 is connected to the infrared detection element 11.
  • the first current source P1 of the first semiconductor substrate 1 is not connected to the infrared detection element 11.
  • a variable voltage is applied to the infrared detection element 11 by the row selection circuit 107 and the voltage adjustment circuit 108.
  • the voltage across the second current source P2 connected to the infrared detection element 11 and the voltage across the second current source P2 connected to the input terminal 4b are input to the operational amplifier OA.
  • the third amplifier A3 finally outputs a signal obtained by subtracting the voltage drop distribution due to the horizontal wiring resistance.
  • the second semiconductor substrate 2 differentially amplifies and outputs the output signals of the plurality of infrared detection elements 11 input from the first semiconductor substrate 1 through the plurality of first connection portions 41 by the integration circuit of the operational amplifier OA. It is configured to do. By amplifying the output signals of the plurality of infrared detection elements 11 and converting the output signals into digital data by an analog / digital converter (not shown), a good output signal is finally output without being affected by the subsequent circuit. Can be done.
  • the second semiconductor substrate 2 may perform signal processing by a digital signal processing circuit (not shown) after converting the output signals of the plurality of infrared detection elements 11 into digital data by an analog / digital converter (not shown). Digital data has high noise immunity and is therefore suitable for arithmetic processing.
  • a digital signal processing circuit (not shown) is mounted on the second semiconductor substrate 2.
  • feedback may be provided to the second semiconductor substrate 2 of the infrared sensor 100 so that more optimum control can be performed by an output signal of a digital signal processing circuit (not shown).
  • the output signal of the digital signal processing circuit (not shown) may be converted into an analog voltage signal by a digital / analog converter (not shown) and then sent to the first semiconductor substrate 1 through the first connection portion 41.
  • a digital / analog converter (not shown) may be mounted on the first semiconductor substrate 1.
  • a digital / analog converter (not shown) mounted on the first semiconductor substrate 1 can transmit a signal as a digital signal.
  • each of the plurality of output terminals 4a connected to each of the plurality of row signal lines 1C of the first semiconductor substrate 1 is connected to the input terminal 4b of the second semiconductor substrate 2 by the first connection portion 41.
  • the circuit configurations of the first semiconductor substrate 1 and the second semiconductor substrate 2 are not limited to this, and may be appropriately selected depending on the application.
  • each of the plurality of output terminals 4a connected to each of the plurality of row signal lines 1L of the first semiconductor substrate 1 may be connected to the input terminal 4b of the second semiconductor substrate 2 by the first connection portion 41.
  • each of the sealing frame 3 and the first connecting portion 4 is sandwiched between the first main surface 1a and the second main surface 2a. ing. Therefore, each of the sealing frame 3 and the first connecting portion 4 can be sandwiched between the first main surface 1a and the second main surface 2a. Therefore, each of the sealing frame 3 and the first connecting portion 4 can be sandwiched together by the first main surface 1a and the second main surface 2a. Therefore, the sealing of the internal space IS and the electrical connection between the first semiconductor substrate 1 and the second semiconductor substrate 2 can be performed together. Therefore, it is possible to suppress an increase in the manufacturing cost of the infrared sensor 100.
  • the infrared sensor 100 further includes an antireflection film 6.
  • the antireflection film 6 is configured to prevent reflection of infrared IR. Therefore, it is possible to suppress the generation of stray light components due to the reflected light of the incident infrared IR, as compared with the case where the antireflection film 6 is not provided.
  • the stray light component is a component due to unnecessary scattering of infrared rays. Therefore, it is possible to prevent the sensitivity of the infrared sensor 100 from being lowered by the stray light component.
  • the second semiconductor substrate 2 includes a second substrate portion 22 and a second infrared ray transmitting portion IT2.
  • the second infrared ray transmitting portion IT2 is configured to transmit infrared rays IR more than the second substrate portion 22. Therefore, the intensity of the infrared IR incident on the infrared detection element 11 can be improved as compared with the case where the infrared IR is incident on the infrared detection element 11 through the second substrate portion 22. Therefore, the sensitivity of the infrared sensor 100 can be improved.
  • the infrared sensor 100 further includes a second connection portion 5. Therefore, the load applied to the sealing frame 3 and the first connecting portion 4 is higher than that in the case where only the sealing frame 3 and the first connecting portion 4 are sandwiched between the first main surface 1a and the second main surface 2a. Is dispersed. Therefore, even if a load is applied to the sealing frame 3 and the first connection portion 4, the first semiconductor substrate 1 and the second semiconductor substrate 2 are arranged so that the first semiconductor substrate 1 and the second semiconductor substrate 2 face each other in parallel. can do.
  • the infrared sensor 100 further includes a second connection portion 5. Therefore, the first main surface 1a and the second main surface 2a are stronger than when only the sealing frame 3 and the first connecting portion 4 are sandwiched between the first main surface 1a and the second main surface 2a. Can be connected to.
  • the second connecting portion 5 has a higher melting point than the first connecting portion 4. Therefore, the mechanical strength of the bond between the first semiconductor substrate 1 and the second semiconductor substrate 2 can be improved.
  • first semiconductor substrate 1 and the second semiconductor substrate 2 are joined by the sealing frame 3, the first connection portion 4, and the second connection portion 5 along the following process.
  • the sealing frame 3, the first connection portion 4, and the second connection portion 5 are arranged between the first semiconductor substrate 1 and the second semiconductor substrate 2.
  • the sealing frame 3 and the first connecting portion 4 are melted by being heated at a temperature higher than the melting point of the sealing frame 3 and the first connecting portion 4 and lower than the melting point of the second connecting portion 5.
  • the first semiconductor substrate 1 and the second semiconductor substrate 2 are separated by the sealing frame 3 and the first connection portion 4 while the first semiconductor substrate 1 and the second semiconductor substrate 2 are separated by the dimension of the second connection portion 5. It is mechanically and electrically connected.
  • the second connecting portion 5 does not melt. Therefore, it is possible to prevent the strength of the second connecting portion 5 from being lowered due to melting of the second connecting portion 5. Further, it is possible to prevent the parallelism (uniformity of spacing) between the first semiconductor substrate 1 and the second semiconductor substrate 2 from being lowered due to melting of the second connecting portion 5. Therefore, the mechanical strength of the first semiconductor substrate 1 and the second semiconductor substrate 2 can be improved. Further, it is possible to prevent the position of the second connecting portion 5 from being displaced due to the melting of the second connecting portion 5. Therefore, the first semiconductor substrate 1 and the second semiconductor substrate 2 can be joined to each other with high accuracy.
  • the material of the sealing frame 3 has conductivity. Therefore, the sealing frame 3 can be melted at a temperature at which the material of the first connecting portion 4 having conductivity is melted. Therefore, the sealing frame 3 and the first connecting portion 4 can be melted at the same temperature. Therefore, the manufacturing process can be simplified as compared with the case where the sealing frame 3 and the first connecting portion 4 are melted at different temperatures.
  • the material of the first connection portion 4 is the same as the material of the sealing frame 3. Therefore, the melting point of the first connecting portion 4 is the same as the melting point of the sealing frame 3. Therefore, the sealing frame 3 and the first connecting portion 4 can be melted at the same temperature. Therefore, the manufacturing process can be simplified as compared with the case where the sealing frame 3 and the first connecting portion 4 are melted at different temperatures.
  • the internal space IS is sealed in a vacuum state. Therefore, it is possible to suppress the occurrence of heat conduction and convection due to gas in the internal space IS as compared with the case where the pressure in the internal space IS is atmospheric pressure. Therefore, it is possible to suppress a decrease in the thermal resistance of the internal space IS. As a result, it is possible to prevent heat from escaping from the infrared detection element 11 to the internal space IS by heat conduction. Therefore, the sensitivity of the infrared sensor 100 can be improved.
  • the second connection portion 5 does not electrically connect the first semiconductor substrate 1 and the second semiconductor substrate 2. Therefore, the second connection portion 5 is not in contact with the electrode materials of the first semiconductor substrate 1 and the second semiconductor substrate 2. Therefore, it is possible to prevent the second connection portion 5 from diffusing into the electrode materials of the first semiconductor substrate 1 and the second semiconductor substrate 2.
  • the control circuit 12 faces the signal processing circuit 21. Therefore, the dimensions of the first semiconductor substrate 1 along the in-plane direction (X-axis direction and Y-axis direction) can be made smaller than when the control circuit 12 does not face the signal processing circuit 21. Therefore, the dimensions of the infrared sensor 100 along the X-axis direction and the Y-axis direction can be reduced.
  • the first main surface 1a, the infrared detection element 11 and the second main surface 2a have a sealing frame 3 and a first connection portion.
  • the internal space IS is surrounded by the first main surface 1a, the infrared detection element 11, the second main surface 2a, and the sealing frame 3, and the internal space IS is sealed in a sealed state.
  • the sealing frame 3 and the first connection portion 4 between the first main surface 1a, the infrared detection element 11 and the second main surface 2a, the infrared detection element 11 and the signal processing circuit 21 are sandwiched by the first connection portion 4. And are electrically connected.
  • the sealing of the internal space IS and the electrical connection between the first semiconductor substrate 1 and the second semiconductor substrate 2 can be performed at the same time. This makes it possible to simplify the manufacturing process of the infrared sensor 100. Therefore, it is possible to suppress an increase in the manufacturing cost of the infrared sensor 100.
  • the internal space IS is sealed in a vacuum atmosphere by the first main surface 1a, the infrared detection element 11, the second main surface 2a, and the sealing frame 3. Therefore, the internal space IS can be sealed in a vacuum state. Therefore, the sensitivity of the infrared sensor 100 can be improved.
  • the second connection portion 5 is further prepared.
  • the second connecting portion 5 is sandwiched between the first main surface 1a and the second main surface 2a together with the sealing frame 3 and the first connecting portion 4. Therefore, the load applied to the sealing frame 3 and the first connecting portion 4 is higher than that in the case where only the sealing frame 3 and the first connecting portion 4 are sandwiched between the first main surface 1a and the second main surface 2a. Is dispersed. Therefore, the first semiconductor substrate 1 and the second semiconductor substrate 2 can be arranged so that the first semiconductor substrate 1 and the second semiconductor substrate 2 face each other in parallel.
  • Embodiment 2 Next, the configuration of the infrared sensor 100 according to the second embodiment will be described with reference to FIG. Unless otherwise specified, the second embodiment has the same configuration, manufacturing method, and operation / effect as the above-mentioned modification of the first embodiment. Therefore, the same components as those of the modification of the first embodiment are designated by the same reference numerals, and the description thereof will not be repeated.
  • the second main surface 2a includes the second main surface portion P and the recess G.
  • the second main surface portion P and the recess G face the internal space IS.
  • the second main surface portion P is a flat surface.
  • the recess G is provided so as to be recessed from the second main surface portion P at a position facing the infrared detection element 11.
  • the recess G is recessed from the second main surface portion P along the direction in which the first semiconductor substrate 1 and the second semiconductor substrate 2 are overlapped (Z-axis direction) at a position facing the infrared detection element 11. It is provided as follows.
  • the recess G overlaps the infrared detection element 11 along the Z-axis direction.
  • the recess G is provided in the second infrared ray transmitting portion IT2.
  • the recess G is provided so as to be recessed from the second main surface portion P at a position facing the infrared detection element 11. Therefore, the volume of the internal space IS is larger than that when all of the second main surface 2a is flat. The larger the volume of the internal space IS, the more the temperature change of the internal space IS can be suppressed. Therefore, the sensitivity of the infrared sensor 100 can be improved.
  • the fluctuation of the degree of vacuum due to the temperature change of degassing from the first semiconductor substrate 1 and the second semiconductor substrate 2 and the like is smaller as the volume of the internal space IS is larger. Therefore, even when degassing enters the internal space IS, it is possible to suppress fluctuations in the degree of vacuum due to degassing.
  • Degassing is a gas released from the member.
  • the recess G is provided so as to be recessed from the second main surface portion P at a position facing the infrared detection element 11. Therefore, the thickness of the second semiconductor substrate 2 in the recess G is thinner than the thickness of the second semiconductor substrate 2 in the region where the recess G is not provided. That is, the second semiconductor substrate 2 is thinned in the recess G. Therefore, the second semiconductor substrate 2 has a high transmittance in the recess G. This makes it possible to improve the intensity of the infrared IR incident on the infrared detection element 11. Therefore, the sensitivity of the infrared sensor 100 can be improved.
  • Embodiment 3 Next, the configuration of the infrared sensor 100 according to the third embodiment will be described with reference to FIG. Unless otherwise specified, the third embodiment has the same configuration, manufacturing method, and action and effect as the above-mentioned modified example of the first embodiment. Therefore, the same components as those of the modification of the first embodiment are designated by the same reference numerals, and the description thereof will not be repeated.
  • the infrared IR is incident on the infrared detection element 11 through the first back surface 1b along the positive direction of the Z axis.
  • the infrared detection element 11 is configured to detect infrared IR incident on the infrared detection element 11 through the first back surface 1b along the Z-axis direction.
  • the first semiconductor substrate 1 includes a first substrate portion 13 and a first infrared ray transmitting portion IT1.
  • the first substrate portion 13 and the infrared transmitting portion are configured to transmit infrared IR.
  • the first infrared transmission unit IT1 is configured to transmit infrared IR more than the first substrate unit 13.
  • the first infrared transmission unit IT1 faces the infrared detection element 11.
  • the first infrared transmission unit IT1 is arranged so as to overlap the infrared detection element 11 in the Z-axis direction.
  • the first infrared ray transmitting portion IT1 has a resistivity of, for example, 1 ⁇ ⁇ cm or more.
  • the absorption of infrared IR by the first infrared transmitting unit IT1 has a correlation with the resistivity of the first infrared transmitting unit IT1. Therefore, the greater the resistivity of the first infrared transmitting portion IT1, the more the infrared IR is not absorbed by the first infrared transmitting portion IT1. Therefore, when the resistivity of the first infrared ray transmitting portion IT1 is, for example, 1 ⁇ ⁇ cm or more, it is suppressed that the infrared IR wavelength is absorbed by the first semiconductor substrate 1.
  • the configuration of the first infrared ray transmitting portion IT1 may be the same as the configuration of the second infrared ray transmitting portion IT2 except for the position where the first infrared ray transmitting portion IT1 is arranged.
  • the first semiconductor substrate 1 includes a first substrate portion 13 and a first infrared transmissive portion IT1.
  • the first infrared transmission unit IT1 is configured to transmit infrared IR more than the first substrate unit 13. Therefore, the intensity of the infrared IR incident on the infrared detection element 11 can be improved as compared with the case where the infrared IR is incident on the infrared detection element 11 through the first substrate portion 13. Therefore, the sensitivity of the infrared sensor 100 can be improved.
  • the first infrared transmission unit IT1 is arranged so as to overlap the infrared detection element 11 in the Z-axis direction. Therefore, even when the infrared IR is incident on the first semiconductor substrate 1 from the first back surface 1b side of the first semiconductor substrate 1, the infrared IR is incident on the infrared detection element 11 through the first infrared transmitting portion IT1. do. Therefore, even when the infrared IR is incident on the first semiconductor substrate 1 from the first back surface 1b side, the infrared detection element 11 can be detected.
  • Embodiment 4 the configuration of the infrared sensor 100 according to the fourth embodiment will be described with reference to FIG. Unless otherwise specified, the fourth embodiment has the same configuration, manufacturing method, and action and effect as those of the third embodiment. Therefore, the same components as those in the third embodiment are designated by the same reference numerals, and the description thereof will not be repeated.
  • the second main surface 2a includes the second main surface portion P and the recess G.
  • the second main surface portion P and the recess G face the internal space IS.
  • the second main surface portion P is a flat surface.
  • the recess G is provided so as to be recessed from the second main surface portion P at a position facing the infrared detection element 11.
  • the recess G is recessed from the second main surface portion P along the direction in which the first semiconductor substrate 1 and the second semiconductor substrate 2 are overlapped (Z-axis direction) at a position facing the infrared detection element 11. It is provided as follows.
  • the recess G overlaps the infrared detection element 11 along the Z-axis direction.
  • the recess G may at least partially overlap the infrared detection element 11 along the Z-axis direction.
  • the recess G is provided so as to be recessed from the second main surface portion P at a position facing the infrared detection element 11. Therefore, the sensitivity of the infrared sensor 100 can be improved.
  • the sensitivity of the infrared sensor 100 can be improved.
  • Embodiment 5 the configuration of the infrared sensor 100 according to the fifth embodiment will be described with reference to FIG. Unless otherwise specified, the fifth embodiment has the same configuration, manufacturing method, and action and effect as those of the third embodiment. Therefore, the same components as those in the third embodiment are designated by the same reference numerals, and the description thereof will not be repeated.
  • the infrared sensor 100 further includes an antireflection film 6.
  • the antireflection film 6 is arranged on the side opposite to the second semiconductor substrate 2 with respect to the first main surface 1a.
  • the antireflection film 6 covers the first back surface 1b.
  • the antireflection film 6 is configured to prevent reflection of infrared IR.
  • the antireflection film 6 may have the same configuration as that of the antireflection film 6 described in the first embodiment, except for the position where the antireflection film 6 is arranged.
  • the infrared sensor 100 further includes an antireflection film 6.
  • the antireflection film 6 is arranged on the side opposite to the second main surface 2a with respect to the first main surface 1a. Therefore, the antireflection film 6 covers the first back surface 1b. Therefore, even when the infrared IR is incident on the infrared detection element 11 from the first back surface 1b side of the first semiconductor substrate 1, it is possible to suppress the generation of stray light components due to the reflection of the infrared IR.
  • the infrared IR scattered in the first semiconductor substrate 1 is incident on the infrared detection element 11. Further, even when the infrared IR is incident on the infrared detection element 11 from the first back surface 1b side of the first semiconductor substrate 1, the sensitivity of the infrared sensor 100 can be improved.
  • FIG. 15 is a cross-sectional view taken along the line XV-XV of FIG.
  • the sixth embodiment has the same configuration, manufacturing method, and action and effect as the above-mentioned modified example of the first embodiment. Therefore, the same components as those of the modification of the first embodiment are designated by the same reference numerals, and the description thereof will not be repeated.
  • the second connection portion 5 has an outer diameter different from that of the first connection portion 4.
  • the second connecting portion 5 has an outer diameter larger than that of the first connecting portion 4.
  • each of the plurality of second connection portions 51 of the second connection portion 5 has an outer diameter different from that of each of the plurality of first connection portions 4 of the first connection portion 4. ..
  • the second connection portion 51 has a larger outer diameter than the first connection portion 41.
  • the outer diameter of the second connection portion 5 may be larger than the outer diameter of the first connection portion 4.
  • the distribution of the load applied to the first connection portion 4 and the second connection portion 5 when the first connection portion 4 is joined to the first semiconductor substrate 1 and the second semiconductor substrate 2 is adjusted.
  • the outer diameter of the second connection portion 5 is larger than the outer diameter of the first connection portion 4, but the outer diameter of the second connection portion 5 is smaller than the outer diameter of the first connection portion 4. May be good.
  • the number of the plurality of second connection portions 51 of the second connection portion 5 may be different from the number of the plurality of first connection portions 41 of the first connection portion 4. In the present embodiment, the number of the plurality of second connection portions 51 is smaller than the number of the plurality of first connection portions 41.
  • the number of the second connection portions 51 may be larger than the number of the first connection portions 41.
  • the load applied to the first connecting portion 4 is distributed to the second connecting portion 5.
  • the number of the plurality of second connection portions 51 is smaller than the number of the plurality of first connection portions 41, but the number of the plurality of second connection portions 51 is the number of the plurality of first connection portions 41. May be more than.
  • the second connecting portion 5 has an outer diameter different from that of the first connecting portion 4. Therefore, the outer diameter of the second connecting portion 5 can be adjusted according to the volume of the internal space IS, the outer diameter of the first connecting portion 4, the number of the plurality of first connecting portions 41 (see FIG. 16), and the like. can. Thereby, when the first semiconductor substrate 1 and the second semiconductor substrate 2 are joined, the distribution of the load applied to the sealing frame 3, the first connecting portion 4 and the second connecting portion 5 can be adjusted. Therefore, the first semiconductor substrate 1 and the second semiconductor substrate 2 can be joined with high accuracy.
  • the number of the plurality of second connection portions 51 is different from the number of the plurality of first connection portions 41. Therefore, the number of the plurality of second connection portions 51 can be adjusted according to the volume of the internal space IS, the outer diameter of the first connection portion 4, the number of the plurality of first connection portions 41, and the like. It is possible to adjust the distribution of the load applied to the sealing frame 3, the first connecting portion 4, and the second connecting portion 5 when the first semiconductor substrate 1 (see FIG. 15) and the second semiconductor substrate 2 are joined. can. Therefore, the first semiconductor substrate 1 (see FIG. 15) and the second semiconductor substrate 2 can be joined with high accuracy.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

赤外線センサ（１００）は、第１半導体基板（１）と、第２半導体基板（２）と、封止枠（３）と、第１接続部（４）とを備えている。第１半導体基板（１）は、第１主面（１ａ）と、赤外線検出素子（１１）とを含んでいる。第２半導体基板（２）は、第２主面（２ａ）と、信号処理回路（２１）とを含んでいる。封止枠（３）は、第１主面（１ａ）、赤外線検出素子（１１）および第２主面（２ａ）とで内部空間（ＩＳ）を取り囲んでいる。第１接続部（４）は、赤外線検出素子（１１）と信号処理回路（２１）とを電気的に接続している。内部空間（ＩＳ）は、第１主面（１ａ）、赤外線検出素子（１１）、第２主面（２ａ）および封止枠（３）によって密封状態に封止されている。封止枠（３）および第１接続部（４）の各々は、第１主面（１ａ）と第２主面（２ａ）とに挟み込まれている。

Description

赤外線センサおよび赤外線センサの製造方法
　本開示は、赤外線センサおよび赤外線センサの製造方法に関するものである。
　赤外線センサは、量子型（冷却型）および熱型（非冷却型）に大別される。熱型赤外線センサは、赤外線吸収体によって吸収された赤外線を熱に変換する。熱型赤外線センサは、変換された熱によって生じる温度変化を電気信号に変換する。赤外線による温度変化は、熱型赤外線センサの赤外線検知部において生じる。赤外線検知部が熱型赤外線センサの基板から熱的に隔離された断熱構造によって赤外線検知部が入射した赤外線を吸収することにより生じる赤外線検知部の温度変化が大きくなる。さらに、赤外線検知部は、断熱構造の真空にされた内部空間内に保持されていてもよい。これにより、内部空間内の気体による熱伝導および気体の対流によって断熱構造の熱抵抗が低下することが抑制されるため、断熱性がさらに高くなる。
　また、赤外線センサ基板と信号処理回路基板とが向かい合うように配置された赤外線センサが知られている。断熱構造は、赤外線センサ基板と信号処理回路基板との間に設けられている。断熱構造の内部空間は、密封状態に封止されることで断熱されるように構成されている。赤外線センサ基板は、赤外線検出素子を含む複数の画素によって構成された画素アレイを備えている。信号処理回路基板は、各赤外線検出素子からの出力信号を処理する信号処理回路を備えている。信号処理回路は、例えば、アナログ／デジタル変換回路などである。
　上記の構造を備えた赤外線センサとして、例えば、国際公開第２００６／０９５８３４号（特許文献１）に記載された光デバイス（赤外線センサ）がある。上記公報に記載された光デバイスでは、光電変換部（赤外線検出素子）は、密封状態に封止された空隙（内部空間）に面している。空隙は、光電変換部が形成された基板（第１半導体基板）の第１主面、光電変換部、信号回路処理部（第２半導体基板）の第２主面、封止部材、接続配線（第１接続部）によって密封状態に封止されている。
国際公開第２００６／０９５８３４号
　上記公報に記載された光デバイスでは、基板と信号処理回路部とが接続配線によって電気的に接続された後に、基板、信号処理回路部および接続配線が封止部材によって密封状態に封止される。空隙は、封止部材が除去されることで形成される。このため、上記公報に記載された光デバイスでは、空隙の封止と、基板と信号処理回路部との電気的な接続とが別々に行われる。したがって、赤外線センサの製造コストが増加する。
　本開示は上記課題に鑑みてなされたものであり、その目的は、製造コストの増加を抑制することができる赤外線センサおよび赤外線センサの製造方法を提供することである。
　本開示の赤外線センサは、第１半導体基板と、第２半導体基板と、封止枠と、第１接続部とを備えている。第１半導体基板は、第１主面と、赤外線検出素子とを含んでいる。赤外線検出素子は、第１主面に配置されている。第２半導体基板は、第２主面と、信号処理回路とを含んでいる。第２主面は、第１主面に向かい合っている。信号処理回路は、赤外線検出素子の信号を処理するように構成されている。封止枠は、第１半導体基板と第２半導体基板とに接続されている。封止枠は、第１主面、赤外線検出素子および第２主面とで内部空間を取り囲んでいる。第１接続部は、赤外線検出素子と信号処理回路とを電気的に接続している。内部空間は、第１主面、赤外線検出素子、第２主面および封止枠によって密封状態に封止されている。封止枠および第１接続部の各々は、第１主面と第２主面とに挟み込まれている。
　本開示の赤外線センサによれば、赤外線センサの製造コストの増加を抑制することができる。
実施の形態１に係る赤外線センサの構成を概略的に示す断面図である。 実施の形態１に係る赤外線センサの構成を概略的に示す上面図である。 実施の形態１に係る赤外線センサの構成を概略的に示す斜視図である。 実施の形態１の変形例に係る赤外線センサの構成を概略的に示す断面図である。 実施の形態１の変形例に係る赤外線センサの構成を概略的に示す上面図である。 実施の形態１の変形例に係る赤外線センサの構成を概略的に示す斜視図である。 実施の形態１に係る赤外線センサの他の製造方法を概略的に示す斜視図である。 実施の形態１に係る赤外線センサの構成を概略的に示す回路図である。 実施の形態１に係る第１半導体基板の構成を概略的に示す回路図である。 実施の形態１に係る第１半導体基板の電圧調整回路の構成を概略的に示す回路図である。 実施の形態２に係る赤外線センサの構成を概略的に示す断面図である。 実施の形態３に係る赤外線センサの構成を概略的に示す断面図である。 実施の形態４に係る赤外線センサの構成を概略的に示す断面図である。 実施の形態５に係る赤外線センサの構成を概略的に示す断面図である。 実施の形態６に係る赤外線センサの構成を概略的に示す断面図である。 実施の形態６に係る赤外線センサの構成を概略的に示す断面図である。
　以下、実施の形態について図に基づいて説明する。なお、以下では、同一または相当する部分に同一の符号を付すものとし、重複する説明は繰り返さない。
　実施の形態１．
　図１および図２を用いて、実施の形態１に係る赤外線センサ１００の構成を説明する。図１は、図２のＩ－Ｉ線に沿った断面図である。
　赤外線センサ１００は、赤外線センサ１００に入射した赤外線ＩＲを検出するための赤外線センサである。本実施の形態に係る赤外線センサ１００は、熱型赤外線センサである。
　図１に示されるように、赤外線センサ１００は、第１半導体基板１と、第２半導体基板２と、封止枠３と、第１接続部４とを含んでいる。第１半導体基板１と第２半導体基板２とは、間隔を空けて重ねられている。封止枠３および第１接続部４の各々は、第１半導体基板１と第２半導体基板２とに挟み込まれている。
　本実施の形態において、Ｚ軸方向は、第１半導体基板１と第２半導体基板２とが重ねられた方向に沿った方向である。Ｚ軸正方向は、Ｚ軸方向に沿って第１半導体基板１から第２半導体基板２に向かう方向である。Ｚ軸負方向は、Ｚ軸方向に沿って第２半導体基板２から第１半導体基板１に向かう方向である。Ｘ軸方向は、Ｚ軸方向に直交しかつ第１半導体基板１が延在する方向に沿った方向である。Ｙ軸方向は、Ｘ軸方向およびＺ軸方向の各々に直交する方向である。第１半導体基板１の面内方向は、Ｘ軸方向およびＹ軸方向に沿った方向である。
　本実施の形態において、赤外線ＩＲは、Ｚ軸負方向に沿って赤外線センサ１００に入射する。赤外線センサ１００は、Ｚ軸負方向に沿って赤外線センサ１００に入射した赤外線ＩＲを検出するように構成されている。なお、本実施の形態において、ある方向に沿って赤外線ＩＲが赤外線センサ１００に入射するとは、当該方向に沿った主成分を有する赤外線ＩＲが赤外線センサ１００に入射することを意味する。このため、赤外線ＩＲは、当該方向とは他の方向に沿った成分を有していてもよい。
　第１半導体基板１は、第１主面１ａと、第１裏面１ｂと、赤外線検出素子１１と、制御回路１２とを含んでいる。第１半導体基板１は、複数の赤外線検出素子１１を含んでいてもよい。本実施の形態において、第１半導体基板１は、複数の赤外線検出素子１１を含んでいる。
　第１主面１ａは、第１半導体基板１の面内方向（Ｘ軸方向およびＹ軸方向）に沿って封止枠３よりも外側に張り出している。第１主面１ａは、平坦な面を有している。第１裏面１ｂは、第１主面１ａに対向している。このため、第１裏面１ｂは、第１主面１ａに対して第２半導体基板２とは反対側で第１主面１ａの面内方向（Ｘ軸方向およびＹ軸方向）に沿って延在している。
　赤外線検出素子１１は、第１主面１ａに配置されている。赤外線検出素子１１は、赤外線ＩＲが赤外線検出素子１１に入射した際に検出信号を発生するように構成されている。これにより、第１半導体基板１は、赤外線センサ基板として構成されている。赤外線検出素子１１は、例えば、ダイオード、抵抗ボロメータ、薄膜強誘電体、熱電素子等のＭＥＭＳ（Micro　Electro　Mechanical　Systems）技術が利用された素子である。
　本実施の形態において、赤外線ＩＲは、Ｚ軸負方向に沿って第２半導体基板２を通って赤外線検出素子１１に入射する。このため、赤外線検出素子１１は、第２半導体基板２に向かい合うように配置されている。赤外線センサ１００は、第２半導体基板２を通って赤外線検出素子１１に入射した赤外線ＩＲを検出するように構成されている。なお、後述されるように、赤外線センサ１００は、第１半導体基板１の第１裏面１ｂを通って赤外線検出素子１１に入射する赤外線ＩＲを検出するように構成されていてもよい。
　本実施の形態において、２つの赤外線検出素子１１を１つの単位として画素ＰＸが構成されている。複数の画素ＰＸは、画素アレイＰＸＡを構成している。制御回路１２は、複数の赤外線検出素子１１を制御するように構成されている。制御回路１２は、複数の画素ＰＸを制御するように構成されている。なお、画素ＰＸおよび制御回路１２の詳細な構成および動作は、後述される。
　第１半導体基板１は、図示されない支持脚をさらに含んでいてもよい。支持脚は、第１主面１ａ上に配置されている。赤外線検出素子１１は、支持脚によって第１主面１ａの上方に中空保持されてもよい。すなわち、赤外線検出素子１１は、支持脚によって第１主面１ａから離れて配置されていてもよい。
　第２半導体基板２は、第１主面１ａの面内方向（Ｘ軸方向およびＹ軸方向）に沿って延在している。第２半導体基板２は、第１半導体基板１から離れて配置されている。第２半導体基板２は、第１半導体基板１に向かい合っている。第２半導体基板２は、第１半導体基板１に平行に向かい合っている。第１半導体基板１と第２半導体基板２とのＺ軸方向に沿った距離は、Ｚ軸方向に沿った封止枠３および第１接続部４の寸法と同じである。
　第２半導体基板２は、第２主面２ａと、第２裏面２ｂと、信号処理回路２１とを含んでいる。第２主面２ａは、第１主面１ａに向かい合っている。第２主面２ａは、第１主面１ａから離れて第１主面１ａに向かい合っている。第２主面２ａは、第１主面１ａの面内方向（Ｘ軸方向およびＹ軸方向）に沿って封止枠３よりも外側に張り出している。第２裏面２ｂは、第２主面２ａに対向している。このため、第２裏面２ｂは、第２主面２ａに対して第１半導体基板１とは反対側で第２主面２ａの面内方向（Ｘ軸方向およびＹ軸方向）に沿って延在している。
　信号処理回路２１は、赤外線検出素子１１の信号を処理するように構成されている。具体的には、信号処理回路２１は、赤外線検出素子１１から送信された検出信号を処理するように構成されている。本実施の形態において、信号処理回路２１は、複数の赤外線検出素子１１の各々から送信された検出信号を処理するように構成されている。これにより、第２半導体基板２は、信号処理回路基板として構成されている。
　信号処理回路２１は、例えば、読み出し回路、増幅器、サンプルホールド、アナログ／デジタル変換器およびデジタル信号処理回路等を含んでいる。読み出し回路は、複数の赤外線検出素子１１の各々から送信された出力信号を読み出すように構成されている。増幅器は、複数の赤外線検出素子１１の各々から送信された信号を増幅するように構成されている。なお、信号処理回路２１の詳細な構成および動作は、後述される。
　本実施の形態において、第２半導体基板２は、第２基板部２２と、第２赤外線透過部ＩＴ２とを含んでいる。第２基板部２２および第２赤外線透過部ＩＴ２は、赤外線ＩＲを透過させるように構成されている。第２赤外線透過部ＩＴ２は、第２基板部２２よりも赤外線ＩＲを透過させるように構成されている。第２赤外線透過部ＩＴ２は、赤外線検出素子１１に向かい合っている。
　第２赤外線透過部ＩＴ２は、例えば、リン（Ｐ）またはボロン（Ｂ）などの不純物が添加されている。これにより、第２赤外線透過部ＩＴ２は、例えば、１Ω・ｃｍ以上の抵抗率を有している。第２赤外線透過部ＩＴ２による赤外線ＩＲの吸収は、第２赤外線透過部ＩＴ２の抵抗率と相関関係を有している。このため、第２赤外線透過部ＩＴ２の抵抗率が大きいほど、第２赤外線透過部ＩＴ２に赤外線ＩＲが吸収されない。よって、第２赤外線透過部ＩＴ２の抵抗率が例えば１Ω・ｃｍ以上である場合、赤外線ＩＲ波長が第２半導体基板２によって吸収されることが抑制される。
　図１および図２に示されるように、封止枠３は、第１半導体基板１と第２半導体基板２とに接続されている。封止枠３は、第１主面１ａ、赤外線検出素子１１および第２主面２ａとで内部空間ＩＳを取り囲んでいる。内部空間ＩＳは、第１主面１ａ、赤外線検出素子１１、第２主面２ａおよび封止枠３によって密封状態に封止されている。図１に示されるように、内部空間ＩＳは、第１主面１ａおよび赤外線検出素子１１と第２主面２ａとによって、Ｚ軸方向に沿って挟み込まれている。赤外線検出素子１１および第２赤外線透過部ＩＴ２の各々は、内部空間ＩＳに面している。第１接続部４、制御回路１２および信号処理回路２１は、内部空間ＩＳの外側の領域に配置されている。図２に示されるように、内部空間ＩＳは、封止枠３によってＺ軸周りに取り囲まれている。
　気体は、内部空間ＩＳと内部空間ＩＳの外側の領域と行き来することができない。よって、内部空間ＩＳは、断熱されている。本実施の形態において、内部空間ＩＳは、真空状態で封止されている。本実施の形態において、内部空間ＩＳは、完全な真空状態で封止されていなくてもよい。
　図１に示されるように、封止枠３は、第１半導体基板１と第２半導体基板２とが重ねられた方向（Ｚ軸方向）に沿って、第１半導体基板１と第２半導体基板２とに挟み込まれている。封止枠３のＺ軸方向の第１端は、第１主面１ａに接触している。封止枠３のＺ軸方向の第２端は、第２主面２ａに接触している。封止枠３は、第１半導体基板１と第２半導体基板２とをＺ軸方向に沿って支持している。このため、封止枠３は、第１半導体基板１と第２半導体基板２とを機械的に接続している。なお、封止枠３は、第１半導体基板１と第２半導体基板２とを電気的に接続していない。
　封止枠３の材料は、導電性を有している。封止枠３の材料は、例えば、金属である。封止枠３の形状は、環状である。封止枠３は、例えば、中空な角柱形状を有している。封止枠３の形状および寸法は、赤外線検出素子１１を取り囲んでいれば、適宜に決められてもよい。封止枠３は、例えば、制御回路１２をさらに取り囲んでいてもよい。
　第１接続部４は、第１半導体基板１と第２半導体基板２とを電気的に接続している。具体的には、第１接続部４は、赤外線検出素子１１と信号処理回路２１とを電気的に接続している。第１接続部４の材料は、導電性を有している。第１接続部４は、例えば、バンプとして構成されている。
　第１接続部４は、第１半導体基板１と第２半導体基板２とが重ねられた方向（Ｚ軸方向）に沿って、第１半導体基板１と第２半導体基板２とに挟み込まれている。第１接続部４のＺ軸方向の第１端は、第１主面１ａに接触している。第１接続部４のＺ軸方向の第２端は、第２主面２ａに接触している。このため、第１接続部４は、第１半導体基板１と第２半導体基板２とをＺ軸方向に沿って支持している。第１接続部４は、第１半導体基板１と第２半導体基板２とを機械的に接続している。
　封止枠３および第１接続部４の各々は、第１主面１ａと第２主面２ａとに挟み込まれている。封止枠３および第１接続部４の各々は、第１半導体基板１と第２半導体基板２とが重ねられた方向（Ｚ軸方向）に沿って、互いに同じ寸法を有している。
　本実施の形態において、第１接続部４の材料は、封止枠３の材料と同じである。このため、第１接続部４の融点は、封止枠３の融点と同じである。
　赤外線センサ１００は、第２接続部５をさらに含んでいる。第２接続部５は、第１主面１ａと第２主面２ａとに挟み込まれている。第２接続部５のＺ軸方向の第１端は、第１主面１ａに接触している。第２接続部５のＺ軸方向の第２端は、第２主面２ａに接触している。このため、第２接続部５は、第１半導体基板１および第２半導体基板２をＺ軸方向に沿って支持している。第２接続部５は、第１半導体基板１と第２半導体基板２とを機械的に接続している。なお、第２接続部５は、第１半導体基板１と第２半導体基板２とを電気的に接続していない。第２接続部５は、ダミーバンプとして構成されている。
　本実施の形態において、第２接続部５は、第１接続部４および封止枠３よりも高い融点を有している。例えば、第１接続部４および封止枠３の材料がインジウム（Ｉｎ）またはインジウム合金である場合、第２接続部５の材料はニッケル（Ｎｉ）または銅（Ｃｕ）である。
　赤外線センサ１００は、反射防止膜６をさらに含んでいる。本実施の形態において、反射防止膜６は、第２主面２ａに対して第１半導体基板１とは反対側に配置されている。反射防止膜６は、第２裏面２ｂを覆っている。反射防止膜６は、Ｚ軸方向に沿って赤外線検出素子１１に重なっている。このため、赤外線ＩＲは、反射防止膜６を通って赤外線検出素子１１に入射する。
　反射防止膜６は、赤外線ＩＲの反射を防止するように構成されている。なお、本実施の形態において、反射防止膜６は赤外線ＩＲの反射を完全に防止しなくてもよい。反射防止膜６は、反射防止膜６に入射した赤外線ＩＲの反射を抑制するように構成されていればよい。
　反射防止膜６は、例えば、ダイヤモンドライクカーボン（ＤＬＣ：Diamond　Like　Carbon）または硫化亜鉛（ＺｎＳ：Zinc　Sulfide）等の反射防止コート（ＡＲコート、ＡＲ：Anti　Reflection）である。
　図２に示されるように、第１接続部４は、複数の第１接続部分４１を含んでいる。複数の第１接続部分４１の各々は、第１半導体基板１と第２半導体基板２とを電気的に接続している。複数の第１接続部分４１の各々は、例えば、円柱形状を有している。複数の第１接続部分４１の各々は、互いに同じ外径を有していてもよい。
　第２接続部５は、複数の第２接続部分５１を含んでいる。複数の第２接続部分５１の各々は、第１半導体基板１と第２半導体基板２とを電気的に接続していない。複数の第２接続部分５１の各々は、例えば、円柱形状を有している。複数の第２接続部分５１の各々は、互いに同じ外径を有していてもよい。
　第２赤外線透過部ＩＴ２は、第１半導体基板１と第２半導体基板２とが重ねられた方向（Ｚ軸方向）に沿って赤外線検出素子１１に重なっている。制御回路１２および信号処理回路２１は、第１半導体基板１と第２半導体基板２とが重ねられた方向（Ｚ軸方向）に沿って赤外線検出素子１１に重なっていない。信号処理回路２１は、Ｙ軸方向に沿って第１接続部４および第２接続部５に挟み込まれている。
　図２および図３に示されるように第１半導体基板１の面内方向（Ｘ軸方向およびＹ軸方向）の寸法は、第２半導体基板２の面内方向（Ｘ軸方向およびＹ軸方向）の寸法よりも大きくてもよい。本実施の形態において、制御回路１２は、第２半導体基板２とＺ軸方向に沿って重なって配置されている。制御回路１２は、第２半導体基板２とＺ軸方向に沿って重ならないように配置されていてもよい。なお、図３では、説明の便宜のため、赤外線センサ１００は、適宜簡略化されて示されている。
　次に、図４～図６を用いて、実施の形態１の変形例に係る赤外線センサ１００の構成を説明する。図４は、図５のＩＶ－ＩＶ線に沿った断面図である。
　図４に示されるように、実施の形態１の変形例に係る制御回路１２は、第２主面２ａに向かい合っている。具体的には、制御回路１２は、信号処理回路２１に向かい合っている。制御回路１２は、Ｚ軸方向に沿って信号処理回路２１に重なっている。
　図５に示されるように、制御回路１２は、第１制御回路部１２ａと、第２制御回路部１２ｂとを含んでいる。第１制御回路部１２ａと第２制御回路部１２ｂとは、図示されない配線によって電気的に接続されている。第１制御回路部１２ａおよび信号処理回路２１は、Ｙ軸方向に沿って第１接続部４および第２接続部５に挟み込まれている。図５および図４に示されるように、第１制御回路部１２ａは、信号処理回路２１に向かい合っている。
　図５および図６に示されるように、第１半導体基板１のＸ軸方向およびＹ軸方向の各々に沿った寸法は、第２半導体基板２のＸ軸方向およびＹ軸方向の各々に沿った寸法と同じであってもよい。なお、図６では、説明の便宜のため、赤外線センサ１００は、適宜簡略化されて示されている。
　次に、図１および図７を用いて、実施の形態１に係る赤外線センサ１００の製造方法を説明する。
　赤外線センサ１００の製造方法は、準備される工程Ｓ１０１と、電気的に接続される工程Ｓ１０２とを含んでいる。
　図１に示されるように、第１半導体基板１、第２半導体基板２、封止枠３および第１接続部４が準備される。本実施の形態において、第２接続部５がさらに準備される。
　具体的には、第１半導体基板１および第２半導体基板２は、具体的には、以下のプロセスに沿って準備される。まず、第１半導体基板１となるシリコン（Ｓｉ）基板に対してウエハプロセスが用いられることで、画素アレイＰＸＡ（図１参照）および制御回路１２が形成される。
　続いて、第１半導体基板１となるシリコン基板の封止枠３が配置される領域および第２半導体基板２となるシリコン基板の封止枠３が配置される領域の各々にメタライズパターンが形成される。なお、封止枠３が配置される領域は、画素アレイよりも外側に位置している。
　具体的には、例えば、スパッタ法によって第１半導体基板１の第１主面１ａの全面にチタン（Ｔｉ）またはクロム（Ｃｒ）および銅（Ｃｕ）が順次に成膜される。その後、写真製版（リソグラフィー技術）によってレジストパターンが形成される。次に、電解メッキ法によって、第１主面１ａにニッケル（Ｎｉ）および金（Ａｕ）が順次に形成される。その後、レジストパターンが除去される。下地膜が除去される。これにより、第１半導体基板１にメタライズパターンが形成される。
　第２半導体基板２では、第１半導体基板１と同様にメタライズパターンが形成される。第２半導体基板２は、第１半導体基板１とは他に製造されてもよい。これにより、第２半導体基板２は、従来の一般的なシリコンウエハプロセスによって製造されてもよい。
　続いて、マイクロマシニング技術によって、第１半導体基板１となるシリコン基板および第２半導体基板２となるシリコン基板の各々にシリコンエッチング等が行われる。これにより、第１半導体基板１および第２半導体基板２が製造される。
　続いて、第１主面１ａ、赤外線検出素子１１および第２主面２ａに封止枠３および第１接続部４の各々が挟み込まれることで、第１主面１ａ、赤外線検出素子１１、第２主面２ａおよび封止枠３によって内部空間ＩＳが取り囲まれ、内部空間ＩＳが密封状態に封止される。また、第２接続部５は、封止枠３および第１接続部４とともに第１主面１ａと第２主面２ａとに挟み込まれる。
　具体的には、封止枠３の第１端は、第１主面１ａに接合される。第１接続部４の第１端は、第１主面１ａに接合される。封止枠３の第２端は、第２主面２ａに接合される。第１接続部４の第２端は、第２主面２ａに接合される。これにより、内部空間ＩＳが封止される。第１半導体基板１および第２半導体基板２は、封止枠３、第１接続部４および第２接続部５を介して互いに接続される。第１半導体基板１および第２半導体基板２は、封止枠３、第１接続部４および第２接続部５のＺ軸方向に沿った寸法だけ離れて配置される。
　本実施の形態において、内部空間ＩＳは、真空雰囲気において、第１主面１ａ、赤外線検出素子１１、第２主面２ａおよび封止枠３によって密封状態に封止される。具体的には、真空雰囲気において、第１半導体基板１および第２半導体基板２の温度が封止枠３の材料の融点以上の温度に保持された状態で、第１主面１ａおよび第２主面２ａが封止枠３に接合される。
　第１主面１ａ、赤外線検出素子１１および第２主面２ａに封止枠３および第１接続部４の各々が挟み込まれることで、第１接続部４によって赤外線検出素子１１と信号処理回路２１とが電気的に接続される。具体的には、第１接続部４の第１端は、赤外線検出素子１１または赤外線検出素子１１に接続された図示されない配線に電気的に接続される。第１接続部４の第２端は、信号処理回路２１または信号処理回路２１に接続された図示されない配線に電気的に接続される。
　図７に示されるように、製造時には、第１半導体基板１（図１参照）となる第１のウエハ１０および第２半導体基板２（図１参照）となる第２のウエハ２０が用いられてもよい。ウエハ形態のまま処理が行われることで第１半導体基板１（図１参照）および第２半導体基板２（図１参照）が製造されてもよい。図７では、封止枠３、第１接続部４および第２接続部５はそれぞれ１つずつしか図示されていないが、複数の封止枠３、第１接続部４および第２接続部５が準備される。
　以上より、内部空間ＩＳの封止と、赤外線検出素子１１と信号処理回路２１の電気的な接続とが一緒に行われる。
　続いて、図１を用いて、実施の形態１に係る赤外線センサ１００の動作原理および感度を説明する。
　赤外線センサ１００は、赤外線センサ１００に吸収された赤外線ＩＲを熱に変換するように構成されている。具体的には、赤外線検出素子１１は、赤外線検出素子１１に吸収された赤外線ＩＲを熱に変換するように構成されている。赤外線センサ１００は、変換された熱によって生じる温度変化を電気信号に変換するように構成されている。したがって、赤外線センサ１００は、赤外線検出素子１１の温度変化に基づいて赤外線ＩＲを検出するように構成されている。
　これにより、内部空間ＩＳの温度変化による赤外線検出素子１１の温度変化が抑制されることで、赤外線センサ１００の感度が向上する。
　具体的には、図１に示されるように、赤外線検出素子１１が内部空間ＩＳに面しているため、内部空間ＩＳの温度が変化する場合、赤外線検出素子１１の温度も変化する。内部空間ＩＳの温度は、例えば、内部空間ＩＳに充填された気体の対流および熱伝導によって変化する。
　内部空間ＩＳが真空状態で封止されている場合、気体の対流および熱伝導が抑制される。これにより、内部空間ＩＳの温度変化による赤外線検出素子１１の温度変化が抑制される。したがって、本実施の形態に係る赤外線センサ１００は、高い感度を有している。
　続いて、図８～図１０を用いて、実施の形態１に係る赤外線センサ１００の回路構成を説明する。
　図８および図９に示されるように、第１半導体基板１は、複数の列信号線１Ｃと、複数の行信号線１Ｌと、複数の画素ＰＸとを含んでいる。複数の列信号線１Ｃの各々は、Ｙ軸方向（図１参照）に沿って延在している。複数の列信号線１Ｃの各々の一端には、複数の出力端子４ａがそれぞれ接続されている。複数の出力端子４ａの各々は、複数の第１接続部分４１の各々によって第２半導体基板２に接続されている。
　複数の行信号線１Ｌの各々は、Ｘ軸方向（図１参照）に沿って延在している。
　複数の画素ＰＸは、Ｙ軸方向（図１参照）およびＸ軸方向（図２参照）に沿って二次元アレイ状に配置されている。これにより、画素アレイＰＸＡが形成されている。複数の画素ＰＸの各々は、互いに接続された２つの赤外線検出素子１１を含んでいる。２つの赤外線検出素子１１の一方は、複数の列信号線１Ｃのうち１つの列信号線１Ｃに接続されている。２つの赤外線検出素子１１の他方は、複数の行信号線１Ｌのうち１つの行信号線１Ｌに接続されている。
　制御回路１２は、複数の第１スイッチング素子Ｓ１と、複数の第１電流源Ｐ１と、第１列選択回路１０６と、行選択回路１０７と、電圧調整回路１０８とを含んでいる。複数の第１スイッチング素子Ｓ１の各々は、複数の列信号線１Ｃの各々に接続されている。
　複数の第１電流源Ｐ１の各々は、複数の列信号線１Ｃの各々に接続されている。複数の第１電流源Ｐ１の各々は、第１スイッチング素子Ｓ１を介して列信号線１Ｃに接続されている。複数の第１電流源Ｐ１の各々は、列信号線１Ｃによって複数の画素ＰＸに接続されている。
　第１列選択回路１０６は、複数の第１電流源Ｐ１の各々を対応する列信号線１Ｃを介して赤外線検出素子１１に選択的に接続するように構成されている。第１列選択回路１０６は、第１スイッチング素子Ｓ１によって複数の第１電流源Ｐ１の各々を対応する赤外線検出素子１１に選択的に接続するように構成されている。
　行選択回路１０７は、複数の行信号線１Ｌによって複数の赤外線検出素子１１に選択的に電圧を印加するように構成されている。電圧調整回路１０８は、複数の行信号線１Ｌを介して複数の画素ＰＸの各々の２つの赤外線検出素子１１に可変な電圧を印加するように構成されている。行選択回路１０７および電圧調整回路１０８は、第１の電圧源として構成されている。
　図１０は、電圧調整回路１０８の構成が詳細に図示された回路図である。なお、図８および図９では電圧調整回路１０８は行選択回路１０７に対して紙面右側に図示されているが、図１０では電圧調整回路１０８は行選択回路１０７に対して紙面左側に図示されている。
　図１０に示されるように、電圧調整回路１０８は、複数の第２スイッチング素子Ｓ２と、複数の第１増幅器Ａ１と、複数の第２増幅器Ａ２とを含んでいる。複数の第２スイッチング素子Ｓ２の各々、複数の第１増幅器Ａ１の各々および複数の第２増幅器Ａ２の各々は、複数の行信号線１Ｌの各々にそれぞれ接続されている。複数の第２スイッチング素子Ｓ２、第１増幅器Ａ１および複数の第２増幅器Ａ２は、バッファ回路として構成されている。バッファ回路の出力電圧は、画素の電源から入力される電圧値に応じて変化する。
　以上のように、第１半導体基板１は、少なくとも画素アレイＰＸＡに電圧を印加しかつ画素アレイＰＸＡに電流を流すことを可能にする手段を有している。すなわち、図８に示されるように、第１半導体基板１は、画素アレイＰＸＡに電圧を印加しかつ電流を流す手段として、第１電流源Ｐ１、第１列選択回路１０６、行選択回路１０７および電圧調整回路１０８を有している。第１列選択回路１０６および行選択回路１０７によって、二次元アレイ状に配置された複数の画素ＰＸが１つずつ選択され得る。行選択回路１０７および電圧調整回路１０８によって、複数の画素ＰＸの各々の２つの赤外線検出素子１１に可変な電圧が印加され得る。
　図８に示されるように、第２半導体基板２は、複数の入力端子４ｂ、複数の第３スイッチング素子Ｓ３と、複数の第４スイッチング素子Ｓ４と、複数の第２電流源Ｐ２と、複数の演算増幅器ＯＡと、第２列選択回路２０６と、第３増幅器Ａ３とを含んでいる。
　信号処理回路２１の複数の入力端子４ｂの各々は、第１接続部分４１によって第１半導体基板１の複数の出力端子４ａの各々がそれぞれ接続されている。複数の第３スイッチング素子Ｓ３の各々、複数の第４スイッチング素子Ｓ４の各々、複数の第２電流源Ｐ２の各々および複数の演算増幅器ＯＡの各々は、複数の入力端子４ｂの各々にそれぞれ接続されている。複数の入力端子４ｂの各々は、演算増幅器ＯＡの反転入力端子に接続されている。複数の入力端子４ｂの各々は、第３スイッチング素子Ｓ３および第２電流源Ｐ２によって演算増幅器ＯＡの非反転入力端子に接続されている。したがって、複数の第２電流源Ｐ２は、複数の入力端子４ｂ、複数の第１接続部分４１、複数の出力端子４ａおよび複数の列信号線１Ｃによって複数の画素ＰＸの各々の２つの赤外線検出素子１１に接続されている。
　演算増幅器ＯＡの非反転入力端子には、第１外部端子２１３を介してバイアス電圧が印加される。第３スイッチング素子Ｓ３は、第２外部端子２１２を介して入力される制御電圧に応じて、複数の入力端子４ｂを複数と第２電源とを接続または切断する。第３スイッチング素子Ｓ３は、赤外線センサ１００が動作し撮像する際に接続（オン）される。第３外部端子２１４は、外部に接続されている。
　複数の演算増幅器ＯＡは、積分回路として動作するように構成されている。第２列選択回路２０６は、複数の第４スイッチング素子Ｓ４によって、複数の演算増幅器ＯＡからの出力信号を選択的に第３増幅器Ａ３に送るように構成されている。第３増幅器Ａ３は、信号を増幅するように構成されている。第３増幅器Ａ３は、増幅された信号を最終的には赤外線センサ１００から出力するように構成されている。
　赤外線センサ１００が動作し撮像する際に、第２半導体基板２の第２列選択回路２０６および第１半導体基板１の行選択回路１０７によって、二次元アレイ状に配置された複数の画素ＰＸが１つずつ選択され得る。赤外線センサ１００が動作し撮像する際に、赤外線検出素子１１に第２半導体基板２の第２電流源Ｐ２が接続される。また、赤外線センサ１００が動作し撮像する際に、赤外線検出素子１１に第１半導体基板１の第１電流源Ｐ１は接続されない。行選択回路１０７および電圧調整回路１０８によって、赤外線検出素子１１に可変な電圧が印加される。
　演算増幅器ＯＡには、赤外線検出素子１１に接続された第２電流源Ｐ２の両端電圧と、入力端子４ｂに接続された第２電流源Ｐ２の両端電圧とが入力される。その結果、第３増幅器Ａ３は、最終的に、水平方向の配線抵抗による電圧降下分布が減算された信号を出力する。
　第２半導体基板２は、第１半導体基板１から複数の第１接続部分４１を通って入力された複数の赤外線検出素子１１の出力信号を、演算増幅器ＯＡの積分回路によって差動増幅して出力するように構成されている。複数の赤外線検出素子１１の出力信号が増幅されかつ図示されないアナログ／デジタル変換器によって出力信号がデジタルデータに変換されることによって、後段回路の影響を受けることなく最終的に良好な出力信号が出力され得る。
　また、第２半導体基板２は、複数の赤外線検出素子１１の出力信号を図示されないアナログ／デジタル変換器によってデジタルデータに変換した後に、図示されないデジタル信号処理回路にて信号処理を行ってもよい。デジタルデータは、高いノイズ耐性を有しているため、演算処理に適している。図示されないデジタル信号処理回路は、第２半導体基板２に搭載されている。
　また、図示されないデジタル信号処理回路の出力信号によって、赤外線センサ１００の第２半導体基板２に対して、さらに最適な制御を行えるようにフィードバックが行われてもよい。図示されないデジタル信号処理回路の出力信号は、図示されないデジタル／アナログ変換器によってアナログの電圧信号に変換された後に、第１接続部分４１を通って第１半導体基板１に送られてもよい。図示されないデジタル／アナログ変換器は、第１半導体基板１に搭載されてもよい。第１半導体基板１に搭載された図示されないデジタル／アナログ変換器は、信号をデジタル信号のまま伝えることができる。
　なお、第１半導体基板１の複数の列信号線１Ｃの各々に接続された複数の出力端子４ａの各々が第１接続部分４１によって第２半導体基板２の入力端子４ｂに接続される場合の構成が説明されたが、第１半導体基板１および第２半導体基板２の各々の回路構成はこれに限定されるものではなく、用途に応じて適宜に選択されてもよい。例えば、第１半導体基板１の複数の行信号線１Ｌの各々に接続された複数の出力端子４ａの各々が第１接続部分４１によって第２半導体基板２の入力端子４ｂに接続されてもよい。
　続いて、本実施の形態の作用効果を説明する。
　本実施の形態に係る赤外線センサ１００によれば、図１に示されるように、封止枠３および第１接続部４の各々は、第１主面１ａと第２主面２ａとに挟み込まれている。このため、第１主面１ａと第２主面２ａとによって封止枠３および第１接続部４の各々を挟み込むことができる。よって、第１主面１ａと第２主面２ａとによって封止枠３および第１接続部４の各々を一緒に挟み込むことができる。したがって、内部空間ＩＳの封止と、第１半導体基板１と第２半導体基板２との電気的な接続とを一緒に行うことができる。よって、赤外線センサ１００の製造コストの増加を抑制することができる。
　図１に示されるように、赤外線センサ１００は、反射防止膜６をさらに含んでいる。反射防止膜６は、赤外線ＩＲの反射を防止するように構成されている。このため、反射防止膜６が設けられていない場合よりも、入射した赤外線ＩＲの反射光によって迷光成分が発生することを抑制することができる。なお、迷光成分は、赤外線の不必要な散乱による成分である。よって、赤外線センサ１００の感度が迷光成分によって低下することを抑制することができる。
　図１に示されるように、第２半導体基板２は、第２基板部２２と、第２赤外線透過部ＩＴ２とを含んでいる。第２赤外線透過部ＩＴ２は、第２基板部２２よりも赤外線ＩＲを透過させるように構成されている。このため、赤外線ＩＲが第２基板部２２を通って赤外線検出素子１１に入射する場合よりも、赤外線検出素子１１に入射する赤外線ＩＲの強度を向上させることができる。よって、赤外線センサ１００の感度を向上させることができる。
　図１に示されるように、赤外線センサ１００は、第２接続部５をさらに含んでいる。このため、第１主面１ａと第２主面２ａとに封止枠３および第１接続部４のみが挟み込まれている場合よりも、封止枠３および第１接続部４に加えられる荷重が分散される。よって、封止枠３および第１接続部４に荷重が加わっても、第１半導体基板１と第２半導体基板２とが平行に向かい合うように第１半導体基板１および第２半導体基板２を配置することができる。
　図１に示されるように、赤外線センサ１００は、第２接続部５をさらに含んでいる。このため、第１主面１ａと第２主面２ａとに封止枠３および第１接続部４のみが挟み込まれている場合よりも、第１主面１ａと第２主面２ａとを強固に接続することができる。
　第２接続部５は、第１接続部４よりも高い融点を有している。このため、第１半導体基板１と第２半導体基板２との接合の機械的な強度を向上させることができる。
　より詳細には、第１半導体基板１と第２半導体基板２とは封止枠３、第１接続部４および第２接続部５によって次の過程に沿って接合される。まず、第１半導体基板１と第２半導体基板２との間に封止枠３、第１接続部４および第２接続部５が配置される。封止枠３および第１接続部４は、封止枠３および第１接続部４の融点よりも高くかつ第２接続部５の融点よりも低い温度で加熱されることで溶融する。第１半導体基板１と第２半導体基板２とが第２接続部５の寸法だけ離れた状態で、第１半導体基板１と第２半導体基板２とが封止枠３および第１接続部４によって機械的かつ電気的に接続される。一方、第１接続部４が溶融する際に、第２接続部５は溶融しない。したがって、第２接続部５の強度が第２接続部５の溶融によって低下することを抑制することができる。また、第１半導体基板１と第２半導体基板２との平行性（間隔の均一性）が第２接続部５の溶融によって低下することを抑制することができる。したがって、第１半導体基板１および第２半導体基板２の機械的な強度を向上させることができる。また、第２接続部５が溶融することで第２接続部５の位置がずれることを抑制することができる。したがって、第１半導体基板１と第２半導体基板２とを高い精度で互いに接合することができる。
　封止枠３の材料は、導電性を有している。このため、導電性を有する第１接続部４の材料が溶融する温度において封止枠３を溶融させることができる。よって、封止枠３および第１接続部４を同じ温度において溶融させることができる。したがって、封止枠３および第１接続部４がそれぞれ別の温度で溶融する場合よりも製造工程を簡略化することができる。
　第１接続部４の材料は、封止枠３の材料と同じである。このため、第１接続部４の融点は、封止枠３の融点と同じである。よって、封止枠３および第１接続部４を同じ温度において溶融させることができる。したがって、封止枠３および第１接続部４がそれぞれ別の温度で溶融する場合よりも製造工程を簡略化することができる。
　図１に示されるように、内部空間ＩＳは、真空状態で封止されている。このため、内部空間ＩＳ内の圧力が大気圧である場合よりも、内部空間ＩＳにおいて気体による熱伝導および対流が生じることを抑制することができる。よって、内部空間ＩＳの熱抵抗が低下することを抑制することができる。これにより、熱が赤外線検出素子１１から内部空間ＩＳに熱伝導によって逃げることを抑制することができる。したがって、赤外線センサ１００の感度を向上させることができる。
　図１に示されるように、第２接続部５は、第１半導体基板１と第２半導体基板２とを電気的に接続していない。このため、第２接続部５は、第１半導体基板１および第２半導体基板２の各々の電極材料と接していない。よって、第２接続部５が第１半導体基板１および第２半導体基板２の電極材料に拡散することを抑制することができる。
　本実施の形態の変型例に係る赤外線センサ１００によれば、図４に示されるように、制御回路１２は、信号処理回路２１に向かい合っている。このため、制御回路１２が信号処理回路２１に向かい合っていない場合よりも、第１半導体基板１の面内方向（Ｘ軸方向およびＹ軸方向）に沿った寸法を小さくすることができる。よって、赤外線センサ１００のＸ軸方向およびＹ軸方向に沿った寸法を小さくすることができる。
　本実施の形態に係る赤外線センサ１００の製造方法によれば、図１に示されるように、第１主面１ａ、赤外線検出素子１１および第２主面２ａに封止枠３および第１接続部４の各々が挟み込まれることで、第１主面１ａ、赤外線検出素子１１、第２主面２ａおよび封止枠３によって内部空間ＩＳが取り囲まれ、内部空間ＩＳが密封状態に封止される。第１主面１ａ、赤外線検出素子１１および第２主面２ａに封止枠３および第１接続部４の各々が挟み込まれることで、第１接続部４によって赤外線検出素子１１と信号処理回路２１とが電気的に接続される。したがって、内部空間ＩＳの封止と、第１半導体基板１と第２半導体基板２との電気的な接続とを同時に行うことができる。これにより、赤外線センサ１００の製造工程を簡略化することができる。よって、赤外線センサ１００の製造コストの増加を抑制することができる。
　図１に示されるように、内部空間ＩＳは、真空雰囲気において、第１主面１ａ、赤外線検出素子１１、第２主面２ａおよび封止枠３によって密封状態に封止される。このため、内部空間ＩＳを真空状態で封止することができる。よって、赤外線センサ１００の感度を向上させることができる。
　図１に示されるように、第２接続部５がさらに準備される。第２接続部５は、封止枠３および第１接続部４とともに第１主面１ａと第２主面２ａとに挟み込まれる。このため、第１主面１ａと第２主面２ａとに封止枠３および第１接続部４のみが挟み込まれている場合よりも、封止枠３および第１接続部４に加えられる荷重が分散される。よって、第１半導体基板１と第２半導体基板２とが平行に向かい合うように第１半導体基板１および第２半導体基板２を配置することができる。
　実施の形態２．
　次に、図１１を用いて、実施の形態２に係る赤外線センサ１００の構成を説明する。実施の形態２は、特に説明しない限り、上記の実施の形態１の変形例と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態１の変形例と同一の構成には同一の符号を付し、説明を繰り返さない。
　図１１に示されるように、本実施の形態に係る第２主面２ａは、第２主面部Ｐと、凹部Ｇとを含んでいる。第２主面部Ｐおよび凹部Ｇは、内部空間ＩＳに面している。第２主面部Ｐは、平坦な面である。凹部Ｇは、赤外線検出素子１１と向かい合う位置において、第２主面部Ｐから凹むように設けられている。具体的には、凹部Ｇは、赤外線検出素子１１と向かう位置において、第１半導体基板１と第２半導体基板２とが重ねられた方向（Ｚ軸方向）に沿って第２主面部Ｐから凹むように設けられている。凹部Ｇは、Ｚ軸方向に沿って赤外線検出素子１１に重なっている。本実施の形態において、凹部Ｇは、第２赤外線透過部ＩＴ２に設けられている。
　続いて、本実施の形態の作用効果を説明する。
　本実施の形態に係る赤外線センサ１００によれば、図１１に示されるように、凹部Ｇは、赤外線検出素子１１と向かい合う位置において、第２主面部Ｐから凹むように設けられている。このため、内部空間ＩＳの体積は、第２主面２ａの全てが平坦である場合よりも大きい。内部空間ＩＳの体積が大きいほど、内部空間ＩＳの温度変化を抑制することができる。したがって、赤外線センサ１００の感度を向上させることができる。
　また、第１半導体基板１および第２半導体基板２等からの脱ガスの温度変化による真空度の変動は、内部空間ＩＳの体積が大きいほど小さい。よって、内部空間ＩＳに脱ガスが侵入した場合であっても、真空度が脱ガスによって変動することを抑制することができる。脱ガスは、部材から放出される気体である。
　図１１に示されるように、凹部Ｇは、赤外線検出素子１１と向かい合う位置において、第２主面部Ｐから凹むように設けられている。このため、凹部Ｇにおける第２半導体基板２の厚みは、凹部Ｇが設けられていない領域における第２半導体基板２の厚みよりも薄い。すなわち、第２半導体基板２は、凹部Ｇにおいて薄板化されている。よって、第２半導体基板２は、凹部Ｇにおいて高い透過率を有している。これにより、赤外線検出素子１１に入射する赤外線ＩＲの強度を向上させることができる。したがって、赤外線センサ１００の感度を向上させることができる。
　実施の形態３．
　次に、図１２を用いて、実施の形態３に係る赤外線センサ１００の構成を説明する。実施の形態３は、特に説明しない限り、上記の実施の形態１の変形例と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態１の変形例と同一の構成には同一の符号を付し、説明を繰り返さない。
　本実施の形態において、赤外線ＩＲは、Ｚ軸正方向に沿って第１裏面１ｂを通って赤外線検出素子１１に入射する。赤外線検出素子１１は、Ｚ軸方向に沿って第１裏面１ｂを通って赤外線検出素子１１に入射する赤外線ＩＲを検出するように構成されている。
　図１２に示されるように、本実施の形態に係る第１半導体基板１は、第１基板部１３と、第１赤外線透過部ＩＴ１とを含んでいる。第１基板部１３および赤外線透過部は、赤外線ＩＲを透過させるように構成されている。第１赤外線透過部ＩＴ１は、第１基板部１３よりも赤外線ＩＲを透過させるように構成されている。第１赤外線透過部ＩＴ１は、赤外線検出素子１１に向かい合っている。第１赤外線透過部ＩＴ１は、Ｚ軸方向において赤外線検出素子１１に重なるように配置されている。
　第１赤外線透過部ＩＴ１は、例えば、リン（Ｐ）またはボロン（Ｂ）などの不純物が添加される。これにより、第１赤外線透過部ＩＴ１は、例えば、１Ω・ｃｍ以上の抵抗率を有している。
　第１赤外線透過部ＩＴ１による赤外線ＩＲの吸収は、第１赤外線透過部ＩＴ１の抵抗率と相関関係を有している。このため、第１赤外線透過部ＩＴ１の抵抗率が大きいほど、第１赤外線透過部ＩＴ１に赤外線ＩＲが吸収されない。よって、第１赤外線透過部ＩＴ１の抵抗率が例えば、１Ω・ｃｍ以上である場合、赤外線ＩＲ波長が第１半導体基板１によって吸収されることが抑制される。第１赤外線透過部ＩＴ１の構成は、第１赤外線透過部ＩＴ１が配置される位置の他は、第２赤外線透過部ＩＴ２の構成と同じであってもよい。
　続いて、本実施の形態の作用効果を説明する。
　本実施の形態に係る赤外線センサ１００によれば、図１２に示されるように、第１半導体基板１は、第１基板部１３と、第１赤外線透過部ＩＴ１とを含んでいる。第１赤外線透過部ＩＴ１は、第１基板部１３よりも赤外線ＩＲを透過させるように構成されている。このため、赤外線ＩＲが第１基板部１３を通って赤外線検出素子１１に入射する場合よりも、赤外線検出素子１１に入射する赤外線ＩＲの強度を向上させることができる。よって、赤外線センサ１００の感度を向上させることができる。
　図１２に示されるように、第１赤外線透過部ＩＴ１は、Ｚ軸方向において赤外線検出素子１１に重なるように配置されている。このため、赤外線ＩＲが第１半導体基板１の第１裏面１ｂ側から第１半導体基板１に入射する場合であっても、赤外線ＩＲは第１赤外線透過部ＩＴ１を通って赤外線検出素子１１に入射する。したがって、赤外線ＩＲが第１裏面１ｂ側から第１半導体基板１に入射する場合であっても、赤外線検出素子１１を検出することができる。
　実施の形態４．
　次に、図１３を用いて、実施の形態４に係る赤外線センサ１００の構成を説明する。実施の形態４は、特に説明しない限り、上記の実施の形態３と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態３と同一の構成には同一の符号を付し、説明を繰り返さない。
　図１３に示されるように、本実施の形態に係る第２主面２ａは、第２主面部Ｐと、凹部Ｇとを含んでいる。第２主面部Ｐおよび凹部Ｇは、内部空間ＩＳに面している。第２主面部Ｐは、平坦な面である。凹部Ｇは、赤外線検出素子１１と向かい合う位置において、第２主面部Ｐから凹むように設けられている。具体的には、凹部Ｇは、赤外線検出素子１１と向かう位置において、第１半導体基板１と第２半導体基板２とが重ねられた方向（Ｚ軸方向）に沿って第２主面部Ｐから凹むように設けられている。凹部Ｇは、Ｚ軸方向に沿って赤外線検出素子１１に重なっている。凹部Ｇは、Ｚ軸方向に沿って少なくとも部分的に赤外線検出素子１１に重なっていればよい。
　続いて、本実施の形態の作用効果を説明する。
　本実施の形態に係る赤外線センサ１００によれば、図１３に示されるように、凹部Ｇは、赤外線検出素子１１と向かう位置において、第２主面部Ｐから凹むように設けられている。したがって、赤外線センサ１００の感度を向上させることができる。
　これにより、赤外線ＩＲが第１裏面１ｂを通って赤外線検出素子１１に入射する場合であっても、赤外線センサ１００の感度を向上させることができる。
　実施の形態５．
　次に、図１４を用いて、実施の形態５に係る赤外線センサ１００の構成を説明する。実施の形態５は、特に説明しない限り、上記の実施の形態３と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態３と同一の構成には同一の符号を付し、説明を繰り返さない。
　図１４に示されるように、本実施の形態に係る赤外線センサ１００は、反射防止膜６をさらに含んでいる。反射防止膜６は、第１主面１ａに対して第２半導体基板２とは反対側に配置されている。反射防止膜６は、第１裏面１ｂを覆っている。反射防止膜６は、赤外線ＩＲの反射を防止するように構成されている。反射防止膜６は、反射防止膜６が配置される位置の他は、実施の形態１に記載の反射防止膜６の構成と同じ構成を有していてもよい。
　続いて、本実施の形態の作用効果を説明する。
　本実施の形態に係る赤外線センサ１００によれば、赤外線センサ１００は、さらに反射防止膜６を含んでいる。反射防止膜６は、第１主面１ａに対して第２主面２ａとは反対側に配置されている。このため、反射防止膜６は、第１裏面１ｂを覆っている。よって、赤外線ＩＲが第１半導体基板１の第１裏面１ｂ側から赤外線検出素子１１に入射した場合であっても、赤外線ＩＲの反射によって迷光成分が発生することを抑制することができる。これにより、第１半導体基板１内で散乱した赤外線ＩＲが赤外線検出素子１１に入射することを抑制することができる。また、赤外線ＩＲが第１半導体基板１の第１裏面１ｂ側から赤外線検出素子１１に入射した場合であっても、赤外線センサ１００の感度を向上させることができる。
　実施の形態６．
　次に、図１５および図１６を用いて、実施の形態６に係る赤外線センサ１００の構成を説明する。図１５は、図１６のＸＶ－ＸＶ線に沿った断面図である。実施の形態６は、特に説明しない限り、上記の実施の形態１の変形例と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態１の変形例と同一の構成には同一の符号を付し、説明を繰り返さない。
　図１５に示されるように、本実施の形態に係る第２接続部５は、第１接続部４とは異なる外径を有している。本実施の形態において、第２接続部５は、第１接続部４よりも大きい外径を有している。図１６に示されるように、第２接続部５の複数の第２接続部分５１の各々は、第１接続部４の複数の第１接続部４の各々とは異なる外径を有している。第２接続部分５１は、第１接続部分４１よりも大きい外径を有している。
　例えば、第１接続部分４１の数が例えば１０個以上１００個以下と少ない場合、第２接続部５の外径を第１接続部４の外径よりも大きくてもよい。これにより、第１接続部４が第１半導体基板１および第２半導体基板２に接合される際に第１接続部４および第２接続部５に加わる荷重の分散が調整される。なお、本実施の形態では第２接続部５の外径は第１接続部４の外径よりも大きいが、第２接続部５の外径は第１接続部４の外径よりも小さくてもよい。
　第２接続部５の複数の第２接続部分５１の数は、第１接続部４の複数の第１接続部分４１の数と異なっていてもよい。本実施の形態において、複数の第２接続部分５１の数は、複数の第１接続部分４１の数よりも少ない。
　例えば、第１接続部分４１の数が例えば１０個以上１００個以下と少ない場合、第１接続部分４１の数よりも第２接続部分５１の数が多くてもよい。これにより、第１接続部４に加わる荷重が第２接続部５に分散される。なお、本実施の形態では複数の第２接続部分５１の数は複数の第１接続部分４１の数よりも少ないが、複数の第２接続部分５１の数は複数の第１接続部分４１の数よりも多くてもよい。
　続いて、本実施の形態の作用効果を説明する。
　本実施の形態に係る赤外線センサ１００によれば、図１５に示されるように、第２接続部５は、第１接続部４とは異なる外径を有している。このため、内部空間ＩＳの体積、第１接続部４の外径、複数の第１接続部分４１（図１６参照）の数などに応じて、第２接続部５の外径を調整することができる。これにより、第１半導体基板１と第２半導体基板２とが接合される際に、封止枠３、第１接続部４および第２接続部５に加わる荷重の分散を調整することができる。したがって、第１半導体基板１と第２半導体基板２とを高い精度で接合することができる。
　図１６に示されるように、複数の第２接続部分５１の数は、複数の第１接続部分４１の数と異なっている。このため、内部空間ＩＳの体積、第１接続部４の外径、複数の第１接続部分４１の数などに応じて、複数の第２接続部分５１の数を調整することができる。第１半導体基板１（図１５参照）と第２半導体基板２とが接合される際に、封止枠３、第１接続部４および第２接続部５に加わる荷重の分散を調整することができる。したがって、第１半導体基板１（図１５参照）と第２半導体基板２とを高い精度で接合することができる。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　第１半導体基板、１ａ　第１主面、２　第２半導体基板、２ａ　第２主面、３　封止枠、４　第１接続部、５　第２接続部、６　反射防止膜、１１　赤外線検出素子、１３　第１基板部、２１　信号処理回路、２２　第２基板部、１００　赤外線センサ、Ｇ　凹部、ＩＲ　赤外線、ＩＳ　内部空間、ＩＴ１　第１赤外線透過部、ＩＴ２　第２赤外線透過部、Ｐ　第２主面部。

Claims (15)

  1. 　第１主面と、前記第１主面に配置された赤外線検出素子とを含む第１半導体基板と、
    　前記第１主面に向かい合う第２主面と、前記赤外線検出素子の信号を処理するように構成された信号処理回路とを含む第２半導体基板と、
    　前記第１半導体基板と前記第２半導体基板とに接続され、かつ前記第１主面、前記赤外線検出素子および前記第２主面とで内部空間を取り囲む封止枠と、
    　前記赤外線検出素子と前記信号処理回路とを電気的に接続している第１接続部とを備え、
    　前記内部空間は、前記第１主面、前記赤外線検出素子、前記第２主面および前記封止枠によって密封状態に封止されており、
    　前記封止枠および前記第１接続部の各々は、前記第１主面と前記第２主面とに挟み込まれている、赤外線センサ。
  2. 　前記第１主面に対して前記第２半導体基板とは反対側に配置された反射防止膜をさらに備え、
    　前記反射防止膜は、赤外線の反射を防止するように構成されている、請求項１に記載の赤外線センサ。
  3. 　前記第１半導体基板は、第１基板部と、前記第１基板部よりも赤外線を透過させるように構成された第１赤外線透過部とを含み、
    　前記第１赤外線透過部は、前記赤外線検出素子に向かい合っている、請求項１または２に記載の赤外線センサ。
  4. 　前記第２主面に対して前記第１半導体基板とは反対側に配置された反射防止膜をさらに備え、
    　前記反射防止膜は、赤外線の反射を防止するように構成されている、請求項１に記載の赤外線センサ。
  5. 　前記第２半導体基板は、第２基板部と、前記第２基板部よりも赤外線を透過させるように構成された第２赤外線透過部とを含み、
    　前記第２赤外線透過部は、前記赤外線検出素子に向かい合っている、請求項１または４に記載の赤外線センサ。
  6. 　前記第２主面は、第２主面部と、凹部とを含み、
    　前記凹部は、前記赤外線検出素子と向かい合う位置において、前記第２主面部から凹むように設けられている、請求項１～５のいずれか１項に記載の赤外線センサ。
  7. 　第２接続部をさらに備え、
    　前記第２接続部は、前記第１主面と前記第２主面とに挟み込まれている、請求項１～６のいずれか１項に記載の赤外線センサ。
  8. 　前記第２接続部は、前記第１接続部とは異なる外径を有している、請求項７に記載の赤外線センサ。
  9. 　前記第２接続部は、前記第１接続部および前記封止枠よりも高い融点を有している、請求項７または８に記載の赤外線センサ。
  10. 　前記第１接続部および前記封止枠の各々の材料は、導電性を有している、請求項１～９のいずれか１項に記載の赤外線センサ。
  11. 　前記第１接続部の材料は、前記封止枠の材料と同じである、請求項１～１０のいずれか１項に記載の赤外線センサ。
  12. 　前記内部空間は、真空状態で封止されている、請求項１～１１のいずれか１項に記載の赤外線センサ。
  13. 　第１主面および前記第１主面に配置された赤外線検出素子を含む第１半導体基板と、第２主面および前記赤外線検出素子の信号を処理するように構成された信号処理回路を含む第２半導体基板と、封止枠と、第１接続部とが準備される工程と、
    　前記第１主面、前記赤外線検出素子および前記第２主面に前記封止枠および前記第１接続部の各々が挟み込まれることで、前記第１主面、前記赤外線検出素子、前記第２主面および前記封止枠によって内部空間が取り囲まれ、前記内部空間が密封状態に封止されかつ前記第１接続部によって前記赤外線検出素子と前記信号処理回路とが電気的に接続される工程とを備えた、赤外線センサの製造方法。
  14. 　前記内部空間は、真空雰囲気において、前記第１主面、前記赤外線検出素子、前記第２主面および前記封止枠によって密封状態に封止される、請求項１３に記載の赤外線センサの製造方法。
  15. 　第２接続部がさらに準備され、
    　前記第２接続部が前記封止枠および前記第１接続部とともに前記第１主面と前記第２主面とに挟み込まれる、請求項１３または１４に記載の赤外線センサの製造方法。
PCT/JP2020/026226 2020-07-03 2020-07-03 赤外線センサおよび赤外線センサの製造方法 WO2022003959A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP20943789.6A EP4177962A4 (en) 2020-07-03 2020-07-03 INFRARED SENSOR AND INFRARED SENSOR MANUFACTURING METHOD
CN202080102395.XA CN115917761A (zh) 2020-07-03 2020-07-03 红外线传感器和红外线传感器的制造方法
PCT/JP2020/026226 WO2022003959A1 (ja) 2020-07-03 2020-07-03 赤外線センサおよび赤外線センサの製造方法
US17/924,115 US20230187459A1 (en) 2020-07-03 2020-07-03 Infrared sensor and method of manufacturing infrared sensor
JP2020572565A JP6932277B1 (ja) 2020-07-03 2020-07-03 赤外線センサおよび赤外線センサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/026226 WO2022003959A1 (ja) 2020-07-03 2020-07-03 赤外線センサおよび赤外線センサの製造方法

Publications (1)

Publication Number Publication Date
WO2022003959A1 true WO2022003959A1 (ja) 2022-01-06

Family

ID=77549924

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/026226 WO2022003959A1 (ja) 2020-07-03 2020-07-03 赤外線センサおよび赤外線センサの製造方法

Country Status (5)

Country Link
US (1) US20230187459A1 (ja)
EP (1) EP4177962A4 (ja)
JP (1) JP6932277B1 (ja)
CN (1) CN115917761A (ja)
WO (1) WO2022003959A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006095834A1 (ja) 2005-03-09 2006-09-14 Asahi Kasei Emd Corporation 光デバイス及び光デバイスの製造方法
CN102610619A (zh) * 2012-03-29 2012-07-25 江苏物联网研究发展中心 一种晶圆级真空封装的ir fpa器件及其制造方法
CN105449008A (zh) * 2014-07-10 2016-03-30 上海巨哥电子科技有限公司 一种红外传感器及其封装结构和制备方法
JP2017157755A (ja) * 2016-03-03 2017-09-07 富士通株式会社 光検出器及び光検出器の製造方法
JP2020056674A (ja) * 2018-10-02 2020-04-09 ソニーセミコンダクタソリューションズ株式会社 温度検出素子及び撮像装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252421A (ja) * 1985-09-02 1987-03-07 Fujitsu Ltd 焦電式温度検出装置とその製造方法
JP5425207B2 (ja) * 2009-09-10 2014-02-26 株式会社東芝 赤外線撮像素子
JP2012059881A (ja) * 2010-09-08 2012-03-22 Toshiba Corp 撮像素子、撮像モジュール及び撮像素子の製造方法
KR101153722B1 (ko) * 2011-03-15 2012-06-14 한국과학기술원 다이오드 스위칭을 이용한 ｓａ－ｆｐａ 센서의 시스템 인 패키징 방법
EP2802009B1 (en) * 2013-05-08 2021-03-24 ams AG Integrated imaging device for infrared radiation and method of production

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006095834A1 (ja) 2005-03-09 2006-09-14 Asahi Kasei Emd Corporation 光デバイス及び光デバイスの製造方法
CN102610619A (zh) * 2012-03-29 2012-07-25 江苏物联网研究发展中心 一种晶圆级真空封装的ir fpa器件及其制造方法
CN105449008A (zh) * 2014-07-10 2016-03-30 上海巨哥电子科技有限公司 一种红外传感器及其封装结构和制备方法
JP2017157755A (ja) * 2016-03-03 2017-09-07 富士通株式会社 光検出器及び光検出器の製造方法
JP2020056674A (ja) * 2018-10-02 2020-04-09 ソニーセミコンダクタソリューションズ株式会社 温度検出素子及び撮像装置

Also Published As

Publication number Publication date
JP6932277B1 (ja) 2021-09-08
EP4177962A4 (en) 2023-08-16
EP4177962A1 (en) 2023-05-10
JPWO2022003959A1 (ja) 2022-01-06
CN115917761A (zh) 2023-04-04
US20230187459A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
US10591715B2 (en) Fabry-Perot interference filter
US7385199B2 (en) Microbolometer IR focal plane array (FPA) with in-situ mirco vacuum sensor and method of fabrication
US8772718B2 (en) Electromagnetic radiation detecting device comprising an active bolometer and a shielded reference bolometer
JPH11326037A (ja) 赤外線検出器用真空パッケージ及びその製造方法
US20120153151A1 (en) Infrared detector based on suspended bolometric micro-plates
EP2375228B1 (en) Optical sensor
WO2010007266A1 (fr) Detecteur bolometrique d'ondes electromagnetiques
WO2019171488A1 (ja) 電磁波センサ
KR101708608B1 (ko) 광 검출기
KR20240058977A (ko) 필터 장치
JPH07311083A (ja) 赤外検出器及び感熱撮像システムの製造方法
WO2022003959A1 (ja) 赤外線センサおよび赤外線センサの製造方法
JP6345370B1 (ja) 赤外線センサデバイス
US8168936B2 (en) Interface techniques for coupling a sensor to a readout circuit
WO2018131216A1 (ja) 赤外線センサ基板及び赤外線センサデバイス
US20140097343A1 (en) Spectroscopic Detector And Corresponding Method
EP3052909B1 (fr) Circuit imprime flexible a faible emissivite
JP2008311429A (ja) パッケージおよびその製造方法
JP2008107215A (ja) イメージセンサおよびその製造方法
JP2020091388A (ja) 光学フィルタ装置、及び光学フィルタ装置の制御方法
JP7466699B2 (ja) 小型近接合焦イメージセンサ
Lange et al. 6000-element infrared focal plane array for reconnaissance applications
FR2972268A1 (fr) Detecteur de sursauts gamma compact a haute resolution
Castro et al. Layout and fabrication of long legs microbolometer
FR2692719A1 (fr) Senseur pyroélectrique et procédé de fabrication.

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2020572565

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20943789

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2020943789

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE