WO2021245741A1 - ウェーハ外周歪みの評価方法 - Google Patents

ウェーハ外周歪みの評価方法 Download PDF

Info

Publication number
WO2021245741A1
WO2021245741A1 PCT/JP2020/021592 JP2020021592W WO2021245741A1 WO 2021245741 A1 WO2021245741 A1 WO 2021245741A1 JP 2020021592 W JP2020021592 W JP 2020021592W WO 2021245741 A1 WO2021245741 A1 WO 2021245741A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
outer peripheral
strain
polycrystalline film
evaluating
Prior art date
Application number
PCT/JP2020/021592
Other languages
English (en)
French (fr)
Inventor
裕士 安藤
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to CN202080101429.3A priority Critical patent/CN115668470A/zh
Priority to US17/925,417 priority patent/US20230197533A1/en
Priority to EP20938747.1A priority patent/EP4160660A4/en
Priority to PCT/JP2020/021592 priority patent/WO2021245741A1/ja
Publication of WO2021245741A1 publication Critical patent/WO2021245741A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/16Measuring arrangements characterised by the use of optical techniques for measuring the deformation in a solid, e.g. optical strain gauge
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • G01N21/9503Wafer edge inspection
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • G01N21/9505Wafer internal defects, e.g. microcracks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers

Abstract

本発明は、表面に多結晶膜が形成されたウェーハの外周歪みの評価方法であって、前記表面に多結晶膜が形成されたウェーハとして、シリコン単結晶基板の表面に多結晶膜が形成されたウェーハを用い、前記多結晶膜の表面を除去する前処理をし、その後、前記ウェーハの外周の裏面から赤外レーザーを入射させ、前記ウェーハを透過した後の前記赤外レーザーの偏光度から前記ウェーハの外周歪みを評価するウェーハの外周歪みの評価方法である。これにより、表面に多結晶膜が形成されたウェーハの外周歪みを高精度で評価する方法が提供される。

Description

ウェーハ外周歪みの評価方法
 本発明は、ウェーハ外周歪みの評価方法に関する。
 一般的に枚葉式エピタキシャルウェーハ製造装置を用いて、研磨後のウェーハ上にエピタキシャル層を成長する場合、ウェーハとサセプタの接触部にかかる熱応力などによってウェーハ外周部に歪みが生じる。この歪みの評価方法として、ウェーハの裏面から赤外レーザーを入射し、ウェーハ透過後の偏光度から歪みを検出する手法が用いられている(特許文献1)。本評価において、ウェーハに歪みがある場合入射光の偏光度は大きくなるため、その偏光度から歪みを検出できる。これまで、エピタキシャルウェーハで本測定を行う際、エピタキシャル層を成長したウェーハをそのまま測定を行っていた。
特開2012-019216号公報
 一方、多結晶膜(Poly膜)を成長させたウェーハにおいても枚葉式エピタキシャルウェーハ製造装置を用いて成長を行うため、その成長過程においてエピタキシャルウェーハと同様の原理でウェーハの外周部に歪みが生じる。この多結晶膜を成長させたウェーハの歪み評価においてもエピタキシャルウェーハと同様の評価方法を用いたが、多結晶膜が形成されたウェーハは多結晶膜の結晶方位が不規則であることなどから、特に外周部でのノイズの影響を受けやすく、従来の測定方法の適用が困難であった。そのため、多結晶膜が形成されたウェーハの歪みの評価手法の確立を要していた。
 本発明は、上記問題を解決するためになされたものであり、表面に多結晶膜が形成されたウェーハの外周歪みの高精度な評価方法を提供することを目的とする。
 本発明は、上記目的を達成するためになされたものであり、表面に多結晶膜が形成されたウェーハの外周歪みの評価方法であって、前記表面に多結晶膜が形成されたウェーハとして、シリコン単結晶基板の表面に多結晶膜が形成されたウェーハを用い、前記多結晶膜の表面を除去する前処理をし、その後、前記ウェーハの外周の裏面から赤外レーザーを入射させ、前記ウェーハを透過した後の前記赤外レーザーの偏光度から前記ウェーハの外周歪みを評価するウェーハの外周歪みの評価方法を提供する。
 このような評価方法によれば、測定時の外周部のノイズの影響を低減でき、多結晶膜が形成されたウェーハの外周歪みを正確に評価することができる。
 このとき、前記前処理を、研磨、及び/又は、エッチングにより行うことができる。
 これにより、前記多結晶膜表面の平滑化、及び/又は、前記多結晶膜の表面膜厚の薄膜化ができ、測定時の外周部のノイズの影響を低減でき、多結晶膜が形成されたウェーハの外周歪み評価を効果的かつ高精度で実施できる。
 このとき、前記前処理を、研磨により行い、表面を厚さ0.2μm以上研磨除去することとすることができる。
 研磨量を前記範囲にすることで、測定時の外周部のノイズの影響をより効果的に低減でき、多結晶膜が形成されたウェーハの外周歪み評価をより高精度で実施できる。
 また、前記前処理を、エッチングにより行い、表面を厚さ0.5μm以上エッチング除去することとすることができる。
 エッチング除去量を前記範囲にすることで、測定時の外周部のノイズの影響をより効果的に低減でき、多結晶膜が形成されたウェーハの外周歪み評価をより高精度で実施できる。
 前記前処理を、気相エッチング、及び/又は、液相エッチングで行うことができる。
 これにより、測定時の外周部のノイズの影響を低減でき、多結晶膜が形成されたウェーハの外周歪み評価を簡便に実施できる。
 以上のように、本発明の、表面に多結晶膜が形成されたウェーハの外周歪みの評価方法によれば、前処理を行うことにより、測定時の外周部のノイズの影響を低減でき、多結晶膜が形成されたウェーハの外周歪み評価を高精度で実施することが可能になる。
枚葉式エピタキシャルウェーハ製造装置の概略を示す。 歪み測定装置の構成を示す。 ウェーハの平面図であり、測定除外領域と、測定領域とを示す。
 以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
 上述のように、表面に多結晶膜が形成されたウェーハの外周歪みの評価方法において、測定時の外周部のノイズの影響を低減し、多結晶膜が形成されたウェーハの外周歪みを正確に評価する方法が求められていた。
 本発明者らは、上記課題について鋭意検討を重ねた結果、表面に多結晶膜が形成されたウェーハの外周歪みの評価方法であって、前記表面に多結晶膜が形成されたウェーハとして、シリコン単結晶基板の表面に多結晶膜が形成されたウェーハを用い、前記多結晶膜の表面を除去する前処理をし、その後、前記ウェーハの外周の裏面から赤外レーザーを入射させ、前記ウェーハを透過した後の前記赤外レーザーの偏光度から前記ウェーハの外周歪みを評価するウェーハの外周歪みの評価方法により、外周部のノイズの影響を低減し、多結晶膜が形成されたウェーハの外周歪みを正確に評価できることを見出し、本発明を完成した。
 以下、図面を参照して説明する。
 本発明に係るウェーハ外周歪みの評価方法が対象とする多結晶膜が形成されたウェーハはどのような方法で製造されたものでもよい。例えば、以下に述べるエピタキシャルウェーハ製造装置を用いて製造することができる。
 先ず、図1を参照して枚葉式エピタキシャルウェーハ製造装置の構成を説明する。図1のエピタキシャルウェーハ製造装置1は、シリコン単結晶基板等のウェーハWが1枚ずつ投入されて、投入された1枚のウェーハWの主表面上にシリコン単結晶膜や多結晶シリコン膜等の膜を気相成長させる装置である。詳しくは、エピタキシャルウェーハ製造装置1は、処理対象となるウェーハWが投入される反応炉2と、反応炉2内に配置されて投入されたウェーハWを水平に支持するサセプタ3と、反応炉2を囲むように配置されて反応炉2内を加熱する加熱部6とを含んで構成される。
 サセプタ3は例えば炭化ケイ素(SiC)によりコーティングされた黒鉛からなり、円盤状の形状である。サセプタ3の上面には、ウェーハWを水平に載置するための、ウェーハWの径よりも数ミリ程度大きい凹形状(平面視で円状)のポケット部3aが形成されている。ポケット部3aの深さは、ウェーハWの厚さと同程度となっている。図1の例では、ポケット部3aは、ウェーハWの外周部は接触するがそれ以外の部分は接触しないように底面が段差形状に形成されているが、ウェーハWの裏面の全部がポケット部3aの底面に接触するように形成されてもよい。サセプタ3はその中心軸回りに回転可能に設けられる。
 反応炉2の一端側には、反応炉2内のウェーハWの主表面上に各種ガスを供給するためのガス供給口4が形成されている。また、反応炉2の、ガス供給口4と反対側には、ウェーハWの主表面上を通過したガスを排出するためのガス排出口5が形成されている。加熱部6は、例えば反応炉2の上下それぞれに設けられたハロゲンランプとすることができる。
 次に、図2を参照して、ウェーハの外周歪みを測定する装置の構成を説明する。図2の測定装置10は、SIRD(Scanning Infrared Depolarization)を原理とした装置として構成されている。詳しくは、測定装置10は、測定対象のウェーハWの歪み測定部位に赤外レーザー31を入射させるレーザー発生部11と、赤外レーザー31が入射されたウェーハWから透過してくる光32の偏光成分(P偏光成分、S偏光成分)を検出する検出部12と、検出部12で検出した偏光成分に基づいて偏光度の変化(偏光変位量)を算出し、その偏光度の変化に基づいて歪みの位置及び歪み量の算出等の処理を行う処理部13とを備えている。
 次に、本実施形態の歪み評価の手順を説明する。先ず、歪みの評価対象のウェーハを準備する。準備するウェーハとして表面に多結晶シリコン膜を形成したウェーハを準備する。多結晶シリコン膜は例えば図1に例示する枚葉式エピタキシャルウェーハ製造装置1を用いて形成すればよい。この場合、例えばシリコン単結晶基板として構成されたウェーハWをサセプタ3のポケット部3aに載置した状態で、加熱部6によりウェーハWを所定温度に加熱しつつ、ガス供給口4から多結晶シリコン膜の原料となるガス(例えばトリクロロシラン)及びキャリアガス(例えば水素ガス)を反応炉2内に供給して、ウェーハWの表面に所定膜厚の多結晶シリコン膜を成長させる。これにより、表面に多結晶シリコン膜を有したウェーハWが得られる。
 次に、ウェーハWの多結晶シリコン膜の表面を除去する、前処理を行う。除去の方法は限定されない。ウェーハWの多結晶シリコン膜の表面を除去することによって、測定時の外周部のノイズの影響を低減でき、ウェーハの外周歪みの評価を正確に行うことができる。
 例えば、ウェーハWの多結晶シリコン膜の表面を研磨、及び/又は、エッチングにより除去し、歪み測定を行う。歪み測定の前に研磨を行うことで、多結晶シリコン膜の表面を平滑化し、測定時の外周部のノイズの影響を低減でき、ウェーハの外周歪みの評価を正確に行うことができる。また、歪み測定の前にエッチングを行うことで、多結晶シリコン膜の表面膜厚を薄膜化し、測定時の外周部のノイズの影響を低減でき、ウェーハの外周歪みの評価を正確に行うことができる。
 研磨により多結晶膜の表面の除去を行う場合、研磨で除去する厚さを0.2μm以上とし、エッチングにより行う場合、エッチングで除去する厚さを0.5μm以上とすることで、より効果的にノイズの影響を低減でき、評価をより正確に行うことができる。また、多結晶膜表面の除去量の上限は特に限定されないが、スループット(生産性)の観点から10μm程度とすることが好ましい。
 ここで、研磨の方法は、公知の基板研磨方法を採用することができる。また、エッチングは、気相エッチングや液相エッチングを採用することができるが、表面を除去することができれば、どのような方法で実施してもよい。例えば、気相エッチングの場合、エッチングガスとして塩化水素を使うことができ、液相エッチングの場合、エッチング液としてフッ酸や硝酸を使うことができる。
 歪みの測定においては、サセプタ3と接触する裏面外周部に歪みが発生しやすいので、赤外レーザー31をウェーハWの裏面外周部に入射させる。
 また、ウェーハWにおける歪み測定領域22(図3参照)は、ウェーハWの外周部を含む領域とし、具体的には、測定除外領域21の内周側の境界線から径方向に所定幅(例えば4mmの幅)の領域とする。歪み測定領域22は、ウェーハWの最外周20内部の円周方向に全周に亘る領域(つまりリング状の領域)としてもよいし、円周方向の一部領域としてもよい。そして、赤外レーザー31の入射位置を、歪み測定領域22内でスキャン(走査)することで、歪み測定領域22における歪み位置及び歪み量を評価する。
 以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。
 (実施例1)
 まず、表面の研磨によるウェーハ外周部の歪みの測定手法において、従来の測定対象であったエピタキシャルウェーハと多結晶膜を研磨によって除去した多結晶膜が形成されたウェーハそれぞれの外周歪み量を測定し、歪み量の一致率について調査した。
 ウェーハの直径は300mmであり、エピタキシャルウェーハは枚葉式エピタキシャルウェーハ製造装置によって反応し作製した。エピタキシャルウェーハ製造装置の反応炉内のサセプタにウェーハを1枚ずつ投入し、加熱部によりウェーハを所定温度(1100℃)に加熱しつつ、ガス供給口から原料となるガス(トリクロロシラン)やキャリアガス(水素)を供給することで、投入されたウェーハの表面上に膜厚が5μmのシリコン単結晶膜を気相成長させた。一方、多結晶膜が形成されたウェーハについてもエピタキシャルウェーハと同様の装置を用いて反応するが、加熱温度が2段階になっているのが特徴である。1層目の反応は低温(900℃)で行い、2層目は高温(1100℃)で行うことで膜厚が5μmの多結晶膜を成長させた。その後、下記表1に示す除去量で、多結晶膜の表面を研磨除去する前処理を行った。
 本実施例では、エピタキシャルウェーハと多結晶膜が形成されたウェーハの歪みの一致率を比較したが、ウェーハ外周部の歪みの発生場所はサセプタ等の部材に起因しているため、反応条件の多少の違いでは発生場所は変わらないことが分かっている。そのため、エピタキシャルウェーハで歪みが発生する場所に対して、多結晶膜が形成されたウェーハでの発生場所がどれくらい一致するかを評価した。表1に多結晶膜表面の研磨除去量と歪み量の一致率の関係を示す。
 外周部の歪みの測定での測定領域は、最外周の0.5mmを測定除外領域として歪み測定幅を4mmとした。測定間隔は周方向2mm、径方向1mmである。
 (比較例1)
 多結晶膜表面を研磨除去しなかった(除去量0μm)こと以外の条件は実施例1と同様として評価を行った。その結果、一致率は42%であり一致率が十分ではなかった。
 表1のように、研磨による多結晶膜の除去量を、0.1μm、0.2μm、0.4μm、0.8μm、1.6μm、4.0μmとしたウェーハを作製し、歪み発生量の一致率を比較した。その結果、多結晶膜表面の研磨除去量を0.1μmとすると一致率は78%となり、0.2μm以上にすることで一致率はさらに向上し、90%以上になった。多結晶膜表面の研磨除去量が0.2μm以上で一致率が90%以上となったことから、外周部のノイズが除去でき高精度に歪み量を評価可能である。
 以上のとおり、本発明の実施例によれば、多結晶膜が形成されたウェーハの外周歪み評価を高精度で実施できた。
Figure JPOXMLDOC01-appb-T000001
 (実施例2)
 気相エッチングにより多結晶膜表面の除去を行い、ウェーハ外周部の歪みの評価を行った。実施例1の多結晶膜の表面を0.8μm研磨した多結晶膜が形成されたウェーハと、多結晶膜をエッチングによって除去した多結晶膜が形成されたウェーハそれぞれの外周歪み量を測定し、歪み量の一致率について調査した。
 多結晶膜が形成されたウェーハの作製方法は実施例1と同様であり、気相エッチングはエピタキシャルウェーハ製造装置の反応炉内での多結晶膜成長後に、上記反応炉内にエッチングガス(塩化水素)を供給することで行った。表2に多結晶膜表面の気相エッチング除去量と歪み量の一致率の関係を示す。
 外周部の歪みの測定での測定領域は、実施例1と同様である。
 (実施例3)
 液相エッチングにより多結晶膜表面の除去を行い、ウェーハ外周部の歪みの評価を行った。実施例1の多結晶膜の表面を0.8μm研磨した多結晶膜が形成されたウェーハと、多結晶膜をエッチングによって除去した多結晶膜が形成されたウェーハそれぞれの外周歪み量を測定し、歪み量の一致率について調査した。
 多結晶膜が形成されたウェーハの作製方法は実施例1と同様であり、液相エッチングはウェーハを反応炉から取り出した後にエッチング液(フッ酸)を用いて行った。表3に多結晶膜表面の液相エッチング除去量と歪み量の一致率の関係を示す。
 外周部の歪みの測定での測定領域は、実施例1と同様である。
 (比較例2)
 多結晶膜表面を除去しなかった(除去量0μm)こと以外の条件は実施例1と同様とした場合の一致率は45%であり一致率が十分ではなかった。
 表2のように、気相エッチングによる多結晶膜の除去量を0.2μm、0.4μm、0.5μm、1.0μm、1.5μm、3.0μmとしたウェーハを作製し、歪み発生量の一致率を比較した。その結果、多結晶膜表面のエッチング除去量を0.2μm以上とすると一致率は60%以上となり、0.5μm以上とすることで一致率はさらに向上し、90%以上となった。多結晶膜表面のエッチング除去量が0.5μm以上で一致率が90%以上となったことから、外周部のノイズが除去でき高精度に歪み量を評価可能である。
Figure JPOXMLDOC01-appb-T000002
 表3のように、液相エッチングによる多結晶膜の除去量を0.2μm、0.4μm、0.5μm、1.0μm、1.5μm、3.0μmとしたウェーハを作製し、歪み発生量の一致率を比較した。その結果、多結晶膜表面のエッチング除去量を0.2μm以上とすると一致率は60%以上となり、0.5μm以上とすることで一致率はさらに向上し、90%以上となった。多結晶膜表面のエッチング除去量が0.5μm以上で一致率が90%以上となったことから、外周部のノイズが除去でき高精度に歪み量を評価可能である。
Figure JPOXMLDOC01-appb-T000003
 なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (5)

  1.  表面に多結晶膜が形成されたウェーハの外周歪みの評価方法であって、
     前記表面に多結晶膜が形成されたウェーハとして、シリコン単結晶基板の表面に多結晶膜が形成されたウェーハを用い、
     前記多結晶膜の表面を除去する前処理をし、
     その後、前記ウェーハの外周の裏面から赤外レーザーを入射させ、
     前記ウェーハを透過した後の前記赤外レーザーの偏光度から前記ウェーハの外周歪みを評価することを特徴とするウェーハの外周歪みの評価方法。
  2.  前記前処理を、研磨、及び/又は、エッチングにより行うことを特徴とする請求項1に記載のウェーハの外周歪みの評価方法。
  3.  前記前処理を、研磨により行い、表面を厚さ0.2μm以上研磨除去することを特徴とする請求項2に記載のウェーハの外周歪みの評価方法。
  4.  前記前処理を、エッチングにより行い、表面を厚さ0.5μm以上エッチング除去することを特徴とする請求項2に記載のウェーハの外周歪みの評価方法。
  5.  前記前処理を、気相エッチング、及び/又は、液相エッチングで行うことを特徴とする請求項2又は4に記載のウェーハの外周歪みの評価方法。
PCT/JP2020/021592 2020-06-01 2020-06-01 ウェーハ外周歪みの評価方法 WO2021245741A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202080101429.3A CN115668470A (zh) 2020-06-01 2020-06-01 晶圆外周变形的评价方法
US17/925,417 US20230197533A1 (en) 2020-06-01 2020-06-01 Method for evaluating peripheral strain of wafer
EP20938747.1A EP4160660A4 (en) 2020-06-01 2020-06-01 METHOD FOR EVALUATION OF THE OUTER PERIPHERAL DISTORTION OF A WAFER
PCT/JP2020/021592 WO2021245741A1 (ja) 2020-06-01 2020-06-01 ウェーハ外周歪みの評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/021592 WO2021245741A1 (ja) 2020-06-01 2020-06-01 ウェーハ外周歪みの評価方法

Publications (1)

Publication Number Publication Date
WO2021245741A1 true WO2021245741A1 (ja) 2021-12-09

Family

ID=78830933

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/021592 WO2021245741A1 (ja) 2020-06-01 2020-06-01 ウェーハ外周歪みの評価方法

Country Status (4)

Country Link
US (1) US20230197533A1 (ja)
EP (1) EP4160660A4 (ja)
CN (1) CN115668470A (ja)
WO (1) WO2021245741A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019216A (ja) 2010-07-07 2012-01-26 Siltronic Ag 半導体ウェハを検査するための方法および半導体ウェハのエッジを検査するための装置
JP2019204912A (ja) * 2018-05-25 2019-11-28 信越半導体株式会社 評価方法
JP6702485B1 (ja) * 2019-05-27 2020-06-03 信越半導体株式会社 ウェーハ外周歪みの評価方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115870A (ja) * 2005-10-20 2007-05-10 Shin Etsu Handotai Co Ltd ウエーハのワレ検査装置およびワレ検査方法並びにウエーハの製造方法
JP6978928B2 (ja) * 2017-12-25 2021-12-08 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの評価方法
CN112074940A (zh) * 2018-03-20 2020-12-11 东京毅力科创株式会社 结合有集成半导体加工模块的自感知校正异构平台及其使用方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019216A (ja) 2010-07-07 2012-01-26 Siltronic Ag 半導体ウェハを検査するための方法および半導体ウェハのエッジを検査するための装置
JP2019204912A (ja) * 2018-05-25 2019-11-28 信越半導体株式会社 評価方法
JP6702485B1 (ja) * 2019-05-27 2020-06-03 信越半導体株式会社 ウェーハ外周歪みの評価方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4160660A4

Also Published As

Publication number Publication date
US20230197533A1 (en) 2023-06-22
EP4160660A4 (en) 2024-03-20
EP4160660A1 (en) 2023-04-05
CN115668470A (zh) 2023-01-31

Similar Documents

Publication Publication Date Title
US8021968B2 (en) Susceptor and method for manufacturing silicon epitaxial wafer
US7922813B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
JP5092975B2 (ja) エピタキシャルウェーハの製造方法
US8372298B2 (en) Method for producing epitaxially coated silicon wafers
KR101516164B1 (ko) 에피텍셜 성장용 서셉터
US9273414B2 (en) Epitaxial growth apparatus and epitaxial growth method
JP2017109900A (ja) エピタキシャル成長装置、エピタキシャル成長方法及び半導体素子の製造方法
JP2009272633A (ja) エピタキシャル被覆された半導体ウェハの製造方法
JP4599816B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP3004846B2 (ja) 気相成長装置用サセプタ
JP7083699B2 (ja) 評価方法
JP3911518B2 (ja) 気相成長装置用サセプターと気相成長方法
TWI672402B (zh) 經磊晶塗布的單晶矽半導體晶圓以及其製造方法
JP6702485B1 (ja) ウェーハ外周歪みの評価方法
WO2021245741A1 (ja) ウェーハ外周歪みの評価方法
JP2000355766A (ja) 基板処理装置及び基板処理方法
JPWO2009060914A1 (ja) エピタキシャルウェーハ
JPH0758029A (ja) サセプタ
TW202146845A (zh) 晶圓外周變形之評價方法
JP7294021B2 (ja) 黒鉛製支持基板の表面処理方法、炭化珪素多結晶膜の成膜方法および炭化珪素多結晶基板の製造方法
JP7400337B2 (ja) 炭化ケイ素多結晶基板の製造方法
JP7143638B2 (ja) 炭化珪素エピタキシャル基板の製造方法
JPH1116991A (ja) 半導体製造装置用カーボン支持体
WO2022153951A1 (ja) エッチング量の測定方法及びその測定システム
JP2020088322A (ja) エピタキシャルウェーハの製造方法および装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20938747

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020938747

Country of ref document: EP

Effective date: 20230102

NENP Non-entry into the national phase

Ref country code: JP