WO2021241064A1

WO2021241064A1 - 高周波モジュール及び通信装置

Info

Publication number: WO2021241064A1
Application number: PCT/JP2021/015749
Authority: WO
Inventors: 輝明大下
Original assignee: 株式会社村田製作所
Priority date: 2020-05-27
Filing date: 2021-04-16
Publication date: 2021-12-02
Also published as: US20230035978A1; CN115552795A

Abstract

小型化を図る。整合回路（２，３）は、増幅器（１１Ａ）の入力端子と出力端子とのうちの一方である接続端子に接続されている。実装基板（９）は、グランド層（９４）を有する。整合回路（２，３）は、主線（２１，３１）と、副線（２２，３２）と、ＩＣチップ（２０，３０）と、を有する。主線（２１，３１）は、実装基板（９）の厚さ方向（Ｄ１）に交差する第１導体パターンで形成され、増幅器（１１Ａ）の接続端子に接続される。副線（２２，３２）は、実装基板（９）の厚さ方向（Ｄ１）に交差する第２導体パターンで形成され、主線（２１，３１）とグランド層（９４）との間に接続されている。副線（２２，３２）は、実装基板（９）の厚さ方向（Ｄ１）において主線（２１，３１）に対向している。ＩＣチップ（２０，３０）は、実装基板（９）に配置されており、整合回路（２，３）のインピーダンス変換特性を調整する調整部（２３，３３）を含む。

Description

高周波モジュール及び通信装置

　本発明は、一般に高周波モジュール及び通信装置に関し、より詳細には、実装基板を備える高周波モジュール、及び、それを備える通信装置に関する。

　特許文献１には、互いに対向する第１主面及び第２主面を有するモジュール基板と、送信電力増幅器と、送信出力整合回路と、受信低雑音増幅器と、受信入力整合回路と、を備える高周波モジュールが開示されている。

　送信出力整合回路は、第１インダクタンス素子を含む。第１インダクタンス素子は、モジュール基板の第１主面に実装されている。

　受信入力整合回路は、第２インダクタンス素子を含む。第２インダクタンス素子は、モジュール基板の第２主面に実装されている。

国際公開第２０１９／１８１５９０号

　高周波モジュールにおいては、例えば増幅器において対応可能な周波数帯域に応じて増幅器と複数のフィルタとの間に整合回路を設ける必要があり、小型化が望まれることがあった。

　本発明の目的は、小型化を図ることが可能な高周波モジュール及び通信装置を提供することにある。

　本発明の一態様に係る高周波モジュールは、実装基板と、増幅器と、整合回路と、を備える。前記実装基板は、互いに対向する第１主面及び第２主面を有する。前記増幅器は、前記実装基板の前記第１主面と前記第２主面とのうち一方の主面に配置されている。前記増幅器は、入力端子及び出力端子を有する。前記整合回路は、前記増幅器の前記入力端子と前記出力端子とのうちの一方である接続端子に接続されている。前記実装基板は、グランド層を有する。前記整合回路は、主線と、副線と、ＩＣチップと、を有する。前記主線は、前記実装基板の厚さ方向に交差する第１導体パターンで形成されている。前記主線は、前記増幅器の前記接続端子に接続される。前記副線は、前記厚さ方向に交差する第２導体パターンで形成されている。前記副線は、前記主線と前記グランド層との間に接続されている。前記副線は、前記厚さ方向において前記主線に対向している。前記ＩＣチップは、前記実装基板に配置されている。前記ＩＣチップは、調整部を含む。前記調整部は、前記整合回路のインピーダンス変換特性を調整する。

　本発明の一態様に係る高周波モジュールは、実装基板と、増幅器と、整合回路と、を備える。前記実装基板は、互いに対向する第１主面及び第２主面を有する。前記増幅器は、前記実装基板の前記第１主面と前記第２主面とのうち一方の主面に配置されている。前記増幅器は、入力端子及び出力端子を有する。前記整合回路は、前記増幅器の前記入力端子と前記出力端子とのうちの一方である接続端子に接続されている。前記実装基板は、グランド層を有する。前記整合回路は、主線と、副線と、ＩＣチップと、を有する。前記主線は、前記実装基板の厚さ方向に交差する第１導体パターンで形成されている。前記主線は、前記増幅器の前記接続端子に接続される。前記副線は、前記厚さ方向に交差する第２導体パターンで形成されている。前記副線は、前記主線と前記グランド層との間に接続されている。前記副線は、前記厚さ方向において前記主線に対向している。前記ＩＣチップは、前記実装基板に配置されている。前記主線は、前記増幅器の前記接続端子に接続される第１端と、前記副線が接続される第２端と、を有する。前記ＩＣチップは、第１スイッチと、第２スイッチと、を含む。前記第１スイッチは、前記主線の前記第１端と前記接続端子との間に接続されている。前記第２スイッチは、前記主線において前記第１端と前記第２端との両方から離れた部分と前記接続端子との間に接続されている。

　本発明の一態様に係る高周波モジュールは、実装基板と、増幅器と、整合回路と、を備える。前記実装基板は、互いに対向する第１主面及び第２主面を有する。前記増幅器は、前記実装基板の前記第１主面と前記第２主面とのうち一方の主面に配置されている。前記増幅器は、入力端子及び出力端子を有する。前記整合回路は、前記増幅器の前記入力端子と前記出力端子とのうちの一方である接続端子に接続されている。前記実装基板は、グランド層を有する。前記整合回路は、主線と、副線と、ＩＣチップと、を有する。前記主線は、前記実装基板の厚さ方向に交差する第１導体パターンで形成されている。前記主線は、前記増幅器の前記接続端子に接続される。前記副線は、前記厚さ方向に交差する第２導体パターンで形成されている。前記副線は、前記主線と前記グランド層との間に接続されている。前記副線は、前記厚さ方向において前記主線に対向している。前記ＩＣチップは、前記実装基板に配置されている。前記副線は、前記主線に接続される第１端と、前記グランド層に接続される第２端と、を有する。前記ＩＣチップは、スイッチを含む。前記スイッチは、前記副線において前記第１端と前記第２端との両方から離れた部分と前記グランド層との間に接続されている。

　本発明の一態様に係る通信装置は、上記高周波モジュールと、信号処理回路と、を備える。前記信号処理回路は、前記高周波モジュールに接続されており、高周波信号を信号処理する。

　本発明の上記態様に係る高周波モジュール及び通信装置は、小型化を図ることが可能となる。

図１は、実施形態１に係る高周波モジュールを備える通信装置の回路構成図である。図２は、同上の高周波モジュールの断面図である。図３は、同上の高周波モジュールにおける主線及び副線の変形例を説明するための要部分解斜視図である。図４は、実施形態１の変形例に係る高周波モジュールの断面図である。図５は、実施形態２に係る高周波モジュールを備える通信装置の回路構成図である。図６は、同上の高周波モジュールの断面図である。図７は、実施形態３に係る高周波モジュールを備える通信装置の回路構成図である。図８は、同上の高周波モジュールの断面図である。図９は、実施形態４に係る高周波モジュールの断面図である。

　以下の実施形態等において参照する図２～４、６、８及び９は、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。

　（実施形態１）
　実施形態１に係る高周波モジュール１は、図２に示すように、実装基板９を備える。また、高周波モジュール１は、複数の増幅器１１Ａ，１２として、パワーアンプ１１Ａと、ローノイズアンプ１２（図１参照）と、を備える。また、高周波モジュール１は、複数の整合回路２，３として、出力整合回路２と、入力整合回路３と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。パワーアンプ１１Ａは、実装基板９の第１主面９１に配置されている。ローノイズアンプ１２は、実装基板９の第２主面９２に配置されている。出力整合回路２は、パワーアンプ１１Ａの出力端子（接続端子）１１２（図１参照）に接続されている。入力整合回路３は、ローノイズアンプ１２の入力端子（接続端子）１２１（図１参照）に接続されている。実装基板９は、グランド層９４を有する。出力整合回路２は、主線２１と、副線２２と、ＩＣチップ２０と、を有する。主線２１は、パワーアンプ１１Ａの出力端子１１２に接続される。副線２２は、主線２１とグランド層９４との間に接続されている。副線２２は、実装基板９の厚さ方向Ｄ１において主線２１に対向している。ＩＣチップ２０は、実装基板９に配置されている。ＩＣチップ２０は、調整部２３を含む。調整部２３は、出力整合回路２のインピーダンス変換特性を調整する。入力整合回路３は、主線３１と、副線３２と、ＩＣチップ３０と、を有する。主線３１は、実装基板９の厚さ方向Ｄ１に交差する第１導体パターン（第１導体部）で形成されている。主線３１は、ローノイズアンプ１２の入力端子１２１に接続される。副線３２は、実装基板９の厚さ方向Ｄ１に交差する第２導体パターン（第２導体部）で形成されている。副線３２は、主線３１とグランド層９４との間に接続されている。副線３２は、実装基板９の厚さ方向Ｄ１において主線３１に対向している。ＩＣチップ３０は、実装基板９に配置されている。ＩＣチップ３０は、調整部３３を含む。調整部３３は、入力整合回路３のインピーダンス変換特性を調整する。実施形態１に係る高周波モジュール１は、小型化を図ることが可能となる。

　以下、実施形態１に係る高周波モジュール１及び通信装置３００について、図１及び２を参照して、より詳細に説明する。

　（１）高周波モジュール及び通信装置
　（１．１）高周波モジュール及び通信装置の回路構成
　実施形態１に係る高周波モジュール１は、例えば、マルチモード／マルチバンド対応の通信装置３００に用いられる。通信装置３００は、例えば、携帯電話（例えば、スマートフォン）であるが、これに限らず、例えば、ウェアラブル端末（例えば、スマートウォッチ）等であってもよい。高周波モジュール１は、例えば、４Ｇ（第４世代移動通信）規格、５Ｇ（第５世代移動通信）規格等に対応可能なモジュールである。４Ｇ規格は、例えば、３ＧＰＰ（Third Generation Partnership Project）　ＬＴＥ（Long Term Evolution）規格である。５Ｇ規格は、例えば、５Ｇ　ＮＲ（New Radio）である。高周波モジュール１は、キャリアアグリゲーション及びデュアルコネクティビティに対応可能な回路である。

　高周波モジュール１は、例えば、信号処理回路３０１から入力された送信信号（高周波信号）を増幅してアンテナ３１０に出力できるように構成されている。また、高周波モジュール１は、アンテナ３１０から入力された受信信号（高周波信号）を増幅して信号処理回路３０１に出力できるように構成されている。信号処理回路３０１は、高周波モジュール１の構成要素ではなく、高周波モジュール１を備える通信装置３００の構成要素である。高周波モジュール１は、例えば、通信装置３００の備える信号処理回路３０１によって制御される。通信装置３００は、高周波モジュール１と、信号処理回路３０１と、を備える。通信装置３００は、アンテナ３１０を更に備える。通信装置３００は、高周波モジュール１が実装された回路基板を更に備える。回路基板は、例えば、プリント配線板である。回路基板は、グランド電位が与えられるグランド電極を有する。

　信号処理回路３０１は、例えば、ＲＦ信号処理回路３０２と、ベースバンド信号処理回路３０３と、を含む。ＲＦ信号処理回路３０２は、例えばＲＦＩＣ（Radio Frequency Integrated Circuit）であり、高周波信号に対する信号処理を行う。ＲＦ信号処理回路３０２は、例えば、ベースバンド信号処理回路３０３から出力された高周波信号（送信信号）に対してアップコンバート等の信号処理を行い、信号処理が行われた高周波信号を出力する。また、ＲＦ信号処理回路３０２は、例えば、高周波モジュール１から出力された高周波信号（受信信号）に対してダウンコンバート等の信号処理を行い、信号処理が行われた高周波信号をベースバンド信号処理回路３０３へ出力する。ベースバンド信号処理回路３０３は、例えばＢＢＩＣ（Baseband Integrated Circuit）である。ベースバンド信号処理回路３０３は、ベースバンド信号からＩ相信号及びＱ相信号を生成する。ベースバンド信号は、例えば、外部から入力される音声信号、画像信号等である。ベースバンド信号処理回路３０３は、Ｉ相信号とＱ相信号とを合成することでＩＱ変調処理を行って、送信信号を出力する。この際、送信信号は、所定周波数の搬送波信号を、当該搬送波信号の周期よりも長い周期で振幅変調した変調信号（ＩＱ信号）として生成される。ベースバンド信号処理回路３０３で処理された受信信号は、例えば、画像信号として画像表示のために、又は、音声信号として通信装置３００のユーザの通話のために使用される。高周波モジュール１は、アンテナ３１０と信号処理回路３０１のＲＦ信号処理回路３０２との間で高周波信号（受信信号、送信信号）を伝達する。

　高周波モジュール１は、増幅器として、パワーアンプ１１Ａ及びローノイズアンプ１２を備える。また、高周波モジュール１は、パワーアンプ１１Ａに接続される整合回路として出力整合回路２を備える。また、高周波モジュール１は、ローノイズアンプ１２に接続される整合回路として入力整合回路３を備える。また、高周波モジュール１は、複数（例えば、２つ）の送信フィルタ１３Ａ，１３Ｂと、複数（例えば、２つ）の受信フィルタ１４Ａ，１４Ｂと、を更に備える。また、高周波モジュール１は、アンテナスイッチ４と、バンドセレクト用スイッチ５と、バンドセレクト用スイッチ６と、を更に備える。また、高周波モジュール１は、パワーアンプ１１Ｂと、入力側スイッチ７と、を更に備える。また、高周波モジュール１は、コントローラ１６を更に備える。

　また、高周波モジュール１は、複数の外部接続端子８０を備えている。複数の外部接続端子８０は、アンテナ端子８１と、信号入力端子８２と、信号出力端子８３と、制御端子８４と、複数のグランド端子８５（図１参照）と、を含む。複数のグランド端子８５は、通信装置３００の備える上述の回路基板のグランド電極と電気的に接続されてグランド電位が与えられる端子である。

　パワーアンプ１１Ａは、入力端子１１１及び出力端子１１２を有する。パワーアンプ１１Ａは、入力端子１１１に入力された第１周波数帯域の送信信号を増幅して出力端子１１２から出力する。ここにおいて、第１周波数帯域は、例えば、第１通信バンドと第２通信バンドとを含む。第１通信バンドは、送信フィルタ１３Ａを通る送信信号に対応し、例えば、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ１１である。第２通信バンドは、送信フィルタ１３Ｂを通る送信信号に対応し、例えば、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ２２である。パワーアンプ１１Ａの入力端子１１１は、信号入力端子８２に接続されている。パワーアンプ１１Ａの入力端子１１１は、信号入力端子８２を介して信号処理回路３０１に接続される。信号入力端子８２は、外部回路（例えば、信号処理回路３０１）からの高周波信号（送信信号）を高周波モジュール１に入力するための端子である。パワーアンプ１１Ａの出力端子１１２は、出力整合回路２を介してバンドセレクト用スイッチ５の共通端子５０に接続されている。

　ローノイズアンプ１２は、入力端子１２１及び出力端子１２２を有する。ローノイズアンプ１２は、入力端子１２１に入力された第２周波数帯域の受信信号を増幅して出力端子１２２から出力する。第２周波数帯域は、例えば、第１周波数帯域と同じであり、第１通信バンドと第２通信バンドとを含む。ローノイズアンプ１２の入力端子１２１は、入力整合回路３を介してバンドセレクト用スイッチ６の共通端子６０に接続されている。ローノイズアンプ１２の出力端子１２２は、信号出力端子８３に接続されている。ローノイズアンプ１２の出力端子１２２は、例えば、信号出力端子８３を介して信号処理回路３０１に接続される。信号出力端子８３は、ローノイズアンプ１２からの高周波信号（受信信号）を外部回路（例えば、信号処理回路３０１）へ出力するための端子である。

　送信フィルタ１３Ａは、例えば、第１通信バンドの送信帯域を通過帯域とするフィルタである。送信フィルタ１３Ｂは、例えば、第２通信バンドの送信帯域を通過帯域とするフィルタである。受信フィルタ１４Ａは、例えば、第１通信バンドの受信帯域を通過帯域とするフィルタである。受信フィルタ１４Ｂは、例えば、第２通信バンドの受信帯域を通過帯域とするフィルタである。実施形態１に係る高周波モジュール１では、送信フィルタ１３Ａと受信フィルタ１４Ａとでデュプレクサ１５Ａを構成している。また、実施形態１に係る高周波モジュール１では、送信フィルタ１３Ｂと受信フィルタ１４Ｂとでデュプレクサ１５Ｂを構成している。

　アンテナスイッチ４は、共通端子４０と、複数の選択端子４１と、を有する。共通端子４０は、アンテナ端子８１に接続されている。アンテナ端子８１には、アンテナ３１０が接続される。アンテナスイッチ４では、複数の選択端子４１のうち１つの選択端子４１が、送信フィルタ１３Ａの出力端子と受信フィルタ１４Ａの入力端子との接続点に接続されており、別の１つの選択端子４１が、送信フィルタ１３Ｂの出力端子と受信フィルタ１４Ｂの入力端子との接続点に接続されている。アンテナスイッチ４は、例えば、共通端子４０に複数の選択端子４１のうち少なくとも１つ以上を接続可能なスイッチである。ここで、アンテナスイッチ４は、例えば、一対一及び一対多の接続が可能なスイッチである。

　アンテナスイッチ４は、例えば、信号処理回路３０１によって制御される。アンテナスイッチ４は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子４０と複数の選択端子４１との接続状態を切り替える。アンテナスイッチ４は、例えば、スイッチＩＣ（Integrated Circuit）である。

　バンドセレクト用スイッチ５は、共通端子５０と、複数の選択端子５１と、を有する。共通端子５０は、出力整合回路２を介してパワーアンプ１１Ａの出力端子１１２に接続されている。バンドセレクト用スイッチ５では、複数の選択端子５１のうち１つの選択端子５１が、送信フィルタ１３Ａの入力端子に接続されており、別の選択端子５１が、送信フィルタ１３Ｂの入力端子に接続されている。バンドセレクト用スイッチ５は、例えば、共通端子５０に複数の選択端子５１のうち少なくとも１つ以上を接続可能なスイッチである。ここで、バンドセレクト用スイッチ５は、例えば、一対一及び一対多の接続が可能なスイッチである。

　バンドセレクト用スイッチ５は、例えば、信号処理回路３０１によって制御される。バンドセレクト用スイッチ５は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子５０と複数の選択端子５１との接続状態を切り替える。バンドセレクト用スイッチ５は、例えば、スイッチＩＣである。

　バンドセレクト用スイッチ６は、共通端子６０と、複数の選択端子６１と、を有する。共通端子６０は、入力整合回路３を介してローノイズアンプ１２の入力端子１２１に接続されている。バンドセレクト用スイッチ６では、複数の選択端子６１のうち１つの選択端子６１が、受信フィルタ１４Ａの出力端子に接続されており、別の１つの選択端子６１が、受信フィルタ１４Ｂの出力端子に接続されている。バンドセレクト用スイッチ６は、例えば、共通端子６０に複数の選択端子６１のうち少なくとも１つ以上を接続可能なスイッチである。ここで、バンドセレクト用スイッチ６は、例えば、一対一及び一対多の接続が可能なスイッチである。

　バンドセレクト用スイッチ６は、例えば、信号処理回路３０１によって制御される。バンドセレクト用スイッチ６は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子６０と複数の選択端子６１との接続状態を切り替える。バンドセレクト用スイッチ６は、例えば、スイッチＩＣである。

　出力整合回路２は、パワーアンプ１１Ａの出力端子１１２とバンドセレクト用スイッチ５の共通端子５０との間の信号経路に設けられている。出力整合回路２は、パワーアンプ１１Ａの出力端子１１２に接続される端子２４と、バンドセレクト用スイッチ５の共通端子５０に接続される端子２５と、を有する。出力整合回路２は、パワーアンプ１１Ａと送信フィルタ１３Ａ，１３Ｂとのインピーダンス整合をとるための回路である。出力整合回路２は、主線２１と、副線２２と、調整部２３と、を有する。

　主線２１は、パワーアンプ１１Ａの出力端子１１２に接続される第１端２１１と、副線２２が接続される第２端２１２と、を有する。調整部２３は、第１スイッチＳ１と、複数（例えば、３つ）の第２スイッチＳ２～Ｓ４と、を含む。第１スイッチＳ１は、主線２１の第１端２１１とパワーアンプ１１Ａの出力端子１１２との間に接続されている。より詳細には、第１スイッチＳ１は、主線２１の第１端２１１とパワーアンプ１１Ａの出力端子１１２に接続された端子２４との間に接続されている。複数の第２スイッチＳ２～Ｓ４は、主線２１において第１端２１１と第２端２１２との両方から離れた複数（例えば、３つ）の部分Ｐ２～Ｐ４（図２参照）とパワーアンプ１１Ａの出力端子１１２との間に接続されている。ここにおいて、複数の第２スイッチＳ２～Ｓ４は、主線２１において第２端２１２からの線路長が互いに異なる複数の部分Ｐ２～Ｐ４とパワーアンプ１１Ａの出力端子１１２との間に接続されている。

　入力整合回路３は、ローノイズアンプ１２の入力端子１２１とバンドセレクト用スイッチ６の共通端子６０との間の信号経路に設けられている。入力整合回路３は、ローノイズアンプ１２の入力端子１２１に接続される端子３４と、バンドセレクト用スイッチ６の共通端子６０に接続される端子３５と、を有する。入力整合回路３は、ローノイズアンプ１２と受信フィルタ１４Ａ，１４Ｂとのインピーダンス整合をとるための回路である。入力整合回路３は、主線３１と、副線３２と、調整部３３と、を有する。

　主線３１は、ローノイズアンプ１２の入力端子１２１に接続される第１端３１１と、副線３２が接続される第２端３１２と、を有する。調整部３３は、第１スイッチＳ５と、複数（例えば、３つ）の第２スイッチＳ６～Ｓ８と、を含む。第１スイッチＳ５は、主線３１の第１端３１１とローノイズアンプ１２の入力端子１２１との間に接続されている。より詳細には、第１スイッチＳ５は、主線３１の第１端３１１とローノイズアンプ１２の入力端子１２１に接続された端子３４との間に接続されている。複数の第２スイッチＳ６～Ｓ８は、主線３１において第１端３１１と第２端３１２との両方から離れた複数（例えば、３つ）の部分Ｐ６～Ｐ８（図２参照）とローノイズアンプ１２の入力端子１２１との間に接続されている。ここにおいて、複数の第２スイッチＳ６～Ｓ８は、主線３１において第２端３１２からの線路長が互いに異なる複数の部分Ｐ６～Ｐ８とローノイズアンプ１２の入力端子１２１との間に接続されている。

　入力側スイッチ７は、共通端子７０と、複数の選択端子７１と、を有する。共通端子７０は、信号入力端子８２に接続されている。入力側スイッチ７では、複数の選択端子７１のうち１つの選択端子７１が、パワーアンプ１１Ａの入力端子１１１に接続されており、別の１つの選択端子７１が、パワーアンプ１１Ｂの入力端子１１１に接続されている。パワーアンプ１１Ｂの出力端子１１２は、例えば、少なくとも整合回路２とは別の整合回路及び送信フィルタを介してアンテナスイッチ４に接続されている。入力側スイッチ７は、例えば、共通端子７０に複数の選択端子７１のうち少なくとも１つ以上を接続可能なスイッチである。ここで、入力側スイッチ７は、例えば、一対一及び一対多の接続が可能なスイッチである。

　入力側スイッチ７は、例えば、信号処理回路３０１によって制御される。入力側スイッチ７は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子７０と複数の選択端子７１との接続状態を切り替える。入力側スイッチ７は、例えば、スイッチＩＣである。

　コントローラ１６は、パワーアンプ１１Ａ及びパワーアンプ１１Ｂに接続されている。また、コントローラ１６は、制御端子８４に接続されている。コントローラ１６は、制御端子８４を介して信号処理回路３０１に接続される。制御端子８４は、外部回路（例えば、信号処理回路３０１）からの制御信号を高周波モジュール１に入力するための端子である。コントローラ１６は、信号処理回路３０１からの制御信号に基づいてパワーアンプ１１Ａ及びパワーアンプ１１Ｂを制御する。コントローラ１６は、信号処理回路３０１からの制御信号に基づいてパワーアンプ１１Ｂも制御する。

　（１．２）高周波モジュールの構造
　以下、高周波モジュール１の構造について図１及び２を参照して説明する。

　高周波モジュール１は、図２に示すように、実装基板９と、パワーアンプ１１Ａと、ローノイズアンプ１２（図１参照）と、出力整合回路２と、入力整合回路３と、を備える。また、高周波モジュール１は、複数の外部接続端子８０を備える。また、高周波モジュール１は、図１に示すように、複数の送信フィルタ１３Ａ，１３Ｂと、２つの受信フィルタ１４Ａ，１４Ｂと、を更に含む。また高周波モジュール１は、コントローラ１６を更に含む。また、高周波モジュール１は、アンテナスイッチ４、バンドセレクト用スイッチ５、バンドセレクト用スイッチ６及び入力側スイッチ７を更に含む。

　実装基板９は、図２に示すように、実装基板９の厚さ方向Ｄ１において互いに対向する第１主面９１及び第２主面９２を有する。実装基板９は、例えば、複数の誘電体層及び複数の導電層を含む多層基板である。複数の誘電体層及び複数の導電層は、実装基板９の厚さ方向Ｄ１において積層されている。複数の導電層は、層ごとに定められた所定パターンに形成されている。複数の導電層の各々は、実装基板９の厚さ方向Ｄ１に直交する一平面内において１つ又は複数の導体部を含む。各導電層の材料は、例えば、銅である。複数の導電層は、グランド層９４を含む。高周波モジュール１では、複数のグランド端子８５とグランド層９４とが、実装基板９の有するビア導体９５等を介して電気的に接続されている。実装基板９は、例えば、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板である。実装基板９は、ＬＴＣＣ基板に限らず、例えば、プリント配線板、ＨＴＣＣ（High Temperature Co-fired Ceramics）基板、樹脂多層基板であってもよい。

　また、実装基板９は、ＬＴＣＣ基板に限らず、例えば、配線構造体であってもよい。配線構造体は、例えば、多層構造体である。多層構造体は、少なくとも１つの絶縁層と、少なくとも１つの導電層とを含む。絶縁層は、所定パターンに形成されている。絶縁層が複数の場合は、複数の絶縁層は、層ごとに定められた所定パターンに形成されている。導電層は、絶縁層の所定パターンとは異なる所定パターンに形成されている。導電層が複数の場合は、複数の導電層は、層ごとに定められた所定パターンに形成されている。導電層は、１つ又は複数の再配線部を含んでもよい。配線構造体では、多層構造体の厚さ方向において互いに対向する２つの面（第１面及び第２面）のうち第１面が実装基板９の第１主面９１であり、第２面が実装基板９の第２主面９２である。

　実装基板９の第１主面９１及び第２主面９２は、実装基板９の厚さ方向Ｄ１において離れており、実装基板９の厚さ方向Ｄ１に交差する。実装基板９における第１主面９１は、例えば、実装基板９の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として導体部の側面等を含んでいてもよい。また、実装基板９における第２主面９２は、例えば、実装基板９の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として、導体部の側面等を含んでいてもよい。また、実装基板９の第１主面９１及び第２主面９２は、微細な凹凸又は凹部又は凸部が形成されていてもよい。

　パワーアンプ１１Ａは、パワーアンプ１１Ａの入力端子１１１に入力した送信信号を増幅して出力端子１１２から出力する機能を有する。パワーアンプ１１Ａは、例えば、増幅素子としてのＨＢＴ（Heterojunction Bipolar Transistor）を含むＧａＡｓ系ＩＣチップであるが、これに限らず、例えば、Ｓｉ系ＩＣチップ、ＳｉＧｅ系ＩＣチップ、ＧａＮ系ＩＣチップであってもよい。例えば、パワーアンプ１１ＡがＳｉ系ＩＣチップの場合、増幅素子は、バイポーラトランジスタであってもよいし、ＭＯＳＦＥＴであってもよい。実装基板９の厚さ方向Ｄ１からの平面視で、パワーアンプ１１Ａの外周形状は、四角形状である。

　実施形態１に係る高周波モジュール１では、パワーアンプ１１Ａは、実装基板９の第１主面９１に実装されている。ここにおいて、「実装されている」とは、パワーアンプ１１Ａが実装基板９の第１主面９１に配置されていること（機械的に接続されていること）と、パワーアンプ１１Ａが実装基板９（の適宜の導体部）と電気的に接続されていることと、を含む。したがって、高周波モジュール１では、パワーアンプ１１Ａは、実装基板９の第１主面９１に配置されている。ここにおいて、パワーアンプ１１Ａと実装基板９の第１主面９１とは、複数のバンプ１００によって接続されている。要するに、パワーアンプ１１Ａは、実装基板９の第１主面９１にフリップチップ実装されている。

　パワーアンプ１１Ｂ（図１参照）は、パワーアンプ１１Ｂの入力端子１１１に入力した送信信号を増幅して出力端子１１２から出力する機能を有する。パワーアンプ１１Ｂは、パワーアンプ１１Ａと同様、ＧａＡｓ系ＩＣチップであるが、これに限らず、例えば、Ｓｉ系ＩＣチップ、ＳｉＧｅ系ＩＣチップ、ＧａＮ系ＩＣチップであってもよい。パワーアンプ１１Ｂの対応可能な周波数帯域は、パワーアンプ１１Ａの対応可能な周波数帯域とは異なるが、一部重複してもよいし、同じであってもよい。パワーアンプ１１Ｂは、実装基板９の第１主面９１に実装されている。したがって、パワーアンプ１１Ｂは、実装基板９の第１主面９１に配置されている。

　複数の送信フィルタ１３Ａ，１３Ｂ（図１参照）の各々は、例えば、ベアチップの弾性波フィルタである。実装基板９の厚さ方向Ｄ１からの平面視で、複数の送信フィルタ１３Ａ，１３Ｂの各々の外周形状は、四角形状である。弾性波フィルタは、例えば、ラダー型フィルタであり、複数（例えば、４つ）の直列腕共振子と、複数（例えば、３つ）の並列腕共振子と、を有する。弾性波フィルタは、複数の直列腕共振子及び複数の並列腕共振子の各々が弾性波共振子により構成されている。弾性波フィルタは、例えば、弾性表面波を利用する表面弾性波フィルタである。表面弾性波フィルタでは、複数の直列腕共振子及び複数の並列腕共振子の各々は、例えば、ＩＤＴ（Interdigital Transducer）電極を含むＳＡＷ（Surface Acoustic Wave）共振子である。複数の送信フィルタ１３Ａ，１３Ｂの各々は、各ＩＤＴ電極と実装基板９の第１主面９１との間に空間が形成されるように実装基板９の第１主面９１に実装されている。複数の送信フィルタ１３Ａ，１３Ｂの各々は、ベアチップの弾性波フィルタに限らず、パッケージ構造を有する弾性波フィルタであってもよい。

　出力整合回路２の主線２１は、実装基板９の厚さ方向Ｄ１に交差（例えば、直交）する第１導体パターンで形成されている。主線２１は、実装基板９においてパワーアンプ１１Ａが配置されている第１主面９１に配置されている。出力整合回路２の副線２２は、実装基板９の厚さ方向Ｄ１に交差（例えば、直交）する第２パターンで形成されている。副線２２は、実装基板９の第１主面９１と第２主面９２との間において第１主面９１及び第２主面９２から離れて配置されている。主線２１及び副線２２の材料は、実装基板９の導体部と同じ材料である。上述のように主線２１は、第１端２１１及び第２端２１２を有する。また、副線２２は、第１端２２１及び第２端２２２を有する。主線２１の第２端２１２と副線２２の第１端２２１とは、実装基板９の厚さ方向Ｄ１から見て重なっており、主線２１の第２端２１２と副線２２の第１端２２１との間に介在するビア導体２６によって接続されている。副線２２の第２端２２２は、ビア導体２７を介してグランド層９４に接続されている。グランド層９４は、実装基板９の第１主面９１と第２主面９２との間において第１主面９１及び第２主面９２から離れて配置されている。実装基板９の厚さ方向Ｄ１において、グランド層９４と第１主面９１との距離は、副線２２と第１主面９１との距離よりも長い。グランド層９４は、実装基板９の厚さ方向Ｄ１からの平面視で、第１主面９１の一部と重なっている。実装基板９の厚さ方向Ｄ１からの平面視でのグランド層９４の形状は、実装基板９の第１主面９１と第２主面９２との間の複数の配線部分のうちグランド層９４に接続されない配線部分とは接しないように決められている。主線２１、副線２２及びビア導体２６は、実装基板９と一体に形成されている。

　主線２１及び副線２２の各々は、実装基板９の厚さ方向Ｄ１から見て直線状（帯状）である。主線２１の線幅（図２の例では、紙面に直交する方向の幅）と副線２２の線幅（図２の例では、紙面に直交する方向の幅）とは同じであるが、異なっていてもよい。主線２１と副線２２とは実装基板９の厚さ方向Ｄ１において対向している。ここにおいて、高周波モジュール１では、実装基板９の厚さ方向Ｄ１からの平面視で、主線２１と副線２２とが重なっている。図２の例では、主線２１の一部が副線２２の全部に重なっているが、これに限らず、主線２１の一部が副線２２の一部のみに重なっていてもよい。実装基板９の厚さ方向Ｄ１において、主線２１と副線２２との間には、実装基板９の一部である誘電体部９６が介在している。誘電体部９６は、例えば、実装基板９の複数の誘電体層のうちの１以上の誘電体層の一部を含む。副線２２の線路長は、主線２１の線路長よりも短いが、これに限らず、例えば、主線２１の線路長と同じであってもよい。この場合、高周波モジュール１では、実装基板９の厚さ方向Ｄ１からの平面視で、主線２１の全部が副線２２の全部に重なっていてもよい。主線２１は、直線状である場合に限らず、例えば、図３に示すようなスパイラル状であってもよい。この場合、副線２２は、実装基板９の厚さ方向Ｄ１からの平面視で主線２１の一部に重なる形状である。主線２１がスパイラル状の場合、主線２１が直線状の場合と比べて、主線２１のインダクタンス値を大きくできて、Ｑ値を高くしやすくなる。

　調整部２３を含むＩＣチップ２０は、例えば、Ｓｉ系ＩＣチップである。実装基板９の厚さ方向Ｄ１からの平面視で、ＩＣチップ２０の外周形状は、四角形状である。調整部２３における第１スイッチＳ１及び複数の第２スイッチＳ２～Ｓ４の各々は、例えば、ＦＥＴ（Field Effect Transistor）であるが、これに限らず、例えば、バイポーラトランジスタであってもよい。

　ＩＣチップ２０は、実装基板９の第１主面９１に実装されている。したがって、ＩＣチップ２０は、実装基板９の第１主面９１に配置されている。ＩＣチップ２０は、実装基板９の厚さ方向Ｄ１からの平面視で、主線２１及び副線２２と重なっている。

　ＩＣチップ２０では、調整部２３の第１スイッチＳ１（図１参照）がバンプ１０１を介して主線２１の第１端２１１に接続されている。また、ＩＣチップ２０では、調整部２３の複数の第２スイッチＳ２～Ｓ４（図１参照）が、複数のバンプ１０２～１０４によって、主線２１において第２端２１２からの線路長が互いに異なる複数の部分Ｐ２～Ｐ４に接続されている。調整部２３は、例えば、信号処理回路３０１（図１参照）によって制御されて、第１スイッチＳ１と３つの第２スイッチＳ２～Ｓ４とを含む４つのうち１つのスイッチがオン状態となり、残りの３つのスイッチがオフ状態となる。出力整合回路２では、第１スイッチＳ１、第２スイッチＳ２、第２スイッチＳ３及び第２スイッチＳ４のいずれがオン状態であるかによって、主線２１と副線２２との磁気的な結合状態が異なり、インピーダンス変換特性が異なるので、出力整合回路２における端子２４側とは反対側の端子２５でのインピーダンスが異なる。したがって、高周波モジュール１では、出力整合回路２に接続されている送信フィルタ１３Ａ，１３Ｂの入力インピーダンスを調整することができる。

　バンプ１０１～１０４は、例えば、はんだバンプである。バンプ１０１～１０４としてはんだバンプを採用する場合、高周波モジュール１は、主線２１上に、所定のパターンのレジスト層２８を更に備えるのが好ましい。レジスト層２８は、主線２１の第１端２１１、第２端２１２、複数の部分Ｐ２～Ｐ４それぞれを露出させるように所定のパターンが決められている。レジスト層２８は、電気絶縁性を有する。レジスト層２８は、主線２１よりもはんだ濡れ性が低い。レジスト層２８は、例えば、ソルダレジストである。これにより、高周波モジュール１では、ＩＣチップ２０を実装基板９に実装する際に、主線２１上にはんだが濡れ広がるのを抑制することが可能となる。

　バンプ１０１～１０４は、はんだバンプに限らず、例えば、金バンプ、銅バンプであってもよい。

　実施形態１に係る高周波モジュール１では、ＩＣチップ３０は、調整部３３と、ローノイズアンプ１２（図１参照）と、バンドセレクト用スイッチ６（図１参照）と、を含んでいる。ＩＣチップ３０は、例えば、Ｓｉ系ＩＣチップである。実装基板９の厚さ方向Ｄ１からの平面視で、ＩＣチップ３０の外周形状は、四角形状である。

　ＩＣチップ３０における調整部３３の第１スイッチＳ５及び複数の第２スイッチＳ６～Ｓ８の各々は、例えば、ＦＥＴであるが、これに限らず、例えば、バイポーラトランジスタであってもよい。ローノイズアンプ１２は、ローノイズアンプ１２の入力端子１２１に入力した受信信号を増幅して出力端子１２２から出力する機能を有する。ローノイズアンプ１２は、例えば、増幅素子としてＦＥＴを含んでいる。増幅素子は、ＦＥＴに限らず、例えば、バイポーラトランジスタであってもよい。バンドセレクト用スイッチ６は、スイッチＩＣであり、例えば、複数のＦＥＴを含んでいる。

　実施形態１に係る高周波モジュール１では、ローノイズアンプ１２を含むＩＣチップ３０は、実装基板９の第２主面９２に実装されている。ここにおいて、「実装されている」とは、ＩＣチップ３０が実装基板９の第２主面９２に配置されていること（機械的に接続されていること）と、ＩＣチップ３０が実装基板９（の適宜の導体部）と電気的に接続されていることと、を含む。したがって、高周波モジュール１では、ＩＣチップ３０が、実装基板９の第２主面９２に配置されており、ローノイズアンプ１２が、実装基板９の第２主面９２に配置されている。

　複数の受信フィルタ１４Ａ，１４Ｂ（図１参照）の各々は、例えば、ベアチップの弾性波フィルタである。実装基板９の厚さ方向Ｄ１からの平面視で、複数の受信フィルタ１４Ａ，１４Ｂの各々の外周形状は、四角形状である。弾性波フィルタは、例えば、ラダー型フィルタであり、複数（例えば、４つ）の直列腕共振子と、複数（例えば、３つ）の並列腕共振子と、を有する。弾性波フィルタは、複数の直列腕共振子及び複数の並列腕共振子の各々が弾性波共振子により構成されている。弾性波フィルタは、例えば、弾性表面波を利用する表面弾性波フィルタである。表面弾性波フィルタでは、複数の直列腕共振子及び複数の並列腕共振子の各々は、例えば、ＩＤＴ電極を含むＳＡＷ共振子である。複数の受信フィルタ１４Ａ，１４Ｂの各々は、各ＩＤＴ電極と実装基板９の第１主面９１との間に空間が形成されるように実装基板９の第１主面９１に実装されている。複数の受信フィルタ１４Ａ，１４Ｂの各々は、ベアチップの弾性波フィルタに限らず、パッケージ構造を有する弾性波フィルタであってもよい。

　入力整合回路３の主線３１は、実装基板９の厚さ方向Ｄ１に交差（例えば、直交）する第１導体パターンで形成されている。主線３１は、実装基板９においてローノイズアンプ１２が配置されている第２主面９２に配置されている。入力整合回路３の副線３２は、実装基板９の厚さ方向Ｄ１に交差（例えば、直交）する第２導体パターンで形成されている。副線３２は、実装基板９の第１主面９１と第２主面９２との間において第１主面９１及び第２主面９２から離れて配置されている。主線３１及び副線３２の材料は、実装基板９の導体部と同じ材料である。上述のように主線３１は、第１端３１１及び第２端３１２を有する。また、副線３２は、第１端３２１及び第２端３２２を有する。主線３１の第２端３１２と副線３２の第１端３２１とは、実装基板９の厚さ方向Ｄ１から見て重なっており、主線３１の第２端３１２と副線３２の第１端３２１との間に介在するビア導体３６によって接続されている。副線３２の第２端３２２は、ビア導体３７を介してグランド層９４に接続されている。実装基板９の厚さ方向Ｄ１において、グランド層９４と第２主面９２との距離は、副線３２と第２主面９２との距離よりも長い。グランド層９４は、実装基板９の厚さ方向Ｄ１からの平面視で、第２主面９２の一部と重なっている。主線３１、副線３２及びビア導体３６は、実装基板９と一体に形成されている。

　主線３１及び副線３２の各々は、実装基板９の厚さ方向Ｄ１から見て直線状（帯状）である。主線３１の線幅（図２の例では、紙面に直交する方向の幅）と副線３２の線幅（図２の例では、紙面に直交する方向の幅）とは同じであるが、異なっていてもよい。主線３１と副線３２とは実装基板９の厚さ方向Ｄ１において対向している。ここにおいて、高周波モジュール１では、実装基板９の厚さ方向Ｄ１からの平面視で、主線３１と副線３２とが重なっている。図２の例では、主線３１の一部が副線３２の全部に重なっているが、これに限らず、主線３１の一部が副線３２の一部のみに重なっていてもよい。実装基板９の厚さ方向Ｄ１において、主線３１と副線３２との間には、実装基板９の一部である誘電体部９７が介在している。誘電体部９７は、例えば、実装基板９の複数の誘電体層のうちの１以上の誘電体層の一部を含む。副線３２の線路長は、主線３１の線路長よりも短いが、これに限らず、例えば、主線３１の線路長と同じであってもよい。この場合、高周波モジュール１では、実装基板９の厚さ方向Ｄ１からの平面視で、主線３１の全部が副線３２の全部に重なっていてもよい。主線３１は、直線状である場合に限らず、例えば、スパイラル状であってもよい。この場合、副線３２は、実装基板９の厚さ方向Ｄ１からの平面視で主線３１の一部に重なる形状である。

　調整部３３を含むＩＣチップ３０は、実装基板９の厚さ方向Ｄ１からの平面視で、主線３１及び副線３２と重なっている。

　ＩＣチップ３０では、調整部３３の第１スイッチＳ５（図１参照）がバンプ１０５を介して主線３１の第１端３１１に接続されている。また、ＩＣチップ３０では、調整部３３の複数の第２スイッチＳ６～Ｓ８（図１参照）が、複数のバンプ１０６～１０８によって、主線３１において第２端３１２からの線路長が互いに異なる複数の部分Ｐ６～Ｐ８に接続されている。調整部３３は、例えば、信号処理回路３０１（図１参照）によって制御されて、第１スイッチＳ５と３つの第２スイッチＳ６～Ｓ８とを含む４つのスイッチのうち１つのスイッチがオン状態となり、残りの３つのスイッチがオフ状態となる。入力整合回路３では、第１スイッチＳ５、第２スイッチＳ６、第２スイッチＳ７及び第２スイッチＳ８のいずれがオン状態であるかによって、主線３１と副線３２との磁気的な結合状態が異なり、インピーダンス変換特性が異なるので、入力整合回路３における端子３４側とは反対側の端子３５でのインピーダンスが異なる。したがって、高周波モジュール１では、入力整合回路３に接続されている受信フィルタ１４Ａ，１４Ｂの入力インピーダンスを調整することができる。

　バンプ１０５～１０８は、例えば、はんだバンプである。バンプ１０５～１０８としてはんだバンプを採用する場合、高周波モジュール１は、主線３１上に、所定のパターンのレジスト層３８を更に備えるのが好ましい。レジスト層３８は、主線３１の第１端３１１、第２端３１２、複数の部分Ｐ６～Ｐ８それぞれを露出させるように所定のパターンが決められている。レジスト層３８は、電気絶縁性を有する。レジスト層３８は、主線３１よりもはんだ濡れ性が低い。レジスト層３８は、例えば、ソルダレジストである。これにより、高周波モジュール１では、ＩＣチップ３０を実装基板９に実装する際に、主線３１上にはんだが濡れ広がるのを抑制することが可能となる。

　バンプ１０５～１０８は、はんだバンプに限らず、例えば、金バンプ、銅バンプであってもよい。

　高周波モジュール１では、アンテナスイッチ４（図１参照）、バンドセレクト用スイッチ５及び入力側スイッチ７が、実装基板９の第２主面９２に実装されている。したがって、アンテナスイッチ４、バンドセレクト用スイッチ５及び入力側スイッチ７は、実装基板９の第２主面９２に配置されている。高周波モジュール１では、バンドセレクト用スイッチ５と入力側スイッチ７とが１つのＩＣチップ１０に含まれている。ＩＣチップ１０は、Ｓｉ系ＩＣチップである。実装基板９の厚さ方向Ｄ１からの平面視で、ＩＣチップ１０の外周形状は、四角形状である。ＩＣチップ１０は、アンテナスイッチ４を更に含んでいてもよい。バンドセレクト用スイッチ５と入力側スイッチ７とは、ＩＣチップ２０に含まれていてもよい。

　複数の外部接続端子８０は、実装基板９の第２主面９２に配置されている。複数の外部接続端子８０の材料は、例えば、金属（例えば、銅、銅合金等）である。

　複数の外部接続端子８０は、上述のアンテナ端子８１、信号入力端子８２、信号出力端子８３及び制御端子８４以外に複数のグランド端子８５を含んでいる。複数のグランド端子８５は、上述のように実装基板９のグランド層９４にビア導体９５を介して接続されている。グランド層９４は高周波モジュール１の回路グランドである。

　また、実施形態１に係る高周波モジュール１では、複数の外部接続端子８０の各々は、柱状電極である。ここにおいて、柱状電極は、例えば、円柱状の電極である。

　また、実施形態１に係る高周波モジュール１では、実装基板９は、複数のビア導体９８を有する。複数のビア導体９８は、パワーアンプ１１Ａに接続されており、実装基板９の厚さ方向Ｄ１においてパワーアンプ１１Ａに重なる。高周波モジュール１では、実装基板９の厚さ方向Ｄ１からの平面視で、パワーアンプ１１ＡとＩＣチップ２０とは重ならない。また、高周波モジュール１では、実装基板９の第２主面９２に配置されて実装基板９の厚さ方向Ｄ１からの平面視でパワーアンプ１１Ａに重なる回路構成部品がない。

　また、高周波モジュール１は、第１樹脂層１５０を更に備える。第１樹脂層１５０は、実装基板９の第１主面９１側において実装基板９の第１主面９１に配置されている複数の電子部品（パワーアンプ１１Ａ、ＩＣチップ２０、送信フィルタ１３Ａ、１３Ｂ、受信フィルタ１４Ａ，１４Ｂ等）それぞれの少なくとも一部を覆っている。第１樹脂層１５０は、樹脂（例えば、エポキシ樹脂）を含む。第１樹脂層１５０は、樹脂の他にフィラーを含んでいてもよい。

　また、高周波モジュール１は、第２樹脂層１６０を更に備える。第２樹脂層１６０は、実装基板９の第２主面９２側において実装基板９の第２主面９２に配置されている複数の電子部品（ＩＣチップ３０、アンテナスイッチ４、バンドセレクト用スイッチ５及び入力側スイッチ７、コントローラ１６等）それぞれの少なくとも一部を覆っている。第２樹脂層１６０は、樹脂（例えば、エポキシ樹脂）を含む。第２樹脂層１６０は、樹脂の他にフィラーを含んでいてもよい。第２樹脂層１６０の材料は、第１樹脂層１５０と同じであってもよいし、異なってもよい。第２樹脂層１６０は、ＩＣチップ３０、バンドセレクト用スイッチ５及び入力側スイッチ７の各々における実装基板９側とは反対側の面を露出させるように形成されているが、これに限らず、覆っていてもよい。第２樹脂層１６０は、実装基板９側とは反対側の主面１６１を有する。第２樹脂層１６０の主面１６１が、ＩＣチップ３０、バンドセレクト用スイッチ５及び入力側スイッチ７の各々における実装基板９側とは反対側の面と略面一となっているが、これに限らない。

　また、高周波モジュール１は、シールド層１７０を更に備える。シールド層１７０は、導電性を有する。シールド層１７０の材料は、例えば、１又は複数種の金属を含む。シールド層１７０の材料は、例えば、銀を含む。シールド層１７０は、第１樹脂層１５０における実装基板９側とは反対側の主面１５１と、第１樹脂層１５０の外周面１５３と、実装基板９の外周面９３と、第２樹脂層１６０の外周面１６３と、を覆っている。シールド層１７０は、実装基板９の有するグランド層９４の外周面の少なくとも一部と接触している。これにより、シールド層１７０の電位をグランド層の電位と同じにすることができる。

　（２）まとめ
　（２．１）高周波モジュール
　実施形態１に係る高周波モジュール１は、実装基板９と、パワーアンプ１１Ａ（増幅器）と、出力整合回路２（整合回路）と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。パワーアンプ１１Ａは、実装基板９の第１主面９１に配置されている。パワーアンプ１１Ａは、入力端子１１１及び出力端子１１２を有する。出力整合回路２は、パワーアンプ１１Ａの出力端子１１２（接続端子）に接続されている。実装基板９は、グランド層９４を有する。出力整合回路２は、主線２１と、副線２２と、ＩＣチップ２０と、を有する。主線２１は、実装基板９の厚さ方向Ｄ１に交差する第１導体パターンで形成されている。主線２１は、パワーアンプ１１Ａの出力端子１１２に接続される。副線２２は、実装基板９の厚さ方向Ｄ１に交差する第２導体パターンで形成されている。副線２２は、主線２１とグランド層９４との間に接続されている。副線２２は、実装基板９の厚さ方向Ｄ１において主線２１に対向している。ＩＣチップ２０は、実装基板９に配置されている。ＩＣチップ２０は、調整部２３を含む。調整部２３は、出力整合回路２のインピーダンス変換特性を調整する。

　実施形態１に係る高周波モジュール１は、小型化を図ることが可能となる。実施形態１に係る高周波モジュール１では、出力整合回路２が主線２１と副線２２とを有することによって、より広い周波数帯域に対応することが可能となるので、小型化を図ることが可能となる。また、実施形態１に係る高周波モジュール１では、出力整合回路２が調整部２３を含むＩＣチップ２０を有することによって、出力整合回路２のインピーダンス変換特性を調整することができるので、小型化を図ることが可能となる。

　また、実施形態１に係る高周波モジュール１は、実装基板９と、パワーアンプ１１Ａ（増幅器）と、出力整合回路２（整合回路）と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。パワーアンプ１１Ａは、実装基板９の第１主面９１に配置されている。パワーアンプ１１Ａは、入力端子１１１及び出力端子１１２を有する。出力整合回路２は、パワーアンプ１１Ａの出力端子１１２（接続端子）に接続されている。実装基板９は、グランド層９４を有する。出力整合回路２は、主線２１と、副線２２と、ＩＣチップ２０と、を有する。主線２１は、実装基板９の厚さ方向Ｄ１に交差する第１導体パターンで形成されている。主線２１は、パワーアンプ１１Ａの出力端子１１２に接続される。副線２２は、実装基板９の厚さ方向Ｄ１に交差する第２導体パターンで形成されている。副線２２は、主線２１とグランド層９４との間に接続されている。副線２２は、実装基板９の厚さ方向Ｄ１において主線２１に対向している。ＩＣチップ２０は、実装基板９に配置されている。主線２１は、パワーアンプ１１Ａの出力端子１１２に接続される第１端２１１と、副線２２が接続される第２端２１２と、を有する。ＩＣチップ２０は、第１スイッチＳ１と、第２スイッチＳ２～Ｓ４と、を含む。第１スイッチＳ１は、主線２１の第１端２１１とパワーアンプ１１Ａの出力端子１１２との間に接続されている。第２スイッチＳ２～Ｓ４は、主線２１において第１端２１１と第２端２１２との両方から離れた部分Ｐ２～Ｐ４とパワーアンプ１１Ａの出力端子１１２との間に接続されている。

　実施形態１に係る高周波モジュール１は、小型化を図ることが可能となる。実施形態１に係る高周波モジュール１では、出力整合回路２が主線２１と副線２２とを有することによって、より広い周波数帯域に対応することが可能となるので、小型化を図ることが可能となる。また、実施形態１に係る高周波モジュール１では、出力整合回路２が第１スイッチＳ１と第２スイッチＳ２～Ｓ４とを含むＩＣチップ２０を有することによって、出力整合回路２のインピーダンス変換特性を調整することができるので、小型化を図ることが可能となる。

　また、実施形態１に係る高周波モジュール１は、実装基板９と、ローノイズアンプ１２（増幅器）と、入力整合回路３（整合回路）と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。ローノイズアンプ１２は、実装基板９の第２主面９２に配置されている。ローノイズアンプ１２は、入力端子１２１及び出力端子１２２を有する。入力整合回路３は、ローノイズアンプ１２の入力端子１２１（接続端子）に接続されている。実装基板９は、グランド層９４を有する。入力整合回路３は、主線３１と、副線３２と、ＩＣチップ３０と、を有する。主線３１は、実装基板９の厚さ方向Ｄ１に交差する第１導体パターンで形成されている。主線３１は、ローノイズアンプ１２の入力端子１２１に接続される。副線３２は、実装基板９の厚さ方向Ｄ１に交差する第２導体パターンで形成されている。副線３２は、主線３１とグランド層９４との間に接続されている。副線３２は、実装基板９の厚さ方向Ｄ１において主線３１に対向している。ＩＣチップ３０は、実装基板９に配置されている。ＩＣチップ３０は、調整部３３を含む。調整部３３は、入力整合回路３のインピーダンス変換特性を調整する。

　実施形態１に係る高周波モジュール１は、小型化を図ることが可能となる。実施形態１に係る高周波モジュール１では、入力整合回路３が主線３１と副線３２とを有することによって、より広い周波数帯域に対応することが可能となるので、小型化を図ることが可能となる。また、実施形態１に係る高周波モジュール１では、入力整合回路３が調整部３３を含むＩＣチップ３０を有することによって、入力整合回路３のインピーダンス変換特性を調整することができるので、小型化を図ることが可能となる。

　また、実施形態１に係る高周波モジュール１は、実装基板９と、ローノイズアンプ１２（増幅器）と、入力整合回路３（整合回路）と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。ローノイズアンプ１２は、実装基板９の第２主面９２に配置されている。ローノイズアンプ１２は、入力端子１２１及び出力端子１２２を有する。入力整合回路３は、ローノイズアンプ１２の入力端子１２１（接続端子）に接続されている。実装基板９は、グランド層９４を有する。入力整合回路３は、主線３１と、副線３２と、ＩＣチップ３０と、を有する。主線３１は、実装基板９の厚さ方向Ｄ１に交差する第１導体パターンで形成されている。主線３１は、ローノイズアンプ１２の入力端子１２１に接続される。副線３２は、実装基板９の厚さ方向Ｄ１に交差する第２導体パターンで形成されている。副線３２は、主線３１とグランド層９４との間に接続されている。副線３２は、実装基板９の厚さ方向Ｄ１において主線３１に対向している。ＩＣチップ３０は、実装基板９に配置されている。主線３１は、ローノイズアンプ１２の入力端子１２１に接続される第１端３１１と、副線３２が接続される第２端３１２と、を有する。ＩＣチップ３０は、第１スイッチＳ５と、第２スイッチＳ６～Ｓ８と、を含む。第１スイッチＳ５は、主線３１の第１端３１１とローノイズアンプ１２の入力端子１２１との間に接続されている。第２スイッチＳ６～Ｓ８は、主線３１において第１端３１１と第２端３１２との両方から離れた部分Ｐ６～Ｐ８とローノイズアンプ１２の入力端子１２１との間に接続されている。

　実施形態１に係る高周波モジュール１は、小型化を図ることが可能となる。実施形態１に係る高周波モジュール１では、入力整合回路３が主線３１と副線３２とを有することによって、より広い周波数帯域に対応することが可能となるので、小型化を図ることが可能となる。また、実施形態１に係る高周波モジュール１では、入力整合回路３が第１スイッチＳ５と、第２スイッチＳ６～Ｓ８と、を含むＩＣチップ３０を有することによって、入力整合回路３のインピーダンス変換特性を調整することができるので、小型化を図ることが可能となる。

　（２．２）通信装置
　実施形態１に係る通信装置３００は、信号処理回路３０１と、高周波モジュール１と、を備える。信号処理回路３０１は、高周波モジュール１に接続されており、高周波信号を信号処理する。

　実施形態１に係る通信装置３００は、高周波モジュール１を備えるので、小型化を図ることが可能となる。

　信号処理回路３０１を構成する複数の電子部品は、例えば、上述の回路基板に実装されていてもよいし、高周波モジュール１が実装された回路基板（第１回路基板）とは別の回路基板（第２回路基板）に実装されていてもよい。

　（３）変形例
　実施形態１の変形例に係る高周波モジュール１ａについて、図４を参照して説明する。変形例に係る高周波モジュール１ａに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。

　変形例に係る高周波モジュール１ａは、複数の外部接続端子８０がボールバンプである点で、実施形態１に係る高周波モジュール１と相違する。また、変形例に係る高周波モジュール１ａは、実施形態１に係る高周波モジュール１の第２樹脂層１６０を備えていない点で、実施形態１に係る高周波モジュール１と相違する。

　変形例に係る高周波モジュール１ａは、実装基板９の第２主面９２に配置されているＩＣチップ３０と実装基板９の第２主面９２との間の隙間に設けられたアンダーフィル部１９３を備えている。

　複数の外部接続端子８０の各々を構成するボールバンプの材料は、例えば、金、銅、はんだ等である。

　複数の外部接続端子８０は、ボールバンプにより構成された外部接続端子８０と、柱状電極により構成された外部接続端子８０と、が混在してもよい。

　（実施形態２）
　実施形態２に係る高周波モジュール１ｂ及び通信装置３００について、図５及び６を参照して説明する。実施形態２に係る高周波モジュール１ｂ及び通信装置３００に関し、実施形態１に係る高周波モジュール１及び通信装置３００と同様の構成要素については、同一の符号を付して説明を省略する。

　実施形態２に係る高周波モジュール１ｂは、実施形態１に係る高周波モジュール１の出力整合回路２の代わりに出力整合回路２ｂを備える点で、実施形態１に係る高周波モジュール１と相違する。また、実施形態２に係る高周波モジュール１ｂは、実施形態１に係る高周波モジュール１の入力整合回路３の代わりに、入力整合回路３ｂを備える点で、実施形態１に係る高周波モジュール１と相違する。

　出力整合回路２ｂは、出力整合回路２の調整部２３の代わりに、調整部２３ｂを有している。高周波モジュール１ｂでは、出力整合回路２ｂの主線２１の第１端２１１が端子２４に接続されている。調整部２３ｂは、副線２２において第１端２２１と第２端２２２との両方から離れた複数（例えば、３つ）の部分Ｎ１，Ｎ２，Ｎ３（図６参照）とグランド層９４（図６参照）との間に接続されている複数（例えば、３つ）のスイッチＱ１，Ｑ２，Ｑ３を含む。複数のスイッチＱ１，Ｑ２，Ｑ３は、副線２２において第１端２２１からの線路長が互いに異なる複数の部分Ｎ１，Ｎ２，Ｎ３とグランド層９４との間に接続されている。出力整合回路２ｂは、出力整合回路２のＩＣチップ２０の代わりに、ＩＣチップ２０ｂを有している。ＩＣチップ２０ｂは、調整部２３ｂを含んでいる。

　ＩＣチップ２０ｂでは、調整部２３ｂの複数のスイッチＱ１～Ｑ３が、複数のバンプ１３１～１３３によって、副線２２において第１端２２１からの線路長が互いに異なる複数の部分Ｎ１～Ｎ３に接続されている。調整部２３ｂは、例えば、信号処理回路３０１によって制御されて、３つのスイッチＱ１～Ｑ３のうち１つのスイッチがオン状態となり、残りの２のスイッチがオフ状態となる。出力整合回路２ｂでは、複数のスイッチＱ１～Ｑ３のいずれがオン状態であるかによって、主線２１と副線２２との磁気的な結合状態が異なり、インピーダンス変換特性が異なるので、出力整合回路２ｂにおける端子２４側とは反対側の端子２５でのインピーダンスが異なる。したがって、高周波モジュール１では、出力整合回路２ｂに接続されている送信フィルタ１３Ａ，１３Ｂの入力インピーダンスを調整することができる。

　バンプ１３１～１３３は、例えば、はんだバンプである。バンプ１３１～１３３としてはんだバンプを採用する場合、高周波モジュール１ｂは、副線２２上に、所定のパターンのレジスト層２８ｂを更に備えるのが好ましい。レジスト層２８ｂは、副線２２の複数の部分Ｎ１～Ｎ３それぞれを露出させるように所定のパターンが決められている。レジスト層２８ｂは、電気絶縁性を有する。レジスト層２８ｂは、副線２２よりもはんだ濡れ性が低い。レジスト層２８ｂは、例えば、ソルダレジストである。これにより、高周波モジュール１ｂでは、ＩＣチップ２０ｂを実装基板９に実装する際に、副線２２上にはんだが濡れ広がるのを抑制することが可能となる。

　バンプ１３１～１３３は、はんだバンプに限らず、例えば、金バンプ、銅バンプであってもよい。

　入力整合回路３ｂは、実施形態１に係る高周波モジュール１における入力整合回路３の調整部３３の代わりに、調整部３３ｂを有している。高周波モジュール１ｂでは、入力整合回路３ｂの主線３１の第１端３１１がローノイズアンプ１２の入力端子１２１に接続されている。調整部３３ｂは、副線３２において第１端３２１と第２端３２２との両方から離れた複数（例えば、３）の部分Ｎ５，Ｎ５，Ｎ６（図６参照）とグランド層９４（図６参照）との間に接続されている複数（例えば、３つ）のスイッチＱ４，Ｑ５，Ｑ６を含む。複数のスイッチＱ４，Ｑ５，Ｑ６は、副線３２において第１端３２１からの線路長が互いに異なる複数の部分Ｎ４，Ｎ５，Ｎ６とグランド層９４との間に接続されている。入力整合回路３ｂは、入力整合回路３のＩＣチップ３０の代わりに、ＩＣチップ３０ｂを有している。ＩＣチップ３０ｂは、ＩＣチップ３０の調整部３３の代わりに、調整部３３ｂを含んでいる。

　ＩＣチップ３０ｂでは、調整部３３ｂの複数のスイッチＱ４～Ｑ６が、複数のバンプ１３４～１３６によって、副線３２において第１端３２１からの線路長が互いに異なる複数の部分Ｎ４～Ｎ６に接続されている。調整部３３ｂは、例えば、信号処理回路３０１によって制御されて、３つのスイッチＱ４～Ｑ６のうち１つのスイッチがオン状態となり、残りの２のスイッチがオフ状態となる。入力整合回路３ｂでは、複数のスイッチＱ４～Ｑ６のいずれがオン状態であるかによって、主線３１と副線３２との磁気的な結合状態が異なり、インピーダンス変換特性が異なるので、入力整合回路３ｂにおける端子３４側とは反対側の端子２５でのインピーダンスが異なる。したがって、高周波モジュール１ｂでは、入力整合回路３ｂに接続されている受信フィルタ１４Ａ，１４Ｂの入力インピーダンスを調整することができる。

　バンプ１３４～１３６は、例えば、はんだバンプである。バンプ１３４～１３６としてはんだバンプを採用する場合、高周波モジュール１ｂは、副線３２上に、所定のパターンのレジスト層３８ｂを更に備えるのが好ましい。レジスト層３８ｂは、副線３２の複数の部分Ｎ４～Ｎ６それぞれを露出させるように所定のパターンが決められている。レジスト層３８ｂは、電気絶縁性を有する。レジスト層３８ｂは、副線３２よりもはんだ濡れ性が低い。レジスト層３８ｂは、例えば、ソルダレジストである。これにより、高周波モジュール１ｂでは、ＩＣチップ３０ｂを実装基板９に実装する際に、副線３２上にはんだが濡れ広がるのを抑制することが可能となる。

　バンプ１３４～１３６は、はんだバンプに限らず、例えば、金バンプ、銅バンプであってもよい。

　実施形態２に係る高周波モジュール１ｂは、実施形態１に係る高周波モジュール１と同様、小型化を図ることが可能となる。

　実施形態２に係る高周波モジュール１ｂでは、出力整合回路２ｂが主線２１と副線２２とを有することによって、より広い周波数帯域に対応することが可能となるので、小型化を図ることが可能となる。また、実施形態２に係る高周波モジュール１ｂでは、出力整合回路２ｂが調整部２３ｂを含むＩＣチップ２０ｂを有することによって、出力整合回路２ｂのインピーダンス変換特性を調整することができるので、小型化を図ることが可能となる。

　実施形態２に係る高周波モジュール１ｂは、実装基板９と、パワーアンプ１１Ａ（増幅器）と、出力整合回路２ｂ（整合回路）と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。パワーアンプ１１Ａは、実装基板９の第１主面９１に配置されている。パワーアンプ１１Ａは、入力端子１１１及び出力端子１１２を有する。出力整合回路２ｂは、パワーアンプ１１Ａの出力端子１１２（接続端子）に接続されている。実装基板９は、グランド層９４を有する。出力整合回路２ｂは、主線２１と、副線２２と、ＩＣチップ２０ｂと、を有する。主線２１は、実装基板９の厚さ方向Ｄ１に交差する第１導体パターンで形成されている。主線２１は、パワーアンプ１１Ａの出力端子１１２に接続される。副線２２は、実装基板９の厚さ方向Ｄ１に交差する第２導体パターンで形成されている。副線２２は、主線２１とグランド層９４との間に接続されている。副線２２は、実装基板９の厚さ方向Ｄ１において主線２１に対向している。ＩＣチップ２０ｂは、実装基板９に配置されている。副線２２は、主線２１に接続される第１端２２１と、グランド層９４に接続される第２端２２２と、を有する。ＩＣチップ２０ｂは、スイッチＱ１～Ｑ３を含む。スイッチＱ１～Ｑ３は、副線２２において第１端２２１と第２端２２２との両方から離れた部分Ｎ１～Ｎ３とグランド層９４との間に接続されている。

　実施形態２に係る高周波モジュール１ｂは、小型化を図ることが可能となる。出力整合回路２ｂが主線２１と副線２２とを有することによって、より広い周波数帯域に対応することが可能となるので、小型化を図ることが可能となる。また、実施形態２に係る高周波モジュール１ｂでは、出力整合回路２ｂがスイッチＱ１～Ｑ３を含むＩＣチップ２０ｂを有することによって、出力整合回路２ｂのインピーダンス変換特性を調整することができるので、小型化を図ることが可能となる。

　実施形態２に係る高周波モジュール１ｂは、入力整合回路３ｂが主線３１と副線３２とを有することによって、より広い周波数帯域に対応することが可能となるので、小型化を図ることが可能となる。また、実施形態２に係る高周波モジュール１ｂでは、入力整合回路３ｂが調整部３３ｂを含むＩＣチップ３０ｂを有することによって、入力整合回路３ｂのインピーダンス変換特性を調整することができるので、小型化を図ることが可能となる。

　実施形態２に係る高周波モジュール１は、実装基板９と、ローノイズアンプ１２（増幅器）と、入力整合回路３ｂ（整合回路）と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。ローノイズアンプ１２は、実装基板９の第２主面９２に配置されている。ローノイズアンプ１２は、入力端子１２１及び出力端子１２２を有する。入力整合回路３ｂは、ローノイズアンプ１２の入力端子１２１（接続端子）に接続されている。実装基板９は、グランド層９４を有する。入力整合回路３ｂは、主線３１と、副線３２と、ＩＣチップ３０ｂと、を有する。主線３１は、実装基板９の厚さ方向Ｄ１に交差する第１導体パターンで形成されている。主線３１は、ローノイズアンプ１２の入力端子１２１に接続される。副線３２は、実装基板９の厚さ方向Ｄ１に交差する第２導体パターンで形成されている。副線３２は、主線３１とグランド層９４との間に接続されている。副線３２は、実装基板９の厚さ方向Ｄ１において主線３１に対向している。ＩＣチップ３０ｂは、実装基板９に配置されている。副線３２は、主線３１に接続される第１端３２１と、グランド層９４に接続される第２端３２２と、を有する。ＩＣチップ３０ｂは、スイッチＱ４～Ｑ６を含む。スイッチＱ４～Ｑ６は、副線３２において第１端３２１と第２端３２２との両方から離れた部分Ｎ４～Ｎ６とグランド層９４との間に接続されている。

　実施形態２に係る高周波モジュール１ｂは、入力整合回路３ｂが主線３１と副線３２とを有することによって、より広い周波数帯域に対応することが可能となるので、小型化を図ることが可能となる。また、実施形態２に係る高周波モジュール１ｂでは、入力整合回路３ｂがスイッチＱ４～Ｑ６を含むＩＣチップ３０ｂを有することによって、入力整合回路３ｂのインピーダンス変換特性を調整することができるので、小型化を図ることが可能となる。

　また、実施形態２に係る通信装置３００は、高周波モジュール１ｂと、信号処理回路３０１と、を備えるので、小型化を図ることが可能となる。

　（実施形態３）
　実施形態３に係る高周波モジュール１ｃ及び通信装置３００について、図７及び８を参照して説明する。実施形態３に係る高周波モジュール１ｃ及び通信装置３００に関し、実施形態１に係る高周波モジュール１及び通信装置３００と同様の構成要素については、同一の符号を付して説明を省略する。

　実施形態３に係る高周波モジュール１ｃは、実施形態１に係る高周波モジュール１の出力整合回路２の代わりに出力整合回路２ｃを備える点で、実施形態１に係る高周波モジュール１と相違する。また、実施形態３に係る高周波モジュール１ｃは、実施形態１に係る高周波モジュール１の入力整合回路３の代わりに、入力整合回路３ｃを備える点で、実施形態１に係る高周波モジュール１と相違する。

　出力整合回路２ｃは、出力整合回路２の調整部２３の代わりに、調整部２３ｃを有している。調整部２３ｃの回路構成は、調整部２３の回路構成と同様である。出力整合回路２ｃでは、主線２１が、調整部２３ｃを含むＩＣチップ２０ｃに設けられており、副線２２が実装基板９に配置されている。高周波モジュール１ｃでは、主線２１と副線２２との間に誘電体部９６ｃを有している。誘電体部９６ｃは、例えば、実装基板９の厚さ方向Ｄ１においてＩＣチップ２０ｃと実装基板９の第１主面９１との間に介在するアンダーフィル部の一部により構成されている。

　出力整合回路２ｃでは、第１スイッチＳ１及び複数の第２スイッチＳ２～Ｓ４と主線２１とが、調整部２３ｃを含むＩＣチップ２０ｃ内で接続されている。主線２１の材料は、例えば、Ａｌ合金を含むが、これに限らない。

　出力整合回路２ｃでは、主線２１の第２端２１２と副線２２の第１端２２１とがバンプ２９を介して接続されている。また、出力整合回路２ｃでは、端子２４と実装基板９の第１主面９１とがバンプ１０９によって接続されている。

　バンプ２９，１０９は、例えば、はんだバンプである。バンプ２９，１０９としてはんだバンプを採用する場合、高周波モジュール１ｃは、副線２２上に、所定のパターンのレジスト層２８ｃを更に備えるのが好ましい。レジスト層２８ｃは、副線２２の第２端２１２を露出させるように所定のパターンが決められている。レジスト層２８ｃは、電気絶縁性を有する。レジスト層２８ｃは、副線２２よりもはんだ濡れ性が低い。レジスト層２８ｃは、例えば、ソルダレジストである。これにより、高周波モジュール１ｃでは、ＩＣチップ２０ｃを実装基板９に実装する際に、副線２２上にはんだが濡れ広がるのを抑制することが可能となる。

　バンプ２９，１０９は、はんだバンプに限らず、例えば、金バンプ、銅バンプであってもよい。

　入力整合回路３ｃは、入力整合回路３の調整部３３の代わりに、調整部３３ｃを有している。調整部３３ｃの回路構成は、調整部３３の回路構成と同様である。入力整合回路３ｃでは、主線３１が、調整部３３ｃを含むＩＣチップ３０ｃに設けられており、副線３２が実装基板９に配置されている。高周波モジュール１ｃでは、主線３１と副線３２との間に誘電体部９７ｃを有している。誘電体部９７ｃは、例えば、実装基板９の厚さ方向Ｄ１においてＩＣチップ３０ｃと実装基板９の第２主面９２との間に介在するアンダーフィル部の一部により構成されている。

　入力整合回路３ｃでは、第１スイッチＳ５及び複数の第２スイッチＳ６～Ｓ８と主線３１とが、調整部３３ｃを含むＩＣチップ３０ｃ内で接続されている。主線３１の材料は、例えば、Ａｌ合金を含むが、これに限らない。

　入力整合回路３ｃでは、主線３１の第２端３１２と副線３２の第１端３２１とがバンプ３９を介して接続されている。また、入力整合回路３ｃでは、端子３４と実装基板９の第２主面９２とがバンプ１１０によって接続されている。

　バンプ３９，１１０は、例えば、はんだバンプである。バンプ３９，１１０としてはんだバンプを採用する場合、高周波モジュール１ｃは、副線３２上に、所定のパターンのレジスト層３８ｃを更に備えるのが好ましい。レジスト層３８ｃは、副線３２の第２端３１２を露出させるように所定のパターンが決められている。レジスト層３８ｃは、電気絶縁性を有する。レジスト層３８ｃは、副線３２よりもはんだ濡れ性が低い。レジスト層３８ｃは、例えば、ソルダレジストである。これにより、高周波モジュール１ｃでは、ＩＣチップ３０ｃを実装基板９に実装する際に、副線３２上にはんだが濡れ広がるのを抑制することが可能となる。

　バンプ３９，１１０は、はんだバンプに限らず、例えば、金バンプ、銅バンプであってもよい。

　実施形態３に係る高周波モジュール１ｃでは、実施形態１に係る高周波モジュール１と同様、小型化を図ることが可能となる。また、実施形態３に係る高周波モジュール１ｃでは、実装基板９における導体部のレイアウトの自由度が高くなる。

　また、実施形態３に係る通信装置３００は、高周波モジュール１ｃと、信号処理回路３０１と、を備えるので、小型化を図ることが可能となる。

　（実施形態４）
　実施形態４に係る高周波モジュール１ｄについて、図９を参照して説明する。実施形態４に係る高周波モジュール１ｄに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。

　実施形態４に係る高周波モジュール１ｄは、パワーアンプ１１Ａが実装基板９の第１主面９１に配置されている一方で、ＩＣチップ２０が実装基板９の第２主面９２に配置されている点で、実施形態１に係る高周波モジュール１と相違する。これにより、実施形態４に係る高周波モジュール１ｄでは、パワーアンプ１１ＡとＩＣチップ２０とが実装基板９の第１主面９１と第２主面９２とのうち互いに異なる主面に配置されている。

　実施形態４に係る高周波モジュール１ｄは、バンドセレクト用スイッチ５と入力側スイッチ７とを含むＩＣチップ１０が実装基板９の第１主面９１に配置されているが、これに限らず、実装基板９の第２主面９２に配置されていてもよい。

　実施形態４に係る高周波モジュール１ｄは、実施形態１に係る高周波モジュール１と同様、小型化を図ることが可能となる。

　実施形態４に係る高周波モジュール１ｄは、実施形態１に係る通信装置３００における高周波モジュール１の代わりに用いられてもよい。

　上記の実施形態１～４等は、本発明の様々な実施形態の一つに過ぎない。上記の実施形態１～４等は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能である。

　例えば、高周波モジュール１では、調整部２３が複数の第２スイッチＳ２～Ｓ４を有しているが、これに限らず、複数の第２スイッチＳ２～Ｓ４のうち１つの第２スイッチのみを有していてもよい。また、高周波モジュール１では、調整部３３が複数の第２スイッチＳ６～Ｓ８を有しているが、これに限らず、複数の第２スイッチＳ６～Ｓ８のうち１つの第２スイッチのみを有していてもよい。

　また、送信フィルタ１３Ａ，１３Ｂ及び受信フィルタ１４Ａ，１４Ｂ等のフィルタは、ラダー型フィルタに限らず、例えば、縦結合共振子型弾性表面波フィルタでもよい。

　また、上述の弾性波フィルタは、表面弾性波又はバルク弾性波を利用する弾性波フィルタであるが、これに限らず、例えば、弾性境界波、板波等を利用する弾性波フィルタであってもよい。

　高周波モジュール１～１ｄの回路構成は、上述の例に限らない。また、高周波モジュール１～１ｄは、回路構成として、例えば、ＭＩＭＯ（Multi Input Multi Output）対応の高周波フロントエンド回路を有していてもよい。

　また、高周波モジュール１は、パワーアンプ１１Ａと出力整合回路２とのセットと、ローノイズアンプ１２と入力整合回路３とのセットと、を備えているが、少なくとも一方のセットを備えていればよい。

　（態様）
　本明細書には、以下の態様が開示されている。

　第１の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、実装基板（９）と、増幅器（１１Ａ，１２）と、整合回路（２；２ｂ；２ｃ，３；３ｂ；３ｃ）と、を備える。実装基板（９）は、互いに対向する第１主面（９１）及び第２主面（９２）を有する。増幅器（１１Ａ，１２）は、実装基板（９）の第１主面（９１）と第２主面（９２）とのうち一方の主面（第１主面９１，第２主面９２）に配置されている。増幅器（１１Ａ，１２）は、入力端子（１１１，１２１）及び出力端子（１１２，１２２）を有する。整合回路（２；２ｂ；２ｃ，３；３ｂ；３ｃ）は、増幅器（１１Ａ，１２）の入力端子（１１１，１２１）と出力端子（１１２，１２２）とのうちの一方である接続端子（出力端子１１２，入力端子１２１）に接続されている。実装基板（９）は、グランド層（９４）を有する。整合回路（２；２ｂ；２ｃ，３；３ｂ；３ｃ）は、主線（２１，３１）と、副線（２２，３２）と、ＩＣチップ（２０；２０ｂ；２０ｃ，３０；３０ｂ；３０ｃ）と、を有する。主線（２１，３１）は、増幅器（１１Ａ，１２）の接続端子（出力端子１１２，入力端子１２１）に接続される。副線（２２，３２）は、主線（２１，３１）とグランド層（９４）との間に接続されている。副線（２２，３２）は、実装基板（９）の厚さ方向（Ｄ１）において主線（２１，３１）に対向している。ＩＣチップ（２０；２０ｂ；２０ｃ，３０；３０ｂ；３０ｃ）は、実装基板（９）に配置されている。ＩＣチップ（２０；２０ｂ；２０ｃ，３０；３０ｂ；３０ｃ）は、調整部（２３；２３ｂ；２３ｃ，３３；３３ｂ；３３ｃ）を含む。調整部（２３；２３ｂ；２３ｃ，３３；３３ｂ；３３ｃ）は、整合回路（２；２ｂ；２ｃ，３；３ｂ；３ｃ）のインピーダンス変換特性を調整する。

　第１の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、小型化を図ることが可能となる。

　第２の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、第１の態様において、主線（２１，３１）及び副線（２２，３２）それぞれの少なくとも一部は、実装基板（９）の厚さ方向（Ｄ１）からの平面視でＩＣチップ（２０；２０ｂ；２０ｃ，３０；３０ｂ；３０ｃ）に重なる。

　第２の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、より小型化を図ることが可能となる。

　第３の態様に係る高周波モジュール（１；１ａ；１ｃ；１ｄ）では、第１又は２の態様において、主線（２１，３１）は、増幅器（１１Ａ，１２）の接続端子（出力端子１１２，入力端子１２１）に接続される第１端（２１１，３１１）と、副線（２２，３２）が接続される第２端（２１２，３１２）と、を有する。調整部（２３；２３ｃ，３３；３３ｃ）は、第１スイッチ（Ｓ１，Ｓ５）と、１つの第２スイッチ（Ｓ２～Ｓ４のいずれか１つ，Ｓ６～Ｓ８のいずれか１つ）と、を含む。第１スイッチ（Ｓ１，Ｓ５）は、主線（２１，３１）の第１端（２１１，３１１）と接続端子（出力端子１１２，入力端子１２１）との間に接続されている。第２スイッチ（Ｓ２～Ｓ４のいずれか１つ，Ｓ６～Ｓ８のいずれか１つ）は、主線（２１，３１）において第１端（２１１，３１１）と第２端（２１２，３１２）との両方から離れた部分と接続端子（出力端子１１２，入力端子１２１）との間に接続されている。

　第３の態様に係る高周波モジュール（１；１ａ；１ｃ；１ｄ）は、第１スイッチ（Ｓ１，Ｓ５と第２スイッチ（Ｓ２～Ｓ４のいずれか１つ，Ｓ６～Ｓ８のいずれか１つ）とを切り替えることによりインピーダンスを調整することができる。

　第４の態様に係る高周波モジュール（１；１ａ；１ｃ；１ｄ）では、第１又は２の態様において、主線（２１，３１）は、増幅器（１１Ａ，１２）の接続端子（出力端子１１２，入力端子１２１）に接続される第１端（２１１，３１１）と、副線（２２，３２）が接続される第２端（２１２，３１２）と、を有する。調整部（２３）は、第１スイッチ（Ｓ１，Ｓ５）と、複数の第２スイッチ（Ｓ２～Ｓ４，Ｓ６～Ｓ８）と、を含む。第１スイッチ（Ｓ１，Ｓ５）は、主線（２１；３１）の第１端（２１１，３１１）と接続端子（出力端子１１２，入力端子１２１）との間に接続されている。複数の第２スイッチ（Ｓ２～Ｓ４，Ｓ６～Ｓ８）は、主線（２１，３１）において第２端（２１２，３１２）からの線路長が互いに異なる複数の部分（Ｐ２～Ｐ４，Ｐ６～Ｐ８）と接続端子（出力端子１１２，入力端子１２１）との間に接続されている。

　第４の態様に係る高周波モジュール（１；１ａ；１ｃ；１ｄ）は、第１スイッチ（Ｓ１，Ｓ５と複数の第２スイッチ（Ｓ２～Ｓ４，Ｓ６～Ｓ８）とを切り替えることによりインピーダンスを調整することができる。

　第５の態様に係る高周波モジュール（１ｂ）では、第１又は２の態様において、副線（２２，３２）は、主線（２１，３１）に接続される第１端（２２１，３２１）と、グランド層（９４）に接続される第２端（２２２，３２２）と、を有する。調整部（２３ｂ，３３ｂ）は、副線（２２，３２）において第１端（２２１，３２１）と第２端（２２２，３２２）との両方から離れた部分とグランド層（９４）との間に接続されている１つのスイッチ（Ｑ１～Ｑ３のいずれか１つ，Ｑ４～Ｑ６のいずれか１つ）を含む。

　第５の態様に係る高周波モジュール（１ｂ）は、１つのスイッチ（Ｑ１～Ｑ３のいずれか１つ，Ｑ４～Ｑ６のいずれか１つ）がオン状態の場合とオフ状態の場合とで整合回路（２ｂ、３ｂ）のインピーダンス変換特性を異ならせることができる。

　第６の態様に係る高周波モジュール（１ｂ）では、第１又は２の態様において、副線（２２，３２）は、主線（２１，３１）に接続される第１端（２２１，３２１）と、グランド層（９４）に接続される第２端（２２２，３２２）と、を有する。調整部（２３ｂ，３３ｂ）は、副線（２２，３２）において第１端（２２１，３２１）からの線路長が互いに異なる複数の部分（Ｎ１～Ｎ３，Ｎ４～Ｎ６）とグランド層（９４）との間に接続されている複数のスイッチ（Ｑ１～Ｑ３，Ｑ４～Ｑ６）を含む。

　第６の態様に係る高周波モジュール（１ｂ）では、複数のスイッチ（Ｑ１～Ｑ３，Ｑ４～Ｑ６）を適宜切り替えることによってインピーダンス変換特性を調整することができる。

　第７の態様に係る高周波モジュール（１；１ａ；１ｃ；１ｄ）は、実装基板（９）と、増幅器（１１Ａ，１２）と、整合回路（２；２ｃ，３；３ｃ）と、を備える。実装基板（９）は、互いに対向する第１主面（９１）及び第２主面（９２）を有する。増幅器（１１Ａ，１２）は、実装基板（９）の第１主面（９１）と第２主面（９２）とのうち一方の主面（第１主面９１，第２主面９２）に配置されている。増幅器（１１Ａ，１２）は、入力端子（１１１，１２１）及び出力端子（１１２，１２２）を有する。整合回路（２；２ｃ，３；３ｃ）は、増幅器（１１Ａ，１２）の入力端子（１１１，１２１）と出力端子（１１２，１２２）とのうちの一方である接続端子（出力端子１１２，入力端子１２１）に接続されている。実装基板（９）は、グランド層（９４）を有する。整合回路（２；２ｃ，３；３ｃ）は、主線（２１，３１）と、副線（２２，３２）と、ＩＣチップ（２０；２０ｃ，３０；３０ｃ）と、を有する。主線（２１，３１）は、増幅器（１１Ａ，１２）の接続端子（出力端子１１２，入力端子１２１）に接続される。副線（２２，３２）は、主線（２１，３１）とグランド層（９４）との間に接続されている。副線（２２，３２）は、実装基板（９）の厚さ方向（Ｄ１）において主線（２１，３１）に対向している。ＩＣチップ（２０；２０ｃ，３０；３０ｃ）は、実装基板（９）に配置されている。主線（２１，３１）は、増幅器（１１Ａ，１２）の接続端子（出力端子１１２，入力端子１２１）に接続される第１端（２１１，３１１）と、副線（２２，３２）が接続される第２端（２１２，３１２）と、を有する。ＩＣチップ（２０；２０ｃ，３０；３０ｃ）は、第１スイッチ（Ｓ１，Ｓ５）と、第２スイッチ（Ｓ２～Ｓ４の少なくとも１つ，Ｓ６～Ｓ８の少なくとも１つ）と、を含む。第１スイッチ（Ｓ１，Ｓ５）は、主線（２１，３１）の第１端（２１１，３１１）と接続端子（出力端子１１２，入力端子１２１）との間に接続されている。第２スイッチ（Ｓ２～Ｓ４のうち少なくとも１つ，Ｓ６～Ｓ８のうち少なくとも１つ）は、主線（２１，３１）において第１端（２１１，３１１）と第２端（２１２，３１２）との両方から離れた部分（Ｐ２～Ｐ４のうち少なくとも１つ，Ｐ６～Ｐ８のうち少なくとも１つ）と接続端子（出力端子１１２，入力端子１２１）との間に接続されている。

　第７の態様に係る高周波モジュール（１；１ａ；１ｃ；１ｄ）は、小型化を図ることが可能となる。

　第８の態様に係る高周波モジュール（１ｂ）は、実装基板（９）と、増幅器（１１Ａ，１２）と、整合回路（２ｂ，３ｂ）と、を備える。実装基板（９）は、互いに対向する第１主面（９１）及び第２主面（９２）を有する。増幅器（１１Ａ，１２）は、実装基板（９）の第１主面（９１）と第２主面（９２）とのうち一方の主面（第１主面９１，第２主面９２）に配置されている。増幅器（１１Ａ，１２）は、入力端子（１１１，１２１）及び出力端子（１１２，１２２）を有する。整合回路（２ｂ，３ｂ）は、増幅器（１１Ａ，１２）の入力端子（１１１，１２１）と出力端子（１１２，１２２）とのうちの一方である接続端子（出力端子１１２，入力端子１２１）に接続されている。実装基板（９）は、グランド層（９４）を有する。整合回路（２ｂ，３ｂ）は、主線（２１，３１）と、副線（２２，３２）と、ＩＣチップ（２０ｂ，３０ｂ）と、を有する。主線（２１，３１）は、増幅器（１１Ａ，１２）の接続端子（出力端子１１２，入力端子１２１）に接続される。副線（２２，３２）は、主線（２１，３１）とグランド層（９４）との間に接続されている。副線（２２，３２）は、実装基板（９）の厚さ方向（Ｄ１）において主線（２１，３１）に対向している。ＩＣチップ（２０ｂ，３０ｂ）は、実装基板（９）に配置されている。副線（２２，３２）は、主線（２１，３１）に接続される第１端（２２１，３２１）と、グランド層（９４）に接続される第２端（２２２，３２２）と、を有する。ＩＣチップ（２０ｂ，３０ｂ）は、スイッチ（Ｑ１～Ｑ３のうち少なくとも１つ，Ｑ４～Ｑ６のうち少なくとも１つ）を含む。スイッチ（Ｑ１～Ｑ３のうち少なくとも１つ，Ｑ４～Ｑ６のうち少なくとも１つ）は、副線（２２，３２）において第１端（２２１，３２１）と第２端（２２２，３２２）との両方から離れた部分とグランド層（９４）との間に接続されている。

　第８の態様に係る高周波モジュール（１ｂ）は、小型化を図ることが可能となる。

　第９の態様に係る高周波モジュール（１；１ａ）では、第１～８の態様のいずれか一つにおいて、主線（２１，３１）は、実装基板（９）において増幅器（１１Ａ，１２）が配置されている主面（第１主面９１，第２主面９２）に配置されている。副線（２２，３２）は、実装基板（９）の第１主面（９１）と第２主面（９２）との間において第１主面（９１）及び第２主面（９２）から離れて配置されている。

　第９の態様に係る高周波モジュール（１；１ａ）は、主線（２１，３１）及び副線（２２，３２）を実装基板（９）に一体に形成することが可能となる。

　第１０の態様に係る高周波モジュール（１ｂ）では、第１～８の態様のいずれか一つにおいて、主線（２１，３１）は、実装基板（９）の第１主面（９１）と第２主面（９２）との間において第１主面（９１）及び第２主面（９２）から離れて配置されている。副線（２２，３２）は、実装基板（９）において増幅器（１１Ａ，１２）が配置されている主面（第１主面９１，第２主面９２）に配置されている。

　第１０の態様に係る高周波モジュール（１ｂ）は、主線（２１，３１）及び副線（２２，３２）を実装基板（９）に一体に形成することが可能となる。

　第１１の態様に係る高周波モジュール（１ｃ）では、第１～８の態様のいずれか一つにおいて、主線（２１，３１）は、ＩＣチップ（２０ｃ，３０ｃ）に設けられている。副線（２２，３２）は、実装基板（９）に配置されている。

　第１１の態様に係る高周波モジュール（１ｃ）では、実装基板（９）に主線（２１，３１）を設けなくてよいという利点がある。

　第１２の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、第１～１１の態様のいずれか一つにおいて、増幅器は、パワーアンプ（１１Ａ）であり、実装基板（９）の第１主面（９１）に配置されている。整合回路（２；２ｂ；２ｃ）は、増幅器の出力端子（１１２）に接続されている。

　第１２の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、パワーアンプ（１１Ａ）の出力端子（１１２）に接続された整合回路（２；２ｂ；２ｃ）のインピーダンスを調整することができる。

　第１３の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、第１２の態様において、複数の送信フィルタ（１３Ａ，１３Ｂ）と、バンドセレクト用スイッチ（５）と、を更に備える。複数の送信フィルタ（１３Ａ，１３Ｂ）は、互いに異なる通過帯域を有する。複数の送信フィルタ（１３Ａ，１３Ｂ）は、実装基板（９）に配置されている。バンドセレクト用スイッチ（５）は、共通端子（５０）及び複数の選択端子（５１）を有する。バンドセレクト用スイッチ（５）では、共通端子（５０）に整合回路（２；２ｂ；２ｃ）を介して増幅器（１１Ａ）が接続されており、複数の選択端子（５１）に複数の送信フィルタ（１３Ａ，１３Ｂ）が接続されている。バンドセレクト用スイッチ（５）は、ＩＣチップ（２０；２０ｂ；２０ｃ）に含まれている。

　第１３の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、小型化を図ることが可能となる。

　第１４の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、第１３の態様において、増幅器を複数備え、入力側スイッチ（７）を更に備える。入力側スイッチ（７）は、共通端子（７０）及び複数の選択端子（７１）を有する。入力側スイッチ（７）では、共通端子（７０）に信号入力端子（８２）が接続されており、複数の選択端子（７１）に複数の増幅器（１１Ａ，１１Ｂ）の入力端子（１１１）が接続されている。入力側スイッチ（７）は、ＩＣチップ（２０；２０ｂ；２０ｃ）に含まれている。

　第１５の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、第１３又は１４の態様において、実装基板（９）は、増幅器（１１Ａ）に接続されており、実装基板（９）の厚さ方向（Ｄ１）において増幅器（１１Ａ）に重なる複数のビア導体（９８）を有する。高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、実装基板（９）の厚さ方向（Ｄ１）からの平面視で、増幅器（１１Ａ）とＩＣチップ（２０；２０ｂ；２０ｃ）とは重ならない。

　第１５の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、増幅器（１１Ａ）で発生する熱を放熱させやすくなる。

　第１６の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）では、第１５の態様において、ＩＣチップ（２０）は、実装基板（９）の第１主面（９１）に配置されている。

　第１７の態様に係る高周波モジュール（１ｄ）では、第１５の態様において、ＩＣチップ（２０）は、実装基板（９）の第２主面（９２）に配置されている。

　第１８の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、第１～１１の態様のいずれか一つにおいて、増幅器（１２）は、ローノイズアンプである。増幅器（１２）は、実装基板（９）の第２主面（９２）に配置されている。整合回路（３；３ｂ；３ｃ；３ｄ）は、増幅器（１２）の入力端子（１２１）に接続されている。

　第１８の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、増幅器（１２）の入力端子（１２１）に接続された整合回路（３；３ｂ；３ｃ）のインピーダンスを調整することができる。

　第１９の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、第１８の態様において、複数の受信フィルタ（１４Ａ，１４Ｂ）と、バンドセレクト用スイッチ（６）と、を更に備える。複数の受信フィルタ（１４Ａ，１４Ｂ）は、互いに異なる通過帯域を有する。複数の受信フィルタ（１４Ａ，１４Ｂ）は、実装基板（９）に配置されている。バンドセレクト用スイッチ（６）は、共通端子（６０）及び複数の選択端子（６１）を有する。バンドセレクト用スイッチ（６）では、共通端子（６０）に整合回路（３）を介して増幅器（１２）が接続されており、複数の選択端子（６１）に複数の受信フィルタ（１４Ａ，１４Ｂ）が接続されている。増幅器（１２）及びバンドセレクト用スイッチ（６）は、ＩＣチップ（３０；３０ｂ；３０ｃ）に含まれている。

　第１９の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、小型化を図ることが可能となる。

　第２０の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、第１９の態様において、実装基板（９）の厚さ方向（Ｄ１）からの平面視で、増幅器（１２）と複数の受信フィルタ（１４Ａ，１４Ｂ）のうち少なくとも１つの受信フィルタ（１４Ａ）とが重なる。

　第２０の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、増幅器（１２）と複数の受信フィルタ（１４Ａ，１４Ｂ）のうち少なくとも１つの受信フィルタ（１４Ａ）とを接続する配線の長さを短くすることが可能となる。

　第２１の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、第１～２０の態様のいずれか一つにおいて、外部接続端子（８０）を更に備える。外部接続端子（８０）は、実装基板（９）の第２主面（９２）に配置されている。

　第２２の態様に係る通信装置（３００）は、第１～２１の態様のいずれか一つの高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）と、信号処理回路（３０１）と、を備える。信号処理回路（３０１）は、高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）に接続されており、高周波信号を信号処理する。

　第２２の態様に係る通信装置（３００）では、小型化を図ることが可能となる。

　１、１ａ、１ｂ、１ｃ、１ｄ　高周波モジュール
　２、２ｂ、２ｃ　出力整合回路（整合回路）
　２０、２０ｂ、２０ｃ　ＩＣチップ
　２１　主線
　２２　副線
　２３、２３ｂ、２３ｃ　調整部
　２４　端子
　２５　端子
　２６　ビア導体
　２７　ビア導体
　２８　レジスト層
　２８ｂ　レジスト層
　２８ｃ　レジスト層
　２９　バンプ
　３、３ｂ、３ｃ　入力整合回路（整合回路）
　３０、３０ｂ、３０ｃ　ＩＣチップ
　３１　主線
　３２　副線
　３３、３３ｂ、３３ｃ　調整部
　３４　端子
　３５　端子
　３６　ビア導体
　３７　ビア導体
　３８　レジスト層
　３８ｂ　レジスト層
　３８ｃ　レジスト層
　３９　バンプ
　４　アンテナスイッチ
　４０　共通端子
　４１　選択端子
　５　バンドセレクト用スイッチ
　５０　共通端子
　５１　選択端子
　６　バンドセレクト用スイッチ
　６０　共通端子
　６１　選択端子
　７　入力側スイッチ
　７０　共通端子
　７１　選択端子
　９　実装基板
　９１　第１主面
　９２　第２主面
　９３　外周面
　９４　グランド層
　９５　ビア導体
　９６、９６ｃ　誘電体部
　９７、９７ｃ　誘電体部
　９８　ビア導体
　１０　ＩＣチップ
　１１Ａ　パワーアンプ（増幅器）
　１１Ｂ　パワーアンプ
　１１１　入力端子
　１１２　出力端子（接続端子）
　１２　ローノイズアンプ（増幅器）
　１２１　入力端子（接続端子）
　１２２　出力端子
　１３Ａ、１３Ｂ　送信フィルタ
　１４Ａ、１４Ｂ　受信フィルタ
　１５Ａ　デュプレクサ
　１５Ｂ　デュプレクサ
　１６　コントローラ
　８０　外部接続端子
　８１　アンテナ端子
　８２　信号入力端子
　８３　信号出力端子
　８５　グランド端子
　１００～１０４　バンプ
　１０５～１０８　バンプ
　１０９　バンプ
　１１０　バンプ
　１３１～１３３　バンプ
　１３４　～１３６　バンプ
　１５０　第１樹脂層
　１５１　主面
　１５３　外周面
　１６０　第２樹脂層
　１６１　主面
　１６３　外周面
　１７０　シールド層
　１９３　アンダーフィル部
　３００　通信装置
　３０１　信号処理回路
　３０２　ＲＦ信号処理回路
　３０３　ベースバンド信号処理回路
　３１０　アンテナ
　Ｄ１　厚さ方向
　Ｎ１～Ｎ３　部分
　Ｐ２～Ｐ４　部分
　Ｑ１～Ｑ３　スイッチ
　Ｑ４～Ｑ６　スイッチ
　Ｓ１　第１スイッチ
　Ｓ２～Ｓ４　第２スイッチ
　Ｓ５　第１スイッチ
　Ｓ６～Ｓ８　第２スイッチ

Claims

　互いに対向する第１主面及び第２主面を有する実装基板と、
　前記実装基板の前記第１主面と前記第２主面とのうち一方の主面に配置されており、入力端子及び出力端子を有する増幅器と、
　前記増幅器の前記入力端子と前記出力端子とのうちの一方である接続端子に接続されている整合回路と、を備え、
　前記実装基板は、グランド層を有し、
　前記整合回路は、
　　前記実装基板の厚さ方向に交差する第１導体パターンで形成されており、前記増幅器の前記接続端子に接続される主線と、
　　前記厚さ方向に交差する第２導体パターンで形成されており、前記主線と前記グランド層との間に接続され、前記厚さ方向において前記主線に対向している副線と、
　　前記実装基板に配置されており、前記整合回路のインピーダンス変換特性を調整する調整部を含むＩＣチップと、を有する、
　高周波モジュール。
　前記主線及び前記副線それぞれの少なくとも一部は、前記実装基板の前記厚さ方向からの平面視で前記ＩＣチップに重なる、
　請求項１に記載の高周波モジュール。
　前記主線は、前記増幅器の前記接続端子に接続される第１端と、前記副線が接続される第２端と、を有し、
　前記調整部は、
　　前記主線の前記第１端と前記接続端子との間に接続されている第１スイッチと、
　　前記主線において前記第１端と前記第２端との両方から離れた部分と前記接続端子との間に接続されている１つの第２スイッチと、を含む、
　請求項１又は２に記載の高周波モジュール。
　前記主線は、前記増幅器の前記接続端子に接続される第１端と、前記副線が接続される第２端と、を有し、
　前記調整部は、
　　前記主線の前記第１端と前記接続端子との間に接続されている第１スイッチと、
　　前記主線において前記第２端からの線路長が互いに異なる複数の部分と前記接続端子との間に接続されている複数の第２スイッチと、を含む、
　請求項１又は２に記載の高周波モジュール。
　前記副線は、前記主線に接続される第１端と、前記グランド層に接続される第２端と、を有し、
　前記調整部は、
　　前記副線において前記第１端と前記第２端との両方から離れた部分と前記グランド層との間に接続されている１つのスイッチを含む、
　請求項１又は２に記載の高周波モジュール。
　前記副線は、前記主線に接続される第１端と、前記グランド層に接続される第２端と、を有し、
　前記調整部は、
　　前記副線において前記第１端からの線路長が互いに異なる複数の部分と前記グランド層との間に接続されている複数のスイッチを含む、
　請求項１又は２に記載の高周波モジュール。
　互いに対向する第１主面及び第２主面を有する実装基板と、
　前記実装基板の前記第１主面と前記第２主面とのうち一方の主面に配置されており、入力端子及び出力端子を有する増幅器と、
　前記増幅器の前記入力端子と前記出力端子とのうちの一方である接続端子に接続されている整合回路と、を備え、
　前記実装基板は、グランド層を有し、
　前記整合回路は、
　　前記実装基板の厚さ方向に交差する第１導体パターンで形成されており、前記増幅器の前記接続端子に接続される主線と、
　　前記厚さ方向に交差する第２導体パターンで形成されており、前記主線と前記グランド層との間に接続され、前記厚さ方向において前記主線に対向している副線と、
　　前記実装基板に配置されているＩＣチップと、を有し、
　前記主線は、前記増幅器の前記接続端子に接続される第１端と、前記副線が接続される第２端と、を有し、
　前記ＩＣチップは、
　　前記主線の前記第１端と前記接続端子との間に接続されている第１スイッチと、
　　前記主線において前記第１端と前記第２端との両方から離れた部分と前記接続端子との間に接続されている第２スイッチと、を含む、
　高周波モジュール。
　互いに対向する第１主面及び第２主面を有する実装基板と、
　前記実装基板の前記第１主面と前記第２主面とのうち一方の主面に配置されており、入力端子及び出力端子を有する増幅器と、
　前記増幅器の前記入力端子と前記出力端子とのうちの一方である接続端子に接続されている整合回路と、を備え、
　前記実装基板は、グランド層を有し、
　前記整合回路は、
　　前記実装基板の厚さ方向に交差する第１導体パターンで形成されており、前記増幅器の前記接続端子に接続される主線と、
　　前記厚さ方向に交差する第２導体パターンで形成されており、前記主線と前記グランド層との間に接続され、前記厚さ方向において前記主線に対向している副線と、
　　前記実装基板に配置されているＩＣチップと、を有し、
　前記副線は、前記主線に接続される第１端と、前記グランド層に接続される第２端と、を有し、
　前記ＩＣチップは、
　　前記副線において前記第１端と前記第２端との両方から離れた部分と前記グランド層との間に接続されているスイッチを含む、
　高周波モジュール。
　前記主線は、前記実装基板において前記増幅器が配置されている前記主面に配置されており、
　前記副線は、前記実装基板の前記第１主面と前記第２主面との間において前記第１主面及び前記第２主面から離れて配置されている、
　請求項１～８のいずれか一項に記載の高周波モジュール。
　前記主線は、前記実装基板の前記第１主面と前記第２主面との間において前記第１主面及び前記第２主面から離れて配置されており、
　前記副線は、前記実装基板において前記増幅器が配置されている前記主面に配置されている、
　請求項１～８のいずれか一項に記載の高周波モジュール。
　前記主線は、前記ＩＣチップに設けられており、
　前記副線は、前記実装基板に配置されている、
　請求項１～８のいずれか一項に記載の高周波モジュール。
　前記増幅器は、パワーアンプであり、前記実装基板の前記第１主面に配置されており、
　前記整合回路は、前記増幅器の前記出力端子に接続されている、
　請求項１～１１のいずれか一項に記載の高周波モジュール。
　互いに異なる通過帯域を有し、前記実装基板に配置されている複数の送信フィルタと、
　共通端子及び複数の選択端子を有し、前記共通端子に前記整合回路を介して前記増幅器が接続されており、前記複数の選択端子に前記複数の送信フィルタが接続されているバンドセレクト用スイッチと、を更に備え、
　前記バンドセレクト用スイッチは、前記ＩＣチップに含まれている、
　請求項１２に記載の高周波モジュール。
　前記増幅器を複数備え、
　共通端子及び複数の選択端子を有し、前記共通端子に信号入力端子が接続されており、前記複数の選択端子に前記複数の増幅器の前記入力端子が接続されている入力側スイッチを更に備え、
　前記入力側スイッチは、前記ＩＣチップに含まれている、
　請求項１３に記載の高周波モジュール。
　前記実装基板は、前記増幅器に接続されており、前記実装基板の前記厚さ方向において前記増幅器に重なる複数のビア導体を有し、
　前記実装基板の前記厚さ方向からの平面視で、前記増幅器と前記ＩＣチップとは重ならない、
　請求項１３又は１４に記載の高周波モジュール。
　前記ＩＣチップは、前記実装基板の前記第１主面に配置されている、
　請求項１５に記載の高周波モジュール。
　前記ＩＣチップは、前記実装基板の前記第２主面に配置されている、
　請求項１５に記載の高周波モジュール。
　前記増幅器は、ローノイズアンプであり、前記実装基板の前記第２主面に配置されており、
　前記整合回路は、前記増幅器の前記入力端子に接続されている、
　請求項１～１１のいずれか一項に記載の高周波モジュール。
　互いに異なる通過帯域を有し、前記実装基板に配置されている複数の受信フィルタと、
　共通端子及び複数の選択端子を有し、前記共通端子に前記整合回路を介して前記増幅器が接続されており、前記複数の選択端子に前記複数の受信フィルタが接続されているバンドセレクト用スイッチと、を更に備え、
　前記増幅器及び前記バンドセレクト用スイッチは、前記ＩＣチップに含まれている、
　請求項１８に記載の高周波モジュール。
　前記実装基板の前記厚さ方向からの平面視で、前記増幅器と前記複数の受信フィルタのうち少なくとも１つの受信フィルタとが重なる、
　請求項１９に記載の高周波モジュール。
　前記実装基板の前記第２主面に配置されている外部接続端子を更に備える、
　請求項１～２０のいずれか一項に記載の高周波モジュール。
　請求項１～２１のいずれか一項に記載の高周波モジュールと、
　前記高周波モジュールに接続されており、高周波信号を信号処理する信号処理回路と、を備える、
　通信装置。