WO2021234883A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2021234883A1
WO2021234883A1 PCT/JP2020/020031 JP2020020031W WO2021234883A1 WO 2021234883 A1 WO2021234883 A1 WO 2021234883A1 JP 2020020031 W JP2020020031 W JP 2020020031W WO 2021234883 A1 WO2021234883 A1 WO 2021234883A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
sense
igbt
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/020031
Other languages
English (en)
French (fr)
Inventor
健太郎 吉田
光一郎 木須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to US17/906,783 priority Critical patent/US12477762B2/en
Priority to PCT/JP2020/020031 priority patent/WO2021234883A1/ja
Priority to JP2022524780A priority patent/JP7353482B2/ja
Priority to DE112020007221.5T priority patent/DE112020007221T5/de
Priority to CN202080101008.0A priority patent/CN115668508B/zh
Publication of WO2021234883A1 publication Critical patent/WO2021234883A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07352—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07552—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/327—Multiple die-attach connectors having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/527—Multiple bond wires having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Definitions

  • the present disclosure relates to a semiconductor device including a semiconductor chip having a switching element inside.
  • a semiconductor device for electric power a semiconductor device including a semiconductor chip having a switching element such as an IGBT (Insulated Gate Bipolar Transistor) or a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) is generally used.
  • IGBT Insulated Gate Bipolar Transistor
  • MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
  • Examples of conventional power semiconductor devices include semiconductor devices disclosed in Patent Document 1.
  • an IGBT is used as a switching element, and the potential obtained from the outer peripheral region of the emitter electrode is used as the emitter potential which is the reference potential of the gate voltage which is the control voltage for controlling the operation of the IGBT in the IGBT chip.
  • the wiring connection area provided in the center of the emitter electrode is generally electrically connected to the external terminal, and the current flowing through the wiring connection area is the main current.
  • the potential in the surface of the emitter electrode is constant, but since the emitter electrode has a minute resistance component, when a current flows through the IGBT, the potential in the surface of the emitter electrode is distributed.
  • the main current tends to increase with the in-plane potential distribution of the emitter electrode.
  • the above-mentioned tendency becomes remarkable, and there is a problem that the IGBT chip may be thermally destroyed due to an increase in the main current of the IGBT.
  • the present disclosure has been made in order to solve the above-mentioned problems, and an object thereof is to provide a highly reliable semiconductor device.
  • a first aspect of the semiconductor device comprises a semiconductor chip having a switching element inside, and a surface electrode provided on the surface of the semiconductor chip and through which a main current flows during operation of the switching element.
  • the switching element has a control electrode, and the operation of the switching element is controlled by applying a control voltage with the potential of the surface electrode as a reference potential to the control electrode, and further includes an insulating film provided on the surface electrode.
  • the insulating film has an opening region, and the region in the opening region of the surface electrode serves as a wiring connection region, has a lower surface, and the lower surface and the surface of the wiring connection region come into contact with each other, whereby the surface electrode A chip bonding material electrically connected to the semiconductor chip, a sense pad provided on the surface of the semiconductor chip without contacting the surface electrode, and a surface electrode and the sense provided on the surface of the semiconductor chip. Further, a sense wiring for electrically connecting the pad is provided, the potential of the sense pad becomes a control reference potential of the switching element, and the lower surface of the chip bonding material is viewed in a plan view and has a surface shape of the wiring connection region. The sense wiring is connected to the wiring connection region, and the semiconductor chip has an invalid region in which the switching element does not function in the region below the sense pad and the sense wiring.
  • a second aspect of the semiconductor device comprises a semiconductor chip having a switching element inside, and a surface electrode provided on the surface of the semiconductor chip and through which a main current flows during operation of the switching element.
  • the switching element has a control electrode, and by applying a control voltage with the potential of the surface electrode as a reference potential to the control electrode, the operation of the switching element is controlled, and a connection point for a chip on the surface of the surface electrode is used.
  • the chip wire that is electrically connected to the surface electrode by contacting with the surface electrode, and the sense connection member that is electrically connected to the surface electrode by contacting at the sense connection point of the surface electrode.
  • the potential of the sense connection point becomes the control reference potential of the switching element
  • the region including the chip connection point in the surface electrode is defined as the wiring connection region, and the surface electrode is farthest from the wiring connection region.
  • the position is defined as the electrode remote position, and the sense connection point satisfies the connection point arrangement condition provided at a position closer to the chip connection point among the chip connection point and the electrode remote position.
  • the first aspect of the semiconductor device of the present disclosure has the following features (1) to (3).
  • the lower surface of the chip bonding material has a shape that matches the surface shape of the wiring connection region when viewed in a plan view.
  • the sense wiring is connected to the wiring connection area.
  • the semiconductor chip has an invalid region in which the switching element does not function in the region below the sense pad and the sense wiring.
  • the control reference potential during operation of the switching element is influenced by the resistance component based on the distance from the wiring connection region. Do not receive.
  • the remote region reference potential which is the potential in the surface electrode remote region relatively far from the wiring connection region, is affected by the resistance component based on the distance from the wiring connection region and is used for control. It has a reference potential fluctuation characteristic that fluctuates from the reference potential.
  • the first aspect of the semiconductor device of the present disclosure is to reduce the amount of current flowing in the remote region of the surface electrode in accordance with the reference potential fluctuation characteristic when a large current flows as the main current of the surface electrode at the time of short circuit or the like. be able to.
  • the first aspect of the semiconductor device of the present disclosure is to effectively suppress an increase in the current amount of the main current by reducing the amount of current flowing in the remote region of the surface electrode, and to improve the reliability of the device. Can be done.
  • the second aspect of the semiconductor device of the present disclosure has the following feature (4). (4)
  • the sense connection point satisfies the connection point arrangement condition provided at a position closer to the chip connection point among the chip connection point and the electrode remote position.
  • the second aspect of the semiconductor device of the present disclosure has the above-mentioned feature (4), and by arranging the sense connection point close to the chip connection point, the control reference potential during operation of the switching element can be set. , It is almost unaffected by the resistance component based on the distance from the wiring connection area.
  • the remote region reference potential which is the potential in the surface electrode remote region relatively far from the wiring connection region, is affected by the resistance component based on the distance from the wiring connection region and is used for control. It has a reference potential fluctuation characteristic that fluctuates from the reference potential.
  • the second aspect of the semiconductor device of the present disclosure is to reduce the amount of current flowing in the remote region of the surface electrode in accordance with the reference potential fluctuation characteristic when a large current flows as the main current of the surface electrode at the time of short circuit or the like. be able to.
  • the second aspect of the semiconductor device of the present disclosure is to effectively suppress an increase in the current amount of the main current by reducing the amount of current flowing in the remote region of the surface electrode, and to improve the reliability of the device. Can be done.
  • FIG. It is explanatory drawing which shows the structure of the semiconductor device which is Embodiment 1.
  • FIG. It is explanatory drawing which shows the structure of the semiconductor device of Embodiment 1.
  • FIG. It is a circuit diagram which shows the equivalent circuit of the semiconductor device of Embodiment 1.
  • FIG. It is explanatory drawing which shows the structure of the semiconductor device which is Embodiment 2.
  • FIG. It is explanatory drawing which shows the structure of the semiconductor device which is Embodiment 3.
  • FIG. It is explanatory drawing which shows the structure of the semiconductor device which is Embodiment 4.
  • It is a circuit diagram which shows the equivalent circuit of the semiconductor device shown in FIG. It is a circuit diagram which shows the equivalent circuit of the semiconductor device for comparison.
  • FIG. 9 is an explanatory diagram showing the structure of a semiconductor device as a basic technology.
  • the upper view of FIG. 9 is a cross-sectional view, and the lower view is a plan view.
  • the GG cross section in the figure below is the figure above.
  • the XYZ Cartesian coordinate system is shown in the upper and lower figures of FIG. 9, respectively.
  • the insulating film 42 is shown as the uppermost layer.
  • the semiconductor device 59 shown in FIG. 9 uses an IGBT as a switching element, and packages an IGBT chip 31, which is a semiconductor chip having an IGBT inside.
  • the emitter electrode 33 is provided on the front surface of the IGBT chip 31, and the collector electrode 34 is provided on the back surface.
  • the collector electrode 34 which is the back surface electrode, is electrically connected to the main current wiring 35 via the lower chip bottom bonding material 47.
  • An insulating film 42 is provided on the surface of the emitter electrode 33, which is a surface electrode.
  • the insulating film 42 has an opening region OP42 from the center to the + X direction.
  • the opening region OP42 has a rectangular shape in which the length in the Y direction is longer than the length in the X direction in a plan view.
  • the insulating film 42 further has an opening region OP43 on the outer peripheral portion on the ⁇ X direction side on the surface of the IGBT chip 31.
  • the opening region OP43 has a rectangular shape in which the length in the Y direction is slightly longer than the length in the X direction in a plan view, and has a formation area smaller than that of the opening region OP42.
  • the region in the opening region OP42 becomes the main current wiring connection region 41, and the region in the opening region OP43 becomes the emitter sense region.
  • the bonding material 43 on the chip is provided on a part of the central region of the main current wiring connection region 41. That is, the emitter electrode 3 and the bonding material 43 on the chip are electrically connected by the contact between the lower surface S43 of the bonding material 43 on the chip and a part of the surface region of the main current wiring connection region 41.
  • the forming area of the lower surface S43 of the bonding material 43 on the chip is smaller than the surface area of the main current wiring connection region 41.
  • the main current wiring 36 is provided on the bonding material 43 on the chip, and the main current wiring 36 and the bonding material 43 on the chip are electrically connected.
  • the emitter sense region of the emitter electrode 33 existing in the opening region OP43 is electrically connected to the control terminal 32 via the control wire 37.
  • the gate pad 38 is electrically connected to a gate electrode which is an IGBT control electrode (not shown), and is provided on the surface of the IGBT chip 31 independently of the emitter electrode 33 without contacting the gate electrode 33. It is exposed.
  • the gate pad 38 is electrically connected to a gate control terminal (not shown) via a gate control wire (not shown).
  • control terminals of the IGBT there are a control terminal 32 for the emitter electrode 33 and a control terminal for the gate.
  • Al or the like is used as a constituent material of the control wire 37 and the control wire for the gate, and an emitter sense pad (not shown) is placed on the emitter sense region in the opening region OP43 in order to establish an electrical connection between the control wire 37 and the collector electrode 34. It is common to provide. That is, by joining the control wire 37 to the surface of the emitter sense pad, it is possible to electrically connect the emitter sense region of the emitter electrode 33 and the control terminal 32 via the emitter sense pad and the control wire 37.
  • the gate control wire is joined on the surface of the gate pad 38 like the control wire 37.
  • the main current wiring 36 is electrically connected to the main current wiring 35 via the bonding material 43 on the chip, the emitter electrode 33, the IGBT in the IGBT chip 31, the collector electrode 34, and the bonding material 47 under the chip.
  • the main current flows from the main current wiring 35 to the main current wiring 36 during the operation of the IGBT.
  • the main current wirings 35 and 36 are external wiring for taking out the main current flowing through the IGBT.
  • the current path IP9 shown in FIG. 9 shows the current flow in the main current.
  • the gate pad 38 and the emitter sense pad are generally provided on the outer peripheral portion of the IGBT chip 31 in consideration of the connectivity with the module. That is, the emitter sense pad is provided on the outer peripheral region of the emitter electrode 33.
  • FIG. 10 is a circuit diagram showing an equivalent circuit of the semiconductor device 59 shown in FIG.
  • the resistance component of the emitter electrode 33 is taken into consideration.
  • "39" means the above-mentioned emitter sense pad.
  • the gate pad 38 is indicated by “G” and the emitter sense pad 39 is indicated by “Es”.
  • the resistance component of the emitter electrode 33 is distributed in all the emitter electrodes 33 except the region bonded to the bonding material 43 on the chip, but for simplification, the emitter electrode is shown in FIG.
  • the resistance component R9 as a lumped constant. That is, the IGBT in the IGBT chip 31 is classified into two, the IGBT in which the collector current Ic2 flows in the main current wiring connection region 41 and its vicinity is set as the IGBT 62, and the outer peripheral region of the emitter electrode 3 away from the main current wiring connection region 11 is used.
  • the IGBT in which the collector current Ic1 is passed is defined as the IGBT 61.
  • An emitter sense pad 39 is provided in the outer peripheral region of the emitter electrode 3.
  • the collectors of the IGBTs 61 and 62 are commonly connected to the subchip joint material 47, and the gates of the IGBTs 61 and 62 are commonly connected to the gate pad 38.
  • the emitter of the IGBT 62 is connected to the bonding material 43 on the chip, and the emitter of the IGBT 61 is connected to the emitter sense pad 39.
  • An emitter electrode resistance component R9 exists between the emitters of the IGBTs 61 and 62.
  • the emitter electrode resistance component R9 is a resistance component based on the distance from the lower surface of the bonding material 43 on the chip to the emitter sense pad 39 in the emitter electrode 33.
  • the gate voltage VGE1 is applied between the gate pad 38 and the emitter sense pad 39 to put the IGBT in the IGBT chip 31 into an operating state.
  • the collector current Ic1 flows through the IGBT 61, and the collector current Ic2 flows through the IGBT 62.
  • the emitter electrode resistance component R9 exists between the emitters of the IGBTs 61 and 62, the emitter potential of the IGBT 62 becomes lower than the emitter potential of the IGBT 61 due to the voltage drop due to the emitter electrode resistance component R9.
  • the gate voltage VGE2 of the IGBT 62 becomes higher than the gate voltage VGE1.
  • VGE2 VGE1 + R9 ⁇ Ic1 ... (1)
  • R9 is used as it is for the resistance value of the emitter electrode resistance component R9
  • Ic2 is used as it is for the current value of the collector current Ic2.
  • the collector current Ic2 in the semiconductor device 59 tends to increase with the in-plane potential distribution of the emitter electrode 33.
  • this tendency becomes remarkable, so that the IGBT chip 31 may be thermally destroyed due to an increase in the collector current Ic2.
  • the semiconductor device 59 which is a basic technology, has a problem of low reliability.
  • the semiconductor device disclosed in Patent Document 1 focuses on the resistance component of the source electrode corresponding to the emitter electrode 33, changes the potential of the pad for source sense from the conventional structure, and is built in the switching element. We are trying to reduce the output variation of the current detection element. However, it was insufficient to improve the reliability of the semiconductor device disclosed in Patent Document 1.
  • the embodiment described below is intended to solve the problems of the basic technology represented by the semiconductor device 59.
  • FIG. 1 is a cross-sectional view
  • the lower view is a plan view
  • FIG. 2 is a plan view.
  • the cross section AA in the lower part of FIG. 1 is the upper part of FIG. 1
  • the cross section BB of FIG. 2 is also the upper part of FIG.
  • the XYZ Cartesian coordinate system is shown in the upper and lower views of FIG. 1 and FIG. 2 respectively.
  • FIG. 1 is a plan view with the uppermost portion as the insulating film 12, and FIG. 2 is a plan view with the uppermost portion as the emitter electrode 3.
  • the semiconductor device 51 shown in FIGS. 1 and 2 uses an IGBT as a switching element, and packages an IGBT chip 1, which is a semiconductor chip having an IGBT inside.
  • the emitter electrode 3 is provided on the surface of the IGBT chip 1.
  • the emitter electrode 3 is formed in most of the region on the surface of the IGBT chip 1 except for the region where the gate pad 8, the emitter sense pad 9, and the emitter sense wiring 10 are formed.
  • the collector electrode 4 is provided on the back surface of the IGBT chip 1.
  • the collector electrode 4, which is the back surface electrode, is electrically connected to the main current wiring 5 via the bottom bonding member 17 provided below.
  • the main current wiring 5 the lower part of the joint member 17 under the chip is the base.
  • An insulating film 12 is provided on the surface of the emitter electrode 3.
  • the insulating film 12 has an opening region OP12 from the center to the + X direction.
  • the opening region OP12 has a rectangular shape in which the length in the Y direction is longer than the length in the X direction in a plan view.
  • the insulating film 12 functions as a protective film, and is formed by, for example, applying polyimide on the surface of the emitter electrode 3.
  • the region in the opening region OP12 is the main current wiring connection region 11.
  • the bonding material 13 on the chip is provided on the entire area of the main current wiring connection area 11.
  • the lower surface S13 of the bonding material 13 on the chip has a shape that matches the surface shape of the main current wiring connection region 11 in a plan view.
  • the bonding material 13 on the chip corresponds to the “bonding material for chips”.
  • the bottom surface S13 of the chip top bonding material 13 and the surface of the main current wiring connection region 11 come into contact with each other, so that the chip top bonding material 13 is electrically connected to the emitter electrode 3. Therefore, the bonding material 13 on the chip is provided on the entire surface of the main current wiring connection region 11.
  • the main current wiring 6 is provided on the bonding material 13 on the chip, and the main current wiring 6 and the bonding material 13 on the chip are electrically connected.
  • the gate pad 8 is provided on the surface of the IGBT chip 1 without contacting the emitter electrode 3, and the emitter sense pad 9 contacts the gate pad 8 and the emitter electrode 3 on the surface of the IGBT chip 1. It is provided without doing anything.
  • the gate pad 8 and the emitter sense pad 9 are provided in the end region of the IGBT chip 1 on the ⁇ X direction side.
  • the gate pad 8 and the emitter sense pad 9 each have a rectangular shape in which the length in the Y direction is slightly longer than the length in the X direction in a plan view.
  • the gate pad 8 is electrically connected to the gate electrode of the IGBT via a gate wiring (not shown), and is electrically connected to an external control terminal for a gate (not shown) via a control wire for a gate (not shown). ..
  • the gate electrode of the IGBT corresponds to the "control electrode of the switching element".
  • the emitter sense wiring 10 is provided on the surface of the IGBT chip 1 and functions as a sense wiring that electrically connects the emitter electrode 3 and the emitter sense pad 9. Specifically, the emitter sense wiring 10 is provided extending from the emitter sense pad 9 in the + X direction, and as shown in FIG. 2, the emitter electrode is provided at the sense connection point 25 on the side surface of the main current wiring connection region 11. Contact with 3.
  • the emitter electrode 3 is provided with a notch region extending in the X direction so as not to come into contact with the emitter sense wiring 10 other than the sense connection point 25.
  • the emitter sense pad 9 is electrically connected to the control terminal 2 via the control wire 7. Specifically, by joining one end of the control wire 7 to the surface of the emitter sense pad 9, the emitter sense pad 9 and the control terminal 2 can be electrically connected.
  • the gate control wire is joined on the surface of the gate pad 8 like the control wire 7.
  • Al or the like is used as a constituent material for the control wire 7 and the gate control wire.
  • control terminal of the IGBT which is the switching element in the IGBT chip 1
  • control terminal 2 for the emitter electrode 3 there are a control terminal 2 for the emitter electrode 3 and a control terminal for the gate.
  • the main current wiring 6 is electrically connected to the main current wiring 5 via the bonding material 13 on the chip, the emitter electrode 3, the IGBT in the IGBT chip 1, the collector electrode 4, and the bonding material 17 below the chip.
  • the main current flows from the main current wiring 5 to the main current wiring 6 as a collector current.
  • the main current wirings 5 and 6 are external wiring for taking out the main current flowing through the IGBT.
  • the current path IP1 shown in FIGS. 1 and 2 shows the current flow in the main current.
  • the emitter electrode 3, the emitter sense pad 9, and the emitter sense wiring 10 are integrally formed on the surface of the IGBT chip 1.
  • the component of the IGBT is not formed in the invalid region 20 below the emitter sense pad 9 and the emitter sense wiring 10.
  • the invalid region 20 is a region in which the switching element IGBT does not function.
  • a field insulating film for element separation may be formed as the invalid region 20.
  • the area below the gate pad 8 in the IGBT chip 1 is also an invalid area 20 in which the IGBT does not function.
  • FIG. 3 is a circuit diagram showing an equivalent circuit of the semiconductor device 51 shown in FIGS. 1 and 2.
  • the resistance component of the emitter electrode 3 is taken into consideration.
  • the gate pad 8 is indicated by “G” and the emitter sense pad 9 is indicated by “Es”.
  • the resistance component of the emitter electrode 3 is distributed in all the emitter electrodes 3 except the main current wiring connection region 11 bonded to the lower surface S13 of the bonding material 13 on the chip, but for simplification.
  • the emitter electrode resistance component R1 is considered as a lumped constant. That is, the IGBT of the IGBT chip 1 is classified into two, the IGBT in which the collector current Ic2 flows in the main current wiring connection region 11 and its vicinity is set as the IGBT 62, and in the outer peripheral region of the emitter electrode 3 away from the main current wiring connection region 11.
  • the IGBT through which the collector current Ic1 flows is defined as an IGBT 61. This outer peripheral region becomes the surface electrode remote region.
  • the collectors of the IGBT 61 and 62 are commonly connected to the under-chip joint material 17, and the gate, which is the control electrode of the IGBT 61 and 62, is commonly connected to the gate pad 8 shown.
  • the emitter of the IGBT 62 and the emitter sense pad 9 are electrically connected to the main current wiring connection region 11. At this time, the emitter electrode resistance component R1 exists between the emitter of the IGBT 61 and the emitter of the IGBT 61.
  • This emitter electrode resistance component R1 is a resistance component based on the distance from the lower surface S13 of the bonding material 13 on the chip, that is, the main current wiring connection region 11 to the surface electrode remote region of the emitter electrode 3 in the emitter electrode 3. Therefore, the emitter of the IGBT 61 is connected to the main current wiring connection region 11 via the emitter electrode resistance component R1.
  • the gate voltage VGE2 is applied between the gate pad 8 and the emitter sense pad 9, and the IGBT in the IGBT chip 1 is put into an operating state.
  • the potential obtained from the emitter sense pad 9 becomes the control reference potential.
  • the IGBT has a gate that is a control electrode, and the operation of the GIBT is controlled by applying a gate voltage VGE2, which is a control voltage with the potential of the emitter electrode 3 as a reference potential, to the gate of the IGBT.
  • VGE2 is a control voltage with the potential of the emitter electrode 3 as a reference potential
  • the collector current Ic1 flows through the IGBT 61, and the collector current Ic2 flows through the IGBT 62.
  • the sum of the collector current Ic1 and the collector current Ic2 is the main current of the IGBT.
  • the emitter potential of the IGBT 62 is not affected by the main current.
  • the main current does not flow in the emitter sense wiring 10, and the charging / discharging current of the gate of the IGBT mainly flows. Since the charge / discharge current of the gate is a few orders of magnitude smaller than the main current, the voltage drop due to the current flowing through the emitter sense wiring 10 becomes a negligible level, and as a result, it is the potential of the emitter sense pad 9. The reference potential is not affected by the main current.
  • the semiconductor device 51 Since the emitter electrode resistance component R1 exists between the emitters of the IGBTs 61 and 62, a voltage drop occurs between the emitters of the IGBTs 61 and 62 due to the emitter electrode resistance component R1.
  • the semiconductor device 51 has a reference potential increase characteristic in which the emitter potential of the IGBT 61 becomes relatively higher than the emitter potential of the IGBT 62 due to the voltage drop. This reference potential rise characteristic corresponds to the "reference potential fluctuation characteristic".
  • the remote region reference potential in the surface electrode remote region relatively far from the main current wiring connection region 11 is affected by the emitter electrode resistance component R1 based on the distance from the main current wiring connection region 11, and is higher than the control reference potential. It has a characteristic of increasing the reference potential.
  • the gate voltage VGE1 of the IGBT 61 is lower than the gate voltage VGE2.
  • VGE1 VGE2-R1 ⁇ Ic1 ... (2)
  • R1 is used as it is for the resistance value of the emitter electrode resistance component R1
  • Ic1 is used as it is for the current value of the collector current Ic1.
  • the emitter potential of the IGBT 61 rises by (R1 ⁇ Ic1) due to the reference potential rising characteristic, so that the gate voltage VGE1 of the IGBT 61 is lower than the gate voltage VGE2. As a result, the collector current Ic1 flowing through the IGBT 61 can be reduced.
  • the IGBT 61 has a reference potential rising characteristic based on the in-plane potential distribution of the emitter electrode 3. In particular, when a large current flows through the IGBT due to a short circuit or the like, this reference potential rise characteristic becomes remarkable.
  • the collector current Ic1 flowing through the IGBT 61 decreases due to the reference potential rise characteristic, so that the increase in the main current of the IGBT can be effectively suppressed.
  • the semiconductor device 51 effectively suppresses the increase in the main current by applying negative feedback to the gate voltage VGE1 of the IGBT 61 by the emitter electrode resistance component R1 when a large current is applied such as a short circuit.
  • the reliability of the can be improved.
  • the semiconductor device 51 suppresses the total amount of the collector current (Ic1 + Ic2) by controlling the current so that the collector current Ic1 decreases even if a large current such as a short circuit flows and the collector current Ic2 increases. Thereby, the reliability of the device can be improved.
  • the value of the emitter electrode resistance component R1 can be arbitrarily adjusted. For example, if the surface area of the main current wiring connection region 11 is reduced by reducing the size of the opening region OP12, the emitter electrode resistance component R1 becomes large and the reference potential increase characteristic can be enhanced.
  • the emitter electrode resistance component R1 is minute, power loss occurs. Therefore, when applying it to an actual semiconductor device, consider the trade-off between the degree of current decrease tendency of the collector current Ic1 and the increase in power loss. Therefore, it is necessary to properly design the dimensions of the opening region OP12.
  • the chip is out of the surface region of the main current wiring connection region 11. Since the size of the emitter electrode resistance component R1 changes depending on the area in contact with the upper bonding material 13, optimum design becomes difficult.
  • the surface shape of the lower surface S13 of the bonding material 13 on the chip is matched with the surface shape of the main current wiring connection region 11, and the entire surface region of the main current wiring connection region 11 and the chip are formed.
  • the lower surface S13 of the upper bonding material 13 is bonded.
  • the entire region of the surface of the main current wiring connection region 11 existing in the opening region OP12 of the insulating film 12 and the lower surface S13 of the bonding material 13 on the chip are brought into contact with each other to bring the emitter electrodes 3 and the chip into contact with each other.
  • a full-face bonding structure for electrical connection between the upper bonding materials 13 is realized.
  • the emitter electrode resistance component R1 can be accurately set according to the dimensions of the opening region OP12.
  • the lower surface S13 of the lower surface S13 has a surface shape that matches the surface of the main current wiring connection region 11.
  • the bonding material 13 on the chip when solder is used as the bonding material 13 on the chip, the inside of the opening region OP12 of the insulating film 12 is plated and the bonding material 13 on the chip is embedded in the opening region OP12 without a gap, so that the main current wiring connection region 11 It is possible to obtain a chip-on-chip bonding material 13 having a lower surface S13 in contact with the entire surface.
  • the semiconductor device 51 of the first embodiment has the following features (1) to (3).
  • the lower surface S13 of the bonding material 13 on the chip has a shape that matches the surface shape of the main current wiring connection region 11 in a plan view.
  • the emitter sense wiring 10 is directly connected to the side surface of the main current wiring connection region 11.
  • the IGBT chip 1 has an invalid region 20 in which the IGBT does not function in the region below the emitter sense pad 9 and the emitter sense wiring 10.
  • the bonding material 13 on the chip corresponds to the "bonding material for the chip”
  • the main current wiring connection area 11 corresponds to the "wiring connection area”
  • the emitter sense wiring. 10 corresponds to "sense wiring”
  • IGBT chip 1 corresponds to “semiconductor chip”
  • emitter sense pad 9 corresponds to "sense pad”
  • IGBT corresponds to "switching element”.
  • the control reference potential obtained from the emitter sense pad 9 during the operation of the IGBT is the main current wiring connection region 11. It is not affected by the emitter electrode resistance component R1 based on the distance from.
  • the gate voltage VGE2 becomes equal to the control voltage value VG0.
  • the emitter potential of the IGBT 61 is affected by the emitter electrode resistance component R1 based on the distance from the main current wiring connection region 11, and has a reference potential increase characteristic that is higher than the emitter potential of the IGBT 62. Have.
  • the gate voltage VGE1 of the IGBT 61 is lower than the gate voltage VGE2 as shown in the above equation (2).
  • the emitter potential of the IGBT 61 corresponds to the "remote region reference potential" in the surface electrode remote region relatively far from the main current wiring connection region 11, and the emitter potential of the IGBT 62 is for control obtained from the emitter sense pad 9.
  • the "reference potential rise characteristic" corresponds to the "reference potential fluctuation characteristic”.
  • the semiconductor device 51 of the first embodiment when a large current flows as the main current flowing through the emitter electrode 3 at the time of a short circuit or the like, the amount of current of the collector current Ic1 flowing through the remote region of the surface electrode is accompanied by the reference potential rising characteristic. Can be reduced.
  • the semiconductor device 51 of the first embodiment can effectively suppress an increase in the current amount of the main current of the IGBT by reducing the collector current Ic1 and improve the reliability of the device.
  • the emitter electrode 3 corresponds to the “surface electrode”. Further, when the IGBTs in the IGBT chip 1 are classified into IGBTs 61 and 62, the gate voltage VGE2 corresponds to the "control voltage” for the IGBT 62, and the gate voltage VGE1 corresponds to the "control voltage” for the IGBT 61.
  • FIG. 4 is an explanatory diagram showing the structure of the semiconductor device 52 according to the second embodiment of the present disclosure.
  • the upper view of FIG. 4 is a cross-sectional view, and the lower view is a plan view.
  • the CC cross section of the lower figure of FIG. 4 is the upper view of FIG. 4, and the XYZ Cartesian coordinate system is shown in each of the upper and lower views of FIG.
  • the semiconductor device 52 shown in FIG. 4 uses an IGBT as a switching element, and packages an IGBT chip 1B, which is a semiconductor chip having an IGBT inside.
  • the emitter electrode 3 is provided on the front surface of the IGBT chip 1B, and the collector electrode 4 is provided on the back surface.
  • the collector electrode 4 serving as the back surface electrode is electrically connected to the main current wiring 5 via the chip bottom bonding material 17.
  • each of the plurality of main current wires 14 is electrically connected to the emitter electrode 3 by contacting with the corresponding chip connection point 23B among the plurality of chip connection points 23B on the surface of the emitter electrode 3. ..
  • the plurality of chip connection points 23B are discretely provided near the center in the X direction along the Y direction. In this way, one end of each of the plurality of main current wires 14 is joined on the surface of the emitter electrode 3. The other ends of the plurality of main current wires 14 are joined to the main current wiring 6 on the surface.
  • the plurality of main current wires 14 correspond to "a plurality of chip wires".
  • control wire 7B is electrically connected to the emitter electrode 3 by contacting with the sense connection point 25B on the surface of the emitter electrode 3. That is, one end of the control wire 7B is joined on the surface of the emitter electrode 3.
  • the sense connection point 25B is provided near the third and fourth chip connection points 23B from the + Y direction side among the plurality of chip connection points 23B.
  • the control wire 7B and the plurality of main current wires 14 are electrically and independently provided without contacting each other.
  • the other end of the control wire 7B is joined to the control terminal 2.
  • the region including the plurality of chip connection points 23B in the emitter electrode 3 is defined as the main current wiring connection region 11B, and the position farthest from the main current wiring connection region 11B in the emitter electrode 3 is defined as the electrode remote position.
  • the outer peripheral surface on the ⁇ X side is the electrode remote position.
  • the emitter electrode 3 corresponds to a "surface electrode”
  • the main current wiring connection region 11B corresponds to a "wiring connection region”.
  • the sense connection point 25B satisfies the connection point arrangement condition provided at a position closer to the chip connection point 23B among the chip connection point 23B and the electrode remote position.
  • the sense connection point 25B may satisfy the above connection point arrangement condition in relation to at least one main current wire 14 among the plurality of main current wires 14. Further, the potential obtained from the sense connection point 25B becomes the control reference potential.
  • the gate pad 8 is provided on the surface of the IGBT chip 1B without contacting the emitter electrode 3.
  • the gate pad 8 is provided in the end region of the IGBT chip 1B on the ⁇ X direction side.
  • the gate pad 8 has a rectangular shape in which the length in the Y direction is slightly longer than the length in the X direction in a plan view. Further, the region below the gate pad 8 in the IGBT chip 1B is an invalid region in which the IGBT does not function.
  • the gate pad 8 is electrically connected to the gate electrode of the IGBT via a gate wiring (not shown), and is electrically connected to a gate control terminal (not shown) via a control wire for a gate (not shown).
  • the gate control wire is joined on the surface of the gate pad 8. Al or the like is used as a constituent material of the control wire 7B, the main current wire 14, and the gate control wire.
  • the second embodiment has the control terminal 2 for the emitter electrode 3 and the control terminal for the gate as the control terminal of the IGBT which is the switching element in the IGBT chip 1B as in the first embodiment. There is.
  • the main current wiring 6 is electrically connected to the main current wiring 5 via a plurality of main current wires 14, an emitter electrode 3, an IGBT in the IGBT chip 1B, a collector electrode 4, and a subchip bonding material 17.
  • the main current flows from the main current wiring 5 to the main current wiring 6 as a collector current.
  • the main current wirings 5 and 6 are external wiring for taking out the main current flowing through the IGBT.
  • the current path IP2 shown in FIG. 4 shows the current flow in the main current.
  • the semiconductor device 52 of the second embodiment appears in the equivalent circuit shown in FIG. 3, as in the first embodiment. However, the main current wiring connection area 11 shown in FIG. 3 is replaced with the main current wiring connection area 11B, and the emitter sense pad 9 is replaced with the sense connection point 25B.
  • the IGBT in which the collector current Ic2 flows in the main current wiring connection region 11B and its vicinity is set as the IGBT 62, and the collector current Ic1 is set in the outer peripheral region of the emitter electrode 3 away from the main current wiring connection region 11B.
  • the IGBT to be flowed is set to the IGBT 61. This outer peripheral region becomes the surface electrode remote region.
  • the sense connection point 25B close to one of the plurality of chip connection points 23B. That is, it is desirable to arrange the sense connection point 25B close to any of the plurality of chip connection points 23B so that the resistance component between the sense connection point 25B and the main current wiring connection area 11B can be ignored.
  • the semiconductor device 52 of the second embodiment negatively feeds the gate voltage VGE1 of the IGBT 61 due to the reference potential rising characteristic of the IGBT 61 when a large current is applied such as a short circuit, so that the main current can be increased.
  • the increase can be effectively suppressed and the reliability of the device can be improved.
  • the semiconductor device 52 of the second embodiment has the following feature (4).
  • the sense connection point 25B of the control wire 7B satisfies the connection point arrangement condition provided at a position closer to the chip connection point 23B among the chip connection point 23B and the electrode remote position in the emitter electrode 3.
  • control wire 7B corresponds to the “sense connection member” or the “sense wire”
  • the emitter electrode 3 corresponds to the “surface electrode”.
  • the semiconductor device 52 of the second embodiment has the above-mentioned feature (4). Therefore, in the semiconductor device 52, by arranging the sense connection point 25B close to one of the plurality of chip connection points 23B, the control point 25B can be obtained from the sense connection point 25B during operation of the IGBT.
  • the reference potential is almost unaffected by the emitter electrode resistance component R1 based on the distance from the main current wiring connection region 11B.
  • the gate voltage VGE2 becomes equal to the control voltage value VG0.
  • the emitter potential of the IGBT 61 is affected by the emitter electrode resistance component R1 based on the distance from the main current wiring connection region 11B, and has a reference potential increase characteristic that is higher than the emitter potential of the IGBT 62. Have.
  • the gate voltage VGE1 of the IGBT 61 is lower than the gate voltage VGE2 as shown in the above equation (2).
  • the emitter potential of the IGBT 61 corresponds to the "remote region reference potential" in the surface electrode remote region relatively far from the wire connection region.
  • the collector current Ic1 flowing through the remote region of the surface electrode is accompanied by the reference potential rising characteristic of the IGBT 61. The amount of current can be reduced.
  • the semiconductor device 52 of the second embodiment can effectively suppress an increase in the current amount of the main current of the IGBT by reducing the collector current Ic1 and improve the reliability of the device.
  • the semiconductor device 52 of the second embodiment can relatively easily electrically connect the sense connection point 25B of the emitter electrode 3 and the control terminal 2 by the control wire 7B.
  • the semiconductor device 52 of the second embodiment can take out a relatively large main current to the outside by making an electrical connection with the emitter electrode 3 by means of a plurality of main current wires 14.
  • the emitter electrode 3 corresponds to the “surface electrode”. Further, when the IGBTs in the IGBT chip 1 are classified into IGBTs 61 and 62, the gate voltage VGE2 corresponds to the "control voltage” for the IGBT 62, and the gate voltage VGE1 corresponds to the "control voltage” for the IGBT 61. Further, the control wire 7B corresponds to the "sense joining member” or the “sense wire”, and the main current wire 14 corresponds to the "chip wire”.
  • the sense connection point 25B of the control wire 7B can exhibit the above effect by satisfying the above-mentioned connection point arrangement condition.
  • the sense connection point 25B be as close as possible to any one of the plurality of chip connection points 23B. This is because the emitter electrode resistance component R1 of the emitter electrode 3 can be increased to enhance the effect of suppressing the amount of main current.
  • the sense connection point 25B be closer to the connection point existing in the center of the emitter electrode 3 among the plurality of chip connection points 23B.
  • FIG. 5 is an explanatory diagram showing the structure of the semiconductor device 53 according to the third embodiment of the present disclosure.
  • the upper view of FIG. 5 is a cross-sectional view, and the lower view is a plan view.
  • the DD cross section of the lower figure of FIG. 5 is the upper view of FIG. 5, and the XYZ Cartesian coordinate system is shown in each of the upper and lower views of FIG.
  • the semiconductor device 53 shown in FIG. 5 uses an IGBT as a switching element, and packages an IGBT chip 1C, which is a semiconductor chip having an IGBT inside.
  • IGBT chip 1C which is a semiconductor chip having an IGBT inside.
  • the gate pad 8 is provided on the surface of the IGBT chip 1C without contacting the emitter electrode 3, and the emitter sense pad 9 contacts the gate pad 8 and the emitter electrode 3 on the surface of the IGBT chip 1C. It is provided without doing anything.
  • the gate pad 8 and the emitter sense pad 9 are provided in the end region of the IGBT chip 1C on the ⁇ X direction side.
  • the gate pad 8 and the emitter sense pad 9 each have a rectangular shape in which the length in the Y direction is slightly longer than the length in the X direction in a plan view.
  • the gate pad 8 is electrically connected to the gate electrode of the IGBT via a gate wiring (not shown), and is electrically connected to a gate control terminal (not shown) via a control wire for a gate (not shown).
  • the emitter sense wiring 10 is provided on the surface of the IGBT chip 1C and is a sense wiring that electrically connects the emitter electrode 3 and the emitter sense pad 9. Specifically, the emitter sense wiring 10 extends from the emitter sense pad 9 in the + X direction and comes into direct contact with the emitter electrode 3 at the sense connection point 25C on the side surface of the main current wiring connection region 11.
  • the emitter electrode 3 is provided with a notched region extending in the X direction so as not to come into contact with the emitter sense wiring 10 other than the sense connection point 25C.
  • the sense connection point 25C satisfies the connection point arrangement condition provided at a position closer to the chip connection point 23B among the chip connection point 23B and the electrode remote position in the emitter electrode 3.
  • the sense connection point 25C may satisfy the above connection point arrangement condition in relation to at least one main current wire 14 among the plurality of main current wires 14.
  • the sense connection point 25C is provided near the fifth chip connection point 23B from the + Y direction side among the plurality of chip connection points 23B, and the above connection point arrangement condition is satisfied. I am satisfied.
  • the emitter sense pad 9 is electrically connected to the control terminal 2 via the control wire 7. Specifically, by joining the tip of the control wire 7 to the surface of the emitter sense pad 9, the emitter sense pad 9 and the control terminal 2 can be electrically connected.
  • Al or the like is used as a constituent material of the control wire 7, the main current wire 14, and the gate control wire.
  • the component of the IGBT is not formed in the invalid region 20C below the emitter sense pad 9 and the emitter sense wiring 10.
  • the invalid region 20C is a region in which the switching element IGBT does not function.
  • the region below the gate pad 8 is also an invalid region 20C in which the IGBT does not function.
  • control terminal 2 for the emitter electrode 3 and the control for the gate are used as the control terminals of the IGBT which is the switching element in the IGBT chip 1C. It has a terminal.
  • the main current wiring 6 is electrically connected to the main current wiring 5 via a plurality of main current wires 14, an emitter electrode 3, an IGBT in the IGBT chip 1C, a collector electrode 4, and a subchip bonding material 17.
  • the main current flows from the main current wiring 5 to the main current wiring 6 as a collector current.
  • the main current wirings 5 and 6 are external wiring for taking out the main current flowing through the IGBT.
  • the current path IP3 shown in FIG. 5 shows the current flow in the main current.
  • the semiconductor device 53 of the third embodiment appears in the equivalent circuit shown in FIG. 3, as in the first and second embodiments. However, the main current wiring connection area 11 shown in FIG. 3 is replaced with the main current wiring connection area 11B.
  • the semiconductor device 53 of the third embodiment can improve the reliability of the device as in the semiconductor device 51 and the second embodiment.
  • the semiconductor device 53 of the third embodiment further exerts the following effects.
  • the gate pad 8 and the emitter sense pad 9 are used instead of the control wire 7B as the sense connecting member. Therefore, in the semiconductor device 53, the interference does not occur even if the sense connection point 25C is brought close to the chip connection point 23B. Therefore, the distance between the chip connection point 23B and the sense connection point 25C is shortened to reduce the distance between the chip connection point 23B and the sense connection point 25C.
  • the resistance component R1 can be increased to enhance the effect of suppressing the amount of the main current.
  • the semiconductor device 53 of the third embodiment is electrically connected to the emitter electrode 3 with good stability by connecting the emitter sense wiring 10 at the sense connection point 25C relatively close to the chip connection point 23B. You can make a connection.
  • the emitter potential of the IGBT 62 is the main current in the equivalent circuit shown in FIG. Not affected.
  • the emitter sense wiring 10 corresponds to the “sense wiring”
  • the emitter electrode 3 corresponds to the “surface electrode”
  • the IGBT chip 1C corresponds to the “semiconductor chip”
  • the emitter corresponds to the emitter.
  • the sense pad 9 corresponds to the "sense pad”
  • the emitter sense wiring 10 corresponds to the "sense wiring”
  • the IGBT corresponds to the "switching element”.
  • the emitter potential of the IGBT 62 is a control reference potential obtained from the emitter sense pad 9.
  • FIG. 6 and 7 are explanatory views showing the structure of the semiconductor device 54 according to the fourth embodiment of the present disclosure.
  • the upper view of FIG. 6 is a cross-sectional view
  • the lower view is a plan view
  • FIG. 7 is a plan view.
  • the EE cross section of the lower figure of FIG. 6 is the upper view of FIG. 6, and the FF cross section of FIG. 7 is also the upper view of FIG.
  • the XYZ Cartesian coordinate system is shown in the upper and lower views of FIG. 6 and FIG. 7 respectively.
  • FIG. 6 is a plan view in which the uppermost portion is an insulating film 12
  • FIG. 7 is a plan view in which the uppermost portion is an emitter electrode 3.
  • the semiconductor device 54 shown in FIGS. 6 and 7 uses an IGBT as a switching element, and packages an IGBT chip 1D, which is a semiconductor chip having an IGBT inside.
  • the current path IP4 shown in FIGS. 6 and 7 shows the current flow in the main current.
  • the semiconductor device 54 of the fourth embodiment has the following features (5) to (7) in addition to the features (1) to (3) of the semiconductor device 51.
  • the IGBT chip 1D further has a current detection IGBT that performs a switching operation equivalent to that of the original IGBT, and the current detection IGBT is provided in the current detection element forming region 27 of the IGBT chip 1D.
  • a current detection output pad 15 provided on the surface of the current detection element forming region 27 of the IGBT chip 1D without contacting the emitter electrode 3 and through which a detection current flows during operation of the current detection IGBT is further provided. .. (7)
  • the current obtained from the current detection output pad 15 is the sense current Is.
  • the IGBT chip 1D corresponds to the "semiconductor chip”
  • the IGBT corresponds to the "switching element”
  • the current detection IGBT corresponds to the "current detection element”.
  • the emitter electrode 3 corresponds to the "surface electrode”
  • the current detection output pad 15 corresponds to the "current detection pad”.
  • the component of the IGBT is not formed in the invalid region 20D below the emitter sense pad 9 and the emitter sense wiring 10.
  • This invalid region 20D is a region in which the switching element IGBT does not function.
  • the region below the gate pad 8 is also an invalid region 20D in which the IGBT does not function.
  • an invalid region 20D is also formed around the current detection element forming region 27 in the IGBT chip 1D. Since the invalid region 20D functions as an element separation region, the current detection IGBT in the current detection element forming region 27 is provided independently of the original IGBT below the emitter electrode 3.
  • the current detection output pad 15 is provided on the current detection element forming region 27 without contacting the emitter electrode 3, the gate pad 8, and the emitter sense pad 9, and functions as an emitter electrode of the current detection IGBT. As shown in the figure, it is electrically connected to the control terminal 2D via the control wire 7D. In this way, the current detection output pad 15 is provided independently of the emitter electrode 3.
  • FIG. 8 is a circuit diagram showing an equivalent circuit of the semiconductor device 54 shown in FIGS. 6 and 7.
  • the resistance component of the emitter electrode 3 is taken into consideration.
  • the gate pad 8 is indicated by “G”
  • the emitter sense pad 9 is indicated by “Es”
  • the current detection output pad 15 is indicated by “S”.
  • the emitter electrode resistance component R1 is considered as a lumped constant. That is, the IGBT of the IGBT chip 1D is classified into two, the IGBT in which the collector current Ic2 flows in the main current wiring connection region 11 and its vicinity is set as the IGBT 62, and the IGBT is located in the outer peripheral region of the emitter electrode 3 away from the main current wiring connection region 11.
  • the IGBT through which the collector current Ic1 flows is defined as an IGBT 61. This outer peripheral region becomes the surface electrode remote region.
  • FIG. 11 is a circuit diagram showing an equivalent circuit of the semiconductor device 59B for comparison, which has the same current detection function as the semiconductor device 54.
  • the semiconductor device 59B has a configuration in which a current detection output pad 15 is added to the semiconductor device 59 of the basic technology shown in FIGS. 9 and 10. Further, in FIG. 11, the gate pad 38 is indicated by “G”, the emitter sense pad 39 is indicated by “Es”, and the current detection output pad 15 is indicated by “S”.
  • the emitter electrode resistance component R9 is considered as a lumped constant. That is, the IGBT of the IGBT chip 31 is classified into two, the IGBT in which the collector current Ic2 is passed in the main current wiring connection region 41 and its vicinity is referred to as the IGBT 62, and the IGBT in which the collector current Ic1 is passed in the emitter sense pad 39 and its vicinity is referred to as the IGBT 61. It is supposed to be.
  • the current detection IGBT is set to the IGBT 63, the gate of the IGBT 63 is connected to the gate pad 8, and the emitter is connected to the current detection output pad 15 without passing through the emitter electrode resistance component R1 or R9. Will be done.
  • the current flowing through the IGBT 63 is defined as the sense current Is.
  • the current detection output pad 15 and the emitter sense pad 9 or the emitter sense pad 39 are short-circuited.
  • the semiconductor device 59B is affected by the emitter electrode resistance component R9, and the collector current Ic2 of the IGBT 62 tends to increase.
  • both the gate voltage VGE1 of the IGBT 61 and the gate voltage VGE3 of the IGBT 63 are not affected by the emitter electrode resistance component R9.
  • both the gate voltage VGE1 and the gate voltage VGE3 are equal to the control voltage value VG0.
  • the collector current Ic1 and the sense current Is are not affected by the increase in the collector current Ic2.
  • the semiconductor device 59B has a detection characteristic that the collector current Ic1 can be accurately detected by the sense current Is, but the collector current Ic2 cannot be accurately detected by the sense current Is.
  • the semiconductor device 54 of the fourth embodiment has a tendency that the collector current Ic1 of the IGBT 61 decreases due to the influence of the emitter electrode resistance component R1 as in the semiconductor device 51.
  • the gate voltage VGE2 of the IGBT 62 is not affected by the emitter electrode resistance component R1.
  • the gate voltage VGE3 of the IGBT 63 is not affected by the emitter electrode resistance component R1. This is because the current detection element forming region 27 is below the current detection output pad 15, and the current detection output pad 15 can be formed relatively small. Therefore, the gate voltage VGE3 during operation of the current detection IGBT is current detection. This is because it is hardly affected by the resistance component of the output pad 15.
  • both the gate voltage VGE2 and the gate voltage VGE3 are equal to the control voltage value VG0.
  • the collector current Ic2 and the sense current Is are not affected by the decrease of the collector current Ic1.
  • the semiconductor device 54 has a detection characteristic that the collector current Ic2 can be accurately detected by the sense current Is, but the collector current Ic1 cannot be accurately detected by the sense current Is.
  • the gate voltage VGE1 becomes lower than the gate voltage VGE2, and the amount of the collector current Ic1 flowing in the remote region of the surface electrode decreases.
  • the current detection IGBT It is possible to improve the detection sensitivity of the main current based on the sense current Is flowing through the.
  • the IGBT corresponds to the "switching element” and the emitter electrode 3 corresponds to the "surface electrode”.
  • the gate voltage VGE1 corresponds to the "control voltage” for the IGBT 61
  • the gate voltage VGE2 corresponds to the "control voltage” for the IGBT 62.
  • the current detection output pad 15 corresponds to the "current detection pad”
  • the gate voltage VGE3 corresponds to the "control voltage” for the IGBT 63.
  • a structure is shown in which a current detection output pad 15, a current detection element forming region 27, and the like are added based on the 51st embodiment.
  • the structure is not limited to this, and a structure in which the current detection output pad 15 and the current detection element forming region 27 are added based on the semiconductor device 52 or the semiconductor device 53 may be adopted as a modification.
  • the inherent effect of the fourth embodiment can be similarly exerted.
  • the IGBT is used as the switching element.
  • the semiconductor device 51 of the first embodiment will be described as a representative.
  • the IGBT provided in the IGBT chip 1 of the semiconductor device 51 has a PN junction, and a loss of the rising voltage (1VF ⁇ 0.7V) always occurs when energized.
  • VF means a forward voltage of the diode, and a loss of 1 VF is generated between the emitter electrode 3 and the collector electrode 4.
  • the semiconductor device 51 even if a loss due to a minute emitter electrode resistance component R1 of the emitter electrode 3 which is a surface electrode occurs, the loss of 1 VF described above due to the original rising voltage becomes dominant. Therefore, in the semiconductor device 51, even if the emitter electrode resistance component R1 is designed to be large, it is easy to tolerate an increase in loss, and the reliability of the device can be further improved.
  • the IGBT when the IGBT is used as the switching element provided in the IGBT chip 1, the IGBT has a characteristic that the rising voltage at the time of energization is not easily affected by the loss due to the emitter electrode resistance component R1 of the emitter electrode 3, and thus is reliable. A semiconductor device 51 having high performance can be obtained.
  • MOSFET complementary metal-oxide-semiconductor
  • Si silicon
  • SiC silicon carbide
  • the switching element represented by the IGBT is generally formed of silicon (Si), but as a modification, the switching element is configured by a wide bandgap semiconductor having a larger bandgap than silicon. Is possible. Wide bandgap semiconductors include, for example, silicon carbide, gallium nitride based materials or diamond.
  • the IGBT is configured by the wide bandgap semiconductor. Since this IGBT has high withstand voltage resistance and high allowable current density, it is possible to reduce the size of the IGBT. Therefore, the modification of the semiconductor device 51 has an effect that the device as a semiconductor module can be miniaturized by providing the miniaturized IGBT in the IGBT chip 1.
  • the wide-gap semiconductor has high heat resistance, it is possible to reduce the size of the heat radiation fins of the heat sink and to cool the water-cooled portion by air. Therefore, the modification of the semiconductor device 51 is further reduced in size as a semiconductor module. Can be planned.
  • the IGBT in the modified example of the semiconductor device 51 is composed of a wide-gap semiconductor.
  • the wide bandgap semiconductor has high withstand voltage resistance, high allowable power density, and high heat resistance, the modified example of the semiconductor device 51 can be miniaturized.
  • the wide-gap semiconductor has a low power loss, it is possible to improve the efficiency of the IGBT element, and by extension, the efficiency of the semiconductor module having the IGBT can be improved. Due to the above-mentioned characteristics of high heat resistance and low loss, it is easy to tolerate an increase in loss deterioration due to the emitter electrode resistance component R1 of the emitter electrode 3.
  • the modified example of the semiconductor device 51 can exert the various effects described above.
  • the IGBT in the above-mentioned effect corresponds to the "switching element”
  • the IGBT chip 1 corresponds to the “semiconductor chip”
  • the emitter electrode 3 corresponds to the "surface electrode”.
  • the switching element represented by the IGBT provided in the IGBT chips 1, 1B to 1D can be applied regardless of whether it is a planar type or a trench type.
  • each embodiment can be freely combined, and each embodiment can be appropriately modified or omitted.
  • 1,1B to 1D IGBT chip 2 control terminal, 3 emitter electrode, 4 collector electrode, 5,6 main current wiring, 7,7B control wire, 8 gate pad, 9 emitter sense pad, 10 emitter sense wiring, 11 main current Wiring connection area, 12 insulating film, 13 chip bonding material, 14 main current wire, 15 current detection output pad, 20, 20C, 20D invalid area, 27 current detection element formation area.

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本開示は、信頼性の高い半導体装置の構造を提供することを目的とする。そして、本開示の半導体装置（５１）は、以下の特徴(1)～特徴(3)を有している。特徴(1)は、「チップ上接合材（１３）の下面（Ｓ１３）は主電流配線接続領域（１１）の表面形状と平面視して合致する形状を有する」ことである。特徴(2)は、「エミッタセンス配線（１０）は、主電流配線接続領域（１１）の側面に直接接続される」ことである。特徴(3)は、「ＩＧＢＴチップ（１）は、エミッタセンスパッド（９）及びエミッタセンス配線（１０）の下方の領域において、ＩＧＢＴが機能しない無効領域（２０）を有する」ことである。

Description

半導体装置
　本開示は、スイッチング素子を内部に有する半導体チップを含む半導体装置に関するものである。
　電力用の半導体装置として、ＩＧＢＴ(Insulated Gate Bipolar Transistor)やＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)といったスイッチング素子を内部に有する半導体チップを含む半導体装置が一般的である。
　従来の電力用半導体装置として例えば特許文献１で開示される半導体装置が挙げられる。
特開２０１３－４５９９６号公報
　従来の電力用半導体装置において、スイッチング素子としてＩＧＢＴを用い、ＩＧＢＴチップ内のＩＧＢＴを動作制御する制御電圧となるゲート電圧の基準電位となるエミッタ電位として、エミッタ電極の外周領域より得られる電位を用いていた。
　一方、エミッタ電極の中央部に設けられる配線接続領域が、外部端子に電気的に接続されるのが一般的であり、配線接続領域を流れる電流が主電流となる。
　理想的にはエミッタ電極面内の電位は一定であるが、エミッタ電極は微少な抵抗成分を持つため、ＩＧＢＴに電流が流れると、エミッタ電極の面内の電位に分布が生じる。
　したがって、従来の半導体装置は、エミッタ電極の面内の電位分布に伴い、主電流が増加する傾向がある。特に、主電流として短絡等で大電流が流れるときに、上述した傾向は顕著になるため、ＩＧＢＴの主電流が増加することによりＩＧＢＴチップが熱破壊する恐れがあるという問題点があった。
　本開示は上記のような問題点を解消するためになされたもので、信頼性の高い半導体装置を提供することを目的とする。
　本開示に係る半導体装置の第１の態様は、内部にスイッチング素子を有する半導体チップと、前記半導体チップの表面上に設けられ、前記スイッチング素子の動作時に主電流が流れる表面電極とを備え、前記スイッチング素子は制御電極を有し、前記表面電極の電位を基準電位とした制御電圧を前記制御電極に印加することにより前記スイッチング素子は動作制御され、前記表面電極上に設けられる絶縁膜をさらに備え、前記絶縁膜は開口領域を有し、前記表面電極において前記開口領域内の領域が配線接続領域となり、下面を有し、下面と前記配線接続領域の表面とが接触することにより、前記表面電極に電気的に接続されるチップ用接合材と、前記半導体チップの表面上に前記表面電極と接触することなく設けられるセンスパッドと、前記半導体チップの表面上に設けられ、前記表面電極と前記センスパッドとを電気的に接続するセンス配線とをさらに備え、前記センスパッドの電位が前記スイッチング素子の制御用基準電位となり、前記チップ用接合材の下面は平面視して前記配線接続領域の表面形状と合致する形状を有し、前記センス配線は前記配線接続領域に接続され、前記半導体チップは、前記センスパッド及び前記センス配線の下方の領域において、前記スイッチング素子が機能しない無効領域を有する。
　本開示に係る半導体装置の第２の態様は、内部にスイッチング素子を有する半導体チップと、前記半導体チップの表面上に設けられ、前記スイッチング素子の動作時に主電流が流れる表面電極とを備え、前記スイッチング素子は制御電極を有し、前記表面電極の電位を基準電位とした制御電圧を前記制御電極に印加することにより、前記スイッチング素子は動作制御され、前記表面電極の表面上のチップ用接続点で接触することにより、前記表面電極と電気的に接続されるチップ用ワイヤと、前記表面電極のセンス用接続点で接触することにより、前記表面電極と電気的に接続されるセンス用接続部材と、前記センス用接続点の電位が前記スイッチング素子の制御用基準電位となり、前記表面電極において前記チップ用接続点を含む領域が配線接続領域として規定され、前記表面電極において前記配線接続領域から最も離れた位置が電極遠隔位置として規定され、前記センス用接続点は、前記チップ用接続点及び前記電極遠隔位置のうち、前記チップ用接続点に近い位置に設けられる接続点配置条件を満足する。
　本開示の半導体装置の第１の態様は、以下の特徴(1)～(3)を有している。
　(1) チップ用接合材の下面は平面視して配線接続領域の表面形状と合致する形状を有する。
　(2) センス配線は配線接続領域に接続される。
　(3) 半導体チップは、センスパッド及びセンス配線の下方の領域において、スイッチング素子が機能しない無効領域を有する。
　本開示の半導体装置の第１の態様は上記した特徴(1)～特徴(3)を有するため、スイッチング素子の動作時における制御用基準電位は、配線接続領域からの距離に基づく抵抗成分の影響を受けない。
　一方、第１の態様の表面電極において、配線接続領域から比較的離れた表面電極遠隔領域における電位である遠隔領域基準電位は、配線接続領域からの距離に基づく抵抗成分の影響を受け、制御用基準電位から変動する基準電位変動特性を有している。
　したがって、本開示の半導体装置の第１の態様は、表面電極の主電流として短絡時等に大電流が流れる際、上記基準電位変動特性に伴い、表面電極遠隔領域を流れる電流量を低減化することができる。
　その結果、本開示の半導体装置の第１の態様は、表面電極遠隔領域を流れる電流量の低減化によって、主電流の電流量増加を効果的に抑制し、装置の信頼性の向上を図ることができる。
　本開示の半導体装置の第２の態様は、以下の特徴(4)を有している。
　(4) センス用接続点は、チップ用接続点及び上記電極遠隔位置のうち、チップ用接続点に近い位置に設けられる接続点配置条件を満足する。
　本開示の半導体装置の第２の態様は上記特徴(4)を有しており、センス用接続点をチップ用接続点に近づけて配置することにより、スイッチング素子の動作時における制御用基準電位は、配線接続領域からの距離に基づく抵抗成分の影響をほとんど受けない。
　一方、第２の態様の表面電極において、配線接続領域から比較的離れた表面電極遠隔領域における電位である遠隔領域基準電位は、配線接続領域からの距離に基づく抵抗成分の影響を受け、制御用基準電位から変動する基準電位変動特性を有している。
　したがって、本開示の半導体装置の第２の態様は、表面電極の主電流として短絡時等に大電流が流れる際、上記基準電位変動特性に伴い、表面電極遠隔領域を流れる電流量を低減化することができる。
　その結果、本開示の半導体装置の第２の態様は、表面電極遠隔領域を流れる電流量の低減化によって、主電流の電流量増加を効果的に抑制し、装置の信頼性の向上を図ることができる。
　本開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１である半導体装置の構造を示す説明図である。 実施の形態１の半導体装置の構造を示す説明図である。 実施の形態１の半導体装置の等価回路を示す回路図である。 実施の形態２である半導体装置の構造を示す説明図である。 実施の形態３である半導体装置の構造を示す説明図である。 実施の形態４である半導体装置の構造を示す説明図である。 実施の形態４の半導体装置の構造を示す説明図である。 実施の形態４の等価回路を示す回路図である。 基礎技術となる半導体装置の構造を示す説明図である。 図９で示した半導体装置の等価回路を示す回路図である。 比較用の半導体装置の等価回路を示す回路図である。
　＜基本技術＞
　図９は基礎技術となる半導体装置の構造を示す説明図である。図９の上図が断面図であり、下図が平面図である。下図のＧ－Ｇ断面が上図となる。図９の上図及び下図にそれぞれＸＹＺ直交座標系を記す。図９の下図では最上層として絶縁膜４２を示している。
　図９で示す半導体装置５９は、スイッチング素子としてＩＧＢＴを用い、ＩＧＢＴを内部に有する半導体チップであるＩＧＢＴチップ３１をパッケージングしている。
　図９に示すように、ＩＧＢＴチップ３１の表面上にエミッタ電極３３が設けられ、裏面上にコレクタ電極３４が設けられる。裏面電極であるコレクタ電極３４は下方のチップ下接合材４７を介して主電流配線３５に電気的に接続される。
　表面電極であるエミッタ電極３３の表面上には絶縁膜４２が設けられる。絶縁膜４２は中央から＋Ｘ方向にかけて開口領域ＯＰ４２を有している。開口領域ＯＰ４２は平面視してＹ方向の長さがＸ方向の長さより長い矩形状を呈している。
　絶縁膜４２は、ＩＧＢＴチップ３１の表面上において－Ｘ方向側の外周部に開口領域ＯＰ４３をさらに有している。開口領域ＯＰ４３は、平面視してＹ方向の長さがＸ方向の長さより少し長い矩形状を呈しており、開口領域ＯＰ４２より小さい形成面積となっている。
　エミッタ電極３３において、開口領域ＯＰ４２内の領域が主電流配線接続領域４１となり、開口領域ＯＰ４３内の領域がエミッタセンス領域となる。
　主電流配線接続領域４１の中央の一部領域上にチップ上接合材４３が設けられる。すなわち、チップ上接合材４３の下面Ｓ４３と主電流配線接続領域４１の表面領域の一部とが接触することにより、エミッタ電極３とチップ上接合材４３とが電気的に接続される。なお、チップ上接合材４３の下面Ｓ４３の形成面積は、主電流配線接続領域４１の表面面積よりも小さい。
　チップ上接合材４３上に主電流配線３６が設けられ、主電流配線３６とチップ上接合材４３とが電気的に接続される。
　図９の上図に示すように、開口領域ＯＰ４３内に存在するエミッタ電極３３のエミッタセンス領域は制御ワイヤ３７を介して制御端子３２に電気的に接続される。
　ゲートパッド３８は、図示しないＩＧＢＴの制御電極であるゲート電極に電気的に接続されており、エミッタ電極３３とは接触することなく独立してＩＧＢＴチップ３１の表面上に設けられており、表面が露出している。
　ゲートパッド３８は図示しないゲート用制御ワイヤを介して、図示しないゲート用制御端子に電気的に接続される。
　このように、ＩＧＢＴの制御端子として、エミッタ電極３３用の制御端子３２と、ゲート用制御端子が存在する。
　制御ワイヤ３７やゲート用制御ワイヤの構成材料としてＡｌ等が用いられ、制御ワイヤ３７とコレクタ電極３４との電気的接続を図るべく、開口領域ＯＰ４３内のエミッタセンス領域上に、図示しないエミッタセンスパッドを設けることが一般的である。すなわち、エミッタセンスパッドの表面に制御ワイヤ３７を接合することにより、エミッタセンスパッド及び制御ワイヤ３７を介してエミッタ電極３３のエミッタセンス領域と制御端子３２との電気的接続を図ることができる。ゲート用制御ワイヤは、制御ワイヤ３７と同様、ゲートパッド３８の表面上に接合される。
　主電流配線３６は、チップ上接合材４３、エミッタ電極３３、ＩＧＢＴチップ３１内のＩＧＢＴ、コレクタ電極３４、及びチップ下接合材４７を介して主電流配線３５に電気的に接続される。
　したがって、半導体装置５９は、ＩＧＢＴの動作時に、主電流配線３５から主電流配線３６にかけて主電流が流れる。主電流配線３５及び３６は、ＩＧＢＴを流れる主電流を取り出すための外部配線となる。図９に示す電流経路ＩＰ９は主電流における電流の流れを示している。
　このように、ゲートパッド３８、エミッタセンスパッドはモジュールとの接続性を考慮してＩＧＢＴチップ３１の外周部に設けられるのが一般的である。すなわち、エミッタセンスパッドはエミッタ電極３３の外周領域上に設けられる。
　図１０は図９で示した半導体装置５９の等価回路を示す回路図である。図１０では、エミッタ電極３３の抵抗成分を考慮している。なお、図１０において、「３９」は上述したエミッタセンスパッドを意味する。また、図１０ではゲートパッド３８が「Ｇ」で示され、エミッタセンスパッド３９が「Ｅs」で示されている。
　実際には、エミッタ電極３３の抵抗成分は、チップ上接合材４３と接合している領域を除くすべてのエミッタ電極３３内に分布しているが、簡易化のために、図１０では、エミッタ電極抵抗成分Ｒ９として集中定数で考える。すなわち、ＩＧＢＴチップ３１内のＩＧＢＴを２つに分類し、主電流配線接続領域４１及びその付近にコレクタ電流Ｉc2を流すＩＧＢＴをＩＧＢＴ６２とし、主電流配線接続領域１１から離れたエミッタ電極３の外周領域にコレクタ電流Ｉc1を流すＩＧＢＴをＩＧＢＴ６１としている。なお、エミッタ電極３の外周領域にエミッタセンスパッド３９が設けられている。
　したがって、図１０に示すように、チップ下接合材４７にＩＧＢＴ６１及び６２のコレクタが共通に接続され、ゲートパッド３８にＩＧＢＴ６１及び６２のゲートが共通に接続される。
　一方、チップ上接合材４３にＩＧＢＴ６２のエミッタが接続され、エミッタセンスパッド３９にＩＧＢＴ６１のエミッタが接続される。ＩＧＢＴ６１及び６２のエミッタ間にはエミッタ電極抵抗成分Ｒ９が存在する。
　このエミッタ電極抵抗成分Ｒ９は、エミッタ電極３３において、チップ上接合材４３の下面からエミッタセンスパッド３９に至る距離に基づく抵抗成分となる。
　このような構成の半導体装置５９において、ゲートパッド３８とエミッタセンスパッド３９との間にゲート電圧ＶGE1を印加し、ＩＧＢＴチップ３１内のＩＧＢＴを動作状態にする。
　ＩＧＢＴがオン状態になると、ＩＧＢＴ６１にコレクタ電流Ｉc1が流れ、ＩＧＢＴ６２にコレクタ電流Ｉc2が流れる。
　ＩＧＢＴ６１，６２のエミッタ間にエミッタ電極抵抗成分Ｒ９が存在するため、エミッタ電極抵抗成分Ｒ９による電圧降下によって、ＩＧＢＴ６２のエミッタ電位はＩＧＢＴ６１のエミッタ電位より低くなる。
　その結果、以下の式(1)に示すように、ＩＧＢＴ６２のゲート電圧ＶGE2はゲート電圧ＶGE1より高くなる。
　ＶGE2＝ＶGE1＋Ｒ９・Ｉc1…(1)
　式(1)において、エミッタ電極抵抗成分Ｒ９の抵抗値に「Ｒ９」をそのまま用い、コレクタ電流Ｉc2の電流値に「Ｉc2」をそのまま用いている。
　このように、半導体装置５９におけるコレクタ電流Ｉc2は、エミッタ電極３３の面内の電位分布に伴い増加する傾向がある。特に、短絡等にＩＧＢＴに大電流が流れるときに、この傾向は顕著になるため、コレクタ電流Ｉc2が増加することによりＩＧＢＴチップ３１が熱破壊する恐れがあった。
　このように、基本技術となる半導体装置５９は、信頼性が低いという問題点を有している。
　一方、特許文献１に開示された半導体装置は、エミッタ電極３３に相当するソース電極の抵抗成分に着目して、ソースセンス用のパッドの電位を従来の構造から変更して、スイッチング素子に内蔵された電流検出素子の出力ばらつきの低減化を図っている。しかしながら、特許文献１に開示された半導体装置の信頼性の向上として不十分であった。
　以下で述べる実施の形態は、半導体装置５９に代表される基本技術の問題点の解消を図ったものである。
　＜実施の形態１＞
　図１及び図２は本開示の実施の形態１である半導体装置５１の構造を示す説明図である。図１の上図が断面図であり、下図が平面図であり、図２が平面図である。図１の下図のＡ－Ａ断面が図１の上図となり、図２のＢ－Ｂ断面も図１の上図となる。図１の上図及び下図並びに図２それぞれにＸＹＺ直交座標系を記す。
　図１の下図は、最上部を絶縁膜１２とした平面図であり、図２は最上部をエミッタ電極３とした平面図である。
　図１及び図２で示す半導体装置５１は、スイッチング素子としてＩＧＢＴを用い、ＩＧＢＴを内部に有する半導体チップであるＩＧＢＴチップ１をパッケージングしている。
　図１及び図２に示すように、ＩＧＢＴチップ１の表面上にエミッタ電極３が設けられる。エミッタ電極３はゲートパッド８、エミッタセンスパッド９及びエミッタセンス配線１０の形成領域を除く、ＩＧＢＴチップ１の表面上の大部分の領域に形成されている。
　ＩＧＢＴチップ１の裏面上にコレクタ電極４が設けられる。裏面電極であるコレクタ電極４は下方に設けられるチップ下接合材１７を介して主電流配線５に電気的に接続される。主電流配線５においてチップ下接合材１７の下方が基台となっている。
　エミッタ電極３の表面上には絶縁膜１２が設けられる。絶縁膜１２は中央から＋Ｘ方向にかけて開口領域ＯＰ１２を有している。開口領域ＯＰ１２は平面視してＹ方向の長さがＸ方向の長さより長い矩形状を呈している。
　絶縁膜１２は保護膜として機能し、例えば、ポリイミドをエミッタ電極３の表面上に塗布することにより形成される。
　エミッタ電極３において、開口領域ＯＰ１２内の領域が主電流配線接続領域１１となる。
　主電流配線接続領域１１の全領域上にチップ上接合材１３が設けられる。チップ上接合材１３の下面Ｓ１３は平面視して主電流配線接続領域１１の表面形状と合致する形状を有している。チップ上接合材１３は「チップ用接合材」に対応する。
　チップ上接合材１３の下面Ｓ１３と主電流配線接続領域１１の表面とが接触することにより、チップ上接合材１３はエミッタ電極３と電気的に接続される。したがって、主電流配線接続領域１１の表面の全領域上にチップ上接合材１３が設けられる。
　チップ上接合材１３上に主電流配線６が設けられ、主電流配線６とチップ上接合材１３とが電気的に接続される。
　図２に示すように、ゲートパッド８がＩＧＢＴチップ１の表面上にエミッタ電極３と接触することなく設けられ、エミッタセンスパッド９がＩＧＢＴチップ１の表面上にゲートパッド８及びエミッタ電極３と接触することなく設けられる。ゲートパッド８及びエミッタセンスパッド９は、ＩＧＢＴチップ１の－Ｘ方向側の端部領域に設けられる。
　ゲートパッド８及びエミッタセンスパッド９はそれぞれ、平面視してＹ方向の長さがＸ方向の長さより少し長い矩形状を呈している。
　ゲートパッド８は、図示しないゲート配線を介してＩＧＢＴのゲート電極に電気的に接続されており、図示しないゲート用制御ワイヤを介して、外部の図示しないゲート用制御端子に電気的に接続される。ＩＧＢＴのゲート電極が「スイッチング素子の制御電極」に対応する。
　エミッタセンス配線１０は、ＩＧＢＴチップ１の表面上に設けられ、エミッタ電極３とエミッタセンスパッド９とを電気的に接続するセンス配線として機能する。具体的には、エミッタセンス配線１０はエミッタセンスパッド９から＋Ｘ方向に延在して設けられ、図２に示すように、主電流配線接続領域１１の側面となるセンス用接続点２５でエミッタ電極３と接触する。
　エミッタ電極３には、センス用接続点２５以外で、エミッタセンス配線１０と接触しないように、Ｘ方向に延びた切欠領域を設けられる。
　図１の上図に示すように、エミッタセンスパッド９は制御ワイヤ７を介して制御端子２に電気的に接続される。具体的には、エミッタセンスパッド９の表面に制御ワイヤ７の一方の先端を接合することにより、エミッタセンスパッド９と制御端子２との電気的接続を図ることができる。
　ゲート用制御ワイヤは、制御ワイヤ７と同様、ゲートパッド８の表面上に接合される。なお、制御ワイヤ７やゲート用制御ワイヤの構成材料としてＡｌ等が用いられる。
　このように、ＩＧＢＴチップ１内のスイッチング素子であるＩＧＢＴの制御端子として、エミッタ電極３用の制御端子２と、ゲート用制御端子とが存在する。
　主電流配線６は、チップ上接合材１３、エミッタ電極３、ＩＧＢＴチップ１内のＩＧＢＴ、コレクタ電極４、及びチップ下接合材１７を介して主電流配線５に電気的に接続される。
　したがって、実施の形態１の半導体装置５１は、ＩＧＢＴチップ１内のＩＧＢＴの動作時に、主電流配線５から主電流配線６にかけて主電流がコレクタ電流として流れる。主電流配線５及び６は、ＩＧＢＴを流れる主電流を取り出すための外部配線となる。図１及び図２に示す電流経路ＩＰ１は主電流における電流の流れを示している。
　半導体装置５１において、エミッタ電極３、エミッタセンスパッド９、及びエミッタセンス配線１０は、ＩＧＢＴチップ1の表面上に一体的に形成されている。
　一方、図１及び図２に示すように、ＩＧＢＴチップ１において、エミッタセンスパッド９及びエミッタセンス配線１０の下方の無効領域２０にはＩＧＢＴの構成要素が形成されていない。この無効領域２０はスイッチング素子であるＩＧＢＴが機能しない領域となっている。なお、無効領域２０として素子分離用のフィールド絶縁膜を形成しても良い。
　また、ＩＧＢＴチップ１におけるゲートパッド８の下方の領域も、ＩＧＢＴが機能しない無効領域２０となっている。
　図３は図１及び図２で示した半導体装置５１の等価回路を示す回路図である。図３では、エミッタ電極３の抵抗成分を考慮している。また、図３ではゲートパッド８が「Ｇ」で示され、エミッタセンスパッド９が「Ｅs」で示されている。
　実際には、エミッタ電極３の抵抗成分は、チップ上接合材１３の下面Ｓ１３と接合している主電流配線接続領域１１を除くすべてのエミッタ電極３内に分布しているが、簡易化のために、図３では、エミッタ電極抵抗成分Ｒ１として集中定数で考える。すなわち、ＩＧＢＴチップ１のＩＧＢＴを２つに分類し、主電流配線接続領域１１及びその付近にコレクタ電流Ｉc2を流すＩＧＢＴをＩＧＢＴ６２とし、主電流配線接続領域１１から離れたエミッタ電極３の外周領域にコレクタ電流Ｉc1を流すＩＧＢＴをＩＧＢＴ６１としている。この外周領域が表面電極遠隔領域となる。
　したがって、図３に示すように、チップ下接合材１７にＩＧＢＴ６１及び６２のコレクタが共通に接続され、示すゲートパッド８にＩＧＢＴ６１及び６２の制御電極であるゲートが共通に接続される。
　一方、主電流配線接続領域１１にＩＧＢＴ６２のエミッタ及びエミッタセンスパッド９が電気的に接続される。この際、ＩＧＢＴ６１のエミッタとＩＧＢＴ６１のエミッタとの間にエミッタ電極抵抗成分Ｒ１が存在する。
　このエミッタ電極抵抗成分Ｒ１は、エミッタ電極３において、チップ上接合材１３の下面Ｓ１３、すなわち、主電流配線接続領域１１からエミッタ電極３の表面電極遠隔領域に至る距離に基づく抵抗成分となる。したがって、ＩＧＢＴ６１のエミッタはエミッタ電極抵抗成分Ｒ１を介して主電流配線接続領域１１に接続されることになる。
　このような等価回路を有する半導体装置５１において、ゲートパッド８とエミッタセンスパッド９との間にゲート電圧ＶGE2を印加し、ＩＧＢＴチップ１内のＩＧＢＴを動作状態にする。ここで、エミッタセンスパッド９より得られる電位が制御用基準電位となる。
　すなわち、ＩＧＢＴは制御電極であるゲートを有し、エミッタ電極３の電位を基準電位とした制御電圧であるゲート電圧ＶGE2を、ＩＧＢＴのゲートに印加することにより、ＧＩＢＴは動作制御される。このように、半導体装置５１ではゲート電圧ＶGE2がＩＧＢＴ用の制御電圧となる。
　ＩＧＢＴチップ１内のＩＧＢＴがオン状態になると、ＩＧＢＴ６１にコレクタ電流Ｉc1が流れ、ＩＧＢＴ６２にコレクタ電流Ｉc2が流れる。コレクタ電流Ｉc1とコレクタ電流Ｉc2との和がＩＧＢＴの主電流となる。
　一方、ＩＧＢＴチップ１は、エミッタセンスパッド９及びエミッタセンス配線１０の下方に無効領域２０を有しているため、ＩＧＢＴ６２のエミッタ電位は主電流の影響受けることはない。
　エミッタセンスパッド９及びエミッタセンス配線１０を無効領域２０上に形成することにより、エミッタセンス配線１０には主電流は流れず、主にＩＧＢＴのゲートの充放電電流が流れることなる。ゲートの充放電電流は主電流と比べると２，３桁小さい電流量となるため、エミッタセンス配線１０を流れる電流による電圧降下は無視できるレベルとなる結果、エミッタセンスパッド９の電位である、制御用基準電位は主電流の影響を受けることはない。
　ＩＧＢＴ６１，６２のエミッタ間にエミッタ電極抵抗成分Ｒ１が存在するため、ＩＧＢＴ６１及び６２間にエミッタ電極抵抗成分Ｒ１による電圧降下が発生する。半導体装置５１は、上記電圧降下によって、ＩＧＢＴ６１のエミッタ電位はＩＧＢＴ６２のエミッタ電位より相対的に高くなる基準電位上昇特性を有する。この基準電位上昇特性が「基準電位変動特性」に対応する。
　すなわち、主電流配線接続領域１１から比較的離れた表面電極遠隔領域における遠隔領域基準電位は、主電流配線接続領域１１からの距離に基づくエミッタ電極抵抗成分Ｒ１の影響を受け、制御用基準電位より高くなる基準電位上昇特性を有する。
　その結果、以下の式(2)に示すように、ＩＧＢＴ６１のゲート電圧ＶGE1はゲート電圧ＶGE2より低くなる。
　ＶGE1＝ＶGE2－Ｒ１・Ｉc1…(2)
　式(2)において、エミッタ電極抵抗成分Ｒ１の抵抗値に「Ｒ１」をそのまま用い、コレクタ電流Ｉc1の電流値に「Ｉc1」をそのまま用いている。
　式(2)に示すように、基準電位上昇特性によって、ＩＧＢＴ６１のエミッタ電位は（Ｒ１・Ｉc1）分上昇するため、ＩＧＢＴ６１のゲート電圧ＶGE1は、ゲート電圧ＶGE2より低下する。その結果、ＩＧＢＴ６１を流れるコレクタ電流Ｉc1を低減化することができる。
　このように、ＩＧＢＴ６１は、エミッタ電極３の面内の電位分布に基づく基準電位上昇特性を有している。特に、短絡等でＩＧＢＴに大電流が流れるときに、この基準電位上昇特性は顕著になる。
　したがって、短絡等にＩＧＢＴに大電流が流れようとすると、上記基準電位上昇特性によりＩＧＢＴ６１を流れるコレクタ電流Ｉc1が減少するため、ＩＧＢＴの主電流増大を効果的に抑制することができる。
　このように、半導体装置５１は、短絡等の大電流通電時に、エミッタ電極抵抗成分Ｒ１によって、ＩＧＢＴ６１のゲート電圧ＶGE1に負帰還をかけることで、主電流の増大を効果的に抑制して、装置の信頼性を向上させることができる。
　すなわち、半導体装置５１は、短絡等の大電流が流れてコレクタ電流Ｉc2が増加しても、コレクタ電流Ｉc1が減少するように電流制御して、コレクタ電流の全体量である（Ｉc1＋Ｉc2）を抑制することにより、装置の信頼性を向上させることができる。
　そして、絶縁膜１２の開口領域ＯＰ１２の寸法を設計することで、エミッタ電極抵抗成分Ｒ１の値を任意に調整することができる。例えば、開口領域ＯＰ１２の寸法を小さくすることにより、主電流配線接続領域１１の表面面積を小さくすれば、エミッタ電極抵抗成分Ｒ１が大きくなり、上記基準電位上昇特性を高めることができる。
　ただし、エミッタ電極抵抗成分Ｒ１は微小ではあるが電力損失が発生するため、実際の半導体装置に適用する際には、コレクタ電流Ｉc1の電流量減少傾向の度合と電力損失増とのトレードオフを考慮して、開口領域ＯＰ１２の寸法を適切に設計する必要がある。
　一方、主電流配線接続領域１１の表面の一部領域のみで、エミッタ電極３とチップ上接合材１３とが電気的に接続されている場合、主電流配線接続領域１１の表面領域のうち、チップ上接合材１３と接触している面積によって、エミッタ電極抵抗成分Ｒ１の大きさが変化するため、最適な設計が難しくなる。
　そこで、実施の形態１の半導体装置５１は、チップ上接合材１３の下面Ｓ１３の表面形状を主電流配線接続領域１１の表面形状に合致させ、主電流配線接続領域１１の表面の全領域とチップ上接合材１３の下面Ｓ１３とを接合している。
　すなわち、半導体装置５１は、絶縁膜１２の開口領域ＯＰ１２内に存在する主電流配線接続領域１１の表面の全領域と、チップ上接合材１３の下面Ｓ１３とを接触させて、エミッタ電極３，チップ上接合材１３間の電気的接続を図る全面接合構造を実現している。
　このため、実施の形態１の半導体装置５１は、開口領域ＯＰ１２の寸法によって正確にエミッタ電極抵抗成分Ｒ１を設定することができる。
　上述した全面接合構造を実現すべく、半導体装置５１の組立の際には確実に絶縁膜１２の開口領域ＯＰ１２内にチップ上接合材13を隙間無く設けることが望ましい。このため、実施の形態１では、下面Ｓ１３の下面Ｓ１３を主電流配線接続領域１１の表面と表面形状を合致させている。
　例えば、チップ上接合材１３として半田を用いる場合、絶縁膜１２の開口領域ＯＰ１２内をメッキして、開口領域ＯＰ１２内にチップ上接合材１３を隙間無く埋め込むことにより、主電流配線接続領域１１の表面全体と接触する下面Ｓ１３を有するチップ上接合材１３を得ることができる。
　このように、実施の形態１の半導体装置５１は、以下の特徴(1)～特徴(3)を有している。
　(1) チップ上接合材１３の下面Ｓ１３は主電流配線接続領域１１の表面形状と平面視して合致する形状を有する。
　(2) エミッタセンス配線１０は、主電流配線接続領域１１の側面に直接接続される。
　(3) ＩＧＢＴチップ１は、エミッタセンスパッド９及びエミッタセンス配線１０の下方の領域において、ＩＧＢＴが機能しない無効領域２０を有する。
　なお、上述した特徴(1)～特徴(3)に関し、チップ上接合材１３が「チップ用接合材」に対応し、主電流配線接続領域１１が「配線接続領域」に対応し、エミッタセンス配線１０が「センス配線」に対応し、ＩＧＢＴチップ１が「半導体チップ」に対応し、エミッタセンスパッド９は「センスパッド」に対応し、ＩＧＢＴが「スイッチング素子」に対応する。
　実施の形態１の半導体装置５１は、上記した特徴(1)～特徴(3)を有するため、ＩＧＢＴの動作時における、エミッタセンスパッド９より得られる制御用基準電位は、主電流配線接続領域１１からの距離に基づくエミッタ電極抵抗成分Ｒ１の影響を受けない。
　したがって、ＩＧＢＴチップ１内のＩＧＢＴにおける本来のゲート，エミッタ間電圧の電圧値を制御電圧値ＶＧ０とすると、ゲート電圧ＶGE2は制御電圧値ＶＧ０に等しくなる。
　一方、半導体装置５１のエミッタ電極３において、ＩＧＢＴ６１のエミッタ電位は、主電流配線接続領域１１からの距離に基づくエミッタ電極抵抗成分Ｒ１の影響を受け、ＩＧＢＴ６２のエミッタ電位より高くなる基準電位上昇特性を有している。
　したがって、ＩＧＢＴ６１のゲート電圧ＶGE1は上述した式(2)に示すように、ゲート電圧ＶGE2より低下する。
　ここで、ＩＧＢＴ６１のエミッタ電位は、主電流配線接続領域１１から比較的離れた表面電極遠隔領域における「遠隔領域基準電位」に対応し、ＩＧＢＴ６２のエミッタ電位は、エミッタセンスパッド９より得られる制御用基準電位に対応し、「基準電位上昇特性」は「基準電位変動特性」に対応する。
　したがって、実施の形態１の半導体装置５１は、短絡時等にエミッタ電極３を流れる主電流として大電流が流れる際、上記基準電位上昇特性に伴い、表面電極遠隔領域を流れるコレクタ電流Ｉc1の電流量を低減化することができる。
　その結果、実施の形態１の半導体装置５１は、コレクタ電流Ｉc1の低減化によって、ＩＧＢＴの主電流の電流量増加を効果的に抑制し、装置の信頼性の向上を図ることができる。
　なお、実施の形態１の上述した効果に関し、エミッタ電極３が「表面電極」に対応する。また、ＩＧＢＴチップ１内のＩＧＢＴをＩＧＢＴ６１及び６２に分類した場合、ゲート電圧ＶGE2がＩＧＢＴ６２用の「制御電圧」に対応し、ゲート電圧ＶGE1がＩＧＢＴ６１用の「制御電圧」に対応する。
　＜実施の形態２＞
　図４は本開示の実施の形態２である半導体装置５２の構造を示す説明図である。図４の上図が断面図であり、下図が平面図である。図４の下図のＣ－Ｃ断面が図４の上図となり、図４の上図及び下図それぞれにＸＹＺ直交座標系を記す。
　図４で示す半導体装置５２は、スイッチング素子としてＩＧＢＴを用い、ＩＧＢＴを内部に有する半導体チップであるＩＧＢＴチップ１Ｂをパッケージングしている。
　図４に示すように、ＩＧＢＴチップ１Ｂの表面上にエミッタ電極３が設けられ、裏面上にコレクタ電極４が設けられる。裏面電極となるコレクタ電極４はチップ下接合材１７を介して主電流配線５に電気的に接続される。
　複数の主電流ワイヤ１４それぞれの一端は各々エミッタ電極３の表面上の複数のチップ用接続点２３Ｂのうち対応するチップ用接続点２３Ｂで接触することにより、エミッタ電極３と電気的に接続される。複数のチップ用接続点２３ＢはＸ方向中央付近にＹ方向に沿って離散的に設けられる。このように、複数の主電流ワイヤ１４のそれぞれ一端はエミッタ電極３の表面上で接合される。複数の主電流ワイヤ１４の他端は主電流配線６に表面上に接合される。複数の主電流ワイヤ１４は「複数のチップ用ワイヤ」に対応する。
　制御ワイヤ７Ｂの一端はエミッタ電極３の表面上のセンス用接続点２５Ｂで接触することにより、エミッタ電極３と電気的に接続される。すなわち、制御ワイヤ７Ｂの一端はエミッタ電極３の表面上で接合される。
　また、図４の下図に示すように、センス用接続点２５Ｂは、複数のチップ用接続点２３Ｂのうち、＋Ｙ方向側から３，４番目のチップ用接続点２３Ｂの近くに設けられる。なお、制御ワイヤ７Ｂと複数の主電流ワイヤ１４とは互いに接触することなく電気的に独立して設けられる。制御ワイヤ７Ｂの他端は制御端子２に接合される。
　ここで、エミッタ電極３において複数のチップ用接続点２３Ｂを含む領域が主電流配線接続領域１１Ｂとして規定され、エミッタ電極３において主電流配線接続領域１１Ｂから最も離れた位置が電極遠隔位置として規定される。図４で示すエミッタ電極３では－Ｘ側の外周面が電極遠隔位置となる。なお、エミッタ電極３は「表面電極」に相当し、主電流配線接続領域１１Ｂが「配線接続領域」に相当する。
　センス用接続点２５Ｂは、チップ用接続点２３Ｂ及び上記電極遠隔位置のうち、チップ用接続点２３Ｂに近い位置に設けられる接続点配置条件を満足している。
　センス用接続点２５Ｂは、複数の主電流ワイヤ１４うち少なくとも一つの主電流ワイヤ１４との関係において、上記接続点配置条件を満足すれば良い。また、センス用接続点２５Ｂより得られる電位が制御用基準電位となる。
　図４に示すように、ゲートパッド８がＩＧＢＴチップ１Ｂの表面上にエミッタ電極３と接触することなく設けられる。ゲートパッド８は、ＩＧＢＴチップ１Ｂの－Ｘ方向側の端部領域に設けられる。ゲートパッド８は平面視してＹ方向の長さがＸ方向の長さより少し長い矩形状を呈している。また、ＩＧＢＴチップ１Ｂにおけるゲートパッド８の下方の領域は、ＩＧＢＴが機能しない無効領域となっている。
　ゲートパッド８は、図示しないゲート配線を介してＩＧＢＴのゲート電極に電気的に接続されており、図示しないゲート用制御ワイヤを介して、図示しないゲート用制御端子に電気的に接続される。
　ゲート用制御ワイヤは、ゲートパッド８の表面上に接合される。なお、制御ワイヤ７Ｂ、主電流ワイヤ１４及びゲート用制御ワイヤの構成材料としてＡｌ等が用いられる。
　このように、実施の形態２は、実施の形態１と同様、ＩＧＢＴチップ１Ｂ内のスイッチング素子であるＩＧＢＴの制御端子として、エミッタ電極３用の制御端子２と、ゲート用制御端子を有している。
　主電流配線６は、複数の主電流ワイヤ１４、エミッタ電極３、ＩＧＢＴチップ１Ｂ内のＩＧＢＴ、コレクタ電極４、及びチップ下接合材１７を介して主電流配線５に電気的に接続される。
　したがって、実施の形態２の半導体装置５２は、ＩＧＢＴチップ１Ｂ内のＩＧＢＴの動作時に、主電流配線５から主電流配線６にかけて主電流がコレクタ電流として流れる。主電流配線５及び６は、ＩＧＢＴを流れる主電流を取り出すための外部配線となる。図４に示す電流経路ＩＰ２は主電流における電流の流れを示している。
　実施の形態２の半導体装置５２は、実施の形態１と同様、図３で示す等価回路で現れる。ただし、図３で示す主電流配線接続領域１１が主電流配線接続領域１１Ｂに置き換わり、エミッタセンスパッド９がセンス用接続点２５Ｂに置き換わっている。
　すなわち、ＩＧＢＴチップ１Ｂ内のＩＧＢＴに関し、主電流配線接続領域１１Ｂ及びその付近にコレクタ電流Ｉc2を流すＩＧＢＴをＩＧＢＴ６２とし、主電流配線接続領域１１Ｂから離れたエミッタ電極３の外周領域にコレクタ電流Ｉc1を流すＩＧＢＴをＩＧＢＴ６１としている。この外周領域が表面電極遠隔領域となる。
　なお、半導体装置５２の等価回路を図３で示す回路とすべく、センス用接続点２５Ｂを複数のチップ用接続点２３Ｂのうちのいずれかに近接配置することが望ましい。すなわち、センス用接続点２５Ｂと主電流配線接続領域１１Ｂとの間の抵抗成分が無視できるレベルに、センス用接続点２５Ｂを複数のチップ用接続点２３Ｂのいずれかに近接配置することが望ましい。
　したがって、実施の形態２の半導体装置５２は、半導体装置５１と同様、短絡等の大電流通電時に、ＩＧＢＴ６１の基準電位上昇特性により、ＩＧＢＴ６１のゲート電圧ＶGE1に負帰還をかけることで、主電流の増大を効果的に抑制して、装置の信頼性を向上させることができる。
　このように、実施の形態２の半導体装置５２は、以下の特徴(4)を有している。
　(4) 制御ワイヤ７Ｂのセンス用接続点２５Ｂは、エミッタ電極３におけるチップ用接続点２３Ｂ及び電極遠隔位置のうち、チップ用接続点２３Ｂに近い位置に設けられる接続点配置条件を満足する。
　なお、上述した特徴(4)に関し、制御ワイヤ７Ｂが「センス用接続部材」あるいは「センス用ワイヤ」に対応し、エミッタ電極３が「表面電極」に対応する。
　実施の形態２の半導体装置５２は、上記した特徴(4)を有している。したがって、半導体装置５２は、センス用接続点２５Ｂを複数のチップ用接続点２３Ｂのうち一の接続点に近づけて配置することにより、ＩＧＢＴの動作時において、センス用接続点２５Ｂより得られる制御用基準電位は、主電流配線接続領域１１Ｂからの距離に基づくエミッタ電極抵抗成分Ｒ１の影響をほとんど受けない。
　したがって、ＩＧＢＴチップ１Ｂ内のＩＧＢＴにおける本来のゲート，エミッタ間電圧の電圧値を制御電圧値ＶＧ０とすると、ゲート電圧ＶGE2は制御電圧値ＶＧ０に等しくなる。
　一方、半導体装置５２のエミッタ電極３において、ＩＧＢＴ６１のエミッタ電位は、主電流配線接続領域１１Ｂからの距離に基づくエミッタ電極抵抗成分Ｒ１の影響を受け、ＩＧＢＴ６２のエミッタ電位より高くなる基準電位上昇特性を有している。
　したがって、ＩＧＢＴ６１のゲート電圧ＶGE1は上述した式(2)に示すように、ゲート電圧ＶGE2より低下する。
　ここで、ＩＧＢＴ６１のエミッタ電位は、ワイヤ接続領域から比較的離れた表面電極遠隔領域における「遠隔領域基準電位」に対応する。
　したがって、実施の形態２の半導体装置５２は、エミッタ電極３を流れる主電流として短絡時等に大電流が流れる際、ＩＧＢＴ６１の上記基準電位上昇特性に伴い、表面電極遠隔領域を流れるコレクタ電流Ｉc1の電流量を低減化することができる。
　その結果、実施の形態２の半導体装置５２は、コレクタ電流Ｉc1の低減化によって、ＩＧＢＴの主電流の電流量増加を効果的に抑制し、装置の信頼性の向上を図ることができる。
　さらに、実施の形態２の半導体装置５２は、制御ワイヤ７Ｂによって、比較的簡単にエミッタ電極３のセンス用接続点２５Ｂと制御端子２との電気的接続を図ることができる。
　加えて、実施の形態２の半導体装置５２は、複数の主電流ワイヤ１４によってエミッタ電極３との電気的接続を図ることにより比較的大きな主電流を外部に取り出すことができる。
　なお、実施の形態２の上述した効果に関し、エミッタ電極３が「表面電極」に対応する。また、ＩＧＢＴチップ１内のＩＧＢＴをＩＧＢＴ６１及び６２に分類した場合、ゲート電圧ＶGE2がＩＧＢＴ６２用の「制御電圧」に対応し、ゲート電圧ＶGE1がＩＧＢＴ６１用の「制御電圧」に対応する。さらに、制御ワイヤ７Ｂが「センス用接合部材」あるいは「センス用ワイヤ」に対応し、主電流ワイヤ１４が「チップ用ワイヤ」に対応する。
　制御ワイヤ７Ｂのセンス用接続点２５Ｂは、上述した接続点配置条件を満足することにより、上記効果を発揮できる。
　しかし、実施の形態２の半導体装置５２が上記効果を発揮する際、センス用接続点２５Ｂは、複数のチップ用接続点２３Ｂのいずれかに可能な限り近づけることが望ましい。なぜなら、エミッタ電極３のエミッタ電極抵抗成分Ｒ１を大きくし、主電流の電流量の抑制効果を高めることができるからである。
　さらに、センス用接続点２５Ｂは、複数のチップ用接続点２３Ｂのうち、エミッタ電極３の中央に存在する接続点に近づけた方が望ましい。
　なぜなら、エミッタ電極３上において、センス用接続点２５Ｂと、Ｙ方向の両端に存在するチップ用接続点２３Ｂそれぞれとの間の電位差を最小限に抑えることができるからである。
　＜実施の形態３＞
　図５は本開示の実施の形態３である半導体装置５３の構造を示す説明図である。図５の上図が断面図であり、下図が平面図である。図５の下図のＤ－Ｄ断面が図５の上図となり、図５の上図及び下図それぞれにＸＹＺ直交座標系を記す。
　図５で示す半導体装置５３は、スイッチング素子としてＩＧＢＴを用い、ＩＧＢＴを内部に有する半導体チップであるＩＧＢＴチップ１Ｃをパッケージングしている。以下、図４で示した半導体装置５２と同じ箇所は同一符号を付して説明を適宜省略し、半導体装置５３の特徴箇所を中心に説明する。
　図５に示すように、ゲートパッド８がＩＧＢＴチップ１Ｃの表面上にエミッタ電極３と接触することなく設けられ、エミッタセンスパッド９がＩＧＢＴチップ１Ｃの表面上にゲートパッド８及びエミッタ電極３と接触することなく設けられる。ゲートパッド８及びエミッタセンスパッド９は、ＩＧＢＴチップ１Ｃの－Ｘ方向側の端部領域に設けられる。
　ゲートパッド８及びエミッタセンスパッド９はそれぞれ平面視してＹ方向の長さがＸ方向の長さより少し長い矩形状を呈している。
　ゲートパッド８は、図示しないゲート配線を介してＩＧＢＴのゲート電極に電気的に接続されており、図示しないゲート用制御ワイヤを介して、図示しないゲート用制御端子に電気的に接続される。
　エミッタセンス配線１０は、ＩＧＢＴチップ１Ｃの表面上に設けられ、エミッタ電極３とエミッタセンスパッド９とを電気的に接続するセンス配線となる。具体的には、エミッタセンス配線１０はエミッタセンスパッド９から＋Ｘ方向に延在して設けられ、主電流配線接続領域１１の側面となるセンス用接続点２５Ｃでエミッタ電極３と直接接触する。
　エミッタ電極３には、センス用接続点２５Ｃ以外で、エミッタセンス配線１０と接触しないように、Ｘ方向に延びた切欠領域が設けられる。
　センス用接続点２５Ｃは、エミッタ電極３におけるチップ用接続点２３Ｂ及び電極遠隔位置のうち、チップ用接続点２３Ｂに近い位置に設けられる接続点配置条件を満足している。
　センス用接続点２５Ｃは、複数の主電流ワイヤ１４のうち少なくとも一つの主電流ワイヤ１４との関係において、上記接続点配置条件を満足すれば良い。
　図５の下図に示すように、センス用接続点２５Ｃは、複数のチップ用接続点２３Ｂのうち、＋Ｙ方向側から５番目のチップ用接続点２３Ｂの近くに設けられ、上記接続点配置条件を満足する。
　図５の上図に示すように、エミッタセンスパッド９は制御ワイヤ７を介して制御端子２に電気的に接続される。具体的には、エミッタセンスパッド９の表面に制御ワイヤ７の先端を接合することにより、エミッタセンスパッド９と制御端子２との電気的接続を図ることができる。
　なお、制御ワイヤ７、主電流ワイヤ１４、及びゲート用制御ワイヤの構成材料としてＡｌ等が用いられる。
　さらに、ＩＧＢＴチップ１Ｃにおいて、エミッタセンスパッド９及びエミッタセンス配線１０の下方の無効領域２０ＣにはＩＧＢＴの構成要素が形成されていない。この無効領域２０Ｃはスイッチング素子であるＩＧＢＴが機能しない領域となっている。
　さらに、ＩＧＢＴチップ１Ｃ内において、ゲートパッド８の下方の領域も、ＩＧＢＴが機能しない無効領域２０Ｃとなっている。
　このように、実施の形態３は、実施の形態１及び実施の形態２と同様、ＩＧＢＴチップ１Ｃ内のスイッチング素子であるＩＧＢＴの制御端子として、エミッタ電極３用の制御端子２と、ゲート用制御端子を有している。
　主電流配線６は、複数の主電流ワイヤ１４、エミッタ電極３、ＩＧＢＴチップ１Ｃ内のＩＧＢＴ、コレクタ電極４、及びチップ下接合材１７を介して主電流配線５に電気的に接続される。
　したがって、実施の形態３の半導体装置５３は、ＩＧＢＴチップ１Ｃ内のＩＧＢＴの動作時に、主電流配線５から主電流配線６にかけて主電流がコレクタ電流として流れる。主電流配線５及び６は、ＩＧＢＴを流れる主電流を取り出すための外部配線となる。図５に示す電流経路ＩＰ３は主電流における電流の流れを示している。
　実施の形態３の半導体装置５３は、実施の形態１及び実施の形態２と同様、図３で示す等価回路で現れる。ただし、図３で示す主電流配線接続領域１１が主電流配線接続領域１１Ｂに置き換わる。
　したがって、実施の形態３の半導体装置５３は、半導体装置５１及び実施の形態２と同様に、装置の信頼性の向上を図ることができる。
　実施の形態３の半導体装置５３はさらに以下の効果を奏する。実施の形態２の実施の形態５２では、制御ワイヤ７Ｂと複数の主電流ワイヤ１４と干渉を避けるべく、制御ワイヤ７Ｂのセンス用接続点２５Ｂと主電流ワイヤ１４のチップ用接続点２３Ｂとの距離を一定距離以上にする必要があった。
　一方、実施の形態３では、センス用接続部材として、制御ワイヤ７Ｂでなくゲートパッド８及びエミッタセンスパッド９を用いている。したがって、半導体装置５３では、チップ用接続点２３Ｂにセンス用接続点２５Ｃを近づけても上記干渉は生じないため、チップ用接続点２３Ｂ，センス用接続点２５Ｃ間の距離を短くして、エミッタ電極抵抗成分Ｒ１を大きくし、主電流の電流量抑制効果を高めることができる。
　このように、実施の形態３の半導体装置５３は、チップ用接続点２３Ｂに比較的近いセンス用接続点２５Ｃでエミッタセンス配線１０を接続することより、安定性良くエミッタ電極３との電気的に接続を図ることができる。
　加えて、ＩＧＢＴチップ１Ｃは、エミッタセンスパッド９及びエミッタセンス配線１０の下方の領域において、ＩＧＢＴが機能しない無効領域２０Ｃを有するため、図３で示す等価回路において、ＩＧＢＴ６２のエミッタ電位は主電流の影響を受けることはない。
　なお、実施の形態３の上述した効果に関し、エミッタセンス配線１０が「センス配線」に対応し、エミッタ電極３が「表面電極」に対応し、ＩＧＢＴチップ１Ｃが「半導体チップ」に対応し、エミッタセンスパッド９が「センスパッド」に対応し、エミッタセンス配線１０が「センス配線」に対応し、ＩＧＢＴが「スイッチング素子」に対応する。
　また、ＩＧＢＴ６２のエミッタ電位は、エミッタセンスパッド９より得られる制御用基準電位となる。
　＜実施の形態４＞
　図６及び図７は本開示の実施の形態４である半導体装置５４の構造を示す説明図である。図６の上図が断面図であり、下図が平面図であり、図７が平面図である。図６の下図のＥ－Ｅ断面が図６の上図となり、図７のＦ－Ｆ断面も図６の上図となる。図６の上図及び下図並びに図７それぞれにＸＹＺ直交座標系を記す。
　図６の下図は、最上部を絶縁膜１２とした平面図であり、図７は最上部をエミッタ電極３とした平面図である。
　図６及び図７で示す半導体装置５４は、スイッチング素子としてＩＧＢＴを用い、ＩＧＢＴを内部に有する半導体チップであるＩＧＢＴチップ１Ｄをパッケージングしている。
　以下、図１及び図２で示した実施の形態１の半導体装置５１と同じ箇所は同一符号を付して説明を適宜省略し、半導体装置５４の特徴箇所を中心に説明する。なお、図６及び図７に示す電流経路ＩＰ４は主電流における電流の流れを示している。
　実施の形態４の半導体装置５４は、半導体装置５１の特徴(1)～特徴(3)に加え、以下の特徴(5)～特徴(7)を有している。
　(5) ＩＧＢＴチップ１Ｄは、本来のＩＧＢＴと等価なスイッチング動作を行う電流検出用ＩＧＢＴをさらに有し、電流検出用ＩＧＢＴはＩＧＢＴチップ１Ｄの電流検出素子形成領域２７内に設けられる。
　(6) ＩＧＢＴチップ１Ｄの電流検出素子形成領域２７の表面上に、エミッタ電極３に接触することなく設けられ、電流検出用ＩＧＢＴの動作時に検出電流が流れる電流検出出力パッド１５をさらに備えている。
　(7) 電流検出出力パッド１５より得られる電流がセンス電流Ｉsとなる。
　なお、上述した特徴(5)～特徴(7)に関し、ＩＧＢＴチップ１Ｄが「半導体チップ」に対応し、ＩＧＢＴが「スイッチング素子」に対応し、電流検出用ＩＧＢＴが「電流検出素子」に対応し、エミッタ電極３が「表面電極」に対応し、電流検出出力パッド１５が「電流検出用パッド」に対応する。
　また、実施の形態１と同様、エミッタセンスパッド９及びエミッタセンス配線１０の下方の無効領域２０ＤにはＩＧＢＴの構成要素が形成されていない。この無効領域２０Ｄはスイッチング素子であるＩＧＢＴが機能しない領域となっている。
　さらに、ＩＧＢＴチップ１Ｄ内において、ゲートパッド８の下方の領域も、ＩＧＢＴが機能しない無効領域２０Ｄとなっている。
　加えて、ＩＧＢＴチップ１Ｄ内において、電流検出素子形成領域２７の周囲にも無効領域２０Ｄが形成されている。無効領域２０Ｄは素子分離領域として機能するため、電流検出素子形成領域２７内の電流検出用ＩＧＢＴは、エミッタ電極３の下方の本来のＩＧＢＴと独立して設けられる。
　電流検出出力パッド１５は電流検出素子形成領域２７上に、エミッタ電極３、ゲートパッド８及びエミッタセンスパッド９に接触することなく設けられ、電流検出用ＩＧＢＴのエミッタ電極として機能し、図６の上図に示すように、制御ワイヤ７Ｄを介して制御端子２Ｄに電気的に接続される。このように、電流検出出力パッド１５はエミッタ電極３と独立して設けられる。
　図８は図６及び図７で示した半導体装置５４の等価回路を示す回路図である。図８では、エミッタ電極３の抵抗成分を考慮している。また、図８ではゲートパッド８が「Ｇ」で示され、エミッタセンスパッド９が「Ｅs」で示され、電流検出出力パッド１５が「Ｓ」で示されている。
　簡易化のために、図８では、エミッタ電極抵抗成分Ｒ１として集中定数で考える。すなわち、ＩＧＢＴチップ１ＤのＩＧＢＴを２つに分類し、主電流配線接続領域１１及びその付近にコレクタ電流Ｉc2を流すＩＧＢＴをＩＧＢＴ６２とし、主電流配線接続領域１１から離れたエミッタ電極３の外周領域にコレクタ電流Ｉc1を流すＩＧＢＴをＩＧＢＴ６１としている。この外周領域が表面電極遠隔領域となる。
　図１１は、半導体装置５４と同様に電流検出機能を持たせた、比較用の半導体装置５９Ｂの等価回路を示す回路図である。半導体装置５９Ｂは図９及び図１０で示した基本技術の半導体装置５９に電流検出出力パッド１５を追加した構成である。また、図１１ではゲートパッド３８が「Ｇ」で示され、エミッタセンスパッド３９が「Ｅs」で示され、電流検出出力パッド１５が「Ｓ」で示されている。
　図１１では、エミッタ電極抵抗成分Ｒ９として集中定数で考える。すなわち、ＩＧＢＴチップ３１のＩＧＢＴを２つに分類し、主電流配線接続領域４１及びその付近にコレクタ電流Ｉc2を流すＩＧＢＴをＩＧＢＴ６２とし、エミッタセンスパッド３９及びその付近にコレクタ電流Ｉc1を流すＩＧＢＴをＩＧＢＴ６１としている。
　また、図８及び図１１で共通に、電流検出用ＩＧＢＴをＩＧＢＴ６３とし、ＩＧＢＴ６３のゲートはゲートパッド８に接続され、エミッタはエミッタ電極抵抗成分Ｒ１あるいはＲ９を介することなく電流検出出力パッド１５に接続される。ここで、ＩＧＢＴ６３を流れる電流をセンス電流Ｉsとする。
　さらに、説明簡易化のために電流検出出力パッド１５とエミッタセンスパッド９あるいはエミッタセンスパッド３９との間を短絡している。
　図１０で示した半導体装置５９の等価回路と同様、半導体装置５９Ｂは、エミッタ電極抵抗成分Ｒ９の影響を受け、ＩＧＢＴ６２のコレクタ電流Ｉc2は増加する傾向を有する。
　一方、ＩＧＢＴ６１のゲート電圧ＶGE1及びＩＧＢＴ６３のゲート電圧ＶGE3は共にエミッタ電極抵抗成分Ｒ９の影響を受けない。
　したがって、ＩＧＢＴチップ３１内のＩＧＢＴにおける本来のゲート，エミッタ間電圧の電圧値を制御電圧値ＶＧ０とすると、ゲート電圧ＶGE1及びゲート電圧ＶGE3は共に制御電圧値ＶＧ０に等しくなる。
　このため、半導体装置５９Ｂにおいて、コレクタ電流Ｉc2の増加に対してコレクタ電流Ｉc1及びセンス電流Ｉsは影響を受けない。
　すなわち、半導体装置５９Ｂは、センス電流Ｉsによってコレクタ電流Ｉc1を正確に検出することができるが、センス電流Ｉsによってコレクタ電流Ｉc2を正確に検出することはできない検出特性を有している。
　したがって、半導体装置５９Ｂにおいて、ＩＧＢＴの主電流（＝Ｉc1＋Ｉc2）が増加した場合、主電流におけるコレクタ電流Ｉc2の電流比率が増加する分、センス電流Ｉsによる主電流の検出感度は相対的に低下してしまう。
　一方、実施の形態４の半導体装置５４は、半導体装置５１と同様、エミッタ電極抵抗成分Ｒ１の影響を受け、ＩＧＢＴ６１のコレクタ電流Ｉc1が減少する傾向を有する。
　一方、半導体装置５４は、半導体装置５１と同様、ＩＧＢＴ６２のゲート電圧ＶGE2はエミッタ電極抵抗成分Ｒ１の影響を受けない。
　さらに、ＩＧＢＴ６３のゲート電圧ＶGE3もエミッタ電極抵抗成分Ｒ１の影響を受けない。なぜなら、電流検出出力パッド１５の下方が電流検出素子形成領域２７であり、電流検出出力パッド１５は比較的小さく形成することができるため、電流検出用ＩＧＢＴの動作時におけるゲート電圧ＶGE3は、電流検出出力パッド１５の抵抗成分の影響をほとんど受けないからである。
　したがって、ＩＧＢＴチップ１Ｄ内のＩＧＢＴにおける本来のゲート，エミッタ間電圧の電圧値を制御電圧値ＶＧ０とすると、ゲート電圧ＶGE2及びゲート電圧ＶGE3は共に制御電圧値ＶＧ０に等しくなる。
　このため、実施の形態４の半導体装置５４において、コレクタ電流Ｉc1の減少に対してコレクタ電流Ｉc2及びセンス電流Ｉsは影響を受けない。
　半導体装置５４は、センス電流Ｉsによってコレクタ電流Ｉc2を正確に検出することができるが、センス電流Ｉsによってコレクタ電流Ｉc1を正確に検出することはできない検出特性を有している。
　したがって、実施の形態４の半導体装置５４において、ＩＧＢＴの主電流（＝Ｉc1＋Ｉc2）が増加した場合、主電流におけるコレクタ電流Ｉc1の電流比率が減少し、コレクタ電流Ｉc2の電流比率が増加する分、センス電流Ｉsによる主電流の検出感度は相対的に高くなる。
　実施の形態４の半導体装置５４は、ＩＧＢＴのエミッタ電極３に主電流が流れる際、ゲート電圧ＶGE1がゲート電圧ＶGE2より低くなり、表面電極遠隔領域を流れるコレクタ電流Ｉc1の電流量が低下する。
　一方、ゲート電圧ＶGE1及びゲート電圧ＶGE3は、エミッタ電極抵抗成分Ｒ１の影響を受けないため、コレクタ電流Ｉc1が減少しても、コレクタ電流Ｉc2及びセンス電流Ｉsは減少しない。
　その結果、ＩＧＢＴチップ１Ｄ内のＩＧＢＴに流れる主電流のうち、表面電極遠隔領域を流れるコレクタ電流Ｉc1の電流量が低下して、主電流におけるコレクタ電流Ｉc2の比率が増加する分、電流検出用ＩＧＢＴを流れるセンス電流Ｉsに基づく主電流の検出感度の向上を図ることができる。
　上述した実施の形態４の効果に関し、ＩＧＢＴは「スイッチング素子」に対応し、エミッタ電極３は「表面電極」に対応する。また、ＩＧＢＴチップ１Ｄ内の本来のＩＧＢＴをＩＧＢＴ６１及び６２に分類した場合、ゲート電圧ＶGE1はＩＧＢＴ６１用の「制御電圧」に対応し、ゲート電圧ＶGE2はＩＧＢＴ６２用の「制御電圧」に対応する。さらに、電流検出出力パッド１５は「電流検出用パッド」に対応し、ゲート電圧ＶGE3はＩＧＢＴ６３用の「制御電圧」に対応する。
　なお、実施の形態４の半導体装置５４として、実施の形態５１を基本として、電流検出出力パッド１５及び電流検出素子形成領域２７等を追加する構造を示した。この構造に限定されず、半導体装置５２または半導体装置５３を基本として、電流検出出力パッド１５及び電流検出素子形成領域２７等を追加する構造を変形例として採用しても良い。実施の形態４の変形例においても、実施の形態４の固有の効果を同様に発揮することができる。
　＜その他＞
　実施の形態１～実施の形態４の半導体装置５１～５４では、スイッチング素子としてＩＧＢＴを用いている。スイッチング素子としてＩＧＢＴを用いることにより、以下の効果を奏する。以下、実施の形態１の半導体装置５１を代表して説明する。
　半導体装置５１のＩＧＢＴチップ１内に設けられるＩＧＢＴはＰＮ接合を持ち、通電時は常に立ち上がり電圧(１ＶＦ≒０.７Ｖ)分の損失が生じている。ここで、「ＶＦ」はダイオードの順方向電圧を意味し、１ＶＦ分の損失は、エミッタ電極３，コレクタ電極４間で発生している。
　このため、表面電極であるエミッタ電極３の微小なエミッタ電極抵抗成分Ｒ１による損失が生じたとしても、もともとの立ち上がり電圧による上述した１ＶＦ分の損失の方が支配的となる。したがって、半導体装置５１において、エミッタ電極抵抗成分Ｒ１を大きく設計しても、損失増を許容しやすく、装置の信頼性をより高めることができる。
　このように、ＩＧＢＴチップ１内に設けるスイッチング素子としてＩＧＢＴを用いた場合、ＩＧＢＴはエミッタ電極３のエミッタ電極抵抗成分Ｒ１による損失によって、通電時における立ち上がり電圧が影響を受けにくい特性を有するため、信頼性の高い半導体装置５１を得ることができる。
　なお、スイッチング素子としてＩＧＢＴ以外にＭＯＳＦＥＴ等の他の半導体素子を用いても良い。ＭＯＳＦＥＴとしての構成材料としては、例えば、珪素（Ｓｉ）または炭化珪素（ＳｉＣ）が考えられる。この場合でも、実施の形態１～実施の形態４で示した効果を発揮することできる。
　また、ＩＧＢＴで代表されるスイッチング素子は、珪素（Ｓｉ）によって形成されるのが一般的であるが、変形例として、スイッチング素子を、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって構成することが考えられる。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料またはダイヤモンドがある。
　以下、ワイドバンドギャップ半導体によって構成されたスイッチング素子を有する半導体装置として、実施の形態１の半導体装置５１の変形例を代表させて説明する。
　半導体装置５１の変形例では、ワイドバンドギャップ半導体によってＩＧＢＴが構成されている。このＩＧＢＴは、耐電圧性が高く、許容電流密度も高いため、ＩＧＢＴの小型化を図ることができる。したがって、半導体装置５１の変形例は、小型化されたＩＧＢＴをＩＧＢＴチップ１内に設けることにより、半導体モジュールとしての装置の小型化を図ることができる効果を奏する。
　また、ワイドギャップ半導体は、耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能となるため、半導体装置５１の変形例は、半導体モジュールとして、より一層の小型化を図ることができる。
　このように、半導体装置５１の変形例におけるＩＧＢＴは、ワイドギャップ半導体により構成されている。上述したように、ワイドバンドギャップ半導体は、耐電圧性及び許容電力密度が高く、耐熱性も高い特性を有するため、半導体装置５１の変形例は、装置小型化を図ることができる。
　さらに、ワイドギャップ半導体は、電力損失が低いため、ＩＧＢＴ子の高効率化が図れ、ひいてはＩＧＢＴを有する半導体モジュールの高効率化ができる。上記のような高耐熱、低損失という特性からエミッタ電極３のエミッタ電極抵抗成分Ｒ１よる損失悪化増を許容しやすい。
　このように、半導体装置５１の変形例は、上述した様々な効果を発揮することができる。なお、上述した効果におけるＩＧＢＴは「スイッチング素子」に対応し、ＩＧＢＴチップ１は「半導体チップ」に対応し、エミッタ電極３は「表面電極」に対応する。
　なお、ＩＧＢＴチップ１，１Ｂ～１Ｄ内に設けたＩＧＢＴに代表されるスイッチング素子は、プレーナ型であっても、トレンチ型であっても適用可能であることは勿論である。
　また、本開示の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
　１，１Ｂ～１Ｄ　ＩＧＢＴチップ、２　制御端子、３　エミッタ電極、４　コレクタ電極、５，６　主電流配線、７，７Ｂ　制御ワイヤ、８　ゲートパッド、９　エミッタセンスパッド、１０　エミッタセンス配線、１１　主電流配線接続領域、１２　絶縁膜、１３　チップ上接合材、１４　主電流ワイヤ、１５　電流検出出力パッド、２０，２０Ｃ，２０Ｄ　無効領域、２７　電流検出素子形成領域。

Claims (8)

  1. 　内部にスイッチング素子を有する半導体チップと、
    　前記半導体チップの表面上に設けられ、前記スイッチング素子の動作時に主電流が流れる表面電極とを備え、前記スイッチング素子は制御電極を有し、前記表面電極の電位を基準電位とした制御電圧を前記制御電極に印加することにより前記スイッチング素子は動作制御され、
    　前記表面電極上に設けられる絶縁膜をさらに備え、前記絶縁膜は開口領域を有し、前記表面電極において前記開口領域内の領域が配線接続領域となり、
    　下面を有し、下面と前記配線接続領域の表面とが接触することにより、前記表面電極に電気的に接続されるチップ用接合材と、
    　前記半導体チップの表面上に前記表面電極と独立して設けられるセンスパッドと、
    　前記半導体チップの表面上に設けられ、前記表面電極と前記センスパッドとを電気的に接続するセンス配線とをさらに備え、
    　前記センスパッドの電位が前記スイッチング素子の制御用基準電位となり、
    　前記チップ用接合材の下面は平面視して前記配線接続領域の表面形状と合致する形状を有し、
    　前記センス配線は前記配線接続領域に接続され、
    　前記半導体チップは、前記センスパッド及び前記センス配線の下方の領域において、前記スイッチング素子が機能しない無効領域を有する、
    半導体装置。
  2. 　内部にスイッチング素子を有する半導体チップと、
    　前記半導体チップの表面上に設けられ、前記スイッチング素子の動作時に主電流が流れる表面電極とを備え、前記スイッチング素子は制御電極を有し、前記表面電極の電位を基準電位とした制御電圧を前記制御電極に印加することにより、前記スイッチング素子は動作制御され、
    　前記表面電極の表面上のチップ用接続点で接触することにより、前記表面電極と電気的に接続されるチップ用ワイヤと、
    　前記表面電極のセンス用接続点で接触することにより、前記表面電極と電気的に接続されるセンス用接続部材と、
    　前記センス用接続点の電位が前記スイッチング素子の制御用基準電位となり、前記表面電極において前記チップ用接続点を含む領域が配線接続領域として規定され、前記表面電極において前記配線接続領域から最も離れた位置が電極遠隔位置として規定され、
    　前記センス用接続点は、前記チップ用接続点及び前記電極遠隔位置のうち、前記チップ用接続点に近い位置に設けられる接続点配置条件を満足する、
    半導体装置。
  3. 　請求項２記載の半導体装置であって、
    　前記センス用接続部材はセンス用ワイヤを含み、
    　前記センス用接続点は、前記表面電極の表面に存在する、
    半導体装置。
  4. 　請求項２記載の半導体装置であって、
    　前記センス用接続部材は
    　前記半導体チップの表面上に前記表面電極と独立して設けられるセンスパッドと、
    　前記半導体チップの表面上に設けられ、前記表面電極と前記センスパッドとを電気的に接続するセンス配線とを含み、
    　前記センス用接続点は、前記配線接続領域の側面に存在し、
    　前記センス配線は前記センス用接続点で前記表面電極と接触することにより、前記表面電極と電気的に接続され、
    　前記半導体チップは、前記センスパッド及び前記センス配線の下方の領域において、前記スイッチング素子が機能しない無効領域を有する、
    半導体装置。
  5. 　請求項２から請求項４のうち、いずれか１項に記載の半導体装置であって、
    　前記チップ用ワイヤは複数のチップ用ワイヤを含み、
    　前記センス用接続点は、前記複数のチップ用ワイヤのうち少なくとも一つのチップ用ワイヤとの関係において、前記接続点配置条件を満足する、
    半導体装置。
  6. 　請求項１から請求項５のうち、いずれか１項に記載の半導体装置であって、
    　前記半導体チップは、前記スイッチング素子と独立して設けられ、前記スイッチング素子と等価なスイッチング動作を行う電流検出素子をさらに有し、前記電流検出素子は前記半導体チップの電流検出素子形成領域内に設けられ、
    　前記半導体装置は、
    　前記半導体チップの前記電流検出素子形成領域上に、前記表面電極と独立して設けられ、前記電流検出素子の動作時に検出電流が流れる電流検出用パッドをさらに備える、
    半導体装置。
  7. 　請求項１から請求項６のうち、いずれか１項に記載の半導体装置であって、
    　前記スイッチング素子はＩＧＢＴである、
    半導体装置。
  8. 　請求項１から請求項７のうち、いずれか１項に記載の半導体装置であって、
    　前記スイッチング素子はワイドバンドギャップ半導体により構成される、
    半導体装置。
PCT/JP2020/020031 2020-05-21 2020-05-21 半導体装置 Ceased WO2021234883A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US17/906,783 US12477762B2 (en) 2020-05-21 2020-05-21 Semiconductor device
PCT/JP2020/020031 WO2021234883A1 (ja) 2020-05-21 2020-05-21 半導体装置
JP2022524780A JP7353482B2 (ja) 2020-05-21 2020-05-21 半導体装置
DE112020007221.5T DE112020007221T5 (de) 2020-05-21 2020-05-21 Halbleitervorrichtung
CN202080101008.0A CN115668508B (zh) 2020-05-21 2020-05-21 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/020031 WO2021234883A1 (ja) 2020-05-21 2020-05-21 半導体装置

Publications (1)

Publication Number Publication Date
WO2021234883A1 true WO2021234883A1 (ja) 2021-11-25

Family

ID=78708263

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/020031 Ceased WO2021234883A1 (ja) 2020-05-21 2020-05-21 半導体装置

Country Status (5)

Country Link
US (1) US12477762B2 (ja)
JP (1) JP7353482B2 (ja)
CN (1) CN115668508B (ja)
DE (1) DE112020007221T5 (ja)
WO (1) WO2021234883A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024013857A1 (ja) * 2022-07-12 2024-01-18 三菱電機株式会社 半導体装置および電力変換装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7685925B2 (ja) * 2021-10-12 2025-05-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164858A (ja) * 1998-11-25 2000-06-16 Denso Corp 半導体装置
JP2010263032A (ja) * 2009-05-01 2010-11-18 Mitsubishi Electric Corp 半導体装置
WO2018211735A1 (ja) * 2017-05-19 2018-11-22 三菱電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5706251B2 (ja) * 2011-06-30 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5755533B2 (ja) 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
WO2014045435A1 (ja) * 2012-09-24 2014-03-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
WO2015125281A1 (ja) * 2014-02-21 2015-08-27 株式会社日立製作所 パワーモジュール、電力変換装置、および鉄道車両
US9691759B2 (en) * 2015-10-01 2017-06-27 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device including semiconductor substrate, silicon carbide semiconductor layer, unit cells, source, and gate
CN106601710B (zh) * 2015-10-19 2021-01-29 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6746978B2 (ja) * 2016-03-15 2020-08-26 富士電機株式会社 半導体装置
JP6726112B2 (ja) * 2017-01-19 2020-07-22 株式会社 日立パワーデバイス 半導体装置および電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164858A (ja) * 1998-11-25 2000-06-16 Denso Corp 半導体装置
JP2010263032A (ja) * 2009-05-01 2010-11-18 Mitsubishi Electric Corp 半導体装置
WO2018211735A1 (ja) * 2017-05-19 2018-11-22 三菱電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024013857A1 (ja) * 2022-07-12 2024-01-18 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
US12477762B2 (en) 2025-11-18
JP7353482B2 (ja) 2023-09-29
CN115668508A (zh) 2023-01-31
CN115668508B (zh) 2025-07-08
DE112020007221T5 (de) 2023-03-09
JPWO2021234883A1 (ja) 2021-11-25
US20230155012A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
US12316309B2 (en) Semiconductor device
JP5676771B2 (ja) 半導体装置
JP6685414B2 (ja) 電力用半導体モジュール及び電力用半導体装置
CN109168321B (zh) 半导体模块
US8970020B2 (en) Semiconductor device
JP7481343B2 (ja) 半導体装置
CN110622320B (zh) 半导体装置
WO2017199723A1 (ja) 半導体装置
TWI640072B (zh) 具有單列直插式引線的成型電源模組
CN110600457B (zh) 半导体装置
WO2022059251A1 (ja) 半導体装置
JP5824135B2 (ja) 半導体装置
JP7353482B2 (ja) 半導体装置
US11270970B2 (en) Semiconductor device
WO2018159018A1 (ja) 半導体装置
CN113035818B (zh) 电子电路、半导体模块以及半导体装置
CN111863743B (zh) 半导体装置
JP2021180260A (ja) 半導体装置
JP2021141235A (ja) 半導体装置
TW202447963A (zh) 對四象限三族氮化物開關的配置
JP2024013924A (ja) 半導体モジュール
WO2021215103A1 (ja) 電子回路、半導体モジュール
US20250105067A1 (en) Semiconductor device
JP2005268496A (ja) 半導体装置
JP7625136B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20936238

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022524780

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20936238

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 202080101008.0

Country of ref document: CN

WWG Wipo information: grant in national office

Ref document number: 17906783

Country of ref document: US