WO2021186497A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2021186497A1
WO2021186497A1 PCT/JP2020/011431 JP2020011431W WO2021186497A1 WO 2021186497 A1 WO2021186497 A1 WO 2021186497A1 JP 2020011431 W JP2020011431 W JP 2020011431W WO 2021186497 A1 WO2021186497 A1 WO 2021186497A1
Authority
WO
WIPO (PCT)
Prior art keywords
clad layer
conductive clad
insulating resin
resin film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/011431
Other languages
English (en)
French (fr)
Inventor
寛士 北川
一誠 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to CN202080089383.8A priority Critical patent/CN115210976B/zh
Priority to JP2020544303A priority patent/JP6809655B1/ja
Priority to PCT/JP2020/011431 priority patent/WO2021186497A1/ja
Priority to US17/756,249 priority patent/US12348006B2/en
Publication of WO2021186497A1 publication Critical patent/WO2021186497A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/017—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells
    • G02F1/01708—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells in an optical wavequide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference
    • G02F1/212—Mach-Zehnder type
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference
    • G02F1/225—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference in an optical waveguide structure
    • G02F1/2257—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference in an optical waveguide structure the optical waveguides being made of semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2213—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on polyimide or resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/06—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide
    • G02F2201/063—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide ridge; rib; strip loaded
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/101—Ga×As and alloy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/102—In×P and alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors

Definitions

  • This disclosure relates to a semiconductor device and a method for manufacturing the semiconductor device.
  • a surface mount type semiconductor laser is used to reduce the parasitic capacitance of the electrodes.
  • a surface mount type semiconductor laser two electrodes are formed on the same surface side. That is, the two electrodes do not face each other. Therefore, the parasitic capacitance of the electrode can be reduced.
  • the electrode to be pulled out from the lower side is pulled out to the upper side along the opening dug from the upper surface.
  • a current flows perpendicularly to the substrate in the light emitting portion, so in a surface mount type semiconductor laser, the lower electrode needs to be drawn from a place close to the substrate to the top.
  • the electrodes connected at the bottom of the opening are pulled out to the top.
  • the electrode is likely to peel off or break.
  • the electrode has a bend that bends while being pulled out from the bottom of the opening to the top. If the angle of the side surface of the opening is steep, the angle of bending is also steep. If this angle is steep, the electrodes are likely to come off or break.
  • a surface mount type semiconductor laser in which the angle of the side surface of the opening is not steep is disclosed (see, for example, Patent Document 1).
  • high resistance semiconductor embedded layers are arranged on the left and right sides of the mesa including the light emitting portion.
  • An opening is provided in this high resistance semiconductor embedded layer to draw out an electrode.
  • the side surface of the high resistance semiconductor embedded layer in contact with the opening is formed at an angle of about 70 ° by utilizing the characteristics of the MOVPE method.
  • the above-mentioned semiconductor laser may not have a sufficient effect of reducing parasitic capacitance. Since such a semiconductor laser embeds a high-resistance semiconductor embedded layer having a relatively high dielectric constant on both sides of the mesa, there is a possibility that the parasitic capacitance of the electrode cannot be sufficiently reduced.
  • the present disclosure has been made to solve the above-mentioned problems, and an object thereof is to obtain a semiconductor device and a method for manufacturing the same, which suppresses the parasitic capacitance of the electrode and is less likely to cause peeling and disconnection of the electrode.
  • the semiconductor device is formed on a semiconductor substrate and a semiconductor substrate, and the lowermost layer is composed of a first conductive clad layer and the uppermost layer is composed of a second conductive clad layer, which is a second conductive clad layer.
  • the insulating resin film embedded in one of the above grooves is formed with a first opening in which the first conductive clad layer is exposed on the bottom surface, and is connected to the first conductive clad layer on the bottom surface.
  • An electrode is formed along the first side surface of the insulating resin film in contact with the first opening, and the first side surface has an inclination in the forward taper direction.
  • the method for manufacturing a semiconductor device includes a step of forming a first conductive clad layer, an active layer and a second conductive clad layer on a semiconductor substrate in order, and from the upper surface of the second conductive clad layer. Two or more grooves are formed by etching halfway through the first conductive clad layer, and a ridge composed of the first conductive clad layer, the active layer, and the second conductive clad layer from the side closest to the semiconductor substrate.
  • the second opening is formed by forming an insulating film on the second conductive clad layer and etching the insulating film on the insulating resin film embedded in one of two or more grooves.
  • an insulating resin film is embedded in the grooves on both sides of the mesa, and the electrode is pulled out from the opening opened in the insulating resin film. Further, the side surface of the insulating resin film in contact with the opening has an inclination in the forward taper direction. Therefore, it is possible to obtain a semiconductor device in which the parasitic capacitance of the electrode is suppressed and the electrode is less likely to be peeled off or broken.
  • FIG. 1 It is sectional drawing which shows the semiconductor device which concerns on Embodiment 1.
  • FIG. 2 is sectional drawing for demonstrating the manufacturing method of the semiconductor device which concerns on Embodiment 1.
  • FIG. It is sectional drawing for demonstrating the manufacturing method of the semiconductor device which concerns on Embodiment 1.
  • FIG. It is sectional drawing for demonstrating the manufacturing method of the semiconductor device which concerns on Embodiment 1.
  • FIG. It is an SEM photograph which shows the experimental result of etching of the insulating film which concerns on Embodiment 1.
  • FIG. It It is a graph which shows the experimental result of the etching rate and the selection ratio which concerns on Embodiment 1.
  • FIG. It is an SEM photograph which shows the experimental result of etching of the insulating resin film which concerns on Embodiment 1.
  • FIG. It is a figure for demonstrating the inclination angle by etching of the insulating film and the insulating resin film which concerns on Embodiment 1.
  • FIG. It is sectional drawing which shows the modification of the semiconductor device which concerns on Embodiment 1.
  • FIG. It is sectional drawing which shows another modification of the semiconductor device which concerns on Embodiment 1.
  • FIG. It is sectional drawing which shows the semiconductor device which concerns on Embodiment 2.
  • Embodiment 1 The configuration of the semiconductor device according to the first embodiment will be described.
  • the semiconductor device according to the first embodiment is the semiconductor laser 10 shown in FIG.
  • FIG. 1 is a cross-sectional view of the semiconductor laser 10 including a plane perpendicular to the resonator direction.
  • the semiconductor laser 10 includes a semiconductor substrate 12.
  • the semiconductor substrate 12 is a semi-insulating substrate made of, for example, InP.
  • the first conductive clad layer 14 is formed on the semiconductor substrate 12.
  • the first conductive clad layer 14 is made of, for example, an n-type InP.
  • the portion of the first conductive clad layer 14 connected to the electrode 46 may have a high impurity concentration in order to reduce the electrical resistance.
  • a ridge waveguide 26 composed of a first conductive clad layer 14, an active layer 16, and a second conductive clad layer 18 is formed in this order from the bottom.
  • the active layer 16 includes, for example, a multiple quantum well structure composed of i-type AlGaInAs.
  • the i-type is a semiconductor that has not been intentionally doped.
  • the second conductive clad layer 18 is made of, for example, p-type InP.
  • the current block layer 20 is embedded on the left and right sides of the ridge waveguide 26.
  • the current block layer 20 is made of, for example, Fe-InP (Fe-doped InP).
  • a second conductive clad layer 18 is further formed on the ridge waveguide 26 and the current block layer 20.
  • a mesa 24 composed of a first conductive clad layer 14, a ridge waveguide 26, a current block layer 20, and a second conductive clad layer 18 is formed.
  • the mesa 24 has, for example, a width of 4.0 ⁇ m to 10.0 ⁇ m and a height of 6.0 ⁇ m to 8.0 ⁇ m.
  • a groove 54 is formed in the laminate 22 in which the lowermost layer is the first conductive clad layer 14 and the uppermost layer is the second conductive clad layer 18.
  • the position of the groove 54 is shown in FIG. 2 (e), which shows the manufacturing process.
  • Grooves 54 are dug on both sides of the mesa 24.
  • the groove 54 is dug from the upper surface of the second conductive clad layer 18 to the middle of the first conductive clad layer 14.
  • the insulating resin film 30 is embedded in the groove 54.
  • the insulating resin film 30 is made of a BCB (benzocyclobutene) resin, a polyimide resin, or the like having a low dielectric constant and excellent embedding flatness.
  • a first opening 32 is opened on one of the insulating resin films 30 on both sides of the mesa 24.
  • the first conductive clad layer is exposed on the bottom surface 36 of the first opening 32.
  • the side surface (first side surface 34) of the insulating resin film 30 in contact with the first opening 32 has an inclination in the forward taper direction in which the insulating resin film spreads as it approaches the semiconductor substrate 12.
  • the angle ⁇ formed by the first side surface 34 and the lower surface of the insulating resin film 30 is 20 ° or more and 60 ° or less.
  • An insulating film 38 is formed on the insulating resin film 30 and the second conductive clad layer 18.
  • a second opening 40 is formed in the insulating film 38 so as to be connected to the first opening 32.
  • a dashed line is drawn in FIG. 1 to indicate the position of the second opening 40.
  • the side surface (second side surface 42) of the insulating film 38 in contact with the second opening 40, that is, the second side surface 42 of the insulating film 38 connected to the first side surface 34 has an inclination in the forward taper direction.
  • the insulating film 38 is made of, for example, a silicon oxide film.
  • the bottom surface 36 is connected to the first conductive clad layer 14, and an electrode 46 drawn out onto the insulating film 38 is formed along the first side surface 34 and the second side surface 42.
  • the electrode 46 has, for example, a laminated structure of Ti / Pt / Au.
  • An electrode 48 connected to the second conductive clad layer 18 is formed through a third opening 44 opened in the insulating film 38 above the mesa 24.
  • the electrode 48 has, for example, a laminated structure of Ti / Pt / Au.
  • the first conductive clad layer 14, the active layer 16, and the second conductive clad layer 18 are sequentially formed on the semiconductor substrate 12. These are formed by epitaxial growth.
  • the ridge waveguide 26 is formed.
  • a mask 50 having a stripe pattern made of a silicon oxide film is formed.
  • dry etching is performed using the mask 50 as an etching mask.
  • the first conductive clad layer 14 is etched halfway.
  • the current block layers 20 are embedded on the left and right sides of the ridge waveguide 26.
  • mask 50 is used for selective epitaxial growth.
  • the current block layer 20 is embedded up to the upper surface of the ridge waveguide 26.
  • the second conductive clad layer 18 is further grown on the ridge waveguide 26 and the current block layer 20.
  • the mask 50 is removed with hydrofluoric acid such as buffered hydrofluoric acid, and then epitaxially grown.
  • two grooves 54 are formed to form a mesa 24.
  • two grooves 54 are formed by dry etching from the upper surface of the second conductive clad layer 18 to the middle of the first conductive clad layer 14 using the mask 52. As a result, the two grooves 54 form a mesa 24 arranged on both sides.
  • the mask 52 is removed from the state of FIG. 2 (e) to form the insulating resin film 30 on the entire surface.
  • an adhesion strengthening agent is applied, and then a non-photosensitive BCB resin, which is an insulating resin, is applied thereto by a spin coating method to form a film, and then a thermosetting treatment is performed. Since the insulating resin shrinks and deforms due to the polymerization reaction during the thermosetting treatment, the film thickness is designed in advance by considering the amount of shrinkage.
  • the insulating resin it is preferable to use a non-photosensitive BCB resin having a low dielectric constant (for example, a relative permittivity of 2.50 to 2.65) and a small amount of shrinkage during the heat curing treatment.
  • the film thickness of the insulating resin film can be obtained, for example, from 1.0 ⁇ m to 26.0 ⁇ m by adjusting the viscosity and the main rotation speed at the time of spin coating.
  • thermosetting can be performed by heating in a baking oven, for example, at 250 ° C to 350 ° C, but since it is easily affected by oxidation when the temperature rises, an inactivating gas such as nitrogen or argon is used to keep the oxygen concentration below 100 ppm, for example. It is necessary to perform heat treatment in the atmosphere. Since it is necessary to form an electrode on the mesa 24 later, the thickness of the insulating resin film 30 on the mesa 24 is preferably 1.0 ⁇ m or less.
  • the insulating resin film 30 that embeds the two grooves 54 on both sides of the mesa 24 is formed by exposing the top of the mesa 24 by etching back the insulating resin film 30.
  • the etchback is a mixed gas of, for example, an oxygen gas and a fluorocarbon gas such as CF 4 , CHF 3 , C 2 F 6 , C 3 F 8 , C 4 F 8. Plasma etching can be applied.
  • the insulating film 38 is formed on the insulating resin film 30 and the second conductive clad layer 18.
  • the insulating film 38 is formed by, for example, a CVD (Chemical Vapor Deposition) method.
  • the photoresist 56 is formed.
  • the photoresist 56 is formed, for example, by using a spin coating method or the like.
  • a general i-line positive resist or negative resist for stepper exposure can be used.
  • an aperture pattern 58 is formed on the photoresist 56 on the insulating resin film 30 embedded in one of the two grooves 54 by using a photolithography method. do.
  • a second opening 40 is formed in the insulating film 38 under the opening pattern 58.
  • a wet etching treatment containing a chemical solution of hydrofluoric acid is performed.
  • the second side surface 42 of the insulating film 38 in contact with the second opening 40 can be inclined in the forward taper direction. This is because the insulating film 38 is isotropically etched.
  • the photoresist 56 is removed.
  • a stripping solution, oxygen ashing, or the like is used for removing the photoresist 56.
  • the removal of the photoresist 56 can be continuously performed in the same chamber as the etching of the insulating resin film 30 performed in the next step, and the step can be simplified.
  • the first opening 32 is formed by etching the insulating resin film 30 under the second opening 40 so that the first conductive clad layer 14 is exposed.
  • the first side surface 34 of the insulating resin film 30 formed and in contact with the first opening 32 is provided with an inclination in the forward taper direction.
  • Etching is performed using the insulating film 38 as a hard mask.
  • etching for example, plasma etching using fluorocarbon gas and oxygen gas can be used.
  • the mixing ratio of the fluorocarbon gas and the oxygen gas is adjusted to select the ratio (R BCB / R SiO ) of the etching rate (RBCB ) of the insulating resin film 30 and the etching rate (R SiO) of the insulating film 38. (Called the ratio) can be adjusted.
  • a mixed gas of C 3 F 8 gas and oxygen gas for example, the mixing ratio of the oxygen gas was adjusted to about 4 to select ratios by 57% by performing the etching of the insulating resin film 30.
  • the inclination of the insulating film 38 can be transferred to the insulating resin film 30.
  • the insulating film 38 recedes due to etching, and the film thickness becomes thin.
  • a third opening 44 is formed in the insulating film 38 on the mesa 24.
  • a photolithography method and, for example, reactive ion etching containing a fluorine-based gas are performed again.
  • the electrode 46 and the electrode 48 on the mesa are formed to obtain the semiconductor laser 10 shown in FIG.
  • an aperture pattern is first formed by a photolithography method using an image reversal resist, a lift-off resist, or the like.
  • an electrode having a laminated structure of Ti / Pt / Au is laminated on the entire surface of the wafer by a vapor deposition or sputtering method, and then lifted off.
  • an electrode can be formed in the portion where the resist is opened.
  • the electrode 46 formed at this time is pulled out onto the insulating film 38 along the first side surface 34 and the second side surface 42 having an inclination in the forward taper direction.
  • the second side surface 42 of the insulating film 38 had an inclination in the forward taper direction.
  • an insulating resin film 30 made of BCB and an insulating film 38 made of a silicon oxide film were prepared on a semiconductor substrate 12 made of semi-insulating InP.
  • a photoresist was formed on the insulating film 38, and an opening pattern was further provided on the photoresist.
  • the insulating film 38 was wet-etched with hydrofluoric acid.
  • the angle ⁇ formed by the second side surface 42 of the insulating film 38 and the upper surface of the insulating resin film 30 is 20 ° or less.
  • the insulating resin film 30 was etched by changing the mixing ratio of oxygen gas, and the first side surface 34 of the insulating resin film 30 was observed. There are three conditions for the mixing ratio of oxygen gas: 57%, 67%, and 83%.
  • the state shown in FIG. 5 obtained in the first experiment was subjected to the same plasma etching as in the second experiment.
  • the inclination angle ⁇ of the insulating resin film 30 is about 55 °, and fluff and unevenness are not conspicuous on the first side surface 34. Do you get it. This condition is suitable for electrode formation.
  • the first side surface 34 became almost vertical as shown in FIG. 7 (c).
  • the etching selectivity is not shown in FIG. 6, but is expected to be high.
  • the first side surface 34 cannot be uneven, but becomes substantially vertical. That is, the inclination in the forward taper direction cannot be obtained.
  • the selection ratio may be around 4, and specifically 3 to 5 is desirable. If the selection ratio is made smaller, there is an advantage that unevenness is less likely to occur. However, there are some disadvantages such as the need to make the insulating film 38 thicker. In consideration of this, the selection ratio is preferably 3 to 5.
  • the inclination angle ⁇ of the first side surface of the insulating resin film and the inclination angle ⁇ of the second side surface of the insulating film have a relationship of 3 ⁇ tan ⁇ / tan ⁇ ⁇ 5. This relationship will be described with reference to FIG. 8, which schematically shows the state of etching for forming the first opening 32.
  • Both the insulating film 38 and the insulating resin film 30 are scraped by etching.
  • the etching rate of the insulating resin film 30 is R BCB
  • the etching rate of the insulating film 38 is R SiO .
  • the insulating resin film 30 is embedded in the grooves 54 on both sides of the mesa 24, and the electrode 46 connected to the first conductive clad layer 14 is pulled out from the surface side.
  • a semiconductor device with suppressed parasitic capacitance can be obtained. Since the insulating resin film generally has a lower dielectric constant than the insulating film such as a semiconductor material, a silicon oxide film or a silicon nitride film, the insulating resin film is formed on both sides of the mesa 24 to form an insulating resin film on the electrode. Parasitic capacitance is suppressed. Further, the parasitic capacitance can be reduced by adopting a surface mount type in which the electrode 46 is pulled out to the surface side.
  • the electrode 46 is formed from the bottom surface 36 of the first opening 32 to the insulating film 38.
  • the bending angle during pulling out to the top becomes an obtuse angle, and peeling and disconnection of the electrode 46 can be prevented.
  • the inclination angles ( ⁇ and ⁇ ) of the first side surface 34 and the second side surface 42 have small variations. Since the second side surface 42 is formed by isotropically wet-etching the insulating film 38, the variation in the inclination angle is small. Since the inclination of the second side surface 42 is transferred to the first side surface 34 according to the etching selectivity of the insulating resin film 30 and the insulating film 38, the variation in the inclination angle is small. Therefore, since the inclination angle is not accidentally steep, it is possible to prevent the electrode 46 from peeling off and disconnecting.
  • the insulating film 38 may be removed as shown in FIG. Removal of the insulating film is performed before forming the electrode 46 and the mesa electrode 48. In this figure, the electrode 46 is pulled out on the insulating resin film 30. By removing the insulating film 38, it may be possible to prevent deterioration of the adhesion of the electrodes and the like. Since the insulating film 38 may remain as a reaction product in the upper layer depending on the etching conditions, if it is not removed, it may cause deterioration of adhesion when forming an electrode or the like later. If you remove this, you don't have to worry about it.
  • two grooves 54 are formed on both sides of the mesa 24, but there may be three or more grooves 54. That is, two or more grooves 54 are formed in the laminated body 22. And two of the two or more grooves 54 are on both sides of the mesa 24.
  • FIG. 10 shows a case where there are three grooves. In this figure, the electrodes 46 are provided in grooves 32 located away from both sides of the mesa 24.
  • the first conductive type and the second conductive type are either the p-type or the n-type of the semiconductor, and have different conductive types from each other.
  • the first conductive type is p type
  • the second conductive type is n type
  • the first conductive type is n type
  • the second conductive type is p type.
  • Embodiment 2 The semiconductor device according to the second embodiment will be described.
  • the semiconductor device is a semiconductor laser, whereas in the second embodiment, it is a Mach-Zehnder type phase modulator.
  • the difference from the first embodiment will be mainly described.
  • the configuration of the semiconductor device according to the second embodiment will be described.
  • the semiconductor device according to the second embodiment is the Mach-Zehnder type phase modulator 60 shown in FIG.
  • FIG. 11 is a cross-sectional view taken along the line AA in the top view of the Mach-Zehnder type phase modulator 60 shown in FIG.
  • the upper electrode 98, the insulating film 88, and the like are not shown for the sake of explanation.
  • the Mach-Zehnder type phase modulator 60 includes a semiconductor substrate 62.
  • the first conductive clad layer 64 is formed on the semiconductor substrate 62.
  • a mesa 74 composed of a first conductive clad layer 64, an active layer 66, and a second conductive clad layer 68 is formed in this order from the bottom.
  • the active layer 66 includes, for example, a multiple quantum well structure composed of i-type AlGaInAs.
  • the second conductive clad layer 68 is made of, for example, p-type InP.
  • the mesa 74 is also a ridge waveguide having a high mesa structure. That is, the mesa 74 has a ridge waveguide.
  • a groove 104 is formed in the laminate 72 in which the lowermost layer is the first conductive clad layer 64 and the uppermost layer is the second conductive clad layer 68.
  • the position of the groove 104 is shown in FIG. 14 (b), which shows the manufacturing process.
  • the intermediate layer of the laminate 72 between the first conductive clad layer 64 and the second conductive clad layer 68 is an active layer 66 in the mesa 74 and a current block layer 70 in other than the mesa 74.
  • a total of three grooves 104 are dug on both sides of the mesa 74 and at a location away from them.
  • the groove 104 is dug from the upper surface of the second conductive clad layer 68 to the middle of the first conductive clad layer 64.
  • a protective insulating film 100 is formed on the side wall of the laminated body 72.
  • the protective insulating film 100 is made of, for example, a silicon oxide film or a silicon nitride film.
  • the protective insulating film 100 has the purpose of protecting the mesa 74 from the intrusion of moisture.
  • a silicon nitride film is desirable for this purpose.
  • the protective insulating film 100 may be omitted.
  • An insulating resin film 80 is embedded in the groove 104.
  • a first opening 82 is opened in a groove located away from both sides of the mesa 74.
  • the first side surface 84 has an inclination in the forward taper direction.
  • An insulating film 88 is formed on the insulating resin film 80 and the second conductive clad layer 68.
  • a second opening 90 is formed in the insulating film 88.
  • a dashed line is drawn in FIG. 11 to indicate the position of the second opening 90.
  • the side surface of the insulating film 88 in contact with the second opening 90 (second side surface 92), that is, the second side surface 92 of the insulating film 88 connected to the first side surface 84 has an inclination in the forward taper direction.
  • An electrode 96 connected to the first conductive clad layer 64 is formed on the bottom surface 86.
  • An electrode 98 on the mesa is formed on the mesa 74.
  • the first conductive clad layer 64, the active layer 66, and the second conductive clad layer 68 are formed in this order on the semiconductor substrate 62.
  • etching is performed using the mask 102.
  • dry etching is performed from the upper surface of the second conductive clad layer 68 to the middle of the first conductive clad layer 64.
  • the current block layer 70 is embedded.
  • mask 102 is used for selective epitaxial growth.
  • the current block layer 70 is embedded up to the upper surface of the second conductive clad layer 68.
  • the second conductive clad layer 68 is further grown.
  • the mask 102 is removed with hydrofluoric acid such as buffered hydrofluoric acid, and then epitaxially grown. In this step, the laminated body 72 is formed.
  • three grooves 104 are formed to form a mesa 74.
  • three grooves 104 are formed by dry etching from the upper surface of the second conductive clad layer 68 to the middle of the first conductive clad layer 64 using the mask 103. As a result, two of the three grooves 104 form a mesa 74 arranged on both sides.
  • the silicon nitride film is etched back and protected while leaving the silicon nitride film on the side wall of the laminate 72 by dry etching.
  • the insulating film 100 is formed.
  • dry etching for example, reactive ion etching with a fluorine-based gas such as CF 4 or CHF 3 can be used.
  • CF 4 or CHF 3 fluorine-based gas
  • the same steps as in the first embodiment are performed to obtain the Mach-Zehnder type phase modulator shown in FIG. Specifically, the same steps as the steps of FIGS. 3 (a) to 4 (d) and the steps of FIGS. 4 (d) to 1 of the first embodiment are performed.
  • the first opening 32 is opened in the insulating resin film 30 formed on the side of the mesa 24, but in the second embodiment, as shown in FIG. A first opening 82 is opened in a groove 104 located away from both sides of the mesa 74.
  • the second embodiment it is possible to obtain a semiconductor device in which the parasitic capacitance of the electrode is suppressed and the electrode is less likely to be peeled off or broken.
  • the insulating film may be removed as shown in FIG. It is the same as the first embodiment that the deterioration of the adhesion of the electrodes and the like can be prevented by removing the insulating film.
  • grooves 104 may be formed on both sides of the mesa 74. That is, two or more grooves 104 are formed in the laminated body 72. And two of the two or more grooves 104 are on both sides of the mesa 74.
  • FIG. 16 shows a case where there are two grooves. In this figure, the electrode 96 is provided in one of the grooves on both sides of the mesa 74.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Element Separation (AREA)

Abstract

半導体基板（１０）の上に積層体（２２）が形成されている。積層体（２２）には２つ以上の溝（５４）が形成されている。２つ以上の溝（５４）のうちの２つが両脇に配置されたメサ（２４）が形成されている。２つ以上の溝（５４）には絶縁性樹脂膜（３０）が埋め込まれている。２つ以上の溝（５４）のうちの１つに埋め込まれた絶縁性樹脂膜（３０）に第１の開口部（３２）が形成され、底面（３６）から上に引き出された電極（４６）が形成されている。絶縁性樹脂膜（３０）の第１の側面（３４）は順テーパ方向の傾斜を持つ。

Description

半導体装置および半導体装置の製造方法
　本開示は半導体装置および半導体装置の製造方法に関するものである。
　半導体レーザなどの光半導体装置を高速動作させるためには、電極の寄生容量を低減させることが重要である。寄生容量は、２つの電極が対向するように配置されていると、大きくなってしまう。この寄生容量の増大が高速動作を妨げる。
　電極の寄生容量を低減するために、表面実装型の半導体レーザが用いられている。表面実装型の半導体レーザは２つの電極が同一面側に形成されている。すなわち２つの電極が対向していない。そのため電極の寄生容量を低減できる。
　表面実装型の半導体レーザでは、下側から引き出す電極を上面から掘られた開口部に沿って上まで引き出す。半導体レーザでは発光部において電流が基板に対して垂直に流れるため、表面実装型の半導体レーザでは、下側の電極が基板に近いところから上まで引き出される必要がある。この構造を実現するために、開口部の底で接続された電極を上まで引き出している。
　この開口部の側面の角度が急峻になると、電極の剥がれまたは断線が起こりやすくなる。電極には、開口部の底面から上まで引き出される間に折れ曲がる箇所がある。開口部の側面の角度が急峻であれば、折れ曲がりの角度も急になる。この角度が急であれば電極の剥がれまたは断線が起こりやすくなる。
　開口部の側面の角度が急峻でない表面実装型の半導体レーザが開示されている（例えば特許文献１参照）。特許文献１で開示された半導体レーザは、発光部を含むメサの左右に高抵抗半導体埋め込み層が配されている。この高抵抗半導体埋め込み層に開口部を設け、電極を引き出している。開口部に接する高抵抗半導体埋め込み層の側面は、ＭＯＶＰＥ法の特性を利用して約７０°の角度で形成されている。
特開平７－１３５３６９号公報
　上述の半導体レーザでは寄生容量低減の効果が十分でない場合がある。このような半導体レーザはメサの両脇に比較的誘電率が高い高抵抗半導体埋め込み層を埋め込むため、電極の寄生容量が十分低減できない可能性がある。
　本開示は上記の問題を解決するためになされたもので、その目的は、電極の寄生容量を抑え、電極の剥がれおよび断線が起こりにくいし半導体装置およびその製造方法を得ることである。
　この開示に係る半導体装置は、半導体基板と、半導体基板の上に形成され、最下層が第１導電型クラッド層、最上層が第２導電型クラッド層で構成され、第２導電型クラッド層の上面から第１導電型クラッド層の途中まで掘られた２つ以上の溝が形成された積層体と、半導体基板に近いほうから順に第１導電型クラッド層、活性層、第２導電型クラッド層で構成されたリッジ導波路を有し、２つ以上の溝のうちの２つが両脇に配置されたメサと、２つ以上の溝に埋め込まれた絶縁性樹脂膜と、を備え、２つ以上の溝のうちの１つに埋め込まれた絶縁性樹脂膜には第１導電型クラッド層が底面で露出する第１の開口部が形成され、底面で第１導電型クラッド層と接続され、第１の開口部と接する絶縁性樹脂膜の第１の側面に沿って絶縁性樹脂膜より上へ引き出された電極が形成され、第１の側面は順テーパ方向の傾斜を持つ。
　また、この開示に係る半導体装置の製造方法は、半導体基板の上に順に第１導電型クラッド層、活性層および第２導電型クラッド層を形成する工程と、第２導電型クラッド層の上面から第１導電型クラッド層の途中までエッチングすることで、２つ以上の溝を形成し、半導体基板に近いほうから第１導電型クラッド層、活性層および第２導電型クラッド層で構成されたリッジ導波路を有し、２つ以上の溝のうちの２つが両脇に配置されたメサを形成する工程と、２つ以上の溝を埋め込む絶縁性樹脂膜を形成する工程と、絶縁性樹脂膜および第２導電型クラッド層の上に絶縁膜を形成する工程と、２つ以上の溝のうちの１つに埋め込まれた絶縁性樹脂膜の上の絶縁膜をエッチングすることにより第２の開口部を形成し、第２の開口部と接する絶縁膜の第２の側面に順テーパ方向の傾斜を持たせる工程と、絶縁膜をマスクとし、第２の開口部の下の絶縁性樹脂膜を第１導電型クラッド層が露出するようにエッチングすることにより第１の開口部を形成し、第１の開口部と接する絶縁性樹脂膜の第１の側面に順テーパ方向の傾斜を持たせる工程と、第１の開口部の底面で第１導電型クラッド層と接続され、第１の側面に沿って絶縁性樹脂膜より上へ引き出された電極を形成する工程と、を備える。
　本開示の半導体装置および半導体装置の製造方法によれば、メサの両脇の溝に絶縁性樹脂膜を埋め込み、絶縁性樹脂膜に開けた開口部から電極を上まで引き出す。また、開口部に接する絶縁性樹脂膜の側面が順テーパ方向の傾斜を持つ。そのため、電極の寄生容量を抑え、電極の剥がれおよび断線が起こりにくい半導体装置が得られる。
実施の形態１に係る半導体装置を示す断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 実施の形態１に係る絶縁膜のエッチングの実験結果を示すＳＥＭ写真である。 実施の形態１に係るエッチングレートおよび選択比の実験結果を示すグラフである。 実施の形態１に係る絶縁性樹脂膜のエッチングの実験結果を示すＳＥＭ写真である。 実施の形態１に係る絶縁膜および絶縁性樹脂膜のエッチングによる傾斜角度を説明するための図である。 実施の形態１に係る半導体装置の変形例を示す断面図である。 実施の形態１に係る半導体装置の別の変形例を示す断面図である。 実施の形態２に係る半導体装置を示す断面図である。 実施の形態２に係る半導体装置を示す上面図である。 実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 実施の形態２に係る半導体装置の変形例を示す断面図である。 実施の形態２に係る半導体装置の別の変形例を示す断面図である。
実施の形態１．
　実施の形態１に係る半導体装置の構成を説明する。実施の形態１に係る半導体装置は図１に示した半導体レーザ１０である。図１は半導体レーザ１０の共振器方向に垂直な面を含む断面図である。
　半導体レーザ１０は半導体基板１２を備える。半導体基板１２は例えばＩｎＰから成る半絶縁性基板である。
　半導体基板１２の上には第１導電型クラッド層１４が形成されている。第１導電型クラッド層１４は例えばｎ型ＩｎＰから成る。第１導電型クラッド層１４のうち電極４６と接続される箇所は、電気抵抗を下げるために不純物濃度を高くしてもよい。
　下から順に第１導電型クラッド層１４、活性層１６および第２導電型クラッド層１８で構成されるリッジ導波路２６が形成されている。活性層１６は例えばｉ型ＡｌＧａＩｎＡｓから成る多重量子井戸構造を含む。ここでｉ型とは意図したドーピングがされていない半導体のことである。第２導電型クラッド層１８は例えばｐ型ＩｎＰから成る。
　リッジ導波路２６の左右には電流ブロック層２０が埋め込まれている。電流ブロック層２０は例えばＦｅ－ＩｎＰ（ＦｅがドープされたＩｎＰ）から成る。
　リッジ導波路２６および電流ブロック層２０の上には第２導電型クラッド層１８がさらに形成されている。
　第１導電型クラッド層１４、リッジ導波路２６、電流ブロック層２０、第２導電型クラッド層１８で構成されたメサ２４が形成されている。メサ２４は例えば幅が４．０μｍ～１０．０μｍ、高さが６．０μｍ～８．０μｍである。
　最下層が第１導電型クラッド層１４、最上層が第２導電型クラッド層１８で構成された積層体２２に溝５４が形成されている。溝５４の位置は、製造工程を示す図２（ｅ）に図示されている。溝５４はメサ２４の両脇に掘られている。溝５４は第２導電型クラッド層１８の上面から第１導電型クラッド層１４の途中まで掘られている。
　溝５４には絶縁性樹脂膜３０が埋め込まれている。絶縁性樹脂膜３０は、誘電率が低く、埋め込み平坦性に優れたＢＣＢ（ベンゾシクロブテン）樹脂またはポリイミド樹脂等から成る。
　メサ２４の両脇の絶縁性樹脂膜３０の一方には第１の開口部３２が開けられている。第１の開口部３２の底面３６は第１導電型クラッド層が露出している。第１の開口部３２と接する絶縁性樹脂膜３０の側面（第１の側面３４）は、半導体基板１２へ近づくにつれて絶縁性樹脂膜が広がる順テーパ方向の傾斜を持つ。第１の側面３４と絶縁性樹脂膜３０の下面が成す角度αは２０°以上６０°以下である。
　絶縁性樹脂膜３０および第２導電型クラッド層１８の上には絶縁膜３８が形成されている。絶縁膜３８には第１の開口部３２と連なるように第２の開口部４０が形成されている。図１には第２の開口部４０の位置を示すために破線が描かれている。第２の開口部４０に接する絶縁膜３８の側面（第２の側面４２）、すなわち第１の側面３４に連なる絶縁膜３８の第２の側面４２は、順テーパ方向の傾斜を持つ。絶縁膜３８は例えばシリコン酸化膜から成る。
　底面３６で第１導電型クラッド層１４と接続され、第１の側面３４および第２の側面４２に沿って絶縁膜３８の上へ引き出された電極４６が形成されている。電極４６は例えばＴｉ／Ｐｔ／Ａｕの積層構造から成る。
　メサ２４の上の絶縁膜３８に開けられた第３の開口部４４を通じて第２導電型クラッド層１８と接続された電極４８が形成されている。電極４８は例えばＴｉ／Ｐｔ／Ａｕの積層構造から成る。
　半導体レーザ１０の製造方法を図２～４を用いて説明する。
　まず図２（ａ）に示すように、半導体基板１２の上に第１導電型クラッド層１４、活性層１６および第２導電型クラッド層１８を順に形成する。これらはエピタキシャル成長で形成される。
　次に図２（ｂ）に示すように、リッジ導波路２６を形成する。リッジ導波路２６を形成するには、まずシリコン酸化膜から成るストライプパターンのマスク５０を形成する。そしてマスク５０をエッチングマスクとしてドライエッチングを行う。このとき第１導電型クラッド層１４の途中までエッチングする。
　次に図２（ｃ）に示すように、リッジ導波路２６の左右に電流ブロック層２０を埋め込む。電流ブロック層２０を埋め込むには、マスク５０を用いて選択エピタキシャル成長させる。このときリッジ導波路２６の上面まで電流ブロック層２０で埋め込む。
　次に図２（ｄ）に示すように、リッジ導波路２６および電流ブロック層２０の上に第２導電型クラッド層１８をさらに成長させる。第２導電型クラッド層１８を成長させるには、マスク５０をバッファードフッ酸などのフッ化水素酸で除去したあと、エピタキシャル成長させる。
　次に図２（ｅ）に示すように、２つの溝５４を形成し、メサ２４が形成される。この工程では、マスク５２を用いて第２導電型クラッド層１８の上面から第１導電型クラッド層１４の途中までドライエッチングすることで、２つの溝５４を形成する。これにより２つの溝５４が両脇に配置されたメサ２４を形成する。
　次に図３（ａ）に示すように、図２（ｅ）の状態からマスク５２を除去し、全面に絶縁性樹脂膜３０を形成する。絶縁性樹脂膜３０の形成には、まず付着強化剤を塗布し、その上にスピンコート法により絶縁性樹脂である非感光性ＢＣＢ樹脂を塗布して成膜したあと、熱硬化処理を行う。絶縁性樹脂は熱硬化処理時に重合反応により収縮変形するため、あらかじめ収縮量を見込んで膜厚を設計する。絶縁性樹脂には、低誘電率（例えば比誘電率が２．５０～２．６５）の熱硬化処理時の収縮量の小さい非感光性ＢＣＢ樹脂を用いるのが好ましい。絶縁性樹脂膜の膜厚は、粘度やスピンコート時の主回転数を調整することにより例えば１．０μｍ～２６．０μｍの値を得られる。またベーク炉にて例えば２５０℃～３５０℃の加熱により熱硬化処理が可能だが、昇温時には酸化の影響を受けやすいため、酸素濃度を例えば１００ｐｐｍ以下に保つよう窒素やアルゴンなどの不活性化ガス雰囲気で熱処理を行う必要がある。後にメサ２４の上に電極を形成する必要があるため、メサ２４の上の絶縁性樹脂膜３０の厚さは１．０μｍ以下が望ましい。
　次に図３（ｂ）に示すように、絶縁性樹脂膜３０のエッチバックによりメサ２４の上を露出させることで、メサ２４の両脇の２つの溝５４をそれぞれ埋め込む絶縁性樹脂膜３０を形成する。絶縁性樹脂としてＢＣＢ樹脂を用いた場合、エッチバックには、例えば酸素ガスと、ＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ８などのフロロカーボン系ガスとの混合ガスによるプラズマエッチングが適用できる。
　次に図３（ｃ）に示すように、絶縁性樹脂膜３０および第２導電型クラッド層１８の上に絶縁膜３８を形成する。絶縁膜３８は例えばＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により成膜される。
　次に図３（ｄ）に示すように、フォトレジスト５６を形成する。フォトレジスト５６は例えばスピンコート法などを使用して形成される。フォトレジスト５６として、一般的なステッパ露光用のｉ線用ポジレジストあるいはネガレジストなどが使用できる。
　次に図３（ｅ）に示すように、２つの溝５４のうちの１つに埋め込まれた絶縁性樹脂膜３０の上のフォトレジスト５６に、フォトリソグラフィ法を使用して開口パターン５８を形成する。
　次に図４（ａ）に示すように、開口パターン５８の下にある絶縁膜３８に第２の開口部４０を形成する。第２の開口部４０の形成には、フッ化水素酸の薬液を含むウェットエッチング処理を行う。このとき、第２の開口部４０と接する絶縁膜３８の第２の側面４２に順テーパ方向の傾斜が出来る。絶縁膜３８が等方的にエッチングされるからである。
　次に図４（ｂ）に示すように、フォトレジスト５６を除去する。フォトレジスト５６の除去には、例えば剥離液や酸素アッシング等を用いる。フォトレジスト５６の除去は、次の工程で行う絶縁性樹脂膜３０のエッチングと同一のチャンバー内で連続処理することも可能で、工程を簡略化できる。
　次に図４（ｃ）に示すように、第２の開口部４０の下の絶縁性樹脂膜３０を第１導電型クラッド層１４が露出するようにエッチングすることにより第１の開口部３２を形成し、第１の開口部３２と接する絶縁性樹脂膜３０の第１の側面３４に順テーパ方向の傾斜を持たせる。エッチングは絶縁膜３８をハードマスクとして行う。エッチングには例えばフロロカーボン系ガスと酸素ガスを使用したプラズマエッチングを使用できる。このとき、フロロカーボン系ガスと酸素ガスの混合比を調整して絶縁性樹脂膜３０のエッチングレート（ＲＢＣＢ）と絶縁膜３８のエッチングレート（ＲＳｉＯ）の比率（ＲＢＣＢ／ＲＳｉＯ、以下選択比と呼ぶ）を調整できる。ここでは、Ｃ３Ｆ８ガスと酸素ガスの混合ガスを用い、例えば酸素ガスの混合比を５７％とすることで選択比を４程度に調整して絶縁性樹脂膜３０のエッチングを行う。これにより絶縁性樹脂膜３０に絶縁膜３８の傾斜を転写できる。このとき絶縁膜３８はエッチングにより後退し、膜厚は薄くなる。
　次に図４（ｄ）に示すように、メサ２４の上の絶縁膜３８に第３の開口部４４を形成する。第３の開口部４４を形成するには、再びフォトリソグラフィ法と例えばフッ素系ガスを含む反応性イオンエッチングを行う。
　次に電極４６およびメサ上電極４８を形成し、図１の半導体レーザ１０を得る。これらの電極を形成するには、例えば、まずイメージリバーサルレジストまたはリフトオフ用レジスト等を使用してフォトリソグラフィ法により開口パターンを形成する。そして蒸着やスパッタ法によりＴｉ／Ｐｔ／Ａｕの積層構造から成る電極をウエハ全面に積層したあとリフトオフする。これによりレジストを開口した部分に電極が形成できる。このとき形成された電極４６は、順テーパ方向の傾斜を持つ第１の側面３４および第２の側面４２に沿って、絶縁膜３８の上へ引き出されている。
　シリコン酸化膜から成る絶縁膜３８の第２の側面４２、および、ＢＣＢからなる絶縁性樹脂膜３０の第１の側面３４が順テーパ方向の傾斜を持つことを確認した３つの実験結果を説明する。
　１つ目の実験では図５に示すように、絶縁膜３８の第２の側面４２が順テーパ方向の傾斜を持つことを確認した。この実験ではまず、半絶縁性ＩｎＰからなる半導体基板１２の上にＢＣＢから成る絶縁性樹脂膜３０およびシリコン酸化膜からなる絶縁膜３８を形成したものを準備した。次に絶縁膜３８の上にフォトレジストを形成し、さらにフォトレジストに開口パターンを設けた。さらにフッ化水素酸を用いて絶縁膜３８をウェットエッチングした。最後にフォトレジストを除去することで、図５に示す断面形状を得た。絶縁膜３８の第２の側面４２と絶縁性樹脂膜３０の上面が成す角度βは２０°以下となっている。
　２つ目の実験では図６に示すように、ＢＣＢ樹脂膜とシリコン酸化膜のエッチングの選択比（ＲＢＣＢ／ＲＳｉＯ）が、酸素ガスの混合比の増加に伴い増大することを確認した。この実験では、上で説明した第１の開口部３２を形成する工程（図４（ｃ））と同様、Ｃ３Ｆ８ガスと酸素ガスの混合ガスを用いたプラズマエッチングを行った。その際、酸素ガスの混合比を変化させ、選択比を調べた。その結果、ＢＣＢとＳｉＯのエッチングレートは図６（ａ）のようになることが分かった。これから、図６（ｂ）に示すように、酸素ガスの混合比を高めるにつれて、選択比も高くなることが分かる。
　３つ目の実験では図７に示すように、絶縁性樹脂膜３０のエッチングを酸素ガスの混合比を変えて実施し、絶縁性樹脂膜３０の第１の側面３４を観察した。酸素ガスの混合比の条件は５７％、６７％、８３％の３つである。この実験では１つ目の実験で得られた図５の状態のものに、２つ目の実験と同様のプラズマエッチングを施した。
　混合比が５７％の条件では、図７（ａ）に示すように、絶縁性樹脂膜３０の傾斜角αが５５°程度であり、第１の側面３４にはケバも凹凸も目立たないことが分かった。この条件は電極形成に適している。
　混合比が６７％の条件では、図７（ｂ）に示すように、ケバおよび凹凸が目立つ結果となった。絶縁膜３８の第２の側面４２にはウェットエッチングにより微細な凹凸が形成されている。この凹凸は絶縁性樹脂膜３０のエッチング時に、絶縁性樹脂膜３０の第１の側面３４に転写される。混合比５７％の場合、図６に示したようにエッチング選択比は４である。一方混合比６７％では選択比は７．１である。このため混合比６７％では第１の側面３４が急峻になることで凹凸が強調され、ケバもできやすい。
　混合比が８３％の条件では、図７（ｃ）に示すように、第１の側面３４がほぼ垂直となった。混合比８３％では、エッチング選択比は図６には示されていないが、高い値になると予想される。このような場合、第１の側面３４に凹凸はできないが、ほぼ垂直になってしまう。すなわち順テーパ方向の傾斜は得られない。
　選択比は４付近であればよく、具体的には３～５が望ましい。選択比を小さくすればさらに凹凸ができにくくなるというメリットがある。しかし絶縁膜３８を厚くしなければならない等のデメリットも生じる。これを考慮し、選択比は３～５が望ましい。
　選択比が３～５であれば、絶縁性樹脂膜の第１の側面の傾斜角αと絶縁膜の第２の側面の傾斜角βには３≦ｔａｎα／ｔａｎβ≦５という関係がある。この関係を、第１の開口部３２を形成するエッチングの様子を模式的に示した図８を用いて説明する。エッチングによって絶縁膜３８と絶縁性樹脂膜３０の両方が削られる。絶縁性樹脂膜３０のエッチングレートはＲＢＣＢ、絶縁膜３８のエッチングレートはＲＳｉＯである。絶縁膜３８および絶縁性樹脂膜３０が、ある時間に削られる縦方向の長さをそれぞれｄＳｉＯ、ｄＢＣＢとすると、ｄＳｉＯはＲＳｉＯに比例し、ｄＢＣＢはＲＢＣＢに比例する。するとＲＳｉＯ／ＲＢＣＢ＝ｔａｎα／ｔａｎβの関係が成り立つ。ＲＳｉＯ／ＲＢＣＢはエッチングの選択比ＲだからＲ＝ＲＳｉＯ／ＲＢＣＢ＝ｔａｎα／ｔａｎβがいえる。これから３≦Ｒ≦５であれば３≦ｔａｎα／ｔａｎβ≦５が成立する。
　以上のとおり実施の形態１によれば、メサ２４の両脇の溝５４に絶縁性樹脂膜３０を埋め込み、第１導電型クラッド層１４と接続された電極４６を表面側から引き出すため、電極の寄生容量を抑えた半導体装置が得られる。絶縁性樹脂膜は、半導体材料、シリコン酸化膜またはシリコン窒化膜等の絶縁膜に比べ、一般的に誘電率が低いため、メサ２４の両脇に絶縁性樹脂膜を形成することで、電極の寄生容量が抑えられる。また、電極４６を表面側に引き出した表面実装型とすることでも寄生容量が低減される。
　また、絶縁性樹脂膜３０の第１の側面３４および絶縁膜３８の第２の側面４２が順テーパ方向の傾斜を持つため、電極４６が第１の開口部３２の底面３６から絶縁膜３８の上まで引き出される間の折れ曲がりの角度が鈍角になり、電極４６の剥がれおよび断線を防げる。
　また、第１の側面３４および第２の側面４２の傾斜角度（αとβ）はばらつきが小さい。第２の側面４２は、絶縁膜３８を等方的にウェットエッチングすることで形成されるため、傾斜角度のばらつきは小さい。第１の側面３４は、絶縁性樹脂膜３０と絶縁膜３８のエッチング選択比に従って第２の側面４２の傾斜が転写されるため、傾斜角度のばらつきが小さい。よって誤って傾斜角度が急峻になることがないため、電極４６の剥がれおよび断線を防げる。
　なお、実施の形態１では絶縁膜３８を除去せず残したが、図９のように絶縁膜を除去してもよい。絶縁膜の除去は電極４６およびメサ上電極４８を形成する前に実施する。この図では電極４６を絶縁性樹脂膜３０の上に引き出している。絶縁膜３８を除去することで、電極等の密着性悪化を防ぐことができる場合がある。絶縁膜３８は、エッチング条件によって上層に反応生成物として残る場合があるため、これを除去しない場合は、後に電極等を形成する際に密着性悪化の原因となりうる。これを除去すれば、その心配がなくなる。
　また、この実施の形態ではメサ２４の両脇に２つの溝５４が形成されているが、３つ以上あってもよい。すなわち積層体２２には２つ以上の溝５４が形成されていることになる。そして２つ以上の溝５４のうちの２つはメサ２４の両脇にあることになる。図１０に溝が３つの場合を示した。この図では電極４６をメサ２４の両脇から離れた場所にある溝３２に設けている。
　また、ここでは、第１導電型と第２導電型は、半導体のｐ型またはｎ型のどちらかであり、互いに異なる導電型を持つ。例えば第１導電型がｐ型の場合、第２導電型はｎ型であり、第１導電型がｎ型の場合、第２導電型はｐ型である。
実施の形態２．
　実施の形態２に係る半導体装置について記載する。実施の形態１では半導体装置が半導体レーザであったのに対し、実施の形態２ではマッハツェンダー型位相変調器である。ここでは主に実施の形態１との違いを記載する。
　実施の形態２に係る半導体装置の構成を説明する。実施の形態２に係る半導体装置は図１１に示したマッハツェンダー型位相変調器６０である。図１１は、図１２に示したマッハツェンダー型位相変調器６０の上面図におけるＡ－Ａでの断面図である。なお図１２では説明のためメサ上電極９８、絶縁膜８８等の図示は省略した。
　図１１に示すように、マッハツェンダー型位相変調器６０は半導体基板６２を備える。
　半導体基板６２の上には第１導電型クラッド層６４が形成されている。
　下から順に第１導電型クラッド層６４、活性層６６および第２導電型クラッド層６８で構成されるメサ７４が形成されている。活性層６６は例えばｉ型ＡｌＧａＩｎＡｓから成る多重量子井戸構造を含む。第２導電型クラッド層６８は例えばｐ型ＩｎＰから成る。メサ７４はハイメサ構造のリッジ導波路でもある。すなわちメサ７４はリッジ導波路を有している。
　最下層が第１導電型クラッド層６４、最上層が第２導電型クラッド層６８で構成された積層体７２に溝１０４が形成されている。溝１０４の位置は、製造工程を示す図１４（ｂ）に図示されている。積層体７２の、第１導電型クラッド層６４と第２導電型クラッド層６８の間にある中間層は、メサ７４では活性層６６、メサ７４以外では電流ブロック層７０である。溝１０４はメサ７４の両脇と、それらと離れた場所にある合計３つが掘られている。溝１０４は第２導電型クラッド層６８の上面から第１導電型クラッド層６４の途中まで掘られている。積層体７２の側壁には保護絶縁膜１００が形成されている。保護絶縁膜１００は例えばシリコン酸化膜またはシリコン窒化膜から成る。保護絶縁膜１００にはメサ７４を水分の侵入から保護する目的がある。この目的のためにはシリコン窒化膜が望ましい。ただし保護絶縁膜１００は無くてもかまわない。溝１０４には絶縁性樹脂膜８０が埋め込まれている。
　溝１０４のうち、メサ７４の両脇から離れた場所にある溝には第１の開口部８２が開けられている。第１の側面８４は順テーパ方向の傾斜を持つ。
　絶縁性樹脂膜８０および第２導電型クラッド層６８の上には絶縁膜８８が形成されている。絶縁膜８８には第２の開口部９０が形成されている。図１１には第２の開口部９０の位置を示すために破線が描かれている。第２の開口部９０に接する絶縁膜８８の側面（第２の側面９２）、すなわち第１の側面８４に連なる絶縁膜８８の第２の側面９２は、順テーパ方向の傾斜を持つ。
　底面８６で第１導電型クラッド層６４と接続された電極９６が形成されている。
　メサ７４の上にはメサ上電極９８が形成されている。
　マッハツェンダー型位相変調器６０の製造方法を図１３－１４を用いて説明する。
　まず図１３（ａ）に示すように、半導体基板６２の上に第１導電型クラッド層６４、活性層６６および第２導電型クラッド層６８を順に形成する。
　次に図１３（ｂ）に示すように、マスク１０２を用い、エッチングする。この工程では第２導電型クラッド層６８の上面から第１導電型クラッド層６４の途中までドライエッチングする。
　次に図１３（ｃ）に示すように、電流ブロック層７０を埋め込む。電流ブロック層７０を埋め込むには、マスク１０２を用いて選択エピタキシャル成長させる。このとき第２導電型クラッド層６８の上面まで電流ブロック層７０で埋め込む。
　次に図１４（ａ）に示すように、第２導電型クラッド層６８をさらに成長させる。第２導電型クラッド層６８を成長させるには、マスク１０２をバッファードフッ酸などのフッ化水素酸で除去したあと、エピタキシャル成長させる。この工程で、積層体７２が形成される。
　次に図１４（ｂ）に示すように、３つの溝１０４を形成し、メサ７４が形成される。この工程では、マスク１０３を用いて第２導電型クラッド層６８の上面から第１導電型クラッド層６４の途中までドライエッチングすることで、３つの溝１０４を形成する。これにより３つの溝１０４のうちの２つの溝１０４が両脇に配置されたメサ７４を形成する。
　次に図１４（ｃ）に示すように、例えばＣＶＤ法により全面にシリコン窒化膜を形成したあと、ドライエッチングにより積層体７２の側壁のシリコン窒化膜を残しつつシリコン窒化膜をエッチバックし、保護絶縁膜１００を形成する。ドライエッチングには例えばＣＦ４、ＣＨＦ３などのフッ素系ガスによる反応性イオンエッチングを用いることができる。このとき、側壁のシリコン窒化膜のサイドエッチングによる目減りを抑えるため、エッチングは低圧、具体的には０．５Ｐａ以下で行うことが望ましい。
　これ以降、実施の形態１と同様の工程を行い、図１１のマッハツェンダー型位相変調器を得る。具体的には実施の形態１の図３（ａ）～４（ｄ）の工程および図４（ｄ）から図１に至る工程と同様の工程を行う。ただし実施の形態１では図１に示したように第１の開口部３２はメサ２４の脇に形成された絶縁性樹脂膜３０に開けたが、この実施の形態２では図１１に示すようにメサ７４の両脇から離れた場所にある溝１０４に第１の開口部８２を開けている。
　以上のとおり実施の形態２によれば、電極の寄生容量を抑え、電極の剥がれおよび断線が起こりにくい半導体装置が得られる。
　なお、図１５のように絶縁膜を除去してもよい。絶縁膜除去により電極等の密着性悪化を防ぐことができるのは実施の形態１と同様である。
　また、この実施の形態では溝１０４が３つ形成されているが、少なくともメサ７４の両脇に２つ形成されていればよい。すなわち積層体７２には２つ以上の溝１０４が形成されていることになる。そして２つ以上の溝１０４のうちの２つはメサ７４の両脇にあることになる。図１６に溝が２つの場合を示した。この図では電極９６をメサ７４の両脇の溝の一方に設けている。
１０，１１０，１２０　半導体レーザ
１２，６２　半導体基板
１４，６４　第１導電型クラッド層
１６，６６　活性層
１８，６８　第２導電型クラッド層
２０，７０　電流ブロック層
２２，７２　積層体
２４，７４　メサ
２６，７６　リッジ導波路
２８，７８　溝
３０，８０　絶縁性樹脂膜
３２，８２　第１の開口部
３４，８４　第１の側面
３６，８６　底面
３８，８８　絶縁膜
４０，９０　第２の開口部
４２，９２　第２の側面
４４，９４　第３の開口部
４６，９６　電極
４８，９８　メサ上電極
５０，１０２，５２，１０３　マスク２
５４，１０４　溝
５６　フォトレジスト
５８　開口パターン
６０，１３０，１４０　マッハツェンダー型位相変調器
１００　保護絶縁膜

Claims (9)

  1. 　半導体基板と、
    　前記半導体基板の上に形成され、最下層が第１導電型クラッド層、最上層が第２導電型クラッド層で構成され、前記第２導電型クラッド層の上面から前記第１導電型クラッド層の途中まで掘られた２つ以上の溝が形成された積層体と、
    　前記半導体基板に近いほうから順に前記第１導電型クラッド層、活性層、前記第２導電型クラッド層で構成されたリッジ導波路を有し、前記２つ以上の溝のうちの２つが両脇に配置されたメサと、
    　前記２つ以上の溝に埋め込まれた絶縁性樹脂膜と、を備え、
    　前記２つ以上の溝のうちの１つに埋め込まれた前記絶縁性樹脂膜には前記第１導電型クラッド層が底面で露出する第１の開口部が形成され、
    　前記底面で前記第１導電型クラッド層と接続され、前記第１の開口部と接する前記絶縁性樹脂膜の第１の側面に沿って前記絶縁性樹脂膜より上へ引き出された電極が形成され、
    　前記第１の側面は順テーパ方向の傾斜を持つ半導体装置。
  2. 　前記絶縁性樹脂膜および前記第２導電型クラッド層の上には絶縁膜が形成され、
    　前記第１の側面に連なる前記絶縁膜の第２の側面は順テーパ方向の傾斜を持ち、
    　前記電極は前記第２の側面に沿って前記絶縁膜の上へ引き出された請求項１に記載の半導体装置。
  3. 　前記第１の側面と前記絶縁性樹脂膜の下面が成す角度をαとすると、
    　２０°≦α≦６０°を満たす請求項１または２に記載の半導体装置。
  4. 　前記第１の側面と前記絶縁性樹脂膜の下面が成す角度をαとし、
    　前記第２の側面と前記絶縁性樹脂膜の上面が成す角度をβとすると、
    　３≦ｔａｎα／ｔａｎβ≦５
    　を満たす請求項２に記載の半導体装置。
  5. 　前記絶縁性樹脂膜はＢＣＢまたはポリイミド樹脂から成る請求項１～４のいずれか１項に記載の半導体装置。
  6. 　前記リッジ導波路は半導体レーザの共振器である請求項１～５のいずれか１項に記載の半導体装置。
  7. 　前記リッジ導波路はマッハツェンダー型位相変調器の変調導波路である請求項１～５のいずれか１項に記載の半導体装置。
  8. 　半導体基板の上に順に第１導電型クラッド層、活性層および第２導電型クラッド層を形成する工程と、
    　前記第２導電型クラッド層の上面から前記第１導電型クラッド層の途中までエッチングすることで、２つ以上の溝を形成し、前記半導体基板に近いほうから前記第１導電型クラッド層、前記活性層および前記第２導電型クラッド層で構成されたリッジ導波路を有し、前記２つ以上の溝のうちの２つが両脇に配置されたメサを形成する工程と、
    　前記２つ以上の溝を埋め込む絶縁性樹脂膜を形成する工程と、
    　前記絶縁性樹脂膜および前記第２導電型クラッド層の上に絶縁膜を形成する工程と、
    　前記２つ以上の溝のうちの１つに埋め込まれた前記絶縁性樹脂膜の上の前記絶縁膜をエッチングすることにより第２の開口部を形成し、前記第２の開口部と接する前記絶縁膜の第２の側面に順テーパ方向の傾斜を持たせる工程と、
    　前記絶縁膜をマスクとし、前記第２の開口部の下の前記絶縁性樹脂膜を前記第１導電型クラッド層が露出するようにエッチングすることにより第１の開口部を形成し、前記第１の開口部と接する前記絶縁性樹脂膜の第１の側面に順テーパ方向の傾斜を持たせる工程と、
    　前記第１の開口部の底面で前記第１導電型クラッド層と接続され、前記第１の側面に沿って前記絶縁性樹脂膜より上へ引き出された電極を形成する工程と、を備えた半導体装置の製造方法。
  9. 　前記第１の側面に順テーパ方向の傾斜を持たせる工程と、前記電極を形成する工程の間に、前記絶縁膜を除去する工程を備える請求項８に記載の半導体装置の製造方法。
PCT/JP2020/011431 2020-03-16 2020-03-16 半導体装置および半導体装置の製造方法 Ceased WO2021186497A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202080089383.8A CN115210976B (zh) 2020-03-16 2020-03-16 半导体装置以及半导体装置的制造方法
JP2020544303A JP6809655B1 (ja) 2020-03-16 2020-03-16 半導体装置および半導体装置の製造方法
PCT/JP2020/011431 WO2021186497A1 (ja) 2020-03-16 2020-03-16 半導体装置および半導体装置の製造方法
US17/756,249 US12348006B2 (en) 2020-03-16 2020-03-16 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/011431 WO2021186497A1 (ja) 2020-03-16 2020-03-16 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2021186497A1 true WO2021186497A1 (ja) 2021-09-23

Family

ID=73992864

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/011431 Ceased WO2021186497A1 (ja) 2020-03-16 2020-03-16 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US12348006B2 (ja)
JP (1) JP6809655B1 (ja)
CN (1) CN115210976B (ja)
WO (1) WO2021186497A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135369A (ja) * 1993-11-11 1995-05-23 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザおよびその製造方法
JP2012209489A (ja) * 2011-03-30 2012-10-25 Fujitsu Ltd 光半導体素子及びその製造方法
JP2014038322A (ja) * 2012-07-19 2014-02-27 Sumitomo Electric Ind Ltd 光半導体素子の製造方法
JP2016046393A (ja) * 2014-08-22 2016-04-04 住友電工デバイス・イノベーション株式会社 半導体レーザ素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4487652A (en) 1984-03-30 1984-12-11 Motorola, Inc. Slope etch of polyimide
JPS6159735A (ja) 1984-08-30 1986-03-27 Matsushita Electric Ind Co Ltd 結晶エツチング方法
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
JP2000208871A (ja) * 1999-01-19 2000-07-28 Oki Electric Ind Co Ltd 導波路型光素子，導波路型光素子の製造方法，光モジュ―ル，及び光モジュ―ルの製造方法
KR100361593B1 (ko) * 2000-11-23 2002-11-22 주식회사일진 볼록 요철을 갖는 광학집적회로 소자, 그 제조방법, 그광학집적 회로 소자를 이용하여 제조한 광통신용 송수신장치의 모듈
US6687268B2 (en) * 2001-03-26 2004-02-03 Seiko Epson Corporation Surface emitting laser and photodiode, manufacturing method therefor, and optoelectric integrated circuit using the surface emitting laser and the photodiode
JP2004342719A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 半導体レーザ装置及びその製造方法
JP5061951B2 (ja) * 2008-02-26 2012-10-31 富士通株式会社 光半導体装置の製造方法
JP5167052B2 (ja) 2008-09-30 2013-03-21 パナソニック株式会社 ドライエッチング方法
JP5292443B2 (ja) * 2011-07-25 2013-09-18 日本オクラロ株式会社 光半導体素子の製造方法
CN203218310U (zh) * 2013-04-01 2013-09-25 天津三安光电有限公司 发光器件、照明装置及显示系统
JP2016184680A (ja) 2015-03-26 2016-10-20 住友電気工業株式会社 半導体光素子
TW201810703A (zh) 2016-06-07 2018-03-16 村田製作所股份有限公司 半導體裝置及其製造方法
CN110914745A (zh) * 2017-08-01 2020-03-24 三菱电机株式会社 光半导体元件的制造方法及光半导体元件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135369A (ja) * 1993-11-11 1995-05-23 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザおよびその製造方法
JP2012209489A (ja) * 2011-03-30 2012-10-25 Fujitsu Ltd 光半導体素子及びその製造方法
JP2014038322A (ja) * 2012-07-19 2014-02-27 Sumitomo Electric Ind Ltd 光半導体素子の製造方法
JP2016046393A (ja) * 2014-08-22 2016-04-04 住友電工デバイス・イノベーション株式会社 半導体レーザ素子

Also Published As

Publication number Publication date
US20220416511A1 (en) 2022-12-29
US12348006B2 (en) 2025-07-01
JP6809655B1 (ja) 2021-01-06
CN115210976B (zh) 2025-02-25
CN115210976A (zh) 2022-10-18
JPWO2021186497A1 (ja) 2021-09-23

Similar Documents

Publication Publication Date Title
JP2823476B2 (ja) 半導体レーザおよびその製造方法
CN101950924B (zh) 半导体光学元件的制造方法
CN1224150C (zh) 脊形波导型半导体激光装置
JP6206247B2 (ja) 半導体装置の製造方法
JP2014038322A (ja) 光半導体素子の製造方法
JPS63107119A (ja) ステップ絶縁層を有する集積回路の製造方法
US20120058582A1 (en) Method for etching insulating film and method for manufacturing semiconductor optical device
JP6809655B1 (ja) 半導体装置および半導体装置の製造方法
CN101877456A (zh) 半导体发光元件的制造方法及半导体发光元件
JP3621752B2 (ja) Ｉｉｉ−ｖ族半導体ゲート構造の製造方法
JP5531610B2 (ja) 半導体レーザ素子の製造方法
JP2013149746A (ja) 光集積素子の製造方法
US7781245B2 (en) Method to fabricate semiconductor optical device
JPWO2019026943A1 (ja) 光半導体素子の製造方法および光半導体素子
JP2013250527A (ja) 半導体マッハツェンダ変調器および半導体マッハツェンダ変調器の製造方法
JP2013044803A (ja) 光半導体素子の製造方法
WO1991013480A1 (fr) Dispositif a semi-conducteurs optique du type a enfouissement mesa et sa fabrication
JP2013077797A (ja) 半導体レーザおよびその製造方法
JP7806265B2 (ja) 光電子デバイスを処理する方法及び光電子デバイス
CN110176398B (zh) 等离子体刻蚀方法及垂直腔面发射激光器制备方法
JP4609830B2 (ja) 半導体装置の製造方法
JP5028811B2 (ja) 化合物半導体光デバイスを作製する方法
US11500157B1 (en) Silicon Selective Epitaxial Growth (SEG) applied to a Silicon on Insulator (SOI) wafer to provide a region of customized thickness
JP2018101752A (ja) 半導体光素子およびその製造方法
JPH04369886A (ja) 半導体レーザの製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2020544303

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20925805

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20925805

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 202080089383.8

Country of ref document: CN

WWG Wipo information: grant in national office

Ref document number: 17756249

Country of ref document: US