WO2021114398A1 - 显示面板的制造方法及显示面板 - Google Patents

显示面板的制造方法及显示面板 Download PDF

Info

Publication number
WO2021114398A1
WO2021114398A1 PCT/CN2019/127959 CN2019127959W WO2021114398A1 WO 2021114398 A1 WO2021114398 A1 WO 2021114398A1 CN 2019127959 W CN2019127959 W CN 2019127959W WO 2021114398 A1 WO2021114398 A1 WO 2021114398A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
display panel
metal layer
hole
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2019/127959
Other languages
English (en)
French (fr)
Inventor
唐甲
任章淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to US16/627,364 priority Critical patent/US11296174B2/en
Publication of WO2021114398A1 publication Critical patent/WO2021114398A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Definitions

  • the present application relates to the field of display technology, and in particular to a manufacturing method of a display panel and a display panel.
  • Active-Matrix Organic Light-Emitting Diode Active-Matrix Organic Light-Emitting Diode
  • AMOLED Active-Matrix Organic Light-Emitting Diode
  • LCD Liquid Crystal Display
  • the thin film transistor structure currently used in AMOLED driving circuits usually adopts a top-gate thin film transistor.
  • the manufacturing process time is longer and the manufacturing cost is higher.
  • the current top-gate thin film transistor has a complicated structure and many layers, which results in a longer process time and higher manufacturing cost.
  • the embodiments of the present application provide a method for manufacturing a display panel and a display panel, which can effectively save manufacturing costs.
  • an embodiment of the present application provides a method for manufacturing a display panel, including:
  • a buffer layer, an oxide layer and an insulating layer are sequentially formed on the light shielding layer, the buffer layer and the insulating layer are formed by the same photomask;
  • a pixel defining layer, a light emitting layer and a cathode layer are sequentially formed on the second metal layer.
  • an embodiment of the present application provides a display panel, including:
  • the substrate layer includes a substrate and a color film layer disposed on the substrate.
  • the etching the transparent electrode layer and the first metal layer to form a light shielding layer and an anode includes:
  • the transparent electrode layer and the first metal layer are etched to form a first through hole and a second through hole that expose the substrate, wherein the first through hole and the second through hole are located between the first through hole and the second through hole.
  • the transparent electrode layer and the first metal layer between are light-shielding layers;
  • the first metal layer is etched to expose the transparent electrode layer on the color filter layer, wherein the transparent electrode layer on the color filter layer is an anode.
  • the method further includes :
  • the etching the second metal layer to form the source electrode, the gate electrode and the drain electrode includes:
  • the second metal layer is etched to form a third through hole exposing the first part and a fourth through hole exposing the second part, wherein the third through hole and the fourth through hole are located
  • the second metal layer between the holes is the gate, and the second metal layers located on both sides of the gate are the source and the drain.
  • the insulating layer and the buffer layer are etched to expose the anode.
  • forming a pixel defining layer, a light emitting layer, and a cathode layer on the second metal layer in sequence includes:
  • a light-emitting layer and a cathode layer are sequentially formed on the pixel defining layer, and the light-emitting layer is connected to the anode.
  • the material of the pixel defining layer includes a non-hydrophobic material.
  • the material of the pixel defining layer includes a hydrophobic material.
  • an embodiment of the present application provides a display panel, including:
  • a transparent electrode layer, the transparent electrode layer is disposed on the substrate layer;
  • the first metal layer, the first metal layer is disposed on the transparent electrode layer
  • a buffer layer, the buffer layer is disposed on the first metal layer
  • An oxide layer, the oxide layer is disposed on the buffer layer;
  • An insulating layer, the insulating layer is disposed on the oxide layer, and the insulating layer and the buffer layer are formed by the same photomask;
  • a second metal layer the second metal layer being disposed on the insulating layer
  • a pixel defining layer, the pixel defining layer is disposed on the second metal layer;
  • a light-emitting layer, the light-emitting layer is disposed on the pixel defining layer;
  • a cathode layer, the cathode layer is disposed on the light-emitting layer
  • the transparent electrode layer and the first metal layer constitute a light-shielding layer
  • the transparent electrode layer constitutes an anode
  • the second metal layer constitutes a source electrode, a gate electrode, and a drain electrode.
  • the substrate layer includes a substrate and a color filter layer disposed on the substrate.
  • the first metal layer is provided with a first through hole and a second through hole exposing the substrate.
  • the part of the transparent electrode layer and the first metal layer between the first through holes is a light-shielding layer, and the transparent electrode layer is located in the color
  • the part on the membrane is the anode.
  • the second metal layer is provided with a third through hole and a fourth through hole exposing the oxide layer.
  • the part of the second metal layer located between the third through hole and the fourth through hole is a gate, and the part located on both sides of the gate is a source. Pole and drain.
  • the source electrode and the drain electrode are in contact with the source and drain layer through the third through hole and the fourth through hole, respectively.
  • the anode is connected to the light-emitting layer.
  • the material of the pixel defining layer includes a non-hydrophobic material.
  • the material of the pixel defining layer includes a hydrophobic material.
  • the material of the transparent electrode layer includes indium tin oxide or transparent conductive oxide.
  • the manufacturing method of the display panel includes providing a substrate layer; depositing a transparent electrode layer and a first metal layer on the substrate layer, and etching the transparent electrode layer and the first metal layer, To form a light-shielding layer and an anode; a buffer layer, an oxide layer, and an insulating layer are sequentially formed on the light-shielding layer, and the buffer layer and the insulating layer are formed by the same mask; and a second metal is deposited on the insulating layer The second metal layer is etched to form a source electrode, a gate electrode and a drain electrode; a pixel defining layer, a light emitting layer and a cathode layer are sequentially formed on the second metal layer.
  • the same photomask is used to form the buffer layer and the insulating layer, the source electrode, the gate electrode and the drain electrode are formed at the same time, and the light shielding layer and the anode electrode are formed at the same time, which can save the process time and manufacturing cost of the display panel.
  • FIG. 1 is a schematic flowchart of a method for manufacturing a display panel provided by an embodiment of the present application.
  • FIG. 2 is a first structural schematic diagram of an intermediate product in the manufacturing process of the display panel provided by an embodiment of the present application.
  • FIG. 3 is a second structural schematic diagram of an intermediate product in the manufacturing process of the display panel provided by an embodiment of the present application.
  • FIG. 4 is a third structural schematic diagram of an intermediate product in the manufacturing process of the display panel provided by an embodiment of the present application.
  • FIG. 5 is a fourth structural schematic diagram of an intermediate product in the manufacturing process of the display panel provided by the embodiment of the present application.
  • FIG. 6 is a fifth structural schematic diagram of an intermediate product in the manufacturing process of the display panel provided by an embodiment of the present application.
  • FIG. 7 is a sixth structural schematic diagram of an intermediate product in the manufacturing process of the display panel provided by an embodiment of the present application.
  • FIG. 8 is a seventh structural schematic diagram of an intermediate product in the manufacturing process of the display panel provided by an embodiment of the present application.
  • FIG. 9 is an eighth structural schematic diagram of an intermediate product in the manufacturing process of the display panel provided by an embodiment of the present application.
  • FIG. 10 is a schematic structural diagram of a display panel provided by an embodiment of the present application.
  • the embodiments of the present application provide a method for manufacturing a display panel and a display panel, which will be described in detail below.
  • FIG. 1 is a manufacturing method of a display panel provided by an embodiment of the present application. It should be noted that the display panel 100 as shown in FIG. 10 can be formed by the manufacturing method of the display panel. The specific process of the manufacturing method of the display panel 100 may be as follows:
  • the substrate layer 10 may include a substrate 11 and a color filter layer (RGB) 12.
  • RGB color filter layer
  • the material of the substrate 11 may include glass, quartz, sapphire or indium tin oxide, etc. It should be noted that the material of the substrate 11 includes but is not limited to the above materials, and may also include other materials.
  • a transparent electrode layer 21 and a first metal layer 22 on the substrate layer 10 deposit a transparent electrode layer 21 and a first metal layer 22 on the substrate layer 10, and etch the transparent electrode layer 21 and the first metal layer 22 to form a light shielding layer 20 and an anode 23.
  • a photoresist can be coated on the first metal layer 22, and a photomask can be used to apply photoresist to the photoresist. Exposure and development are performed to form a preset pattern, and then the photoresist after the preset pattern is used as a shielding layer to etch the transparent electrode layer 21 and the first metal layer 22 to form the first through holes 31 and the exposed substrate 11
  • the second through hole 32 exposes the transparent electrode layer 21 on the color filter layer 12 to form the light shielding layer 20 and the anode 23.
  • the step of "etching the transparent electrode layer 21 and the first metal layer 22 to form the light shielding layer 20 and the anode 23" may include:
  • the transparent electrode layer 21 and the first metal layer 22 are etched to form a first through hole 31 and a second through hole 32 exposing the substrate 11, which are located between the first through hole 31 and the first through hole 31 and the second through hole.
  • the transparent electrode layer 21 and the first metal layer 22 between the two through holes 32 are the light shielding layer 20;
  • the first metal layer 22 is etched to expose the transparent electrode layer 21 on the color filter layer 12, and the transparent electrode layer 21 on the color filter layer 12 is the anode 23.
  • the material of the transparent electrode layer 21 may be indium tin oxide (ITO) or transparent conductive oxide (Transparent Conductive Oxide, TCO).
  • the material of the first metal layer 22 may be an alloy of one or more of molybdenum (Mo), aluminum (Al), copper (Cu), and titanium (Ti).
  • a buffer layer 30, an oxide layer 40, and an insulating layer 50 are sequentially formed on the light shielding layer 20, and the buffer layer 30 and the insulating layer 50 are formed by the same photomask.
  • the oxide layer 40 may be made of one of indium gallium zinc oxide (IGZO), indium zinc tin oxide (IZTO), indium gallium zinc tin oxide (IGZTO), or A variety of materials.
  • the insulating layer 50 may be made of materials such as aluminum oxide (Al 2 O 3 ), hafnium oxide (HfO 2 ), zirconium oxide (ZrO 2 ), silicon oxide (SiOx), or silicon nitride (SiNx).
  • the buffer layer 20 and the insulating layer 40 can be formed by performing processes such as exposure and development through the same photomask.
  • the step of "sequentially forming a buffer layer 30, an oxide layer 40, and an insulating layer 50 on the light shielding layer 20" it may further include:
  • a photoresist can be coated on the insulating layer 50, and the photoresist can be exposed and developed using a photomask to form a predetermined pattern, and then the photoresist after the predetermined pattern is formed as a shielding layer, The insulating layer 50 is etched to expose the first portion 41 and the second portion 42 of the oxide layer 40. After that, the first part 41 and the second part 42 are again conductive, so that the oxide layer 40 becomes the active layer 40.
  • the step "sequentially forming a buffer layer 30, an oxide layer 40, and an insulating layer 50 on the light shielding layer 20" it may further include:
  • the insulating layer 50 and the buffer layer 30 are etched to expose the anode 23.
  • the same photomask can be used to perform etching on the insulating layer 50 to expose the first portion 41 of the oxide layer 40 and the second portion 42 of the oxide layer 40.
  • the insulating layer 50 and the buffer layer 30 are etched to expose the anode 23.
  • the material of the second metal layer 60 may be one or more alloys of molybdenum (Mo), aluminum (Al), copper (Cu), and titanium (Ti).
  • a half-gray-scale mask can be used, combined with a half-gray-scale process and a reverse glue process, and the half-gray-scale mask is used to sequentially undergo exposure (Photo), dry etching (Dry), physical vapor deposition (PVD) and stripping. (Strip) and other steps to form a preset pattern, and then use the half-gray-scale mask as a shielding layer to etch the second metal layer 60 to form a third through hole 64 exposing the first portion 41 and a third through hole 64 exposing the second portion 42
  • the four through holes 65 make the source 61, the gate 62 and the drain 63 patterned on the insulating layer 50.
  • the step of "etching the second metal layer 60 to form the source 61, the gate 62, and the drain 63" may include:
  • the second metal layer 60 is etched to form a third through hole 64 exposing the first portion 41 and a fourth through hole 65 exposing the second portion 42, which are located between the third through hole 64 and the
  • the second metal layer 60 between the fourth through holes 65 is the gate 62, and the second metal layer 60 located on both sides of the gate 62 is the source 61 and the drain 63.
  • the source electrode 61 and the drain electrode 63 may be in contact with the active layer 40 through the third through hole 64 and the fourth through hole 65 respectively.
  • the second metal layer 60 on the anode 23 may be etched at the same time as the step "etching the second metal layer 60 to form the source 61, the gate 62, and the drain 63" , To expose the anode 23.
  • a pixel defining layer 70, a light emitting layer 80 and a cathode layer 90 are sequentially formed.
  • a pixel defining layer 70 may be formed on the second metal layer 60, and the pixel defining layer 70 may be etched to expose the anode 23; a light emitting layer 80 may be sequentially formed on the pixel defining layer 70 It is connected to the cathode layer 90, the light-emitting layer 80 and the anode 23.
  • the display panel 100 formed by the above embodiments can be applied not only to WOLED, but also to IJP-OLED. It should be noted that when the display panel 100 is applied to WOLED, the pixel defining layer 70 can be made of conventional non-hydrophobic materials. When the display panel 100 is applied to IJP-OLED, the pixel defining layer 70 can be made of hydrophobic materials. .
  • FIG. 10 is a schematic structural diagram of a display panel 100 provided by an embodiment of the present application.
  • the display panel 100 may include: a substrate layer 10 and a transparent electrode layer 21, a first metal layer 22, a buffer layer 30, an oxide layer 40, an insulating layer 50, a second metal layer 60, The pixel defining layer 70, the light emitting layer 80, and the cathode layer 90.
  • the substrate layer 10 may include a substrate 11 and a color filter layer (RGB) 12.
  • RGB color filter layer
  • the transparent electrode layer 21 and the first metal layer 22 may constitute the light shielding layer 20
  • the transparent electrode layer 21 may constitute the anode 23
  • the second metal layer 23 may constitute the source 61, the gate 62 and the drain 63.
  • the first metal layer 22 is provided with a first through hole 31 and a second through hole 32 exposing the substrate 11, and the first metal layer 22 and the transparent electrode layer 21 are located between the first through hole 31 and the second through hole 32.
  • the part in between is the light shielding layer 20, and the part of the transparent electrode layer 21 on the color filter layer 12 is the anode 23.
  • the second metal layer 60 is provided with a third through hole 64 and a fourth through hole 65 exposing the oxide layer 40.
  • the portion of the second metal layer 60 located between the third through hole 64 and the fourth through hole 65 is the gate 62, and the portion of the second metal layer 60 located on both sides of the gate 62 is the source 61 and the drain 63.
  • the display panel 100 provided in this embodiment has the same structure as the display panel 100 formed by the above-mentioned display panel manufacturing method.
  • the display panel 100 formed by the above-mentioned display panel manufacturing method.
  • the manufacturing method of the display panel includes providing a substrate layer; depositing a transparent electrode layer and a first metal layer on the substrate layer, and combining the transparent electrode layer and the first metal layer Etching is performed to form a light-shielding layer and an anode; a buffer layer, an oxide layer, and an insulating layer are sequentially formed on the light-shielding layer, and the buffer layer and the insulating layer are formed by the same photomask; and the insulating layer is deposited
  • the second metal layer is etched to form a source electrode, a gate electrode and a drain electrode; a pixel defining layer, a light emitting layer and a cathode layer are sequentially formed on the second metal layer.
  • the buffer layer and the active layer are formed by using the same photomask, and the light shielding layer and anode are formed at the same time, and the source, drain, and gate electrodes are formed at the same time, which can save the number of photomask manufacturing processes, thereby saving the manufacturing process of the display panel 100. Cost and process time.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示面板（100）的制造方法及显示面板（100），显示面板（100）的制造方法包括提供一衬底层（10）；在衬底层（10）上沉积透明电极层（21）和第一金属层（22），并对透明电极层（21）和第一金属层（22）进行蚀刻，以形成遮光层（20）和阳极（23）；在遮光层（20）上依次形成缓冲层（30）、氧化物层（40）和绝缘层（50），缓冲层（30）和绝缘层（50）通过同一光罩形成；在绝缘层（50）上沉积第二金属层（60），并对第二金属层（60）进行蚀刻，以形成源极（61）、栅极（62）和漏极（63）；在第二金属层（60）上依次形成像素界定层（70）、发光层（80）和阴极层（90）。

Description

显示面板的制造方法及显示面板 技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板的制造方法及显示面板。
 背景技术
随着显示技术的发展，有源矩阵有机发光二极体（Active-Matrix Organic Light-Emitting Diode，AMOLED）由于在能耗、彩色饱和度、对比度、柔性应用等方面相对于液晶显示器（Liquid Crystal Display，LCD）有着显著的优势而被广泛应用。
为了降低寄生电容，目前应用于AMOLED驱动电路中的薄膜晶体管结构通常采用顶栅型薄膜晶体管。然而，由于顶栅型薄膜晶体管结构复杂、膜层较多，导致制程时间较长，制造成本较高。
 技术问题
目前的顶栅型薄膜晶体管结构复杂、膜层较多，导致制程时间较长，制造成本较高。
 技术解决方案
本申请实施例提供了一种显示面板的制造方法及显示面板，可以有效节省制造成本。
第一方面，本申请实施例提供了一种显示面板的制造方法，包括：
提供一衬底层；
在所述衬底层上沉积透明电极层和第一金属层，并对所述透明电极层和所述第一金属层进行蚀刻，以形成遮光层和阳极；
在所述遮光层上依次形成缓冲层、氧化物层和绝缘层，所述缓冲层和所述绝缘层通过同一光罩形成；
在所述绝缘层上沉积第二金属层，并对所述第二金属层进行蚀刻，以形成源极、栅极和漏极；
在所述第二金属层上依次形成像素界定层、发光层和阴极层。
第二方面，本申请实施例提供了一种显示面板，包括：
在本申请实施例提供的显示面板的制造方法中，所述衬底层包括基板以及设置于所述基板上彩膜层。
在本申请实施例提供的显示面板的制造方法中，所述对所述透明电极层和所述第一金属层进行蚀刻，以形成遮光层和阳极，包括：
对所述透明电极层和所述第一金属层进行蚀刻，以形成暴露所述基板的第一通孔和第二通孔，其中，位于所述第一通孔和所述第二通孔之间的透明电极层和第一金属层为遮光层；
对所述第一金属层进行蚀刻，以暴露所述彩膜层上的透明电极层，其中，所述彩膜层上的透明电极层为阳极。
在本申请实施例提供的显示面板的制造方法中，在在所述遮光层上依次形成缓冲层、氧化物层和绝缘层之后，在在所述绝缘层上沉积第二金属层之前，还包括：
对所述绝缘层进行蚀刻，以暴露所述氧化物层的第一部分和所述氧化物层的第二部分；
对所述第一部分和所述第二部分进行导体化，以形成有源层。
在本申请实施例提供的显示面板的制造方法中，所述对所述第二金属层进行蚀刻，以形成源极、栅极和漏极，包括：
对所述第二金属层进行蚀刻，以形成暴露所述第一部分的第三通孔和暴露所述第二部分的第四通孔，其中，位于所述第三通孔和所述第四通孔之间的第二金属层为栅极、位于所述栅极两侧的第二金属层为源极和漏极。
在本申请实施例提供的显示面板的制造方法中，还包括：
对所述绝缘层和所述缓冲层进行蚀刻，以暴露所述阳极。
在本申请实施例提供的显示面板的制造方法中，在所述第二金属层上依次形成像素界定层、发光层和阴极层，包括：
在所述第二金属层上形成像素界定层，并对所述像素界定层进行蚀刻，以暴露所述阳极；
在所述像素界定层上依次形成发光层和阴极层，所述发光层所述阳极相连。
在本申请实施例提供的显示面板的制造方法中，所述像素界定层的材料包括非疏水性材料。
在本申请实施例提供的显示面板的制造方法中，所述像素界定层的材料包括疏水性材料。
第二方面，本申请实施例提供了一种显示面板，包括：
衬底层；
透明电极层，所述透明电极层设置于所述衬底层上；
第一金属层，所述第一金属层设置于所述透明电极层上
缓冲层，所述缓冲层设置于所述第一金属层上；
氧化物层，所述氧化物层设置于所述缓冲层上；
绝缘层，所述绝缘层设置于所述氧化物层上，所述绝缘层与所述缓冲物层通过同一光罩形成；
第二金属层，所述第二金属层设置于所述绝缘层上；
像素界定层，所述像素界定层设置于所述第二金属层上；
发光层，所述发光层设置于所述像素界定层上；
阴极层，所述阴极层设置于所述发光层上；
其中，所述透明电极层和所述第一金属层构成遮光层，所述透明电极层构成阳极，所述第二金属层构成源极、栅极和漏极。
在本申请实施例提供的显示面板中，所述衬底层包括基板以及设置于所述基板上彩膜层。
在本申请实施例提供的显示面板中，所述第一金属层上设有暴露所述基板的第一通孔和第二通孔。
在本申请实施例提供的显示面板的制造方法中，所述透明电极层和所述第一金属层位于所述第一通孔之间的部分为遮光层，所述透明电极层位于所述彩膜层上的部分为阳极。
在本申请实施例提供的显示面板中，所述第二金属层上设置有暴露所述氧化物层的第三通孔和第四通孔。
在本申请实施例提供的显示面板中，所述第二金属层位于所述第三通孔和所述第四通孔之间的部分为栅极，位于所述栅极两侧的部分为源极和漏极。
在本申请实施例提供的显示面板中，所述源极和所述漏极分别通过所述第三通孔、所述第四通孔与所述源漏极层相接触。
在本申请实施例提供的显示面板中，所述阳极与所述发光层相连。
在本申请实施例提供的显示面板中，所述像素界定层的材料包括非疏水性材料。
在本申请实施例提供的显示面板中，所述像素界定层的材料包括疏水性材料。
在本申请实施例提供的显示面板中，所述透明电极层的材料包括氧化铟锡或透明导电氧化物。
 有益效果
本申请实施例提供的显示面板的制造方法包括提供一衬底层；在所述衬底层上沉积透明电极层和第一金属层，并对所述透明电极层和所述第一金属层进行蚀刻，以形成遮光层和阳极；在所述遮光层上依次形成缓冲层、氧化物层和绝缘层，所述缓冲层和所述绝缘层通过同一光罩形成；在所述绝缘层上沉积第二金属层，并对所述第二金属层进行蚀刻，以形成源极、栅极和漏极；在所述第二金属层上依次形成像素界定层、发光层和阴极层。本方案通过使用同一光罩形成缓冲层和绝缘层、同时形成源极、栅极和漏极以及同时形成遮光层和阳极可以节省显示面板的制程时间以及制造成本。
 附图说明
图1是本申请实施例提供的显示面板的制造方法的流程示意图。
图2是本申请实施例提供的显示面板的制程过程中的中间产物的第一结构示意图。
图3是本申请实施例提供的显示面板的制程过程中的中间产物的第二结构示意图。
图4是本申请实施例提供的显示面板的制程过程中的中间产物的第三结构示意图。
图5是本申请实施例提供的显示面板的制程过程中的中间产物的第四结构示意图。
图6是本申请实施例提供的显示面板的制程过程中的中间产物的第五结构示意图。
图7是本申请实施例提供的显示面板的制程过程中的中间产物的第六结构示意图。
图8是本申请实施例提供的显示面板的制程过程中的中间产物的第七结构示意图。
图9是本申请实施例提供的显示面板的制程过程中的中间产物的第八结构示意图。
图10是本申请实施例提供的显示面板的结构示意图。
 本发明的实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供了一种显示面板的制造方法及显示面板，以下将分别进行详细说明。
请参阅图1，图1是本申请实施例提供的显示面板的制造方法。需要说明的是，通过该显示面板的制造方法可以形成如图10中的显示面板100。该显示面板100的制造方法的具体流程可以如下：
101、提供一衬底层10。
其中，该衬底层10可以包括基板11以及彩膜层（RGB）12。
其中，该基板11的材料可以包括玻璃、石英、蓝宝石或氧化铟锡等，需要说明的是，基板11的材料包括但不限于以上材料，还可以包括其他材料。
102、在所述衬底层10上沉积透明电极层21和第一金属层22，并对所述透明电极层21和所述第一金属层22进行蚀刻，以形成遮光层20和阳极23。
具体可以参阅图2-图3，在衬底层10上沉积透明电极层21和第一金属层22后，可以在第一金属层22上涂布光刻胶，并利用光罩对该光刻胶进行曝光、显影形成预设图案，之后再利用形成预设图案后的光刻胶作为遮挡层，对透明电极层21和第一金属层22进行蚀刻，形成暴露基板11的第一通孔31和第二通孔32、并暴露彩膜层12上的透明电极层21，以形成遮光层20和阳极23。
也即，步骤“对所述透明电极层21和所述第一金属层22进行蚀刻，以形成遮光层20和阳极23”可以包括：
对所述透明电极层21和所述第一金属层22进行蚀刻，以形成暴露所述基板11的第一通孔31和第二通孔32，位于所述第一通孔31和所述第二通孔32之间的透明电极层21和第一金属层22为遮光层20；
对所述第一金属层22进行蚀刻，以暴露所述彩膜层12上的透明电极层21，所述彩膜层12上的透明电极层21为阳极23。
其中，透明电极层21材料可以为氧化铟锡（ITO）或透明导电氧化物（Transparent Conductive Oxide，TCO）。第一金属层22的材料可以为钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的一种或多种的合金。
需要说明的是，在本申请的描述中，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者更多个所述特征。
103、在所述遮光层20上依次形成缓冲层30、氧化物层40和绝缘层50，所述缓冲层30和所述绝缘层50通过同一光罩形成。
具体可以参阅图4-图5，其中，该氧化物层40可以由铟镓锌氧化物(IGZO)、铟锌锡氧化物(IZTO)、铟镓锌锡氧化物(IGZTO)中的一种或多种材料构成。该绝缘层50可以由三氧化二铝（Al 2O 3）、二氧化铪（HfO 2）、二氧化皓（ZrO 2）、氧化硅（SiOx）或氮化硅（SiNx）等材料构成。
具体的，该缓冲层20和绝缘层40可以通过同一光罩进行曝光、显影等制程形成。
请参阅图6-图7，在一些实施例中，在步骤“在所述遮光层20上依次形成缓冲层30、氧化物层40和绝缘层50”之后，还可以包括：
对所述绝缘层50进行蚀刻，以暴露所述氧化物层40的第一部分41和所述氧化物层40的第二部分42；
对所述第一部分41和所述第二部分42进行导体化，以形成有源层40。
具体的，可以在绝缘层50上涂布光刻胶，并利用光罩对该光刻胶进行曝光、显影形成预设图案，之后再利用形成预设图案后的光刻胶作为遮挡层，对绝缘层50进行刻蚀，暴露氧化物层40的第一部分41和第二部分42。之后，再对第一部分41和第二部分42进行导体化，使得氧化物层40变成有源层40。
在一些实施例中，在步骤“在所述遮光层20上依次形成缓冲层30、氧化物层40和绝缘层50”之后，还可以包括：
对所述绝缘层50和所述缓冲层30进行蚀刻，以暴露所述阳极23。
具体的，可以利用同一光罩，在步骤“对所述绝缘层50进行蚀刻，以暴露所述氧化物层40的第一部分41和所述氧化物层40的第二部分42”的同时，对绝缘层50和缓冲层30进行蚀刻，以暴露阳极23。
104、在所述绝缘层50上沉积第二金属层60，并对所述第二金属层60进行蚀刻，以形成源极61、栅极62和漏极63。
具体可以参阅图8-图9，其中，该第二金属层60的材料可以为钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的一种或多种的合金。
具体的，可以利用一半灰阶光罩，结合半灰阶工艺和反转胶工艺，利用该半灰阶光罩依次经曝光（Photo）、干刻（Dry）、物理气相沉积（PVD）和剥离（Strip）等步骤形成预设图案，然后将该半灰阶光罩作为遮挡层，对第二金属层60进行蚀刻，形成暴露第一部分41的第三通孔64和暴露第二部分42的第四通孔65，使得绝缘层50上图案化形成源极61、栅极62和漏极63。
也即，步骤“对所述第二金属层60进行蚀刻，以形成源极61、栅极62和漏极63”可以包括：
对所述第二金属层60进行蚀刻，以形成暴露所述第一部分41的第三通孔64和暴露所述第二部分42的第四通孔65，位于所述第三通孔64和所述第四通孔65之间的第二金属层60为栅极62、位于所述栅极62两侧的第二金属层60为源极61和漏极63。
可以理解的是，该源极61和漏极63可以分别通孔第三通孔64和第四通孔65与有源层40相接触。
在一些实施例中，可以在步骤“对所述第二金属层60进行蚀刻，以形成源极61、栅极62和漏极63”的同时，对阳极23上的第二金属层60进行蚀刻，以暴露阳极23。
105、在所述第二金属层60上依次形成像素界定70层、发光层80和阴极层90。
具体的，可以在所述第二金属层60上形成像素界定层70，并对所述像素界定层70进行蚀刻，以暴露所述阳极23；在所述像素界定层70上依次形成发光层80和阴极层90，所述发光层80所述阳极23相连。
需要说明的是，通过上述实施例形成的显示面板100不仅可以应用于WOLED，还可以应用于IJP-OLED。需要说明的是，当该显示面板100应用于WOLED时，像素界定层70可以采用常规非疏水性材料构成，当当该显示面板100应用于IJP-OLED时，像素界定层70可以采用疏水性材料构成。
请参阅图10，图10是本申请实施例提供的显示面板100的结构示意图。该显示面板100可以包括：衬底层10以及依次层叠设置于衬底层10上的透明电极层21、第一金属层22、缓冲层30、氧化物层40、绝缘层50、第二金属层60、像素界定层70、发光层80和阴极层90。
其中，该衬底层10可以包括基板11以及彩膜层（RGB）12。
其中，透明电极层21和第一金属层22可以构成遮光层20，透明电极层21可以构成阳极23，第二金属层23可以构成源极61、栅极62和漏极63。
具体的，第一金属层22上设置有暴露基板11的第一通孔31和第二通孔32，第一金属层22和透明电极层21位于第一通孔31和第二通孔32之间的部分为遮光层20，透明电极层21位于彩膜层12上的部分为阳极23。
第二金属层60上设有暴露氧化物层40的第三通孔64和第四通孔65。第二金属层60位于第三通孔64和第四通孔65之间的部分为栅极62，第二金属层60位于栅极62两侧的部分为源极61和漏极63。
需要说明的是，本实施例所提供的显示面板100与上述的显示面板的制造方法形成的显示面板100结构一致，具体可以参照上述实施例，在此不再一一赘述。
由上，本申请实施例提供的显示面板的制造方法包括提供一衬底层；在所述衬底层上沉积透明电极层和第一金属层，并对所述透明电极层和所述第一金属层进行蚀刻，以形成遮光层和阳极；在所述遮光层上依次形成缓冲层、氧化物层和绝缘层，所述缓冲层和所述绝缘层通过同一光罩形成；在所述绝缘层上沉积第二金属层，并对所述第二金属层进行蚀刻，以形成源极、栅极和漏极；在所述第二金属层上依次形成像素界定层、发光层和阴极层。本方案通过使用同一光罩形成缓冲层和有源层，并同时形成遮光层和阳极，以及同时形成源极、漏极和栅极，可以节省光罩制程数，进而节省显示面板100的工艺制造成本和制程时间。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种显示面板的制造方法及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (20)

  1. 一种显示面板的制造方法，其包括：
    提供一衬底层；
    在所述衬底层上沉积透明电极层和第一金属层，并对所述透明电极层和所述第一金属层进行蚀刻，以形成遮光层和阳极；
    在所述遮光层上依次形成缓冲层、氧化物层和绝缘层，所述缓冲层和所述绝缘层通过同一光罩形成；
    在所述绝缘层上沉积第二金属层，并对所述第二金属层进行蚀刻，以形成源极、栅极和漏极；
    在所述第二金属层上依次形成像素界定层、发光层和阴极层。
  2. 如权利要求1所述的显示面板的制造方法，其中，所述衬底层包括基板以及设置于所述基板上彩膜层。
  3. 如权利要求2所述的显示面板的制造方法，其中，所述对所述透明电极层和所述第一金属层进行蚀刻，以形成遮光层和阳极，包括：
    对所述透明电极层和所述第一金属层进行蚀刻，以形成暴露所述基板的第一通孔和第二通孔，其中，位于所述第一通孔和所述第二通孔之间的透明电极层和第一金属层为遮光层；
    对所述第一金属层进行蚀刻，以暴露所述彩膜层上的透明电极层，其中，所述彩膜层上的透明电极层为阳极。
  4. 如权利要求1所述的显示面板的制造方法，其中，在在所述遮光层上依次形成缓冲层、氧化物层和绝缘层之后，在在所述绝缘层上沉积第二金属层之前，还包括：
    对所述绝缘层进行蚀刻，以暴露所述氧化物层的第一部分和所述氧化物层的第二部分；
    对所述第一部分和所述第二部分进行导体化，以形成有源层。
  5. 如权利要求4所述的显示面板的制造方法，其中，所述对所述第二金属层进行蚀刻，以形成源极、栅极和漏极，包括：
    对所述第二金属层进行蚀刻，以形成暴露所述第一部分的第三通孔和暴露所述第二部分的第四通孔，其中，位于所述第三通孔和所述第四通孔之间的第二金属层为栅极、位于所述栅极两侧的第二金属层为源极和漏极。
  6. 如权利要求4所述的显示面板的制造方法，其中，还包括：
    对所述绝缘层和所述缓冲层进行蚀刻，以暴露所述阳极。
  7. 如权利要求6所述的显示面板的制造方法，其中，在所述第二金属层上依次形成像素界定层、发光层和阴极层，包括：
    在所述第二金属层上形成像素界定层，并对所述像素界定层进行蚀刻，以暴露所述阳极；
    在所述像素界定层上依次形成发光层和阴极层，所述发光层所述阳极相连。
  8. 如权利要求1所述的显示面板的制造方法，其中，所述像素界定层的材料包括非疏水性材料。
  9. 如权利要求1所述的显示面板，其中，所述像素界定层的材料包括疏水性材料。
  10. 一种显示面板，其包括：
    衬底层；
    透明电极层，所述透明电极层设置于所述衬底层上；
    第一金属层，所述第一金属层设置于所述透明电极层上
    缓冲层，所述缓冲层设置于所述第一金属层上；
    氧化物层，所述氧化物层设置于所述缓冲层上；
    绝缘层，所述绝缘层设置于所述氧化物层上，所述绝缘层与所述缓冲物层通过同一光罩形成；
    第二金属层，所述第二金属层设置于所述绝缘层上；
    像素界定层，所述像素界定层设置于所述第二金属层上；
    发光层，所述发光层设置于所述像素界定层上；
    阴极层，所述阴极层设置于所述发光层上；
    其中，所述透明电极层和所述第一金属层构成遮光层，所述透明电极层构成阳极，所述第二金属层构成源极、栅极和漏极。
  11. 如权利要求10所述的显示面板，其中，所述衬底层包括基板以及设置于所述基板上彩膜层。
  12. 如权利要求11所述的显示面板，其中，所述第一金属层上设有暴露所述基板的第一通孔和第二通孔。
  13. 如权利要求12所述的显示面板，其中，所述透明电极层和所述第一金属层位于所述第一通孔之间的部分为遮光层，所述透明电极层位于所述彩膜层上的部分为阳极。
  14. 如权利要求10所述的显示面板，其中，所述第二金属层上设置有暴露所述氧化物层的第三通孔和第四通孔。
  15. 如权利要求14所述的显示面板，其中，所述第二金属层位于所述第三通孔和所述第四通孔之间的部分为栅极，位于所述栅极两侧的部分为源极和漏极。
  16. 如权利要求15所述的显示面板，其中，所述源极和所述漏极分别通过所述第三通孔、所述第四通孔与所述源漏极层相接触。
  17. 如权利要求10所述的显示面板，其中，所述阳极与所述发光层相连。
  18. 如权利要求10所述的显示面板，其中，所述像素界定层的材料包括非疏水性材料。
  19. 如权利要求10所述的显示面板，其中，所述像素界定层的材料包括疏水性材料。
  20. 如权利要求10所述的显示面板，其中，所述透明电极层的材料包括氧化铟锡或透明导电氧化物。
PCT/CN2019/127959 2019-12-11 2019-12-24 显示面板的制造方法及显示面板 Ceased WO2021114398A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/627,364 US11296174B2 (en) 2019-12-11 2019-12-24 Method of manufacturing display panel and display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911268944.6 2019-12-11
CN201911268944.6A CN111129083A (zh) 2019-12-11 2019-12-11 显示面板的制造方法及显示面板

Publications (1)

Publication Number Publication Date
WO2021114398A1 true WO2021114398A1 (zh) 2021-06-17

Family

ID=70499200

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/127959 Ceased WO2021114398A1 (zh) 2019-12-11 2019-12-24 显示面板的制造方法及显示面板

Country Status (3)

Country Link
US (1) US11296174B2 (zh)
CN (1) CN111129083A (zh)
WO (1) WO2021114398A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584578A (zh) * 2020-05-14 2020-08-25 深圳市华星光电半导体显示技术有限公司 一种双面显示面板及其制备方法
CN115172413A (zh) * 2022-06-15 2022-10-11 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法、移动终端
CN115274793A (zh) * 2022-07-21 2022-11-01 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097675A (zh) * 2015-09-22 2015-11-25 深圳市华星光电技术有限公司 阵列基板及其制备方法
CN108520895A (zh) * 2018-03-08 2018-09-11 友达光电股份有限公司 显示面板
CN109585298A (zh) * 2018-10-22 2019-04-05 惠科股份有限公司 一种显示面板的制作方法和显示面板
CN109585297A (zh) * 2018-10-22 2019-04-05 惠科股份有限公司 一种显示面板的制作方法和显示面板
US20190172390A1 (en) * 2015-12-08 2019-06-06 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
CN110148631A (zh) * 2019-05-09 2019-08-20 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法以及显示装置
CN110444567A (zh) * 2019-07-26 2019-11-12 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6015389B2 (ja) * 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
TWI678740B (zh) * 2013-09-23 2019-12-01 日商半導體能源研究所股份有限公司 半導體裝置
CN104617115A (zh) * 2015-03-02 2015-05-13 深圳市华星光电技术有限公司 Ffs型薄膜晶体管阵列基板及其制备方法
CN105137672B (zh) * 2015-08-10 2018-11-30 深圳市华星光电技术有限公司 阵列基板及其制造方法
JP6701835B2 (ja) * 2016-03-11 2020-05-27 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN107579003B (zh) * 2017-08-31 2023-10-31 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示基板及制作方法、显示装置
CN107768412B (zh) * 2017-10-26 2023-10-27 京东方科技集团股份有限公司 显示基板及其制备方法和显示面板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097675A (zh) * 2015-09-22 2015-11-25 深圳市华星光电技术有限公司 阵列基板及其制备方法
US20190172390A1 (en) * 2015-12-08 2019-06-06 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
CN108520895A (zh) * 2018-03-08 2018-09-11 友达光电股份有限公司 显示面板
CN109585298A (zh) * 2018-10-22 2019-04-05 惠科股份有限公司 一种显示面板的制作方法和显示面板
CN109585297A (zh) * 2018-10-22 2019-04-05 惠科股份有限公司 一种显示面板的制作方法和显示面板
CN110148631A (zh) * 2019-05-09 2019-08-20 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法以及显示装置
CN110444567A (zh) * 2019-07-26 2019-11-12 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法

Also Published As

Publication number Publication date
CN111129083A (zh) 2020-05-08
US11296174B2 (en) 2022-04-05
US20210335967A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
CN106684037B (zh) 优化4m制程的tft阵列制备方法
CN102023433B (zh) Tft-lcd阵列基板及其制造方法
CN101807583B (zh) Tft-lcd阵列基板及其制造方法
CN101825814B (zh) Tft-lcd阵列基板及其制造方法
CN107221501B (zh) 垂直型薄膜晶体管及其制备方法
CN110164873A (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN111129084A (zh) 显示面板的制造方法及显示面板
US10153377B2 (en) Dual-gate thin film transistor and manufacturing method thereof and array substrate
CN108400151B (zh) 显示基板及其制作方法、显示装置
KR20190077570A (ko) 어레이 기판, 그 제조 방법 및 표시 장치
CN103887245A (zh) 一种阵列基板的制造方法
WO2017012306A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
WO2017031940A1 (zh) 一种阵列基板、其制作方法及显示装置
CN114203630A (zh) 阵列基板的制作方法、阵列基板以及显示装置
CN107799466B (zh) Tft基板及其制作方法
WO2021114398A1 (zh) 显示面板的制造方法及显示面板
CN103560088B (zh) 阵列基板的制作方法
CN102693938B (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
WO2019100488A1 (zh) 背沟道蚀刻型tft基板及其制作方法
CN103928397B (zh) 一种tft阵列基板及其制备方法和显示装置
US20190058165A1 (en) Manufacturing method of thin film transistor array substrate
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置
CN102854677A (zh) 阵列基板、阵列基板的制造方法及显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19955869

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19955869

Country of ref document: EP

Kind code of ref document: A1