WO2021112425A1 - 벌크 멀티 에미터 태양전지 및 그 제조방법 - Google Patents

벌크 멀티 에미터 태양전지 및 그 제조방법 Download PDF

Info

Publication number
WO2021112425A1
WO2021112425A1 PCT/KR2020/015780 KR2020015780W WO2021112425A1 WO 2021112425 A1 WO2021112425 A1 WO 2021112425A1 KR 2020015780 W KR2020015780 W KR 2020015780W WO 2021112425 A1 WO2021112425 A1 WO 2021112425A1
Authority
WO
WIPO (PCT)
Prior art keywords
emitter
wafer
dopant
doping
bulk
Prior art date
Application number
PCT/KR2020/015780
Other languages
English (en)
French (fr)
Inventor
안홍길
Original Assignee
주식회사 생길에너지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 생길에너지 filed Critical 주식회사 생길에너지
Publication of WO2021112425A1 publication Critical patent/WO2021112425A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433—Particular geometry of the grid contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0508—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module the interconnection means having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a bulk multi-emitter solar cell that increases power generation efficiency by thickening an emitter layer, and a method for manufacturing the same.
  • a solar cell is a cell that generates electric energy from solar energy, and has the advantage of being environmentally friendly and having infinite solar energy as an energy source and a long lifespan.
  • a solar cell uses a photovoltaic effect that converts photon energy into electrical energy using a semiconductor, and is made by forming a p-n junction in which a p-type semiconductor and an n-type semiconductor are joined. At this time, electrons and holes are generated inside the semiconductor by light energy incident on the pn junction, and these electrons and holes move to the n-type and p-type semiconductor layers by the internal electric field, respectively, and are accumulated in both electrodes. . When these two electrodes are electrically connected, current flows through the conductor, and it can be used as power from the outside.
  • the n-type and p-type semiconductor layers can be made by forming an emitter, which is bonded to the base layer to generate an electric field, and is a passage for electrons generated by incident light, and the front electrode and connected
  • the emitter is formed by implanting dopant into the semiconductor wafer, and the efficiency of the solar cell varies greatly depending on the characteristics of the emitter according to the degree and number of doping.
  • the emitter 5 is formed by diffusing a dopant in the wafer 1 .
  • an anti-reflection film (2, SiN) that covers the front surface and prevents light from being reflected
  • a plurality of front electrodes (3, Ag) formed to be spaced apart on the front surface of the anti-reflection film
  • a rear electrode ( 4, Al) 4, Al
  • FIG. 2 is a graph showing the correlation between a general surface doping concentration, doping surface resistance, and emitter thickness.
  • the higher the surface doping concentration the higher the impurity content and the lower the doping surface resistance.
  • the thickness of the emitter becomes thicker as the surface doping concentration increases.
  • the doping surface resistance is lowered by high doping, there is a problem of recombination in which electrons generated by incident light are easily lost. Therefore, in order to minimize recombination, it is necessary to lower the doping surface resistance.
  • the thickness of the emitter layer is thin, the frequency range of light that can be used for power generation is limited. In order to increase power generation efficiency, it is advantageous to form the emitter thick by diffusing impurities deeply into the wafer.
  • the emitter layer is formed to be thicker as the doping concentration is higher, if the emitter layer is thicker, the doping surface resistance is low and the recombination rate is increased.
  • the conventional solar cell is being researched and developed as a method of optimizing the doping concentration through repeated experiments as shown in FIG. 1, and a bulk multi-emitter solar cell in which a plurality of emitter layers are formed by a plurality of doping processes has been recently developed.
  • the dopant is repeatedly applied, the surface concentration increases, causing a recombination problem, which limits practical application.
  • the present invention is to solve the problems of the prior art as described above, and specifically, the emitter layer is formed on both the surface and the bulk region to utilize a wide frequency range, and the power generation efficiency is improved by increasing the pn junction area
  • An object of the present invention is to provide a method for manufacturing a bulk multi-emitter solar cell. Furthermore, an object of the present invention is to provide a bulk multi-emitter solar cell capable of lowering the recombination rate by increasing the surface sheet resistance and a method for manufacturing the same.
  • An embodiment of the present invention to solve the above problems, N or P type wafer; and an emitter formed by partially doping one surface of the wafer with a first dopant of a type opposite to that of the wafer; including, wherein the emitter includes: a connection emitter extending in a depth direction from one surface of the wafer; and a bulk emitter extending from an end of the connecting emitter in the width direction of the wafer. It provides a bulk multi-emitter solar cell comprising a.
  • a plurality of the connected emitters and the bulk emitters are formed in parallel, and the emitter includes: an upper half base formed by doping the second dopant between the plurality of connected emitters; It further includes, wherein the second dopant is of the same type as the wafer on one surface of the wafer, and a diffusion coefficient is smaller than that of the first dopant.
  • the present invention is characterized in that a plurality of the connection emitter, the bulk emitter and the upper half base are formed in series in the depth direction of the wafer to form a plurality of layers.
  • the emitter of the present invention a surface emitter formed by doping a third dopant of a type opposite to that of the wafer on one surface of the wafer; Further comprising, the length from one surface of the wafer to the end of the surface emitter is characterized in that it is formed smaller than the length from the one surface of the wafer to the end of the connected emitter.
  • the first dopant and the second dopant are applied in a pattern spaced apart from each other by a predetermined interval, and the points spaced apart from the first dopants and the points spaced from the second dopants are alternated. It provides a method for manufacturing a bulk multi-emitter solar cell, characterized in that the first dopant and the second dopant are partially overlapped and applied.
  • the present invention is characterized in that after repeating the pattern source application step and the pattern doping step a plurality of times, the surface coating step and the surface doping step are included.
  • the emitter is formed in a pattern of a surface emitter, a connected emitter, and a bulk emitter, an emitter layer is formed on both the surface and the bulk region, so that the pn junction is compared with the existing simple layer type emitter. There is an effect of improving the power generation efficiency by increasing the area.
  • the dopant when a low temperature oxide film is formed by applying a temperature lower than the doping temperature, the dopant is diffused into a deeper part of the wafer to increase the thickness of the emitter, so that light of various frequency ranges can be used.
  • the doping surface resistance increases from 90 to 100 ⁇ /sq to 20 ⁇ /sq or more, and becomes 110 ⁇ /sq or more to reduce the recombination rate. That is, there is a very advantageous effect in that the photoelectric efficiency is increased by 19.5% compared to the case in which the doped sheet resistance is low instead of the thickness of the conventional emitter.
  • FIG. 1 is a cross-sectional perspective view showing a longitudinal section of a general solar cell
  • 2 is a graph showing the correlation between general surface doping concentration, doping surface resistance, and emitter thickness
  • FIG. 3 is a cross-sectional perspective view showing a longitudinal section of the first embodiment of the present invention bulk multi-emitter solar cell
  • FIG. 6 is a cross-sectional perspective view showing a longitudinal section of a second embodiment of the present invention bulk multi-emitter solar cell
  • FIG. 3 is a cross-sectional perspective view showing a longitudinal section of the bulk multi-emitter solar cell of the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view showing the manufacturing procedure of the present invention
  • FIG. 5 is a flowchart of the manufacturing method of the first embodiment.
  • a solar cell forms a pn junction by forming an emitter on a silicon wafer 10, covers the entire surface with an anti-reflection film, and prints electrodes on both sides to form one battery cell, and arranges a plurality of battery cells It can be manufactured by modularizing it.
  • an emitter is formed by doping the entire surface of the wafer 10 with impurities (dopants, dopant) and etching and removing the oxide film formed during doping.
  • the present invention is characterized in that it includes the steps of forming an emitter layer in the bulk region (the inner region of the wafer) by applying and doping impurities in a predetermined pattern, forming an oxide film forming a low-temperature oxide film, and removing the same. That is, the present invention relates to the formation of the emitter, and the description of other components is omitted.
  • a connection emitter 120 in which a pattern is formed by the wafer 10 , the first dopant 100 and the second dopant 200 . and a surface emitter 310 formed by doping the bulk emitter 110 and the third dopant 300 .
  • the wafer 10 is a semiconductor wafer 10 made of general silicon or the like, and is formed in an N or P type.
  • the first dopant 100 and the third dopant 300 are formed in a type opposite to that of the wafer 10
  • the second dopant 200 is formed in the same type as the wafer 10 . That is, when the wafer 10 is P-type, the first dopant 100 is an N-type, the second dopant 200 is a P-type, and the third dopant 300 is an N-type.
  • the present invention may include a pattern source application step (S1), a pattern doping step (S2), a surface coating step (S5), and a surface doping step (S6). Furthermore, a low-temperature oxide film forming step S3 and a low-temperature oxide film removing step S4 may be further included between the pattern doping step S2 and the surface coating step S5 .
  • the pattern source means the first dopant 100 and the second dopant 200 , and the term pattern source is used to mean that the two dopants are applied in a predetermined pattern.
  • the diffusion coefficient of the first dopant 100 is greater than the diffusion coefficient of the second dopant 200, for example, when the first dopant 100 is N-type, a phosphoric acid (PHOSPOROUS) source may be used, and the second dopant If 200 is a P type, a BORON source may be used.
  • PHOSPOROUS phosphoric acid
  • the pattern source application step (S1) is a step of coating the first dopant 100 and the second dopant 200 on one surface of the wafer 10.
  • the first dopant 100 and the second dopant (200) are spaced apart at regular intervals and alternately arranged alternately, it may be applied so that some overlap.
  • the first dopant 100 is applied in a pattern to form the first spacing portion 101
  • the second dopant 200 is applied in a pattern to form the second spacing portion 201 .
  • the first spacer 101 and the second spacer 201 may be arranged to be alternately placed on each other. The application order of the first dopant 100 and the second dopant 200 is irrelevant.
  • the pattern doping step S2 is a step in which a dopant is diffused inwardly from one surface of the wafer 10 by applying a predetermined heat to the wafer 10 .
  • the p-n junction of the semiconductor is formed.
  • the crystalline or amorphous silicon (Si) wafer 10 is heated to 800 to 1200° C.
  • the gallium arsenide (GaAs) wafer 10 is heated to 600 to 1000° C.
  • the depth of the emitter formed by each dopant varies due to the difference in diffusion coefficient between the first dopant 100 and the second dopant 200 in the pattern doping step S2, and a pattern emitter can be formed.
  • the first dopant 100 is a phosphoric acid source and the second dopant 200 is a boron source
  • phosphoric acid is doped more deeply and boron is doped thinly because phosphoric acid diffuses better than boron.
  • an emitter is formed by the pattern doping step S2 , and a pattern may also be formed in the emitter by the patterns of the first dopant 100 and the second dopant 200 .
  • the emitter includes a connected emitter 120 extending from one surface of the wafer 10 and a bulk emitter 110 extending from an end of the connected emitter 120 in the width direction of the wafer 10 . may be included, and a pattern may be formed by the connection emitter 120 and the bulk emitter 110 .
  • an upper half base 210 is referred to as an upper half base 210 between the plurality of connection emitters 120 , and the upper half base 210 is formed by diffusion of the second dopant 200 , and in fact overlaps with some of the first dopant 100 . is an area to be
  • the bulk emitter 110 is formed at a depth where the second dopant 200 does not diffuse, and a plurality of bulk emitters 110 may be connected as one.
  • the low-temperature oxide film formation step ( S3 ) is a step in which the dopant is further diffused into the wafer 10 by applying heat to a low temperature, and is illustrated in FIG. 4( c ).
  • the emitter becomes thicker and a low-temperature oxide film is formed on the surface.
  • the heating temperature in the low-temperature oxide film forming step (S3) is formed lower than the pattern doping step (S2), and it is preferable to heat treatment at less than 800°C.
  • the low-temperature oxide film removal step S4 is a step of removing the low-temperature oxide film formed on the surface of the wafer 10 .
  • the low-temperature oxide film is formed by penetrating a portion of the dopant-rich region on the surface of the wafer 10.
  • the dopant-rich region is also removed and the doping surface resistance can be reduced.
  • the present applicant confirmed that when the silicon wafer 10 was heat treated at less than 800° C. for 1 hour, the doping surface resistance increased from 90 to 100 ⁇ /sq to 20 ⁇ /sq or more to have a value of 110 ⁇ /sq or more.
  • the surface coating step ( S5 ) is a step of applying the third dopant 300 on one surface of the wafer 10 as shown in FIG. 4 ( d ).
  • the third dopant 300 may be applied to cover the entire surface of the wafer 10 , and is preferably applied at least in a wider range than the application area of the pattern source.
  • the third dopant 300 is a source of a type opposite to that of the wafer 10 , and may be the same source as the first dopant 100 , for example, POCl 3 .
  • the surface doping step ( S6 ) is a step of spreading the third dopant 300 into the wafer 10 by applying a set heat to the wafer 10 .
  • the third dopant 300 is diffused by a predetermined distance in the inner direction of the wafer 10 .
  • the connected emitter 120 is formed more deeply by the pattern doping and low-temperature oxide film formation step (S3), the length from one surface of the wafer 10 to the end of the surface emitter 310 is, the connected emitter 120 ) will be formed smaller than the length to the end.
  • the second embodiment is different from the first embodiment in that a plurality of connected emitters and bulk emitters are formed in the depth direction of the wafer, and the same reference numerals are used for the same parts, and descriptions thereof are omitted.
  • FIG. 6 is a cross-sectional perspective view showing a longitudinal cross-section of a bulk multi-emitter solar cell of the second embodiment of the present invention
  • FIG. 7 is a flowchart of the manufacturing method of the second embodiment.
  • a pattern formed of the connected emitters 120 and 1120 and the bulk emitters 110 and 1110 is formed to form a plurality of layers in series.
  • upper half bases 210 and 1210 are formed between the connection emitters 120 and 1120 .
  • the surface emitter 310 may be formed only on one surface of the wafer 10, which provides a path for electrons and holes generated in the emitter to move to the front electrode or the rear electrode, respectively, and widens the area of the pn junction. it is for
  • the pattern source application steps S11 and S12 and the pattern doping steps S21 and S22 may be performed a plurality of times. Furthermore, the low-temperature oxide film forming steps S31 and S32 to form the emitter layer thickly and the low-temperature oxide film removal steps S41 and S42 to increase the doping surface resistance of the wafer 10 may be added and performed multiple times. Thereafter, the bulk multi-emitter solar cell of the present invention can be manufactured by performing a surface coating step (S5) and a surface doping step (S6).

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 에미터 층을 표면과 벌크 영역에 모두 형성하여 주파수 범위를 넓게 활용하고, p-n 접합(junction) 면적을 높여 발전효율이 향상된 벌크 멀티 에미터 태양전지 그 제조방법을 제공하는 것을 목적으로 하는 것으로서, N 또는 P 타입 웨이퍼; 및 상기 웨이퍼의 일면에 상기 웨이퍼와 반대 타입의 제1도펀트가 부분적으로 도핑되어 형성되는 에미터; 를 포함하고, 상기 에미터는, 상기 웨이퍼의 일면으로부터 깊이방향으로 연장형성되는 연결에미터; 및 상기 연결에미터의 단부로부터 상기 웨이퍼의 폭방향으로 연장형성되는 벌크에미터; 를 포함하는 것을 특징으로 하는 벌크 멀티 에미터 태양전지 및 그 제조방법을 제공한다.

Description

벌크 멀티 에미터 태양전지 및 그 제조방법
본 발명은 에미터 층을 두껍게 하여 발전 효율을 높이는 벌크 멀티 에미터 태양전지 및 그 제조방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생성하는 전지로서, 친환경적이고 에너지원인 태양에너지가 무한할 뿐만 아니라 수명이 길다는 장점이 있다.
일반적으로 태양전지는 반도체를 사용하여 광자(photon)의 에너지를 전기적 에너지로 전환하는 광기전력 효과를 이용한 것으로서, p형 반도체와 n형 반도체를 접합시킨 p-n 접합(junction)을 형성하여 만든다. 이때 p-n 접합부에 입사하는 빛 에너지에 의해 반도체의 내부에서는 전자와 정공이 발생하며, 이러한 전자와 정공은 내부의 전계에 의해 각각 n형 및 p형의 반도체층으로 이동하여 양쪽의 두 전극에 축적된다. 이 두 전극을 전기적으로 연결하면 도선에는 전류가 흐르게 되며 외부에서는 이를 전력으로 이용할 수 있게 된다.
여기서 n형 및 p형 반도체층은 에미터(emitter)를 형성함으로써 만들 수 있는데, 에미터는 베이스 층과 접합하여 전계(electric field)를 발생하고, 입사광에의해 발생한 전자의 이동 통로이며, 전면전극과 연결된다. 에미터는 반도체 웨이퍼에 불순물(dopant)을 주입하여 형성되며, 도핑의 정도와 횟수에 따른 에미터의 특성에 따라 태양전지의 효율이 크게 달라지게 된다.
도 1은 일반적인 태양전지의 종단면을 나타내는 단면 사시도이다. 이를 참조하여 설명하면, 태양전지는 웨이퍼(1)에 도펀트를 확산시켜 에미터(5)가 형성되어 있다. 또한 전면을 커버하며 빛이 반사되는 것을 방지하는 반사방지막(2, SiN), 반사방지막의 전면에 복수 개 이격되어 형성되는 전면전극(3, Ag), 웨이퍼(1) 후면을 커버하는 후면전극(4, Al)으로 구성되어 있다.
한편 도 2는 일반적인 표면 도핑농도, 도핑면저항, 에미터 두께의 상관관계를 도시한 그래프이다. 이를 참조하면, 표면 도핑농도가 높아질수록, 불순물 함유량이 높아 도핑면저항이 낮아지게 된다. 또한 확산 도핑 시, 에미터 두께는 표면 도핑농도가 높아질수록 두꺼워지게 된다.
그런데 높은 도핑을 하여 도핑면저항이 낮아지면 입사광에 의해 발생한 전자를 쉽게 잃어버리는 재결합(Recombination)의 문제가 발생한다. 따라서 재결합을 최소화하기 위해서는 도핑면저항을 낮출 필요가 있다. 또한 에미터 층의 두께가 얇은 경우 발전에 이용할 수 있는 빛의 주파수 범위가 한정되게 되므로, 발전 효율을 높이기 위해서는 불순물을 웨이퍼 내부로 깊이 확산시켜 에미터를 두껍게 형성하는 것이 유리하다.
그런데 에미터 층은 도핑농도가 높을수록 두껍게 형성되므로, 에미터 층이 두꺼우면 도핑면저항이 낮아 재결합률이 높아지고, 도핑면저항을 높이기 위해 도핑농도를 낮추면 에미터가 얇아지는 문제점이 있다.
따라서 종래의 태양전지는 도 1과 같이 도핑 농도를 반복된 실험에 의해 최적화하는 방법으로 연구 개발되고 있으며, 최근 복수의 도핑 공정으로 에미터 층을 복수로 형성한 벌크 멀티 에미터 태양전지가 개발되고 있으나, 도펀트를 반복 도포하면서 표면 농도가 높아져 재결합 문제가 발생하여 실제 적용에는 제약이 있는 실정이다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 구체적으로는 에미터 층을 표면과 벌크 영역에 모두 형성하여 주파수 범위를 넓게 활용하고, p-n 접합(junction) 면적을 높여 발전효율이 향상된 벌크 멀티 에미터 태양전지 그 제조방법을 제공하는 것을 목적으로 한다. 나아가 표면 면저항을 높여 재결합률을 낮출 수 있는 벌크 멀티 에미터 태양전지 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 실시예는 상기와 같은 과제를 해결하고자, N 또는 P 타입 웨이퍼; 및 상기 웨이퍼의 일면에 상기 웨이퍼와 반대 타입의 제1도펀트가 부분적으로 도핑되어 형성되는 에미터; 를 포함하고, 상기 에미터는, 상기 웨이퍼의 일면으로부터 깊이방향으로 연장형성되는 연결에미터; 및 상기 연결에미터의 단부로부터 상기 웨이퍼의 폭방향으로 연장형성되는 벌크에미터; 를 포함하는 것을 특징으로 하는 벌크 멀티 에미터 태양전지를 제공한다.
또한 본 발명은 상기 연결에미터 및 벌크에미터는 복수 개가 병렬로 형성되며, 상기 에미터는, 상기 제2도펀트가 복수 개의 상기 연결에미터 사이에 도핑되어 형성되는 상반베이스; 를 더 포함하고, 상기 제2도펀트는, 상기 웨이퍼의 일면에 상기 웨이퍼와 같은 타입이며, 상기 제1도펀트보다 확산계수가 작은 것을 특징으로 한다.
또한 본 발명은 상기 연결에미터, 벌크에미터 및 상반베이스가 상기 웨이퍼의 깊이방향으로 복수 개 직렬로 형성되어 복수의 층을 이루는 것는 것을 특징으로 한다.
또한 본 발명의 상기 에미터는, 상기 웨이퍼의 일면에 상기 웨이퍼와 반대 타입의 제3도펀트가 도핑되어 형성되는 표면에미터; 를 더 포함하고, 상기 웨이퍼의 일면으로부터 상기 표면에미터의 단부까지의 길이는, 상기 웨이퍼의 일면으로부터 상기 연결에미터의 단부까지의 길이보다 작게 형성되는 것을 특징으로 한다.
더불어 상술한 기술적 과제를 해결 하기 위해, 웨이퍼 일면에 제1도펀트와 제2도펀트를 도포하는 패턴 소스 도포 단계; 상기 웨이퍼에 설정된 열을 가하여 상기 웨이퍼의 내부 방향으로 상기 제1도펀트 및 제2도펀트를 확산시키는 패턴 도핑 단계; 상기 웨이퍼 일면에 제3도펀트를 도포하는 표면 도포 단계; 및 상기 웨이퍼에 설정된 열을 가하여 상기 제3도펀트를 확산시키는 표면 도핑 단계; 를 포함하고, 상기 패턴 소스 도포 단계는, 상기 제1도펀트 및 제2도펀트를 각각 일정 간격 이격시킨 패턴으로 도포되되, 상기 제1도펀트끼리 이격된 지점과 상기 제2도퍼트끼리 이격된 지점이 교번으로 배치되도록 상기 제1도펀트 및 제2도펀트를 일부 중첩시켜 도포하는 것을 특징으로 하는 벌크 멀티 에미터 태양전지의 제조방법을 제공한다.
또한 본 발명은 상기 패턴 소스 도포 단계 및 패턴 도핑 단계를 복수 회 반복한 후, 상기 표면 도포 단계 및 표면 도핑 단계를 포함하는 것을 특징으로 한다.
또한 상기 패턴 도핑 단계 이후에, 상기 웨이퍼를 상기 패턴 도핑 단계보다 낮은 온도로 가열하는 저온산화막 형성 단계; 및 상기 저온산화막을 제거하는 산화막 제거 단계; 를 더 포함하는 것을 특징으로 한다.
이상에서 살펴본 바와 같은 본 발명의 과제해결 수단에 의하면 다음과 같은 사항을 포함하는 다양한 효과를 기대할 수 있다. 다만, 본 발명이 하기와 같은 효과를 모두 발휘해야 성립되는 것은 아니다.
본 발명에 따르면 표면에미터, 연결에미터, 벌크에미터의 패턴으로 에미터가 형성됨에 따라 에미터 층을 표면과 벌크 영역에 모두 형성하여, 기존의 단순한 층 형태의 에미터와 비교할 때 p-n 접합 면적이 증가하여 발전 효율이 향상되는 효과가 있다.
또한 본 발명에 따르면 도핑 온도보다 낮은 온도를 가하여 저온산화막을 형성할 때에 도펀트가 웨이퍼의 더욱 깊숙한 곳으로 확산되어 에미터의 두께가 두꺼워지므로, 다양한 주파수 영역의 빛을 이용할 수 있다. 1시간동안 800℃ 미만에서 실리콘 웨이퍼를 열처리 하는 경우, 도핑면저항이 90~100Ω/sq에서 20Ω/sq 이상 증가하여 110Ω/sq 이상이 되어 재결합률이 저감된다. 즉, 종래 에미터가 두꺼운 대신 도핑면저항이 낮았던 경우와 비교할 때, 광전 효율이 19.5% 증가하게 되는 매우 유리한 효과가 있다.
도 1은 일반적인 태양전지의 종단면을 나타내는 단면 사시도,
도 2는 일반적인 표면 도핑농도, 도핑면저항, 에미터 두께의 상관관계를 도시한 그래프 도면,
도 3은 본 발명 벌크 멀티 에미터 태양전지 제1실시예의 종단면을 나타내는 단면 사시도,
도 4는 본 발명의 제조 순서를 도시하는 단면도,
도 5는 제1실시예 제조방법의 순서도,
도 6은 본 발명 벌크 멀티 에미터 태양전지 제2실시예의 종단면을 나타내는 단면 사시도,
도 7은 제2실시예 제조방법의 순서도이다.
이하, 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명한다.
도 3은 본 발명 벌크 멀티 에미터 태양전지 제1실시예의 종단면을 나타내는 단면 사시도, 도 4는 본 발명의 제조 순서를 도시하는 단면도, 도 5는 제1실시예 제조방법의 순서도이다.
태양전지는 실리콘 웨이퍼(10)에 에미터를 형성하여 p-n 접합을 형성하고, 전면에 반사방지막으로 커버한 후, 양 면에 전극을 프린팅하여 하나의 전지 셀을 형성하고, 전지 셀을 복수 개 배치하여 모듈화함으로써 제조될 수 있다. 일반적인 경우 웨이퍼(10)에 불순물(도펀트, dopant)을 웨이퍼(10) 표면에 전체적으로 도핑하고, 도핑 시 형성되는 산화막을 에칭하여 제거함으로써 에미터를 형성한다. 본 발명은 이와 달리 불순물을 일정 패턴으로 도포, 도핑하여 벌크 영역(웨이퍼 내측 영역)에도 에미터 층을 형성하며, 저온산화막을 형성하는 산화막 형성 단계 및 이를 제거하는 단계를 포함하는 것을 특징으로 한다. 즉, 본 발명은 에미터를 형성하는 것과 관련된 것으로서 이외의 구성에 대한 설명은 생략한다.
도 3 내지 도 5에 도시된 바와 같이, 본 발명의 제1실시예는, 웨이퍼(10), 제1도펀트(100) 및 제2도펀트(200)에 의해 패턴이 형성되는 연결에미터(120)와 벌크에미터(110) 및 제3도펀트(300)가 도핑되어 형성되는 표면에미터(310)를 포함한다. 웨이퍼(10)는 일반적인 실리콘 등을 소재로 하는 반도체 웨이퍼(10)이며, N 또는 P 타입으로 형성된다. 또한 제1도펀트(100) 및 제3도펀트(300)는 웨이퍼(10)와 반대 타입으로 형성되고, 제2도펀트(200)는 웨이퍼(10)와 같은 타입으로 형성된다. 즉, 웨이퍼(10)가 P 타입인 경우, 제1도펀트(100)는 N 타입, 제2도펀트(200)는 P 타입, 제3도펀트(300)는 N 타입이 된다.
본 발명 제1실시예의 제조방법을 설명하면, 본 발명은 패턴 소스 도포 단계(S1), 패턴 도핑 단계(S2), 표면 도포 단계(S5), 표면 도핑 단계(S6)를 포함할 수 있다. 나아가 패턴 도핑 단계(S2)와 표면 도포 단계(S5) 사이에 저온산화막 형성 단계(S3) 및 저온산화막 제거 단계(S4)를 더 포함할 수 있다.
패턴 소스란, 제1도펀트(100) 및 제2도펀트(200)를 의미하며, 두 도펀트를 일정 패턴으로 도포하는 의미로서 패턴 소스라는 용어를 사용한다. 여기서 제1도펀트(100)의 확산계수가 제2도펀트(200)의 확산계수보다 크며, 그 예로서 제1도펀트(100)가 N 타입인 경우 인산(PHOSPOROUS) 소스를 사용할 수 있으며, 제2도펀트(200)가 P 타입인 경우 보론(BORON) 소스를 사용할 수 있다.
패턴 소스 도포 단계(S1)는 웨이퍼(10) 일면에 제1도펀트(100)와 제2도펀트(200)를 도포하는 단계로서, 도 4 (a)와 같이 제1도펀트(100) 및 제2도펀트(200)는 일정 간격 이격되어 교번으로 번갈아 배치되되, 일부가 중첩되도록 도포될 수 있다. 더욱 상세하게는, 제1도펀트(100)는 제1이격부(101)를 형성하도록 패턴을 이루어 도포되고, 제2도펀트(200)는 제2이격부(201)를 형성하도록 패턴을 이루어 도포될 수 있다. 나아가 제1이격부(101)와 제2이격부(201)가 서로 교번으로 놓이도록 배치될 수 있다. 제1도펀트(100)와 제2도펀트(200)의 도포 순서는 무관하다.
도 4 (b)를 참조하면, 패턴 도핑 단계(S2)는 웨이퍼(10)에 일정 열을 가하여 웨이퍼(10)의 일면으로부터 내부 방향으로 도펀트를 확산시키는 단계이다. 이 단계에서 반도체의 p-n 접합이 형성된다. 결정질 또는 비결정질 실리콘(Si)웨이퍼(10)의 경우 800 내지 1200℃, 갈륨비소(GaAs) 웨이퍼(10)(10)의 경우 600 내지 1000℃로 가열한다.
본 발명은 패턴 도핑 단계(S2)에서 제1도펀트(100)와 제2도펀트(200)의 확산계수 차이에 의해 각 도펀트에 의해 형성되는 에미터의 깊이가 달라지며 패턴 에미터를 형성할 수 있다. 제1도펀트(100)가 인산 소스이고, 제2도펀트(200)가 보론 소스인 경우, 인산이 보론보다 확산이 더 잘되므로 인산이 더 깊게 도핑이 되고, 보론은 얇게 도핑되는 것이다. 따라서 패턴 도핑 단계(S2)에 의해 에미터가 형성되며, 제1도펀트(100) 및 제2도펀트(200)의 패턴에 의해 에미터에도 패턴이 형성될 수 있다.
결론적으로 에미터는, 웨이퍼(10)의 일면으로부터 연장형성되는 연결에미터(120)와, 연결에미터(120)의 단부로부터 웨이퍼(10)의 폭방향으로 연장형성되는 벌크에미터(110)를 포함할 수 있고, 연결에미터(120)와 벌크에미터(110)에 의해 패턴이 형성될 수 있다. 여기서 복수의 연결에미터(120) 사이는 상반베이스(210)라 칭하며, 상반베이스(210)는 제2도펀트(200)가 확산되어 형성되는 것으로서, 실제로는 일부의 제1도펀트(100)와 중첩되는 영역이다. 또한 벌크에미터(110)는 제2도펀트(200)가 확산되지 못하는 깊이에 형성되는 것으로 이해할 수 있고, 복수의 벌크에미터(110)가 하나로 이어져 형성될 수도 있다.
나아가 저온산화막 형성 단계(S3)는 저온으로 열을 가함으로써 도펀트가 웨이퍼(10) 내측으로 더욱 확산시키는 단계이고 도 4 (c)에 도시되어 있다. 이 단계에서 에미터가 더욱 두꺼워지며, 표면에는 저온산화막이 형성되게 된다. 저온산화막 형성 단계(S3)에서의 가열 온도는 패턴 도핑 단계(S2)보다 낮게 형성되며, 바람직하게는 800℃ 미만에서 열처리하는 것이 바람직하다. 또한 도핑면저항이 일정 수준 이상 증가될 때까지 온도 및 시간을 조정하여 반복진행하는 것도 가능하다.
저온산화막 제거 단계(S4)는 웨이퍼(10) 표면에 형성된 저온산화막을 제거하는 단계이다. 저온산화막은 웨이퍼(10) 표면의 도펀트 고농도 구역에 일정 부분 침투하여 형성되는 것으로, 저온산화막을 제거하면 동시에 도펀트 고농도 구역 또한 제거되면서 도핑면저항이 작아질 수 있다. 본 출원인은 1시간동안 800℃ 미만에서 실리콘 웨이퍼(10)를 열처리 하는 경우, 도핑면저항이 90~100Ω/sq에서 20Ω/sq 이상 증가하여 110Ω/sq 이상의 값을 갖는 것을 확인하였다.
나아가 표면 도포 단계(S5)는 도 4 (d)와 같이 웨이퍼(10) 일면에 제3도펀트(300)를 도포하는 단계이다. 이 단계에서 제3도펀트(300)는 웨이퍼(10) 일면 전체를 덮도록 도포될 수 있고, 적어도 패턴 소스의 도포 면적보다 넓은 범위에 도포됨이 바람직하다. 제3도펀트(300)는 웨이퍼(10)와 반대 타입의 소스이며, 제1도펀트(100)와 동일한 소스일 수 있으며, 그 예로 POCl3를 들 수 있다.
마지막으로 표면 도핑 단계(S6)는 웨이퍼(10)에 설정된 열을 가하여 제3도펀트(300)를 웨이퍼(10) 내부로 확산시키는 단계이다. 도 4 (e)에 도시된바와 같이 제3도펀트(300)는 웨이퍼(10) 내측 방향으로 일정 거리만큼 확산된다. 한편 패턴 도핑 및 저온산화막 형성 단계(S3)에 의해 연결에미터(120)가 더욱 깊숙히 형성되므로, 웨이퍼(10)의 일면으로부터 표면에미터(310)의 단부까지의 길이는, 연결에미터(120)의 단부까지의 길이보다 작게 형성될 것이다.
이하, 본 발명의 제2실시예의 각 구성을 설명한다. 제2실시예는 제1실시예에서 연결에미터 및 벌크에미터가 웨이퍼의 깊이방향으로 복수 개 형성되는 점에 차이가 있으며, 동일한 부분에 대하여는 동일한 도면부호를 사용하고, 설명을 생략한다.
도 6은 본 발명 벌크 멀티 에미터 태양전지 제2실시예의 종단면을 나타내는 단면 사시도, 도 7은 제2실시예 제조방법의 순서도이다.
이들 도면을 참조하면, 본 발명의 제2실시예는 연결에미터(120,1120)와 벌크에미터(110,1110)로 형성되는 패턴이 직렬로 복수 층을 이루도록 형성된다. 마찬가지로 연결에미터(120,1120) 사이에는 상반베이스(210,1210)가 형성된다. 표면에미터(310)는 웨이퍼(10) 일면에만 형성될 수 있으며, 이는 에미터에서 발생된 전자와 정공이 전면전극 또는 후면전극으로 각각 이동할 수 있는 통로를 마련하면서 p-n 정션이 되는 면적을 넓게 하기 위함이다.
도 6의 제2실시예를 제조하기 위한 방법으로, 도 7과 같이 패턴 소스 도포 단계(S11, S12), 패턴 도핑 단계(S21, S22)를 복수 회 실행할 수 있다. 나아가 에미터 층을 두껍게 형성하기 위해 저온산화막 형성 단계(S31, S32)와, 웨이퍼(10) 표면의 도핑면저항을 높이기 위한 저온산화막 제거 단계(S41, S42)를 더하여 복수 회 실행할 수 있다. 이후 표면 도포 단계(S5) 및 표면 도핑 단계(S6)를 거침으로써 본 발명 벌크 멀티 에미터 태양전지의 제조가 가능하다.
본 명세서에서는 각 실시예를 나누어 설명하였으나, 각 실시예를 조합하여 도출될 수 있는 실시예 역시 본 발명의 권리범위 내에 속하는 것이다.
이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형 가능한 것으로, 본 발명의 보호범위는 아래의 청구범위에 의하여 해석되어야하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (7)

  1. N 또는 P 타입 웨이퍼; 및
    상기 웨이퍼의 일면에 상기 웨이퍼와 반대 타입의 제1도펀트가 부분적으로 도핑되어 형성되는 에미터;
    를 포함하고,
    상기 에미터는,
    상기 웨이퍼의 일면으로부터 깊이방향으로 연장형성되는 연결에미터; 및
    상기 연결에미터의 단부로부터 상기 웨이퍼의 폭방향으로 연장형성되는 벌크에미터;
    를 포함하는 것을 특징으로 하는 벌크 멀티 에미터 태양전지.
  2. 제1항에 있어서,
    상기 연결에미터 및 벌크에미터는 복수 개가 병렬로 형성되며,
    상기 에미터는,
    상기 제2도펀트가 복수 개의 상기 연결에미터 사이에 도핑되어 형성되는 상반베이스;
    를 더 포함하고,
    상기 제2도펀트는, 상기 웨이퍼의 일면에 상기 웨이퍼와 같은 타입이며, 상기 제1도펀트보다 확산계수가 작은 것을 특징으로 하는 벌크 멀티 에미터 태양전지.
  3. 제2항에 있어서,
    상기 연결에미터, 벌크에미터 및 상반베이스가 상기 웨이퍼의 깊이방향으로 복수 개 직렬로 형성되는 것을 특징으로 하는 벌크 멀티 에미터 태양전지.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 에미터는,
    상기 웨이퍼의 일면에 상기 웨이퍼와 반대 타입의 제3도펀트가 도핑되어 형성되는 표면에미터;
    를 더 포함하고,
    상기 웨이퍼의 일면으로부터 상기 표면에미터의 단부까지의 길이는, 상기 웨이퍼의 일면으로부터 상기 연결에미터의 단부까지의 길이보다 작게 형성되는 것을 특징으로 하는 벌크 멀티 에미터 태양전지.
  5. 웨이퍼 일면에 제1도펀트와 제2도펀트를 도포하는 패턴 소스 도포 단계;
    상기 웨이퍼에 설정된 열을 가하여 상기 웨이퍼의 내부 방향으로 상기 제1도펀트 및 제2도펀트를 확산시키는 패턴 도핑 단계;
    상기 웨이퍼 일면에 제3도펀트를 도포하는 표면 도포 단계; 및
    상기 웨이퍼에 설정된 열을 가하여 상기 제3도펀트를 확산시키는 표면 도핑 단계;
    를 포함하고,
    상기 패턴 소스 도포 단계는, 상기 제1도펀트 및 제2도펀트를 각각 일정 간격 이격시킨 패턴으로 도포되되, 상기 제1도펀트끼리 이격된 지점과 상기 제2도퍼트끼리 이격된 지점이 교번으로 배치되도록 상기 제1도펀트 및 제2도펀트를 일부 중첩시켜 도포하는 것을 특징으로 하는 벌크 멀티 에미터 태양전지의 제조방법.
  6. 제5항에 있어서,
    상기 패턴 소스 도포 단계, 패턴 도핑 단계를 복수 회 반복한 후, 상기 표면 도포 단계 및 표면 도핑 단계를 포함하는 것을 특징으로 하는 벌크 멀티 에미터 태양전지의 제조방법.
  7. 제5항 또는 제6항에 있어서,
    상기 패턴 도핑 단계 이후에,
    상기 웨이퍼를 상기 패턴 도핑 단계보다 낮은 온도로 가열하는 저온산화막 형성 단계; 및
    상기 저온산화막을 제거하는 산화막 제거 단계;
    를 더 포함하는 것을 특징으로 하는 벌크 멀티 에미터 태양전지의 제조방법.
PCT/KR2020/015780 2019-12-02 2020-11-11 벌크 멀티 에미터 태양전지 및 그 제조방법 WO2021112425A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190158160A KR20210068763A (ko) 2019-12-02 2019-12-02 벌크 멀티 에미터 태양전지 및 그 제조방법
KR10-2019-0158160 2019-12-02

Publications (1)

Publication Number Publication Date
WO2021112425A1 true WO2021112425A1 (ko) 2021-06-10

Family

ID=76221214

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/015780 WO2021112425A1 (ko) 2019-12-02 2020-11-11 벌크 멀티 에미터 태양전지 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR20210068763A (ko)
WO (1) WO2021112425A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120129013A (ko) * 2011-05-18 2012-11-28 현대중공업 주식회사 후면전극형 태양전지 및 그 제조방법
KR20150126313A (ko) * 2015-10-16 2015-11-11 한국생산기술연구원 태양 전지의 제조 방법 및 이에 의한 태양 전지
WO2016018082A1 (ko) * 2014-07-29 2016-02-04 주식회사 케이피이 수직 다층 에미터 구조를 갖는 태양전지 및 그 태양전지의 제조방법
JP2018117068A (ja) * 2017-01-19 2018-07-26 信越化学工業株式会社 高光電変換効率太陽電池の製造方法
KR20190000637A (ko) * 2017-06-23 2019-01-03 엘지전자 주식회사 태양 전지 및 이를 포함하는 태양 전지 패널

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120129013A (ko) * 2011-05-18 2012-11-28 현대중공업 주식회사 후면전극형 태양전지 및 그 제조방법
WO2016018082A1 (ko) * 2014-07-29 2016-02-04 주식회사 케이피이 수직 다층 에미터 구조를 갖는 태양전지 및 그 태양전지의 제조방법
KR20150126313A (ko) * 2015-10-16 2015-11-11 한국생산기술연구원 태양 전지의 제조 방법 및 이에 의한 태양 전지
JP2018117068A (ja) * 2017-01-19 2018-07-26 信越化学工業株式会社 高光電変換効率太陽電池の製造方法
KR20190000637A (ko) * 2017-06-23 2019-01-03 엘지전자 주식회사 태양 전지 및 이를 포함하는 태양 전지 패널

Also Published As

Publication number Publication date
KR20210068763A (ko) 2021-06-10

Similar Documents

Publication Publication Date Title
KR100927725B1 (ko) 태양 전지 및 이의 제조 방법
KR101225978B1 (ko) 태양전지 및 그 제조방법
WO2010126346A4 (ko) 태양 전지의 제조 방법
WO2011081336A2 (ko) 후면전극형 태양전지의 제조방법
CN102844840A (zh) 指叉型背面接触太阳能电池用的自我对准离子植入
SG191402A1 (en) Non-contacting bus bars for solar cells and methods of making non-contacting bus bars
KR20090077529A (ko) 태양 전지
WO2011074909A2 (ko) 태양전지의 선택적 에미터 형성방법
KR101442011B1 (ko) 태양전지 및 그 제조방법
KR20120051807A (ko) Ｍｗｔ형 태양전지 및 그 제조방법
WO2021112425A1 (ko) 벌크 멀티 에미터 태양전지 및 그 제조방법
KR101238988B1 (ko) 후면전극형 태양전지 및 그 제조방법
KR20170019597A (ko) 태양 전지 및 그 제조 방법
KR20120004174A (ko) 후면전극형 태양전지 및 그 제조방법
KR101348848B1 (ko) 후면전극형 태양전지의 제조방법
WO2011078520A2 (ko) 후면전계형 이종접합 태양전지 및 그 제조방법
KR101149173B1 (ko) 후면전극형 태양전지 및 그 제조방법
KR101345506B1 (ko) 후면전극형 태양전지 및 그 제조방법
RU2608302C1 (ru) Конструкция монолитного кремниевого фотоэлектрического преобразователя и способ ее изготовления
KR20080062515A (ko) 태양전지의 제조방법 및 그를 이용하여 제조된 태양전지
KR20200142723A (ko) 멀티 전계 에미터 태양전지 제조 방법
KR20140093382A (ko) 태양 전지의 제조 방법
KR101385201B1 (ko) 태양전지 및 그 제조방법
KR101178344B1 (ko) 후면전극형 태양전지 및 그 제조방법
KR101806967B1 (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20897264

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20897264

Country of ref document: EP

Kind code of ref document: A1