KR20190000637A - 태양 전지 및 이를 포함하는 태양 전지 패널 - Google Patents

태양 전지 및 이를 포함하는 태양 전지 패널 Download PDF

Info

Publication number
KR20190000637A
KR20190000637A KR1020170079883A KR20170079883A KR20190000637A KR 20190000637 A KR20190000637 A KR 20190000637A KR 1020170079883 A KR1020170079883 A KR 1020170079883A KR 20170079883 A KR20170079883 A KR 20170079883A KR 20190000637 A KR20190000637 A KR 20190000637A
Authority
KR
South Korea
Prior art keywords
sub
cells
solar cell
electrode
electrodes
Prior art date
Application number
KR1020170079883A
Other languages
English (en)
Inventor
장대희
전익현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020170079883A priority Critical patent/KR20190000637A/ko
Publication of KR20190000637A publication Critical patent/KR20190000637A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433—Particular geometry of the grid contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/047—PV cell arrays including PV cells having multiple vertical junctions or multiple V-groove junctions formed in a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

본 발명의 실시예에 따른 태양 전지 패널은, 각기 복수의 서브 셀을 구비하는 제1 태양 전지 및 제2 태양 전지를 포함하는 복수의 태양 전지; 및 상기 제1 태양 전지와 상기 제2 태양 전지의 중첩부 사이에 위치하여 상기 제1 태양 전지와 상기 제2 태양 전지를 전기적으로 연결하는 연결 부재를 포함한다.

Description

태양 전지 및 이를 포함하는 태양 전지 패널{SOLAR CELL AND SOLAR CELL PANEL INCLUDING THE SAME}
본 발명은 태양 전지 및 이를 포함하는 태양 전지 패널에 관한 것으로서, 좀더 상세하게는, 구조를 개선한 태양 전지 및 이를 포함하는 태양 전지 패널에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다. 태양 전지에서는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있다.
이러한 태양 전지는 외부 환경에 장기간 노출되어야 하므로, 태양 전지를 보호하기 위한 패키징(packaging) 공정에 의하여 태양 전지 패널의 형태로 제조된다.
최소 전압 이상에서만 작동하는 전자 장치의 사용이 증가하고 있는데, 종래의 태양 전지 패널은 주로 출력을 향상하도록 설계되어 높은 전압을 가지기 어려운바, 최소 전압 이상에서만 작동하는 전자 장치에 적합한 태양 전지 패널이 요구된다.
본 발명은 높은 전압을 구현할 수 있는 태양 전지 패널 및 이에 포함되는 태양 전지를 제공하고자 한다.
본 발명의 실시예에 따른 태양 전지 패널은, 각기 복수의 서브 셀을 구비하는 제1 태양 전지 및 제2 태양 전지를 포함하는 복수의 태양 전지; 및 상기 제1 태양 전지와 상기 제2 태양 전지의 중첩부 사이에 위치하여 상기 제1 태양 전지와 상기 제2 태양 전지를 전기적으로 연결하는 연결 부재를 포함한다.
본 발명의 실시예에 따른 태양 전지는, 복수의 서브 셀이 정의되며 비아 홀을 구비하는 단일의 반도체 기판; 상기 복수의 서브 셀에 각기 대응하도록 상기 반도체 기판의 일면에 또는 상기 반도체 기판의 일면 위에서 서로 이격하여 형성되는 복수의 제1 도전형 영역; 상기 반도체 기판의 일면 위에서 상기 복수의 제1 도전형 영역에 각기 전기적으로 연결되는 복수의 제1 전극; 상기 복수의 서브 셀에 각기 대응하도록 상기 반도체 기판의 다른 일면에 또는 상기 반도체 기판의 다른 일면 위에 형성되는 복수의 제2 도전형 영역; 및 상기 반도체 기판의 다른 일면 위에서 상기 복수의 제2 도전형 영역에 각기 전기적으로 연결되는 복수의 제2 전극 을 포함한다. 상기 비아 홀을 통하여 상기 복수의 서브 셀 중 제1 서브 셀의 상기 제1 전극과 이에 이웃한 제2 서브 셀의 상기 제2 전극이 서로 연결되어 상기 복수의 서브 셀이 직렬 연결된다.
본 실시예에 따르면, 복수의 서브 셀을 가지는 태양 전지를 중첩부 및 연결 부재를 이용하여 연결하여, 출력 손실을 저감하면서 높은 전압을 가지도록 할 수 있어 최소 전압이 요구되는 전자 장치에 적용되기에 적합하며, 태양 전지 패널의 생산성 및 구조적 안정성을 향상할 수 있다.
도 1은 본 발명의 실시예에 따른 태양 전지 패널을 도시한 단면도이다.
도 2는 도 1에 도시한 태양 전지 패널에 포함되며 연결 부재에 의하여 서로 연결되는 두 개의 태양 전지를 개략적으로 도시한 평면도이다.
도 3은 도 2의 III-III 선을 따라 잘라서 본 단면도이다.
도 4는 도 2의 IV-IV 선을 따라 잘라서 본 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 태양 전지 패널에 포함되며 연결 부재에 의하여 서로 연결되는 두 개의 태양 전지를 개략적으로 도시한 평면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 태양 전지 패널에 포함되며 연결 부재에 의하여 서로 연결되는 두 개의 태양 전지를 개략적으로 도시한 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 태양 전지 패널에 포함되며 연결 부재에 의하여 서로 연결되는 두 개의 태양 전지를 개략적으로 도시한 단면도이다.
도 8은 실시예 1 및 비교예 1에 따른 태양 전지의 효율 및 개방 전압을 비교하여 나타낸 그래프이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다. 그리고 본 명세서에서 "제1" 및 "제2"는 서로 간의 구별을 위하여 사용된 것일 뿐 본 발명이 이에 한정되는 것은 아니다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이를 포함하는 태양 전지 패널을 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 태양 전지 패널을 도시한 단면도이다.
도 1을 참조하면, 본 실시예에 따른 태양 전지 패널(100)은 복수의 태양 전지(10)와, 복수의 태양 전지(10)를 연결하는 연결 부재(142)를 포함한다. 그리고 태양 전지 패널(100)은 복수의 태양 전지(10) 및 연결 부재(142)를 둘러싸서 밀봉하는 밀봉재(130)와, 밀봉재(130) 위에서 태양 전지(10)의 전면에 위치하는 전면 부재(110)와, 밀봉재(130) 위에서 태양 전지(10)의 후면에 위치하는 후면 부재(120)를 포함한다. 이를 좀더 상세하게 설명한다.
본 실시예에서 서로 인접한 두 개의 태양 전지(10)(즉, 제1 태양 전지(10a)와 제2 태양 전지(10b))는 중첩부(OP)에 위치한 연결 부재(142)에 의하여 서로 연결된다. 이에 대해서는 추후에 도 2 및 도 3을 참조하여 상세하게 설명한다.
밀봉재(130)는, 연결 부재(142)에 의하여 연결된 태양 전지(10)의 전면에 위치하는 제1 밀봉재(131)와, 태양 전지(10)의 후면에 위치하는 제2 밀봉재(132)를 포함할 수 있다. 제1 밀봉재(131)와 제2 밀봉재(132)는 수분과 산소의 유입되는 것을 방지하며 태양 전지 패널(100)의 각 요소들을 화학적으로 결합한다. 제1 및 제2 밀봉재(131, 132)는 투광성 및 접착성을 가지는 절연 물질로 구성될 수 있다. 일 예로, 제1 밀봉재(131)와 제2 밀봉재(132)로 에틸렌초산비닐 공중합체 수지(EVA), 폴리비닐부티랄, 규소 수지, 에스테르계 수지, 올레핀계 수지 등이 사용될 수 있다. 제1 및 제2 밀봉재(131, 132)를 이용한 라미네이션 공정 등에 의하여 후면 부재(120), 제2 밀봉재(132), 태양 전지(10), 제1 밀봉재(131), 전면 부재(110)가 일체화되어 태양 전지 패널(100)을 구성할 수 있다.
전면 부재(110)는 제1 밀봉재(131) 상에 위치하여 태양 전지 패널(100)의 전면을 구성하고, 후면 부재(120)는 제2 밀봉재(132) 상에 위치하여 태양 전지 패널(100)의 후면을 구성한다. 전면 부재(110) 및 후면 부재(120)는 각기 외부의 충격, 습기, 자외선 등으로부터 태양 전지(10)를 보호할 수 있는 절연 물질로 구성될 수 있다. 그리고 전면 부재(110)는 광이 투과할 수 있는 투광성 물질로 구성되고, 후면 부재(120)는 투광성 물질, 비투광성 물질, 또는 반사 물질 등으로 구성되는 시트로 구성될 수 있다. 일 예로, 전면 부재(110)가 유리 기판 등으로 구성될 수 있고, 후면 부재(120)가 필름 또는 시트 등으로 구성될 수 있다. 후면 부재(120)는 TPT(Tedlar/PET/Tedlar) 타입을 가지거나, 또는 베이스 필름(예를 들어, 폴리에틸렌테레프탈레이트(PET))의 적어도 일면에 형성된 폴리불화비닐리덴(poly vinylidene fluoride, PVDF) 수지층을 포함할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 및 제2 밀봉재(131, 132), 전면 부재(110), 또는 후면 부재(120)가 상술한 설명 이외의 다양한 물질을 포함할 수 있으며 다양한 형태를 가질 수 있다. 예를 들어, 전면 부재(110) 또는 후면 부재(120)가 다양한 형태(예를 들어, 기판, 필름, 시트 등) 또는 물질을 가질 수 있다.
본 실시예에서는 각 태양 전지(10)는 복수의 서브 셀(SC)을 가지며, 이웃한 태양 전지(10)는 연결 부재(142)에 의하여 서로 전기적 및 물리적으로 연결될 수 있다. 이를 도 2 및 도 3을 참조하여 상세하게 설명한다.
도 2는 도 1에 도시한 태양 전지 패널(100)에 포함되며 연결 부재(142)에 의하여 서로 연결되는 두 개의 태양 전지(10)(즉, 제1 태양 전지(10a) 및 제2 태양 전지(10b))를 개략적으로 도시한 평면도이다. 도 3은 도 2의 III-III 선을 따라 잘라서 본 단면도이다. 명확한 이해 및 간략한 도시를 위하여 도 2에는 제1 서브 셀(SC1)에 이에 대응하는 제2 도전형 영역(30)을 도시하였고, 제2 서브 셀(SC2)에는 이에 대응하는 제1 도전형 영역(20)을 도시하였다. 다른 서브 셀(SC)에 도시하지는 않았지만 각 서브 셀(SC)에 이와 동일 또는 유사한 형상을 가지도록 제1 및 제2 도전형 영역(20, 30)이 형성된다. 간략한 도시를 위하여 도 3에서는 반도체 기판(12)의 표면에 형성될 수 있는 반사 방지 구조를 도시하지 않았으며, 반사 방지 구조는 도 4를 참조하여 추후에 상세하게 설명한다.
도 2 및 도 3을 참조하면, 서로 인접한 두 개의 태양 전지(10)(즉, 제1 태양 전지(10a) 및 제2 태양 전지(10b))는 중첩부(OP) 사이에 위치한 연결 부재(142)에 의하여 서로 전기적 및 물리적으로 연결(일 예로, 직렬 연결)된다.
좀더 구체적으로, 서로 인접한 제1 태양 전지(10a) 및 제2 태양 전지(10b)의 제1 방향(도면의 x축 방향)의 일측에 위치하며 제2 방향(도면의 y축 방향)으로 연장되는 가장자리 부분이 서로 중첩되어 중첩부(OP)를 구성하고, 중첩부(OP)에서 제1 태양 전지(10a)의 전면과 제2 태양 전지(10b)의 후면 사이에 연결 부재(142)가 위치하여 제1 및 제2 태양 전지(10a, 10b)를 연결한다. 연결 부재(142)는 중첩부(OP) 내에서 중첩부(OP)와 같이 제2 방향으로 길게 연장되어 충분한 면적을 가질 수 있다. 그러면, 제1 및 제2 태양 전지(10a, 10b)가 연결 부재(142)에 의하여 안정적으로 서로 연결될 수 있다.
도 2에 도시하지는 않았지만, 도 2에서 제2 태양 전지(10b)의 우측 부분 위에 다른 태양 전지(10)가 중첩부(OP)를 가지도록 위치하고 이들 사이에 연결 부재(142)가 위치하여 서로 연결될 수 있다. 그리고 도 2에서 제1 태양 전지(10a)의 좌측 부분 아래에 또 다른 태양 전지(10)가 중첩부(OP)를 가지도록 위치하고 이들 사이에 연결 부재(142)가 위치하여 서로 연결될 수 있다. 이와 같이 본 실시예에서는 각 태양 전지(10)의 전면에서는 제1 방향에서의 일측(도면의 우측)에 중첩부(OP)가 위치하고 각 태양 전지(10)의 후면에서는 제1 방향의 타측(도면의 좌측)에 중첩부(OP)가 위치하게 된다.
이와 같이 복수 개의 태양 전지(10)는 연결 부재(142)에 의하여 전기적으로 직렬, 병렬 또는 직병렬로 연결될 수 있다. 일 예로, 복수 개의 태양 전지(10)가 연결 부재(142)에 의하여 차례로 직렬로 연결되어 하나의 열(列)로 구성된 태양 전지 스트링을 구성할 수 있다.
연결 부재(142)로는 제1 및 제2 태양 전지(10a, 10b)를 전기적 및 물리적으로 연결할 수 있는 다양한 물질로 구성될 수 있는데, 일 예로, 도전성 접착층(electrical conductive adhesive, ECA), 솔더 등으로 이루어질 수 있다.
그리고 본 실시예에서 각 태양 전지(10)는 복수의 서브 셀(SC)을 구비한다. 이하에서는 도 4를 참조하여 태양 전지(10)의 단면 구조(특히, 각 서브 셀(SC)의 단면 구조)를 먼저 설명한 후에 다시 도 2 및 도 3을 참조하여 복수의 서브 셀(SC) 사이의 연결 구조, 그리고 제1 및 제2 태양 전지(10a, 10b)의 연결 구조를 상세하게 설명한다.
도 4는 도 2의 IV-IV 선을 따라 잘라서 본 단면도이다.
도 4를 참조하면, 본 실시예에 따른 태양 전지(10)(또는 서브 셀(SC))는, 반도체 기판(12)과, 반도체 기판(12)에 또는 반도체 기판(12) 위에 형성되는 도전형 영역(20, 30)과, 도전형 영역(20, 30)에 각기 연결되는 전극(42, 44)을 포함한다. 이때, 도전형 영역(20, 30)은 제1 도전형을 가지며 반도체 기판(10)의 일면 쪽에 위치하는 제1 도전형 영역(20)을 포함하고, 제2 도전형을 가지며 반도체 기판(10)의 다른 일면 쪽에 위치하는 제2 도전형 영역(30)을 포함할 수 있다. 그리고 전극(42, 44)은 제1 도전형 영역(20)에 전기적으로 연결되는 제1 전극(42) 및 반도체 기판(12) 또는 제2 도전형 영역(30)에 전기적으로 연결되는 제2 전극(44)을 포함할 수 있다. 그리고 제1 패시베이션막(22), 반사 방지막(24), 제2 패시베이션막(32) 등의 절연막을 더 포함할 수 있다.
반도체 기판(12)은 제1 또는 제2 도전형 도펀트를 상대적으로 낮은 도핑 농도로 포함하여 제1 또는 제2 도전형을 가지는 베이스 영역(14)을 포함할 수 있다. 일 예로, 베이스 영역(14)은 제2 도전형을 가질 수 있다. 베이스 영역(14)은 제1 또는 제2 도전형 도펀트를 포함하는 단일 결정질 반도체(예를 들어, 단일 단결정 또는 다결정 반도체, 일 예로, 단결정 또는 다결정 실리콘, 특히 단결정 실리콘)로 구성될 수 있다. 이와 같이 결정성이 높아 결함이 적은 베이스 영역(14) 또는 반도체 기판(12)을 기반으로 한 태양 전지(10)는 전기적 특성이 우수하다.
그리고 반도체 기판(12)의 전면 및 후면에는 반사를 최소화할 수 있는 반사 방지 구조가 형성될 수 있다. 일 예로, 반사 방지 구조로 피라미드 등의 형태의 요철을 가지는 텍스쳐링(texturing) 구조를 구비할 수 있다. 반도체 기판(12)에 형성된 텍스쳐링 구조는 반도체의 특정한 결정면(예를 들어, (111)면)을 따라 형성된 외면을 가지는 일정한 형상(일 예로, 피라미드 형상))을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(12)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(12) 내부로 입사되는 광의 반사율을 낮춰 광 손실을 최소화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 반도체 기판(12)의 일면에만 텍스처링 구조가 형성되거나, 반도체 기판(12)의 전면 및 후면에 텍스처링 구조가 형성되지 않을 수 있다.
반도체 기판(12)의 일면(일 예로, 전면) 쪽에는 제1 도전형을 가지는 제1 도전형 영역(20)이 형성될 수 있다. 그리고 반도체 기판(12)의 후면 쪽에는 제2 도전형을 가지는 제2 도전형 영역(30)이 형성될 수 있다. 이때, 제1 및 제2 도전형 영역(20, 30)은 베이스 영역(14)과 다른 도전형을 가지거나, 베이스 영역(14)과 동일한 도전형일 경우에는 베이스 영역(14)보다 높은 도핑 농도를 가진다. 이와 같이 본 실시예에서는 제1 도전형 영역(20)과 제2 도전형 영역(30)이 서로 다른 면에 형성되어 복수의 서브 셀(SC)을 구비하는 태양 전지(10)에서 이들을 안정적으로 분리할 수 있다.
본 실시예에서는 제1 및 제2 도전형 영역(20, 30)이 반도체 기판(12)의 일부를 구성하는 도핑 영역으로 구성될 수 있다. 제1 도전형 영역(20)이 제1 도전형 도펀트를 포함하는 결정질 반도체(예를 들어, 단결정 또는 다결정 반도체, 일 예로, 단결정 또는 다결정 실리콘, 특히 단결정 실리콘)로 구성될 수 있다. 그리고 제2 도전형 영역(30)이 제2 도전형 도펀트를 포함하는 결정질 반도체(예를 들어, 단결정 또는 다결정 반도체, 일 예로, 단결정 또는 다결정 실리콘, 특히 단결정 실리콘)로 구성될 수 있다. 이와 같이 제1 및 제2 도전형 영역(20, 30)이 반도체 기판(12)의 일부를 구성하면 베이스 영역(14)과의 접합 특성을 향상할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제1 및 제2 도전형 영역(20, 30) 중 적어도 하나가 반도체 기판(12)의 위에서 반도체 기판(12)과 별개로 형성될 수 있다. 이 경우에 제1 또는 제2 도전형 영역(20, 30)이 반도체 기판(12) 위에 쉽게 형성될 수 있도록 반도체 기판(12)과 다른 결정 구조를 가지는 반도체층(예를 들어, 비정질 반도체층, 미세 결정 반도체층, 또는 다결정 반도체층, 일 예로, 비정질 실리콘층, 미세 결정 실리콘층 또는 다결정 실리콘층)으로 구성될 수 있다.
제1 및 제2 도전형 영역(20, 30) 중 베이스 영역(14)과 다른 도전형을 가지는 하나의 영역은 에미터 영역의 적어도 일부를 구성한다. 에미터 영역은 베이스 영역(14)과 pn 접합을 형성하여 광전 변환에 의하여 캐리어를 생성한다. 제1 및 제2 도전형 영역(20, 30) 중 베이스 영역(14)과 동일한 도전형을 가지는 다른 하나는 전계(surface field) 영역의 적어도 일부를 구성한다. 전계 영역은 반도체 기판(12)의 표면에서 재결합에 의하여 캐리어가 손실되는 것을 방지하는 전계를 형성한다. 일 예로, 본 실시예에서는 베이스 영역(14)이 제2 도전형을 가져, 제1 도전형 영역(20)이 에미터 영역을 구성하고, 제2 도전형 영역(30)이 후면 전계 영역을 구성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
도면에서는 제1 도전형 영역(20) 및 제2 도전형 영역(30)이 전체적으로 형성되며 균일한 도핑 농도를 가지는 균일한 구조(homogeneous structure)를 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 도전형 영역(20)이 균일한 구조 또는 선택적 구조(selective structure)일 수 있고, 제2 도전형 영역(30)이 균일한 구조, 선택적 구조 또는 국부적 구조(local structure)를 가질 수 있다. 선택적 구조에서는 제1 또는 제2 도전형 영역(20, 30) 중에서 제1 또는 제2 전극(42, 44)과 인접한 부분에서 높은 도핑 농도, 큰 정션 깊이 및 낮은 저항을 가지며, 그 외의 부분에서 낮은 도핑 농도, 작은 정션 깊이 및 높은 저항을 가질 수 있다. 국부적 구조에서는 제2 도전형 영역(30)이 제2 전극(44)이 위치한 부분에서만 국부적으로 형성될 수 있다.
이때, 제1 또는 제2 도전형 도펀트로는 n형 또는 p형을 나타낼 수 있는 다양한 물질을 사용할 수 있다. p형 도펀트로는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있다. n형일 경우에는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있다. 일 예로, p형 도펀트가 보론(B)이고 n형 도펀트가 인(P)일 수 있다.
일 예로, 본 실시예에서 베이스 영역(14) 및 제2 도전형 영역(30)이 n형을 가지고, 제1 도전형 영역(20)이 p형을 가질 수 있다. 그러면, 베이스 영역(14)과 제1 도전형 영역(20)이 pn 접합을 이룬다. 이러한 pn 접합에 광이 조사되면 광전 효과에 의해 생성된 전자가 반도체 기판(12)의 후면 쪽으로 이동하여 제2 전극(44)에 의하여 수집되고, 정공이 반도체 기판(12)의 전면 쪽으로 이동하여 제1 전극(42)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다. 그러면, 전자보다 이동 속도가 느린 정공이 반도체 기판(12)의 후면이 아닌 전면으로 이동하여 효율이 향상될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(14) 및 제2 도전형 영역(30)이 p형을 가지고 제1 도전형 영역(20)이 n형을 가지는 것도 가능하다.
그리고 반도체 기판(12)의 전면 위(좀더 정확하게는, 반도체 기판(12)의 전면에 형성된 제1 도전형 영역(20) 위)에 제1 절연막인 제1 패시베이션막(22) 및/또는 반사 방지막(24)이 위치할 수 있다. 그리고 반도체 기판(12)의 후면 위(좀더 정확하게는, 반도체 기판(12)의 후면에 형성된 제2 도전형 영역(30) 위)에 제2 절연막인 제2 패시베이션막(32)이 위치할 수 있다. 일 예로, 제1 패시베이션막(22) 및 제2 패시베이션막(32)은 반도체 기판(12)에 접촉하여 형성될 수 있고, 및/또는 반사 방지막(24)은 제1 패시베이션막(22)에 접촉하여 형성될 수 있다. 그러면, 구조를 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제1 패시베이션막(22) 및 반사 방지막(24)은 제1 전극(42)이 위치한 제1 개구부(102)를 제외하고 실질적으로 반도체 기판(12)의 전면 위에 전체적으로 형성될 수 있다. 그리고 제2 패시베이션막(32)은 제2 전극(44)이 형성된 제2 개구부(104)를 제외하고 반도체 기판(12)의 후면 위에 전체적으로 형성될 수 있다.
제1 패시베이션막(22) 또는 제2 패시베이션막(32)은 반도체 기판(12)에 접촉하여 형성되어 반도체 기판(12)의 전면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(10)의 개방 전압을 증가시킬 수 있다. 반사 방지막(24)은 반도체 기판(12)의 전면으로 입사되는 광의 반사율을 감소시켜 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(10)의 단락 전류(Isc)를 증가시킬 수 있다.
제1 패시베이션막(22), 반사 방지막(24) 및 제2 패시베이션막(32)은 다양한 물질로 형성될 수 있다. 일례로, 제1 패시베이션막(22), 반사 방지막(24) 또는 패시베이션막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, 실리콘 탄화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다.
일 예로, 본 실시예에서 제1 패시베이션막(22) 및/또는 반사 방지막(24), 제2 패시베이션막(32)은 우수한 절연 특성, 패시베이션 특성 등을 가질 수 있도록 도펀트 등을 구비하지 않을 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제1 전극(42)은 제1 개구부(102)의 적어도 일부를 채우면서 형성되어 제1 도전형 영역(20)에 전기적으로 연결(일 예로, 접촉 형성)되고, 제2 전극(44)은 제2 개구부(104)의 적어도 일부를 채우면서 형성되며 제2 도전형 영역(30)에 전기적으로 연결(일 예로, 접촉 형성)된다. 제1 및 제2 전극(42, 44)은 다양한 도전성 물질(일 예로, 금속)으로 구성되며 다양한 형상을 가질 수 있다.
다시 도 2 및 도 3을 참조하면, 각 태양 전지(10)의 복수의 서브 셀(SC)은 단일의 반도체 기판(10)을 함께 공유하고, 복수의 서브 셀(SC)에 대응하도록 서로 이격되는 복수의 도전형 영역(20, 30) 및 복수의 전극(42, 44)이 구비된다. 이때, 복수의 서브 셀(SC)은 제1 방향으로 배치될 수 있다. 이에 따라 태양 전지(10)의 전면에서는 복수의 서브 셀(SC)에 대응하도록 복수의 제1 도전형 영역(20)이 제1 방향에서 이격되어 위치하고, 태양 전지(10)의 후면에서는 복수의 서브 셀(SC)에 대응하도록 복수의 제2 도전형 영역(30)이 제1 방향에서 이격되어 위치할 수 있다. 그리고 태양 전지(10)의 전면에서는 복수의 서브 셀(SC)에 대응하도록 복수의 제1 도전형 영역(20)이 제1 방향에서 이격되어 위치하고, 태양 전지(10)의 후면에서는 복수의 서브 셀(SC)에 대응하도록 복수의 제2 도전형 영역(30)이 제1 방향에서 이격되어 위치할 수 있다. 그리고 이웃한 제1 및 제2 서브 셀(SC1, SC2)에서, 제1 서브 셀(SC1)의 제1 전극(42)이 제2 서브 셀(SC2)의 제2 전극(44)에 연결된다. 이때, 제1 서브 셀(SC1)의 제1 전극(42)과 제2 서브 셀(SC2)의 제2 전극(44)은 반도체 기판(12)에 형성된 비아 홀(12a)을 통하여 서로 연결될 수 있다.
좀더 구체적으로, 각 서브 셀(SC)의 전면에서는 제1 전극(42)의 일측(도면의 우측)이 비아 홀(12a)에 연결된다. 그리고 각 서브 셀(SC)에서 제1 도전형 영역(20)은 각 서브 셀(SC)에 대응하도록 제1 방향에서 일정한 폭을 가지면서 제2 방향으로 길게 이어지는 형상을 가지도록 형성된다. 이에 의하여 각 서브 셀(SC)에서 제1 도전형 영역(20)의 면적을 충분하게 확보할 수 있다. 이때, 제1 도전형 영역(20)의 일측(도면의 우측)은 서브 셀(SC)의 비아 홀(12a)에 인접하도록 위치하고 다른 일측(도면의 좌측)은 이웃한 비아 홀(12a)에 이격된다.
그리고 각 서브 셀(SC)에서 제1 전극(42)은 제1 방향(도면의 x축 방향)을 따라 연장되며 제2 방향(도면의 y축 방향)에서 일정한 피치를 가지도록 서로 이격되는 복수의 제1 핑거 전극(42a)을 포함할 수 있다. 복수의 서브 셀(SC)에 대응하는 복수의 제1 핑거 전극(42a)은 제1 방향에서 서로 이격될 수 있다. 도면에서는 제1 핑거 전극(42a)이 서로 평행하며 반도체 기판(10)의 가장자리에 평행한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다.
그리고 각 서브 셀(SC)의 후면에서는 제2 전극(44)의 타측(도면의 좌측)이 비아 홀(12a)에 연결된다. 그리고 각 서브 셀(SC)에서 제2 도전형 영역(30)은 각 서브 셀(SC)에 대응하도록 제1 방향에서 일정한 폭을 가지면서 제2 방향으로 길게 이어지는 형상을 가지도록 형성된다. 이에 의하여 각 서브 셀(SC)에서 제2 도전형 영역(30)의 면적을 충분하게 확보할 수 있다. 이때, 제2 도전형 영역(30)의 타측(도면의 좌측)은 서브 셀(SC)의 비아 홀(12a)에 인접하도록 위치하고 일측(도면의 우측)은 이웃한 비아 홀(12a)에 이격하여 위치한다.
그리고 각 서브 셀(SC)에서 제2 전극(44)은, 제1 전극(42)과 유사하게, 제1 방향을 따라 연장되며 제2 방향에서 일정한 피치를 가지도록 서로 이격되는 복수의 제2 핑거 전극)을 포함할 수 있다. 복수의 서브 셀(SC)에 대응하는 제2 전극(44) 또는 복수의 제2 핑거 전극은 제1 방향에서 서로 이격될 수 있다. 본 실시예에서 제2 핑거 전극이 서로 평행하며 반도체 기판(10)의 가장자리에 평행할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
이와 같이 제1 및 제2 전극(42, 44)이 일정한 패턴을 가지면, 태양 전지(100)는 반도체 기판(10)의 전면 및 후면으로 광이 입사될 수 있는 양면 수광형 구조를 가진다. 이에 의하여 태양 전지(100)에서 사용되는 광량을 증가시켜 태양 전지(100)의 효율 향상에 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제1 전극(42)과 제2 전극(44)의 평면 형상이 서로 다른 것도 가능하다. 예를 들어, 제2 전극(44)이 제2 도전형 영역(30) 위에 전체적으로 위치할 수도 있다. 그 외의 다양한 변형이 가능하다.
이에 의하여 각 서브 셀(SC)에서 제1 도전형 영역(20)과 제2 도전형 영역(30)은 제1 방향(도면의 x축 방향)에서 볼 때 서로 중첩되는 부분을 포함하되 양측에 제1 또는 제2 도전형 영역(20, 30)만이 위치한 부분을 구비하게 된다. 즉, 각 서브 셀(SC)의 전면에서는 제1 도전형 영역(20)이 일측(도면의 우측)으로 치우쳐서 형성되고 후면에서는 제2 도전형 영역(30)이 타측(도면의 좌측)으로 치우쳐서 형성될 수 있다. 이에 따라 제1 방향에서 볼 때 제1 및 제2 도전형 영역(20, 30)은 서로 중첩되는 부분을 포함하면서 서로 일정 거리만큼 쉬프트(shift)된 형상을 가질 수 있다.
이와 유사하게 각 서브 셀(SC)에서 제1 전극(42)과 제2 전극(44)은 제1 방향에서 볼 때 서로 중첩되는 부분을 포함하되 양측에 제1 또는 제2 전극(42, 44)만이 위치한 부분을 구비하게 된다. 즉, 각 서브 셀(SC)의 전면에서는 제1 전극(42)이 일측(도면의 우측)으로 치우쳐서 형성되고 후면에서는 제2 전극(44)이 타측(도면의 좌측)으로 치우쳐서 형성될 수 있다. 이에 따라 제1 방향에서 볼 때 제1 및 제2 전극(42, 44)은 서로 중첩되는 부분을 포함하면서 서로 일정 거리만큼 쉬프트된 형상을 가질 수 있다.
각 서브 셀(SC)에서 제1 핑거 전극(42a)과 제2 핑거 전극은 제2 방향(도면의 y축 방향)에서 볼 때에는 동일한 위치에 위치할 수 있다. 즉, 제1 핑거 전극(42a)과 제2 핑거 전극이 동일한 피치를 가질 수 있다. 이에 따라 비아 홀(12a)에 의하여 안정적으로 연결될 수 있다. 제1 핑거 전극(42a)과 제2 핑거 전극은 서로 동일한 폭을 가질 수도 있고 서로 다른 폭을 가질 수도 있다.
이웃한 서브 셀(SC)(즉, 제1 서브 셀(SC1)과 제2 서브 셀(SC2))에 위치한 서로 다른 극성의 전극(즉, 제1 전극(42)과 제2 전극(44))은 반도체 기판(12)에 형성된 비아 홀(12a)을 통하여 서로 연결된다. 즉, 제1 서브 셀(SC)의 제1 전극(42)과 제2 서브 셀(SC2)의 제2 전극(44)이 비아 홀(12a)을 통하여 서로 연결된다. 이때, 제1 서브 셀(SC1)의 복수의 제1 핑거 전극(42a)와 제2 서브 셀(SC2)의 복수의 제2 핑거 전극을 일대일로 연결하도록 비아 홀(12a)이 제2 방향에서 복수 개 구비될 수 있다.
본 실시예에서는 복수의 서브 셀(SC)이 비아 홀(12a)에 의하여 전기적으로 연결되지만, 복수의 서브 셀(SC)을 포함하는 태양 전지(10)는 중첩부(OP)에 위치한 연결 부재(142)를 이용하여 연결된다. 이에 따라 비아 홀(12a)은 복수의 서브 셀(SC) 중에 이웃한 서브 셀(SC) 사이에만 구비되고, 중첩부(OP) 또는 제1 방향에서의 태양 전지(10)의 양측 가장자리와 이에 인접한 서브 셀(SC) 사이에는 구비되지 않는다.
이러한 비아 홀(12a)은 다양한 방법에 의하여 형성될 수 있다. 예를 들어, 비아 홀(12a)은 레이저 드릴링(laser drilling)을 이용하여 형성될 수 있다. 비아 홀(12a)은 전극(42, 44)을 형성하기 전에 형성할 수도 있고 전극(42, 44)을 형성한 후에 형성할 수도 있다. 일 예로, 전극(42)을 형성하기 전에 형성하여 전극(42, 44) 형성 시 전극(42, 44)을 형성하는 전도성 물질로 비아 홀(12a)을 함께 채우면 공정을 단순화할 수 있다.
비아 홀(12a)의 내부는 전도성 물질로 채워지며 제1 및 제2 전극(42, 44)에 연결될 수 있다. 도면에서는 제1 전극(42)이 비아 홀(12a)의 내부까지 연장되어 비아 홀(12a)을 채우고, 비아 홀(12a) 내부에 위치한 제1 전극(42)이 제2 전극(44)에 접촉하여 제1 전극(42)과 제2 전극(44)이 전기적으로 연결되는 것을 예시하였다. 이러한 구조는 제1 전극(42)을 형성할 때 제1 전극(42)을 형성하는 전도성 물질로 비아 홀(12a)을 함께 채우는 것에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 즉, 제1 및 제2 전극(42, 44)이 모두 비아 홀(12a)의 내부로 연장되어 비아 홀(12a)의 내부에서 제1 및 제2 전극(42, 44)이 서로 연결(일 예로, 접촉)될 수도 있고, 제2 전극(44)이 비아 홀(12a)의 내부까지 연장되어 비아 홀(12a)을 채워서 제1 전극(42)과 전기적으로 연결될 수도 있다. 제1 전극(42)과 제2 전극(44)이 동일한 물질을 포함하면 태양 전지(10)에서 제1 전극(42)과 제2 전극(44)의 경계를 식별하지 못할 수도 있다. 또는, 제1 및 제2 전극(42, 44)과 다른 도전성 물질을 이용하여 비아 홀(12a)을 채우거나, 제1 및 제2 전극(42, 44)의 형성 공정과 별도의 공정에서 도금, 인쇄 등의 다양한 방법을 이용하여 비아 홀(12a)을 도전성 물질로 채울 수도 있다.
본 실시예에 따른 태양 전지(10)에 광이 입사되면 각 서브 셀(SC)에서의 광전 변환에 의하여 전자와 정공이 생성되고, 생성된 정공 및 전자는 각기 각 서브 셀(SC)의 제1 및 제2 도전형 영역(20, 30)로 이동한 후에 제1 및 제2 전극(42, 44)으로 이동한다. 그리고 이웃한 서브 셀(SC) 사이에서는 정공 또는 전자가 비아 홀(12a)을 통하여 이동하고, 이웃한 태양 전지(10) 사이에서는 정공 또는 전자가 연결 부재(142)에 의하여 이동한다. 이에 의하여 전기 에너지가 생성된다.
이에 의하여 각 서브 셀(SC)에서는 개별적으로 광전 변환이 일어나서 각 서브 셀(SC)의 제1 및 제2 전극(42, 44)이 전자 및 정공을 수집하여 별개의 단위 태양 전지로 기능할 수 있다. 그리고 복수의 서브 셀(SC)은 하나의 반도체 기판(12)을 공유하면서 반도체 기판(12)에 형성된 비아 홀(12a)에 의하여 서로 전기적으로 연결될 수 있다. 그리고 복수의 서브 셀(SC)을 구비하는 태양 전지(10)는 연결 부재(142)에 의하여 서로 연결될 수 있다.
이와 같이 개별적으로 광전 변환을 수행하는 별개의 단위 태양 전지로 기능하는 복수의 서브 셀(SC)을 구비한 태양 전지(10)를 태양 전지 패널(100)에 적용하면 태양 전지 패널(100)의 출력 손실(cell to module loss, CTM loss)을 줄일 수 있다.
즉, 태양 전지 패널(100)의 출력 손실은 각 단위 태양 전지에서 전류의 제곱에 저항을 곱한 값을 가지게 되고, 복수 개의 단위 태양 전지를 포함하는 태양 전지 패널의 출력 손실은 상기 각 단위 태양 전지의 전류의 제곱에 저항을 곱한 값에 단위 태양 전지의 개수를 곱한 값을 가지게 된다. 그런데 각 단위 태양 전지의 전류 중에는 단위 태양 전지의 면적 자체에 의하여 발생되는 전류가 있어, 단위 태양 전지의 면적이 커지면 해당 전류도 커지고 단위 태양 전지의 면적이 작아지면 해당 전류도 작아지게 된다.
본 실시예에서와 같이 태양 전지(10)에 복수의 서브 셀(SC)을 구비하면 각 서브 셀(SC)이 단위 태양 전지로 기능하게 되므로, 서브 셀(SC)의 전류가 면적에 비례하여 줄고 서브 셀(SC)의 개수는 이와 반대로 증가하게 된다. 예를 들어, 각 태양 전지(10)에 네 개의 서브 셀(SC)이 구비된 경우에는 각 서브 셀(SC)에서의 전류가 하나의 서브 셀로 구성된 태양 전지의 전류의 4분의 1로 줄게 되고, 서브 셀(SC)의 개수가 하나의 서브 셀로 구성된 태양 전지의 네 배가 된다. 전류는 제곱으로 반영되고 개수는 그대로 반영되므로, 출력 손실 값은 4분의 1로 작아지게 된다. 이에 따라 본 실시예에 따른 태양 전지 패널(100)의 출력 손실을 줄일 수 있다.
이때, 제1 방향에서 서로 이격된 제1 도전형 영역(20)의 사이 또는 제2 도전형 영역(30)의 사이에 위치한 부분이 아이솔레이션부로 작용하도록 하여, 상술한 구조에서 복수의 서브 셀(SC) 사이에서 누설 전류가 발생하는 것을 최소화할 수 있다. 즉, 복수의 서브 셀(SC)이 단일의 반도체 기판(10)을 공유하므로 복수의 서브 셀(SC) 사이에서 누설 전류가 발생될 수 있는데, 복수의 제1 도전형 영역(20)을 제1 방향에서 서로 이격시키고 복수의 제2 도전형 영역(30)을 제2 방향에서 서로 이격시켜서 누설 전류에 의한 효율 저하를 최소화할 수 있다.
일 예로, 일면에서 복수의 서브 셀(SC)에 대응하여 위치한 복수의 제1 전극(42) 또는 복수의 제2 전극(44)은 제1 방향에서 5um 이상(일 예로, 25um 이상)의 간격을 두고 서로 이격될 수 있다. 이는 공정 오차 등을 고려할 때 복수의 서브 셀(SC)에 대응하는 복수의 제1 전극(42)이 서로 연결되거나, 또는 복수의 서브 셀(SC)에 대응하는 복수의 제2 전극(44)이 서로 연결되는 것을 방지하기 위한 것이다. 그러나 본 발명이 이에 한정되는 것은 아니다.
그리고 일면에서 복수의 서브 셀(SC)에 대응하여 위치한 복수의 제1 도전형 영역(20) 또는 복수의 제2 도전형 영역(30)은 제1 방향에서 1mm 이상(좀더 구체적으로, 1mm 내지 10mm)의 간격을 두고 서로 이격될 수 있다. 이러한 범위 내에서 복수의 서브 셀(SC) 사이에서 발생할 수 있는 누설 전류를 최소화할 수 있다. 일 예로, 복수의 제1 도전형 영역(20)의 사이의 간격보다 복수의 제2 도전형 영역(30)의 간격이 더 클 수 있다. 이에 의하면 에미터 영역으로 기능하는 제1 도전형 영역(20)의 면적을 충분하게 확보하면서, 제2 도전형 영역(30)의 간격을 상대적으로 크게 하여 복수의 서브 셀(SC)을 아이솔레이션하는 효과를 향상할 수 있다.
특히, 이와 같은 태양 전지 패널(100)은 서브 셀(SC)의 개수가 증가함에 따라 전압을 효과적으로 증가시킬 수 있는바, 특정한 최소 전압을 요구하는 전자 장치에 적용되기에 적합할 수 있다. 예를 들어, 사물 인터넷(internet of things, IOT), 센서 등과 같은 저전력 전자 장치에서는 전력량이 크게 요구되지는 않으나 특정한 최소 전압의 인가되어야 작동이 가능하므로, 이러한 저전력 전자 장치에 본 태양 전지 패널(100)을 적용할 수 있다.
본 실시예에서는 태양 전지(10)를 절단하지 않고 비아 홀(12a)을 이용하여 복수의 서브 셀(SC)이 구비되도록 하므로, 태양 전지(10)를 절단하는 공정 대신 비아 홀(12a)을 형성하는 공정을 수행하면 된다. 이에 의하여 공정을 단순화하고 태양 전지(10)의 절단 공정 중에 발생할 수 있는 태양 전지(10)의 손상, 효율 저감 등을 효과적으로 저감할 수 있다. 그리고 중첩부(OP)의 면적, 그리고 연결 부재(142) 및 전극(42, 44)의 면적을 최소화할 수 있다. 이에 의하여 광전 변환에 기여하는 유효 영역의 면적이 증가되어 높은 효율을 가질 수 있고 연결 부재(142) 및 전극(42, 44)을 위한 재료 소모량을 줄여 비용을 절감할 수 있다. 반면, 본 실시예에서와 달리 절단된 단위 태양 전지를 사용하는 경우에는 이들을 연결하기 위한 중첩부(OP) 및 연결 부재(142)가 각 단위 태양 전지에 구비되어야 하므로 중첩부(OP)에 의하여 광전 변환 면적이 줄어들고 연결 부재(142) 및 전극(42, 44)의 면적이 넓어져서 재료 소모량이 증가하여 비용이 증가할 수 있다.
그리고 태양 전지(10)를 제조하면서 비아 홀(12a)을 형성하는 공정만을 수행하면 되므로 기존에 사용하던 설비, 이에 따라 최적화된 설계 등을 그대로 이용하여 태양 전지(10)를 제조할 수 있다. 이에 따라 설비 부담, 공정 비용 부담이 최소화된다.
또한, 복수의 태양 전지(10)는 중첩부(OP) 및 연결 부재(142)를 이용하여 전기적으로 연결하므로 구조적 안정성을 향상할 수 있다. 그리고 리본, 인터커넥터 등을 사용하지 않으므로 공정을 단순화할 수 있다.
이와 같이 본 실시예에서는 복수의 서브 셀(SC)을 가지는 태양 전지(10)를 중첩부(OP) 및 연결 부재(142)를 이용하여 연결하여, 출력 손실을 저감하면서 높은 전압을 가지도록 할 수 있어 최소 전압이 요구되는 전자 장치에 적용되기에 적합하며, 태양 전지 패널(10)의 생산성 및 구조적 안정성을 향상할 수 있다.
이하에서는 본 발명의 다른 실시예에 따른 태양 전지 패널을 상세하게 설명한다. 상술한 설명과 동일 또는 극히 유사한 부분에 대해서는 상세한 설명이 그대로 적용될 수 있으므로, 서로 다른 부분에 대해서만 상세하게 설명한다. 그리고 상술한 실시예 또는 이를 변형한 예와 아래의 실시예 또는 이를 변형한 예들을 서로 결합한 것 또한 본 발명의 범위에 속한다.
도 5는 본 발명의 다른 실시예에 따른 태양 전지 패널에 포함되며 연결 부재에 의하여 서로 연결되는 두 개의 태양 전지를 개략적으로 도시한 평면도이다.
도 5를 참조하면, 본 실시예에서는 복수의 서브 셀(SC) 중에 중첩부(OP)에 인접한 서브 셀(SC)(이하, 중첩 서브 셀(OSC))에서 중첩부(OP)에 대향하는 제1 전극(42)이, 제1 방향(도면의 x축 방향)으로 연장되는 복수의 제1 핑거 전극(42a)과 함께, 제1 핑거 전극(42a)의 단부를 연결하면서 제1 방향과 교차(일 예로, 직교)하는 제2 방향(도면의 y축 방향)으로 연장되는 제1 버스바 전극(42b)을 포함할 수 있다. 제1 버스바 전극(42b)은 다른 태양 전지(10)와 중첩되는 중첩부(OP) 내에 위치하며, 이웃한 태양 전지(10)를 연결하는 연결 부재(142)가 제1 버스바 전극(42b) 위에 위치하게 된다. 이에 따라 연결 부재(142)에 연결(일 예로, 접촉)되는 제1 전극(42)의 면적을 충분하게 확보하여 연결 부재(142)와의 연결 특성을 향상할 수 있다.
이때, 제1 핑거 전극(42a)의 폭보다 제1 버스바 전극(42b)의 폭이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 버스바 전극(42b)의 폭이 제1 핑거 전극(42a)의 폭과 동일하거나 그보다 작은 폭을 가질 수 있다.
단면에서 볼 때, 제1 전극(42)의 제1 핑거 전극(42a) 및 제1 버스바 전극(42b)은 모두 제1 절연막인 제1 패시베이션막(22) 및 반사 방지막(24)을 관통하여 형성될 수도 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 다른 예로, 제1 전극(42)의 제1 핑거 전극(42a)이 제1 패시베이션막(22) 및 반사 방지막(24)을 관통하여 형성되고, 제1 버스바 전극(42b)은 제1 패시베이션막(22) 및 반사 방지막(24) 위에 형성될 수 있다.
참조로, 도 2에 도시한 상술한 실시예에서는 중첩 서브셀(OSC)에서 중첩부(OP)에 대향하는 제1 전극(42)이 제1 핑거 전극(42a)만이 위치하여 연결 부재(142)가 서로 이격된 제1 핑거 전극(42a)과 연결(일 예로, 접촉)되어 전기적 연결을 수행할 수 있다. 제1 핑거 전극(42a) 사이에서는 절연막인 제1 패시베이션막(22) 및 반사 방지막(24) 위에 연결 부재(142)가 위치하므로, 불필요한 전기적 연결 등이 방지될 수 있다.
그리고 복수의 서브 셀(SC)에서 중첩부(OP)에 중첩되지 않는 서브 셀(SC)(이하, 비중첩 서브 셀(NSC))에서는 제1 전극(42)이 서로 이격되는 복수의 제1 핑거 전극(42a)만으로 구성될 수 있다. 이에 의하여 비중첩 서브 셀(NSC)에서는 수광 면적을 충분하게 확보하여 태양 전지(10)의 효율을 향상할 수 있다.
이와 같이 본 실시예에서는 중첩 서브 셀(OSC)과 비중첩 서브 셀(NSC)의 제1 전극(42)의 형상을 다르게 하여, 중첩 서브 셀(OSC)에서는 연결 특성을 향상하고 비중첩 서브 셀(NSC)에서는 수광 면적을 충분하게 확보할 수 있다.
이와 유사하게 복수의 서브 셀(SC) 중에 중첩부(OP)에 인접한 서브 셀(SC)(이하 중첩 서브 셀)에서 중첩부(OP)에 대향하는 제2 전극(44)이, 제1 전극(42)과 유사하게, 제1 방향(도면의 x축 방향)으로 연장되는 복수의 제2 핑거 전극과 함께, 제1 핑거 전극의 단부를 연결하면서 제1 방향과 교차(일 예로, 직교)하는 제2 방향(도면의 y축 방향)으로 연장되는 제2 버스바 전극을 포함할 수 있다. 그리고 복수의 서브 셀(SC)에서 중첩부(OP)에 중첩되지 않는 서브 셀(SC)(이하, 비중첩 서브 셀)에서는 제2 전극(44)이 서로 이격되는 복수의 제2 핑거 전극만으로 구성될 수 있다.
다른 기재가 없다면 제2 전극(44)의 제2 핑거 전극 및 제2 버스바 전극에 대해서는 제1 전극(42)의 제1 핑거 전극(42a) 및 제1 버스바 전극(42a)에 대한 내용이 그대로 적용될 수 있고, 제1 전극(42)과 관련한 제1 패시베이션막(22) 및 반사 방지막(24)의 내용이 제2 전극(44)과 관련하여 제2 패시베이션막(32)에 그대로 적용될 수 있다.
다만, 도 5에서는 전면을 위주로 도시하여 제2 버스바 전극의 위치가 명확하게 도시되어 있지 않지만, 제2 버스바 전극은 제1 방향에서 제1 버스바 전극(42b)과 반대 방향에 위치할 수 있다. 본 실시예에서 태양 전지(10)의 전면과 후면에서 중첩부(OP)에 대향하는 전극(42, 44)이 서로 다르기 때문이다. 즉, 태양 전지(10)의 전면에서는 제1 방향의 일측(도면의 우측)에서 제1 전극(42)이 중첩부(OP)에 대향하고, 태양 전지(10)의 후면에서는 제1 방향의 타측(도면의 좌측)에서 제2 전극(44)이 중첩부(OP)에 대향하기 때문이다. 이에 따라 도 2에서 각 태양 전지(10)의 전면에 위치한 제1 전극(42)과 관련해서는 도 2의 가장 우측에 위치한 서브 셀(SC)이 중첩 서브 셀(OSC)에 해당하고, 태양 전지(10)의 후면에 위치한 제2 전극(44)와 관련해서는 도 2의 가장 좌측에 위치한 서브 셀(SC)이 중첩 서브 셀에 해당한다.
이에 따라 제1 버스바 전극(42b)이 제1 방향에서 태양 전지(10)의 일측에 하나 구비되고 제2 버스바 전극(44b)이 제1 방향에서 태양 전지(10)의 타측에서 하나 구비될 수 있다. 이때, 제1 버스바 전극(42b)이 반도체 기판(12)의 제1 방향의 일측에서 반도체 기판(12)의 제2 방향을 따라 길게 이어지고, 제2 버스바 전극(44b)이 반도체 기판(12)의 제1 방향의 타측에서 반도체 기판(12)의 제2 방향을 따라 길게 이어질 수 있다.
이와 같은 구조를 가지면, 태양 전지(10)를 연결할 때 하나의 태양 전지(10)의 전면에서 일측에 위치한 제1 버스바 전극(42b)과 이에 이웃한 태양 전지(10)의 후면에서 타측에 위치한 제2 버스바 전극이 중첩부(OP)에서 서로 인접하여 위치하므로, 이들을 연결 부재(142)로 접합하는 것에 의하여 이웃한 태양 전지(10)를 안정적으로 연결할 수 있다. 그리고 일측에만 제1 및 제2 버스바 전극(42b)을 형성하여 제1 및 제2 전극(42, 44)의 재료 비용을 절감하고 제조 공정을 단순화할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제1 및 제2 버스바 전극(42b)을 포함하지 않거나, 상술한 제1 및 제2 핑거 전극(42a)과 다른 형상을 가지는 전극을 형성할 수도 있다. 또한, 상술한 바와 달리 제1 전극(42)과 제2 전극(44)의 평면 형상이 서로 전혀 다르거나 유사성을 가지지 않는 것도 가능하며, 그 외의 다양한 변형이 가능하다.
도 6은 본 발명의 또 다른 실시예에 따른 태양 전지 패널에 포함되며 연결 부재에 의하여 서로 연결되는 두 개의 태양 전지를 개략적으로 도시한 단면도이다.
도 6을 참조하면, 본 실시예에서는 반도체 기판(10)에 복수의 서브 셀(SC)을 분리하여 원하지 않는 전기적 연결을 방지하는 트렌치부(12b)가 형성될 수 있다. 트렌치부(12b)는 일종의 아이솔레이션부로 작용하여 원하지 않는 서브 셀(SC) 사이의 전기적 연결을 효과적으로 방지할 수 있다. 특히, 트렌치부(12b)는 각 서브 셀(SC)의 도전형 영역(20, 30), 또는 전극(42, 44)을 물리적으로 분리하여 안정적인 분리가 가능하다.
본 실시예에서 트렌치부(12b)는 복수의 서브 셀(SC) 사이에 위치할 수 있다. 좀더 구체적으로, 태양 전지(10)의 전면에 위치하며 복수의 서브 셀(SC)에 대응하도록 제1 방향으로 서로 이격된 복수의 제1 도전형 영역(20) 또는 제1 전극(42) 사이에 트렌치부(12b)가 위치할 수 있으며, 태양 전지(10)의 후면에 위치하며 복수의 서브 셀(SC)에 대응하도록 제1 방향으로 서로 이격된 복수의 제2 도전형 영역(30) 또는 제2 전극(44) 사이에 트렌치부(12b)가 형성될 수 있다. 이때, 트렌치부(12b)는 제2 방향을 따라 길게 이어져서 제1 도전형 영역(20) 또는 제1 전극(42)의 사이 또는 제2 도전형 영역(30) 또는 제2 전극(44)의 사이를 안정적으로 분리할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이러한 트렌치부(12b)는 습식 에칭, 레이저 에칭 등에 의하여 반도체 기판(12)의 해당 부분을 두께 방향에서 일부 제거하여 형성된 홈(groove) 등으로 이루어질 수 있다. 이러한 트렌치부(12b)는 제1 도전형 영역(20) 또는 제2 도전형 영역(30)을 형성하기 이전 또는 이후의 다양한 공정에서 형성될 수 있다. 반도체 기판(12)에 형성된 트렌치부(12b)의 깊이는 제1 또는 제2 도전형 영역(20, 30)의 깊이와 같거나 이보다 클 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 태양 전지 패널에 포함되며 연결 부재에 의하여 서로 연결되는 두 개의 태양 전지를 개략적으로 도시한 단면도이다.
도 7을 참조하면, 본 실시예에서는 반도체 기판(10)에 복수의 서브 셀(SC) 사이에서의 광전 변환을 방지하도록 복수의 서브 셀(SC) 사이에 위치하는 차광부(12c)를 포함할 수 있다. 차광부(12c)는 복수의 서브 셀(SC) 사이에 광이 입사되는 것을 방지하여 복수의 서브 셀(SC) 사이에서 전자와 정공의 쌍이 생성되는 것을 억제하여, 복수의 서브 셀(SC) 사이에서 발생할 수 있는 전류 누설을 방지할 수 있다.
본 실시예에서 차광부(12c)는 복수의 서브 셀(SC) 사이에 위치할 수 있다. 좀더 구체적으로, 태양 전지(10)의 전면에 위치하며 복수의 서브 셀(SC)에 대응하도록 제1 방향으로 서로 이격된 복수의 제1 도전형 영역(20) 또는 복수의 제1 전극(42) 사이에 대응하도록 차광부(12c)가 위치할 수 있으며, 태양 전지(10)의 후면에 위치하며 복수의 서브 셀(SC)에 대응하도록 제1 방향으로 서로 이격된 복수의 제2 도전형 영역(30) 또는 복수의 제2 전극(44) 사이에 대응하도록 차광부(12c)가 형성될 수 있다. 이때, 차광부(12c)는 제2 방향을 따라 길게 이어져서 복수의 서브 셀(SC) 사이에서의 광전 변환을 효과적으로 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이러한 차광부(12c)는 광의 투과를 방지하는 다양한 절연 물질로 구성될 수 있으며, 다양한 방법에 의하여 형성될 수 있다. 예를 들어, 차광부(12c)가 일정한 색(예를 들어, 검은색, 흑색, 파란색 등)을 가지는 안료 등을 포함하는 수지 물질로 구성되어, 제1 또는 제2 전극(42, 44)을 형성하기 이전 또는 이후에 공정에서 인쇄 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 차광부(12c)를 형성할 수 있다.
이하, 본 발명의 실험예에 의하여 본 발명을 좀더 상세하게 설명한다. 그러나 본 발명의 실험예는 본 발명을 예시하기 위한 것에 불과하며, 본 발명이 이에 한정되는 것은 아니다.
실시예 1
도 4에 도시한 바와 같은 구조의 태양 전지를 제조하되, 인을 베이스 도펀트로 가지는 실리콘 기판을 베이스 영역으로 하고, 보론을 제1 도전형 도펀트로 포함하며 실리콘 기판의 일부를 구성하는 도핑 영역을 제1 도전형 영역으로 하고, 제2 도전형 도펀트로 포함하며 단결정 실리콘 기판 위에 형성되는 다결정 실리콘층을 제2 도전형 영역으로 하였다. 이때, 하나의 태양 전지에 서브 셀은 2개 구비되었고, 각 서브 셀의 제1 및 제2 도전형 영역, 그리고 제1 및 제2 전극은 다른 서브 셀의 제1 및 제2 도전형 영역, 그리고 제1 및 제2 전극과 서로 이격되었다.
비교예 1
하나의 태양 전지에 단일의 서브 셀만을 구비한 것을 제외하고는 실시예 1과 동일하게 태양 전지를 제조하였다.
실시예 1 및 비교예 1에 따른 태양 전지의 효율 및 개방 전압을 비교하여 도 8에 나타내었다. 도 8에서는 비교예 1에 따른 효율 및 개방 전압을 100%으로 한 상대적인 값을 나타내었다.
도 8을 참조하면, 실시예 1에 따른 태양 전지는 하나의 서브 셀로 구성된 비교예 1에 태양 전지에 비하여 약간 낮은 효율을 가지나 이는 큰 의미를 가지는 수준이 아니며 대신 크게 높은 전압을 가짐을 알 수 있다. 태양 전지에 포함되는 서브 셀의 개수가 증가할수록 개방 전압 또한 크게 증가할 수 있다. 이에 의하여 실시예 1 내지 3에 따른 태양 전지가 적용된 태양 전지 패널은 최소 전압이 요구되는 전자 장치에 적용되기에 적합함을 알 수 있다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지 패널
110: 전면 부재
120: 후면 부재
130: 밀봉재
142: 연결 부재
10: 태양 전지
12: 반도체 기판
20: 제1 도전형 영역
30: 제2 도전형 영역
42: 제1 전극
44: 제2 전극
SC: 서브 셀

Claims (20)

  1. 각기 복수의 서브 셀을 구비하는 제1 태양 전지 및 제2 태양 전지를 포함하는 복수의 태양 전지; 및
    상기 제1 태양 전지와 상기 제2 태양 전지의 중첩부 사이에 위치하여 상기 제1 태양 전지와 상기 제2 태양 전지를 전기적으로 연결하는 연결 부재
    를 포함하는 태양 전지 패널.
  2. 제1항에 있어서,
    상기 제1 및 제2 태양 전지는, 반도체 기판과, 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되며 상기 복수의 서브 셀에 대응하도록 서로 이격되는 복수의 제1 도전형 영역과, 상기 복수의 제1 도전형 영역에 전기적으로 연결되는 복수의 제1 전극과, 상기 반도체 기판에 전기적으로 연결되며 상기 복수의 서브 셀에 대응하도록 이격되는 복수의 제2 전극을 포함하고,
    상기 복수의 서브 셀 중에서 하나의 서브 셀의 상기 제1 전극과 다른 하나의 서브 셀의 상기 제2 전극이 서로 연결되는 태양 전지 패널.
  3. 제2항에 있어서,
    상기 반도체 기판이 비아 홀을 구비하고,
    상기 비아 홀을 통하여 상기 하나의 서브 셀의 상기 제1 전극과 상기 다른 하나의 서브 셀의 상기 제2 전극이 서로 연결되어 상기 각 태양 전지에서 상기 복수의 서브 셀이 직렬 연결되는 태양 전지 패널.
  4. 제3항에 있어서,
    상기 각 서브 셀에 대응하는 상기 제1 전극은 제1 방향을 따라 나란히 형성되며 상기 제1 방향과 교차하는 제2 방향에서 이격되는 복수의 제1 핑거 전극을 포함하고,
    상기 각 서브 셀에 대응하는 상기 제2 전극은 상기 제1 방향을 따라 나란히 형성되며 상기 제2 방향에서 이격되는 복수의 제2 핑거 전극을 포함하고,
    상기 하나의 서브 셀의 상기 복수의 제1 핑거 전극과 상기 다른 하나의 서브 셀의 상기 복수의 제2 핑거 전극을 일대일로 연결하도록 상기 비아 홀이 상기 제2 방향에서 복수 개 구비되는 태양 전지 패널.
  5. 제3항에 있어서,
    상기 비아 홀은 상기 복수의 서브 셀 사이에만 구비되고,
    상기 각 태양 전지의 가장자리와 상기 복수의 서브 셀 사이에는 형성되지 않은 태양 전지 패널.
  6. 제1항에 있어서,
    상기 복수의 서브 셀 중에서 상기 중첩부에 중첩되는 중첩 서브셀에서 상기 중첩부에 대향하는 상기 제1 또는 제2 전극은 상기 중첩부에 중첩되지 않는 비중첩 서브셀에 위치한 상기 제1 또는 제2 전극과 다른 형상을 가지는 태양 전지 패널.
  7. 제6항에 있어서,
    상기 중첩 서브셀에서 상기 중첩부에 대향하는 상기 제1 또는 제2 전극은, 제1 방향을 따라 나란히 형성되는 복수의 핑거 전극과, 상기 제1 방향과 교차하는 제2 방향을 따라 형성되어 상기 복수의 핑거 전극을 연결하며 상기 중첩부 내에 위치하는 버스바 전극을 포함하고,
    상기 비중첩 서브셀에 위치한 상기 제1 또는 제2 전극은, 상기 제1 방향을 따라 나란히 형성되는 복수의 핑거 전극을 포함하는 태양 전지 패널.
  8. 제7항에 있어서,
    상기 각 태양 전지에서 상기 제1 전극의 상기 버스바 전극은 상기 제1 방향에서 일측에 위치하고, 상기 제2 전극의 상기 버스바 전극은 상기 제1 방향에서 타측에 위치하는 태양 전지 패널.
  9. 제2항에 있어서,
    상기 복수의 서브 셀이 제1 방향에 위치하고,
    상기 태양 전지는 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되며 상기 복수의 서브 셀에 대응하도록 서로 이격되는 복수의 제2 도전형 영역을 더 포함하고,
    상기 복수의 서브 셀에 대응하도록 상기 복수의 제1 도전형 영역이 상기 제1 방향에서 서로 이격되어 위치하고,
    상기 복수의 서브 셀에 대응하도록 상기 복수의 제1 전극이 상기 제1 방향에서 서로 이격되어 위치하고,
    상기 복수의 서브 셀에 대응하도록 상기 복수의 제2 도전형 영역이 상기 제1 방향에서 서로 이격되어 위치하고,
    상기 복수의 서브 셀에 대응하도록 상기 복수의 제2 전극이 상기 제1 방향에서 서로 이격되어 위치하는 태양 전지 패널.
  10. 제9항에 있어서,
    상기 중첩부 또는 상기 연결 부재가 상기 태양 전지의 상기 제1 방향에서의 일측에 위치하며 상기 제1 방향과 교차하는 제2 방향으로 길게 이어지는 태양 전지 패널.
  11. 제9항에 있어서,
    상기 각 서브 셀에서 상기 제1 도전형 영역과 상기 제2 도전형 영역은 상기 제1 방향으로 볼 때 서로 쉬프트되어 위치하는 태양 전지 패널.
  12. 제9항에 있어서,
    상기 복수의 서브 셀에 대응하는 상기 복수의 제1 도전형 영역의 사이 또는 상기 복수의 제2 도전형 영역의 사이에서 상기 반도체 기판에 이들을 분리하는 트렌치부가 형성되거나,
    상기 복수의 서브 셀에 대응하는 상기 복수의 제1 전극 또는 상기 제1 도전형 영역의 사이 또는 상기 복수의 제2 전극 또는 상기 복수의 제2 도전형 영역 사이에 대응하도록 상기 반도체 기판 위에 차광부가 위치하는 태양 전지 패널.
  13. 복수의 서브 셀이 정의되며 비아 홀을 구비하는 단일의 반도체 기판;
    상기 복수의 서브 셀에 각기 대응하도록 상기 반도체 기판의 일면에 또는 상기 반도체 기판의 일면 위에서 서로 이격하여 형성되는 복수의 제1 도전형 영역;
    상기 반도체 기판의 일면 위에서 상기 복수의 제1 도전형 영역에 각기 전기적으로 연결되는 복수의 제1 전극;
    상기 복수의 서브 셀에 각기 대응하도록 상기 반도체 기판의 다른 일면에 또는 상기 반도체 기판의 다른 일면 위에 형성되는 복수의 제2 도전형 영역; 및
    상기 반도체 기판의 다른 일면 위에서 상기 복수의 제2 도전형 영역에 각기 전기적으로 연결되는 복수의 제2 전극
    을 포함하고,
    상기 비아 홀을 통하여 상기 복수의 서브 셀 중 제1 서브 셀의 상기 제1 전극과 이에 이웃한 제2 서브 셀의 상기 제2 전극이 서로 연결되어 상기 복수의 서브 셀이 직렬 연결되는 태양 전지.
  14. 제13항에 있어서,
    상기 각 서브 셀에 대응하는 상기 제1 전극은 제1 방향을 따라 나란히 형성되며 상기 제1 방향과 교차하는 제2 방향에서 이격되는 복수의 제1 핑거 전극을 포함하고,
    상기 각 서브 셀에 대응하는 상기 제2 전극은 상기 제1 방향을 따라 나란히 형성되며 상기 제2 방향에서 이격되는 복수의 제2 핑거 전극을 포함하고,
    상기 제1 서브 셀의 상기 복수의 제1 핑거 전극과 상기 제2 서브 셀의 상기 복수의 제2 핑거 전극을 일대일로 연결하도록 상기 비아 홀이 상기 제2 방향에서 복수 개 구비되는 태양 전지.
  15. 제13항에 있어서,
    상기 비아 홀은 상기 복수의 서브 셀 사이에만 구비되고,
    상기 태양 전지의 가장자리와 상기 복수의 서브 셀 사이에는 형성되지 않은 태양 전지.
  16. 제13항에 있어서,
    상기 복수의 서브 셀 중에서 상기 태양 전지의 일측 가장자리에 인접한 하나의 서브 셀에 위치한 상기 제1 또는 제2 전극은 다른 서브 셀에 위치한 상기 제1 또는 제2 전극과 다른 형상을 가지는 태양 전지.
  17. 제16항에 있어서,
    상기 하나의 서브 셀에 위치하는 상기 제1 또는 제2 전극은, 제1 방향을 따라 나란히 형성되는 복수의 핑거 전극과, 상기 제1 방향과 교차하는 제2 방향을 따라 형성되어 상기 복수의 핑거 전극을 연결하는 버스바 전극을 포함하고,
    상기 다른 서브 셀에 위치한 상기 제1 또는 제2 전극은, 상기 제1 방향을 따라 나란히 형성되는 복수의 핑거 전극을 포함하는 태양 전지.
  18. 제13항에 있어서,
    상기 복수의 서브 셀이 제1 방향에 위치하고,
    상기 복수의 서브 셀에 대응하도록 상기 복수의 제1 도전형 영역이 상기 제1 방향에서 서로 이격되어 위치하고,
    상기 복수의 서브 셀에 대응하도록 상기 복수의 제1 전극이 상기 제1 방향에서 서로 이격되어 위치하고,
    상기 복수의 서브 셀에 대응하도록 상기 복수의 제2 도전형 영역이 상기 제1 방향에서 서로 이격되어 위치하고,
    상기 복수의 서브 셀에 대응하도록 상기 복수의 제2 전극이 상기 제1 방향에서 서로 이격되어 위치하는 태양 전지.
  19. 제18항에 있어서,
    상기 각 서브 셀에서 상기 제1 도전형 영역과 상기 제2 도전형 영역은 상기 제1 방향으로 볼 때 서로 쉬프트되어 위치하는 태양 전지.
  20. 제18항에 있어서,
    상기 복수의 서브 셀에 대응하는 상기 복수의 제1 도전형 영역의 사이 또는 상기 복수의 제2 도전형 영역의 사이에서 상기 반도체 기판에 이들을 분리하는 트렌치부가 형성되거나,
    상기 복수의 서브 셀에 대응하는 상기 복수의 제1 전극 또는 상기 제1 도전형 영역의 사이 또는 상기 복수의 제2 전극 또는 상기 복수의 제2 도전형 영역 사이에 대응하도록 상기 반도체 기판 위에 차광부가 위치하는 태양 전지.
KR1020170079883A 2017-06-23 2017-06-23 태양 전지 및 이를 포함하는 태양 전지 패널 KR20190000637A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170079883A KR20190000637A (ko) 2017-06-23 2017-06-23 태양 전지 및 이를 포함하는 태양 전지 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170079883A KR20190000637A (ko) 2017-06-23 2017-06-23 태양 전지 및 이를 포함하는 태양 전지 패널

Publications (1)

Publication Number Publication Date
KR20190000637A true KR20190000637A (ko) 2019-01-03

Family

ID=65022022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170079883A KR20190000637A (ko) 2017-06-23 2017-06-23 태양 전지 및 이를 포함하는 태양 전지 패널

Country Status (1)

Country Link
KR (1) KR20190000637A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109378348A (zh) * 2018-11-19 2019-02-22 苏州捷运昇能源科技有限公司 一种太阳能电池片及太阳能电池组件
CN111223961A (zh) * 2019-11-27 2020-06-02 浙江爱旭太阳能科技有限公司 一种新型太阳能电池串的生产方法
WO2021112425A1 (ko) * 2019-12-02 2021-06-10 주식회사 생길에너지 벌크 멀티 에미터 태양전지 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109378348A (zh) * 2018-11-19 2019-02-22 苏州捷运昇能源科技有限公司 一种太阳能电池片及太阳能电池组件
CN111223961A (zh) * 2019-11-27 2020-06-02 浙江爱旭太阳能科技有限公司 一种新型太阳能电池串的生产方法
WO2021112425A1 (ko) * 2019-12-02 2021-06-10 주식회사 생길에너지 벌크 멀티 에미터 태양전지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US11139406B2 (en) Solar cell
US9337357B2 (en) Bifacial solar cell module
EP2816609B1 (en) Solar cell
KR20180072110A (ko) 태양 전지 및 이를 포함하는 태양 전지 패널
US11901464B2 (en) Solar cell panel
KR20180076197A (ko) 태양 전지 및 이의 제조 방법
KR20140126819A (ko) 태양 전지
US20120060890A1 (en) Solar cell module and method for manufacturing the same
KR20190000637A (ko) 태양 전지 및 이를 포함하는 태양 전지 패널
KR20190041268A (ko) 태양 전지 및 이를 포함하는 태양 전지 패널
KR102366935B1 (ko) 태양 전지 및 이를 포함하는 태양 전지 모듈
KR102542153B1 (ko) 태양전지 모듈
KR101192345B1 (ko) 태양전지의 전극 패턴 및 이를 포함하는 태양전지
KR20160116745A (ko) 정션 박스 및 이를 포함하는 태양 전지 모듈
US11152523B2 (en) Solar cell and solar cell panel including the same
KR102196929B1 (ko) 태양 전지 모듈 및 이에 사용되는 후면 기판
KR101847054B1 (ko) 태양 전지 패널
KR101846445B1 (ko) 태양 전지 및 이의 제조 방법
CN107579122B (zh) 电池片、电池片矩阵、太阳能电池及电池片的制备方法
KR20210057483A (ko) 태양 전지 패널
KR20150062731A (ko) 리본 및 이를 포함하는 태양 전지 모듈
KR101685350B1 (ko) 태양 전지 모듈
KR20150060415A (ko) 태양 전지 모듈
KR102665964B1 (ko) 태양 전지 패널
KR101846442B1 (ko) 태양 전지 및 이를 포함하는 태양 전지 패널