KR101846445B1 - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR101846445B1
KR101846445B1 KR1020160132752A KR20160132752A KR101846445B1 KR 101846445 B1 KR101846445 B1 KR 101846445B1 KR 1020160132752 A KR1020160132752 A KR 1020160132752A KR 20160132752 A KR20160132752 A KR 20160132752A KR 101846445 B1 KR101846445 B1 KR 101846445B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
oxide layer
region
solar cell
cut
Prior art date
Application number
KR1020160132752A
Other languages
English (en)
Inventor
장재원
윤필원
김진성
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020160132752A priority Critical patent/KR101846445B1/ko
Application granted granted Critical
Publication of KR101846445B1 publication Critical patent/KR101846445B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 실시예는, 단변 및 장변을 가지는 반도체 기판; 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되는 도전형 영역; 상기 도전형 영역에 연결되는 전극; 상기 반도체 기판의 상기 장변 중 적어도 하나에 위치한 측면에 형성된 산화층; 및 상기 반도체 기판의 다른 장변 또는 단변에 위치한 측면에 형성된 절연막을 포함하고, 상기 산화층과 상기 절연막은 서로 다른 특성을 가진다.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 태양 전지 및 이의 제조 방법에 관한 것으로서, 좀더 상세하게는, 구조 및 제조 방법을 개선한 태양 전지 및 이의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
이러한 태양 전지에서는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있다. 태양 전지의 상용화를 위해서는 낮은 효율을 극복하여야 하는바, 다양한 층 및 전극이 태양 전지의 효율을 최대화할 수 있도록 설계 및 제조되는 것이 요구된다.
본 발명은 출력을 증가시킬 수 있으며 신뢰성을 향상할 수 있는 태양 전지 및 이의 제조 방법을 제공하고자 한다.
본 발명의 실시예는, 단변 및 장변을 가지는 반도체 기판; 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되는 도전형 영역; 상기 도전형 영역에 연결되는 전극; 상기 반도체 기판의 상기 장변 중 적어도 하나에 위치한 측면에 형성된 산화층; 및 상기 반도체 기판의 다른 장변 또는 단변에 위치한 측면에 형성된 절연막을 포함하고, 상기 산화층과 상기 절연막은 서로 다른 특성을 가진다.
본 발명의 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판의 일부 영역에 상기 반도체 기판을 관통하여 산화층을 형성하는 단계; 및 상기 산화층이 형성된 영역에서 상기 반도체 기판을 절단하는 단계를 포함한다.
본 실시예에 따른 태양 전지는 태양 전지 패널에 적용되어 태양 전지 패널의 출력 손실을 최소화하여 출력을 최대화할 수 있다. 이때, 절단면에 산화층이 잔류하여 절단면을 패시베이션하는 것에 의하여 태양 전지의 효율을 향상하고 태양 전지 패널의 출력을 향상할 수 있다.
본 실시예에 따른 태양 전지의 제조 방법은 반도체 기판의 내부로 산소를 공급하는 간단한 공정에 의하여 절단 후에 산화층이 잔류하는 태양 전지를 간단한 공정으로 제조할 수 있다.
도 1은 본 발명의 실시예에 따라 하나의 모(母) 태양 전지를 절단하여 형성된 두 개의 단위 태양 전지를 도시한 전면 평면도이다.
도 2는 도 1의 II-II 선을 따라 잘라서 본 단면도이다.
도 3은 본 발명의 변형예에 따라 하나의 모 태양 전지를 절단하여 형성된 두 개의 태양 전지를 도시한 전면 평면도이다.
도 4은 본 발명의 변형예에 따라 하나의 모 태양 전지를 절단하여 형성된 네 개의 태양 전지를 도시한 전면 평면도이다.
도 5는 도 1에 도시한 단위 태양 전지를 포함하는 태양 전지 패널의 개략적인 단면도이다.
도 6a 내지 도 6h는 본 발명의 실시예에 따른 단위 태양 전지의 제조 방법을 도시한 단면도들이다.
도 7은 본 발명의 다른 실시예에 따른 단위 태양 전지를 도시한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 단위 태양 전지를 도시한 단면도이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다.
도 1은 본 발명의 실시예에 따라 하나의 모(母) 태양 전지를 절단하여 형성된 두 개의 단위 태양 전지를 도시한 전면 평면도이고, 도 2는 도 1의 II-II 선을 따라 잘라서 본 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 모 태양 전지(100a)는 절단 영역(130)을 따라 복수 개의 단위 태양 전지(100)로 절단되어 복수 개의 단위 태양 전지(100)가 제조된다. 이하에서는 좀더 명확한 구별을 위하여 모 태양 전지(100a)의 절단 영역(130)에 의하여 절단되어 제조된 태양 전지를 단위 태양 전지(100)라 칭한다. 이와 같은 단위 태양 전지(100)는 각기 하나의 태양 전지로 기능하게 된다. 도면 및 이하의 설명에서는 편의를 위하여 전체적으로 하나의 절단 영역(130)이 모 태양 전지(100a)의 중심을 따라 길게 연장되어 위치하여, 하나의 모 태양 전지(100a)로부터 두 개의 단위 태양 전지(100)가 제조되는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 두 개 이상의 절단 영역(130)이 있어 하나의 모 태양 전지(100a)로부터 세 개 이상의 단위 태양 전지(100)가 제조될 수도 있다.
본 실시예에서 단위 태양 전지(100)는, 베이스 영역(110)을 포함하는 반도체 기판(10)과, 반도체 기판(10)에 또는 반도체 기판(10) 위에 형성되는 도전형 영역(20, 30)과, 도전형 영역(20, 30)에 연결되는 전극(42, 44)을 포함한다. 여기서, 도전형 영역(20, 30)은 서로 다른 도전형을 가지는 제1 도전형 영역(20)과 제2 도전형 영역(30)을 포함할 수 있고, 전극(42, 44)은 제1 도전형 영역(20)에 연결되는 제1 전극(42)과 제2 도전형 영역(30)에 연결되는 제2 전극(44)을 포함할 수 있다. 그리고 산화층(120)과, 제1 패시베이션막(22), 반사 방지막(24), 제2 패시베이션막(32) 등의 절연막을 더 포함할 수 있다. 본 실시예에서 단위 태양 전지는 절단되어 제조되어 단변(112a, 112b)과 장변(111a, 111b)을 가지는데, 단변(112a, 112b) 및 장변(111a, 111b)에 형성된 산화층(120) 및 절연막(22, 24, 32)의 두께가 서로 다를 수 있다. 이에 대해서는 추후에 좀더 상세하게 설명한다.
반도체 기판(10)은 제1 또는 제2 도전형 도펀트를 상대적으로 낮은 도핑 농도로 포함하여 제1 또는 제2 도전형을 가지는 베이스 영역(110)을 포함할 수 있다. 일 예로, 베이스 영역(110)은 제2 도전형을 가질 수 있다. 베이스 영역(110)은 제1 또는 제2 도전형 도펀트를 포함하는 단일 결정질 반도체(예를 들어, 단일 단결정 또는 다결정 반도체, 일 예로, 단결정 또는 다결정 실리콘, 특히 단결정 실리콘)로 구성될 수 있다. 이와 같이 결정성이 높아 결함이 적은 베이스 영역(110) 또는 반도체 기판(10)을 기반으로 한 단위 태양 전지(100)은 전기적 특성이 우수하다.
그리고 반도체 기판(10)의 전면 및 후면에는 반사를 최소화할 수 있는 반사 방지 구조가 형성될 수 있다. 일 예로, 반사 방지 구조로 피라미드 등의 형태의 요철을 가지는 텍스쳐링(texturing) 구조를 구비할 수 있다. 반도체 기판(10)에 형성된 텍스쳐링 구조는 반도체의 특정한 결정면(예를 들어, (111)면)을 따라 형성된 외면을 가지는 일정한 형상(일 예로, 피라미드 형상))을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(10) 내부로 입사되는 광의 반사율을 낮춰 광 손실을 최소화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 반도체 기판(10)의 일면에만 텍스처링 구조가 형성되거나, 반도체 기판(10)의 전면 및 후면에 텍스처링 구조가 형성되지 않을 수 있다.
반도체 기판(10)의 일면(일 예로, 전면) 쪽에는 제1 도전형을 가지는 제1 도전형 영역(20)이 형성될 수 있다. 그리고 반도체 기판(10)의 후면 쪽에는 제2 도전형을 가지는 제2 도전형 영역(30)이 형성될 수 있다. 이때, 제1 및 제2 도전형 영역(20, 30)은 베이스 영역(110)과 다른 도전형을 가지거나, 베이스 영역(110)과 동일한 도전형일 경우에는 베이스 영역(110)보다 높은 도핑 농도를 가진다.
본 실시예에서는 제1 및 제2 도전형 영역(20, 30)이 반도체 기판(10)의 일부를 구성하는 도핑 영역으로 구성될 수 있다. 제1 도전형 영역(20)이 제1 도전형 도펀트를 포함하는 결정질 반도체(예를 들어, 단결정 또는 다결정 반도체, 일 예로, 단결정 또는 다결정 실리콘, 특히 단결정 실리콘)로 구성될 수 있다. 그리고 제2 도전형 영역(30)이 제2 도전형 도펀트를 포함하는 결정질 반도체(예를 들어, 단결정 또는 다결정 반도체, 일 예로, 단결정 또는 다결정 실리콘, 특히 단결정 실리콘)로 구성될 수 있다. 이와 같이 제1 및 제2 도전형 영역(20, 30)이 반도체 기판(10)의 일부를 구성하면 베이스 영역(110)과의 접합 특성을 향상할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제1 및 제2 도전형 영역(20, 30) 중 적어도 하나가 반도체 기판(10)의 위에서 반도체 기판(10)과 별개로 형성될 수 있다. 이 경우에 제1 또는 제2 도전형 영역(20, 30)이 반도체 기판(10) 위에 쉽게 형성될 수 있도록 반도체 기판(10)과 다른 결정 구조를 가지는 반도체층(예를 들어, 비정질 반도체층, 미세 결정 반도체층, 또는 다결정 반도체층, 일 예로, 비정질 실리콘층, 미세 결정 실리콘층 또는 다결정 실리콘층)으로 구성될 수 있다.
제1 및 제2 도전형 영역(20, 30) 중 베이스 영역(110)과 다른 도전형을 가지는 하나의 영역은 에미터 영역의 적어도 일부를 구성한다. 에미터 영역은 베이스 영역(110)과 pn 접합을 형성하여 광전 변환에 의하여 캐리어를 생성한다. 제1 및 제2 도전형 영역(20, 30) 중 베이스 영역(110)과 동일한 도전형을 가지는 다른 하나는 전계(surface field) 영역의 적어도 일부를 구성한다. 전계 영역은 반도체 기판(10)의 표면에서 재결합에 의하여 캐리어가 손실되는 것을 방지하는 전계를 형성한다. 일 예로, 본 실시예에서는 베이스 영역(110)이 제2 도전형을 가져, 제1 도전형 영역(20)이 에미터 영역을 구성하고, 제2 도전형 영역(30)이 후면 전계 영역을 구성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
도면에서는 제1 도전형 영역(20)이 전체적으로 형성되며 균일한 도핑 농도를 가지는 균일한 구조(homogeneous structure)를 가지고, 제2 도전형 영역(30)이 제2 전극(44)이 위치한 부분에서만 국부적으로 형성된 국부적 구조(local structure)를 가지는 것을 예시하였다. 이와 같이 제2 도전형 영역(30)의 면적을 최소화하면, 재결합을 저감하여 단락 전류 밀도(short-circuit current, Jsc) 및 개방 전압을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 도전형 영역(20)이 균일한 구조 또는 선택적 구조(selective structure)일 수 있고, 제2 도전형 영역(30)이 균일한 구조, 선택적 구조 또는 국부적 구조를 가질 수 있다. 선택적 구조에서는 제1 또는 제2 도전형 영역(20, 30) 중에서 제1 또는 제2 전극(42, 44)과 인접한 부분에서 높은 도핑 농도, 큰 정션 깊이 및 낮은 저항을 가지며, 그 외의 부분에서 낮은 도핑 농도, 작은 정션 깊이 및 높은 저항을 가질 수 있다.
이때, 제1 또는 제2 도전형 도펀트로는 n형 또는 p형을 나타낼 수 있는 다양한 물질을 사용할 수 있다. p형 도펀트로는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있다. n형일 경우에는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있다. 일 예로, p형 도펀트가 보론(B)이고 n형 도펀트가 인(P)일 수 있다.
일 예로, 본 실시예에서 베이스 영역(110) 및 제2 도전형 영역(30)이 n형을 가지고, 제1 도전형 영역(20)이 p형을 가질 수 있다. 그러면, 베이스 영역(110)과 제1 도전형 영역(20)이 pn 접합을 이룬다. 이러한 pn 접합에 광이 조사되면 광전 효과에 의해 생성된 전자가 반도체 기판(10)의 후면 쪽으로 이동하여 제2 전극(44)에 의하여 수집되고, 정공이 반도체 기판(10)의 전면 쪽으로 이동하여 제1 전극(42)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다. 그러면, 전자보다 이동 속도가 느린 정공이 반도체 기판(10)의 후면이 아닌 전면으로 이동하여 효율이 향상될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(110) 및 제2 도전형 영역(30)이 p형을 가지고 제1 도전형 영역(20)이 n형을 가지는 것도 가능하다.
그리고 적어도 반도체 기판(10)의 전면 위(좀더 정확하게는, 반도체 기판(10)의 전면에 형성된 제1 도전형 영역(20) 위)에 제1 절연막인 제1 패시베이션막(22) 및/또는 반사 방지막(24)이 위치할 수 있다. 그리고 적어도 반도체 기판(10)의 후면 위(좀더 정확하게는, 반도체 기판(10)의 후면에 형성된 제2 도전형 영역(30) 위)에 제2 절연막인 제2 패시베이션막(32)이 위치할 수 있다. 일 예로, 제1 패시베이션막(22) 및 제2 패시베이션막(32)은 반도체 기판(10)에 접촉하여 형성될 수 있고, 및/또는 반사 방지막(24)은 제1 패시베이션막(22)에 접촉하여 형성될 수 있다. 그러면, 구조를 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제1 패시베이션막(22) 및 반사 방지막(24)은 제1 개구부(102)을 제외하고 실질적으로 반도체 기판(10)의 전면 위에 전체적으로 형성될 수 있다. 그리고 제2 패시베이션막(32)은 제2 개구부(104)을 제외하고 반도체 기판(10)의 후면 위에 전체적으로 형성될 수 있다. 도면에서는 제1 및 제2 패시베이션막(22, 32) 및 반사 방지막(24)이 반도체 기판(10)의 측면까지 연장되어 형성된 것을 예시하였다. 이에 의하면 반도체 기판(10)의 측면도 패시베이션하여 패시베이션 특성을 향상할 수 있다.
제1 패시베이션막(22) 또는 제2 패시베이션막(32)은 반도체 기판(10)에 접촉하여 형성되어 반도체 기판(10)의 전면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 단위 태양 전지(100)의 개방 전압을 증가시킬 수 있다. 반사 방지막(24)은 반도체 기판(10)의 전면으로 입사되는 광의 반사율을 감소시켜 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 단위 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다.
제1 패시베이션막(22), 반사 방지막(24) 및 제2 패시베이션막(32)은 다양한 물질로 형성될 수 있다. 일례로, 제1 패시베이션막(22), 반사 방지막(24) 또는 패시베이션막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, 실리콘 탄화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다.
일 예로, 본 실시예에서 제1 패시베이션막(22) 및/또는 반사 방지막(24), 제2 패시베이션막(32)은 우수한 절연 특성, 패시베이션 특성 등을 가질 수 있도록 도펀트 등을 구비하지 않을 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제1 전극(42)은 제1 개구부(102)의 적어도 일부를 채우면서 형성되어 제1 도전형 영역(20)에 전기적으로 연결(일 예로, 접촉 형성)되고, 제2 전극(44)은 제2 개구부(104)의 적어도 일부를 채우면서 형성되며 제2 도전형 영역(30)에 전기적으로 연결(일 예로, 접촉 형성)된다. 제1 및 제2 전극(42, 44)은 다양한 도전성 물질(일 예로, 금속)으로 구성되며 다양한 형상을 가질 수 있다.
도 1을 참조하면, 제1 전극(42)은 일정한 피치를 가지면서 서로 이격되는 복수의 핑거 전극(42a)을 포함할 수 있다. 도면에서는 핑거 전극(42a)이 서로 평행하며 반도체 기판(10)의 가장자리에 평행한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 그리고 제1 전극(42)은 핑거 전극들(42a)과 교차(일 예로, 직교)하는 방향으로 형성되어 핑거 전극(42a)을 연결하는 버스바 전극(42b)을 포함할 수 있다. 이러한 버스바 전극(42b)은 하나만 구비될 수도 있고, 도 1에 도시된 바와 같이, 핑거 전극(42a)의 피치보다 더 큰 피치를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(42a)의 폭보다 버스바 전극(42b)의 폭이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 버스바 전극(42b)의 폭이 핑거 전극(42a)의 폭과 동일하거나 그보다 작은 폭을 가질 수 있다.
단면에서 볼 때, 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)은 모두 제1 절연막인 제1 패시베이션막(22) 및 반사 방지막(24)을 관통하여 형성될 수도 있다. 즉, 제1 개구부(102)가 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)에 모두 대응하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 다른 예로, 제1 전극(42)의 핑거 전극(42a)이 제1 패시베이션막(22)을 관통하여 형성되고, 버스바 전극(42b)이 제1 패시베이션막(22) 위에 형성될 수 있다. 이 경우에는 제1 개구부(102)가 핑거 전극(42a)에 대응하는 형상으로 형성되고, 버스바 전극(42b)만 위치한 부분에는 형성되지 않을 수 있다.
제2 전극(44)은 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)에 각기 대응하는 핑거 전극 및 버스바 전극을 포함할 수 있다. 제2 전극(44)의 핑거 전극 및 버스바 전극에 대해서는 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)에 대한 내용이 그대로 적용될 수 있다. 그리고 제1 전극(42)에서 제1 절연막인 제1 패시베이션막(22) 및 반사 방지막(24)에 관련된 내용이 제2 전극(44)에서 제2 절연막인 제2 패시베이션막(34)에 그대로 적용될 수 있다. 이때, 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)의 폭, 피치 등은 제2 전극(44)의 핑거 전극 및 버스바 전극의 폭, 피치 등과 서로 동일할 수도 있고 서로 다를 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극(42)과 제2 전극(44)의 평면 형상이 서로 다른 것도 가능하며, 그 외의 다양한 변형이 가능하다.
상술한 바와 같이 본 실시예에서는 단위 태양 전지(100)의 제1 및 제2 전극(42, 44)이 일정한 패턴을 가져 단위 태양 전지(100)가 반도체 기판(10)의 전면 및 후면으로 광이 입사될 수 있는 양면 수광형(bi-facial) 구조를 가진다. 이에 의하여 단위 태양 전지(100)에서 사용되는 광량을 증가시켜 단위 태양 전지(100)의 효율 향상에 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 전극(44)이 반도체 기판(10)의 후면 쪽에서 전체적으로 형성되는 구조를 가지는 것도 가능하다. 그 외의 다양한 변형이 가능하다.
이때, 전술한 바와 같이 하나의 모 태양 전지(100a)을 절단 영역(130)을 따라 절단하여 제조된 복수의 단위 태양 전지(100) 각각이 태양 전지로 기능하게 된다. 이와 같이 모 태양 전지(100a)를 두 개의 단위 태양 전지(100)로 분리하게 되면, 복수 개의 단위 태양 전지(100)를 연결하여 태양 전지 패널(도 5의 참조부호 200, 이하 동일)로 만들 때 발생하는 출력 손실(cell to module loss, CTM loss)을 줄일 수 있다.
이를 좀더 상세하게 설명하면, 상기 출력 손실은 각 태양 전지에서 전류의 제곱에 저항을 곱한 값을 가지게 되고, 복수 개의 태양 전지를 포함하는 태양 전지 패널의 출력 손실은 상기 각 태양 전지의 전류의 제곱에 저항을 곱한 값에 태양 전지의 개수를 곱한 값을 가지게 된다. 그런데 각 태양 전지의 전류 중에는 태양 전지의 면적 자체에 의하여 발생되는 전류가 있어, 태양 전지의 면적이 커지면 해당 전류도 커지고 태양 전지의 면적이 작아지면 해당 전류도 작아지게 된다.
본 실시예에서와 같이 모 태양 전지(100a)를 절단하여 복수 개의 단위 태양 전지(100)를 만들어서 이를 연결하게 되면, 전류가 면적에 비례하여 줄고 단위 태양 전지(100)의 개수는 이와 반대로 증가하게 된다. 예를 들어, 절단 영역(130)이 하나 구비되어 모 태양 전지(100a)로부터 제조된 단위 태양 전지(100)가 두 개인 경우에는 각 단위 태양 전지(100)에서의 전류가 모 태양 전지(100a)의 전류의 2분의 1로 줄게 되고, 단위 태양 전지(100)의 개수가 모 태양 전지(100a)의 두 배가 된다. 상술한 바와 같이 출력 손실에서 전류는 제곱 값으로 반영이 되고 개수는 그대로 반영이 되므로, 전류가 2분의 1로 줄고 개수가 두 배가 되면, 출력 손실 값은 2분의 1로 작아지게 된다. 이에 따라 본 실시예와 같이 모 태양 전지(100a)를 절단하여 복수 개의 단위 태양 전지(100)를 제조하여 이를 이용하여 태양 전지 패널(200)을 제조하게 되면, 태양 전지 패널(200)의 출력 손실을 줄일 수 있다.
본 실시예에서는 기존과 같이 모 태양 전지(100a)을 제조한 후에 이를 절단하여 단위 태양 전지(100)의 면적을 줄이는데, 이에 의하면 기존에 사용하던 설비, 이에 따라 최적화된 설계 등을 그대로 이용하여 모 태양 전지(100a)를 제조한 후에 이를 절단하면 된다. 이에 따라 설비 부담, 공정 비용 부담이 최소화된다. 반면, 모 태양 전지(100a)의 크기 자체를 줄여서 제조하게 되면 사용하던 설비를 교체하거나 설정을 변경하는 등의 부담이 있다.
그런데, 기존과 동일한 방법으로 모 태양 전지(100a)를 형성한 후에 이를 절단하게 되면 단위 태양 전지(100)에 존재하는 절단면(CS)(단위 태양 전지(100)의 측면 중 일부)으로 반도체 기판(10) 및/또는 제1 및 제2 도전형 영역(20, 30)이 그대로 드러날 수 있다. 이와 같이 반도체 기판(10)이 패시베이션되지 않고 그대로 노출되면 표면 재결합 확률을 증가시켜 단위 태양 전지(100)의 효율 및 이를 포함하는 태양 전지 패널의 출력을 감소시킬 수 있다. 일 예로, 단위 태양 전지(100)의 효율을 1% 내지 3% 정도까지 저하시킬 수 있다. 또한, 절단 공정 중에 절단 영역(130)에 위치한 도전형 영역(20, 30), 반도체 기판(10) 및/또는 전극(42, 44)이 녹으면서 원하지 않게 서로 접합되어 션트 경로(shunt pass)를 형성할 수 있고, 심할 경우 단위 태양 전지(100)가 작동하지 않을 수 있다. 또는 전극(42, 44)을 구성하는 금속 물질이 원하지 않게 도전형 영역(20, 30) 및/또는 반도체 기판(10)의 노출된 면에 부착되어 성능을 저하시킬 수 있고, 심할 경우 단위 태양 전지(100)가 작동하지 않을 수 있다. 이에 따라 단위 태양 전지(100)의 효율이 저하되거나 불량이 발생할 수 있다.
이를 고려하여 본 실시예에서는 절단 영역(130)에 대응하여 반도체 기판(10)에 산화층(120)을 형성한 다음 모 태양 전지(100a)를 절단한다. 이때, 반도체 기판(10)의 절단면(CS)에 산화층(120)이 잔류하도록 하여 절단 영역(130)을 포함하는 영역에 형성된 산화층(120)이 반도체 기판(10)의 절단면(CS)을 전체적으로 패시베이션하도록 한다. 절단 영역(130)을 구성하는 산화층(120)은 반도체 기판(10)의 일부 영역에 산소를 부분적 및 국부적으로 공급하여 형성된 산화층으로서, 반도체 기판(10)을 구성하는 반도체 물질과 산소의 화합물로 구성된다. 일 예로, 반도체 기판(10)이 실리콘을 포함하는 경우에 산화층(120)은 실리콘 산화층일 수 있다. 이와 같이 각 단위 태양 전지(100)의 절단면(CS)을 산화층(120)이 패시베이션하면, 종래에 절단면(CS)에서 발생할 수 있었던 표면 재결합을 방지 또는 최소화할 수 있다. 이에 의하여 단위 태양 전지(100)의 효율을 향상하고 이를 포함하는 태양 전지 패널의 출력을 향상할 수 있다.
일반적으로 모 태양 전지(100a)의 반도체 기판(10)의 대략적인 원형 형상의 잉곳(ingot)으로부터 제조되어 원형, 정사각형 또는 이와 유사한 형상과 같이 서로 직교하는 두 개의 축(일 예로, 핑거 전극(42a)과 평행한 축 및 버스바 전극(42b)과 평행한 축)에서의 변의 길이가 서로 동일 또는 거의 유사하다. 일 예로, 본 실시예에서 모 태양 전지(100a)의 반도체 기판(10)은 대략적인 정사각형의 형상에서 네 개의 모서리 부분에 경사변(113a, 113b)을 가지는 팔각형 형상을 가질 수 있다. 이러한 형상을 가지면 동일한 잉곳으로부터 최대한 넓은 면적의 반도체 기판(10)을 얻을 수 있다. 이에 따라 모 태양 전지(100a)는 대칭적인 형상을 가지며, 최대 가로축과 최대 세로축, 최소 가로축과 최소 세로축이 동일한 거리를 가진다.
본 실시예에서는 이러한 모 태양 전지(100a)를 절단 영역(130)을 따라 절단하여 단위 태양 전지(100)를 형성하므로, 단위 태양 전지(100)의 반도체 기판(10)이 장축과 단축을 가지는 형상을 가지게 된다.
본 실시예에서 절단 영역(130)(또는 이를 구성하는 산화층(120))은 단위 태양 전지(100)에서 적어도 일 측면을 전체적으로 덮으면서 형성될 수 있다. 이는 절단 영역(130) 또는 산화층(120)이 모 태양 전지(100a)에서 반도체 기판(10)의 서로 다른 두 개의 가장자리를 연결하도록 가로질러 형성되기 때문이다. 일 예로, 모 태양 전지(100a)에서 절단 영역(130) 또는 산화층(120)은 평면으로 볼 때 일자 형상 또는 일정한 폭을 가지는 직사각형 형상일 수 있다. 그러면 절단 영역(130)의 면적을 최소화하면서 절단 영역(130)을 안정적으로 형성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 절단 영역(130)이 다양한 형상을 가질 수 있다.
이와 같이 절단 영역(130)이 핑거 전극(42a)과 평행한 제1 방향(도면의 좌우 방향)을 따라 길게 이어지는 형상을 가져, 모 태양 전지(100a) 내에 위치한 복수 개의 단위 태양 전지(100)는 제1 방향을 따라 길게 이어지고, 복수 개의 단위 태양 전지(100)는 제1 방향과 교차하는 제2 방향(도면의 상하 방향)에서 절단 영역(130)을 사이에 두고 서로 이격될 수 있다.
좀더 구체적으로, 단위 태양 전지(100)는 장축 또는 제1 방향을 따라 형성되며 서로 평행한 제1 및 제2 장변(111a, 111b)과, 단축 또는 제2 방향을 따라 형성되며 서로 평행한 제1 및 제2 단변(112a, 112b)을 포함한다. 그리고 반도체 기판(10)은 장축 및 단축(또는 제1 및 제2 방향)과 경사지게 형성되며 제1 장변(111a)과 제1 단변(112a)을 연결하는 제1 경사변(113a) 및 제1 장변(111a)과 제2 단변(112b)를 연결하는 제2 경사변(113b)을 포함할 수 있다. 그리고 제2 장변(111b)과 제1 단변(112a)이 서로 연결되고, 제2 장변(111b)과 제2 단변(112b)이 서로 연결될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 단위 태양 전지(100) 또는 반도체 기판(10)이 제1 및 제2 경사변(113a, 113b)을 구비하지 않고 제1 및 제2 장변(111a, 111b), 그리고 제1 및 제2 단변(112a, 112b)로 이루어진 직사각형 형상을 가질 수 있다. 그 외의 다양한 변형이 가능하다.
여기서, 장변(111a, 111b) 중 적어도 하나에 위치한 측면이 절단면(CS)에 해당한다. 본 실시예에서는 제2 장변(111b)에 위치한 측면이 절단면(CS)이고, 나머지 제1 장변(111a), 제1 및 제2 단변(112a, 112b) 및 제1 및 제2 경사변(113a, 113b)에 위치한 측면이 비절단면(NCS)이다. 이때, 앞서 설명한 바와 같이 절단면(CS)에는 절단 공정 이후에 산화층(120)이 위치하게 된다. 그리고 비절단면(NCS)에는 제1 및/또는 제2 절연막이 연장되어 형성된다. 도면에서는 비절단면(NCS)에 제2 패시베이션막(32), 제1 패시베이션막(22) 및 반사 방지막(24)이 차례로 위치한 것을 예시하였으나, 비절단면(NCS)에 위치한 절연막의 종류, 적층 순서 등은 다양하게 변형될 수 있다.
이에 의하여 모 태양 전지(100a)를 절단한 각 단위 태양 전지(100)의 측면이 절연막 또는 산화층(120)에 의하여 전체적으로 패시베이션된다. 이에 의하여 패시베이션 특성을 향상하여 손상 발생을 최소화할 수 있고, 단위 태양 전지(100)의 효율을 향상하고 이를 포함하는 태양 전지 패널(200)의 출력을 향상할 수 있다.
이때, 절단면(CS)에 위치한 산화층(120)은 절연막(22, 24, 32)(또는 이에 포함된 산화막)과는 다른 공정에서 형성되었으므로 이들은 서로 다른 특성(예를 들어, 폭 또는 두께, 적층 구조 등)을 가진다. 특히, 절단면(CS)에 위치한 산화층(120)의 폭(또는 두께)(W1)이 절연막(22, 24, 32)(또는 이에 포함된 제1 패시베이션막(22), 반사 방지막(24) 및 제2 패시베이션막(32) 각각)의 두께보다 클 수 있다. 이는 절단 영역(130)을 이용하여 절단을 수행할 때 산화층(120) 내에서 안정적으로 절단이 이루어지도록 하기 위하여 산화층(120)을 충분한 폭으로 형성하기 때문이다. 또한, 본 실시예에서 산화층(120)은 반도체 기판(10)의 내부로 산소를 공급하여(또는 산소를 공급한 후에 열처리하여) 형성되는데, 이러한 산화층(120)의 폭이 절연막(22, 24, 32)의 두께보다 상대적으로 크기 때문에 절단 후에도 더 큰 폭으로 잔류한다.
즉, 절단면(CS)을 구성하는 제2 장변(111b)의 측면에 위치한 산화층(120)의 폭(W1)이 비절단면(NCS)인 제1 장변(111a), 제1 및 제2 단변(112a, 112b) 및 제1 및 제2 경사변(113a, 113b)의 측면에 위치한 제2 절연막(22, 24, 32)의 두께보다 클 수 있다. 예를 들어, 산화층(120)의 폭(W1)이 1um 이상일 수 있고, 절연막(22, 24, 32)의 두께 또는 이에 포함된 제1 패시베이션막(22), 반사 방지막(24) 및 제2 패시베이션막(32) 각각의 두께가 이보다 작을 수 있다. 일 예로, 산화층(120)의 두께가 3um 내지 1.5mm(예를 들어, 50um 내지 1.5mm)이고, 절연막(22, 24, 32)의 두께가 3um 미만(일 예로, 1um 미만)이고, 제1 패시베이션막(22), 반사 방지막(24) 및 제2 패시베이션막(32) 각각의 두께가 1um 미만일 수 있다.
산화층(120)의 폭(W1)이 1um 미만이면, 산화층(120)에 의한 패시베이션 효과가 충분하지 않을 수 있으며 절단 후에 산화층(120)이 안정적으로 위치하지 않을 수 있다. 산화층(120)의 폭(W1)가 3um 이상일 때, 산화층(120)에 의한 효과를 좀더 향상할 수 있다. 산화층(120)에 의한 효과를 좀더 향상하기 위하여 산화층(120)의 폭(W1)을 50um 이상으로 할 수도 있다. 산화층(120)의 폭(W1)가 1.5mm를 초과하면, 제1 및 제2 도전형 영역(20, 30)의 면적이 충분하지 않아 단위 태양 전지(100)의 효율이 저하될 수 있다. 절연막(22, 24, 32)의 두께는 패시베이션 효과를 충분히 구현하면서 제조 공정의 시간을 최소화할 수 있는 범위로 한정된 것이다. 그러나 본 발명이 이에 한정되는 것은 아니며 산화층(120)의 폭(W1), 절연막(22, 24, 32)의 두께가 다양한 값을 가질 수 있다.
그리고 절단면(C)에 위치한 산화층(120)은 단일층으로 이루어질 수 있으며, 절연막(22, 24, 32)은 복수의 층으로 구성될 수 있으며 절연막(22, 24, 32) 중 적어도 한 층은 산화층(120)과 다른 물질을 가질 수 있다.
또한, 절단 영역(130)을 절단하여 단위 태양 전지(100)를 형성하였으므로, 단위 태양 전지(100)의 일 가장자리(본 실시예에서는, 제2 장변(111b))에서 모 태양 전지(100a)에 존재하던 절단 영역(130)의 폭에서 실제로 절단된 부분의 폭을 제외한 부분의 2분의 1에 해당하는 값이 산화층(120)의 폭(W1)이 된다. 이에 따라 절단면(CS)인 제2 장변(111b)에서는 도전형 영역(20, 30) 및 전극(42, 44) 중 적어도 하나의 배치가 다른 부분과 다를 수 있다.
예를 들어, 앞서 설명한 바와 같이, 단위 태양 전지(100) 또는 반도체 기판(10)의 비절단면(NCS)에서는 제1 도전형 영역(20)이 반도체 기판(10)의 측면까지 연장되어 이와 접하여 형성될 수 있다. 즉, 단위 태양 전지(100)에서 제1 장변(111a), 제1 및 제2 단변(112a, 112b)에서는 반도체 기판(10)의 측면에 제1 도전형 영역(20)이 직접 접하거나 매우 가까이 위치할 수 있다. 반면, 각 단위 태양 전지(100)의 반도체 기판(10)의 절단면(CS)인 제2 장변(111b)과 제1 도전형 영역(20) 사이는 산화층(120)에 의하여 일정한 간격(즉, 산화층(120)의 폭(W1))만큼 이격된다. 따라서, 절단면(CS)인 제2 장변(111b)과 제1 도전형 영역(20)의 사이의 간격이 비절단면(NCS)인 다른 가장자리 또는 측면과 제1 도전형 영역(20)의 사이의 간격보다 클 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 반도체 기판(10)의 가장자리와 인접한 제1 도전형 영역(20)의 가장자리 사이의 거리 또는 절단 영역(130)의 폭 또는 산화층(120)의 폭(W1)에 따라 다양한 변형이 가능하다.
본 실시예에서는 제2 도전형 영역(30)이 국부적 구조를 가져 제1 도전형 영역(30)과 절단면(CS) 및 비절단면(NCS) 사이의 거리를 비교하기 어렵다. 그러나 제2 도전형 영역(30)이 균일한 구조 또는 선택적 구조를 가지는 경우에는, 제1 도전형 영역(20)에서와 같이, 단위 태양 전지(100) 또는 반도체 기판(10)의 비절단면(NCS)에서는 제2 도전형 영역(30)이 반도체 기판(10)의 측면까지 연장되어 이와 직접 접하거나 매우 가깝게 위치할 수 있다. 반면, 각 단위 태양 전지(100)의 반도체 기판(10)의 절단면(CS)인 제2 장변(111b)과 제2 도전형 영역(30) 사이는 산화층(120)에 의하여 일정한 간격(즉, 산화층(120)의 폭(W1))만큼 이격된다. 따라서, 절단면(CS)인 제2 장변(111b)과 제2 도전형 영역(30)의 사이의 간격이 비절단면(NCS)인 다른 가장자리 또는 측면과 제2 도전형 영역(30)의 사이의 거리보다 클 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 반도체 기판(10)의 가장자리와 인접한 제2 도전형 영역(30)의 가장자리 사이의 거리 또는 절단 영역(130)의 폭 또는 산화층(120)의 폭(W1)에 따라 다양한 변형이 가능하다.
그리고 단위 태양 전지(100) 또는 반도체 기판(10)의 비절단면(NCS)에서는 제1 및/또는 제2 전극(42, 44)이 반도체 기판(10)의 측면 또는 가장자리와 제1 간격(D1)만큼 이격될 수 있다. 이는 제1 및/또는 제2 전극(42, 44)이 반도체 기판(10)의 측면 또는 가장자리까지 연장될 경우 원하지 않는 쇼트 등이 발생할 수 있기 때문이다. 반면, 각 단위 태양 전지(100)의 반도체 기판(10)의 절단면(CS)인 제2 장변(111b)과 제1 및/또는 제2 전극(42, 44)은 서로 접하거나 제1 간격(D1)보다 작은 제2 간격만큼 이격될 수 있다. 도면에서는 제1 전극(42)이 반도체 기판(10)의 절단면(CS)인 제2 장변(111b)에 접하는 것을 예시로 도시하였다. 이는 제1 및 제2 전극(42, 44)은 절단 영역(130)과 상관 없이 모 태양 전지(100a)의 내부 영역에 연속적으로 형성한 후에 모 태양 전지(100a)를 절단하였기 때문이다. 따라서, 절단면(CS)인 제2 장변(111b)과 이에 인접한 제1 및/또는 제2 전극(42, 44)의 단부 사이의 제1 간격(D1)이 비절단면(NCS)인 다른 가장자리 또는 측면과 제1 및/또는 제2 전극(42, 44)의 단부 사이의 제2 간격(도 1에서는 0)보다 클 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
일 예로, 도 3에 도시한 바와 같이, 적어도 절단 영역(130)이 형성될 부분을 포함하는 분리 영역(140)에는 도전형 영역(20, 30) 및/또는 전극(42, 44)을 형성하지 않을 수도 있다. 분리 영역(140)은 절단 영역(130)과 동일한 방향으로 길게 이어진 형상을 가질 수 있다. 분리 영역(140)은 산화층(120)이 형성된 영역의 일부에 이보다 작은 폭으로 형성될 수도 있고, 분리 영역(140)은 산화층(120)이 형성된 영역을 모두 포함하여 이보다 큰 폭으로 형성될 수도 있으며, 분리 영역(140)과 산화층(120)이 동일한 영역에 형성되어 동일한 폭을 가질 수 있다.
이 경우에 절단면(CS)인 제2 장변(111b)과 이에 인접한 도전형 영역(20, 30) 및/또는 전극(42, 44)의 단부 사이의 간격이 비절단면(NCS)인 다른 가장자리 또는 측면과 도전형 영역(20, 30) 및/또는 전극(42, 44)의 단부 사이의 간격보다 작을 수도 클 수도 있고 이와 같을 수도 있다. 예를 들어, 절단면(CS)인 제2 장변(111b)과 이에 인접한 도전형 영역(20, 30) 및/또는 전극(42, 44)의 단부 사이의 제1 간격(D1)은 비절단면(NCS)인 다른 가장자리 또는 측면과 도전형 영역(20, 30) 및/또는 전극(42, 44)의 단부 사이의 제2 간격(D2)보다 작을 수도 클 수도 있고 이와 같을 수도 있다. 일 예로, 제2 간격(D2)이 제1 간격(D1)와 같거나 이보다 작을 수 있다. 좀더 구체적으로, 제2 간격(D2)에 대한 제1 간격(D1)의 비율(D2/D1)이 1 이상이고, 1.5 내지 3일 수 있다. 산화층(120)이 위치한 절단면(CS)에서는 반도체 기판(10)의 내부에 산화층(120)이 위치한 것이므로 전기적인 연결 등의 문제가 상대적으로 적기 때문이다. 그러나 본 발명이 이에 한정되는 것은 아니다.
상술한 바와 같이, 도전형 영역(20, 30) 및 전극(42, 44)은 비절단면(CS)인 제1 장변(111a)과 비절단면(NCS)에서 제2 장변(111b)에서 서로 비대칭적으로 형성되고, 비절단면(NCS)인 제1 단변(112a)과 제2 단변(112b)이 서로 대칭을 이루도록 형성될 수 있다.
이와 같이 장축 및 단축을 가지는 반도체 기판(10)의 형상, 다른 절연막과 다른 두께 및 물질을 가지는 산화층(120)의 존재, 및/또는 도전형 영역(20, 30) 및 전극(42, 44)과 반도체 기판(10)의 가장자리 사이의 간격이 절단면(CS)과 비절단면(NCS)과 다른 점 등에 의하여, 단위 태양 전지(100)가 모 태양 전지(100a)에 형성된 산화층(120)을 절단하여 형성되었다는 것을 알 수 있다.
간단한 설명 및 도시를 위하여 본 실시예에서는 하나의 모 태양 전지(100a)에서 두 개의 단위 태양 전지(100)가 제조되는 것을 예시하였다. 이때, 절단 영역(130)이 모 태양 전지(100a)의 중심을 지날 수 있다. 그러면, 각 단위 태양 전지(100)가 실질적으로 동일한 면적을 가져 유사한 전기적 특성을 가질 수 있기 때문이다. 이 중에서도 대략적인 팔각형 형상의 모 태양 전지(100a)를 절단하여 두 개의 단위 태양 전지(100)를 제조하는 것에 의하여, 각 단위 태양 전지(100)가 제1 및 제2 장변(111a, 111b), 제1 및 제2 단변(112a, 112b), 제1 및 제2 경사변(113a, 113b)을 가진 것을 예시하였다.
그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 절단 영역(130)이 두 개 이상이고, 하나의 모 태양 전지(100a)에서 제조된 단위 태양 전지(100)의 개수가 절단 영역(130)의 개수보다 하나 많을 수 있다. 절단 영역(130)이 두 개 이상인 경우에는 각 태양 전지 영역(110, 120)이 실질적으로 동일한 단축을 가지도록 균일한 거리만큼 이격되어 위치할 수 있다.
도 4에서는 일 예로 절단 영역(130)이 3개 형성되어 하나의 모 태양 전지(100a)로부터 네 개의 단위 태양 전지(100)를 제조하는 것을 예시하였다.
이 경우에 상술한 바와 같이 대략적인 팔각형 형상의 모 태양 전지(100a)를 절단하게 되면, 도면의 상측 및 하측 단위 태양 전지(100)는, 상술한 바와 유사하게, 제1 및 제2 장변(도 1의 111a, 111b 참조, 이하 동일), 제1 및 제2 단변(도 1의 112a, 112b 참조, 이하 동일), 제1 및 제2 경사변(도 1의 113a, 113b 참조, 이하 동일)을 가지고, 제2 장변(111b)이 절단면(도 1의 참조부호 CS, 이하 동일)에 해당하고 나머지 가장자리가 비절단면(도 1의 참조부호 NCS, 이하 동일)에 해당한다. 이러한 단위 태양 전지(100)에 대해서는 상술한 도 1 및 도 2를 참조한 설명이 그대로 적용될 수 있다.
그리고 가운데에 위치하는 단위 태양 전지(100)는 제1 및 제2 장변(111a, 111b), 제1 및 제2 단변(112a, 112b)만을 가지며 제1 및 제2 경사변(113a, 113b)을 가지지 않는다. 그리고 제1 및 제2 장변(111a, 111b)이 절단면(CS)에 해당하고 제1 및 제2 단변(112a, 112b)이 비절단면(NCS)에 해당한다. 절단면(CS) 및 비절단면(NCS)에 대해서는 상술한 도 1 및 도 2를 참조한 설명이 적용될 수 있다. 다만, 제1 및 제2 장변(111a, 111b)이 모두 절단면(CS)으로 구성되므로 제1 및 제2 장변(111a, 111b)에서 도전형 영역(20, 30) 및/또는 전극(42, 44)이 대칭되게 위치한다.
상술한 단위 태양 전지(100)를 포함하는 태양 전지 패널(200)을 도 5를 참조하여 상세하게 설명한다. 도 5는 도 1에 도시한 단위 태양 전지를 포함하는 태양 전지 패널의 개략적인 단면도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 태양 전지 패널(200)은 단위 태양 전지(100), 단위 태양 전지(100)의 전면 상에 위치하는 제1 기판(이하 "전면 기판")(201) 및 단위 태양 전지(100)의 후면 상에 위치하는 제2 기판(이하 "후면 시트")(203)을 포함할 수 있다. 또한, 태양 전지 패널(200)은 단위 태양 전지(100)와 전면 기판(201) 사이의 제1 밀봉재(205a)와, 단위 태양 전지(100)와 후면 시트(203) 사이의 제2 밀봉재(205b)를 포함하는 밀봉층(205)를 구비할 수 있다. 이를 좀더 상세하게 설명한다.
서로 인접한 두 개의 단위 태양 전지(100)는 연결 부재(207)에 의하여 서로 전기적으로 연결(일 예로, 직렬 연결)된다. 좀더 구체적으로, 두 개의 단위 태양 전지(100)의 가장자리 부분이 서로 중접되도록 위치하고, 연결 부재(207)가 아래쪽에 위치한 단위 태양 전지(100)의 제1 전극(도 2의 참조부호 42, 이하 동일)과 위쪽에 위치한 단위 태양 전지(100)의 제2 전극(도 2의 참조부호 44 이하 동일) 사이에 위치(일 예로, 접촉)하여 이들을 전기적 및 물리적으로 연결한다. 연결 부재(270)로는 두 개의 단위 태양 전지(100)를 전기적 및 물리적으로 연결할 수 있는 다양한 물질로 구성될 수 있는데, 일 예로, 도전성 접착층, 솔더 등으로 이루어질 수 있다. 이러한 연결이 연속적으로 반복되어 복수 개의 태양 전지(100)가 하나의 열(列)(또는 스트링)을 형성하게 된다. 태양 전지 패널(200)은 하나 또는 복수 개의 열의 단위 태양 전지(100)를 포함할 수 있다. 복수 개의 열을 구비할 경우 이들의 전기적 연결 등은 다양한 구성이 적용될 수 있다.
제1 밀봉재(205a)는 단위 태양 전지(100)의 수광면에 위치하고, 제2 밀봉재(205b)는 단위 태양 전지(100)의 이면에 위치할 수 있으며, 제1 밀봉재(205a)와 제2 밀봉재(205b)는 라미네이션에 의해 접착하여, 단위 태양 전지(100)에 악영향을 미칠 수 있는 수분이나 산소를 차단하며, 단위 태양 전지(100)의 각 요소들이 화학적으로 결합할 수 있도록 한다.
이러한 제1 밀봉재(205a)와 제2 밀봉재(205b)는 에틸렌초산비닐 공중합체 수지(EVA), 폴리비닐부티랄, 규소 수지, 에스테르계 수지, 올레핀계 수지 등이 사용될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 및 제2 밀봉재(205a, 205b)는 그 외 다양한 물질을 이용하여 라미네이션 이외의 다른 방법에 의하여 형성될 수 있다.
전면 기판(201)은 태양광을 투과하도록 제1 밀봉재(205a) 상에 위치하며, 외부의 충격 등으로부터 단위 태양 전지(100)를 보호하기 위해 강화유리인 것이 바람직하다. 또한, 태양광의 반사를 방지하고 태양광의 투과율을 높이기 위해 철분이 적게 들어간 저철분 강화유리인 것이 더욱 바람직하다. 그러나 본 발명이 이에 한정되는 것은 아니며, 전면 기판(201)이 다른 물질 등으로 이루어질 수 있다.
후면 시트(203)는 단위 태양 전지(100)의 이면에서 단위 태양 전지(100)를 보호하는 층으로서, 방수, 절연 및 자외선 차단 기능을 한다. 후면 시트(203)는 필름 또는 시트 등의 형태로 구성될 수 있다. 후면 시트(203)은 TPT(Tedlar/PET/Tedlar) 타입이거나, 폴리에틸렌테레프탈레이트(PET)의 적어도 일면에 폴리불화비닐리덴(poly vinylidene fluoride, PVDF) 수지 등이 형성된 구조일 수 있다. 폴리불화비닐리덴은 (CH2CF2)n의 구조를 지닌 고분자로서, 더블(Double)불소분자 구조를 가지기 때문에, 기계적 성질, 내후성, 내자외선성이 우수하다. 그러나 본 발명이 이에 한정되는 것은 아니며 후면 시트(203)가 다른 물질 등으로 이루어질 수 있다. 이때, 후면 시트(203)는 전면 기판(201) 측으로부터 입사된 태양광을 반사하여 재이용될 수 있도록 반사율이 우수한 재질일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 후면 시트(203)가 태양광이 입사될 수 있는 투명 재질(예를 들어, 유리)로 형성되어 양면 수광형 태양 전지 패널(200)을 구현할 수도 있다.
본 실시예에 따른 태양 전지 패널(200)은, 상술한 바와 같은 단위 태양 전지(100)를 구비하여 모듈화 과정 후의 출력 손실을 최소화하여 태양 전지 패널(200)의 출력을 최대화할 수 있다.
이하, 도 6a 내지 도 6h를 참조하여 본 발명의 실시예에 따른 단위 태양 전지(100)의 제조 방법을 상세하게 설명한다.
도 6a 내지 도 6h는 본 발명의 실시예에 따른 단위 태양 전지의 제조 방법을 도시한 단면도들이다. 도 6a 내지 도 6h는 도 1의 VI-VI 선에 따른 단면을 기준으로 도시하였다.
도 6a를 참조하면, 베이스 영역(110)으로 구성되는 반도체 기판(10)을 준비한다. 이때, 반도체 기판(10)의 전면 및 후면 중 적어도 한 면이 요철을 가지도록 텍스쳐링될 수 있다. 반도체 기판(10)의 표면의 텍스처링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(10)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(10)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(10)에 손상이 발생할 수 있다. 그 외에 반응성 이온 식각(RIE) 등에 의하여 반도체 기판(10)을 텍스쳐링 할 수도 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(10)을 텍스쳐링 할 수 있다.
이어서, 도 6b에 도시한 바와 같이, 반도체 기판(10)에 또는 반도체 기판(10) 위에 도전형 영역(20, 30)을 형성하는 도핑 공정을 수행한다. 일 예로, 본 실시예에서 제1 도전형 영역(20)은 반도체 기판(10)의 전면에 제1 도전형 도펀트를 도핑하여 형성되고, 제2 도전형 영역(30)은 반도체 기판(10)의 후면에 제2 도전형 도펀트를 도핑하여 형성된다. 제1 및 제2 도전형 영역(20, 30)을 형성하는 도핑 공정으로는 알려진 다양한 방법이 사용될 수 있다. 예를 들어, 이온 주입법, 열 확산법, 레이저 도핑법 등의 다양한 방법이 적용될 수 있다. 일 예로, 본 실시예에서는 제1 및 제2 도전형 영역(20, 30)이 각기 이온 주입법에 의하여 형성될 수 있다. 그러면, 단면에서의 이온 주입에 의하여 제1 및 제2 도전형 영역(20, 30)의 제조 공정을 단순화할 수 있다.
이어서, 도 6c 및 도 6d에 도시한 바와 같이, 반도체 기판(10)의 일부 영역에 반도체 기판(10)을 관통하는 산화층(120)을 형성한다. 이러한 산화층(120)은 절단 영역(도 6h의 참조부호 130, 이하 동일)이 형성될 부분에 대응하여 형성될 수 있다.
일 예로, 도 6c에 도시한 바와 같이 산화층(120)을 형성하는 공정은 반도체 기판(10)의 국부적인 영역의 내부로 산소를 공급하는 공정을 수행하고, 도 6d에 도시한 바와 같이 산소를 확산시켜 산화층(120)이 반도체 기판(10)을 관통하도록 할 수 있다.
산소를 공급하는 공정에서 산소는 이온 주입(ion implantation) 또는 이온 샤워(ion shower)에 의하여 반도체 기판(10)의 내부로 주입될 수 있다. 이온 주입 또는 이온 샤워는 높은 직진성에 의하여 산화층(120)이 좁은 폭으로 적어도 반도체 기판(10)의 내부의 일정 깊이까지 공급될 수 있다. 그리고 산소를 확산시키는 열처리 공정에서는 반도체 기판(10)의 내부까지 좀더 안정적으로 산소를 확산시키는 역할을 한다. 이와 같이 반도체 기판(10)의 일부 영역에 산소가 공급되면 반도체 기판(10)의 반도체 물질과 산소가 결합한 산화물이 형성되고, 이에 의하여 산화층(120)이 형성될 수 있다. 본 실시예에서는 산소를 공급하는 공정에서 산소 또는 산화층(120)이 반도체 기판(10)을 관통하지 않는 정도로만 공급하고, 이후에 열처리 공정을 추가적으로 수행하여 산소 또는 산화층(120)이 반도체 기판(10)을 관통하도록 할 수 있다. 이에 의하면 산소를 공급하는 공정에서 최소한의 깊이로만 산소를 공급하여 반도체 기판(10)의 특성 변화 등을 방지하고, 산화층(20)의 폭이 지나치게 커지는 것을 방지할 수 있다. 그리고 열처리에 의하여 산화층(120)을 안정적으로 반도체 기판(10)을 관통하여 형성할 수 있다.
이때, 도 6d에 도시한 열처리 공정은 도핑 공정에서 도핑된 제1 및/또는 제2 도전형 도펀트를 활성화시키는 활성화 열처리와 함께 수행될 수 있다. 즉, 도 6c에 도시한 산소를 주입하는 공정을 도전형 영역(20, 30)의 도핑 공정과 활성화 열처리 공정 사이에 진행하고, 활성화 열처리와 산소 도 6d에 도시한 확산 열처리가 동시에 수행될 수 있다. 그러면, 산소의 주입을 도핑 공정 이후에 수행하여 도전형 영역(20, 30)의 안정성을 향상할 수 있으며, 도펀트의 활성화 및 산소의 확산을 동시에 수행할 수 있어 공정을 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 산소를 공급하는 공정은 도전형 영역(20, 30) 중 적어도 하나의 도핑 공정 이전에 형성할 수도 있고, 산소를 공급하는 공정 또는 산화층(120)을 형성하는 공정을 활성화 열처리 공정 이후에 형성할 수도 있다. 다만, 전극(도 6f 참조부호 42, 44, 이하 동일)을 형성한 이후에 산화층(120)을 형성하면 전기적 안정성, 전기적 연결 특성 등을 저하시킬 수 있으므로, 산화층(120)을 형성하는 공정을 전극(42, 44)의 형성 공정 이전에 수행할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 산화층(120)을 형성하는 공정이 이온 주입 또는 이온 샤워 등으로 산소를 공급하는 공정만으로 이루어질 수 있다.
이때, 산소는 반도체 기판(10)의 적어도 일면 쪽에서 공급될 수 있다. 일 예로, 산소가 반도체 기판(10)의 양면에서 각기 주입될 수 있다. 이에 의하여 산소 공급 공정에서 산소의 공급 깊이 및 폭을 최소화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 다른 예로, 산소가 반도체 기판(10)의 후면 또는 베이스 영역(110)과 동일한 도전형을 가지는 도전형 영역(20, 30)(일 예로, 제2 도전형 영역(30))이 위치한 쪽에서 공급될 수 있다. 이는 반도체 기판(10)의 전면 또는 에미터 영역으로 기능하는 면에서 산소를 공급할 경우에 불필요한 손상에 의하여 태양 전지의 효율 및 출력이 저하될 수 있기 때문이다. 그러나 본 발명이 산소의 공급 방향에 한정되는 것은 아니다.
도 6c에서는 산소 또는 산화층(120)이 주입된 깊이가 각 도전형 영역(20, 30)보다 큰 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 실제로는 산소 또는 산화층(120)이 주입된 깊이가 각 도전형 영역(20, 30)보다 작고 산소가 반도체 기판(10)의 표면 쪽에 집중되어 위치할 수도 있다.
이러한 산화층(120) 또는 절단 영역(130)은 평면으로 볼 때 반도체 기판(10)의 양 가장자리를 가로지도록 형성될 수 있다. 일 예로, 산화층(120) 또는 절단 영역(130)은 평면으로 볼 때 반도체 기판(10)의 중심을 지나면서 길게 형성될 수 있다. 산소 공급에 의하여 형성된 산화층(120)의 초기 폭(W2)은 절단 공정 시 형성하는 절단 홈(도 6g의 참조부호 130a, 이하 동일) 또는 절단 영역(도 6h의 참조부호 130, 이하 동일)의 폭(도 6g 및 도 6h의 참조부호 W4, 이하 동일)과 같거나 이보다 더 작을 수 있다. 일 예로, 산화층(120)의 초기 폭(W2)이 절단 홈(130a) 또는 절단 영역(130)의 폭(W4)의 90% 내지 100%일 수 있다. 또는, 산화층(120)의 초기 폭(W2)이 18um 내지 150um일 수 있다. 이는 모 태양 전지(100a)의 제조 공정 중에 다양한 열처리(상술한 산소 확산 열처리, 활성화 열처리 등)가 수행되는데, 다양한 열처리에 의하여 산화층(120)의 폭이 증가하는 것을 고려한 것이다. 이와 같이 산화층(120)의 초기 폭(W2)을 상대적으로 작게 하여야 절단 공정 이후에 잔류하는 산화층(120)의 폭(W1)이 지나치게 커지는 것을 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 산화층(120)의 초기 폭(W2)은 절단 홈(130a) 또는 절단 영역(130)의 폭(W4), 모 태양 전지(100a)의 제조 공정 등에 따라 다양하게 변화될 수 있다.
이어서, 도 6e에 도시한 바와 같이, 반도체 기판(10)의 전면 및 후면에 절연막(22, 24, 34)을 형성한다. 즉, 반도체 기판(10)의 전면에 제1 절연막인 제1 패시베이션막(22) 및 반사 방지막(24)을 형성하고, 반도체 기판(10)의 후면에 제2 절연막인 제2 패시베이션막(34)을 형성한다.
좀더 구체적으로, 반도체 기판(10)의 전면 위에 제1 패시베이션막(22) 및 반사 방지막(24)을 전체적으로 형성하고, 반도체 기판(10)의 후면 위에 제2 패시베이션막(34)을 전체적으로 형성한다. 제1 또는 제2 패시베이션막(22, 34), 반사 방지막(24)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다. 예를 들어, 제1 패시베이션막(22) 및 반사 방지막(24)은 반도체 기판(10)의 전면 쪽에 수행되는 단면 증착에 의하여, 제2 패시베이션막(34)은 반도체 기판(10)의 후면 쪽에 수행되는 단면 증착에 의하여 형성될 수 있다. 이에 의하면 간단한 공정에 의하여 쉽게 제1 및 제2 패시베이션막(22, 34), 그리고 반사 방지막(24)을 형성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
단면 증착에 의하더라도 제1 및/또는 제2 절연막은 반도체 기판(10)의 측면까지 연장되어 반도체 기판(10)의 측면을 덮을 수 있다. 도면에서는 제2 패시베이션막(34)이 먼저 반도체 기판(10)의 측면을 덮고, 그 위로 제1 패시베이션막(22) 및 반사 방지막(24)이 형성된 것을 예시하였다. 그러나 본 발명에서 제1 및 제2 패시베이션막(22, 34), 그리고 반사 방지막(24)의 형성 순서가 한정되는 것은 아니다. 이에 의하여 절단되지 않을 비절단면(도 1의 참조부호 NCS, 이하 동일)의 측면 또는 모 태양 전지(100a)의 외측면이 절연막에 의하여 전체적으로 커버된다.
이어서, 도 6f에 도시한 바와 같이, 제1 및 제2 도전형 영역(20, 30)에 각기 연결되는 제1 및 제2 전극(42, 44)을 형성한다.
일 예로, 패터닝 공정에 의하여 제1 패시베이션막(22) 및 반사 방지막(24)에 제1 개구부(102)를 형성하고 제2 패시베이션막(34)에 제2 개구부(104)를 형성하고, 그 이후에 제1 및 제2 개구부(102, 104) 내를 채우면서 제1 및 제2 전극(42, 44)을 형성한다. 이때, 제1 및 제2 개구부(102, 104)는 레이저를 이용한 레이저 어블레이션, 또는 식각 용액 또는 식각 페이스트 등을 이용한 다양한 방법에 의하여 형성될 수 있다. 그리고 제1 및 제2 전극(42, 44)은 스퍼터링, 도금법, 증착법 등의 다양한 방법에 의하여 형성될 수 있다. 특히 본 실시예에서는 제1 및 제2 전극(42, 44)이 스퍼터링 방법에 의하여 형성될 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 다른 예로, 제1 및 제2 전극 형성용 페이스트를 제1 패시베이션막(22) 및 반사 방지막(24), 그리고 제2 패시베이션막(34) 상에 각기 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 상술한 형상의 제1 및 제2 전극(42, 44)을 형성하는 것도 가능하다. 이 경우에는 제1 및 제2 전극(42, 44)을 형성할 때 개구부(102, 104)가 형성되므로, 별도로 개구부(102, 104)를 형성하는 공정을 추가하지 않아도 된다.
이어서, 도 6g 및 도 6h에 도시한 바와 같이, 산화층(120)이 형성된 영역을 따라 반도체 기판(10)을 절단하여 절단 영역(130)을 형성하여 복수의 단위 태양 전지(100)를 제조할 수 있다. 절단 영역(130)을 형성하는 방법으로는 다양한 방법이 적용될 수 있다. 일 예로, 절단 영역(130)을 형성하는 방법으로는 레이저 가공 또는 기계적 가공 등의 방법을 들 수 있다. 레이저 가공에서는 절단 영역(130)에 레이저를 조사하여 이 부분을 용융하는 것에 의하여 단위 태양 전지(100)를 절단하고, 기계적 가공에서는 물리적 충격을 가하여 절단한다. 그 외의 다양한 방법이 적용될 수 있다.
일 예로, 본 실시예에서는 도 6e에 도시한 바와 같이 절단 영역(130)을 따라 레이저(300)를 조사하여 두께 방향에서 반도체 기판(10)의 일부가 제거된 절단 홈(130a)을 형성하는 레이저 가공을 수행한 다음, 도 6f에 도시한 바와 같이 물리적 충격을 가하는 기계적 가공을 수행할 수 있다. 이에 의하면 좁은 절단 영역(130)에서도 깔끔한 가공면을 가지면서 구조적인 충격을 최소화하여 절단할 수 있다.
레이저 가공에 의하여 형성된 절단 홈(130a)의 폭(W4)은 다양한 값을 가질 수 있다. 일 예로, 20um 내지 150um일 수 있다. 절단 홈(130a)의 폭(W4)이 20um 미만이면 절단이 잘 이루어지지 않을 수 있고, 절단 홈(130a)의 폭(W4)이 150um를 초과하면 광전 변환에 기여하지 않는 면적이 증가할 수 있다. 그리고 반도체 기판(10)의 두께(T1)에 대한 절단 홈(130a)의 깊이(T2)의 비율(T2/T1)이 10% 내지 70%일 수 있다. 상기 비율(T2/T1)이 10% 미만이면, 추후에 기계적 가공을 하더라도 반도체 기판(10)의 절단이 깔끔하게 이루어지지 않을 수 있다. 상기 비율(T2/T1)이 70%를 초과하면, 조사되는 레이저 에너지가 커져서 반도체 기판(10)의 특성을 변화시키거나 반도체 기판(10)에 충격 또는 손상을 줄 수도 있다. 절단 홈(130a)의 폭(W4) 및/또는 깊이(T1)는 도전형 영역(20, 30) 각각의 두께보다 커서 안정적인 절단이 이루어지도록 할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
일 예로, 레이저에 의하여 반도체 기판(10)이 국부적으로 400℃ 내지 700℃로 가열될 수 있다. 이러한 온도 범위는 반도체 기판(10)의 특성 변화를 방지하면서 안정적으로 절단 홈(130a)을 형성할 수 있는 온도 범위이다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이때, 레이저는 반도체 기판(10)의 일면에서 조사되어 반도체 기판(10)의 일면에 절단 홈(130a)이 위치할 수 있다. 일 예로, 레이저의 조사면 또는 절단 홈(130a)의 형성면이 반도체 기판(10)의 후면 또는 베이스 영역(110)과 동일한 도전형을 가지는 도전형 영역(20, 30)(일 예로, 제2 도전형 영역(30))이 위치한 면일 수 있다. 이는 반도체 기판(10)의 전면 또는 에미터 영역으로 기능하는 면에서 레이저를 조사하여 절단 홈(130a)을 형성한 경우에 pn 접합을 손상할 가능성을 최소화하기 위함이다. 좀더 구체적으로 설명하면, 레이저(300)에 의한 열이 pn 접합에 도달하면 pn 접합에 손상이 발생하여 누설 전류가 발생되어 충밀도(FF)가 저하되고, 심할 경우에는 개방 전압(Voc) 및 단락 전류(Ics)도 저하될 수 있어, 태양 전지(150)의 효율이 저하될 수 있다. 그러나 본 발명이 레이저 조사 방향에 한정되는 것은 아니다.
이때, 절단 공정에서의 산화층(120)의 폭(W3)은 산화층(120)의 초기 폭(W2)보다 크고, 절단 홈(130a) 또는 절단 영역(130)의 폭(W4)보다 클 수 있다. 이는 모 태양 전지(100a)의 다양한 열처리 중에 산화층(120)의 폭이 증가하였기 때문이다. 또는, 산화층(120)의 폭(W3)이 22um 내지 3.5mm일 수 있다. 이는 절단 홈(130a)의 크기를 고려하여 절단 후에도 단위 태양 전지(100)의 절단면(CS)에 산화층(120)이 잔류할 수 있도록 하는 폭이다. 산화층(120)의 잔류 여부는 X-선 광전자 분광법(X-ray Photoelectron Spectroscopy, XPS) 등으로 확인할 수 있다.
이와 같이 본 실시예에서는 절단 공정을 수행하기 전에 절단 영역(130)에 대응하는 부분에 산화층(120)을 형성하고, 산화층(120)이 형성된 부분의 일부에만 절단 영역(130)이 형성되도록 절단을 수행하여 절단면(CS)에 산화층(120)이 잔류하도록 한다. 이에 의하여 별도로 절단면(CS)을 패시베이션하기 위한 공정을 절단 공정 이후에 추가하지 않아도 된다. 반면, 종래와 같이 절단 공정 이후에 절단면(CS)이 패시베이션되지 않으면 단위 태양 전지(100)의 특성이 저하될 수 있다. 이를 방지하기 위하여 절단 공정 이후에, 별도로 절연막을 형성하거나, 산소 등을 공급하여 산화층을 형성하면, 이미 형성된 전극(42, 44)을 덮게 된다. 이에 따라 전극(42, 44)을 다시 외부로 노출하는 식각 공정 등을 추가하여야 하므로 공정이 복잡해지고, 식각 공정에 의하여 이미 형성된 도전형 영역(20, 30) 및 전극(42, 44)이 손상되는 등의 문제가 발생할 수 있다.
본 실시예에서는 산화층(120)을 형성하는 공정이 반도체 기판(10)의 일부 영역에 산소를 공급하는 단순한 공정으로 이루어져 제조 공정을 단순화할 수 있고, 다양한 모 태양 전지(100a)에 쉽게 적용할 수 있다.
본 발명에서는 다양한 구조의 단위 태양 전지(100)를 제조할 수 있다. 다른 예로 도 7 및 도 8을 참조하여 다른 구조의 단위 태양 전지(100)를 설명한다. 도 1 내지 도 5, 그리고 도 6a 내지 도 6h에서 이미 설명한 내용 및 이와 동일 또는 극히 유사한 내용에 대해서는 상세한 설명을 생략하고 서로 다른 부분에 대해서만 상세하게 설명한다. 이러한 구조 외에도 다양한 구조의 단위 태양 전지(100)가 적용될 수 있다. 간략하고 명확한 설명을 위하여 도 7 및 도 8에서는 절단면 및 비절단면에 대한 부분을 도시하지 않고 단위 태양 전지(100)의 기본 구조만을 도시하였다.
도 7은 본 발명의 다른 실시예에 따른 단위 태양 전지를 도시한 단면도이다.
도 7을 참조하면, 본 실시예에서는 반도체 기판(10)의 전면 위에 제1 중간 패시베이션막(또는 제1 터널링막)(52)이 위치하고 그 위에 제1 도전형 영역(20)이 위치한다. 제1 전극(42)은 제1 도전형 영역(20) 위에 전체적으로 위치하는 제1 투명 전극층(420)과, 제1 투명 전극층(420) 위에 위치하며 패턴을 가지는 제1 금속 전극층(422)을 포함한다.
여기서, 제1 중간 패시베이션막(52)은 반도체 기판(10)의 전면에 전체적으로 형성될 수 있다. 캐리어가 제1 중간 패시베이션막(52)을 통과하여 제1 도전형 영역(20)에 전달되므로, 제1 중간 패시베이션막(52)의 두께는 제1 도전형 영역(20)의 두께보다 작을 수 있다. 일 예로, 제1 중간 패시베이션막(52)이 진성 비정질 반도체(예를 들어, 진성 비정질 실리콘(i-a-Si))층, 진성 비정질 실리콘 탄화물(i-a-SiCx)층, 또는 진성 비정질 실리콘 산화물(i-a-SiOx)층을 포함할 수 있다.
제1 도전형 영역(20)은 반도체 기판(10)과 별개로 위치하는 반도체층으로 구성되고, 제1 도전형 영역(20)은 반도체 기판(10)과 다른 구조를 가지거나 다른 물질을 포함할 수 있다. 일 예로, 제1 도전형 영역(20)은 비정질 실리콘(a-Si)층, 비정질 실리콘 산화물(a-SiOx)층, 비정질 실리콘 탄화물(a-SiCx)층, 인듐-갈륨-아연 산화물(indium-gallium-zinc oxide, IGZO)층, 티타늄 산화물(TiOx)층 및 몰리브덴 산화물(MoOx)층 중 적어도 하나를 포함할 수 있다. 이때, 비정질 실리콘(a-Si)층, 비정질 실리콘 산화물(a-SiOx)층, 비정질 실리콘 탄화물(a-SiCx)층은 제1 도전형 도펀트로 도핑될 수 있다.
본 실시예에서는 제1 투명 전극층(420)이 전체적으로 형성되고 제1 금속 전극층(420)이 도 1, 도 3 및 도 4 등에 도시한 제1 전극(도 1의 참조부호 42)의 형상을 가질 수 있다. 이에 따라 제1 금속 전극층(420)이 핑거 전극 및 버스바 전극을 포함할 수 있다. 제1 금속 전극층(420), 그리고 이의 핑거 전극 및 버스바 전극에 대해서는 도 1, 도 3 및 도 4을 참조하여 설명한 제1 전극(도 1의 참조부호 42), 그리고 핑거 전극(도 1의 참조부호 42a) 및 버스바 전극(도 1의 참조부호 42b)에 대한 내용이 그대로 적용될 수 있으므로, 이에 대한 상세한 설명은 생략한다.
제1 투명 전극층(420)이 제1 도전형 영역(20) 위에서 전체적으로 형성되므로 광을 투과할 수 있는 물질(투과성 물질)로 구성될 수 있다. 일 예로, 제1 투명 전극층(420)은 인듐-틴 산화물(indium tin oxide, ITO), 알루미늄-아연 산화물(aluminum zinc oxide, AZO), 보론-아연 산화물(boron zinc oxide, BZO), 인듐-텅스텐 산화물(indium tungsten oxide, IWO) 및 인듐-세슘 산화물(indium cesium oxide, ICO) 중 적어도 하나를 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 투명 전극층(420) 그 외의 다양한 물질을 포함할 수 있다.
이와 유사하게 반도체 기판(10)의 후면 위에 제2 중간 패시베이션막(54)이 위치하고 그 위에 제2 도전형 영역(30)이 위치한다. 제2 전극(44)은 제2 도전형 영역(30) 위에 전체적으로 위치하는 제2 투명 전극층(440)과, 제2 투명 전극층(440) 위에 위치하며 패턴을 가지는 제2 금속 전극층(442)을 포함한다. 제2 도전형 영역(30)은 제2 도전형을 가진다는 점을 제외하고는 제1 도전형 영역(20)과 동일하므로 이에 대한 설명이 적용될 수 있다. 그리고 제2 중간 패시베이션막(54) 및 제2 전극(44)에 대해서는 제1 중간 패시베이션막(52) 및 제1 전극(42)에 대한 설명이 그대로 적용될 수 있다.
이러한 구조에서는 반도체 기판(10)은 별도의 도핑 영역을 구비하지 않는 베이스 영역(110)으로 구성될 수 있다. 이에 의하여 별도의 도핑 영역을 형성하기 위한 도핑 공정에 의하여 발생할 수 있는 반도체 기판(10)의 손상 또는 특성 저하 등을 크게 저감할 수 있다. 베이스 영역(110)은 제1 또는 제2 도전형을 가질 수 있다.
도면에서는 제1 및 제2 도전형 영역(20, 30)이 모두 반도체 기판(10)과 별개의 층으로 형성된 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서 제1 및 제2 도전형 영역(20, 30) 중 하나는 반도체 기판(10) 내에 형성되는 도핑 영역으로 구성될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 단위 태양 전지를 도시한 단면도이다.
도 8을 참조하면, 본 실시예에서는 반도체 기판(10)의 후면 위에 중간 패시베이션막(또는 터널링막)(56)이 위치하고, 중간 패시베이션막(56) 위에서 동일 평면 상에 제1 및 제2 도전형 영역(20, 30)이 위치할 수 있다. 일 예로, 제1 도전형 영역(20)과 제2 도전형 영역(30) 사이에는 언도프트 물질(예를 들어, 진성 반도체, 일 예로, 진성 실리콘)으로 구성된 배리어 영역(40)이 위치할 수 있다. 그리고 반도체 기판(10)의 전면에 전면 전계 영역(130)이 위치하고, 그 위로 제1 패시베이션막(22) 및 반사 방지막(24)이 위치할 수 있다. 전면 전계 영역(130)은 베이스 영역(110)과 동일한 도전형을 가지되 베이스 영역(110)보다 높은 도핑 농도를 가지는 도핑 영역일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 전면 전계 영역(130)이 반도체 기판(10) 위에서 반도체 기판(10)과 별개로 형성될 수도 있다.
일 예로, 반도체 기판(10)의 전면에는 반사 방지 구조가 형성되고, 반도체 기판(10)의 후면은 경면 연마된 면일 수 있다. 이는 중간 패시베이션막(56)의 특성에 의하여 캐리어의 이동 특성 등이 크게 달라질 수 있기 때문이다.
중간 패시베이션막(56)은 전자 및 정공에게 일종의 배리어(barrier)로 작용하여, 소수 캐리어(minority carrier)가 통과되지 않도록 하고, 중간 패시베이션막(56)에 인접한 부분에서 축적된 후에 일정 이상의 에너지를 가지는 다수 캐리어(majority carrier)만이 중간 패시베이션막(56)을 통과할 수 있도록 한다. 또한, 중간 패시베이션막(56)은 도전형 영역(32, 34)의 도펀트가 반도체 기판(10)으로 확산하는 것을 방지하는 확산 배리어로서의 역할을 수행할 수 있다. 중간 패시베이션막(56)으로는 비정질 실리콘, 산화물, 질화물, 반도체, 전도성 고분자 등을 포함할 수 있다. 예를 들어, 중간 패시베이션막(56)이 실리콘 산화물, 실리콘 질화물, 실리콘 산화 질화물, 진성 비정질 실리콘, 진성 다결정 실리콘 등을 포함할 수 있다. 일 예로, 중간 패시베이션막(56)이 산화물, 질화물 등과 같은 절연 물질일 수 있고, 특히, 실리콘 산화물을 포함하는 실리콘 산화물층으로 구성될 수 있다. 실리콘 산화물층은 패시베이션 특성이 우수하며 캐리어가 터널링되기 쉬운 막이기 때문이다.
제1 및 제2 도전형 영역(20, 30)은 반도체 기판(10)과 별개의 반도체층으로 구성될 수 있고, 반도체 기판(10)과 다른 결정 구조를 가질 수 있다. 일 예로, 반도체 기판(10)이 단결정 구조를 가지고, 제1 및 제2 도전형 영역(20, 30)이 다결정 구조를 가질 수 있다.
제1 전극(42) 및 제2 전극(44)은 각기 일자 형상으로 길게 이어지는 부분을 포함할 수 있고, 연장 방향과 교차하는 방향에서 제1 전극(42)과 제2 전극(44)이 서로 교번하여 위치할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극(42) 및 제2 전극(44)이 이와 다른 형상을 가질 수 있다.
본 실시예에 따른 단위 태양 전지(100)에서는 제1 및 제2 전극(42, 44)이 모두 반도체 기판(10)의 후면 쪽에 위치하여 전면 쪽에서 광을 차단하는 부분이 존재하지 않아 광 손실을 최소화할 수 있다.
이하, 본 발명의 실험예에 의하여 본 발명을 좀더 상세하게 설명한다. 그러나 본 발명의 실험예는 본 발명을 예시하기 위한 것에 불과하며, 본 발명이 이에 한정되는 것은 아니다.
실시예
n형을 가지는 단결정 실리콘 기판을 베이스 영역으로 하는 반도체 기판의 전면에 보론을 도핑하여 제1 도전형 영역을 형성하고, 반도체 기판의 후면에 인을 도핑하여 제2 도전형 영역을 형성했다. 그 후에 산소를 이온 주입하여 산화층으로 구성되는 절단 영역을 형성하였으며, 보론 및 인을 활성화하는 활성화 열처리 공정을 수행하면서 이온 주입된 산소를 확산시켜 폭이 53um이며 반도체 기판을 관통하는 산화층을 형성하였다. 그리고 제1 및 제2 전극을 형성하여 모 태양 전지를 제조하였다. 이어서, 절단 영역에 레이저를 조사하여 폭이 50um이고 깊이가 반도체 기판의 50%인 절단 홈을 형성하고, 물리적 충격을 가하여 단위 태양 전지를 제조하였다.
비교예
산화층을 형성하지 않았다는 점을 제외하고는 실시예와 동일한 방법에 의하여 단위 태양 전지를 제조하였다.
실시예 및 비교예 각각에서 모 태양 전지의 암시 개방 전압(implied Voc) 및 단위 태양 전지의 암시 개방 전압을 측정하였다. 실시예 및 비교예에서 단위 태양 전지의 암시 개방 전압을 모 태양 전지의 암시 개방 전압보다 낮았는데, 단위 태양 전지의 암시 개방 전압과 모 태양 전지의 암시 개방 전압의 차이 값을 표 1에 나타내었다.
단위 태양 전지의 암시 개방 전압과 모 태양 전지의 암시 개방 전압의 차이 값
실시예 3 mV
비교예 7 mV
표 1을 참조하면, 실시예에서는 절단 공정 이후에도 암시 개방 전압이 크게 저하되지 않았으나, 비교예에서는 절단 공정 이후에 암시 개방 전압이 크게 저하되었음을 알 수 있다. 이는 실시예에서는 절단면(CS)이 패시베이션되고 비교예에서는 절단면(CS)이 패시베이션되지 않았기 때문인 것으로 예측된다. 이에 따라 실시예에서는 절단 공정을 수행하여도 높은 개방 전압을 유지할 수 있음을 예측할 수 있다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100a: 모 태양 전지
100: 단위 태양 전지
130: 절단 영역
CS: 절단면
NCS: 비절단면
200: 태양 전지 패널
207: 연결 부재

Claims (20)

  1. 단변 및 장변을 가지는 반도체 기판;
    상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되는 도전형 영역;
    상기 도전형 영역에 연결되는 전극;
    상기 반도체 기판의 상기 장변 중 적어도 하나에 위치한 절단면으로 구성된 측면에 형성된 산화층; 및
    상기 반도체 기판의 다른 장변 또는 단변에 위치한 비절단면으로 구성된 측면에 형성된 절연막
    을 포함하고,
    상기 산화층과 상기 절연막은 서로 다른 특성을 가지고,
    상기 산화층이 상기 절연막보다 큰 두께를 가지며,
    상기 절연막이 형성된 측면보다 상기 산화층이 형성된 측면에서, 상기 측면과 상기 도전형 영역 사이의 간격이 더 큰 태양 전지.
  2. 삭제
  3. 제1항에 있어서,
    상기 산화층의 두께가 1um 이상인 태양 전지.
  4. 제1항에 있어서,
    상기 산화층이 단일층으로 구성되고,
    상기 절연막은 복수의 층으로 구성되는 태양 전지.
  5. 제1항에 있어서,
    상기 절연막이 상기 산화층과 다른 물질을 포함하거나, 상기 절연막 중 적어도 한 층이 상기 산화층과 다른 물질을 포함하는 태양 전지.
  6. 삭제
  7. 제1항에 있어서,
    상기 절연막이 형성된 측면보다 상기 산화층이 형성된 측면에서, 상기 측면과 상기 전극 사이의 간격이 더 작은 태양 전지.
  8. 제1항에 있어서,
    상기 전극이, 제1 방향을 따라 형성되는 복수의 핑거 전극과, 상기 제1 방향과 교차하는 제2 방향을 따라 형성되는 버스바 전극을 포함하고,
    상기 장변이 상기 제1 방향으로 형성되고, 상기 단변이 상기 제2 방향으로 형성되는 태양 전지.
  9. 반도체 기판의 일부 영역에 상기 반도체 기판을 관통하여 산화층을 형성하는 단계; 및
    상기 산화층을 형성한 후에 상기 산화층이 형성된 영역에서 상기 반도체 기판을 절단하는 단계
    를 포함하고,
    상기 절단하는 단계는, 상기 산화층이 형성된 영역에 레이저를 조사하여 두께 방향에서 상기 반도체 기판의 일부가 제거된 절단 홈을 형성하는 레이저 가공 단계; 및 상기 반도체 기판에 물리적인 충격을 가하는 기계적 가공 단계를 포함하고,
    상기 산화층을 형성하는 단계는 이온 주입(ion implantation) 또는 이온 샤워(ion shower)에 의하여 상기 반도체 기판에 산소를 공급하는 단계를 포함하는 태양 전지의 제조 방법.
  10. 제9항에 있어서,
    상기 절단하는 단계 이후에 상기 반도체 기판의 절단면에 상기 산화층의 일부가 잔류하는 태양 전지의 제조 방법.
  11. 삭제
  12. 제10항에 있어서,
    상기 산화층을 형성하는 단계는, 상기 산소를 공급하는 단계 이후에 상기 산소를 확산시켜 상기 산화층이 상기 반도체 기판을 관통하여 형성되도록 하는 열처리 단계를 더 포함하는 태양 전지의 제조 방법.
  13. 삭제
  14. 제9항에 있어서,
    상기 절단 홈의 폭이 20um 내지 150um인 태양 전지의 제조 방법.
  15. 제9항에 있어서,
    상기 산화층을 형성하는 단계에서 형성된 상기 산화층의 초기 폭이 상기 절단 홈의 폭과 같거나 그보다 작은 태양 전지의 제조 방법.
  16. 제9항에 있어서,
    상기 반도체 기판의 두께에 대한 상기 절단 홈의 깊이의 비율이 10% 내지 70%인 태양 전지의 제조 방법.
  17. 제9항에 있어서,
    상기 산화층을 형성하는 단계 이전에, 상기 반도체 기판의 일면 쪽에 제1 도전형 도펀트를 이온 주입하여 제1 도전형 영역을 형성하고 상기 반도체 기판의 타면 쪽에 제2 도전형 도펀트를 이온 주입하여 제2 도전형 영역을 형성하는 도핑 단계를 더 포함하고,
    상기 반도체 기판의 베이스 영역이 제2 도전형을 가지며,
    상기 레이저 가공 단계에서는 상기 제2 도전형 영역이 형성된 상기 반도체 기판의 타면 쪽에 상기 절단 홈을 형성하는 태양 전지의 제조 방법.
  18. 제9항에 있어서,
    상기 산화층을 형성하는 단계 이전에, 상기 반도체 기판에 또는 상기 반도체 기판 위에 도전형 영역을 형성하는 단계를 더 포함하고,
    상기 산화층을 형성하는 단계와 상기 절단하는 단계 사이에, 상기 도전형 영역에 연결되는 전극을 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.
  19. 제18항에 있어서,
    상기 전극은, 제1 방향으로 위치하는 복수의 핑거 전극과, 상기 제1 방향과 교차하는 제2 방향으로 위치하는 버스바 전극을 포함하고,
    상기 절단 영역이 상기 제1 방향으로 형성되는 태양 전지의 제조 방법.
  20. 제18항에 있어서,
    상기 절단하는 단계 이전에, 상기 도전형 영역 위 및 상기 반도체 기판의 측면에 절연막을 형성하는 단계를 더 포함하고,
    상기 절단하는 단계 이후에, 상기 절단 영역이 위치한 상기 반도체 기판의 측면인 절단면에 상기 산화층이 위치하고, 상기 절단 영역이 위치하지 않은 상기 반도체 기판의 측면이 비절단면에 상기 절연막이 위치하며,
    상기 산화층과 상기 절연막은 서로 다른 특성을 가지는 태양 전지의 제조 방법.
KR1020160132752A 2016-10-13 2016-10-13 태양 전지 및 이의 제조 방법 KR101846445B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160132752A KR101846445B1 (ko) 2016-10-13 2016-10-13 태양 전지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160132752A KR101846445B1 (ko) 2016-10-13 2016-10-13 태양 전지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR101846445B1 true KR101846445B1 (ko) 2018-04-06

Family

ID=61973574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160132752A KR101846445B1 (ko) 2016-10-13 2016-10-13 태양 전지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101846445B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019204119A1 (en) * 2018-04-16 2019-10-24 Sunpower Corporation Solar cells having junctions retracted from cleaved edges
KR102133174B1 (ko) * 2019-01-21 2020-07-14 한밭대학교 산학협력단 태양전지 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305877A (ja) * 2006-05-12 2007-11-22 Matsushita Electric Ind Co Ltd 太陽電池モジュール及びその製造方法
JP2013219119A (ja) * 2012-04-05 2013-10-24 Mitsubishi Electric Corp 光電変換装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305877A (ja) * 2006-05-12 2007-11-22 Matsushita Electric Ind Co Ltd 太陽電池モジュール及びその製造方法
JP2013219119A (ja) * 2012-04-05 2013-10-24 Mitsubishi Electric Corp 光電変換装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019204119A1 (en) * 2018-04-16 2019-10-24 Sunpower Corporation Solar cells having junctions retracted from cleaved edges
US11515441B2 (en) 2018-04-16 2022-11-29 Sunpower Corporation Solar cells having junctions retracted from cleaved edges
KR102133174B1 (ko) * 2019-01-21 2020-07-14 한밭대학교 산학협력단 태양전지 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
KR101620431B1 (ko) 태양 전지 및 이의 제조 방법
KR101969032B1 (ko) 태양전지 및 이의 제조방법
JP6449210B2 (ja) 太陽電池及びその製造方法
US9299871B2 (en) Solar cell, solar cell module using solar cell, and manufacturing method for solar cell
KR20180076197A (ko) 태양 전지 및 이의 제조 방법
EP3327793B1 (en) Solar cell and method of manufacturing the same
KR101867855B1 (ko) 태양 전지
EP2136413A2 (en) Photovoltaic device
US20130125964A1 (en) Solar cell and manufacturing method thereof
EP3200238B1 (en) Solar cell and method of manufacturing the same
KR101846445B1 (ko) 태양 전지 및 이의 제조 방법
KR20160017931A (ko) 태양 전지 및 이를 포함하는 태양 전지 모듈
KR20190000637A (ko) 태양 전지 및 이를 포함하는 태양 전지 패널
KR102018650B1 (ko) 태양 전지 및 이의 제조 방법
KR102336219B1 (ko) 태양 전지 및 이의 제조 방법
KR101045859B1 (ko) 태양 전지 및 그 제조 방법
US9640707B2 (en) Method of manufacturing solar cell and method of forming doping region
KR101643871B1 (ko) 태양전지 및 그 제조방법
KR101994692B1 (ko) 태양전지 및 이의 제조방법
KR101958819B1 (ko) 양면 수광형 태양전지의 제조 방법
CN107482074B (zh) 电池片内置二极管结构及其制造工艺、太阳能组件
US20120048358A1 (en) Solar cell and method for manufacturing the same
KR102379388B1 (ko) 태양 전지 및 이를 포함하는 태양 전지 패널
KR102060708B1 (ko) 태양 전지
KR102674778B1 (ko) 고광전변환효율 태양전지, 그 제조 방법, 태양전지 모듈 및 태양광 발전 시스템

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant