WO2011074909A2 - 태양전지의 선택적 에미터 형성방법 - Google Patents

태양전지의 선택적 에미터 형성방법 Download PDF

Info

Publication number
WO2011074909A2
WO2011074909A2 PCT/KR2010/009065 KR2010009065W WO2011074909A2 WO 2011074909 A2 WO2011074909 A2 WO 2011074909A2 KR 2010009065 W KR2010009065 W KR 2010009065W WO 2011074909 A2 WO2011074909 A2 WO 2011074909A2
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
forming
semiconductor layer
conductivity type
layer
Prior art date
Application number
PCT/KR2010/009065
Other languages
English (en)
French (fr)
Other versions
WO2011074909A3 (ko
Inventor
이준성
오훈
조은철
이원재
전민성
Original Assignee
현대중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대중공업 주식회사 filed Critical 현대중공업 주식회사
Publication of WO2011074909A2 publication Critical patent/WO2011074909A2/ko
Publication of WO2011074909A3 publication Critical patent/WO2011074909A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method of forming a selective emitter of a solar cell, and more particularly, to a method of forming a selective emitter of a solar cell that can easily form a high concentration emitter through local laser irradiation and minimize the sheet resistance will be.
  • a solar cell is a key element of photovoltaic power generation that converts sunlight directly into electricity, and is basically a diode composed of a p-n junction.
  • photovoltaic power is generated between the pn junctions, and when a load or a system is connected to both ends of the solar cell, current flows to generate power.
  • an n-type semiconductor layer 102 is provided on the p-type semiconductor layer 101, and an upper portion of the n-type semiconductor layer 102 and a p-type semiconductor layer are provided.
  • the front electrode 104 and the rear electrode 105 are provided at the bottom, respectively.
  • the p-type semiconductor layer 101 and the n-type semiconductor layer 102 is implemented in one substrate, the lower portion of the substrate is a p-type semiconductor layer 101, the upper portion of the substrate is an n-type semiconductor layer 102
  • an n-type semiconductor layer 102 is formed by implanting and diffusing n-type impurity ions around a p-type silicon substrate in a state where a p-type silicon substrate is prepared.
  • an anti-reflection film 103 is provided on the n-type semiconductor layer 102 to minimize surface reflection.
  • a p-type back field layer 106 is provided inside the substrate in contact with the back electrode 105, and the n-type semiconductor layer 102 and the p-type back field layer 106 may be electrically insulated from the substrate.
  • One side is provided with an isolation trench 107.
  • the isolation trench 107 is usually formed using a laser or the like.
  • the front electrode 104 is usually formed by screen printing a metal paste, there is a problem that the contact resistance between the silicon substrate surface, that is, the n-type semiconductor layer 102 and the front electrode 104 is high.
  • a so-called selective emitter forming method has been proposed in which a high concentration of emitter 105 is formed by locally implanting a high concentration of impurity ions into a portion where the front electrode 104 is formed.
  • a method of forming a conventional selective emitter is described as follows.
  • the mask pattern may be formed by stacking a mask layer made of a silicon oxide film or a silicon nitride film on a substrate, and then patterning the same through a photolithography process and an etching process or by laser ablation.
  • Such a conventional method has a disadvantage in that a separate mask layer deposition process is required to form a mask pattern and a photolithography process or a laser fusion process for patterning is required.
  • a process for forming an isolation trench is additionally required.
  • a selective emitter formation method using an ion implantation process involves implanting low concentration ions into an entire substrate and injecting high concentration ions into a portion where a front electrode is to be formed.
  • the diffusion process forms a low concentration emitter layer and a high concentration emitter layer.
  • a metal or graphite mask layer having a mask layer or a mask pattern stacked on the substrate such as a silicon oxide film or a silicon nitride film, which serves as a diffusion barrier layer to partially implant high concentration ions into the front electrode formation region, is required.
  • process steps for forming such a mask layer are increased and continuous consumables are generated.
  • the present invention has been made to solve the above problems, to provide a method of forming a selective emitter of a solar cell that can easily form a high concentration emitter through local laser irradiation and minimize the sheet resistance. have.
  • Selective emitter forming method of a solar cell for achieving the above object comprises the steps of preparing a crystalline silicon substrate of the first conductivity type, and forming a low concentration ion implantation layer of the second conductivity type in the substrate Irradiating the surface of the substrate where the front electrode is to be formed with a laser, activating impurity ions in the low concentration ion implantation layer of the second conductivity type to form a high concentration semiconductor layer, and heat treating the substrate. And activating the conductive low concentration ion implantation layer to form a second conductive semiconductor layer.
  • Selective emitter forming method of a solar cell comprises the steps of preparing a crystalline silicon substrate of the first conductivity type, forming a low concentration ion implantation layer of the second conductivity type in the substrate, and heat-treating the substrate Activating the low-concentration ion implantation layer of the second conductivity type to form a second conductivity-type semiconductor layer, and irradiating the surface of the substrate where the front electrode is to be formed with a laser, And activating impurity ions to form a high concentration semiconductor layer.
  • the second conductive semiconductor layer is formed and a diffusion byproduct layer is formed on the surface of the substrate.
  • the laser is It can be irradiated on the diffusion byproduct layer.
  • the forming of the second conductivity type low concentration ion implantation layer in the substrate may include implanting the second conductivity type impurity ions into the substrate at a concentration of 1 ⁇ 10 11 to 5 ⁇ 10 15 with energy of 1 to 100 KeV.
  • the low concentration ion implantation layer of the second conductivity type can be formed.
  • the heat treatment process may proceed up to 6 hours at a temperature of 700 ⁇ 1200 °C.
  • the selective emitter forming method of the solar cell according to the present invention has the following effects.
  • a high concentration semiconductor layer that is, a selective emitter can be easily formed through laser irradiation, and the conversion efficiency of the solar cell can be improved by minimizing contact resistance between the silicon and the front electrode by the high concentration emitter.
  • an isolation trench is not required, thereby simplifying the process.
  • FIG. 1 is a cross-sectional view of a typical solar cell.
  • FIGS. 2A to 2E are cross-sectional views illustrating a method of forming a selective emitter of a solar cell according to a first embodiment of the present invention.
  • 3A to 3E are cross-sectional views illustrating a method of forming a selective emitter of a solar cell according to a first embodiment of the present invention.
  • FIGS. 2A to 2E are cross-sectional views illustrating a method of forming a selective emitter of a solar cell according to a first embodiment of the present invention.
  • a crystalline silicon substrate 201 of a first conductivity type is prepared, and texturing is performed so that the unevenness 202 is formed on an upper surface of the first conductivity type silicon substrate 201. Proceed with the process.
  • the texturing process is for maximizing light absorption on the surface of the substrate 201 and may be performed using a dry etching method such as wet etching or reactive ion etching.
  • the first conductivity type may be p type or n type
  • the second conductivity type described later is the opposite of the first conductivity type, in the following description, the first conductivity type is p type, the second conductivity type is n type
  • the first conductivity type is p type
  • the second conductivity type is n type
  • n-type impurity ions are implanted into the substrate 201 at a predetermined depth to form the second conductive semiconductor layer, that is, the n-type semiconductor layer 205 (see FIG. 2B). ).
  • n-type impurity ions for example, phosphorus (P) ions
  • P phosphorus
  • the injection layer 203 is formed.
  • boron (B) ions may be implanted instead of the phosphorus (P) ions.
  • the high concentration semiconductor layer 204 is formed. Specifically, a portion of the surface of the substrate 201, that is, the surface of the substrate 201 at the portion where the front electrode 208 is formed, is irradiated with laser to form n-type impurity ions in the low concentration n-type ion implantation layer 203. Diffusion forms a high concentration semiconductor layer 204 (see FIG. 2C). At this time, the inactive doping ions in the low concentration n-type ion implantation layer 203 are rearranged and activated by the laser irradiation, and as the concentration of the activated doping ions increases, the high concentration semiconductor layer 204 Is formed.
  • the high concentration semiconductor layer 204 corresponds to a high concentration emitter in electrical contact with the front electrode 208 to be described later.
  • the low concentration n-type ion implantation layer 203 is activated as shown in FIG. 2D to n-type semiconductor layer 205 ).
  • the heat treatment process may proceed up to 6 hours at a temperature of 700 ⁇ 1200 °C, it is preferable to proceed for 30 minutes in the temperature range of 800 ⁇ 950 °C.
  • the n-type semiconductor layer 205 is formed, and as a result of the diffusion process, a semiconductor layer is formed inside the substrate 201 and PSG (phospho-silicate glass) is formed on the surface of the substrate 201.
  • a film 206 is formed (see FIG. 2D).
  • the PSG film 206 is formed by reacting n-type impurity ions (phosphorus (P) ions) with silicon (Si) of the silicon substrate 201.
  • P n-type impurity ions
  • Si silicon
  • the PSG film 206 or the BSG film formed by the diffusion process will be referred to as a diffusion byproduct layer 206, and the diffusion byproduct layer 206 is removed using an etching solution such as hydrofluoric acid (HF). do.
  • etching solution such as hydrofluoric acid (HF). do.
  • an antireflection film 207 is formed on the entire surface of the substrate 201.
  • the anti-reflection film 207 may be formed of a silicon nitride film (Si 3 N 4 ).
  • the conductive material is coated on the anti-reflection film 207 on the front of the substrate 201 and the back of the substrate 201 through screen printing, and then the firing process is performed. ) Is formed, and the selective emitter forming method of the solar cell according to the first embodiment of the present invention is completed.
  • 3A to 3E are cross-sectional views illustrating a method of forming a selective emitter according to a second embodiment of the present invention.
  • a first conductive type that is, a p-type silicon substrate 301 is prepared, and a texturing process is performed to form the unevenness 302 on the upper surface of the p-type silicon substrate 301.
  • the texturing process may use a wet or dry etching method as in the first embodiment.
  • n-type impurity ions are implanted to a predetermined depth into the substrate 301 to form the n-type semiconductor layer 304 as shown in FIG. 3B.
  • n-type impurity ions for example, phosphorus (P) ions
  • P phosphorus
  • the injection layer 303 is formed.
  • a heat treatment process is performed to activate the low concentration n-type ion implantation layer 303.
  • the heat treatment process may proceed up to 6 hours at a temperature of 700 ⁇ 1200 °C, it is preferable to proceed for 30 minutes in the temperature range of 800 ⁇ 950 °C.
  • An n-type semiconductor layer 304 is formed through the heat treatment process, and a PSG film 305, which is a diffusion byproduct layer, is formed on the surface of the substrate 301 as shown in FIG. 3C.
  • a laser is applied to a part of the PSG film 305, that is, the surface of the PSG film 305 at the portion where the subsequent front electrode 308 is formed. Irradiation diffuses the n-type impurity ions in the n-type semiconductor layer 304 to form a high concentration semiconductor layer 306 (see FIG. 3D).
  • the irradiated laser passes through the PSG film 305 to reach inside the substrate 301 on which the n-type semiconductor layer 304 is formed. The reached laser activates the rearranged n-type impurity ions.
  • the high concentration semiconductor layer 306 may be formed by irradiating a laser with the PSG film 305 removed.
  • the remaining PSG film 305 is removed and an anti-reflection film 307 is formed on the entire surface of the substrate 301 (see FIG. 3E).
  • the anti-reflection film 307 may be formed of a silicon nitride film (Si 3 N 4 ).
  • the firing process is performed, the front electrode 308 and the back electrode 309. ) Is formed, and the method of forming the selective emitter of the solar cell according to the second embodiment of the present invention is completed.
  • a high concentration semiconductor layer that is, a selective emitter can be easily formed through laser irradiation, and the conversion efficiency of the solar cell can be improved by minimizing contact resistance between the silicon and the front electrode by the high concentration emitter.
  • an isolation trench is not required, thereby simplifying the process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명에 따른 태양전지의 선택적 에미터 형성방법은 제 1 도전형의 결정질 실리콘 기판을 준비하는 단계와, 상기 기판 내부에 제 2 도전형의 저농도 이온주입층을 형성하는 단계와, 전면전극이 형성될 부위의 기판 표면을 레이저로 조사하여, 상기 제 2 도전형의 저농도 이온주입층 내의 불순물 이온을 활성화시켜 고농도 반도체층을 형성하는 단계 및 상기 기판을 열처리하여 상기 제 2 도전형의 저농도 이온주입층을 활성화시켜 제 2 도전형의 반도체층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

태양전지의 선택적 에미터 형성방법
본 발명은 태양전지의 선택적 에미터 형성방법에 관한 것으로서, 보다 상세하게는 국부적 레이저 조사를 통해 고농도 에미터를 용이하게 형성함과 함께 면저항을 최소화할 수 있는 태양전지의 선택적 에미터 형성방법에 관한 것이다.
태양전지는 태양광을 직접 전기로 변환시키는 태양광 발전의 핵심소자로서, 기본적으로 p-n 접합으로 이루어진 다이오드(diode)라 할 수 있다. 태양광이 태양전지에 의해 전기로 변환되는 과정을 살펴보면, 태양전지의 p-n 접합부에 태양광이 입사되면 전자-정공 쌍이 생성되고, 전기장에 의해 전자는 n층으로, 정공은 p층으로 이동하게 되어 p-n 접합부 사이에 광기전력이 발생되며, 태양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산할 수 있게 된다.
태양전지의 구조를 살펴보면, 도 1에 도시한 바와 같이 p형 반도체층(101) 상에 n형 반도체층(102)이 구비되며, 상기 n형 반도체층(102)의 상부 및 p형 반도체층의 하부에 각각 전면전극(104)과 후면전극(105)이 구비된다. 이 때, 상기 p형 반도체층(101) 및 n형 반도체층(102)은 하나의 기판에 구현되는 것으로서, 기판의 하부는 p형 반도체층(101), 기판의 상부는 n형 반도체층(102)이라 할 수 있으며, 일반적으로 p형 실리콘 기판이 준비된 상태에서 p형 실리콘 기판의 둘레에 n형 불순물 이온을 주입, 확산(diffusion)시켜 n형 반도체층(102)을 형성한다. 또한, 상기 n형 반도체층(102) 상에는 표면 반사를 최소화하기 위한 반사방지막(103)이 구비된다.
이와 함께, 상기 후면전극(105)과 접하는 기판 내부에는 p형 후면전계층(106)이 구비되며, 상기 n형 반도체층(102)과 p형 후면전계층(106)의 전기적 절연을 위해 기판의 일측에는 아이솔레이션용 트렌치(107)가 구비된다. 상기 아이솔레이션용 트렌치(107)는 통상, 레이저 등을 이용하여 형성한다.
한편, 상기 전면전극(104)은 통상 금속 페이스트를 스크린 인쇄하여 형성하는데, 실리콘 기판 표면 즉, n형 반도체층(102)과 전면전극(104) 사이의 접촉 저항이 높은 문제점이 있다. 이를 해소하기 위해, 전면전극(104)이 형성되는 부위에 국부적으로 고농도의 불순물 이온을 주입하여 고농도의 에미터(emitter)(105)를 형성하는 이른바, 선택적 에미터 형성방법이 제시된 바 있다.
종래의 선택적 에미터를 형성하는 방법을 설명하면 다음과 같다.
확산 공정을 통해 n형 반도체층을 형성한 다음, 기판 상에 고농도 에미터가 형성될 부위를 선택적으로 노출하는 마스크 패턴을 형성하고, 고농도의 불순물 이온을 주입하여 고농도 에미터를 형성하는 방법이 있다. 이 때, 마스크 패턴은 기판 상에 실리콘 산화막 또는 실리콘 질화막으로 이루어지는 마스크층을 적층한 다음, 포토리소그래피 공정 및 식각 공정을 통해 패터닝하여 형성하거나 레이저 융발(laser ablation)을 통해 형성할 수 있다.
그러나, 이와 같은 종래의 방법은 마스크 패턴 형성을 위해 별도의 마스크층 증착 공정이 요구됨과 함께 패터닝을 위한 포토리소그래피 공정 또는 레이저 융발 공정이 필요하다는 단점이 있다. 또한, n형 반도체층을 통상의 열확산 공정을 이용하여 형성하는 경우, 아이솔레이션용 트렌치 형성을 위한 공정이 추가적으로 요구된다는 단점이 있다.
선택적 에미터를 형성하는 다른 방법으로 이온주입 공정을 이용하는 방법이 있는데, 이온주입 공정에 의한 선택적 에미터 형성방법은 기판 상부 전체에 저농도 이온을 주입하고 전면전극이 형성될 부위에 고농도 이온을 주입하여 확산공정을 통해 저농도 에미터층과 고농도 에미터층을 형성한다. 이 때, 전면전극의 형성 부위에 부분적으로 고농도 이온 주입을 할 수 있도록 확산 방지막 역할을 하는 실리콘 산화막 또는 실리콘 질화막과 같이 기판 상에 적층된 마스크층이나 마스크 패턴이 형성된 금속 또는 흑연 마스크층이 필요하므로 이러한 마스크층을 형성하기 위한 공정 단계가 증가하고 지속적인 소모품이 발생하는 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 국부적 레이저 조사를 통해 고농도 에미터를 용이하게 형성함과 함께 면저항을 최소화할 수 있는 태양전지의 선택적 에미터 형성방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 태양전지의 선택적 에미터 형성방법은 제 1 도전형의 결정질 실리콘 기판을 준비하는 단계와, 상기 기판 내부에 제 2 도전형의 저농도 이온주입층을 형성하는 단계와, 전면전극이 형성될 부위의 기판 표면을 레이저로 조사하여, 상기 제 2 도전형의 저농도 이온주입층 내의 불순물 이온을 활성화시켜 고농도 반도체층을 형성하는 단계 및 상기 기판을 열처리하여 상기 제 2 도전형의 저농도 이온주입층을 활성화시켜 제 2 도전형의 반도체층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명에 따른 태양전지의 선택적 에미터 형성방법은 제 1 도전형의 결정질 실리콘 기판을 준비하는 단계와, 상기 기판 내부에 제 2 도전형의 저농도 이온주입층을 형성하는 단계와, 상기 기판을 열처리하여 상기 제 2 도전형의 저농도 이온주입층을 활성화시켜 제 2 도전형의 반도체층을 형성하는 단계 및 전면전극이 형성될 부위의 기판 표면을 레이저로 조사하여, 상기 제 2 도전형의 반도체층 내의 불순물 이온을 활성화시켜 고농도 반도체층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
제 2 도전형의 반도체층을 형성하는 단계에서, 상기 제 2 도전형의 반도체층이 형성됨과 함께 상기 기판 표면 상에 확산 부산물층이 형성되며, 상기 고농도 반도체층을 형성하는 단계에서, 상기 레이저는 상기 확산 부산물층 상에 조사될 수 있다.
상기 기판 내부에 제 2 도전형의 저농도 이온주입층을 형성하는 단계는, 제 2 도전형의 불순물 이온을 1∼100KeV의 에너지와 함께 1 x 1011∼5 x 1015의 농도로 기판 내부에 주입하여 제 2 도전형의 저농도 이온주입층을 형성할 수 있다. 또한, 상기 열처리 공정은 700∼1200℃의 온도 하에서 6시간까지 진행할 수 있다.
본 발명에 따른 태양전지의 선택적 에미터 형성방법은 다음과 같은 효과가 있다.
레이저 조사를 통해 고농도 반도체층 즉, 선택적 에미터를 용이하게 형성할 수 있으며, 이와 함께 고농도 에미터에 의해 실리콘과 전면전극간 접촉저항을 최소화함으로써 태양전지의 변환효율을 높일 수 있다. 또한, 이온주입 공정을 통해 제반 반도체층을 형성함에 따라, 아이솔레이션 트렌치가 요구되지 않아 공정을 단순화시킬 수 있다.
도 1은 일반적인 태양전지의 단면도.
도 2a 내지 도 2e는 본 발명의 제 1 실시예에 따른 태양전지의 선택적 에미터 형성방법을 설명하기 위한 공정 단면도.
도 3a 내지 도 3e는 본 발명의 제 1 실시예에 따른 태양전지의 선택적 에미터 형성방법을 설명하기 위한 공정 단면도.
이하, 도면을 참조하여 본 발명의 제 1 실시예에 따른 태양전지의 선택적 에미터 형성방법을 상세히 설명하기로 한다. 도 2a 내지 도 2e는 본 발명의 제 1 실시예에 따른 태양전지의 선택적 에미터 형성방법을 설명하기 위한 공정 단면도이다.
먼저, 도 2a에 도시한 바와 같이 제 1 도전형의 결정질 실리콘 기판(201)을 준비하고, 상기 제 1 도전형의 실리콘 기판(201)의 상부면에 요철(202)이 형성되도록 텍스쳐링(texturing) 공정을 진행한다. 상기 텍스쳐링 공정은 기판(201) 표면에서의 광흡수를 극대화하기 위한 것이며, 습식 식각 또는 반응성 이온 식각(reactive ion etching) 등의 건식 식각 방법을 이용하여 진행할 수 있다. 여기서, 상기 제 1 도전형은 p형 또는 n형일 수 있으며, 후술하는 제 2 도전형은 제 1 도전형의 반대이며, 이하의 설명에서는 제 1 도전형은 p형, 제 2 도전형은 n형인 것을 기준으로 한다.
텍스쳐링 공정이 완료된 상태에서, 제 2 도전형의 반도체층 즉, n형 반도체층(205) 형성을 위해 기판(201) 내부에 일정 깊이로 n형 불순물 이온을 주입(ion implanting)한다(도 2b 참조). 구체적으로, n형 불순물 이온(예를 들어, 인(P) 이온)을 1∼100KeV의 에너지와 함께 1 x 1011∼5 x 1015의 농도로 기판(201) 내부에 주입하여 저농도 n형 이온주입층(203)을 형성한다. 이 때, 제 2 도전형이 p형일 경우, 상기 인(P) 이온 대신 붕소(B) 이온이 주입될 수 있다.
상기 저농도 n형 이온주입층(203)이 형성된 상태에서, 고농도 반도체층(204)을 형성한다. 구체적으로, 상기 기판(201) 표면의 일부, 정확히는 후속의 전면전극(208)이 형성되는 부위의 기판(201) 표면에 레이저를 조사하여 저농도 n형 이온주입층(203) 내의 n형 불순물 이온을 확산시켜 고농도 반도체층(204)을 형성한다(도 2c 참조). 이 때, 상기 저농도 n형 이온주입층(203) 내의 비활성 상태의 도핑 이온들은 상기 레이저 조사에 의해 재배열되어 활성화되며, 이와 같이 활성화된 도핑 이온의 농도가 증가됨에 따라, 고농도 반도체층(204)이 형성된다. 여기서, 상기 고농도 반도체층(204)은 후술하는 전면전극(208)과 전기적으로 접촉하는 고농도 에미터에 해당된다.
상기 고농도 반도체층(204)이 형성된 상태에서, 상기 기판(201)에 대해 열처리 공정을 적용함으로써 도 2d에 도시한 바와 같이 상기 저농도 n형 이온주입층(203)을 활성화시켜 n형 반도체층(205)을 형성한다. 이 때, 상기 열처리 공정은 700∼1200℃의 온도 하에서 6시간까지 진행할 수 있으며 800∼950℃의 온도 범위에서 30분간 진행하는 것이 바람직하다.
한편, 상기 열처리 공정으로 인해, 상기 n형 반도체층(205)이 형성됨과 함께 상기 확산공정으로 인해, 기판(201) 내부에 반도체층이 형성됨과 함께 기판(201) 표면에는 PSG(phospho-silicate glass)막(206)이 형성된다(도 2d 참조). 상기 PSG막(206)은 n형 불순물 이온(인(P) 이온)과 실리콘 기판(201)의 실리콘(Si) 등이 반응하여 형성된 것이다. 이 때, 제 2 도전형 불순물 이온으로 p형인 붕소(B)가 사용되는 경우에는 상기 PSG막(206) 대신 붕소(B)와 실리콘(Si) 등이 반응하여 생성된 BSG(boro-silicate glass)막이 형성될 수 있다. 이하의 설명에서, 상기 확산 공정에 의해 형성된 PSG막(206) 또는 BSG막을 확산 부산물층(206)이라 칭하기로 하며, 상기 확산 부산물층(206)은 불산(HF) 등의 식각 용액을 이용하여 제거한다.
그런 다음, 도 2e에 도시한 바와 같이 상기 기판(201) 전면 상에 반사방지막(207)을 형성한다. 상기 반사방지막(207)은 실리콘 질화막(Si3N4)으로 구성될 수 있다. 이어, 상기 기판(201) 전면의 반사방지막(207) 및 기판(201) 후면 상에 도전성 물질을 스크린 인쇄법 등을 통해 도포한 후, 소성 공정을 진행하면 전면전극(208)과 후면전극(209)이 형성되며, 본 발명의 제 1 실시예에 따른 태양전지의 선택적 에미터 형성방법은 완료된다.
다음으로, 본 발명의 제 2 실시예에 따른 태양전지의 선택적 에미터 형성방법을 설명하기로 한다. 도 3a 내지 도 3e는 본 발명의 제 2 실시예에 따른 선택적 에미터 형성방법을 설명하기 위한 공정 단면도이다.
먼저, 도 3a에 도시한 바와 같이 제 1 도전형 즉, p형의 실리콘 기판(301)을 준비하고, 텍스쳐링 공정을 진행하여 상기 p형의 실리콘 기판(301)의 상부면에 요철(302)을 형성한다. 상기 텍스쳐링 공정은 상기 제 1 실시예와 마찬가지로 습식 또는 건식 식각 방법을 이용할 수 있다.
텍스쳐링 공정이 완료된 상태에서, n형 반도체층(304) 형성을 위해 도 3b에 도시한 바와 같이 기판(301) 내부에 일정 깊이로 n형 불순물 이온을 주입한다. 구체적으로, n형 불순물 이온(예를 들어, 인(P) 이온)을 1∼100KeV의 에너지와 함께 1 x 1011∼5 x 1015의 농도로 기판(301) 내부에 주입하여 저농도 n형 이온주입층(303)을 형성한다.
그런 다음, 열처리 공정을 진행하여 상기 저농도 n형 이온주입층(303)을 활성화시킨다. 이 때, 상기 열처리 공정은 700∼1200℃의 온도 하에서 6시간까지 진행할 수 있으며 800∼950℃의 온도 범위에서 30분간 진행하는 것이 바람직하다. 상기 열처리 공정을 통해 n형 반도체층(304)이 형성되며 이와 함께 기판(301) 표면에는 도 3c에 도시한 바와 같이 확산 부산물층인 PSG막(305)이 형성된다.
상기 n형 반도체층(304)과 PSG막(305)이 형성된 상태에서, 상기 PSG막(305)의 일부, 정확히는 후속의 전면전극(308)이 형성되는 부위의 PSG막(305) 표면에 레이저를 조사하여 n형 반도체층(304) 내의 n형 불순물 이온을 확산시켜 고농도 반도체층(306)을 형성한다(도 3d 참조). 이 때, 상기 PSG막(305)은 수십 nm의 두께로 형성되어 있음에 따라, 조사되는 레이저는 상기 PSG막(305)을 통과하여 n형 반도체층(304)이 형성된 기판(301) 내부까지 도달하며, 도달된 레이저는 n형 불순물 이온을 재배열함과 함께 활성화시킨다. 물론, 상기 PSG막(305)을 제거한 상태에서 레이저를 조사하여 고농도 반도체층(306)을 형성할 수도 있다.
상기 고농도 반도체층(306)이 형성된 상태에서, 잔존하는 PSG막(305)을 제거하고 기판(301) 전면 상에 반사방지막(307)을 형성한다(도 3e 참조). 상기 반사방지막(307)은 실리콘 질화막(Si3N4)으로 구성될 수 있다. 이어, 상기 기판(301) 전면의 반사방지막(307) 및 기판(301) 후면 상에 도전성 물질을 스크린 인쇄법 등을 통해 도포한 후, 소성 공정을 진행하면 전면전극(308)과 후면전극(309)이 형성되며, 본 발명의 제 2 실시예에 따른 태양전지의 선택적 에미터 형성방법은 완료된다.
레이저 조사를 통해 고농도 반도체층 즉, 선택적 에미터를 용이하게 형성할 수 있으며, 이와 함께 고농도 에미터에 의해 실리콘과 전면전극간 접촉저항을 최소화함으로써 태양전지의 변환효율을 높일 수 있다. 또한, 이온주입 공정을 통해 제반 반도체층을 형성함에 따라, 아이솔레이션 트렌치가 요구되지 않아 공정을 단순화시킬 수 있다.

Claims (7)

  1. 제 1 도전형의 결정질 실리콘 기판을 준비하는 단계;
    상기 기판 내부에 제 2 도전형의 저농도 이온주입층을 형성하는 단계;
    전면전극이 형성될 부위의 기판 표면을 레이저로 조사하여, 상기 제 2 도전형의 저농도 이온주입층 내의 불순물 이온을 활성화시켜 고농도 반도체층을 형성하는 단계; 및
    상기 기판을 열처리하여 상기 제 2 도전형의 저농도 이온주입층을 활성화시켜 제 2 도전형의 반도체층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 태양전지의 선택적 에미터 형성방법.
  2. 제 1 항에 있어서, 상기 기판 내부에 제 2 도전형의 저농도 이온주입층을 형성하는 단계는, 제 2 도전형의 불순물 이온을 1∼100KeV의 에너지와 함께 1 x 1011∼5 x 1015의 농도로 기판 내부에 주입하여 제 2 도전형의 저농도 이온주입층을 형성하는 것을 특징으로 하는 태양전지의 선택적 에미터 형성방법.
  3. 제 1 항에 있어서, 상기 열처리 공정은 700∼1200℃의 온도 하에서 6시간까지 진행하는 것을 특징으로 하는 태양전지의 선택적 에미터 형성방법.
  4. 제 1 도전형의 결정질 실리콘 기판을 준비하는 단계;
    상기 기판 내부에 제 2 도전형의 저농도 이온주입층을 형성하는 단계;
    상기 기판을 열처리하여 상기 제 2 도전형의 저농도 이온주입층을 활성화시켜 제 2 도전형의 반도체층을 형성하는 단계; 및
    전면전극이 형성될 부위의 기판 표면을 레이저로 조사하여, 상기 제 2 도전형의 반도체층 내의 불순물 이온을 활성화시켜 고농도 반도체층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 태양전지의 선택적 에미터 형성방법.
  5. 제 4 항에 있어서, 제 2 도전형의 반도체층을 형성하는 단계에서, 상기 제 2 도전형의 반도체층이 형성됨과 함께 상기 기판 표면 상에 확산 부산물층이 형성되며,
    상기 고농도 반도체층을 형성하는 단계에서, 상기 레이저는 상기 확산 부산물층 상에 또는 상기 확산 부산물층을 제거한 표면 상에 조사되는 것을 특징으로 하는 태양전지의 선택적 에미터 형성방법.
  6. 제 4 항에 있어서, 상기 기판 내부에 제 2 도전형의 저농도 이온주입층을 형성하는 단계는, 제 2 도전형의 불순물 이온을 1∼100KeV의 에너지와 함께 1 x 1011∼5 x 1015의 농도로 기판 내부에 주입하여 제 2 도전형의 저농도 이온주입층을 형성하는 것을 특징으로 하는 태양전지의 선택적 에미터 형성방법.
  7. 제 4 항에 있어서, 상기 열처리 공정은 700∼1200℃의 온도 하에서 6시간까지 진행하는 것을 특징으로 하는 태양전지의 선택적 에미터 형성방법.
PCT/KR2010/009065 2009-12-17 2010-12-17 태양전지의 선택적 에미터 형성방법 WO2011074909A2 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0126248 2009-12-17
KR1020090126248A KR101360658B1 (ko) 2009-12-17 2009-12-17 태양전지의 선택적 에미터 형성방법

Publications (2)

Publication Number Publication Date
WO2011074909A2 true WO2011074909A2 (ko) 2011-06-23
WO2011074909A3 WO2011074909A3 (ko) 2011-11-10

Family

ID=44167892

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/009065 WO2011074909A2 (ko) 2009-12-17 2010-12-17 태양전지의 선택적 에미터 형성방법

Country Status (2)

Country Link
KR (1) KR101360658B1 (ko)
WO (1) WO2011074909A2 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881772A (zh) * 2012-10-15 2013-01-16 浙江正泰太阳能科技有限公司 一种选择性发射极太阳能电池的制备方法
WO2015123200A1 (en) * 2014-02-12 2015-08-20 Varian Semiconductor Equipment Associates, Inc. Complementary traveling masks
CN108258082A (zh) * 2018-01-10 2018-07-06 张家港协鑫集成科技有限公司 太阳能电池的制备方法
CN110190153A (zh) * 2019-05-31 2019-08-30 江苏顺风光电科技有限公司 高效选择性发射极太阳能电池扩散工艺

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101902887B1 (ko) * 2011-12-23 2018-10-01 엘지전자 주식회사 태양 전지의 제조 방법
KR20150007396A (ko) * 2013-07-10 2015-01-21 현대중공업 주식회사 양면수광형 태양전지의 제조방법
WO2017217560A1 (ko) * 2016-06-13 2017-12-21 주식회사 디씨티 도판트가 도핑된 실리콘 나노소재 제조방법 및 이의 국부적 도핑방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090017606A1 (en) * 2006-01-23 2009-01-15 Gp Solar Gmbh Method for Producing a Semiconductor Component Having Regions Which are Doped to Different Extents
US20090142875A1 (en) * 2007-11-30 2009-06-04 Applied Materials, Inc. Method of making an improved selective emitter for silicon solar cells
KR20090110022A (ko) * 2008-04-17 2009-10-21 엘지전자 주식회사 레이저 어닐링을 이용한 태양전지의 선택적 에미터형성방법 및 이를 이용한 태양전지의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090017606A1 (en) * 2006-01-23 2009-01-15 Gp Solar Gmbh Method for Producing a Semiconductor Component Having Regions Which are Doped to Different Extents
US20090142875A1 (en) * 2007-11-30 2009-06-04 Applied Materials, Inc. Method of making an improved selective emitter for silicon solar cells
KR20090110022A (ko) * 2008-04-17 2009-10-21 엘지전자 주식회사 레이저 어닐링을 이용한 태양전지의 선택적 에미터형성방법 및 이를 이용한 태양전지의 제조방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881772A (zh) * 2012-10-15 2013-01-16 浙江正泰太阳能科技有限公司 一种选择性发射极太阳能电池的制备方法
CN102881772B (zh) * 2012-10-15 2015-10-07 浙江正泰太阳能科技有限公司 一种选择性发射极太阳能电池的制备方法
WO2015123200A1 (en) * 2014-02-12 2015-08-20 Varian Semiconductor Equipment Associates, Inc. Complementary traveling masks
US9722129B2 (en) 2014-02-12 2017-08-01 Varian Semiconductor Equipment Associates, Inc. Complementary traveling masks
TWI660393B (zh) * 2014-02-12 2019-05-21 美商瓦里安半導體設備公司 用來植入工件表面的罩幕組以及處理工件的方法
CN108258082A (zh) * 2018-01-10 2018-07-06 张家港协鑫集成科技有限公司 太阳能电池的制备方法
CN110190153A (zh) * 2019-05-31 2019-08-30 江苏顺风光电科技有限公司 高效选择性发射极太阳能电池扩散工艺
CN110190153B (zh) * 2019-05-31 2021-05-04 江苏顺风光电科技有限公司 高效选择性发射极太阳能电池扩散工艺

Also Published As

Publication number Publication date
WO2011074909A3 (ko) 2011-11-10
KR20110069493A (ko) 2011-06-23
KR101360658B1 (ko) 2014-02-14

Similar Documents

Publication Publication Date Title
EP2257991B1 (en) Fabrication method for back contact solar cell
WO2011087341A2 (ko) 후면전극형 태양전지의 제조방법
EP2608280B1 (en) Method for manufacturing a solar cell comprising ion implantation and selective activation of emitter and back surface field regions via laser treatment
WO2011074909A2 (ko) 태양전지의 선택적 에미터 형성방법
CN103137792B (zh) 太阳能电池及其制造方法
KR101383395B1 (ko) 후면전극형 태양전지의 제조방법
CN102132421A (zh) 太阳能电池及其制造方法
KR20100138565A (ko) 태양전지 및 그 제조방법
KR101054985B1 (ko) 태양전지 제조 방법
KR101089992B1 (ko) 태양전지의 선택적 에미터 형성방법
KR101125450B1 (ko) 후면전극형 태양전지의 제조방법
KR101161095B1 (ko) 태양전지의 전면전극 형성방법
KR20110078549A (ko) 태양전지의 선택적 에미터 형성방법
KR101162879B1 (ko) 상대적으로 낮은 표면 농도를 갖는 에미터 태양전지
KR101172614B1 (ko) 후면전극형 태양전지 및 그 제조방법
KR20120129292A (ko) 태양 전지의 제조 방법
KR101155192B1 (ko) 태양전지의 제조방법
KR101163337B1 (ko) 태양전지의 반도체층 형성방법
KR101161096B1 (ko) 태양전지의 선택적 에미터 형성방법
KR20110060130A (ko) 태양전지 제조 시의 선택적 에미터 형성 방법
KR101115104B1 (ko) 태양전지 및 그 제조방법
KR101137068B1 (ko) 후면전극형 태양전지의 제조방법
KR101061681B1 (ko) 태양전지 제조 방법
KR20110032407A (ko) 태양전지 및 그 제조방법
KR20120063735A (ko) 태양전지 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10837905

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 25/09/2012)

122 Ep: pct application non-entry in european phase

Ref document number: 10837905

Country of ref document: EP

Kind code of ref document: A2